TWI508287B - 氧化半導體薄膜、半導體裝置及製造半導體裝置之方法 - Google Patents

氧化半導體薄膜、半導體裝置及製造半導體裝置之方法 Download PDF

Info

Publication number
TWI508287B
TWI508287B TW099131261A TW99131261A TWI508287B TW I508287 B TWI508287 B TW I508287B TW 099131261 A TW099131261 A TW 099131261A TW 99131261 A TW99131261 A TW 99131261A TW I508287 B TWI508287 B TW I508287B
Authority
TW
Taiwan
Prior art keywords
layer
transistor
region
oxidized semiconductor
electrode layer
Prior art date
Application number
TW099131261A
Other languages
English (en)
Other versions
TW201126717A (en
Inventor
Shunpei Yamazaki
Masayuki Sakakura
Ryosuke Watanabe
Junichiro Sakata
Kengo Akimoto
Akiharu Miyanaga
Takuya Hirohashi
Hideyuki Kishida
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201126717A publication Critical patent/TW201126717A/zh
Application granted granted Critical
Publication of TWI508287B publication Critical patent/TWI508287B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Description

氧化半導體薄膜、半導體裝置及製造半導體裝置之方法
本發明關於氧化半導體薄膜、包括氧化半導體薄膜之半導體裝置、及包括半導體裝置之顯示裝置。
近年來，使用形成於具有絕緣表面之基板上之半導體薄膜(具約數奈米至數百奈米之厚度)而形成薄膜電晶體(TFT)之技術已吸引注意。薄膜電晶體廣泛應用於諸如IC之電子裝置及電光裝置，並特別受預期快速發展成為影像顯示裝置之開關元件。各式金屬氧化物用於各類應用。銦氧化物為廣為人知的材料，被用做液晶顯示等所需之透光電極材料。
一些金屬氧化物具有半導體特性。該等具有半導體特性之金屬氧化物的範例包括鎢氧化物、錫氧化物、銦氧化物及鋅氧化物。已知使用該等具有半導體特性之金屬氧化物形成通道形成區之薄膜電晶體(專利文獻1及2)。
在應用具有非結晶結構之其他半導體的電晶體間，應用氧化半導體之電晶體具有極高場效移動性。因此，顯示裝置等之驅動電路亦可使用應用氧化半導體之電晶體予以形成。
[參考]
[專利文獻1]日本公開專利申請案No. 2007-123861
[專利文獻2]日本公開專利申請案No. 2007-96055
例如當複數不同電路形成於絕緣表面之上時，當畫素部及驅動電路形成於一基板之上，諸如高啟閉比例之卓越切換特性對用於畫素部之電晶體而言是必須的，同時高操作速度對用於驅動電路之電晶體而言是必須的。用於驅動電路之電晶體較佳地以高速操作，因為特別是隨著顯示裝置之解析度增加，顯示影像之寫入時間減少。
本發明之一實施例之目標是提供具良好電氣特性之高度可靠半導體裝置，及包括半導體裝置做為開關元件之顯示裝置。
本發明之一實施例包括半導體裝置，其中設於形成通道形成區之氧化半導體層的至少一表面側之針狀結晶組，以垂直於表面之c軸方向生長，並包括平行於表面之a-b平面，且除了針狀結晶組之區域為非結晶區或非結晶及微晶混合之區域。
本發明之一實施例為氧化半導體薄膜，其包括於至少一表面側之針狀結晶組，針狀結晶組係以垂直於表面之c軸方向生長，並包括平行於表面之a-b平面。c軸方向之針狀結晶組中針狀結晶的長度為大於或等於a軸或b軸方向之長度的五倍。除了針狀結晶組之區域為非結晶區或非結晶及微晶混合區。
本發明之另一實施例為半導體裝置，包括絕緣表面上之閘極電極層；閘極電極層上之閘極絕緣層；閘極絕緣層上之氧化半導體層；與部分氧化半導體層重疊並於閘極絕緣層之上的源極電極層及汲極電極層；及與氧化半導體層接觸並於源極電極層及汲極電極層之上的氧化物絕緣層。氧化半導體層包括於至少一表面側之針狀結晶組，針狀結晶組係以垂直於表面之c軸方向生長，並包括平行於表面之a-b平面。c軸方向之針狀結晶組中針狀結晶之長度為大於或等於a軸或b軸方向之長度的五倍。除了針狀結晶組之區域為非結晶區或非結晶及微晶混合之區域。
請注意a軸或b軸方向之針狀結晶的長度較佳地為大於或等於2 nm及小於或等於50 nm。針狀結晶組之晶體結構較佳地以In2 Ga2 ZnO7 代表。較佳的是非結晶區或非結晶及微晶混合之區域之成分以InGaO3 (ZnO)m 代表，m並非自然數(m>0)。非結晶區或非結晶及微晶混合區之In相對於Ga相對於Zn之莫耳比較佳地為1：1：0.5。氧化半導體層之厚度較佳地大於或等於10 nm及小於或等於200 nm。
本發明之另一實施例為半導體裝置之製造方法，包括以下步驟：於具有絕緣表面之基板上形成閘極電極層；於閘極電極層上形成閘極絕緣層；於閘極絕緣層上形成氧化半導體層；在氧化半導體層之後，於高於或等於400℃及低於或等於700℃之溫度執行熱處理，使得針狀結晶組包括以垂直於表面之c軸方向生長的針狀結晶，具有平行於表面之a-b平面，及具有形成於氧化半導體層之表面上，於c軸方向之長度大於或等於a軸或b軸方向之長度的五倍：於氧化半導體層上形成源極電極層及汲極電極層；及於源極電極層及汲極電極層上形成氧化物絕緣層而接觸氧化半導體層之一部分。
請注意，較佳地以RTA法執行熱處理。較佳地在氮氣或稀有氣體下執行熱處理。
有關本發明之一實施例，使用具有底閘結構之電晶體。有關具有底閘結構之電晶體，存在一種電晶體其中氧化半導體層係在源極電極層及汲極電極層之上並與其重疊，及一種電晶體其中源極電極層及汲極電極層係在氧化半導體層之上並與其重疊。任一種電晶體均可使用。
若為電晶體其中源極電極層及汲極電極層在氧化半導體層之上並與其重疊，較佳的是氧化半導體層之表面部分未蝕刻，且針狀結晶組仍在通道形成區之上部。
在上述結構中，電晶體之閘極電極層、源極電極層及汲極電極層係使用包括選自鋁、銅、鉬、鈦、鉻、鉭、鎢、釹及鈧之金屬元素做為其主要成分之膜，或任一該些元素之合金膜。每一閘極電極層、源極電極層及汲極電極層不侷限於包含任一上述元素之單層，而是可為二或更多層之堆疊。
銦氧化物、銦氧化物及錫氧化物合金、銦氧化物及鋅氧化物合金、鋅氧化物、鋅鋁氧化物、鋅鋁氮氧化合物、鋅鎵氧化物等之透光氧化物導電層被用做源極電極層、汲極電極層及閘極電極層，使得可改進畫素部中透光屬性，及可提升孔徑比。
氧化物導電層可形成於氧化半導體層與包括金屬元素做為其主要成分的膜之間，其用於形成源極電極層及汲極電極層，藉此可形成具有低接觸電阻並可以高速操作之電晶體。
在上述結構中，電晶體包括氧化半導體層及氧化半導體層上之氧化物絕緣層。氧化物絕緣層接觸氧化半導體層之通道形成區，做為通道保護層。
在上述結構中，有關做為電晶體之通道保護層的氧化物絕緣層，使用以濺鍍法形成之無機絕緣膜；典型地使用氧化矽膜、矽氮化物氧化物膜、鋁氧化物膜、鋁氮氧化合物膜等。
有關氧化半導體層，形成InMO3 (ZnO)m (m>0)之薄膜。薄膜被用做氧化半導體層以形成薄膜電晶體。請注意M表示選自Ga、Fe、Ni、Mn及Co之一金屬元素或複數金屬元素。有關範例，M可為Ga或可包括Ga以外之上述金屬元素，例如M可為Ga及Ni或Ga及Fe。再者，在氧化半導體中，有時諸如Fe或Ni之過渡金屬元素或過渡金屬之氧化物，除了包含做為M之金屬元素外，被包含做為雜質元素。在本說明書中，在其以InMO3 (ZnO)m (m>0)代表成分分子式之氧化半導體層中，包括Ga做為M之氧化半導體被稱為In-Ga-Zn-O基氧化半導體，而In-Ga-Zn-O基氧化半導體之薄膜亦稱為In-Ga-Zn-O基膜。
有關應用於氧化半導體層之金屬氧化物，除了上述之外，可應用任一下列氧化半導體：In-Sn-O基、In-Sn-Zn-O基、In-Al-Zn-O基、Sn-Ga-Zn-O基、Al-Ga-Zn-O基、Sn-Al-Zn-O基、In-Zn-O基、Sn-Zn-O基、Al-Zn-O基、In-O基、Sn-O基及Zn-O基金屬氧化物。氧化矽可包括於使用金屬氧化物形成之氧化半導體層中。
對氧化半導體層而言，使用以RTA法等於短時間內歷經高溫脫水或脫氫者。經由此熱處理程序，設於氧化半導體層之表面部分的至少一表面側之針狀結晶組以垂直於表面之c軸方向生長，並具有平行於表面之a-b平面，且除了氧化半導體層之針狀結晶組以外之區域為非結晶區或非結晶及微晶混合區。
使用具有該等結構之氧化半導體層，藉此可避免因經由濕氣進入或至/自氧化半導體層之表面部分之氧的排除而造成改變為n型之電氣特性的惡化。氧化半導體層之表面部分係在背通道側，具有包括微晶層之針狀結晶組，使得可抑制寄生通道之產生。在具有源極電極層及汲極電極層在氧化半導體層之上並與其重疊之結構的電晶體中，提供針狀結晶組，藉此可減少氧化半導體層之表面部分與源極及汲極電極層之間的接觸電阻。
若氧化半導體層於脫水或脫氫後經形成而為島形，在側面部分便無針狀結晶組形成。儘管除了側面部分以外，針狀結晶組僅形成於上層部分，但側面部分的區域比率小，而未避免上述效果。
顯示裝置可使用相同基板上之驅動電路部及畫素部，及電致發光(EL)元件、液晶元件、電泳元件等而予形成，其中驅動電路部及畫素部則係使用本發明之一實施例的電晶體而予形成。
在本發明之一實施例的顯示裝置中，複數電晶體設於畫素部中，且畫素部具有一區域，其中電晶體之一的閘極電極連接至另一電晶體之源極佈線或汲極佈線。此外，在本發明之一實施例的顯示裝置之驅動電路中，存在一區域，其中電晶體之閘極電極連接至電晶體之源極佈線或汲極佈線。
由於電晶體易因靜電等而破碎，用於保護畫素部之電晶體的保護電路較佳地設於閘極線或源極線之相同基板上。保護電路較佳地以包括氧化半導體層之非線性元件形成。
請注意，在本說明書中為求便利而使用諸如「第一」及「第二」之序數，其並非表示步驟順序及各層之堆疊順序。此外，在本說明書中序數並非表示指明本發明之特定名稱。
在本說明書中，半導體裝置一般意指利用半導體特性而作用之裝置，且電光裝置、半導體電路及電子裝置均為半導體裝置。
在包括氧化半導體層之電晶體中，設於氧化半導體層之至少一表面側的針狀結晶組以垂直於表面之c軸方向生長，並包括平行於表面之a-b平面，且除了針狀結晶組以外之部分為非結晶區或非結晶及微晶混合之區域。因此，可形成具良好電氣特性之高度可靠半導體裝置。
將參照圖式描述實施例及範例。請注意本發明不限於下列描述，且熟悉本技藝之人士將輕易理解到在不偏離本發明之精神及範圍下，本發明之模式及細節可以各種方式加以修改。因此，本發明不應解釋為侷限於下列實施例及範例之描述。請注意，在下列所描述之本發明的結構中，具有類似功能之相同部分於不同圖式中係以相同代號表示，且其描述省略。
(實施例1)
在本實施例中，將參照圖1A及1B描述電晶體被用做包括氧化半導體之半導體裝置，及包括氧化半導體層之電晶體的結構。
圖1A及1B中描繪具有本實施例之底閘結構的電晶體。圖1A為截面圖，及圖1B為其平面圖。圖1A為沿圖1B之線A1-A2之截面圖。
圖1A及1B中所描繪之電晶體於具有絕緣表面之基板100上，包括閘極電極層101、閘極電極層101上之閘極絕緣層102、閘極絕緣層102上之氧化半導體層103、與部分氧化半導體層103重疊並於閘極絕緣層102之上之源極電極層105a及汲極電極層105b、及源極電極層105a及汲極電極層105b之上並與氧化半導體層103接觸之氧化物絕緣層107。在氧化半導體層103中，至少一表面側之針狀結晶組106於垂直於表面之c軸方向生長，並包括平行於表面之a-b平面。於c軸方向之針狀結晶組106中針狀結晶之長度為大於或等於a軸或b軸方向之長度的五倍。除了針狀結晶組106以外之區域為非結晶區或非結晶及微晶混合之區域。
閘極電極層101可使用諸如鋁、銅、鉬、鈦、鉻、鉭、鎢、釹及鈧之任一金屬材料、包含任一該些金屬材料做為其主要成分之合金材料、或包含任一該些金屬材料之氮化物，而以單層結構或層級結構予以形成。較佳地，使用諸如鋁或銅之低電阻金屬材料而形成閘極電極層是有效的，低電阻金屬材料較佳地用於組合難熔金屬材料，因其具有諸如低耐熱及傾向於腐蝕之缺點。有關難熔金屬材料，可使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
此外，為提升畫素部之孔徑比，銦氧化物、銦氧化物及錫氧化物之合金、銦氧化物及鋅氧化物之合金、鋅氧化物、鋅鋁氧化物、鋅鋁氮氧化合物、鋅鎵氧化物等透光氧化物導電層，可用做閘極電極層101。
有關閘極絕緣層102，可使用以CVD法、濺鍍法等形成之氧化矽、矽氮氧化合物、矽氮化物氧化物、氮化矽、鋁氧化物、鉭氧化物等之任一的單層膜或層級膜。
氧化半導體層103係使用In-Ga-Zn-O基膜而予形成，其包含In、Ga及Zn並具有以InMO3 (ZnO)m (m>0)代表之成分。請注意，M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)的一或更多金屬元素。例如，M有時表示Ga，同時，M有時表示除了Ga(Ga及Ni或Ga及Fe)以外之上述金屬元素，諸如Ni或Fe。此外，上述氧化半導體可包含Fe或Ni，其他過渡金屬元素，或除了所包含做為M之金屬元素以外，做為雜質元素之過渡金屬的氧化物。
氧化半導體層103以濺鍍法而形成為大於或等於10 nm及小於或等於200 nm之厚度，較佳地為大於或等於10 nm及小於或等於40 nm。
有關氧化半導體層103，使用以RTA法等於高溫下執行脫水或脫氫達短時間者。脫水或脫氫可經由以高溫氣體(諸如氮或稀有氣體之惰性氣體)或高於或等於400℃及低於或等於700℃(或低於或等於玻璃基板之應變點的溫度)之光，執行快速熱退火(RTA)處理達約大於或等於一分鐘及小於或等於十分鐘，較佳地以650℃達約大於或等於三分鐘及小於或等於六分鐘。基於RTA法，脫水或脫氫可於短時間內執行；因此，可以高於玻璃基板之應變點的溫度執行處理。
氧化半導體層103為於氧化半導體層103形成階段具有許多懸鍵之非結晶層。經由脫水或脫氫之加熱步驟，短距離內之懸鍵彼此黏合，使得氧化半導體層103可具有有序的非結晶結構。隨著定序進行，氧化半導體層103成為以非結晶及微晶之混合物組成，其中微晶被混入非結晶區，或由微晶組組成。此處，微晶為所謂奈米晶體具大於或等於1 nm及小於或等於20 nm之粒子尺寸，其小於一般稱為微晶之微晶粒子。
較佳的是氧化半導體層103之表面部分具有針狀結晶組106，其為針狀微晶層，並以垂直於氧化半導體層103表面之c軸方向生長。此處，針狀結晶組106為c軸取向，並包括使用垂直於c軸之a軸及b軸形成之a-b平面。c軸方向之針狀結晶組106之針狀結晶的長度(長軸)為a軸或b軸方向之長度(短軸)的五倍，且短軸方向之長度為大於或等於2 nm及小於或等於50 nm，較佳地為大於或等於3 nm及小於或等於10 nm。
具有該等結構之氧化半導體層103被用做電晶體之通道形成區，且包括針狀微晶之密集針狀結晶組106存在於氧化半導體層103之表面部分，因而可避免歸因於濕氣進入表面部分或從表面部分之氧的排除而改變為n型之電氣特性的降低。此外，由於氧化半導體層103之表面部分位於背通道側，使氧化半導體層103免於改變為n型，亦有效抑制寄生通道之產生。而且，可減少因針狀結晶組106及源極電極層105a或汲極電極層105b之存在，而增加之氧化半導體層103之表面部分之間的接觸電阻。
此處，極可能於加熱步驟期間生長之In-Ga-Zn-O基膜的晶體結構，取決於用於氧化半導體之沈積的靶之成分。例如，若使用用於氧化半導體之沈積的靶形成In-Ga-Zn-O基膜，其包含In、Ga及Zn使得In2 O3 相對於Ga2 O3 相對於ZnO之比例為莫耳比1：1：1，並經由加熱步驟而執行結晶，而極可能形成六方晶系層級複合晶體結構，其中包含Ga及Zn之一氧化物層或二氧化物層於In氧化物層之間混合。此時，針狀結晶組106極可能具有以In2 Ga2 ZnO7 代表之晶體結構。非結晶區或非結晶及微晶混合之區域的結構中，In相對於Ga相對於Zn之莫耳比極可能為1：1：0.5。另一方面，若使用用於氧化半導體之沈積的靶，In2 O3 相對於Ga2 O3 相對於ZnO之莫耳比為1：1：2，並經由加熱步驟而執行結晶，包含插入In氧化物層之間之Ga及Zn的氧化物層極可能具有雙層結構。由於後者具有雙層結構之包含Ga及Zn之氧化物層的晶體結構穩定，因而極可能發生晶體生長，若使用靶之In2 O3 相對於Ga2 O3 相對於ZnO的莫耳比為1：1：2，並經由加熱步驟而執行結晶，有時便形成從外層至閘極絕緣膜與包含Ga及Zn之氧化物層之間之介面上的持續晶體。此時，針狀結晶組106之晶體結構極可能以InGaZnO4 代表。請注意，莫耳比可稱為離子比。
請注意，如圖10A中所描繪的，針狀結晶組未形成於氧化半導體層103之側面部分，取決於步驟順序，且針狀結晶組106僅形成於上層部分。請注意，側面部分之區域比率低，因而有時亦可保持上述效果。
源極電極層105a具有第一導電層112a、第二導電層113a及第三導電層114a之三層結構，同時汲極電極層105b具有第一導電層112b、第二導電層113b及第三導電層114b之三層結構。有關源極電極和汲極電極層105a及105b之材料，可使用類似於閘極電極層101之材料。請注意在本實施例中，源極電極層105a及汲極電極層105b各具有三層結構；然而，本發明之一實施例並不侷限於此結構。源極電極層105a及汲極電極層105b可酌情使用類似於閘極電極層101所用之材料而形成具有單層結構或層級結構。
此外，透光氧化物導電層以類似於閘極電極層101之方式而用於源極電極層105a及汲極電極層105b，藉此可提升畫素部之透光性，及亦可提升孔徑比。
此外，氧化物導電層可形成於氧化半導體層103與包括任一上述金屬材料做為其主要成分之膜之間，而將成為源極及汲極電極層105a及105b，使得接觸電阻降低。
做為通道保護層之氧化物絕緣層107設於氧化半導體層103、源極電極層105a及汲極電極層105b之上。氧化物絕緣層107係以濺鍍法使用無機絕緣膜而予形成，典型地為氧化矽膜、矽氮化物氧化物膜、鋁氧化物膜、鋁氮氧化合物膜等。
另一方面，圖10B中所描繪之底部接觸型電晶體可使用類似於每一部分之材料予以形成。
圖10B中所描繪之電晶體在具有絕緣表面之基板100上包括閘極電極層101、閘極電極層101上之閘極絕緣層102、閘極絕緣層102上之源極電極層105a及汲極電極層105b、與部分源極電極層105a及汲極電極層105b重疊並在閘極絕緣層102之上的氧化半導體層103、及在氧化半導體層103、源極電極層105a及汲極電極層105b之上並與氧化半導體層103接觸之氧化物絕緣層107。以類似於具有圖1A及1B中所描繪之底閘結構的電晶體之方式，在氧化半導體層103中，於至少一表面側之針狀結晶組106以垂直於表面之c軸方向生長，並包括平行於表面之a-b平面。c軸方向之針狀結晶組106中針狀結晶之長度為大於或等於a軸或b軸方向之長度的五倍。除了針狀結晶組106以外之區域為非結晶區或非結晶及微晶混合之區域。
具有該等結構之氧化半導體層103被用做電晶體之通道形成區，且包括針狀微晶之密集針狀結晶組106，以類似於具有圖1A及1B中所描繪之底閘結構的電晶體之方式，存在於氧化半導體層103之表面部分，因而可避免因歸因於濕氣進入表面部分或從表面部分之氧的排除而改變為n型之電氣特性的降低。此外，由於氧化半導體層103之表面部分位於背通道側，使氧化半導體層103免於改變為n型，亦有效抑制寄生通道之產生。
基此結構，電晶體可具有高可靠性及高電氣特性。
請注意，本實施例中所描述之結構可用於酌情與其他實施例中所描述之任一結構相組合。
(實施例2)
在本實施例中，將參照圖2A至2C、圖3A至3C、圖4、圖5、圖6、圖7、圖8A1、8A2、8B1及8B2、及圖9描述包括實施例1中所描述之底閘電晶體的顯示裝置之製造程序。圖2A至2C及圖3A至3C為截面圖，及圖4、圖5、圖6、圖7及圖9為平面圖，而圖4、圖5、圖6、圖7及圖9中線A1-A2及線B1-B2分別相應於圖2A至2C及圖3A至3C之截面圖中線A1-A2及線B1-B2。
首先，準備具有絕緣表面之基板100。有關基板100，較佳的是使用具有高於之後執行之熱處理的溫度之應變點的基板。有關基板100，可使用任一下列基板：鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃玻璃、鋁矽酸鹽玻璃等以熔化法或浮標法製成之非鹼性玻璃基板。請注意，經由包含較硼酸更大量之氧化鋇(BaO)，玻璃基板為耐熱且更實用。因此，較佳地使用包含BaO及B2 O3 使得BaO的量大於B2 O3 之玻璃基板。
請注意，使用絕緣體形成之基板取代上述玻璃基板，可使用諸如陶瓷基板、石英玻璃基板、石英基板、或藍寶石基板。另一方面，可使用結晶玻璃等。
此外，有關基膜，絕緣膜可形成於基板100之上。基膜可以CVD法、濺鍍法等使用氧化矽膜、氮化矽膜、矽氮氧化合物膜及矽氮化物氧化物膜之任一的單層結構或層級結構予以形成。若包含如同鈉之移動離子的基板，諸如玻璃基板被用做基板100，便使用包含氮之膜做為基膜，諸如氮化矽膜或矽氮化物氧化物膜，藉此可避免移動離子進入氧化半導體層。
其次，成為包括閘極電極層101、電容器佈線108及第一端子121之閘極佈線的導電膜，係以濺鍍法或真空蒸發法形成於基板100的整個表面之上。其次，經由第一光刻程序，形成抗蝕罩。經由蝕刻移除不必要部分而形成佈線及電極(包括閘極電極層101、電容器佈線108及第一端子121之閘極佈線)。此時，較佳地執行蝕刻使得閘極電極層101之至少末端部分成錐形，以避免形成於閘極電極層101上之膜破裂。圖2A描繪此階段之截面圖。請注意，圖4為此階段之平面圖。
包括閘極電極層101、電容器佈線108及端子部中第一端子121之閘極佈線可使用諸如鋁、銅、鉬、鈦、鉻、鉭、鎢、釹及鈧之任一金屬材料；包含任一該些金屬材料做為其主要成分之合金材料；或包含任一該些金屬材料之氮化物，而以單層結構或層級結構予以形成。儘管使用諸如鋁或銅之低電阻金屬材料而有效形成閘極電極層，但低電阻金屬材料較佳地與難熔金屬材料組合使用，因其具有諸如低耐熱及傾向於腐蝕之缺點。有關難熔金屬材料，可使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，有關閘極電極層101之雙層結構，下列結構較佳：鉬層堆疊於鋁層上之雙層結構、鉬層堆疊於銅層上之雙層結構、氮化鈦層或氮化鉭層堆疊銅層上之雙層結構、和氮化鈦層及鉬層之雙層結構。有關三層結構，下列結構較佳：包含鋁、鋁及矽之合金、鋁及鈦之合金之層級結構，或鋁及釹之合金處於中間層，及鎢、氮化鎢、氮化鈦及鈦之任一處於上層及底層。
此時，透光氧化物導電層用於部分電極層及佈線層以增加孔徑比。例如，可使用銦氧化物、銦氧化物及錫氧化物之合金、銦氧化物及鋅氧化物之合金、鋅氧化物、鋅鋁氧化物、鋅鋁氮氧化合物、鋅鎵氧化物等。
其次，閘極絕緣層102形成於閘極電極層101的整個表面上。
閘極絕緣層102可以電漿CVD法、濺鍍法等，而使用氧化矽、氮化矽、矽氮氧化合物或矽氮化物氧化物之單層膜或層級膜予以形成。例如，矽氮氧化合物層可以電漿CVD法，而使用SiH4 、氧及氮做為沈積氣體予以形成。閘極絕緣層102之厚度設定為大於或等於50 nm及小於或等於500 nm。若閘極絕緣層102具有層級結構，所使用之層級結構其包括具有大於或等於50 nm及小於或等於200 nm厚度之第一閘極絕緣層，及第一閘極絕緣層上之具有大於或等於5 nm及小於或等於300 nm厚度之第二閘極絕緣層。
在本實施例中，具有100 nm厚度並為氧化矽膜之閘極絕緣層102係以電漿CVD法形成。
另一方面，閘極絕緣層102可以單層膜或層級膜予以形成，其係使用鋁、釔或鉿的一種氧化物、氮化物、氮氧化合物及氮化物氧化物；或包括上述至少二或更多種之複合物。
請注意，在本說明書中，氮氧化合物係指包含較氮離子更多氧離子之物質，而氮化物氧化物係指包含較氧離子更多氮離子之物質。
請注意，在用以形成氧化半導體層103之氧化半導體薄膜形成之前，較佳地經由執行反向濺鍍而移除閘極絕緣層102表面上之灰塵，其中導入氬氣並產生電漿。反向濺鍍係指一種方法，其中電壓未應用於靶側，於氬氣中使用RF電源而將電壓應用於基板側，使得於基板周圍產生電漿而修改表面。請注意，可使用氮氣、氦氣等而取代氬氣。在反向濺鍍之後，形成氧化半導體薄膜而未暴露於空氣，藉此可形成閘極絕緣層102與氧化半導體層103之間之介面，其未受大氣成分或浮動於空氣中之雜質元素污染，諸如水或碳氫化合物。因此，可減少電晶體特性變化。
其次，氧化半導體薄膜形成於閘極絕緣層102之上，達大於或等於10 nm及小於或等於200 nm之厚度，較佳地為大於或等於10 nm及小於或等於40 nm。
有關氧化半導體薄膜，除了上述之外可使用任一下列氧化半導體膜：In-Ga-Zn-O基氧化半導體膜、In-Sn-Zn-O基氧化半導體薄膜、In-Al-Zn-O基氧化半導體膜、Sn-Ga-Zn-O基氧化半導體膜、Al-Ga-Zn-O基氧化半導體膜、Sn-Al-Zn-O基氧化半導體膜、In-Zn-O基氧化半導體薄膜、Sn-Zn-O基氧化半導體薄膜、Al-Zn-O基氧化半導體薄膜、In-O基氧化半導體薄膜、Sn-O基氧化半導體薄膜、及Zn-O基氧化半導體薄膜。氧化半導體薄膜可以濺鍍法於稀有氣體(典型為氬氣)、氧氣或稀有氣體(典型為氬氣)及氧之氣體中予以形成。若使用濺鍍法，可使用包含大於或等於2及小於或等於10重量百分比之SiO2 的靶執行膜沈積，且抑制結晶之SiOx(x>0)可包含於氧化半導體薄膜中。
此處，使用用於氧化半導體沈積之靶而形成氧化半導體薄膜，其包含In、Ga及Zn(In2 O3 相對於Ga2 O3 相對於ZnO之比例為1：1：0.5、1：1：1或1：1：2莫耳比)，在基板與靶之間距離為100 mm、壓力為0.6 Pa及直流(DC)電力為0.5 kW等狀況下，且氣體為氧氣(氧流比例為100%)。請注意，當使用脈衝直流(DC)電源時，可減少膜沈積中產生之粉狀物質(亦稱為粒子或灰塵)，且膜厚度極可能為均勻。在本實施例中，有關氧化半導體薄膜，以濺鍍法並使用用於In-Ga-Zn-O基氧化半導體沈積之靶形成30-nm厚之In-Ga-Zn-O基膜。
較佳的是，用於氧化半導體沈積之靶中氧化半導體之相對密度為大於或等於80%，更佳地為大於或等於95%，進一步較佳地為大於或等於99.9%。可降低因而形成之氧化半導體薄膜中雜質濃度，並可獲得具有高電氣特性或高可靠性之電晶體。
濺鍍法之範例包括RF濺鍍法，其中高頻電源用做濺鍍電源；DC濺鍍法，其中使用DC電源；及脈衝DC濺鍍法，其中以脈衝方式施予偏壓。RF濺鍍法主要用於若形成諸如絕緣膜之導電膜；DC濺鍍法主要用於若形成諸如金屬膜之導電膜。
此外，亦存在多重來源濺鍍設備，其中可設定複數個不同材料之靶。基此多重來源濺鍍設備，可形成不同材料之膜堆疊於相同腔室中，或可經由相同時間在相同腔室中形成複數類材料之膜。
此外，存在設於腔室內部具磁性系統並用於磁控管濺鍍法之濺鍍設備，及用於ECR濺鍍法之濺鍍設備，其中使用利用微波產生之電漿而未使用輝光放電。
而且，有關使用濺鍍法之沈積法，亦存在反應濺鍍法，其中靶物質及濺鍍氣體成分於沈積期間彼此化學反應，以形成其薄複合膜，及偏壓濺鍍法，其中電壓亦於沈積期間應用於基板。
較佳地於氧化半導體薄膜形成之前執行預熱處理，以便移除保留在濺鍍設備內壁上、靶之表面上或靶材料中之濕氣或氫。有關預熱處理，可提供在減壓下從200℃至600℃加熱膜沈積室內部之方法、重複導入及排出氮或惰性氣體同時加熱膜沈積室內部之方法等。在預熱處理之後，冷卻基板或濺鍍設備，接著形成氧化半導體薄膜而未暴露於空氣。在此狀況下，不是水而是油較佳地用做靶之冷卻劑。儘管當重複導入及排出氮但未加熱時，可獲得某種程度之效果，但更佳的是執行處理並加熱膜沈積室內部。
較佳的是在形成氧化半導體膜之前、期間或之後，使用低溫泵而移除保留在濺鍍設備中之濕氣等。
其次，經由第二光刻程序，形成抗蝕罩。接著，蝕刻In-Ga-Zn-O基膜。在蝕刻中，諸如檸檬酸或草酸之有機酸可用做蝕刻劑。此處，經由利用ITO-07N(Kanto化學股份有限公司製造)之濕式蝕刻來蝕刻In-Ga-Zn-O基膜，以移除不必要部分。因而，In-Ga-Zn-O基膜經處理而具有島形，藉此形成氧化半導體層103。氧化半導體層103之端部經蝕刻而具有錐形，藉此可避免因梯級形狀造成佈線破裂。請注意，此處蝕刻不侷限於濕式蝕刻，而是可執行乾式蝕刻。
接著，氧化半導體層歷經脫水或脫氫。用以脫水或脫氫之第一熱處理可使用高溫氣體(諸如氮之惰性氣體或稀有氣體)經由快速熱退火(RTA)處理，或高於或等於400℃及低於或等於700℃之溫度(或低於或等於玻璃基板100之應變點之溫度)之光執行達約大於或等於一分鐘及小於或等於十分鐘，較佳地以650℃執行達約大於或等於三分鐘及小於或等於六分鐘。基於RTA法，可以短時間執行脫水或脫氫；因此，可以高於玻璃基板應變點之溫度執行處理。圖2B及圖5中分別描繪本階段之截面圖及本階段之平面圖。請注意，第一熱處理之時序不侷限於此時序，而是可執行複數倍，例如，光刻程序或沈積步驟之前或之後。
此處，氧化半導體層103之表面部分經由第一熱處理而被晶化，因而成為具有包括具針狀結晶之微晶層的針狀結晶組106。氧化半導體層103的其餘區域為非結晶區、非結晶及微晶混合之區域、或微晶組。請注意，針狀結晶組106為部分氧化半導體層103，且以下「氧化半導體層103」包括針狀結晶組106。
請注意，在本說明書中，在諸如氮之惰性氣體或稀有氣體之氣體中之熱處理稱為用以脫水或脫氫之熱處理。在本說明書中，「脫氫」並非指以熱處理僅排除H2 。為求方便，H、OH等之排除亦稱為「脫水或脫氫」。
此外，當溫度從氧化半導體層上執行脫水或脫氫之加熱溫度T下降時，重要的是以氧化半導體層未暴露於空氣之方式，避免經由使用已用於脫水或脫氫之相同熔爐而讓水或氫進入。當使用經由將氧化半導體層改變為低電阻氧化半導體層所獲得之氧化半導體層形成電晶體時，即，n型(例如n- 型或n+ 型)氧化半導體層經由執行脫水或脫氫，及經由將低電阻氧化半導體層改變為高電阻氧化半導體層，使得氧化半導體層成為i型氧化半導體層，電晶體之閾值電壓(Vth )為正，使得體現所謂正常關屬性。對用於顯示裝置之電晶體而言，較佳的是電晶體中形成具儘可能接近0 V之正閾值電壓之通道。若電晶體之閾值電壓為負，電晶體便傾向於正常開；換言之，當閘極電壓為0 V時，電流流經源極電極與汲極電極之間。在主動式矩陣顯示裝置中，電路中所包括之電晶體的電氣特性是重要的，且顯示裝置之效能取決於電氣特性。尤其，在電晶體之電氣特性中，閾值電壓(Vth )是重要的。當場效移動性為高，而閾值電壓值高或位於負側時，便難以控制電路。若電晶體之閾值電壓為正，但閾值電壓之絕對值為大，電晶體便無法執行電晶體切換功能，並可能於以低電壓驅動電壓時成為負載。若為n通道電晶體，較佳的是在正電壓應用做為閘極電壓之後，通道形成且汲極電流流動。通道未形成除非驅動電壓提升之電晶體，及當施予負電壓時通道形成且汲極電流流動之電晶體，均為不適用於電路之電晶體。
此外，溫度從加熱溫度T下降之氣體可被切換而與溫度上升至加熱溫度T之氣體不同。例如，冷卻係在執行脫水或脫氫之熔爐中執行，同時熔爐填注高純度氧氣、高純度N2 O氣或超乾燥空氣(具有-40℃或更低之露點，較佳地為-60℃或更低)，而不暴露於空氣。
請注意，在第一熱處理中，較佳的是氣體中不包含水、氫等。另一方面，被導入熱處理設備之惰性氣體的純度較佳地為6N(99.9999%)或更高，更佳地為7N(99.99999%)或更高(即，雜質濃度為1 ppm或更低，較佳地為0.1 ppm或更低)。
若在惰性氣體中執行熱處理，氧化半導體層便改變為缺氧氧化半導體層，使得氧化半導體層經由熱處理而成為低電阻氧化半導體層(即，n型(例如n- 或n+ 型)氧化半導體層)。之後，經由形成接觸氧化半導體層之氧化物絕緣層，氧化半導體層便被製成超氧狀態。因而，氧化半導體層被製成i型；即，氧化半導體層改變為高電阻氧化半導體層。因此，可形成具有有利的電氣特性之高度可靠電晶體。
氧化半導體層之第一熱處理可於氧化半導體薄膜被處理為島形氧化半導體層103之前執行。在此狀況下，基板被取出熱處理設備，並於第一熱處理之後執行第二光刻程序。針狀結晶組並未形成於島形氧化半導體層103之側面部分，且針狀結晶組106僅形成於氧化半導體層103之上層部分(詳圖10A)。
其次，經由第三光刻程序，形成抗蝕罩。經由蝕刻移除不必要部分，而形成接觸孔，抵達以與閘極電極層101相同材料形成之佈線或電極層。提供接觸孔而直接連接之後形成之導電膜。例如，當驅動電路部中閘極電極層直接接觸源極或汲極電極層之電晶體形成時，或當電性連接至端子部之閘極佈線的端子形成時，接觸孔形成。
其次，在氧化半導體層103及閘極絕緣層102之上，以濺鍍法或真空蒸發法形成包括金屬材料之第一導電層112、第二導電層113及第三導電層114。圖2C為此階段之截面圖。
第一導電層112、第二導電層113及第三導電層114可各使用類似於閘極電極層101之材料予以形成。
此處，第一導電層112及第三導電層114係使用耐熱導電材料之鈦而予形成，及第二導電層113係使用包含釹之鋁合金而予形成。該等結構可利用鋁的低電阻屬性，並減少凸起之產生。儘管在本實施例中使用第一導電層112、第二導電層113及第三導電層114之三層結構，但本發明之一實施例不侷限於此。可使用單層結構、雙層結構、四或更多層之層級結構。例如，可使用鈦膜之單層結構，或鈦膜及包含矽之鋁膜的層級結構。
另一方面，以類似於閘極電極層101之方法，透光氧化物導電層用於源極電極層105a及汲極電極層105b，使得可改進畫素部之透光屬性並提升孔徑比。
其次，經由第四光刻程序，形成抗蝕罩131。經由蝕刻移除不必要部分，藉此形成源極及汲極電極層105a及105b和連接電極120。此時使用濕式蝕刻或乾式蝕刻做為蝕刻方法。例如，當使用鈦形成第一導電層112及第三導電層114，及使用包含釹之鋁合金使用第二導電層113時，可使用過氧化氫溶液或加熱鹽酸做為蝕刻劑而執行濕式蝕刻。圖3A及圖6分別描繪此階段之截面圖及此階段之平面圖。
此時，第一導電層112、第二導電層113、第三導電層114及氧化半導體層103(針狀結晶組106)較佳地以使第一導電層112、第二導電層113及第三導電層114相對於氧化半導體層103之選擇率為高的狀況予以蝕刻。因此，可避免經由蝕刻而移除氧化半導體層103之表面部分的針狀結晶組106。
當針狀結晶組106形成於氧化半導體層103之表面部分時，第一導電層112、第二導電層113及第三導電層114相對於非結晶層之氧化半導體層103的蝕刻選擇率可以為高。因此，當氧化半導體層103之厚度小時，可避免部分氧化半導體層103經由蝕刻處理而被移除。
此外，濕式蝕刻允許各層各向同性地蝕刻；因而，源極及汲極電極層105a及105b尺寸減少，使得其端部位於抗蝕罩131內側。經由上述步驟，可製造其中氧化半導體層103及針狀結晶組106用做通道形成區之電晶體170。
此外，氧化物導電層可形成於氧化半導體層103與包含金屬材料做為主要成分之各膜之間，成為源極及汲極電極層105a及105b，使得可降低接觸電阻。
在第四光刻程序中，使用與源極電極層105a及汲極電極層105b相同材料而形成之第二端子122亦留在端子部中。請注意，第二端子122電性連接至源極佈線(包括源極及汲極電極層105a及105b之源極佈線)。
此外，在端子部中，連接電極120經由形成於閘極絕緣層102中之接觸孔而直接連接至端子部之第一端子121。儘管未描繪，源極或汲極佈線及驅動電路之電晶體的閘極電極經由上述步驟之相同步驟而彼此直接連接。
此外，經由使用具有以多色調遮罩形成之複數厚度區域(典型為兩種同厚度)的抗蝕罩，可減少抗蝕罩數量，導致簡化程序及較低成本。
其次，移除抗蝕罩131，並形成氧化物絕緣層107以覆蓋閘極絕緣層102、氧化半導體層103、源極及汲極電極層105a及105b，並與部分氧化半導體層103接觸。氧化物絕緣層107可使用以濺鍍法等形成之諸如氧化矽膜、矽氮氧化合物膜、鋁氧化物膜、鋁氮氧化合物膜或鉭氧化物膜，而形成氧化物絕緣層。
氧化物絕緣層107可酌情以濺鍍方法等形成，其為一種方法，基此諸如濕氣或氫之雜質不致混入氧化物絕緣層107。在本實施例中，以濺鍍法形成用於氧化物絕緣層107之氧化矽膜。膜形成中基板溫度可高於或等於室溫，及低於或等於300℃，在本實施例中為100℃。為避免諸如水或氫之雜質於膜形成中進入，較佳的是在膜形成之前，以高於或等於150℃及低於或等於350℃之溫度在減壓下，執行預烘達大於或等於二分鐘及小於或等於十分鐘，以形成氧化物絕緣層而未暴露於空氣。氧化矽膜可以濺鍍法而於稀有氣體(典型為氬氣)、氧氣或包含稀有氣體(典型為氬氣)及氧之混合氣體中形成。此外，氧化矽靶或矽靶可用做靶。例如，基於使用矽靶，便可以濺鍍法於氧及稀有氣體之混合氣體中形成氧化矽膜。使用未包含諸如濕氣、氫離子及OH- 之雜質的無機絕緣膜形成氧化物絕緣層，其經形成而接觸電阻降低之區域中氧化半導體層，並阻擋該等雜質從外部進入。
在本實施例中，膜形成是以脈衝DC濺鍍法並使用摻雜柱狀聚晶硼(具0.01 Ω‧cm電阻係數)之矽靶，在基板與靶之間距離(T-S距離)為89 mm、壓力為0.4 Pa及直流(DC)電為6 kW，且氣體為氧氣(氧流比例為100%)等狀況下執行，並具有6N純度。厚度為300 nm。
其次，第二熱處理是在惰性氣體中執行(較佳地為高於或等於200℃及低於或等於400℃之溫度，例如高於或等於250℃及低於或等於350℃)。例如，第二熱處理在氮氣中250℃下執行達一小時。另一方面，如第一熱處理中，可以高溫短時間執行RTA處理。在第二熱處理中，氧化物絕緣層107經加熱接觸部分氧化半導體層103。經由第二熱處理，氧化半導體層103處於超氧狀態。因而，氧化半導體層103可具有較高電組(為i型)。
在本實施例中，於形成氧化物絕緣層107之後執行第二熱處理；然而，熱處理之時序不侷限於剛形成氧化物絕緣層107後之時序，只要在氧化物絕緣層107形成之後即可。
若源極電極層105a及汲極電極層105b係使用耐熱材料形成，便可以第二熱處理之時序執行第一熱處理之步驟使用狀況。在此狀況下，一旦氧化矽膜形成後便可執行熱處理。
接著，執行第五光刻程序，形成抗蝕罩。蝕刻氧化物絕緣層107，使得形成抵達汲極電極層105b之接觸孔125。此外，亦經由此蝕刻而形成抵達連接電極120之接觸孔126及抵達第二端子122之接觸孔127。圖3B為描繪本階段之截面圖。
其次，於抗蝕罩移除之後形成透光導電膜。透光導電膜係以濺鍍法、真空蒸發法等，使用銦氧化物(In2 O3 )、銦氧化物及錫氧化物之合金(In2 O3 -SnO2 以下縮寫為ITO)等予以形成。該等材料係以鹽酸基溶液蝕刻。請注意，由於特別是蝕刻ITO中極可能產生殘渣，可使用銦氧化物及鋅氧化物之合金(In2 O3 -ZnO以下縮寫為IZO)，以改進蝕刻加工性能。
其次，經由第六光刻程序，形成抗蝕罩。經由蝕刻移除透光導電膜之不必要部分，使得形成畫素電極層110。
在第六光刻步驟中，以電容器部中之閘極絕緣層102及氧化物絕緣層107形成儲存電容器，其用做電介質、電容器佈線108及畫素電極層110。
此外，在第六光刻程序中，以抗蝕罩覆蓋第一端子121及第二端子122，且透光導電膜128及129留在端子部中。透光導電膜128及129各做為連接至軟性印刷電路(FPC)之電極或佈線。透光導電膜128形成於直接連接至第一端子121之連接電極120之上，為做為閘極佈線之輸入端子的連接終端電極。形成於第二端子122上之透光導電層129做為連接終端電極，其做為源極佈線之輸入端子。
接著，移除抗蝕罩。圖3C及圖7分別描繪本階段之截面圖及本階段之平面圖。
圖8A1及8A2分別為本階段之閘極佈線端子部的截面圖及其平面圖。圖8A1為沿圖8A2之線C1-C2的截面圖。在圖8A1中，形成於保護絕緣膜154及連接電極153上之透光導電層155為連接終端電極，其做為輸入端子。此外，在圖8A1中，在端子部中，由閘極佈線相同材料形成之第一端子151及由源極佈線相同材料形成之連接電極153彼此重疊，並具閘極絕緣層152插入其間，且彼此直接電性連接。而且，連接電極153及透光導電層155經由形成於保護絕緣膜154中之接觸孔而彼此直接連接。
圖8B1及8B2分別為源極佈線端子部之截面圖及其平面圖。圖8B1為沿圖8B2之線D1-D2的截面圖。在圖8B1中，形成於保護絕緣膜154及連接電極153上之透光導電層155為連接終端電極，其做為輸入端子。此外，在圖8B1中，在端子部中，由閘極佈線相同材料形成之電極156置於下部，與電性連接至源極佈線之第二端子150重疊，並具閘極絕緣層152插入其間。電極156未電性連接至第二端子150，且當電極156之電位設定為不同於第二端子150之電位時，諸如GND或0 V，或電極156設定為浮動狀態時，可形成避免雜訊或靜電之電容器。第二端子150電性連接至透光導電層155，並具保護絕緣膜154插入其間。
依據畫素密度而提供複數閘極佈線、源極佈線及電容器佈線。而且在端子部中，配置與閘極佈線相同電位之複數第一端子、與源極佈線相同電位之複數第二端子、與電容器佈線相同電位之複數第三端子等。各端子之數量可為任何數量，且端子之數量可由從業者酌情決定。
經由該些六項光刻程序，因而可完成底閘電晶體170及儲存電容器部。當該些電晶體及儲存電容器以相應於各畫素之矩陣配置時，可形成畫素部並可獲得用於製造主動式矩陣顯示裝置之基板之一。在本說明書中，為求方便，該等基板稱為主動式矩陣基板。
若製造主動式矩陣液晶顯示裝置，提供具相對電極之主動式矩陣基板及相對基板彼此黏合，並具液晶層插入其間。請注意，電性連接至相對基板上相對電極之共同電極係提供於主動式矩陣基板之上，且電性連接至共同電極之第四端子係提供於端子部中。提供第四端子使得共同電極被設定為固定電位，諸如GND或0 V。
本實施例之畫素結構不侷限於圖7中畫素結構。圖9為描繪不同於圖7中範例之平面圖。圖9描繪一範例，其中未提供電容器佈線，且形成儲存電容器，具畫素電極及鄰近畫素之閘極佈線，其彼此重疊並具保護絕緣膜及閘極絕緣層插入其間。在此狀況下，可省略電容器佈線及連接至電容器佈線之第三端子。請注意，在圖9中，與圖7中相同部分係標示共同編號。
在主動式矩陣液晶顯示裝置中，顯示型樣係由矩陣配置之驅動畫素電極而形成於螢幕上。具體地，將電壓應用於所選擇畫素電極與相應於畫素電極之相對電極之間，使得設於畫素電極與相對電極之間的液晶層光學調變，且此光學調變經觀看者感知為顯示型樣。
在顯示液晶顯示裝置之移動影像中，存在一個問題，其中液晶分子本身的長響應時間造成後像或移動影像模糊。為改進液晶顯示裝置之移動影像特性，使用稱為黑色插入之驅動法，其中每一其他訊框期間整個螢幕顯示黑色。
此外，存在另一驅動技術，其為所謂雙訊框速率驅動。在雙訊框速率驅動中，垂直同步頻率設定為通常垂直同步頻率的1.5倍或更多，較佳地為2倍或更多，藉此提升響應速度，並選擇將被寫入之色調，用於經劃分而獲得之每一訊框中之每一複數域。
再另一方面，為改進液晶顯示裝置之移動影像特性，可使用一種驅動法，其中複數發光二極體(LED)或複數EL光源被用做背光而形成平面光源，且平面光源之每一光源係獨立地以脈衝方式於一訊框期間驅動。例如，若使用LED，可使用三或更多種LED，或可使用發射白光之LED。由於可獨立地控制複數LED，LED之發光時序可與液晶層之光學調變時序同步。依據本驅動法，LED可部分關閉；因此，特別是若顯示螢幕上具有佔據大塊黑色顯示區之影像，可獲得減少電力損耗之效果。
經由結合該些驅動法，相較於習知液晶顯示裝置，可改進諸如移動影像特性之液晶顯示裝置的顯示特性。
本實施例中所獲得之電晶體包括通道形成區中In-Ga-Zn-O基非單晶膜，並具有良好動態特性。因而，該些驅動法可組合應用於本實施例之電晶體。
若製造發光顯示裝置，有機發光元件之低電源電位側(亦稱為陰極)上電極被設定為GND、0 V等；因而，於端子部中提供用於將陰極設定為諸如GND或0 V之第四端子。亦在製造發光顯示裝置中，除了源極佈線及閘極佈線外，提供電源線。因此，提供端子部具電性連接至電源線之第五端子。
請注意，在本實施例中，所描述之製造法係採具有其中源極及汲極電極層位於氧化半導體層之上並與其重疊之結構的電晶體做為範例；然而，可經由改變步驟順序而製造其中氧化半導體層位於源極及汲極電極層之上並與其重疊之電晶體。
經由上述步驟，電晶體可具有高可靠性及高電氣特性，並可提供包括電晶體之顯示裝置。
請注意，本實施例中所描述之結構可用於酌情與其他實施例中所描述之任一結構相組合。
(實施例3)
在本實施例中，下列所描述之範例，其中至少部分驅動電路及置於畫素部中之電晶體形成於一基板上。
依據實施例1及2而形成畫素部之電晶體。實施例1及2中所描述之電晶體為n通道電晶體，因而驅動電路中可由n通道電晶體組成之部分驅動電路形成於相同基板上，做為畫素部之電晶體。
圖14A描繪主動式矩陣顯示裝置之方塊圖範例。於顯示裝置之基板5300上提供畫素部5301、第一掃描線驅動電路5302、第二掃描線驅動電路5303及信號線驅動電路5304。在畫素部5301中，配置從信號線驅動電路5304延伸之複數信號線，及配置從第一掃描線驅動電路5302及第二掃描線驅動電路5303延伸之複數掃描線。請注意，各包括顯示元件之畫素以矩陣配置於掃描線及信號線彼此交叉的各區域中。顯示裝置之基板5300經由諸如軟性印刷電路(FPC)之連接部而連接至時序控制電路5305(亦稱為控制器或控制IC)。
在圖14A中，第一掃描線驅動電路5302、第二掃描線驅動電路5303及信號線驅動電路5304形成於畫素部5301形成處之基板5300上。因此，外部提供之驅動電路等元件的數量減少，使得可降低成本。再者，可減少基板5300與外部驅動電路之間連接部(例如FPC)之數量，並可提升可靠性或產量。
請注意，例如時序控制電路5305供應第一掃描線驅動電路起始信號(GSP1)(起始信號亦稱為起始脈衝)及掃描線驅動電路時脈信號(GCK1)予第一掃描線驅動電路5302。而且，例如時序控制電路5305供應第二掃描線驅動電路起始信號(GSP2)、掃描線驅動電路時脈信號(GCK2)等予第二掃描線驅動電路5303。時序控制電路5305供應信號線驅動電路起始信號(SSP)、信號線驅動電路時脈信號(SCK)、視訊信號資料(DATA，亦簡稱為視訊信號)、及閂鎖信號(LAT)予信號線驅動電路5304。每一時脈信號可為具偏移相位之複數時脈信號，或可連同經由反相時脈信號所獲得之信號(CKB)一起供應。請注意，可省略第一掃描線驅動電路5302及第二掃描線驅動電路5303其中之一。
圖14B描繪一種結構，其中具較低驅動頻率之電路(例如第一掃描線驅動電路5302及第二掃描線驅動電路5303)係形成於畫素部5301形成處之基板5300上，及信號線驅動電路5304係形成於與畫素部5301形成處之基板5300不同之基板上。基此結構，形成於基板5300上之驅動電路，可由電晶體構成，其場效移動性低於各使用單晶半導體之電晶體。因而，可達成顯示裝置尺寸增加、步驟數量降低、成本降低及改進產量等。
實施例1及2中所描述之電晶體為n通道電晶體。其次，將參照圖15A及15B描述n通道電晶體構成之信號線驅動電路的結構及作業範例。
信號線驅動電路包括移位暫存器5601及開關電路5602。開關電路5602係由複數開關電路5602_1至5602_N(N為自然數)構成。開關電路5602_1至5602_N各由複數電晶體5603_1至5603_k(k為自然數)構成。此處，描述電晶體5603_1至5603_k為n通道電晶體之範例。
信號線驅動電路中連接關係係經由使用開關電路5602_1做為範例而予描述。電晶體5603_1至5603_k之第一端子分別連接至佈線5604_1至5604_k。電晶體5603_1至5603_k之第二端子分別連接至信號線S1至Sk。電晶體5603_1至5603_k之閘極連接至佈線5605_1。
移位暫存器5601具有經由連續輸出H位準信號(亦稱為H信號或高電源電位位準信號)予佈線5605_1至5605_N，而連續選擇開關電路5602_1至5602_N之功能。
開關電路5602_1具有控制佈線5604_1至5604_k與信號線S1至Sk之間導通狀態(第一端子與第二端子之間電氣連續性)之功能，即，控制佈線5604_1至5604_k之電位是否供應予信號線S1至Sk之功能。以此方式，開關電路5602_1做為選擇器。此外，電晶體5603_1至5603_k具有分別控制佈線5604_1至5604_k與信號線S1至Sk之間導通狀態之功能，即，分別控制佈線5604_1至5604_k之電位是否供應予信號線S1至Sk之功能。以此方式，每一電晶體5603_1至5603_k做為開關。
視訊信號資料(DATA)被輸入至每一佈線5604_1至5604_k。視訊信號資料(DATA)通常為相應於影像資料或影像信號之類比信號。
其次，參照圖15B中時序圖描述圖15A中信號線驅動電路之作業。圖15B描繪信號Sout_1至Sout_N及信號Vdata_1至Vdata_k之範例。信號Sout_1至Sout_N為從移位暫存器5601輸出之信號範例。信號Vdata_1至Vdata_k為輸入至佈線5604_1至5604_k之信號範例。請注意，顯示裝置中信號線驅動電路之一作業期間相應於一閘極選擇期間。例如，一閘極選擇期間被劃分為期間T1至TN。每一期間T1至TN為將視訊信號資料(DATA)寫入屬於所選擇列之畫素的期間。
請注意，本實施例中圖式等中所描繪之每一結構中信號波形失真等有時是為求簡化而予誇張。因此，本實施例不需侷限於圖式中所描繪之比例尺。
在期間T1至TN中，移位暫存器5601連續輸出H位準信號至佈線5605_1至5605_N。例如，在期間T1，移位暫存器5601輸出高位準信號至佈線5605_1。那時，電晶體5603_1至5603_k被開啟，使得佈線5604_1至5604_k及信號線S1至Sk被導通。接著，資料(S1)至資料(Sk)分別被輸入佈線5604_1至5604_k。資料(S1)至資料(Sk)經由電晶體5603_1至5603_k分別被寫入所選擇列中第一至第k行之畫素。以此方式，在期間T1至TN中，視訊信號資料(DATA)連續以k行被寫入所選擇列中之畫素。
如上述，視訊信號資料(DATA)以複數行被寫入畫素，藉此可減少視訊信號資料(DATA)之數量或佈線之數量。因此，可減少具外部電路之連接的數量。此外，當視訊信號資料(DATA)以複數行被寫入畫素時，寫入時間可以延長；因而，可避免視訊信號資料(DATA)的不充分寫入。
請注意，任何由實施例1及2中電晶體構成之電路可用於移位暫存器5601及開關電路5602。在此狀況下，移位暫存器5601可僅由單極電晶體構成。
參照圖16A至16D和圖17A及17B描述用於部分掃描線驅動電路及/或信號線驅動電路之移位暫存器之一實施例。
掃描線驅動電路包括移位暫存器。此外，掃描線驅動電路有時可包括位準移位器、緩衝器等。在掃描線驅動電路中，時脈信號(CLK)及起始脈衝信號(SP)被輸入至移位暫存器，使得產生選擇信號。所產生之選擇信號經由緩衝器而被緩衝及放大，且結果信號被供應予相應掃描線。一線之畫素中電晶體的閘極電極被連接至掃描線。由於一線之畫素中電晶體必須同時被開啟，故使用可供應大量電流之緩衝器。
移位暫存器包括第一至第N脈衝輸出電路10_1至10_N(N為大於或等於3之自然數)(參照圖16A)。在圖16A中所描繪之移位暫存器中，第一時脈信號CK1、第二時脈信號CK2、第三時脈信號CK3及第四時脈信號CK4分別從第一佈線11、第二佈線12、第三佈線13及第四佈線14供應予第一至第N脈衝輸出電路10_1至10_N。起始脈衝SP1(第一起始脈衝)從第五佈線15輸入至第一脈衝輸出電路10_1。來自先前級之脈衝輸出電路的信號(該信號稱為先前級信號OUT(n-1))，輸入至第二或後續級之第n脈衝輸出電路10_n(n為大於或等於2並小於或等於N之自然數)。來自下一級之後級之第三脈衝輸出電路10_3的信號，輸入至第一脈衝輸出電路10_1。以類似方式，來自下一級之後級之第(n+2)脈衝輸出電路10_(n+2)的信號(該信號稱為後續級信號OUT(n+2))，輸入至第二或後續級之第n脈衝輸出電路10_n。因而，各級之脈衝輸出電路輸出將輸入至後續級之脈衝輸出電路及/或先前級之脈衝輸出電路的第一輸出信號(OUT(1)(SR)至OUT(N)(SR))，及將輸入至不同電路等的第二輸出信號(OUT(1)至OUT(N))。請注意，如圖16A中所描繪，由於後續級信號OUT(n+2)未輸入至移位暫存器之最後兩級，第二起始脈衝SP2及第三起始脈衝SP3例如可分別附加輸入至最後級之前級及最後級。
請注意，時脈信號(CK)為一種信號，在H位準與L位準(亦稱為L信號或低電源電位位準信號)之間以規律間隔交替。此處，第一時脈信號(CK1)至第四時脈信號(CK4)連續延遲1/4週期。在本實施例中，脈衝輸出電路之驅動係以第一至第四時脈信號(CK1)至(CK4)控制。請注意，時脈信號有時亦稱為GCK或SCK，取決於時脈信號輸入哪一驅動電路；在下列描述中，時脈信號稱為CK。
第一輸入端子21、第二輸入端子22及第三輸入端子23電性連接至第一至第四佈線11至14之任一。例如，在圖16A之第一脈衝輸出電路10_1中，第一輸入端子21電性連接至第一佈線11，第二輸入端子22電性連接至第二佈線12，及第三輸入端子23電性連接至第三佈線13。在第二脈衝輸出電路10_2中，第一輸入端子21電性連接至第二佈線12，第二輸入端子22電性連接至第三佈線13，及第三輸入端子23電性連接至第四佈線14。
第一至第N脈衝輸出電路10_1至10_N中假定各包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26及第二輸出端子27(參照圖16B)。在第一脈衝輸出電路10_1中，第一時脈信號CK1被輸入至第一輸入端子21；第二時脈信號CK2被輸入至第二輸入端子22；第三時脈信號CK3被輸入至第三輸入端子23；起始脈衝被輸入至第四輸入端子24；後續級信號OUT(3)被輸入至第五輸入端子25；第一輸出端子26輸出第一輸出信號OUT(1)(SR)；及第二輸出端子27輸出第二輸出信號OUT(1)。
在第一至第N脈衝輸出電路10_1至10_N中，除了具有三端子之電晶體外，可使用具有上述實施例中所描述之四端子之電晶體。圖16C描繪具有上述實施例中所描述之四端子之電晶體28的符號。圖16C中所描繪之電晶體28的符號代表具有四端子之電晶體並用於圖式等。電晶體28為一元件，可基於輸入至第一閘極電極之第一控制信號G1及輸入至第二閘極電極之第二控制信號G2，執行IN端子與OUT端子之間的電氣控制。
當氧化半導體用於電晶體中通道層時，閾值電壓有時以正或負方向偏移，取決於製造程序。為此原因，氧化半導體用於通道層之電晶體較佳地具有一種結構，基此而可控制閾值電壓。閘極電極可設於圖16C中電晶體28之通道形成區之上或之下，其間並具閘極絕緣膜。經由控制上閘極電極及/或下閘極電極之電位，可將電晶體28之閾值電壓控制為所需值。
其次，將參照圖16D描述圖16B中所描繪之脈衝輸出電路之特定電路組態範例。
圖16D中所描繪之脈衝輸出電路包括第一至第十三電晶體31至43。第一至第十三電晶體31至43連接至第一至第五輸入端子21至25、供應第一高電源電位VDD之電源線51、供應第二高電源電位VCC之電源線52、及供應低電源電位VSS之電源線53。除了第一至第五輸入端子21至25、第一輸出端子26及第二輸出端子27外，信號或電源電位從供應第一高電源電位VDD之電源線51、供應第二高電源電位VCC之電源線52、及供應低電源電位VSS之電源線53供應予第一至第十三電晶體31至43。圖16D中電源線之電源電位的關係如下：第一高電源電位VDD高於或等於第二高電源電位VCC，及第二高電源電位VCC高於第三低電源電位VSS。請注意，第一至第四時脈信號(CK1)至(CK4)各於H位準與L位準之間以規律間隔交替；例如，H位準時脈信號為VDD及L位準時脈信號為VSS。經由使電源線51之電位VDD高於電源線52之電位VCC，可降低應用於電晶體閘極電極之電位，可減少電晶體閾值電壓偏移，及可抑制電晶體惡化，而對電晶體作業無不利影響。如圖16D中所描繪，圖16C中具四端子之電晶體28較佳地用做第一至第十三電晶體31至43中每一第一電晶體31及第六至第九電晶體36至39。做為每一第一電晶體31及第六至第九電晶體36至39之源極或汲極的一電極所連接之節點的電位，需以每一第一電晶體31及第六至第九電晶體36至39之閘極電極的控制信號切換。此外，由於對於輸入至閘極電極之控制信號的響應快速(開啟狀態電流上升急遽)，第一電晶體31及第六至第九電晶體36至39各減少脈衝輸出電路之故障。因而，經由使用圖16C中所描繪之具四端子之電晶體28，可控制閾值電壓，並可進一步減少脈衝輸出電路之故障。請注意，在圖16D中，第一控制信號G1及第二控制信號G2為相同控制信號；然而，可輸入不同控制信號。
在圖16D中，第一電晶體31之第一端子電性連接至電源線51，第一電晶體31之第二端子電性連接至第九電晶體39之第一端子，及第一電晶體31之閘極電極(第一閘極電極及第二閘極電極)電性連接至第四輸入端子24。第二電晶體32之第一端子電性連接至電源線53，第二電晶體32之第二端子電性連接至第九電晶體39之第一端子，及第二電晶體32之閘極電極電性連接至第四電晶體34之閘極電極。第三電晶體33之第一端子電性連接至第一輸入端子21，及第三電晶體33之第二端子電性連接至第一輸出端子26。第四電晶體34之第一端子電性連接至電源線53，及第四電晶體34之第二端子電性連接至第一輸出端子26。第五電晶體35之第一端子電性連接至電源線53，第五電晶體35之第二端子電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極，及第五電晶體35之閘極電極電性連接至第四輸入端子24。第六電晶體36之第一端子電性連接至電源線52，第六電晶體36之第二端子電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極，及第六電晶體36之閘極電極(第一閘極電極及第二閘極電極)電性連接至第五輸入端子25。第七電晶體37之第一端子電性連接至電源線52，第七電晶體37之第二端子電性連接至第八電晶體38之第二端子，及第七電晶體37之閘極電極(第一閘極電極及第二閘極電極)電性連接至第三輸入端子23。第八電晶體38之第一端子電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極，及第八電晶體38之閘極電極(第一閘極電極及第二閘極電極)電性連接至第二輸入端子22。第九電晶體39之第一端子電性連接至第一電晶體31之第二端子及第二電晶體32之第二端子，第九電晶體39之第二端子電性連接至第三電晶體33之閘極電極及第十電晶體40之閘極電極，及第九電晶體39之閘極電極(第一閘極電極及第二閘極電極)電性連接至電源線52。第十電晶體40之第一端子電性連接至第一輸入端子21，第十電晶體40之第二端子電性連接至第二輸出端子27，及第十電晶體40之閘極電極電性連接至第九電晶體39之第二端子。第十一電晶體41之第一端子電性連接至電源線53，第十一電晶體41之第二端子電性連接至第二輸出端子27，及第十一電晶體41之閘極電極電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極。第十二電晶體42之第一端子電性連接至電源線53，第十二電晶體42之第二端子電性連接至第二輸出端子27，及第十二電晶體42之閘極電極電性連接至第七電晶體37之閘極電極(第一閘極電極及第二閘極電極)。第十三電晶體43之第一端子電性連接至電源線53，第十三電晶體43之第二端子電性連接至第一輸出端子26，及第十三電晶體43之閘極電極電性連接至第七電晶體37之閘極電極(第一閘極電極及第二閘極電極)。
在圖16D中，第三電晶體33之閘極電極、第十電晶體40之閘極電極及第九電晶體39之第二端子相連接部分稱為節點A。此外，第二電晶體32之閘極電極、第四電晶體34之閘極電極、第五電晶體35之第二端子、第六電晶體36之第二端子、第八電晶體38之第一端子及第十一電晶體41之閘極電極相連接部分稱為節點B(詳圖17A)。
圖17A描繪若圖16D中所描繪之脈衝輸出電路應用於第一脈衝輸出電路10_1，輸入至第一至第五輸入端子21至25和第一及第二輸出端子26及27或自其輸出之信號。
具體地，第一時脈信號CK1輸入至第一輸入端子21；第二時脈信號CK2輸入至第二輸入端子22；第三時脈信號CK3輸入至第三輸入端子23；起始脈衝輸入至第四輸入端子24；後續級信號OUT(3)輸入至第五輸入端子25；第一輸出端子26輸出第一輸出信號OUT(1)(SR)；及第二輸出端子27輸出第二輸出信號OUT(1)。
請注意，電晶體為具有閘極、汲極及源極之至少三端子的元件。電晶體具有半導體，其中通道區形成於與閘極重疊之區域，並可經由控制閘極之電位，而控制於汲極與源極之間流動及通過通道區域之電流。此處，由於電晶體之源極及汲極可依據電晶體之結構、作業狀況等而改變，難以定義何者為源極或汲極。因此，做為源極或汲極之區有時不稱為源極或汲極。在此狀況下，例如，該等區可稱為第一端子及第二端子。
請注意，在圖16D及圖17A中，可附加提供經由將節點A帶入浮動狀態而執行引導作業之電容器。而且，可附加提供具有一電性連接至節點B之電極的電容器，以保持節點B之電位。
圖17B描繪包括圖17A中所描繪之複數脈衝輸出電路的移位暫存器之時序圖。請注意，當移位暫存器為掃描線驅動電路之一時，圖17B中期間61相應於垂直折回期間，及期間62相應於閘極選擇期間。
請注意，第九電晶體39之配置，其中如圖17A中所描繪第二電源電位VCC應用於閘極電極，於引導作業之前及之後具有下列優點。
無其中第二電源電位VCC應用於閘極電極之第九電晶體39，若節點A之電位經由引導作業而上升，第一電晶體31之第二端子的源極之電位便上升至高於第一電源電位VDD之值。接著，第一電晶體31之源極被切換為第一端子，即電源線51側之端子。因此，在第一電晶體31中，應用高電壓，因而顯著壓力便施予閘極與源極之間及閘極與汲極之間，此可能造成電晶體惡化。另一方面，具有其中第二電源電位VCC應用於閘極電極之第九電晶體39，可避免第一電晶體31之第二端子的電位上升，同時節點A之電位經由引導作業而上升。換言之，第九電晶體39之配置可降低施予第一電晶體31之閘極與源極之間的負電壓位準。因而，本實施例中電路組態可減少施予第一電晶體31之閘極與源極之間的負電壓，使得可抑制因壓力造成之第一電晶體31惡化。
請注意，可提供第九電晶體39，使得第九電晶體39之第一端子及第二端子連接於第一電晶體31之第二端子與第三電晶體33之閘極之間。請注意，在具有較掃描線驅動電路更多級之信號線驅動電路中，若移位暫存器包括本實施例中複數脈衝輸出電路，便可省略第九電晶體39，此乃電晶體數量減少之優點。
請注意，氧化半導體用於第一至第十三電晶體31至43中每一之半導體層，藉此可減少電晶體之關閉狀態電流，及可提升開啟狀態電流及揚效移動性。此外，可減少電晶體的惡化程度，因而減少電路故障。再者，經由應用高電位予閘極電極，使用氧化半導體之電晶體的惡化程度，與使用非結晶矽之電晶體類似。因此，當第一電源電位VDD供應予被供應第二電源電位VCC之電源線時，可獲得類似作業，且設於電路之間之電源線數量可減少；因而，電路尺寸可減少。
請注意，當連接關係改變，使得從第三輸入端子23供應予第七電晶體37之閘極電極(第一閘極電極及第二閘極電極)的時脈信號，及從第二輸入端子22供應予第八電晶體38之閘極電極(第一閘極電極及第二閘極電極)的時脈信號，分別從第二輸入端子22及第三輸入端子23供應，而獲得類似功能。在圖17A所描繪之移位暫存器中，第七電晶體37及第八電晶體38的狀態改變，使得第七電晶體37及第八電晶體38為開啟，接著第七電晶體37為關閉及第八電晶體38為開啟，及接著第七電晶體37及第八電晶體38為關閉；因而，經由施予第七電晶體37之閘極電極電位下降，及施予第八電晶體38之閘極電極電位下降，由於第二輸入端子22及第三輸入端子23之電位下降，兩度造成節點B電位下降。另一方面，在圖17A所描繪之移位暫存器中，當第七電晶體37及第八電晶體38的狀態改變，使得第七電晶體37及第八電晶體38為開啟，接著第七電晶體37為開啟及第八電晶體38為關閉，及接著第七電晶體37及第八電晶體38為關閉，由於第二輸入端子22及第三輸入端子23之電位下降而造成節點B電位下降，僅發生一次，其係由施予第八電晶體38之閘極電極電位下降造成。因此，下列連接關係較佳，其中時脈信號CK3係由第三輸入端子23供應予第七電晶體37之閘極電極(第一閘極電極及第二閘極電極)，及時脈信號CK2係由第二輸入端子22供應予第八電晶體38之閘極電極(第一閘極電極及第二閘極電極)。這是因為節點B之電位的改變次數減少，藉此可減少雜訊。
以此方式，於第一輸出端子26及第二輸出端子27之電位保持在L位準期間，H位準信號規律地供應予節點B；因而，可抑制脈衝輸出電路故障。
請注意，本實施例中所描述之結構可用於酌情與其他實施例中所描述之任一結構相組合。
(實施例4)
在本實施例中，將描述具顯示功能之半導體裝置(亦稱為顯示裝置)，其係使用畫素部及驅動電路中實施例1及2所描述之電晶體予以形成。此外，部分或全部驅動電路使用實施例1及2所描述之電晶體而形成於相同基板上做為畫素部，藉此可獲得面板上系統。
顯示裝置包括顯示元件。有關顯示元件，可使用液晶元件(亦稱為液晶顯示元件)或發光元件(亦稱為發光顯示元件)。在其種類中發光元件包括經由電流或電壓控制亮度之元件，具體地在其種類中包括無機電致發光(EL)元件、有機EL元件等。而且，可使用諸如電子墨水之顯示媒體，其對比係經由電效應而改變。
此外，顯示裝置包括面板，其中顯示元件是密封的；及模組，其中包括控制器等之IC係安裝於面板上。而且，相應於顯示裝置之製造程序中顯示元件完成前之一實施例的元件基板，經提供而具用以供應電流予每一複數畫素中顯示元件之裝置。具體地，元件基板可處於僅顯示元件之畫素電極形成之狀態，做為畫素電極之導電膜形成之後及形成畫素電極之導電膜蝕刻之前的狀態；或任何其他狀態。
請注意，本說明書中顯示裝置係指影像顯示裝置、顯示裝置或光源(包括發光裝置)。此外，在其種類中顯示裝置包括下列模組：包括諸如軟性印刷電路(FPC)之連接器的模組；磁帶自動黏接(TAB)磁帶；或附著之磁帶載體包(TCP)；具有TAB磁帶或TCP之模組，其經提供而於其末端具有印刷佈線板；及具有積體電路(IC)之模組，其係經由將芯片安裝於玻璃(COG)法而直接安裝於顯示元件上。
在本實施例中，參照圖20A1、20A2及20B描述半導體裝置之一實施例之液晶顯示面板的外觀及截面。圖20A1及20A2為面板俯視圖，其中高度可靠電晶體4010及4011各包括實施例1及2中所描述之In-Ga-Zn-O基膜做為氧化半導體層，及形成於第一基板4001上之液晶元件4013，以密封劑4005密封於第一基板4001與第二基板4006之間。圖20B為沿圖20A1及20A2中M-N之截面圖。
提供密封劑4005以便環繞設於第一基板4001上之畫素部4002及掃描線驅動電路4004。第二基板4006係設於畫素部4002及掃描線驅動電路4004之上。因此，畫素部4002及掃描線驅動電路4004經由第一基板4001、密封劑4005及第二基板4006而與液晶層4008密封在一起。使用單晶半導體膜或聚晶半導體膜而形成於個別準備之基板上之信號線驅動電路4003，係安裝於第一基板4001上與密封劑4005所環繞之區域不同之區域。
請注意，對於分別形成之驅動電路的連接方法並無特別限制，可使用COG法、引線鏈合法、TAB法等。圖20A1描繪一範例，其中信號線驅動電路4003係經由COG法安裝。圖20A2描繪一範例，其中信號線驅動電路4003係經由TAB法安裝。
提供於第一基板4001上之畫素部4002及掃描線驅動電路4004包括複數電晶體。圖20B描繪包括於畫素部4002中之電晶體4010，及包括於掃描線驅動電路4004中之電晶體4011，做為範例。絕緣層4020及4021係提供於電晶體4010及4011之上。
實施例1及2中所描述包括In-Ga-Zn-O基膜做為氧化半導體層的任何高度可靠電晶體，均可用做電晶體4010及4011。在本實施例中，電晶體4010及4011為n通道電晶體。
導電層4040係提供於與用於驅動電路之電晶體4011中氧化半導體層的通道形成區重疊之部分絕緣層4044之上。導電層4040係提供於與氧化半導體層的通道形成區重疊之位置，藉此可降低BT試驗前後電晶體4011之閾值電壓的改變量。導電層4040可具有與電晶體4011之閘極電極層的相同或不同之電位，並可做為第二閘極電極層。另一方面，導電層4040之電位可為接地(GND)、0 V，或導電層4040可處於浮動狀態。
液晶元件4013中所包括之畫素電極層4030電性連接至電晶體4010。液晶元件4013之相對電極層4031係形成於第二基板4006上。畫素電極層4030、相對電極層4031及液晶層4008彼此重疊之部分，相應於液晶元件4013。請注意，畫素電極層4030及相對電極層4031經提供而分別具有做為校準膜之絕緣層4032及絕緣層4033，且液晶層4008夾於畫素電極層4030與相對電極層4031之間，並具絕緣層4032及4033插於其間。儘管未描繪，濾色器可提供於第一基板4001側或第二基板4006側。
請注意，玻璃、金屬(典型為不銹鋼)、陶瓷或塑料可用做第一基板4001及第二基板4006。有關塑料，可使用強化玻璃纖維塑料(FRP)板、聚氯乙烯(PVF)膜、聚脂膜或丙烯酸樹脂膜。另一方面，可使用薄片結構，其中鋁箔夾於PVF膜、聚脂膜等之間。
隔板4035為經由選擇蝕刻絕緣膜而獲得之柱狀隔板，經提供以控制畫素電極層4030與相對電極層4031之間之距離(格間距)。另一方面，可使用球形隔板。相對電極層4031電性連接至形成於電晶體4010形成處之基板上的共同電位線。經由配置於使用共同連接部的一對基板之間的導電粒子，相對電極層4031及共同電位線可彼此電性連接。請注意，導電粒子係包括於密封劑4005中。
另一方面，可使用展現不需校準膜之藍相的液晶。藍相為一種液晶相位，其產生於膽固醇相改變為各向同性相，同時膽固醇液晶之溫度增加之前。因為藍相僅產生於窄的溫度範圍內，為改善溫度範圍，將包含5 wt%或更高之手性劑的液晶成分用於液晶層4008。包括展現藍相之液晶及手性劑的液晶成分具有大於或等於10 μsec及小於或等於100 μsec之短暫回應時間，並為光學各向同性；因此，不需校準處理且視角相依性小。請注意，若使用藍相，本發明之一實施例不侷限於圖20A1、20A2及20B中結構，而是可使用所謂水平電場模式之結構，其中相應於相對電極層4031之電極層形成於畫素電極層4030形成之基板側之上。
請注意，本實施例為透射液晶顯示裝置之範例，且本發明之一實施例亦可應用於反射液晶顯示裝置及半透射液晶顯示裝置。
在依據本實施例之液晶顯示裝置的範例中，偏光板係提供於基板的外部表面(在觀看者側)，而著色層(濾色器)及用於顯示元件之電極層係連續提供於基板的內部表面；另一方面，偏光板可提供於基板的內部表面。偏光板及著色層的層級結構並不侷限於在本實施例中，可依據偏光板及著色層之材料或製造程序狀況而適當設定。此外，可提供做為黑矩陣的阻光膜。
在本實施例中，為減少由於電晶體之表面粗糙，及改進電晶體之可靠性，於實施例2中獲得之電晶體被覆以做為保護膜及平面化絕緣膜之絕緣層(絕緣層4020及4021)。請注意，提供保護膜以避免存在於空氣中之污染雜質進入，諸如有機物質、金屬及濕氣，較佳地為密集膜。保護膜可使用氧化矽膜、氮化矽膜、矽氮氧化合物膜、矽氮化物氧化物膜、鋁氧化物膜、鋁氮化物膜、鋁氮氧化合物膜及鋁氮化物氧化物膜中任一項予以形成而具單層結構或層級結構。儘管本實施例描述以濺鍍法形成保護膜之範例，但可使用任何其他方法。
在本實施例中，形成具有層級結構之絕緣層4020做為保護膜。此處，以濺鍍法形成氧化矽膜，做為絕緣層4020之第一層。使用氧化矽膜做為保護膜具有避免用做源極及汲極電極層之鋁膜凸起的效果。
有關保護膜之第二層，形成絕緣層。此處，以濺鍍法形成氮化矽膜，做為絕緣層4020之第二層。使用氮化矽膜做為保護膜可避免鈉等移動離子進入半導體區，使得可抑制電晶體之電氣特性變化。
在保護膜形成之後，可執行氧化半導體層之退火(高於或等於300℃及低於或等於400℃)。
形成絕緣層4021做為平面化絕緣膜。絕緣層4021可使用耐熱有機材料予以形成，諸如丙烯酸樹脂、聚醯亞胺、苯並環丁烯樹脂、聚醯胺或環氧樹脂。除了該等有機材料外，亦可使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等。請注意，絕緣層4021可經由堆疊使用任一該些材料形成之複數絕緣膜予以形成。
請注意，矽氧烷基樹脂相應於包括使用矽氧烷基材料做為啟動材料所形成Si-O-Si鍵之樹脂。矽氧烷基樹脂可包括有機基(例如烷基或芳基)或氟基，做為取代基。再者，有機基可包括氟基。
形成絕緣層4021之方法並無特別限制，並可依據材料而使用下列方法或裝置：方法諸如濺鍍法、SOG法、旋塗法、浸漬法、噴塗法或液低釋放法(例如噴墨法、網印或膠印)，或工具諸如刮膠刀、擠膠滾筒、簾式塗料器或刮刀塗布機。若使用液體材料形成絕緣層4021，可以與烘烤步驟相同時間執行氧化半導體層之退火(高於或等於300℃及低於或等於400℃)。絕緣層4021之烘烤步驟亦做為氧化半導體層之退火，藉此可有效地製造半導體裝置。
畫素電極層4030及相對電極層4031可使用透光導電材料予以形成，諸如包含鎢氧化物之銦氧化物、包含鎢氧化物之銦鋅氧化物、包含鈦氧化物之銦氧化物、包含鈦氧化物之銦錫氧化物、銦錫氧化物(以下稱為ITO)、銦鋅氧化物或添加矽氧化物之銦錫氧化物。
另一方面，包含導電高分子(亦稱為導電聚合物)之導電成分可用於畫素電極層4030及相對電極層4031。使用導電成分形成之畫素電極較佳地具有低於或等於每平方10000歐姆之片阻抗，及於550 nm波長下大於或等於70%之透光率。此外，導電成分中所包括之導電高分子的電阻係數較佳地低於或等於0.1Ω‧cm。
有關導電高分子，可使用所謂π-電子共軛導電聚合物。範例為聚苯胺及其衍生物；聚吡咯及其衍生物；聚噻吩及其衍生物；及二或更多該類材料之共聚物等。
此外，各類信號及電位供應予個別形成之信號線驅動電路4003、掃描線驅動電路4004或來自FPC 4018之畫素部4002。
在本實施例中，使用與液晶元件4013中所包括之畫素電極層4030相同導電膜形成連接終端電極4015。使用與電晶體4010及4011之源極及汲極電極層相同導電膜形成終端電極4016。
連接終端電極4015經由各向異性導電膜4019電性連接至FPC 4018中所包括之端子。
請注意，圖20A1、20A2及20B描繪範例，其中信號線驅動電路4003係個別形成並安裝於第一基板4001上；然而，本實施例並不侷限於此結構。掃描線驅動電路可個別形成並接著安裝，或僅部分信號線驅動電路或部分掃描線驅動電路可個別形成並接著安裝。
圖21描繪液晶顯示模組之範例，其係使用電晶體基板2600形成做為半導體裝置，其上形成實施例1及2中所描述之電晶體。
圖21描繪液晶顯示模組之範例，其中電晶體基板2600及相對基板2601係以密封劑2602而彼此固定，且包括電晶體等之畫素部2603、包括液晶層之顯示元件2604及著色層2605係提供於基板之間，以形成顯示區。著色層2605需要執行顏色顯示。在紅綠藍(RGB)系統中，相應於紅色、綠色及藍色之著色層提供用於畫素。偏光板2606、2607及擴散板2613提供於電晶體基板2600及相對基板2601外部。光源包括冷陰極管2610及反射板2611。電路板2612經由軟性佈線板2609連接至電晶體基板2600之佈線電路部2608，及包括外部電路，諸如控制電路或電源電路。偏光板及液晶層可以其間之延遲板進行堆疊。
對液晶顯示模組而言，可使用扭轉向列(TN)模式、平面方向切換(IPS)模式、邊緣場切換(FFS)模式、多區域垂直排列(MVA)模式、圖像垂直調整(PVA)模式、軸對稱排列微型格(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反電液晶(AFLC)模式等。
經由上述步驟，可形成高度可靠液晶顯示面板做為半導體裝置。
請注意，本實施例中所描述之結構可用於酌情與其他實施例中所描述之任一結構相組合。
(實施例5)
在本實施例中，將描述電子紙之範例做為應用實施例1及2中所描述之電晶體的半導體裝置。
圖13描繪主動式矩陣電子紙做為半導體裝置之範例。實施例1及2中所描述之電晶體可用做用於半導體裝置之電晶體581。
圖13中電子紙為使用扭球顯示系統之半導體裝置範例。扭球顯示系統係指一種方法，其中染成黑色及白色的每一球形粒子配置於第一電極層與第二電極層之間，其為用於顯示元件之電極層，並於第一電極層與第二電極層之間產生電位差，以控制球形粒子之方向，使得執行顯示。
形成於基板580上之電晶體581具有底閘結構，其中源極及汲極電極層經由絕緣層583、絕緣層584及絕緣層585中形成之開口而電性連接至第一電極層587。球形粒子589係提供於形成於基板596上之第一電極層587與第二電極層588之間。每一球形粒子589包括黑區590a、白區590b及填充液體環繞黑區590a及白區590b之腔室594。圍繞球形粒子589之空間填注諸如樹脂之填充劑595(詳圖13)。在本實施例中，第一電極層587相應於畫素電極，且第二電極層588相應於共同電極。第二電極層588電性連接至電晶體581形成處之基板上提供之共同電位線。基於使用共同連接部，第二電極層588可經由提供於一對基板之間之導電粒子而電性連接至共同電位線。
另一方面，可使用電泳元件取代扭球。使用具有約大於或等於10 μm及小於或等於200 μm直徑之微膠囊，其中透明液體、正向充電之白色微粒子及負向充電之黑色微粒子均裝入膠囊。在第一電極層與第二電極層之間所提供之微膠囊中，當第一電極層及第二電極層應用電場時，白色微粒子及黑色微粒子以相對方向移動，使得可顯示白色或黑色。使用此原理之顯示元件為電泳顯示元件，而包括電泳顯示元件之裝置一般稱為電子紙。電泳顯示元件具有高於液晶顯示元件之反射係數；因而不需要輔助光，電力消耗低，且可於黑暗處識別顯示部。此外，當電力未供應予顯示部時，可維持已顯示之影像。因此，若具有顯示功能之半導體裝置(此亦稱為顯示裝置或具顯示裝置之半導體裝置)迴避電波源時，可儲存已顯示之影像。
經由此程序，可製造高度可靠電子紙做為半導體裝置。
請注意，本實施例中所描述之結構可用於酌情與其他實施例中所描述之任一結構相組合。
(實施例6)
在本實施例中，將描述做為應用實施例1及2中所描述之電晶體的半導體裝置之發光顯示裝置範例。有關顯示裝置中所包括之顯示元件，此處描述使用電致發光之發光元件。使用電致發光之發光元件係依據發光材料為有機化合物或無機化合物予以分類。通常，前者稱為有機EL元件，後者稱為無機EL元件。
在有機EL元件中，經由將電壓施予發光元件，電子及電洞分別自一對電極注入包含發光有機化合物之層中，且電流流動。載子(電子及電洞)重新組合，因而發光有機化合物被激勵。發光有機化合物從被激勵狀態返回至接地狀態，藉此發光。由於該等機構，此發光元件稱為電流激勵發光元件。
無機EL元件依據其元件結構而區分為分散型無機EL元件及薄膜無機EL元件。分散型無機EL元件具有發光層，其中發光材料之粒子分散於黏合劑中，且其發光機構為使用供體位準及受體位準之供體-受體重組型發光。薄膜無機EL元件具有一結構，其中發光層插入於電介質層之間，電介質層進一步插入於電極之間，且其發光機構為使用金屬離子之內殼層電子躍遷的侷限型發光。請注意，此處描述做為發光元件之有機EL元件範例。
圖18描繪可施予數字鐘灰階驅動之畫素結構範例，做為可應用本發明之半導體裝置範例。
描述可施予數字鐘灰階驅動之畫素的結構及作業。此處，所描述之範例其中一畫素包括兩個n通道電晶體，各為實施例1及2中所描述，且各包括通道形成區中氧化半導體層(In-Ga-Zn-O基膜)。
畫素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404及電容器6403。開關電晶體6401之閘極連接至掃描線6406，開關電晶體6401之第一電極(源極電極及汲極電極之一)連接至信號線6405，及開關電晶體6401之第二電極(源極電極及汲極電極之另一)連接至驅動電晶體6402之閘極。驅動電晶體6402之閘極經由電容器6403連接至電源線6407，驅動電晶體6402的第一電極連接至電源線6407，及驅動電晶體6402的第二電極連接至發光元件6404之第一電極(畫素電極)。發光元件6404之第二電極相應於共同電極6408。共同電極6408電性連接至相同基板之上提供之共同電位線。
發光元件6404之第二電極(共同電極6408)設定為低電源電位。請注意，參照高電源電位設定至電源線6407，低電源電位為滿足低電源電位<高電源電位之電位。有關低電源電位，可使用例如接地(GND)、0 V等。高電源電位與低電源電位之間電位差施予發光元件6404，且電流供應予發光元件6404，使得發光元件6404發光。此處，為使發光元件6404發光，設定每一電位，使得高電源電位與低電源電位之間電位差為發光元件6404之正向閾值電壓或更高之電壓。
請注意，驅動電晶體6402之閘極電容器可用做電容器6403之代用品，使得電容器6403可予省略。驅動電晶體6402之閘極電容器可形成於通道形成區與閘極電極之間。
若使用電壓-輸入、電壓-驅動方法，視頻信號被輸入至驅動電晶體6402的閘極，使得驅動電晶體6402處於充分開啟或關閉兩狀態之一。即，驅動電晶體6402是在線性區作業。由於驅動電晶體6402是在線性區作業，高於電源線6407電壓之電壓便施予驅動電晶體6402的閘極。請注意，高於或等於(電源線+第V驅動電晶體6402之電壓)之電壓施予信號線6405。
若執行類比灰階驅動取代數字鐘灰階驅動，便可改變信號輸入而使用圖18中相同畫素組態。
若執行類比灰階驅動，高於或等於(發光元件6404+第V驅動電晶體6402之正向電壓)之電壓施予驅動電晶體6402的閘極。發光元件6404之正向電壓係指獲得所需亮度之電壓，包括至少正向閾值電壓。藉此輸入驅動電晶體6402在飽和區作業之視頻信號，使得電流可供應予發光元件6404。為使驅動電晶體6402在飽和區作業，將電源線6407之電位設定高於驅動電晶體6402的閘極電位。當使用類比視頻信號時，依據視頻信號可饋送電流予發光元件6404，並執行類比灰階驅動。
請注意，畫素結構不限於圖18中所描繪者。例如，開關、電阻器、電容器、電晶體及邏輯電路等，可附加至圖18中所描繪之畫素。
其次，將參照圖19A至19C描述發光元件之結構。此處，描繪驅動電晶體為n通道電晶體之範例，並描述畫素之截面結構。用於圖19A至19C中所描繪之半導體裝置的驅動電晶體7001、7011及7021，可以類似於實施例1及2中所描述之電晶體的方式製造，並為各包括In-Ga-Zn-O基膜做為氧化半導體層之高度可靠薄膜電晶體。
為提取發光元件發射之光，至少陽極及陰極之一需透光。電晶體及發光元件係形成於基板上。發光元件可具有頂部發射結構，其中光係經由相對於基板側之表面予以提取；底部發射結構，其中光係經由基板側之表面予以提取；或雙重發射結構，其中光係經由相對於基板側之表面及基板側之表面予以提取。依據本發明之一實施例的畫素結構可應用於具有任一該些發射結構之發光元件。
其次，將參照圖19A描述具有底部發射結構之發光元件。
圖19A為畫素之截面圖，其中驅動電晶體7011為n通道電晶體，且發光元件7012中產生之光發射通過第一電極7013。在圖19A中，發光元件7012之第一電極7013係形成於電性連接至驅動電晶體7011之汲極層的透光導電膜7017之上，且EL層7014及第二電極7015係以此順序堆疊於第一電極7013。
有關透光導電膜7017，可使用諸如下列各膜之透光導電膜：包括鎢氧化物之銦氧化物、包括鎢氧化物之銦鋅氧化物、包括鈦氧化物之銦氧化物、包括鈦氧化物之銦錫氧化物、銦錫氧化物、銦鋅氧化物、或添加氧化矽之銦錫氧化物。
任何各類材料可用於發光元件之第一電極7013。具體地，第一電極7013較佳地使用具有極低功函數之材料形成，諸如鹼金屬(諸如Li或Cs)；鹼土金屬(諸如Mg、Ca或Sr)；包含任何鹼金屬及鹼土金屬之合金(例如Mg：Ag或Al：Li)；或稀土金屬(諸如Yb或Er)。在圖19A中，形成第一電極7013而具有足夠厚度而透光(較佳地，約5 nm至30 nm)。例如，使用具20 nm厚度之鋁膜做為第一電極7013。
另一方面，可堆疊透光導電膜及鋁膜並接著選擇地蝕刻，而形成透光導電膜7017及第一電極7013。在此狀況下，較佳的是可使用相同抗蝕罩執行蝕刻。
第一電極7013外邊緣部覆以分割區7019。分割區7019之形成可使用聚酰亞胺、丙烯酸、聚酰胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷。特別較佳的是使用光敏樹脂材料而形成分割區7019，以於第一電極7013具有開口，使得開口之側壁形成為具持續曲率之傾斜表面。若將光敏樹脂材料用於分割區7019，形成抗蝕罩之步驟便可省略。
形成於第一電極7013及分割區7019上之EL層7014可包括至少發光層，且係使用單層或複數層堆疊而予形成。當EL層7014係使用複數層形成時，電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依序堆疊於做為陰極之第一電極7013之上。請注意，除了發光層外，並不需要提供所有該些層。
堆疊順序不侷限於上述堆疊順序，且電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層可依序堆疊於做為陽極之第一電極7013之上。然而，當比較電力損耗時，較佳的是第一電極7013做為陰極，且電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依序堆疊於第一電極7013之上，因為可抑制驅動電路部中電壓上升，並可減少電力損耗。
有關形成於EL層7014上之第二電極7015，可使用各式材料。例如，當第二電極7015用做陽極時，較佳地使用具有極高功函數之材料，諸如ZrN、Ti、W、Ni、Pt、Cr，或ITO、IZO或ZnO之透光導電材料。此外，阻光膜7016為提供於第二電極7015之上的例如阻擋光之金屬、反射光之金屬等。在本實施例中，ITO膜用做第二電極7015及Ti膜用做阻光膜7016。
發光元件7012相應於第一電極7013及第二電極7015其中插入包括發光層之EL層7014之區域。若為圖19A中所描繪之元件結構，如箭頭所示，光從發光元件7012發射至第一電極7013側。
請注意，在圖19A中，光從發光元件7012發射，通過濾色層7033、絕緣層7032、氧化物絕緣層7031、閘極絕緣層7030及基板7010而將發射。
濾色層7033可以諸如噴墨法之液滴釋放法、印刷法、使用光刻技術之蝕刻法等予以形成。
濾色層7033覆以覆膜層7034，亦覆以保護絕緣層7035。儘管圖19A中所描繪之覆膜層7034具有小厚度，但覆膜層7034使用諸如丙烯酸樹脂之樹脂材料而具有降低的濾色層7033所造成不平坦之功能。
形成於保護絕緣層7035、覆膜層7034、濾色層7033、絕緣層7032及氧化物絕緣層7031中之接觸孔，抵達汲極電極層，係提供於與分割區7019重疊之部分。
其次，將參照圖19B描述具有雙重發射結構之發光元件。
在圖19B中，發光元件7022之第一電極7023係形成於電性連接至驅動電晶體7021之汲極電極層的透光導電膜7027之上，而EL層7024及第二電極7025依此順序堆疊於第一電極7023之上。
有關透光導電膜7027，可使用諸如下列各膜之透光導電膜：包括鎢氧化物之銦氧化物、包括鎢氧化物之銦鋅氧化物、包括鈦氧化物之銦氧化物、包括鈦氧化物之銦錫氧化物、銦錫氧化物、銦鋅氧化物、或添加氧化矽之銦錫氧化物。
任何各類材料可用於第一電極7023。例如，當第一電極7023做為陰極時，具體地，第一電極7023較佳地使用具有極低功函數之材料形成，諸如鹼金屬(諸如Li或Cs)；鹼土金屬(諸如Mg、Ca或Sr)；包含任何該些金屬之合金(例如Mg：Ag或Al：Li)；或稀土金屬(諸如Yb或Er)。在本實施例中，第一電極7023做為陰極，形成第一電極7023之厚度，至足以透光之厚度(較佳地，約5 nm至30 nm)。例如，使用具20 nm厚度之鋁膜做為第一電極7023。
另一方面，可堆疊透光導電膜及鋁膜並接著選擇地蝕刻，而形成透光導電膜7027及第一電極7023。在此狀況下，較佳的是可使用相同抗蝕罩執行蝕刻。
第一電極7023周圍覆以分割區7029。分割區7029之形成可使用聚酰亞胺、丙烯酸、聚酰胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷。特別較佳的是使用光敏材料而形成分割區7029，以於第一電極7023具有開口，使得開口之側壁形成為具持續曲率之傾斜表面。若將光敏樹脂材料用於分割區7029，形成抗蝕罩之步驟便可省略。
形成於第一電極7023及分割區7029上之EL層7024可包括至少發光層，且係使用單層或複數層堆疊而予形成。當EL層7024係使用複數層形成時，電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依序堆疊於做為陰極之第一電極7023之上。請注意，除了發光層外，並不需要提供所有該些層。
堆疊順序不侷限於上述；第一電極7023用做陽極，且電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層可依序堆疊於第一電極7023之上。請注意，當對比電力損耗時，第一電極7023被用做陰極，且電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依序堆疊於陰極之上，導致低電力損耗，因而更佳。
有關形成於EL層7024上之第二電極7025，可使用各式材料。例如，當第二電極7025用做陽極時，較佳地使用具有極高功函數之材料，諸如ITO、IZO或ZnO之透光導電材料。在本實施例中，第二電極7025用做陽極，並形成包含氧化矽之ITO膜。
發光元件7022相應於包括發光層之EL層7024夾於第一電極7023與第二電極7025之間的區域。若為圖19B中所描繪之元件結構，如箭頭所示，光從發光元件7022發射，並從第二電極7025側及第一電極7023側射出。
請注意，在圖19B中，光從發光元件7022發射至第一電極7023側，通過濾色層7043、絕緣層7042、氧化物絕緣層7041、第一閘極絕緣層7040及基板7020而將發射。
濾色層7043可以諸如噴墨法之液滴釋放法、印刷法、使用光刻技術之蝕刻法等予以形成。
濾色層7043覆以覆膜層7044及亦覆以保護絕緣層7045。
形成於保護絕緣層7045、覆膜層7044、濾色層7043、絕緣層7042及氧化物絕緣層7041中之接觸孔，抵達汲極電極層，係提供於與分割區7029重疊之部分。
請注意，若使用具有雙重發射結構之發光元件，並於二顯示表面上執行全彩顯示，來自第二電極7025側之光便不通過濾色層7043；因此，較佳地於第二電極7025上提供具另一濾色層之密封基板。
其次，將參照圖19C描述具有頂部發射結構之發光元件。
圖19C為畫素截面圖，其中驅動電晶體7001為n通道電晶體，且發光元件7002中產生之光發射通過第二電極7005。在圖19C中，形成發光元件7002之第一電極7003以電性連接至驅動電晶體7001之汲極電極層，且EL層7004及第二電極7005依此順序堆疊於的第一電極7003之上。
任何各類材料可用於形成第一電極7003；例如，當第一電極7003用做陰極時，較佳地使用具有極低功函數之材料，諸如鹼金屬(諸如Li或Cs)；鹼土金屬(諸如Mg、Ca或Sr)；包含任何該些金屬之合金(例如Mg：Ag或Al：Li)；或稀土金屬(諸如Yb或Er)。
第一電極7003周圍覆以分割區7009。分割區7009之形成可使用聚酰亞胺、丙烯酸、聚酰胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷。特別較佳的是使用光敏樹脂材料而形成分割區7009，以於第一電極7003之上具有開口，使得開口之側壁形成為具持續曲率之傾斜表面。若將光敏樹脂材料用於分割區7009，形成抗蝕罩之步驟便可省略。
形成於第一電極7003及分割區7009上之EL層7004可包括至少發光層，且係使用單層或複數層堆疊而予形成。當EL層7004係使用複數層形成時，EL層7004係經由依序堆疊電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層於第一電極7023之上，而予形成。請注意，除了發光層外，並不需要提供所有該些層。
堆疊順序不侷限於上述堆疊順序，且電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層可依序堆疊於第一電極7003之上。
在圖19C中，電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層依序堆疊於複合膜之上，其中依序堆疊鈦膜、鋁膜及鈦膜，且其上形成Mg：Ag合金薄膜及ITO之堆疊層。
請注意，當電晶體7001為n通道電晶體時，電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層較佳地依序堆疊於第一電極7003之上，因其可抑制驅動電路中電壓上升，並可減少電力損耗。
第二電極7005係以透光導電材料製成，諸如包括鎢氧化物之銦氧化物、包括鎢氧化物之銦鋅氧化物、包括鈦氧化物之銦氧化物、包括鈦氧化物之銦錫氧化物、銦錫氧化物、銦鋅氧化物、或添加氧化矽之銦錫氧化物。
發光元件7002相應於包括發光層之EL層7004夾於第一電極7003與第二電極7005之間之區域。在圖19C中所描繪之畫素中，如箭頭所示，光從發光元件7002發射至第二電極7005側。
在圖19C中，電晶體7001之汲極電極層經由形成於氧化物絕緣層7051、保護絕緣層7052及絕緣層7055中之接觸孔，電性連接至第一電極7003。平面化絕緣層7053可使用樹脂材料形成，諸如聚醯亞胺、丙烯酸、苯並環丁烯樹脂、聚醯胺或環氧樹脂。除了該等樹脂材料外，亦可使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等。請注意，平面化絕緣層7053可經由堆疊該些材料組成之複數絕緣膜予以形成。形成平面化絕緣層7053之方法並無特別限制，並可依據材料而使用下列方法或裝置而形成平面化絕緣層7053：方法諸如濺鍍法、SOG法、旋塗法、浸漬法、噴塗法或液低釋放法(例如噴墨法、網印或膠印)，或工具(裝備)諸如刮膠刀、擠膠滾筒、簾式塗料器、或刮刀塗布機。
提供分割區7009以便絕緣第一電極7003及鄰近畫素之第一電極。分割區7009之形成可使用聚酰亞胺、丙烯酸、聚酰胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷。特別較佳的是使用光敏樹脂材料而形成分割區7009，以於第一電極7003之上具有開口，使得開口之側壁形成為具持續曲率之傾斜表面。若將光敏樹脂材料用於分割區7009，形成抗蝕罩之步驟便可省略。
在圖19C所描繪之結構中，為執行全彩顯示，發光元件7002、鄰近發光元件7002之發光元件之一、及其他發光元件分別為例如綠色發光元件、紅色發光元件及藍色發光元件。另一方面，可全彩顯示之發光顯示裝置可使用四類發光元件予以製造，除了該三類發光元件，還包括白色發光元件。
在圖19C所描繪之結構中，可全彩顯示之發光顯示裝置可以一種方式製造，即所配置的所有複數發光元件為白色發光元件，以及具有濾色器等之密封基板，配置於發光元件7002上。形成展現諸如白色之單色的材料，並組合濾色器或顏色轉換層，藉此可執行全彩顯示。
不用說，亦可執行單色光之顯示。例如，可使用白光發射形成發光系統，或可使用單色發光形成區域多彩發光裝置。
若有需要，可提供光學膜，諸如包括圓偏光板之偏光膜。
請注意，儘管此處描述有機EL元件做為發光元件，亦可提供無機EL元件做為發光元件。
請注意，所描述之範例其中控制發光元件之驅動的電晶體(驅動電晶體)電性連接至發光元件；然而，可使用一種結構，其中用於電流控制之電晶體連接至驅動電晶體與發光元件之間。
本實施例中所描述之半導體裝置結構不侷限於圖19A至19C中所描繪者，並可以依據本發明之一實施例之技術精神的各式方法進行修改。
其次，將參照圖22A及22B描述相應於應用實施例1及2中所描述之電晶體的半導體裝置之一實施例之發光顯示面板(亦稱為發光面板)的外觀及截面。圖22A為面板俯視圖，其中電晶體及發光元件以密封劑密封於第一基板與第二基板之間。圖22B為沿圖22A中線H-I之截面圖。
提供密封劑4505以便圍繞提供於第一基板4501上之畫素部4502、信號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b。此外，第二基板4506係提供於畫素部4502、信號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b之上。因此，畫素部4502、信號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b經由第一基板4501、密封劑4505及第二基板4506而連同填充劑4507密封在一起。以此方式，面板較佳地以保護膜(諸如複合膜或紫外線固化樹脂膜)或具高氣密性及低脫氣之覆蓋材料封裝(密封)，使得面板不暴露於外部空氣。
形成於第一基板4501上之畫素部4502、信號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b，各包括複數電晶體，且圖22B中描繪畫素部4502中所包括之電晶體4510，及信號線驅動電路4503a中所包括之電晶體4509做為範例。
對每一電晶體4509及4510而言，可應用包括做為實施例1及2中所描述之氧化半導體層的In-Ga-Zn-O基膜之高度可靠電晶體。在本實施例中，電晶體4509及4510為n通道電晶體。
在絕緣層4544之上，導電層4540係提供於與用於驅動電路之電晶體4509的氧化半導體層之通道形成區重疊的位置。經由提供導電層4540而與氧化半導體層之通道形成區重疊，可減少BT測試前後之間電晶體4509之閾值電壓的改變量。此外，導電層4540之電位可與電晶體4509之閘極電極層之電位相同或不同。導電層4540可做為第二閘極電極層。另一方面，導電層4540之電位可為GND或0 V，或導電層4540可處於浮動狀態。
再者，編號4511表示發光元件。第一電極層4517為發光元件4511中所包括之畫素電極，電性連接至電晶體4510之源極或汲極電極層。請注意，發光元件4511之結構為第一電極層4517、電致發光層4512及第二電極層4513之層級結構，但對此結構並無特別限制。依據從發光元件4511等提取之光的方向，發光元件4511之結構可酌情改變。
分割區4520係使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷而予形成。特別較佳的是使用光敏材料而形成分割區4520，並於第一電極層4517之上形成開口，使得開口之側壁形成為具持續曲率之傾斜表面。
電致發光層4512可以單層或複數層堆疊而形成。
保護膜可形成於第二電極層4513及分割區4520之上，以避免氧、氫、濕氣、二氧化碳等進入發光元件4511。有關保護膜，可形成矽氮化物膜、矽氮化物氧化物膜、DLC膜等。
此外，各類信號及電位從FPC 4518a及4518b供應予信號線驅動電路4503a及4503b、掃描線驅動電路4504a及4504b、或畫素部4502。
在本實施例中，使用用於發光元件4511中所包括之第一電極層4517的相同導電膜而形成連接終端電極4515。使用用於電晶體4509及4510中所包括之源極及汲極電極層的相同導電膜而形成終端電極4516。
連接終端電極4515經由各向異性導電膜4519電性連接至FPC 4518a中所包括之端子。
置於從發光元件4511提取光之方向的第二基板4506應具有透光屬性。在此狀況下，諸如玻璃板、塑料板、聚脂膜或丙烯酸膜之透光材料可用於第二基板4506。
有關填充劑4507，除了諸如氮或氬之惰性氣體外，可使用紫外線固化樹脂或熱固性樹脂，例如，可使用例如聚氯乙烯(PVC)、丙烯酸、聚酰亞胺、環氧樹脂樹脂、矽樹脂、聚乙烯醇縮丁醛(PVB)或乙烯醋酸乙烯酯(EVA)。在本實施例中，氮用於填充劑。
此外，當需要時，諸如偏光板、圓偏光板(包括橢圓偏光板)、延遲板(四分之一波板或半波板)或濾色器等光學膜，可適當地提供於發光元件之發光表面。此外，偏光板或圓偏光板可提供具防反射膜。例如，可執行防眩光處理，藉此反射光可經由投影而擴散並於表面上降低，以致降低眩光。
信號線驅動電路4503a及4503b和掃描線驅動電路4504a及4504b可安裝做為使用單晶半導體膜或聚晶半導體膜於個別準備之基板上形成之驅動電路。此外，僅信號線驅動電路或其部分，或僅掃描線驅動電路或其部分，可個別形成及安裝。本實施例並不限於圖22A及22B中描繪之結構。
經由上述程序，可製造高度可靠發光顯示裝置(顯示面板)做為半導體裝置。
請注意，本實施例中所描述之結構可用於酌情與其他實施例中所描述之任一結構相組合。
(實施例7)
應用任一實施例1及實施例2中所描述之電晶體的半導體裝置可用做電子紙。電子紙可用於所有領域之電子裝置，只要其可顯示資料。例如，電子紙可應用於電子書閱讀器(電子書)、海報、諸如火車之車輛廣告，或諸如信用卡之各類卡的顯示。圖11A、11B及圖12描繪電子裝置之範例。
圖11A描繪使用電子紙之海報2631。若廣告媒體為印刷紙，廣告係經由手來更換；然而，經由使用電子紙，廣告顯示可於短時間內改變。而且，可獲得無顯示缺點之穩定影像。請注意，海報可具有可無線傳輸及接收資料之組態。
圖11B描繪諸如火車之車廂中廣告2632。若廣告媒體為紙，廣告係經由手來更換，但若其為電子紙，便不需大量人力，並可於短時間內改變廣告顯示。而且，可獲得無顯示缺點的穩定影像。請注意，車廂廣告可具有可無線傳輸及接收資料之組態。
圖12描繪電子書閱讀器之範例。例如，電子書閱讀器2700包括外殼2701及外殼2703之兩外殼。外殼2701及外殼2703係以絞鏈2711結合，使得電子書閱讀器2700可以絞鏈2711做為軸而開啟或關閉。基於該等結構，讀者可操作電子書閱讀器2700恰如其閱讀紙本書籍。
顯示部2705及顯示部2707分別併入外殼2701及外殼2703。顯示部2705及顯示部2707可顯示一影像或不同影像。在不同影像顯示於不同顯示部之結構中，例如，在右側之顯示部(圖12中顯示部2705)可顯示正文，及左側之顯示部(圖12中顯示部2707)可顯示影像。
在圖12所描繪之範例中，外殼2701經提供具作業部等。例如，外殼2701經提供具電源開關2721、操作鍵2723、揚聲器2725等。基於操作鍵2723，頁面可以翻轉。請注意，鍵盤、指向裝置等可提供於相同表面上，做為外殼之顯示部。而且，外部連接端子(耳機端子、USB端子、可連接諸如AC轉接器及USB纜線之各類纜線的端子)、記錄媒體嵌入部等可提供於外殼之背面或側面。再者，電子書閱讀器2700可具有電子字典之功能。
電子書閱讀器2700可具有可無線傳輸及接收資料之組態。經由無線通訊，可從電子書伺服器採購及下載所需書籍資料等。
請注意，本實施例中所描述之結構可用於酌情與其他實施例中所描述之任一結構相組合。
(實施例8)
使用任一實施例1及2中所描述之電晶體的半導體裝置可應用於各類電子裝置(包括遊戲機)。電子裝置之範例為電視裝置(亦稱為電視或電視接收器)、電腦螢幕等、諸如數位相機或數位視訊攝影機之攝影機、數位相框、行動電話(亦稱為行動電話手機或行動電話裝置)、可攜式遊戲機、可攜式資訊終端機、音頻再生裝置、諸如彈珠台之大型遊戲機等。
圖23A描繪電視裝置之範例。在電視裝置9600中，顯示部9603併入外殼9601。顯示部9603可顯示影像。此處，外殼9601係由支架9605支撐。
電視裝置9600可以外殼9601之操作開關或個別遙控器9610操作。可由遙控器9610之操作鍵9609控制頻道及音量，使得可控制顯示於顯示部9603之影像。而且，控制器9610可提供具顯示部9607，以顯示自遙控器9610輸出之資料。
請注意，電視裝置9600經提供具接收器、數據機等。基於接收器之使用，可接收一般電視廣播。再者，當顯示裝置經由數據機有線或無線連接至通訊網路時，可執行單向(從發送端至接收端)或雙向(發送端與接收端之間，或接收端之間)資訊通訊。
圖23B描繪數位相框之範例。例如，在數位相框9700中，顯示部9703併入外殼9701。顯示部9703可顯示各類影像。例如，顯示部9703可顯示以數位相機等拍攝之影像資料，並做為一般相框。
請注意，數位相框9700經提供具作業部、外部連接部(USB端子、可連接諸如USB纜線之各類纜線的端子)、記錄媒體嵌入部等。儘管該些組件可提供於提供顯示部之表面上，較佳的是為數位相框9700之設計而將其提供於側面或背面。例如，以數位相機拍攝之影像的記憶體儲存資料被插入數位相框之記錄媒體嵌入部，藉此影像資料可傳輸及接著顯示於顯示部9703。
數位相框9700可用於無線傳輸及接收資料。可使用該結構，其中所需影像資料經無線傳輸而顯示。
圖24A為可攜式遊戲機，其係由與接合部9893連接的外殼9881及外殼9891之兩外殼構成，所以該可攜式遊戲機可開啟及折疊。顯示部9882及顯示部9883分別併入外殼9881及外殼9891。此外，圖24A中描繪之可攜式遊戲機經提供具揚聲器部9884、記錄媒體嵌入部9886、發光二極體(LED)燈9890、輸入裝置(操作鍵9885、連接端子9887、感應器9888(具有下列項目測量功能：力量、位移、位置、速度、加速度、角速度、旋轉數、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流率、濕度、傾斜度、震動、氣味或紅外線)及麥克風9889)等。不用說，可使用之可攜式遊戲機之結構，不限於經提供而具至少本發明之半導體裝置的上述及其他結構。可攜式遊戲機可酌情包括其他配件。圖24A中描繪之可攜式遊戲機具有讀取儲存於記錄媒體之程式或資料以顯示於顯示部之功能，與經由無線通訊而與另一可攜式遊戲機分享資訊之功能。請注意，圖24A中描繪之可攜式遊戲機之功能不限於上述，且可攜式遊戲機可具有各類功能。
圖24B描繪大型遊戲機之投幣機之範例。在投幣機9900中，顯示部9903併入外殼9901。此外，投幣機9900包括諸如啟動桿或停止開關、投幣孔、揚聲器等操作裝置。不用說，可使用之投幣機9900之結構，不限於經提供而具至少本發明之半導體裝置的上述及其他結構。投幣機9900可酌情包括其他配件。
圖25A描繪行動電話範例。行動電話1000包括併入顯示部1002之外殼1001、操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
當以手指等碰觸圖25A中所描繪之顯示部1002，資料可輸入至行動電話1000。而且，諸如打電話及發送和接收郵件之作業，可經由以其手指等碰觸顯示部1002而予執行。
主要存在顯示部1002的三種螢幕模式。第一模式為主要用於顯示影像之顯示模式。第二模式為主要用於輸入諸如正文之資料的輸入模式。第三模式為顯示及輸入模式，其中顯示模式及輸入模式兩模式相結合。
例如，若打電話或寫郵件，便選擇主要用於輸入正文之正文輸入模式用於顯示部1002，使得可輸入顯示於螢幕之正文。在此狀況下，較佳的是在幾乎顯示部1002之螢幕的所有區域顯示鍵盤或數字按鈕。
當包括用於檢測傾角之感應器(諸如陀螺儀或加速感應器)的檢測裝置設於行動電話1000內部時，顯示部1002之螢幕顯示可經由檢測行動電話1000的安裝方向而自動切換(不論行動電話1000為用於全景模式或肖像模式而水平或垂直擺置)。
螢幕模式係經由碰觸顯示部1002或操作外殼1001之操作按鈕1003而予切換。另一方面，螢幕模式可依據顯示於顯示部1002之影像種類而予切換。例如，當顯示於顯示部1002之影像的信號為移動影像資料之信號時，螢幕模式便切換為顯示模式。當信號為正文資料之信號時，螢幕模式便切換為輸入模式。
此外，在輸入模式，當經由碰觸顯示部1002之輸入未執行達某期間，同時檢測到由顯示部1002中光學感應器檢測之信號，便可控制螢幕模式，以便從輸入模式切換為顯示模式。
顯示部1002可做為影像感應器。例如，掌紋、指紋等影像係當以手掌或手指碰觸顯示部1002時拍攝，藉此可執行人員驗證。此外，經由於顯示部中提供背光或發射近紅外線之感應光源，便可拍攝手指靜脈或手掌靜脈之影像。
圖25B亦描繪行動電話之範例。圖25B中行動電話包括顯示裝置9410，其中外殼9411包括顯示部9412及操作按鈕9413，及通訊裝置9400，其中外殼9401包括操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405及接收來電時發光之發光部9406。顯示裝置9410具有顯示功能，能夠可拆卸地附著至具有如箭頭所示雙向電話功能之通訊裝置9400。因而，顯示裝置9410的短軸可附著至通訊裝置9400的短軸，及顯示裝置9410的長軸可附著至通訊裝置9400的長軸。此外，當僅需顯示功能時，可將顯示裝置9410從通訊裝置9400拆下而單獨使用。影像或輸入資訊可經由無線或有線通訊而於通訊裝置9400與顯示裝置9410之間傳輸及接收，二者各具有可充電電池。
請注意，本實施例中所描述之結構可用於酌情與其他實施例中所描述之任一結構相組合。
(實施例9)
當氧化半導體層接觸金屬層或氧化物絕緣層時，便發生氧移動之現象。在本實施例中，描述使用該現象之科學計算中，非結晶氧化半導體層與結晶氧化半導體層之間的差。
圖33為狀態示意圖，其中氧化半導體層接觸金屬層而做為本發明之實施例的電晶體結構中源極電極及汲極電極，及本發明之一實施例之電晶體結構中氧化物絕緣層。箭頭之方向表示其彼此接觸之狀態或其加熱之狀態中氧移動之方向。
當發生缺氧時，i型氧化半導體層具有n型傳導性，反之，當氧供應過量時，缺氧造成之n型氧化半導體層變成i型氧化半導體層。此效應用於實際裝置程序，及在接觸金屬層而做為源極電極及汲極電極之氧化半導體層中，氧被拉至金屬側，而在接觸金屬層之部分區域(若厚度小，則在膜厚度方向的整個區域)發生缺氧，藉此氧化半導體層變成n型氧化半導體層，並可獲得與金屬層之有利的接觸。此外，氧從氧化物絕緣層供應予接觸氧化物絕緣層之氧化半導體層，且接觸氧化物絕緣層之氧化半導體層的部分區域(若厚度小，則在膜厚度方向的整個區域)包含過量氧而成為i型區域，藉此氧化半導體層變成i型氧化半導體層，並做為電晶體之通道形成區。
在本發明之一實施例中，在氧化半導體層接觸金屬層而做為源極電極及汲極電極與氧化物絕緣層之區域中，經由科學計算檢查包括針狀結晶組之結晶區，及非結晶狀態與氧移動狀態之間的差異。
用於科學計算之模型具有In-Ga-Zn-O基非結晶結構及In-Ga-Zn-O基晶體結構。在每一模型中，長方體縱向區域之一相較於其他區域氧不足達10%(參照圖34A及34B)。該計算係於650℃加速狀況下10 nsec之後，比較In-Ga-Zn-O基非結晶結構及In-Ga-Zn-O基晶體結構中氧之分佈。各狀況顯示於表1及表2中。
有關上述狀況下之計算結果，圖35A中顯示若使用非結晶氧化半導體層之氧的分佈，及圖35B中顯示若使用結晶氧化半導體層之氧的分佈。虛線表示初始狀態(初始)，及實線表示結果(10 nsec之後)。發現氧移動與使用非結晶氧化半導體層或結晶氧化半導體層無關。
使用非結晶氧化半導體層及結晶氧化半導體層，缺氧區在計算前後之間氧原子的提升率分別為15.9%及11.3%。即，非結晶氧化半導體層中之氧較結晶氧化半導體層中之氧更可能移動，導致輕易地補償缺氧。換言之，結晶氧化半導體層中之氧較非結晶氧化半導體層中之氧相對較不可能移動。
因此，亦發現氧於具有包括針狀結晶組之結晶區之本發明之一實施例的氧化半導體層中移動，其類似於非結晶氧化半導體層之範例的方式。亦發現包括針狀結晶組之結晶區具有一效果，其中由於結晶氧化半導體層中之氧較非結晶氧化半導體層中之氧相對較不可能移動，抑制了氧化半導體層之氧的排除。
[範例1]
在本範例中，以RTA法於高溫下短時間內歷經脫水或脫氫之氧化半導體膜的狀態係以TEM分析、TEM-EDX分析、X射線衍射分析及SIMS分析進行分析，並描述結果。
用於分析之樣本為In-Ga-Zn-O基膜，各依據實施例2使用氧化半導體靶而予形成，其中In2 O3 相對於Ga2 O3 相對於ZnO之莫耳比為1：1：1。存在三類樣本：樣本A、樣本B及樣本C，其為比較範例。樣本A係以使用RTA設備在氮氣中650℃下執行加熱步驟達六分鐘的方式予以形成。樣本B係以使用電爐在氮氣中450℃下執行加熱步驟達一小時的方式予以形成，及樣本C(複合薄膜)處於非加熱狀態。
首先，各樣本之結晶狀態的截面係以300 kV加速電壓使用高解析度透射電子顯微鏡(「H9000-NAR」，Hitachi,Ltd.製造：TEM)觀察，以檢查每一樣本之結晶狀態。樣本A、樣本B及樣本C之截面照片分別於圖26A及26B、圖27A及27B、和圖28A及28B中描繪。請注意，圖26A、圖27A及圖28A為低放大照片(兩百萬倍放大)，及圖26B、圖27B及圖28B為高放大照片(四百萬倍放大)。
連續晶格影像係於樣本A之截面的表面部分觀察，其於圖26A及26B係以RTA法在650℃下加熱達六分鐘。尤其，在圖26B的高放大照片中，於白色訊框圍繞之區域中觀察到清晰的晶格影像，並顯示晶軸校準之微晶的存在。因此，發現In-Ga-Zn-O基膜之表面部分經由以RTA法在650℃下執行加熱達短短六分鐘而被晶化，並提供結晶區。請注意，在除了表面部分以外之區域中，並未觀察到清晰的連續晶格影像，並發現非結晶區中四處存在之微晶粒子狀態。所謂奈米晶體之微晶具大於或等於2 nm及小於或等於4 nm顆粒大小。
另一方面，在圖27A及27B(樣本B)及圖28A及28B(樣本C)之截面照片厚度方向之任何區域中並未觀察到清晰的晶格影像，使得發現樣本B及樣本C非結晶。
圖29A及29B中分別顯示以RTA法在650℃下加熱達六分鐘之樣本A表面部分之微距攝影，及結晶區之電子衍射圖。表面部分之微距攝影描繪顯示晶格影像校準之方向的方向箭頭1至5(圖29A)，及以垂直於膜之表面之方向生長的針狀結晶。圖29B中所示電子衍射圖係以箭頭3表示之位置觀察，並發現c軸方位。有關電子衍射圖及已知晶格常數之間的比較結果，圖36中描繪晶體結構為In2 Ga2 ZnO7 變得清晰。
圖36中描繪In2 Ga2 ZnO7 之六角晶系層狀化合物的俯視圖及側視圖。俯視圖為平行於a軸及b軸之平面的視圖，及側視圖為平行於c軸之平面的視圖。此處，c軸垂直於a軸及b軸，且a軸與b軸之間的角度為120度。在圖36中，俯視圖描繪In原子佔據處201，及側視圖描繪In原子202、Ga原子203、Ga或Zn原子204及O原子205。如圖36中所描繪，In2 Ga2 ZnO7 具有一種結構，其中一鎵氧化物層介於In氧化物層與兩氧化物層之間，該兩氧化物層均介於In氧化物層之間，並包括於In氧化物層之間交替配置堆疊的一鎵氧化物層及一鋅氧化物層。
圖30顯示樣本A表面部分之截面的TEM-EDX(能量色散X射線光譜)分析結果。使用In2 O3 相對於Ga2 O3 相對於ZnO之莫耳比為1：1：1之材料靶，同時發現表面部分之成分比例，In或Ga為1，反之，Zn為大於或等於0.3及小於或等於0.4，使得Zn略微不足。
其次，圖31中顯示三類相同樣本之結晶狀態以X射線衍射分析之分析結果。在樣本表中，當2θ為30至36度時所見峰值為源於In-Ga-Zn-O基材料之資料且廣闊；因此，反映非結晶狀態。然而，以RTA法在650℃下加熱達六分鐘之樣本A的峰值位置，係在較樣本B及樣本C為低之角度側，顯示從(009)平面或(101)平面獲得衍射峰值之存在，此顯示In-Ga-Zn-O基晶體材料中最強的衍射強度。因此，亦符合樣本A具有晶體區之X射線衍射分析。
其次，圖32A至32C顯示每一樣本A及樣本C之膜中氫濃度、碳濃度及氮濃度之次要離子質譜(SIMS)分析結果。水平軸表示從樣本之表面起之深度，深度為0 nm之左端相應於樣本的最外表面(氧化半導體層之最外表面)，並從表面側執行分析。
圖32A描繪氫濃度數據圖。事實證明樣本A之數據圖的氫濃度相較於樣本C之數據圖的氫濃度下降大於或等於一位數，且其證實以RTA法在650℃有效執行脫水或脫氫達六分鐘。請注意，使用類似於樣本之In-Ga-Zn-O基氧化半導體層而形成之參考樣本，以量化樣本A之數據圖及樣本C之數據圖。
已知原則上以SIMS分析難以準確獲得在樣本表面附近或使用不同材料形成之複合膜之間介面附近之資料。在本分析中，大於或等於15 nm及小於或等於35 nm深度及約40 nm厚度之數據圖為評估目標，以便獲得膜的準確資料。
從樣本C的數據圖發現，未歷經脫氫之氧化半導體層中所包含之氫約大於或等於3 x 1020 原子/cm3 及小於或等於約5 x 1020 原子/cm3 ，且平均氫濃度約4 x 1020 原子/cm3 。從樣本A的數據圖發現，經由脫氫，氧化半導體層中之平均氫濃度可減少至約2 x 1019 原子/cm3 。
圖32B中顯示碳濃度數據圖，及圖32C中顯示氮濃度數據圖。不同於氫濃度數據圖，碳濃度數據圖或氮濃度數據圖在樣本A與樣本C之間均無鮮明對比，且確認由於以RTA法在650℃下加熱達六分鐘，並無碳成分及氮成分之釋放或進入。圖38A至38C中顯示「H」+「O」之次要離子強度的檢測結果，且「H2 」+「O」的檢測結果顯示於圖39A至39C中。發現以較高溫度處理之樣本於「H」+「O」及「H2 」+「O」具有較低強度，及經由以RTA法在650℃下加熱達六分鐘，而有效地執行水或OH之釋放。
從分析結果發現，以RTA法在650℃下加熱達六分鐘短時間之樣本的表面部分具有包括針狀結晶組之結晶區。亦發現氧化半導體層中氫濃度可減少為1/10或更低。
[範例2]
在本範例中，將描述經由實施例1中所描述之形成電晶體，及執行-BT測試所獲得之結果。
用於檢查電晶體可靠性的方法之一為偏置溫度壓力測試(以下稱為BT測試)。BT測試為一種加速測試，可於短時間內評估經由長期使用造成之電晶體特性改變。尤其，BT測試前後之間電晶體閾值電壓之偏移量為檢查可靠性之重要指標。由於BT測試前後之間電晶體閾值電壓之差異小，所以電晶體具有較高可靠性。
具體地，其上形成電晶體之基板的溫度(基板溫度)被設定為固定溫度，電晶體之源極及汲極設定為相同電位，及閘極被供應予不同於源極及汲極之電位的電位達某期間。基板溫度可依據測試目的而酌情設定。若應用於閘極之電位高於源極及汲極之電位，則測試稱為+BT測試，及若應用於閘極之電位低於源極及汲極之電位，則測試稱為-BT測試。
用於BT測試之壓力狀況可經由設定基板溫度，應用於閘極絕緣膜之電場強度、或電場應用之期間而予確定。應用於閘極絕緣膜之電場強度可經由以閘極電位與源極及汲極電位之間之電位差除以閘極絕緣膜之厚度而予確定。例如，若應用於100 nm厚之閘極絕緣膜的電場強度被設定為2 MV/cm，電位差便可設定為20 V。
請注意，「電壓」通常表示兩點之間的電位差異，而「電位」表示靜電場中特定點之單位電荷的靜電能量(電勢能)。請注意，通常一點與參考電位(例如接地電位)之間電位差異僅稱為電位或電壓，而電位及電壓在許多狀況下用做同義字。因而，在本說明書中，除非特別指明，否則電位可改寫為電壓，及電壓可改寫為電位。
在下列狀況下執行-BT測試：基板溫度為150℃，應用於閘極絕緣膜之電場強度為2 MV/cm，及應用期間為一小時。
首先，為測量歷經-BT測試之電晶體的初始特性，在下列狀況下，其中基板溫度設定為40℃，源極及汲極之間電壓(以下稱為汲極電壓或Vd)設定為1 V，及源極及閘極之間電壓(以下稱為閘極電壓或Vg)於-20 V至+20 V的範圍內改變，測量源極-汲極電流(以下稱為汲極電流或Id)之特性變化。即，測量當Vd為1 V時之Vg-Id特性。此處，有關相對於樣本表面濕氣吸收之相對測量，基板溫度設定為40℃。然而，若無特別問題，可以室溫(25℃)或更低執行測量。
其次，當Vd設定為10 V時實施類似測量，並測量當Vd為10 V時之Vg-Id特性。
其次，基板溫度上升至150℃，且接著將電晶體之源極及汲極的電位設定為0 V。接著，電壓施予閘極，使得應用於閘極絕緣膜之電場強度為2 MV/cm。由於電晶體之閘極絕緣膜厚度為100 nm，將-20 V應用於閘極，且該電壓保持達一小時。此處電壓應用期間為一小時；然而，該期間可依據目的而酌情改變。
其次，基板溫度下降至40℃，同時電壓施予閘極與源極及汲極之間。若在基板溫度完全下降至40℃之前，電壓應用停止，已於-BT測試期間損壞之電晶體經由餘熱影響修復。因而，基板溫度必須下降同時電壓應用。在基板溫度下降至40℃之後，電壓應用停止。嚴格地，下降溫度之時間必須加至電壓應用之時間；然而，由於溫度實際上可於數分鐘內下降至40℃，咸信此為誤差範圍，且下降溫度之時間未加至應用之時間。
接著，當Vd為1 V及10 V時，於與初始特性之測量相同狀況下，測量Vg-Id特性，使得獲得執行-BT測試之後的Vg-Id特性。
圖37A描繪未歷經-BT測試及歷經-BT測試之電晶體的Vg-Id特性。在圖37A中，顯示具對數刻度之水平軸代表閘極電壓(Vg)，及顯示具對數刻度之垂直軸代表汲極電流(Id)。
圖37B為圖37A中所示部分900之放大圖。若Vd為1 V，初始特性901代表未歷經-BT測試之電晶體的Vg-Id特性，及若Vd為10 V，初始特性911代表歷經-BT測試之電晶體的Vg-Id特性。此外，若Vd為1 V，-BT 902代表歷經-BT測試之電晶體的Vg-Id特性，及若Vd為10 V，-BT 912代表歷經-BT測試之電晶體的Vg-Id特性。
從圖37A及37B發現，相較於初始特性901及初始特性911，整個-BT 902及整個-BT 912略微偏移至正方向。然而，發現偏移量小於或等於0.5 V，且於實施例1中形成之電晶體，於-BT測試中具有高可靠性。
本申請案係依據2009年9月24日向日本專利處提出申請之序號2009-218877日本專利申請案，其整個內容係以提及方式併入本文。
10．．．電路
11、12、13、14、15、5604、5605．．．佈線
21、22、23、24、25．．．輸入端子
26、27．．．輸出端子
28、31、32、33、34、35、36、37、38、39、40、41、42、43、170、581、4010、4011、4509、4510、5603、7001．．．電晶體
51、52、53、6407．．．電源線
61、62．．．期間
100、580、596、4001、4006、4501、4506、5300、7010、7020．．．基板
101．．．閘極電極層
102、152、7030、7040．．．閘極絕緣層
103．．．氧化半導體層
106．．．針狀結晶組
107、7031、7041、7051．．．氧化物絕緣層
108．．．電容器佈線
110、4030．．．畫素電極層
112、113、114、112a、113a、114a、4040、4540．．．導電層
120、153．．．連接電極
121、122、150、151．．．端子
125、126、127．．．接觸孔
128、129、155、7017、7027．．．透光導電膜
131．．．抗蝕罩
154．．．保護絕緣膜
156、7003、7005、7013、7015、7023、7025．．．電極
201．．．In原子佔據處
202．．．In原子
203．．．Ga原子
204．．．Ga或Zn原子
205．．．O原子
583、584、585、4020、4021、4032、4033、4044、4544、7032、7042、7055．．．絕緣層
587、588、4513、4517．．．電極層
589．．．球形粒子
594．．．腔室
595、4507．．．填充劑
900．．．部分
901、911．．．初始特性
902、912．．．-BT
1000．．．行動電話
1001、2701、2703、9401、9411、9601、9701、9881、9891、9901．．．外殼
1002、2705、2707、9412、9603、9607、9703、9882、9883、9903．．．顯示部
1003、9402、9413．．．操作按鈕
1004．．．外部連接埠
1005、2725、9405．．．揚聲器
1006、9404、9889．．．麥克風
105a．．．源極電極層
105b．．．汲極電極層
2600．．．電晶體基板
2601．．．相對基板
2602、4005、4505．．．密封劑
2603、4002、4502、5301．．．畫素部
2604．．．顯示元件
2605．．．著色層
2606、2607．．．偏光板
2608．．．佈線電路部
2609．．．軟性佈線板
2610．．．冷陰極管
2611．．．反射板
2612．．．電路板
2613．．．擴散板
2631．．．海報
2632．．．車廂廣告
2700．．．電子書閱讀器
2711．．．絞鏈
2721．．．電源開關
2723、9609、9885．．．操作鍵
4003、5304、4503a、4503b．．．信號線驅動電路
4004、5302、5303、4504a、4504b．．．掃描線驅動電路
4008．．．液晶層
4013．．．液晶元件
4015、4515．．．連接終端電極
4016、4516．．．終端電極
4018、4518a、4518b．．．軟性印刷電路(FPC)
4019、4519．．．各向異性導電膜
4031．．．相對電極層
4035．．．隔板
4511、6404、7002、7012、7022．．．發光元件
4512．．．電致發光層
4520．．．分割區
5305．．．時序控制電路
5601．．．移位暫存器
5602．．．開關電路
590a．．．黑區
590b．．．白區
6400．．．畫素
6401．．．開關電晶體
6402、7011、7021．．．驅動電晶體
6403．．．電容器
6405．．．信號線
6406．．．掃描線
6408．．．共同電極
7004、7014、7024．．．電致發光(EL)層
7009、7019、7029．．．分割區
7016．．．阻光膜
7033、7043．．．濾色層
7034、7044．．．覆膜層
7035、7045、7052．．．保護絕緣層
7053．．．平面化絕緣層
9400．．．通訊裝置
9403．．．外部輸入端子
9406．．．發光部
9410．．．顯示裝置
9600．．．電視裝置
9605．．．支架
9610．．．遙控器
9700．．．數位相框
9884．．．揚聲器部
9886．．．記錄媒體嵌入部
9887．．．連接端子
9888．．．感應器
9890．．．發光二極體(LED)燈
9893．．．接合部
9900．．．投幣機
圖1A及1B為截面圖及平面圖，各描繪本發明之一實施例。
圖2A至2C為截面程序圖，描繪本發明之一實施例。
圖3A至3C為截面程序圖，描繪本發明之一實施例。
圖4為平面圖，描繪本發明之一實施例。
圖5為平面圖，描繪本發明之一實施例。
圖6為平面圖，描繪本發明之一實施例。
圖7為平面圖，描繪本發明之一實施例。
圖8A1、8A2、8B1及8B2為平面圖及截面圖，描繪本發明之一實施例。
圖9為平面圖，描繪本發明之一實施例。
圖10A及10B為截面圖，各描繪本發明之一實施例。
圖11A及11B描繪電子紙之應用範例。
圖12為外部圖，描繪電子書閱讀器之範例。
圖13為截面圖，描繪本發明之一實施例。
圖14A及14B為方塊圖，描繪半導體裝置。
圖15A及15B分別為信號線驅動電路之組態圖及時序圖。
圖16A至16D為電路圖，各描繪移位暫存器之組態。
圖17A及17B分別為描繪移位暫存器之組態的電路圖，及描繪移位暫存器之操作的時序圖。
圖18描繪半導體裝置之畫素等效電路。
圖19A至19C為截面圖，各描繪本發明之一實施例。
圖20A1、20A2及20B為平面圖及截面圖，描繪本發明之一實施例。
圖21為截面圖，描繪本發明之一實施例。
圖22A及22B為平面圖及截面圖，描繪本發明之一實施例。
圖23A及23B為外部圖，分別描繪電視裝置及數位相框之範例。
圖24A及24B為外部圖，描繪遊戲機之範例。
圖25A及25B為外部圖，描繪行動電話之範例。
圖26A及26B為氧化半導體層截面之透射電子顯微鏡(TEM)照片。
圖27A及27B為氧化半導體層截面之TEM照片。
圖28A及28B為氧化半導體層截面之TEM照片。
圖29A及29B分別為氧化半導體層截面之TEM照片及電子衍射圖。
圖30為氧化半導體層之能量色散X射線光譜(EDX)分析光譜。
圖31為氧化半導體層之X射線衍射圖。
圖32A至32C為氧化半導體層之次要離子質譜(SIMS)分析深度數據圖。
圖33簡要描繪科學計算。
圖34A及34B簡要描繪科學計算。
圖35A及35B描繪科學計算。
圖36描繪氧化半導體之晶體結構。
圖37A及37B顯示未歷經-BT測試及歷經-BT測試之電晶體的I-V特性。
圖38A至38C為氧化半導體層之SIMS分析深度數據圖。
圖39A至39C為氧化半導體層之SIMS分析深度數據圖。
100．．．基板
101．．．閘極電極層
102．．．閘極絕緣層
103．．．氧化半導體層
105a．．．源極電極層
105b．．．汲極電極層
106．．．針狀結晶組
107．．．氧化物絕緣層
112a、112b．．．第一導電層
113a、113b．．．第二導電層
114a、114b．．．第三導電層

Claims (18)

  1. 一種氧化半導體薄膜，包含：第一區域與第二區域，其中該第一區域包含針狀結晶組，其中該第一區域在該第二區域之上，其中該針狀結晶組包括c軸方向實質垂直於該氧化半導體薄膜的表面之針狀結晶，及其中該第二區域包含微晶。
  2. 如申請專利範圍第1項之氧化半導體薄膜，其中該些針狀結晶中之各者於該c軸方向之長度大於或等於a軸或b軸方向之長度的五倍。
  3. 如申請專利範圍第2項之氧化半導體薄膜，其中該些針狀結晶中之各者於該a軸或該b軸方向之長度大於或等於2nm，及小於或等於50nm。
  4. 如申請專利範圍第1項之氧化半導體薄膜，其中該針狀結晶組之晶體結構係以In2 Ga2 ZnO7 表示。
  5. 如申請專利範圍第1項之氧化半導體薄膜，其中該氧化半導體薄膜含有In,Ga及Zn，及其中該第二區域之In對Ga對Zn之莫耳比為1：1：0.5。
  6. 一種半導體裝置，包含：閘極電極層；包含第一區域與第二區域之氧化半導體層；介於該閘極電極層與該氧化半導體層間之閘極絕緣 層；與該氧化半導體層接觸之源極電極層及汲極電極層；及氧化物絕緣層，與該氧化半導體層接觸，並在該源極電極層及該汲極電極層之上，其中該氧化半導體層之該第一區域包含針狀結晶組，其中該針狀結晶組包括c軸方向實質垂直於該氧化半導體薄膜的表面之針狀結晶，及其中該第二區域包含微晶。
  7. 如申請專利範圍第6項之半導體裝置，其中該些針狀結晶中之各者於該c軸方向之長度大於或等於a軸或b軸方向之長度的五倍。
  8. 如申請專利範圍第7項之半導體裝置，其中該a軸或該b軸方向之該針狀結晶之長度大於或等於2nm，及小於或等於50nm。
  9. 如申請專利範圍第6項之半導體裝置，其中該針狀結晶組之晶體結構係以In2 Ga2 ZnO7 表示。
  10. 如申請專利範圍第6項之半導體裝置，其中該氧化半導體層含有In,Ga及Zn，及其中該第二區域之In對Ga對Zn之莫耳比為1：1：0.5。
  11. 如申請專利範圍第6項之半導體裝置，其中該氧化半導體層之厚度大於或等於10nm，及小於或等於200nm。
  12. 一種製造半導體裝置之方法，包含以下步驟：於絕緣表面之上形成閘極電極層；於該閘極電極層之上形成閘極絕緣層；於該閘極絕緣層之上形成氧化半導體層；於該氧化半導體層形成之後，以高於或等於400℃及低於或等於700℃之溫度執行熱處理；形成源極電極層及汲極電極層；及形成氧化物絕緣層，與部分該氧化半導體層接觸，並在該源極電極層及該汲極電極層之上，其中該氧化半導體層於該熱處理之後包含第一區域與第二區域，其中該第一區域在該第二區域之上且包括針狀結晶組，及其中該針狀結晶組包括c軸方向實質垂直於該氧化半導體薄膜的表面之針狀結晶。
  13. 一種製造半導體裝置之方法，包含以下步驟：於絕緣表面之上形成閘極電極層；於該閘極電極層之上形成閘極絕緣層；於該閘極絕緣層之上形成氧化半導體層；蝕刻該氧化半導體層以具有島形；於該氧化半導體層形成之後，以高於或等於400℃及低於或等於700℃之溫度執行熱處理，於該氧化半導體層之上形成源極電極層及汲極電極層；及 形成氧化物絕緣層，與部分該氧化半導體層接觸，並在該源極電極層及該汲極電極層之上，其中該氧化半導體層於該熱處理之後包含第一區域與第二區域，其中該第一區域在該第二區域之上且包括針狀結晶組，及其中該針狀結晶組包括c軸方向實質垂直於該氧化半導體薄膜的表面之針狀結晶。
  14. 一種製造半導體裝置之方法，包含以下步驟：於絕緣表面之上形成閘極電極層；於該閘極電極層之上形成閘極絕緣層；於該閘極絕緣層之上形成源極電極層及汲極電極層；於該源極電極層及該汲極電極層之上形成氧化半導體層；於該氧化半導體層形成之後，以高於或等於400℃及低於或等於700℃之溫度執行熱處理；蝕刻該氧化半導體層以具有島形；及形成氧化物絕緣層，與部分該氧化半導體層接觸，並在該源極電極層及該汲極電極層之上，其中該氧化半導體層於該熱處理之後包含第一區域與第二區域，其中該第一區域在該第二區域之上且包括針狀結晶組，及其中該針狀結晶組包括c軸方向實質垂直於該氧化半 導體薄膜的表面之針狀結晶。
  15. 如申請專利範圍第12、13及14項之任一項之製造半導體裝置之方法，其中該熱處理係以RTA法執行。
  16. 如申請專利範圍第12、13及14項之任一項之製造半導體裝置之方法，其中該熱處理係在氮氣周圍環境或稀有氣體周圍環境下執行。
  17. 如申請專利範圍第12、13及14項之任一項之製造半導體裝置之方法，其中於該針狀結晶組中之該針狀結晶各者於該c軸方向之長度大於或等於a軸或b軸方向之長度的五倍。
  18. 如申請專利範圍第12、13及14項之任一項之製造半導體裝置之方法，其中該氧化半導體層之該第二區域包含微晶。
TW099131261A 2009-09-24 2010-09-15 氧化半導體薄膜、半導體裝置及製造半導體裝置之方法 TWI508287B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009218877 2009-09-24

Publications (2)

Publication Number Publication Date
TW201126717A TW201126717A (en) 2011-08-01
TWI508287B true TWI508287B (zh) 2015-11-11

Family

ID=43755840

Family Applications (6)

Application Number Title Priority Date Filing Date
TW107125830A TWI699896B (zh) 2009-09-24 2010-09-15 氧化半導體薄膜及半導體裝置
TW106122545A TWI639238B (zh) 2009-09-24 2010-09-15 氧化半導體薄膜及半導體裝置
TW103139363A TWI545770B (zh) 2009-09-24 2010-09-15 氧化半導體薄膜及半導體裝置
TW109123029A TWI771708B (zh) 2009-09-24 2010-09-15 氧化半導體薄膜及半導體裝置
TW105116650A TWI600167B (zh) 2009-09-24 2010-09-15 氧化半導體薄膜及半導體裝置
TW099131261A TWI508287B (zh) 2009-09-24 2010-09-15 氧化半導體薄膜、半導體裝置及製造半導體裝置之方法

Family Applications Before (5)

Application Number Title Priority Date Filing Date
TW107125830A TWI699896B (zh) 2009-09-24 2010-09-15 氧化半導體薄膜及半導體裝置
TW106122545A TWI639238B (zh) 2009-09-24 2010-09-15 氧化半導體薄膜及半導體裝置
TW103139363A TWI545770B (zh) 2009-09-24 2010-09-15 氧化半導體薄膜及半導體裝置
TW109123029A TWI771708B (zh) 2009-09-24 2010-09-15 氧化半導體薄膜及半導體裝置
TW105116650A TWI600167B (zh) 2009-09-24 2010-09-15 氧化半導體薄膜及半導體裝置

Country Status (5)

Country Link
US (5) US8492758B2 (zh)
JP (7) JP5687870B2 (zh)
KR (9) KR102321565B1 (zh)
TW (6) TWI699896B (zh)
WO (1) WO2011036999A1 (zh)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120031026A (ko) * 2009-06-30 2012-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
EP3540772A1 (en) 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011037008A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
KR102321565B1 (ko) * 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101779349B1 (ko) * 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR101763126B1 (ko) 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102128972B1 (ko) 2009-11-06 2020-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN102648525B (zh) 2009-12-04 2016-05-04 株式会社半导体能源研究所 显示装置
KR102250803B1 (ko) 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101470303B1 (ko) * 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101436120B1 (ko) 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2012002197A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5763474B2 (ja) * 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI565079B (zh) 2010-10-20 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
JP2012256020A (ja) 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US8883556B2 (en) 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9691772B2 (en) 2011-03-03 2017-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including memory cell which includes transistor and capacitor
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8987728B2 (en) * 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
TWI538215B (zh) 2011-03-25 2016-06-11 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8686416B2 (en) * 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI567736B (zh) * 2011-04-08 2017-01-21 半導體能源研究所股份有限公司 記憶體元件及信號處理電路
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
CN102760697B (zh) 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US8946066B2 (en) * 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
KR102081792B1 (ko) * 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
US9117920B2 (en) * 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013042696A1 (en) * 2011-09-23 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102304125B1 (ko) 2011-09-29 2021-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5946624B2 (ja) * 2011-10-07 2016-07-06 株式会社半導体エネルギー研究所 酸化物半導体膜及び半導体装置
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140074384A (ko) 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104039730B (zh) * 2011-12-19 2017-02-22 旭硝子株式会社 化学强化用玻璃基板及其制造方法
KR20140118998A (ko) * 2011-12-26 2014-10-08 아사히 가라스 가부시키가이샤 화학 강화 처리에 의한 유리 기판의 휨을 저감하는 방법 및 화학 강화 유리 기판의 제조 방법
TW201901972A (zh) * 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102101167B1 (ko) * 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9196741B2 (en) * 2012-02-03 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9362417B2 (en) * 2012-02-03 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102108248B1 (ko) * 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
KR20230004930A (ko) 2012-04-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102380379B1 (ko) * 2012-05-10 2022-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI635501B (zh) * 2012-07-20 2018-09-11 半導體能源研究所股份有限公司 脈衝輸出電路、顯示裝置、及電子裝置
TW201405828A (zh) * 2012-07-31 2014-02-01 E Ink Holdings Inc 顯示面板、薄膜電晶體及其製造方法
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103594521B (zh) * 2012-08-17 2017-03-01 瀚宇彩晶股份有限公司 半导体元件
KR102072340B1 (ko) * 2012-11-08 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9614258B2 (en) 2012-12-28 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Power storage device and power storage system
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
KR102370239B1 (ko) 2012-12-28 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP6224338B2 (ja) * 2013-04-11 2017-11-01 株式会社半導体エネルギー研究所 半導体装置、表示装置及び半導体装置の作製方法
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
KR20160009626A (ko) 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6457239B2 (ja) 2013-10-31 2019-01-23 株式会社半導体エネルギー研究所 半導体装置
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
JP6537341B2 (ja) 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
CN105161523B (zh) 2015-08-13 2018-09-25 京东方科技集团股份有限公司 一种电极、薄膜晶体管、阵列基板及显示设备
WO2017037564A1 (en) 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
JP6904094B2 (ja) * 2016-06-23 2021-07-14 三菱マテリアル株式会社 絶縁回路基板の製造方法
TWI718208B (zh) 2016-06-30 2021-02-11 日商半導體能源研究所股份有限公司 顯示裝置及其工作方法以及電子裝置
CN106024907A (zh) * 2016-07-25 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板及显示装置
KR102088420B1 (ko) * 2017-11-06 2020-04-23 한국과학기술연구원 기립 보조 장치
CN111448669A (zh) 2017-12-07 2020-07-24 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN112530977B (zh) * 2020-11-30 2022-11-04 厦门天马微电子有限公司 一种阵列基板及其制备方法、显示面板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129650A1 (ja) * 2005-05-31 2006-12-07 Kyocera Corporation 針状結晶の配列体を含む複合体およびその製造方法、ならびに光電変換素子、発光素子およびキャパシタ
US20090008638A1 (en) * 2007-07-04 2009-01-08 Samsung Electronics Co., Ltd. Oxide semiconductor, thin film transistor including the same and method of manufacturing a thin film transistor
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ

Family Cites Families (233)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390890A (en) 1980-06-26 1983-06-28 International Business Machines Corporation Saturation-limited bipolar transistor device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0435019A (ja) 1990-05-31 1992-02-05 Tonen Corp 薄膜トランジスター
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09306256A (ja) * 1996-05-14 1997-11-28 Kokusai Chodendo Sangyo Gijutsu Kenkyu Center バルク酸化物超電導体ならびにその線材及び板の作製方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6198113B1 (en) 1999-04-22 2001-03-06 Acorn Technologies, Inc. Electrostatically operated tunneling transistor
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4431925B2 (ja) 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002356400A (ja) 2001-03-22 2002-12-13 Canon Inc 酸化亜鉛の針状構造体の製造方法及びそれを用いた電池、光電変換装置
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4338937B2 (ja) * 2001-04-16 2009-10-07 株式会社半導体エネルギー研究所 半導体装置
US6740938B2 (en) 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4017476B2 (ja) * 2002-08-30 2007-12-05 富士通株式会社 誘電体導波管及びその製造方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
AU2003286430A1 (en) * 2002-12-10 2004-06-30 Canon Kabushiki Kaisha Process for producing crystalline thin film
CN1723741B (zh) 2002-12-12 2012-09-05 株式会社半导体能源研究所 发光装置、制造装置、成膜方法及清洁方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US20050031799A1 (en) 2003-06-25 2005-02-10 Fuji Photo Film Co., Ltd. Process for preparing radiation image storage panel
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20060060237A1 (en) 2004-09-18 2006-03-23 Nanosolar, Inc. Formation of solar cells on foil substrates
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4660124B2 (ja) 2004-06-17 2011-03-30 カシオ計算機株式会社 薄膜トランジスタの製造方法
TWI500072B (zh) * 2004-08-31 2015-09-11 Sophia School Corp 發光元件之製造方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7276724B2 (en) 2005-01-20 2007-10-02 Nanosolar, Inc. Series interconnected optoelectronic device module assembly
US7732229B2 (en) 2004-09-18 2010-06-08 Nanosolar, Inc. Formation of solar cells with conductive barrier layers and foil substrates
US7838868B2 (en) 2005-01-20 2010-11-23 Nanosolar, Inc. Optoelectronic architecture having compound conducting substrate
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
BRPI0517560B8 (pt) * 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
CN101203948B (zh) 2005-04-14 2010-06-16 塔林科技大学 通过化学喷雾热解在基材上制备氧化锌纳米棒的方法
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006310186A (ja) * 2005-04-28 2006-11-09 Canon Inc 光起電力素子、該光起電力素子によって構成した色素増感型太陽電池
JP4434080B2 (ja) * 2005-06-03 2010-03-17 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
KR100658263B1 (ko) * 2005-09-29 2006-12-14 삼성전자주식회사 적층형 광전변환소자 및 그의 제조방법
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007121788A (ja) 2005-10-31 2007-05-17 Hitachi Displays Ltd アクティブマトリクス基板およびそれを用いた液晶表示装置
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
US7745798B2 (en) * 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP4441883B2 (ja) * 2005-12-06 2010-03-31 ソニー株式会社 表示装置
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
CN100424825C (zh) 2006-02-08 2008-10-08 中国科学院半导体研究所 利用可协变衬底制备生长氧化锌薄膜材料的方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP4552950B2 (ja) 2006-03-15 2010-09-29 住友金属鉱山株式会社 ターゲット用酸化物焼結体、その製造方法、それを用いた透明導電膜の製造方法、及び得られる透明導電膜
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
WO2007142167A1 (en) 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8013331B2 (en) 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
JP5099739B2 (ja) 2006-10-12 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7843548B2 (en) * 2006-11-13 2010-11-30 Asml Netherlands B.V. Conduit system for a lithographic apparatus, lithographic apparatus, pump, and method for substantially reducing vibrations in a conduit system
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008217908A (ja) * 2007-03-05 2008-09-18 Fuji Electric Device Technology Co Ltd 磁気記録媒体およびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5261979B2 (ja) 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) * 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
JP2010530634A (ja) 2007-06-19 2010-09-09 サムスン エレクトロニクス カンパニー リミテッド 酸化物半導体及びそれを含む薄膜トランジスタ
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR100884883B1 (ko) * 2007-06-26 2009-02-23 광주과학기술원 아연산화물 반도체 및 이를 제조하기 위한 방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP4537434B2 (ja) 2007-08-31 2010-09-01 株式会社日立製作所 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子
US7795677B2 (en) * 2007-09-05 2010-09-14 International Business Machines Corporation Nanowire field-effect transistors
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
US20090065804A1 (en) * 2007-09-10 2009-03-12 International Business Machines Corporation Bipolar transistor with low resistance base contact and method of making the same
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US7914908B2 (en) * 2007-11-02 2011-03-29 Global Oled Technology Llc Organic electroluminescent device having an azatriphenylene derivative
JP2009130229A (ja) 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5388099B2 (ja) * 2007-12-28 2014-01-15 国立大学法人大阪大学 コアシェル型量子ドット蛍光微粒子
JP2009164161A (ja) 2007-12-28 2009-07-23 Panasonic Corp 電界効果トランジスタ
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
EP2237809A2 (en) * 2008-01-18 2010-10-13 Porex Surgical, Inc. Composite implants and methods of making and using the same
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
KR100963003B1 (ko) * 2008-02-05 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
KR100870838B1 (ko) 2008-03-04 2008-11-28 한국철강 주식회사 투명전극이 코팅된 기판의 수분 제거방법
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
KR101461127B1 (ko) * 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US7791149B2 (en) * 2008-07-10 2010-09-07 Qimonda Ag Integrated circuit including a dielectric layer
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010029865A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101657957B1 (ko) * 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103545342B (zh) * 2008-09-19 2018-01-26 株式会社半导体能源研究所 半导体装置
KR101889287B1 (ko) 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US20100078727A1 (en) * 2008-10-01 2010-04-01 Min Byoung W eFuse and Resistor Structures and Method for Forming Same in Active Region
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101961632B1 (ko) 2008-10-03 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101659703B1 (ko) * 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US20100244017A1 (en) * 2009-03-31 2010-09-30 Randy Hoffman Thin-film transistor (tft) with an extended oxide channel
TWI397184B (zh) * 2009-04-29 2013-05-21 Ind Tech Res Inst 氧化物半導體薄膜電晶體
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5796760B2 (ja) 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
CN102484135B (zh) 2009-09-04 2016-01-20 株式会社东芝 薄膜晶体管及其制造方法
EP3540772A1 (en) 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR20210048590A (ko) * 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102321565B1 (ko) * 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR102246127B1 (ko) 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102687400B (zh) * 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US8346799B1 (en) * 2010-04-23 2013-01-01 A9.Com, Inc. Recent content rank adjustment with inverted decay
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129650A1 (ja) * 2005-05-31 2006-12-07 Kyocera Corporation 針状結晶の配列体を含む複合体およびその製造方法、ならびに光電変換素子、発光素子およびキャパシタ
US20090008638A1 (en) * 2007-07-04 2009-01-08 Samsung Electronics Co., Ltd. Oxide semiconductor, thin film transistor including the same and method of manufacturing a thin film transistor
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ

Also Published As

Publication number Publication date
JP2011091375A (ja) 2011-05-06
KR20180118811A (ko) 2018-10-31
TW201126717A (en) 2011-08-01
US20130299827A1 (en) 2013-11-14
KR20140129386A (ko) 2014-11-06
KR101810383B1 (ko) 2017-12-19
TWI699896B (zh) 2020-07-21
US20160218226A1 (en) 2016-07-28
JP5687870B2 (ja) 2015-03-25
TWI600167B (zh) 2017-09-21
KR20200133002A (ko) 2020-11-25
KR20170139683A (ko) 2017-12-19
KR101914026B1 (ko) 2018-11-01
KR102180761B1 (ko) 2020-11-19
KR102443297B1 (ko) 2022-09-15
TWI639238B (zh) 2018-10-21
KR102054650B1 (ko) 2019-12-11
KR20220127372A (ko) 2022-09-19
TWI545770B (zh) 2016-08-11
TW202109900A (zh) 2021-03-01
KR101693544B1 (ko) 2017-01-06
US20150104901A1 (en) 2015-04-16
US8492758B2 (en) 2013-07-23
KR20190137959A (ko) 2019-12-11
JP6009591B2 (ja) 2016-10-19
KR20160036068A (ko) 2016-04-01
JP2020025113A (ja) 2020-02-13
JP2022082632A (ja) 2022-06-02
JP6607990B2 (ja) 2019-11-20
TW201909433A (zh) 2019-03-01
JP2018139297A (ja) 2018-09-06
TWI771708B (zh) 2022-07-21
US9318617B2 (en) 2016-04-19
JP2023115079A (ja) 2023-08-18
WO2011036999A1 (en) 2011-03-31
US9214563B2 (en) 2015-12-15
US20110068335A1 (en) 2011-03-24
JP7297965B2 (ja) 2023-06-26
KR102321565B1 (ko) 2021-11-05
JP7048552B2 (ja) 2022-04-05
KR20120079838A (ko) 2012-07-13
KR20210132206A (ko) 2021-11-03
TW201631784A (zh) 2016-09-01
US20180122958A1 (en) 2018-05-03
US10418491B2 (en) 2019-09-17
TW201515232A (zh) 2015-04-16
US9853167B2 (en) 2017-12-26
KR101608923B1 (ko) 2016-04-04
JP2017022400A (ja) 2017-01-26
JP2015122519A (ja) 2015-07-02
TW201807827A (zh) 2018-03-01

Similar Documents

Publication Publication Date Title
JP7297965B2 (ja) 表示装置
TWI467699B (zh) 電晶體及顯示裝置
TWI512999B (zh) 半導體裝置、顯示裝置、及電子設備