TWI512999B - 半導體裝置、顯示裝置、及電子設備 - Google Patents

半導體裝置、顯示裝置、及電子設備 Download PDF

Info

Publication number
TWI512999B
TWI512999B TW099133863A TW99133863A TWI512999B TW I512999 B TWI512999 B TW I512999B TW 099133863 A TW099133863 A TW 099133863A TW 99133863 A TW99133863 A TW 99133863A TW I512999 B TWI512999 B TW I512999B
Authority
TW
Taiwan
Prior art keywords
layer
oxide
oxide semiconductor
semiconductor layer
region
Prior art date
Application number
TW099133863A
Other languages
English (en)
Other versions
TW201131780A (en
Inventor
Shunpei Yamazaki
Masayuki Sakakura
Ryosuke Watanabe
Junichiro Sakata
Kengo Akimoto
Akiharu Miyanaga
Takuya Hirohashi
Hideyuki Kishida
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201131780A publication Critical patent/TW201131780A/zh
Application granted granted Critical
Publication of TWI512999B publication Critical patent/TWI512999B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

半導體裝置、顯示裝置、及電子設備
本發明關於半導體裝置、顯示裝置及使用半導體裝置之電子設備。
近年來，使用形成於具有絕緣表面之基板上之半導體薄膜(具約數奈米至數百奈米之厚度)而形成薄膜電晶體(TFT)之技術已吸引注意。薄膜電晶體廣泛應用於諸如IC之電子裝置及電光裝置，並特別受預期快速發展成為影像顯示裝置之切換元件。各式金屬氧化物用於各類應用。氧化銦為廣為人知的材料，被用做液晶顯示等所需之透光電極材料。
一些金屬氧化物具有半導體特性。該等具有半導體特性之金屬氧化物的範例包括氧化鎢、錫氧化物、氧化銦及鋅氧化物。已知使用該等具有半導體特性之金屬氧化物形成通道形成區之薄膜電晶體(專利文獻1及2)。
此外，使用氧化物半導體之TFT具有高場效移動率。因此，顯示裝置等之驅動電路亦可使用TFT予以形成。
[參考] [專利文獻]
[專利文獻1]日本公開專利申請案No. 2007-123861
[專利文獻2]日本公開專利申請案No. 2007-96055
例如若複數彼此不同電路形成於絕緣表面之上，當像素部及驅動電路形成於一基板之上時，諸如高開-關比之卓越切換特性對用於像素部之薄膜電晶體而言是必須的，且高操作速度對用於驅動電路之薄膜電晶體而言是必須的。尤其，因為顯示裝置之解析度較高，顯示影像之寫入時間減少。因此，用於驅動電路之薄膜電晶體較佳地以高速操作。
本發明之一實施例之目標是提供具良好電氣特性之高度可靠薄膜電晶體，及包括薄膜電晶體做為切換元件之顯示裝置。
本發明之一實施例為半導體裝置，包括：基板上之閘極電極層；閘極電極層上之閘極絕緣層；閘極絕緣層上之氧化物半導體層；與部分氧化物半導體層接觸之氧化物絕緣層；各與部分氧化物半導體層接觸之源極電極層及汲極電極層。在氧化物半導體層中，源極電極層與氧化物絕緣層之間之區域，及汲極電極層與氧化物絕緣層之間之區域，各具有少於與源極電極層重疊之區域、與氧化物絕緣層重疊之區域、及與汲極電極層重疊之區域的厚度。
此外，與氧化物絕緣層接觸之氧化物半導體層的表面部分具有結晶區。
在上述結構中，半導體裝置中所包括之閘極電極層、源極電極層及汲極電極層係使用包括選自鋁、銅、鉬、鈦、鉻、鉭、鎢、釹及鈧之金屬元素做為其主要成分之膜，或包含任一該些元素之合金膜的堆疊膜。每一源極電極層及汲極電極層不侷限於包含任一上述元素之單層，而是可為二或更多層之堆疊。
氧化銦、氧化銦及錫氧化物合金、氧化銦及鋅氧化物合金、鋅氧化物、鋅鋁氧化物、鋅鋁氧氮化物、鋅鎵氧化物等之透光氧化物導電層被用做源極電極層、汲極電極層及閘極電極層，使得可改進像素部中透光特性，及可提升孔徑比。
氧化物導電層可形成於氧化物半導體層與包括金屬元素做為其主要成分的膜之間，其用於形成源極電極層及汲極電極層，藉此可形成具有低接觸電阻並可以高速操作之薄膜電晶體。
在上述結構中，半導體裝置包括氧化物半導體層及氧化物半導體層上之氧化物絕緣層。氧化物絕緣層接觸氧化物半導體層之通道形成區，做為通道保護層。
在上述結構中，有關做為半導體裝置之通道保護層的氧化物絕緣層，使用以濺鍍法形成之無機絕緣膜；典型地使用氧化矽膜、氮氧化矽膜、氧化鋁膜、氧氮化鋁膜等。
有關氧化物半導體層，形成InMO3 (ZnO)m (m>0，且m並非整數)之薄膜。薄膜被用做氧化物半導體層以形成薄膜電晶體。請注意M表示選自Ga、Fe、Ni、Mn及Co之一金屬元素或複數金屬元素。有關範例，M可為Ga或可包括Ga以外之上述金屬元素，例如M可為Ga及Ni或Ga及Fe。再者，在氧化物半導體中，有時諸如Fe或Ni之過渡金屬元素或過渡金屬之氧化物，除了包含做為M之金屬元素外，被包含做為雜質元素。在本說明書中，在其以InMO3 (ZnO)m (m>0，且m並非整數)代表組成分子式之氧化物半導體層中，包括Ga做為M之氧化物半導體被稱為In-Ga-Zn-O基氧化物半導體，而In-Ga-Zn-O基氧化物半導體之薄膜亦稱為In-Ga-Zn-O基膜。
有關用於氧化物半導體層之金屬氧化物，除了上述之外，可使用任一下列金屬氧化物：In-Sn-O基金屬氧化物、In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物、Sn-Al-Zn-O基金屬氧化物、In-Zn-O基金屬氧化物、Sn-Zn-O基金屬氧化物、Al-Zn-O基金屬氧化物、In-O基金屬氧化物、Sn-O基金屬氧化物及Zn-O基金屬氧化物。氧化矽可包括於使用金屬氧化物形成之氧化物半導體層中。
對氧化物半導體層而言，使用以RTA法等於短時間內歷經高溫脫水或脫氫者。經由RTA法等加熱程序使氧化物半導體層之表面部分具有結晶區，其包括所謂奈米晶體，具大於或等於1 nm及小於或等於20 nm之顆粒大小，而其餘部分為非結晶或為非結晶/非晶體及微晶之混合物所組成，其中非結晶區滿佈微晶。
使用具有該等結構之氧化物半導體層，藉此可避免因經由濕氣進入或至/自表面部分之氧的排除而造成改變為n型之電氣特性的惡化。氧化物半導體層之表面部分係在背通道側，具有包括奈米晶體之結晶區，使得可抑制寄生通道之產生。
若氧化物半導體層於脫水或脫氫後經形成而為島形，在側面部分使無結晶區形成。儘管除了側面部分以外，結晶區僅形成於表面部分，但側面部分的區域比率小，而未避免上述效果。
顯示裝置可使用相同基板上之驅動電路部及像素部，及電致發光(EL)元件、液晶元件、電泳元件等而予形成，其中驅動電路部及像素部則係使用本發明之一實施例的薄膜電晶體而予形成。
在本發明之一實施例的顯示裝置中，複數薄膜電晶體設於像素部中，且像素部具有一區域，其中薄膜電晶體之一的閘極電極連接至另一薄膜電晶體之源極佈線或汲極佈線。此外，在本發明之一實施例的顯示裝置之驅動電路中，存在一區域，其中薄膜電晶體之閘極電極連接至薄膜電晶體之源極佈線或汲極佈線。
由於薄膜電晶體易因靜電等而破碎，用於保護像素部之薄膜電晶體的保護電路較佳地設於閘極線或源極線之相同基板上。保護電路較佳地以包括氧化物半導體層之非線性元件形成。
請注意，在本說明書中為求便利而使用諸如「第一」及「第二」之序數，其並非表示步驟順序及各層之堆疊順序。此外，在本說明書中序數並非表示指明本發明之特定名稱。
在本說明書中，半導體裝置一般意指利用半導體特性而作用之裝置，且電光裝置、半導體電路及電子設備均為半導體裝置。
在包括氧化物半導體層之薄膜電晶體中，氧化物半導體層之表面部分包括通道形成區中之結晶區。因此，可形成具良好電氣特性之高度可靠薄膜電晶體及高度可靠顯示裝置。
將參照圖式說明實施例。請注意本發明不限於下列說明，且熟悉本技藝之人士將輕易理解到在不偏離本發明之精神及範圍下，本發明之模式及細節可以各種方式加以修改。因此，本發明不應解釋為侷限於下列實施例之說明。請注意，在下列所說明之本發明的結構中，具有類似功能之相同部分於不同圖式中係以相同代號表示，且其說明省略。
[實施例1]
在本實施例中，將參照圖1說明薄膜電晶體之結構。
圖1中描繪本實施例之通道保護薄膜電晶體。
在圖1中所描繪之薄膜電晶體470中，在具有絕緣表面之基板400上，提供閘極電極層421a、閘極絕緣層402、包括通道形成區之氧化物半導體層423、源極電極層425a、汲極電極層425b及做為通道保護層之氧化物絕緣層426a。
閘極電極層421a可使用諸如鋁、銅、鉬、鈦、鉻、鉭、鎢、釹及鈧之任一金屬材料、包含任一該些金屬材料做為其主要成分之合金材料、或包含任一該些金屬材料之氮化物，而以單層結構或堆疊層結構予以形成。較佳地，使用諸如鋁或銅之低電阻金屬材料而形成閘極電極層是有效的，需注意的是低電阻金屬材料較佳地用於組合難熔金屬材料，因其具有諸如低耐熱及傾向於腐蝕之缺點。有關難熔金屬材料，可使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
此外，為提升像素部之孔徑比，氧化銦、氧化銦及錫氧化物之合金、氧化銦及鋅氧化物之合金、鋅氧化物、鋅鋁氧化物、鋅鋁氧氮化物、鋅鎵氧化物等透光氧化物導電層，可用做閘極電極層421a。
有關閘極絕緣層402，可使用以CVD法、濺鍍法等形成之氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、鉭氧化物等之任一項的單層膜或層級膜。
氧化物半導體層423係使用In-Ga-Zn-O基膜而予形成，其包含In、Ga及Zn並具有以InMO3 (ZnO)m (m>0)代表之成分。請注意，M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)的一或更多金屬元素。例如，M可為Ga，或可包含除了Ga以外之上述金屬元素，例如M可為Ga及Ni或Ga及Fe。再者，在氧化物半導體中，有時包含諸如Fe或Ni之過渡金屬元素，或過渡金屬的氧化物，做為除了所包含做為M之金屬元素以外之雜質元素。
氧化物半導體層423係經由濺鍍法形成為大於或等於10 nm及小於或等於300 nm之厚度，較佳地為大於或等於20 nm及小於或等於100 nm。請注意，如圖1中所描繪，在氧化物半導體層423中，源極電極層425a與氧化物絕緣層426a之間之第三區424c，及汲極電極層425b與氧化物絕緣層426a之間之第四區424d，各具有小於下列部分之厚度：與源極電極層425a重疊之第一區424a、與氧化物絕緣層426a重疊之第五區424e、及與汲極電極層425b重疊之第二區424b。
有關氧化物半導體層423，使用快速熱退火(RTA)法等於高溫下歷經脫水或脫氫達短時間者。脫水或脫氫可經由使用高溫氣體(諸如氮之惰性氣體或稀有氣體)或高於或等於500℃及低於或等於750℃(或低於或等於玻璃基板之應變點的溫度)之光，執行RTA處理達約大於或等於一分鐘及小於或等於十分鐘，較佳地以650℃達約大於或等於三分鐘及小於或等於六分鐘。經由RTA法，脫水或脫氫可於短時間內執行；因此，可以高於玻璃基板之應變點的溫度執行處理。
氧化物半導體層423為於氧化物半導體層423形成階段具有許多懸鍵之非結晶層。經由脫水或脫氫之加熱步驟，短距離內之懸鍵彼此黏合，使得氧化物半導體層423可具有有序的非結晶結構。隨著定序進行，氧化物半導體層423成為以非結晶/非晶體及微晶之混合物組成，其中非結晶區滿佈微晶，或由非結晶/非晶體組成。此處，微晶為所謂奈米晶體具大於或等於1 nm及小於或等於20 nm之粒子尺寸，其小於一般稱為微晶之微晶粒子。
較佳的是在與氧化物絕緣層426a重疊之第五區424e中，氧化物半導體層423之表面部分包括結晶區，且奈米晶體以垂直於氧化物半導體層表面之c軸方向形成於結晶區中。在此狀況下，長軸為c軸方向，且短軸方向之長度為大於或等於1 nm及小於或等於20 nm。
經由使用具有該等結構之氧化物半導體層，因為包括奈米晶體之密集結晶區存在於通道形成區之表面部分，可避免歸因於濕氣進入或至/自表面部分之氧的排除而改變為n型之電氣特性的降低。此外，由於通道形成區中氧化物半導體層之表面部分位於背通道側，避免氧化物半導體層改變為n型，亦有效抑制寄生通道之產生。
此處，極可能生長之In-Ga-Zn-O基膜的晶體結構，取決於所使用之金屬氧化物靶。例如，若使用金屬氧化物靶形成In-Ga-Zn-O基膜，其包含In、Ga及Zn使得In2 O3 相對於Ga2 O3 相對於ZnO之摩爾比為1：1：0.5，並經由加熱步驟而執行結晶，而極可能形成六方晶系層級複合晶體結構，其中包含Ga及Zn之一氧化物層或二氧化物層於In氧化物層之間混合。此時，結晶區極可能具有以In2 Ga2 ZnO7 代表之晶體結構(詳圖23)。氧化物半導體層中非結晶區或非結晶/非晶體及微晶混合之區域的結構中，In相對於Ga相對於Zn之摩爾比極可能為1：1：0.5。另一方面，若使用金屬氧化物半導體靶執行沉積，In2 O3 相對於Ga2 O3 相對於ZnO之摩爾比為1：1：1，並經由加熱步驟而執行結晶，包含插入In氧化物層之間之Ga及Zn的氧化物層極可能具有雙層結構。由於後者具有雙層結構之包含Ga及Zn之氧化物層的晶體結構穩定，因而極可能發生晶體生長，若使用之靶之In2 O3 相對於Ga2 O3 相對於ZnO的摩爾比為1：1：1，並經由加熱步驟而執行結晶，有時便形成從外層至閘極絕緣膜與包含Ga及Zn之氧化物層之間之介面上的持續晶體。請注意，摩爾比可稱為原子比。
在本實施例中，源極電極層425a及汲極電極層425b各具有第一導電層、第二導電層及第三導電層之三層結構。有關該些層之材料，可適當地使用各類似於閘極電極層421a之材料。
此外，透光氧化物導電層以類似於閘極電極層421a之方式而用於源極電極層425a及汲極電極層425b，藉此可提升像素部之透光屬性，及亦可提升孔徑比。
此外，氧化物導電層可形成於氧化物半導體層423與包含任一上述金屬材料做為其主要成分之膜之間，而將成為源極及汲極電極層425a及425b，使得接觸電阻降低。
在氧化物半導體層423之上，提供做為通道保護層之氧化物絕緣層426a並與氧化物半導體層423接觸。氧化物絕緣層426a係以濺鍍法使用無機絕緣膜而予形成，典型地為氧化矽膜、氮氧化矽膜、氧化鋁膜、氧氮化鋁膜等。
在圖1中，通道形成區係指第五區424e，其中氧化物絕緣層426a做為通道保護層，與閘極電極層重疊，並具閘極絕緣層402插入其間。請注意，薄膜電晶體之通道長度L定義為源極電極層與汲極電極層之間的距離；然而，若為通道保護薄膜電晶體470，通道長度L等於氧化物絕緣層426a之寬度，其為平行於載子流動之方向。亦請注意，薄膜電晶體470之通道長度L意即與氧化物絕緣層426a接口處氧化物半導體層423之長度，即，圖1之截面圖中代表氧化物絕緣層426a之梯形的底。
在通道保護薄膜電晶體中，當源極電極層及汲極電極層係提供於為縮短通道形成區之通道長度L而具有寬度減少之氧化物絕緣層之上時，源極電極層與汲極電極層之間的短電路可形成於氧化物絕緣層之上。為解決此問題，可提供源極電極層425a及汲極電極層425b，使其端部於圖1之薄膜電晶體中離開氧化物絕緣層426a而具減少之寬度。有關通道保護薄膜電晶體470，氧化物絕緣層之寬度可減少，使得通道形成區之通道長度L變短，成為大於或等於0.1 μm及小於或等於2 μm之長度，藉此可達成具有高操作速度之薄膜電晶體。
以下，參照圖2A至2E及圖3說明包括圖1中所描繪之通道保護薄膜電晶體的顯示裝置之製造程序範例。請注意，圖3為顯示裝置之平面圖，及圖2A至2E各為沿圖3之線A1-A2及線B1-B2之截面圖。
首先，準備基板400。有關基板400，可使用任一下列基板：鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃玻璃、鋁矽酸鹽玻璃等以熔化法或浮標法製成之非鹼性玻璃基板；陶瓷基板；具有足以支撐製造程序之處理溫度的耐熱性之塑料基板等。另一方面，可使用諸如表面具有絕緣膜之不銹鋼合金基板的金屬基板。
請注意，除了上述玻璃基板外，可使用絕緣體形成之基板，諸如陶瓷基板、石英基板、或藍寶石基板做為基板400。另一方面，可使用結晶玻璃基板等。
此外，有關基膜，絕緣膜可形成於基板400之上。有關基膜，可以CVD法、濺鍍法等使用氧化矽膜、氮化矽膜、氧氮化矽膜及氮氧化矽膜之任一形成而具單層結構或堆疊層結構。若包含移動離子的基板，諸如玻璃基板被用做基板400，便使用包含氮之膜做為基膜，諸如氮化矽膜或氮氧化矽膜，藉此可避免移動離子進入氧化物半導體層或半導體層。
其次，用於形成包括閘極電極層421a、電容器佈線421b及第一端子421c之閘極佈線的導電膜，係經由濺鍍法或真空蒸發法而形成於基板400的整個表面之上。其次，在導電膜形成於基板400的整個表面上之後，於第一光刻步驟中，形成抗蝕罩，並經由蝕刻移除不必要部分而形成佈線及電極(包括閘極電極層421a、電容器佈線421b及第一端子421c之閘極佈線)。此時，較佳地執行蝕刻使得閘極電極層421a之至少末端部分成錐形，以避免斷開。
包括閘極電極層421a、電容器佈線421b及端子部中第一端子421c之閘極佈線可使用諸如鋁、銅、鉬、鈦、鉻、鉭、鎢、釹及鈧之任一金屬材料；包含任一該些金屬材料做為其主要成分之合金材料；或包含任一該些金屬材料之氮化物，而以單層結構或堆疊層結構予以形成。較佳的是使用諸如鋁或銅之低電阻金屬材料而有效形成閘極電極層，其為有效的，需注意的是低電阻金屬材料較佳地與難熔金屬材料組合使用，因其具有諸如低耐熱及傾向於腐蝕之缺點。有關難熔金屬材料，可使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，有關閘極電極層421a之堆疊層結構，下列結構較佳：鉬層堆疊於鋁層上之雙層結構；鉬層堆疊於銅層上之雙層結構；氮化鈦層或氮化鉭層堆疊銅層上之雙層結構；和氮化鈦層及鉬層之雙層結構。有關三層結構，下列結構較佳：包含鋁、鋁及矽之合金、鋁及鈦之合金之堆疊層結構，或鋁及釹之合金處於中間層，及鎢、氮化鎢、氮化鈦及鈦之任一處於上層及底層。
此時，透光氧化物導電層用於一或更多電極層及佈線層以增加孔徑比。例如，可使用氧化銦、氧化銦及錫氧化物之合金、氧化銦及鋅氧化物之合金、鋅氧化物、鋅鋁氧化物、鋅鋁氧氮化物、鋅鎵氧化物等，形成氧化物導電層。
其次，形成閘極絕緣層402以覆蓋閘極電極層421a(詳圖2A)。閘極絕緣層402經由CVD法、濺鍍法等形成為大於或等於10 nm及小於或等於400 nm之厚度。
例如，有關閘極絕緣層402，經由CVD法、濺鍍法等形成具100 nm厚度之氧化矽膜。不用說，閘極絕緣層402並不侷限於該等氧化矽膜，而是可使用任何其他絕緣膜，諸如氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜及氧化鉭膜，而形成具有單層結構或堆疊層結構。
閘極絕緣層402係使用高密度電漿設備而予形成。此處，高密度電漿設備係指體現大於或等於1 x 1011 /cm3 之電漿密度的設備。例如，電漿係經由應用3 kW至6 kW之微波功率而予產生，使得以形成絕緣膜。
單矽烷氣體(SiH4 )、一氧化二氮(N2 O)及稀有氣體於大於或等於10 Pa及小於或等於30 Pa之壓力下，被引入腔室做為源極氣體以產生高密度電漿，使得於具有絕緣表面之基板上，諸如玻璃基板，形成絕緣膜。之後，單矽烷氣體之供應停止，並引入一氧化二氮(N2 O)及稀有氣體而未暴露於空氣，使得絕緣膜之表面歷經電漿處理。經由引入一氧化二氮(N2 O)及稀有氣體而於絕緣膜表面執行之電漿處理，至少是在絕緣膜形成之後執行。經由上述處理程序而形成之絕緣膜具有小厚度，並相應於絕緣膜，其可靠性於例如具有小於100 nm之厚度時可予以確保。
在形成閘極絕緣層402中，被引入腔室之單矽烷氣體(SiH4 )相對於一氧化二氮(N2 O)的流率介於1：10至1：200之範圍。此外，有關被引入腔室之稀有氣體，可使用氦、氬、氪、氙等。尤其，較佳地使用不昂貴之氬。
此外，由於使用高密度電漿設備形成之絕緣膜可具有某厚度，絕緣膜具有卓越的階梯覆蓋。此外，有關使用高密度電漿設備而形成之絕緣膜，可精確地控制薄膜之厚度。
不同於在許多點使用習知平行板電漿增強CVD設備而形成之絕緣膜，若比較使用相同蝕刻劑之彼此的蝕刻率，經由上述處理程序形成之絕緣膜具有低於使用習知平行板電漿增強CVD設備形成之絕緣膜的蝕刻率，達大於或等於10%或大於或等於20%。因而，可以說使用高密度電漿設備所獲得之絕緣膜為密集膜。
另一方面，可經由CVD法而使用氧化矽層形成閘極絕緣層402，其中使用有機矽烷氣體。有關有機矽烷氣體可使用含矽化合物，諸如四乙氧基矽烷(TEOS)(化學式：Si(OC2 H5 )4 )、四甲基矽烷(TMS)(化學式：Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(化學式：SiH(OC2 H5 )3 )或三-二甲氮基矽烷(化學式：SiH(N(CH3 )2 )3 )。
另一方面，可使用鋁、釔或鉿之氧化物、氮化物、氧氮化物及氮氧化物之一種，或包含至少兩種或更多種化合物，而形成閘極絕緣層402。
請注意，在本說明書中，「氧氮化物」乙詞係指一種包含氧原子及氮原子之物質，使得氧原子之數量大於氮原子之數量，而「氮氧化物」乙詞係指一種包含氮原子及氧原子之物質，使得氮原子之數量大於氧原子之數量。例如，「氧氮化矽膜」意即包含氧原子及氮原子之膜，使得氧原子之數量大於氮原子之數量，若使用盧瑟福背散射光譜學(RBS)及氫前向散射(HFS)執行測量，所包含氧、氮、矽及氫之濃度範圍各為50原子%至70原子%、0.5原子%至15原子%、25原子%至35原子%及0.1原子%至10原子%。此外，「氮氧化矽膜」意即包含氮原子及氧原子之膜，使得氮原子之數量大於氧原子之數量，若使用RBS及HFS執行測量，所包含氧、氮、矽及氫之濃度範圍各為5原子%至30原子%、20原子%至55原子%、25原子%至35原子%及10原子%至30原子%。請注意，氮、氧、矽及氫之百分比均落於上述範圍內，其中氧氮化物膜或氮氧化矽膜中所包含之總原子數定義為100原子%。
請注意，在用於形成氧化物半導體層423之氧化物半導體膜形成之前，閘極絕緣層表面上之灰塵較佳地經由執行反向濺鍍而予移除，其中引入氬氣並產生電漿。反向濺鍍係指一種方法，其中未施加電壓至靶側，RF電源用於將電壓施加於氬氣中之基板側，使得於基板周圍產生電漿以修改表面。請注意，除了氬氣外，可使用氮氣、氦氣等。另一方面，可使用添加氧、N2 O等之氬氣。再另一方面，可使用添加Cl2 、CF4 等之氬氣。在反向濺鍍之後，形成氧化物半導體膜而不暴露於空氣，藉此可避免粒子(灰塵)及濕氣附著至閘極絕緣層402與氧化物半導體層423之間之介面。
其次，氧化物半導體膜形成於閘極絕緣層402之上，達大於或等於5 nm及小於或等於200 nm之厚度，較佳地為大於或等於10 nm及小於或等於40 nm。
有關氧化物半導體膜，可應用任一下列氧化物半導體膜：In-Ga-Zn-O基氧化物半導體膜、In-Sn-Zn-O基氧化物半導體膜、In-Al-Zn-O基氧化物半導體膜、Sn-Ga-Zn-O基氧化物半導體膜、Al-Ga-Zn-O基氧化物半導體膜、Sn-Al-Zn-O基氧化物半導體膜、In-Zn-O基氧化物半導體膜、Sn-Zn-O基氧化物半導體膜、Al-Zn-O基氧化物半導體膜、In-O基氧化物半導體膜、Sn-O基氧化物半導體膜、及Zn-O基氧化物半導體膜。另一方面，氧化物半導體膜可以濺鍍法於稀有氣體(典型為氬氣)、氧氣或稀有氣體(典型為氬氣)及氧之氣體中予以形成。若使用濺鍍法，可使用包含大於或等於2重量百分比及小於或等於10重量百分比之SiO2 的靶執行膜沉積，且抑制結晶之SiOx(x>0)可包含於氧化物半導體膜中。
此處，使用金屬氧化物靶而形成氧化物半導體膜，其包含In、Ga及Zn(In2 O3 相對於Ga2 O3 相對於ZnO之摩爾比為1：1：0.5，或In相對於Ga相對於ZnO之摩爾比為、1：1：1或1：1：2)，在基板與靶之間距離為100 mm、壓力為0.6 Pa及直流(DC)電力為0.5 kW等狀況下，且氣體為氧氣(氧流比例為100%)。較佳的是，使用脈衝直流(DC)電源，因為可減少膜沉積中產生之粉狀物質(亦稱為粒子或灰塵)，且膜厚度可為均勻。在本實施例中，有關氧化物半導體膜，經由濺鍍法並使用In-Ga-Zn-O基金屬氧化物靶而形成30-nm厚之In-Ga-Zn-O基膜。
濺鍍法之範例包括RF濺鍍法，其中高頻電源用做濺鍍電源；DC濺鍍法，其中使用DC電源；及脈衝DC濺鍍法，其中以脈衝方式施予偏壓。RF濺鍍法主要用於形成絕緣膜，及DC濺鍍法主要用於形成金屬膜。
此外，亦存在多重來源濺鍍設備，其中可設定複數個不同材料之靶。基此多重來源濺鍍設備，可形成不同材料之膜堆疊於相同腔室中，或可於相同時間在相同腔室中經由放電而形成複數類材料之膜。
此外，存在設於腔室內部具磁性系統並用於磁控管濺鍍法之濺鍍設備，及用於ECR濺鍍法之濺鍍設備，其中使用利用微波產生之電漿而未使用輝光放電。
此外，有關使用濺鍍法之沉積法，亦存在反應濺鍍法，其中靶物質及濺鍍氣體成分於沉積期間彼此化學反應，以形成其薄複合膜，及偏壓濺鍍法，其中電壓亦於沉積期間應用於基板。
其次，於第二光刻步驟中，形成抗蝕罩，並蝕刻In-Ga-Zn-O基膜。在蝕刻中，諸如檸檬酸或草酸之有機酸可用做蝕刻劑。此處，經由利用ITO-07N(Kanto化學股份有限公司製造)之濕式蝕刻來蝕刻In-Ga-Zn-O基膜，以移除不必要部分。因而，In-Ga-Zn-O基膜經處理而具有島形，藉此形成氧化物半導體層423。氧化物半導體層423之端部經蝕刻而具有錐形，藉此可避免因梯級形狀造成佈線破裂。請注意，此處蝕刻不侷限於濕式蝕刻，而是可執行乾式蝕刻。
接著，氧化物半導體層歷經脫水或脫氫。用以脫水或脫氫之第一熱處理可使用高溫氣體(諸如氮之惰性氣體或稀有氣體)經由快速熱退火(RTA)處理，或高於或等於500℃及低於或等於750℃之溫度(或低於或等於玻璃基板之應變點之溫度)之光執行達約大於或等於一分鐘及小於或等於十分鐘，較佳地以650℃執行達約大於或等於三分鐘及小於或等於六分鐘。經由RTA法，可以短時間執行脫水或脫氫；因此，可以高於玻璃基板應變點之溫度執行處理。請注意，熱處理之時序不侷限於此時序，而是可執行複數倍，例如，光刻步驟或沉積步驟之前或之後。
此處，氧化物半導體層423之表面部分經由第一熱處理而被晶化，因而成為具有包括奈米晶體的結晶區106。氧化物半導體層423的其餘區域為非結晶區，或由非結晶/非晶體及微晶之混合物組成，其中非結晶區滿佈微晶。請注意，結晶區106為部分氧化物半導體層423，且以下「氧化物半導體層423」包括結晶區106。
請注意，在本說明書中，在諸如氮之惰性氣體或稀有氣體之氣體中之熱處理稱為用以脫水或脫氫之熱處理。在本說明書中，「脫水」或「脫氫」並非指以熱處理僅排除H2 或H2 O。為求方便，H、OH等之排除亦稱為「脫水或脫氫」。
此外，當溫度從氧化物半導體層歷經脫水或脫氫之加熱溫度T下降時，重要的是以氧化物半導體層未暴露於空氣之方式，避免經由使用已用於脫水或脫氫之相同熔爐而讓水或氫進入。當使用經由將氧化物半導體層改變為低電阻氧化物半導體層所獲得之氧化物半導體層形成薄膜電晶體時，即，n型(例如n- 型或n+ 型)氧化物半導體層經由執行脫水或脫氫，及經由將低電阻氧化物半導體層改變為高電阻氧化物半導體層，使得氧化物半導體層成為i型氧化物半導體層，薄膜電晶體之臨界值電壓為正，使得體現具有所謂正常關屬性之切換元件。對用於顯示裝置而言，較佳的是薄膜電晶體中形成具儘可能接近0 V之正臨界值電壓之通道。若薄膜電晶體之臨界值電壓為負，便傾向於具有所謂正常開屬性；換言之，當閘極電壓為0 V時，電流流經源極電極與汲極電極之間。在主動式矩陣顯示裝置中，電路中所包括之薄膜電晶體的電氣特性是重要的，且顯示裝置之效能取決於電氣特性。尤其，在薄膜電晶體之電氣特性中，臨界值電壓(Vth )是重要的。當場效移動率為高，而臨界值電壓值高或位於負側時，便難以控制電路。若薄膜電晶體具有高臨界值電壓，且臨界值電壓之絕對值為大，薄膜電晶體便無法執行TFT切換功能，並可能於以低電壓驅動薄膜電晶體時成為負載。若為n通道薄膜電電晶體，較佳的是在正電壓應用做為閘極電壓之後，通道形成且汲極電流流動。通道未形成除非驅動電壓提升之電晶體，及當施予負電壓時通道形成且汲極電流流動之電晶體，均為不適用於電路之薄膜電晶體。
此外，溫度從加熱溫度T下降之氣體可被切換而與溫度上升至加熱溫度T之氣體不同。例如，冷卻係在執行脫水或脫氫之熱處理的熔爐中執行，同時熔爐填注高純度氧氣、高純度N2 O氣或超乾燥空氣(具有低於或等於-40℃之露點，較佳地為低於或等於-60℃)，而不暴露於空氣。
請注意，在第一熱處理中，較佳的是氣體中不包含水、氫等。另一方面，被引入熱處理設備之惰性氣體的純度較佳地為大於或等於6N(99.9999%)，更佳地為大於或等於7N(99.99999%)(即，雜質濃度為小於或等於1 ppm，較佳地為小於或等於0.1 ppm)。
若在惰性氣體中執行熱處理，氧化物半導體層便改變為缺氧氧化物半導體層，使得氧化物半導體層經由熱處理而成為低電阻氧化物半導體層(即，n型(例如n- 型)氧化物半導體層)。之後，經由形成接觸氧化物半導體層之氧化物絕緣層，氧化物半導體層便被製成超氧狀態。因而，氧化物半導體層被製成i型；即，氧化物半導體層改變為高電阻氧化物半導體層。因此，可形成具有有利的電氣特性之高度可靠薄膜電晶體。
依據第一熱處理之狀況或氧化物半導體層之材料，氧化物半導體層可部分晶化。經由第一熱處理，氧化物半導體層423被改變為缺氧型，且其電阻降低。在第一熱處理之後，載子濃度高於剛在膜形成之後之氧化物半導體膜的載子濃度，使得氧化物半導體層較佳地具有大於或等於1x 1018 /cm3 之載子濃度。
氧化物半導體層之第一熱處理可於氧化物半導體膜被處理為島形氧化物半導體層之前執行。在此狀況下，基板被取出熱處理設備，並於第一熱處理之後執行第二光刻步驟。結晶區並未形成於島形氧化物半導體層423之側面部分，且結晶區106僅形成於氧化物半導體層423之上層部分。
其次，在第三光刻步驟中，形成抗蝕罩，並經由蝕刻移除不必要部分，而形成接觸孔，抵達使用與閘極電極層421a相同材料而形成之佈線或電極層(詳圖2B)。提供接觸孔而直接連接之後形成之導電膜。例如，當驅動電路部中閘極電極層直接接觸源極或汲極電極層之薄膜電晶體形成時，或當電性連接至端子部之閘極佈線的端子形成時，接觸孔形成。
其次，氧化物絕緣膜經由濺鍍法而形成於氧化物半導體層423及閘極絕緣層402之上；接著，在第四光刻步驟中，抗蝕罩形成並於其上執行選擇性蝕刻，以形成氧化物絕緣層426a、426b、426c及426d。之後，移除抗蝕罩(詳圖2C)。在此階段，於氧化物半導體層中形成與氧化物絕緣層426a接觸之區域。在此區域內，與具閘極絕緣層插入其間之閘極電極層重疊，亦與氧化物絕緣層426a重疊之區域，為通道形成區。此外，在第四光刻步驟中，亦形成接觸孔，抵達第一端子421c。
氧化物絕緣膜可酌情以一種方法，諸如濺鍍法，而形成為至少大於或等於1 nm之厚度，藉此諸如濕氣或氫之雜質不致混入氧化物絕緣膜。在本實施例中，經由濺鍍法形成氧化矽膜，做為氧化物絕緣膜。膜沉積中基板溫度可高於或等於室溫，及低於或等於300℃；在本實施例中，基板溫度為100℃。氧化矽膜之沉積可經由濺鍍法而於稀有氣體(典型為氬氣)、氧氣或包含稀有氣體(典型為氬氣)及氧之氣體中執行。有關靶，可使用氧化矽靶或矽靶。例如，基於使用矽靶，便可經由濺鍍法於氧及稀有氣體之氣體中形成氧化矽膜。由於氧化物絕緣膜經形成而接觸電阻降低之氧化物半導體層，使用未包括諸如水、氫離子及OH- 之雜質，並阻擋該等雜質從外部進入的無機絕緣膜。典型地使用氧化矽膜、氮氧化矽膜、氧化鋁膜、氧氮化鋁膜等。
在本實施例中，膜沉積是經由脈衝DC濺鍍法並使用柱狀聚晶摻雜硼之矽靶而予執行，其具有6N純度(具0.01 Ω‧cm電阻係數)，其中基板與靶之間距離(T-S距離)為89 mm，壓力為0.4 Pa，直流(DC)電源為6 kW，及氣體為氧氣(氧流比例為100%)。其膜厚度為300 nm。
其次，導電膜係經由濺鍍法、真空蒸發法等，並使用金屬材料而於氧化物半導體層423之上形成。有關導電膜之材料，可使用類似於閘極電極層421a之材料。
在本實施例中，形成導電膜，其中第一至第三導電膜相堆疊。例如，第一導電膜及第三導電膜係使用耐熱導電材料之鈦而予形成，而第二導電膜係使用包含釹之鋁合金而予形成。該等結構可減少凸起之產生，並利用鋁的低電阻屬性。儘管在本實施例中使用第一至第三導電膜之三層結構，但本發明之一實施例不侷限於此。可使用單層結構、雙層結構、或四或更多層之堆疊層結構。可使用包括雙層、四或更多層之結構。例如，可使用鈦膜之單層結構，或包含矽之鋁膜的單層結構。
請注意，於導電膜沉積於氧化物半導體層之上並與其接觸時，其表面部分具有包括奈米晶體之密集結晶區106，由於沉積或經由沉積之熱造成之結晶區的損壞，製造了有時為非結晶之半導體層的結晶區106。然而，在本實施例所說明之薄膜電晶體的製造方法中，提供做為通道保護層並與將成為氧化物半導體層之通道形成區之區域接觸的氧化物絕緣層426a，藉此至少在通道形成區中氧化物半導體層423之表面部分(第五區)可具有結晶區106。
其次，在第五光刻步驟中，形成抗蝕罩並經由蝕刻移除不必要部分，以形成源極及汲極電極層425a及425b及連接電極429。濕式蝕刻或乾式蝕刻被用做此時之蝕刻法。例如，當第一導電膜及第三導電膜係使用鈦形成，及第二導電膜係使用包含釹之鋁合金形成時，可使用過氧化氫溶液或加熱的鹽酸做為蝕刻劑而執行濕式蝕刻。
經由此蝕刻步驟，部分蝕刻氧化物半導體層423，使得源極電極層425a與氧化物絕緣層426a之間之第三區424c，及汲極電極層425b與氧化物絕緣層426a之間之第四區424d，各具有小於與源極電極層425a重疊之第一區424a、與氧化物絕緣層426a重疊之第五區424e，及與汲極電極層425b重疊之第二區424b的厚度(詳圖2D)。請注意，氧化物半導體層423之第五區424e係由氧化物絕緣層426a保護，以致不受蝕刻，因而至少通道形成區中表面部分具有包括奈米晶體之密集結晶區。在通道形成區中，氧化物半導體層之表面部分位於背通道側，且結晶區可抑制寄生通道之產生。
此外，藉由第五光刻步驟，連接電極429經由形成於閘極絕緣層中之接觸孔，而直接連接至端子部之第一端子421c。儘管未描繪，驅動電路之薄膜電晶體的源極或汲極佈線及閘極電極經由與上述步驟之相同步驟而彼此直接連接。
其次，形成覆蓋薄膜電晶體470之氧化物絕緣層428(詳圖2E)。有關氧化物絕緣層428，使用經由濺鍍法等形成之氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜或氧化鉭膜而形成氧化物絕緣層。
氧化物絕緣膜可的情以一種方法而予形成，諸如濺鍍法，藉此諸如水或氫之雜質不致混入氧化物絕緣膜。在本實施例中，經由濺鍍法形成氧化矽膜，做為氧化物絕緣膜。膜沉積中基板溫度可高於或等於室溫，及低於或等於300℃；在本實施例中，基板溫度為100℃。為避免諸如水或氫之雜質於膜沉積中進入，較佳的是在膜沉積之前，以高於或等於150℃及低於或等於350℃之溫度在減壓下，執行預烘達大於或等於二分鐘及小於或等於十分鐘，以形成氧化物絕緣層而未暴露於空氣。氧化矽膜之沉積可以濺鍍法而於稀有氣體(典型為氬氣)、氧氣或稀有氣體(典型為氬氣)及氧之氣體中執行。有關靶，可使用氧化矽靶或矽靶。例如，基於使用矽靶，便可以濺鍍法於氧及稀有氣體中形成氧化矽膜。對經形成而接觸其電阻降低之氧化物半導體層的氧化物絕緣層而言，較佳地使用未包含諸如水、氫離子及OH- 之雜質，並阻擋該等雜質從外部進入的無機絕緣膜。
在本實施例中，膜沉積是以脈衝DC濺鍍法並使用柱狀聚晶摻雜硼之矽靶而予執行，其具有6N之純度(具0.01Ω‧cm電阻係數)，其中在基板與靶之間距離(T-S距離)為89 mm，壓力為0.4 Pa，直流(DC)電源為6 kW，及氣體為氧氣(氧流比例為100%)。其膜厚度為300 nm。
其次，第二熱處理是在惰性氣體或氮氣中執行(較佳地為高於或等於200℃及低於或等於400℃之溫度，例如高於或等於250℃及低於或等於350℃)。例如，第二熱處理在氮氣中250℃下執行達一小時。另一方面，如第一熱處理中，可以高溫短時間執行RTA處理。經由第二熱處理，氧化物絕緣層及與氧化物絕緣層重疊之氧化物半導體層，經加熱而彼此接觸。請注意，經由第二熱處理，其電阻經由第一熱處理而減少之氧化物半導體層423處於超氧狀態，並可改變為高電阻氧化物半導體層(i型氧化物半導體層)。
在本實施例中，於形成氧化矽膜之後執行第二熱處理；然而，熱處理之時序不侷限於剛形成氧化矽膜後之時序，只要在氧化矽膜形成之後即可。
若源極電極層425a及汲極電極層425b係使用耐熱材料形成，便可以第二熱處理之時序執行第一熱處理之步驟使用狀況。在此狀況下，一旦氧化矽膜形成後便可執行熱處理。
接著，在第六光刻步驟中，形成抗蝕罩並蝕刻氧化物絕緣層428，使得形成抵達汲極電極層425b之接觸孔。此外，亦經由此蝕刻而形成抵達連接電極429之接觸孔。
其次，於抗蝕罩移除之後形成透光導電膜。透光導電膜係以濺鍍法、真空蒸發法等，使用氧化銦(In2 O3 )、氧化銦及錫氧化物之合金(In2 O3 -SnO2 ，以下縮寫為ITO)等予以形成。該等材料係以鹽酸基溶液蝕刻。請注意，由於特別是蝕刻ITO中極可能產生殘渣，可使用氧化銦及鋅氧化物之合金(In2 O3 -ZnO)，以改進蝕刻加工性能。
其次，在第七光刻步驟中，形成抗蝕罩，並經由蝕刻移除不必要部分，以形成像素電極層110。
在第七光刻步驟中，以電容器部中之閘極絕緣層402、氧化物絕緣層426b及氧化物絕緣層428形成儲存電容器，其用做電介質、電容器佈線421b及像素電極層110。
此外，在第七光刻步驟中，以抗蝕罩覆蓋第一端子421c，且透光導電膜128留在端子部中。透光導電膜128做為連接至軟性印刷電路(FPC)之電極或佈線。透光導電膜128形成於直接連接至第一端子421c之連接電極429之上，為做為閘極佈線之輸入端子的連接終端電極。儘管未描繪，做為源極佈線之輸入端子的連接終端電極亦於此時形成。
圖4A1及4A2分別為本階段之閘極佈線端子部的截面圖及其平面圖。圖4A1為沿圖4A2之線C1-C2的截面圖。在圖4A1中，形成於氧化物絕緣層428上之透光導電膜415為連接終端電極，其做為輸入端子。此外，在圖4A1中，在端子部中，由閘極佈線相同材料形成之第一端子411及由源極佈線相同材料形成之連接電極412彼此重疊，並具閘極絕緣層402插入其間，且直接電性連接。此外，連接電極412及透光導電層415經由形成於氧化物絕緣層428中之接觸孔而彼此直接連接。
圖4B1及4B2分別為源極佈線端子部之截面圖及其平面圖。圖4B1為沿圖4B2之線C3-C4的截面圖。在圖4B1中，形成於氧化物絕緣層428上之透光導電膜418為連接終端電極，其做為輸入端子。此外，在圖4B1中，在端子部中，由閘極佈線相同材料形成之電極416置於下部，與電性連接至源極佈線之第二端子414重疊，並具閘極絕緣層402插入其間。電極416未電性連接至第二端子414，且當電極416之電位設定為不同於第二端子414之電位時，諸如GND電位或0 V，或電極416設定為浮動狀態時，可形成避免雜訊或靜電之電容器。第二端子414電性連接至透光導電膜418，並具氧化物絕緣層428插入其間。
依據像素密度而提供複數閘極佈線、源極佈線及電容器佈線。而且在端子部中，配置與閘極佈線相同電位之複數第一端子、與源極佈線相同電位之複數第二端子、與電容器佈線相同電位之複數第三端子等。各端子之數量可為任何數量，且端子之數量可由從業者酌情決定。
經由該些七項光刻步驟，因而可使用七個光罩而完成通道保護薄膜電晶體470及儲存電容器部。該些電晶體及儲存電容器以相應於各像素之矩陣配置，以形成像素部，藉此並可獲得主動式矩陣顯示裝置中所包括之基板之一。在本說明書中，為求方便，該等基板稱為主動式矩陣基板。
若製造主動式矩陣液晶顯示裝置，提供具相對電極之主動式矩陣基板及相對基板彼此黏合，並具液晶層插入其間。請注意，電性連接至相對基板上相對電極之共同電極係提供於主動式矩陣基板之上，且電性連接至共同電極之第四端子係提供於端子部中。提供第四端子使得共同電極被設定為固定電位，諸如GND電位或0 V。
本實施例之像素結構不侷限於圖3中像素結構。例如，像素電極可與鄰近像素之閘極佈線重疊，且保護絕緣膜及閘極絕緣層插入其間，以形成無電容器佈線之儲存電容器。在此狀況下，可省略電容器佈線及連接至電容器佈線之第三端子。
再另一方面，如圖5A及5B中所描繪，源極電極層425a及汲極電極層425b可位於做為通道保護層之氧化物絕緣層456a上並與其重疊。在此狀況下，當源極電極層425a及汲極電極層425b形成圖案時，氧化物半導體層便未蝕刻，因此，氧化物半導體層中便未形成較薄區域。換言之，氧化物半導體層具有與源極電極層425a重疊之第一區424a，與汲極電極層425b重疊之第二區424b，及為通道形成區之第五區424e，均具有相同厚度。
再另一方面，可使用薄膜電晶體490，其中在氧化物半導體層之第五區424e中為非結晶或由非結晶/非晶體及微晶之混合物組成之區域，其厚度小於圖22A中所描繪之第三區424c及第四區424d之厚度(即，第五區424e中結晶區與為非結晶或由非結晶/非晶體及微晶之混合物組成之區域之間之介面，位於第三區424c及第四區424d之最外表面之上)。經由調整第一熱處理之加熱溫度或加熱時間，使得氧化物半導體層之結晶區的深度極淺，而可獲得具有該等結構之薄膜電晶體490。經由使用圖22A中所描繪之薄膜電晶體490的結構，可降低關閉電流。
圖22A中所描繪之通道保護薄膜電晶體490的通道長度L，等於平行於載子流動之方向的氧化物絕緣層426a之寬度。應注意的是，在圖22A中所描繪之薄膜電晶體490中，第三區之通道長度方向之寬度L3 與第四區之通道長度方向之寬度L4 的總和是固定的，然而氧化物半導體層之第三區之通道長度方向之寬度L3 不必要等於第四區之通道長度方向之寬度L4 。
可替代地使用具有一種結構之薄膜電晶體430，其中氧化物半導體層之第一至第五區424a至424e，如圖22B中所描繪，於其表面部分具有結晶區。經由利用圖22B中所描繪之薄膜電晶體430的結構，可提升開啟電流。
選自薄膜電晶體430、450、470及490之具有不同結構之薄膜電晶體，可形成於一基板之上。請注意，若像素部及驅動電路係形成於一基板之上，對用於像素部之薄膜電晶體而言，需要卓越的切換特性，而對用於驅動電路之薄膜電晶體而言，高操作速度較佳；例如，如圖22C中所描繪，薄膜電晶體430可置於驅動電路部中，及薄膜電晶體490可置於像素部中。置於驅動電路部中之薄膜電晶體430可提升開啟電流，因而適於需要高電流驅動能力之應用。置於像素部中之薄膜電晶體490可降低關閉電流，因而當用做像素部中切換元件時可改進對比。另一方面，如圖22D中所描繪，薄膜電晶體450可置於驅動電路部中，而具低關閉電流之薄膜電晶體470較佳地置於像素部中。再另一方面，儘管未描繪，薄膜電晶體430及薄膜電晶體470可分別置於驅動電路部及像素部中，或薄膜電晶體450及薄膜電晶體490可分別置於驅動電路部及像素部中。
請注意，在每一薄膜電晶體430、450、470及490中，閘極絕緣層402與氧化物半導體層423之間彼此接觸之介面為非結晶，或由非結晶/非晶體及微晶之混合物組成，且至少與氧化物絕緣層426a接觸之氧化物半導體層的表面部分具有結晶區。
在主動式矩陣液晶顯示裝置中，顯示型樣係經由矩陣配置之驅動像素電極而形成於螢幕上。具體地，將電壓應用於所選擇像素電極與相應於像素電極之相對電極之間，使得設於像素電極與相對電極之間的液晶層光學調變，且此光學調變經觀看者感知為顯示型樣。
在顯示液晶顯示裝置之移動影像中，存在一個問題，其中液晶分子本身的長響應時間造成後像或移動影像模糊。為改進液晶顯示裝置之移動影像特性，使用稱為黑色插入之驅動法，其中每一其他訊框期間整個螢幕顯示黑色。
此外，存在另一驅動技術，其為所謂雙訊框速率驅動。在雙訊框速率驅動中，垂直同步頻率設定為通常垂直同步頻率的1.5倍或更多，較佳地為2倍或更多，藉此提升響應速度，並選擇將被寫入之色調，用於經劃分而獲得之每一訊框中之每一複數域。
再另一方面，為改進液晶顯示裝置之移動影像特性，可使用一種驅動法，其中複數發光二極體(LED)或複數EL光源被用於形成平面光源做為背光，且平面光源之每一光源係獨立地以脈衝方式於一訊框期間驅動。可使用三或更多種LED，或可使用發射白光之LED。由於可獨立地控制複數LED，LED之發光時序可與液晶層之光學調變時序同步。依據本驅動法，LED可部分關閉；因此，特別是若顯示螢幕上具有佔據大塊黑色顯示區之影像，可獲得減少電力損耗之效果。
經由結合該些驅動法，相較於習知液晶顯示裝置，可改進諸如移動影像特性之液晶顯示裝置的顯示特性。
本實施例中所獲得之n通道電晶體包括通道形成區中In-Ga-Zn-O基膜，並具有良好動態特性。因而，該些驅動法可組合應用於本實施例之電晶體。
在製造發光顯示裝置中，有機發光元件之一電極(亦稱為陰極)被設定為低電源電位，諸如GND電位或0 V；因而，提供端子部而具用於將陰極設定為諸如GND電位或0 V之低電源電位的第四端子。亦在製造發光顯示裝置中，除了源極佈線及閘極佈線外，提供電源線。因此，提供端子部而具電性連接至電源線之第五端子。
經由上述步驟，高度可靠之薄膜電晶體可具有有利之電氣特性，並可提供包括薄膜電晶體之顯示裝置。
本實施例中所說明之薄膜電晶體，為使用氧化物半導體層之薄膜電晶體。至少通道形成區中氧化物半導體層之表面部分具有結晶區，而氧化物半導體層之其餘部分可為非結晶，或由非結晶/非晶體及微晶之混合物所組成，使得薄膜電晶體可抑制寄生通道之產生。
請注意，本實施例中所說明之結構可用於酌情與其他實施例中所說明之任一結構相組合。
[實施例2]
在本實施例中，參照圖6A至6E說明不同於實施例1之顯示裝置的製造程序範例。請注意，在本實施例中，與實施例1中相同部分，及具有類似於實施例1中功能之部分，可如實施例1中處理，且如實施例1中相同或類似之步驟，可如實施例1中執行。因而，省略重複說明。
首先，於具有絕緣表面之基板400上，用於形成包括閘極電極層421a、電容器佈線421b及第一端子421c之閘極佈線的導電膜，係藉由濺鍍法或真空蒸發法而予形成。其次，在導電膜形成於基板400的整個表面之後，於第一光刻步驟中，形成抗蝕罩，並藉由蝕刻而移除不必要部分，以形成佈線及電極(閘極佈線包括閘極電極層421a、電容器佈線421b及第一端子421c)。
其次，於閘極電極層421a、電容器佈線421b及第一端子421c之上，形成閘極絕緣層402；接著，於閘極絕緣層402之上，形成氧化物半導體膜103為大於或等於5 nm及小於或等於200 nm之厚度，較佳地為大於或等於10 nm及小於或等於40 nm。請注意，上述步驟可如實施例1中執行。
其次，藉由濺鍍法而於氧化物半導體膜103之上，形成氧化物絕緣膜105；接著，在第二光刻步驟中，形成抗蝕罩，並於其上執行選擇性蝕刻，使得以形成抵達第一端子421c之接觸孔(詳圖6A)。氧化物絕緣膜105可以類似於將成為實施例1中所說明之氧化物絕緣層426a的氧化物絕緣膜之方式予以形成。
接著，氧化物半導體膜103歷經脫水或脫氫。脫水或脫氫之第一熱處理可經由使用高溫氣體(諸如氮之惰性氣體或稀有氣體)或高於或等於500℃及低於或等於750℃(或低於或等於玻璃基板之應變點的溫度)之光，執行快速熱退火(RTA)處理達約大於或等於一分鐘及小於或等於十分鐘，較佳地以650℃達約大於或等於三分鐘及小於或等於六分鐘。經由RTA處理，脫水或脫氫可於短時間內執行；因此，可以高於玻璃基板之應變點的溫度執行處理。請注意，熱處理之時序不限於此時序，並可於例如光刻步驟或沉積步驟之前或之後執行複數次。
此處，氧化物半導體膜103之表面部分經由第一熱處理而結晶，因而成為具有包括奈米晶體之密集結晶區106。氧化物半導體膜103之其餘部分成為非結晶，或由非結晶/非晶體及微晶之混合物組成，其中非結晶區滿佈微晶。請注意，結晶區106為部分氧化物半導體膜103，且以下「氧化物半導體膜103」包括結晶區106。
此外，當溫度從氧化物半導體膜歷經脫水或脫氫之加熱溫度T下降時，重要的是以氧化物半導體層未暴露於空氣之方式，避免經由使用已用於脫水或脫氫之相同熔爐而讓水或氫進入。此外，溫度從加熱溫度T下降之氣體可被切換而與溫度上升至加熱溫度T之氣體不同。例如，冷卻係在執行脫水或脫氫之熱處理的熔爐中執行，同時熔爐填注高純度氧氣、高純度N2 O氣或超乾燥空氣(具有低於或等於-40℃之露點，較佳地為低於或等於-60℃)，而不暴露於空氣。
請注意，在第一熱處理中，較佳的是氣體中不包含水、氫等。另一方面，被引入熱處理設備之惰性氣體的純度較佳地為大於或等於6N(99.9999%)，更佳地為大於或等於7N(99.99999%)(即，雜質濃度為小於或等於1 ppm，較佳地為小於或等於0.1 ppm)。
經由第一熱處理，氧化物半導體膜103被改變為缺氧型，且其電阻降低。在第一熱處理之後，載子濃度高於剛在膜沉積之後之氧化物半導體膜的載子濃度，使得氧化物半導體膜較佳地具有大於或等於1 x 1018 /cm3 之載子濃度。
接著，在第三光刻步驟中，形成抗蝕罩，並經由選擇性蝕刻而形成氧化物絕緣層426a、426b、426c及426d。之後，移除抗蝕罩(詳圖6B)。此處，氧化物絕緣層426a做為薄膜電晶體之通道保護層。此外，在氧化物半導體膜103中，與氧化物絕緣層426a重疊之區域為於之後步驟成為通道形成區之區域。
接著，經由濺鍍法、真空蒸發法等，而於氧化物半導體膜103及氧化物絕緣層426a、426b、426c及426d之上形成使用金屬材料而形成之導電膜。有關導電膜之材料，可使用類似於閘極電極層421a之材料。
在本實施例中，形成導電膜，其中第一至第三導電膜相堆疊。例如，第一導電膜及第三導電膜係使用耐熱導電材料之鈦而予形成，而第二導電膜係使用包含釹之鋁合金而予形成。該等結構可減少凸起之產生，並利用鋁的低電阻特性。儘管在本實施例中使用第一至第三導電膜之三層結構，但本發明之一實施例不侷限於此。可使用單層結構、雙層結構、或四或更多層之堆疊層結構。可使用包括雙層、四或更多層之結構。例如，可使用鈦膜之單層結構，或包含矽之鋁膜的單層結構。
請注意，於導電膜沉積於氧化物半導體層之上並與其接觸時，其表面部分具有包括奈米晶體之密集結晶區106，由於沉積或經由沉積或熱造成之結晶區的損壞，製造了有時為非結晶之半導體層的結晶區106。然而，在本實施例所說明之薄膜電晶體的製造方法中，提供做為通道保護層並與將成為氧化物半導體層之通道形成區之區域接觸的氧化物絕緣層426a，藉此至少在通道形成區中氧化物半導體層423之表面部分可具有結晶區106。
其次，在第四光刻步驟中，形成抗蝕罩480a及480b並經由蝕刻移除不必要部分，使得形成導電層425及連接電極429(詳圖6C)。濕式蝕刻或乾式蝕刻被用做此時之蝕刻法。例如，當第一導電膜及第三導電膜係使用鈦形成，及第二導電膜係使用包含釹之鋁合金形成時，可使用過氧化氫溶液或加熱的鹽酸做為蝕刻劑而執行濕式蝕刻。
此外，經由第四光刻步驟，連接電極429經由形成於閘極絕緣層中之接觸孔，而直接連接至端子部之第一端子421c。儘管未描繪，源極或汲極佈線及驅動電路之薄膜電晶體的閘極電極經由上述步驟之相同步驟而彼此直接連接。
本實施例中抗蝕罩480a及480b亦可稱為具有凹部或凸部之抗蝕罩。換言之，抗蝕罩480a及480b可稱為具有具不同厚度之複數區域(此處為兩區域)之抗蝕罩。在抗蝕罩480a及480b中，具較大厚度之區域稱為凸部，及具較小厚度之區域稱為凹部。
在每一抗蝕罩480a及480b中，凸部經形成而相應於導電膜之區域，其之後將成為源極電極層或汲極電極層，而凹部經形成而相應於之後說明之島形氧化物半導體層的周邊部分。
本實施例中所說明之抗蝕罩可使用多色調遮罩而予形成。多色調遮罩為可以多位準光強度曝光之遮罩，且典型地係以三位準光強度執行曝光，以提供曝光區域、半曝光區域及未曝光區域。基於使用多色調遮罩，可經由曝光及顯影步驟而形成具複數厚度(典型為兩種同厚度)之抗蝕罩。因而，經由使用多色調遮罩，可減少抗蝕罩數量。
經由使用多色調遮罩曝光及顯影之後，可形成各具有具不同厚度之區域的抗蝕罩480a及480b。請注意，不侷限於此，可不具多色調遮罩而形成抗蝕罩480a及480b。
在使用抗蝕罩480a及480b而形成導電層425及連接電極429之後，便減少(縮小)抗蝕罩480a及480b以形成抗蝕罩482a、482b及482c。為減少(縮小)抗蝕罩480a及480b，可執行使用氧電漿等之拋光。經由減少(縮小)抗蝕罩，抗蝕罩480a之凹部消失並劃分為抗蝕罩482a及482b。此外，暴露抗蝕罩482a及482b之間之區域中的導電層425(未顯示)。
其次，使用抗蝕罩482a、482b及482c，蝕刻導電層425之暴露部分，及部分蝕刻連接電極429。因此，形成源極電極425a、汲極電極425b及島形氧化物半導體層423(詳圖6D)。
經由此蝕刻步驟，部分蝕刻氧化物半導體膜103，使得源極電極層425a與氧化物絕緣層426a之間之第三區424c，及汲極電極層425b與氧化物絕緣層426a之間之第四區424d，各具有小於下列之厚度：與源極電極層425a重疊之第一區424a、與汲極電極層425b重疊之第二區424b、及與氧化物絕緣層426a重疊之第五區424e。請注意，氧化物半導體層423之第五區424e係由氧化物絕緣層426a保護而未被蝕刻，因而至少在通道形成區中表面部分具有包括奈米晶體之密集結晶區。在通道形成區中，氧化物半導體層之表面部分位於背通道側，且結晶區可抑制寄生通道之產生。
每一第一區424a及第二區424b之厚度等於為通道形成區之第五區424e之厚度。
其次，形成覆蓋薄膜電晶體410之氧化物絕緣層428(詳圖6E)。有關氧化物絕緣層428，使用經由濺鍍法等形成之氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜或氧化鉭膜而形成氧化物絕緣層。
其次，第二熱處理是在惰性氣體或氮氣中執行(較佳地為高於或等於200℃及低於或等於400℃之溫度，例如高於或等於250℃及低於或等於350℃)。例如，第二熱處理在氮氣中250℃下執行達一小時。另一方面，如第一熱處理中，可以高溫短時間執行RTA處理。經由第二熱處理，氧化物絕緣層及與氧化物絕緣層重疊之氧化物半導體層，經加熱而彼此接觸。請注意，經由第二熱處理，其電阻經由第一熱處理而減少之氧化物半導體層423處於超氧狀態，並可改變為高電阻氧化物半導體層(i型氧化物半導體層)。
在本實施例中，於形成氧化矽膜之後執行第二熱處理；然而，熱處理之時序不侷限於剛形成氧化矽膜後之時序，只要在氧化矽膜形成之後即可。
若源極電極層425a及汲極電極層425b係使用耐熱材料形成，便可以第二熱處理之時序執行第一熱處理之步驟使用狀況。在此狀況下，一旦氧化矽膜形成後便可執行熱處理。
請注意，保護絕緣層可形成於氧化物絕緣層428之上。有關保護絕緣層，例如可經由RF濺鍍法而形成氮化矽膜。保護絕緣層係使用未包括諸如水、氫離子及OH- 之雜質，並阻擋該等雜質從外部進入的無機絕緣膜而予形成。使用氮化矽膜、氮化鋁膜、氮氧化矽膜、氧氮化鋁膜等。亦請注意的是，在氧化物絕緣層428之後，可連續形成保護絕緣層。
接著，在第五光刻步驟中，形成抗蝕罩並蝕刻氧化物絕緣層428，使得以形成抵達汲極電極層425b之接觸孔。此外，亦經由此蝕刻而形成抵達連接電極429之接觸孔。
其次，於抗蝕罩移除之後形成透光導電膜。透光導電膜係以濺鍍法、真空蒸發法等，使用氧化銦(In2 O3 )、氧化銦及錫氧化物之合金(In2 O3 -SnO2 ，以下縮寫為ITO)等予以形成。該等材料係以鹽酸基溶液蝕刻。請注意，由於特別是蝕刻ITO中極可能產生殘渣，可使用氧化銦及鋅氧化物之合金(In2 O3 -ZnO)，以改進蝕刻加工性能。
其次，在第六光刻步驟中，形成抗蝕罩，並經由蝕刻移除不必要部分，以形成像素電極層110。
在第六光刻步驟中，以電容器部中之閘極絕緣層402、氧化物半導體層、氧化物絕緣層426b及氧化物絕緣層428形成儲存電容器，其用做電介質、電容器佈線421b及像素電極層110。
此外，在第六光刻步驟中，以抗蝕罩覆蓋第一端子421c，且透光導電膜128留在端子部中。透光導電膜128做為連接至軟性印刷電路(FPC)之電極或佈線。透光導電膜128形成於直接連接至第一端子421c之連接電極429之上，為做為閘極佈線之輸入端子的連接終端電極。儘管未描繪，做為源極佈線之輸入端子的連接終端電極亦於此時形成。
經由該些六項光刻步驟，因而可使用六個光罩而完成通道保護薄膜電晶體410及儲存電容器部。
本實施例中所說明之薄膜電晶體為使用氧化物半導體層之薄膜電晶體。通道形成區中氧化物半導體層之表面部分具有結晶區，而氧化物半導體層之其餘部分可為非結晶，或由非結晶/非晶體及微晶之混合物組成。基於具有此結構之薄膜電晶體，可抑制寄生通道之產生；因此，可製造具有有利的電氣特性之高度可靠薄膜電晶體及顯示裝置。
請注意，本實施例中所說明之結構可用於酌情與其他實施例中所說明之任一結構相組合。
[實施例3]
在本實施例中，下列說明一範例其中至少部分驅動電路及將置於像素部中之薄膜電晶體形成於一基板之上。
置於像素部中之薄膜電晶體係依據實施例1或2而予形成。此外，實施例1或2中所說明之薄膜電晶體為n通道TFT。因而，可由驅動電路中n通道TFT構成之一些驅動電路形成於與像素部中薄膜電晶體的相同基板之上。
圖7A描繪主動式矩陣顯示裝置之區塊圖範例。像素部5301、第一掃描線驅動電路5302、第二掃描線驅動電路5303及信號線驅動電路5304提供於顯示裝置中基板5300之上。在像素部5301中，提供從信號線驅動電路5304延伸之複數信號線，及提供從第一掃描線驅動電路5302及第二掃描線驅動電路5303延伸之複數掃描線。請注意，在掃描線及信號線交叉之區域中，各具有顯示元件之像素以矩陣配置。此外，顯示裝置之基板5300經由軟性印刷電路(FPC)等之連接部，而連接至時序控制電路5305(亦稱為控制器或控制IC)。
在圖7A中，第一掃描線驅動電路5302、第二掃描線驅動電路5303及信號線驅動電路5304形成於像素部5301的相同基板5300上。因此，外部提供之諸如驅動電路等元件的數量減少，使得可降低成本。再者，若佈線係自基板5300外部提供之驅動電路延伸，可減少連接部中連接之數量，並可提升可靠性或產量。
請注意，例如時序控制電路5305供應第一掃描線驅動電路起始信號(GSP1)及掃描線驅動電路時脈信號(GCK1)予第一掃描線驅動電路5302。此外，時序控制電路5305供應例如第二掃描線驅動電路起始信號(GSP2)(亦稱為起始脈衝)及掃描線驅動電路時脈信號(GCK2)予第二掃描線驅動電路5303。信號線驅動電路起始信號(SSP)、信號線驅動電路時脈信號(SCK)、視訊信號資料(DATA)(亦簡稱為視訊信號)、及閂鎖信號(LAT)被供應予信號線驅動電路5304。請注意，每一時脈信號可為具不同相位之複數時脈信號，或可以反相時脈信號(CKB)供應。請注意，可省略第一掃描線驅動電路5302及第二掃描線驅動電路5303其中之一。
在圖7B中，具低驅動頻率之電路(例如第一掃描線驅動電路5302及第二掃描線驅動電路5303)係形成於像素部5301之相同基板5300上，及信號線驅動電路5304係形成於與具像素部5301之基板不同之另一基板上。相較於使用單晶半導體形成之電晶體，此結構使得可使用具有低場效移動率之薄膜電晶體而於基板5300上形成驅動電路。因此，可達成顯示裝置尺寸增加、步驟數量降低、成本降低及改進產量等。
實施例1及2中所說明之薄膜電晶體為n通道TFT。在圖8A及8B中，說明使用n通道TFT形成之信號線驅動電路的結構及作業範例。
信號線驅動電路包括移位暫存器5601及開關電路5602。開關電路5602包括複數開關電路5602_1至5602_N(N為自然數)。開關電路5602_1至5602_N各包括複數薄膜電晶體5603_1至5603_k(k為自然數)。說明薄膜電晶體5603_1至5603_k為n通道TFT之範例。
信號線驅動電路中連接關係係經由使用開關電路5602_1做為範例而予說明。薄膜電晶體5603_1至5603_k之第一端子分別連接至佈線5604_1至5604_k。薄膜電晶體5603_1至5603_k之第二端子分別連接至信號線S1至Sk。薄膜電晶體5603_1至5603_k之閘極連接至佈線5605_1。
移位暫存器5601具有連續輸出H位準信號(亦稱為H信號或高電源電位位準信號)予佈線5605_1至5605_N之功能，及連續選擇開關電路5602_1至5602_N之功能。
開關電路5602_1具有控制佈線5604_1至5604_k與信號線S1至Sk之間導通狀態(第一端子與第二端子之間導通)之功能，即，控制佈線5604_1至5604_k之電位是否供應予信號線S1至Sk之功能。以此方式，開關電路5602_1具有選擇器之功能。薄膜電晶體5603_1至5603_k具有控制佈線5604_1至5604_k與信號線S1至Sk之間導通狀態之功能，即，分別供應佈線5604_1至5604_k之電位予信號線S1至Sk之功能。以此方式，每一薄膜電晶體5603_1至5603_k做為開關。
請注意，視訊信號資料(DATA)被輸入至佈線5604_1至5604_k。視訊信號資料(DATA)通常為相應於影像資料或影像信號之類比信號。
其次，參照圖8B中時序圖說明圖8A中所描繪之信號線驅動電路之作業。在圖8B中，描繪信號Sout_1至 Sout_N及信號Vdata_1至Vdata_k之範例。信號Sout_1至Sout_N為移位暫存器5601之輸出信號範例，及信號Vdata_1至Vdata_k為分別輸入至佈線5604_1至5604_k之信號範例。請注意，顯示裝置中信號線驅動電路之一作業期間相應於一閘極選擇期間。例如，一閘極選擇期間被劃分為期間T1至TN。期間T1至TN為將視訊信號資料(DATA)寫入所選擇列之像素的期間。
在期間T1至TN中，移位暫存器5601連續輸出H位準信號至佈線5605_1至5605_N。例如，在期間T1，移位暫存器5601輸出高位準信號至佈線5605_1。接著，薄膜電晶體5603_1至5603_k被開啟，使得佈線5604_1至5604_k及信號線S1至Sk被導通。在此狀況下，資料(S1)至資料(Sk)分別被輸入佈線5604_1至5604_k。資料(S1)至資料(Sk)經由薄膜電晶體5603_1至5603_k分別被輸入至第一至第k行中所選擇列之像素。因而，在期間T1至TN中，視訊信號資料(DATA)連續以k行被寫入所選擇列之像素中。
經由將視訊信號資料(DATA)以複數行寫入像素，可減少視訊信號資料(DATA)之數量或佈線之數量。因此，可減少至外部電路之連接的數量。此外，經由每次將視訊信號以複數行被寫入像素，寫入時間可以延長，及可避免視訊信號的寫入短缺。
請注意，對移位暫存器5601及開關電路5602而言，可使用實施例1及2中所說明之薄膜電晶體而形成之電路。在此狀況下，移位暫存器5601中所包括之所有電晶體可僅為n通道電晶體或僅為p通道電晶體。
將說明掃描線驅動電路之結構。掃描線驅動電路包括移位暫存器。此外，掃描線驅動電路有時可包括位準移位器、緩衝器等。在掃描線驅動電路中，當時脈信號(CLK)及起始脈衝信號(SP)被輸入至移位暫存器時，產生選擇信號。所產生之選擇信號經由緩衝器而被緩衝及放大，且結果信號被供應予相應掃描線。一線之像素中電晶體的閘極電極被連接至掃描線。由於一線之像素中電晶體必須同時被開啟，故使用可饋送大量電流之緩衝器。
參照圖9A至9C與圖10A及10B，說明用於部分掃描線驅動電路及/或信號線驅動電路之移位暫存器之一模式。
移位暫存器包括第一至第N脈衝輸出電路10_1至10_N(N為大於或等於3之自然數)(詳圖9A)。在圖9A中所描繪之移位暫存器中，第一時脈信號CK1、第二時脈信號CK2、第三時脈信號CK3及第四時脈信號CK4分別從第一佈線11、第二佈線12、第三佈線13及第四佈線14供應予第一至第N脈衝輸出電路10_1至10_N。起始脈衝SP1(第一起始脈衝)從第五佈線15輸入至第一脈衝輸出電路10_1。來自先前級之脈衝輸出電路的信號(該信號稱為先前級信號OUT(n-1))，被輸入至第二或後續級之第n脈衝輸出電路10_n(n為大於或等於2並小於或等於N之自然數)。來自第一脈衝輸出電路10_1後兩級之第三脈衝輸出電路10_3的信號，亦被輸入至第一脈衝輸出電路10_1。以類似方式，來自第n脈衝輸出電路10_n後兩級之第(n+2)脈衝輸出電路10_(n+2)的信號(該信號稱為後續級信號OUT(n+2))，被輸入至第二或後續級之第n脈衝輸出電路10_n。因而，各級之脈衝輸出電路輸出將被輸入至後續各級之脈衝輸出電路及/或各脈衝輸出電路前兩級之脈衝輸出電路的第一輸出信號(OUT(1)(SR)至OUT(N)(SR))，及電性連接至其他佈線等的第二輸出信號(OUT(1)至OUT(N))。請注意，如圖9A中所描繪，由於後續級信號OUT(n+2)未輸入至移位暫存器之最後兩級，來自第六佈線16之第二起始脈衝SP2及來自第七佈線17之第三起始脈衝SP3例如可分別輸入至最後級之前級及最後級。另一方面，移位暫存器中產生之信號可附加輸入。例如，可使用一種結構，其中提供第(n+1)脈衝輸出電路10(n+1)及第(n+2)脈衝輸出電路10(n+2)，其不影響輸出至像素部之脈衝(這種電路亦稱為虛擬級)，使得從虛擬級產生做為第二起始脈衝之信號(SP2)及做為第三起始脈衝之信號(SP3)。
請注意，時脈信號(CK)為一種信號，在H位準信號與L位準信號(亦稱為L信號或低電源電位位準信號)之間以規律間隔交替。此處，第一至第四時脈信號(CK1)至(CK4)連續延遲1/4週期。在本實施例中，經由使用第一至第四時脈信號(CK1)至(CK4)，而執行脈衝輸出電路之驅動控制等。儘管時脈信號有時亦用做GCK或SCK，取決於時脈信號輸入哪一驅動電路，此處以CK說明時脈信號。
第一輸入端子21、第二輸入端子22及第三輸入端子23電性連接至第一至第四佈線11至14之任一。例如，在圖9A中，第一脈衝輸出電路10_1之第一輸入端子21電性連接至第一佈線11，第一脈衝輸出電路10_1之第二輸入端子22電性連接至第二佈線12，及第一脈衝輸出電路10_1之第三輸入端子23電性連接至第三佈線13。此外，第二脈衝輸出電路10_2之第一輸入端子21電性連接至第二佈線12，第二脈衝輸出電路10_2之第二輸入端子22電性連接至第三佈線13，及第二脈衝輸出電路10_2之第三輸入端子23電性連接至第四佈線14。
第一至第N脈衝輸出電路10_1至10_N各包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26及第二輸出端子27(參照圖9B)。在第一脈衝輸出電路10_1中，第一時脈信號CK1被輸入至第一輸入端子21，第二時脈信號CK2被輸入至第二輸入端子22，第三時脈信號CK3被輸入至第三輸入端子23，起始脈衝被輸入至第四輸入端子24，後續級信號OUT(3)被輸入至第五輸入端子25，第一輸出端子26輸出第一輸出信號OUT(1)(SR)，及第二輸出端子27輸出第二輸出信號OUT(1)。
其次，參照圖9C說明圖9B中所描繪之脈衝輸出電路的特定電路結構範例。
圖9C中所描繪之脈衝輸出電路包括第一至第十一電晶體31至41。除了第一至第五輸入端子21至25、第一輸出端子26及第二輸出端子27外，信號或電源電位從供應第一高電源電位VDD之電源線51、供應第二高電源電位VCC之電源線52、及供應低電源電位VSS之電源線53供應予第一至第十一電晶體31至41。此處，圖9C中所描繪之電源線之電源電位間的關係設定如下：第一高電源電位VDD高於或等於第二高電源電位VCC，及第二高電源電位VCC高於第三低電源電位VSS。儘管第一至第四時脈信號(CK1)至(CK4)為於H位準與L位準之間以規律間隔交替之信號，當時脈信號為H位準時電位為VDD，及當時脈信號為L位準時電位為VSS。請注意，電源線51之電位VDD高於電源線52之電位VCC，使得不影響操作，應用於電晶體閘極電極之電位可為低，可減少電晶體臨界值電壓偏移，及可抑制電晶體惡化。
在圖9C中，第一電晶體31之第一端子電性連接至電源線51，第一電晶體31之第二端子電性連接至第九電晶體39之第一端子，及第一電晶體31之閘極電極電性連接至第四輸入端子24。第二電晶體32之第一端子電性連接至電源線53，第二電晶體32之第二端子電性連接至第九電晶體39之第一端子，及第二電晶體32之閘極電極電性連接至第四電晶體34之閘極電極。第三電晶體33之第一端子電性連接至第一輸入端子21，及第三電晶體33之第二端子電性連接至第一輸出端子26。第四電晶體34之第一端子電性連接至電源線53，及第四電晶體34之第二端子電性連接至第一輸出端子26。第五電晶體35之第一端子電性連接至電源線53，第五電晶體35之第二端子電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極，及第五電晶體35之閘極電極電性連接至第四輸入端子24。第六電晶體36之第一端子電性連接至電源線52，第六電晶體36之第二端子電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極，及第六電晶體36之閘極電極電性連接至第五輸入端子25。第七電晶體37之第一端子電性連接至電源線52，第七電晶體37之第二端子電性連接至第八電晶體38之第二端子，及第七電晶體37之閘極電極電性連接至第三輸入端子23。第八電晶體38之第一端子電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極，及第八電晶體38之閘極電極電性連接至第二輸入端子22。第九電晶體39之第一端子電性連接至第一電晶體31之第二端子及第二電晶體32之第二端子，第九電晶體39之第二端子電性連接至第三電晶體33之閘極電極及第十電晶體40之閘極電極，及第九電晶體39之閘極電極電性連接至電源線52。第十電晶體40之第一端子電性連接至第一輸入端子21，第十電晶體40之第二端子電性連接至第二輸出端子27，及第十電晶體40之閘極電極電性連接至第九電晶體39之第二端子。第十一電晶體41之第一端子電性連接至電源線53，第十一電晶體41之第二端子電性連接至第二輸出端子27，及第十一電晶體41之閘極電極電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極。
在圖9C中，第三電晶體33之閘極電極、第十電晶體40之閘極電極及第九電晶體39之第二端子相連接部分稱為節點A。第二電晶體32之閘極電極、第四電晶體34之閘極電極、第五電晶體35之第二端子、第六電晶體36之第二端子、第八電晶體38之第一端子及第十一電晶體41之閘極電極相連接部分稱為節點B(詳圖10A)。
請注意，薄膜電晶體為具有閘極、汲極及源極之至少三端子的元件。薄膜電晶體具有汲極區與源極區之間的通道區，且電流可流經汲極區、通道區及源極區。此處，由於薄膜電晶體之源極及汲極可依據薄膜電晶體之結構、作業狀況等而改變，難以定義何者為源極或汲極。因此，做為源極或汲極之區有時不稱為源極或汲極。在此狀況下，例如，源極及汲極之一可稱為第一端子，而其另一可稱為第二端子。
此處，圖10B描繪移位暫存器之時序圖，其中提供圖10A中所描繪之複數脈衝輸出電路。請注意，在圖10B中，當移位暫存器為掃描線驅動電路時，期間61為垂直折回期間，及期間62為閘極選擇期間。
請注意，如圖10A中所描繪，當提供第九電晶體39，其具有應用第二電源電位VCC之閘極時，於自我啟動操作之前及之後具有下列優點。
無其中第二電源電位VCC供應予閘極電極之第九電晶體39，當節點A之電位經由自我啟動操作而上升時，第一電晶體31之第二端子的源極之電位便上升至高於第一電源電位VDD之值。接著，第一電晶體31之源極被切換為第一端子側，即電源線51側。因此，在第一電晶體31中，應用大量偏壓，因而顯著壓力便施予閘極與源極之間及閘極與汲極之間，此可能造成電晶體惡化。當提供第二電源電位VCC供應予閘極電極之第九電晶體39時，節點A之電位經由自我啟動操作而上升，但同時可避免第一電晶體31之第二端子的電位上升。換言之，具第九電晶體39，可降低施予第一電晶體31之閘極與源極之間的負偏壓。因此，具本實施例中電路結構，可減少施予第一電晶體31之閘極與源極之間的負偏壓，使得可抑制因壓力造成之第一電晶體31惡化。
請注意，可提供第九電晶體39，置於第九電晶體39經由第一端子及第二端子而連接於第一電晶體31之第二端子與第三電晶體33之閘極之間的任一位置。當移位暫存器包括本實施例中複數脈衝輸出電路時，在具有較掃描線驅動電路更多級之信號線驅動電路中，可省略第九電晶體39，此乃電晶體數量減少之優點。
請注意，當氧化物半導體用於第一至第十一電晶體31至41之半導體層時，可減少薄膜電晶體之關閉狀態電流，可提升開啟狀態電流及場效移動率，及可減少惡化程度，藉此減少電路故障。比較使用氧化物半導體形成之電晶體與使用非結晶矽形成之電晶體，經由應用高電位予閘極電極之電晶體的惡化程度低。因此，當第一電源電位VDD供應予供應第二電源電位VCC之電源線時，可獲得類似作業，且設於電路之間之電源線數量可減少；因此，電路尺寸可減少。
請注意，當連接關係改變，使得從第三輸入端子23供應予第七電晶體37之閘極電極的時脈信號，及從第二輸入端子22供應予第八電晶體38之閘極電極的時脈信號，分別從第二輸入端子22及第三輸入端子23供應，而獲得類似功能。在此狀況下，在圖10A所描繪之移位暫存器中，從皆開啟第七電晶體37及第八電晶體38的狀態，改變為第七電晶體37為關閉及第八電晶體38為開啟，及接著第七電晶體37及第八電晶體38為關閉；因而，經由第七電晶體37之閘極電極電位下降，及第八電晶體38之閘極電極電位下降，由於第二輸入端子22及第三輸入端子23之電位下降，兩度造成節點B電位下降。另一方面，在圖10A所描繪之移位暫存器中，從皆開啟第七電晶體37及第八電晶體38的狀態，改變為第七電晶體37為開啟及第八電晶體38為關閉，及接著第七電晶體37及第八電晶體38均為關閉。因此，由於第二輸入端子22及第三輸入端子23之電位下降而造成節點B電位下降，僅發生一次，其係由第八電晶體38之閘極電極電位下降造成。因此，下列連接關係較佳，即，時脈信號CK3係由第三輸入端子23供應予第七電晶體37之閘極電極，及時脈信號CK2係由第二輸入端子22供應予第八電晶體38之閘極電極。這是因為節點B之電位的改變次數減少，藉此可減少雜訊。
以此方式，於第一輸出端子26之電位及第二輸出端子27之電位保持在L位準期間，H位準信號規律地供應予節點B；因此，可抑制脈衝輸出電路故障。
請注意，本實施例中所說明之結構可用於酌情與其他實施例中所說明之任一結構相組合。
[實施例4]
製造實施例1或2中所說明之薄膜電晶體，並可使用像素部中及進一步驅動電路中之薄膜電晶體，而製造具有顯示功能之半導體裝置(亦稱為顯示裝置)。此外，部分或全部具有實施例1或2中所說明之薄膜電晶體的驅動電路形成於相同基板上做為像素部，藉此可獲得面板上系統。
顯示裝置包括顯示元件。有關顯示元件，可使用液晶元件(亦稱為液晶顯示元件)或發光元件(亦稱為發光顯示元件)。在其種類中發光元件包括經由電流或電壓控制亮度之元件，具體地在其種類中包括無機電致發光(EL)元件、有機EL元件等。此外，可使用諸如電子墨水之顯示媒體，其對比係經由電效應而改變。
此外，顯示裝置包括面板，其中顯示元件是密封的；及模組，其中包括控制器等之IC係安裝於面板上。此外，相應於顯示裝置之製造程序中顯示元件完成前之一實施例的元件基板，經提供而具用以供應電流予每一複數像素中顯示元件之裝置。具體地，元件基板可處於僅顯示元件之像素電極形成之狀態，或做為像素電極之導電膜形成之後及蝕刻導電膜以形成像素電極之前的狀態，並可具有任何模式。
請注意，本說明書中顯示裝置意即影像顯示裝置、顯示裝置或光源(包括發光裝置)。此外，在其種類中顯示裝置包括下列模組：包括諸如軟性印刷電路(FPC)之連接器的模組、磁帶自動黏接(TAB)磁帶、或附著之磁帶載體包(TCP)；具有TAB磁帶或TCP之模組，其經提供而於其末端具有印刷佈線板；及具有積體電路(1C)之模組，其係經由將晶片安裝於玻璃(COG)法而直接安裝於顯示元件上。
在本實施例中，參照圖11A1、11A2及11B說明相應於半導體裝置之一模式之液晶顯示面板的外觀及截面。圖11A1及11A2為面板俯視圖，其中高度可靠薄膜電晶體4010及4011各包括實施例1及2中所說明之In-Ga-Zn-O基膜做為氧化物半導體層，及形成於第一基板4001上之液晶元件4013，以密封劑4005密封於第一基板4001與第二基板4006之間。圖11B為沿圖11A1及11A2中線M-N之截面圖。
提供密封劑4005以便環繞設於第一基板4001上之像素部4002及掃描線驅動電路4004。第二基板4006係設於像素部4002及掃描線驅動電路4004之上。因此，像素部4002及掃描線驅動電路4004經由第一基板4001、密封劑4005及第二基板4006而與液晶層4008密封在一起。使用單晶半導體膜或聚晶半導體膜而形成於個別準備之基板上之信號線驅動電路4003，係安裝於第一基板4001上與密封劑4005所環繞之區域不同之區域。
請注意，對於分別形成之驅動電路的連接方法並無特別限制，可使用COG法、引線鏈合法、TAB法等。圖11A1描繪一範例，其中信號線驅動電路4003係經由COG法安裝，及圖11A2描繪一範例，其中信號線驅動電路4003係經由TAB法安裝。
提供於第一基板4001上之像素部4002及掃描線驅動電路4004，各包括複數薄膜電晶體。圖11B描繪包括於像素部4002中之薄膜電晶體4010，及包括於掃描線驅動電路4004中之薄膜電晶體4011。絕緣層4020及4021係提供於薄膜電晶體4010及4011之上。
實施例1及2中所說明包括In-Ga-Zn-O基膜做為氧化物半導體層的任何高度可靠電晶體，均可用做薄膜電晶體4010及4011。在本實施例中，薄膜電晶體4010及4011為n通道薄膜電晶體。
液晶元件4013中所包括之像素電極層4030電性連接至薄膜電晶體4010。液晶元件4013之相對電極層4031係提供於第二基板4006上。像素電極層4030、相對電極層4031及液晶層4008彼此重疊之部分，相應於液晶元件4013。請注意，像素電極層4030及相對電極層4031經提供而分別具有做為校準膜之絕緣層4032及絕緣層4033，且液晶層4008夾於像素電極層4030與相對電極層4031之間，且絕緣層4032及4033插於其間。儘管未描繪，濾色器可提供於第一基板4001側或第二基板4006側。
請注意，第一基板4001及第二基板4006可由玻璃、金屬(典型為不銹鋼)、陶瓷或塑料而形成。有關塑料，可使用強化玻璃纖維塑料(FRP)板、聚氯乙烯(PVF)膜、聚脂膜或丙烯酸樹脂膜。此外，可使用薄片結構，其中鋁箔夾於PVF膜或聚脂膜等之間。
隔件4035為經由選擇蝕刻絕緣膜而獲得之柱狀隔件，經提供以控制像素電極層4030與相對電極層4031之間之距離(格間距)。另一方面，亦可使用球形隔件。此外，相對電極層4031電性連接至形成於與薄膜電晶體4010相同基板上的共同電位線。基於使用共同連接部，經由配置於一對基板之間的導電粒子，相對電極層4031及共同電位線可彼此電性連接。請注意，導電粒子係包括於密封劑4005中。
另一方面，可使用展現不需校準膜之藍相的液晶。藍相為一種液晶相位，其出現於膽固醇相剛改變為各向同性相，同時膽固醇液晶之溫度增加之前。因為藍相僅產生於窄的溫度範圍內，為改善溫度範圍，將包含大於或等於5重量百分比之手性劑的液晶成分用於液晶層4008。包括展現藍相之液晶及手性劑的液晶成分具有大於或等於10 μsec及小於或等於100 μsec之短暫回應時間，使得不需校準處理，並具有小的視角相依性。
請注意，儘管本實施例中說明透射液晶顯示裝置之範例，但本發明亦可應用於反射液晶顯示裝置或半透射液晶顯示裝置。
說明依據本實施例之液晶顯示裝置的範例，其中偏光板係提供於基板的外部表面(在觀看者側)，而著色層及用於顯示元件之電極層係提供於基板的內部表面；然而，偏光板可提供於基板的內部表面。偏光板及著色層的堆疊結構並不侷限於在本實施例，可依據偏光板及著色層之材料或製造程序狀況而適當設定。此外，可提供做為黑矩陣的阻光膜。
在本實施例中，為減少由於薄膜電晶體之表面粗糙，及改進薄膜電晶體之可靠性，於實施例1或2中獲得之薄膜電晶體被覆以做為保護膜及平面化絕緣膜之絕緣層(絕緣層4020及4021)。請注意，提供保護膜以避免存在於空氣中之污染雜質進入，諸如有機物質、金屬及濕氣，較佳地為密集膜。保護膜可使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜及氮氧化鋁膜中任一項予以形成而具單層結構或堆疊層結構。儘管本實施例說明以濺鍍法形成保護膜之範例，但可使用任何其他方法。
在本實施例中，形成具有堆疊層結構之絕緣層4020做為保護膜。此處，以濺鍍法形成氧化矽膜，做為絕緣層4020之第一層。使用氧化矽膜做為保護膜具有避免用做源極及汲極電極層之鋁膜凸起的效果。
有關保護膜之第二層，形成絕緣層。此處，以濺鍍法形成氮化矽膜，做為絕緣層4020之第二層。使用氮化矽膜做為保護膜可避免鈉等移動離子進入半導體區，使得可抑制TFT之電氣特性變化。
在保護膜形成之後，可執行氧化物半導體層之退火(高於或等於300℃及低於或等於400℃)。
形成絕緣層4021做為平面化絕緣膜。絕緣層4021可使用耐熱有機材料予以形成，諸如丙烯酸樹脂、聚醯亞胺、苯並環丁烯樹脂、聚醯胺或環氧樹脂。除了該等有機材料外，亦可使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等。請注意，絕緣層4021可經由堆疊使用該些材料形成之複數絕緣膜予以形成。
請注意，矽氧烷基樹脂相應於包括使用矽氧烷基材料做為啟動材料所形成Si-O-Si鍵之樹脂。矽氧烷基樹脂可包括有機基(例如烷基或芳基)或氟基，做為取代基。再者，有機基可包括氟基。
形成絕緣層4021之方法並無特別限制，並可依據材料而使用下列方法或裝置：方法諸如濺鍍法、SOG法、旋塗法、浸漬法、噴塗法或液低釋放法(例如噴墨法、網印或膠印)，或工具諸如刮膠刀、擠膠滾筒、簾式塗料器或刮刀塗布機。若使用液體材料形成絕緣層4021，可以與烘烤步驟相同時間執行氧化物半導體層之退火(高於或等於300℃及低於或等於400℃)。絕緣層4021之烘烤步驟亦做為氧化物半導體層之退火，藉此可有效地製造半導體裝置。
像素電極層4030及相對電極層4031可使用透光導電材料予以形成，諸如包含氧化鎢之氧化銦、包含氧化鎢之銦鋅氧化物、包含鈦氧化物之氧化銦、包含鈦氧化物之銦錫氧化物、銦錫氧化物(以下稱為ITO)、銦鋅氧化物、添加氧化矽之銦錫氧化物。
包含導電高分子(亦稱為導電聚合物)之導電成分可用於像素電極層4030及相對電極層4031。使用導電成分形成之像素電極較佳地具有小於或等於每平方10000歐姆之片阻抗，及於550 nm波長下大於或等於70%之透光率。此外，導電成分中所包括之導電高分子的電阻係數較佳地小於或等於0.1Ω‧cm。
有關導電高分子，可使用所謂π-電子共軛導電聚合物。例如，可提供聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物、及二或更多該類材料之共聚物等。
此外，各類信號及電位供應予個別形成之信號線驅動電路4003、掃描線驅動電路4004或來自FPC 4018之像素部4002。
在本實施例中，使用與用於液晶元件4013中所包括之像素電極層4030之相同導電膜形成連接終端電極4015。使用與用於薄膜電晶體4010及4011之源極及汲極電極層之相同導電膜形成終端電極4016。
連接終端電極4015經由各向異性導電膜4019電性連接至FPC 4018中所包括之端子。
圖11A1、11A2及11B描繪一範例，其中信號線驅動電路4003係個別形成並安裝於第一基板4001上；然而，本實施例並不侷限於此結構。掃描線驅動電路可個別形成並接著安裝，或僅部分信號線驅動電路或部分掃描線驅動電路可個別形成並接著安裝。
圖12描繪液晶顯示模組之範例，其係使用TFT基板2600形成做為半導體裝置，其中TFT基板2600係實施例1及2中所說明之薄膜電晶體而予形成。
圖12描繪液晶顯示模組之範例，其中TFT基板2600及相對基板2601係以密封劑2602而彼此固定，且包括TFT等之像素部2603、包括液晶層之顯示元件2604及著色層2605係提供於基板之間，以形成顯示區。著色層2605需要執行顏色顯示。在紅綠藍(RGB)系統中，相應於紅色、綠色及藍色之各著色層提供用於各像素。偏光板2606、2607及擴散板2613提供於TFT基板2600及相對基板2601外部。光源包括冷陰極管2610及反射板2611，及電路板2612經由軟性佈線板2609連接至TFT基板2600之佈線電路部2608，並包括外部電路，諸如控制電路或電源電路。偏光板及液晶層可以插於其間之延遲板進行堆疊。
液晶顯示模組可使用扭轉向列(TN)模式、平面方向切換(IPS)模式、邊緣場切換(FFS)模式、多區域垂直排列(MVA)模式、圖案垂直調整(PVA)模式、軸對稱排列微型格(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式等。
經由上述程序，可製造高度可靠液晶顯示面板做為半導體裝置。
請注意，本實施例中所說明之結構可用於酌情與其他實施例中所說明之任一結構相組合。
[實施例5]
在本實施例中，將說明電子紙之範例做為應用實施例1或實施例2中所說明之薄膜電晶體的半導體裝置。
圖13描繪主動式矩陣電子紙做為半導體裝置之範例。有關用於半導體裝置之薄膜電晶體581，可應用實施例1及2中所說明之薄膜電晶體。
圖13中電子紙為使用扭球顯示系統之顯示裝置範例。扭球顯示系統係指一種方法，其中染成黑色及白色的每一球形粒子配置於第一電極層與第二電極層之間，其為用於顯示元件之電極層，並於第一電極層與第二電極層之間產生電位差，以控制球形粒子之方向，使得執行顯示。
密封於基板580與基板596之間之薄膜電晶體581，為具有底閘結構之薄膜電晶體，且其源極及汲極電極層經由絕緣層584及585中形成之開口而接觸第一電極層587，藉此薄膜電晶體581電性連接至第一電極層587。球形粒子589係提供於第一電極層587與第二電極層588之間。每一球形粒子589包括黑區590a、白區590b及填充液體環繞黑區590a及白區590b之腔室594。球形粒子589周圍填注諸如樹脂等之填充劑595(詳圖13)。在本實施例中，第一電極層587相應於像素電極，且第二電極層588相應於共同電極。第二電極層588電性連接至與薄膜電晶體581相同基板上提供之共同電位線。基於使用實施例1或2中所說明之共同連接部，第二電極層588可經由提供於一對基板之間之導電粒子而電性連接至共同電位線。
此外，除了扭球以外，亦可使用電泳元件。使用具有約大於或等於10 μm及小於或等於200 μm直徑之微膠囊，其中透明液體、正向充電之白色微粒子及負向充電之黑色微粒子均裝入膠囊。在第一電極層與第二電極層之間所提供之微膠囊中，當第一電極層及第二電極層應用電場時，白色微粒子及黑色微粒子移動至相對側，使得可顯示白色或黑色。使用此原理之顯示元件為電泳顯示元件，一般稱為電子紙。電泳顯示元件具有高於液晶顯示元件之反射係數，因而不需要輔助光，電力消耗低，且可於黑暗處識別顯示部。此外，當電力未供應予顯示部時，可維持已顯示之影像。因此，若具有顯示功能之半導體裝置(此亦簡單稱為顯示裝置或具顯示裝置之半導體裝置)迴避電波源時，可儲存已顯示之影像。
經由此程序，可體現高度可靠電子紙做為半導體裝置。
請注意，本實施例中所說明之結構可用於酌情與其他實施例中所說明之任一結構相組合。
[實施例6]
在本實施例中，將說明做為應用實施例1及2中所說明之薄膜電晶體的半導體裝置之發光顯示裝置範例。有關顯示裝置中所包括之顯示元件，此處說明使用電致發光之發光元件。使用電致發光之發光元件係依據發光材料為有機化合物或無機化合物予以分類。通常，前者稱為有機EL元件，後者稱為無機EL元件。
在有機EL元件中，經由將電壓施予發光元件，電子及電洞分別自一對電極注入包含發光有機化合物之層中，且電流流動。載子(電子及電洞)重新組合，因而發光有機化合物被激勵。發光有機化合物從被激勵狀態返回至接地狀態，藉此發光。由於該等機構，此發光元件稱為電流激勵發光元件。
無機EL元件依據其元件結構而區分為分散型無機EL元件及薄膜無機EL元件。分散型無機EL元件具有發光層，其中發光材料之粒子分散於黏合劑中，且其發光機構為使用供體位準及受體位準之供體-受體重組型發光。薄膜無機EL元件具有一結構，其中發光層插入於電介質層之間，電介質層進一步夾於電極之間，且其發光機構為使用金屬離子之內殼層電子躍遷的侷限型發光。請注意，此處說明做為發光元件之有機EL元件範例。
圖14描繪可施予數字鐘灰階驅動之像素結構範例，做為可應用本發明之半導體裝置範例。
說明可施予數字鐘灰階驅動之像素的結構及作業。此處，所說明之範例其中一像素包括兩個n通道電晶體，各為實施例1及2中所說明，且各包括通道形成區中氧化物半導體層(In-Ga-Zn-O基膜)。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404及電容器6403。開關電晶體6401之閘極連接至掃描線6406，開關電晶體6401之第一電極(源極電極及汲極電極之一)連接至信號線6405，及開關電晶體6401之第二電極(源極電極及汲極電極之另一)連接至驅動電晶體6402之閘極。驅動電晶體6402之閘極經由電容器6403連接至電源線6407，驅動電晶體6402的第一電極連接至電源線6407，及驅動電晶體6402的第二電極連接至發光元件6404之第一電極(像素電極)。發光元件6404之第二電極相應於共同電極6408。共同電極6408電性連接至相同基板之上提供之共同電位線。連接部可用做共同連接部。
發光元件6404之第二電極(共同電極6408)設定為低電源電位。請注意，參照設定至電源線6407之高電源電位，低電源電位為滿足低電源電位<高電源電位之電位。有關低電源電位，可使用例如接地(GND)、0 V等。高電源電位與低電源電位之間電位差施予發光元件6404，且電流供應予發光元件6404，使得發光元件6404發光。此處，為使發光元件6404發光，設定每一電位，使得高電源電位與低電源電位之間電位差大於或等於發光元件6404之前向臨界值電壓。
請注意，驅動電晶體6402之閘極電容器可用做電容器6403之代用品，使得電容器6403可予省略。驅動電晶體6402之閘極電容器可形成於通道形成區與閘極電極之間。
若使用電壓-輸入電壓-驅動方法，視頻信號被輸入至驅動電晶體6402的閘極，使得驅動電晶體6402處於充分開啟或關閉兩狀態之一。即，驅動電晶體6402是在線性區作業。由於驅動電晶體6402是在線性區作業，高於電源線6407電壓之電壓便施予驅動電晶體6402的閘極。請注意，高於或等於(電源線+第V驅動電晶體6402之電壓)之電壓施予信號線6405。
若執行類比灰階驅動取代數字鐘灰階驅動，便可改變信號輸入而使用圖14中相同像素組態。
若執行類比灰階驅動，高於或等於(發光元件6404+第V驅動電晶體6402之前向電壓)之電壓施予驅動電晶體6402的閘極。發光元件6404之前向電壓係指獲得所需亮度之電壓，包括至少前向臨界值電壓。藉此輸入驅動電晶體6402在飽和區作業之視頻信號，使得電流可供應予發光元件6404。為使驅動電晶體6402在飽和區作業，將電源線6407之電位設定高於驅動電晶體6402的閘極電位。當使用類比視頻信號時，依據視頻信號可饋送電流予發光元件6404，並執行類比灰階驅動。
請注意，像素結構不限於圖14中所描繪者。例如，開關、電阻器、電容器、電晶體及邏輯電路等，可附加至圖14中所描繪之像素。
其次，將參照圖15A至15C說明發光元件之結構。此處，描繪驅動TFT為n通道電晶體之範例，並說明像素之截面結構。用於圖15A至15C中所描繪之半導體裝置的驅動TFT 7001、7011及7021，可以類似於實施例1及2中所說明之薄膜電晶體的方式製造，並為各包括In-Ga-Zn-O基膜做為氧化物半導體層之高度可靠薄膜電晶體。
為提取發光元件發射之光，至少陽極及陰極之一需透光。薄膜電晶體及發光元件係形成於基板上。發光元件可具有頂部發射結構，其中發光係經由相對於基板側之表面予以提取；底部發射結構，其中發光係經由基板側之表面予以提取；或雙重發射結構，其中發光係經由相對於基板側之表面及基板側之表面予以提取。依據本發明之一實施例的像素結構可應用於具有任一該些發射結構之發光元件。
其次，將參照圖15A說明具有底部發射結構之發光元件。
圖15A為像素之截面圖，其中驅動TFT 7011為n通道電晶體，且發光元件7012中產生之光發射通過第一電極7013。在圖15A中，發光元件7012之第一電極7013係形成於電性連接至驅動TFT 7011之汲極電極層的透光導電膜7017之上，且EL層7014及第二電極7015係以此順序堆疊於第一電極7013之上。
有關透光導電膜7017，可使用諸如下列各膜之透光導電膜：包括氧化鎢之氧化銦、包括氧化鎢之銦鋅氧化物、包括鈦氧化物之氧化銦、包括鈦氧化物之銦錫氧化物、銦錫氧化物、銦鋅氧化物、或添加氧化矽之銦錫氧化物。
任何各類材料可用於發光元件之第一電極7013。例如，當第一電極7013做為陰極時，具體地，第一電極7013較佳地使用具有極低功函數之材料形成，諸如鹼金屬(諸如Li或Cs)；鹼土金屬(諸如Mg、Ca或Sr)；包含任一該些金屬之合金(例如Mg：Ag或Al：Li)；或稀土金屬(諸如Yb或Er)。在圖15A中，形成第一電極7013而具有足以透光之厚度(較佳地，約5 nm至30 nm)。例如，使用具20 nm厚度之鋁膜做為第一電極7013。
另一方面，可堆疊透光導電膜及鋁膜並接著選擇地蝕刻，而形成透光導電膜7017及第一電極7013。在此狀況下，較佳的是可使用相同遮罩執行蝕刻。
第一電極7013周邊部分覆以分割區7019。分割區7019之形成可使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷。特別較佳的是使用光敏樹脂材料而形成分割區7019，以於第一電極7013具有開口，使得開口之側壁形成為具持續曲率之傾斜表面。若將光敏樹脂材料用於分割區7019，形成抗蝕罩之步驟便可省略。
形成於第一電極7013及分割區7019上之EL層7014可包括至少發光層，且係使用單層或複數層堆疊而予形成。當EL層7014係使用複數層形成時，電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依序堆疊於做為陰極之第一電極7013之上。請注意，不需要形成所有該些層。
堆疊順序不侷限於上述堆疊順序，且電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層可依序堆疊於做為陽極之第一電極7013之上。然而，當比較電力損耗時，較佳的是第一電極7013做為陰極，且電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依序堆疊於第一電極7013之上，因為可抑制驅動電路部中電壓上升，並可減少電力損耗。
有關形成於EL層7014上之第二電極7015，可使用各式材料。例如，當第二電極7015用做陽極時，較佳地使用具有極高功函數之材料，諸如ZrN、Ti、W、Ni、Pt、Cr，或諸如ITO、IZO或ZnO之透光導電材料。此外，阻光膜7016為提供於第二電極7015之上的例如阻擋光之金屬、反射光之金屬等。在本實施例中，ITO膜用做第二電極7015及Ti膜用做阻光膜7016。
發光元件7012相應於第一電極7013與第二電極7015其間夾入包括發光層之EL層7014之區域。若為圖15A中所描繪之元件結構，如箭頭所示，光從發光元件7012發射至第一電極7013側。
請注意，在圖15A中，光從發光元件7012發射，通過濾色層7033、絕緣層7032、氧化物絕緣層7031、閘極絕緣層7060及基板7010而向外發射。
濾色層7033可以諸如噴墨法之液滴釋放法、印刷法、使用光刻技術之蝕刻法等予以形成。
濾色層7033覆以覆膜層7034，亦覆以保護絕緣層7035。儘管圖15A中所描繪之覆膜層7034具有小厚度，但覆膜層7034使用諸如丙烯酸樹脂之樹脂材料而具有降低的濾色層7033所造成不平坦之功能。
形成於保護絕緣層7035及絕緣層7032中之接觸孔，抵達連接電極層7030，係提供於與分割區7019重疊之部分。
其次，將參照圖15B說明具有雙重發射結構之發光元件。
在圖15B中，發光元件7022之第一電極7023係形成於電性連接至驅動TFT 7021之汲極電極層的透光導電膜7027之上，而EL層7024及第二電極7025依此順序堆疊於第一電極7023之上。
有關透光導電膜7027，可使用諸如下列各膜之透光導電膜：包括氧化鎢之氧化銦、包括氧化鎢之銦鋅氧化物、包括鈦氧化物之氧化銦、包括鈦氧化物之銦錫氧化物、銦錫氧化物、銦鋅氧化物、或添加氧化矽之銦錫氧化物。
任何各類材料可用於第一電極7023。例如，當第一電極7023做為陰極時，具體地，第一電極7023較佳地使用具有極低功函數之材料形成，諸如鹼金屬(諸如Li或Cs)；鹼土金屬(諸如Mg、Ca或Sr)；包含任何該些金屬之合金(例如Mg：Ag或Al：Li)；或稀土金屬(諸如Yb或Er)。在本實施例中，第一電極7023做為陰極，且第一電極7023經形成而具有足以透光之厚度(較佳地，約5 nm至30 nm)。例如，使用具20 nm厚度之鋁膜做為陰極。
另一方面，可堆疊透光導電膜及鋁膜並接著選擇地蝕刻，而形成透光導電膜7027及第一電極7023。在此狀況下，較佳的是可使用相同遮罩執行蝕刻。
第一電極7023之周邊部分覆以分割區7029。分割區7029之形成可使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷。特別較佳的是使用光敏材料而形成分割區7029，以於第一電極7023具有開口，使得開口之側壁形成為具持續曲率之傾斜表面。若將光敏樹脂材料用於分割區7029，形成抗蝕罩之步驟便可省略。
形成於第一電極7023及分割區7029上之EL層7024可包括至少發光層，且係使用單層或複數層堆疊而予形成。當EL層7024係使用複數層形成時，電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依序堆疊於做為陰極之第一電極7023之上。請注意，並不需要形成所有該些層。
堆疊順序不侷限於上述，第一電極7023用做陽極，且電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層可依序堆疊於第一電極7023之上。請注意，當對比電力損耗時，因為可降低電力損耗，第一電極7023較佳地被用做陰極，且電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依序堆疊於陰極之上。
有關形成於EL層7024上之第二電極7025，可使用各式材料。例如，當第二電極7025用做陽極時，較佳地使用具有極高功函數之材料，諸如ITO、IZO或ZnO之透光導電材料。在本實施例中，第二電極7025用做陽極，並形成包含氧化矽之ITO膜。
發光元件7022相應於包括發光層之EL層7024夾於第一電極7023與第二電極7025之間的區域。若為圖15B中所描繪之元件結構，如箭頭所示，光從發光元件7022發射，並從第二電極7025側及第一電極7023側射出。
請注意，在圖15B中，光從發光元件7022發射至第一電極7023側，通過濾色層7043、絕緣層7042、氧化物絕緣層7041、閘極絕緣層7070及基板7020而將發射。
濾色層7043可以諸如噴墨法之液滴釋放法、印刷法、使用光刻技術之蝕刻法等予以形成。
濾色層7043覆以覆膜層7044及亦覆以保護絕緣層7045。
形成於保護絕緣層7045及絕緣層7042中之接觸孔，抵達連接電極層7040，係提供於與分割區7029重疊之部分。
請注意，若使用具有雙重發射結構之發光元件，並於二顯示表面上執行全彩顯示，來自第二電極7025側之光便不通過濾色層7043；因此，較佳地於第二電極7025上提供具另一濾色層之密封基板。
其次，將參照圖15C說明具有頂部發射結構之發光元件。
圖15C為像素截面圖，其中驅動TFT 7001為n通道TFT，且發光元件7002中產生之光發射通過第二電極7005。在圖15C中，形成發光元件7002之第一電極7003以電性連接至驅動TFT 7001之汲極電極層，且EL層7004及第二電極7005依此順序堆疊於的第一電極7003之上。
任何各類材料可用於形成第一電極7003；例如，當第一電極7003用做陰極時，較佳地使用具有極低功函數之材料，諸如鹼金屬(諸如Li或Cs)；鹼土金屬(諸如Mg、Ca或Sr)；包含任何該些金屬之合金(例如Mg：Ag或Al：Li)；或稀土金屬(諸如Yb或Er)。
形成於第一電極7003及分割區7009上之EL層7004可包括至少發光層，且係使用單層或複數層堆疊而予形成。當EL層7004係使用複數層形成時，EL層7004係經由依序堆疊電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層於第一電極7003之上，而予形成。請注意，不需要提供所有該些層。
堆疊順序不侷限於上述堆疊順序，且電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層可依序堆疊於用做陽極之第一電極7003之上。
在圖15C中，電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層依序堆疊於複合膜之上，其中依序堆疊鈦膜、鋁膜及鈦膜。此外，形成Mg：Ag合金薄膜及ITO膜之堆疊層。
請注意，當TFT 7001為n通道電晶體時，電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層較佳地依序堆疊於第一電極7003之上，因其可抑制驅動電路中電壓上升，並可減少電力損耗。
第二電極7005係使用透光導電材料而予形成；例如可使用下列透光導電膜：包括氧化鎢之氧化銦、包括氧化鎢之銦鋅氧化物、包括鈦氧化物之氧化銦、包括鈦氧化物之銦錫氧化物、銦錫氧化物、銦鋅氧化物、添加氧化矽之銦錫氧化物等。
發光元件7002相應於包括發光層之EL層7004夾於第一電極7003與第二電極7005之間之區域。在圖15C中所描繪之元件結構中，如箭頭所示，光從發光元件7002發射至第二電極7005側。
在圖15C中，TFT 7001之汲極電極層經由形成於氧化物絕緣層7051、保護絕緣層7052及絕緣層7055中之接觸孔，電性連接至第一電極7003。平面化絕緣層7053可使用樹脂材料形成，諸如聚醯亞胺、丙烯酸、苯並環丁烯樹脂、聚醯胺或環氧樹脂。除了該等樹脂材料外，亦可使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等。請注意，平面化絕緣層7053可經由堆疊該些材料組成之複數絕緣膜予以形成。形成平面化絕緣層7053之方法並無特別限制，並可依據材料而使用下列方法或裝置而形成平面化絕緣層7053：方法諸如濺鍍法、SOG法、旋塗法、浸漬法、噴塗法或液低釋放法(例如噴墨法、網印或膠印)，或工具(裝備)諸如刮膠刀、擠膠滾筒、簾式塗料器、或刮刀塗布機。
提供分割區7009以便絕緣第一電極7003及鄰近像素之第一電極7003。分割區7009之形成可使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷。特別較佳的是使用光敏樹脂材料而形成分割區7009，以於第一電極7003之上具有開口，使得開口之側壁形成為具持續曲率之傾斜表面。若將光敏樹脂材料用於分割區7009，形成抗蝕罩之步驟便可省略。
在圖15C所描繪之結構中，為執行全彩顯示，發光元件7002、鄰近發光元件7002之發光元件之一、及其他發光元件分別為例如發射綠色發光元件、發射紅色發光元件及發射藍色發光元件。另一方面，可全彩顯示之發光顯示裝置可使用四類發光元件予以製造，除了該三類發光元件，還包括發射白色發光元件。
在圖15C之結構中，可全彩顯示之發光顯示裝置可以一種方式製造，即所配置的所有複數發光元件為發射白色發光元件，以及具有濾色器等之密封基板，配置於發光元件7002上。形成展現諸如白色之單色的材料，並組合濾色器或顏色轉換層，藉此可執行全彩顯示。
不用說，亦可執行單色光之顯示。例如，可使用白光發射形成發光系統，或可使用單色發光形成區域多彩發光裝置。
若有需要，可提供光學膜，諸如包括圓偏光板之偏光膜。
請注意，儘管此處說明有機EL元件做為發光元件，亦可提供無機EL元件做為發光元件。
請注意，所說明之範例其中控制發光元件之驅動的薄膜電晶體(驅動TFT)電性連接至發光元件；然而，可使用一種結構，其中用於電流控制之TFT連接至驅動TFT與發光元件之間。
本實施例中所說明之半導體裝置結構不侷限於圖15A至15C中所描繪者，並可以依據本發明之之技術精神的各式方法進行修改。
其次，將參照圖16A及16B說明相應於應用實施例1或2中所說明之薄膜電晶體的半導體裝置之一實施例之發光顯示面板(亦稱為發光面板)的外觀及截面。圖16A為面板俯視圖，其中薄膜電晶體及發光元件以密封劑密封於第一基板與第二基板之間。圖16B為沿圖16A中線H-I之截面圖。
提供密封劑4505以便圍繞提供於第一基板4501上之像素部4502、信號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b。此外，第二基板4506係提供於像素部4502、信號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b之上。因此，像素部4502、信號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b經由第一基板4501、密封劑4505及第二基板4506而以填充劑4507密封在一起。以此方式，面板較佳地以保護膜(諸如複合膜或紫外線固化樹脂膜)或具高氣密性及低脫氣之覆蓋材料封裝(密封)，使得面板不暴露於外部空氣。
形成於第一基板4501上之像素部4502、信號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b，各包括複數薄膜電晶體，且圖16B中描繪像素部4502中所包括之薄膜電晶體4510，及信號線驅動電路4503a中所包括之薄膜電晶體4509做為範例。
任一包括In-Ga-Zn-O基膜做為實施例1及2中所說明之氧化物半導體層的高度可靠薄膜電晶體，可用做薄膜電晶體4509及4510。在本實施例中，薄膜電晶體4509及4510為n通道薄膜電晶體。
在絕緣層4544之上，導電層4540係提供於與用於驅動電路之薄膜電晶體4509的氧化物半導體層之通道形成區重疊的位置。經由提供導電層4540而與氧化物半導體層之通道形成區重疊，可減少BT測試前後之間薄膜電晶體4509之臨界值電壓的改變量。此外，導電層4540之電位可與薄膜電晶體4509之閘極電極層之電位相等或不同。導電層4540可做為第二閘極電極層。另一方面，導電層4540之電位可為GND電位或0 V，或導電層4540可處於浮動狀態。
再者，編號4511表示發光元件。第一電極層4517為發光元件4511中所包括之像素電極，電性連接至薄膜電晶體4510之源極或汲極電極層。請注意，發光元件4511之結構為第一電極層4517、電致發光層4512及第二電極層4513之堆疊層結構，但對此結構並無特別限制。依據從發光元件4511等提取之光的方向，發光元件4511之結構可的情改變。
分割區4520係使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷而予形成。特別較佳的是使用光敏材料而形成分割區4520，並於第一電極層4517之上形成開口，使得開口之側壁形成為具持續曲率之傾斜表面。
電致發光層4512可以單層或複數層堆疊而形成。
保護膜可形成於第二電極層4513及分割區4520之上，以避免氧、氫、濕氣、二氧化碳等進入發光元件4511。有關保護膜，可形成氮化矽膜、氮氧化矽膜、DLC膜等。
此外，各類信號及電位從FPC 4518a及4518b供應予信號線驅動電路4503a及4503b、掃描線驅動電路4504a及4504b、或像素部4502。
在本實施例中，使用用於發光元件4511中所包括之第一電極層4517的相同導電膜而形成連接終端電極4515。使用用於薄膜電晶體4509及4510中所包括之源極及汲極電極層的相同導電膜而形成終端電極4516。
連接終端電極4515經由各向異性導電膜4519電性連接至FPC 4518a中所包括之端子。
置於從發光元件4511提取光之方向的第二基板應具有透光屬性。在此狀況下，諸如玻璃板、塑料板、聚脂膜或丙烯酸膜之透光材料可用於第二基板。
有關填充劑4507，除了諸如氮或氬之惰性氣體外，可使用紫外線固化樹脂或熱固性樹脂。例如，可使用聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂樹脂、矽樹脂、聚乙烯醇縮丁醛(PVB)或乙烯醋酸乙烯酯(EVA)。在本實施例中，氮用於填充劑。
此外，當需要時，諸如偏光板、圓偏光板(包括橢圓偏光板)、延遲板(四分之一波板或半波板)或濾色器等光學膜，可適當地提供於發光元件之發光表面。此外，偏光板或圓偏光板可提供具防反射膜。例如，可執行防眩光處理，藉此反射光可經由投影而擴散並於表面上降低，以致降低眩光。
信號線驅動電路4503a及4503b和掃描線驅動電路4504a及4504b可安裝做為使用單晶半導體膜或聚晶半導體膜於個別準備之基板上形成之驅動電路。此外，僅信號線驅動電路或其部分，或僅掃描線驅動電路或其部分，可個別形成及安裝。本實施例並不限於圖16A及16B中描繪之結構。
經由上述程序，可製造高度可靠發光顯示裝置(顯示面板)做為半導體裝置。
請注意，本實施例中所說明之結構可用於酌情與其他實施例中所說明之任一結構相組合。
[實施例7]
應用實施例1或2中所說明之薄膜電晶體的半導體裝置可用做電子紙。電子紙可用於各類領域之電子裝置，只要其可顯示資料。例如，電子紙可應用於電子書閱讀器(電子書)、海報、諸如火車之車廂廣告，或諸如信用卡之各類卡的顯示。圖17A、17B及圖18描繪電子裝置之範例。
圖17A描繪使用電子紙之海報2631。若廣告媒體為印刷紙，廣告係經由手來更換；然而，經由使用電子紙，廣告顯示可於短時間內改變。此外，可獲得無顯示缺點之穩定影像。請注意，海報可具有可無線傳輸及接收資料之組態。
圖17B描繪諸如火車之車廂中廣告2632。若廣告媒體為紙，廣告係經由手來更換，但若其為電子紙，便不需大量人力，並可於短時間內改變廣告顯示。此外，可獲得無顯示缺點的穩定影像。請注意，車廂廣告可具有可無線傳輸及接收資料之組態。
圖18描繪電子書閱讀器之範例。例如，電子書閱讀器2700包括外殼2701及外殼2703之兩外殼。外殼2701及外殼2703係以絞鏈2711結合，使得電子書閱讀器2700可以絞鏈2711做為軸而開啟或關閉。基於該等結構，電子書閱讀器2700可如紙本書籍般操作。
顯示部2705及顯示部2707分別併入外殼2701及外殼2703。顯示部2705及顯示部2707可顯示一影像或不同影像。在不同影像顯示於不同顯示部之結構中，例如，在右側之顯示部(圖18中顯示部2705)可顯示正文，及左側之顯示部(圖18中顯示部2707)可顯示影像。
在圖18所描繪之範例中，外殼2701經提供具作業部等。例如，外殼2701經提供具電源開關2721、操作鍵2723、揚聲器2725等。基於操作鍵2723，頁面可以翻轉。請注意，鍵盤、指向裝置等可提供於相同表面上，做為外殼之顯示部。此外，外部連接端子(耳機端子、USB端子、可連接諸如AC轉接器及USB纜線之各類纜線的端子等)、記錄媒體嵌入部等可提供於外殼之背面或側面。再者，電子書閱讀器2700可具有電子字典之功能。
電子書閱讀器2700可具有可無線傳輸及接收資料之組態。經由無線通訊，可從電子書伺服器採購及下載所需書籍資料等。
請注意，本實施例中所說明之結構可用於酌情與其他實施例中所說明之任一結構相組合。
[實施例8]
使用任一實施例1或2中所說明之薄膜電晶體的半導體裝置可應用於各類電子裝置(包括遊戲機)。電子裝置之範例為電視裝置(亦稱為電視或電視接收器)、電腦螢幕等、諸如數位相機或數位視訊攝影機之攝影機、數位相框、行動電話(亦稱為行動電話手機或行動電話裝置)、可攜式遊戲機、可攜式資訊終端機、音頻再生裝置、諸如彈珠台之大型遊戲機等。
圖19A描繪電視裝置之範例。在電視裝置9600中，顯示部9603併入外殼9601。顯示部9603可顯示影像。此處，外殼9601係由支架9605支撐。
電視裝置9600可以外殼9601之操作開關或個別遙控器9610操作。可由遙控器9610之操作鍵9609控制頻道及音量，使得可控制顯示於顯示部9603之影像。此外，控制器9610可提供具顯示部9607，以顯示自遙控器9610輸出之資料。
請注意，電視裝置9600經提供具接收器、數據機等。基於接收器之使用，可接收一般電視廣播。再者，當電視裝置9600經由數據機有線或無線連接至通訊網路時，可執行單向(從發送器至接收器)或雙向(發送器與接收器之間，或接收器之間)資訊通訊。
圖19B描繪數位相框之範例。例如，在數位相框9700中，顯示部9703併入外殼9701。顯示部9703可顯示各類影像。例如，顯示部9703可顯示以數位相機等拍攝之影像資料，並做為一般相框。
請注意，數位相框9700經提供具作業部、外部連接部(USB端子、可連接諸如USB纜線之各類纜線的端子等)、記錄媒體嵌入部等。儘管該些組件可提供於提供顯示部之表面上，較佳的是為數位相框9700之設計而將其提供於側面或背面。例如，以數位相機拍攝之影像的記憶體儲存資料被插入數位相框之記錄媒體嵌入部，藉此影像資料可傳輸及接著顯示於顯示部9703。
數位相框9700可用於無線傳輸及接收資料。可使用該結構，其中所需影像資料經無線傳輸而顯示。
圖20A為可攜式遊戲機，其係由與接合部9893連接的外殼9881及外殼9891之兩外殼構成，使得該可攜式遊戲機可開啟或折疊。顯示部9882及顯示部9883分別併入外殼9881及外殼9891。此外，圖20A中描繪之可攜式遊戲機經提供具揚聲器部9884、記錄媒體嵌入部9886、發光二極體(LED)燈9890、輸入裝置(操作鍵9885、連接端子9887、感應器9888(具有下列項目測量功能：力量、位移、位置、速度、加速度、角速度、旋轉數、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流率、濕度、傾斜度、震動、氣味或紅外線)及麥克風9889)等。不用說，可使用之可攜式遊戲機之結構，不限於經提供而具至少本發明之半導體裝置的上述及其他結構。可攜式遊戲機可酌情包括其他配件。圖20A中描繪之可攜式遊戲機具有讀取儲存於記錄媒體之程式或資料以顯示於顯示部之功能，與經由無線通訊而與另一可攜式遊戲機分享資訊之功能。請注意，圖20A中描繪之可攜式遊戲機之功能不限於上述，且可攜式遊戲機可具有各類功能。
圖20B描繪大型遊戲機之投幣機之範例。在投幣機9900中，顯示部9903併入外殼9901。此外，投幣機9900包括諸如啟動桿或停止開關、投幣孔、揚聲器等操作裝置。不用說，可使用之投幣機9900之結構，不限於經提供而具至少本發明之半導體裝置的上述及其他結構。投幣機9900可酌情包括其他配件。
圖21A描繪行動電話範例。行動電話1000包括併入顯示部1002之外殼1001、操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
當以手指等碰觸圖21A中所描繪之顯示部1002，資料可輸入至行動電話1000。此外，諸如打電話及寫郵件之作業，可經由以其手指等碰觸顯示部1002而予執行。
主要存在顯示部1002的三種螢幕模式。第一模式為主要用於顯示影像之顯示模式。第二模式為主要用於輸入諸如正文之資料的輸入模式。第三模式為顯示及輸入模式，其中顯示模式及輸入模式兩模式相結合。
例如，若打電話或寫郵件，便選擇主要用於輸入正文之正文輸入模式用於顯示部1002，使得可輸入顯示於螢幕之正文。在此狀況下，較佳的是在幾乎顯示部1002之螢幕的所有區域顯示鍵盤或數字按鈕。
當包括用於檢測傾角之感應器(諸如陀螺儀或加速感應器)的檢測裝置設於行動電話1000內部時，顯示部1002之螢幕顯示可經由檢測行動電話1000的安裝方向而自動切換(不論行動電話1000為用於全景模式或肖像模式而水平或垂直擺置)。
螢幕模式係經由碰觸顯示部1002或操作外殼1001之操作按鈕1003而予切換。另一方面，螢幕模式可依據顯示於顯示部1002之影像種類而予切換。例如，當顯示於顯示部之影像的信號為移動影像資料之信號時，螢幕模式便切換為顯示模式。當信號為正文資料之信號時，螢幕模式便切換為輸入模式。
此外，在輸入模式，當經由碰觸顯示部1002之輸入未執行達某期間，同時檢測到由顯示部1002中光學感應器檢測之信號，便可控制螢幕模式，以便從輸入模式切換為顯示模式。
顯示部1002可做為影像感應器。例如，掌紋、指紋等影像係當以手掌或手指碰觸顯示部1002時拍攝，藉此可執行人員驗證。此外，經由於顯示部中提供背光或發射近紅外線之感應光源，便可拍攝手指靜脈或手掌靜脈之影像。
圖21B亦描繪行動電話之範例。圖21B中行動電話包括顯示裝置9410，其中外殼9411包括顯示部9412及操作按鈕9413，及通訊裝置9400，其中外殼9401包括操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405及接收來電時發光之發光部9406。顯示裝置9410具有顯示功能，能夠可拆卸地附著至具有如箭頭所示雙向電話功能之通訊裝置9400。因而，顯示裝置9410的短軸可附著至通訊裝置9400的短軸，及顯示裝置9410的長軸可附著至通訊裝置9400的長軸。此外，當僅需顯示功能時，可將顯示裝置9410從通訊裝置9400拆下而單獨使用。影像或輸入資訊可經由無線或有線通訊而於通訊裝置9400與顯示裝置9410之間傳輸及接收，二者各具有可充電電池。
請注意，本實施例中所說明之結構可用於的情與其他實施例中所說明之任一結構相組合。
[實施例9]
在本實施例中，使用科學計算結果而說明其中當氧化物半導體層接觸金屬層(導電層)或非結晶氧化物半導體層與結晶氧化物半導體層之間的氧化物絕緣層時，氧移動之現象差異。
圖24為狀態示意圖，其中氧化物半導體層接觸金屬層而做為本發明之一實施例的薄膜電晶體結構中源極電極層、汲極電極層及氧化物絕緣層。箭頭之方向表示其彼此接觸之狀態或其加熱之狀態中氧移動之方向。
當發生缺氧時，i型氧化物半導體層具有n型傳導性，反之，當氧供應過量時，缺氧造成之n型氧化物半導體層變成i型氧化物半導體層。此效應用於實際裝置程序，及在接觸金屬層而做為源極電極層及汲極電極層之氧化物半導體層中，氧被拉至金屬側，而在接觸金屬層之部分區域(若厚度小，則在膜厚度方向的整個區域)發生缺氧，藉此氧化物半導體層變成n型氧化物半導體層，並可獲得與金屬層之有利的接觸。此外，氧從氧化物絕緣層供應予接觸氧化物絕緣層之氧化物半導體層，且接觸氧化物絕緣層之氧化物半導體層的部分區域(若厚度小，則在膜厚度方向的整個區域)包含過量氧而成為i型區域，藉此氧化物半導體層變成i型氧化物半導體層，並做為薄膜電晶體之通道形成區。
在本發明之一實施例中，在氧化物半導體層接觸金屬層而做為源極電極層及汲極電極層與氧化物絕緣層之區域中，形成結晶區，並經由科學計算檢查非結晶狀態之區域與結晶區之區域之間氧移動狀態的差異。
用於科學計算之模型具有In-Ga-Zn-O基非結晶結構及In-Ga-Zn-O基晶體結構。在每一模型中，長方體縱向區域之一相較於其他區域氧不足達10%(參照圖25A及25B)。該計算係於650℃加速狀況下10 nsec之後，比較In-Ga-Zn-O基非結晶結構及In-Ga-Zn-O基晶體結構中氧之分佈。各狀況顯示於表1及表2中。
圖26A中顯示若使用非結晶氧化物半導體層之氧的分佈，及圖26B中顯示若使用結晶氧化物半導體層之氧的分佈。虛線表示初始狀態(初始)，及實線表示結果(10 nsec之後)。發現氧移動與使用非結晶氧化物半導體層或結晶氧化物半導體層無關。
非結晶氧化物半導體層及結晶氧化物半導體層，缺氧區在計算前後之間氧原子的提升率分別為15.9%及11.3%。即，非結晶氧化物半導體層中之氧較結晶氧化物半導體層中之氧更可能移動，導致輕易地補償缺氧。換言之，結晶氧化物半導體層中之氧較非結晶氧化物半導體層中之氧相對較不可能移動。
因此，亦發現氧於具有結晶區之本發明之一實施例的氧化物半導體層中移動，其類似於非結晶氧化物半導體層之範例的方式。亦發現結晶區具有一效果，其中由於結晶氧化物半導體層中之氧較非結晶氧化物半導體層中之氧相對較不可能移動，抑制了氧化物半導體層之氧的排除。
本申請案係依據2009年10月8日向日本專利處提出申請之序號2009-234413日本專利申請案，其整個內容係以提及方式併入本文。
10．．．脈衝輸出電路
11、12、13、14、15、16、17、5604、5605．．．佈線
21、22、23、24、25．．．輸入端子
26、27．．．輸出端子
28、410、430、450、470、490、581、4010、4011、4509、4510、5603．．．薄膜電晶體
31、32、33、34、35、36、37、38、39、40、41、42、43．．．電晶體
51、52、53、6407．．．電源線
61、62．．．期間
103．．．氧化物半導體膜
105．．．氧化物絕緣膜
106．．．結晶區
110、4030．．．像素電極層
128、415、418．．．透光導電膜
400、580、596、4001、4006、4501、4506、5300、7010、7020．．．基板
402、7060、7070．．．閘極絕緣層
411、414、421c．．．端子
412、429．．．連接電極
416、7013、7015．．．電極
421a．．．閘極電極層
421b．．．電容器佈線
423．．．氧化物半導體層
424a．．．第一區
424b．．．第二區
424c．．．第三區
424d．．．第四區
424e．．．第五區
425a．．．源極電極層
425b．．．汲極電極層
426a、426b、428、456a、7031、7041、7051．．．氧化物絕緣層
480a、480b、482a、482b、482c．．．抗蝕罩
585、4020、4021、4032、4544、7032、7042、7055．．．絕緣層
587、588．．．電極層
589．．．球形粒子
590a．．．黑區
590b．．．白區
594．．．腔室
595、4507．．．填充劑
1000．．．行動電話
1001、2701、2703、9401、9411、9601、9701、9881、9891、9901．．．外殼
1002、2705、2707、9412、9603、9607、9703、9882、9883、9903．．．顯示部
1003、9402、9413．．．操作按鈕
1004．．．外部連接埠
1005、2725、9405．．．揚聲器
1006、9404、9889．．．麥克風
2600．．．TFT基板
2601．．．相對基板
2602、4005、4505．．．密封劑
2603、4002、4502、5301．．．像素部
2604．．．顯示元件
2605．．．著色層
2606、2607．．．偏光板
2608．．．佈線電路部
2609．．．軟性佈線板
2610．．．冷陰極管
2611．．．反射板
2612．．．電路基板
2613．．．擴散板
2631．．．海報
2632．．．車廂廣告
2700．．．電子書閱讀器
2711．．．絞鏈
2721．．．電源開關
2723、9609、9885．．．操作鍵
4003、4503a、4503b、5304．．．信號線驅動電路
4004、4504a、4504b．．．掃描線驅動電路
4008．．．液晶層
4013．．．液晶元件
4015、4515．．．連接終端電極
4016、4516．．．終端電極
4018、4518a、4518b．．．軟性印刷電路(FPC)
4019、4519．．．各向異性導電膜
4031．．．相對電極層
4511、6404、7002、7012、7022．．．發光元件
4512．．．電致發光層
4513．．．第二電極層
4517．．．第一電極層
4520、7009、7019、7029．．．分割區
4540．．．導電層
5302．．．第一掃描線驅動電路
5303．．．第二掃描線驅動電路
5305．．．時序控制電路
5601．．．移位暫存器
5602．．．開關電路
6400．．．像素
6401．．．開關電晶體
6402．．．驅動電晶體
6403．．．電容器
6405．．．信號線
6406．．．掃描線
6408．．．共同電極
7001．．．薄膜電晶體(TFT)
7003、7023．．．第一電極
7004、7014、7024．．．電致發光(EL)層
7005、7025．．．第二電極
7011、7021．．．驅動TFT
7016．．．阻光膜
7017、7027．．．導電膜
7030．．．連接電極層
7033、7043．．．濾色層
7034、7044．．．覆膜層
7035、7045、7052．．．保護絕緣層
7040．．．連接電極層
7053．．．平面化絕緣層
9400．．．通訊裝置
9403．．．外部輸入端子
9406．．．發光部
9410．．．顯示裝置
9600．．．電視裝置
9605．．．支架
9610．．．遙控器
9700．．．數位相框
9884．．．揚聲器部
9886．．．記錄媒體嵌入部
9887．．．連接端子
9888．．．感應器
9890．．．發光二極體(LED)燈
9893．．．接合部
9900．．．投幣機
在圖式中：
圖1為截面圖，描繪本發明之一實施例；
圖2A至2E為截面程序圖，描繪本發明之一實施例；
圖3為俯視圖，描繪本發明之一實施例；
圖4A1及4B1為截面圖及圖4A2及4B2為俯視圖，描繪本發明之一實施例；
圖5A為截面圖及圖5B為俯視圖，描繪本發明之一實施例；
圖6A至6E為截面程序圖，描繪本發明之一實施例；
圖7A及7B為半導體裝置之區塊圖；
圖8A及8B分別為信號線驅動電路之電路圖及時序圖；
圖9A至9C為電路圖，描繪移位暫存器之結構；
圖10A及10B為電路圖及時序圖，描繪移位暫存器之操作；
圖11A1及11A2為平面圖，及圖11B為截面圖，描繪本發明之一實施例；
圖12為截面圖，描繪本發明之一實施例；
圖13為截面圖，描繪本發明之一實施例；
圖14描繪半導體裝置之像素的等效電路；
圖15A至15C為截面圖，各描繪本發明之一實施例；
圖16A為平面圖及圖16B為截面圖，描繪本發明之一實施例；
圖17A及17B描繪電子紙之使用模式範例；
圖18為電子書閱讀器之一範例之外部圖；
圖19A及19B為外部圖，分別描繪電視裝置及數位相框之範例；
圖20A及20B為外部圖，描繪遊戲機之範例；
圖21A及21B為外部圖，描繪行動電話之範例；
圖22A至22D為截面圖，各描繪本發明之一實施例；
圖23描繪氧化物半導體之晶體結構之範例；
圖24簡要描繪科學計算；
圖25A及25B簡要描繪科學計算；及
圖26A及26B顯示科學計算之結果。
400．．．基板
402．．．閘極絕緣層
421a．．．閘極電極層
423．．．氧化物半導體層
424a．．．第一區
424b．．．第二區
424c．．．第三區
424d．．．第四區
424e．．．第五區
425a．．．源極電極層
425b．．．汲極電極層
426a、428．．．氧化物絕緣層
470．．．薄膜電晶體

Claims (13)

  1. 一種半導體裝置，包含：閘極電極層；該閘極電極層上之閘極絕緣層；該閘極絕緣層上之氧化物半導體層；與部分該氧化物半導體層接觸之第一氧化物絕緣層；及與部分該氧化物半導體層接觸之源極電極層及汲極電極層，其中位在該源極電極層與該第一氧化物絕緣層之間之間距下的該氧化物半導體層的區域及位在該汲極電極層與該第一氧化物絕緣層之間之間距下的該氧化物半導體層的區域各具有小於該源極電極層重疊之該氧化物半導體層的區域、該第一氧化物絕緣層重疊之該氧化物半導體層的區域、及該汲極電極層重疊之該氧化物半導體層的區域的厚度。
  2. 一種半導體裝置，包含：閘極電極層；該閘極電極層上之閘極絕緣層；該閘極絕緣層上之氧化物半導體層；與部分該氧化物半導體層接觸之第一氧化物絕緣層；及與部分該氧化物半導體層接觸之源極電極層及汲極電極層， 其中位在該源極電極層與該第一氧化物絕緣層之間之間距下的該氧化物半導體層的區域及位在該汲極電極層與該第一氧化物絕緣層之間之間距下的該氧化物半導體層的區域各具有小於該源極電極層重疊之該氧化物半導體層的區域、該第一氧化物絕緣層重疊之該氧化物半導體層的區域、及該汲極電極層重疊之該氧化物半導體層的區域的厚度，及其中與該氧化物絕緣層接觸之該氧化物半導體層的表面部分具有結晶區。
  3. 如申請專利範圍第1或2項之半導體裝置，其中該第一氧化物絕緣層係選自由氧化矽膜、氮氧化矽膜、氧化鋁膜及氧氮化鋁膜組成之群組。
  4. 如申請專利範圍第1或2項之半導體裝置，其中該氧化物半導體層包含銦、鎵及鋅。
  5. 如申請專利範圍第2項之半導體裝置，其中為垂直於該氧化物半導體層之表面方向的c軸取向之奈米晶體形成於該結晶區中。
  6. 一種電子設備，其中使用如申請專利範圍第1或2項之半導體裝置。
  7. 一種顯示裝置，包含：基板上之像素部及驅動電路部，該像素部及該驅動電路部各包括薄膜電晶體，其中該薄膜電晶體包含：閘極電極層； 該閘極電極層上之閘極絕緣層；該閘極絕緣層上之氧化物半導體層；與部分該氧化物半導體層接觸之第一氧化物絕緣層；及與部分該氧化物半導體層接觸之源極電極層及汲極電極層，其中位在該源極電極層與該第一氧化物絕緣層之間之間距下的該氧化物半導體層的區域及位在該汲極電極層與該第一氧化物絕緣層之間之間距下的該氧化物半導體層的區域各具有小於該源極電極層重疊之該氧化物半導體層的區域、該第一氧化物絕緣層重疊之該氧化物半導體層的區域、及該汲極電極層重疊之該氧化物半導體層的區域的厚度。
  8. 一種顯示裝置，包含：基板上之像素部及驅動電路部，該像素部及該驅動電路部各包括薄膜電晶體，其中該薄膜電晶體包含：閘極電極層；該閘極電極層上之閘極絕緣層；該閘極絕緣層上之氧化物半導體層；與部分該氧化物半導體層接觸之第一氧化物絕緣層；及與部分該氧化物半導體層接觸之源極電極層及汲極電極層， 其中位在該源極電極層與該第一氧化物絕緣層之間之間距下的該氧化物半導體層的區域及位在該汲極電極層與該第一氧化物絕緣層之間之間距下的該氧化物半導體層的區域各具有小於該源極電極層重疊之該氧化物半導體層的區域、該第一氧化物絕緣層重疊之該氧化物半導體層的區域、及該汲極電極層重疊之該氧化物半導體層的區域的厚度，及其中與該氧化物絕緣層接觸之該氧化物半導體層的表面部分具有結晶區。
  9. 如申請專利範圍第7或8項之顯示裝置，其中該第一氧化物絕緣層係選自由氧化矽膜、氮氧化矽膜、氧化鋁膜及氧氮化鋁膜組成之群組。
  10. 如申請專利範圍第7或8項之顯示裝置，其中該氧化物半導體層包含銦、鎵及鋅。
  11. 如申請專利範圍第8項之顯示裝置，其中為垂直於該氧化物半導體層之表面方向的c軸取向之奈米晶體形成於該結晶區中。
  12. 一種電子設備，其中使用如申請專利範圍第7或8項之顯示裝置。
  13. 如申請專利範圍第1、2、7及8項中任一項之半導體裝置，其中第二氧化物絕緣層形成於該第一氧化物絕緣層上，其中該第二氧化物絕緣層和位在該源極電極層與該第 一氧化物絕緣層之間之該間距下的該氧化物半導體層相接觸，且其中該第二氧化物絕緣層和位在該汲極電極層與該第一氧化物絕緣層之間之該間距下的該氧化物半導體層相接觸。
TW099133863A 2009-10-08 2010-10-05 半導體裝置、顯示裝置、及電子設備 TWI512999B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009234413 2009-10-08

Publications (2)

Publication Number Publication Date
TW201131780A TW201131780A (en) 2011-09-16
TWI512999B true TWI512999B (zh) 2015-12-11

Family

ID=43854114

Family Applications (3)

Application Number Title Priority Date Filing Date
TW105125774A TWI605598B (zh) 2009-10-08 2010-10-05 半導體裝置、顯示裝置、及電子設備
TW099133863A TWI512999B (zh) 2009-10-08 2010-10-05 半導體裝置、顯示裝置、及電子設備
TW104131799A TWI557924B (zh) 2009-10-08 2010-10-05 半導體裝置、顯示裝置、及電子設備

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105125774A TWI605598B (zh) 2009-10-08 2010-10-05 半導體裝置、顯示裝置、及電子設備

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104131799A TWI557924B (zh) 2009-10-08 2010-10-05 半導體裝置、顯示裝置、及電子設備

Country Status (6)

Country Link
US (3) US8309961B2 (zh)
JP (11) JP5634203B2 (zh)
KR (8) KR20230154098A (zh)
CN (2) CN102648524B (zh)
TW (3) TWI605598B (zh)
WO (1) WO2011043203A1 (zh)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101762922B (zh) * 2008-12-24 2012-05-30 京东方科技集团股份有限公司 触摸式电子纸及其制造方法
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20230154098A (ko) * 2009-10-08 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
CN102576737B (zh) 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
KR101832698B1 (ko) * 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102462145B1 (ko) 2009-10-16 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR101801538B1 (ko) * 2009-10-16 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
MY163862A (en) 2009-10-30 2017-10-31 Semiconductor Energy Lab Logic circuit and semiconductor device
EP2497115A4 (en) 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101763126B1 (ko) 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102138547B1 (ko) 2009-11-13 2020-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN105609509A (zh) 2009-12-04 2016-05-25 株式会社半导体能源研究所 显示装置
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5275521B2 (ja) * 2010-10-07 2013-08-28 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN105336791B (zh) 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9331206B2 (en) * 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9954110B2 (en) 2011-05-13 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device
KR101952570B1 (ko) * 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9397222B2 (en) * 2011-05-13 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6009226B2 (ja) * 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9012993B2 (en) 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US8716708B2 (en) * 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2013105537A1 (ja) * 2012-01-11 2013-07-18 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置の製造方法
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101879831B1 (ko) * 2012-03-21 2018-07-20 삼성디스플레이 주식회사 플렉시블 표시 장치, 유기 발광 표시 장치 및 플렉시블 표시 장치용 원장 기판
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5991668B2 (ja) * 2012-08-23 2016-09-14 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
KR20200011610A (ko) 2012-11-08 2020-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
JP6285150B2 (ja) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
TWI538220B (zh) * 2012-11-21 2016-06-11 元太科技工業股份有限公司 薄膜電晶體與其製造方法
KR102211596B1 (ko) 2012-12-28 2021-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
KR102108121B1 (ko) 2013-06-10 2020-05-08 삼성디스플레이 주식회사 박막 트랜지스터 기판
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
TWM471031U (zh) * 2013-08-13 2014-01-21 Chunghwa Picture Tubes Ltd 氧化物半導體薄膜電晶體基板
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP2015149467A (ja) * 2014-01-10 2015-08-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
US9929044B2 (en) 2014-01-30 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR102172972B1 (ko) 2014-02-26 2020-11-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그의 제조방법
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102156588B1 (ko) * 2014-06-10 2020-09-16 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조방법
KR20160086487A (ko) * 2015-01-09 2016-07-20 삼성디스플레이 주식회사 플렉서블 터치 패널 및 플렉서블 표시 장치
JP2016224297A (ja) * 2015-06-01 2016-12-28 株式会社ジャパンディスプレイ 表示装置
CN105206567B (zh) * 2015-10-10 2018-04-10 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
US9892821B2 (en) * 2016-01-04 2018-02-13 Samsung Electronics Co., Ltd. Electrical conductors and electronic devices including the same
DE112016006619T5 (de) 2016-03-18 2018-12-06 Mitsubishi Electric Corporation Dünnschichttransistor, Dünnschichttransistor-Substrat, Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung eines Dünnschichttransistors
CN105870057B (zh) * 2016-04-28 2019-06-07 京东方科技集团股份有限公司 一种阵列基板、其制作方法和显示装置
KR102550604B1 (ko) * 2016-08-03 2023-07-05 삼성디스플레이 주식회사 반도체장치 및 그 제조방법
JP6816994B2 (ja) * 2016-08-24 2021-01-20 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP7274639B2 (ja) 2016-11-30 2023-05-16 日本製紙株式会社 難燃材料
KR20180065162A (ko) * 2016-12-07 2018-06-18 서울바이오시스 주식회사 디스플레이 장치 및 그의 전극 연결 방법
KR102000829B1 (ko) 2017-09-07 2019-07-16 한양대학교 산학협력단 고유전체 절연 박막을 포함하는 박막 트랜지스터 및 이의 제조 방법
KR102650216B1 (ko) * 2018-03-09 2024-03-21 삼성전자주식회사 산화물층의 형성 방법 및 반도체 소자의 제조 방법
JP2020027862A (ja) * 2018-08-10 2020-02-20 株式会社ジャパンディスプレイ 表示装置及びその製造方法
WO2020170068A1 (ja) * 2019-02-22 2020-08-27 株式会社半導体エネルギー研究所 金属酸化物、および金属酸化物を有するトランジスタ
CN110046567B (zh) * 2019-04-11 2021-10-01 Oppo广东移动通信有限公司 显示屏组件及电子设备
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
CN110728254B (zh) * 2019-10-22 2022-03-01 武汉华星光电半导体显示技术有限公司 光学指纹识别电路及显示装置
CN111180523A (zh) * 2019-12-31 2020-05-19 成都中电熊猫显示科技有限公司 薄膜晶体管、阵列基板以及液晶显示面板
CN114038759B (zh) * 2021-09-30 2022-09-27 惠科股份有限公司 氧化物薄膜晶体管的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050263765A1 (en) * 2004-05-28 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device, method for manufacturing the same, and television system
US20080318368A1 (en) * 2007-06-20 2008-12-25 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based this film transistor

Family Cites Families (179)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2659976B2 (ja) * 1988-01-19 1997-09-30 株式会社東芝 薄膜トランジスタとその製造方法
JPH04299571A (ja) * 1991-03-28 1992-10-22 Nec Corp 薄膜トランジスタ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06333946A (ja) * 1993-05-21 1994-12-02 Toshiba Corp 薄膜トランジスタ及びその製造方法
JPH0897427A (ja) * 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子および薄膜トランジスタ並びにその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4053102B2 (ja) * 1996-09-18 2008-02-27 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP3599972B2 (ja) 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
JP3169881B2 (ja) * 1998-02-16 2001-05-28 鹿児島日本電気株式会社 薄膜トランジスタ
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4299571B2 (ja) 2003-04-14 2009-07-22 富士通株式会社 マルチキャストによる放送システム
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4167565B2 (ja) 2003-07-31 2008-10-15 株式会社東芝 部分ｓｏｉ基板の製造方法
KR101034181B1 (ko) * 2003-08-21 2011-05-12 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
WO2005106934A1 (en) * 2004-04-28 2005-11-10 Iufc-Hyu Flexible electro-optical apparatus and method for manufacturing the same
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CN101032027B (zh) * 2004-09-02 2010-10-13 卡西欧计算机株式会社 薄膜晶体管及其制造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006120382A (ja) 2004-10-20 2006-05-11 Seiko Epson Corp 有機ｅｌ装置の製造装置及び方法、並びに電気光学装置及び電子機器
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US20060219274A1 (en) 2005-03-29 2006-10-05 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
JP4667256B2 (ja) 2005-03-29 2011-04-06 大日本スクリーン製造株式会社 基板処理装置
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
KR20080108223A (ko) * 2006-01-31 2008-12-12 이데미쓰 고산 가부시키가이샤 Ｔｆｔ 기판, 반사형 ｔｆｔ 기판 및 이들의 제조 방법
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP5369367B2 (ja) 2006-03-28 2013-12-18 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI298536B (en) * 2006-05-29 2008-07-01 Au Optronics Corp Pixel structure and fabricating method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
WO2007148601A1 (ja) * 2006-06-19 2007-12-27 Panasonic Corporation 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7767595B2 (en) * 2006-10-26 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN100514610C (zh) 2006-10-27 2009-07-15 中华映管股份有限公司 薄膜晶体管阵列基板及其制作方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
KR101425635B1 (ko) * 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5401758B2 (ja) 2006-12-12 2014-01-29 サンケン電気株式会社 半導体装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8566502B2 (en) 2008-05-29 2013-10-22 Vmware, Inc. Offloading storage operations to storage hardware using a switch
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US7633089B2 (en) * 2007-07-26 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device provided with the same
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100961182B1 (ko) * 2007-12-17 2010-06-09 한국전자통신연구원 투명 전자 소자 및 그 제조 방법
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101999970B1 (ko) 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101670695B1 (ko) 2008-09-19 2016-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101659925B1 (ko) 2008-10-03 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR20110084523A (ko) 2008-11-07 2011-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR20230154098A (ko) * 2009-10-08 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
MY163862A (en) 2009-10-30 2017-10-31 Semiconductor Energy Lab Logic circuit and semiconductor device
JP6333946B2 (ja) 2014-02-20 2018-05-30 富士フイルム株式会社 感光性樹脂組成物、硬化物及びその製造方法、樹脂パターン製造方法、硬化膜、液晶表示装置、有機ｅｌ表示装置、赤外線カットフィルター、並びに、固体撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050263765A1 (en) * 2004-05-28 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device, method for manufacturing the same, and television system
US20080318368A1 (en) * 2007-06-20 2008-12-25 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based this film transistor

Also Published As

Publication number Publication date
KR102246127B1 (ko) 2021-04-29
JP2011100997A (ja) 2011-05-19
JP2013131765A (ja) 2013-07-04
KR102399469B1 (ko) 2022-05-19
JP6700457B2 (ja) 2020-05-27
JP2015222821A (ja) 2015-12-10
US9406808B2 (en) 2016-08-02
KR20190071837A (ko) 2019-06-24
KR20180077321A (ko) 2018-07-06
KR20230154098A (ko) 2023-11-07
KR20170090511A (ko) 2017-08-07
US20160336456A1 (en) 2016-11-17
TWI605598B (zh) 2017-11-11
WO2011043203A1 (en) 2011-04-14
JP2020145447A (ja) 2020-09-10
KR20120091061A (ko) 2012-08-17
CN105185837B (zh) 2018-08-03
KR20210048594A (ko) 2021-05-03
JP2014053621A (ja) 2014-03-20
CN102648524B (zh) 2015-09-23
JP6994537B2 (ja) 2022-01-14
KR102108943B1 (ko) 2020-05-12
JP2013201440A (ja) 2013-10-03
JP5634203B2 (ja) 2014-12-03
KR101969253B1 (ko) 2019-04-15
KR20220070050A (ko) 2022-05-27
JP6526738B2 (ja) 2019-06-05
CN105185837A (zh) 2015-12-23
TW201642480A (zh) 2016-12-01
JP5336674B2 (ja) 2013-11-06
KR101991006B1 (ko) 2019-06-20
JP6145205B2 (ja) 2017-06-07
JP5993988B2 (ja) 2016-09-21
JP2017152736A (ja) 2017-08-31
KR20200051060A (ko) 2020-05-12
KR102596694B1 (ko) 2023-11-01
US8309961B2 (en) 2012-11-13
JP5383935B2 (ja) 2014-01-08
JP5775129B2 (ja) 2015-09-09
CN102648524A (zh) 2012-08-22
JP2022046535A (ja) 2022-03-23
US20110084266A1 (en) 2011-04-14
JP7258995B2 (ja) 2023-04-17
US20130075723A1 (en) 2013-03-28
KR101763959B1 (ko) 2017-08-14
US10115831B2 (en) 2018-10-30
TW201131780A (en) 2011-09-16
JP2019169723A (ja) 2019-10-03
TWI557924B (zh) 2016-11-11
JP2023090720A (ja) 2023-06-29
JP2017017328A (ja) 2017-01-19
TW201601324A (zh) 2016-01-01

Similar Documents

Publication Publication Date Title
JP7258995B2 (ja) 表示装置
TWI508287B (zh) 氧化半導體薄膜、半導體裝置及製造半導體裝置之方法
TWI471979B (zh) 電晶體