TW201545352A - 雙功函數埋入式閘極型電晶體、形成其之方法及包含其之電子裝置 - Google Patents

雙功函數埋入式閘極型電晶體、形成其之方法及包含其之電子裝置 Download PDF

Info

Publication number
TW201545352A
TW201545352A TW103134332A TW103134332A TW201545352A TW 201545352 A TW201545352 A TW 201545352A TW 103134332 A TW103134332 A TW 103134332A TW 103134332 A TW103134332 A TW 103134332A TW 201545352 A TW201545352 A TW 201545352A
Authority
TW
Taiwan
Prior art keywords
layer
work function
barrier layer
trench
transistor
Prior art date
Application number
TW103134332A
Other languages
English (en)
Other versions
TWI638458B (zh
Inventor
Dong-Kyun Kang
Original Assignee
Sk Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sk Hynix Inc filed Critical Sk Hynix Inc
Publication of TW201545352A publication Critical patent/TW201545352A/zh
Application granted granted Critical
Publication of TWI638458B publication Critical patent/TWI638458B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種電晶體包括：源極區域和汲極區域，其形成在基板中成為彼此分隔開；溝槽，其形成在源極區域和汲極區域之間的基板中；以及埋入式閘極電極，其在溝槽內，其中埋入式閘極電極包括：下部埋入部分，其包括具有包括含有鋁的氮化鈦之高功函數的阻障層以及設置在高功函數的阻障層上方的第一低電阻率層；以及上部埋入部分，其包括設置在下部埋入部分之上且與源極區域和汲極區域重疊的低功函數的阻障層以及設置在低功函數的阻障層上方的第二低電阻率層。

Description

雙功函數埋入式閘極型電晶體、形成其之方法及包含其之電子裝置
示例性實施例涉及一種電晶體，並且更具體地說，涉及一種雙功函數埋入式閘極型電晶體、一種用於製造所述電晶體的方法以及一種包括所述電晶體的電子裝置。
相關申請案的交叉參考
本申請案主張2014年5月29日於韓國知識產權局所提申的韓國申請案第10-2014-0065279號的優先權，其通過引用將其整體併入本文中。
電晶體採用金屬閘極電極作為它們的閘極電極。低電阻的金屬閘極電極可以降低閘極電阻。再者，由於金屬閘極電極具有高的功函數，它們可能會降低通道雜質劑量。這可能會導致漏電流降低，從而提高了電晶體的性能。
但是，高功函數具有一個問題，那是在金屬閘極電極與雜質區域(例如，源極區域/汲極區域)重疊的區域中增加了閘極引發汲極洩漏(gate-induced drain leakage，GIDL)。特別是，它難以降低在埋入式閘極型 電晶體中的閘極引發汲極洩漏，因為具有很大的金屬閘極電極與雜質區域(例如，源極區域/汲極區域)所重疊之區域。
一個實施例指向一種可以改善閘極引發汲極洩漏(GIDL)電流特性和驅動能力的埋入式閘極型電晶體，以及一種用於製造所述埋入式閘極型電晶體的方法。
根據一個實施例，一種電晶體包括：源極區域和汲極區域，其形成在基板中成為彼此分隔開；溝槽，其形成在所述源極區域和所述汲極區域之間的所述基板中；以及埋入式閘極電極，其設置在所述溝槽中，其中所述埋入式閘極電極包括：下部埋入部分，其包括高功函數的阻障層和設置在所述高功函數的阻障層上方的第一低電阻率層，其中所述高功函數的阻障層包括含有鋁的氮化鈦；以及上部埋入部分，其包括設置在所述下部埋入部分上方且與所述源極區域和所述汲極區域重疊的低功函數的阻障層以及設置在所述低功函數的阻障層上方的第二低電阻率層。所述高功函數的阻障層可以包括氮化鋁鈦(TiAlN)。所述低功函數的阻障層可以包括無氟鎢(fluorine-free tungsten，FFW)。所述低功函數的阻障層可以包括碳化鈦(TiC)、碳化鋁鈦(TiAlC)或鈦鋁(TiAl)。所述第一低電阻率層和所述第二低電阻率層可以包括含金屬的材料，其電阻率分別比所述高功函數的阻障層和所述低功函數的阻障層的電阻率低。所述第一低電阻率層和所述第二低電阻率層可以包括鎢。所述下部埋入部分可以進一步包括在所述高功函數的阻障層和所述第一低電阻率層之間的阻障增強層。所述阻障增強層可以包括氮化鈦(TiN)，以及其中所述高功函數的阻障層包含氮化鋁 鈦(TiAlN)。
根據另一個實施例，一種電晶體包括：主動區域，其包括鰭區域；隔離層，其凹陷以暴露所述鰭區域的上部表面和的側壁；源極區域和汲極區域，其形成在所述主動區域中且彼此分隔開；溝槽，其形成在所述源極區域和所述汲極區域之間的所述主動區域中且延伸至所述隔離層；以及埋入式閘極電極，其設置在所述溝槽中且覆蓋所述鰭區域，其中所述埋入式閘極電極包括：下部埋入部分，其包括高功函數的阻障層和設置在所述高功函數的阻障層上方的第一低電阻率層，其中所述高功函數的阻障層包括含有鋁的氮化鈦；以及上部埋入部分，其包括設置在所述下部埋入部分上方且與所述源極區域和所述汲極區域重疊的低功函數的阻障層以及設置在所述低功函數的阻障層上方的第二低電阻率層。所述電晶體進一步可以包括在所述高功函數的阻障層和所述第一低電阻率層之間的阻障增強層。所述高功函數的阻障層可以包括氮化鋁鈦(TiAlN)，並且所述阻障增強層包括氮化鈦(TiN)。所述低功函數的阻障層可以包括無氟鎢(FFW)。所述低功函數的阻障層可以包括碳化鈦(TiC)、碳化鋁鈦(TiAlC)或鈦鋁(TiAl)。所述第一低電阻率層和所述第二低電阻率層可以各自包括鎢。
根據另一個實施例，一種用於製造電晶體的方法包括：形成隔離層以在基板中定義主動區域；形成橫跨所述主動區域與所述隔離層的溝槽；形成下部埋入式閘極電極，其包括設置在所述溝槽的底部和側壁上且填充所述溝槽的一部分的高功函數的阻障層；在所述下部埋入式閘極電極上方形成上部埋入式閘極電極，其中所述上部埋入式閘極電極包括低功函數的阻障層並且填充所述溝槽的一部分；在所述上部埋入式閘極電極上 方形成覆蓋層；以及形成源極區域和汲極區域，其藉由所述溝槽而在所述基板上彼此分隔開，並且各自具有與所述低功函數的阻障層重疊的深度。所述用於製造電晶體的方法可以進一步包括在所述溝槽形成之後，藉由凹陷所述隔離層來形成鰭區域。所述高功函數的阻障層可以包括氮化鋁鈦(TiAlN)。所述低功函數的阻障層可以包括無氟鎢(FFW)、碳化鈦(TiC)、碳化鋁鈦(TiAlC)、鈦鋁(TiAl)或它們的組合。形成所述下部埋入式閘極電極可以包括：形成氮化鋁鈦(TiAlN)，作為所述高功函數的阻障層；在所述氮化鋁鈦(TiAlN)上方形成氮化鈦(TiN)；在所述氮化鈦(TiN)上方形成填充所述溝槽的鎢層；以及凹陷所述氮化鋁鈦(TiAlN)、氮化鈦(TiN)和鎢層。形成所述上部埋入式閘極電極可以包括：形成無氟鎢(FFW)層，作為在包括所述下部埋入式閘極電極的所述基板的輪廓上方的所述低功函數的阻障層；在所述無氟鎢(FFW)層上方形成填充所述溝槽的鎢層；以及凹陷所述無氟鎢(FFW)層和鎢層。
11‧‧‧基板
12‧‧‧隔離層
12F‧‧‧凹陷隔離層
13‧‧‧隔離槽
14‧‧‧主動區域
14F‧‧‧鰭區域
15‧‧‧溝槽
15AF‧‧‧第一溝槽
15BF‧‧‧第二溝槽
16‧‧‧閘極介電
17‧‧‧第一阻障層
17A‧‧‧初步第一阻障層
18‧‧‧阻障增強層
18A‧‧‧初步阻障增強層
19‧‧‧第一低電阻率層
19A‧‧‧初步第一低電阻率層
20‧‧‧下部埋入部分
21‧‧‧第二阻障層
21A‧‧‧初步第二阻障層
22‧‧‧第二低電阻率層
22A‧‧‧初步第二低電阻率層
23‧‧‧上部下部埋入部分/上部埋入部分
24‧‧‧埋入式閘極電極
25‧‧‧上部埋入部分
26‧‧‧覆蓋層
27‧‧‧第一雜質區域
28‧‧‧第二雜質區域
100‧‧‧電晶體
101‧‧‧基板
102‧‧‧隔離層
103‧‧‧主動區域
104‧‧‧溝槽
104A‧‧‧第一溝槽
104B‧‧‧第二溝槽
105‧‧‧埋入式閘極電極
106‧‧‧第一雜質區域
107‧‧‧第二雜質區域
200‧‧‧電晶體
200F‧‧‧電晶體
201‧‧‧基板
202‧‧‧隔離層
202F‧‧‧凹陷隔離層
203‧‧‧隔離溝槽
204‧‧‧主動區域
204F‧‧‧鰭區域
205‧‧‧溝槽
205A‧‧‧第一溝槽
205AF‧‧‧第一溝槽
205B‧‧‧第二溝槽
205BF‧‧‧第二溝槽
206‧‧‧閘極介電層
207‧‧‧埋入式閘極電極
208‧‧‧下部埋入部分
209‧‧‧第一阻障層
210‧‧‧阻障增強層
211‧‧‧第一低電阻率層
212‧‧‧上部埋入部分
213‧‧‧第二阻障層
214‧‧‧第二低電阻率層
215‧‧‧覆蓋層
216‧‧‧第一雜質區域
217‧‧‧第二雜質區域
301‧‧‧正方向
302‧‧‧負方向
400‧‧‧半導體裝置
401‧‧‧基板
402‧‧‧隔離層
403‧‧‧溝槽
404‧‧‧主動區域
405‧‧‧第一閘極介電層
406‧‧‧埋入式閘極電極
407‧‧‧下部埋入部分
408‧‧‧高功函數的阻障層
409‧‧‧阻障增強層
410‧‧‧第一低電阻率層
411‧‧‧上部埋入部分
412‧‧‧低功函數的阻障層
413‧‧‧第二低電阻率層
415‧‧‧第一源極區域
416‧‧‧第一汲極區域
420‧‧‧第一電晶體
431‧‧‧第二閘極介電層
432‧‧‧平面閘極電極
433‧‧‧第二源極區域
434‧‧‧第二汲極區域
440‧‧‧第二電晶體
500‧‧‧記憶體單元陣列
501‧‧‧基板
502‧‧‧隔離層
503‧‧‧主動區域
504‧‧‧閘極溝槽
505‧‧‧閘極介電層
506‧‧‧埋入字線
507‧‧‧下部埋入部分
508‧‧‧高功函數的阻障層
509‧‧‧阻障增強層
510‧‧‧第一低電阻率層
511‧‧‧上部埋入部分
512‧‧‧低功函數的阻障層
513‧‧‧第二低電阻率層
514‧‧‧覆蓋層
515‧‧‧第一雜質區域
516‧‧‧第二雜質區域
517‧‧‧第一接觸孔
518‧‧‧插塞隔離層
519‧‧‧第一接觸插塞
520‧‧‧位元線
521‧‧‧位元線硬遮罩層
522‧‧‧間隔物
523‧‧‧第二接觸插塞
524‧‧‧第二接觸孔
525‧‧‧記憶體元件
600‧‧‧積體電路
601‧‧‧高電壓電晶體
602‧‧‧低電壓電晶體
700‧‧‧積體電路
701‧‧‧邏輯電晶體
702‧‧‧非邏輯電晶體
800‧‧‧積體電路
801‧‧‧用於記憶體裝置的電晶體
802‧‧‧用於非記憶體裝置的電晶體
900‧‧‧電子裝置
901‧‧‧PMOSFET
902‧‧‧NMOSFET
903‧‧‧CMOSFET
圖1是說明根據一個實施例的電晶體的平面視圖。
圖2A和圖2B是說明根據第一實施例的電晶體的截面視圖。
圖3A和圖3B是說明根據第二實施例的電晶體的截面視圖。
圖4A至4G是示例性地說明根據所述第一實施例的用於製造所述電晶體的方法的截面視圖。
圖5A至5E是示例性地說明根據所述第二實施例的用於製造所述電晶體的方法的截面視圖。
圖6A是比較作為第一阻障層使用的材料的功函數的曲線 圖。
圖6B為比較作為第一阻障層使用的材料的漏電流的曲線圖。
圖7A是比較作為第二阻障層使用的材料的功函數的曲線圖。
圖7B是比較作為第二阻障層使用的材料的漏電流的曲線圖。
圖8是說明包括根據一個實施例的電晶體的半導體裝置的一個範例的截面視圖。
圖9是說明包括根據一個實施例的埋入式閘極型電晶體的半導體裝置的另一個範例的平面視圖。
圖10是沿著圖9的線A-A'所截取的半導體裝製的截面視圖。
圖11A到11C顯示包括根據一個實施例的電晶體的積體電路的多樣應用範例。
圖12說明包括根據一個實施例的電晶體的電子裝置。
示例性實施例將參照附圖在下面詳細描述。但是，實施例可以不同的形式修改，並且不應被解釋成限制性。類似的元件符號代表各圖和實施例中類似的部件。
附圖並不一定按比例繪製，並在某些情況下，比例可能被誇大，以便清楚地說明本實施例的特徵。當第一層被稱為在第二層“上”或者在基板“上”時，它不僅指的是第一層直接在第二層或基板上的情況， 也包含第三層存在於第一層和第二層或基板之間的情況。
圖1是說明根據一個實施例的電晶體的平面視圖。
參見圖1所示，電晶體100包括埋入式閘極電極105、第一雜質區域106和第二雜質區域107。隔離層102和主動區域103形成在基板101中。溝槽104可以形成在基板101中。溝槽104係形成為橫跨主動區域103與隔離層102。埋入式閘極電極105形成在溝槽104內。溝槽104使第一雜質區域106和第二雜質區域107彼此分隔開。溝槽104包括第一溝槽104A和第二槽104B。第一溝槽104A形成在主動區域103中。第二溝槽104B形成在隔離層102中。溝槽104可以從第一溝槽104A連續地延伸到第二溝槽104B。
圖2A和圖2B是說明根據第一實施例的電晶體的截面視圖。圖2A是沿著圖1的線A-A'所截取的電晶體100的截面視圖。圖2B是沿著圖1的線B-B'所截取的電晶體100的截面視圖。
電晶體200形成在基板201中。基板201包括半導體基板。基板201可以包括矽基板或矽絕緣層(silicon-on-insulator，SOI)基板。隔離層202形成在基板201中。隔離層202填充隔離溝槽203。隔離層202定義了在基板201中的主動區域204。主動區域204可以具有島的形狀。
具有預定深度的溝槽205形成在基板201中。溝槽205可以具有在一個方向上延伸的線的形狀。溝槽205可以形成為橫跨主動區域204和隔離層202。溝槽205的深度可以比隔離溝槽203的深度還淺。溝槽205可以以包括第一溝槽205A和第二溝槽205B。第一溝槽205A形成在主動區域204中。第二溝槽205B形成在隔離層202中。第一溝槽205A和第二溝槽205B連續地形成。第一溝槽205A的底表面和第二溝槽205B的底表面可以被佈置在同一層 級處。
第一雜質區域216和第二雜質區域217形成在主動區域204中。第一雜質區域216和第二雜質區域217摻雜有導電性的雜質。導電性的雜質可以包括磷(P)、砷(As)、銻(Sb)或硼(B)。第一雜質區域216和第二雜質區域217摻雜有相同導電類型的雜質。第一雜質區域216和第二雜質區域217被佈置在溝槽205的兩側上的主動區域204中。第一雜質區域216和第二雜質區域217分別對應於源極區域和汲極區域。第一雜質區域216和第二雜質區域217的底表面可以被定位在從主動區域204的頂表面的一預定深度處。第一雜質區域216和第二雜質區域217可以接觸溝槽205的側壁。第一雜質區域216和第二雜質區域217的底表面可以位在比溝槽205的底表面更高的層級處。
閘極介電層206被形成在溝槽205的底表面和側壁上。閘極電極介電層206可以包括氧化矽、氮化矽、氮氧化矽、高k材料或它們的組合。高k材料可以具有與氧化矽和氮化矽相比相對較高的介電常數(k)。
埋入式閘極電極207形成在溝槽205中。埋入式閘極電極207可以包括下部埋入部分208和上部埋入部分212。
下部埋入部分208包括第一阻障層209和第一低電阻率層(或下部閘極電極)211。第一低電阻率層211填充溝槽205的一部分。第一阻障層209被設置在第一低電阻率層211和閘極介電層206之間。阻障增強層210可以被佈置在第一阻障層209和第一低電阻率層211之間。第一阻障層209保護第一低電阻率層211免於擴散。阻障增強層210增強了對於第一低電阻率層211的保護，並且防止第一阻障層209和第一低電阻率層211之間的反應。第 一阻障層209、阻障增強層210和第一低電阻率層211的頂表面可以是彼此齊平。
上部埋入部分212包括第二阻障層213和第二低電阻率層(或上部閘極電極)214。第二低電阻率層214填充在下部埋入部分208上方的溝槽205的一部分。第二阻障層213被佈置在第二低電阻率層214和第一低電阻率層211之間。再者，第二阻障層213的一部分可以延伸以佈置在第二低電阻率層214和閘極介電層206之間。第二阻障層213和第二低電阻率層214的頂表面可以是彼此齊平。
覆蓋層215填充在上部埋入部分212上方的溝槽205。覆蓋層215保護埋入式閘極電極207。覆蓋層215包括介電層。覆蓋層215可以包括氮化矽。
在下文中，埋入式閘極電極207將進行詳細說明。
第一阻障層209和第二阻障層213由具有不同功函數的材料所形成。第一阻障層209具有比第二阻障層213更大的功函數。第一阻障層209包括高功函數材料。第二阻障層213包括低功函數材料。高功函數材料的功函數值大於矽的中間間隙的功函數值。低功函數材料是具有比矽的中間間隙功函數更低的功函數的材料。具體而言，高功函數材料可以具有大於約4.5eV的功函數值，然而低功函數材料可以具有低於約4.5eV的功函數值。
第一阻障層209和第二阻障層213包括不同功函數的含金屬材料。第一阻障層209可以包括含有高功函數金屬的材料，並且第二阻障層213可以包括含有低功函數金屬的材料。第一阻障層209可以包括金屬氮化物，而第二阻障層213可以包括金屬、金屬化合物或金屬碳化物。第一阻障 層209可以包含功函數調整材料。功函數調整材料可以包含鋁(Al)。因此，第一阻障層209可以包括含有鋁的金屬氮化物。含有鋁的金屬氮化物具有比不含有鋁的金屬氮化物更高的功函數。在一個實施例中，第一阻障層209可以包括含有鋁的氮化鈦。含有鋁的氮化鈦可以被稱為氮化鋁鈦(TiAlN)或摻雜鋁的氮化鈦(Al-doped TiN)。摻雜鋁的氮化鈦(Al-doped TiN)可以藉由沉積氮化鈦(TiN)和透過鋁佈植製程而摻雜鋁來形成。氮化鋁鈦(TiAlN)可以藉由在氮化鈦(TiN)沉積以在原位摻雜鋁(即在同一製程中)的沉積製程期間來加入含有鋁的源材料而形成。取一個範例，當氮化鈦(TiN)藉由化學氣相沉積(CVD)製程而沉積時，同時施加鈦源物質、含氮物質以及鋁源材料。
第一阻障層209調整閾值電壓Vt。例如，第一阻障層209的高功函數增加閾值電壓VT。所以，溝道雜質劑量可以保持在較低的層級。結果，漏電流和更新特性改善。
第二阻障層213具有低的功函數。第二阻障層213可以包括無氟鎢(FFW)。使用不包括氟(F)的鎢(W)源材料來形成無氟鎢。結果，阻止了第一低電阻率層211藉由氟的攻擊。另外，無氟鎢防止第二低電阻率層214被擴散。此外，由於無氟鎢具有低於氮化鈦(TiN)和氮化鎢(WN)的電阻率，這個優點使得埋入式閘極電極207具有低的電阻。根據另一實施例，第二阻障層213可以包括無氟碳化鎢(FFWC)，並且功函數可以通過調節碳含量來控制。根據又一實施例，第二阻障層213可以包括含鈦材料，諸如鈦鋁(TiAl)、碳化鈦(TiC)與碳化鋁鈦(TiAlC)。碳化鋁鈦(TiAlC)可以包括摻雜鋁的碳化鈦(TiC)。
第二阻障層213可以具有與第一雜質區域216和第二雜質區域217重疊的部分。由於第二阻障層213具有低的功函數，所以可以防止由於第二阻障層213所致的閘極引發汲極洩漏(GIDL)免於在第一雜質區域216和第二雜質區域217之間發生。同時在第一阻障層209不與第一雜質區域216和第二雜質區域217重疊。
第一低電阻率層211包括具有比第一阻障層209的電阻率的還低的電阻率之材料。第二低電阻率層214包括具有比第二阻障層213的電阻率還低的電阻率之材料。第一低電阻率層211和第二低電阻率層214可以由相同的材料所形成。第一低電阻率層211和第二低電阻率層214減少埋入式閘極電極207的電阻。第一低電阻率層211和第二低電阻率層214包括低電阻率的含金屬的材料。第一低電阻率層211和第二低電阻率層214可以包括鎢。
阻障增強層210可以防止在第一阻障層209和第一低電阻率層211之間的擴散。阻障增強層210包括含金屬的材料。阻障增強層210可以包括金屬氮化物。在另一個實施例中，阻障增強層210可以包括氮化鈦(TiN)。
如上所述，下部埋入部分208可以具有氮化鋁鈦/氮化鈦/鎢(TiAlN/TiN/W)的堆疊結構，並且上部埋入部分212可以具有無氟鎢/鎢(FFW/W)的堆疊結構。
電晶體200的通道可以沿著第一雜質區域216和第二雜質區域217之間的溝槽205來定義。埋入式閘極電極207可以是雙功函數埋入式閘極電極，如圖2A所示。雙功函數埋入式閘極電極包括具有高功函數的第一阻障層209和具有低功函數的第二阻障層213。
圖3A和圖3B是說明根據第二實施例的電晶體的截面視圖。圖3A是說明沿著圖1的線A-A'所截取的第二實施例的電晶體的截面視圖。圖3B是說明沿著圖1的線B-B'所截取的第二實施例的電晶體200的截面視圖。第二實施例的電晶體200F的一些結構可以是與在第一實施例中出現的電晶體200的一些結構相同。相同的結構的描述將在此省略。
參照圖3A和3B，溝槽205包括第一溝槽205AF和第二溝槽205BF。第一溝槽205AF形成在主動區域204中。第二溝槽205BF形成在隔離層202中。第一溝槽205AF和第二溝槽205BF可以連續地形成。在溝槽205中，第一溝槽205AF的底表面和第二溝槽205BF的底表面可被定位在不同的層級處。例如，第一溝槽205AF的底面可以被定位在比第二溝槽205BF的底表面還高的層級處。第一溝槽205AF的底表面和第二溝槽205BF的底表面之間的高度差藉由隔離層202的凹陷而創建。因此，第二溝槽205BF包括具有比第一溝槽205AF還低的底表面的凹陷區域R。凹陷隔離層202被以元件符號202F來表示。
第一溝槽205AF的底部與第二溝槽205BF的底部之間的階梯形成了在主動區域204中的鰭區域204F。簡單來說，主動區域204包括鰭區域204F。
如上所述，鰭區域204F形成在第一溝槽205AF下，並且鰭區域204F的側壁通過凹陷區域R所暴露。鰭區域204F是在通道形成之處的一部分。鰭區域204F被稱為鞍形鰭。鰭區域204F可以提高通道的寬度且改善電特性。除了鰭區域204F之外，主動區域204的下部不會通過凹陷隔離層202F而暴露。
閘極介電層206形成在鰭區域204F的側壁上與在鰭區域204F的上部表面上方。下部埋入部分208覆蓋了鰭區域204F的所有的側壁和上部。下部埋入部分208被形成在溝槽205中以填充凹陷區域R。在隔離層202中的下部埋入部分208的截面面積比在主動區域204中的截面面積還寬。上部埋入部分212不設置成圍繞鰭區域204F的側壁。鰭區域204F藉由第一阻障層209的高功函數所影響。
根據第二實施例的電晶體200F被稱為埋入式閘極型鰭通道電晶體。
根據上述第一實施例和第二實施例，足夠的閾值電壓特性被固定，同時藉由施加高功函數的第一阻障層209到埋入式閘極電極207的下部埋入部分208而控制在低層級處的通道中的摻雜濃度。在本文中，當含有鋁的氮化鈦作為第一阻障層209時，偶極基於氮化鈦和閘極介電層206之間的鋁而形成。隨著偶極，高功函數的特性由於間隙氧所造成的能帶的變化而得到。
此外，優良的閘極引發汲極洩漏(GIDL)特點是藉由施加低功函數的第二阻障層213到埋入式閘極電極207的上部埋入部分212而得到，同時保持了第一雜質區域216和第二雜質區域217的摻雜濃度處於低水平。本文所用的鎢基或鈦基的低功函數材料被用作為第二阻障層213。以這種方式，由於第二阻障層213的低電阻率，得到了高速操作特性。
再者，在第一阻障層209和第一低電阻率層211之間的反應，可以藉由阻障增強層210來防止。結果，第一阻障層209的功函數的變化被抑制。
根據一個實施例的埋入式閘極電極207是由金屬材料所製成的金屬埋入式閘極電極。因此，埋入式閘極電極207具有低的電阻。
作為比較範例，N型多晶矽可以用來作為低功函數層，以及P型多晶矽可用來作高功函數層。然而，多晶矽增加了埋入式閘極電極的電阻。
下文描述的是用於根據第一實施例的製造電晶體的方法。圖4A至4G是示例性地說明根據第一實施例的用於製造所述電晶體的方法。圖4A至4G是沿著圖1的線A-A'所截取的電晶體的截面視圖。
參見圖4A所示，隔離層12形成在基板11中。隔離層12定義了主動區域14。隔離層12可以由淺溝槽隔離(shallow trench isolation，STI)製程來形成。隔離溝槽13可以藉由蝕刻基板11來形成。隔離溝槽13以介電材料來填充，結果，形成了隔離層12。隔離層12可以包括依序形成的側壁氧化、襯裡和間隙填充介電材料。襯裡堆疊圖案可以藉由堆疊氮化矽和氧化矽來形成。氮化矽可以包括Si3N4，氧化矽可以包括SiO2。間隙填充介電材料可以包括自旋介電(SOD)材料。根據另一個實施例，氮化矽可以用來作為在隔離層12中的間隙填充介電材料。
溝槽15形成在基板11中。每個溝槽15可以橫越主動區域14和隔離層12的線形狀來形成。溝槽15可以藉由以下步驟形成：在基板11上形成遮罩圖案(未示出)，使用遮罩圖案(未示出)作為蝕刻遮罩，並且進行蝕刻製程。溝槽15可以形成為比隔離槽13還淺。
閘極介電層16形成在溝槽15的表面上。閘極介電層16可以藉由熱氧化製程來形成。根據另一實施例，閘極介電層16可以藉由化學氣相 沉積(CVD)製程或原子層沉積(ALD)製程來形成。閘極介電層16可以包括高介電材料、氧化物、氮化物、氧氮化物或它們的組合。高介電材料可以是具有比氧化物或氮化物的介電常數相對較高的介電常數的介電材料。例如，高介電材料可以包括金屬氧化物，諸如氧化鉿和氧化鋁。
參見圖4B所示，初步第一阻障層17A形成在閘極介電層16上方。初步第一阻障層17A可以是沿著著閘極介電層16的表面的輪廓所形成的襯裡圖案。初步第一阻障層17A具有比矽的中間間隙的功函數(約4.5eV)還高的功函數。初步第一阻障層17A可以被稱為高功函數層。初步第一阻障層17A可以包括含有鋁的氮化鈦。含有鋁的氮化鈦可以被稱為氮化鋁鈦(TiAlN)或摻雜鋁的氮化鈦(Al-doped TiN)。摻雜鋁的氮化鈦(Al-doped TiN)可以藉由沉積氮化鈦(TiN)和由鋁佈植製程將鋁摻雜在其上而形成。氮化鋁鈦(TiAlN)可以藉由在氮化鈦(TiN)沉積以在原位摻雜鋁的沉積製程期間加入含有鋁的源材料來形成。舉個範例，當氮化鈦(TiN)藉由化學氣相沉積(CVD)製程所沉積時，鈦源材料、含氮材料以及鋁源材料同時施加。
參見圖4C，初步阻障增強層18A被形成在初步第一阻障層17A上方。初步阻障增強層18A可以是沿著初步第一阻障層17A的表面的輪廓所形成的襯裡圖案。初步阻障增強層18A和初步第一阻障層17A可以是不同的材料。初步阻障增強層18A也可以含金屬的材料來形成。初步阻障增強層18A可以包括金屬氮化物。例如，初步阻障增強層18A可以包括氮化鈦。
初步第一低電阻率層19A被形成在初步阻障增強層18A上方。初步第一低電阻率層19A填充溝槽15。初步第一低電阻率層19A包括低 電阻率的金屬材料。初步第一低電阻率層19A可以包括鎢。初步第一低電阻率層19A可以藉由化學氣相沉積(CVD)製程或原子層沉積(ALD)製程來形成。
參見圖4D所示，執行第一凹陷製程，而使初步第一阻障層、初步阻障增強層以及初步第一低電阻率層留在溝槽15中。第一凹陷製程可以藉由回蝕製程來執行。作為第一凹陷製程的結果，形成了第一阻障層17、阻障層增強層18和第一低電阻率層19。第一阻障層17從初步第一阻障層17A的回蝕製程來形成。第一低電阻率層19從初步第一低電阻率層19A的回蝕製程來形成。阻障增強層18從初步阻障增強層18A的回蝕製程來形成。平坦化製程可以在回蝕製程之前進行。
下部埋入部分20被形成以作為第一凹陷製程的結果。下部埋入部分20包括第一阻障層17、阻障層增強層18以及第一低電阻率層19。下部埋入部分20被凹陷，使得下部埋入部分20的上表面是比主動區域14的上表面還低。
參見圖4E，形成了初步第二阻障層21A。初步第二阻障層21A可以是沿著閘極介電16的輪廓形成且在下部埋入部分20的表面上方延伸的襯裡圖案。初步第二阻障層21A包括低功函數材料。初步第二阻障層21A可以包括低功函數的含金屬材料。初步第二阻障層21A可以包括無氟鎢(FFW)。根據另一個實施例，初步第二阻障層21A可以包括無氟碳化鎢(FFWC)，並且功函數可以藉由調整碳含量來控制。根據又一實施例，第二阻障層213可以包括鈦鋁(TiAl)、碳化鈦(TiC)碳化鋁鈦(TiAlC)或它們的組合。
初步第二低電阻率層22A被形成在初步第二阻障層21A上方。初步第二低電阻率層22A填充在下部埋入部分20上方的溝槽15。初步第二低電阻率層22A具有低電阻率的金屬材料。初步第二低電阻率層22A可以包括鎢。第一低電阻率層19和初步第二低電阻率層22A也可以由相同的材料所形成。
參見圖4F所示，進行第二凹陷製程，而使得初步第二阻障層和初步第二低電阻率層留在溝槽15中。第二凹陷製程可以藉由回蝕製程來進行。作為第二凹陷製程的結果，形成了第二阻障層21及第二低電阻率層22。第二阻障層21藉由對初步第二阻障層21A的回蝕製程來形成。第二低電阻率層22藉由對初步第二低電阻率層22A的回蝕製程來形成。平坦化製程可以在回蝕製程之前進行。
上部下部埋入部分23被形成為第二凹陷製程的結果。上部下部埋入部分23包括第二阻障層21及第二低電阻率層22。
作為第一凹陷製程和第二凹陷製程的結果，形成了埋入式閘極電極24。埋入式閘極電極24包括下部埋入部分20和上部埋入部分23。由於包括高功函數的第一阻障層17和低功函數的第二阻障層21，埋入式閘極電極24可以稱為雙功函數埋入式閘極電極。
埋入式閘極電極24的上部埋入部分23的上表面位於在比基板11的上表面還低的層級。埋入式閘極電極24的上部埋入部分23和基板11的表面之間的空間和表面之間被稱為凹陷間隙區域25。
參見圖4G所示，覆蓋層26形成在埋入式閘極電極24上方。覆蓋層26包括介電材料。凹陷間隙區域25以覆蓋層26來填充。覆蓋層26可以包 括氮化矽。接著，覆蓋層26可以被平坦化，以暴露基板11的表面。
在形成覆蓋層26之後，雜質摻雜製程是藉由佈植製程或其它摻雜製程來進行。結果，第一雜質區域27和第二雜質區域28形成在基板11中。當進行雜質摻雜製程時，覆蓋層26用來作為阻障層。第一雜質區域27和第二雜質區域28分別變成源極區域和汲極區域。
第一雜質區域27和第二雜質區域28的底表面可以具有與上部下部埋入部分23重疊的深度。因此，第二阻障層21可以具有與第一和第二雜質區域27和28重疊的一部分。
圖5A至5E是示例性地說明根據所述第二實施例的用於製造所述電晶體的方法的截面視圖。圖5A至圖5E是沿著圖1的線B-B'所截取的電晶體的截面視圖。
參見圖5A所示，隔離層12形成在基板11上方。隔離層12定義了主動區域14。隔離層12可以藉由淺溝槽隔離(STI)製程來形成。
參見圖5B所示，溝槽15形成在基板11中。每個溝槽15可以橫越主動區域14和隔離層12的線形狀來形成。溝槽15可以藉由以下步驟來形成：在基板11上形成遮罩圖案來(未示出)，使用遮罩圖案(未示出)作為蝕刻遮罩，並且進行蝕刻製程。溝槽15可以形成為比隔離槽13還淺。
參見圖5C所示，隔離層12被凹陷到預定深度。結果，形成了凹陷區域R，並且主動區域14的上部由於凹陷區域R而形成鰭區域14F。除了鰭區域14F之外，主動區域14的下部不藉由凹陷隔離層12F所暴露。每個溝槽15包括第一溝槽15AF和第二溝槽15BF。第一溝槽15AF形成在主動區域14中，並且第二溝槽15BF形成在隔離層12中。第一溝槽15AF和第二溝槽15BF 可以連續地形成。在每個溝槽15中，第一溝槽15AF和第二溝槽15BF可以具有不同層級處的底表面。例如，第一溝槽15AF的底表面B1可以定位在比第二溝槽15BF的底表面B2更高。第一溝槽15AF和第二溝槽15BF之間的階梯差隨著溝槽15下的隔離層12凹陷而引起。第二溝槽15BF包括凹陷區域R，其中凹陷區域R的底表面B2是比第一溝槽15AF的底表面B1還低。由於第一溝槽15AF和第二溝槽15BF之間的階梯差，鰭區域14F形成在主動區域14中。
參見圖5D所示，閘極介電層16形成在鰭區域14F上方。接著，可被執行與根據第一實施例的製造方法的同樣製程。具體地說，形成了下部埋入部分20。下部埋入部分20包括第一阻障層17、阻障增強層18以及第一低電阻率層19。第一阻障層17覆蓋鰭區域14F的的上部和兩個側壁。因此，鰭區域14F藉由第一阻障層17的高功函數所影響。
參見圖5E所示，上部下部埋入部分23形成在下部埋入部分20上方。上部下部埋入部分23包括第二阻障層21及第二低電阻率層22。結果，形成了包括下部埋入部分20和上部下部埋入部分23的埋入式閘極電極24。
覆蓋層26形成在下部埋入部分20上方。
儘管未示出，第一雜質區域27和第二雜質區域28可以隨後地形成(參照圖4G)。
圖6A是比較作為第一阻障層使用的材料的功函數的曲線圖。圖6B為比較作為第一阻障層使用的材料的漏電流的曲線圖。圖6A和6B比較第一樣品(TiN)和第二樣品(TiAlN/TiN)。第一樣品是由氮化鈦單獨形成，而第二樣品是由堆疊氮化鋁鈦和氮化鈦所形成。使用第一樣品的埋入式閘極電極的下部埋入部分可以為TiN/W。使用第二樣品的埋入式閘極電 極的下部埋入部分可以是TiAlN/TiN/W。
參見圖6A所示，當使用第二樣品(TiAlN/TiN)時，平帶電壓朝向正方向(見附元件附號301)偏移。簡單來說，包含在氮化鋁鈦(TiAlN)的鋁形成偶極，其將這個平帶電壓往有效功函數的增加的方向偏移。
參見圖6B所示，可以看出第一樣品和第二樣品具有等效水平的漏電流。
可以從圖6A和6B看出，具有包括氮化鋁鈦(TiAlN)和氮化鈦(TiN)的第一阻障層的埋入式閘極電極具有比具有包括氮化鈦(TiN)的第一阻障層的埋入式閘極電極更高的高功函數。
圖7A是比較作為第二阻障層使用的材料的功函數的曲線圖。圖7B是比較作為第二阻障層使用的材料的漏電流的曲線圖。圖7A及7B比較第三樣品(TiN)和第四樣品(FFW)。使用第三樣品的埋入式閘極電極的上部埋入部分可以是TiN/W。使用第四樣品的埋入式閘極電極的上部埋入部分可以是FFW/W。
參見圖7A所示，當使用無氟鎢(FFW)時，平帶電壓朝向負方向(見元件符號302)偏移。簡單來說，當不使用無氟鎢(FFW)時，可以得到低功函數。
參見圖7B所示，可以看出氮化物(TiN)和無氟鎢(FFW)具有大致相效水平的漏電流。
可以從圖7A和7B圖看出，具有包括無氟鎢(FFW)的第二阻障層的埋入式閘極電極具有比具有包括氮化鈦(TiN)的第二阻障層的埋入式閘極電極更低的功函數。
圖8是說明包括根據一個實施例的電晶體的半導體裝置的一個範例的截面視圖。
參見圖8所示，半導體裝置400包括第一電晶體420和第二電晶體440。第一電晶體420和第二電晶體440形成在基板401中和它們藉由隔離層402而彼此分隔開。
第一電晶體420包括埋入式閘極電極406、第一源極區域415和第一汲極區域416。埋入式閘極電極406被形成在溝槽403中。溝槽403延伸橫跨隔離層402和主動區域404。第一閘極介電層405形成在溝槽403的表面上。埋入式閘極電極406包括下部埋入部分407和上部埋入部分411。下部埋入部分407包括高功函數的阻障層408、阻障增強層409和第一低電阻率層410。上部埋入部分411包括低功函數的阻障層412和第二低電阻率層413。
第二電晶體440包括平面閘極電極432、第二源極區域433和第二汲極區域434。第二閘極介電層431形成在平面閘極電極432之下。平面閘極電極432可以包括多晶矽、金屬、金屬氮化物、金屬化合物或者它們的組合。第二閘極介電層431可以包括氧化矽、氮化矽、氮氧化矽或高k介電材料。高k介電材料可以包括鉿基材料。第二閘極介電層431可以包括界面層和高介電材料層的堆疊。界面層可以包括氧化矽、氮化矽、氮氧化矽或它們的組合。
如上所述，半導體裝置400包括被整合在一個基板401上的具有埋入式閘極電極406的第一電晶體420和具有平面閘極電極432的第二電晶體440。在形成第一電晶體420之後。第二電晶體440可以被形成。
在半導體裝置400中，第一電晶體420和第二電晶體440都可 以是NMOSFET。
半導體裝置400可以是CMOSFET。例如，第一電晶體420可以是NMOSFET，而第二電晶體440可以是PMOSFET。在NMOSFET的情況下，P型功函數的材料可以用來作為平面閘極電極432。
第一電晶體420被稱為埋入式閘極型電晶體，並且第二電晶體440被稱為平面閘極型電晶體。平面閘極型電晶體是非埋入式閘極型電晶體的一個範例。非埋入式閘極型電晶體的另一個範例是一般的鰭式電晶體。一般鰭型電晶體是不同於埋入式閘極型鰭通道電晶體。在一般的鰭式電晶體中，鰭區域是藉由單獨凹陷隔離層而不形成溝槽來形成，使得主動區域凸出。另外，一般的鰭式電晶體可以藉由蝕刻主動區域來形成鰭區域。
在半導體裝置400中，第一電晶體420可以用作記憶體單元中設置的電晶體，而第二電晶體440可以用作外圍電路區域中設置的電晶體。
如上所述，閘極引發汲極洩漏(GIDL)可以減小，以及藉由形成包括高功函數的阻障層408和低功函數的阻障層412的埋入式閘極電極406所致的減小閘極電阻，並且形成低功函數的阻障層412以與第一源極區域415和第一汲極區域416重疊。
根據本發明的實施例，半導體裝置400的性能可以得到改進。
圖9是說明包括根據一個實施例的埋入式閘極型電晶體的半導體裝置的另一個範例的平面視圖。圖9顯示半導體裝置的記憶體單元陣列。圖10是沿著圖9的線A-A'所截取的半導體裝製的截面視圖。
參見圖9和圖10所示，記憶體單元陣列500包括複數個埋入字線506、在與埋入字線506交叉的方向上延伸的複數個位元線520，以及複數 個記憶體單元525。
在下文中，記憶體單元陣列500將進行詳細說明。
隔離層502形成於基板501中。隔離層502定義了複數個主動區域503。形成橫越主動區域503的閘極溝槽504。閘極介電層505形成在閘極溝槽504的表面上。
填充每個閘極溝槽504的一部分的埋入字線506被形成於閘極介電層505上方。每個埋入字線506包括下部埋入部分507和上部埋入部分511。下部埋入部分507包括高功函數的阻障層508、阻障增強層509和第一低電阻率層510。上部埋入部分511包括低功函數的阻障層512和第二低電阻率層513。埋入字線506具有與按照第一實施例的埋入式閘極電極207相同的結構。根據另一個實施例，鰭區域可以類似於第二實施例而進一步形成在埋入字線506下。
覆蓋層514被形成在埋入字線506上方。第一雜質區域515和第二雜質區域516形成在各個埋入字線506的兩側上的基板501中。埋入字線506、第一雜質區域515和第二雜質區域516可以形成埋入式閘極型電晶體。
可以形成電連接到第一雜質區域515的位元線結構。位元線結構包括位元線520和位元線硬遮罩層521。每個位元線結構可以進一步包括一個位元線520和一個第一雜質區域515之間的第一接觸插塞519。間隔物522形成在每個位元線結構的側壁上。插塞隔離層518形成在基板501上方。第一接觸插塞519可以形成在第一接觸孔517中。第一接觸插塞519分別電連接到第一雜質區域515。每個第一接觸孔517的直徑可以比每個位元線520的線寬度還窄。第一接觸插塞519和位元線520可以具有相同的線寬。因此，間隙存 在於第一接觸插塞519和第一接觸孔517的側壁之間，並且間隔物522延伸以填充間隙。第一雜質區域515的表面可以凹陷。結果，增加了第一接觸插塞519和第一雜質區域515之間的接觸面積。位元線520可以具有在與埋入字線506延伸的方向交叉的一個方向延伸的線形狀。位元線520可以包括多晶矽、金屬矽化物、金屬氮化物和金屬。位元線硬遮罩層521可以包括氧化矽或氮化矽。第一接觸插塞519可以包括多晶矽、金屬矽化物、金屬氮化物和金屬。
間隔物522包括介電材料。間隔物522可以包括氧化矽、氮化矽或氧化矽和氮化矽的組合。間隔物522可以是多層的間隔物。例如，間隔物522可以具有氮化矽/氧化矽/氮化矽(NON)的堆疊結構。每個間隔物522可以具有空氣間隙嵌入多間隔物結構。
記憶體元件525可以被形成在第二雜質區域516上方。第二接觸插塞523可以在記憶體元件525和第二雜質區域516之間形成。再者，形成了貫穿插塞隔離層518的第二接觸孔524，並且第二接觸插塞523可以形成在第二接觸孔524中。第二接觸插塞523電連接到第二摻雜區域516。第二接觸插塞523可以包括多晶矽、金屬、金屬矽化物和金屬氮化物。例如，第二接觸插塞523可以包括多晶矽、金屬矽化物和金屬所堆疊的插塞結構。
插塞隔離層518可以是單層或多層。插塞隔離層518可以包括氧化矽、氮化矽、氮氧化矽或它們的組合。插塞隔離層518可以通過鑲嵌製程來形成。插塞隔離層518將鄰近第二接觸插塞523彼此隔離。根據另一個實施例，圍繞第二接觸插塞523側壁的接觸間隔物(未示出)可以進一步形成。接觸間隔物(未示出)各自可以具有空氣間隙嵌入多間隔物結構。在另一個實施例中，沒有空氣間隙可以形成在間隔物522中。插塞隔離層518和位元 線結構的上表面可以被定位在相同的層級處。
根據另一個實施例，第三接觸插塞(未示出)可以進一步形成在第二接觸插塞523上方。第三接觸插塞(未示出)可以形成以與位元線結構和第二接觸插塞523重疊。第三接觸插塞(未示出)可以包括導電材料，例如金屬。
電連接到第二接觸插塞523的記憶體元件525可以形成在第二接觸插塞523上方。記憶體元件525可以不同形式來形成。
記憶體元件525可以是電容器。在這種情況下，記憶體元件525可以包括與第二接觸插塞523接觸的存儲節點。存儲節點可以具有圓柱形狀或棱柱形狀。電容器介電層可以形成在每個存儲節點的表面上。電容器介電層可以包括氧化鋯、氧化鋁、氧化鉿等等。例如，電容器介電層可以具有包括第一氧化鋯、氧化鋁和第二氧化鋯的堆疊的ZAZ結構。板節點形成在電容器介電層上方。存儲節點和板節點可以包括含金屬的材料。
記憶體元件525每個可以包括可變電阻器。可變電阻器可以包括相變材料。相變材料可以包括硫屬化物的元素，例如碲(Te)或硒(Se)。根據另一實施例，可變電阻器可以包括過渡金屬氧化物。根據又一實施例，可變電阻器可以包括磁性穿隧接面(MTJ)。
如上所述，除藉由形成埋入字線506減小閘極電阻外，閘極引發汲極洩漏(GIDL)可以減少，其中埋入字線506包括高功函數的阻障層508和低功函數的阻障層512，並且形成低功函數的阻障層512以與第一雜質區域515和第二雜質區域516重疊。
根據本發明的實施例，數據保持時間是受保護而免於丟棄， 從而改進記憶體單元陣列500的更新特性。
根據一個實施例的電晶體可以被整合到電晶體電路中。再者，根據一個實施例的電晶體可以被應用於針對不同目的的積體電路。例如，根據一個實施例的電晶體可以被應用於包括絕緣閘極場效應電晶體(IGFET)、高電子遷移率電晶體(HEMT)、功率電晶體以及薄膜電晶體(TFT)的積體電路中。
根據一個實施例的電晶體和積體電路可以被安裝在電子設置上。電子裝置可以包括記憶體裝置和非記憶體裝置。記憶體裝置可以包括靜態隨機存取記憶體(static random access memory，SRAM)、動態隨機存取記憶體(dynamic random access memory，DRAM)、快閃記憶體、磁性隨機存取記憶體(magnetic random access memory，MRAM)、電阻性隨機存取記憶體(resistive random access memory，ReRAM)、自旋轉移力矩隨機存取記憶體(spin transfer torque random access memory，STTRAM)、鐵電性隨機存取記憶體(ferroelectric random access memory，FeRAM)和類似物。非記憶體裝置包括邏輯電路。邏輯電路可以包括感測放大器、解碼器、用於控制記憶體裝置的輸入/輸出電路等等。再者，邏輯電路可以包括不同的積體電路(IC)。例如，邏輯電路可以包括微處理器、移動設備的應用處理器等等。再者，非記憶體裝置包括邏輯閘極，例如NAND閘極、顯示裝置的驅動器IC和諸如功率管理IC(PMIC)的功率半導體裝置。電子裝置可以包括計算系統、圖像感測器、照相機、移動裝置、顯示裝置、感測器、醫療裝置、光電子裝置、射頻識別(RFID)裝置、太陽能電池、汽車的半導體裝置、鐵路車輛的半導體裝置以及飛機的半導體裝置。
下文描述的是包括根據一個實施例的電晶體之不同的應用的範例。
圖11A到11C顯示包括根據一個實施例的電晶體的積體電路的多樣應用範例。
圖11A所示的積體電路600包括複數個高電壓電晶體601和複數個低電壓電晶體602。
圖11B所示的積體電路700包括複數個邏輯電晶體701和複數個非邏輯電晶體702。
圖11C所示的積體電路800包括用於記憶體裝置的電晶體801和用於非記憶體裝置的電晶體802。
上述高電壓電晶體601、低電壓電晶體602、邏輯電晶體701、非邏輯電晶體702、用於記憶體裝置的電晶體801以及用於非記憶體裝置的電晶體802可以包括根據上述實施例的埋入式閘極型電晶體。包括在積體電路600、700和800中的埋入式閘極型電晶體包括形成在溝槽中的埋入式閘極電極。埋入式閘極電極包括雙功函數的埋入式閘極電極。埋入式閘極電極包括：下部埋入部分，其包括高功函數的阻障層和第一低電阻率層；以及上部埋入部分，其包括低功函數的阻障層和第二低電阻率層。低功函數的阻障層與主動區域和汲極區域重疊。結果，閘極引發汲極洩漏(GIDL)特性得到改善。
因此，可以提高積體電路600、700和800的性能。
圖12說明包括根據一個實施例的電晶體的電子裝置。
參見圖12所示，電子裝置900包括複數個電晶體。電子裝置 900可以包括複數個PMOSFET 901、複數個NMOSFET 902以及複數個CMOSFET 903。PMOSFET 901、NMOSFET 902和CMOSFET 903中的一個或多個可以包括按照一個實施例的埋入閘極型電晶體。包括在電子裝置900中的埋入式閘極型電晶體包括：形成在溝槽中的埋入式閘極電極。埋入式閘極電極包括：下部埋入部分，其包括高功函數的阻障層和第一低電阻率層；以及上部埋入部分，其包括低功函數的阻障層和第二低電阻率層。低功函數的阻障層與主動區域和汲極區域重疊。因此，閘極引發汲極洩漏(GIDL)特性得到改善。因此，電子裝置900可以具有快的操作速度，並且在小範圍內進行製造。
根據一個實施例，提高埋入式閘極型電晶體的電流驅動能力並且藉由在埋入閘極電極和源極區域/汲極區域之間形成了低功函數的阻障層而減小閘極引發汲極洩漏(GIDL)是可能的。
根據本發明的實施例，由於埋入式閘極電極的下部埋入部分被形成為包括含有鋁(Al)的高功函數層，至通道的雜質摻雜劑量可以藉由高功函數層減小。
100‧‧‧電晶體
101‧‧‧基板
102‧‧‧隔離層
103‧‧‧主動區域
104‧‧‧溝槽
104A‧‧‧第一溝槽
104B‧‧‧第二溝槽
105‧‧‧埋入式閘極電極
106‧‧‧第一雜質區域
107‧‧‧第二雜質區域

Claims (20)

  1. 一種電晶體，包括：源極區域和汲極區域，其形成在基板中且彼此分隔開；溝槽，其形成在所述源極區域和所述汲極區域之間的所述基板中；以及埋入式閘極電極，其設置在所述溝槽中，其中所述埋入式閘極電極包括：下部埋入部分，其包括高功函數的阻障層和設置在所述高功函數的阻障層上方的第一低電阻率層，其中所述高功函數的阻障層包括含有鋁的氮化鈦；以及上部埋入部分，其包括設置在所述下部埋入部分上方且與所述源極區域和所述汲極區域重疊的低功函數的阻障層以及設置在所述低功函數的阻障層上方的第二低電阻率層。
  2. 如申請專利範圍第1項的電晶體，其中所述高功函數的阻障層包括氮化鋁鈦(TiAlN)。
  3. 如申請專利範圍第1項的電晶體，其中所述低功函數的阻障層包括無氟鎢(FFW)。
  4. 如申請專利範圍第1項的電晶體，其中所述低功函數的阻障層包括碳化鈦(TiC)、碳化鋁鈦(TiAlC)或鈦鋁(TiAl)。
  5. 如申請專利範圍第1項的電晶體，其中所述第一低電阻率層和所述第二低電阻率層包括含金屬的材料，其電阻率分別比所述高功函數的阻障層和所述低功函數的阻障層的電阻率低。
  6. 如申請專利範圍第1項的電晶體，其中所述第一低電阻率層和所述第二低電阻率層包括鎢。
  7. 如申請專利範圍第1項的電晶體，其中所述下部埋入部分進一步包括：在所述高功函數的阻障層和所述第一低電阻率層之間的阻障增強層。
  8. 如申請專利範圍第7項的電晶體，其中所述阻障增強層包括氮化鈦(TiN)，以及其中所述高功函數的阻障層包含氮化鋁鈦(TiAlN)。
  9. 一種電晶體，包括：主動區域，其包括鰭區域；隔離層，其凹陷以暴露所述鰭區域的上部表面和的側壁；源極區域和汲極區域，其形成在所述主動區域中且彼此分隔開；溝槽，其形成在所述源極區域和所述汲極區域之間的所述主動區域中且延伸至所述隔離層；以及埋入式閘極電極，其設置在所述溝槽中且覆蓋所述鰭區域，其中所述埋入式閘極電極包括：下部埋入部分，其包括高功函數的阻障層和設置在所述高功函數的阻障層上方的第一低電阻率層，其中所述高功函數的阻障層包括含有鋁的氮化鈦；以及上部埋入部分，其包括設置在所述下部埋入部分上方且與所述源極區域和所述汲極區域重疊的低功函數的阻障層以及設置在所述低功函數的阻障層上方的第二低電阻率層。
  10. 如申請專利範圍第9項的電晶體，進一步包括：阻障增強層，其在所述高功函數的阻障層和所述第一低電阻率層之間。
  11. 如申請專利範圍第10項的電晶體，其中所述高功函數的阻障層包括氮化鋁鈦(TiAlN)，並且所述阻障增強層包括氮化鈦(TiN)。
  12. 如申請專利範圍第9項的電晶體，其中所述低功函數的阻障層包括無氟鎢(FFW)。
  13. 如申請專利範圍第9項的電晶體，其中所述低功函數的阻障層包括碳化鈦(TiC)、碳化鋁鈦(TiAlC)或鈦鋁(TiAl)。
  14. 如申請專利範圍第9項的電晶體，其中所述第一低電阻率層和所述第二低電阻率層各自包括鎢。
  15. 一種用於製造電晶體的方法，包括：形成隔離層，其在基板中定義主動區域；形成延伸橫跨所述主動區域與所述隔離層的溝槽；形成下部埋入式閘極電極，其包括設置在所述溝槽的底部和側壁上且填充所述溝槽的一部分的高功函數的阻障層；在所述下部埋入式閘極電極上方形成上部埋入式閘極電極，其中所述上部埋入式閘極電極包括低功函數的阻障層並且填充所述溝槽的一部分；在所述上部埋入式閘極電極上方形成覆蓋層；以及形成源極區域和汲極區域，其藉由所述溝槽而在所述基板上彼此分隔開，並且各自具有與所述低功函數的阻障層重疊的深度。
  16. 如申請專利範圍第15項的方法，進一步包括：在所述溝槽形成之後，藉由凹陷所述隔離層來形成鰭區域。
  17. 如申請專利範圍第15項的方法，其中所述高功函數的阻障層包括氮化鋁鈦(TiAlN)。
  18. 如申請專利範圍第15項的方法，其中所述低功函數的阻障層包括無氟鎢(FFW)、碳化鈦(TiC)、碳化鋁鈦(TiAlC)、鈦鋁(TiAl)或它們的組合。
  19. 如申請專利範圍第15項的方法，其中形成所述下部埋入式閘極電極包括：形成氮化鋁鈦(TiAlN)，作為所述高功函數的阻障層；在所述氮化鋁鈦(TiAlN)上方形成氮化鈦(TiN)；在所述氮化鈦(TiN)上方形成填充所述溝槽的鎢層；以及凹陷所述氮化鋁鈦(TiAlN)、氮化鈦(TiN)和鎢層。
  20. 如申請專利範圍第15項的方法，其中形成所述上部埋入式閘極電極包括：形成無氟鎢(FFW)層，作為在包括所述下部埋入式閘極電極的所述基板的輪廓上方的所述低功函數的阻障層；在所述無氟鎢(FFW)層上方形成填充所述溝槽的鎢層；以及凹陷所述無氟鎢(FFW)層和鎢層。
TW103134332A 2014-05-29 2014-10-02 雙功函數埋入式閘極型電晶體、形成其之方法及包含其之電子裝置 TWI638458B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2014-0065279 2014-05-29
KR1020140065279A KR102162733B1 (ko) 2014-05-29 2014-05-29 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치

Publications (2)

Publication Number Publication Date
TW201545352A true TW201545352A (zh) 2015-12-01
TWI638458B TWI638458B (zh) 2018-10-11

Family

ID=54702738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103134332A TWI638458B (zh) 2014-05-29 2014-10-02 雙功函數埋入式閘極型電晶體、形成其之方法及包含其之電子裝置

Country Status (4)

Country Link
US (2) US9431496B2 (zh)
KR (1) KR102162733B1 (zh)
CN (1) CN105304710B (zh)
TW (1) TWI638458B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720505B2 (en) 2016-04-01 2020-07-21 Intel Corporation Ferroelectric-based field-effect transistor with threshold voltage switching for enhanced on-state and off-state performance
TWI742253B (zh) * 2017-09-28 2021-10-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
TWI750858B (zh) * 2020-10-22 2021-12-21 華邦電子股份有限公司 半導體結構及其形成方法
TWI759115B (zh) * 2020-02-27 2022-03-21 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US11387344B2 (en) 2020-02-27 2022-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device having a doped work-function layer
US11417744B2 (en) 2020-09-24 2022-08-16 Nanya Technology Corporation Semiconductor structure having buried gate electrode with protruding member and method of manufacturing the same
US11469323B2 (en) 2018-09-25 2022-10-11 Intel Corporation Ferroelectric gate stack for band-to-band tunneling reduction
TWI783534B (zh) * 2021-06-18 2022-11-11 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法
TWI802428B (zh) * 2021-08-06 2023-05-11 中國大陸商長鑫存儲技術有限公司 半導體結構及其製作方法
US11690217B2 (en) 2021-07-06 2023-06-27 Winbond Electronics Corp. Dynamic random access memory with adhesion layer and method of manufacturing the same
TWI808383B (zh) * 2021-02-22 2023-07-11 華邦電子股份有限公司 半導體結構及其製造方法
US11711914B2 (en) 2021-04-07 2023-07-25 Winbond Electronics Corp. Semiconductor structure having buried gate structure and method of manufacturing the same
TWI825735B (zh) * 2022-03-16 2023-12-11 南亞科技股份有限公司 具有雙導電材料之字元線的記憶體元件

Families Citing this family (284)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
KR102275574B1 (ko) * 2014-11-21 2021-07-09 에스케이하이닉스 주식회사 전자장치 및 그 제조방법
KR102250583B1 (ko) * 2014-12-16 2021-05-12 에스케이하이닉스 주식회사 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
US9620612B2 (en) * 2015-02-19 2017-04-11 Qualcomm Incorporated Intergrated circuit devices including an interfacial dipole layer
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
KR102336033B1 (ko) * 2015-04-22 2021-12-08 에스케이하이닉스 주식회사 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
KR102491494B1 (ko) 2015-09-25 2023-01-20 삼성전자주식회사 유기 광전 소자용 화합물 및 이를 포함하는 유기 광전 소자 및 이미지 센서
KR102286112B1 (ko) * 2015-10-21 2021-08-04 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US9461245B1 (en) 2015-11-13 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode for RRAM structure
US9583486B1 (en) * 2015-11-19 2017-02-28 International Business Machines Corporation Stable work function for narrow-pitch devices
KR102529631B1 (ko) 2015-11-30 2023-05-04 삼성전자주식회사 유기 광전 소자 및 이미지 센서
KR102455869B1 (ko) 2015-12-23 2022-10-20 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
JP6426642B2 (ja) * 2016-03-08 2018-11-21 株式会社東芝 半導体装置
KR102557864B1 (ko) 2016-04-06 2023-07-19 삼성전자주식회사 화합물, 및 이를 포함하는 유기 광전 소자, 이미지 센서 및 전자 장치
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10236461B2 (en) * 2016-05-20 2019-03-19 Samsung Electronics Co., Ltd. Organic photoelectronic device and image sensor
KR102481478B1 (ko) * 2016-06-16 2022-12-26 삼성전자 주식회사 반도체 장치들 및 그 형성 방법
KR102605375B1 (ko) 2016-06-29 2023-11-22 삼성전자주식회사 유기 광전 소자 및 이미지 센서
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
CN107731747B (zh) * 2016-08-12 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102429608B1 (ko) 2016-08-17 2022-08-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102589215B1 (ko) 2016-08-29 2023-10-12 삼성전자주식회사 유기 광전 소자, 이미지 센서 및 전자 장치
TWI623077B (zh) * 2016-10-07 2018-05-01 黃志仁 電阻性元件的結構及製作方法
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102543181B1 (ko) * 2016-11-04 2023-06-15 삼성전자주식회사 반도체 소자
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR102511942B1 (ko) * 2016-12-16 2023-03-23 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체장치 및 그 제조 방법
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
KR102222542B1 (ko) 2017-04-12 2021-03-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
CN108962891B (zh) * 2017-05-18 2019-11-19 联华电子股份有限公司 用以避免列锤击问题的半导体结构及其制作方法
CN108962892B (zh) * 2017-05-26 2021-02-26 联华电子股份有限公司 半导体元件及其制作方法
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
KR102279732B1 (ko) * 2017-07-21 2021-07-22 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR102426665B1 (ko) * 2017-07-21 2022-07-28 삼성전자주식회사 집적회로 소자
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10361366B2 (en) 2017-08-03 2019-07-23 Tokyo Electron Limited Resistive random accress memory containing a conformal titanium aluminum carbide film and method of making
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
KR102358460B1 (ko) 2017-08-10 2022-02-07 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR102404645B1 (ko) * 2017-08-28 2022-06-03 삼성전자주식회사 반도체 장치
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN109427652B (zh) * 2017-08-31 2020-08-18 联华电子股份有限公司 埋入式字符线结构的制作方法和结构
KR102378471B1 (ko) * 2017-09-18 2022-03-25 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
KR102377358B1 (ko) * 2017-10-16 2022-03-23 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US11145822B2 (en) 2017-10-20 2021-10-12 Samsung Electronics Co., Ltd. Compound and photoelectric device, image sensor, and electronic device including the same
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
WO2019103610A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. Apparatus including a clean mini environment
CN109962160B (zh) * 2017-12-26 2023-08-08 珠海兴芯存储科技有限公司 电阻性组件的结构及制作方法
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US10347639B1 (en) * 2018-04-19 2019-07-09 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
TWI843623B (zh) 2018-05-08 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 水氣降低的晶圓處置腔室
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102528205B1 (ko) * 2018-06-26 2023-05-03 에스케이하이닉스 주식회사 매립 채널 어레이 트랜지스터를 포함하는 극저온 반도체 소자
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
TW202409324A (zh) 2018-06-27 2024-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料之循環沉積製程
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
CN110690199B (zh) 2018-07-06 2023-07-25 三星电子株式会社 半导体器件
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
CN110875391A (zh) * 2018-09-03 2020-03-10 长鑫存储技术有限公司 晶体管及其形成方法、集成电路存储器
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN108987282B (zh) * 2018-09-11 2023-07-21 长鑫存储技术有限公司 一种半导体器件及其制造方法
KR102471277B1 (ko) * 2018-09-19 2022-11-28 삼성전자주식회사 게이트 절연층을 갖는 반도체 소자
TWI844567B (zh) 2018-10-01 2024-06-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材保持裝置、含有此裝置之系統及其使用之方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102552464B1 (ko) 2018-11-19 2023-07-06 삼성전자 주식회사 반도체 소자
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
KR102657070B1 (ko) * 2019-01-03 2024-04-16 삼성전자주식회사 반도체 소자 및 그의 제조 방법
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
TWI692078B (zh) 2019-03-29 2020-04-21 華邦電子股份有限公司 記憶體結構及其製造方法
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
KR102704119B1 (ko) * 2019-06-17 2024-09-10 에스케이하이닉스 주식회사 매립 게이트 구조를 구비한 반도체 장치 및 그 제조 방법
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210003997A (ko) * 2019-07-02 2021-01-13 삼성전자주식회사 반도체 소자 및 그의 제조방법
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
US11322502B2 (en) * 2019-07-08 2022-05-03 Micron Technology, Inc. Apparatus including barrier materials within access line structures, and related methods and electronic systems
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN118422165A (zh) 2019-08-05 2024-08-02 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
US20210126103A1 (en) * 2019-10-29 2021-04-29 Micron Technology, Inc. Apparatus comprising wordlines comprising multiple metal materials, and related methods and electronic systems
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
KR20210089079A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 채널형 리프트 핀
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11315930B2 (en) 2020-02-14 2022-04-26 Nanya Technology Corporation Semiconductor structure and method of manufacturing the same
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
JP2021172884A (ja) 2020-04-24 2021-11-01 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム含有層を形成する方法および窒化バナジウム含有層を含む構造体
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR102707957B1 (ko) 2020-07-08 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11189622B1 (en) * 2020-07-21 2021-11-30 Nanya Technology Corporation Semiconductor device with graphene layer and method for forming the same
EP3975252B1 (en) * 2020-08-14 2024-01-10 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method for semiconductor structure
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
KR20220033587A (ko) 2020-09-08 2022-03-17 삼성전자주식회사 반도체 소자
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
US11456177B2 (en) * 2020-09-22 2022-09-27 Nanya Technology Corporation Method of manufacturing semiconductor device
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
US11482538B2 (en) * 2020-10-02 2022-10-25 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
CN114497042B (zh) * 2020-11-13 2024-07-19 长鑫存储技术有限公司 半导体结构及其制造方法
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
US11658216B2 (en) 2021-01-14 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for metal gate boundary isolation
EP4040499A1 (en) * 2021-02-09 2022-08-10 Infineon Technologies Austria AG Semiconductor power device and method of manufacturing the same
US12094945B2 (en) * 2021-03-11 2024-09-17 Changxin Memory Technologies, Inc. Semiconductor structure and forming method thereof
CN115172369A (zh) * 2021-04-02 2022-10-11 华邦电子股份有限公司 半导体结构及其制造方法
US20220352040A1 (en) * 2021-04-30 2022-11-03 Changxin Memory Technologies, Inc. Manufacturing method and measurement method of semiconductor structure, and semiconductor structure
US11610972B2 (en) * 2021-05-07 2023-03-21 Applied Materials, Inc. Technique for reducing gate induced drain leakage in DRAM cells
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
KR20230033120A (ko) * 2021-08-27 2023-03-08 삼성전자주식회사 반도체 소자
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
TWI833234B (zh) * 2022-01-19 2024-02-21 南亞科技股份有限公司 具有字元線之記憶體元件
US11937420B2 (en) 2022-01-19 2024-03-19 Nanya Technology Corporation Memory device having word line with improved adhesion between work function member and conductive layer
US11895820B2 (en) 2022-01-19 2024-02-06 Nanya Technology Corporation Method of manufacturing memory device having word line with improved adhesion between work function member and conductive layer
CN117529102B (zh) * 2024-01-03 2024-05-14 长鑫新桥存储技术有限公司 半导体结构及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289816A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
US8193641B2 (en) * 2006-05-09 2012-06-05 Intel Corporation Recessed workfunction metal in CMOS transistor gates
US8008144B2 (en) * 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
US20080296674A1 (en) 2007-05-30 2008-12-04 Qimonda Ag Transistor, integrated circuit and method of forming an integrated circuit
KR101110437B1 (ko) * 2010-01-25 2012-02-24 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP2011243948A (ja) 2010-04-22 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
KR101749055B1 (ko) * 2010-10-06 2017-06-20 삼성전자주식회사 반도체 장치 및 반도체 장치의 형성 방법
JP2012084694A (ja) * 2010-10-12 2012-04-26 Elpida Memory Inc 半導体装置
KR101920626B1 (ko) * 2011-08-16 2018-11-22 삼성전자주식회사 정보 저장 장치 및 그 제조 방법
KR101853316B1 (ko) 2012-03-29 2018-04-30 삼성전자주식회사 반도체 소자
KR20140006204A (ko) * 2012-06-27 2014-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8940626B2 (en) * 2012-07-05 2015-01-27 Globalfoundries Inc. Integrated circuit and method for fabricating the same having a replacement gate structure
US9589803B2 (en) * 2012-08-10 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrode of field effect transistor
KR102008318B1 (ko) * 2012-12-06 2019-08-08 삼성전자주식회사 반도체 소자
KR20150090669A (ko) * 2014-01-29 2015-08-06 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
US9515164B2 (en) * 2014-03-06 2016-12-06 International Business Machines Corporation Methods and structure to form high K metal gate stack with single work-function metal

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713223B (zh) * 2016-04-01 2020-12-11 美商英特爾公司 具有用於增強型通路狀態及關閉狀態效能的臨界電壓切換之以鐵電性材料為主的場效電晶體
US11476345B2 (en) 2016-04-01 2022-10-18 Intel Corporation Ferroelectric-based field-effect transistor with threshold voltage switching for enhanced on-state and off-state performance
US10720505B2 (en) 2016-04-01 2020-07-21 Intel Corporation Ferroelectric-based field-effect transistor with threshold voltage switching for enhanced on-state and off-state performance
TWI742253B (zh) * 2017-09-28 2021-10-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US11469323B2 (en) 2018-09-25 2022-10-11 Intel Corporation Ferroelectric gate stack for band-to-band tunneling reduction
TWI759115B (zh) * 2020-02-27 2022-03-21 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US11387344B2 (en) 2020-02-27 2022-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device having a doped work-function layer
US11417744B2 (en) 2020-09-24 2022-08-16 Nanya Technology Corporation Semiconductor structure having buried gate electrode with protruding member and method of manufacturing the same
TWI786692B (zh) * 2020-09-24 2022-12-11 南亞科技股份有限公司 半導體結構及其製備方法
US11605718B2 (en) 2020-09-24 2023-03-14 Nanya Technology Corporation Method for preparing semiconductor structure having buried gate electrode with protruding member
TWI750858B (zh) * 2020-10-22 2021-12-21 華邦電子股份有限公司 半導體結構及其形成方法
TWI808383B (zh) * 2021-02-22 2023-07-11 華邦電子股份有限公司 半導體結構及其製造方法
US11711914B2 (en) 2021-04-07 2023-07-25 Winbond Electronics Corp. Semiconductor structure having buried gate structure and method of manufacturing the same
TWI783534B (zh) * 2021-06-18 2022-11-11 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法
US11690217B2 (en) 2021-07-06 2023-06-27 Winbond Electronics Corp. Dynamic random access memory with adhesion layer and method of manufacturing the same
TWI802428B (zh) * 2021-08-06 2023-05-11 中國大陸商長鑫存儲技術有限公司 半導體結構及其製作方法
TWI825735B (zh) * 2022-03-16 2023-12-11 南亞科技股份有限公司 具有雙導電材料之字元線的記憶體元件
TWI825736B (zh) * 2022-03-16 2023-12-11 南亞科技股份有限公司 記憶體元件之製備方法

Also Published As

Publication number Publication date
US9601590B2 (en) 2017-03-21
US20150349073A1 (en) 2015-12-03
CN105304710B (zh) 2019-10-25
US20160336414A1 (en) 2016-11-17
TWI638458B (zh) 2018-10-11
CN105304710A (zh) 2016-02-03
US9431496B2 (en) 2016-08-30
KR20150137428A (ko) 2015-12-09
KR102162733B1 (ko) 2020-10-07

Similar Documents

Publication Publication Date Title
TWI638458B (zh) 雙功函數埋入式閘極型電晶體、形成其之方法及包含其之電子裝置
US10037997B1 (en) Semiconductor device having buried gate structure and method for manufacturing the same, memory cell having the same and electronic device having the same
US9818843B2 (en) Transistor having dual work function buried gate electrode and method for fabricating the same
US9634109B2 (en) Semiconductor device having dual work function gate structure, method for fabricating the same, transistor circuit having the same, memory cell having the same, and electronic device having the same
US9748248B2 (en) Semiconductor device having buried gate structure, method for manufacturing the same, memory cell having the same, and electronic device having the same
US9917167B2 (en) Semiconductor structure having buried gate structure, method for manufacturing the same, and memory cell having the same
US9472646B2 (en) Dual work function buried gate type transistor and method for fabricating the same
US9704988B2 (en) Dual work function buried gate type transistor and method for fabricating the same