CN108962891B - 用以避免列锤击问题的半导体结构及其制作方法 - Google Patents

用以避免列锤击问题的半导体结构及其制作方法 Download PDF

Info

Publication number
CN108962891B
CN108962891B CN201710351696.6A CN201710351696A CN108962891B CN 108962891 B CN108962891 B CN 108962891B CN 201710351696 A CN201710351696 A CN 201710351696A CN 108962891 B CN108962891 B CN 108962891B
Authority
CN
China
Prior art keywords
groove
random access
dynamic random
avoiding
workfunction layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710351696.6A
Other languages
English (en)
Other versions
CN108962891A (zh
Inventor
蔡志杰
陈品宏
陈姿洁
郑存闵
陈意维
黄信富
许启茂
邹世芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201710351696.6A priority Critical patent/CN108962891B/zh
Priority to US15/627,455 priority patent/US10043811B1/en
Priority to US16/028,364 priority patent/US10685964B2/en
Publication of CN108962891A publication Critical patent/CN108962891A/zh
Application granted granted Critical
Publication of CN108962891B publication Critical patent/CN108962891B/zh
Priority to US16/866,573 priority patent/US11239243B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种用于避免列锤击问题的半导体结构及其制作方法，其结构中包含一沟槽，其内共形地形成有栅极介电层、N型功函数金属层、氮化钛层，以及一埋入式字符线填入该沟槽。

Description

用以避免列锤击问题的半导体结构及其制作方法
技术领域
本发明涉及一种半导体结构有关，特别涉及一种用以避免动态随机存取存储器单元中的列锤击问题的半导体结构暨其制作方法。
背景技术
随着电脑科技的发展，计算机装置变得更小更有处理能力，这也需要更多更好的存储装置与存储器来满足这些装置的编程与运算需求。高集成度的元件设计可以达成元件尺寸微缩以及存储容量增加的功效，如存储装置内部存储单元尺寸随着世代演进变得极微细。
在元件集成度如此高的近代半导体进程中，某些元件却出现了间歇性失效的问题。举例来说，某些现存以DDR3为主的存储器系统在重度的工作负载环境下发现会有间歇性失效的问题。研究者追溯出失效的原因应在于存储器单元在正常更新率的运作下不断重复地对存储器中的单条列进行存取的动作所导致。例如对于32纳米(nm)的制作工艺来说，实体上与存取列相邻的字符线会有很高的机率发生数据崩溃的问题。常见到此失效问题的动态随机存取存储器(dynamic random access memory,DRAM)业界将其称之为“列锤击”(row hammering)问题。
列锤击问题会造成通过栅(pass-gate,PG)的电荷迁移。如图1所示，在对单条列不断存取的运作环境下，其通过栅端所感应出的寄生电子很容易经由路径1漏电至位线接触端(bit line contact,BLC)，造成邻近非存取列的数据崩溃。这些电子也可能容易因为电子-电洞的复合效应的关系而循路径2而被捕陷入邻近的p型阱中。这两种机制都会造成数据“0”失效。
目前业界已知对付列锤击问题的其中一种作法是限制每更新周期每列的存取次数，但此举会影响到系统的效能。另一种作法是减少埋入式通道阵列晶体管(buriedchannel array transistor,BCAT)的底部临界尺寸(bottom critical dimension,BCD)。然而改变元件的临界尺寸在物理和实作上都有其限制与难行之处。就算某些尺度是可能改变的，其仍需克服制作工艺方面的问题。
还有一种做法是减少更新周期间的时间，然而就算元件的密度增加，存储器的更新时间大多是保持固定不变的。现今的元件需要能在同样的周期时间内对日益增大的存储区进行更新动作，故进一步减少更新时间也会影响到系统的效能，如存储元件会需要进行额外的更新动作。
故此，现今业界需要有效的方法与机制来避免动态随机存取存储器中的列锤击问题，其最好是实质上不会改变DRAM或是双线存储器模组(dual in-line memory module,DIMM设计的方法或机制。
发明内容
本发明的一目的在于提出一种可避免动态随机存取存储器单元中列锤击问题的半导体结构，其结构中额外设置了N型功函数金属层来调整埋入式字符线的功函数，进而避免了字符线端漏电造成邻近非存取列数据崩溃的列锤击问题。
为了达到上述目的，本发明的一实施例中提出了一种用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其包含一基底、一沟槽、一栅极介电层共形地位于该沟槽上、一功函数金属层共形地位于该栅极介电层上、以及一埋入式字符线位于该功函数金属层上，其中该功函数金属层由钛与氮化钛组成，且该功函数金属层中氮化钛对钛的比例从靠近栅极介电层的一侧往靠近埋入式字符线的一侧逐渐增加。
为了达到上述目的，本发明的另一实施例中提出了一种用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其包含一基底、一沟槽、一栅极介电层共形地位于该沟槽上、一N型功函数金属层共形地位于该栅极介电层上、一氮化钛层共形地位于该N型功函数金属层上、以及一埋入式字符线位于该氮化钛层上。
为了达到上述目的，本发明的又一实施例中提出了一种制作用于避免动态随机存取存储器单元中列锤击问题的半导体结构的方法，其步骤包含提供一基底、在该基底上形成一沟槽、在该沟槽上共形地形成一栅极介电层、在该基底与该栅极介电层上共形地形成一N型功函数金属层、在该N型功函数金属层上共形地形成一氮化钛层、以及在该沟槽中填入一埋入式字符线。
无疑地，本发明的这类目的与其他目的在阅者读过下文与附图来描述的优选实施例细节说明后将变得更为显见。
附图说明
本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些附图描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些附图中：
图1为动态随机存取存储器中埋入式字符线的列锤击失效机制的示意图；
图2为动态随机存取存储单元布局的俯视图；
图3,图5,图6,图8为本发明实施例一动态随机存取存储单元在其他各个制作工艺步骤的剖视图，其以图2中截线A-A’所作；
图4与图9为本发明实施例一动态随机存取存储单元在各个制作工艺步骤的剖视图，其以图2中截线B-B’所作；以及
图7为本发明又一实施例一动态随机存取存储单元在氮化钛层制作步骤的剖视图，其以图2中截线A-A’所作。
须注意本说明书中的所有图示都为图例性质，为了清楚与方便附图说明，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
主要元件符号说明：
10 动态随机存取存储器元件
12 位线
14 字符线
16 基底
18 主动区
20 存储器区
22 栅极
24 浅沟绝缘结构
26 第一沟槽
28 第二沟槽
30 上半部
32 下半部
34 衬垫层
36 介电层
38 栅极介电层
39 N型功函数金属层
39a 氮处理后的N型功函数金属层
40 埋入式字符线
41 氮化钛层
42 硬掩模
具体实施方式
请参照图2至图9，图2至图9为本发明优选实施例制作一动态随机存取存储器元件的方法示意图，其中图2为俯视图，图3显示图2中沿着切线AA’的剖视图，图4显示图2中沿着切线BB’的剖视图，图5为接续图3的制作工艺示意图，图6与图7为接续图5的制作工艺示意图，图8与图9则为接续图6的制作工艺示意图。本实施例是提供一存储器元件，例如是具备埋入式栅极的动态随机存取存储器元件(buried gate type DRAM)10，其包含有至少一晶体管元件(图未示)以及至少一电容结构(图未示)，以作为DRAM阵列中的最小组成单元并接收来自于位线(bit line,BL)12及字符线(word line,WL)14的电压信号。
如图2所示，其为本发明动态随机存取存储器元件的俯视图。动态随机存取存储器元件10包含一基底16，例如一由硅所构成的半导体基底，然后于基底16内形成有至少一浅沟绝缘结构24，以于基底16上定义出多个主动区(active area,AA)18。此外，基底16上还定义有一存储器区20以及一周边区(图未示)。其中，动态随机存取存储器元件10的多个字符线14较佳形成于存储器区20的基底16中，是为埋入式字符线态样，多个位线12则较佳形成于存储器区20的基底16上而其他的主动元件等(图未示)则可形成在周边区。需注意的是，为简化说明，本发明的图2仅绘示出位在存储器区20的元件上视图并省略了位在周边区的元件。
在本实施例中，各主动区18例如是相互平行地朝向一第一方向延伸，例如W方向延伸，而字符线14或多条栅极(即埋入式字符线)22是形成在基底16内并穿越各主动区18及浅沟绝缘结构24。具体来说，各栅极22是沿着不同于第一方向的一第二方向，例如Y方向延伸，且第二方向与第一方向相交并小于90度。
另一方面，位线12是相互平行地形成在基底16上沿着一第三方向，例如X方向延伸，并同样横跨各主动区18及浅沟绝缘结构24。其中，第三方向同样是不同于第一方向，并且较佳是与第二方向垂直。也就是说，第一方向、第二方向及第三方向彼此都不同，且第一方向与第二方向及第三方向都不垂直。此外，字符线14两侧的主动区18内较佳设有接触插塞，例如包括位线接触插塞(bit line contact,BLC，图未示)来分别电连接至各晶体管元件的源极/漏极区域(图未示)以及存储节点(storage node,SN，图未示)接触插塞来分别电连接一电容与各晶体管元件的另一个源极/漏极区域(图未示)。
以下针对埋入式字符线14的制作进行说明。首先如图3与图4所示，其分别为沿着图2中切线AA’与切线BB’所作的剖视图。首先于基底16内形成第一沟槽26，然后形成浅沟绝缘结构24于第一沟槽26内以及一第二沟槽28于第一沟槽26旁，其中浅沟绝缘结构24包含一上半部30以及一下半部32且上半部30上表面切齐或高于第二沟槽28下表面。
更具体而言，本发明形成如图中所示浅沟绝缘结构24态样的方法可包含：先形成一浅沟绝缘结构(图未示)，然后形成一图案化掩模(图未示)于基底16上暴露出浅沟绝缘结构周遭部分的基底16表面，再以图案化掩模为蚀刻掩模进行蚀刻制作工艺分别在浅沟绝缘结构上与周遭基底16中形成第一沟槽26内以及一第二沟槽28，其中由于浅沟绝缘结构与基底16的蚀刻选择比不同，第一沟槽26会比第二沟槽28深。此时剩余的浅沟绝缘结构材料形成衬垫层34。为了使第一沟槽26与第二沟槽28深度一样，之后会再填入一介电层36，如此即完成了浅沟绝缘结构24的制作，其包含由介电层构成的上半部30以及由衬垫层34构成的下半部32。
在本实施例中，衬垫层34与介电层36较佳包含不同材料，例如本实施例的衬垫层34较佳包含氧化硅而介电层36包含氮化硅。另外蚀刻制作工艺的蚀刻剂较佳选自以氟甲烷(CH3F)以及氧气所构成的群组，且本实施例以此配方去除部分衬垫层34与部分介电层36的时候氧化硅所构成的衬垫层34与氮化硅所构成的介电层36之间的蚀刻选择比较佳控制约20比1。换句话说，本发明较佳在进行前述蚀刻制作工艺时去除大部分的衬垫层34与小部分的介电层36，使剩余的介电层36或浅沟绝缘结构24上半部30上表面切齐或略高于旁边的第二凹槽28底部。
随后如图5所示，其为接续图3中制作工艺的剖面示意图，在基底16、第一沟槽26以及第二沟槽28表面共形地形成一栅极介电层38。栅极介电层38较佳包含以现场蒸气成长(ISSG)制作工艺形成的氧化硅或可依据制作工艺需求包含以原子层沉积制作工艺(ALD)形成的一高介电常数介电层，其中高介电常数介电层可包含介电常数大于4的介电材料，例如选自氧化铪(hafnium oxide，HfO2)、硅酸铪氧化合物(hafnium silicon oxide,HfSiO4)、硅酸铪氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化铝(aluminum oxide,Al2O3)、氧化镧(lanthanum oxide,La2O3)、氧化钽(tantalum oxide,Ta2O5)、氧化钇(yttrium oxide,Y2O3)、氧化锆(zirconium oxide,ZrO2)、钛酸锶(strontium titanateoxide,SrTiO3)、硅酸锆氧化合物(zirconium silicon oxide,ZrSiO4)、锆酸铪(hafniumzirconium oxide,HfZrO4)、锶铋钽氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、锆钛酸铅(lead zirconate titanate,PbZrxTi1-xO3,PZT)、钛酸钡锶(bariumstrontium titanate,BaxSr1-xTiO3,BST)、或其组合所组成的群组。
对于一般的现有技术来说，在形成栅极介电层后通常会先形成一层氮化钛作为阻障层以增加埋入式字符线金属与栅极介电层之间的粘着性并避免钨材质的字符线金属发生火山突起(volcano effect)问题。但是为了解决前述字符线会有很高的机率发生列锤击(row hammering)问题，在本发明实施例中，如图5所示，在形成氮化钛层之前会先在栅极介电层38上形成一层N型功函数金属层39。N型功函数金属层39是共形地形成在栅极介电层38与基底16上，其材料可选自功函数介于3.9电子伏特(eV)～4.3eV之间的金属材料，如钛(Ti)、铝化钛(TiAl)、铝化锆(ZrAl)、铝化钨(WAl)、铝化钽(TaAl)、铝化铪(HfAl)或TiAlC(碳化钛铝)等，但不以此为限。N型功函数金属层39的存在可以调整之后所完成的埋入式字符线的功函数，进而避免了字符线端的寄生电子易漏电造成邻近的非存取列，造成数据崩溃与失效。
在形成N型功函数金属层39后，接下来即是进行氮化钛阻障层的制作。在本发明一实施例中，氮化钛层可直接从N型功函数金属层39转化而得。如图6所示，在N型功函数金属层39的材料使用钛(Ti)的情况下，可以对N型功函数金属层39的表面进行一氮自由基处理P1，使得部分的N型功函数金属转变为氮化钛(TiN)。氮自由基处理P1可包含通入氮气(N2)与氨气(NH3)并施以高温等离子体处理。以如此方式制作，氮处理后的N型功函数金属层39a中氮化钛对钛的比例会从其靠近栅极介电层38的一侧往其表面逐渐增加。例如厚度为的钛层在经过氮自由基处理后其外侧厚度的部位会含有转化后的氮化钛(TiN)成分。
在本发明的另一实施例中，如图7所示，也可以直接在N型功函数金属层39上共形地沉积一氮化钛层41。此做法适用于所有的N型功函数金属材料，不会仅限于使用钛材料。
在形成氮化钛层或部位后，接着如图8与图9所示，在基底上形成一导电层(图未示)，其厚度约为材料可选自铜(Cu)、铝(Al)、钨(W)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide，CoWP)等低电阻材料或其组合。之后进行一回蚀(etchback)制作工艺去除沟槽外的导电层与部份的N型功函数金属层39a，使得导电层、N型功函数金属层39a、以及栅极介电层仅余留在沟槽内并低于基底16上表面，以形成埋入式字符线40结构。之后再埋入式字符线40上会再形成一硬掩模42，使其上表面切齐基底16上表面。硬掩模42的材料可为氮化硅。
之后可依据制作工艺需求进行一离子注入制作工艺，以于埋入式字符线40两侧的基底16内形成掺杂区(图未示)，例如轻掺杂漏极或源极/漏极区域。最后进行接触插塞制作工艺，例如可分别于埋入式字符线40两侧形成位线接触插塞电连接源极/漏极区域与后续所制作的位线，以及形成存储节点接触插塞同时电连接源极/漏极区域与后续所制作的电容。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (18)

1.一种用于避免动态随机存取存储器单元中列锤击问题的半导体结构，包含：
基底，包括多个第一沟槽与第二沟槽，其中第一沟槽比第二沟槽深；
浅沟绝缘结构，位于该第一沟槽中，其中该浅沟绝缘结构包含衬垫层与介电层，该衬垫层覆盖该第一沟槽，该介电层的上表面切齐或略高于该第二沟槽的底部；
栅极介电层，共形地位于该浅沟绝缘结构上以及该第二沟槽上；
功函数金属层，共形地位于该栅极介电层上；以及
埋入式字符线，位于该功函数金属层上，其中该功函数金属层由钛与氮化钛组成，且该功函数金属层中该氮化钛对该钛的比例从靠近该栅极介电层的一侧往靠近该埋入式字符线的一侧逐渐增加。
2.如权利要求1所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，还包含一硬掩模设置在该埋入式字符线上。
3.如权利要求2所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其中该硬掩模的材料为氮化硅。
4.如权利要求1所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其中该功函数金属层为N型功函数金属层。
5.如权利要求1所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其中该栅极介电层的材料选自氧化铪(HfO2)、硅酸铪氧化合物(HfSiO4)、硅酸铪氮氧化合物(HfSiON)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化钽(Ta2O5)、氧化钇(Y2O3)、氧化锆(ZrO2)、钛酸锶(SrTiO3)、硅酸锆氧化合物(ZrSiO4)、锆酸铪(HfZrO4)、锶铋钽氧化物(SrBi2Ta2O9,SBT)、锆钛酸铅(PbZrxTi1-xO3,PZT)、钛酸钡锶(BaxSr1-xTiO3,BST)或是上述材料的组合。
6.如权利要求1所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其中该埋入式字符线的材料为选自铜(Cu)、铝(Al)、钨(W)、钛铝合金(TiAl)、钴钨磷化物(CoWP)或是上述材料的组合。
7.一种用于避免动态随机存取存储器单元中列锤击问题的半导体结构，包含：
基底，包含第一沟槽与第二沟槽，其中第一沟槽比第二沟槽深；
浅沟绝缘结构，位于该第一沟槽中，其中该浅沟绝缘结构包含衬垫层与介电层，该衬垫层覆盖该第一沟槽，该介电层的上表面切齐或略高于该第二沟槽的底部；
栅极介电层，共形地位于该浅沟绝缘结构上以及该第二沟槽上；
N型功函数金属层，共形地位于该栅极介电层上；
氮化钛层，共形地位于该N型功函数金属层上；以及
埋入式字符线，位于该氮化钛层上。
8.如权利要求7所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，还包含一硬掩模设置在该埋入式字符线上。
9.如权利要求8所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其中该硬掩模的材料为氮化硅。
10.如权利要求7所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其中该功函数金属层为N型功函数金属层。
11.如权利要求10所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其中该N型功函数金属层的材料选自钛(Ti)、铝化钛(TiAl)、铝化锆(ZrAl)、铝化钨(WAl)、铝化钽(TaAl)、铝化铪(HfAl)、TiAlC(碳化钛铝)或是上述材料的组合。
12.如权利要求7所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其中该栅极介电层的材料选自氧化铪(HfO2)、硅酸铪氧化合物(HfSiO4)、硅酸铪氮氧化合物(HfSiON)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化钽(Ta2O5)、氧化钇(Y2O3)、氧化锆(ZrO2)、钛酸锶(SrTiO3)、硅酸锆氧化合物(ZrSiO4)、锆酸铪(HfZrO4)、锶铋钽氧化物(SrBi2Ta2O9,SBT)、锆钛酸铅(PbZrxTi1-xO3,PZT)、钛酸钡锶(BaxSr1-xTiO3,BST)或其组合。
13.如权利要求7所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其中该埋入式字符线的材料为选自铜(Cu)、铝(Al)、钨(W)、钛铝合金(TiAl)、钴钨磷化物(CoWP)低电阻材料或其组合。
14.一种制作用于避免动态随机存取存储器单元中列锤击问题的半导体结构的方法，包含：
提供一基底；
在该基底上形成第一沟槽与第二沟槽；
在该第一沟槽中形成浅沟绝缘结构，其中，该浅沟绝缘结构包括衬垫层和介电层，该衬垫层覆盖该第一沟槽，该介电层的上表面切齐或略高于该第二沟槽的底部；
在该浅沟绝缘结构上以及该第二沟槽上共形地形成一栅极介电层；
在该基底与该栅极介电层上共形地形成一N型功函数金属层；
在该N型功函数金属层上共形地形成一氮化钛层；以及
在该沟槽中填入一埋入式字符线。
15.如权利要求14所述的制作用于避免动态随机存取存储器单元中列锤击问题的半导体结构的方法，其中在该N型功函数金属层上共形地形成一氮化钛阻障层的步骤包含对该N型功函数金属层的表面进行一氮自由基处理，使得部分该N型功函数金属层转变成该氮化钛层。
16.如权利要求15所述的制作用于避免动态随机存取存储器单元中列锤击问题的半导体结构的方法，其中该N型功函数金属层与氮化钛层中该氮化钛对该钛的比例从该栅极介电层的一侧往该埋入式字符线的一侧逐渐增加。
17.如权利要求14所述的制作用于避免动态随机存取存储器单元中列锤击问题的半导体结构的方法，其中在该N型功函数金属层上共形地形成一氮化钛层的步骤包含直接在该N型功函数金属层上沉积该氮化钛层。
18.如权利要求14所述的制作用于避免动态随机存取存储器单元中列锤击问题的半导体结构的方法，其中该N型功函数金属层的材料选自钛(Ti)、铝化钛(TiAl)、铝化锆(ZrAl)、铝化钨(WAl)、铝化钽(TaAl)、铝化铪(HfAl)、碳化钛铝(TiAlC)或是上述材料的组合。
CN201710351696.6A 2017-05-18 2017-05-18 用以避免列锤击问题的半导体结构及其制作方法 Active CN108962891B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710351696.6A CN108962891B (zh) 2017-05-18 2017-05-18 用以避免列锤击问题的半导体结构及其制作方法
US15/627,455 US10043811B1 (en) 2017-05-18 2017-06-20 Semiconductor structure for preventing row hammering issue in DRAM cell and method for manufacturing the same
US16/028,364 US10685964B2 (en) 2017-05-18 2018-07-05 Semiconductor structure for preventing row hammering issue in DRAM cell and method for manufacturing the same
US16/866,573 US11239243B2 (en) 2017-05-18 2020-05-05 Semiconductor structure for preventing row hammering issue in DRAM cell and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710351696.6A CN108962891B (zh) 2017-05-18 2017-05-18 用以避免列锤击问题的半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN108962891A CN108962891A (zh) 2018-12-07
CN108962891B true CN108962891B (zh) 2019-11-19

Family

ID=63014110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710351696.6A Active CN108962891B (zh) 2017-05-18 2017-05-18 用以避免列锤击问题的半导体结构及其制作方法

Country Status (2)

Country Link
US (3) US10043811B1 (zh)
CN (1) CN108962891B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962892B (zh) * 2017-05-26 2021-02-26 联华电子股份有限公司 半导体元件及其制作方法
US11282933B2 (en) * 2017-11-30 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET having a work function material gradient
KR102540965B1 (ko) * 2018-10-17 2023-06-07 삼성전자주식회사 반도체 소자
US10727232B2 (en) 2018-11-07 2020-07-28 Applied Materials, Inc. Dram and method of making
KR20210105065A (ko) 2020-02-18 2021-08-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11227926B2 (en) * 2020-06-01 2022-01-18 Nanya Technology Corporation Semiconductor device and method for fabricating the same
CN114823675A (zh) * 2021-01-29 2022-07-29 长鑫存储技术有限公司 半导体器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558482A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855967B1 (ko) * 2007-01-04 2008-09-02 삼성전자주식회사 매립형 워드라인 구조를 갖는 반도체 소자 및 그 제조방법
US9099526B2 (en) * 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
KR101749055B1 (ko) * 2010-10-06 2017-06-20 삼성전자주식회사 반도체 장치 및 반도체 장치의 형성 방법
US9384962B2 (en) * 2011-04-07 2016-07-05 United Microelectronics Corp. Oxygen treatment of replacement work-function metals in CMOS transistor gates
US8507338B2 (en) * 2011-08-08 2013-08-13 United Microelectronics Corp. Semiconductor structure and fabricating method thereof
US8872286B2 (en) * 2011-08-22 2014-10-28 United Microelectronics Corp. Metal gate structure and fabrication method thereof
US20130140682A1 (en) * 2011-12-01 2013-06-06 Chi-Wen Huang Buried word line and method for forming buried word line in semiconductor device
US8691681B2 (en) * 2012-01-04 2014-04-08 United Microelectronics Corp. Semiconductor device having a metal gate and fabricating method thereof
US8741717B2 (en) * 2012-07-02 2014-06-03 GlobalFoundries, Inc. Methods for fabricating integrated circuits having improved metal gate structures
KR102029923B1 (ko) * 2013-05-31 2019-11-29 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법
US9105720B2 (en) * 2013-09-11 2015-08-11 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
KR102055333B1 (ko) * 2014-01-29 2020-01-22 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
KR102162733B1 (ko) * 2014-05-29 2020-10-07 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
KR102321390B1 (ko) * 2014-12-18 2021-11-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102354463B1 (ko) * 2015-01-09 2022-01-24 삼성전자주식회사 레트로그레이드 채널을 갖는 반도체 소자 및 그 제조방법
US9953984B2 (en) * 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
KR102336033B1 (ko) * 2015-04-22 2021-12-08 에스케이하이닉스 주식회사 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
CN106531618B (zh) * 2015-09-15 2021-05-18 联华电子股份有限公司 具有金属栅极结构的半导体元件的功函数调整方法
KR102396085B1 (ko) * 2015-10-28 2022-05-12 에스케이하이닉스 주식회사 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
KR102410919B1 (ko) * 2015-10-29 2022-06-21 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체구조물 및 그 제조 방법, 그를 구비한 메모리셀
KR102455869B1 (ko) * 2015-12-23 2022-10-20 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558482A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
US11239243B2 (en) 2022-02-01
US10685964B2 (en) 2020-06-16
US10043811B1 (en) 2018-08-07
US20200266199A1 (en) 2020-08-20
US20180337187A1 (en) 2018-11-22
CN108962891A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
CN108962891B (zh) 用以避免列锤击问题的半导体结构及其制作方法
US10361205B2 (en) Semiconductor devices including structures for reduced leakage current and method of fabricating the same
US7919803B2 (en) Semiconductor memory device having a capacitor structure with a desired capacitance and manufacturing method therefor
KR910010167B1 (ko) 스택 캐패시터 dram셀 및 그의 제조방법
CN109801880B (zh) 动态随机存取存储器的埋入式字符线及其制作方法
KR20220033587A (ko) 반도체 소자
US11476254B2 (en) Support pillars for vertical three-dimensional (3D) memory
US11456301B2 (en) Dram and method of making
TWI802469B (zh) 記憶體裝置及其形成方法
CN108807384A (zh) 半导体元件及其制作方法
US6238961B1 (en) Semiconductor integrated circuit device and process for manufacturing the same
CN108807414A (zh) 半导体元件及其制作方法
CN116133375A (zh) 存储器件及其形成方法
US10903328B2 (en) Method for fabricating semiconductor device
US11664435B2 (en) Dynamic random access memory and method of fabricating the same
CN115101523A (zh) 半导体结构及半导体结构的制备方法
US20210183884A1 (en) Semiconductor device and method for fabricating the same
TWI824877B (zh) 半導體裝置
US20230389261A1 (en) Semiconductor structure and method for forming semiconductor structure
US11856757B2 (en) Method for manufacturing semiconductor structure with capacitor wires
CN218998732U (zh) 存储器件
RU2808084C1 (ru) Полупроводниковая структура и способ ее изготовления
CN219437502U (zh) 半导体器件
US20220406735A1 (en) Semiconductor device and method for manufacturing same
CN116916651A (zh) 半导体结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant