CN106558482A - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN106558482A
CN106558482A CN201510618421.5A CN201510618421A CN106558482A CN 106558482 A CN106558482 A CN 106558482A CN 201510618421 A CN201510618421 A CN 201510618421A CN 106558482 A CN106558482 A CN 106558482A
Authority
CN
China
Prior art keywords
layer
rich
tin
coating
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510618421.5A
Other languages
English (en)
Other versions
CN106558482B (zh
Inventor
徐建华
邓浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510618421.5A priority Critical patent/CN106558482B/zh
Publication of CN106558482A publication Critical patent/CN106558482A/zh
Application granted granted Critical
Publication of CN106558482B publication Critical patent/CN106558482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件及其制造方法,涉及半导体技术领域。所述方法包括:提供半导体衬底,所述半导体衬底包括预定形成金属栅极结构的区域;在所述预定金属栅极结构的区域内的所述半导体衬底的表面上依次沉积形成高k介电层、覆盖层、功函数层、阻挡层和金属栅电极层,其中,所述覆盖层由底层的富非金属的膜层逐渐转变为顶层的富金属的膜层。根据本发明的方法,在高k介电层上形成由底层的富N的TiN层逐渐转变为富Ti的TiN层的覆盖层,该覆盖层与高k介电层之间具有良好的粘附力,同时还可调制整个金属栅极的功函数,可提高器件的性能和良率。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域,具体而言涉及一种半导体器件及其制造方法。
背景技术
在下一代集成电路的制造工艺中,对于互补金属氧化物半导体(CMOS)的栅极的制作,通常采用高k-金属栅极工艺。通常金属栅极结构包括自下而上的高k介电层、覆盖层、功函数层、阻挡层、金属栅电极层。
在28nm技术节点以下,往往采用物理气相沉积TiN层作为高k介电层的覆盖层和功函数阻挡层。TiN薄膜层的Ti:N比对于薄膜的性能影响显著,例如对功函数、扩散阻挡能力的影响等。富Ti的TiN是金属薄膜,其具有较低的功函数(约4.8),然而它的阻挡能力不如富氮的TiN。富N的TiN具有比较好的阻挡能力,但是它的功函数更高(约5)。因此总是需要权衡选用富Ti的TiN还是选用富氮的TiN。
因此,有必要提出一种新的半导体器件的制造方法,以解决上述技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足,本发明实施例一中提供一种半导体器件的制造方法,所述方法包括:
提供半导体衬底,所述半导体衬底包括预定形成金属栅极结构的区域;
在所述预定金属栅极结构的区域内的所述半导体衬底的表面上依次沉积形成高k介电层、覆盖层、功函数层、阻挡层和金属栅电极层,
其中,所述覆盖层由底层的富非金属的膜层逐渐转变为顶层的富金属的膜层。
进一步,所述覆盖层的材料为TiN,所述覆盖层由底层的富N的TiN层逐渐转变为顶层的富Ti的TiN层。
进一步,所述阻挡层由底层的富金属的膜层逐渐转变为顶层的富非金属的膜层。
进一步,所述阻挡层的材料为TiN,所述阻挡层由底层的富Ti的TiN层逐渐转变为顶层的富N的TiN层。
进一步,采用物理气相沉淀的方法形成所述覆盖层和所述阻挡层。
进一步,所述物理气相沉积通过溅射出的Ti原子和氮气反应形成TiN层。
进一步,通过逐渐增大钛氮比实现由所述富N的TiN层逐渐向所述富Ti的TiN层的转变。
进一步,通过逐渐减小钛氮比实现由所述富Ti的TiN层逐渐向所述富N的TiN层的转变。
进一步,在形成所述高k介电层之前还包括在所述预定金属栅极结构的区域内的所述半导体衬底的表面上形成界面层的步骤。
本发明实施例二提供一种采用前述的方法制作的半导体器件。
综上所述,根据本发明的方法,在高k介电层上形成由底层的富N的TiN层逐渐转变为富Ti的TiN层的覆盖层,该覆盖层与高k介电层之间具有良好的粘附力,同时还可调制整个金属栅极的功函数,而在功函数层上形成由底层的富Ti的TiN层逐渐转变为富N的TiN层的阻挡层,该阻挡层与功函数层之间具有良好的粘附力,同时也可调制整个金属栅极的功函数,因此根据本发明的方法,可提高器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A示出了根据本发明的一个实施例的一种半导体器件的制造方法所形成的结构的剖视图;
图1B示出了对应图1A中覆盖层和阻挡层的剖视图;
图2为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本发明的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差。例如,显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元改变。同样,通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此,图中显示的区实质上是示意性的,它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
下面,参照图1A-图1B、图2来描述本发明的一个实施例提出的一种半导体器件的制造方法。
示例性地,本发明的一个实施例的半导体器件的制造方法,包括如下步骤:
首先,执行步骤S201,提供半导体衬底,所述半导体衬底包括预定形成金属栅极结构的区域。
具体地,所述半导体衬底可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
可选地,在所述半导体衬底中可以形成有掺杂区域和/或隔离结构,所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构以及其他有源器件。
其中所述半导体衬底上包括预定形成金属栅极结构的区域。例如,用于形成金属栅极结构的栅极沟槽,或者对于FinFET器件还可以为对应沟道区的栅极区域等。
以栅极沟槽为例,所述栅极沟槽通过刻蚀虚拟栅极层来形成。所述虚拟栅极层包含但不限于硅、多晶硅、掺杂的多晶硅和多晶硅-锗合金材料(即,具有从每立方厘米大约1×1018到大约1×1022个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。所述虚拟栅极层的形成和蚀刻过程是本领域已知的,在此不再赘述。
可选地,在所述栅极沟槽两侧形成有侧墙。所述侧墙的材料例如是氮化硅、氧化硅或者氮氧化硅等绝缘材料。形成所述侧墙的工艺例如CVD、ALD等。在所述侧墙的两侧是层间介电层。所述层间介电层可为氧化硅层,包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层,例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外,所述层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass,SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。
接着,执行步骤S202,在所述预定金属栅极结构的区域内的所述半导体衬底的表面上依次沉积形成高k介电层、覆盖层、功函数层、阻挡层和金属栅电极层,其中,所述覆盖层由底层的富非金属的膜层逐渐转变为顶层的富金属的膜层。
参考图1A,高k介电层101的k值(介电常数)通常为3.9以上,其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等,较佳地是氧化铪、氧化锆或氧化铝。可以采用CVD、ALD或者PVD等适合的工艺形成高K介电层101。高K介电层101的厚度范围为10埃至30埃。
可选地,在形成所述高k介电层之前还包括在所述预定金属栅极结构的区域内的所述半导体衬底的表面上形成界面层(未示出)。该界面层较佳地为氧化物界面层。具体地,在该步骤中执行高温氧化步骤,以在所述半导体衬底和所述高K栅极介电层101之间形成氧化物层,以作为氧化物界面层。
在该步骤中选用炉管氧化(furnace)、快速热退火氧化(RTO)、紫外臭氧氧化(UVO)以及臭氧氧化(ozone)中的一种,在该步骤中所述快速热退火氧化温度为600-1100℃,可选为800-1000℃。
在所述高k介电层101上形成覆盖层102,所述覆盖层由底层的富非金属的膜层逐渐转变为顶层的富金属的膜层。所述覆盖层的材料可以为TaC、MoN、WN、TaN、TixN1-x或者其他适合的薄膜层,本实施例中,所述覆盖层102的材料较佳地为TiN,所述覆盖层102由底层的富N的TiN层逐渐转变为顶层的富Ti的TiN层。
所述覆盖层102的沉积方法包括CVD,如低温CVD(LTCVD)、低压CVD(LPCVD)、快热CVD(LTCVD)、等离子体CVD(PECVD)、物理气相沉积(PVD)等。本实施例中,较佳地,采用物理气相沉淀的方法形成所述覆盖层102。
可选地,所述物理气相沉积通过溅射出的Ti原子和氮气反应形成TiN层。通过逐渐增大钛氮比实现由所述富N的TiN层逐渐向所述富Ti的TiN层的转变。并可通过调整氮气的流量实现对钛氮比的调节。例如,在高的氮气流量时,钛氮比较小,通过逐渐减小氮气的流量来增大钛氮比,进而形成想要的富氮的TiN层到富钛的TiN层。
如图1B所示,所述覆盖层102可包括类似地由底层的富N的TiN层逐渐转变为顶层的富Ti的TiN层,其中间层可类似认为是钛氮比相近的TiN层。
由于覆盖层的底层为富N的TiN层,与其下方的高k介电层101之间具有良好的粘附性,而其顶层为富Ti的TiN层,富Ti的TiN层可以用于调制整个金属栅极的功函数。
尽管上述步骤中仅示出了对于覆盖层为氮化钛的情况,但是对于其它材料的覆盖层,例如金属氮化物、金属碳化物、金属氧化物等材料也可以适用,在此不作赘述。
之后,在覆盖层102上形成功函数层103。对于PMOS器件,其功函数层103为P型功函数层,P型功函数层(PWF)的材料可以选择为但不限于TixN1-x、TaC、MoN、TaN或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成P型功函数层。P型功函数层的厚度范围为10埃至580埃。
对于NMOS器件,其功函数层103为N型功函数层(NWF),N型功函数层的材料可以选择为但不限于TaC、Ti、Al、TixAl1-x或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成N型功函数层。N型功函数层的厚度范围为10埃至80埃。
接着,在功函数层103上形成阻挡层104。阻挡层104的材料可以选择为TaN,TiN或者其他适合的薄膜层。阻挡层的厚度范围为5埃至40埃。
示例性地,所述阻挡层104由底层的富金属的膜层逐渐转变为顶层的富非金属的膜层。本实施例中,所述阻挡层的材料为TiN,所述阻挡层由底层的富Ti的TiN层逐渐转变为顶层的富N的TiN层。
可以采用CVD、ALD或者PVD等适合的工艺形成阻挡层104。本实施例中,较佳地采用物理气相沉淀的方法形成所述阻挡层104。可选地,所述物理气相沉积通过溅射出的Ti原子和氮气反应形成TiN层。通过逐渐减小钛氮比实现由所述富Ti的TiN层逐渐向所述富N的TiN层的转变。并可通过调整氮气的流量实现对钛氮比的调节。例如,在低的氮气流量时,钛氮比较大,通过逐渐增大氮气的流量来减小钛氮比,进而形成想要的富钛的TiN层到富氮的TiN层。
如图1B所示,阻挡层104可包括类似地由底层的富Ti的TiN层逐渐转变为顶层的富N的TiN层,其中间层可类似认为是钛氮比相近的TiN层。
由于阻挡层104的底层为富Ti的TiN层,与其下方的功函数层103之间具有良好的粘附性,同时富Ti的TiN层可以用于调制整个金属栅极的功函数。
最后,在所述阻挡层104的表面上形成金属栅电极层105。金属栅极的材料可以选择为但不限于Al、W或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成金属栅极。
至此完成了本发明的金属栅极结构的关键制作步骤,对于制作完整的半导体器件可能很需要进行其他的步骤,在此不再进行赘述。
综上所述,根据本发明的方法,在高k介电层上形成由底层的富N的TiN层逐渐转变为富Ti的TiN层的覆盖层,该覆盖层与高k介电层之间具有良好的粘附力,同时还可调制整个金属栅极的功函数,而在功函数层上形成由底层的富Ti的TiN层逐渐转变为富N的TiN层的阻挡层,该阻挡层与功函数层之间具有良好的粘附力,同时也可调制整个金属栅极的功函数,因此根据本发明的方法,可提高器件的性能和良率。
实施例二
本实施例中还提供一种采用实施例一中的制造方法获得的半导体器件。
本发明的半导体器件包括:半导体衬底,以及位于所述半导体衬底表面上的金属栅极结构,所述金属栅极结构包括依次层叠的高k介电层、覆盖层、功函数层、阻挡层和金属栅电极层,其中所述覆盖层由底层的富非金属的膜层逐渐转变为顶层的富金属的膜层。
具体地,所述半导体衬底可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
可选地,在所述半导体衬底中可以形成有掺杂区域和/或隔离结构,所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构以及其他有源器件。
高k介电层的k值(介电常数)通常为3.9以上,其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等,较佳地是氧化铪、氧化锆或氧化铝。可以采用CVD、ALD或者PVD等适合的工艺形成高K介电层。高K介电层的厚度范围为10埃至30埃。
可选地,在形成所述高k介电层和所述半导体衬底的表面之间还形成有界面层。该界面层较佳地为氧化物界面层。
所述覆盖层的材料可以为TaC、MoN、WN、TaN、TixN1-x或者其他适合的薄膜层,本实施例中,所述覆盖层的材料较佳地为TiN,所述覆盖层由底层的富N的TiN层逐渐转变为顶层的富Ti的TiN层。
所述覆盖层的沉积方法包括CVD,如低温CVD(LTCVD)、低压CVD(LPCVD)、快热CVD(LTCVD)、等离子体CVD(PECVD)、物理气相沉积(PVD)等。本实施例中,较佳地,所述覆盖层采用物理气相沉淀的方法形成。
所述覆盖层可包括类似地由底层的富N的TiN层逐渐转变为顶层的富Ti的TiN层,其中间层可类似认为是钛氮比相近的TiN层。
由于覆盖层的底层为富N的TiN层,与其下方的高k介电层之间具有良好的粘附性,而其顶层为富Ti的TiN层,富Ti的TiN层可以用于调制整个金属栅极的功函数。
尽管上述步骤中仅示出了对于覆盖层为氮化钛的情况,但是对于其它材料的覆盖层,例如金属氮化物、金属碳化物、金属氧化物等材料也可以适用,在此不作赘述。
之后,在覆盖层上形成有功函数层。对于PMOS器件,其功函数层为P型功函数层,P型功函数层(PWF)的材料可以选择为但不限于TixN1-x、TaC、MoN、TaN或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成P型功函数层。P型功函数层的厚度范围为10埃至580埃。
对于NMOS器件,其功函数层为N型功函数层(NWF),N型功函数层的材料可以选择为但不限于TaC、Ti、Al、TixAl1-x或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成N型功函数层。N型功函数层的厚度范围为10埃至80埃。
在功函数层上形成有阻挡层。阻挡层的材料可以选择为TaN,TiN或者其他适合的薄膜层。阻挡层的厚度范围为5埃至40埃。
示例性地,所述阻挡层由底层的富金属的膜层逐渐转变为顶层的富非金属的膜层。本实施例中,所述阻挡层的材料为TiN,所述阻挡层由底层的富Ti的TiN层逐渐转变为顶层的富N的TiN层。
可以采用CVD、ALD或者PVD等适合的工艺形成阻挡层。本实施例中,较佳地所述阻挡层由物理气相沉淀的方法形成。
阻挡层可包括类似地由底层的富Ti的TiN层逐渐转变为顶层的富N的TiN层,其中间层可类似认为是钛氮比相近的TiN层。
由于阻挡层的底层为富Ti的TiN层,与其下方的功函数层之间具有良好的粘附性,同时富Ti的TiN层可以用于调制整个金属栅极的功函数。
在所述阻挡层的表面上形成有金属栅电极层。金属栅极的材料可以选择为但不限于Al、W或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成金属栅极。
综上所述,本发明的半导体器件,在高k介电层上形成由底层的富N的TiN层逐渐转变为富Ti的TiN层的覆盖层,该覆盖层与高k介电层之间具有良好的粘附力,同时还可调制整个金属栅极的功函数,而在功函数层上形成由底层的富Ti的TiN层逐渐转变为富N的TiN层的阻挡层,该阻挡层与功函数层之间具有良好的粘附力,同时也可调制整个金属栅极的功函数,因此本发明的半导体器件的具有优异的性能和良率。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法,包括:
提供半导体衬底,所述半导体衬底包括预定形成金属栅极结构的区域;
在所述预定金属栅极结构的区域内的所述半导体衬底的表面上依次沉积形成高k介电层、覆盖层、功函数层、阻挡层和金属栅电极层,
其中,所述覆盖层由底层的富非金属的膜层逐渐转变为顶层的富金属的膜层。
2.根据权利要求1所述的制造方法,其特征在于,所述覆盖层的材料为TiN,所述覆盖层由底层的富N的TiN层逐渐转变为顶层的富Ti的TiN层。
3.根据权利要求1所述的制造方法,其特征在于,所述阻挡层由底层的富金属的膜层逐渐转变为顶层的富非金属的膜层。
4.根据权利要求3所述的制造方法,其特征在于,所述阻挡层的材料为TiN,所述阻挡层由底层的富Ti的TiN层逐渐转变为顶层的富N的TiN层。
5.根据权利要求3所述的制造方法,其特征在于,采用物理气相沉淀的方法形成所述覆盖层和所述阻挡层。
6.根据权利要求2或4所述的制造方法,其特征在于,所述物理气相沉积通过溅射出的Ti原子和氮气反应形成TiN层。
7.根据权利要求2所述的制造方法,其特征在于,通过逐渐增大钛氮比实现由所述富N的TiN层逐渐向所述富Ti的TiN层的转变。
8.根据权利要求4所述的制造方法,其特征在于,通过逐渐减小钛氮比实现由所述富Ti的TiN层逐渐向所述富N的TiN层的转变。
9.根据权利要求1所述的制造方法,其特征在于,在形成所述高k介电层之前还包括在所述预定金属栅极结构的区域内的所述半导体衬底的表面上形成界面层的步骤。
10.一种采用如权利要求1-9中任一项所述的方法制作的半导体器件。
CN201510618421.5A 2015-09-25 2015-09-25 一种半导体器件及其制造方法 Active CN106558482B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510618421.5A CN106558482B (zh) 2015-09-25 2015-09-25 一种半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510618421.5A CN106558482B (zh) 2015-09-25 2015-09-25 一种半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN106558482A true CN106558482A (zh) 2017-04-05
CN106558482B CN106558482B (zh) 2019-12-24

Family

ID=58414014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510618421.5A Active CN106558482B (zh) 2015-09-25 2015-09-25 一种半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN106558482B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962891A (zh) * 2017-05-18 2018-12-07 联华电子股份有限公司 用以避免列锤击问题的半导体结构及其制作方法
CN109728078A (zh) * 2017-10-30 2019-05-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN110534419A (zh) * 2018-05-23 2019-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN110752150A (zh) * 2019-10-25 2020-02-04 上海华力集成电路制造有限公司 金属硬掩膜氮化钛颗粒缺陷的改善方法
CN111326497A (zh) * 2018-12-13 2020-06-23 夏泰鑫半导体(青岛)有限公司 半导体器件的导电结构
US20220367607A1 (en) * 2019-09-11 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier layer in top electrode to increase break down voltage

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060029379A (ko) * 2004-10-01 2006-04-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
CN101345260A (zh) * 2007-07-09 2009-01-14 台湾积体电路制造股份有限公司 半导体结构
CN101399269A (zh) * 2007-09-28 2009-04-01 台湾积体电路制造股份有限公司 混合金属全硅化栅
CN102146553A (zh) * 2010-02-09 2011-08-10 台湾积体电路制造股份有限公司 沉积含金属膜于具有图案化构造的基板上的方法
CN103137864A (zh) * 2011-11-22 2013-06-05 爱思开海力士有限公司 半导体器件及其制造方法
CN104701310A (zh) * 2013-12-04 2015-06-10 台湾积体电路制造股份有限公司 具有轮廓化功函金属栅电极的半导体器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060029379A (ko) * 2004-10-01 2006-04-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
CN101345260A (zh) * 2007-07-09 2009-01-14 台湾积体电路制造股份有限公司 半导体结构
CN101399269A (zh) * 2007-09-28 2009-04-01 台湾积体电路制造股份有限公司 混合金属全硅化栅
CN102146553A (zh) * 2010-02-09 2011-08-10 台湾积体电路制造股份有限公司 沉积含金属膜于具有图案化构造的基板上的方法
CN103137864A (zh) * 2011-11-22 2013-06-05 爱思开海力士有限公司 半导体器件及其制造方法
CN104701310A (zh) * 2013-12-04 2015-06-10 台湾积体电路制造股份有限公司 具有轮廓化功函金属栅电极的半导体器件及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962891A (zh) * 2017-05-18 2018-12-07 联华电子股份有限公司 用以避免列锤击问题的半导体结构及其制作方法
CN108962891B (zh) * 2017-05-18 2019-11-19 联华电子股份有限公司 用以避免列锤击问题的半导体结构及其制作方法
US10685964B2 (en) 2017-05-18 2020-06-16 United Microelectronics Corp. Semiconductor structure for preventing row hammering issue in DRAM cell and method for manufacturing the same
US11239243B2 (en) 2017-05-18 2022-02-01 United Microelectronics Corp. Semiconductor structure for preventing row hammering issue in DRAM cell and method for manufacturing the same
CN109728078A (zh) * 2017-10-30 2019-05-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN110534419A (zh) * 2018-05-23 2019-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN111326497A (zh) * 2018-12-13 2020-06-23 夏泰鑫半导体(青岛)有限公司 半导体器件的导电结构
US11257752B2 (en) 2018-12-13 2022-02-22 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor structure and method for fabricating the same
US20220367607A1 (en) * 2019-09-11 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier layer in top electrode to increase break down voltage
CN110752150A (zh) * 2019-10-25 2020-02-04 上海华力集成电路制造有限公司 金属硬掩膜氮化钛颗粒缺陷的改善方法

Also Published As

Publication number Publication date
CN106558482B (zh) 2019-12-24

Similar Documents

Publication Publication Date Title
US11804409B2 (en) Semiconductor device with profiled work-function metal gate electrode and method of making
CN106558482A (zh) 一种半导体器件及其制造方法
US10692779B2 (en) Method and structure for CMOS metal gate stack
CN107978635A (zh) 一种半导体器件及其制造方法和电子装置
CN105990145A (zh) 一种半导体器件及其制作方法和电子装置
CN105336609A (zh) 一种FinFET器件及其制造方法、电子装置
CN109728078A (zh) 一种半导体器件及其制造方法
CN107305846A (zh) 一种半导体器件及其制作方法
CN106257620A (zh) 一种半导体器件及其制造方法、电子装置
CN107799471A (zh) 一种半导体器件及其制造方法和电子装置
CN105244265B (zh) 一种半导体器件及其制作方法和电子装置
CN107978564A (zh) 一种半导体器件及其制造方法和电子装置
CN104752316B (zh) 一种制作半导体器件的方法
CN107689393B (zh) 一种半导体器件及其制造方法
CN105845573A (zh) 一种FinFET器件及其制造方法、电子装置
CN104810324B (zh) 一种制作半导体器件的方法
CN107424926A (zh) 一种半导体器件及其制造方法
CN107546179A (zh) 一种半导体器件及其制造方法
CN105990118A (zh) 一种半导体器件及其制作方法和电子装置
CN103943492A (zh) 一种半导体器件及其制备方法
CN103456614A (zh) 一种采用高k金属栅的半导体器件的制造方法
CN106558547A (zh) 一种半导体器件及其制造方法
CN106558528A (zh) 一种半导体器件及其制造方法、电子装置
CN107968071A (zh) 一种半导体器件及其制造方法和电子装置
CN109087893A (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant