CN109962160B - 电阻性组件的结构及制作方法 - Google Patents

电阻性组件的结构及制作方法 Download PDF

Info

Publication number
CN109962160B
CN109962160B CN201711431175.8A CN201711431175A CN109962160B CN 109962160 B CN109962160 B CN 109962160B CN 201711431175 A CN201711431175 A CN 201711431175A CN 109962160 B CN109962160 B CN 109962160B
Authority
CN
China
Prior art keywords
layer
hole
barrier layer
conductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711431175.8A
Other languages
English (en)
Other versions
CN109962160A (zh
Inventor
黄志仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Xingxin Storage Technology Co ltd
Original Assignee
Zhuhai Xingxin Storage Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Xingxin Storage Technology Co ltd filed Critical Zhuhai Xingxin Storage Technology Co ltd
Priority to CN201711431175.8A priority Critical patent/CN109962160B/zh
Publication of CN109962160A publication Critical patent/CN109962160A/zh
Application granted granted Critical
Publication of CN109962160B publication Critical patent/CN109962160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices

Abstract

一种电阻性组件的结构，连接于一第一导体与一第二导体，该电阻性组件包括：一第一穿透洞，位于该第一导体上方；一第一障壁层，接触于该第一穿透洞内表面以及该第一导体；一可变电阻层，位于该第一穿透洞内并覆盖于该第一障壁层；一第二障壁层，位于该第一穿透洞内并覆盖于该可变电阻层；一导电插塞，覆盖于该第二障壁层并填满该第一穿透洞；一第二穿透洞，位于该导电插塞上方；以及一第三障壁层，接触于该第二穿透洞内表面以及该导电插塞；其中，该第二导体位于该第二穿透洞内，并接触于该第三障壁层。

Description

电阻性组件的结构及制作方法
【技术领域】
本发明是有关于一种半导体组件及制造方法，且特别是有关于一种电阻性组件的结构及制作方法。
【背景技术】
众所周知，非挥发内存(non-volatile memory)能够在电源关闭时持续保存其内部的储存数据。举例来说，电阻性随机存取内存(Resistive Random Access Memory，RRAM)是属于一种电阻性非挥发内存。
在电阻性非挥发内存中具有一电阻性组件(resistive element)，该电阻性组件为可变的以及可回复的电阻性组件(variable and reversible resistive element)。而控制电阻性组件的电阻值即可控制电阻性非挥发内存的储存状态。
请参照图1其所绘示为已知电阻性组件的结构示意图。该电阻性组件的结构揭露于美国专利US 8,553,444，标题为可变电阻的非挥发性储存组件及形成存储单元的方法(variable resistance nonvolatile storage device and method of forming memorycell)。
存储单元300包括晶体管(transistor)317与电阻性组件。晶体管317制作于半导体基板301上，包括：N型扩散区(N-type diffusion layer region)302a与302b、栅极绝缘层(gate insulation film)303a与栅极303b。
再者，N型扩散区302b与第三联机层(third wiring layer)311之间的内连接(interconnection)即为电阻性组件。
电阻性组件的结构包括：第一穿透洞(first via)304、第一联机层(first wiringlayer)305、第二穿透洞306、第二联机层307、第三穿透洞308、可变电阻组件(variableresistance element)309、第四穿透洞310以及第三联机层311。
再者，可变电阻组件309连接于第三穿透洞308与第四穿透洞310之间。可变电阻组件309包括上电极层(upper
electrode)309c、可变电阻层(variable resistance layer)309b与下电极层(lower electrode)309a。另外，可变电阻层309b更包括第一氧原子缺陷氧化钽层(firstoxygen-deficient tantalum oxide layer)309b-1与第二氧原子缺陷氧化钽层309b-2。
【发明内容】
本发明的目的在于提出一种全新电阻性组件的结构及制作方法，其可简化电阻性非挥发内存的制程，并提高电阻性非挥发内存的良率和可微缩性。
本发明是为一种电阻性组件的结构，连接于一第一导体与一第二导体，该电阻性组件包括：一第一穿透洞，位于该第一导体上方；一第一障壁层，接触于该第一穿透洞内表面以及该第一导体；一可变电阻层，位于该第一穿透洞内并覆盖于该第一障壁层；一第二障壁层，位于该第一穿透洞内并覆盖于该可变电阻层；一导电插塞，覆盖于该第二障壁层并填满该第一穿透洞；一第二穿透洞，位于该导电插塞上方；以及一第三障壁层，接触于该第二穿透洞内表面以及该导电插塞；其中，该第二导体位于该第二穿透洞内，并接触于该第三障壁层。
本发明是为一种电阻性组件的制作方法，包括下列步骤：于一第一导电层上形成一第一介电层，并于该第一介电层中形成一第一穿透洞与一第二穿透洞，其中该第一导电层上包括一第一导体与一第二导体，该第一穿透洞位于该第一导体上方且该第二穿透洞位于该第二导体上方；形成一第一障壁层，覆盖于该第一介电层，且该第一障壁层接触于该第一穿透洞与该第二穿透洞的内表面以及该第一导体与该第二导体；于该第一障壁层上形成堆栈的一可变电阻层以及一第二障壁层；蚀刻该第二穿透洞中的该第二障壁层与该可变电阻层，并暴露出该第一障壁层；形成一第三障壁层和第二导电层，其中该第三障壁层覆盖于暴露的该第二障壁层以及暴露的该第一障壁层，且该第二导电层覆盖于该第三障壁层；以及移除该第一介电层一第一表面上方的该第一障壁层、该第二障壁层、该第三障壁层、该第二导电层以及该可变电阻层。
本发明是为一种电阻性组件的结构，连接于一第一导体与一第二导体，该电阻性组件包括：一第一穿透洞，位于该第一导体上方；一第一障壁层，接触于该第一穿透洞内表面以及该第一导体；一第一导电插塞，覆盖于该第一障壁层并填满该第一穿透洞；一第二穿透洞，位于该第一穿透洞上方；一第二障壁层，接触于该第二穿透洞内表面以及该第一导电插塞；一可变电阻层，位于该第二穿透洞内并覆盖于该第二障壁层；一第三障壁层，位于该第二穿透洞内并覆盖于该可变电阻层；一第二导电插塞，覆盖于该第三障壁层并填满该第二穿透洞；一第三穿透洞，位于该第二导电插塞上方；以及一第四障壁层，接触于该第三穿透洞内表面以及该第二导电插塞；其中，该第二导体位于该第三穿透洞内，并接触于该第四障壁层。
本发明是为一种电阻性组件的制作方法，包括下列步骤：于一第一导电层上形成一第一介电层，并于该第一介电层中形成一第一穿透洞与一第二穿透洞，其中，该第一导电层上包括一第一导体与一第二导体，该第一穿透洞位于该第一导体上方且该第二穿透洞位于该第二导体上方；形成一第一障壁层，接触于该第一穿透洞的内表面、该第二穿透洞的内表面、该第一导体与该第二导体；形成一第一导电插塞与第二导电插塞，其中，该第一导电插塞接触于该第一障壁层且填满该第一穿透洞，该第二导电插塞接触于该第一障壁层且填满该第二穿透洞；形成一第二介电层，覆盖于该第一介电层、该第一穿透洞与该第二穿透洞；于该第二介电层中形成一第三穿透洞，其中，该第三穿透洞位于该第一穿透洞上方，并暴露出该第一导电插塞；形成一第二障壁层，覆盖于该第二介电层，且该第二障壁层接触于该第三穿透洞的内表面以及该第一导电插塞；于该第二障壁层上形成堆栈的一可变电阻层和第三障壁层；于该第二穿透洞上方形成一第四穿透洞，并暴露出该第二导电插塞，其中，蚀刻该第二穿透洞上方的该第三障壁层、该可变电阻层、该第二障壁层与该第二介电层后形成该第四穿透洞；形成一第四障壁层，覆盖于该第三障壁层且该第四障壁层接触于该第四穿透洞的内表面以及该第二导电插塞；形成一第二导电层，覆盖于该第四障壁层；移除该第二介电层一第一表面上方的该第二障壁层、该第三障壁层、该第四障壁层、该第二导电层与该可变电阻层。
一种电阻性组件的制作方法，包括下列步骤：于一第一导电层上形成一第一介电层，并于该第一介电层中形成一第一穿透洞与一第二穿透洞，其中，该第一导电层上包括一第一导体与一第二导体，该第一穿透洞位于该第一导体上方且该第二穿透洞位于该第二导体上方；形成一第一障壁层，接触于该第一穿透洞的内表面、该第二穿透洞的内表面、该第一导体与该第二导体；形成一第一导电插塞与第二导电插塞，其中，该第一导电插塞接触于该第一障壁层且填满该第一穿透洞，该第二导电插塞接触于该第一障壁层且填满该第二穿透洞；形成一第二介电层，覆盖于该第一介电层、该第一穿透洞与该第二穿透洞；于该第二介电层中形成一第三穿透洞与一第四穿透洞，其中，该第三穿透洞位于该第一导电插塞上方且该第四穿透洞位于该第二导电插塞上方；形成一第二障壁层，覆盖于该第一介电层，且该第二障壁层接触于该第三穿透洞与该第四穿透洞的内表面以及该第一导电插塞与该第二导电插塞；于该第二障壁层上形成堆栈的一可变电阻层以及一第三障壁层；蚀刻该第四穿透洞中的该第三障壁层与该可变电阻层，并暴露出该第二障壁层；形成一第四障壁层和第二导电层，其中，该第四障壁层覆盖于暴露的该第二障壁层以及暴露的该第三障壁层，且该第二导电层覆盖于该第四障壁层；以及移除该第二介电层一第一表面上方的该第二障壁层、该第三障壁层、该第四障壁层、该第二导电层以及该可变电阻层。
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：
【附图说明】
图1其所绘示为已知电阻性组件的结构示意图。
图2所绘示为本发明电阻性组件的结构第一实施例。
图3A至图3G所绘示为本发明电阻性组件的结构第一实施例的制作流程示意图。
图4所绘示为本发明电阻性组件的结构第二实施例。
图5A至图5I所绘示为本发明电阻性组件的结构第二实施例的第一种制作流程示意图。
图6A至图6I所绘示为本发明电阻性组件的结构第二实施例的第二种制作流程示意图。
【符号说明】
300：存储单元
302a、302b：N型扩散区
303a：栅极绝缘层
303b：栅极
304、306、308、310：穿透洞
305、307、311：联机层
309：可变电阻组件
309a、309c：电极层
309b：可变电阻层
309b-1、309b-2：氧原子缺陷氧化钽层
317：晶体管
601、602、604、605：穿透洞
603：罩幕层
610a、610b、636a、636b：导体
611、612、613、615、616、632：障壁层
618：导电层
618a、618b：导电插塞
620：可变电阻层
622：过渡层
624：氧原子捕获层
630、630a、630b：介电层
701、702、703、705、706、707：穿透洞
704：罩幕层
710a、710b、756a、756b：导体
712、715、716、717、718、752：障壁层
714a、714b、740a、740b：导电插塞
720：可变电阻层
722：过渡层
724：氧原子捕获层
730、730a、730b、730c：介电层
740：导电层
801、802、803、804、806、807：穿透洞
805：罩幕层
810a、810b、856a、856b：导体
812、815、816、817、818、819、852：障壁层
814a、814b、840a、840b：导电插塞
820：可变电阻层
822：过渡层
824：氧原子捕获层
830a、830b、830c：介电层
840：导电层
【具体实施方式】
本发明半是揭露一种电阻性组件的结构与制作方法，可运用于电阻性非挥发内存的制程。根据需求，可以于二导体之间制作具有可变电阻层的内连接(interconnection)或者作为联机的内连接。
请参照图2，其所绘示为本发明电阻性组件的结构第一实施例。第一导电层上具有导体610a、610b，第二导电层上具有导体636a、636b。其中，导体610a与导体636a之间的内连接中具有一可变电阻层620，此即为本发明电阻性组件的结构第一实施例；导体610b与导体636b之间为作为联机的内连接。另外，二内连接是制作于介电层630内，介电层630为可为金属间介电层
(inter-metal dielectric，简称IMD)，其材质可为二氧化硅(SiO2)。另外，导体610a、610b、636a、636b可为金属导线，且导体610a、610b可为相互连接的金属导线或者未相互连接的金属导线。
再者，于导体610a、610b上各形成一穿透洞。其中一个穿透洞内表面以及导体610a上形成障壁层611。而过渡层622、氧原子捕获层624与障壁层613依序堆栈于障壁层611上。而导电插塞(conductive plug)618a接触于障壁层613并填满穿透洞。另一穿透洞内表面以及导体610b上仅形成障壁层612。而导电插塞618b接触于障壁层612并填满穿透洞。
其中，导电插塞618a、618b为金属插塞，过渡层622与氧原子捕获层624可视为可变电阻层620，且过渡层622与氧原子捕获层624的位置可以互换。再者，且障壁层611、612、613并不限由单一材料层所组成，障壁层611、612、613可由多个子障壁层堆栈而成。另外，导电插塞618b的上方的宽部也可视为另一条金属导线，连接于导体610b。
再者，导电插塞618a上方形成一穿透洞，其内表面以及导电插塞618a上形成障壁层632，导体636a接触于障壁层632并填满穿透洞。同理，导电插塞618b上方形成一穿透洞，其内表面以及导电插塞618b上形成障壁层632，导体636b接触于障壁层632并填满穿透洞。
根据本发明的第一实施例，导体610a、610b、636a与636b的材料可为金属材料、合金材料、半导体、金属硅化物
(silicide layer)。其中，金属材料可为铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钽(Ta)。合金材料可为上述金属材料的组合。
过渡层622可为铪(Hf)、钽(Ta)、钛(Ti)、铝(Al)、铌(Nb)、镧(La)、锆(Zr)的氧化物层。
氧原子捕获层624可为镁(Mg)、锌(Zn)、钛(Ti)、铪(Hf)、镧(La)、钽(Ta)、锆(Zr)、铜(Cu)等金属层，或者上述金属的氧化物层。
障壁层611、612、613、632与子障壁层可为铱(Ir)、铂(Pt)、钌(Ru)、钨(W)、钛(Ti)、钽(Ta)等金属层，或者上述金属的氮化物层，其具备导电的特性。
请参照图3A至图3G，其所绘示为本发明电阻性组件的结构第一实施例的制作流程示意图。
如图3A所示，在导体610a、610b上先形成一介电层630a，并于导体610a、610b上的介电层630a中形成二穿透洞601、602，且此二穿透洞601、602上方开口处的宽度大于下方的宽度。其中，导体610a、610b的材料为为铜(Cu)，介电层630a为二氧化硅(SiO2)。
接着，如图3B所示于穿透洞601、602内表面以及导体610a、610b上依序形成障壁层611、过渡层622、氧原子捕获层624、障壁层615。另外，形成一罩幕层(mask layer)603覆盖住穿透洞601及其附近区域，而穿透洞602附近的区域未被罩幕层603覆盖。其中，障壁层611为氮化钽/氮化钛(TaN/TiN)、障壁层615为氮化钛(TiN)，过渡层622为氧化铪(HfOx)，以及氧原子捕获层624为钛(Ti)。
如图3C所示，对未被罩幕层603覆盖的区域进行蚀刻步骤，蚀刻未被覆盖的障壁层615、氧原子捕获层624、过渡层622。之后，移除罩幕层603。因此，穿透洞601中具有堆栈的障壁层611、过渡层622、氧原子捕获层624与障壁层615；而穿透洞602中仅有障壁层611。
接着，如图3D所示，先形成一障壁层616覆盖于穿透洞601、602，之后形成一导电层618覆盖于障壁层616。其中，于后续的制程中，导电层618会成为导电插塞618a、618b。其中，障壁层616为氮化钽(TaN)且导电层618为铜(Cu)。
接着，如图3E所示，利用化学机械研磨(Chemical mechanical polish，简称CMP)制程或者蚀刻制程，移除导电层618、障壁层616、障壁层615、氧原子捕获层624、过渡层622、障壁层611，直到暴露出介电层630a表面为止。
因此，穿透洞601中，障壁层611接触于穿透洞601的内表面以及导体610a，过渡层622接触于障壁层611，氧原子捕获层624接触于过渡层622，障壁层615接触于氧原子捕获层624，障壁层616接触于障壁层615，导电插塞618a接触于障壁层616并填满穿透洞601。而穿透洞602中，障壁层611接触于穿透洞602的内表面以及导体610b，障壁层616接触于障壁层611，导电插塞618b接触于障壁层616并填满穿透洞602。
其中，过渡层622与氧原子捕获层624可视为可变电阻层620。另外，过渡层622与氧原子捕获层624的位置可以互换。再者，障壁层615与障壁层616可视为二个子障壁层，此二子障壁层合并为图2中的障壁层613。同理，障壁层611与障壁层616可视为二个子障壁层，此二子障壁层合并为图2中的障壁层612。
如图3F所示，在介电层630a以及穿透洞601、602上再形成另一介电层630b，并于介电层630b中形成穿透洞604、605，且此穿透洞604、605上方开口处的宽度大于下方的宽度，且穿透洞604、605的下方暴露出导电插塞618a、618b。其中，介电层630b为二氧化硅(SiO2)。
接着，如第3G图所示形成障壁层632，接触于穿透洞604内表面以及导电插塞618a上，并且障壁层632接触于穿透洞605内表面以及导电插塞618b上。之后，形成导体636a与636b覆盖障壁层632并填满穿透洞604、605。其中，障壁层632为氮化钽(TaN)，导体636a、636b为铜(Cu)。
因此，图3G中导体610a与导体636a之间形成具有一可变电阻层的内连接，此即为本发明的电阻性组件的结构第一实施例。导体610b与导体636b之间形成作为联机的内连接。
请参照图4，其所绘示为本发明电阻性组件的结构第二实施例。第一导电层上具有导体710a、710b，第二导电层上具有导体756a、756b。其中，导体710a与导体756a之间的内连接中具有一可变电阻层720，此即为本发明的电阻性组件的结构第二实施例；导体710b与导体756b之间为作为联机的内连接。另外，二内连接是制作于介电层730内，介电层730为可为IMD，其材质可为二氧化硅(SiO2)。另外，导体710a、710b、756a、756b可为金属导线，且导体710a、710b可为相互连接的金属导线或者未相互连接的金属导线。
导体710a、701b上各形成一穿透洞，其内表面以及导体710a、710b上形成障壁层712，而导电插塞714a、714b接触于障壁层712并填满二穿透洞。
在导电插塞714a上有一穿透洞，其内表面以及导电插塞714a上形成障壁层715。另外，过渡层722、氧原子捕获层724与障壁层718依序堆栈于障壁层715。而导电插塞740a接触于障壁层718并填满穿透洞。在导电插塞714b上有另一穿透洞，其内表面以及导电插塞714b上仅形成障壁层717。而导电插塞740b接触于障壁层717并填满穿透洞。
其中，导电插塞714a、714b为金属插塞，过渡层722与氧原子捕获层724可视为可变电阻层720，且过渡层722与氧原子捕获层724的位置可以互换。再者，且障壁层715、717、718并不限由单一材料层所组成，障壁层715、717、718可由多个子障壁层堆栈而成。另外，导电插塞740b也可视为另一条金属导线，连接于导体710b。
再者，导电插塞740a上方形成一穿透洞，其内表面以及导电插塞740a上形成障壁层752，导体756a接触于障壁层752并填满穿透洞。同理，导电插塞740b上方形成一穿透洞，其内表面以及导电插塞740b上形成障壁层752，导体756b接触于障壁层752并填满穿透洞。
根据本发明的第二实施例，导体710a、710b、756a与756b的材料可为金属材料、合金材料、半导体、金属硅化物(silicide layer)。其中，金属材料可为铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钽(Ta)。合金材料可为上述金属材料的组合。
过渡层722可为铪(Hf)、钽(Ta)、钛(Ti)、铝(Al)、铌(Nb)、镧(La)、锆(Zr)的氧化物层。
氧原子捕获层724可为镁(Mg)、锌(Zn)、钛(Ti)、铪(Hf)、镧(La)、钽(Ta)、锆(Zr)、铜(Cu)等金属层，或者上述金属的氧化物层。
障壁层712、715、717、718、752与子障壁层可为铱(Ir)、铂(Pt)、钌(Ru)、钨(W)、钛(Ti)、钽(Ta)等金属层，或者上述金属的氮化物层，其具备导电的特性。
请参照图5A至图5I，其所绘示为本发明电阻性组件的结构第二实施例的第一种制作流程示意图。
如图5A所示，在导体710a、710b上形成一介电层730a，并于导体710a、710b上的介电层730a上形成二穿透洞701、702。其中，导体710a、710b的材料可为N型半导体(N typesemiconductor)，介电层730a为二氧化硅(SiO2)。
如图5B所示，于穿透洞701、702内表面以及导体710a、710b上形成障壁层712，并且形成导电插塞714a、714b接触于障壁层712并填满穿透洞701、702。其中，障壁层712为氮化钛(TiN)，导电插塞714a、714b为钨(W)。
接着，如图5C所示，在介电层730a上形成一介电层730b，并于介电层730b中形成穿透洞703。其中，穿透洞703底部暴露出导电插塞714a与障壁层712。其中，介电层730b为二氧化硅(SiO2)。
如图5D所示，形成障壁层715覆盖于介电层730b表面、穿透洞703内表面、障壁层712与导电插塞714a。接着，于该障壁层715上依序堆栈过渡层722、氧原子捕获层724、障壁层716。之后，形成一罩幕层(mask layer)704覆盖住穿透洞703及其附近的区域，仅穿透洞702上方的区域未被罩幕层704覆盖。其中，障壁层715与障壁层716为氮化钛(TiN)，过渡层722为氧化铪(HfOx)，以及氧原子捕获层724为钛(Ti)。
如图5E所示，对未被罩幕层704覆盖的区域进行蚀刻步骤，蚀刻未被覆盖的障壁层716、氧原子捕获层724、过渡层722、障壁层715以及介电层730b。之后，移除罩幕层704。因此，介电层730b内部形成穿透洞705。其中，穿透洞705底部暴露出导电插塞714b与障壁层712。
接着，如图5F所示，形成一障壁层717覆盖于障壁层716，并且覆盖于穿透洞705内表面、障壁层712与导电插塞714b。之后，形成一导电层740覆盖于障壁层717。其中，于后续的制程中，导电层740会成为导电插塞740a、740b，且导电层740为铜(Cu)。
接着，如图5G所示，利用化学机械研磨(Chemical mechanical polish，简称CMP)制程或者蚀刻制程，移除导电层740、障壁层717、障壁层716、氧原子捕获层724、过渡层722、障壁层716，直到暴露出介电层730b表面为止。
因此，穿透洞703中，障壁层715接触于穿透洞703的内表面以及导电插塞714a，过渡层722接触于障壁层715，氧原子捕获层724接触于过渡层722，障壁层716接触于氧原子捕获层724，障壁层717接触于障壁层716、导电插塞740a接触于障壁层717并填满穿透洞703。而穿透洞705中，障壁层717接触于穿透洞705的内表面以及导电插塞714b，导电插塞740b接触于障壁层717并填满穿透洞705。
其中，过渡层722与氧原子捕获层724可视为可变电阻层720。另外，过渡层722与氧原子捕获层724的位置可以互换。再者，障壁层716与障壁层717可视为二个子障壁层，此二子障壁层合并为图4中的障壁层718。
如图5H所示，在介电层730b以及穿透洞703、705上再形成另一介电层730c，并于介电层730c中形成穿透洞706、707，且此穿透洞706、707上方开口处的宽度大于下方的宽度，且穿透洞706、707的下方暴露出导电插塞740a、740b。其中，介电层730c为二氧化硅(SiO2)。
接着，如图5I所示形成障壁层752，接触于穿透洞706内表面以及导电插塞740a上，并且障壁层752接触于穿透洞707内表面以及导电插塞740b上。之后，形成导体756a与756b覆盖障壁层752并填满穿透洞706、707。其中，障壁层752为氮化钽(TaN)，导体756a、756b为铜(Cu)。
因此，图5I中导体710a与导体756a之间形成具有一可变电阻层的内连接，此即为本发明的电阻性组件的结构第二实施例。导体710b与导体756b之间形成作为联机的内连接。
请参照图6A至图6I，其所绘示为本发明电阻性组件的结构第二实施例的第二种制作流程示意图。
如图6A所示，在导体810a、810b上形成一介电层830a，并于导体810a、810b上的介电层830a上形成二穿透洞801、802。其中，导体810a、810b的材料可为N型半导体，介电层830a为二氧化硅。
如图6B所示，于穿透洞801、802内表面以及导体810a、810b上形成障壁层812，并且形成导电插塞814a、814b接触于障壁层812并填满穿透洞801、802。其中，障壁层812为氮化钛(TiN)，导电插塞814a、814b为钨(W)。
接着，如图6C所示，在介电层830a上形成一介电层830b，并于介电层830b中形成二穿透洞803、804。其中，穿透洞803底部暴露出导电插塞814a与障壁层812，穿透洞804底部暴露出导电插塞814b与障壁层812。其中，介电层830b为二氧化硅(SiO2)。
如图6D所示，形成障壁层815覆盖于介电层830b表面、穿透洞803、804内表面、障壁层812与导电插塞814a、814b。接着，于该障壁层815上依序堆栈过渡层822、氧原子捕获层824、障壁层816。
如图6E所示，形成一罩幕层805覆盖住穿透洞803及其附近的区域，仅穿透洞804附近的区域未被罩幕层805覆盖。之后，对未被罩幕层805覆盖的区域进行蚀刻步骤，蚀刻未被覆盖的障壁层816、氧原子捕获层824、过渡层822。因此，穿透洞804中，仅剩下障壁层815接触于穿透洞804内表面、导体814b以及障壁层812。其中，障壁层815、816为氮化钛(TiN)，过渡层822为氧化铪(HfOx)，以及氧原子捕获层824为钛(Ti)。
如图6F所示，移除罩幕层805后，先形成一障壁层817覆盖于障壁层816以及障壁层815。之后，再形成一导电层840覆盖于障壁层817上。
接着，如图6G所示，利用化学机械研磨制程或者蚀刻制程，移除导电层840、障壁层817、816、氧原子捕获层824、过渡层822、障壁层815，直到暴露出介电层830b表面为止。其中，于化学机械研磨制程或者蚀刻制程后，导电层840会成为导电插塞840a、840b，且导电层840为铜(Cu)。
因此，穿透洞803中，障壁层815接触于穿透洞803的内表面以及导电插塞814a，过渡层822接触于障壁层815，氧原子捕获层824接触于过渡层822，障壁层816接触于氧原子捕获层824，障壁层817接触于障壁层816，导电插塞840a接触于障壁层817并填满穿透洞803。而穿透洞804中，障壁层815接触于穿透洞804的内表面以及导电插塞814b，障壁层817接触于障壁层815，导电插塞840b接触于障壁层817并填满穿透洞804。
其中，过渡层822与氧原子捕获层824可视为可变电阻层820。另外，过渡层822与氧原子捕获层824的位置可以互换。再者，障壁层816与障壁层817可视为二个子障壁层，此二子障壁层合并为障壁层818。同理，障壁层815与障壁层817可视为二个子障壁层，此二子障壁层合并为障壁层819。
如图6H所示，在介电层830b以及穿透洞803、804上再形成另一介电层830c，并于介电层830c中形成穿透洞806、807，且此穿透洞806、807上方开口处的宽度大于下方的宽度，且穿透洞806、807的下方暴露出导电插塞840a、840b。其中，介电层830c为二氧化硅(SiO2)。
接着，如图6I所示形成障壁层852，接触于穿透洞806内表面以及导电插塞840a上，并且障壁层852接触于穿透洞807内表面以及导电插塞840b上。之后，形成导体856a与856b覆盖障壁层852并填满穿透洞806、807。其中，障壁层752为氮化钽(TaN)，导体856a、856b为铜(Cu)。
因此，图6I中导体810a与导体856a之间形成具有一可变电阻层的内连接，此即为本发明的电阻性组件的结构第二实施例。而导体810b与导体856b之间形成作为联机的内连接。
由以上的说明可知，本发明提出一种电阻性组件的结构及其制作方法，其可简化电阻性非挥发内存的制程，并提高电阻性非挥发内存的良率和可微缩性。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (12)

1.一种电阻性组件的制作方法，其特征在于，包括下列步骤：
于一第一导电层上形成一第一介电层，并于该第一介电层中形成一第一穿透洞与一第二穿透洞，其中该第一导电层上包括一第一导体与一第二导体，该第一穿透洞位于该第一导体上方且该第二穿透洞位于该第二导体上方；
形成一第一障壁层，覆盖于该第一介电层，且该第一障壁层接触于该第一穿透洞与该第二穿透洞的内表面以及该第一导体与该第二导体；
于该第一障壁层上形成堆栈的一可变电阻层以及一第二障壁层；
蚀刻该第二穿透洞中的该第二障壁层与该可变电阻层，并暴露出该第一障壁层；
形成一第三障壁层和一第二导电层，其中该第三障壁层覆盖于暴露的该第二障壁层以及暴露的该第一障壁层，且该第二导电层覆盖于该第三障壁层；以及
移除该第一介电层一第一表面上方的该第一障壁层、该第二障壁层、该第三障壁层、该第二导电层以及该可变电阻层。
2.如权利要求1所述的电阻性组件的制作方法，其特征在于，更包括下列步骤：
形成一第二介电层，覆盖于该第一介电层的该第一表面、该第一穿透洞与该第二穿透洞；
于该第二介电层中形成一第三穿透洞与一第四穿透洞，其中该第三穿透洞位于该第一穿透洞内的该导电层上方，该第四穿透洞位于该第二穿透洞内的该导电层上方；
形成一第三障壁层，覆盖于该第三穿透洞的内表面并接触于该第一穿透洞内的该第二导电层，且覆盖于该第四穿透洞的内表面并接触于该第二穿透洞内的该第二导电层；以及
形成一第三导体与一第四导体，其中该第三导体接触于该第三穿透洞中的该第三障壁层，该第四导体接触于该第四穿透洞中的该第三障壁层。
3.如权利要求1所述的电阻性组件的制作方法，其特征在于，该可变电阻层包括：
一过渡层；以及
一氧原子捕获层，接触于该过渡层；
其中，该第一障壁层与该第二障壁层其中之一接触于该过渡层，该第一障壁层与该第二障壁层其中另一接触于该氧原子捕获层。
4.如权利要求1所述的电阻性组件的制作方法，其特征在于，该第一障壁层、该第二障壁层或者该第二障壁层包括堆栈的多个子障壁层。
5.一种电阻性组件的制作方法，其特征在于，包括下列步骤：
于一第一导电层上形成一第一介电层，并于该第一介电层中形成一第一穿透洞与一第二穿透洞，其中该第一导电层上包括一第一导体与一第二导体，该第一穿透洞位于该第一导体上方且该第二穿透洞位于该第二导体上方；
形成一第一障壁层，接触于该第一穿透洞的内表面、该第二穿透洞的内表面、该第一导体与该第二导体；
形成一第一导电插塞与第二导电插塞，其中该第一导电插塞接触于该第一障壁层且填满该第一穿透洞，该第二导电插塞接触于该第一障壁层且填满该第二穿透洞；
形成一第二介电层，覆盖于该第一介电层、该第一穿透洞与该第二穿透洞；
于该第二介电层中形成一第三穿透洞，其中该第三穿透洞位于该第一穿透洞上方，并暴露出该第一导电插塞；
形成一第二障壁层，覆盖于该第二介电层，且该第二障壁层接触于该第三穿透洞的内表面以及该第一导电插塞；
于该第二障壁层上形成堆栈的一可变电阻层和一第三障壁层；
于该第二穿透洞上方形成一第四穿透洞，并暴露出该第二导电插塞，其中蚀刻该第二穿透洞上方的该第三障壁层、该可变电阻层、该第二障壁层与该第二介电层后形成该第四穿透洞；
形成一第四障壁层，覆盖于该第三障壁层且该第四障壁层接触于该第四穿透洞的内表面以及该第二导电插塞；
形成一第二导电层，覆盖于该第四障壁层；
移除该第二介电层一第一表面上方的该第二障壁层、该第三障壁层、该第四障壁层、该第二导电层与该可变电阻层。
6.如权利要求5所述的电阻性组件的制作方法，其特征在于，更包括下列步骤：
形成一第三介电层，覆盖于该第二介电层的该第一表面、该第三穿透洞与该第四穿透洞；
于该第三介电层中形成一第五穿透洞与一第六穿透洞，其中该第五穿透洞位于该第三穿透洞内的该第二导电层上方，该第六穿透洞位于该第四穿透洞内的该第二导电层上方；
形成一第五障壁层，覆盖于该第五穿透洞的内表面并接触于该第三穿透洞内的该第二导电层，且覆盖于该第六穿透洞的内表面并接触于该第四穿透洞内的该第二导电层；以及
形成一第三导体与一第四导体，其中该第三导体接触于该第五穿透洞中的该第五障壁层，该第四导体接触于该第六穿透洞中的该第五障壁层。
7.如权利要求5所述的电阻性组件的制作方法，其特征在于，该可变电阻层包括：
一过渡层；以及
一氧原子捕获层，接触于该过渡层；
其中，该第二障壁层与该第三障壁层其中之一接触于该过渡层，该第二障壁层与该第三障壁层其中另一接触于该氧原子捕获层。
8.如权利要求5所述的电阻性组件的制作方法，其特征在于，该第二障壁层、该第三障壁层或者该第四障壁层包括堆栈的多个子障壁层。
9.一种电阻性组件的制作方法，其特征在于，包括下列步骤：
于一第一导电层上形成一第一介电层，并于该第一介电层中形成一第一穿透洞与一第二穿透洞，其中该第一导电层上包括一第一导体与一第二导体，该第一穿透洞位于该第一导体上方且该第二穿透洞位于该第二导体上方；
形成一第一障壁层，接触于该第一穿透洞的内表面、该第二穿透洞的内表面、该第一导体与该第二导体；
形成一第一导电插塞与第二导电插塞，其中该第一导电插塞接触于该第一障壁层且填满该第一穿透洞，该第二导电插塞接触于该第一障壁层且填满该第二穿透洞；
形成一第二介电层，覆盖于该第一介电层、该第一穿透洞与该第二穿透洞；
于该第二介电层中形成一第三穿透洞与一第四穿透洞，其中，该第三穿透洞位于该第一导电插塞上方且该第四穿透洞位于该第二导电插塞上方；
形成一第二障壁层，覆盖于该第一介电层，且该第二障壁层接触于该第三穿透洞与该第四穿透洞的内表面以及该第一导电插塞与该第二导电插塞；
于该第二障壁层上形成堆栈的一可变电阻层以及一第三障壁层；
蚀刻该第四穿透洞中的该第三障壁层与该可变电阻层，并暴露出该第二障壁层；
形成一第四障壁层和第二导电层，其中该第四障壁层覆盖于暴露的该第二障壁层以及暴露的该第三障壁层，且该第二导电层覆盖于该第四障壁层；以及
移除该第二介电层一第一表面上方的该第二障壁层、该第三障壁层、该第四障壁层、该第二导电层以及该可变电阻层。
10.如权利要求9所述的电阻性组件的制作方法，其特征在于，更包括下列步骤：
形成一第三介电层，覆盖于该第二介电层的该第一表面、该第三穿透洞与该第四穿透洞；
于该第三介电层中形成一第五穿透洞与一第六穿透洞，其中该第五穿透洞位于该第三穿透洞内的该第二导电层上方，该第六穿透洞位于该第四穿透洞内的该第二导电层上方；
形成一第五障壁层，覆盖于该第五穿透洞的内表面并接触于该第三穿透洞内的该第二导电层，且覆盖于该第六穿透洞的内表面并接触于该第四穿透洞内的该第二导电层；以及
形成一第三导体与一第四导体，其中该第三导体接触于该第五穿透洞中的该第五障壁层，该第四导体接触于该第六穿透洞中的该第五障壁层。
11.如权利要求9所述的电阻性组件的制作方法，其特征在于，该可变电阻层包括：
一过渡层；以及
一氧原子捕获层，接触于该过渡层；
其中，该第二障壁层与该第三障壁层其中之一接触于该过渡层，该第二障壁层与该第三障壁层其中另一接触于该氧原子捕获层。
12.如权利要求9所述的电阻性组件的制作方法，其特征在于，该第二障壁层、该第三障壁层或者该第四障壁层包括堆栈的多个子障壁层。
CN201711431175.8A 2017-12-26 2017-12-26 电阻性组件的结构及制作方法 Active CN109962160B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711431175.8A CN109962160B (zh) 2017-12-26 2017-12-26 电阻性组件的结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711431175.8A CN109962160B (zh) 2017-12-26 2017-12-26 电阻性组件的结构及制作方法

Publications (2)

Publication Number Publication Date
CN109962160A CN109962160A (zh) 2019-07-02
CN109962160B true CN109962160B (zh) 2023-08-08

Family

ID=67021855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711431175.8A Active CN109962160B (zh) 2017-12-26 2017-12-26 电阻性组件的结构及制作方法

Country Status (1)

Country Link
CN (1) CN109962160B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238828A (ja) * 2010-05-12 2011-11-24 Nec Corp 半導体装置及びその製造方法
CN104733609A (zh) * 2013-12-20 2015-06-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、电阻存储器
CN105304710A (zh) * 2014-05-29 2016-02-03 爱思开海力士有限公司 双功函数掩埋栅型晶体管、形成方法和包括其的电子器件
CN106972038A (zh) * 2016-01-14 2017-07-21 台湾积体电路制造股份有限公司 集成电路及形成电阻式随机存取存储器单元的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238828A (ja) * 2010-05-12 2011-11-24 Nec Corp 半導体装置及びその製造方法
CN104733609A (zh) * 2013-12-20 2015-06-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、电阻存储器
CN105304710A (zh) * 2014-05-29 2016-02-03 爱思开海力士有限公司 双功函数掩埋栅型晶体管、形成方法和包括其的电子器件
CN106972038A (zh) * 2016-01-14 2017-07-21 台湾积体电路制造股份有限公司 集成电路及形成电阻式随机存取存储器单元的方法

Also Published As

Publication number Publication date
CN109962160A (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
US10629811B2 (en) Resistance variable memory structure and method of forming the same
US10868250B2 (en) Resistance variable memory structure and method of forming the same
KR101671632B1 (ko) 개선된 저항성 랜덤 액세스 메모리(rram) 구조
US9847480B2 (en) Resistance variable memory structure and method of forming the same
US9818938B2 (en) Method of forming a semiconductor structure
CN104377302B (zh) 具有电阻可变膜的存储单元及其制造方法
KR101286239B1 (ko) 산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그제조 방법
US11737381B2 (en) Resistive random access memory and method of forming the same
CN109962160B (zh) 电阻性组件的结构及制作方法
TWI608567B (zh) 電阻性元件的結構及製作方法
TWI623077B (zh) 電阻性元件的結構及製作方法
EP3975274A1 (en) Semiconductor memory device and method for fabricating the same
TWI550610B (zh) 電阻式隨機存取記憶體頂電極之鑲嵌製程
CN115472737A (zh) 存储装置以及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200310

Address after: Room 403, 4th floor, block B, building 9, science and Innovation Park Bay, No.1 harbor, Jintang Road, hi tech Zone, Zhuhai City, Guangdong Province

Applicant after: Zhuhai Xingxin Storage Technology Co.,Ltd.

Address before: Eden, Seychelles

Applicant before: TARGPS Technology Co.

GR01 Patent grant
GR01 Patent grant