TWI623077B

TWI623077B - 電阻性元件的結構及製作方法

Info

Publication number: TWI623077B
Application number: TW105132600A
Authority: TW
Inventors: 黃志仁
Original assignee: 黃志仁
Priority date: 2016-10-07
Filing date: 2016-10-07
Publication date: 2018-05-01
Also published as: TW201814868A

Abstract

一種電阻性元件的結構，連接於一第一導體與一第二導體，該電阻性元件包括：一第一穿透洞，位於該第一導體上方；一第一障壁層，接觸於該第一穿透洞內表面以及該第一導體；一可變電阻層，位於該第一穿透洞內並覆蓋於該第一障壁層；一第二障壁層，位於該第一穿透洞內並覆蓋於該可變電阻層；一導電插塞，覆蓋於該第二障壁層並填滿該第一穿透洞；一第二穿透洞，位於該導電插塞上方；以及一第三障壁層，接觸於該第二穿透洞內表面以及該導電插塞；其中，該第二導體位於該第二穿透洞內，並接觸於該第三障壁層。

Description

電阻性元件的結構及製作方法

本發明是有關於一種半導體元件及製造方法，且特別是有關於一種電阻性元件的結構及製作方法。

眾所周知，非揮發記憶體(non-volatile memory)能夠在電源關閉時持續保存其內部的儲存資料。舉例來說，電阻性隨機存取記憶體(Resistive Random Access Memory，RRAM)是屬於一種電阻性非揮發記憶體。

在電阻性非揮發記憶體中具有一電阻性元件(resistive element)，該電阻性元件為可變的以及可回復的電阻性元件(variable and reversible resistive element)。而控制電阻性元件的電阻值即可控制電阻性非揮發記憶體的儲存狀態。

請參照第1圖其所繪示為習知電阻性元件的結構示意圖。該電阻性元件的結構揭露於美國專利US 8,553,444，標題為可變電阻的非揮發性儲存元件及形成記憶胞的方法(variable resistance nonvolatile storage device and method of forming memory cell)。

記憶胞300包括電晶體(transistor)317與電阻性元件。電晶體317製作於半導體基板301上，包括：N型擴散區(N-type diffusion layer region)302a與302b、閘極絕緣層(gate insulation film)303a與閘極303b。

再者，N型擴散區302b與第三連線層(third wiring layer)311之間的內連接(interconnection)即為電阻性元件。

電阻性元件的結構包括：第一穿透洞(first via)304、第一連線層(first wiring layer)305、第二穿透洞306、第二連線層307、第三穿透洞308、可變電阻元件(variable resistance element)309、第四穿透洞310以及第三連線層311。

再者，可變電阻元件309連接於第三穿透洞308與第四穿透洞310之間。可變電阻元件309包括上電極層(upper electrode)309c、可變電阻層(variable resistance layer)309b與下電極層(lower electrode)309a。另外，可變電阻層309b更包括第一氧原子缺陷氧化鉭層(first oxygen-deficient tantalum oxide layer)309b-1與第二氧原子缺陷氧化鉭層309b-2。

本發明的目的在於提出一種全新電阻性元件的結構及製作方法，其可簡化電阻性非揮發記憶體的製程，並提高電阻性非揮發記憶體的良率和可微縮性。

本發明係為一種電阻性元件的結構，連接於一第一導體與一第二導體，該電阻性元件包括：一第一穿透洞，位於該第一導體上方；一第一障壁層，接觸於該第一穿透洞內表面以及該第一導體；一可變電阻層，位於該第一穿透洞內並覆蓋於該第一障壁層；一第二障壁層，位於該第一穿透洞內並覆蓋於該可變電阻層；一導電插塞，覆蓋於該第二障壁層並填滿該第一穿透洞；一第二穿透洞，位於該導電插塞上方；以及一第三障壁層，接觸於該第二穿透洞內表面以及該導電插塞；其中，該第二導體位於該第二穿透洞內，並接觸於該第三障壁層。

本發明係為一種電阻性元件的製作方法，包括下列步驟：於一第一導電層上形成一第一介電層，並於該第一介電層中形成一第一穿透洞與一第二穿透洞，其中該第一導電層上包括一第一導體與一第二導體，該第一穿透洞位於該第一導體上方且該第二穿透洞位於該第二導體上方；形成一第一障壁層，覆蓋於該第一介電層，且該第一障壁層接觸於該第一穿透洞與該第二穿透洞的內表面以及該第一導體與該第二導體；於該第一障壁層上形成堆疊的一可變電阻層以及一第二障壁層；蝕刻該第二穿透洞中的該第二障壁層與該可變電阻層，並暴露出該第一障壁層；形成一第三障壁層和第二導電層，其中該第三障壁層覆蓋於暴露的該第二障壁層以及暴露的該第一障壁層，且該第二導電層覆蓋於該第三障壁層；以及移除該第一介電層一第一表面上方之該第一障壁層、該第二障壁層、該第三障壁層、該第二導電層以及該可變電阻層。

本發明係為一種電阻性元件的結構，連接於一第一導體與一第二導體，該電阻性元件包括：一第一穿透洞，位於該第一導體上方；一第一障壁層，接觸於該第一穿透洞內表面以及該第一導體；一第一導電插塞，覆蓋於該第一障壁層並填滿該第一穿透洞；一第二穿透洞，位於該第一穿透洞上方；一第二障壁層，接觸於該第二穿透洞內表面以及該第一導電插塞；一可變電阻層，位於該第二穿透洞內並覆蓋於該第二障壁層；一第三障壁層，位於該第二穿透洞內並覆蓋於該可變電阻層；一第二導電插塞，覆蓋於該第三障壁層並填滿該第二穿透洞；一第三穿透洞，位於該第二導電插塞上方；以及一第四障壁層，接觸於該第三穿透洞內表面以及該第二導電插塞；其中，該第二導體位於該第三穿透洞內，並接觸於該第四障壁層。

本發明係為一種電阻性元件的製作方法，包括下列步驟：於一第一導電層上形成一第一介電層，並於該第一介電層中形成一第一穿透洞與一第二穿透洞，其中該第一導電層上包括一第一導體與一第二導體，該第一穿透洞位於該第一導體上方且該第二穿透洞位於該第二導體上方；形成一第一障壁層，接觸於該第一穿透洞的內表面、該第二穿透洞的內表面、該第一導體與該第二導體；形成一第一導電插塞與第二導電插塞，其中該第一導電插塞接觸於該第一障壁層且填滿該第一穿透洞，該第二導電插塞接觸於該第一障壁層且填滿該第二穿透洞；形成一第二介電層，覆蓋於該第一介電層、該第一穿透洞與該第二穿透洞；於該第二介電層中形成一第三穿透洞，其中該第三穿透洞位於該第一穿透洞上方，並暴露出該第一導電插塞；形成一第二障壁層，覆蓋於該第二介電層，且該第二障壁層接觸於該第三穿透洞的內表面以及該第一導電插塞；於該第二障壁層上形成堆疊的一可變電阻層和第三障壁層；於該第二穿透洞上方形成一第四穿透洞，並暴露出該第二導電插塞，其中蝕刻該第二穿透洞上方的該第三障壁層、該可變電阻層、該第二障壁層與該第二介電層後形成該第四穿透洞；形成一第四障壁層，覆蓋於該第三障壁層且該第四障壁層接觸於該第四穿透洞的內表面以及該第二導電插塞；形成一第二導電層，覆蓋於該第四障壁層；移除該第二介電層一第一表面上方的該第二障壁層、該第三障壁層、該第四障壁層、該第二導電層與該可變電阻層。

一種電阻性元件的製作方法，包括下列步驟：於一第一導電層上形成一第一介電層，並於該第一介電層中形成一第一穿透洞與一第二穿透洞，其中該第一導電層上包括一第一導體與一第二導體，該第一穿透洞位於該第一導體上方且該第二穿透洞位於該第二導體上方；形成一第一障壁層，接觸於該第一穿透洞的內表面、該第二穿透洞的內表面、該第一導體與該第二導體；形成一第一導電插塞與第二導電插塞，其中該第一導電插塞接觸於該第一障壁層且填滿該第一穿透洞，該第二導電插塞接觸於該第一障壁層且填滿該第二穿透洞；形成一第二介電層，覆蓋於該第一介電層、該第一穿透洞與該第二穿透洞；於該第二介電層中形成一第三穿透洞與一第四穿透洞，其中，該第三穿透洞位於該第一導電插塞上方且該第四穿透洞位於該第二導電插塞上方；形成一第二障壁層，覆蓋於該第一介電層，且該第二障壁層接觸於該第三穿透洞與該第四穿透洞的內表面以及該第一導電插塞與該第二導電插塞；於該第二障壁層上形成堆疊的一可變電阻層以及一第三障壁層；蝕刻該第四穿透洞中的該第三障壁層與該可變電阻層，並暴露出該第二障壁層；形成一第四障壁層和第二導電層，其中該第四障壁層覆蓋於暴露的該第二障壁層以及暴露的該第三障壁層，且該第二導電層覆蓋於該第四障壁層；以及移除該第二介電層一第一表面上方之該第二障壁層、該第三障壁層、該第四障壁層、該第二導電層以及該可變電阻層。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

300‧‧‧記憶胞

302a、302b‧‧‧N型擴散區

303a‧‧‧閘極絕緣層

303b‧‧‧閘極

304、306、308、310‧‧‧穿透洞

305、307、311‧‧‧連線層

309‧‧‧可變電阻元件

309a、309c‧‧‧電極層

309b‧‧‧可變電阻層

309b-1、309b-2‧‧‧氧原子缺陷氧化鉭層

317‧‧‧電晶體

601、602、604、605‧‧‧穿透洞

603‧‧‧罩幕層

610a、610b、636a、636b‧‧‧導體

611、612、613、615、616、632‧‧‧障壁層

618‧‧‧導電層

618a、618b‧‧‧導電插塞

620‧‧‧可變電阻層

622‧‧‧過渡層

624‧‧‧氧原子捕獲層

630、630a、630b‧‧‧介電層

701、702、703、705、706、707‧‧‧穿透洞

704‧‧‧罩幕層

710a、710b、756a、756b‧‧‧導體

712、715、716、717、718、752‧‧‧障壁層

714a、714b、740a、740b‧‧‧導電插塞

720‧‧‧可變電阻層

722‧‧‧過渡層

724‧‧‧氧原子捕獲層

730、730a、730b、730c‧‧‧介電層

740‧‧‧導電層

801、802、803、804、806、807‧‧‧穿透洞

805‧‧‧罩幕層

810a、810b、856a、856b‧‧‧導體

812、815、816、817、818、819、852‧‧‧障壁層

814a、814b、840a、840b‧‧‧導電插塞

820‧‧‧可變電阻層

822‧‧‧過渡層

824‧‧‧氧原子捕獲層

830a、830b、830c‧‧‧介電層

840‧‧‧導電層

第1圖其所繪示為習知電阻性元件的結構示意圖。

第2圖所繪示為本發明電阻性元件的結構第一實施例。

第3A圖至第3G圖所繪示為本發明電阻性元件的結構第一實施例的製作流程示意圖。

第4圖所繪示為本發明電阻性元件的結構第二實施例。

第5A圖至第5I圖所繪示為本發明電阻性元件的結構第二實施例的第一種製作流程示意圖。

第6A圖至第6I圖所繪示為本發明電阻性元件的結構第二實施例的第二種製作流程示意圖。

本發明半係揭露一種電阻性元件的結構與製作方法，可運用於電阻性非揮發記憶體的製程。根據需求，可以於二導體之間製作具有可變電阻層的內連接(interconnection)或者作為連線的內連接。

請參照第2圖，其所繪示為本發明電阻性元件的結構第一實施例。第一導電層上具有導體610a、610b，第二導電層上具有導體636a、636b。其中，導體610a與導體636a之間的內連接中具有一可變電阻層620，此即為本發明電阻性元件的結構第一實施例；導體610b與導體636b之間為作為連線的內連接。另外，二內連接係製作於介電層630內，介電層630為可為金屬間介電層(inter-metal dielectric，簡稱IMD)，其材質可為二氧化矽(SiO₂)。另外，導體610a、610b、636a、636b可為金屬導線，且導體610a、610b可為相互連接的金屬導線或者未相互連接的金屬導線。

再者，於導體610a、610b上各形成一穿透洞。其中一個穿透洞內表面以及導體610a上形成障壁層611。而過渡層622、氧原子捕獲層624與障壁層613依序堆疊於障壁層611上。而導電插塞(conductive plug)618a接觸於障壁層613並填滿穿透洞。另一穿透洞內表面以及導體610b上僅形成障壁層612。而導電插塞618b接觸於障壁層612並填滿穿透洞。

其中，導電插塞618a、618b為金屬插塞，過渡層622與氧原子捕獲層624可視為可變電阻層620，且過渡層622與氧原子捕獲層624的位置可以互換。再者，且障壁層611、612、613並不限由單一材料層所組成，障壁層611、612、613可由多個子障壁層堆疊而成。另外，導電插塞618b的上方的寬部也可視為另一條金屬導線，連接於導體610b。

再者，導電插塞618a上方形成一穿透洞，其內表面以及導電插塞618a上形成障壁層632，導體636a接觸於障壁層632並填滿穿透洞。同理，導電插塞618b上方形成一穿透洞，其內表面以及導電插塞618b上形成障壁層632，導體636b接觸於障壁層632並填滿穿透洞。

根據本發明的第一實施例，導體610a、610b、636a與636b的材料可為金屬材料、合金材料、半導體、金屬矽化物(silicide layer)。其中，金屬材料可為鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)。合金材料可為上述金屬材料的組合。

過渡層622可為鉿(Hf)、鉭(Ta)、鈦(Ti)、鋁(Al)、鈮(Nb)、鑭(La)、鋯(Zr)的氧化物層。

氧原子捕獲層624可為鎂(Mg)、鋅(Zn)、鈦(Ti)、鉿(Hf)、鑭(La)、鉭(Ta)、鋯(Zr)、銅(Cu)等金屬層，或者上述金屬的氧化物層。

障壁層611、612、613、632與子障壁層可為銥(Ir)、鉑(Pt)、釕(Ru)、鎢(W)、鈦(Ti)、鉭(Ta)等金屬層，或者上述金屬的氮化物層，其具備導電的特性。

請參照第3A圖至第3G圖，其所繪示為本發明電阻性元件的結構第一實施例的製作流程示意圖。

如第3A圖所示，在導體610a、610b上先形成一介電層630a，並於導體610a、610b上的介電層630a中形成二穿透洞601、602，且此二穿透洞601、602上方開口處之寬度大於下方的寬度。其中，導體610a、610b的材料為為銅(Cu)，介電層630a為二氧化矽(SiO₂)。

接著，如第3B圖所示於穿透洞601、602內表面以及導體610a、610b上依序形成障壁層611、過渡層622、氧原子捕獲層624、障壁層615。另外，形成一罩幕層(mask layer)603覆蓋住穿透洞601及其附近區域，而穿透洞602附近的區域未被罩幕層603覆蓋。其中，障壁層611為氮化鉭/氮化鈦(TaN/TiN)、障壁層615為氮化鈦(TiN)，過渡層622為氧化鉿(HfO_x)，以及氧原子捕獲層624為鈦(Ti)。

如第3C圖所示，對未被罩幕層603覆蓋的區域進行蝕刻步驟，蝕刻未被覆蓋的障壁層615、氧原子捕獲層624、過渡層622。之後，移除罩幕層603。因此，穿透洞601中具有堆疊的障壁層611、過渡層622、氧原子捕獲層624與障壁層615；而穿透洞602中僅有障壁層611。

接著，如第3D圖所示，先形成一障壁層616覆蓋於穿透洞601、602，之後形成一導電層618覆蓋於障壁層616。其中，於後續的製程中，導電層618會成為導電插塞618a、618b。其中，障壁層616為氮化鉭(TaN)且導電層618為銅(Cu)。

接著，如第3E圖所示，利用化學機械研磨(Chemical mechanical polish，簡稱CMP)製程或者蝕刻製程，移除導電層618、障壁層616、障壁層615、氧原子捕獲層624、過渡層622、障壁層611，直到暴露出介電層630a表面為止。

因此，穿透洞601中，障壁層611接觸於穿透洞601的內表面以及導體610a，過渡層622接觸於障壁層611，氧原子捕獲層624接觸於過渡層622，障壁層615接觸於氧原子捕獲層624，障壁層616接觸於障壁層615，導電插塞618a接觸於障壁層616並填滿穿透洞601。而穿透洞602中，障壁層611接觸於穿透洞602的內表面以及導體610b，障壁層616接觸於障壁層611，導電插塞618b接觸於障壁層616並填滿穿透洞602。

其中，過渡層622與氧原子捕獲層624可視為可變電阻層620。另外，過渡層622與氧原子捕獲層624的位置可以互換。再者，障壁層615與障壁層616可視為二個子障壁層，此二子障壁層合併為第2圖中之障壁層613。同理，障壁層611與障壁層616可視為二個子障壁層，此二子障壁層合併為第2圖中之障壁層612。

如第3F圖所示，在介電層630a以及穿透洞601、602上再形成另一介電層630b，並於介電層630b中形成穿透洞604、605，且此穿透洞604、605上方開口處之寬度大於下方的寬度，且穿透洞604、605的下方暴露出導電插塞618a、618b。其中，介電層630b為二氧化矽(SiO₂)。

接著，如第3G圖所示形成障壁層632，接觸於穿透洞604內表面以及導電插塞618a上，並且障壁層632接觸於穿透洞605內表面以及導電插塞618b上。之後，形成導體636a與636b覆蓋障壁層632並填滿穿透洞604、605。其中，障壁層632為氮化鉭(TaN)，導體636a、636b為銅(Cu)。

因此，第3G圖中導體610a與導體636a之間形成具有一可變電阻層的內連接，此即為本發明之電阻性元件的結構第一實施例。導體610b與導體636b之間形成作為連線的內連接。

請參照第4圖，其所繪示為本發明電阻性元件的結構第二實施例。第一導電層上具有導體710a、710b，第二導電層上具有導體756a、756b。其中，導體710a與導體756a之間的內連接中具有一可變電阻層720，此即為本發明之電阻性元件的結構第二實施例；導體710b與導體756b之間為作為連線的內連接。另外，二內連接係製作於介電層730內，介電層730為可為IMD，其材質可為二氧化矽(SiO₂)。另外，導體710a、710b、756a、756b可為金屬導線，且導體710a、710b可為相互連接的金屬導線或者未相互連接的金屬導線。

導體710a、701b上各形成一穿透洞，其內表面以及導體710a、710b上形成障壁層712，而導電插塞714a、714b接觸於障壁層712並填滿二穿透洞。

在導電插塞714a上有一穿透洞，其內表面以及導電插塞714a上形成障壁層715。另外，過渡層722、氧原子捕獲層724與障壁層718依序堆疊於障壁層715。而導電插塞740a接觸於障壁層718並填滿穿透洞。在導電插塞714b上有另一穿透洞，其內表面以及導電插塞714b上僅形成障壁層717。而導電插塞740b接觸於障壁層717並填滿穿透洞。

其中，導電插塞714a、714b為金屬插塞，過渡層722與氧原子捕獲層724可視為可變電阻層720，且過渡層722與氧原子捕獲層724的位置可以互換。再者，且障壁層715、717、718並不限由單一材料層所組成，障壁層715、717、718可由多個子障壁層堆疊而成。另外，導電插塞740b也可視為另一條金屬導線，連接於導體710b。

再者，導電插塞740a上方形成一穿透洞，其內表面以及導電插塞740a上形成障壁層752，導體756a接觸於障壁層 752並填滿穿透洞。同理，導電插塞740b上方形成一穿透洞，其內表面以及導電插塞740b上形成障壁層752，導體756b接觸於障壁層752並填滿穿透洞。

根據本發明的第二實施例，導體710a、710b、756a與756b的材料可為金屬材料、合金材料、半導體、金屬矽化物(silicide layer)。其中，金屬材料可為鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)。合金材料可為上述金屬材料的組合。

過渡層722可為鉿(Hf)、鉭(Ta)、鈦(Ti)、鋁(Al)、鈮(Nb)、鑭(La)、鋯(Zr)的氧化物層。

氧原子捕獲層724可為鎂(Mg)、鋅(Zn)、鈦(Ti)、鉿(Hf)、鑭(La)、鉭(Ta)、鋯(Zr)、銅(Cu)等金屬層，或者上述金屬的氧化物層。

障壁層712、715、717、718、752與子障壁層可為銥(Ir)、鉑(Pt)、釕(Ru)、鎢(W)、鈦(Ti)、鉭(Ta)等金屬層，或者上述金屬的氮化物層，其具備導電的特性。

請參照第5A圖至第5I圖，其所繪示為本發明電阻性元件的結構第二實施例的第一種製作流程示意圖。

如第5A圖所示，在導體710a、710b上形成一介電層730a，並於導體710a、710b上的介電層730a上形成二穿透洞701、702。其中，導體710a、710b的材料可為N型半導體(N type semiconductor)，介電層730a為二氧化矽(SiO₂)。

如第5B圖所示，於穿透洞701、702內表面以及導體710a、710b上形成障壁層712，並且形成導電插塞714a、714b接觸於障壁層712並填滿穿透洞701、702。其中，障壁層712為氮化鈦(TiN)，導電插塞714a、714b為鎢(W)。

接著，如5C圖所示，在介電層730a上形成一介電層730b，並於介電層730b中形成穿透洞703。其中，穿透洞703底部暴露出導電插塞714a與障壁層712。其中，介電層730b為二氧化矽(SiO₂)。

如第5D圖所示，形成障壁層715覆蓋於介電層730b表面、穿透洞703內表面、障壁層712與導電插塞714a。接著，於該障壁層715上依序堆疊過渡層722、氧原子捕獲層724、障壁層716。之後，形成一罩幕層(mask layer)704覆蓋住穿透洞703及其附近的區域，僅穿透洞702上方的區域未被罩幕層704覆蓋。其中，障壁層715與障壁層716為氮化鈦(TiN)，過渡層722為氧化鉿(HfO_x)，以及氧原子捕獲層724為鈦(Ti)。

如第5E圖所示，對未被罩幕層704覆蓋的區域進行蝕刻步驟，蝕刻未被覆蓋的障壁層716、氧原子捕獲層724、過渡層722、障壁層715以及介電層730b。之後，移除罩幕層703。因此，介電層730b內部形成穿透洞705。其中，穿透洞705底部暴露出導電插塞714b與障壁層712。

接著，如第5F圖所示，形成一障壁層717覆蓋於障壁層716，並且覆蓋於穿透洞705內表面、障壁層712與導電插塞714b。之後，形成一導電層740覆蓋於障壁層717。其中，於後續的製程中，導電層740會成為導電插塞740a、740b，且導電層740為銅(Cu)。

接著，如第5G圖所示，利用化學機械研磨(Chemical mechanical polish，簡稱CMP)製程或者蝕刻製程，移除導電層740、障壁層717、障壁層716、氧原子捕獲層724、過渡層722、障壁層716，直到暴露出介電層730b表面為止。

因此，穿透洞703中，障壁層715接觸於穿透洞703的內表面以及導電插塞714a，過渡層722接觸於障壁層715，氧原子捕獲層724接觸於過渡層722，障壁層716接觸於氧原子捕獲層724，障壁層717接觸於障壁層716、導電插塞740a接觸於障壁層717並填滿穿透洞703。而穿透洞705中，障壁層717接觸於穿透洞705的內表面以及導電插塞714b，導電插塞740b接觸於障壁層717並填滿穿透洞705。

其中，過渡層722與氧原子捕獲層724可視為可變電阻層720。另外，過渡層722與氧原子捕獲層724的位置可以互換。再者，障壁層716與障壁層717可視為二個子障壁層，此二子障壁層合併為第4圖中之障壁層718。

如第5H圖所示，在介電層730b以及穿透洞703、705上再形成另一介電層730c，並於介電層730c中形成穿透洞706、707，且此穿透洞706、707上方開口處之寬度大於下方的寬度，且穿透洞706、707的下方暴露出導電插塞740a、740b。其中，介電層730c為二氧化矽(SiO₂)。

接著，如第5I圖所示形成障壁層752，接觸於穿透洞706內表面以及導電插塞740a上，並且障壁層752接觸於穿透洞707內表面以及導電插塞740b上。之後，形成導體756a與756b覆蓋障壁層752並填滿穿透洞706、707。其中，障壁層752為氮化鉭(TaN)，導體756a、756b為銅(Cu)。

因此，第5I圖中導體710a與導體756a之間形成具有一可變電阻層的內連接，此即為本發明之電阻性元件的結構第二實施例。導體710b與導體756b之間形成作為連線的內連接。

請參照第6A圖至第6I圖，其所繪示為本發明電阻性元件的結構第二實施例的第二種製作流程示意圖。

如第6A圖所示，在導體810a、810b上形成一介電層830a，並於導體810a、810b上的介電層830a上形成二穿透洞801、802。其中，導體810a、810b的材料可為N型半導體，介電層830a為二氧化矽。

如第6B圖所示，於穿透洞801、802內表面以及導體810a、810b上形成障壁層812，並且形成導電插塞814a、814b接觸於障壁層812並填滿穿透洞801、802。其中，障壁層812為氮化鈦(TiN)，導電插塞814a、814b為鎢(W)。

接著，如6C圖所示，在介電層830a上形成一介電層830b，並於介電層830b中形成二穿透洞803、804。其中，穿透洞803底部暴露出導電插塞814a與障壁層812，穿透洞804底部暴露出導電插塞814b與障壁層812。其中，介電層830b為二氧化矽(SiO₂)。

如第6D圖所示，形成障壁層815覆蓋於介電層830b表面、穿透洞803、804內表面、障壁層812與導電插塞814a、814b。接著，於該障壁層815上依序堆疊過渡層822、氧原子捕獲層824、障壁層816。

如第6E圖所示，形成一罩幕層805覆蓋住穿透洞803及其附近的區域，僅穿透洞804附近的區域未被罩幕層805覆蓋。之後，對未被罩幕層805覆蓋的區域進行蝕刻步驟，蝕刻未被覆蓋的障壁層816、氧原子捕獲層824、過渡層822。因此，穿透洞804中，僅剩下障壁層815接觸於穿透洞804內表面、導體814b以及障壁層812。其中，障壁層815、816為氮化鈦(TiN)，過渡層822為氧化鉿(HfO_x)，以及氧原子捕獲層824為鈦(Ti)。

如第6F圖所示，移除罩幕層805後，先形成一障壁層817覆蓋於障壁層816以及障壁層815。之後，再形成一導電層840覆蓋於障壁層817上。

接著，如第6G圖所示，利用化學機械研磨製程或者蝕刻製程，移除導電層840、障壁層817、816、氧原子捕獲層824、過渡層822、障壁層815，直到暴露出介電層830b表面為止。其中，於化學機械研磨製程或者蝕刻製程後，導電層840會成為導電插塞840a、840b，且導電層840為銅(Cu)。

因此，穿透洞803中，障壁層815接觸於穿透洞803的內表面以及導電插塞814a，過渡層822接觸於障壁層815，氧原子捕獲層824接觸於過渡層822，障壁層816接觸於氧原子捕獲層824，障壁層817接觸於障壁層816，導電插塞840a接觸於障壁層817並填滿穿透洞803。而穿透洞804中，障壁層815接觸於穿透洞804的內表面以及導電插塞814b，障壁層817接觸於障壁層815，導電插塞840b接觸於障壁層817並填滿穿透洞804。

其中，過渡層822與氧原子捕獲層824可視為可變電阻層820。另外，過渡層822與氧原子捕獲層824的位置可以互換。再者，障壁層816與障壁層817可視為二個子障壁層，此二子障壁層合併為障壁層818。同理，障壁層815與障壁層817可視為二個子障壁層，此二子障壁層合併為障壁層819。

如第6H圖所示，在介電層830b以及穿透洞803、804上再形成另一介電層830c，並於介電層830c中形成穿透洞806、807，且此穿透洞806、807上方開口處之寬度大於下方的寬度，且穿透洞806、807的下方暴露出導電插塞840a、840b。其中，介電層830c為二氧化矽(SiO₂)。

接著，如第6I圖所示形成障壁層852，接觸於穿透洞806內表面以及導電插塞840a上，並且障壁層852接觸於穿透洞807內表面以及導電插塞840b上。之後，形成導體856a與856b覆蓋障壁層852並填滿穿透洞806、807。其中，障壁層752為氮化鉭(TaN)，導體856a、856b為銅(Cu)。

因此，第6I圖中導體810a與導體856a之間形成具有一可變電阻層的內連接，此即為本發明之電阻性元件的結構第二實施例。而導體810b與導體856b之間形成作為連線的內連接。

由以上的說明可知，本發明提出一種電阻性元件的結構及其製作方法，其可簡化電阻性非揮發記憶體的製程，並提高電阻性非揮發記憶體的良率和可微縮性。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種電阻性元件的結構，連接於一第一導體與一第二導體，該電阻性元件的結構包括：一第一穿透洞，位於該第一導體上方；一第一障壁層，接觸於該第一穿透洞內表面以及該第一導體；一可變電阻層，位於該第一穿透洞內並覆蓋於該第一障壁層；一第二障壁層，位於該第一穿透洞內並覆蓋於該可變電阻層；一導電插塞，覆蓋於該第二障壁層並填滿該第一穿透洞；一第二穿透洞，位於該導電插塞上方；以及一第三障壁層，接觸於該第二穿透洞內表面以及該導電插塞；其中，該第二導體位於該第二穿透洞內，並接觸於該第三障壁層。
如申請專利範圍第1項所述之電阻性元件的結構，其中該可變電阻層的結構更包括：一過渡層；以及一氧原子捕獲層，接觸於該過渡層；其中，該第一障壁層與該第二障壁層其中之一接觸於該過渡層，該第一障壁層與該第二障壁層其中另一接觸於該氧原子捕獲層。
如申請專利範圍第1項所述之電阻性元件的結構，其中該第一障壁層或者該第二障壁層包括堆疊的複數個子障壁層。
一種電阻性元件的製作方法，包括下列步驟：於一第一導電層上形成一第一介電層，並於該第一介電層中形成一第一穿透洞與一第二穿透洞，其中該第一導電層上包括一第一導體與一第二導體，該第一穿透洞位於該第一導體上方且該第二穿透洞位於該第二導體上方；形成一第一障壁層，覆蓋於該第一介電層，且該第一障壁層接觸於該第一穿透洞與該第二穿透洞的內表面以及該第一導體與該第二導體；於該第一障壁層上形成堆疊的一可變電阻層以及一第二障壁層；蝕刻該第二穿透洞中的該第二障壁層與該可變電阻層，並暴露出該第一障壁層；形成一第三障壁層和一第二導電層，其中該第三障壁層覆蓋於暴露的該第二障壁層以及暴露的該第一障壁層，且該第二導電層覆蓋於該第三障壁層；以及移除該第一介電層一第一表面上方之該第一障壁層、該第二障壁層、該第三障壁層、該第二導電層以及該可變電阻層。
如申請專利範圍第4項所述之電阻性元件的製作方法，更包括下列步驟：形成一第二介電層，覆蓋於該第一介電層的該第一表面、該第一穿透洞與該第二穿透洞；於該第二介電層中形成一第三穿透洞與一第四穿透洞，其中該第三穿透洞位於該第一穿透洞內的該導電層上方，該第四穿透洞位於該第二穿透洞內的該導電層上方；形成一第三障壁層，覆蓋於該第三穿透洞的內表面並接觸於該第一穿透洞內的該第二導電層，且覆蓋於該第四穿透洞的內表面並接觸於該第二穿透洞內的該第二導電層；以及形成一第三導體與一第四導體，其中該第三導體接觸於該第三穿透洞中的該第三障壁層，該第四導體接觸於該第四穿透洞中的該第三障壁層。
如申請專利範圍第4項所述之電阻性元件的製作方法，其中該可變電阻層包括：一過渡層；以及一氧原子捕獲層，接觸於該過渡層；其中，該第一障壁層與該第二障壁層其中之一接觸於該過渡層，該第一障壁層與該第二障壁層其中另一接觸於該氧原子捕獲層。
如申請專利範圍第4項所述之電阻性元件的製作方法，其中該第一障壁層、該第二障壁層或者該第二障壁層包括堆疊的複數個子障壁層。
一種電阻性元件的結構，連接於一第一導體與一第二導體，該電阻性元件的結構包括：一第一穿透洞，位於該第一導體上方；一第一障壁層，接觸於該第一穿透洞內表面以及該第一導體；一第一導電插塞，覆蓋於該第一障壁層並填滿該第一穿透洞；一第二穿透洞，位於該第一穿透洞上方；一第二障壁層，接觸於該第二穿透洞內表面以及該第一導電插塞；一可變電阻層，位於該第二穿透洞內並覆蓋於該第二障壁層；一第三障壁層，位於該第二穿透洞內並覆蓋於該可變電阻層；一第二導電插塞，覆蓋於該第三障壁層並填滿該第二穿透洞；一第三穿透洞，位於該第二導電插塞上方；以及一第四障壁層，接觸於該第三穿透洞內表面以及該第二導電插塞；其中，該第二導體位於該第三穿透洞內，並接觸於該第四障壁層。
如申請專利範圍第8項所述之電阻性元件的結構，其中該可變電阻層的結構更包括：一過渡層；以及一氧原子捕獲層，接觸於該過渡層；其中，該第二障壁層與該第三障壁層其中之一接觸於該過渡層，該第二障壁層與該第三障壁層其中另一接觸於該氧原子捕獲層。
如申請專利範圍第8項所述之電阻性元件的結構，其中該第二障壁層或者該第三障壁層包括堆疊的複數個子障壁層。
一種電阻性元件的製作方法，包括下列步驟：於一第一導電層上形成一第一介電層，並於該第一介電層中形成一第一穿透洞與一第二穿透洞，其中該第一導電層上包括一第一導體與一第二導體，該第一穿透洞位於該第一導體上方且該第二穿透洞位於該第二導體上方；形成一第一障壁層，接觸於該第一穿透洞的內表面、該第二穿透洞的內表面、該第一導體與該第二導體；形成一第一導電插塞與第二導電插塞，其中該第一導電插塞接觸於該第一障壁層且填滿該第一穿透洞，該第二導電插塞接觸於該第一障壁層且填滿該第二穿透洞；形成一第二介電層，覆蓋於該第一介電層、該第一穿透洞與該第二穿透洞；於該第二介電層中形成一第三穿透洞，其中該第三穿透洞位於該第一穿透洞上方，並暴露出該第一導電插塞；形成一第二障壁層，覆蓋於該第二介電層，且該第二障壁層接觸於該第三穿透洞的內表面以及該第一導電插塞；於該第二障壁層上形成堆疊的一可變電阻層和一第三障壁層；於該第二穿透洞上方形成一第四穿透洞，並暴露出該第二導電插塞，其中蝕刻該第二穿透洞上方的該第三障壁層、該可變電阻層、該第二障壁層與該第二介電層後形成該第四穿透洞；形成一第四障壁層，覆蓋於該第三障壁層且該第四障壁層接觸於該第四穿透洞的內表面以及該第二導電插塞；形成一第二導電層，覆蓋於該第四障壁層；移除該第二介電層一第一表面上方的該第二障壁層、該第三障壁層、該第四障壁層、該第二導電層與該可變電阻層。
如申請專利範圍第11項所述之電阻性元件的製作方法，更包括下列步驟：形成一第三介電層，覆蓋於該第二介電層的該第一表面、該第三穿透洞與該第四穿透洞；於該第三介電層中形成一第五穿透洞與一第六穿透洞，其中該第五穿透洞位於該第三穿透洞內的該第二導電層上方，該第六穿透洞位於該第四穿透洞內的該第二導電層上方；形成一第五障壁層，覆蓋於該第五穿透洞的內表面並接觸於該第三穿透洞內的該第二導電層，且覆蓋於該第六穿透洞的內表面並接觸於該第四穿透洞內的該第二導電層；以及形成一第三導體與一第四導體，其中該第三導體接觸於該第五穿透洞中的該第五障壁層，該第四導體接觸於該第六穿透洞中的該第五障壁層。
如申請專利範圍第11項所述之電阻性元件的製作方法，其中該可變電阻層包括：一過渡層；以及一氧原子捕獲層，接觸於該過渡層；其中，該第二障壁層與該第三障壁層其中之一接觸於該過渡層，該第二障壁層與該第三障壁層其中另一接觸於該氧原子捕獲層。
如申請專利範圍第11項所述之電阻性元件的製作方法，其中該第二障壁層、該第三障壁層或者該第四障壁層包括堆疊的複數個子障壁層。
一種電阻性元件的製作方法，包括下列步驟：於一第一導電層上形成一第一介電層，並於該第一介電層中形成一第一穿透洞與一第二穿透洞，其中該第一導電層上包括一第一導體與一第二導體，該第一穿透洞位於該第一導體上方且該第二穿透洞位於該第二導體上方；形成一第一障壁層，接觸於該第一穿透洞的內表面、該第二穿透洞的內表面、該第一導體與該第二導體；形成一第一導電插塞與第二導電插塞，其中該第一導電插塞接觸於該第一障壁層且填滿該第一穿透洞，該第二導電插塞接觸於該第一障壁層且填滿該第二穿透洞；形成一第二介電層，覆蓋於該第一介電層、該第一穿透洞與該第二穿透洞；於該第二介電層中形成一第三穿透洞與一第四穿透洞，其中，該第三穿透洞位於該第一導電插塞上方且該第四穿透洞位於該第二導電插塞上方；形成一第二障壁層，覆蓋於該第一介電層，且該第二障壁層接觸於該第三穿透洞與該第四穿透洞的內表面以及該第一導電插塞與該第二導電插塞；於該第二障壁層上形成堆疊的一可變電阻層以及一第三障壁層；蝕刻該第四穿透洞中的該第三障壁層與該可變電阻層，並暴露出該第二障壁層；形成一第四障壁層和第二導電層，其中該第四障壁層覆蓋於暴露的該第二障壁層以及暴露的該第三障壁層，且該第二導電層覆蓋於該第四障壁層；以及移除該第二介電層一第一表面上方之該第二障壁層、該第三障壁層、該第四障壁層、該第二導電層以及該可變電阻層。
如申請專利範圍第15項所述之電阻性元件的製作方法，更包括下列步驟：形成一第三介電層，覆蓋於該第二介電層的該第一表面、該第三穿透洞與該第四穿透洞；於該第三介電層中形成一第五穿透洞與一第六穿透洞，其中該第五穿透洞位於該第三穿透洞內的該第二導電層上方，該第六穿透洞位於該第四穿透洞內的該第二導電層上方；形成一第五障壁層，覆蓋於該第五穿透洞的內表面並接觸於該第三穿透洞內的該第二導電層，且覆蓋於該第六穿透洞的內表面並接觸於該第四穿透洞內的該第二導電層；以及形成一第三導體與一第四導體，其中該第三導體接觸於該第五穿透洞中的該第五障壁層，該第四導體接觸於該第六穿透洞中的該第五障壁層。
如申請專利範圍第15項所述之電阻性元件的製作方法，其中該可變電阻層包括：一過渡層；以及一氧原子捕獲層，接觸於該過渡層；其中，該第二障壁層與該第三障壁層其中之一接觸於該過渡層，該第二障壁層與該第三障壁層其中另一接觸於該氧原子捕獲層。
如申請專利範圍第15項所述之電阻性元件的製作方法，其中該第二障壁層、該第三障壁層或者該第四障壁層包括堆疊的複數個子障壁層。