TW200950433A - I-Q mismatch calibration and method - Google Patents

I-Q mismatch calibration and method Download PDF

Info

Publication number
TW200950433A
TW200950433A TW097149468A TW97149468A TW200950433A TW 200950433 A TW200950433 A TW 200950433A TW 097149468 A TW097149468 A TW 097149468A TW 97149468 A TW97149468 A TW 97149468A TW 200950433 A TW200950433 A TW 200950433A
Authority
TW
Taiwan
Prior art keywords
mixer
voltage
bias
signal path
offset
Prior art date
Application number
TW097149468A
Other languages
English (en)
Inventor
Ojas M Choksi
Frederic Bossu
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW200950433A publication Critical patent/TW200950433A/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1461Suppression of signals in the return path, i.e. bidirectional control circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009Compensating quadrature phase or amplitude imbalances
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0016Stabilisation of local oscillators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0018Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0024Carrier regulation at the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)

Description

200950433 九、發明說明: 【發明所屬之技術領域】 本揭示案係關於通信收發器,且更明確地說,係關於用 於校正通信收發器中之同相⑴混合器與正交(Q)混合器之 間的失配之技術。 ’ 本專利申請案主張2007年12月18日申請之名為”〗_Q失配 • 校準(I-Q Mismatch Calibration)"的美國臨時專利申請案第 61/014,662號之優先權,該案已讓與給本發明之受讓人’ © 且其揭示内容因此以引用之方式明確地併入本文中。 【先前技術】 在通信傳輸器中,可將資訊調變成被稱為同相⑴及正交 (Q)載波之正父仏说以形成I及q頻道。在接收器處,可解 調變該等I及Q頻道以恢復所關心資訊。通常,提供混合器 以調變或解調變每一頻道,亦即,用於J頻道之合器, 及用於Q頻道之Q混合器。 ❹ 資訊之準確傳輸及接收要求I及Q頻道在通信鏈路上保持 相互正交。實務上,在傳輸器或接收器處〗頻道與Q頻道 (例如,I頻道之混合器與q頻道之混合器)之間的失配引起工 • 頻道與Q頻道之間的相關,從而使來自工頻道之資訊"滲,, .入Q頻道中且來自Q頻道之資訊”滲,,入J頻道中。此導致資 訊信號之惡化。 將需要提供用於減少1頻道與Q頻道之間的失配之技術。 【發明内容】 本揭不案之-態樣提供—裝置,其包含:—同相⑴信號 137058.doc 200950433 路徑及一正交(Q)信號路徑,該丨信號路徑具有至少一丨偏電 壓或I偏電流,且該Q信號路徑具有至少一對應之q偏電壓 或Q偏電流;及一偏移校準控制器,其用於控制該I偏電 壓、該I偏電流、該Q偏電壓或該Q偏電流中之至少一者, 使得該I偏電壓或該I偏電流中之至少一者具有一不同於該 Q偏電壓或該Q偏電流中之一對應者之值。 本揭示案之另一態樣提供一用於減少一通信裝置中之同 相⑴信號路徑與正交(Q)信號路徑之間的失配之方法,該 方法包含:在一用於該I信號路徑之一元件之偏壓與一用 於該Q信號路徑之一元件之偏壓之間施加一偏移。 本揭示案之又一態樣提供一裝置,其包含:一同相⑴信 號路徑及一正交(Q)信號路徑;及用於在一用於該j信號路 徑之一元件之偏壓與一用於該Q信號路徑之一元件之偏壓 之間施加一偏移的構件。 本揭示案之又一態樣提供一用於規定在一通信裝置中將 被施加於一 I信號路徑之一元件與一對應之Q信號路徑之一 元件之間的一偏移之電腦程式產品,該產品包含:電腦可 讀媒體’該電腦可讀媒體包含:用於使一電腦量測分別耦 合至該I信號路徑及該Q信號路徑之輸出之I及Q輸入信號的 程式碼;及用於使一電腦基於該等測得之〗及Q輸入信號來 調整該所施加之偏移的程式碼。 本揭示案之又一態樣提供一用於將兩個用數位方式規定 之電壓轉換成兩個類比電壓之裝置,該兩個用數位方式規 定之電壓包含一第一數位信號及一第二數位信號,該兩個 137058.doc -8 - 200950433 類比電壓係產生於一第一輸出節點及一第二輸出節點處, 轉換模組包含:一電壓數位類比轉換器,其用於將該第一 數位信號轉換成一第一類比電壓;一單向電流數位類比轉 換器,其用於在一電流節點處將將該第二數位信號轉換成 一第二類比電流;第一組開關,其在該等開關接通時將該 第一類比電壓經由該第一輸出節點及一電阻而搞合至該電 ' 流節點;及第二組開關,其在該等開關接通時將該第一類 比電壓經由該第二輸出節點及一電阻而耦合至該電流節 ❹ 赴。 【實施方式】
下文中結合隨附圖式而闞述之[實施方式]意欲作為對本 發明之例示性實施例的描述,且並不意欲僅表示可於其中 實踐本發明之例示性實施例。貫穿此描述所使用之術語” 例不性"意謂"用作實例、個例或說明”,且應不必將其解 釋為較佳的或優於其它例示性實施例。[實施方式]包括為 達成提供對本發明之例示性實施例之透徹理解的目的之特 疋細知熟習此項技術者將顯而易見,可在無此等特定細 節的情況下實踐本發明之例示性實施例。在—些個例中, 為避免使本文中所呈現之例示性實施例之新穎性模糊不 凊,以方塊圖形式展示熟知之結構及器件。 在本說明書及申請專利範圍中,應理解,當—元件 為”連接”或”麵合"至另一元件時,其可直接連接或耦 另元件,或者可存在介入元件。對比而t,當一元 稱為"直接連接至,,或,,直接耗合至,,另—元件時,不存 137058.doc 200950433 入元件。 圖1描繪用於通信系統之先前技術接收器之例示性實施 例。在圖1中,將差動RF輸入信號RF_INp/RF_INn提供至 低雜訊放大器(LNA) 100,該LNA 100放大該等輸入信號以 產生差動RF信號RFp/RFn。將RFp/RFn提供至I混合器11〇 及Q混合器120。I混合器110將RFp/RFn與差動同相局部振 盪器信號LO_Ip/LO_In混合,而Q混合器120將RFp/RFn與 差動正交局部振盪器信號LO_Qp/LO_Qn混合。將混合器 110、120之輸出分別提供至低通濾波器13〇、14〇,且隨後 藉由類比數位轉換器150、160將其數位化以產生數位輸出 I及Q。 應注意’圖1中描繪之接收器為直接轉換接收器,亦 即’所接收之RF信號由混合器110、120直接轉換至基頻。 一般技術者將認識到,本文中所揭示之技術可易於應用於 具有非零中頻(IF)之接收器。預期該等例示性實施例在本 揭示案之範内。 應注意’圖1中所描繪之特定接收器架構可被視為具有 兩個信號路徑:包括I混合器11〇、LPF_I 130、ADC_I 150 之I信號路徑’及包括q混合器12〇、LpF_Q 14〇、adc_q 160之Q信號路徑。除非另有說明,否則一般技術者將認識 到’關於(I或Q)信號路徑或頻道中之一者所作之註釋一般 可應用於其他信號路徑或頻道。 一般技術者將認識到,Ϊ信號路徑或q信號路徑可包括比 圖1之代表性架構中所展示之元件少或多的元件。舉例而 137058.doc -10- 200950433 言’除了所展示之元件之外,I或Q信號路徑亦可包括濾波 器、放大器、轉換阻抗(Gm)塊。預期本文中所揭示之技術 可由一般技術者類似地應用於未明確描述之其他此等元 件。一般技術者亦將認識到’ I及Q信號路徑可存在於傳輸 器架構以及接收器架構中,且本揭示案之技術亦可相應地 應用於傳輸器架構。 在圖1中’ I局部振盪器信號LO_I與Q局部振蘯器信號 LO—Q經設計成相互異相90度,而I混合器11〇與q混合器 120經設計成具有相同增益回應。實務上,l〇j[與LO_Qi 間的相位差可偏離90度,且I混合器11〇之增益與q混合器 120之增益可失配。此等因素以及I信號路徑與q信號路徑 之間的其他不平衡可統稱為"I-Q失配,^ I-Q失配可導致經 解調變之資訊信號之不良惡化。 根據本揭示案之一態樣,提供用以藉由在用來偏麗 信號路徑之對應之電壓之間施加偏移而減少失配的技 術。 圖2描缯·圖1中所展示之接收器之例示性實施例,其中一 額外偏移校準控制器200產生用以偏壓j混合器u〇之一控 制電壓或一組控制電壓VI及用以偏壓Q混合器1 20之一控制 電壓或一組控制電壓V Q。一般技術者將認識到,本文中 所揭示之技術可易於修改以等效地提供用於I或Q混合器之 一固定(不可調整)的偏電壓或一組偏電壓及用於另一混合 器之一可變(可調整)的偏電壓。預期該等例示性實施例在 本揭示案之範嘴内。 137058.doc 11 200950433 雖然VI及VQ經展示為被施加至圖2中之I及Q混合器,但 一般技術者將認識到,根據本文隨後所描述之原理,該等 偏電壓可施加至諸如Gm塊及/或轉換阻抗放大器塊之其他 元件。一般技術者將認識到,該等偏電壓中之偏移可施加 至任一信號路徑中之任何促成該信號路徑之淨增益(例 如,振幅或相位)的元件。預期該等例示性實施例在本揭 • 示案之範嚕内。 圖3A描繪圖2中所展示之I混合器110之例示性實施例, © 其中施加控制電壓VI以偏壓電晶體Ml、M2、M3、M4之 閘極。在圖3 A中,差動同相局部振盪器信號LO_Ip/LO_In 係經由耦合電容器Cl及C2而交流(AC)耦合至電晶體Ml、 M2、M3、M4之閘極。將控制電壓VI設定為閘極偏電壓 Vgate,該閘極偏電壓Vgate係經由電阻器R1及R2而施加至 電晶體Ml、M2、M3、M4之閘極。差動信號RFp/RFn之 RFp及RFn分別AC耦合至差動對M1/M2及M3/M4之源極。 在操作期間,差動輸出電流Ioutp/Ioutn含有與LO信號與RF 信號之混合積成比例之信號分量。 應注意,一般技術者將認識到,可類似地應用圖3 A中所 ' 描繪之例示性實施例以使用控制電壓VQ來偏壓Q混合器 - (未圖示)中之電晶體之對應閘極。 圖3B描繪圖2之接收器之例示性實施例,其中偏移校準 控制器200產生電壓VI=Vgatel,如參看圖3A所描述而將其 作為Vgate供應至I混合器110之電晶體之閘極。偏移校準控 制器200亦產生供應至Q混合器120之電壓VQ=Vgate2,使 137058.doc -12- 200950433 用該電壓來偏壓與圖3A中所展示之〗混合器類似地實施之q &器中的電晶體之對應閘極。藉由在電壓Μ與vq之間 引入有意偏移,可校正ϊ信號路徑與Q信號路徑之間的失 配。 圖3C描繪圖2中所展示之I混合器11〇之替代例示性實施 例,其中施加控制電壓VI以偏壓電晶體Ml、m2、M3、 M4之基體(或主體)。在圖3C中,根據本文中先前揭示之原 理,電晶體Ml、M2、M3、M4之閘極偏壓可為固定的, 或亦可使其可變。應注意,為簡單起見,圖3 c中已省略電 晶體之閘極偏壓細節。 應注意’ 一般技術者將認識到,可類似地應用圖3C中所 描繪之例示性實施例以使用控制電壓VQ來偏壓Q混合器 (未圖示)中之電晶體之對應主體。 圖3D描繪圖2之接收器之例示性實施例,其中偏移校準 控制器200產生電壓VI=Vbulkl以如參看圖3C所描述而偏壓 I混合器110之電晶體之主體。偏移校準控制器2〇〇亦產生 供應至Q混合器120之電壓VQ=Vbulk2,使用該電壓來偏壓 與圖3C中所展示之混合器類似地實施之Q混合器中的電晶 體之對應主體。藉由在電壓Vbulkl與Vbulk2之間引入有意 偏移,可校正I信號路徑與Q信號路徑之間的失配。 一般技術者將瞭解,由於I頻道混合器之主體電壓應不 同於Q頻道混合器之主體電壓,故圖3D中所描繪之技術要 求I頻道混合裔之電晶體(Ml、M2、M3、M4)位於·—不同 於Q頻道混合器之對應電晶體的井中。此在具有深N型井 I37058.doc •13- 200950433 選擇之RF處理技術中可為可能的。 一般技術者亦將認識到,參考圖3A及圖3C中所展示之 被動混合器而描述之技術亦可應用於主動混合器拓撲。預 期該等例示性實施例在本揭示案之範疇内。 舉例而έ ’圖4描繪可根據本揭示案之技術而組態的用 於I頻道之主動混合器之例示性實施例。在圖4中,電晶體 Μ5及Μ6分別將偏電流提供至主動混合器之差動對mi、 M2及M3、M4。如參看圖3A所描述,可使施加至圖4之電 晶體Ml、M2、M3、M4之閘極偏壓VI相對於施加至Q混合 器(未圖示)之閘極偏壓VQ而偏移,以對j_q不平衡進行校 正。如參看圖3C所描述,亦可使電晶體之主體偏壓(未圖 示)可調整。 在一例示性實施例中,偏移校準控制器2〇〇可產生一施 加至偏壓電晶體M5、M6之閘極偏壓VBIASI,該閘極偏壓 VBIASI相對於一施加至q混合器(未圖示)之對應偏壓電晶 體之對應閘極偏壓VBIASQ而偏移,以對i_q不平衡進行校 正《在又一例示性實施例中,RF信號RF—p/RF—n可AC耦合 至電晶體M5、M6之閘極,而不是如圖4中所展示耦合至 M5、M6之汲極。預期該等例示性實施例在本揭示案之範 疇内。 一般技術者可易於推導出用於主動或被動混合器之替代 電路拓撲,且應用本揭示案之原理來對具有相對於Q混合 器元件之偏移的I混合器元件施加偏壓。預期該等例示性 實施例在本揭示案之範嘴内。 137058.doc 200950433 圖5 A描繪一直接轉換接收器,其中若混合器具有電流輸 出,則全差動轉換阻抗放大器(TIA)ITIA510及QTIA 520分 別耦合至I混合器110及Q混合器120。TIA將該等混合器之 差動輸出電流轉換成差動電壓。每一 TIA具備一輸入,該 輸入用於接收一用於為全差動TIA之共模反饋(CMFB)電路 ' 設定一參考電壓之電壓VCM1或VCM2。一般技術者將認 ' 識到,CMFB電路經設計以驅動每一 TIA之共模電壓輸 出,使其接近於由參考電壓VCM1或VCM2設定之位準。 © 在一例示性實施例中,藉由偏移校準控制器200在施加 至ΙΤΙΑ 510之共模電壓VCM1與施加至QTIA 520之共模電 壓VCM2之間引入偏移。由偏移校準控制器200產生之電壓 VI及VQ可對應於電壓VCM1或VCM2。藉由在電壓VCM1 與VCM2之間引入有意偏移,可校正I頻道與Q頻道之間的 失配。 一般技術者將認識到,根據本揭示案,可通常在存在於 I及Q頻道中之任何對應的共模偏電壓之間引入偏移。舉例 而言,圖5Β描繪用於直接轉換接收器之以電壓為基礎之架 構,其中轉換阻抗(Gm)級在每一混合器之前,其後為電壓 放大(Αν)級。圖5C描繪用於圖5B之架構之例示性電路之一 部分,其中圖5Β之Gm級550、560經實施為具有電阻性負 載RL之簡單差動對。一般技術者將認識到,圖5C中之Gm 級550、560之差動輸出的共模電壓可由若干因素中之任一 者控制,該等因素包括電阻值RL、電晶體Ml、M2之大小 及/或偏電流IB之值。根據本揭示案,可在接收器之I頻道 137058.doc -15- 200950433 與Q頻道之間於此等因素中之任一者中引入偏移,以對混 合器不平衡進行校正。 或者,可使用諸如圖5D中對於Gm級所描繪之方案來直 接控制用於任一頻道之共模偏電壓。在圖5D中,參考電壓 VREFI可經由反饋放大器ACM來設定用於I混合器之Gm級 輸出之共模電壓。類似地,參考電壓VREFQ可設定Q混合 器(未圖示)之對應Gm級輸出之共模電壓。藉由在VREFI與 VREFQ之間引入偏移’可應用本揭示案之原理。 在一例示性實施例中,可將根據本揭示案之用於在I混 合器與Q混合器之閘極及基體之間施加偏壓偏移之技術與 根據2007年9月28日申請之名為”用於被動混合器之偏移校 正(Offset correction for passive mixers)"之美國專利申請案 第11/864,3 10號的揭示内容之用於在每一混合器之一差動 對之個別電晶體之間施加偏壓偏移的技術相結合,該案已 讓與給本申請案之受讓人,且該案至内容因此以引用之方 式全部併入本文中。舉例而言,圖6描繪一例示性實施 例,其中將單獨的閘極偏電壓Vgatell及VgateI2提供至I混 合器,且將單獨的閘極偏電壓VgateQl及VgateQ2提供至Q 混合器。圖6A接著描繪一通用校準控制器600,其可調整I 混合器與Q混合器之間的共模偏移及每一混合器之差動對 中之電晶體Ml、M4與M2、M3之間的差動偏移兩者。 一般技術者將認識到,可施加另外的閘極電壓(未圖示) 以單獨地偏壓圖6中之每一混合器中之電晶體Ml至M4中之 每一者。 137058.doc -16- 200950433 圖7描繪一直接轉換接收器之例示性實施例,其中使每 一頻道之閘極偏電壓、基體偏電壓及共模參考電壓全部可 由偏移校準控制器2〇〇調整。在此例示性實施例中,信號 VI及VQ為複合信號,其各包含每頻道一個以上控制電 壓。 般技術者將認識到,一般而言,每一信號乂丨及/或 . 可為複合信號,其含有上文所揭示之用於調整用於一頻道 之偏壓的偏電壓中之—些或全部。在-例示性實施例中, 用於該等頻道#之—者之偏電壓巾之—些或全部可為固定 的(亦即,不可調整的)’而可使得用於其他頻道之對應偏 電壓可經由偏移校準控制器2〇〇調整。預期該等例示性實 施例在本揭示案之範_内。 上文已揭示用於將偏壓偏移提供至信號路徑中之元 件的技術。下文中進一步揭示用於調整偏壓偏移以減少頻 道中之I-Q失配的技術。 ❹圖8描繪根據本揭示案之收發器裝置之例示性實施例, 其中將ADC—I 150及ADC一Q 160之數位輸出信號供應 至基頻處理器800。基頻處理器800量測數位信號之一 •或多個特性’且基頻處理器8〇〇耦合至偏移校準控制器 200。基於基頻處理器8〇〇所測得之I及Q信號之特性,偏移 校準控制器200產生控制電壓…及VQ。 在一例示性實施例中,偏移校準控制器200可設定電壓 VI及VQ以最小化如基頻處理器800自信號所測得的接 收器之殘餘邊帶(RSB)。 137058.doc -17· 200950433 在一例示性實施例(諸如,圖6A中所描繪之實施例)中, 通用偏移校準控制器_可一起最佳化接收器之rsb及二 階輸入截點(IIP2)。一般技術者將能夠基於本申請案之揭 二内令及本文中先前參考之名為”用於被動混合器之偏移 校正(〇ffset c〇rrecti〇n f〇r㈣如mixers)”之美國專利申請 案第1 1/864,31〇號的揭示内容來推導出該等最佳化方案。 在圖8中,天線820耦合至天線連接器84〇。天線82〇產生 差號ρ/η ’該信號耗合至雙工器請。雙工器可經 ’且態以將天線連接器84G麵合至接收鏈(rx)㈣或傳輸鍵 (TX)8 1 〇 〇 為了為達成校準目的而控制到達接收器之輸入信號 RF_INp/RF_INn ’可經由天線連接器請將受控輸入信號 供應至接收器。或者,傳輸器(τχ)81〇可產生受控信號, 且雙工器830可經由殘軸合而將τχ輸出耦合至rx輸入。 參 或者’在-架構(未圖示)中,在校準階段期間可將由τχ 810產生之受控信號直接耦合至Rx輸入(亦即,繞過雙工器 )在例不實施_巾,受控輸入信號可包含單一參 考載頻調。 圖9描繪由偏移校準控制器200實施之用於校準偏電壓VI 及一Q、最!化如基頻處理器则所測得之的演算法之 例丁 f生實施例。在圖9中’校準階段在步驟卿中以選擇電 麼VI、VQ之初始值而開始。在步驟刚中,亦經由上文論 述之該等技術中之—參办时 者來將輸入信號RF_INp&RF INn提 供至接收器。 ~ 137058.doc -18· 200950433 在步驟910中,可由基頻處理器800量測並記錄對應於選 定之VI、VQ之信號丨及卩的一或多個參數。在一例示性實 施例中,所關心參數可為信號q中之測得殘餘邊帶 (RSB)。在替代例示性實施例中,該(等)所關心參數可為 可受到由偏移校準控制器200產生之電壓VI、VQ影響的任 何(若干)參數。 在步驟920中,該演算法判定是否已達到VI、vq之最終 偏壓設定。若未達到,則在步驟930中可使VI、VQ提高至 下一候選VI、VQ設定。該演算法接著返回至步驟91〇,在 步驟910中可量測對應於該等新的vi、Vq之所關心參數。 一旦在步驟920中已達到最終VI、Vq設定,該演算法即進 行至步驟940。 以此方式,藉由步進通過候選VI、VQ設定,可在VI、 VQ設定之適當範圍内掃描在步驟91 〇中測得之所關心參 數。在已掃描適當範圍之後,在步驟94〇識別對應於所關 心參數之最佳值之VI、VQ設定。在一例示性實施例中’ 可識別對應於信號I、Q中之最低RSB之該或該等設定。 在步驟950中’由偏移校準控制器2〇〇選擇在步驟94〇中 所識別之VI、VQ s免定且將其應用於圖8中之接收器之I及q 頻道。 雖然已在上文描述用於判定最佳VI、vb設定之特定演 算法,但一般技術者將認識到,可應用其他用於掃過校準 設定以判疋隶佳议疋之演算法。舉例而言,可利用本文中 先前參考之名為π用於被動混合器之偏移校正(〇ffset 137058.doc •19- 200950433 conation for passive mixers)"之美國專利申請案第 11/864,310號中所揭示的校準演算法。 Λ 應注意,亦可應用本文中所揭示之校準技術以最佳化除 了明確描述之參數之外的任何其他所關心參數諸如任一 、混合器之振幅或相位增益。亦預期該等例示性實施例在本 揭不案之範脅内。 ’ 在—例示性實施例中,當輸人至LNA之信號RFp/RFn為 已知時,可執行圖9中所描述之校準階段。舉例而言,可 β 纟發f之前對晶片進行測試時在卫廠完成校準。或者,可 如下在常規操作期間完成校準。在支援全雙工(亦即,藉 由單一無線電進行之同時傳輸及接收)之情況下,圖8中之 TX 810可傳輸一信號’該信號經由雙工器請之殘餘耦合 而耦合至RX 850。應注意’ 丁^810可以適當高之功率位準 進行傳輸以克服由(例如)雙工器83〇及/或τχ/κχ濾波器(未 圖示)引起之在傳輸路徑與接收路徑之間的任何衰減。 驗 在一例不性實施例中,偏移校準控制器2〇〇可包含用於 實施圖9中所描述之步驟的處理器。指導該處理器執行該 等步驟之程式碼可儲存於可由該處理器存取之任何媒體 (諸如RAM或R〇M)中。偏移校準控制器200亦可包含用於 基於處理圖9之步驟之結果來產生電壓VI、Vq的電路,其 包括數位類比轉換電路。本文中稱後參看圖u及圖12來描 述該轉換電路。 圖10描繪一例示性實施例,其中應用本文中所揭示之技 術以對傳輸器裝置中CQ失配進行校正。在圖1〇中,⑽ 137058.doc -20- 200950433 合器HO及Q混合器120接受由低通遽波器麵及讀予以 遽波之基頻輸入信號BBj(同相)及BB—Q(正交相)。混合器 110、120藉由乘以局部振盪器信號l〇—rl〇—q來將基頻 信號調變至較高頻率。經轉換之信號被輸入至可變增益放 大器(VGA)1_,VGA職之輸出輛合至功率放a|| (PA)1030 。 • 在一例示性實施例中,偏移校準控制器200可根據本揭 示案之技術來產生偏電壓VI及VQ以針對Ι-Q失配而校準混 合器110、120。應注意,可應用本文中關於偏壓接收器中 之I或Q混合器所描述之所有技術以偏壓傳輸器中之jSq混 ° ^ 再者 般技術者將還識到,一些例示性實施例可 不同於圖10中所展示而劃分電路塊之功能性,例如,lpf 1000、1010可併入於混合器11()、120之功能性中。預期該 等例示性實施例在本揭示案之範疇内。 在一例示性實施例中,為執行VI及VQ之校準,可由,,感 ❹ 應迴路”(未圖示)量測PA輸出之RSB以將殘餘邊帶自RF降 頻轉換至基頻。可使用ADC來數位化經降頻轉換之尺犯, 且使用基頻處理器來處理經降頻轉換之RSB,以調整偏移 校準控制器。在一例示性實施例中,可使用圖8中所展示 之架構在"回送模式,,期間完成TX校準,其中TX輸出係直 接耦合至RX輸入而非耦合至天線。 一般技術者將認識到,本文中所揭示之技術無需應用於 本文中明確描述之傳輸器及接收器組態。實情為,該等技 術可應用於利用I及Q混合器、ΤΙA及/或Gm模組之任何通 137058.doc -21 - 200950433 信裝置。預期該等例示性實施例在本揭示案之範疇内。 在本揭示案之一另外的態樣中,提供在單一基準電壓及 一偏移的情況下用於偏移校準控制器2〇〇產生電壓^及乂〇 之技術。圖11展示利用雙向電流數位類比轉換器(dac)來 產生電壓VI及VQ之電壓及電壓偏移產生器之一例示性實 施例。在圖11中,將數位基準電壓VI(數位)提供至電壓 0八(3110〇。電壓〇入€11〇〇輸出對應的類比電壓乂1(類 比)。在一例示性實施例中,電壓DAC 11〇〇可為由複數個 開關中之一者選擇性地分接之簡單電阻器鏈。將電壓dac 1100之輸出耦合至緩衝器111〇。在一例示性實施例中,可 由圖2中之偏移校準控制器200供應緩衝器111〇之輸出作為 控制電壓VI。 同樣在圖11中,將數位偏移電壓〇ffset(數位)提供至雙 向電流數位類比轉換器(DAC) 1140。電流DAC 1140輸出具 有振幅Offset(類比)之類比電流Idac。在節點A處,對應於 _ 電流DAC 1140之輸出,電壓如下: VA=VI(類比)+〇ffset(類比; 其中R為可由範圍控制器1120調整之可變電阻。在一例 示性實施例中,R係可藉由規定2位元之數位控制信號(未 圖示)而在四個不同值間選擇的。 在所展示之例示性實施例中’電流Dac 1140為可供應 電流且吸收電流之雙向電流DAC。對於對應於正值之 Offset(數位)之值,DAC 114〇可供應電流,而對於對應於 137058.doc •22· 200950433 負值之Offset(數位)之值,DAC 1140可吸收電流,或反之 亦然。以此方式,視〇ffset(數位)之經程式化符號而定, 可產生比基準電壓VI高或低之電壓VA。 在一例示性實施例中’可由圖2中之偏移校準控制器2〇〇 供應電壓VA作為控制電壓VQ(類比)。 般技術者將認識到,在替代例示性實施例中,可將 VQ作為基準電壓,且將偏移施加至vq以產生vi。在其他 例示性實施例中,如前文所揭示,VI或VQ可包含複數個 ® 控制電壓’該等控制電壓中之任一者或全部可使用圖^中 所展示之技術來產生。預期該等例示性實施例在本揭示案 之範疇内。 圖12描繪利用單向電流DAC 1240來產生電壓VI及VQ之 電壓及電壓偏移產生器之例示性實施例。在圖丨2中,單向 電流DAC 1240供源具有振幅〇ffset(類比)之電流Idac^一 般技術者將認識到’在替代例示性實施例中(未圖示),在 _ 對圖12之電路之適當修改後’電流dac 1240可吸收而非 供源電流。 在圖12中’將基準電壓vbase(數位)供應至電壓DAC 1100。視開關SI、S2、S3、S4、S5、S6之組態而定,將電 壓DAC 1100之輸出電壓vbase(類比)耦合至緩衝器1200或 緩衝器1210。 在VX較咼且VXB較低的第一組態中,閉合§ 1、S2、 S5,且斷開S3、S4、S6。在此組態中,電壓daC 1100之 輸出係耦合至緩衝器1200之輸入,且VA等於vbase(類 137058.doc -23- 200950433 比)。由電流DAC 1240供源之電流IDAC自節點D流過開關S5 且流至緩衝器1200之輸出。節點D處之電壓VD因此由下式 給出: VD=Vbase(類比)+ Offset(類比)*R ; . 其中R為如先前所描述之可由範圍控制器1120組態之可 變電阻。VD經由開關S2而耦合至緩衝器1210之輸入,且 緩衝器1210之輸出電壓VB等於VD。因此: 〇 VB=VA+Offset(類比)*R。(第一組態) 在VXB較高且VX較低的第二組態中,斷開SI、S2、 S5,且閉合S3、S4、S6。在此組態中,電壓DAC 1100之 輸出係耦合至緩衝器1210之輸入,且VB等於Vbase(類 比)。由電流DAC 1240供源之電流IDAC自節點D流過開關S6 且流至緩衝器1210之輸出。節點D處之電壓VD因此由下式 給出: φ VD=VB + Offset(類比)*R。 VD經由開關S4而耦合至緩衝器1200之輸入,且緩衝器 1200之輸出電壓VA等於VD。在此狀況下: . VA=VB + Offset(類比)*R。(第二組態) 由此可見,在第一組態中,VB比VA高出值Offset(類 比)*R,而在第二組態中,VA比VB高出Offset(類比)*R。 在一例示性實施例中,由圖2中之偏移校準控制器200產 生之電壓VI及VQ可對應於圖12中之電壓VA及VB。在此例 137058.doc • 24- 200950433 示性實施例中’電壓VI及VQ可由Vbase(數位)、〇ffset(數 位)、可變電阻R及經由控制電壓VX及VXB對開關之組態 來規定。 一般技術者將理解,可使用各種不同技術及技藝中之任 一者來表示資訊及信號。舉例而言,可由電壓、電流、電 磁波、磁場或磁粒子、光場或光粒子,或其任何組合來表 示貫穿上文描述可參考之資料、指令、命令、資訊、信 號、位元、符號及碼片。
❹ 一般技術者將進一步瞭解,可將結合本文中所揭示之例 示性實施例而描述之各種說明性邏輯塊、模組、電路及演 算法步驟實施為電子硬體、電腦軟體,或兩者之組合。為 清楚說明硬體與軟體之此可互換性,上文已大體在:能性 方面描述各種說明性組件、塊、模組、電路及步驟。將該 功能性實施為硬體還是軟體取決於特定制及強加於整個 系統之設計約束。熟練技工可針對每—特定應用而以不同 方式實施所描述之功能性,但是該等實施決策不應被解釋 為會導致脫離本發明之例示性實施例之範疇。 結合本文中所揭示之例示性實施例而描述的各種說明性 邏輯塊、模組及電路可由诵用虚▲ 田逋用處理器、數位信號處理器 (DSP)、特殊應用積體電路 电峪(ASIC)、場可程式化閘陣列 (FPGA)或其他可程式化邏輯器件 離散閘或電晶體邏輯、 離散硬體組件或其經設計以勃分士 砟以執仃本文中所描述之功能之任 何組合來實施或執行。通用虛 通用慝理器可為微處理器,但在替 代實施例中,處理器可為任何習4 知的處理器、控制器、微 137058.doc -25- 200950433 控制器或狀態機。處理器亦可實施為計算器件之組合,例 如,一DSP與一微處理器之組合、複數個微處理器、結合 一DSP核心之一或多個微處理器,或任何其他此種組態。 結合本文中所揭示之例示性實施例而描述之方法或演算 法之步驟可直接體現於硬體中、由處理器執行之軟體模組 中,或兩者之組合中。軟體模組可駐留於隨機存取記憶體 (RAM)、快閃記憶體、唯讀記憶體(ROM)、電可程式化 ROM(eprom)、電可擦可程式化ROM(EEpR〇M)、暫存 器、硬碟、抽取式碟、CD-R0M或此項技術中已知之任何 其他形式之儲存媒體中。將例示性儲存媒體耦合至處理 器,使得處理器可自儲存媒體讀取資訊並將資訊寫入至儲 存媒體。在替代實施例中,儲存媒體可與處理器成一體。 處理器及儲存媒體可駐留於ASIC中。ASIC可駐留於使用 者終端機中。在替代實施例中,處理器及儲存媒體可作為 離散組件而駐留於使用者終端機中。 在一或多個例示性實施例中,所描述之功能可以硬體、 軟體、韌鱧或其任何組合來實施。若以軟體來實施,則功 能可作為一或多個指令或程式碼而儲存於電腦可讀媒體上 或經由電腦可讀媒體而傳輸。電腦可讀媒體包括電腦儲存 媒體及通信媒體兩者,其包括促進電腦程式自一處轉移至 另一處之任何媒體◦儲存媒體可為可由電腦存取之任何可 用媒體。作為實例且非限制,該等電腦可讀媒體可包含 RAM、ROM、EEPROM、CD-ROM或其他光碟儲存器、磁 碟儲存器或其他磁性儲存器件,或可用來載運或儲存呈指 137058.doc 26· 200950433 令或資料結構之形式的所要程式碼且可由電腦存取的任何 其他媒體。再者,可適當地將任何連接稱為電腦可讀媒 體。舉例而言,若使用同軸電纜、光纖電纜、雙絞線、數 位用戶線(DSL),或諸如紅外、無線電及微波之無線技術 自網站、伺服器或其他遠端源傳輸軟體,則同軸電纜、光 纖電纜、雙絞線、DSL,或諸如紅外、無線電及微波之無 線技術包括於媒體之定義中。如本文中所用,磁碟及光碟 包括緊密光碟(CD)、雷射光碟、光學碟片、數位通用光碟 (DVD)、軟性磁碟及藍光光碟,其中磁碟通常以磁性方式 再生資料’而光碟則用雷射以光學方式再生資料。上述各 物之組合亦應包括於電腦可讀媒體之範疇内。 提供所揭示之例示性實施例之先前描述以使熟習此項技 術者能夠製造或使用本發明。熟習此項技術者將易於瞭解 對此等例示性實施例之各種修改,且本文中所界定之一般 原理可在不脫離本揭示案之精神或範疇的情況下應用於其 他例示性實施例。因此’本發明並不欲限於本文所展示之 例不性實施例,而應符合與本文所揭示之原理及新穎特徵 一致的最廣泛範疇。 【圖式簡單說明】 圖1描緣用於通信系統之先前技術接收器之一例示性實 施例。 圖2描繪圖1中所展示之接收器之一例示性實施例,其中 額外偏移校準控制器2〇〇產生用以偏壓I混合器n0之一控 制電壓或一組控制電壓VI及用以偏壓Q混合器12〇之一控制 137058.doc •27· 200950433 電壓或一組控制電壓VQ。 圖3 A描繪圖2中所展示之I混合器110之一例示性實施 例,其中施加控制電壓VI以偏壓電晶體Ml、M2、M3、 M4之閘極。 圖3B描繪圖2之接收器之一例示性實施例,其中偏移校 準控制器200產生電壓VI=Vgatel,如參看圖3A所描述而將 其作為Vgate供應至I混合器110之電晶體之閘極。 圖3C描繪圖2中所展示之I混合器110之一替代例示性實 施例,其中施加控制電壓VI以偏壓電晶體Ml、M2、M3、 M4之基體(或主體)。 圖3D描繪圖2之接收器之一例示性實施例,其中偏移校 準控制器200產生電壓VI=Vbulkl以如參看圖3C所描述而偏 壓I混合器110之電晶體之主體。 圖4描繪一可根據本揭示案之技術而組態之用於I頻道之 主動混合器的一例示性實施例。 圖5A描繪一直接轉換接收器,其中全差動轉換阻抗放大 器(TIA)ITIA 510及QTIA 520分別耦合至I混合器110及〇混 合器120。 圖5B描繪一用於直接轉換接收器之以電壓為基礎之架 構,其中轉換阻抗(Gm)級在每一混合器之前,其後為電壓 放大(Αν)級。 圖5C描繪用於圖5Β之架構的例示性電路之一部分,其 中圖5Β之Gm級550經實施為具有電阻性負載RL之簡單差 動對。 137058.doc -28- 200950433 圖5D描繪其中可直接控制Gm級輸出之共模偏電壓的方 案。 圖6描繪一例示性實施例’其中將單獨的閘極偏電壓 Vgatell及VgateI2提供至I混合器,且將單獨的閘極偏電壓 VgateQl及VgateQ2提供至Q混合器。 圖6A描繪一通用混合器校準控制器600,其可調整Γ混合 器與Q混合器之間的淨偏移及每一混合器之差動對中之電 晶體Ml、Μ4與M2、M3之間的偏移兩者。 圖7描繪直接轉換接收器之一例示性實施例,其中使每 一混合器之閘極偏電壓、基體偏電壓及共模參考電壓均可 由偏移校準控制器200調整。 圖8描繪根據本揭示案之收發器裝置之一例示性實施 例,其中將ADC_I 150及ADC_Q 160之數位輸出信號 供應至基頻處理器800。 圖9描繪由偏移校準控制器200實施之用於校準偏電壓乂工 及VQ以最小化如基頻處理器800所測得之rsb的之演算法 的一例示性實施例。 圖10描繪一例示性實施例,其中應用本文中所揭示之技 術以對傳輸器裝置中之I-Q失配進行校正。 圖11展示一利用雙向電流數位類比轉換器(DAC)來產生 電壓VI及VQ之電壓及電壓偏移產生器之一例示性實施 例。 圖12描繪一利用單向電流DAC之電壓及電壓偏移產生器 之一例示性實施例。 137058.doc -29- 200950433 【主要元件符號說明】 100 低雜訊放大器(LNA) 110 I混合器 120 Q混合器 130 低通濾波器/LPF_I 140 低通濾波器/LPF_Q 150 類比數位轉換器/ADC_I 160 類比數位轉換器/ADC_Q β 200 偏移校準控制器 510 全差動轉換阻抗放大器(TIA)ITIA 520 全差動轉換阻抗放大器(TIA)QTI A 550 Gm級 560 Gm級 600 通用校準控制器 800 基頻處理器 810 傳輸鏈/傳輸器 820 天線 830 雙工器 840 天線連接器 850 接收鏈 1000 低通濾波器/LPF 1010 低通濾波器/LPF 1020 可變增益放大器(VGA) 1030 功率放大器(PA) 137058.doc -30- 200950433 1100 電壓DAC 1110 緩衝器 1120 範圍控制器 1130 電阻 1140 雙向電流數位類比轉換器(DAC) 1200 緩衝器 * 1210 緩衝器 1240 單向電流DAC ® ACM 反饋放大器 Αν 電壓放大級 BB_I 基頻輸入信號(同相) bb_q 基頻輸入信號(正交相) Cl 耦合電容器 C2 耦合電容器 Idac 類比電流 Ioutn 差動輸出電流 Ioutp 差動輸出電流 LO_I 局部振盪器信號 LO—In 差動同相局部振盪器信號 LO_Ip 差動同相局部振盪器信號 LO_Q 局部振盪器信號 LO_Qn 差動正交局部振盪器信號 LO_Qp 差動正交局部振盪器信號 Ml 電晶體 137058.doc •31- 200950433
M2 電晶體 M3 電晶體 M4 電晶體 M5 偏壓電晶體 M6 偏壓電晶體 R1 電阻器 R2 電阻器 RFInp 輸入信號 RF_INn 輸入信號 RFn 差動RF信號 RFp 差動RF信號 RL 電阻性負載 SI 開關 S2 開關 S3 開關 S4 開關 S5 開關 S6 開關 VA 電壓 Vbase 基準電壓/輸出電壓 VBIASQ 閘極偏壓 VBIASI 閘極偏壓 Vbulkl 電壓 Vbulk2 電壓 137058.doc -32- 200950433
VCMl 共模電壓 VCM2 共模電壓 Vgate 間極偏電壓 Vgatel 1 閘極偏電壓 VgateI2 閘極偏電壓 VgateQ 1 閘極偏電壓 VgateQ2 閘極偏電壓 VI 偏電壓/閘極偏壓 VQ 偏電壓/閘極偏壓 VREFI 參考電壓
137058.doc 33-

Claims (1)

  1. 200950433 十、申請專利範圍: 1. 一種裝置,其包含: 同相(I)信號路徑及一正交(Q)信號路徑,該I信號路 徑具有至少一I偏電壓或I偏電流,且該Q信號路徑具有至 少一對應之Q偏電壓或Q偏電流;及 偏移校準控制器,其用於控制該I偏電壓、該I偏電 流、該Q偏電壓或該q偏電流中之至少一者,使得該I偏 電壓或該I偏電流中之至少一者具有一不同於該Q偏電壓 春或該Q偏電流中之一對應者之值。 2. 如請求項丨之裝置,該裝置包含一通信接收器。 3_如請求項1之裝置,該裝置包含一通信傳輸器。 4.如请求項1之裝置,該丨信號路徑及該q信號路徑包含對 應之I混合器及q混合器’該至少一 I偏電壓或1偏電流包 含該I混合器之一偏電壓或電流,且該至少一Q偏電壓或 Q偏電流包含該Q混合器之一偏電壓或電流。 _ 5.如請求項4之裝置,每一混合器包含至少一差動對,該工 偏電壓、該I偏電流、該Q偏電壓或該Q偏電流中之該至 少一者包含該混合器之該至少一差動對之一第一閘極偏 電壓。 6.如請求項5之裝置,該I偏電壓、該〗偏電流、該Q偏電壓 或該Q偏電流中之該至少一者進一步包含該混合器之該 至少一差動對之一第二閘極偏電壓,該第一及該第二閘 極偏電壓分別耦合至一單一差動對之第一及第二電晶 體,該偏移校準控制器進一步經組態以在該第一閘極偏 137058.doc 200950433 電壓與該第二閘極偏電壓之間提供一偏移。 7·如請求項6之裝置,該I偏電壓、該I偏電流、該Q偏電壓 或該Q偏電流中之該至少一者進一步包含該混合器之該 至少一差動對之一基體偏電壓。 8_如請求項4之裝置,該I偏電壓、該I偏電流、該Q偏電壓 或該Q偏電流中之該至少一者包含該混合器之該至少一 • 差動對之一主體偏電壓。 9.如請求項5之裝置,每一混合器為一被動混合器。 零 10.如請求項5之裝置,每一混合器為一主動混合器。 11·如請求項4之裝置,每一混合器為一主動混合器,每一 主動混合器包含至少一偏壓電晶體,該I偏電壓、該I偏 電流、該Q偏電壓或該Q偏電流中之該至少一者包含一與 該至少一偏壓電晶體相關聯之偏電流。 12. 如請求項1之裝置,該I信號路徑及該q信號路徑包含對 應之I混合器及Q混合器,該I信號路徑及該Q信號路徑進 ❹ 一步包含分別耦合至該I混合器及該Q混合器之輸出的對 應之I及Q轉換阻抗放大器(TIA),該至少一I偏電壓或I偏 電流包含該I TIA之一偏電壓,且該至少一Q偏電壓或Q ’ 偏電流包含該Q TIA之一偏電壓。 13. 如請求項12之裝置,該I TIA之該偏電壓包含該I TIA之 一共模輸出電壓,該Q TIA之該偏電壓包含該Q TIA之一 共模輸出電壓。 14. 如請求項1之裝置,該丨信號路徑及該Q信號路徑包含對 應之I混合器及Q混合器,該I信號路徑及該Q信號路徑進 137058.doc 200950433 一步包含分別耦合至該I混合器及該Q混合器之輸入的對 應之I及Q Gm放大器,該至少一 I偏電壓或I偏電流包含 該I Gm放大器之一偏電壓,且該至少一 q偏電壓或q偏電 流包含該Q Gm放大器之一偏電壓。 15. 16. e 17. 18. 如請求項14之裝置,該I Gm放大器之該偏電壓包含該工 Gm放大器之一共模輸出電壓,該q Gm放大器之該偏電 壓包含該Q Gm放大器之一共模輸出電壓。 如請求項1之裝置,其進一步包含一處理器,該處理器 經組態以量測分別耦合至該I信號路徑及該Q信號路徑之 輸出之I及Q輸入信號’該處理器進一步經組態以基於該 等測得之I及Q輸入信號來調整該偏移校準控制器之輸出 信號。 如請求項16之裝置’該處理器進一步經組態以基於一自 該等I及Q輸入信號所測得之殘餘邊帶來調整該偏移校準 控制器之該等輸出信號。 如請求項1之裝置,該偏移校準控制器包含一用於將兩 個用數位方式規定之電壓轉換成兩個類比電壓之轉換模 組,該至少兩個用數位方式規定之電壓包含一第一數位 k號及一第二數位信號,該等對應之類比電壓係產生於 一第一輸出節點及一第二輸出節點處,該轉換模組包 含: 一電壓數位類比轉換器,其用於將該第一數位信號轉 換成一第一類比電壓; 一單向電流數位類比轉換器,其用於在一電流節點處 137058.doc •3- 200950433 位信號轉換成-第二類比電流; 屢經由該,其在接料將該第-類比電 :第-輪出節點及—電阻輕合至該電流節點·及 懸由:Γ:出ί:及該等開關接通時將該第-類比電 …求恢:=::::合至_ 第—緩衝器,其在該等第一 比電壓耦合至該第-輸出節點; 一第二緩衝器,其在該等第二 比電壓耦合至該第二輸出節點。
    開關接通時將該第—類 及 開關接通時將該第一類 :长項18之裝置’該第一輸出節點處之該電壓係由該 至,丨校準控制器提供作為該j偏電壓或該j偏電流中之該 、 且該第一輸出知點處之該電壓係由該偏移校 控制器提供作為該Q偏電壓或該Q偏電流中之該對應 β 月求項18之裝置,該電阻係可回應於一控制信號而 整的》 如明求項18之裝置,其中該電壓數位類比轉換器包含一 電阻器鏈。 23·種用於減少一通信裝置中之同相(I)信號路徑與正交 (Q)信號路徑之間的失配之方法,該方法包含: 在一用於該I信號路徑之一元件之偏壓與一用於該Q信 號路徑之一元件之偏壓之間施加一偏移。 24.如請求項23之方法,該通信裝置包含一接收器。 137058.doc 200950433 25. 如請求項23之方法,該通信裝置包含一傳輸器,該傳輸 器包含該I信號路徑及該Q信號路徑。 26. 如請求項23之方法,該I信號路徑及該Q信號路徑包含對 應之I混合器及Q混合器,該施加一偏移包含在該I混合器 中之一電晶體與該Q混合器中之一對應電晶體之間施加 一偏移。 27. 如請求項26之方法,該施加一偏移包含在該I混合器中之 該電晶體之閘極與該Q混合器中之該對應電晶體之閘極 之間施加一偏移。 28·如請求項26之方法,其進一步包含: 在該I混合器中之一第一電晶體與該I混合器中之一第 二電晶體之間施加一偏壓偏移,該第一電晶體及該第二 電晶體形成一差動對。 29. 如請求項26之方法,該施加一偏移包含在該I混合器中之 該電晶體之主體與該Q混合器中之該對應電晶體之主體 之間施加一偏移。 30. 如請求項27之方法,該施加一偏移進一步包含在該I混合 器中之該電晶體之該主體與該Q混合器中之該對應電晶 體之該主體之間施加一偏移。 3 1 ·如請求項26之方法,每一混合器為一被動混合器。 32. 如請求項26之方法,每一混合器為一主動混合器。 33. 如請求項26之方法,每一混合器為一主動混合器,每一 主動混合器包含至少一偏壓電晶體,該施加一偏移包含 在與該I混合器中之該至少一偏壓電晶體及該Q混合器中 137058.doc -5- 200950433 34. 之該至少一偏壓電晶體相關聯之偏電流之間施加一偏 移。 如請求項26之方法,該I信號路徑及該Q信號路徑包含對 應之I混合器及Q混合器,該I信號路徑及該Q信號路徑進 一步包含分別耦合至該I混合器及該Q混合器之輸出的對 應之I及Q轉換阻抗放大器(ΤΙΑ),該施加一偏移包含在該 I ΤΙΑ之一偏電壓與該Q ΤΙΑ之一對應偏電壓之間施加一 偏移。 35. 如請求項34之方法,該I TIA之該偏電壓包含該I TIA之 一共模輸出電壓,該Q ΤΙΑ之該偏電壓包含該Q ΤΙΑ之一 共模輸出電壓。 36. 如請求項23之方法,該I信號路徑及該Q信號路徑包含對 應之I混合器及Q混合器,該I信號路徑及該Q信號路徑進 一步包含分別耦合至該I混合器及該Q混合器之輸入的對 應之I及Q Gm放大器,該施加一偏移包含在該I Gm放大 器之一偏電壓與該Q Gm放大器之一對應偏電壓之間施加 一偏移。 37. 如請求項36之方法,該I Gm放大器之該偏電壓包含該I Gm放大器之一共模輸出電壓,該Q Gm放大器之該偏電 壓包含該Q Gm放大器之一共模輸出電壓。 38.如請求項26之方法,該通信裝置包含一接收器,該接收 器包含該I信號路徑及該Q信號路徑,該方法進一步包 含: 量測分別耗合至該I混合器及該Q混合器之該等輸出之 137058.doc -6- 200950433 I及Q輸入信號; 基於該等測得之!及Q輸入信號來調整該所施加之偏 移。 39·如4求項38之方法,該調整該所施加之偏移包含基於一 自該等丨及9輸人信號所測得之殘餘邊帶來調整該所施加 之偏移。 40.如请求項38之方法,其進一步包含: 將一受控輸入信號供應至該接收器之輸入。 〇 41·如請求項40之方法,該通信裝置進一步包含一傳輸器及 一雙工器’該供應一受控輸入信號包含: 使用該傳輸器來傳輸一受控輸入信號;及 經由該雙工器將該經傳輸之受控輸入信號耦合至該接 收器之該輸入。 42. 如请求項38之方法,其進一步包含: 在一用於該I信號路徑之一元件之偏壓與一用於該Q信 _ 號路徑之一元件之偏壓之間施加複數個候選偏移;及 針對所施加之該複數個候選偏移中之每一者而量測耦 合至該I混合器及該Q混合器之該等輸出之I及Q輸入信 號。 43. 如請求項42之方法’該基於該等測得之輸入信號來 調整該所施加之偏移包含施加與一自該等測得之I及Q輸 入信號計算出之最低殘餘邊帶相關聯的候選偏移。 44·如請求項23之方法’該通信裝置包含一傳輸器,該傳輸 器包含該I信號路徑及該Q信號路徑,該I信號路徑包含一 137058.doc 200950433 I混口器且该Q信號路徑包含一 q混合器,該方法進一步 包含: 將一參考1信號施加至該I混合器之-輸入; 將-參考Q信號施加至該卩混合器之—輸入; 量測由該傳輸器傳輸之該㈣之H及 基於該量測由該傳輸器傳輸之該信號之該參數來調整 該所施加之偏移。 45. 46. ❹47 48. 49. 如请求項44之方法’由該傳輸器傳輸之該信號之該參數 為一殘餘邊帶》 如π求項45之方法,該通信裝置進一步包含一雙工器及 一接收器’該量測由該傳輸器傳輸之該信號之該參數包 含經由該雙工器將由該傳輸器傳輸之該信號耦合至該接 收器之該輸入’該調整該所施加之偏移包含在用於該I混 合器之一偏壓元件與用於該Q混合器之一偏壓元件之間 施加一與該測得之經傳輸信號之一最低殘餘邊帶相關聯 的偏移。 一種裝置,其包含: 一同相(I)信號路徑及一正交(Q)信號路徑;及 用於在一用於該I信號路徑之一元件之偏壓與一用於該 Q信號路徑之一元件之偏壓之間施加一偏移的構件。 如請求項47之裝置,其進一步包含: 用於判定一將施加之最佳偏移的構件。 如請求項48之裝置,其進一步包含用於產生一用於該 號路徑之一元件之偏電壓及一用於該Q信號路徑之一元 137058.doc 200950433 件之偏電壓的構件。 50· —種用於規定在一通信裝置中將被施加於一I信號路徑之 一元件與一對應之Q信號路徑之一元件之間的一偏移的 電腦程式產品,該產品包含: 電腦可讀媒體,其包含: 用於使一電腦量測分別耦合至該I信號路徑及該Q信號 路徑之輸出之I及q輸入信號的程式碼;及 用於使一電腦基於該等測得之I及Q輸入信號來調整該 所施加之偏移的程式瑪。 51. 如請求項50之電腦程式產品,用於使一電腦基於該等測 得之I及Q輸入信號來調整該所施加之偏移的該程式碼包 含: 用於使一電腦基於一自該等I及Q輸入信號所測得之殘 餘邊帶來調整該所施加之偏移的程式碼。 52. 如相求項51之電腦程式產品’該通信裝置包含一傳輸 器、一雙工器及一接收器,該產品進一步包含: 用於使一電腦使用該傳輸器來經由該雙工器將一受控 輸入信號傳輸至該接收器之輸入的程式碼。 53. 如請求項52之電腦程式產品,其進一步包含用於在一用 於該I彳5號路徑之一元件之偏壓與一用於該Q信號路徑之 一元件之偏壓之間施加複數個候選偏移的程式碼;及用 於針對所施加之該複數梱候選偏移中之每一者而量測柄 合至I混合器及Q混合器之輸出之丨及卩輸入信號的程式 碼。 137058.doc 200950433 54. —種用於將兩個用數位方式規定之電壓轉換成兩個類比 電壓之裝置,該兩個用數位方式規定之電壓包含一第一 數位信號及一第二數位信號,該兩個類比電壓係產生於 一第一輸出節點及一第二輸出節點處,該轉換模組包 含: 一電壓數位類比轉換器,其用於將該第一數位信號轉 換成一第一類比電壓; 參 一單向電流數位類比轉換器,其用於在一電流節點處 將該第二數位信號轉換成一第二類比電流; 55. 第一組開關,其在該等開關接通時將該第一類比電 壓、.、里由該第-輸出節點及一電阻而搞合至該電流節點;及 一第二組開關,其在該等開關接通時將該第一類比電 壓經由該第二輸出節點及一電阻而耦合至該電流節點。 如請求項54之裝置,其進一步包含: —第-緩衝器,纟在該等第一開關接通時將該第一類 比電壓耦合至該第一輸出節點;及 -第二緩衝器,其在該等第二開關接通時將該第一類 比電壓耦合至該第二輸出節點。 56. 如請求項54之裝置’該電阻係可回應於一控制信號而調 整的。 57·如請求項54之裝置,其中該電壓數位類比轉換器包含-電阻器鏈。 137058.doc
TW097149468A 2007-12-18 2008-12-18 I-Q mismatch calibration and method TW200950433A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1466207P 2007-12-18 2007-12-18
US12/259,178 US8615205B2 (en) 2007-12-18 2008-10-27 I-Q mismatch calibration and method

Publications (1)

Publication Number Publication Date
TW200950433A true TW200950433A (en) 2009-12-01

Family

ID=40753242

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097149468A TW200950433A (en) 2007-12-18 2008-12-18 I-Q mismatch calibration and method

Country Status (7)

Country Link
US (3) US8615205B2 (zh)
EP (2) EP2605464A1 (zh)
JP (2) JP2011507456A (zh)
KR (1) KR101147891B1 (zh)
CN (2) CN103209149A (zh)
TW (1) TW200950433A (zh)
WO (1) WO2009079441A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI481234B (zh) * 2013-04-16 2015-04-11 Inst Information Industry 具有同相-正交不平衡補償的接收機及其同相-正交不平衡補償方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8615205B2 (en) 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
US8970272B2 (en) 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
US8712357B2 (en) * 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8606193B2 (en) 2008-11-13 2013-12-10 Qualcomm Incorporated RF transceiver IC having internal loopback conductor for IP2 self test
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
WO2010151270A1 (en) * 2009-06-25 2010-12-29 Nanoamp Mobile, Inc. Even-order harmonics calibration
US8847638B2 (en) * 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
US8412143B2 (en) 2009-10-16 2013-04-02 Qualcomm, Incorporated Doubled balanced mixer with improved component matching
JP5334318B2 (ja) * 2009-11-30 2013-11-06 ルネサスエレクトロニクス株式会社 通信用半導体集積回路およびその動作方法
US9219596B2 (en) * 2010-06-03 2015-12-22 Broadcom Corporation Front end module with active tuning of a balancing network
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
TWI416899B (zh) * 2011-02-17 2013-11-21 Realtek Semiconductor Corp 校正通訊電路中同相/正交訊號間之不匹配的方法與裝置
CN102647373B (zh) * 2011-02-18 2015-01-28 瑞昱半导体股份有限公司 校正通信电路中同相/正交信号间的不匹配的方法与装置
JP5551663B2 (ja) * 2011-08-30 2014-07-16 旭化成エレクトロニクス株式会社 直接rf変調送信器
US8705605B1 (en) * 2011-11-03 2014-04-22 Altera Corporation Technique for providing loopback testing with single stage equalizer
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider
JPWO2013157177A1 (ja) * 2012-04-16 2015-12-21 パナソニックIpマネジメント株式会社 低歪みミキサ、およびこれを備えた無線受信機
US8868007B2 (en) * 2012-08-31 2014-10-21 Broadcom Corporation DC offset cancellation
US8787864B2 (en) * 2012-11-30 2014-07-22 Qualcomm Incorporated Receiver IIP2 analog calibration
US9065491B2 (en) * 2012-12-21 2015-06-23 Qualcomm Incorporated Adjusting phase imbalance between in-phase (I) and quadrature-phase (Q) signals
EP2779562B1 (en) * 2013-03-15 2018-12-26 BlackBerry Limited Reduction of second order distortion in real time
US8942656B2 (en) 2013-03-15 2015-01-27 Blackberry Limited Reduction of second order distortion in real time
DE102013104485A1 (de) 2013-05-02 2014-11-06 Infineon Technologies Ag Eine vorrichtung und ein verfahren zum bearbeiten eines empfangssignals und eine mischereinheit
US9136889B2 (en) * 2013-09-09 2015-09-15 Mstar Semiconductor, Inc. Mixer biasing for intermodulation distortion compensation
JP6230417B2 (ja) * 2013-12-27 2017-11-15 ルネサスエレクトロニクス株式会社 A/d変換回路および半導体集積回路
US9088471B1 (en) * 2014-02-19 2015-07-21 Qualcomm Incorporated Quadrature combining and adjusting
CN105187338B (zh) * 2014-05-30 2019-03-01 瑞昱半导体股份有限公司 通信系统校正方法及校正装置
US9484900B2 (en) * 2014-11-07 2016-11-01 Qualcomm Incorporated Digital-to-phase converter
US9577576B1 (en) * 2016-06-22 2017-02-21 Qualcomm Incorporated Biased passive mixer
TWI619355B (zh) * 2016-06-28 2018-03-21 瑞昱半導體股份有限公司 可依據外部振盪信號進行同相/正交相不匹配校正的接收電路
US10694405B2 (en) 2016-11-03 2020-06-23 Futurewei Technologies, Inc. Apparatus and method for setting a local oscillator duty ratio based on an image distortion level
US10063318B2 (en) * 2016-12-01 2018-08-28 Corning Optical Communications Wireless Ltd Combining uplink radio frequency (RF) communications signals in a remote unit in a wireless distribution system (WDS) using a differential mixer
US10469036B2 (en) * 2016-12-22 2019-11-05 Intel IP Corporation Receiver calibration using power amplifier noise
US10075174B1 (en) * 2017-06-22 2018-09-11 Globalfoundries Inc. Phase rotator apparatus
KR102055192B1 (ko) * 2017-08-25 2019-12-12 한밭대학교 산학협력단 직접 변환 송신기의 i/q 불균형 보상 장치 및 방법
US10958217B2 (en) * 2017-12-14 2021-03-23 U-Blox Ag Methods, circuits, and apparatus for calibrating an in-phase and quadrature imbalance
JP6771852B2 (ja) * 2018-06-20 2020-10-21 三菱電機株式会社 周波数変換器
US10608853B1 (en) * 2018-09-13 2020-03-31 Texas Instruments Incorporated Phase error reduction in a receiver
CN109494204B (zh) * 2018-10-19 2020-11-27 隔空微电子(广州)有限公司 低噪声放大器芯片封装结构和卫星高频头电路
TWI677184B (zh) * 2019-01-02 2019-11-11 瑞昱半導體股份有限公司 混頻器偏壓電路
FR3107796B1 (fr) * 2020-02-27 2022-03-25 St Microelectronics Alps Sas Dispositif de génération de signaux radiofréquence en quadrature de phase, utilisable en particulier dans la technologie 5G
CN113572484B (zh) * 2020-04-28 2022-06-21 瑞昱半导体股份有限公司 发射器装置与校正方法
CN112051447B (zh) * 2020-07-24 2024-02-13 山东浪潮科学研究院有限公司 一种混频器直流偏置校准方法、设备及介质
CN112083370B (zh) * 2020-08-25 2024-02-09 山东浪潮科学研究院有限公司 一种混频器直流偏置校准方法、设备及介质
KR20220099412A (ko) * 2021-01-06 2022-07-13 삼성전자주식회사 무선 네트워크 장치 및 이의 동작 방법
WO2022258138A1 (en) * 2021-06-07 2022-12-15 Proceq Sa Method for operating a gpr device

Family Cites Families (179)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4061882A (en) 1976-08-13 1977-12-06 Quadracast Systems, Inc. Quadrature multiplying four-channel demodulator
US4333020A (en) 1979-05-23 1982-06-01 Motorola, Inc. MOS Latch circuit
FR2548487B1 (fr) 1983-06-29 1985-10-25 Labo Electronique Physique Diviseur de frequence par deux
US4555777A (en) 1984-08-14 1985-11-26 Texas Instruments Incorporated Sense amplifier circuit for dynamic read/write memory
US4716320A (en) 1986-06-20 1987-12-29 Texas Instruments Incorporated CMOS sense amplifier with isolated sensing nodes
JPH0194723A (ja) 1987-10-06 1989-04-13 Nec Corp デイジタル信号の分周装置
JPH0258951A (ja) * 1988-08-24 1990-02-28 Mitsubishi Electric Corp 位相検波装置
US4959557A (en) 1989-05-18 1990-09-25 Compaq Computer Corporation Negative feedback circuit to control the duty cycle of a logic system clock
US4995589A (en) 1990-01-29 1991-02-26 Sequioa Controls Company, Ltd. Bellows valve
JP2687655B2 (ja) 1990-03-13 1997-12-08 日本電気株式会社 フリップフロップ回路
US5103114A (en) 1990-03-19 1992-04-07 Apple Computer, Inc. Circuit technique for creating predetermined duty cycle
US5103144A (en) 1990-10-01 1992-04-07 Raytheon Company Brightness control for flat panel display
US5097157A (en) 1990-11-01 1992-03-17 Hewlett-Packard Company Fast cmos bus receiver for detecting low voltage swings
JPH05505297A (ja) 1990-12-21 1993-08-05 モトローラ・インコーポレーテッド 直角位相信号を発生するための装置および方法
US5103116A (en) 1991-04-15 1992-04-07 California Institute Of Technology CMOS single phase registers
US5192875A (en) 1991-11-04 1993-03-09 Motorola, Inc. Analog frequency divider utilizing two amplifiers and a LC resonant circuit
US5314243A (en) * 1992-12-04 1994-05-24 Automated Healthcare, Inc. Portable nursing center
US5375258A (en) 1992-12-07 1994-12-20 Motorola, Inc. Circuit for generating signals in phase quadrature and associated method therefor
US8089323B2 (en) 2006-08-05 2012-01-03 Min Ming Tarng Green technology: green circuit and device designs of green chip
EP0637134B1 (en) 1993-07-30 1998-09-23 STMicroelectronics, Inc. Inverter with variable impedance delay element
US5477180A (en) 1994-10-11 1995-12-19 At&T Global Information Solutions Company Circuit and method for generating a clock signal
JP2002515190A (ja) 1994-12-30 2002-05-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 正確な直角信号を発生する回路及び方法
JP3642079B2 (ja) 1995-02-13 2005-04-27 直 柴田 半導体集積回路
US5534803A (en) 1995-04-12 1996-07-09 International Business Machines Corporation Process insensitive off-chip driver
JPH09153741A (ja) 1995-09-13 1997-06-10 Fujitsu Ltd 変調器、間接変調型変調器、及び周波数逓倍器
KR100466457B1 (ko) 1995-11-08 2005-06-16 마츠시타 덴끼 산교 가부시키가이샤 신호전송회로,신호수신회로및신호송수신회로,신호전송방법,신호수신방법및신호송수신방법과반도체집적회로및그제어방법
TW325608B (en) 1996-04-17 1998-01-21 Toshiba Co Ltd Timing signal generation circuit and a display device using such a circuit
CA2224767A1 (en) 1996-12-31 1998-06-30 Huang Chaogang Variable cmos vernier delay
JP3856892B2 (ja) 1997-03-03 2006-12-13 日本電信電話株式会社 自己同期型パイプラインデータパス回路および非同期信号制御回路
JP3114649B2 (ja) 1997-04-18 2000-12-04 日本電気株式会社 ラッチ回路
US6247138B1 (en) 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
US6169434B1 (en) 1997-09-05 2001-01-02 Rambus Inc. Conversion circuit with duty cycle correction for small swing signals, and associated method
US5983082A (en) 1997-10-31 1999-11-09 Motorola, Inc. Phase quadrature signal generator having a variable phase shift network
US6014047A (en) 1998-01-07 2000-01-11 International Business Machines Corporation Method and apparatus for phase rotation in a phase locked loop
JP3653170B2 (ja) 1998-01-27 2005-05-25 三菱電機株式会社 ラッチ回路およびフリップフロップ回路
JPH11298077A (ja) * 1998-04-15 1999-10-29 Ricoh Co Ltd 半導体レーザ制御装置
JP3510507B2 (ja) 1998-11-27 2004-03-29 Necマイクロシステム株式会社 ラッチ回路
JP4030213B2 (ja) 1999-02-22 2008-01-09 株式会社ルネサステクノロジ 半導体回路装置
TW420452U (en) 1999-02-23 2001-01-21 Silicon Integrated Sys Corp Bi-directional edge triggered flip-flop
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
JP4146965B2 (ja) 1999-05-17 2008-09-10 株式会社アドバンテスト 遅延信号生成装置および半導体試験装置
US6188291B1 (en) 1999-06-30 2001-02-13 Lucent Technologies, Inc. Injection locked multi-phase signal generator
US6166571A (en) 1999-08-03 2000-12-26 Lucent Technologies Inc. High speed frequency divider circuit
US6191629B1 (en) 1999-09-27 2001-02-20 Conexant Systems, Inc. Interlaced master-slave ECL D flip-flop
US6417711B2 (en) 1999-10-19 2002-07-09 Honeywell Inc. High speed latch and flip-flop
US6316987B1 (en) 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
US6674772B1 (en) 1999-10-28 2004-01-06 Velio Communicaitons, Inc. Data communications circuit with multi-stage multiplexing
JP2001245007A (ja) 2000-02-29 2001-09-07 Matsushita Electric Ind Co Ltd 直流オフセット補正機能付受信機及び受信機における直流オフセット補正方法
JP2001312328A (ja) 2000-04-28 2001-11-09 Mitsubishi Electric Corp クロック信号生成回路
JP2001313228A (ja) 2000-04-28 2001-11-09 Matsushita Electric Ind Co Ltd 積層体の製造方法及び製造装置
JP2002043900A (ja) 2000-07-24 2002-02-08 Kenwood Corp スライス回路
JP3641782B2 (ja) 2000-08-16 2005-04-27 日本電信電話株式会社 クロック逓倍回路
US6320438B1 (en) 2000-08-17 2001-11-20 Pericom Semiconductor Corp. Duty-cycle correction driver with dual-filter feedback loop
US6674998B2 (en) 2000-10-02 2004-01-06 Intersil Americas Inc. System and method for detecting and correcting phase error between differential signals
JP3636657B2 (ja) 2000-12-21 2005-04-06 Necエレクトロニクス株式会社 クロックアンドデータリカバリ回路とそのクロック制御方法
FI111489B (fi) 2000-12-22 2003-07-31 Iws Int Oy Valinnaisella lähtöjännitteellä toimiva älykäs virranjakelujärjestelmä
US6462585B1 (en) 2001-02-20 2002-10-08 International Business Machines Corporation High performance CPL double-gate latch
US6661269B2 (en) 2001-02-23 2003-12-09 Intel Corporation Selectively combining signals to produce desired output signal
US6542015B2 (en) 2001-03-28 2003-04-01 Texas Instruments Incorporated Duty cycle correction circuit and apparatus and method employing same
US6535725B2 (en) 2001-03-30 2003-03-18 Skyworks Solutions, Inc. Interference reduction for direct conversion receivers
US6433589B1 (en) 2001-04-12 2002-08-13 International Business Machines Corporation Sense amplifier and method for sensing signals in a silicon-on-insulator integrated circuit
US6426660B1 (en) 2001-08-30 2002-07-30 International Business Machines Corporation Duty-cycle correction circuit
JP2003101397A (ja) 2001-09-25 2003-04-04 Toshiba Corp 半導体セル
US6904538B2 (en) 2001-11-20 2005-06-07 Agere Systems Inc. System and method for differential data detection
US6737927B2 (en) 2001-12-04 2004-05-18 Via Technologies, Inc. Duty cycle correction circuit for use with frequency synthesizer
US6593789B2 (en) 2001-12-14 2003-07-15 International Business Machines Corporation Precise and programmable duty cycle generator
KR100441463B1 (ko) 2001-12-26 2004-07-23 한국전자통신연구원 저역통과필터 및 고역통과필터 특성의 로드를 이용한 능동직교위상신호 발생기
US7110469B2 (en) * 2002-03-08 2006-09-19 Broadcom Corporation Self-calibrating direct conversion transmitter
JP3649194B2 (ja) 2002-01-31 2005-05-18 ソニー株式会社 Pll回路および光通信受信装置
CA2375291C (en) 2002-03-08 2005-05-17 Sirific Wireless Corporation Generation of virtual local oscillator inputs for use in direct conversion radio systems
US7116729B2 (en) 2002-04-29 2006-10-03 Broadcom Corporation Trimming of local oscillation in an integrated circuit radio
WO2003107536A2 (en) 2002-06-17 2003-12-24 California Institute Of Technology Self-dividing oscillators
KR100475736B1 (ko) 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
US20040036541A1 (en) 2002-08-26 2004-02-26 Fang Sher Jiun Differential CMOS latch and digital quadrature LO generator using same
US6667703B1 (en) 2002-08-30 2003-12-23 Lsi Logic Corporation Matching calibration for digital-to-analog converters
US7715836B2 (en) * 2002-09-03 2010-05-11 Broadcom Corporation Direct-conversion transceiver enabling digital calibration
TWI283515B (en) 2002-10-02 2007-07-01 Via Tech Inc Method and device for adjusting reference level
US6967514B2 (en) 2002-10-21 2005-11-22 Rambus, Inc. Method and apparatus for digital duty cycle adjustment
CN1209875C (zh) 2002-10-30 2005-07-06 威盛电子股份有限公司 可调整占空比的缓冲器及其操作方法
DE60209983T2 (de) 2002-11-04 2006-12-21 Sony Deutschland Gmbh Korrektur von I/Q Ungleichheiten in einem Quadratur-Sender-Empfänger
TW586263B (en) * 2003-01-29 2004-05-01 Mediatek Inc Analog demodulator in a low-IF receiver
JP3906173B2 (ja) 2003-03-17 2007-04-18 松下電器産業株式会社 可変利得増幅回路
EP1618609A4 (en) 2003-04-11 2009-10-28 Ibm PROGRAMMABLE SEMICONDUCTOR ELEMENT
US6836240B1 (en) 2003-05-13 2004-12-28 Sandia Corporation Waveform synthesis for imaging and ranging applications
US7099643B2 (en) 2003-05-27 2006-08-29 Broadcom Corporation Analog open-loop VCO calibration method
US7307461B2 (en) 2003-09-12 2007-12-11 Rambus Inc. System and method for adaptive duty cycle optimization
JP4319502B2 (ja) 2003-10-01 2009-08-26 株式会社ルネサステクノロジ 通信用半導体集積回路および無線通信システム
KR100545148B1 (ko) 2003-12-09 2006-01-26 삼성전자주식회사 듀티 사이클 보정회로 및 그것을 사용한 지연동기루프회로 및듀티 사이클 보정방법
US6933759B1 (en) 2004-02-05 2005-08-23 Texas Instruments Incorporated Systems and methods of performing duty cycle control
ITVA20040005A1 (it) 2004-02-06 2004-05-06 St Microelectronics Sa Rete di attenuazione variabile
TWI288531B (en) 2004-02-26 2007-10-11 Mediatek Inc Phase locked loop for generating an output signal
US7474715B1 (en) 2004-05-27 2009-01-06 Rf Micro Devices, Inc. Variable load circuit for reducing quadrature phase error
US7075377B2 (en) 2004-06-10 2006-07-11 Theta Microeletronics, Inc. Quadrature voltage controlled oscillators with phase shift detector
US9071196B2 (en) 2004-07-06 2015-06-30 Qiuting Huang Double balanced mixer with switching pairs complementary to each other
JP2004336822A (ja) 2004-08-06 2004-11-25 Toshiba Corp 無線機
KR100551478B1 (ko) 2004-08-13 2006-02-14 삼성전자주식회사 중간 주파수 수신기의 이미지 리젝션을 위한 다운 컨버팅장치 및 방법
US7457605B2 (en) 2004-09-10 2008-11-25 Silicon Laboratories, Inc. Low noise image reject mixer and method therefor
US7616938B2 (en) 2004-09-10 2009-11-10 Broadcom Corporation Mixer offset cancellation without generating I/Q imbalance
US7266707B2 (en) 2004-09-16 2007-09-04 International Business Machines Corporation Dynamic leakage control circuit
JP4642417B2 (ja) 2004-09-16 2011-03-02 ルネサスエレクトロニクス株式会社 半導体集積回路装置
GB0420842D0 (en) 2004-09-20 2004-10-20 Frontier Silicon Ltd Low intermediate frequency (if) radio receiver circuits
JPWO2006033203A1 (ja) 2004-09-21 2008-05-15 株式会社アドバンテスト 遅延ロックループ回路、位相ロックループ回路、タイミング発生器、半導体試験装置及び半導体集積回路
US8144806B2 (en) 2004-09-27 2012-03-27 Marvell International Ltd. Device, system and method of I/Q mismatch correction
JP4335113B2 (ja) 2004-10-14 2009-09-30 パナソニック株式会社 Dcオフセットキャリブレーションシステム
JP3954059B2 (ja) 2004-10-21 2007-08-08 シャープ株式会社 発振器、通信装置
US7102417B2 (en) 2004-11-05 2006-09-05 International Business Machines Corporation Integrated circuit die including a temperature detection circuit, and system and methods for calibrating the temperature detection circuit
DE102004058300B4 (de) 2004-12-02 2016-09-15 Austriamicrosystems Ag Schaltungsanordnung zur Erzeugung eines komplexen Signals und Verwendung in einem Hochfrequenz-Sender oder -Empfänger
US7233211B2 (en) 2004-12-06 2007-06-19 Broadcom Corporation Method to improve high frequency divider bandwidth coverage
US7521976B1 (en) 2004-12-08 2009-04-21 Nanoamp Solutions, Inc. Low power high speed latch for a prescaler divider
JP2006173897A (ja) 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 直接直交復調器及び無線通信装置
JP4152969B2 (ja) 2005-01-07 2008-09-17 富士通株式会社 ラッチ回路および4相クロック発生器
JP4587842B2 (ja) * 2005-02-28 2010-11-24 ルネサスエレクトロニクス株式会社 通信用半導体集積回路
US7123103B1 (en) 2005-03-31 2006-10-17 Conexant Systems, Inc. Systems and method for automatic quadrature phase imbalance compensation using a delay locked loop
JP4492415B2 (ja) 2005-04-04 2010-06-30 株式会社豊田自動織機 オフセット調整回路
US7323944B2 (en) 2005-04-11 2008-01-29 Qualcomm Incorporated PLL lock management system
JP2006314029A (ja) 2005-05-09 2006-11-16 Renesas Technology Corp 無線通信用半導体集積回路装置
JP4696701B2 (ja) 2005-06-07 2011-06-08 ソニー株式会社 抵抗回路
WO2007004181A2 (en) 2005-06-30 2007-01-11 Koninklijke Philips Electronics, N.V. Multi-bit programmable frequency divider
FI20055401A0 (fi) 2005-07-11 2005-07-11 Nokia Corp Parannuksia integroituihin RF-piireihin
GB2429351B (en) 2005-08-17 2009-07-08 Wolfson Microelectronics Plc Feedback controller for PWM amplifier
JP2007102483A (ja) 2005-10-04 2007-04-19 Toshiba Corp 半導体集積回路
GB0522477D0 (en) 2005-11-03 2005-12-14 Analog Devices Inc Modulator
US7554380B2 (en) 2005-12-12 2009-06-30 Icera Canada ULC System for reducing second order intermodulation products from differential circuits
KR100701704B1 (ko) 2006-01-12 2007-03-29 주식회사 하이닉스반도체 듀티 교정 회로
US7315220B1 (en) 2006-01-27 2008-01-01 Xilinx, Inc. Voltage controlled oscillator
KR100889742B1 (ko) 2006-02-08 2009-03-24 한국전자통신연구원 I/q 변조 장치 및 방법
US7336114B2 (en) 2006-04-05 2008-02-26 Wionics Research High-speed latching technique and application to frequency dividers
JP2007281139A (ja) 2006-04-05 2007-10-25 Toshiba Corp 温度制御システム
US7587190B2 (en) 2006-05-08 2009-09-08 Texas Instruments Incorporated Systems and methods for low power clock generation
US7501851B2 (en) 2006-05-26 2009-03-10 Pmc Sierra Inc. Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis
US7603094B2 (en) * 2006-06-14 2009-10-13 Freescale Semiconductor Inc. DC offset correction for direct conversion receivers
FI125577B (en) 2006-06-22 2015-11-30 Wärtsilä Finland Oy A method for handling a crankshaft
JP2008011132A (ja) 2006-06-29 2008-01-17 Nec Electronics Corp 90度移相器
US7352229B1 (en) 2006-07-10 2008-04-01 Altera Corporation Reference clock receiver compliant with LVPECL, LVDS and PCI-Express supporting both AC coupling and DC coupling
KR100861919B1 (ko) 2006-07-18 2008-10-09 삼성전자주식회사 다 위상 신호 발생기 및 그 방법
KR100791934B1 (ko) 2006-07-24 2008-01-04 삼성전자주식회사 고속 신호 전송 시스템의 고전압 출력 버퍼 회로
US7609090B2 (en) 2006-08-23 2009-10-27 Stmicroelectronics Pvt. Ltd. High speed level shifter
JP2008054134A (ja) 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd リング発振器及びそれを備えた半導体集積回路及び電子機器
US7996584B2 (en) 2006-11-02 2011-08-09 Redmere Technology Ltd. Programmable cable with deskew and performance analysis circuits
JP4773318B2 (ja) 2006-11-13 2011-09-14 日本無線株式会社 ダイレクトコンバージョン復調器のローカル周波数信号検出回路
KR100824785B1 (ko) 2006-11-22 2008-04-24 삼성전자주식회사 아이피투 교정기 및 아이피투 교정방법
US7773968B2 (en) 2006-11-30 2010-08-10 Silicon Laboratories, Inc. Interface/synchronization circuits for radio frequency receivers with mixing DAC architectures
US20080180139A1 (en) 2007-01-29 2008-07-31 International Business Machines Corporation Cmos differential rail-to-rail latch circuits
JP5086660B2 (ja) 2007-02-27 2012-11-28 株式会社日立製作所 論理回路
JP4241847B2 (ja) 2007-03-15 2009-03-18 セイコーエプソン株式会社 テレビ接続検出装置および画像表示装置
TW200840226A (en) 2007-03-22 2008-10-01 Univ Nat Taiwan Science Tech Injection locked frequency divider
US8285508B2 (en) 2007-07-10 2012-10-09 Nec Corporation Signal processing apparatus and signal processing method
TWI339505B (en) 2007-08-01 2011-03-21 Univ Nat Taiwan Science Tech Injection-locked frequency divider
US7941115B2 (en) 2007-09-14 2011-05-10 Qualcomm Incorporated Mixer with high output power accuracy and low local oscillator leakage
JP5065493B2 (ja) 2007-09-14 2012-10-31 クゥアルコム・インコーポレイテッド 調整可能なサイズを有する局部発振器バッファ及びミキサ
TWI348281B (en) 2007-10-18 2011-09-01 Univ Nat Taiwan Direct injection locked frequency divider circuit with inductive-coupling feedback
US20090108885A1 (en) 2007-10-31 2009-04-30 International Business Machines Corporation Design structure for CMOS differential rail-to-rail latch circuits
US7821315B2 (en) 2007-11-08 2010-10-26 Qualcomm Incorporated Adjustable duty cycle circuit
US20090131006A1 (en) 2007-11-20 2009-05-21 Mediatek Inc. Apparatus, integrated circuit, and method of compensating iq phase mismatch
JP4982350B2 (ja) 2007-12-17 2012-07-25 ルネサスエレクトロニクス株式会社 送受信機
US8615205B2 (en) 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
TWI348280B (en) 2008-01-21 2011-09-01 Univ Nat Taiwan Dual injection locked frequency dividing circuit
EP2086269B1 (en) * 2008-01-31 2017-03-15 Mediatek Inc. A transmit power controller
KR101533679B1 (ko) 2008-03-11 2015-07-03 삼성전자주식회사 개선된 구조를 갖는 플립플롭, 이를 이용한 주파수 분주기및 알 에프 회로
US7965111B2 (en) 2008-04-29 2011-06-21 Qualcomm Incorporated Method and apparatus for divider unit synchronization
US8970272B2 (en) 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
TWI369878B (en) 2008-06-16 2012-08-01 Realtek Semiconductor Corp Transmitter, receiver and adjusting method for reducing i/q mismatch
JP5515240B2 (ja) 2008-06-20 2014-06-11 凸版印刷株式会社 半導体装置
US8095103B2 (en) 2008-08-01 2012-01-10 Qualcomm Incorporated Upconverter and downconverter with switched transconductance and LO masking
US7808329B2 (en) 2008-08-07 2010-10-05 Agere Systems Inc. Methods and apparatus for improved phase linearity in a multi-phase based clock/timing recovery system
US7932844B1 (en) 2008-08-19 2011-04-26 Marvell International Ltd. Circuits and methods for calibrating a frequency response of a filter
US7683682B1 (en) 2008-08-28 2010-03-23 Korea Electronics Technology Institute Frequency divider for wireless communication system and driving method thereof
US8175549B2 (en) * 2008-10-17 2012-05-08 Texas Instruments Incorporated Closed loop transmitter IQ calibration
US8712357B2 (en) 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8031019B2 (en) 2009-02-02 2011-10-04 Qualcomm Incorporated Integrated voltage-controlled oscillator circuits
US8166084B2 (en) * 2009-03-27 2012-04-24 Intersil Americas Inc. Calibration of adjustable filters
US8847638B2 (en) 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
US8212592B2 (en) 2009-08-20 2012-07-03 Qualcomm, Incorporated Dynamic limiters for frequency dividers
US8487670B2 (en) 2009-09-03 2013-07-16 Qualcomm, Incorporated Divide-by-two injection-locked ring oscillator circuit
KR20110034433A (ko) 2009-09-28 2011-04-05 삼성전자주식회사 I/q 부정합을 보상하는 발진 신호 발생기 및 이를 포함하는 통신 시스템
US8164361B2 (en) 2009-12-08 2012-04-24 Qualcomm Incorporated Low power complementary logic latch and RF divider
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI481234B (zh) * 2013-04-16 2015-04-11 Inst Information Industry 具有同相-正交不平衡補償的接收機及其同相-正交不平衡補償方法

Also Published As

Publication number Publication date
WO2009079441A2 (en) 2009-06-25
WO2009079441A3 (en) 2009-11-26
US20090154595A1 (en) 2009-06-18
KR101147891B1 (ko) 2012-05-18
JP2011507456A (ja) 2011-03-03
JP2013211850A (ja) 2013-10-10
CN103209149A (zh) 2013-07-17
US20130328707A1 (en) 2013-12-12
US20130336143A1 (en) 2013-12-19
EP2223485A2 (en) 2010-09-01
US8615205B2 (en) 2013-12-24
EP2223485B1 (en) 2013-06-12
CN101904145A (zh) 2010-12-01
EP2605464A1 (en) 2013-06-19
KR20100093128A (ko) 2010-08-24

Similar Documents

Publication Publication Date Title
TW200950433A (en) I-Q mismatch calibration and method
US7463864B2 (en) Modified dual band direct conversion architecture that allows extensive digital calibration
US7554380B2 (en) System for reducing second order intermodulation products from differential circuits
US9184857B2 (en) Direct conversion transceiver enabling digital calibration
US9749172B2 (en) Calibration method and calibration apparatus for calibrating mismatch between first signal path and second signal path of transmitter/receiver
US8867596B2 (en) Methods and apparatuses of calibrating I/Q mismatch in communication circuit
US8369798B2 (en) Linearized transmitter including a power amplifier
US7555051B2 (en) Method and device for estimating IQ imbalance
US20130128931A1 (en) On-chip radio calibration
JP2010516112A (ja) ウォーキングif式のアーキテクチャのための同相/直交相(i/q)の較正
US20080139145A1 (en) Method and system for level detector calibration for accurate transmit power control
US8532577B2 (en) Method and system for compensating for estimated distortion in a transmitter by utilizing a digital predistortion scheme with a quadrature feedback mixer configuration
Hsieh et al. An auto-I/Q calibrated CMOS transceiver for 802.11 g
US20060109893A1 (en) Inphase/quadrature phase imbalance compensation
JP2020202476A (ja) ダイレクトコンバージョン送信器
Zhang et al. A Novel Calibration Method of DC-Offsets in Direct-Conversion Transmitter
US7855594B2 (en) Fine gain and phase adjustment of analog quadrature filters
US10009123B2 (en) Phase alignment among multiple transmitters
WO2011077618A1 (ja) 受信機およびイメージ除去比測定方法
KR101078801B1 (ko) 워킹-if 구조들을 위한 i/q 교정