CN103209149A - 同相-正交失配校准和方法 - Google Patents

同相-正交失配校准和方法 Download PDF

Info

Publication number
CN103209149A
CN103209149A CN201310086223XA CN201310086223A CN103209149A CN 103209149 A CN103209149 A CN 103209149A CN 201310086223X A CN201310086223X A CN 201310086223XA CN 201310086223 A CN201310086223 A CN 201310086223A CN 103209149 A CN103209149 A CN 103209149A
Authority
CN
China
Prior art keywords
voltage
exemplary embodiment
aanalogvoltage
output node
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310086223XA
Other languages
English (en)
Inventor
奥亚斯·M·乔克西
弗雷德里克·博苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103209149A publication Critical patent/CN103209149A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1461—Suppression of signals in the return path, i.e. bidirectional control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009—Compensating quadrature phase or amplitude imbalances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0016—Stabilisation of local oscillators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0018—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

本发明涉及同相-正交失配校准和方法。本发明提供用于减少在通信发射器或接收器的同相(I)与正交(Q)信道之间的失配的技术。在一示范性实施例中，施加单独的电压以偏置所述I信道的混频器与所述Q信道的混频器中的晶体管的栅极或整体。在另一示范性实施例中，施加单独的电压以偏置与每一信道相关联的跨阻抗放大器的共模参考电压。本发明进一步提供用于导出偏电压以最小化所接收或所发射信号中的所测得残余边带或优化所述所接收或所发射信号的其它参数的技术。本发明还揭示用于使用双向和单向电流数/模转换器(DAC)来产生单独的偏电压的技术。

Description

同相-正交失配校准和方法
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2008年12月1 5日、申请号为200880121005.2、发明名称为“同相-正交失配校准和方法”的发明专利申请案。
根据35 U.S.C.§119主张优先权
本专利申请案主张2007年12月18日申请的题为“I-Q失配校准(I-Q MismatchCalibration)”的第61/014,662号美国临时申请案的优先权，所述申请案已转让给本案受让人，且其揭示内容在此以引用的方式明确地并入本文中。
技术领域
本发明涉及通信收发器，且更明确地说，涉及用于校正通信收发器中的同相(I)混频器与正交(Q)混频器之间的失配的技术。
背景技术
在通信发射器中，可将信息调制成被称为同相(I)和正交(Q)载波的正交信号以形成I和Q信道。在接收器处，可解调所述I和Q信道以恢复所关注信息。通常，提供混频器以调制或解调每一信道，即，用于I信道的I混频器，和用于Q信道的Q混频器。
信息的准确发射和接收要求I和Q信道在通信链路上保持相互正交。实际上，在发射器或接收器处I信道与Q信道(例如，I信道的混频器与Q信道的混频器)之间的失配引起I信道与Q信道之间的相关，从而使来自I信道的信息“渗”入Q信道中且反之亦然。此导致信息信号的恶化。
将需要提供用于减少I信道与Q信道之间的失配的技术。
发明内容
本发明的一方面提供一种设备，其包含：同相(I)信号路径和正交(Q)信号路径，所述I信号路径具有至少一个I偏电压或I偏电流，且所述Q信号路径具有至少一个对应的Q偏电压或Q偏电流；以及偏移校准控制件，其用于控制所述I偏电压、I偏电流、Q偏电压或Q偏电流中的至少一者，使得所述I偏电压或所述I偏电流中的至少一者具有不同于所述Q偏电压或所述Q偏电流中的对应一者的值。
本发明的另一方面提供用于减少通信设备中的同相(I)信号路径与正交(Q)信号路径之间的失配的方法，所述方法包含：在用于所述I信号路径的元件的偏压与用于所述Q信号路径的元件的偏压之间施加偏移。
本发明的又一方面提供一种设备，其包含：同相(I)信号路径和正交(Q)信号路径；以及用于在用于所述I信号路径的元件的偏压与用于所述Q信号路径的元件的偏压之间施加偏移的装置。
本发明的又一方面提供用于规定在通信设备中将被施加于I信号路径的元件与对应的Q信号路径的元件之间的偏移的计算机程序产品，所述产品包含：计算机可读媒体，所述计算机可读媒体包含：用于致使计算机测量分别耦合到所述I和Q信号路径的输出的I和Q输入信号的代码；以及用于致使计算机基于所述测得的I和Q输入信号来调整所述所施加的偏移的代码。
本发明的又一方面提供一种用于将两个以数字方式规定的电压转换成两个模拟电压的设备，所述两个以数字方式规定的电压包含第一数字信号和第二数字信号，所述两个模拟电压产生于第一输出节点和第二输出节点处，转换模块包含：电压数/模转换器，其用于将所述第一数字信号转换成第一模拟电压；单向电流数/模转换器，其用于在电流节点处将所述第二数字信号转换成第二模拟电流；第一组开关，其在所述开关接通时经由所述第一输出节点和电阻将所述第一模拟电压耦合到所述电流节点；以及第二组开关，其在所述开关接通时经由所述第二输出节点和电阻将所述第一模拟电压耦合到所述电流节点。
附图说明
图1描绘用于通信系统的现有技术接收器的示范性实施例。
图2描绘图1中所展示的接收器的示范性实施例，其中额外偏移校准控制件200产生用以偏置I混频器110的一个控制电压或一组控制电压VI和用以偏置Q混频器120的一个控制电压或一组控制电压VQ。
图3A描绘图2中所展示的I混频器110的示范性实施例，其中施加控制电压VI以偏置晶体管M1、M2、M3、M4的栅极。
图3B描绘图2的接收器的示范性实施例，其中偏移校准控制件200产生电压VI＝Vgate1，其被作为Vgate供应到I混频器110的晶体管的栅极，如参看图3A所描述。
图3C描绘图2中所展示的I混频器110的替代示范性实施例，其中施加控制电压VI以偏置晶体管M1、M2、M3、M4的衬底(或整体)。
图3D描绘图2的接收器的示范性实施例，其中偏移校准控制件200产生电压VI＝Vbulk1以偏置I混频器110的晶体管的整体，如参看图3C所描述。
图4描绘可根据本发明的技术而配置的用于I信道的有源混频器的示范性实施例。
图5A描绘直接转换接收器，其中全差动跨阻抗放大器(TIA)ITIA510和QTIA520分别耦合到I混频器110和Q混频器120。
图5B描绘用于直接转换接收器的基于电压的架构，其中跨阻抗(Gm)级在每一混频器前面，其后为电压放大(Av)级。
图5C描绘用于图5B的架构的示范性电路的一部分，其中图5B的Gm级550经实施为具有电阻性负载RL的简单差动对。
图5D描绘其中可直接控制Gm级输出的共模偏电压的方案。
图6描绘示范性实施例，其中将单独的栅极偏电压VgateI1和VgateI2提供到I混频器，且将单独的栅极偏电压VgateQ1和VgateQ2提供到Q混频器。
图6A描绘一般化的混频器校准控制件600，其可调整I混频器与Q混频器之间的净偏移和每一混频器的差动对中的晶体管M1、M4与M2、M3之间的偏移两者。
图7描绘直接转换接收器的示范性实施例，其中使每一混频器的栅极偏电压、衬底偏电压和共模参考电压均可由偏移校准控制件200调整。
图8描绘根据本发明的收发器设备的示范性实施例，其中将ADC_I150和ADC_Q160的数字输出信号I和Q供应到基带处理器800。
图9描绘由偏移校准控制件200实施的用于校准偏电压VI和VQ以最小化由基带处理器800测得的RSB的算法的示范性实施例。
图10描绘示范性实施例，其中应用本文中所揭示的技术以对发射器设备中的I-Q失配进行校正。
图11展示利用双向电流数/模转换器(DAC)来产生电压VI和VQ的电压和电压偏移产生器的示范性实施例。
图12描绘利用单向电流DAC的电压和电压偏移产生器的示范性实施例。
具体实施方式
下文中结合附图而阐述的详细描述意欲作为对本发明的示范性实施例的描述，且并不意欲仅表示可实践本发明的示范性实施例。整个此描述中所使用的术语“示范性”意味着“用作实例、例子或说明”，且应不必将其解释为优选的或优于其它示范性实施例。详细描述包括为提供对本发明的示范性实施例的透彻理解的目的的特定细节。所属领域的技术人员将明白，可在无这些特定细节的情况下实践本发明的示范性实施例。在一些例子中，为避免使本文中所呈现的示范性实施例的新颖性模糊不清，以框图形式展示众所周知的结构和装置。
在本说明书和权利要求书中，应理解，当一元件被称为“连接”或“耦合”到另一元件时，其可直接连接或耦合到另一元件，或者可存在介入元件。相比而言，当一元件被称为“直接连接到”或“直接耦合到”另一元件时，不存在介入元件。
图1描绘用于通信系统的现有技术接收器的示范性实施例。在图1中，将差动RF输入信号RF_INp/RF_INn提供到低噪声放大器(LNA)100，所述LNA100放大所述输入信号以产生差动RF信号RFp/RFn。将RFp/RFn提供到I混频器110和Q混频器120。I混频器110将RFp/RFn与差动同相本机振荡器信号LO_Ip/LO_In混合，而Q混频器120将RFp/RFn与差动正交本机振荡器信号LO_Qp/LO_Qn混合。将混频器110、120的输出分别提供到低通滤波器130、140，且随后由模拟数字转换器150、160将其数字化以产生数字输出I和Q。
应注意，图1中描绘的接收器为直接转换接收器，即，所接收的RF信号由混频器110、120直接转换到基带。所属领域的技术人员将认识到，本文中所揭示的技术可易于应用于具有非零中频(IF)的接收器。预期所述示范性实施例在本发明的范围内。
应注意，图1中所描绘的特定接收器架构可被视为具有两个信号路径：包括I混频器110、LPF_I130、ADC_I150的I信号路径，和包括Q混频器120、LPF_Q140、ADC_Q160的Q信号路径。除非另有说明，否则所属领域的技术人员将认识到，参考(I或Q)信号路径或信道中的一者所作的注释一般可应用于其它信号路径或信道。
所属领域的技术人员将认识到，I信号路径或Q信号路径可包括比图1的代表性架构中所展示的元件少或多的元件。举例来说，除了所展示的元件之外，I或Q信号路径还可包括滤波器、放大器、跨阻抗(Gm)块。预期本文中所揭示的技术可由所属领域的技术人员类似地应用于未明确描述的其它此类元件。所属领域的技术人员还将认识到，I和Q信号路径可存在于发射器架构以及接收器架构中，且本发明的技术还可对应地应用于发射器架构。
在图1中，I本机振荡器信号LO_I与Q本机振荡器信号LO_Q经设计成彼此90度异相，而I混频器110与Q混频器120经设计成具有相同增益响应。实际上，LO_I与LO_Q之间的相位差可偏离90度，且I混频器110的增益与Q混频器120的增益可能失配。这些因素以及I信号路径与Q信号路径之间的其它不平衡可统称为“I-Q失配”。I-Q失配可导致经解调的信息信号的不合意恶化。
根据本发明的一方面，提供用以通过在用以偏置I和Q信号路径的对应电压之间施加偏移而减少I-Q失配的技术。
图2描绘图1中所展示的接收器的示范性实施例，其中额外偏移校准控制件200产生用以偏置I混频器110的一个控制电压或一组控制电压VI和用以偏置Q混频器120的一个控制电压或一组控制电压VQ。所属领域的技术人员将认识到，本文中所揭示的技术可易于修改以等效地提供用于I或Q混频器的固定(不可调整)的偏电压或一组偏电压和用于另一混频器的可变(可调整)的偏电压。预期所述示范性实施例在本发明的范围内。
虽然VI和VQ经展示为被施加到图2中的I和Q混频器，但所属领域的技术人员将认识到，根据本文随后所描述的原理，可将所述偏电压施加到例如Gm块和/或跨阻抗放大器块等其它元件。所属领域的技术人员将认识到，可将所述偏电压中的偏移施加到任一信号路径中的引起所述信号路径的净增益(例如，振幅或相位)的任何元件。预期所述示范性实施例在本发明的范围内。
图3A描绘图2中所展示的I混频器110的示范性实施例，其中施加控制电压VI以偏置晶体管M1、M2、M3、M4的栅极。在图3A中，差动同相本机振荡器信号LO_Ip/LO_In经由耦合电容器C1和C2而AC耦合到晶体管M1、M2、M3、M4的栅极。将控制电压VI设定为栅极偏电压Vgate，经由电阻器R1和R2将所述栅极偏电压Vgate施加到晶体管M1、M2、M3、M4的栅极。差动信号RFp/RFn的RFp和RFn分别AC耦合到差动对M1/M2和M3/M4的源极。在操作期间，差动输出电流Ioutp/Ioutn含有与LO信号与RF信号的混合积成比例的信号分量。
应注意，所属领域的技术人员将认识到，可类似地应用图3A中所描绘的示范性实施例以使用控制电压VQ来偏置Q混频器(未图示)中的晶体管的对应栅极。
图3B描绘图2的接收器的示范性实施例，其中偏移校准控制件200产生电压VI＝Vgate1，其被作为Vgate供应到I混频器110的晶体管的栅极，如参看图3A所描述。偏移校准控制件200还产生供应到Q混频器120的电压VQ＝Vgate2，使用所述电压来偏置与图3A中所展示的I混频器类似地实施的Q混频器中的晶体管的对应栅极。通过在电压VI与VQ之间引入有意偏移，可校正I信号路径与Q信号路径之间的失配。
图3C描绘图2中所展示的I混频器110的替代示范性实施例，其中施加控制电压VI以偏置晶体管M1、M2、M3、M4的衬底(或整体)。在图3C中，根据本文中先前揭示的原理，晶体管M1、M2、M3、M4的栅极偏置可为固定的，或还可使其可变。应注意，为简单起见，图3C中已省略晶体管的栅极偏置细节。
应注意，所属领域的技术人员将认识到，可类似地应用图3C中所描绘的示范性实施例以使用控制电压VQ来偏置Q混频器(未图示)中的晶体管的对应整体。
图3D描绘图2的接收器的示范性实施例，其中偏移校准控制件200产生电压VI＝Vbulk1以偏置I混频器110的晶体管的整体，如参看图3C所描述。偏移校准控制件200还产生供应到Q混频器120的电压VQ＝Vbulk2，使用所述电压来偏置与图3C中所展示的混频器类似地实施的Q混频器中的晶体管的对应整体。通过在电压Vbulk1与Vbulk2之间引入有意偏移，可校正I信号路径与Q信号路径之间的失配。
所属领域的技术人员将了解，由于I信道混频器的整体电压应不同于Q信道混频器的整体电压，所以图3D中所描绘的技术要求I信道混频器的晶体管(M1、M2、M3、M4)位于不同于Q信道混频器的对应晶体管的阱中。此在具有深N阱选项的RF处理技术中可为可能的。
所属领域的技术人员还将认识到，参考图3A和图3C中所展示的无源混频器而描述的技术还可应用于有源混频器拓扑。预期所述示范性实施例在本发明的范围内。
举例来说，图4描绘可根据本发明的技术而配置的用于I信道的有源混频器的示范性实施例。在图4中，晶体管M5和M6分别将偏电流提供到有源混频器的差动对M1、M2和M3、M4。如参看图3A所描述，可使施加到图4的晶体管M1、M2、M3、M4的栅极偏压VI相对于施加到Q混频器(未图示)的栅极偏压VQ而偏移，以对I-Q不平衡进行校正。如参看图3C所描述，还可使晶体管的整体偏置(未图示)可调整。
在一示范性实施例中，偏移校准控制件200可产生施加到偏置晶体管M5、M6的栅极偏压VBIASI，所述栅极偏压VBIASI相对于施加到Q混频器(未图示)的对应偏置晶体管的对应栅极偏压VBIASQ而偏移，以对I-Q不平衡进行校正。在又一示范性实施例中，RF信号RF_p/RF_n可AC耦合到晶体管M5、M6的栅极，而不是如图4中所展示耦合到M5、M6的漏极。预期所述示范性实施例在本发明的范围内。
所属领域的技术人员可易于导出用于有源或无源混频器的替代电路拓扑，且应用本发明的原理来偏置具有相对于Q混频器元件的偏移的I混频器元件。预期所述示范性实施例在本发明的范围内。
图5A描绘直接转换接收器，其中如果混频器具有电流输出，则全差动跨阻抗放大器(TIA)ITIA510和QTIA520分别耦合到I混频器110和Q混频器120。TIA将所述混频器的差动输出电流转换成差动电压。每一TIA具备一输入，所述输入用于接收用于为全差动TIA的共模反馈(CMFB)电路设定参考电压的电压VCM1或VCM2。所属领域的技术人员将认识到，CMFB电路经设计以驱动每一TIA的共模电压输出，使其接近由参考电压VCM1或VCM2设定的电平。
在一示范性实施例中，由偏移校准控制件200在施加到ITIA510的共模电压VCM1与施加到QTIA520的共模电压VCM2之间引入偏移。由偏移校准控制件200产生的电压VI和VQ可对应于电压VCM1或VCM2。通过在电压VCM1与VCM2之间引入有意偏移，可校正I信道与Q信道之间的失配。
所属领域的技术人员将认识到，根据本发明，可通常在存在于I和Q信道中的任何对应的共模偏电压之间引入偏移。举例来说，图5B描绘用于直接转换接收器的基于电压的架构，其中跨阻抗(Gm)级在每一混频器前面，其后为电压放大(Av)级。图5C描绘用于图5B的架构的示范性电路的一部分，其中图5B的Gm级550、560经实施为具有电阻性负载RL的简单差动对。所属领域的技术人员将认识到，图5C中的Gm级550、560的差动输出的共模电压可由若干因数中的任一者控制，所述因数包括电阻值RL、晶体管M1、M2的大小和/或偏电流IB的值。根据本发明，可在接收器的I信道与Q信道之间在这些因数中的任一者中引入偏移，以对混频器不平衡进行校正。
或者，可使用例如图5D中针对Gm级所描绘的方案来直接控制用于任一信道的共模偏电压。在图5D中，参考电压VREFI可经由反馈放大器ACM来设定用于I混频器的Gm级输出的共模电压。类似地，参考电压VREFQ可设定Q混频器(未图示)的对应Gm级输出的共模电压。通过在VREFI与VREFQ之间引入偏移，可应用本发明的原理。
在一示范性实施例中，可将根据本发明的用于在I混频器与Q混频器的栅极和衬底之间施加偏压偏移的技术与根据2007年9月28日申请的题为“用于无源混频器的偏移校正(Offset correction for passive mixers)”的第11/864,310号美国专利申请案的揭示内容的用于在每一混频器的差动对的个别晶体管之间施加偏压偏移的技术进行组合，所述申请案已转让给本案受让人，且所述申请案的内容在此以引用的方式全部并入本文中。举例来说，图6描绘示范性实施例，其中将单独的栅极偏电压VgateI1和VgateI2提供到I混频器，且将单独的栅极偏电压VgateQ1和VgateQ2提供到Q混频器。图6A接着描绘一般化的校准控制件600，其可调整I混频器与Q混频器之间的共模偏移和每一混频器的差动对中的晶体管M1、M4与M2、M3之间的差动偏移两者。
所属领域的技术人员将认识到，可施加其它的栅极电压(未图示)以单独地偏置图6中的每一混频器中的晶体管M1到M4中的每一者。
图7描绘直接转换接收器的示范性实施例，其中使每一信道的栅极偏电压、衬底偏电压和共模参考电压全部可由偏移校准控制件200调整。在此示范性实施例中，信号VI和VQ为复合信号，其各包含每信道一个以上控制电压。
所属领域的技术人员将认识到，一般来说，每一信号VI和/或VQ可为复合信号，其含有上文所揭示的用于调整用于信道的偏压的偏电压中的一些或全部。在一示范性实施例中，用于所述信道中的一者的偏电压中的任一者或全部可为固定的(即，不可调整的)，而可使得用于其它信道的对应偏电压可经由偏移校准控制件200调整。预期所述示范性实施例在本发明的范围内。
上文已揭示用于将偏压偏移提供到I-Q信号路径中的元件的技术。下文中进一步揭示用于调整偏压偏移以减少信道中的I-Q失配的技术。
图8描绘根据本发明的收发器设备的示范性实施例，其中将ADC_I150和ADC_Q160的数字输出信号I和Q供应到基带处理器800。基带处理器800测量数字信号I和Q的一个或一个以上特性，且基带处理器800耦合到偏移校准控制件200。基于基带处理器800所测得的I和Q信号的特性，偏移校准控制件200产生控制电压VI和VQ。
在一示范性实施例中，偏移校准控制件200可设定电压VI和VQ以最小化由基带处理器800从信号I和Q测得的接收器的残余边带(RSB)。
在一示范性实施例(例如，图6A中所描绘的实施例)中，一般偏移校准控制件600可共同优化接收器的RSB和二阶输入截点(IIP2)。所属领域的技术人员将能够基于本申请案的揭示内容和本文中先前参考的题为“用于无源混频器的偏移校正(Offsetcorrection for passive mixers)”的第11/864,310号美国专利申请案的揭示内容来导出所述优化方案。
在图8中，天线820耦合到天线连接器840。天线820产生差动信号p/n，所述信号耦合到双工器830。双工器830可经配置以将天线连接器840耦合到接收链(RX)850或发射链(TX)810。
为了为实现校准目的而控制到达接收器的输入信号RF_INp/RF_INn，可经由天线连接器840将受控输入信号供应到接收器。或者，发射器(TX)810可产生受控信号，且双工器830可经由残余耦合而将TX输出耦合到RX输入。或者，在一架构(未图示)中，在校准阶段期间可将由TX810产生的受控信号直接耦合到RX输入(即，绕过双工器830)。在一示范性实施例中，受控输入信号可包含单一参考音调。
图9描绘由偏移校准控制件200实施的用于校准偏电压VI和VQ以最小化由基带处理器800测得的RSB的算法的示范性实施例。在图9中，校准阶段在步骤900中通过选择电压VI、VQ的初始值而开始。在步骤900中，还经由上文论述的技术中的一者来将输入信号RF_INp和RF_INn提供到接收器。
在步骤910中，可由基带处理器800测量并记录对应于选定的VI、VQ的信号I和Q的一个或一个以上参数。在一示范性实施例中，所关注参数可为信号I和Q中的所测得残余边带(RSB)。在替代示范性实施例中，所述所关注参数可为可受到由偏移校准控制件200产生的电压VI、VQ影响的任何参数。
在步骤920中，所述算法确定是否已达到VI、VQ的最终偏压设定。如果未达到，则在步骤930中可使VI、VQ前进到下一候选VI、VQ设定。所述算法接着返回到步骤910，在步骤910中可测量对应于新VI、VQ的所关注参数。一旦在步骤920中已达到最终VI、VQ设定，所述算法便进行到步骤940。
以此方式，通过步进通过候选VI、VQ设定，可在VI、VQ设定的适当范围内“掠过”在步骤910中测得的所关注参数。在已掠过适当范围之后，在步骤940中识别对应于所关注参数的最佳值的VI、VQ设定。在一示范性实施例中，可识别对应于信号I、Q中的最低RSB的设定。
在步骤950中，由偏移校准控制件200选择在步骤940中识别的VI、VQ设定且将其应用于图8中的接收器的I和Q信道。
虽然已在上文描述用于确定最佳VI、VB设定的特定算法，但所属领域的技术人员将认识到，可应用其它用于掠过校准设定以确定最佳设定的算法。举例来说，可采用本文中先前参考的题为“用于无源混频器的偏移校正(Offset correction for passivemixers)”的第11/864,310号美国专利申请案中所揭示的校准算法。
应注意，还可应用本文中所揭示的校准技术以优化除了明确描述的参数之外的任何其它所关注参数，例如任一混频器的振幅或相位增益。还预期所述示范性实施例在本发明的范围内。
在一示范性实施例中，当输入到LNA的信号RFp/RFn为已知时，可执行图9中所描述的校准阶段。举例来说，可在装运之前对芯片进行测试时在工厂完成校准。或者，可如下在常规操作期间完成校准。在支持全双工(即，单一无线电进行的同时发射和接收)的情况下，图8中的TX810可发射信号，所述信号经由双工器830的残余耦合而耦合到RX850。应注意，TX810可以适当高的功率电平进行发射以克服由(例如)双工器830和/或TX/RX滤波器(未图示)引起的在发射路径与接收路径之间的任何衰减。
在一示范性实施例中，偏移校准控制件200可包含用于实施图9中所描述的步骤的处理器。指令所述处理器执行所述步骤的代码可存储于可由所述处理器存取的任何媒体(例如RAM或ROM)中。偏移校准控制件200还可包含用于基于处理图9的步骤的结果而产生电压VI、VQ的电路，所述电路包括数/模转换电路。本文中稍后参看图11和图12来描述所述转换电路。
图10描绘示范性实施例，其中应用本文中所揭示的技术以对发射器设备中的I-Q失配进行校正。在图10中，I混频器110和Q混频器120接受由低通滤波器1000和1010滤波的基带输入信号BB_I(同相)和BB_Q(正交相)。混频器110、120通过乘以本机振荡器信号LO_I和LO_Q来将基带信号调制到较高频率。经转换的信号被输入到可变增益放大器(VGA)1020，VGA1020的输出耦合到功率放大器(PA)1030。
在一示范性实施例中，偏移校准控制件200可根据本发明的技术来产生偏电压VI和VQ以针对I-Q失配而校准混频器110、120。应注意，可应用本文中相对于偏置接收器中的I或Q混频器所描述的所有技术来偏置发射器中的I或Q混频器。而且，所属领域的技术人员将认识到，一些示范性实施例可不同于图10中所展示而分割电路块的功能性，例如，LPF1000、1010可并入于混频器110、120的功能性中。预期所述示范性实施例在本发明的范围内。
在一示范性实施例中，为执行VI和VQ的校准，可由“读出环”(未图示)测量PA输出的RSB以将残余边带从RF下变频转换到基带。可使用ADC来数字化经下变频转换的RSB，且使用基带处理器来处理经下变频转换的RSB，以调整偏移校准控制件。在一示范性实施例中，可使用图8中所展示的架构在“环回模式”期间完成TX校准，其中TX输出直接耦合到RX输入而非耦合到天线。
所属领域的技术人员将认识到，本文中所揭示的技术无需应用于本文中明确描述的发射器和接收器配置。而是，所述技术可应用于采用I和Q混频器、TIA和/或Gm模块的任何通信设备。预期所述示范性实施例在本发明的范围内。
在本发明的另一方面中，提供在单一基电压和偏移的情况下用于偏移校准控制件200产生电压VI和VQ的技术。图11展示利用双向电流数/模转换器(DAC)来产生电压VI和VQ的电压和电压偏移产生器的示范性实施例。在图11中，将数字基电压VI(数字)提供到电压DAC1100。电压DAC1100输出对应的模拟电压VI(模拟)。在一示范性实施例中，电压DAC1100可为由多个开关中的一者选择性地分接的简单电阻器链。将电压DAC1100的输出耦合到缓冲器1110。在一示范性实施例中，可由图2中的偏移校准控制件200供应缓冲器1110的输出以作为控制电压VI。
同样在图11中，将数字偏移电压Offset(数字)提供到双向电流数/模转换器(DAC)1140。电流DAC1140输出具有振幅Offset(模拟)的模拟电流IDAC。在节点A处，对应于电流DAC1140的输出，电压如下：
VA＝VI(模拟)+Offset(模拟)*R；
其中R为可由范围控制件1120调整的可变电阻。在一示范性实施例中，R可通过规定2位数字控制信号(未图示)而在四个不同值间选择。
在所展示的示范性实施例中，电流DAC1140为可供应电流且吸收电流两者的双向电流DAC。对于对应于正值的Offset(数字)的值，DAC1140可供应电流，而对于对应于负值的Offset(数字)的值，DAC1140可吸收电流，或反之亦然。以此方式，依据Offset(数字)的经编程符号，可产生比基电压VI高或低的电压VA。
在一示范性实施例中，可由图2中的偏移校准控制件200供应电压VA作为控制电压VQ(模拟)。
所属领域的技术人员将认识到，在替代示范性实施例中，可将VQ作为基电压，且将偏移施加到VQ以产生VI。在其它示范性实施例中，如前文所揭示，VI或VQ可包含多个控制电压，可使用图11中所展示的技术来产生所述控制电压中的任一者或全部。预期所述示范性实施例在本发明的范围内。
图12描绘利用单向电流DAC1240来产生电压VI和VQ的电压和电压偏移产生器的示范性实施例。在图12中，单向电流DAC1240供应具有振幅Offset(模拟)的电流IDAC。所属领域的技术人员将认识到，在替代示范性实施例中(未图示)，在对图12的电路进行适当修改后，电流DAC1240可吸收而非供应电流。
在图12中，将基电压Vbase(数字)供应到电压DAC1100。视开关S1、S2、S3、S4、S5、S6的配置而定，将电压DAC1100的输出电压Vbase(模拟)耦合到缓冲器1200或缓冲器1210。
在VX较高且VXB较低的第一配置中，闭合S1、S2、S5，且断开S3、S4、S6。在此配置中，电压DAC1100的输出耦合到缓冲器1200的输入，且VA等于Vbase(模拟)。由电流DAC1240供应的电流IDAC从节点D流过开关S5且流到缓冲器1200的输出。节点D处的电压VD因此由下式给出：
VD＝Vbase(模拟)+Offset(模拟)*R；
其中R为如先前所描述的可由范围控制件1120配置的可变电阻。VD经由开关S2而耦合到缓冲器1210的输入，且缓冲器1210的输出电压VB等于VD。因此：
VB＝VA+Offset(模拟)*R。(第一配置)
在VXB较高且VX较低的第二配置中，断开S1、S2、S5，且闭合S3、S4、S6。在此配置中，电压DAC1100的输出耦合到缓冲器1210的输入，且VB等于Vbase(模拟)。由电流DAC1240供应的电流IDAC从节点D流过开关S6且流到缓冲器1210的输出。节点D处的电压VD由下式给出：
VD＝VB+Offset(模拟)*R。
VD经由开关S4而耦合到缓冲器1200的输入，且缓冲器1200的输出电压VA等于VD。在此情况下：
VA＝VB+Offset(模拟)*R。(第二配置)
由此可见，在第一配置中，VB比VA高出值Offset(模拟)*R，而在第二配置中，VA比VB高出Offset(模拟)*R。
在一示范性实施例中，由图2中的偏移校准控制件200产生的电压VI和VQ可对应于图12中的电压VA和VB。在此示范性实施例中，可由Vbase(数字)、Offset(数字)、可变电阻R和经由控制电压VX和VXB对开关的配置来规定电压VI和VQ。
所属领域的技术人员将理解，可使用多种不同技术和技艺中的任一者来表示信息和信号。举例来说，可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子，或其任何组合来表示在整个上文描述中可参考的数据、指令、命令、信息、信号、位、符号和码片。
所属领域的技术人员将进一步了解，可将结合本文中所揭示的示范性实施例而描述的各种说明性逻辑块、模块、电路和算法步骤实施为电子硬件、计算机软件，或两者的组合。为清楚说明硬件与软件的此可互换性，上文已大体上在其功能性方面描述各种说明性组件、块、模块、电路和步骤。将所述功能性实施为硬件还是软件取决于特定应用和强加于整个系统的设计约束。熟练的技术人员可针对每一特定应用而以不同方式实施所描述的功能性，但是所述实施决策不应被解释为会导致脱离本发明的示范性实施例的范围。
可使用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本文中所揭示的示范性实施例而描述的各种说明性逻辑块、模块和电路。通用处理器可为微处理器，但在替代实施方案中，处理器可为任何常规的处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器的组合、结合DSP核心的一个或一个以上微处理器，或任何其它此类配置。
结合本文中所揭示的示范性实施例而描述的方法或算法的步骤可直接包含于硬件中、由处理器执行的软件模块中，或两者的组合中。软件模块可驻留于随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可装卸磁盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。将示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并将信息写入到存储媒体。在替代实施方案中，存储媒体可与处理器成一体。处理器和存储媒体可驻留于ASIC中。ASIC可驻留于用户终端中。在替代实施方案中，处理器和存储媒体可作为离散组件而驻留于用户终端中。
在一个或一个以上示范性实施例中，可以硬件、软件、固件或其任何组合来实施所描述的功能。如果以软件来实施，则功能可作为一个或一个以上指令或代码而存储于计算机可读媒体上或经由计算机可读媒体而传输。计算机可读媒体包括计算机存储媒体和通信媒体两者，其包括促进计算机程序从一处转移到另一处的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。以实例而非限制的方式，所述计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用来载运或存储呈指令或数据结构的形式的所要程序代码且可由计算机存取的任何其它媒体。而且，可适当地将任何连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)，或例如红外、无线电和微波等无线技术从网站、服务器或其它远程源发射软件，则同轴电缆、光纤电缆、双绞线、DSL，或例如红外、无线电和微波等无线技术包括于媒体的定义中。如本文中所用，磁盘和光盘包括压缩光盘(CD)、激光光盘、光学光盘、数字通用光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘使用激光以光学方式再现数据。上述各项的组合也应包括于计算机可读媒体的范围内。
提供所揭示的示范性实施例的先前描述以使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将容易明白对这些示范性实施例的各种修改，且在不脱离本发明的精神或范围的情况下，本文中所界定的一般原理可应用于其它示范性实施例。因此，本发明不欲限于本文所展示的示范性实施例，而是将赋予其与本文所揭示的原理和新颖特征一致的最广泛范围。

Claims (12)

1.一种用于将两个以数字方式规定的电压转换成两个模拟电压的通信设备，所述两个以数字方式规定的电压包含第一数字信号和第二数字信号，所述两个模拟电压产生于第一输出节点和第二输出节点处，转换模块包含：
电压数/模转换器，其用于将所述第一数字信号转换成第一模拟电压；
单向电流数/模转换器，其用于在电流节点处将所述第二数字信号转换成第二模拟电流；
第一组开关，其在所述开关接通时经由所述第一输出节点和电阻将所述第一模拟电压耦合到所述电流节点；以及
第二组开关，其在所述开关接通时经由所述第二输出节点和电阻将所述第一模拟电压耦合到所述电流节点。
2.根据权利要求1所述的通信设备，其进一步包含：
第一缓冲器，其在所述第一开关接通时将所述第一模拟电压耦合到所述第一输出节点；以及
第二缓冲器，其在所述第二开关接通时将所述第一模拟电压耦合到所述第二输出节点。
3.根据权利要求1所述的通信设备，所述电阻可响应于控制信号而调整。
4.根据权利要求1所述的通信设备，其中所述电压数/模转换器包含电阻器链。
5.一种用于将两个以数字方式规定的电压转换成两个模拟电压的方法，所述两个以数字方式规定的电压包含第一数字信号和第二数字信号，所述两个模拟电压产生于第一输出节点和第二输出节点处，所述方法包含：
将所述第一数字信号转换成第一模拟电压；
在电流节点处将所述第二数字信号转换成第二模拟电流；
在第一组开关接通时经由所述第一输出节点和电阻将所述第一模拟电压耦合到所述电流节点；以及
在第二组开关接通时经由所述第二输出节点和电阻将所述第一模拟电压耦合到所述电流节点。
6.根据权利要求5所述的方法，其进一步包含：
在所述第一开关接通时将所述第一模拟电压耦合到所述第一输出节点；以及
在所述第二开关接通时将所述第一模拟电压耦合到所述第二输出节点。
7.根据权利要求5所述的方法，所述电阻可响应于控制信号而调整。
8.根据权利要求5所述的方法，其中将所述第一数字信号转换成第一模拟电压使用包含电阻器链的电压数/模转换器。
9.一种用于将两个以数字方式规定的电压转换成两个模拟电压的通信设备，所述两个以数字方式规定的电压包含第一数字信号和第二数字信号，所述两个模拟电压产生于第一输出节点和第二输出节点处，所述通信设备包含：
用于将所述第一数字信号转换成第一模拟电压的装置；
用于在电流节点处将所述第二数字信号转换成第二模拟电流的装置；
用于在第一组开关接通时经由所述第一输出节点和电阻将所述第一模拟电压耦合到所述电流节点的装置；以及
用于在第二组开关接通时经由所述第二输出节点和电阻将所述第一模拟电压耦合到所述电流节点的装置。
10.根据权利要求9所述的通信设备，其进一步包含：
用于在所述第一开关接通时将所述第一模拟电压耦合到所述第一输出节点的装置；以及
用于在所述第二开关接通时将所述第一模拟电压耦合到所述第二输出节点的装置。
11.根据权利要求9所述的通信设备，所述电阻可响应于控制信号而调整。
12.根据权利要求9所述的通信设备，其中用于将所述第一数字信号转换成第一模拟电压的装置包含电阻器链。
CN201310086223XA 2007-12-18 2008-12-15 同相-正交失配校准和方法 Pending CN103209149A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US1466207P 2007-12-18 2007-12-18
US61/014,662 2007-12-18
US12/259,178 US8615205B2 (en) 2007-12-18 2008-10-27 I-Q mismatch calibration and method
US12/259,178 2008-10-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200880121005.2A Division CN101904145A (zh) 2007-12-18 2008-12-15 同相-正交失配校准和方法

Publications (1)

Publication Number Publication Date
CN103209149A true CN103209149A (zh) 2013-07-17

Family

ID=40753242

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200880121005.2A Pending CN101904145A (zh) 2007-12-18 2008-12-15 同相-正交失配校准和方法
CN201310086223XA Pending CN103209149A (zh) 2007-12-18 2008-12-15 同相-正交失配校准和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200880121005.2A Pending CN101904145A (zh) 2007-12-18 2008-12-15 同相-正交失配校准和方法

Country Status (7)

Country Link
US (3) US8615205B2 (zh)
EP (2) EP2223485B1 (zh)
JP (2) JP2011507456A (zh)
KR (1) KR101147891B1 (zh)
CN (2) CN101904145A (zh)
TW (1) TW200950433A (zh)
WO (1) WO2009079441A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113572484A (zh) * 2020-04-28 2021-10-29 瑞昱半导体股份有限公司 发射器装置与校正方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8615205B2 (en) 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
US8970272B2 (en) * 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
US8712357B2 (en) * 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8606193B2 (en) 2008-11-13 2013-12-10 Qualcomm Incorporated RF transceiver IC having internal loopback conductor for IP2 self test
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
WO2010151270A1 (en) * 2009-06-25 2010-12-29 Nanoamp Mobile, Inc. Even-order harmonics calibration
US8847638B2 (en) * 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
US8412143B2 (en) 2009-10-16 2013-04-02 Qualcomm, Incorporated Doubled balanced mixer with improved component matching
JP5334318B2 (ja) * 2009-11-30 2013-11-06 ルネサスエレクトロニクス株式会社 通信用半導体集積回路およびその動作方法
US8571489B2 (en) * 2010-06-03 2013-10-29 Broadcom Corporation Front end module with tone injection
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
TWI416899B (zh) * 2011-02-17 2013-11-21 Realtek Semiconductor Corp 校正通訊電路中同相／正交訊號間之不匹配的方法與裝置
CN102647373B (zh) * 2011-02-18 2015-01-28 瑞昱半导体股份有限公司 校正通信电路中同相/正交信号间的不匹配的方法与装置
JP5551663B2 (ja) * 2011-08-30 2014-07-16 旭化成エレクトロニクス株式会社 直接ｒｆ変調送信器
US8705605B1 (en) * 2011-11-03 2014-04-22 Altera Corporation Technique for providing loopback testing with single stage equalizer
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider
WO2013157177A1 (ja) * 2012-04-16 2013-10-24 パナソニック株式会社 低歪みミキサ、およびこれを備えた無線受信機
US8868007B2 (en) * 2012-08-31 2014-10-21 Broadcom Corporation DC offset cancellation
US8787864B2 (en) 2012-11-30 2014-07-22 Qualcomm Incorporated Receiver IIP2 analog calibration
US9065491B2 (en) * 2012-12-21 2015-06-23 Qualcomm Incorporated Adjusting phase imbalance between in-phase (I) and quadrature-phase (Q) signals
US8942656B2 (en) 2013-03-15 2015-01-27 Blackberry Limited Reduction of second order distortion in real time
EP2779562B1 (en) * 2013-03-15 2018-12-26 BlackBerry Limited Reduction of second order distortion in real time
TWI481234B (zh) * 2013-04-16 2015-04-11 Inst Information Industry 具有同相－正交不平衡補償的接收機及其同相－正交不平衡補償方法
DE102013104485A1 (de) 2013-05-02 2014-11-06 Infineon Technologies Ag Eine vorrichtung und ein verfahren zum bearbeiten eines empfangssignals und eine mischereinheit
US9136889B2 (en) * 2013-09-09 2015-09-15 Mstar Semiconductor, Inc. Mixer biasing for intermodulation distortion compensation
JP6230417B2 (ja) * 2013-12-27 2017-11-15 ルネサスエレクトロニクス株式会社 Ａ／ｄ変換回路および半導体集積回路
US9088471B1 (en) * 2014-02-19 2015-07-21 Qualcomm Incorporated Quadrature combining and adjusting
CN105187338B (zh) * 2014-05-30 2019-03-01 瑞昱半导体股份有限公司 通信系统校正方法及校正装置
US9484900B2 (en) * 2014-11-07 2016-11-01 Qualcomm Incorporated Digital-to-phase converter
US9577576B1 (en) * 2016-06-22 2017-02-21 Qualcomm Incorporated Biased passive mixer
TWI619355B (zh) * 2016-06-28 2018-03-21 瑞昱半導體股份有限公司 可依據外部振盪信號進行同相/正交相不匹配校正的接收電路
US10694405B2 (en) 2016-11-03 2020-06-23 Futurewei Technologies, Inc. Apparatus and method for setting a local oscillator duty ratio based on an image distortion level
US10063318B2 (en) 2016-12-01 2018-08-28 Corning Optical Communications Wireless Ltd Combining uplink radio frequency (RF) communications signals in a remote unit in a wireless distribution system (WDS) using a differential mixer
US10469036B2 (en) * 2016-12-22 2019-11-05 Intel IP Corporation Receiver calibration using power amplifier noise
US10075174B1 (en) * 2017-06-22 2018-09-11 Globalfoundries Inc. Phase rotator apparatus
KR102055192B1 (ko) * 2017-08-25 2019-12-12 한밭대학교 산학협력단 직접 변환 송신기의 i/q 불균형 보상 장치 및 방법
US10958217B2 (en) * 2017-12-14 2021-03-23 U-Blox Ag Methods, circuits, and apparatus for calibrating an in-phase and quadrature imbalance
WO2019244271A1 (ja) * 2018-06-20 2019-12-26 三菱電機株式会社 周波数変換器
US10608853B1 (en) * 2018-09-13 2020-03-31 Texas Instruments Incorporated Phase error reduction in a receiver
CN109494204B (zh) * 2018-10-19 2020-11-27 隔空微电子（广州）有限公司 低噪声放大器芯片封装结构和卫星高频头电路
TWI677184B (zh) * 2019-01-02 2019-11-11 瑞昱半導體股份有限公司 混頻器偏壓電路
FR3107796B1 (fr) * 2020-02-27 2022-03-25 St Microelectronics Alps Sas Dispositif de génération de signaux radiofréquence en quadrature de phase, utilisable en particulier dans la technologie 5G
CN112051447B (zh) * 2020-07-24 2024-02-13 山东浪潮科学研究院有限公司 一种混频器直流偏置校准方法、设备及介质
CN112083370B (zh) * 2020-08-25 2024-02-09 山东浪潮科学研究院有限公司 一种混频器直流偏置校准方法、设备及介质
KR20220099412A (ko) * 2021-01-06 2022-07-13 삼성전자주식회사 무선 네트워크 장치 및 이의 동작 방법
WO2022258138A1 (en) * 2021-06-07 2022-12-15 Proceq Sa Method for operating a gpr device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667703B1 (en) * 2002-08-30 2003-12-23 Lsi Logic Corporation Matching calibration for digital-to-analog converters
US20060057983A1 (en) * 2004-09-10 2006-03-16 Silicon Laboratories Inc. Low noise image reject mixer and method therefor
US20070132500A1 (en) * 2005-12-12 2007-06-14 Sirific Wireless Corporation System for reducing second order intermodulation products from differential circuits

Family Cites Families (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4061882A (en) 1976-08-13 1977-12-06 Quadracast Systems, Inc. Quadrature multiplying four-channel demodulator
US4333020A (en) * 1979-05-23 1982-06-01 Motorola, Inc. MOS Latch circuit
FR2548487B1 (fr) 1983-06-29 1985-10-25 Labo Electronique Physique Diviseur de frequence par deux
US4555777A (en) 1984-08-14 1985-11-26 Texas Instruments Incorporated Sense amplifier circuit for dynamic read/write memory
US4716320A (en) 1986-06-20 1987-12-29 Texas Instruments Incorporated CMOS sense amplifier with isolated sensing nodes
JPH0194723A (ja) 1987-10-06 1989-04-13 Nec Corp デイジタル信号の分周装置
JPH0258951A (ja) * 1988-08-24 1990-02-28 Mitsubishi Electric Corp 位相検波装置
US4959557A (en) 1989-05-18 1990-09-25 Compaq Computer Corporation Negative feedback circuit to control the duty cycle of a logic system clock
US4995589A (en) * 1990-01-29 1991-02-26 Sequioa Controls Company, Ltd. Bellows valve
JP2687655B2 (ja) 1990-03-13 1997-12-08 日本電気株式会社 フリップフロップ回路
US5103114A (en) * 1990-03-19 1992-04-07 Apple Computer, Inc. Circuit technique for creating predetermined duty cycle
US5103144A (en) 1990-10-01 1992-04-07 Raytheon Company Brightness control for flat panel display
US5097157A (en) * 1990-11-01 1992-03-17 Hewlett-Packard Company Fast cmos bus receiver for detecting low voltage swings
CA2073347C (en) 1990-12-21 1995-05-09 Mark F. Hilbert Apparatus and method for generating quadrature signals
US5103116A (en) * 1991-04-15 1992-04-07 California Institute Of Technology CMOS single phase registers
US5192875A (en) * 1991-11-04 1993-03-09 Motorola, Inc. Analog frequency divider utilizing two amplifiers and a LC resonant circuit
US5314243A (en) * 1992-12-04 1994-05-24 Automated Healthcare, Inc. Portable nursing center
US5375258A (en) 1992-12-07 1994-12-20 Motorola, Inc. Circuit for generating signals in phase quadrature and associated method therefor
US8089323B2 (en) * 2006-08-05 2012-01-03 Min Ming Tarng Green technology: green circuit and device designs of green chip
EP0637134B1 (en) 1993-07-30 1998-09-23 STMicroelectronics, Inc. Inverter with variable impedance delay element
US5477180A (en) 1994-10-11 1995-12-19 At&T Global Information Solutions Company Circuit and method for generating a clock signal
JP2002515190A (ja) 1994-12-30 2002-05-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 正確な直角信号を発生する回路及び方法
JP3642079B2 (ja) * 1995-02-13 2005-04-27 直 柴田 半導体集積回路
US5534803A (en) * 1995-04-12 1996-07-09 International Business Machines Corporation Process insensitive off-chip driver
JPH09153741A (ja) * 1995-09-13 1997-06-10 Fujitsu Ltd 変調器、間接変調型変調器、及び周波数逓倍器
KR100466457B1 (ko) * 1995-11-08 2005-06-16 마츠시타 덴끼 산교 가부시키가이샤 신호전송회로,신호수신회로및신호송수신회로,신호전송방법,신호수신방법및신호송수신방법과반도체집적회로및그제어방법
TW325608B (en) 1996-04-17 1998-01-21 Toshiba Co Ltd Timing signal generation circuit and a display device using such a circuit
CA2224767A1 (en) 1996-12-31 1998-06-30 Huang Chaogang Variable cmos vernier delay
JP3856892B2 (ja) 1997-03-03 2006-12-13 日本電信電話株式会社 自己同期型パイプラインデータパス回路および非同期信号制御回路
JP3114649B2 (ja) 1997-04-18 2000-12-04 日本電気株式会社 ラッチ回路
US6247138B1 (en) * 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
WO1999012259A2 (en) 1997-09-05 1999-03-11 Rambus Incorporated Duty cycle correction circuit using two differential amplifiers
US5983082A (en) 1997-10-31 1999-11-09 Motorola, Inc. Phase quadrature signal generator having a variable phase shift network
US6014047A (en) * 1998-01-07 2000-01-11 International Business Machines Corporation Method and apparatus for phase rotation in a phase locked loop
JP3653170B2 (ja) 1998-01-27 2005-05-25 三菱電機株式会社 ラッチ回路およびフリップフロップ回路
JPH11298077A (ja) * 1998-04-15 1999-10-29 Ricoh Co Ltd 半導体レーザ制御装置
JP3510507B2 (ja) * 1998-11-27 2004-03-29 Ｎｅｃマイクロシステム株式会社 ラッチ回路
JP4030213B2 (ja) * 1999-02-22 2008-01-09 株式会社ルネサステクノロジ 半導体回路装置
TW420452U (en) * 1999-02-23 2001-01-21 Silicon Integrated Sys Corp Bi-directional edge triggered flip-flop
US7693230B2 (en) * 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
JP4146965B2 (ja) 1999-05-17 2008-09-10 株式会社アドバンテスト 遅延信号生成装置および半導体試験装置
US6188291B1 (en) * 1999-06-30 2001-02-13 Lucent Technologies, Inc. Injection locked multi-phase signal generator
US6166571A (en) 1999-08-03 2000-12-26 Lucent Technologies Inc. High speed frequency divider circuit
US6191629B1 (en) * 1999-09-27 2001-02-20 Conexant Systems, Inc. Interlaced master-slave ECL D flip-flop
US6417711B2 (en) 1999-10-19 2002-07-09 Honeywell Inc. High speed latch and flip-flop
US6316987B1 (en) 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
US6674772B1 (en) * 1999-10-28 2004-01-06 Velio Communicaitons, Inc. Data communications circuit with multi-stage multiplexing
JP2001245007A (ja) 2000-02-29 2001-09-07 Matsushita Electric Ind Co Ltd 直流オフセット補正機能付受信機及び受信機における直流オフセット補正方法
JP2001313228A (ja) 2000-04-28 2001-11-09 Matsushita Electric Ind Co Ltd 積層体の製造方法及び製造装置
JP2001312328A (ja) 2000-04-28 2001-11-09 Mitsubishi Electric Corp クロック信号生成回路
JP2002043900A (ja) 2000-07-24 2002-02-08 Kenwood Corp スライス回路
JP3641782B2 (ja) 2000-08-16 2005-04-27 日本電信電話株式会社 クロック逓倍回路
US6320438B1 (en) 2000-08-17 2001-11-20 Pericom Semiconductor Corp. Duty-cycle correction driver with dual-filter feedback loop
US6674998B2 (en) 2000-10-02 2004-01-06 Intersil Americas Inc. System and method for detecting and correcting phase error between differential signals
JP3636657B2 (ja) * 2000-12-21 2005-04-06 Ｎｅｃエレクトロニクス株式会社 クロックアンドデータリカバリ回路とそのクロック制御方法
FI111489B (fi) 2000-12-22 2003-07-31 Iws Int Oy Valinnaisella lähtöjännitteellä toimiva älykäs virranjakelujärjestelmä
US6462585B1 (en) * 2001-02-20 2002-10-08 International Business Machines Corporation High performance CPL double-gate latch
US6661269B2 (en) 2001-02-23 2003-12-09 Intel Corporation Selectively combining signals to produce desired output signal
US6542015B2 (en) * 2001-03-28 2003-04-01 Texas Instruments Incorporated Duty cycle correction circuit and apparatus and method employing same
US6535725B2 (en) * 2001-03-30 2003-03-18 Skyworks Solutions, Inc. Interference reduction for direct conversion receivers
US6433589B1 (en) * 2001-04-12 2002-08-13 International Business Machines Corporation Sense amplifier and method for sensing signals in a silicon-on-insulator integrated circuit
US6426660B1 (en) * 2001-08-30 2002-07-30 International Business Machines Corporation Duty-cycle correction circuit
JP2003101397A (ja) 2001-09-25 2003-04-04 Toshiba Corp 半導体セル
US6904538B2 (en) * 2001-11-20 2005-06-07 Agere Systems Inc. System and method for differential data detection
US6737927B2 (en) * 2001-12-04 2004-05-18 Via Technologies, Inc. Duty cycle correction circuit for use with frequency synthesizer
US6593789B2 (en) 2001-12-14 2003-07-15 International Business Machines Corporation Precise and programmable duty cycle generator
KR100441463B1 (ko) 2001-12-26 2004-07-23 한국전자통신연구원 저역통과필터 및 고역통과필터 특성의 로드를 이용한 능동직교위상신호 발생기
US7110469B2 (en) * 2002-03-08 2006-09-19 Broadcom Corporation Self-calibrating direct conversion transmitter
JP3649194B2 (ja) 2002-01-31 2005-05-18 ソニー株式会社 Ｐｌｌ回路および光通信受信装置
CA2375291C (en) 2002-03-08 2005-05-17 Sirific Wireless Corporation Generation of virtual local oscillator inputs for use in direct conversion radio systems
US7116729B2 (en) * 2002-04-29 2006-10-03 Broadcom Corporation Trimming of local oscillation in an integrated circuit radio
AU2003247544A1 (en) * 2002-06-17 2003-12-31 California Institute Of Technology Multi-phase frequency generator using injection-locked frequency dividers
KR100475736B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
US20040036541A1 (en) 2002-08-26 2004-02-26 Fang Sher Jiun Differential CMOS latch and digital quadrature LO generator using same
US7715836B2 (en) * 2002-09-03 2010-05-11 Broadcom Corporation Direct-conversion transceiver enabling digital calibration
TWI283515B (en) * 2002-10-02 2007-07-01 Via Tech Inc Method and device for adjusting reference level
US6967514B2 (en) 2002-10-21 2005-11-22 Rambus, Inc. Method and apparatus for digital duty cycle adjustment
CN1209875C (zh) 2002-10-30 2005-07-06 威盛电子股份有限公司 可调整占空比的缓冲器及其操作方法
DE60209983T2 (de) 2002-11-04 2006-12-21 Sony Deutschland Gmbh Korrektur von I/Q Ungleichheiten in einem Quadratur-Sender-Empfänger
TW586263B (en) * 2003-01-29 2004-05-01 Mediatek Inc Analog demodulator in a low-IF receiver
JP3906173B2 (ja) * 2003-03-17 2007-04-18 松下電器産業株式会社 可変利得増幅回路
CN1720621A (zh) * 2003-04-11 2006-01-11 国际商业机器公司 可编程半导体器件
US6836240B1 (en) 2003-05-13 2004-12-28 Sandia Corporation Waveform synthesis for imaging and ranging applications
US7099643B2 (en) * 2003-05-27 2006-08-29 Broadcom Corporation Analog open-loop VCO calibration method
US7307461B2 (en) 2003-09-12 2007-12-11 Rambus Inc. System and method for adaptive duty cycle optimization
JP4319502B2 (ja) 2003-10-01 2009-08-26 株式会社ルネサステクノロジ 通信用半導体集積回路および無線通信システム
KR100545148B1 (ko) 2003-12-09 2006-01-26 삼성전자주식회사 듀티 사이클 보정회로 및 그것을 사용한 지연동기루프회로 및듀티 사이클 보정방법
US6933759B1 (en) * 2004-02-05 2005-08-23 Texas Instruments Incorporated Systems and methods of performing duty cycle control
ITVA20040005A1 (it) * 2004-02-06 2004-05-06 St Microelectronics Sa Rete di attenuazione variabile
TWI288531B (en) 2004-02-26 2007-10-11 Mediatek Inc Phase locked loop for generating an output signal
US7474715B1 (en) * 2004-05-27 2009-01-06 Rf Micro Devices, Inc. Variable load circuit for reducing quadrature phase error
US7075377B2 (en) * 2004-06-10 2006-07-11 Theta Microeletronics, Inc. Quadrature voltage controlled oscillators with phase shift detector
KR101165485B1 (ko) * 2004-07-06 2012-07-13 에이씨피 어드밴스드 써킷 퍼슛 에이지 균형 혼합기를 사용하는 장비 일체
JP2004336822A (ja) 2004-08-06 2004-11-25 Toshiba Corp 無線機
KR100551478B1 (ko) * 2004-08-13 2006-02-14 삼성전자주식회사 중간 주파수 수신기의 이미지 리젝션을 위한 다운 컨버팅장치 및 방법
US7616938B2 (en) 2004-09-10 2009-11-10 Broadcom Corporation Mixer offset cancellation without generating I/Q imbalance
JP4642417B2 (ja) 2004-09-16 2011-03-02 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7266707B2 (en) * 2004-09-16 2007-09-04 International Business Machines Corporation Dynamic leakage control circuit
GB0420842D0 (en) * 2004-09-20 2004-10-20 Frontier Silicon Ltd Low intermediate frequency (if) radio receiver circuits
JPWO2006033203A1 (ja) 2004-09-21 2008-05-15 株式会社アドバンテスト 遅延ロックループ回路、位相ロックループ回路、タイミング発生器、半導体試験装置及び半導体集積回路
US8144806B2 (en) * 2004-09-27 2012-03-27 Marvell International Ltd. Device, system and method of I/Q mismatch correction
JP4335113B2 (ja) 2004-10-14 2009-09-30 パナソニック株式会社 Ｄｃオフセットキャリブレーションシステム
JP3954059B2 (ja) * 2004-10-21 2007-08-08 シャープ株式会社 発振器、通信装置
US7102417B2 (en) 2004-11-05 2006-09-05 International Business Machines Corporation Integrated circuit die including a temperature detection circuit, and system and methods for calibrating the temperature detection circuit
DE102004058300B4 (de) * 2004-12-02 2016-09-15 Austriamicrosystems Ag Schaltungsanordnung zur Erzeugung eines komplexen Signals und Verwendung in einem Hochfrequenz-Sender oder -Empfänger
US7233211B2 (en) * 2004-12-06 2007-06-19 Broadcom Corporation Method to improve high frequency divider bandwidth coverage
US7521976B1 (en) * 2004-12-08 2009-04-21 Nanoamp Solutions, Inc. Low power high speed latch for a prescaler divider
JP2006173897A (ja) 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 直接直交復調器及び無線通信装置
JP4152969B2 (ja) 2005-01-07 2008-09-17 富士通株式会社 ラッチ回路および４相クロック発生器
JP4587842B2 (ja) * 2005-02-28 2010-11-24 ルネサスエレクトロニクス株式会社 通信用半導体集積回路
US7123103B1 (en) 2005-03-31 2006-10-17 Conexant Systems, Inc. Systems and method for automatic quadrature phase imbalance compensation using a delay locked loop
JP4492415B2 (ja) 2005-04-04 2010-06-30 株式会社豊田自動織機 オフセット調整回路
US7323944B2 (en) 2005-04-11 2008-01-29 Qualcomm Incorporated PLL lock management system
JP2006314029A (ja) 2005-05-09 2006-11-16 Renesas Technology Corp 無線通信用半導体集積回路装置
JP4696701B2 (ja) 2005-06-07 2011-06-08 ソニー株式会社 抵抗回路
JP2008545320A (ja) * 2005-06-30 2008-12-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 他ビットのプログラマブル分周器
FI20055401A0 (fi) * 2005-07-11 2005-07-11 Nokia Corp Parannuksia integroituihin RF-piireihin
GB2429351B (en) 2005-08-17 2009-07-08 Wolfson Microelectronics Plc Feedback controller for PWM amplifier
JP2007102483A (ja) 2005-10-04 2007-04-19 Toshiba Corp 半導体集積回路
GB0522477D0 (en) * 2005-11-03 2005-12-14 Analog Devices Inc Modulator
KR100701704B1 (ko) * 2006-01-12 2007-03-29 주식회사 하이닉스반도체 듀티 교정 회로
US7315220B1 (en) * 2006-01-27 2008-01-01 Xilinx, Inc. Voltage controlled oscillator
KR100889742B1 (ko) 2006-02-08 2009-03-24 한국전자통신연구원 Ｉ/ｑ 변조 장치 및 방법
US7336114B2 (en) * 2006-04-05 2008-02-26 Wionics Research High-speed latching technique and application to frequency dividers
JP2007281139A (ja) * 2006-04-05 2007-10-25 Toshiba Corp 温度制御システム
US7587190B2 (en) 2006-05-08 2009-09-08 Texas Instruments Incorporated Systems and methods for low power clock generation
US7501851B2 (en) 2006-05-26 2009-03-10 Pmc Sierra Inc. Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis
US7603094B2 (en) * 2006-06-14 2009-10-13 Freescale Semiconductor Inc. DC offset correction for direct conversion receivers
FI125577B (en) * 2006-06-22 2015-11-30 Wärtsilä Finland Oy A method for handling a crankshaft
JP2008011132A (ja) * 2006-06-29 2008-01-17 Nec Electronics Corp ９０度移相器
US7352229B1 (en) * 2006-07-10 2008-04-01 Altera Corporation Reference clock receiver compliant with LVPECL, LVDS and PCI-Express supporting both AC coupling and DC coupling
KR100861919B1 (ko) 2006-07-18 2008-10-09 삼성전자주식회사 다 위상 신호 발생기 및 그 방법
KR100791934B1 (ko) 2006-07-24 2008-01-04 삼성전자주식회사 고속 신호 전송 시스템의 고전압 출력 버퍼 회로
EP1901430B1 (en) 2006-08-23 2013-06-05 STMicroelectronics International N.V. High speed level shifter
JP2008054134A (ja) 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd リング発振器及びそれを備えた半導体集積回路及び電子機器
US7996584B2 (en) * 2006-11-02 2011-08-09 Redmere Technology Ltd. Programmable cable with deskew and performance analysis circuits
JP4773318B2 (ja) 2006-11-13 2011-09-14 日本無線株式会社 ダイレクトコンバージョン復調器のローカル周波数信号検出回路
KR100824785B1 (ko) * 2006-11-22 2008-04-24 삼성전자주식회사 아이피투 교정기 및 아이피투 교정방법
US7773968B2 (en) 2006-11-30 2010-08-10 Silicon Laboratories, Inc. Interface/synchronization circuits for radio frequency receivers with mixing DAC architectures
US20080180139A1 (en) * 2007-01-29 2008-07-31 International Business Machines Corporation Cmos differential rail-to-rail latch circuits
JP5086660B2 (ja) * 2007-02-27 2012-11-28 株式会社日立製作所 論理回路
JP4241847B2 (ja) * 2007-03-15 2009-03-18 セイコーエプソン株式会社 テレビ接続検出装置および画像表示装置
TW200840226A (en) * 2007-03-22 2008-10-01 Univ Nat Taiwan Science Tech Injection locked frequency divider
US8285508B2 (en) 2007-07-10 2012-10-09 Nec Corporation Signal processing apparatus and signal processing method
TWI339505B (en) * 2007-08-01 2011-03-21 Univ Nat Taiwan Science Tech Injection-locked frequency divider
KR101134331B1 (ko) 2007-09-14 2012-04-13 퀄컴 인코포레이티드 조정가능한 사이즈를 갖는 국부 발진기 버퍼 및 믹서
US7941115B2 (en) 2007-09-14 2011-05-10 Qualcomm Incorporated Mixer with high output power accuracy and low local oscillator leakage
TWI348281B (en) 2007-10-18 2011-09-01 Univ Nat Taiwan Direct injection locked frequency divider circuit with inductive-coupling feedback
US20090108885A1 (en) * 2007-10-31 2009-04-30 International Business Machines Corporation Design structure for CMOS differential rail-to-rail latch circuits
US7821315B2 (en) 2007-11-08 2010-10-26 Qualcomm Incorporated Adjustable duty cycle circuit
US20090131006A1 (en) * 2007-11-20 2009-05-21 Mediatek Inc. Apparatus, integrated circuit, and method of compensating iq phase mismatch
JP4982350B2 (ja) * 2007-12-17 2012-07-25 ルネサスエレクトロニクス株式会社 送受信機
US8615205B2 (en) 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
TWI348280B (en) * 2008-01-21 2011-09-01 Univ Nat Taiwan Dual injection locked frequency dividing circuit
EP2086269B1 (en) * 2008-01-31 2017-03-15 Mediatek Inc. A transmit power controller
KR101533679B1 (ko) * 2008-03-11 2015-07-03 삼성전자주식회사 개선된 구조를 갖는 플립플롭, 이를 이용한 주파수 분주기및 알 에프 회로
US7965111B2 (en) * 2008-04-29 2011-06-21 Qualcomm Incorporated Method and apparatus for divider unit synchronization
US8970272B2 (en) 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
TWI369878B (en) 2008-06-16 2012-08-01 Realtek Semiconductor Corp Transmitter, receiver and adjusting method for reducing i/q mismatch
JP5515240B2 (ja) 2008-06-20 2014-06-11 凸版印刷株式会社 半導体装置
US8095103B2 (en) * 2008-08-01 2012-01-10 Qualcomm Incorporated Upconverter and downconverter with switched transconductance and LO masking
US7808329B2 (en) * 2008-08-07 2010-10-05 Agere Systems Inc. Methods and apparatus for improved phase linearity in a multi-phase based clock/timing recovery system
US7932844B1 (en) * 2008-08-19 2011-04-26 Marvell International Ltd. Circuits and methods for calibrating a frequency response of a filter
US7683682B1 (en) * 2008-08-28 2010-03-23 Korea Electronics Technology Institute Frequency divider for wireless communication system and driving method thereof
US8175549B2 (en) * 2008-10-17 2012-05-08 Texas Instruments Incorporated Closed loop transmitter IQ calibration
US8712357B2 (en) * 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8031019B2 (en) 2009-02-02 2011-10-04 Qualcomm Incorporated Integrated voltage-controlled oscillator circuits
US8166084B2 (en) * 2009-03-27 2012-04-24 Intersil Americas Inc. Calibration of adjustable filters
US8847638B2 (en) * 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) * 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
US8212592B2 (en) 2009-08-20 2012-07-03 Qualcomm, Incorporated Dynamic limiters for frequency dividers
US8487670B2 (en) * 2009-09-03 2013-07-16 Qualcomm, Incorporated Divide-by-two injection-locked ring oscillator circuit
KR20110034433A (ko) * 2009-09-28 2011-04-05 삼성전자주식회사 Ｉ/ｑ 부정합을 보상하는 발진 신호 발생기 및 이를 포함하는 통신 시스템
US8164361B2 (en) * 2009-12-08 2012-04-24 Qualcomm Incorporated Low power complementary logic latch and RF divider
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667703B1 (en) * 2002-08-30 2003-12-23 Lsi Logic Corporation Matching calibration for digital-to-analog converters
US20060057983A1 (en) * 2004-09-10 2006-03-16 Silicon Laboratories Inc. Low noise image reject mixer and method therefor
US20070132500A1 (en) * 2005-12-12 2007-06-14 Sirific Wireless Corporation System for reducing second order intermodulation products from differential circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113572484A (zh) * 2020-04-28 2021-10-29 瑞昱半导体股份有限公司 发射器装置与校正方法

Also Published As

Publication number Publication date
US20130336143A1 (en) 2013-12-19
WO2009079441A3 (en) 2009-11-26
CN101904145A (zh) 2010-12-01
KR20100093128A (ko) 2010-08-24
EP2223485B1 (en) 2013-06-12
JP2011507456A (ja) 2011-03-03
US20090154595A1 (en) 2009-06-18
KR101147891B1 (ko) 2012-05-18
JP2013211850A (ja) 2013-10-10
US20130328707A1 (en) 2013-12-12
EP2605464A1 (en) 2013-06-19
EP2223485A2 (en) 2010-09-01
WO2009079441A2 (en) 2009-06-25
TW200950433A (en) 2009-12-01
US8615205B2 (en) 2013-12-24

Similar Documents

Publication Publication Date Title
CN103209149A (zh) 同相-正交失配校准和方法
KR101831208B1 (ko) 트랜시버 캘리브레이션을 위한 장치 및 방법
KR101747346B1 (ko) Rf 프론트 엔드를 위한 아날로그 스위치
KR100824785B1 (ko) 아이피투 교정기 및 아이피투 교정방법
US9584222B2 (en) Driving circuit for driving non-linear optical modulator by signal having plural logic levels
JP5612008B2 (ja) ウォーキングｉｆ式のアーキテクチャのための同相／直交相（ｉ／ｑ）の較正
US8379767B2 (en) Methods and systems to compensate IQ imbalance in zero-IF tuners
US20140155014A1 (en) Receiver iip2 analog calibration
CN101558569A (zh) 用于增强型数据速率gsm演进技术(edge)的极化环路发射器的振幅校准元件
WO2003005562A2 (en) Radio receiver using a feedback loop to compensate i/q amplitude errors, and method
US8532577B2 (en) Method and system for compensating for estimated distortion in a transmitter by utilizing a digital predistortion scheme with a quadrature feedback mixer configuration
US8711904B2 (en) Calibration method for non-ideal transceivers
CN103248393A (zh) Rf二阶互调失真的消除
CN103580609A (zh) 二阶互调调制失真的校正装置、系统与校正方法
US7671692B2 (en) Apparatus and method for compensating carrier feedthrough in quadrature modulation system
CN1320774C (zh) 模拟基带信号处理系统和方法
US7546100B2 (en) System for generating amplitude matched 45 degree phase separated local oscillator signals
JP2008205810A (ja) ダイレクトコンバージョン方式の無線送受信装置
JP2003174369A (ja) 無線送信装置
CN117318753A (zh) 估计和校正环回路径中的发射器本振泄漏
Jiang Envelope-tracking power supplies for RF power amplifiers in portable applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130717