KR20080114802A - 산화물막을 채널에 사용한 전계 효과형 트랜지스터 및 그 제조 방법 - Google Patents

산화물막을 채널에 사용한 전계 효과형 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR20080114802A
KR20080114802A KR1020087025162A KR20087025162A KR20080114802A KR 20080114802 A KR20080114802 A KR 20080114802A KR 1020087025162 A KR1020087025162 A KR 1020087025162A KR 20087025162 A KR20087025162 A KR 20087025162A KR 20080114802 A KR20080114802 A KR 20080114802A
Authority
KR
South Korea
Prior art keywords
drain
source
oxide film
electrode
field effect
Prior art date
Application number
KR1020087025162A
Other languages
English (en)
Other versions
KR101142327B1 (ko
Inventor
타쓰야 이와사키
히데야 쿠모미
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20080114802A publication Critical patent/KR20080114802A/ko
Application granted granted Critical
Publication of KR101142327B1 publication Critical patent/KR101142327B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Dram (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 산화물막을 반도체층으로 갖는 전계 효과형 트랜지스터를 제공하고, 여기서 그 산화물막은, 수소 또는 중수소가 첨가된 소스 부위 또는 드레인 부위를 가지고 있다.
전계 효과형 트랜지스터, 산화물막, 수소, 중수소.

Description

산화물막을 채널에 사용한 전계 효과형 트랜지스터 및 그 제조 방법{Field effect transistor using oxide film for channel and method of manufacturing the same}
본 발명은, 산화물막을 반도체층으로서 갖는 전계 효과형 트랜지스터, 그 제조 방법, 및 표시장치에 관한 것이다. 특히, 본 발명은, 표시장치 등에 응용가능한 트랜지스터 특성을 갖는 전계 효과형 트랜지스터와, 그 제조 방법, 및 표시장치에 관한 것이다.
전계 효과형 트랜지스터(Field Effect Transistor, FET)는, 게이트 전극, 소스 전극, 및 드레인 전극을 구비한 3단자 소자다. 그리고, 전계 효과형 트랜지스터는, 게이트 전극에 인가된 전압에 의해 채널층에 흐르는 전류(소스 전극과 드레인 전극간의 전류)를 제어하는 전자 능동 소자다. 특히, 채널층으로서, 박막을 사용하는 FET를 박막 FET(Thin Film Transistor, TFT)라고 부르고 있다. 이 소자는, 세라믹, 유리, 또는 플라스틱 등으로 형성된 일부의 기판 위에 형성될 수 있다.
상기 TFT는, 박막기술을 사용하고 있기 때문에, 비교적 대면적을 갖는 기판상에의 형성이 용이하다고 하는 이점이 있고, 액정표시 소자등의 플랫 패널 표시 소자의 구동소자로서 널리 사용된다. 즉, 액티브 액정표시 소자(ALCD)에서는, 유리 기판 위에 형성된 TFT를 사용하여, 개개의 화상 픽셀을 온 및 오프한다. 또한, 장래의 고성능 유기 LED디스플레이(OLED)에서는, TFT에 의한 픽셀을 전류구동하는데 효과적이라고 여겨지고 있다. 한층 더, 화상 전체를 구동 및 제어하는 기능을 갖는 TFT회로를 화상표시 영역 주변의 기판 위에 형성한 보다 고성능의 액정표시 디바이스를 실현한다.
현재, 가장 널리 사용되고 있는 TFT는, 다결정 실리콘 막 또는 아모르포스(amorphous) 실리콘막을 채널층 재료로 한 금속-절연체-반도체 전계효과형 트랜지스터(MIS-FET)소자다. 특히 픽셀 구동용에는, 아모르포스 실리콘 TFT가 사용되고, 화상 전체의 구동 제어에는, 고성능 다결정 실리콘TFT가 실용화되어 있다.
그렇지만, 아모르포스 실리콘 TFT와 폴리실리콘 TFT는, 디바이스 형\성에 고온 프로세스가 불가결하기 때문에, 플라스틱판이나 플라스틱 필름 등의 기판 위에 형성하는 것이 곤란하다.
최근, 폴리머판이나 폴리머 필름 등의 기판 위에, TFT를 형성하여, LCD나 OLED의 구동회로로서 사용함으로써 플렉시블 디스플레이를 실현하기 위해 개발이 활발하게 행해지고 있다. 플라스틱 필름 상 등에 성막가능한 재료로 이루어지고, 저온에서 성막할 수 있는 유기 반도체막이 주목받고 있다.
예를 들면, 유기 반도체막으로서는, 펜타센의 연구 개발이 진척되고 있다. 이 유기 반도체는 모두 방향환을 갖는다. 결정화했을 때의 상기 방향환의 적층방향으로 큰 캐리어 이동도를 얻는다. 예를 들면, 펜타센을 활성층으로서 사용했을 경 우, 캐리어 이동도는 약 0.5cm2(Vs)-1정도이며, 아모르포스 Si-MOSFET와 동등한 것이 보고되어 있다.
그렇지만, 펜타센 등의 유기반도체는, 열적 안정성이 낮고(온도가 150℃를 초과하는 경우 불안정함), 독성(발암성)이 있다. 따라서, 실용적인 디바이스는 실현하지 않고 있다.
또한, 최근에는, TFT의 채널층에 적용할 수 있는 재료로서, 산화물재료가 주목받고 있다.
예를 들면, ZnO를 주성분으로서 사용한 투명전도성 산화물 다결정박막을 채널층으로 사용한 TFT의 개발이 활발하게 행해지고 있다. 상기 박막은, 비교적 저온으로 성막할 수 있고, 플라스틱판이나 필름 등의 기판 위에 박막을 형성하는 것이 가능하다. 그러나, ZnO를 주성분으로 하는 화합물일 경우에, 실온에서 안정한 아모르포스 상을 형성할 수 없고, 다결정상이 형성된다. 이 때문에, 다결정 입자계면의 산란에 때문에, 전자이동도를 크게 하는 것이 곤란하다. 또한, 다결정 입자의 형상과 그 상호접속이 성막 방법에 따라 크게 변화하기 때문에, TFT소자의 특성의 재생력을 이루기 곤란하다.
K.Noumra et.al, Nature 432, 488(2OO4)에 의한 In-Ga-Zn-0계의 아모르포스 산화물을 사용한 박막트랜지스터가 보고되어 있다. 이 박막트랜지스터는, 실온에서 플라스틱이나 유리 기판에의 형성이 가능하다. 이 소자는, 전계 효과이동도가 6 내지 9정도로 노멀리 오프 특성을 나타낸다. 또한, 박막트랜지스터가 가시광선에 대 하여 투명하다고 하는 이점이 있다.
본 발명의 발명자들은, 아모르포스 In-G a-Zn-0계를 비롯한 산화물을 사용한 박막트랜지스터를 검토하였다. 그 결과, 비록 편차의 정도가 채널 재료나 제조 조건 등에 좌우될지라도, TFT의 트랜지스터 특성(Id-Vg특성)에 편차가 생기는 경우가 있다.
특성 편차는, 예를 들면 디스플레이의 화소회로에 상기 TFT를 사용할 경우에, 그 특성의 편차에 의해 구동대상이 되는 유기 LED나 액정 소자의 동작에 편차가 생겨서, 최종적으로 디스플레이의 화상 품위를 저하시킨다.
(본 발명의 개시)
상기를 고려하여, 본 발명의 목적은, 상기 특성 편차를 저감하는데 있다.
이러한 편차의 요인의 예들은,
1) 소스 및 드레인 전극 각각과 채널의 사이에 생기는 기생 저항,
2) 게이트, 소스 및 드레인 사이에서 위치 관계의 편차를 포함한다.
구체적으로, 본 발명의 제1의 목적은, 트랜지스터의 채널과, 소스 및 드레인 전극 각각 사이의 접속에 연구를 가하고, 상기 특성 편차를 저감하는데 있다.
본 발명의 제2의 목적은, 게이트, 소스 및 드레인 사이의 위치 관계를, 고정밀도로 형성할 수 있는 구성 및 그 제조 방법을 제공하여서, 상기 특성 편차를 저감하는데 있다.
본 발명은, 산화물막을 반도체층으로서 갖는 전계 효과형 트랜지스터를 제공 하고, 상기 산화물막은, 수소 또는 중수소가 첨가된 소스 부위 및 드레인 부위 중 하나를 구비한다.
또한, 본 발명은, 산화물막을 반도체층으로서 갖는 전계 효과형 트랜지스터를 제공하고, 상기 산화물막은 채널 부위, 소스 부위 및 드레인 부위를 구비하고, 상기 소스 부위와 상기 드레인 부위의 수소 또는 중수소의 농도는 상기 채널 부위의 수소 또는 중수소의 농도보다 크다.
본 발명에 따른 전계 효과형 트랜지스터는, 본 발명에 따른 표시장치에 사용된다.
또한, 본 발명은, 산화물막을 반도체층으로서 갖는 전계 효과형 트랜지스터의 제조 방법을 제공하고, 이 방법은, 기판 위에 상기 산화물막을 형성하는 공정과, 상기 산화물막의 일부에 수소 또는 중수소를 첨가해 소스 부위 및 드레인 부위를 형성하는 공정을 포함한다.
더욱이, 본 발명은, 산화물막을 반도체층으로서 갖는 전계효과형 트랜지스터의 제조 방법을 제공하되, 이 방법은, 기판 위에 상기 산화물막을 형성하는 공정과, 상기 산화물막 위에 게이트 절연막을 거쳐서 게이트 전극을 형성하는 공정과, 상기 게이트 전극의 패턴을 마스크로서 사용하여 상기 산화물막에 수소 또는 중수소를 첨가하여서 상기 게이트 전극의 패턴에 대하여 자기 정합한 소스 부위 및 드레인 부위를 상기 산화물막 중에 형성하는 공정을 포함한다.
도 1a 및 1b는 본 발명에 따른 전계 효과형 트랜지스터의 구성 예를 나타내는 단면도,
도 2는 수소를 첨가했을 경우의 In-Ga-Zn-0계 아모르포스 산화물막의 저항율 변화를 도시한 도면,
도 3a 및 3b는 본 발명에 따른 자기정합적인 수법을 사용한 전계 효과형 트랜지스터의 제조방법을 도시한 단면도,
도 4a, 4b, 4c 및 4d는, 본 발명에 따른 전계 효과형 본 발명의 전계 효과형 트랜지스터의 제조방법을 도시한 단면도,
도 5a 및 5b는 본 발명에 따른 전계 효과형 트랜지스터의 구성 예를 도시한 단면도,
도 6은 본 발명에 따른 전계 효과형 트랜지스터의 구성 예를 도시한 단면도,
도 7a 및 7b는 본 발명에 따른 전계 효과형 트랜지스터의 TFT특성을 나타내는 그래프,
도 8a 및 8b는 본 발명에 따른 전계 효과형 트랜지스터의 히스테리시스 특성을 나타내는 그래프,
도 9는 In-Ga-Zn-0계 아모르포스 산화물막의 전기전도도와 성막중의 산소분압의 관계를 나타내는 그래프,
도 10은 아모르포스 산화물막을 형성하는 장치를 도시한 단면도,
도 11은 본 발명에 따른 표시장치의 일례의 단면도,
도 12는 본 발명에 따른 표시장치의 다른 예를 나타낸 단면도,
도 13은 유기E L소자와 박막트랜지스터를 각각 포함한 화소를 이차원으로 배치한 표시장치의 구성을 도시한 도면이다.
[발명의 실시를 위한 최선의 형태]
도 1a 및 1b는 본 발명에 따른 전계 효과형 트랜지스터의 실시예의 구성 예를 나타내는 단면도다. 도 1a는 톱 게이트 구조의 예를 도시하고, 도 1b는 보텀 게이트 구조의 예를 도시한다.
도 1a 및 1b에는, 기판(10) 위에 채널층(산화물박막)(11), 게이트 절연층(12), 소스 전극(13), 드레인 전극(14), 게이트 전극(15), 소스 부위(16), 드레인 부위(17) 및 채널 부위(18)가 형성된다. 상기 채널층(11)은, 소스 부위(16), 드레인 부위(17) 및 채널 부위(18)를 포함한다.
도 1a에 도시된 것처럼, 채널층(11) 위에 게이트 절연층(12)과 게이트 전극(15)을 순차적으로 형성하여서, 톱 게이트 구조가 된다. 도 1b에 도시된 것처럼, 게이트 전극(15) 위에 게이트 절연층(12)과 채널층(11)을 순차적으로 형성하여서, 보텀 게이트 구조가 된다. 도 1a에 있어서는, 소스 부위 및 드레인 부위는, 각각 소스 전극 및 드레인 전극의 역할을 한다. 도 1b에서는, 트랜지스터의 채널 부위와 소스 전극(드레인 전극)은, 소스 부위(드레인 부위)를 거쳐서 서로 접속되어 있다.
도 1a 및 1b 각각에 나타나 있는 바와 같이, 본 실시예의 전계 효과형 트랜지스터(FET)에서, 채널층인 산화물박막(11)은, 채널 부위(18), 소스 부위(16) 및 드레인 부위(17)를 구비한다. 그리고, 소스 부위(16) 및 드레인 부위(17)는, 수소 또는 중수소가 첨가되어, 그 저항율을 저감시킨다. 채널 부위(18)에 수소 또는 중수소를 포함하는 경우, 소스 부위(16)와 드레인 부위(17) 각각의 수소 또는 중수소의 농도는 채널 부위의 수소 또는 중수소의 농도보다도 큰 값으로 설정된다. 또한, 채널 부위(18)에는 적극적으로 수소 또는 중수소가 첨가될 경우로 적극적으로 수소를 첨가하지 않고서 수소가 포함될 경우가 있다. 후술하는 바와 같이, 소스 부위(드레인 부위)는, 수소 또는 중수소를 첨가함으로써 전기전도도를 높일 수 있다. 또한, 소스 부위(드레인 부위)는 수소 또는 중수소의 농도를 채널 부위(18)의 수소 또는 중수소의 농도보다도 높은 값으로 증가시키는 경우, 소스 부위(드레인 부위)의 전기전도도를 채널 부위의 전기전도도보다도 큰 값으로 설정할 수 있다. 이러한 구성에 따라, 채널부위와 소스(드레인)전극을 신뢰성이 높게 전기적으로 서로 접속하는 것이 가능해지고, 편차가 작은 박막트랜지스터를 실현할 수 있다.
특히, 본 실시예에 있어서는, 산화물막중에 소스 부위 및 드레인 부위를 형성하고 있다. 이 때문에, 종래의 산화물막 위에 소스 전극 및 드레인 전극을 직접 형성하는 구성의 경우와 비교하여, 안정한 전기적 접속이 가능해진다.
본 실시예에 있어서, 전계 효과형 트랜지스터의 구성으로서, 톱 게이트 구조, 보텀 게이트 구조, 스태거 구조, 또는 코플래너 구조를 임의로 사용할 수 있다. 상기 안정한 전기적 접속을 고려하여, 도 1a에 도시된 코플래너형의 구조를 사용하여도 된다. 이러한 코플래너형의 구조를 사용하는 경우, 소스 및 드레인 전극은, 게이트 절연층과 채널층 사이의 계면과 직접 접속되고, 신뢰성 높은 전기 접속이 가능하다.
본 실시예에 따른 트랜지스터는, 게이트 전극과 소스(드레인)부위가 자기정합한 구성을 갖기도 한다. 즉, 후술하는 바와 같이, 게이트 전극의 패턴을 마스크로서 사용하여 산화물막에 수소를 첨가함으로써, 게이트 전극의 패턴에 대하여 자기정합한 소스 부위 및 드레인 부위를 산화물막 중에 형성한다.
이 자기정합적인 수법을 사용하는 경우, 소스(드레인)부위와 게이트 전극의 사이의 중첩이 작고 균일한 트랜지스터를 실현할 수 있다. 이 결과, 게이트 전극과 드레인 부위의 오버랩부에 생기는 트랜지스터의 기생 용량을 감소시키고 균일하게 할 수 있다. 기생 용량이 작기 때문에, 고속동작이 실현될 수 있다. 또 기생 용량이 균일하기 때문에, 특성의 균일성이 우수한 트랜지스터가 실현될 수 있다.
(소스 및 드레인 부위)
상술한 것처럼, 소스 부위(16)와 드레인 부위(17)는 수소 또는 중수소를 첨가함으로써 그 저항율이 저감된다. 본 발명의 발명자는, 아모르포스 In-Ga-Zn-0박막에, 수소(또는 중수소)를 첨가하는 경우, 산화물박막의 전기전도도가 커지는 것을 찾아냈다. 채널부위(18)가 수소 또는 중수소를 포함하는 경우에, 소스 부위와 드레인 부위 각각의 수소 또는 중수소의 농도는 채널 부위의 수소 또는 중수소의 농도보다 큰 값으로 증가되어서, 전기 접속은 향상될 수 있다.
도 2는 수소 이온주입량과 저항율의 관계의 일 예를 나타내는 특성 그래프이다. 도 2는 막두께가 50Onm의 InGaZnO4박막에, 수소를 이온주입 했을 때의, 이온주입량에 대한 전기전도율의 변화를 보이고 있다. 가로축(x축)은, 단위면적당의 수소 이온의 주입량의 대수표시, 세로축(y축)은 그 저항율의 대수표시다. 따라서, 아모르포스 산화물막에 수소를 첨가함으로써 전기전도도를 제어할 수 있다.
소스 부위와 드레인 부위에 수소 또는 중수소를 첨가하는 경우, 그 전기전도도를 높일 수 있다. 또 채널 부위가 수소 또는 중수소를 포함하는 경우, 소스 부위 및 드레인 부위 각각의 수소농도를 채널 부위와 비교해서 크게 함으로써 소스 부위 및 드레인 부위의 전기전도도를 채널 부위의 수소 농도보다 큰 값으로 증가할 수 있다. 따라서, 소스 부위 및 드레인 부위 각각의 전기전도도는, 채널 부위의 전기전도도보다 큰 값으로 설정될 수 있다. 상술한 것처럼, 채널 부위의 것과 거의 동일한 재료(수소농도를 제외함)로 소스 부위 및 드레인 부위 각각을 구성함으로써, 상기 채널 부위와, 소스 전극 및 드레인 전극 각각과의 사이에 양호한 전기적인 접속을 실현할 수 있다. 즉, 소스(드레인) 전극은, 소스(드레인)부위를 거쳐서, 채널 부위와 접속되어서, 양호한 전기 접속을 실현한다.
본 실시예에 있어서, 채널 부위의 저항율보다 작은 어떠한 저항율도 소스 부위 및 드레인 부위 각각의 저항율로서 사용될 수 있다. 소스 부위 및 드레인 부위 각각의 저항율은, 채널 부위의 저항율의 1/10이하이어도 된다. 소스 부위 및 드레인 부위 각각의 저항율이 채널 부위의 저항율의 1/1000이하인 경우, 소스(드레인) 부위는 소스(드레인)전극으로서 사용될 수 있다.
수소 농도의 변화에 대한 저항율의 변화량은, 산화물막의 조성이나 막질 등에 의존한다. 예를 들면, 1000Ωcm정도의 In-Ga-Zn-0계 박막에, 체적당 1017(1/cm3) 정도의 수소 이온을 주입함으로써, 그 저항율은 수 50Ωcm정도로 감소될 수 있다. 1019(1/cm3)정도의 수소 이온을 주입함으로써, 그 저항율은 0.5Ωcm정도로 감소될 수 있다. 소스 부위 및 드레인 부위 각각에 첨가하는 수소의 농도범위는, 산화물막의 구성에도 의존하지만, 농도는 1017/cm3이상이어도 된다. 특히, 농도를 1019/cm3정도 이상으로 함으로써, 소스 부위 및 드레인 부위 각각의 전기전도율이 커져서, 소스 부위 및 드레인 부위는, 소스 전극 및 드레인 전극으로서 사용될 수 있다.
전술한 바와 같이, 산화물막은, 성막 조건에 의존하여, 적극적으로 수소 첨가하지 않고, 수소를 함유하고 있는 경우가 있다. 따라서, 채널 부위에는 적극적으로 수소 첨가하지 않고 수소를 함유하고 있는 경우가 있다. 이러한 경우에 있어서도, 이 채널부위에 함유된 수소량을 넘는 수소량이 소스 부위 및 드레인 부위에 도입되도록, 수소를 후공정에서 첨가하여 소스 부위 및 드레인 부위를 형성한다. 따라서, 상기의 구성 및 효과를 실현할 수 있다.
또한, 산화물막의 일부의 수소량을 국소적으로 감소시키는 방법을 이용하여, 그 일부를 채널 부위로서 사용하여도 된다.
수소농도의 측정은, SIMS(2차 이온 질량분석)를 사용하여 상기 측정에 의해 평가될 수 있다. 평가장치에 의존하여, 검지 한계는 1017/cm3정도다. 수소 첨가의 프로세스 파라미터(후술의 성막시 산소분압이나 이온주입량)와 박막중의 함유 수소량간의 선형관계에 의거한 외삽법에 의해 간접적으로 산출될 수 있다.
도 1a 및 1b 각각에서, 단일의 소스 부위 및 드레인 부위가 형성된다. 도 6 과 같이, 복수의 소스 부위(16a, 16b) 및 복수의 드레인 부위(17a, 17b)를 배치해도 좋다. 소스 부위(16a, 16b)는 다른 전기전도율을 가지고 있다. 드레인 부위(17a, 17b)도 다른 전기전도율을 가지고 있다. 채널 부위(18), 소스 부위(16a), 소스 부위(16b)의 순서로 전기전도율이 커져도 된다. 또한, 채널 부위(18), 드레인 부위(17a), 드레인 부위(17b)의 순서로 전기전도율이 커져도 된다. 이러한 구성을 얻기 위해서, 채널 부위(18), 소스 부위(16a) 및 소스 부위(16b)의 순으로 수소 이온 첨가량을 증가시키고, 채널 부위(18), 드레인 부위(17a), 드레인 부위(17b)의 순서로 수소첨가량을 증가시키는데 필요할 뿐이다.
(채널층;산화물막)
채널층(산화물막)의 재료는, 산화물인 어떠한 재료도 사용할 수 있다. 그 재료의 예로는, 큰 이동도를 얻을 수 있는 In 산화물과 Zn 산화물을 들 수 있다. 또한, 채널층은 아모르포스의 산화물로 이루어져도 된다. 이하의 아모르포스 산화물막에 수소를 첨가함으로써, 효과적으로, 전기전도도를 증가시킬 수 있다.
특히, 아모르포스 산화물로 이루어진 채널층의 구성 성분은 [(Sn1-xM4x)02]a·[(In1-yM3y)2O3]b·[(Zn1-zM2zO)]c로 나타내고,
여기서, 0≤x≤1, 0≤y≤1, 0≤z≤1, 0≤a≤1, 0≤b≤1, 0≤c≤1 및 a+b+c=1, M4는 Sn보다 원자번호가 작은 4족원소(Si, Ge 또는 Zr), M3는 In보다 원자 번호가 작은 3족원소(B, Al, Ga, 또는 Y) 또는 Lu, M2는 Zn보다 원자 번호가 작은 2족원소(Mg 또는 Ca)이다.
특히, [(In1-yGay)2O3]b·[(ZnO)]c(여기서, 0≤y≤1, 0≤b≤1, O≤c≤1) 및 [SnO2]a·[(In2O3)]b·[(ZnO)]c(여기서, 0≤a≤1, 0≤b≤1, O≤c≤1)가 바람직하다.
예를 들면, 아모르포스 산화물막은, SnO2, In203 및 ZnO를 정점으로 하는 3각형의 내부 영역에 위치하는 일원계, 2원계, 또는 3원계 조성에 의해 실현할 수 있다. 3원계 조성의 조성비에 따라서는, 어떤 조성비 범위에 있어서 결정화하는 경우가 있다. 예를 들면, 상기 3종의 화합물 중 두개를 포함한 2원계 조성(상기 3각형의 변에 위치하는 조성)에 대해, 아모르포스 In-Zn-O막은, In이 약 80원자% 이상 포함되는 조성으로 형성될 수 있고, 아모르포스 Sn-In-0막은 In이 약 80원자％ 포함되는 조성으로 형성될 수 있다.
또한, 아모르포스 산화물은 In, Ga 및 Zn을 함유하여도 된다.
본 발명의 발명자들은 아모르포스 산화물을 채널층에 적용한 박막트랜지스터를 검토했다. 검토의 결과, 우수한 TFT특성을 얻기 위해서는, 채널에 10 S/cm이상 0.0001S/cm 이하의 전기전도도를 가진 반절연성의 아모르포스 산화물막을 채널에 적용하는 것이 바람직한 것을 안다. 이러한 전기전도도를 얻기 위해서는, 상기 채널의 재료조성에 의존하여 1014∼1018/cm3정도의 전자 캐리어 농도를 가진 아모르포스 산화물막을 형성하여도 된다.
전기전도도가 10S/cm이상의 경우, 노멀리-오프 트랜지스터를 구성할 수 없고, 또한 온/오프비를 크게 할 수 없다. 극단적일 경우에, 게이트 전압을 인가하는 경우에도, 소스전극과 드레인 전극간의 전류가 온/오프로 전환되지 않고, 트랜지스 터 동작을 나타내지 않는다.
한편, 절연체일 경우, 즉 전기전도도가 0.0001 S/cm이하일 경우, 온 전류를 크게 할 수 없게 된다. 극단적일 경우에는, 게이트 전압을 인가하는 경우에도, 소스전극과 드레인 전극간의 전류가 온/오프로 전환되지 않고, 트랜지스터 동작을 나타내지 않는다.
예를 들면, 채널층에 사용된 산화물의 전기전도도는, 성막시의 산소분압을 제어하여서 제어될 수 있다. 보다 구체적으로, 산소분압을 제어함으로써, 주로 박막중의 산소 결손량을 제어하고, 이에 따라 전자 캐리어 농도를 제어한다. 도 9는, In-Ga-Zn-0계 산화물박막을 스퍼터링법으로 성막했을 때의 전기전도도의 산소분압 의존성의 일례를 도시한 도면이다. 실제로, 산소분압을 고도로 제어함으로써, 전자 캐리어 농도가 1O14∼1018/cm3인 반절연성을 가진 아모르포스 산화막의 반절연성 막을 얻을 수 있다. 이러한 박막을 채널층에 적용함으로써, 양호한 TFT를 형성할 수 있다. 도 9에 나타나 있는 바와 같이, 전형적으로, 0.005 Pa정도의 산소분압으로 막을 형성함으로써, 반절연성의 박막을 얻을 수 있다. 산소분압이 0.001Pa이하일 경우, 상기 형성된 박막은 절연이 되고, 산소분압이 0.01Pa이상일 경우, 전기전도도는 너무 높아서 그 막은 트랜지스터의 채널층에 부적합하다.
서로 다른 산소분압에서 형성된 몇몇의 아모르포스 산화막을 준비하고 그들의 전송 특성을 비교하였다. 성막시에 전자 전송특성을 평가하기 위해 분위기를 조정할 때, 산소분압을 증가시킴으로써, 캐리어 농도 및 전자 이동도를 모두 증가하 는 경향이 있다. 평가에는 홀 이동도 측정을 사용하고 있다.
Si,GaAs,ZnO 등의 일반적인 반도체일 경우에, 캐리어 농도가 증가하는 경우, 캐리어와 도펀트간의 상호작용 등에 의해, 전자이동도는 감소한다. 한편, 본 실시예에서 사용한 아모르포스 산화물막일 경우에, 전자 캐리어 농도의 증가와 함께, 전자이동도가 증가한다. 게이트 전극에 전압을 인가하면, 상기 아모르포스 산화물 채널층에, 전자를 주입할 수 있다. 그러므로, 소스전극과 드레인 전극간에 전류가 흐르고, 양쪽 전극간에 온 상태가 된다. 본 실시예의 아모르포스 산화막은, 전자 캐리어 농도가 증가하면, 전자이동도가 커지므로, 트랜지스터가 온 상태에서 흐르는 전류를, 보다 크게 할 수 있다. 즉, 포화 전류 및 온/오프비를 보다 크게 할 수 있다.
(게이트 절연층)
본 실시예의 전계 효과형 트랜지스터에 있어서, 게이트 절연층(12)의 재료는 양호한 절연성을 갖는 것이면, 특히 구애되지 않는다. 예를 들면, 게이트 절연층(12)으로서는, Al203, Y2O3, HfO2 또는 그것들의 화합물 중 적어도 이종을 포함한 혼정 화합물을 사용할 수 있다. 이에 따라, 소스 전극과 게이트 전극간에 흐르는 리크 전류 및 드레인전극과 게이트 전극간에 흐르는 리크 전류를 약 10-7암페어로 감소할 수 있다.
(전극)
양호한 전기전도도와 소스 부위(16) 및 드레인 부위(17)에의 전기적 접속을 가능하게 하는 어떠한 재료도, 소스 전극(13), 드레인 전극(14)의 각각에 대해 사용될 수 있다. 또한, 어떠한 재료도 게이트 전극(15)에 사용될 수 있다. 예를 들면, In203:Sn, ZnO등의 투명도전막이나, Au, Pt, Al, Ni등의 금속막을 사용하여도 된다.
게이트 부위 및 드레인 부위 각각이 충분한 전기전도도를 가질 경우에는, 도 1a에 도시된 것처럼 그 전극들을 생략할 수 있다.
도 1b, 도 5a 및 도 5b 각각은, 소스 전극(13) 및 드레인 전극(14)을 배치한 구성 예다. 도 5a에서, 도 1a의 구성 위에 절연층(19)을 배치하고, 비어(via)들을 거쳐서 소스 전극 및 드레인 전극은 소스 부위와 드레인 부위와 접속된다.
(기판)
기판(10)으로서는, 유리 기판, 플라스틱 기판, 플라스틱 필름 등을 사용할 수 있다.
상기의 채널층 및 게이트 절연층은, 가시광선에 대하여 투명하다. 그러므로, 상기의 전극 및 기판의 재료로서 투명한 재료를 사용하면, 투명한 박막트랜지스터로 제조할 수 있다.
(TFT 특성)
전계 효과형 트랜지스터는, 게이트 전극(15), 소스 전극(13), 및 드레인 전극(14)을 구비한 3단자 소자다. 그 전계 효과형 트랜지스터는, 게이트 전극에 인가된 전압Vg에 의거하여 채널에 흐르는 전류Id를 제어하는 기능을 갖는 전자 능동소 자이다. 이것에 의해, 소스 전극과 드레인 전극간에 흐르는 전류Id를 제어할 수 있다.
도 7a 및 7b는, 본 실시예에 따른 전계 효과형 트랜지스터의 전형적인 특성을 나타낸다. 소스 전극과 드레인 전극간에 5V정도의 전압Vd를 인가했을 때, 인가되는 게이트 전압Vg을 OV와 5V의 사이에서 전환하고, 소스 전극과 드레인 전극간에 흐르는 전류Id(단위:μA)를 제어할 수 있다(온/오프 전환될 수 있다). 도 7a는 각 Vg에서의 Id-Vd특성의 예를 나타내고, 도 7b는 6V의 Vd에서 Id-Vg특성(트랜스퍼 특성)의 예를 나타낸다.
(히스테리시스)
도 8a 및 8b를 참조하여 본 실시예의 효과의 하나인 히스테리시스의 저감을 설명한다. 히스테리시스란, TFT 트랜스퍼 특성의 평가에 있어서, 도8a 및 8b에 나타나 있는 바와 같이, Vd를 고정하고 Vg를 소인(상승 및 하강)시키는 경우에, 전압상승시의 Id값의 변화는 그 전압하강시와 다르다는 것을 말한다. 히스테리시스가 크면, 설정한 Vg에서 얻어진 Id의 값이 변동한다. 그러므로, 히스테리시스가 작은 소자를 사용하여도 된다.
도 8a 및 8b는, 각각, 산화물막 위에 소스 전극 및 드레인 전극을 직접 형성하는 종래의 구성일 경우의 TFT트랜스퍼 특성과, 본 실시예의 수소농도가 각각 높은 소스 부위 및 드레인 부위를 배치한 구성일 경우의 TFT 트랜스퍼 특성의 예들을 보이고 있다. 종래의 구성에 있어서는, 도 8a와 같은 히스테리시스 특성을 나타낸다. 이와 대조하여, 본 실시예의 수소를 각각 첨가한 소스 부위 및 드레인 부위를 더 배치하는 경우, 도 8b와 같이 히스테리시스가 작은 소자를 얻을 수 있다.
수소를 첨가한 소스(드레인) 부위를 거쳐서, 채널과 소스(드레인)전극간을 접속하는 경우, 접속부에 트랩되는 전하량이 저하되어 히스테리시스를 감소시키기도 한다.
(제조 방법)
상기의 전계 효과형 트랜지스터의 제조 방법은, 이하의 방법으로 제조될 수 있다.
즉, 상기 제조방법은, 채널층인 산화물막을 형성하는 공정과, 산화물막의 일부에 수소를 첨가해 소스부위 및 드레인 부위를 형성하는 공정을 포함한다.
미리 상기의 채널 부위를 설치하는데 적절한 저항치를 가진 산화물막을 형성한 후, 그 산화물막의 일부에 수소를 첨가하여, 소스 부위와 드레인 부위를 형성하는 방법이 사용되어도 된다.
이와는 달리, 미리 채널 부위를 설치하는데 적절한 저항치보다 약간 작은 저항치를 가진 산화물막을 형성한 후, 그 산화물막의 일부의 수소 농도를 감소시켜, 채널 부위를 형성한다. 전자의 방법은, 수소농도 제어가 용이하기 때문에 적절하다.
산화물막의 성막법으로서는, 스퍼터링법(SP법), 펄스레이저 증착법(PLD법), 또는 전자빔 증착법 등의 몇몇의 증착법을 사용하여도 된다. SP법은, 대량 생산의 점에서 적합하다. 그러나, 성막법은, 이것들의 방법에 한정되지 않는다. 성막시의 기판의 온도는, 의도적으로 가온하지 않고 실질적으로 실온으로 유지될 수 있다.
산화물막에 수소를 첨가하는 방법으로서는, 수소 이온주입, 수소 플라즈마처리, 수소분위기 처리 또는 인접한 수소 함유막으로부터의 확산 등의 방법을 사용할 수 있다. 이 방법들 중, 수소 함유량의 제어의 관점에서는 상기 이온주입법이 적절하다. 이온주입법에 있어서 사용하는 이온종으로서는, H+이온, H-이온, D+이온(중수소 이온), H2 +이온(수소분자 이온) 등을 사용할 수 있다. 이와 대조하여, 스루풋의 관점에서 수소 플라즈마 처리가 적절하다.
예를 들면, 수소 플라즈마처리는, 평행 평판형의 플라즈마CVD장치 혹은 RIE타입의 플라즈마 에칭 장치를 사용해서 행할 수 있다.
다음에, 본 실시예의 자기정합(self-alignment) 프로세스에 관하여 설명한다.
이 방법은, 소스 부위 및 드레인 부위를 형성하기 위해서, 채널층의 윗쪽에 배치된 게이트 전극의 패턴을 마스크로서 사용하여, 산화물막에 수소를 첨가한다. 이 방법에서는, 소스 부위 및 드레인 부위를 게이트 전극과 자기정합적으로 형성할 수 있다.
도 3a 및 3b를 참조하여, 도 1a에 나타내는 톱 게이트형의 박막트랜지스터를 예로서 본 실시예의 자기정합 공정을 설명한다.
우선, 기판(10) 위에 채널층(11)인 산화물막을 패터닝하여 형성한다. 다음에, 게이트 절연층(12)을 퇴적한다. 그 후, 게이트 전극(15)을 패터닝하여 형성한다. 수소첨가공정에서, 수소 이온주입법이나 수소 플라즈마처리등의 방법에 의해, 게이트 전극을 마스크로서 사용하여(도 3a), 수소를 산화물막에 첨가하여서, 소스 부위(16) 및 드레인 부위(17)(도 3b)를 형성한다. 그 후, 수소량을 균일하게 하도록 어닐링을 행하여도 된다.
따라서, 게이트 전극(15)을 마스크로서 사용하여 상기 채널층(11)에 수소를 첨가하는 자기정합 방법에 의해 용이하게 코플래너형 트랜지스터를 형성할 수 있다.
이러한 방법을 사용하는 경우, 게이트 전극과 각 소스 부위 및 드레인 부위간의 중첩은 감소될 수 있다. 이 중첩은 콘덴서(기생 용량)로서 작용하기 때문에 트랜지스터의 고속동작을 방해한다. 이 중첩의 변동은, 트랜지스터 특성을 변동하게 한다. 상기의 자기정합적인 프로세스를 사용하는 경우, 게이트 전극과 각 소스 및 드레인 부위 사이의 오버랩부에 생기는 트랜지스터의 기생 용량이 작아지고 또한 균일하게 할 수 있다. 결과적으로, 구동능력이 높고, 균일성이 우수한 트랜지스터를 형성할 수 있다.
이 방법을 사용하는 경우, 게이트, 소스 및 드레인간의 위치 관계는, 오류가 생길 가능성이 있는 마스크 정렬없이 자동으로 결정될 수 있다. 자기정합 방법을 사용하기 때문에, 고정밀도의 마스크의 얼라인먼트가 필요없다. 마스크 얼라인먼트시에 생기는 오류를 허용하는 마스크의 얼라인먼트 여유도 불필요하여서, 상기 디바이스의 크기가 감소될 수 있다.
이 방법은 저온 프로세스에서의 실시가 가능하여서, 박막트랜지스터를 플라스틱판이나 필름 등의 기판 위에 형성할 수 있다.
본 실시예에서는, 에칭 프로세스의 회수와 리프트오프 프로세스의 회수를 적게 하여 소스 및 드레인을 형성할 수 있다. 따라서, 저비용 프로세스에서 안정성이 우수한 전극-반도체 접속을 실현할 수 있다.
상기 전계 효과형 트랜지스터의 출력 단자인 드레인이, 유기 또는 무기의 일렉트로루미네센스(EL)소자, 액정소자 등의 표시 소자의 전극과 접속되는 표시장치를 구성할 수 있다. 이하에 표시장치의 단면도를 사용해서 구체적인 표시장치 구성의 예를 설명한다.
예를 들면, 도 11에 나타나 있는 바와 같이, 기체(base)(111) 위에 산화물막(채널층)(112), 소스전극(113), 드레인 전극(114), 게이트 절연막(115) 및 게이트 전극(116)으로 이루어진 전계 효과형 트랜지스터를 형성한다. 층간 절연막(117)을 통해 전극(118)에 드레인(114)이 접속된다. 전극(118)은 발광층(119)과 접하여 있다. 발광층(119)은, 전극(120)과 접하여 있다. 상기 구성에 의하여, 산화물막(112)에 형성된 채널을 통해 소스전극(113)과 드레인 전극(114) 사이에 흐르는 전류치에 의해 발광층(119)에 주입된 전류를 제어할 수 있다. 따라서, 발광층(119)에 주입된 전류는, 전계 효과형 트랜지스터의 게이트 전극(118)에 인가된 전압에 의거하여 제어될 수 있다. 상기 전극(118), 발광층(119) 및 전극(120)은 무기 혹은 유기 일렉트로루미네슨트 소자를 구성한다.
또는, 도 12에 나타내는 것처럼, 드레인전극(114)은, 전극(118)으로서의 역할을 하도록 연장되어서, 고저항막 121과 122 사이에 삽입된 액정 셀이나 전기영동 미립자 셀(123)에 전압을 인가하기 위한 전극(118)으로서 드레인 전극(114)을 사용 하도록 구성될 수 있다. 액정 셀이나 전기영동 입자 셀(123), 고저항막(121과 122), 전극 118 및 전극 120은 표시 소자를 구성한다. 표시 소자에 인가하는 전압을, 드레인 전극(114)의 전압값에 의거하여 제어될 수 있다. 그러므로, 표시 소자에 인가하는 전압을, TFT의 게이트전극(116)에 인가된 전압에 의거하여 제어될 수 있다. 표시 소자의 표시 매체가 유체와 입자를 절연성 피막중에 봉지한 캡슐인 경우, 고저항막(121, 122)은 불필요하다.
상기의 2개의 예의 전계 효과형 트랜지스터에서는, 전형적으로 톱 게이트의 코플래너형 구성을 나타내었다. 그렇지만, 본 실시예는 반드시 본 구성에 한정되는 것은 아니다. 예를 들면, 전계 효과형 트랜지스터의 출력 단자인 드레인 전극과 표시 소자의 접속이 위상기하적으로 동일하면, 스태거형 구성 등의 기타의 구성도 이용할 수 있다.
상기의 2개의 예에 있어서는, 표시 소자를 구동하는 한 쌍의 전극이, 상기 기체와 평행하게 설치된 예를 도시했다. 그렇지만, 본 실시예는 반드시 본 구성에 한정되는 것은 아니다. 예를 들면, 전계 효과형 트랜지스터의 출력 단자인 드레인 전극과 표시 소자의 접속이 위상기하적으로 동일하면, 그 전극 중 어느 하나 또는 양쪽의 전극은, 상기 기체와 수직하게 설치되어도 된다.
상기의 2개의 예에 있어서는, 표시 소자에 접속되는 전계 효과형 트랜지스터를 하나만 도시했다. 그렇지만, 본 실시예는 반드시 이러한 구성에 한정되는 것은 아니다. 예를 들면, 도면에 나타낸 전계 효과형 트랜지스터는, 본 실시예에 따른 별도의 전계 효과형 트랜지스터에 접속되어도 된다. 도면에 나타낸 전계 효과형 트 랜지스터가 전계 효과형 트랜지스터를 포함하는 회로의 최종단에 설치되는 것만 필요하다.
표시 소자를 구동하는 한 쌍의 전극이, 기체와 평행하게 설치되었을 경우, 표시 소자가 EL소자 혹은 반사형 액정소자 등의 반사형 표시 소자이면, 어느 하나의 전극이 발광 파장 혹은 반사광의 파장에 대하여 투명할 필요가 있다. 혹은, 투과형 액정소자 등의 투과형 표시장치이면, 전극들 각각은 투과 광에 대하여 투명할 필요가 있다.
또한, 본 실시예의 전계 효과형 트랜지스터를 구성하는 모든 구성체를 투명하게 하는 것도 가능해서, 이에 따라 투명한 표시 소자를 형성할 수도 있다. 또한 경량, 플렉시블, 및 투명한 수지 플라스틱 기판 등의 저내열성 기체 위에, 상기 표시 소자를 설치할 수 있다.
다음에, EL소자(여기에서는 유기EL소자)와 전계 효과형 트랜지스터를 각각 포함한 화소를 이차원 모양으로 배치한 표시장치에 대해서 도 13을 사용하여 설명한다.
도 13에 있어서, 트랜지스터 181은 유기EL층(184)을 구동하고, 트랜지스터 182는 화소를 선택한다. 또한 콘덴서(183)는, 선택된 상태를 유지하기 위해 사용되고, 공통전극선(187)과 트랜지스터 182의 소스 부분과의 사이에 위치되어, 전하를 축전하여, 트랜지스터 181의 게이트에 인가된 신호를 유지하고 있다. 화소선택은, 주사 전극선(185)과 신호 전극선(186)에 의해 결정된다.
보다 구체적으로, 화상신호가 드라이버 회로(도면에 나타내지 않는다)로부터 주사 전극선(185)을 통해 게이트전극에 펄스 신호로서 인가된다. 그와 동시에, 별도의 드라이버 회로(도면에 나타내지 않는다)로부터 신호 전극선(186)을 통해서 트랜지스터(182)에 펄스 신호를 인가하여서, 화소를 선택한다. 이때, 트랜지스터 182가 0N되어 신호 전극선(186)과 트랜지스터182의 소스의 사이에 있는 콘덴서(183)에 전하가 축적된다. 이에 따라, 트랜지스터 181의 게이트 전압이 원하는 전압으로 유지되어서, 트랜지스터 181은 0N이 된다. 이 상태는 다음 신호를 받을 때까지 유지된다. 트랜지스터 181이 ON인 상태일 동안, 유기EL층(184)에 전압 및 전류가 공급되고 있어 발광을 유지한다.
도 13에 나타낸 구성 예에서, 각 화소는 2개의 트랜지스터와 콘덴서를 구비한다. 성능을 향상시키기 위해서, 보다 많은 수의 트랜지스터 등은 내장되어도 된다. 본질적인 것은, 트랜지스터 부분에 본 실시예의 저온에서 형성할 수 있어 투명한 전계 효과형 트랜지스터인 In-Ga-Zn-0 전계 효과형 트랜지스터를 사용함으로써, 유효 E L소자를 얻는다는 것이다.
다음에, 본 발명의 예들에 대해서 첨부도면을 사용하여 설명한다.
(예시 1)
본 예시에서는, 도 1a에 나타내는 코플래너형 구조를 가진 톱 게이트형 TFT소자를 제작한다.
제조 방법에 있어서, 도 3a 및 3b에 나타내는 자기정합적인 방법을 본 예시에 적용한다.
채널층(11)에 In-Ga-Zn-0계의 아모르포스 산화물을 사용한다. 소스 부위 및 드레인 부위의 형성에는, 수소의 이온주입 방법을 사용한다.
우선, 유리 기판(10)(코닝사제 1737) 위에 채널층으로서 아모르포스 산화물막(11)을 형성한다. 본 예시에서는, 아르곤 가스와 산소 가스와 혼합 분위기중에서 고주파 스퍼터링법에 의해, In-Zn-Ga-0계 아모르포스 산화물막을 형성한다.
시료(51), 타겟(52), 진공펌프(53), 진공계(54), 기판유지수단(55), 각각의 가스 도입계에 대하여 설치된 가스 유량제어수단(56), 압력제어수단(57), 및 성막 실(58)을 구비한 도 10에 나타나 있는 바와 같은 스퍼터 성막 장치를 사용한다.
즉, 성막 실(58)과, 성막 실내를 진공배기하기 위한 진공펌프(53)와, 산화물막을 형성하는 기판을 성막 실내에 유지하기 위한 기판유지수단(55)과, 기판유지수단에 대향된 고체재료원(타겟)(52)을 가지고, 고체재료원으로부터 재료를 증발시키기 위한 에너지원(도면에 나타내지 않은 고주파전원)과 상기 성막 실내에 산소 가스를 공급하는 수단을 더 구비한 스퍼터 성막 장치를 사용한다.
가스 도입계로서는, 아르곤, 산소, 아르곤과 산소의 혼합 가스(Ar:O2=80:20)의 3계통을 가지고 있다. 각각의 가스 유량을 독립으로 제어 가능하게 하는 가스 유량제어수단(56)과, 배기속도를 제어하기 위한 압력제어수단(57)에 의해, 성막 실내에 소정의 가스 분위기를 얻을 수 있다.
본 예시에서는, 타겟(재료원)으로서는, 2인치 사이즈의 InGaO3(ZnO)조성을 갖는 다결정 소결재를 사용하고, 투입RF파워는 100W로 한다. 성막시의 분위기는, 총 압력이 0.5Pa이며, 그 때 가스유량비는 Ar:02=100:1이다. 성막 레이트는 13nm/min이 고, 그 기판의 온도는 25℃이다.
상기 얻어진 막에 관하여, 막면에 글랜스 각도 X선 회절(박막법, 입사각 0.5도)을 대략 행한 경우, 명료한 회절 피크는 검출되지 않고, 제작한 In-Zn-Ga-0계막은 아모르포스막인 것을 알았다.
한층 더, 분광 엘립소메트리를 사용하여 패턴의 해석을 행한 결과, 박막의 평균 자승 거칠기(Rrms)는 약 0.5nm이며, 막두께는 약 60nm인 것을 알았다. 형광 X선(ⅩRF)분석의 결과, 박막의 금속 조성비는 In:Ga:Zn=38:37:25이었다.
또한, 전기전도도는 10-2S/cm정도이며, 전자 캐리어 농도는 4×1016/cm3, 예상 전자이동도는, 약 2cm2/V·sec정도이다.
광흡수 스펙트럼의 해석으로부터, 제작한 아모르포스 산화물막의 금지대 에너지는 약 3eV다.
다음에, 포토리소그래피법과 리프트 오프법에 의해, 게이트 절연층(12)을 패터닝하여 형성했다. 게이트 절연층은, Y203막을 전자빔증착법에 의해 형성하고, 두께는 150nm이다. 또 Y203막의 비유전률은 약 15이다.
한층 더, 포토리소그래피법과 리프트 오프법에 의해, 게이트 전극(15)을 형성한다. 그 채널 길이는 40㎛이고, 그 채널 폭은, 200㎛이다. 전극은, Au로 제조되고, 그 두께가 30nm이다.
다음에, 아모르포스 산화물박막에 수소(혹은 중수소)이온주입을 행하고(도 3a), 채널층중에, 소스 부위와 드레인 부위를 형성했다(도 3b). 이온주입시에, 도 3a에 도시한 바와 같이, 수소 이온은, 게이트 절연층을 거쳐서 채널층에 주입된다.
이러한 방법에 의해, 게이트 전극이 마스크로서 사용되고, 게이트 전극의 패턴에 대응한 소스 부위 및 드레인 부위가 자기정합적으로 배치된다.
이온주입에서는, 이온종으로서 H+(양자)을 사용하고 가속 전압은 20kV이다. 면적당의 이온조사량은, 1×1013∼1×1017(1/cm2)정도로 할 수 있다. 상술한 경우와 같이, 중수소 D+의 이온주입한 시료도 별도로 준비한다.
수소함유량을 평가하기 위해서 SIMS에 의해 조성 분석을 한다. 1×1015(1/cm2)의 이온조사를 행한 시료를 박막중의 수소농도가 2×1019(1/cm3)정도다. 이에 따라, 예를 들면, 1×1013(1/cm2)인 이온조사량의 시료일 경우에, 수소농도는, 검출한계 이하이기 때문에 측정될 수 없다. 그렇지만, 2×1017(1/cm3)정도로 평가할 수 있다.
본 예시의 박막트랜지스터의 소스 부위 및 드레인 부위 각각에, 수소 이온조사량을 1×1016(1/cm2)로 한다. 수소농도가 2×1020(1/cm3)정도라고 평가한다. 또한, 별도로, 준비한 시료의 전기전도도를 평가한다. 전기전도도는, 80S/cm정도다. 본 예시에서는, 각 소스 부위 및 드레인 부위의 전기전도도가 충분히 높아서, 소스 전극과 드레인 전극을 생략한 도 1a의 구성을 채용하고 있다.
(비교예 1)
비교 예에서, 산화물막 위에 소스 전극 및 드레인 전극을 직접 형성하는 구성의 소자를 형성했다. 기판 위에 아모르포스 산화물층을 형성한다. 그 후, 소스전극, 드레인 전극, 게이트 절연층, 게이트전극을 패터닝하여 형성한다. 자기정합적인 방법은 사용하지 않고 있다. 또한, 각층의 형성은 본 예시1에 의거하여 형성된다. 소스 및 드레인 전극에는 두께 30nm의 Au전극을 사용하고 있다.
TFT소자의 특성평가
도 7a 및 7b는 실온하에서 측정한 TFT 소자의 예시적인 전류-전압 특성을 나타낸다. 도 7a는 Id-Vd특성을 나타내고, 도 7b는 Id-Vg특성을 나타낸다. 도 7a에 도시된 것처럼, 소정의 게이트 전압 Vg을 인가하고 Vd의 변동에 따라 드레인 전압 Vd의 소스-드레인 전류 Id의 의존성을 측정하는 경우, 전형적인 반도체 트랜지스터의 작용, 즉 Vd가 6V정도일 때의 포화(핀치오프)가 나타났다. 이득 특성에 관하여, 4V의 Vd 인가시에, 게이트 전압VG의 임계값은 약 -0.5V이었다. 또한 Vg가 10V일 때, 전류 Id는 1.0×10-5A정도가 흘렀다.
트랜지스터의 온/오프비는, 106이상이었다. 또한, 출력 특성으로부터 전계 효과 이동도를 산출한 바, 포화 영역에 있어서 약 8cm2(Vs)-1의 전계 효과 이동도를 얻었다. 상기 제작한 소자에 가시광선을 조사해서 같은 측정을 행했다. 트랜지스터 특성의 변화는 관찰되지 않았다.
동일 기판 위에 형성된 복수의 소자의 특성 편차를 평가하였다. 본 예시의 편차는 비교 예보다 작다. 예를 들면, 온 전류의 편차를 평가하였다. 비교 예에서는 그 편차가 ±15%정도이었다. 이에 대조하여, 본 예시에서의 편차는 ±10%정도이었다.
본 예시의 전계 효과형 트랜지스터는, 채널층(산화물박막)안에, 채널 부위와, 채널 부위와 비교해서 수소농도가 큰 소스 부위 및 드레인 부위를 가지고 있다. 그 때문에, 채널 부위와, 각 소스전극 및 드레인 전극의 사이에서, 안정한 전기적 접속이 가능해져서, 소자의 균일성 및 신뢰성이 향상한다고 예상된다.
본 예시의 TFT는, 비교 예의 TFT보다 작은 히스테리시스를 가졌다. 도 8a 및 8b는, 본 예시와 비교 예의 Id-Vg 특성을 도시하여 비교하고 있다. 도 8a는 비교 예이고, 도 8b는 본 예시의 TFT특성의 일례이다. 도면에 나타낸 것처럼, 채널층에 수소를 첨가하는 경우, TFT의 히스테리시스를 저감할 수 있다.
즉, 본 예시에서는, 각 소스 및 드레인 전극과 채널과의 사이에서, 챠지가 트랩되기 어려운 양호한 전기적 접속이 실현되어서, 히스테리시스가 작은 박막 트랜지스터를 실현할 수 있다.
다음에, 전술의 톱 게이트 박막트랜지스터의 동적 특성을 평가했다. 소스 및 드레인간에 5V를 인가한다. 게이트 전극에 +5V 및 -5V의 전압 각각은, 펄스폭 30μsec와 주기 30msec를 갖고, 교대로 전환되어 드레인 전류의 응답을 측정했다. 본 예시에서는, 전류 상승이 우수하고, 소자간 상승시간의 편차가 작았다.
즉, 본 예시에 있어서, 자기정합적인 방법에 의해 게이트, 소스 및 드레인간의 위치 관계를 고정밀도로 실현할 수 있다. 그러므로, 고속동작이 가능하고, 균일성이 높은 소자를 실현할 수 있다.
수소를 이온주입한 경우와 중수소를 이온주입한 경우 사이에서, 특성에 큰 차이는 보여지지 않았다.
본 예시에 따른 비교적 큰 전계 효과 이동도를 가진 전계 효과형 트랜지스터는, 예를 들면 유기발광 다이오드 동작 회로에 이용된다고 기대할 수 있다.
(예시 2)
본 예시에 있어서, 구성과 제조법은 예시 1에 기초한다. 그렇지만, 수소 주입량을 제어하여, 소스 부위 및 드레인 부위 각각의 수소농도가 1×1018(1/cm3)정도가 되었다.
본 예시에서는, 소스 부위와 드레인 부위 각각의 전기전도도가 불충분하기 때문에, 예시 1과 비교해서 다소 온 전류가 작았다. 별도로 준비한 상기 수소농도의 시료에서는, 전기전도도를 평가하면, 0.01S/cm정도를 얻는다.
이러한 비교적 낮은 수소농도를 소스 부위 및 드레인 부위에 적용할 경우에는, 도 5a에 나타나 있는 바와 같이 절연층(19), 소스 전극 및 드레인 전극을 부가함으로써 예시 1의 경우와 같이 양호한 트랜지스터 특성도 실현할 수 있다. 히스테리시스 특성, 균일성, 고속동작 성능도 바람직하였다.
(예시 3)
본 예시에서는, 도 1b에 나타낸 것과 같은 코플래너형 구조를 가진 보텀 게이트형 TFT소자를 제작한 예다.
본 예시에서는, 도 4a 내지 4d에 나타내는 제조방법에 의해 소자를 제조하였다. 자기정합적인 방법은 사용하지 않았다.
In-Ga-Zn-0계의 아모르포스 산화물로 이루어진 채널층의 형성에는 PLD법을 사용하였다. 소스 부위 및 드레인 부위의 형성에는 수소 플라즈마처리를 사용하였다.
우선, 게이트 전극(15)은, (코닝사제 1737) 유리 기판(10) 위에 포토리소그래피법 및 리프트 오프법을 사용하여 패터닝되었다. 전극은, Ta로 제조되고, 두께는 50nm이었다.
포토리소그래피법과 리프트 오프법에 의해, 게이트 절연층(12)을 패터닝하여 형성했다. 게이트 절연층은, 두께 150nm의 HfO2막을 레이저증착법에 의해 성막하여 얻어졌다.
포토리소그래피법과 리프트 오프법에 의해 채널층인 In-Zn-Ga-0계 아모르포스 산화물막을 패터닝 형성했다.
KrF 엑시머 레이저를 사용한 P L D법에 의해, In-Zn-Ga-0계 아모르포스 산화물막을 퇴적시켰다.
InGaO3(ZnO)4조성을 갖는 다결정 소결재를 타겟으로서 사용하여, In-Zn-Ga-0계 아모르포스 산화물막을 퇴적시켰다. 성막시의 산소분압은 7Pa다. KrF 엑시머 레 이저의 파워는 1.5×10-3mJ/cm2/pulse, 펄스폭은 20nsec, 반복 주파수는 10Hz다. 또한, 기판온도는 25℃이다.
형광 X선(ⅩRF)분석의 결과, 박막의 금속 조성비는 In:Ga:Zn＝0.97:1.01:4이었다. 한층 더, 분광 엘립소메트리를 사용하여 패턴의 해석을 행한 결과, 박막의 평균 자승 거칠기(Rrms)는 약 0.6 nm이며, 막두께는 약 100nm이다. 상기 얻어진 막에 관하여, 막면에 글랜스 각도 X선 회절(박막법, 입사각=0.5도)을 행한 경우, 명료한 회절 피크는 검출되지 않고, 제작한 In-Zn-Ga-0계막은 아모르포스 막인 것이 밝혀졌다.
다음에, 게이트 전극과 같은 패턴으로 이루어지는 레지스트 마스크(20)를 패터닝하여 형성했다(도 4a).
그 후에, 플라즈마 처리장치를 사용하여, 채널층인 아모르포스In-Ga-Zn-0박막에 대하여 수소 플라즈마 처리에 의해 수소첨가를 행한다. 수소 플라즈마처리는, 평행 평판형의 플라즈마 CVD장치 혹은 RIE타입의 플라즈마 에칭 장치를 사용해서 행할 수 있다(도 4b).
진공배기된 장치내에 처리의 대상이 되는 시료(상기 공정 후에 얻어진 기판)를 수용하였다. 그 후, 반응 가스 도입구로부터 수소를 포함한 가스를 도입하고, 고주파전원(R F)에 의해 처리 용기내에 고주파전원을 도입 함에 의해 플라즈마를 발생시킨다. 예를 들면, 전극간격을 5cm, 기판온도는 100℃, H2가스유량을 500sccm, 쳄버 내압을 1Torr로 한다. 수소 플라즈마처리를 실행한 박막은, 수소함유량이 증 가하고, 저항율이 감소한다.
계속해서, 드레인 전극(14) 및 소스 전극(13)을 패터닝하여 형성했다. 각 전극재질은, 금이며, 두께는 30nm이다(도 4c).
최후에, 마스크(20)를 에칭하여 도 4d에 도시된 박막 트랜지스터를 형성하였다. 채널 길이는 50㎛이었고, 채널 폭은 180㎛이었다.
(비교 예 2)
상기의 수소 플라즈마처리를 행하지 않은 시료를 준비했다. 즉, 채널층은, 전체막 영역에 걸쳐 수소농도가 거의 균일하고, 소스 부위 및 드레인 부위를 구비하지 않았다. 그 밖의 구성 및 제조법은, 예시 2에 의거하였다.
TFT소자의 특성 평가
본 실시예에 따른 박막트랜지스터는, Vd=6V로 포화(핀치오프)하는 전형적인 반도체 트랜지스터의 작용을 나타냈다. 트랜지스터의 온/오프비는, 106이상이었고, 그의 전계 효과 이동도는 약 7cm2(Vs)-1이었다.
본 예시3의 TFT의 특성 편차는, 비교 예2의 TFT에 비교하여, 복수의 소자를 형성했을 때의 특성 편차가 작다. 또한, 예시 3의 소자의 히스테리시스 특성과 고속동작 성능도 양호하다.
본 예시의 전계 효과형 트랜지스터는, 채널층(산화물박막) 안에, 채널 부위와, 채널 부위에 비교해서 수소농도가 각기 큰 소스 부위 및 드레인 부위를 가지고 있다. 이 때문에, 채널 부위와, 각 소스 전극 및 드레인 전극 사이에서, 안정한 전기적 접속이 가능해져서 소자의 균일성 및 신뢰성이 향상한다고 예상된다.
본 예시의 비교적 큰 전계 효과 이동도를 갖는 전계 효과형 트랜지스터는, 유기 발광 다이오드 동작 회로에의 이용 등을 기대할 수 있다.
(예시 4)
본 예시는, 플라스틱 기판 위에, 도 5b에 나타낸 것과 같은 톱 게이트형 TFT소자를 제작한 예다.
기판으로서, 폴리에틸렌 테레프탈레이트(PET) 필름을 사용한다.
우선, 기판 위에 채널층을 패터닝하여 형성한다.
또한, 본 예시에서는, 채널층의 형성에 있어서, 타겟으로서는, 2인치 크기의 In203/ZnO조성을 갖는 다결정 소결재를 사용하고, 투입RF파워는 100W이었다. 성막시의 분위기는, 총 압력이 0.4Pa이며, 그 때 가스 유량비는 Ar:02=100:2이다. 성막 레이트는 12nm/min이고, 기판 온도는 25℃이다.
막면에 글랜스 각도 X선 회절(박막법, 입사각도=0.5도)을 대략 행한 경우, 명료한 회절 피크는 검출되지 않고, 그 제작한 In-Zn-O막이 아모르포스막이었다는 것이 밝혀졌다. 형광 X선(XRF)분석의 결과, 금속 조성비는 In:Zn=1.1:0.9이었다.
다음에, 게이트 절연층과 게이트 전극을 적층한다. 게이트 절연층과 게이트 전극은 동일한 패턴이 되도록 형성된다. 게이트 전극은 In203:Sn로 이루어진 투명 도전막이다.
다음에, 예시 3의 경우와 같이 수소 플라즈마 처리한다. 소스 부위(16) 및 드레인 부위(17)는, 게이트 전극을 마스크로서 사용하여 자기정합으로 형성된다.
소스 전극 및 드레인 전극을 패터닝하여 형성한다. 각 소스 전극 및 드레인 전극으로서 In2O3:Sn으로 이루어진 투명 도전막을 사용하고, 그 두께는 100nm이었다.
TFT 소자의 특성평가
PET 필름 위에 형성한 TFT는 실온하에서 측정했다. 트랜지스터의 온/오프비는 103이상이다. 산출된 전계 효과 이동도는, 3cm2(Vs)-1다. 예시 1의 경우와 같이, 소자간의 특성의 편차, 히스테리시스 특성, 고속 동작 성능은, 바람직하였다.
PET 필름 위에 형성한 소자를 곡률 반경 30mm에서 굴곡시키고, 트랜지스터 특성은 같은 방식으로 측정되었다. 트랜지스터 특성에 큰 변화는 관찰되지 않았다. 또한 가시광선을 조사해서 같은 측정을 행했다. 트랜지스터 특성의 변화는 관찰되지 않았다. 본 실시예에서 형성한 박막트랜지스터는, 가시광선에 대하여 투명하고 유연한 기판상에형성되어 있다.
(예시 5)
본 예시에서는, 도 12의 전계 효과형 트랜지스터를 사용한 표시장치 에 관하여 설명한다. 상기 전계 효과형 트랜지스터에 있어서, 드레인 전극으로서의 ITO막의 섬의 짧은 변을 100㎛까지 연장하였다. 연장된 90㎛에 해당한 부분을 남기고, 소스 전극 및 게이트 전극에의 배선을 확보한다. 그 후, TFT를 절연층으로 피복하였다. 이 절연층 위에 폴리이미드 막을 도포하고, 러빙 공정을 시행하였다. 한편, 플라스틱 기판 위에 ITO막과 폴리이미드 막을 형성하고, 러빙 공정을 실행한 것을 준비하였다. 플라스틱 기판은, 상기 전계 효과형 트랜지스터를 5㎛의 공극에 형성한 기판과 대향된 후, 여기에 네마틱 액정을 주입한다. 이 구조체의 양측에 한 쌍의 편광판을 설치한다. 전계 효과형 트랜지스터의 소스 전극에 전압을 인가하고, 게이트 전극의 인가전압을 변화시키면, 드레인 전극으로부터 연장된 ITO막의 섬의 일부인 30㎛×90㎛의 영역만, 광투과율이 변화된다. 그 투과율은, 전계 효과형 트랜지스터가 온 상태가 되는 게이트 전압 인가시에 소스-드레인 전압에 의해서 연속적으로 변화시킬 수 있다. 이에 따라서, 도 12에 나타낸 것과 같은 액정 셀을 표시 소자로서 사용하는 표시장치를 형성하였다.
다른 예시에서는, 각 TFT를 형성하는 기판으로서 백색의 플라스틱 기판을 사용하였다. TFT의 각 전극의 재료는 금으로 대체되었다. 폴리이미드막과 편광판은 생략되었다. 그리고, 백색의 플라스틱 기판과 투명한 플라스틱 기판간의 공극에는, 입자와 유체를 절연성 피막으로 피복한 캡슐로 충전되었다. 이러한 구성의 표시장치일 경우, 본 전계 효과형 트랜지스터에 의해 상기 연장된 드레인 전극과 상부의 ITO막간의 전압은 제어되어서, 캡슐내의 입자가 상하로 이동한다. 따라서, 투명 기판측에서 본 연장된 드레인 영역의 반사율을 제어하여 표시할 수 있었다.
다른 예시에서는, 전계 효과형 트랜지스터를 서로 복수 인접해서 형성하고, 예를 들면, 4개의 트랜지스터와 1개의 커패시터로 이루어진 통상의 전류제어회로를 구성한다. 따라서, 그 최종단 트랜지스터 중 하나로서 도 11의 TFT를 사용하여, EL소자를 구동할 수 있다. 예를 들면, 상기의 ITO막을 드레인 전극으로서 사용한 전계 효과형 트랜지스터를 이용하였다. 그리고, 드레인 전극으로부터 연장된 ITO막의 섬의 일부인 30㎛×90㎛의 영역에 전하주입층과 발광층으로 이루어진 유기 일렉트로루미세선스 소자를 형성한다. 이렇게 해서, EL소자를 사용하는 표시장치를 형성할 수 있다.
(예시 6)
예시 5의 것에 각각 해당하는 표시 소자와 전계 효과형 트랜지스터는 이차원으로 배열된다. 예를 들면, 예시 5의 액정 셀이나 E L소자 등의 표시 소자와, 전계 효과형 트랜지스터를 포함해서 약 30㎛×115㎛의 면적을 차지하는 화소를, 짧은 변 방향에 40㎛피치, 긴변 방향으로 120㎛ 피치로 각각7425×1790개 사각형 배열한다. 그리고, 긴변방향으로 7425개의 전계 효과형 트랜지스터의 게이트 전극을 통과하는 게이트 배선을 1790개, 1790개의 TFT의 소스 전극이 비정질산화물 반도체막의 섬으로부터 5㎛ 돌출한 부분을 짧은 변 방향으로 통과하는 신호 배선을 7425개 설치하였다. 상기 배선들은, 게이트 드라이버 회로 및 소스 드라이버 회로에 접속된다. 한층 더, 액정표시 소자의 경우, 액정표시 소자와 동사이즈에서 위치를 맞춰 적색(R), 녹색(G), 청색(B)이 긴 변 방향으로 반복하는 칼라필터를 표면에 설치하면, (약 211ppi와 A4사이즈)의 액티브 매트릭스형 칼라화상 표시장치를 구성할 수 있다.
EL소자의 경우에, 하나의 EL소자에 포함되는 2개의 전계 효과형 트랜지스터 중 제1전계 효과형 트랜지스터의 게이트 전극을 게이트 선과 접속하고, 제2전계 효과형 트랜지스터의 소스 전극을 신호 선과 접속하였다. EL소자의 발광 파장을 긴 변 방향으로 R, G, B의 순으로 반복시킨다. 이에 따라, 같은 해상도의 발광형 칼라 화상 표시장치를 구성할 수 있다.
액티브 매트릭스 회로를 구동하는 드라이버 회로는, 화소의 전계 효과형 트랜지스터와 같은 본 실시예에 따른 TFT를 사용해서 구성해도 되거나, 기존의 IC칩을 구성해도 된다.
본 발명의 전계 효과형 트랜지스터는, PET필름을 비롯한 플렉시블 소재 위에 형성할 수 있다. 즉, 만곡 상태에서의 스위칭이 가능하다. 또한, 전계 효과형 트랜지스터는 파장 400nm이상의 가시광 및 적외광에 대하여 투명하므로, 본 발명의 전계 효과형 트랜지스터는 LCD나 유기 EL디스플레이의 스위칭소자로서 응용될 수 있다. 또한, 본 발명의 전계 효과형 트랜지스터는, 플렉시블 디스플레이, 시쓰루형의 디스플레이, IC카드 및 ID태그 등에 폭넓게 응용할 수 있다.
본 발명의 전계 효과형 트랜지스터에 의하면, 채널층(산화물막) 안에, 수소 또는 중수소가 첨가된 소스 부위와 드레인 부위를 가지고 있다. 또는, 채널층(산화물막) 안에, 수소 또는 중수소를 포함한 채널 부위와, 채널 부위에 비교해서 수소농도가 큰 소스 부위 및 드레인 부위를 가지고 있다. 이에 따라 채널 부위와 각 소스 및 드레인 전극과의 사이에서, 안정한 전기적 접속이 가능하여서, 소자의 균일성 및 신뢰성이 향상한다. 한층 더, 각 소스 및 드레인 전극과 상기 채널과의 사이에서, 챠지가 트랩되기 어려운 양호한 전기접속이 실현되어서, 히스테리시스가 작 고, 안정성이 우수한 특성을 가진 전계 효과형 트랜지스터를 실현할 수 있다.
본 발명에서는, 상기의 전계 효과형 트랜지스터를 형성하는 경우에, 게이트 전극의 패턴을 마스크로서 사용하여 상기 산화물막에 수소를 첨가한다. 이에 따라, 게이트 전극의 패턴에 자기정합해서 소스 부위 및 드레인 부위를 형성할 수 있기 때문에, 게이트, 소스 및 드레인간의 위치 관계를 고정밀도로 실현할 수 있다.
본 출원은 2006년 3월 17일에 출원된 일본특허출원번호 2006-07463을 우선권 주장하고, 이를 여기에서는 레퍼런스로 포함한다.

Claims (10)

  1. 산화물막을 반도체층으로서 갖는 전계 효과형 트랜지스터로서,
    상기 산화물막은, 수소 또는 중수소가 첨가된 소스 부위 및 드레인 부위 중 하나를 갖는 것을 특징으로 하는 전계 효과형 트랜지스터.
  2. 산화물막을 반도체층으로서 갖는 전계 효과형 트랜지스터로서,
    상기 산화물막은, 채널 부위, 소스 부위 및 드레인 부위를 가지고,
    상기 소스 부위와 상기 드레인 부위에서의 수소 또는 중수소의 농도는 상기 채널 부위의 수소 또는 중수소의 농도보다도 큰 것을 특징으로 하는 전계 효과형 트랜지스터.
  3. 제 1 항에 있어서,
    상기 소스 부위와 상기 드레인 부위는, 게이트 전극과 자기정합해서 배치되고, 코플래너 구조를 갖는 것을 특징으로 하는 전계 효과형 트랜지스터.
  4. 제 1 항에 있어서,
    상기 소스 부위 혹은 상기 드레인 부위의 저항율은, 상기 채널 부위의 저항율의 1/10이하인 것을 특징으로 하는 전계 효과형 트랜지스터.
  5. 제 1 항에 있어서,
    상기 산화물막은,
    [(Sn1-xM4x)02]a·[(In1-yM3y)2O3]b·[(Zn1-zM2zO)]c로 나타낸 아모르포스 산화물로 형성되고,
    여기서, 0≤x≤1, 0≤y≤1, 0≤z≤1, 0≤a≤1, 0≤b≤1, 0≤c≤1 및 a+b+c=1, M4는 Sn보다 원자번호가 작은 Si, Ge 및 Zr로 이루어진 군으로부터 선택된 4족원소, M3는 In보다 원자 번호가 작은 B, Al, Ga, 및 Y로 이루어진 군으로부터 선택된 3족원소 또는 Lu, M2는 Zn보다 원자 번호가 작은 Mg와 Ca로 이루어진 군으로부터 선택된 2족원소인 것을 특징으로 하는 전계효과형 트랜지스터.
  6. 전극을 갖는 표시 소자와,
    청구항 1의 전계 효과형 트랜지스터를 포함한 표시장치로서,
    상기 전계 효과형 트랜지스터의 소스 부위 또는 드레인 부위는, 상기 표시장치의 전극과 전기적으로 접속된 것을 특징으로 하는 표시장치.
  7. 제 6 항에 있어서,
    복수의 표시 소자와 복수의 전계 효과형 트랜지스터는, 기판 위에 2차원적으로 배치된 것을 특징으로 하는 표시장치.
  8. 산화물막을 반도체층으로서 갖는 전계 효과형 트랜지스터의 제조 방법으로서,
    기판 위에 상기 산화물막을 형성하는 공정과,
    상기 산화물막의 일부에 수소 또는 중수소를 첨가해 소스 부위 및 드레인 부위를 형성하는 공정을 갖는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  9. 산화물막을 반도체층으로서 갖는 전계 효과형 트랜지스터의 제조 방법으로서,
    기판 위에 상기 산화물막을 형성하는 공정과,
    상기 산화물막 위에 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막 위에 게이트 전극을 형성하는 공정과,
    상기 게이트 전극의 패턴을 마스크로서 사용하여 상기 산화물막에 수소 또는 중수소를 첨가하여서 상기 게이트 전극의 패턴에 대하여 자기정합으로 소스 부위 및 드레인 부위를 상기 산화물막 안에 형성하는 공정을 갖는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  10. 채널 영역을 갖는 산화물 반도체층과,
    게이트 전극과,
    게이트 절연체와,
    드레인 전극과,
    소스 전극을 포함한 전계 효과형 트랜지스터로서,
    상기 산화물 반도체 층은, 소스 전극 또는 드레인 전극에 인접한 한 쌍의 도핑 영역을 더 포함하고, 상기 도핑 영역 각각은 수소 및 중수소 중 적어도 하나를 갖고,
    상기 도핑 영역에서의 수소 또는 중수소의 농도는, 채널 영역에서의 수소 또는 중수소의 농도보다 큰 것을 특징으로 하는 전계 효과형 트랜지스터.
KR1020087025162A 2006-03-17 2007-03-08 산화물막을 채널에 사용한 전계 효과형 트랜지스터 및 그 제조 방법 KR101142327B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006074630A JP5110803B2 (ja) 2006-03-17 2006-03-17 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JPJP-P-2006-074630 2006-03-17
PCT/JP2007/055296 WO2007119386A1 (en) 2006-03-17 2007-03-08 Field effect transistor using oxide film for channel and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20080114802A true KR20080114802A (ko) 2008-12-31
KR101142327B1 KR101142327B1 (ko) 2012-05-17

Family

ID=38197737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087025162A KR101142327B1 (ko) 2006-03-17 2007-03-08 산화물막을 채널에 사용한 전계 효과형 트랜지스터 및 그 제조 방법

Country Status (9)

Country Link
US (2) US8003981B2 (ko)
EP (1) EP1984954B1 (ko)
JP (1) JP5110803B2 (ko)
KR (1) KR101142327B1 (ko)
CN (1) CN101401213B (ko)
AT (1) ATE527693T1 (ko)
BR (1) BRPI0709583B8 (ko)
RU (1) RU2400865C2 (ko)
WO (1) WO2007119386A1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110010323A (ko) * 2009-07-24 2011-02-01 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR20120028225A (ko) * 2010-09-13 2012-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9379223B2 (en) 2011-03-18 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
US20170040181A1 (en) 2010-03-05 2017-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20180005311A (ko) * 2016-07-05 2018-01-16 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20180079114A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 표시 장치
US10153360B2 (en) 2010-11-11 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20190123712A (ko) * 2008-12-05 2019-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20220053042A (ko) * 2009-09-04 2022-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법

Families Citing this family (291)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371605B2 (en) * 2005-03-25 2008-05-13 Lucent Technologies Inc. Active organic semiconductor devices and methods for making the same
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5408842B2 (ja) * 2007-04-27 2014-02-05 キヤノン株式会社 発光装置およびその製造方法
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
EP2158608A4 (en) 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP5268132B2 (ja) * 2007-10-30 2013-08-21 富士フイルム株式会社 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
US8319214B2 (en) * 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP5489445B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009130209A (ja) * 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP5213429B2 (ja) * 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
JP2009146100A (ja) * 2007-12-13 2009-07-02 Sony Corp 表示装置および光センサ素子
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
US8704217B2 (en) 2008-01-17 2014-04-22 Idemitsu Kosan Co., Ltd. Field effect transistor, semiconductor device and semiconductor device manufacturing method
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP5219529B2 (ja) * 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5343853B2 (ja) * 2008-03-13 2013-11-13 株式会社村田製作所 ガラスセラミック組成物、ガラスセラミック焼結体および積層型セラミック電子部品
JP5181164B2 (ja) * 2008-03-17 2013-04-10 ユー・ディー・シー アイルランド リミテッド 有機電界発光表示装置
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI495108B (zh) 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5322530B2 (ja) * 2008-08-01 2013-10-23 富士フイルム株式会社 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
JP5525778B2 (ja) 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI606592B (zh) 2008-09-01 2017-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5258467B2 (ja) * 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2010029885A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20110056542A (ko) 2008-09-12 2011-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029865A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101722409B1 (ko) 2008-09-19 2017-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2421030B1 (en) 2008-09-19 2020-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101874327B1 (ko) 2008-09-19 2018-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101827333B1 (ko) * 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101273913B1 (ko) * 2008-09-19 2013-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010038819A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101961632B1 (ko) 2008-10-03 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101799601B1 (ko) 2008-10-16 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102095625B1 (ko) 2008-10-24 2020-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101634411B1 (ko) 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
TWI535037B (zh) 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2010135771A (ja) 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法
TWI606595B (zh) 2008-11-07 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN101740631B (zh) 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI536577B (zh) 2008-11-13 2016-06-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR102359831B1 (ko) 2008-11-21 2022-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
TWI529949B (zh) 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101643204B1 (ko) 2008-12-01 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI613489B (zh) 2008-12-03 2018-02-01 半導體能源研究所股份有限公司 液晶顯示裝置
JP2010140919A (ja) 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5615540B2 (ja) 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102257621B (zh) * 2008-12-19 2013-08-21 株式会社半导体能源研究所 晶体管的制造方法
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP4844627B2 (ja) * 2008-12-24 2011-12-28 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI476915B (zh) 2008-12-25 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8841661B2 (en) 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
JP5617174B2 (ja) * 2009-02-27 2014-11-05 大日本印刷株式会社 トランジスタ素子の製造方法
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
CN102349158B (zh) * 2009-03-12 2015-05-06 株式会社半导体能源研究所 制造半导体器件的方法
TWI485781B (zh) 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
US8927981B2 (en) 2009-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8338226B2 (en) 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2256795B1 (en) 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
JP5322787B2 (ja) 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
EP3573108A1 (en) * 2009-06-30 2019-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TW201103090A (en) * 2009-07-01 2011-01-16 Univ Nat Chiao Tung Method for manufacturing a self-aligned thin film transistor and a structure of the same
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
JP5640478B2 (ja) * 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN102751295B (zh) 2009-07-18 2015-07-15 株式会社半导体能源研究所 半导体装置与用于制造半导体装置的方法
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101768786B1 (ko) 2009-07-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
TWI529914B (zh) 2009-08-07 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP4970622B2 (ja) * 2009-08-26 2012-07-11 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
WO2011027723A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011034012A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
KR102057221B1 (ko) * 2009-09-16 2019-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101470811B1 (ko) * 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102576677B (zh) * 2009-09-24 2015-07-22 株式会社半导体能源研究所 半导体元件及其制造方法
KR101827687B1 (ko) 2009-09-24 2018-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 상기 구동 회로를 포함하는 표시 장치, 및 상기 표시 장치를 포함하는 전자 기기
KR101721285B1 (ko) 2009-10-09 2017-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 시프트 레지스터 및 표시 장치
WO2011043206A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN110824800B (zh) 2009-10-16 2022-07-26 株式会社半导体能源研究所 显示设备
CN110061144A (zh) 2009-10-16 2019-07-26 株式会社半导体能源研究所 逻辑电路和半导体器件
WO2011048945A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
CN104733033B (zh) 2009-10-29 2018-03-02 株式会社半导体能源研究所 半导体器件
KR102142450B1 (ko) 2009-10-30 2020-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN102576172B (zh) 2009-10-30 2016-01-27 株式会社半导体能源研究所 液晶显示设备、其驱动方法以及包括该液晶显示设备的电子电器
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101952065B1 (ko) 2009-11-06 2019-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
CN102612741B (zh) * 2009-11-06 2014-11-12 株式会社半导体能源研究所 半导体装置
KR101488521B1 (ko) * 2009-11-06 2015-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102668097B (zh) * 2009-11-13 2015-08-12 株式会社半导体能源研究所 半导体器件及其制造方法
KR102329497B1 (ko) 2009-11-13 2021-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR101800852B1 (ko) * 2009-11-20 2017-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011068106A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
KR101523358B1 (ko) 2009-12-04 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011068021A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011070928A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101729933B1 (ko) * 2009-12-18 2017-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011149933A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 固体試料の分析方法
KR20170142998A (ko) 2009-12-25 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8879010B2 (en) * 2010-01-24 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101810261B1 (ko) * 2010-02-10 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102763202B (zh) * 2010-02-19 2016-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011104938A1 (ja) * 2010-02-23 2011-09-01 シャープ株式会社 回路基板の製造方法、回路基板及び表示装置
CN113540253A (zh) 2010-02-26 2021-10-22 株式会社半导体能源研究所 制造半导体装置的方法
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105789321B (zh) 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
KR101351219B1 (ko) 2010-04-06 2014-01-13 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 및 그 제조 방법
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011145484A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101872927B1 (ko) * 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20180105252A (ko) * 2010-09-03 2018-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터 및 반도체 장치의 제조 방법
KR101824125B1 (ko) * 2010-09-10 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101856722B1 (ko) * 2010-09-22 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 절연 게이트형 전계 효과 트랜지스터
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
EP2447999A1 (en) * 2010-10-29 2012-05-02 Applied Materials, Inc. Method for depositing a thin film electrode and thin film stack
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI541981B (zh) * 2010-11-12 2016-07-11 半導體能源研究所股份有限公司 半導體裝置
TWI423449B (zh) * 2010-12-09 2014-01-11 Au Optronics Corp 氧化物半導體薄膜電晶體及其製作方法
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8941112B2 (en) * 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5975635B2 (ja) * 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8912080B2 (en) * 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
JP5527225B2 (ja) * 2011-01-14 2014-06-18 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI539597B (zh) * 2011-01-26 2016-06-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8643007B2 (en) * 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6023453B2 (ja) * 2011-04-15 2016-11-09 株式会社半導体エネルギー研究所 記憶装置
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US8445969B2 (en) * 2011-04-27 2013-05-21 Freescale Semiconductor, Inc. High pressure deuterium treatment for semiconductor/high-K insulator interface
CN102760697B (zh) * 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
KR102124557B1 (ko) 2011-06-08 2020-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9112036B2 (en) 2011-06-10 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US9012993B2 (en) * 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8994019B2 (en) * 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130037793A1 (en) * 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
TW201312757A (zh) * 2011-09-14 2013-03-16 Hon Hai Prec Ind Co Ltd 薄膜電晶體結構及其製造方法
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
US20130087784A1 (en) * 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8969867B2 (en) 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI581431B (zh) 2012-01-26 2017-05-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN102629590B (zh) * 2012-02-23 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
JP6207178B2 (ja) * 2012-03-05 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
US20130240875A1 (en) * 2012-03-14 2013-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US8860023B2 (en) 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130320335A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
WO2013183495A1 (ja) * 2012-06-08 2013-12-12 シャープ株式会社 半導体装置およびその製造方法
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102002858B1 (ko) * 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US20140062849A1 (en) * 2012-09-05 2014-03-06 Tagnetics, Inc. Cmos-compatible display system and method
KR102001057B1 (ko) 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR20230121931A (ko) 2012-12-25 2023-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
CN103915508B (zh) * 2013-01-17 2017-05-17 上海天马微电子有限公司 一种底栅结构的氧化物薄膜晶体管及其制作方法
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103984170A (zh) * 2013-02-19 2014-08-13 上海天马微电子有限公司 阵列基板及其制造方法、液晶显示器
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN104124277B (zh) * 2013-04-24 2018-02-09 北京京东方光电科技有限公司 一种薄膜晶体管及其制作方法和阵列基板
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2016001712A (ja) * 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI518430B (zh) * 2013-12-02 2016-01-21 群創光電股份有限公司 顯示面板及應用其之顯示裝置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
TWI658597B (zh) 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
JP6585354B2 (ja) 2014-03-07 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
TWI660490B (zh) 2014-03-13 2019-05-21 日商半導體能源研究所股份有限公司 攝像裝置
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103928400A (zh) * 2014-03-31 2014-07-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102380829B1 (ko) 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
JP5856227B2 (ja) * 2014-05-26 2016-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US10002971B2 (en) * 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN104112779A (zh) * 2014-07-29 2014-10-22 叶志 基于氘化金属氧化物薄膜的薄膜晶体管
CN104201111A (zh) * 2014-09-18 2014-12-10 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管的制备方法
KR102281848B1 (ko) * 2015-01-26 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터 제조 방법과 박막 트랜지스터
US10147823B2 (en) 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107683531B (zh) * 2015-05-22 2022-04-29 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
WO2017029576A1 (en) * 2015-08-19 2017-02-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102617041B1 (ko) 2015-12-28 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 장치, 텔레비전 시스템, 및 전자 기기
RU167501U1 (ru) * 2016-06-14 2017-01-10 Федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный технический университет" (ВГТУ) Тонкопленочный прозрачный полевой транзистор
CN105977306A (zh) * 2016-06-21 2016-09-28 北京大学深圳研究生院 一种自对准薄膜晶体管及其制备方法
JP6581057B2 (ja) * 2016-09-14 2019-09-25 株式会社東芝 半導体装置、半導体記憶装置及び固体撮像装置
WO2018076268A1 (zh) * 2016-10-28 2018-05-03 华为技术有限公司 场效应晶体管结构及其制作方法
KR102490188B1 (ko) 2016-11-09 2023-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
US11038001B2 (en) * 2017-03-27 2021-06-15 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
CN107195583B (zh) * 2017-05-02 2019-08-02 深圳市华星光电技术有限公司 一种oled显示面板及其制备方法
CN107170762B (zh) * 2017-06-16 2019-04-30 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
JP7108386B2 (ja) * 2017-08-24 2022-07-28 住友化学株式会社 電荷トラップ評価方法
KR20190063230A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치
US10854612B2 (en) 2018-03-21 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same
US10396061B1 (en) * 2018-03-22 2019-08-27 International Business Machines Corporation Transparent electronics for invisible smart dust applications
CN109148598B (zh) * 2018-08-20 2022-04-26 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法
KR20210028318A (ko) 2019-09-03 2021-03-12 삼성디스플레이 주식회사 표시 장치 및 제조 방법
CN110707042A (zh) * 2019-09-23 2020-01-17 深圳市华星光电半导体显示技术有限公司 反相器的制作方法及反相器
KR102111067B1 (ko) * 2019-12-26 2020-05-18 삼성디스플레이 주식회사 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법
JP2021141196A (ja) 2020-03-05 2021-09-16 株式会社ジャパンディスプレイ 半導体装置、および表示装置
JP2021141193A (ja) 2020-03-05 2021-09-16 株式会社ジャパンディスプレイ 半導体装置、及び表示装置
KR102237898B1 (ko) * 2020-04-21 2021-04-09 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN113138487B (zh) * 2021-04-13 2022-08-05 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338631A (ja) * 1993-03-29 1994-12-06 Canon Inc 発光素子及びその製造方法
JP3205167B2 (ja) * 1993-04-05 2001-09-04 キヤノン株式会社 電子源の製造方法及び画像形成装置の製造方法
JP3141979B2 (ja) 1993-10-01 2001-03-07 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
RU2069417C1 (ru) 1994-06-08 1996-11-20 Акционерное общество открытого типа "Научно-исследовательский институт молекулярной электроники и завод "Микрон" Способ изготовления тонкопленочных транзисторов матриц жидкокристаллических экранов
JP2946189B2 (ja) * 1994-10-17 1999-09-06 キヤノン株式会社 電子源及び画像形成装置、並びにこれらの活性化方法
JP3479375B2 (ja) * 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP4986347B2 (ja) * 2000-08-25 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6936854B2 (en) * 2001-05-10 2005-08-30 Canon Kabushiki Kaisha Optoelectronic substrate
JP2003179233A (ja) * 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
JP4544518B2 (ja) * 2004-09-01 2010-09-15 キヤノン株式会社 電界励起型発光素子及び画像表示装置
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
WO2007142167A1 (en) * 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190123712A (ko) * 2008-12-05 2019-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20110010323A (ko) * 2009-07-24 2011-02-01 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US11626521B2 (en) 2009-09-04 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR20220053042A (ko) * 2009-09-04 2022-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
US10388538B2 (en) 2010-03-05 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20200056476A (ko) * 2010-03-05 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP7152539B2 (ja) 2010-03-05 2022-10-12 株式会社半導体エネルギー研究所 トランジスタ
KR20180128518A (ko) * 2010-03-05 2018-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20180067704A (ko) * 2010-03-05 2018-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2021101466A (ja) * 2010-03-05 2021-07-08 株式会社半導体エネルギー研究所 トランジスタ及び液晶表示装置
US20170040181A1 (en) 2010-03-05 2017-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20210076175A (ko) * 2010-03-05 2021-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20120028225A (ko) * 2010-09-13 2012-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US10153360B2 (en) 2010-11-11 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10811522B2 (en) 2010-11-11 2020-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2020036032A (ja) * 2010-11-11 2020-03-05 株式会社半導体エネルギー研究所 半導体装置
US11631756B2 (en) 2010-11-11 2023-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9379223B2 (en) 2011-03-18 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
US10109743B2 (en) 2011-03-18 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
KR20180005311A (ko) * 2016-07-05 2018-01-16 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20180079114A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 표시 장치

Also Published As

Publication number Publication date
CN101401213B (zh) 2011-03-23
CN101401213A (zh) 2009-04-01
EP1984954B1 (en) 2011-10-05
KR101142327B1 (ko) 2012-05-17
RU2400865C2 (ru) 2010-09-27
ATE527693T1 (de) 2011-10-15
US20090065771A1 (en) 2009-03-12
BRPI0709583B1 (pt) 2018-05-29
EP1984954A1 (en) 2008-10-29
JP5110803B2 (ja) 2012-12-26
BRPI0709583A2 (pt) 2011-07-19
JP2007250983A (ja) 2007-09-27
US20110256684A1 (en) 2011-10-20
US8003981B2 (en) 2011-08-23
WO2007119386A1 (en) 2007-10-25
BRPI0709583B8 (pt) 2018-08-07
RU2008141166A (ru) 2010-04-27

Similar Documents

Publication Publication Date Title
KR101142327B1 (ko) 산화물막을 채널에 사용한 전계 효과형 트랜지스터 및 그 제조 방법
US7906780B2 (en) Field effect transistor
JP5430113B2 (ja) 電界効果型トランジスタ及びその製造方法
JP5196813B2 (ja) アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
JP4332545B2 (ja) 電界効果型トランジスタ及びその製造方法
JP5508555B2 (ja) ディスプレイ
US20180145181A1 (en) Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus
JP5361249B2 (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法
KR101144134B1 (ko) 산화물 반도체 전계 효과형 트랜지스터의 제조 방법
US7935582B2 (en) Field effect transistor using amorphous oxide film as channel layer, manufacturing method of field effect transistor using amorphous oxide film as channel layer, and manufacturing method of amorphous oxide film
KR101194255B1 (ko) 아모르포스 산화물 반도체 및 그 아모르포스 산화물 반도체를 사용한 박막트랜지스터
JP5084160B2 (ja) 薄膜トランジスタ及び表示装置
KR101028722B1 (ko) 박막 트랜지스터 및 표시장치 산화물 반도체 및 산소 농도 경사를 갖는 게이트 유전체
KR101186858B1 (ko) 아모퍼스 산화물을 사용한 전계 효과형 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee