CN110707042A - 反相器的制作方法及反相器 - Google Patents

反相器的制作方法及反相器 Download PDF

Info

Publication number
CN110707042A
CN110707042A CN201910900644.9A CN201910900644A CN110707042A CN 110707042 A CN110707042 A CN 110707042A CN 201910900644 A CN201910900644 A CN 201910900644A CN 110707042 A CN110707042 A CN 110707042A
Authority
CN
China
Prior art keywords
layer
active layer
substrate
electrode
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910900644.9A
Other languages
English (en)
Inventor
谢华飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910900644.9A priority Critical patent/CN110707042A/zh
Priority to US16/626,352 priority patent/US11328961B2/en
Priority to PCT/CN2019/120003 priority patent/WO2021056785A1/zh
Publication of CN110707042A publication Critical patent/CN110707042A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种反相器的制作方法及反相器。所述反相器的制作方法包括如下步骤：制作基底，并在基底上形成第一绝缘层；在第一绝缘层上形成半导体型碳纳米管薄膜；对半导体型碳纳米管薄膜进行图案化，形成间隔分布的第一有源层和第二有源层；在第一有源层上形成第一阻挡层，在第二有源层上形成第二阻挡层，第一阻挡层为亲电子膜层，第二阻挡层为供电子膜层；形成与第一有源层的两端接触且相互间隔的第一源极和第一漏极以及与第二有源层的两端接触且相互间隔的第二源极和第二漏极，且第一漏极与第二源极相连，通过采用半导体型碳纳米管作为有源层配合亲电子膜层和供电子膜层作为阻挡层，能够简化反相器的制作工艺，降低反相器的制作成本。

Description

反相器的制作方法及反相器
技术领域
本发明涉及显示技术领域，尤其涉及一种反相器的制作方法及反相器。
背景技术
随着显示技术的发展，包括液晶显示装置(Liquid Crystal Display，LCD)及有机发光二极管显示装置(Organic Light Emitting Display，OLED)在内的平面显示装置已经成为最为常见的显示装置，被广泛地应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品之中。
无论是液晶显示装置还是有机发光二极管显示装置CMOS(Complementary MetalOxide Semiconductor，互补式金属氧化物半导体)反相器均是装置中的一个重要器件，主要作用为接收一输入信号，并输出与输入信号逻辑相反的一输出信号。
通常CMOS反相器需要具有双极性特性，也即需要包括一个N型薄膜晶体管和一个P型薄膜晶体管，目前绝大部分的CMOS反相器是通过同一种半导体材料来实现双极性特性的，例如对于一种半导体材料，由于作为源漏电极的金属材料功函数的不同会造成不同类型的载流子传输，通过不对称电极使一种半导体材料得到双极性特性从而构筑CMOS反相器；对同一种电极材料的不同修饰也可以调节载流子传输性质达到平衡以制备CMOS反相器，但无论是采用不同的电极材料，还是对同一电极材料进行不同修饰，都需要在特定位置精确地集成不同电极材料或者对电极材料进行特定的修饰，工艺复杂，成本较高。
相比于传统的薄膜晶体管(Thin Film Transistor，TFT)技术，碳纳米管(CarbonNanotube，CNT)薄膜晶体管在器件性能和制备工艺方面具有明显的优势，且工艺温度以及工艺复杂度都较低，更重要的是碳纳米管薄膜可以采用碳纳米管溶液制备，能够实现利用印刷工艺实现大规模低成本制造。因此，碳纳米管薄膜晶体管在未来显示驱动背板、柔性电子产品及生物探测器方面极具应用前景。
发明内容
本发明的目的在于提供一种反相器的制作方法，能够简化反相器的制作工艺，降低反相器的制作成本。
本发明的目的还在于提供一种反相器，能够简化反相器的制作工艺，降低反相器的制作成本。
为实现上述目的，本发明提供一种反相器的制作方法，包括如下步骤：
步骤S1、制作基底，并在所述基底上形成第一绝缘层；
步骤S2、在第一绝缘层上形成半导体型碳纳米管薄膜；
步骤S3、对所述半导体型碳纳米管薄膜进行图案化，形成间隔分布的第一有源层和第二有源层；
步骤S4、在所述第一有源层上形成第一阻挡层，在所述第二有源层上形成第二阻挡层，所述第一阻挡层为亲电子膜层，所述第二阻挡层为供电子膜层；
步骤S5、形成与所述第一有源层的两端接触且相互间隔的第一源极和第一漏极以及与所述第二有源层的两端接触且相互间隔的第二源极和第二漏极，且所述第一漏极与所述第二源极相连。
所述步骤S1中制作基底的步骤包括制作一重掺杂硅片作为所述基底。
所述步骤S1中制作基底的步骤包括：提供一柔性衬底，在所述柔性衬底上覆盖缓冲层，在所述缓冲层上形成间隔排列的第一栅极及第二栅极，得到所述基底；
所述第一有源层及第二有源层分别对应所述第一栅极及第二栅极设置。
所述步骤S1中制作基底的步骤包括：提供一玻璃衬底，在所述玻璃衬底上形成间隔排列的第一栅极及第二栅极，得到所述基底；
所述第一有源层及第二有源层分别对应所述第一栅极及第二栅极设置。
所述步骤S3中采用溶液打印工艺形成所述半导体型碳纳米管薄膜，所述第一阻挡层的材料为氮化硅，第二阻挡层的材料为氧化硅。
本发明提供一种反相器，包括基底、设于所述基底上的第一绝缘层、位于所述第一绝缘层上间隔分布的第一有源层和第二有源层、设于所述第一有源层上的第一阻挡层、设于所述第二有源层上的第二阻挡层、与所述第一有源层的两端接触且相互间隔的第一源极和第一漏极以及与所述第二有源层的两端接触且相互间隔的第二源极和第二漏极，所述第一漏极与所述第二源极相连；
所述第一有源层及第二有源层的材料为半导体型碳纳米管，所述第一阻挡层为亲电子膜层，所述第二阻挡层为供电子膜层。
所述基底为重掺杂硅片。
所述基底包括柔性衬底、设于所述柔性衬底上的缓冲层以及设于所述缓冲层上的间隔排列的第一栅极及第二栅极；
所述第一有源层及第二有源层分别对应所述第一栅极及第二栅极设置。
所述基底包括玻璃衬底以及设于所述玻璃衬底上的间隔排列的第一栅极及第二栅极；
所述第一有源层及第二有源层分别对应所述第一栅极及第二栅极设置。
所述第一阻挡层的材料为氮化硅，第二阻挡层的材料为氧化硅。
本发明的有益效果：本发明提供一种反相器的制作方法，包括如下步骤：步骤S1、制作基底，并在所述基底上形成第一绝缘层；步骤S2、在第一绝缘层上形成半导体型碳纳米管薄膜；步骤S3、对所述半导体型碳纳米管薄膜进行图案化，形成间隔分布的第一有源层和第二有源层；步骤S4、在所述第一有源层上形成第一阻挡层，在所述第二有源层上形成第二阻挡层，所述第一阻挡层为亲电子膜层，所述第二阻挡层为供电子膜层；步骤S5、形成与所述第一有源层的两端接触且相互间隔的第一源极和第一漏极以及与所述第二有源层的两端接触且相互间隔的第二源极和第二漏极，且所述第一漏极与所述第二源极相连，通过采用半导体型碳纳米管作为有源层配合亲电子膜层和供电子膜层作为阻挡层，能够简化反相器的制作工艺，降低反相器的制作成本。本发明还提供一种反相器，能够简化反相器的制作工艺，降低反相器的制作成本。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的反相器的制作方法的第一实施例的步骤S1的示意图；
图2为本发明的反相器的制作方法的第一实施例的步骤S2及步骤S3的示意图；
图3及图4为本发明的反相器的制作方法的第一实施例的步骤S4的示意图；
图5为本发明的反相器的制作方法的第一实施例的步骤S5的示意图暨本发明的反相器的第一实施例的结构图；
图6为本发明的反相器的制作方法的第二实施例的步骤S1的示意图；
图7为本发明的反相器的制作方法的第二实施例的步骤S2及步骤S3的示意图；
图8及图9为本发明的反相器的制作方法的第二实施例的步骤S4的示意图；
图10为本发明的反相器的制作方法的第二实施例的步骤S5的示意图暨本发明的反相器的第二实施例的结构图；
图11为本发明的反相器的制作方法的第三实施例的步骤S1的示意图；
图12为本发明的反相器的制作方法的第三实施例的步骤S2及步骤S3的示意图；
图13及图14为本发明的反相器的制作方法的第三实施例的步骤S4的示意图；
图15为本发明的反相器的制作方法的第三实施例的步骤S5的示意图暨本发明的反相器的第三实施例的结构图；
图16为本发明的反相器的制作方法的流程图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图16，本发明提供一种反相器的制作方法，包括如下步骤：
步骤S1、制作基底1，并在所述基底1上形成第一绝缘层2。
具体地，如图1所示，在本发明的第一实施例中，所述基底1为重掺杂型硅片。
具体地，如图6所示，在本发明的第二实施例中，所述步骤S1中制作基底1的步骤包括：提供一柔性衬底10，在所述柔性衬底10上覆盖缓冲层20，在所述缓冲层20上形成间隔排列的第一栅极31及第二栅极32，得到所述基底1。
具体地，如图10所示，在本发明的第三实施例中，所述步骤S1中制作基底1的步骤包括：提供一玻璃衬底10’，在所述玻璃衬底10’上形成间隔排列的第一栅极31’及第二栅极32’，得到所述基底1。
从而，本发明的反相器的制作方法同时适用于硅片基底、柔性基底及玻璃基底的器件。
具体地，在本发明的第二及第三实施例中，形成第一栅极及第二栅极的过程包括：清洗基底1，以物理气相沉积或蒸镀的方式在基板上沉积一整面的导电膜，接着涂布光刻胶，然后通过一道光罩对光刻胶进行曝光，然后进行显影、酸液湿刻及洗脱，以完成对导电膜的光刻，得到第一栅极及第二栅极。
具体地，本发明以原子层沉积或化学气相沉积制作所述第一绝缘层2。
具体地，所述第一绝缘层2的材料为二氧化铪、氧化硅、氮化硅及氧化铝中的一种或多种的组合。
优选地，在本发明的第一实施例中，所述第一绝缘层2的材料为氧化硅，在本发明的第二及第三实施例中，所述第一绝缘层2的材料为氮化硅。
步骤S2、在第一绝缘层2上形成半导体型碳纳米管薄膜。
具体地，所述步骤S2中通过溶液打印成膜工艺制作所述半导体型碳纳米管薄膜，所述半导体型碳纳米管薄膜为半导体型单壁碳纳米管(sc-SWCNT)。
需要说明的是，通过溶液打印成膜工艺制作半导体型碳纳米管薄膜，具有简单易行，无需真空高温高压环境与条件，易于大面积快速制备的优点，且碳元素来源丰富，化学性质稳定，且没有毒性，有利于构建绿色、廉价器件，通过采用具有双极性的半导体型碳纳米管作为有源层，使得反相器具有结构简单、低功耗、高稳定性的优点。
步骤S3、对所述半导体型碳纳米管薄膜进行图案化，形成间隔分布的第一有源层51和第二有源层52。
具体地，请参阅图2、图7及图12，所述步骤S3包括：通过涂布光刻胶、光罩曝光、显影及等离子体干刻工艺对半导体型碳纳米管薄膜进行图案化，得到第一有源层51和第二有源层52。
具体地，如图7所示，在本发明的第二实施例中，所述第一有源层51及第二有源层52分别对应所述第一栅极31及第二栅极32设置。
具体地，如图12所示，在本发明的第三实施例中，所述第一有源层51及第二有源层52分别对应所述第一栅极31’及第二栅极32’设置。
步骤S4、在所述第一有源层51上形成第一阻挡层61，在所述第二有源层52上形成第二阻挡层62，所述第一阻挡层61为亲电子膜层，所述第二阻挡层62为供电子膜层。
具体地，如图3与图4、图8与图9以及图13与图14所示，所述步骤S4具体包括：在所述第一绝缘层2、第一有源层51及第二有源层52上形成第一光刻胶层；
去除第一有源层51上的第一光刻胶层，在剩余的第一光刻胶层及第一有源层51上形成第一阻挡薄膜，去除剩余的第一光刻胶层及位于剩余的第一光刻胶层上的第一阻挡薄膜，得到位于第一有源层51上的第一阻挡层61；
在所述第一绝缘层4、第一阻挡层61及第二有源层52上形成第二光刻胶层；
去除第二有源层52上的第二光刻胶层，在剩余的第二光刻胶层及第二有源层52上形成第二阻挡薄膜，去除剩余的第二光刻胶层及位于剩余的第二光刻胶层上的第二阻挡薄膜，得到位于第二有源层52上的第二阻挡层62；
优选地，所述第一阻挡层61的材料为氮化硅，第二阻挡层62的材料为氧化硅。
进一步地，所述第一阻挡层61及第一有源层51形成一N型器件，所述第二阻挡层62及第二有源层52形成一P型器件，从而实现反相器的双极性特性。
步骤S5、形成与所述第一有源层51的两端接触且相互间隔的第一源极71和第一漏极72以及与所述第二有源层52的两端接触且相互间隔的第二源极73和第二漏极74，且所述第一漏极72与所述第二源极73相连。
具体地，如图5、图10及图15所示，所述步骤S5中，以物理气相沉积或蒸镀的方式在基板上沉积一整面的导电膜，接着涂布光刻胶、曝光、显影、酸液湿刻、洗脱光刻胶，完成导电膜的图案化，得到第一源极71、第一漏极72、第二源极73和第二漏极74。
请参阅图5、图10或图15，本发明还提供一种反相器，包括基底1、设于所述基底1上的第一绝缘层2、位于所述第一绝缘层2上间隔分布的第一有源层51和第二有源层52、设于所述第一有源层51上的第一阻挡层61、设于所述第二有源层52上的第二阻挡层62、与所述第一有源层51的两端接触且相互间隔的第一源极71和第一漏极72以及与所述第二有源层52的两端接触且相互间隔的第二源极73和第二漏极74，所述第一漏极72与所述第二源极73相连；
所述第一有源层51及第二有源层52的材料为半导体型碳纳米管，所述第一阻挡层61为亲电子膜层，所述第二阻挡层62为供电子膜层。
具体地，如图5所示，在本发明的第一实施例中，所述基底1为重掺杂硅片。
具体地，如图10所示，在本发明的第二实施例中，所述基底1包括柔性衬底10、设于所述柔性衬底10上的缓冲层20以及设于所述缓冲层20上的间隔排列的第一栅极31及第二栅极32；
所述第一有源层51及第二有源层52分别对应所述第一栅极31及第二栅极32设置。
具体地，如图10所示，在本发明的第三实施例中，所述基底1包括玻璃衬底10’以及设于所述玻璃衬底10’上的间隔排列的第一栅极31’及第二栅极32’；
所述第一有源层51及第二有源层52分别对应所述第一栅极31’及第二栅极32’设置。
从而，本发明的反相器的制作方法同时适用于硅片基底、柔性基底及玻璃基底的器件。
优选地，所述第一阻挡层61的材料为氮化硅，第二阻挡层62的材料为氧化硅。
进一步地，所述第一阻挡层61及第一有源层51形成一N型器件，所述第二阻挡层62及第二有源层52形成一P型器件，从而实现反相器的双极性特性。
具体地，所述第一有源层51及第二有源层52可通过溶液打印成膜工艺制作，所述半导体型碳纳米管为半导体型单壁碳纳米管(sc-SWCNT)。
需要说明的是，通过溶液打印成膜工艺制作半导体型碳纳米管薄膜，具有简单易行，无需真空高温高压环境与条件，易于大面积快速制备的优点，且碳元素来源丰富，化学性质稳定，且没有毒性，有利于构建绿色、廉价器件，通过采用具有双极性的半导体型碳纳米管作为有源层，使得反相器具有结构简单、低功耗、高稳定性的优点。
综上所述，本发明提供一种反相器的制作方法，包括如下步骤：步骤S1、制作基底，并在所述基底上形成第一绝缘层；步骤S2、在第一绝缘层上形成半导体型碳纳米管薄膜；步骤S3、对所述半导体型碳纳米管薄膜进行图案化，形成间隔分布的第一有源层和第二有源层；步骤S4、在所述第一有源层上形成第一阻挡层，在所述第二有源层上形成第二阻挡层，所述第一阻挡层为亲电子膜层，所述第二阻挡层为供电子膜层；步骤S5、形成与所述第一有源层的两端接触且相互间隔的第一源极和第一漏极以及与所述第二有源层的两端接触且相互间隔的第二源极和第二漏极，且所述第一漏极与所述第二源极相连，通过采用半导体型碳纳米管作为有源层配合亲电子膜层和供电子膜层作为阻挡层，能够简化反相器的制作工艺，降低反相器的制作成本。本发明还提供一种反相器，能够简化反相器的制作工艺，降低反相器的制作成本。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种反相器的制作方法，其特征在于，包括如下步骤：
步骤S1、制作基底(1)，并在所述基底(1)上形成第一绝缘层(2)；
步骤S2、在第一绝缘层(2)上形成半导体型碳纳米管薄膜；
步骤S3、对所述半导体型碳纳米管薄膜进行图案化，形成间隔分布的第一有源层(51)和第二有源层(52)；
步骤S4、在所述第一有源层(51)上形成第一阻挡层(61)，在所述第二有源层(52)上形成第二阻挡层(62)，所述第一阻挡层(61)为亲电子膜层，所述第二阻挡层(62)为供电子膜层；
步骤S5、形成与所述第一有源层(51)的两端接触且相互间隔的第一源极(71)和第一漏极(72)以及与所述第二有源层(52)的两端接触且相互间隔的第二源极(73)和第二漏极(74)，且所述第一漏极(72)与所述第二源极(73)相连。
2.如权利要求1所述的反相器的制作方法，其特征在于，所述步骤S1中制作基底(1)的步骤包括制作一重掺杂硅片作为所述基底(1)。
3.如权利要求1所述的反相器的制作方法，其特征在于，所述步骤S1中制作基底(1)的步骤包括：提供一柔性衬底(10)，在所述柔性衬底(10)上覆盖缓冲层(20)，在所述缓冲层(20)上形成间隔排列的第一栅极(31)及第二栅极(32)，得到所述基底(1)；
所述第一有源层(51)及第二有源层(52)分别对应所述第一栅极(31)及第二栅极(32)设置。
4.如权利要求1所述的反相器的制作方法，其特征在于，所述步骤S1中制作基底(1)的步骤包括：提供一玻璃衬底(10’)，在所述玻璃衬底(10’)上形成间隔排列的第一栅极(31’)及第二栅极(32’)，得到所述基底(1)；
所述第一有源层(51)及第二有源层(52)分别对应所述第一栅极(31’)及第二栅极(32’)设置。
5.如权利要求1所述的反相器的制作方法，其特征在于，所述步骤S3中采用溶液打印工艺形成所述半导体型碳纳米管薄膜，所述第一阻挡层(61)的材料为氮化硅，第二阻挡层(62)的材料为氧化硅。
6.一种反相器，其特征在于，包括基底(1)、设于所述基底(1)上的第一绝缘层(2)、位于所述第一绝缘层(2)上间隔分布的第一有源层(51)和第二有源层(52)、设于所述第一有源层(51)上的第一阻挡层(61)、设于所述第二有源层(52)上的第二阻挡层(62)、与所述第一有源层(51)的两端接触且相互间隔的第一源极(71)和第一漏极(72)以及与所述第二有源层(52)的两端接触且相互间隔的第二源极(73)和第二漏极(74)，所述第一漏极(72)与所述第二源极(73)相连；
所述第一有源层(51)及第二有源层(52)的材料为半导体型碳纳米管，所述第一阻挡层(61)为亲电子膜层，所述第二阻挡层(62)为供电子膜层。
7.如权利要求6所述的反相器，其特征在于，所述基底(1)为重掺杂硅片。
8.如权利要求6所述的反相器，其特征在于，所述基底(1)包括柔性衬底(10)、设于所述柔性衬底(10)上的缓冲层(20)以及设于所述缓冲层(20)上的间隔排列的第一栅极(31)及第二栅极(32)；
所述第一有源层(51)及第二有源层(52)分别对应所述第一栅极(31)及第二栅极(32)设置。
9.如权利要求6所述的反相器，其特征在于，所述基底(1)包括玻璃衬底(10’)以及设于所述玻璃衬底(10’)上的间隔排列的第一栅极(31’)及第二栅极(32’)；
所述第一有源层(51)及第二有源层(52)分别对应所述第一栅极(31’)及第二栅极(32’)设置。
10.如权利要求6所述的反相器，其特征在于，所述第一阻挡层(61)的材料为氮化硅，第二阻挡层(62)的材料为氧化硅。
CN201910900644.9A 2019-09-23 2019-09-23 反相器的制作方法及反相器 Pending CN110707042A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910900644.9A CN110707042A (zh) 2019-09-23 2019-09-23 反相器的制作方法及反相器
US16/626,352 US11328961B2 (en) 2019-09-23 2019-11-21 Method of manufacturing inverter and inverter
PCT/CN2019/120003 WO2021056785A1 (zh) 2019-09-23 2019-11-21 反相器的制作方法及反相器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910900644.9A CN110707042A (zh) 2019-09-23 2019-09-23 反相器的制作方法及反相器

Publications (1)

Publication Number Publication Date
CN110707042A true CN110707042A (zh) 2020-01-17

Family

ID=69196178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910900644.9A Pending CN110707042A (zh) 2019-09-23 2019-09-23 反相器的制作方法及反相器

Country Status (3)

Country Link
US (1) US11328961B2 (zh)
CN (1) CN110707042A (zh)
WO (1) WO2021056785A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193001A (zh) * 2021-04-25 2021-07-30 国家纳米科学中心 柔性类cmos反相器及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136408A (zh) * 2007-09-14 2008-03-05 北京大学 一种基于半导体纳米材料的cmos电路及其制备
CN101150089A (zh) * 2006-09-19 2008-03-26 北京大学 单壁碳纳米管器件集成方法
CN105789130A (zh) * 2014-12-24 2016-07-20 中国科学院苏州纳米技术与纳米仿生研究所 一种基于碳纳米管薄膜晶体管的cmos反相器的制作方法
US20180114934A1 (en) * 2016-10-24 2018-04-26 Carbonics Inc. Field effect transistor with p-doped carbon nanotube channel region and method of fabrication
CN108630760A (zh) * 2017-03-24 2018-10-09 中国科学院苏州纳米技术与纳米仿生研究所 N型场效应薄膜晶体管及其制作方法、cmos反相器及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
TWI336945B (en) * 2006-06-15 2011-02-01 Au Optronics Corp Dual-gate transistor and pixel structure using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150089A (zh) * 2006-09-19 2008-03-26 北京大学 单壁碳纳米管器件集成方法
CN101136408A (zh) * 2007-09-14 2008-03-05 北京大学 一种基于半导体纳米材料的cmos电路及其制备
CN105789130A (zh) * 2014-12-24 2016-07-20 中国科学院苏州纳米技术与纳米仿生研究所 一种基于碳纳米管薄膜晶体管的cmos反相器的制作方法
US20180114934A1 (en) * 2016-10-24 2018-04-26 Carbonics Inc. Field effect transistor with p-doped carbon nanotube channel region and method of fabrication
CN108630760A (zh) * 2017-03-24 2018-10-09 中国科学院苏州纳米技术与纳米仿生研究所 N型场效应薄膜晶体管及其制作方法、cmos反相器及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193001A (zh) * 2021-04-25 2021-07-30 国家纳米科学中心 柔性类cmos反相器及其制备方法

Also Published As

Publication number Publication date
WO2021056785A1 (zh) 2021-04-01
US20210366781A1 (en) 2021-11-25
US11328961B2 (en) 2022-05-10

Similar Documents

Publication Publication Date Title
WO2018227750A1 (zh) 柔性tft基板的制作方法
CN106816473B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
Wang et al. Metal contact engineering and registration-free fabrication of complementary metal-oxide semiconductor integrated circuits using aligned carbon nanotubes
TWI415318B (zh) 電晶體結構
WO2016176881A1 (zh) 双栅极tft基板的制作方法及其结构
Zou et al. Carbon nanotube driver circuit for 6× 6 organic light emitting diode display
CN106783871B (zh) 一种阵列基板、显示面板及制作方法
WO2015096292A1 (zh) 阵列基板及其制造方法、显示装置
US20180212061A1 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
CN109755287B (zh) 一种柔性oled器件及其制备方法
WO2021258933A1 (zh) 薄膜晶体管及其制备方法、移位寄存器和栅极驱动电路
WO2019071702A1 (zh) Cmos反相器及阵列基板
CN109166802A (zh) Ltps阵列基板及其制造方法、显示面板
WO2015078037A1 (zh) 薄膜晶体管及其制造方法、薄膜晶体管阵列基板
US20210091120A1 (en) Tft array substrate and manufacturing method thereof
CN109742151A (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
US6525453B2 (en) Field emitting display
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN103177970A (zh) 一种氧化物薄膜晶体管制备方法
CN110707042A (zh) 反相器的制作方法及反相器
Tan et al. Low-voltage carbon nanotube complementary electronics using chemical doping to tune the threshold voltage
EP3627543B1 (en) Method for manufacturing tft substrate
CN106252419B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN113363329A (zh) 一种薄膜晶体管以及薄膜晶体管的制备方法
WO2016179877A1 (zh) 共平面型氧化物半导体tft基板结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200117