CN105789130A - 一种基于碳纳米管薄膜晶体管的cmos反相器的制作方法 - Google Patents
一种基于碳纳米管薄膜晶体管的cmos反相器的制作方法 Download PDFInfo
- Publication number
- CN105789130A CN105789130A CN201410816237.7A CN201410816237A CN105789130A CN 105789130 A CN105789130 A CN 105789130A CN 201410816237 A CN201410816237 A CN 201410816237A CN 105789130 A CN105789130 A CN 105789130A
- Authority
- CN
- China
- Prior art keywords
- carbon nano
- film transistor
- tube film
- cmos inverter
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本申请公开了一种基于碳纳米管薄膜晶体管的CMOS反相器的制作方法以及一种在同一基底上对p型碳纳米管薄膜晶体管进行极性转换的方法,通过本发明可以实现在同一个基底上选择性的对p型晶体管实现极性转换成n型晶体管或双极性晶体管,进而构建互补型反相器电路。具有工艺简单,极性维持稳定,性能优异,大面积制备等等优势。
Description
技术领域
本发明属于电子学领域,特别是涉及一种基于碳纳米管薄膜晶体管的CMOS反相器的制作方法以及一种在同一基底上对p型碳纳米管薄膜晶体管进行极性转换的方法。
背景技术
碳纳米管薄膜晶体管(CNTTFT)是以半导体碳纳米管材料为有源层的场效应晶体管器件,与传统硅半导体晶体管相比,CNTTFT具有很多的优点:半导体碳纳米管可以溶液化,因此成膜技术更多,更方便,结合印刷电子在柔性、大面积以及低成本等方面的优势,因此碳纳米管薄膜晶体管的优势非常明显突出。此外,溶液法制备的CNTTFT的迁移率、开关比等性能均超过非晶硅和大部分有机材料晶体管器件的水平,因此在显示器、驱动电路、传感器、电子标签和互补逻辑电路中有着广阔的应用前景。
最近几年,提出使用如半导体碳纳米管场效应晶体管的(CNTFET)器件来克服硅半导体器件遇到的尺寸缩小的限制。另外,因为半导体CNT表现出高的跨导,对于互补器件如互补反相器(CMOS)是一种期望的特性,已经提出并已成功实现模仿互补金属化物半导体(CMOS)技术的互补CNTFET电路。众所周知,作为逻辑电路基本单元的CMOS同时需要p型和n型TFT,目前,p型碳纳米管薄膜晶体管(p-CNTTFT)的研究已经取得很大的进展,但n型CNTTFT的研究还远远落后于p型TFT。然而,虽然碳管自身的电学性质决定它表现出双极性的性质,但是由于吸附空气中的氧和水分等以及其他因素导致晶体管空气中只能表现出p型的特性。所以构建CMOS电路首先要制备出稳定性好的n型TFT。
现在用于制备n型碳纳米管的TFT的方法主要有两种,一种是采用低功函数的金属(Al,Ca等),另外一种是对碳纳米管本身进行电子型掺杂从而实现n型器件。但是第一种方法所报道的结果n型器件的性能一般较差,且稳定性不好。另外,一般采用的对碳纳米管掺杂的方式,为了实现在同一基底上选择性转换晶体管的极性(p-n)进而构建CMOS反相器,则需要硬掩膜板的帮助对维持p型不变的晶体管进行选择性保护才可以。
发明内容
本发明的目的在于提供一种基于碳纳米管薄膜晶体管的CMOS反相器的制作方法、以及一种在同一基底上对p型碳纳米管薄膜晶体管进行极性转化的方法,以克服现有技术中的不足。
为实现上述目的,本发明提供如下技术方案:
本申请实施例公开了一种基于碳纳米管薄膜晶体管的CMOS反相器的制作方法,包括步骤:
s1、在同一基底上制作第一碳纳米管薄膜晶体管和第二碳纳米管薄膜晶体管;
s2、在第二碳纳米管薄膜晶体管的有源层上制作一层钝化层作为保护层,该钝化层为绝缘的可以溶液化的高分子聚合物;
s3、采用介电材料对第一碳纳米管薄膜晶体管沟道间的有源层进行掺杂,使其极性转化为n型或双极性;
s4、通过导电物质电性连接第一碳纳米管薄膜晶体管和第二碳纳米管薄膜晶体管,形成CMOS反相器。
优选的,在上述的基于碳纳米管薄膜晶体管的CMOS反相器的制作方法中,第一碳纳米管薄膜晶体管和第二碳纳米管薄膜晶体管的源漏电极之间的间距介于2-200μm之间,源漏电极的相对宽度1-300μm。第一碳纳米管薄膜晶体管和第二碳纳米管薄膜晶体管共底栅或者分别具有独立的底栅。第一碳纳米管薄膜晶体管和第二碳纳米管薄膜晶体管的基底可以刚性或柔性。导电物质为采用铝、金、银、铜、钯等导电物质,其采用蒸镀、溅射、印刷等方式形成。
优选的,在上述的基于碳纳米管薄膜晶体管的CMOS反相器的制作方法中,所述钝化层的材质选自聚甲基丙烯酸甲酯、含氟聚合物、PDMS、光刻胶、环氧树脂、热固性或紫外固化的高分子聚合物。
优选的,在上述的基于碳纳米管薄膜晶体管的CMOS反相器的制作方法中,所述钝化层的材质为聚甲基丙烯酸甲酯,其分子量为30000~100000之间,溶液的浓度为5~15mg/ml,钝化层的厚度在500nm-2000nm之间。
优选的,在上述的基于碳纳米管薄膜晶体管的CMOS反相器的制作方法中,所述步骤s2中,钝化层制作完成后,还包括对钝化层进行晶化退火或紫外固化的步骤。
优选的,在上述的基于碳纳米管薄膜晶体管的CMOS反相器的制作方法中,所述钝化层采用打印的方式制作。
优选的,在上述的基于碳纳米管薄膜晶体管的CMOS反相器的制作方法中,所述介电材料为氧化铪、氧化锆、氧化铝或氮化硅,所述介电材料生长的厚度为20~50nm,生长温度为80~200℃。
优选的,在上述的基于碳纳米管薄膜晶体管的CMOS反相器的制作方法中,所述步骤s1中,碳纳米管薄膜晶体管制备中所使用的碳纳米管是分离后的纯半导体的碳纳米管。
优选的,在上述的基于碳纳米管薄膜晶体管的CMOS反相器的制作方法中,所述碳纳米管溶液采用气溶胶打印、喷墨打印、丝网印刷、旋涂或滴涂方式沉积。
本申请实施例还公开了一种在同一基底上对p型碳纳米管薄膜晶体管进行极性转换的方法,定义拟进行极性转换的晶体管为第一碳纳米管薄膜晶体管,其他晶体管为第二碳纳米管薄膜晶体管,该方法包括:在第二碳纳米管薄膜晶体管的有源层上制作一层钝化层作为保护层,该钝化层为绝缘的可以溶液化的高分子聚合物;然后采用介电材料对第一碳纳米管薄膜晶体管沟道间的有源层进行掺杂,使其极性转化为n型或双极性。
优选的,在上述的在同一基底上对p型碳纳米管薄膜晶体管进行极性转化的方法中,所述钝化层的材质选自聚甲基丙烯酸甲酯、含氟聚合物、PDMS、光刻胶、环氧树脂、热固性或紫外固化的高分子聚合物。
与现有技术相比,本发明的优点在于:本发明不借助硬模板的保护,只结合印刷精确定位的优势,在同一基底上快速有效的实现了碳纳米管晶体管的极性转换,为后续的CMOS逻辑电路的构建奠定了很好的基础。该工艺制作简单,有效,并且适用于柔性衬底的晶体管,为大面积印刷柔性电路铺平了道路。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1所示为本发明具体实施例1中在同一基底上选择性实现极性转换构建的反相器的示意图;
图2所示为本发明具体实施例1中打印钝化层PMMA后晶体管的电性能图;
图3a和3b所示为本发明具体实施例1中不同极性(p和n)的晶体管的转移特性曲线线性图和对数图;图3c和3d分别为不同电压Vdd条件下反相器的电压输入输出图和增益图;
图4所示为本发明具体实施例2中不同ALD条件促晶体管极性转换后的电性能曲线(a),以及构建的CMOS反相器的输入输出曲线(b),反相器的增益图(c)和反相器的功耗图(d);
图5所示为本发明具体实施例3中含F聚合物钝化层后以及生长氧化铪晶体管的电性能图。
具体实施方式
本发明的目的在于克服现有技术中的不足,提供一种在同一基底上可以很方面的实现选择性构建不同极性的碳纳米管薄膜晶体管以及在不同极性的晶体管基础上组建的CMOS逻辑电路的技术。本案中,在半导体碳纳米管的薄膜上面通过原子层沉积(ALD)一层一定厚度的氧化物介电层,或者通过PECVD的方式生长一层一定厚度的氮化硅等绝缘物质,对碳管进行掺杂,促使碳纳米管的极性发生转换,最终器件表现为n型或者双极性的特征。为了在此基础上直接构建CMOS反相器,同时则需要沉积生长介电材料的过程中,一部分的晶体管维持原有的p型特征不发生改变。所以为了在同一基底上实现同时制备p、n极性晶体管均存在的目标,
通过打印的方式使钝化层(高分子聚合物)精确定位于部分器件沟道之间的碳纳米管之上,进而形成了有效的阻挡层,在沉积介电层物质促使碳纳米管晶体管极性发生转换的同时,不受影响,维持自身的p型特征不发生变化。在此技术之上构建的CMOS反相器取得了很好的效果,CMOS反相器功耗低,尺寸小,反应速度快,制作工艺简单等特点。
本发明实现直接在同一基底之上不借助硬膜版的保护,采用原子沉积或化学气相沉积生长一层一定厚度介电层物质促使碳纳米管晶体管的极性从p型转换成n型,同时选用介电高分子聚合物作为钝化层保护部分碳纳米管薄膜晶体管的极性维持原有的p型不发生变化,从而很好的实现了同一基底之上方便快速的选择性促使碳纳米管晶体管的极性发生转换,并且在此基础之上构建了性能良好的CMOS反相器。图1为简单的在同一基底实现选择性实现极性转换进而构建反相器的示意图。示意图左侧图中1和2的方块表示晶体管的源漏电极,1、2之间的空白地方则是晶体管的沟道区域,借助于原子沉积的氧化物或气相沉积的氮化硅等绝缘物质对碳纳米管进行掺杂从而促使碳纳米管晶体管的极性发生转换,从p型转变成n型晶体管;右侧则是被钝化保护的碳纳米管晶体管,碳纳米管薄膜晶体管的沟道之上通过打印的途径沉积了一层一定厚度以及大小的介电高分子聚合物,灰色方块表示在沟道之上打印的钝化层的物质。其中3则是对转换后的n、p极性共底栅的晶体管为了构建CMOS反相器起到连接作用的导电物质。
本发明实施例公开了一种基于碳纳米管薄膜晶体管的CMOS反相器的制作方法、以及一种在同一基底上对p型碳纳米管薄膜晶体管进行极性转换的方法。本领域技术人员可以借鉴本文内容,适当改进工艺参数实现。特别需要指出的是,所有类似的替换和改动对本领域技术人员来说是显而易见的,它们都被视为包括在本发明。本发明的应用已经通过较佳实施例进行了描述,相关人员明显能在不脱离本发明内容、精神和范围内对本文所述的应用进行改动或适当变更与组合,来实现和应用本发明技术。
为了进一步理解本发明,下面结合实施例对本发明进行详细说明。
实施例1
1)首先通过传统的加工方式制备出所需用的晶体管,包括底栅,绝缘层以及源漏金属电极。接着称取2mg商业化大管径碳纳米管P2样品,放入10毫升的甲苯溶液中,然后加入分子量为56000的PFODBT聚合物10mg,在冰浴的条件下用功率为60W的超声清洗机超声分散30分钟,使聚合物可以选择性地和半导体碳纳米管充分作用,得到均匀分散的分散液。在经过10000g离心60分钟后,使上述悬浊液中的碳纳米管束以及未被聚合物包覆的金属性碳纳米管沉在离心管的底部,分离出上层清液。得到富集半导体碳纳米管的溶液墨水。然后通过喷墨打印、气溶胶打印、浸泡、滴涂等途径,把分离好的半导体碳纳米管溶液沉积在源漏电极之间的沟道中。选用的晶体管的沟道长20μm,宽300μm,墨水为分离的大管径半导体碳纳米管溶液,通过气溶胶打印的方式沉积于沟道之间。
2)选用分子量为90000的高分子聚合物PMMA,溶于一定的有机溶剂之中配成浓度为10mg/ml的溶液,并通过喷墨打印的方式沉积于步骤1)所做的部分的晶体管的沟道之上,并控制一定的大小以及厚度(按照附图1)。把打印PMMA后的器件放置于一定温度(120℃)的烘箱中进行晶化退火处理。对于相邻的晶体管则不进行任何处理。图2是晶体管钝化之前后在不同的电压下测试的转移电性能曲线。从图中可知,钝化层PMMA的覆盖不但没有严重的影响晶体管自身的电性能,并且由于覆盖的PMMA隔绝了空气中的氧和水分子的吸附,器件的迟滞有一定程度的减小。
3)通过调控沉积温度以及沉积的厚度,在120℃温度下,通过原子层沉积一层50nm厚度氧化铪(HfOX)介电层材料,保证空白的晶体管可以很好的进行极性转换(p-n)且不影响有源层材料导电性能;同时钝化后的晶体管不会受到沉积的氧化铪的影响致使晶体管的性能发生变化。图3中a)和b)不同极性(T2-p和T1-n)的晶体管的转移特性曲线线性图和对数图。从图中可知,转换极性后的晶体管可以很好的匹配,为后续的构建CMOS反相器奠定了基础。
4)在两个晶体管源和漏电极之间通过喷墨打印或者气溶胶打印,打印导电银纳米颗粒,作为连接两个晶体管的导电物质,通过在100℃退火90min,保证银的良好导电性。图3中c)和d)是所获得的CMOS反相器电性能,可以看到CMOS反相器可以很好的实现轨对轨输入输出,并且反相器的迟滞较小,并且没有随着的电压的增加发生明显的增加,CMOS反相器在电压为1V时的增益可至10。
由此可见,通过本案的技术,可以很好的构建出性能优异的CMOS反相器
实施例2
实施例2的方法步骤同实施例1。其中晶体管的绝缘层物质选用介电常数更高的氧化铪,这样晶体管在较小的工作电压下就拥有较大的输出电流。选用分子量50000左右的PMMA,浓度为8mg/ml,并且后处理的晶化温度为150℃。并且ALD生长温度是80℃,且生长物质是40nm的氧化铝(Al2O3)。图4a为不同极性(T2-p、T1-n)的两个晶体管的转移曲线,可以看出,此温度生长的氧化铝促使晶体管转换成了双极性的晶体管(T1-n),但在我们所需求的电压范围内,并不影响构建CMOS反相器。从图4b、4c和4d中可以看出,反相器的性能非常好。迟滞很小(4b),快速反相,增益高达20(4c),且功耗小于微瓦(4d)。
实施例3
实施例3的方法步骤同实施例1。但钝化层物质为特定有机溶剂溶解的含氟聚合物,浓度为20mg/ml,退火温度为130℃。ALD的生长条件同1,120℃生长40nm的氧化铪(HfOX)。图5为打印含氟聚合物以及生长氧化铪以后晶体管的性能,可以看出,晶体管的性能基本不受影响,可以很好的维持p型晶体管的性能。
实施例4
实施例4的方法步骤同实施例1。其中促使晶体管极性转化的物质是氮化硅,通过等离子体增强化学气相在200℃度进行生长。所生长的氮化硅(SiNx)的厚度为30nm。
最后,还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。
Claims (10)
1.一种基于碳纳米管薄膜晶体管的CMOS反相器的制作方法,其特征在于,包括步骤:
s1、在同一基底上制作第一碳纳米管薄膜晶体管和第二碳纳米管薄膜晶体管;
s2、在第二碳纳米管薄膜晶体管的有源层上制作一层钝化层作为保护层,该钝化层为绝缘的可以溶液化的高分子聚合物;
s3、采用介电材料对第一碳纳米管薄膜晶体管沟道间的有源层进行掺杂,使其极性转化为n型或双极性;
s4、通过导电物质电性连接第一碳纳米管薄膜晶体管和第二碳纳米管薄膜晶体管,形成CMOS反相器。
2.根据权利要求1所述的基于碳纳米管薄膜晶体管的CMOS反相器的制作方法,其特征在于:所述钝化层的材质选自聚甲基丙烯酸甲酯、含氟聚合物、PDMS、光刻胶、环氧树脂、热固性或紫外固化的高分子聚合物。
3.根据权利要求2所述的基于碳纳米管薄膜晶体管的CMOS反相器的制作方法,其特征在于:所述钝化层的材质为聚甲基丙烯酸甲酯,其分子量为30000~100000之间,溶液的浓度为5~15mg/ml,钝化层的厚度在500nm-2000nm之间。
4.根据权利要求1所述的基于碳纳米管薄膜晶体管的CMOS反相器的制作方法,其特征在于:所述步骤s2中,钝化层制作完成后,还包括对钝化层进行晶化退火或紫外固化的步骤。
5.根据权利要求1所述的基于碳纳米管薄膜晶体管的CMOS反相器的制作方法,其特征在于:所述钝化层采用打印的方式制作。
6.根据权利要求1所述的基于碳纳米管薄膜晶体管的CMOS反相器的制作方法,其特征在于:所述介电材料为氧化铪、氧化锆、氧化铝或氮化硅,所述介电材料生长的厚度为20~50nm,生长温度为80~200℃。
7.根据权利要求1所述的基于碳纳米管薄膜晶体管的CMOS反相器的制作方法,其特征在于:所述步骤s1中,碳纳米管薄膜晶体管制备中所使用的碳纳米管是分离后的纯半导体的碳纳米管。
8.根据权利要求7所述的基于碳纳米管薄膜晶体管的CMOS反相器的制作方法,其特征在于:所述碳纳米管溶液采用气溶胶打印、喷墨打印、丝网印刷、旋涂或滴涂方式沉积。
9.一种在同一基底上对p型碳纳米管薄膜晶体管进行极性转换的方法,定义拟进行极性转换的晶体管为第一碳纳米管薄膜晶体管,其他晶体管为第二碳纳米管薄膜晶体管,其特征在于,在第二碳纳米管薄膜晶体管的有源层上制作一层钝化层作为保护层,该钝化层为绝缘的可以溶液化的高分子聚合物;然后采用介电材料对第一碳纳米管薄膜晶体管沟道间的有源层进行掺杂,使其极性转化为n型或双极性。
10.根据权利要求9所述的在同一基底上对p型碳纳米管薄膜晶体管进行极性转化的方法,其特征在于:所述钝化层的材质选自聚甲基丙烯酸甲酯、含氟聚合物、PDMS、光刻胶、环氧树脂、热固性或紫外固化的高分子聚合物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410816237.7A CN105789130A (zh) | 2014-12-24 | 2014-12-24 | 一种基于碳纳米管薄膜晶体管的cmos反相器的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410816237.7A CN105789130A (zh) | 2014-12-24 | 2014-12-24 | 一种基于碳纳米管薄膜晶体管的cmos反相器的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105789130A true CN105789130A (zh) | 2016-07-20 |
Family
ID=56378389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410816237.7A Pending CN105789130A (zh) | 2014-12-24 | 2014-12-24 | 一种基于碳纳米管薄膜晶体管的cmos反相器的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105789130A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108630760A (zh) * | 2017-03-24 | 2018-10-09 | 中国科学院苏州纳米技术与纳米仿生研究所 | N型场效应薄膜晶体管及其制作方法、cmos反相器及其制作方法 |
CN110707042A (zh) * | 2019-09-23 | 2020-01-17 | 深圳市华星光电半导体显示技术有限公司 | 反相器的制作方法及反相器 |
CN111106242A (zh) * | 2019-12-12 | 2020-05-05 | Tcl华星光电技术有限公司 | 薄膜晶体管及其制备方法、cmos反相器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050250305A1 (en) * | 2004-05-04 | 2005-11-10 | State of Oregon acting by and through the State Board of Higher Education on behalf of | Carbon nanotube (CNT) multiplexers, circuits, and actuators |
CN1755942A (zh) * | 2004-10-02 | 2006-04-05 | 三星电子株式会社 | N型碳纳米管场效应晶体管及其制备方法 |
CN1784788A (zh) * | 2003-12-08 | 2006-06-07 | 松下电器产业株式会社 | 场效应晶体管、电气元件阵列以及它们的制造方法 |
US20140103299A1 (en) * | 2008-01-24 | 2014-04-17 | Nano-Electronic And Photonic Devices And Circuits, Llc | Nanotube array electronic and opto-electronic devices |
CN104103696A (zh) * | 2013-04-15 | 2014-10-15 | 清华大学 | 双极性薄膜晶体管 |
-
2014
- 2014-12-24 CN CN201410816237.7A patent/CN105789130A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1784788A (zh) * | 2003-12-08 | 2006-06-07 | 松下电器产业株式会社 | 场效应晶体管、电气元件阵列以及它们的制造方法 |
US20050250305A1 (en) * | 2004-05-04 | 2005-11-10 | State of Oregon acting by and through the State Board of Higher Education on behalf of | Carbon nanotube (CNT) multiplexers, circuits, and actuators |
CN1755942A (zh) * | 2004-10-02 | 2006-04-05 | 三星电子株式会社 | N型碳纳米管场效应晶体管及其制备方法 |
US20140103299A1 (en) * | 2008-01-24 | 2014-04-17 | Nano-Electronic And Photonic Devices And Circuits, Llc | Nanotube array electronic and opto-electronic devices |
CN104103696A (zh) * | 2013-04-15 | 2014-10-15 | 清华大学 | 双极性薄膜晶体管 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108630760A (zh) * | 2017-03-24 | 2018-10-09 | 中国科学院苏州纳米技术与纳米仿生研究所 | N型场效应薄膜晶体管及其制作方法、cmos反相器及其制作方法 |
CN110707042A (zh) * | 2019-09-23 | 2020-01-17 | 深圳市华星光电半导体显示技术有限公司 | 反相器的制作方法及反相器 |
WO2021056785A1 (zh) * | 2019-09-23 | 2021-04-01 | 深圳市华星光电半导体显示技术有限公司 | 反相器的制作方法及反相器 |
CN111106242A (zh) * | 2019-12-12 | 2020-05-05 | Tcl华星光电技术有限公司 | 薄膜晶体管及其制备方法、cmos反相器 |
WO2021114384A1 (zh) * | 2019-12-12 | 2021-06-17 | Tcl华星光电技术有限公司 | 薄膜晶体管及其制备方法、 cmos 反相器 |
US11289543B2 (en) | 2019-12-12 | 2022-03-29 | Tcl China Star Optoelectronics Technology Co., Ltd. | Thin film transistor, manufacturing method of same, and CMOS inverter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Yan Liang et al. | Ambipolar inverters using SnO thin-film transistors with balanced electron and hole mobilities | |
Bong et al. | High-mobility low-temperature ZnO transistors with low-voltage operation | |
Ji et al. | Recent progress in the development of backplane thin film transistors for information displays | |
Loi et al. | Flexible, organic, ion-sensitive field-effect transistor | |
Kalblein et al. | Top-gate ZnO nanowire transistors and integrated circuits with ultrathin self-assembled monolayer gate dielectric | |
Han et al. | Low-temperature, high-performance, solution-processed indium oxide thin-film transistors | |
CN103688364B (zh) | 场效晶体管的制造方法及场效晶体管、及其应用 | |
Chen et al. | High-performance single-crystalline arsenic-doped indium oxide nanowires for transparent thin-film transistors and active matrix organic light-emitting diode displays | |
Sakamoto et al. | Anisotropic charge transport and contact resistance of 6, 13-bis (triisopropylsilylethynyl) pentacene field-effect transistors fabricated by a modified flow-coating method | |
Andleeb et al. | Chemical doping of MoS2 multilayer by p-toluene sulfonic acid | |
Okamura et al. | Appropriate choice of channel ratio in thin-film transistors for the exact determination of field-effect mobility | |
Choi et al. | Low voltage operating field effect transistors with composite In2O3–ZnO–ZnGa2O4 nanofiber network as active channel layer | |
Che et al. | Ambipolar graphene–quantum dot hybrid vertical photodetector with a graphene electrode | |
Ha et al. | High mobility top-gate and dual-gate polymer thin-film transistors based on diketopyrrolopyrrole-naphthalene copolymer | |
Fujimoto et al. | Dual-gate field-effect transistors of octathio [8] circulene thin-films with ionic liquid and SiO2 gate dielectrics | |
CN108807546A (zh) | 氧化物薄膜晶体管及其制造方法 | |
Lin et al. | Solution-processed ZnO nanoparticle-based transistors via a room-temperature photochemical conversion process | |
Chung et al. | Low-voltage and short-channel pentacene field-effect transistors with top-contact geometry using parylene-C shadow masks | |
Lee et al. | Ultrahigh-mobility and solution-processed inorganic P-channel thin-film transistors based on a transition-metal halide semiconductor | |
Wang et al. | New Opportunities for High‐Performance Source‐Gated Transistors Using Unconventional Materials | |
Zhang et al. | Balanced performance improvement of a-InGaZnO thin-film transistors using ALD-derived Al2O3-passivated high-k HfGdOx dielectrics | |
Jeong et al. | Hybrid polymer/metal oxide thin films for high performance, flexible transistors | |
Lim et al. | Percolation-limited dual charge transport in vertical p–n heterojunction Schottky barrier transistors | |
CN105789130A (zh) | 一种基于碳纳米管薄膜晶体管的cmos反相器的制作方法 | |
Pei et al. | Fully transparent organic transistors with junction-free metallic network electrodes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160720 |
|
RJ01 | Rejection of invention patent application after publication |