KR20040102230A - 저결함밀도, 이상적 산소침전 실리콘 - Google Patents

저결함밀도, 이상적 산소침전 실리콘 Download PDF

Info

Publication number
KR20040102230A
KR20040102230A KR10-2004-7018215A KR20047018215A KR20040102230A KR 20040102230 A KR20040102230 A KR 20040102230A KR 20047018215 A KR20047018215 A KR 20047018215A KR 20040102230 A KR20040102230 A KR 20040102230A
Authority
KR
South Korea
Prior art keywords
wafer
interstitial
silicon
ingot
self
Prior art date
Application number
KR10-2004-7018215A
Other languages
English (en)
Inventor
폴스터로버트
마크그라프스티브에이.
멕퀘이드씨머스에이.
홀져조셉씨.
무티파올로
존슨바야드케이.
코르나라마르코
감바로다니엘라
올모마씨밀리아노
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 filed Critical 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Publication of KR20040102230A publication Critical patent/KR20040102230A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/249969—Of silicon-containing material [e.g., glass, etc.]

Abstract

본 발명은 일반적으로 평행한 웨이퍼의 전면과 웨이퍼의 후면 두 개의 주요한 평면들, 상기 전면(front surface)과 후면(back surface) 사이의 중심면(central plane), 전면과 후면을 연결하는 원주 에지(circumferential edge)를 포함하는 것을 특징으로 하는 단결정 실리콘 웨이퍼를 위한 것이다. 상기 웨이퍼는 전면으로부터 중심면의 방향으로 적어도 약 10 마이크로미터로 측정된 거리 D1까지의 웨이퍼의 영역 및 격자간 산소(interstitial oxygen)를 포함하는 노출된 구역(denuded zone)을 포함하는 것을 특징으로 한다. 상기 웨이퍼는 또한 D1의 절반에 해당하는 거리의 노출된 구역에 있는 격자간 산소의 농도가 노출된 구역의 최대 격자간 산소 농도의 적어도 약 75%인 것을 특징으로 한다. 일 실시예에서 상기 웨이퍼는 더 나아가, 베이컨시가 지배적인 고유 점결함 (point defect)을 이루고 응집된 (agglomerated) 고유 점결함이 실질적으로 없으며, 중심축(central axis)을 포함하거나 약 15mm이상의 폭을 갖는 축대칭영역(90)을 포함하는 것을 특징으로 한다. 또 다른 실시예에서, 상기 웨이퍼는, 응집된 실리콘 셀프-인터스티셜 고유 점결함이 실질적으로 없으며 상기 웨이퍼의 원주에지로부터 내부로 향하는 방사상으로 확장되며 상기 원주에지로부터 중심축으로 향하는 방사상으로 측정된 폭이 적어도 웨이퍼 반지름 길이의 약 40%인 셀프-인터스티셜 지배 재료의 축대칭영역(60)을 포함한다.

Description

저결함밀도, 이상적 산소침전 실리콘{LOW DEFECT DENSITY, IDEAL OXYGEN PRECIPITATING SILICON}
본 발명은 전자부품을 생산하는데 이용되는 반도체 재료 기판, 특히 실리콘 웨이퍼를 제조하는 것과 일반적으로 관련된 것이다. 좀더 자세히, 본 발명은 실리콘 웨이퍼, 및 임의의 전자장치 제조공정의 열처리주기동안 이상적이고 비균일한 깊이 분포의 산소침전물을 형성할 수 있고 응집된 고유 점결함(agglomerated intrinsic point defects)이 실질적으로 없는 축대칭영역(axially symmetric region)을 부가적으로 포함할 수 있는 그 제조공정에 관한 것이다.
반도체 전자부품을 제조하는 대부분 공정의 시작 재료인 단결정 실리콘은 용융된 실리콘에 단일 시드결정을 담근 후 서서히 뽑아내어 성장시키는 소위 초크랄스키법에 의해 주로 제조된다. 용융된 실리콘은 석영 도가니에 담겨있기 때문에 다양한 불순물에 오염되는데, 그 중 대부분은 산소이다. 실리콘 덩어리가 녹는 온도에서 실리콘 내의 산소 용해도(solubility) 및 응고된 실리콘 내의 실질적인 산소 분리계수(segregation coefficient)에 의해 결정되는 농도에 도달할 때까지, 산소는 실리콘 덩어리가 녹는 온도에서 결정격자(crystal lattice)내로 들어온다. 그 농도는 전자 장치를 제조하는 공정의 전형적인 온도에서 고체 실리콘 내의 산소용해도보다 더 높다. 따라서, 결정이 용융매스로부터 성장하고 냉각되면서 그 속의 산소용해도는 빠르게 감소하고, 그 결과 슬라이스(slice) 또는 웨이퍼에서 산소는 과포화농도(supersaturated concentration)로 존재한다.
전자 장치 제조중 전형적으로 이용되는 열처리 주기는 산소가 과포화된 실리콘 웨이퍼 내의 산소침전을 유발할 수 있다. 웨이퍼 내의 위치에 따라, 침전물은 해로울 수도 있고 이로울 수도 있다. 웨이퍼의 활성장치영역(active deviceregion)에 위치한 산소침전물은 장치의 동작을 손상시킬 수 있다. 그러나, 웨이퍼의 벌크에 위치한 산소침전물은 웨이퍼와 접촉할 수 있는 바람직하지 않은 금속불순물을 포획할 수 있다. 웨이퍼의 벌크에 위치한 산소침전물을 사용해 금속을 포획하는 것 보통은 내부 또는 고유 게터링("IG")이라고 한다.
역사적으로, 전자장치 제조공정은 웨이퍼의 균형, 즉 IG를 목적으로 산소침전물을 충분히 포함하는 웨이퍼 벌크를 이용해 웨이퍼 표면 근처에 산소침전물이 없는 구역 또는 영역(보통 "노출된 구역(denuded zone)" 또는 "침전물 없는 구역(precipitate free zone)")을 갖는 실리콘을 생산하도록 설계되어지는 일련의 단계를 포함했었다. 예를 들어, 노출된 구역은 (a) 불활성 환경에서 적어도 약 4 시간동안 고온으로(>1100 ℃) 산소 아웃-디퓨젼(out-diffusion) 열처리, (b) 저온에서 (600 - 750 ℃) 산소침전물 핵 형성, 및 (c) 고온에서(1000 - 1150 ℃) 산소(SiO2)침전물 성장과 같은 고-저-고온의 열적순서(thermal sequence)에 따라 형성될 수 있다. 예를 들면, F. Shimura,반도체 실리콘 결정 기술(Semiconductor Silicon Crystal Technology),Academic Press, Inc., 샌디에고 캘리포니아 (1989), 361-367페이지 및 그 곳에 인용된 참고서적들을 참조한다.
그러나 더욱 최근에는, DRAM 제조공정같은 향상된 전자장치 제조공정에서 고온처리 단계의 사용을 축소하기 시작했다. 몇몇 이러한 공정들이 노출된 구역 및 충분한 밀도의 벌크 침전물을 생성하기 위한 고온처리 공정을 충분히 보유하더라도, 재료의 내성이 너무 강하여 상업적으로 실행가능한 생산물이 될 수 없다. 현재의 매우 향상된 다른 전자장치 제조공정은 아웃-디퓨젼(out-diffusion) 단계를 전혀 포함하지 않는다. 따라서, 활성 장치 영역의 산소침전물과 연관된 문제들때문에, 이러한 전자장치 제조자들은 그 공정 조건하에서 웨이퍼 내의 어디에도 산소침전물을 형성하지 않는 실리콘 웨이퍼를 반드시 이용하여야 한다. 그 결과, 모든 IG의 가능성은 상실된다.
발명의 개요
따라서, 본 발명의 목적중에는 본질적으로 임의의 전자장치 제조공정의 열처리 주기동안, 산소침전물의 이상적, 비균일한 깊이 분포를 형성하는 것을 특징으로 하는 단결정 실리콘 웨이퍼의 제공; 충분한 깊이의 노출된 구역 및 웨이퍼 벌크 내에충분한 밀도의 산소침전물을 최적으로 그리고 재생산이 가능하도록 형성하는 것을 특징으로 하는 웨이퍼의 제공; 노출된 구역 및 상기 웨이퍼 벌크 내에 산소침전물을 형성하는 것은 상기 웨이퍼의 이러한 영역들에서의 산소 농도차에 의존하지 않는 것을 특징으로 하는 웨이퍼의 제공; 상기 노출된 구역을 형성하는 것은 산소의 아웃-디퓨젼(out-diffusion)에 의존하지 않는 것을 특징으로 하는 방법의 제공; 상기 결과적인 노출된 구역의 두께는 IC 제조 공정순서의 세부사항에는 본질적으로 의존하지 않는 것을 특징으로 하는 웨이퍼의 제공; 상기 노출된 구역 및 상기 웨이퍼 벌크 내의 상기 산소침전물을 형성하는 것은, 상기 열이력 (thermal history), 및 초크랄스키법에 의해 성장하고 슬라이스 (slice)되어 상기 실리콘 웨이퍼를 만들어내는 단결정 실리콘 잉곳의 산소농도에 의해 영향을 받지 않는 것을 특징으로하는 웨이퍼의 제공; 및 결정격자 베이컨시(crystal lattice vacancies) 또는 실리콘 셀프-인터스티셜(silicon self-interstitials)의 응집물로부터 생기는 결함이 사실상 없고, 실질적으로 방사상의 폭을 갖는 축대칭영역을 부가적으로 포함하는 것을 특징으로 하는 웨이퍼의 제공이 있다.
따라서, 요약하면 본 발명은 일반적으로 평행한 웨이퍼의 전면과 웨이퍼의 후면 두 개의 주요한 평면들, 상기 전면(front surface)과 후면(back surface) 사이의 중심면(central plane), 전면과 후면을 연결하는 원주 에지(circumferential edge), 상기 웨이퍼의 전면과 전면으로부터 중심면으로 약 10 마이크로미터 이상으로 측정되는 거리 D1사이의 제 1 영역을 포함하는 표면층(surface layer), 상기 중심면과 상기 제 1 영역 사이의 웨이퍼의 제 2 영역을 포함하는 벌크층(bulk layer)을 갖는 것을 특징으로 하는 단결정 실리콘 웨이퍼를 위한 것이다. 특히, 상기 웨이퍼는 중심면 또는 인접한 곳에서 베이컨시(vacancy)의 피크밀도(peak density)가 존재하고 그 농도는 일반적으로 웨이퍼의 전면 방향으로 갈수록 피크밀도의 위치로부터 감소되는 농도 프로파일을 보이는 베이컨시를 가지며, 표면층의 베이컨시 농도보다도 벌크층의 베이컨시 밀도가 크게 되는 결정격자 베이컨시(crystal lattice vacancies)의 비균일한 분포를 보인다. 일 실시예에서, 상기 웨이퍼는 베이컨시가 지배적인 고유 점결함(point defect)을 이루고, 실질적으로 응집된(agglomerated) 고유 점결함이 없으며 중심축(central axis)을 포함하거나 적어도 약 15mm 이상의 폭을 갖는 축대칭영역(90)을 부가적으로 갖는다. 또 다른 실시예에서, 상기 웨이퍼는, 응집된 실리콘 셀프-인터스티셜 고유 점결함이 실질적으로 없으며 상기 웨이퍼의 원주에지로부터 내부로 향하는 방사상으로 확장되며 원주에지로부터 중심축으로 향하는 방사상으로 측정된 폭이 적어도 웨이퍼 반지름 길이의 약 40%인 셀프-인터스티셜 지배 재료의 축대칭영역(60)을 부가적으로 갖는다.
더욱이 본 발명은 일반적으로 평행한 웨이퍼의 전면과 웨이퍼의 후면 두 개의 주요한 평면들, 상기 전면(front surface)과 후면(back surface) 사이의 중심면(central plane), 전면과 후면을 연결하는 원주 에지(circumferential edge), 전면으로부터 약 15 마이크로미터를 넘지 않는 거리 D2내에 있는 웨이퍼 영역으로 구성되는 전면층(front surface layer), 중심면과 전면층 사이의 웨이퍼 영역을 포함하는 벌크층을 갖는 단결정 실리콘 웨이퍼를 위한 것이다. 특히 상기 벌크층은 실질적으로 균일한 산소 및 결정격자 베이컨시의 농도를 갖는데, 그 결과 상기 웨이퍼를 800℃에서 4시간, 그 후 1000℃에서 16시간동안 어닐링(annealing)하는 산소침전 열처리(oxygen precipitation heat treatment)를 함과 동시에, 상기 웨이퍼는 상기 중심면에 또는 그와 인접하여 벌크층의 침전물농도 피크치를 갖고 상기 전면층의 방향으로 갈수록 일반적으로 벌크층의 침전물농도가 감소하는 농도 프로파일을 보이는 산소 침전물을 포함한다. 일 실시예에서, 상기 웨이퍼는 베이컨시가 지배적인 고유 점결함을 이루고 응집된 고유 점결함이 실질적으로 없으며, 중심축을 포함하거나 폭이 적어도 약 15mm이상인 축대칭영역(90)을 부가적으로 포함한다. 또 다른 실시예에서, 상기 웨이퍼는, 응집된 실리콘 셀프-인터스티셜 고유 점결함이 실질적으로 없으며 상기 웨이퍼의 원주에지로부터 내부로 향하는 방사상으로 확장되며 상기 원주에지로부터 중심축으로 향하는 방사상으로 측정된 폭이 적어도 웨이퍼 반지름 길이의 약 40%인 셀프-인터스티셜 지배 재료의 축대칭영역(60)을 부가적으로 포함한다.
본 발명은 더 나아가, 일반적으로 평행한 웨이퍼의 전면과 웨이퍼의 후면 두 개의 주요한 평면들, 상기 전면(front surface)과 후면(back surface) 사이의 중심면(central plane), 전면과 후면을 연결하는 원주 에지(circumferential edge)를 포함하는 것을 특징으로 하는 단결정 실리콘 웨이퍼를 위한 것이다. 상기 웨이퍼는 전면으로부터 중심면의 방향으로 적어도 약 10 마이크로미터로 측정된 거리 D1까지의 웨이퍼의 영역 및 격자간 산소(interstitial oxygen)를 포함하는 노출된 구역(denuded zone)을 포함하는 것을 특징으로 한다. 상기 웨이퍼는 또한 D1의 절반에 해당하는 거리의 노출된 구역에 있는 격자간 산소의 농도가 노출된 구역의 최대 격자간 산소 농도의 적어도 약 75%인 것을 특징으로 한다. 일 실시예에서 상기 웨이퍼는 더 나아가, 베이컨시가 지배적인 고유 점결함 (point defect)을 이루고 응집된 (agglomerated) 고유 점결함이 실질적으로 없으며, 중심축(central axis)을 포함하거나 약 15mm이상의 폭을 갖는 축대칭영역(90)을 포함하는 것을 특징으로 한다. 또 다른 실시예에서, 상기 웨이퍼는, 응집된 실리콘 셀프-인터스티셜 고유 점결함이 실질적으로 없으며 상기 웨이퍼의 원주에지로부터 내부로 향하는 방사상으로 확장되며 상기 원주에지로부터 중심축으로 향하는 방사상으로 측정된 폭이 적어도 웨이퍼 반지름 길이의 약 40%인 셀프-인터스티셜 지배 재료의 축대칭영역(60)을 포함한다.
본 발명은 더 나아가, 일반적으로 평행한 웨이퍼의 전면과 웨이퍼의 후면 두 개의 주요한 평면들, 상기 전면(front surface)과 후면(back surface) 사이의 중심면(central plane), 전면과 후면을 연결하는 원주 에지(circumferential edge), 전면으로부터 약 15 마이크로미터를 넘지 않는 거리 D2내에 있는 상기 웨이퍼 영역으로 구성되는 전면층(front surface layer), 중심면과 전면층 사이의 웨이퍼 영역을 포함하는 벌크층(bulk layer)을 포함하는 것을 특징으로 하는 단결정 실리콘 웨이퍼를 위한 것이다. 특히 상기 벌크층은 산소 및 결정격자 베이컨시의 농도가 실질적으로 균일해서 그 결과 상기 웨이퍼를 800℃에서 4시간, 그 후 1000℃에서 16시간동안 어닐링(annealing)하는 산소침전 열처리(oxygen precipitation heat treatment)를 함과 동시에, 상기 웨이퍼는 상기 중심면에 또는 그와 인접하여 벌크층의 침전물농도 피크치를 갖고 상기 전면층의 방향으로 갈수록 일반적으로 벌크층의 침전물농도가 감소하는 농도 프로파일을 보이는 산소 침전물을 포함하는 것을 특징으로 한다.
본 발명은 더 나아가, 초크랄스키법에 의한 단결정 실리콘 웨이퍼를 열처리하여 이후의 열처리 단계에서 상기 웨이퍼 내의 산소 침전반응에 영향을 미치도록 하는 공정을 위한 것이다. 상기 웨이퍼는 전면, 후면, 상기 전면과 후면 사이의 중심면, 상기 전면의 베이컨시 싱크(vacancy sink), 상기 전면으로부터 중심면 방향으로 측정된 거리 D1과 전면 사이의 웨이퍼 영역을 포함하는 표면층, 상기 웨이퍼의 전면으로부터 측정된 거리 D1과 상기 중심면 사이의 웨이퍼 영역을 포함하는 벌크층(bulk layer), 응집된 고유 점결함(agglomerated intrinsic point defects)이 실질적으로 없는 축대칭영역(axially symmetric region)을 포함하는 것을 특징으로 한다. 상기 공정에서, 상기 웨이퍼는 열처리되어 웨이퍼 전체적으로 결정격자 베이컨시(crystal lattice vacancies)를 형성한다. 열처리된 웨이퍼의 냉각속도를 제어하여 상기 열처리된 웨이퍼 내의 베이컨시 농도를 감소시켜, 베이컨시 농도 프로파일이 피크밀도를 중심면 또는 그 근처에서 갖고 상기 웨이퍼의 전면 방향으로 향할수록 그 농도가 일반적으로 감소하는 것을 특징으로 하는 웨이퍼를 생성한다. 상기 표면층과 벌크층에서의 베이컨시 농도의 차이는 750℃를 초과하여 상기 웨이퍼를 열처리한 경우 상기 표면층에는 노출된 구역(denuded zone) 그리고 상기 벌크층에는 주로 상기 벌크층 내의 베이컨시 농도에 의존하는 산소 클러스터 또는 침전물을 형성하도록 되어있다.
본 발명의 다른 목적 및 특성들은 이후 지적되고 명백해질 것이다.
도 1은 본 발명의 공정에 대한 구성적인 설명을 하는 도면.
도 2는 실시예 1에서 설명된대로 처리된 웨이퍼(샘플 4-7)의 단면사진을 도시하는 도면.
도 3은 실시예 1에서 설명된 일련의 과정에 의한 웨이퍼(샘플 4-8)의 단면사진을 도시하는 도면.
도 4는 실시예 1에서 설명된 일련의 과정에 의한 웨이퍼(샘플 3-14)의 단면사진을 도시하는 도면.
도 5는 실시예 1에서 시작된 일련의 과정에 의한 웨이퍼(샘플 4-7) 표면으로부터의 깊이에 대한 백금농도(platinum concentration) (atoms/cm3)의 로그 그래프를 도시하는 도면.
도 6은 실시예 2에서 시작된 일련의 과정에 의한 웨이퍼(샘플 3-4)의 단면사진을 도시하는 도면.
도 7은 실시예 2에서 시작된 일련의 과정에 의한 웨이퍼(샘플 3-5)의 단면사진을 도시하는 도면.
도 8은 실시예 2에서 시작된 일련의 과정에 의한 웨이퍼(샘플 3-6)의 단면사진을 도시하는 도면.
도 9는 실시예 3에서 시작된 일련의 과정에 의한 웨이퍼(샘플 1-8)의 단면사진을 도시하는 도면.
도 10은 실시예 4에서 설명된 바와 같이, 본 발명에 따른 단결정 실리콘 웨이퍼의 급속 열어닐링(rapid thermal annealing)동안 대기중의 산소분압에 대한 벌크 마이크로결함(BMD)의 숫적 밀도(number density)를 도시한 로그 그래프를 도시하는 도면.
도 11은 v는 성장속도(growth rate)를, G0는 평균축방향 온도구배(average axial temperature gradient)를 나타내는 v/G0의 증가에 따라 셀프-인터스티셜(I) 및 베이컨시(V) 각각의 초기농도가 어떻게 변화하는지의 일 예를 도시하는 그래프를 도시하는 도면.
도 12는 소정의 셀프-인터스티셜(I)의 초기농도에 대하여, 온도 T 의 감소에 따라, 응집된 인터스티셜 결함의 형성을 위해 필요한 자유에너지의 변화 ΔGI이 얼마나 증가하는지의 일 예를 보여주는 그래프를 도시하는 도면.
도 13은 G0의 증가로 인한 v/G0감소에 따라, 셀프-인터스티셜 (I) 및 베이컨시(V) 각각의 초기농도가 잉곳 또는 웨이퍼 반경을 따라 어떻게 변화하는지의 일 예를 도시하는 그래프이다. 주목할 것은 V/I 경계에서는 베이컨시 지배 재료(vacancy dominated material)로부터 셀프-인터스티셜 지배 재료(self-interstitial dominated material)로의 전이가 발생한다는 것이다.
도 14는 각각 베이컨시(V) 지배, 그리고 셀프-인터스티셜(I) 지배 재료의 영역들 뿐만 아니라 그들 사이에 존재하는 V/I 경계를 나타내는 단결정 실리콘 잉곳 또는 웨이퍼의 상부 평면도를 도시하는 도면.
도 15는 상기 잉곳의 일정지름부에 대한 축대칭영역을 자세히 보여주는 단결정 실리콘 잉곳의 종단면도를 도시하는 도면.
도 16은 일반적으로 원통형인 베이컨시 지배 재료의 영역, 고리(annular) 형상인 셀프-인터스티셜 지배 재료의 축대칭영역(60), 그 사이에 존재하는 V/I 경계 및 응집된 인터스티셜 결함 영역을 자세히 보여주며, 일련의 산소침전 열처리 이후에 잉곳을 축방향으로 절단한 부분의 소수캐리어 수명을 스캔하여 생성된 이미지를 도시하는 도면.
도 17은 결정길이에 대한 함수로서의 인상속도(pull rate) 즉, 시드의 인상(seed lift)이 결정길이 부분에 대하여 선형적으로 감소하는 추이를 도시하는 그래프를 도시하는 도면.
도 18은 실시예 5에서 설명한 바에 따라, 일련의 산소침전 열처리 이후에 잉곳을 축방향으로 절단한 부분의 소수캐리어 수명을 스캔하여 생성된 이미지를 도시하는 도면.
도 19는 실시예 5에서 설명한 바에 따라, v*(z)로 명시된 곡선을 생성하기 위해 사용되며 각각 1-4로 명시된 4개의 단결정 실리콘 잉곳에 대한 결정길이의 함수로서 인상속도의 그래프를 도시하는 도면.
도 20은 실시예 6에서 설명된 두 다른 경우에 대한 반경상 위치의 함수로서, 용융물/고체 경계면의 평균 축방향 온도구배, G0의 그래프를 도시하는 도면.
도 21은 실시예 6에서 설명된 두 다른 경우에 대한 반경상의 위치의 함수로서 베이컨시(V) 또는 셀프-인터스티셜(I)의 초기농도의 그래프를 도시하는 도면.
도 22는 실시예 7에서 설명된 두 다른 경우에 대한 잉곳의 축방향 온도 프로파일을 도시하는 축방향 위치의 함수로서의 온도 그래프를 도시하는 도면.
도 23은 도 22에서 예시되고 실시예 7에서 더욱 자세히 설명된 두 냉각조건으로부터 기인한 셀프-인터스티셜 농도의 그래프를 도시하는 도면.
도 24는 실시예 8에서 설명한 바대로, 일련의 산소침전 열처리 이후에 전체 잉곳을 축방향으로 절단한 부분의 소수캐리어 수명을 스캔하여 생성된 이미지를 도시하는 도면.
도 25는 실시예 9에서 설명된 바대로, 단결정실리콘 잉곳의 길이에 대한 함수로서 V/I 경계의 위치를 설명하는 그래프를 도시하는 도면.
도 26a는 실시예 10에서 설명된 바대로, 일련의 산소침전 열처리 이후에, 잉곳의 쇼울더(shoulder)로부터 100mm 내지 약 250mm 의 범위에 해당하는 잉곳 부분을 축방향으로 절단한 부분의 소수캐리어 수명을 스캔하여 생성된 이미지를 도시하는 도면.
도 26b는 실시예 10에서 설명된 바대로, 일련의 산소침전 열처리 이후에, 잉곳의 쇼울더(shoulder)로부터 250mm 내지 약 400mm 의 범위에 해당하는 잉곳 부분을 축방향으로 절단한 부분의 소수캐리어 수명을 스캔하여 생성된 이미지를 도시하는 도면.
도 27은 실시예 11에서 설명된 바대로, 하나의 잉곳에 대해 다양한 축방향 위치에서의 축방향 온도구배 G0의 그래프를 도시하는 도면.
도 28은 실시예 11에서 설명된 바대로, 하나의 잉곳에 대해 다양한 축방향 위치에서의 평균 축방향 온도구배 G0의 반경에 따른 변화의 그래프를 도시하는 도면.
도 29는 실시예 11에서 설명된 바대로, 축대칭영역(60)의 폭과 냉각속도의 관계 그래프를 도시하는 도면.
도 30은 실시예 11에서 설명된 바대로, 구리 데코레이션(copper decoration) 및 결함-현출 에칭(defect-delineating etching) 이후에, 잉곳의 쇼울더로부터 약 235mm - 350mm까지 범위의 잉곳에 대한 축방향 절단부분의 사진을 도시하는 도면.
도 31은 실시예 11에서 설명된 바대로, 구리 데코레이션(copper decoration) 및 결함-현출 에칭(defect-delineating etching) 이후에, 잉곳의 쇼울더로부터 약 305mm - 약 460mm까지 범위의 잉곳에 대한 축방향 절단부분의 사진을 도시하는 도면.
도 32는 구리 데코레이션(copper decoration) 및 결함-현출 에칭(defect-delineating etching) 이후에, 잉곳의 쇼울더로부터 약 140mm - 275mm까지 범위의잉곳에 대한 축방향 절단부분의 사진을 도시하는 도면.
도 33은 구리 데코레이션(copper decoration) 및 결함-현출 에칭(defect-delineating etching) 이후에, 잉곳의 쇼울더로부터 약 600mm - 730mm까지 범위의 잉곳에 대한 축방향 절단부분의 사진을 도시하는 도면.
도 34는 다양한 형상의 핫존(hot zone)에서 발생할 수 있는, 평균 축방향 온도구배 G0(r)의 반경상의 변화 그래프를 도시하는 도면.
도 35는 4가지 다른 형태의 핫존의 잉곳에 대한 축방향 온도 프로파일을 나타내는 그래프를 도시하는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
1: 단결정 실리콘 웨이퍼 3: 전면
5: 후면 7: 중심면
20: V/I경계 40: 반지름
60: 셀프-인터스티셜 지배 재료의 축대칭영역
80: 베이컨시지배 영역
120: 축 140: 시드콘
160: 엔드콘 200: 원주에지
본 발명에 따라, 특히 임의의 전자장치 제조공정동안, 충분한 깊이의 노출된 구역 및 충분한 농도의 산소를 포함하는 웨이퍼 벌크를 형성할 이상적 침전 웨이퍼가 발견되었다. 이 이상적인 침전 웨이퍼는 반도체 실리콘 제조산업에서 보편적으로 사용되는 도구들을 이용하여 즉시 편리하게 만들어질 수 있다. 이 공정을 통해서 실리콘 내에 전자장치 제조공정동안 산소가 침전하는 방식을 "프린트(print)" 또는 결정하는 "템플릿(templet)"을 생성한다.
본 발명의 이상적 침전 웨이퍼를 위한 시작재료는 종래의 초크랄스키 결정성장법에 따라 성장된 단결정 잉곳으로부터 슬라이스(sliced)된 실리콘이다. 그러한 방법 뿐만 아니라 표준 실리콘 슬라이싱(slicing), 래핑(lapping), 에칭 (etch- ing) 및 연마(polishing) 기술들은 예를 들면, F. Shimura,반도체 실리콘 결정기술(Semiconductor Silicon Crystal Technology), Academic Press, 1989 및실리콘 화학 에칭(J. Grabmaier ed.) Springer-verlag, New York, 1982 (참고를 위해 여기에 포함)에서 밝혀지고 있다.
초크랄스키-성장 실리콘은 보통 산소농도가 약 5 ×1017부터 약 9 ×1017(atoms/cm3) (ASTM 표준 F-121-83)의 범위를 갖는다. 웨이퍼의 산소 침전반응은 이상적인 침전 웨이퍼의 산소 농도에서 본질적으로 분리되기 때문에 시작 웨이퍼 (starting wafer)는 초크랄스키법에 의해 구해질 수 있는 범위 내부 또는 외부 임의의 곳에서 감소하는 산소농도를 가질 수 있다.
실리콘의 용융점 온도(약 1410℃)로부터 약 750℃ 근방을 통과해 약 350℃까지의 단결정 실리콘 잉곳의 냉각속도에 따라 산소침전물 핵중심(oxygen precipitate nucleation centers)은 웨이퍼가 슬라이스되는 단결정 실리콘 잉곳에서 형성될 수 있다. 시작재료내에서 이러한 핵중심의 존재 여부는 본 발명에서는 중요하지 않지만, 이러한 중심(centers)은 약 1300℃를 초과하지 않는 온도에서 실리콘을 열처리함으로써 용해될 수 있다. 실리콘을 약 800℃에서 약 4시간동안 어닐링하는 것과 같은 열처리는 이러한 중심(centers)을 안정시키므로 약 1150℃를 초과하지 않는 온도에서 용해될 수 없다. 산소침전물에 대한 검출한계는 현재 약 5 ×106(침전물(precipitates)/cm3)이다. 산소침전 핵중심의 존재(또는 밀도)는 현재 이용가능한 기술로는 직접 측정될 수 없다. 그러나, 그들의 존재를 간접적으로 검출하는 다양한 기술들이 이용될 수 있다. 이전에 논의하였던 바대로, 실리콘 내의 이전에 존재한 산소침전물 핵중심은 안정될 수 있고 침전물은 상기 실리콘을 산소침전 열처리 함으로써 그러한 위치에서 성장될 수 있다. 따라서, 이 핵중심의 존재는 산소침전 열처리, 예컨대 상기 웨이퍼를 800℃에서 4시간 그리고 나서 1000℃에서 16시간동안 어닐링한 후 간접적으로 측정될 수 있다.
치환탄소(substitutional carbon)는 단결정 실리콘 내의 불순물로서 존재할 때, 산소침전물 핵중심을 형성하는데 촉매작용을 할 수 있다. 따라서, 이러한 그리고 다른 이유로, 단결정 실리콘 시작재료는 낮은 탄소농도를 갖는 것이 바람직하다. 즉, 상기 단결정 실리콘은 약 5 ×1016atoms/cm3보다 낮은 탄소농도를 가져야하고, 바람직하게는 1 ×1016atoms/cm3, 더욱 바람직하게는 5 ×1015atoms/cm3보다 낮아야 한다.
이제 도 1 에 관하여, 본 발명의 이상적 침전 웨이퍼를 위한 시작재료인 단결정 실리콘 웨이퍼(1) 는 전면(3), 후면(5) 및 상기 전면 및 후면 사이의 가상의 중심면(7)을 갖는다. 상기 문맥에서 "전(front)" 및 "후(back)"라는 용어들은 상기 웨이퍼의 일반적으로 평평한 두 개의 주요 표면을 구별하기 위해 이용되는데, 여기서 사용되는 용어대로 상기 웨이퍼의 전면은 반드시 전자장치가 순차적으로 제작되는 표면일 필요는 없고 또한 상기 웨이퍼의 후면은 전자장치가 제작되는 면의 반대면일 필요는 없다. 더욱이, 실리콘 웨이퍼는 보통 다소간의 전체 두께변화(TTV), 뒤틀림(warp) 및 휨(bow)을 갖기 때문에 전면 위의 모든 점과 후면 위의 모든 점들 사이의 중점(midpoint)은 정확히 면 내부에 있지 않을 수도 있지만, 실제적인 문제로서 TTV, 뒤틀림 및 휨은 보통 매우 경미하여 대략적으로 상기 중점들은 상기 전면과 후면 사이에 거의 같은 거리에 있는 가상의 중심면 내에 있다고 할 수 있다.
본 발명의 공정에 대한 제 1 실시예에서 웨이퍼(1)는 단계 S1에서 산소를 포함하는 분위기 하에서 700℃ 이상에서 열처리되어 웨이퍼(1)를 감싸는 피상적 산화층(9)으로 성장된다. 일반적으로, 상기 산화층은 실리콘 위에 형성되는 원래의 산화층(약 15 Å)보다 더 두꺼운데, 바람직하게는 상기 산화층의 두께가 적어도 약 20 Å 그리고, 어떤 실시예에서는, 적어도 약 25 Å 또는 심지어 30 Å이다. 그러나, 최근의 실험적 증거에 따르면 30 Å보다 더 큰 두께를 갖는 산화층들은 원하는 효과를 방해하지 않는 반면, 추가적인 이득도 거의 없다.
단계 S2에서, 상기 웨이퍼는 상승된 온도까지 가열되어 웨이퍼(1) 내에 결정격자 베이컨시(13)를 형성하고 그 밀도를 증가시키는 열처리 단계를 거치게 된다. 상기 웨이퍼들이 빠르게 목표온도까지 가열되고 그 온도에서 비교적 짧은 주기의 시간동안 어닐링되는 급속 열어닐러(rapid thermal annealer) 내에서 상기 열처리 단계가 수행되는 것이 바람직하다. 일반적으로, 상기 웨이퍼들은 1150℃를 초과하는 온도에서 처리되어야 하며, 바람직하게는 1175℃ 이상, 더욱 바람직하게는 약 1200℃이상, 가장 바람직하게는 약 1200℃에서 1275℃ 사이에서 처리되어야 한다.
본 발명의 상기 제1 실시예에서, 상기 급속 열어닐링(rapid thermal annealing)단계는 질화 분위기(nitriding atmosphere) 즉, 노출된 실리콘 표면을 질화(nitriding)할 수 있는 암모니아와 같은 합성가스 또는 질소가스(N2)를 포함하는 공기에서 실행된다. 상기 분위기는 따라서 전적으로 질소 또는 질소 합성가스로 구성되거나, 또는 부가적으로 아르곤같은 비질화(non-nitriding)가스를 포함할 수 있다. 상기 웨이퍼 전체적으로 베이컨시 농도의 증가는, 즉시는 아니지만, 어닐링 온도에 도달하면 거의 이루어진다. 상기 웨이퍼는 일반적으로 이 온도에서 적어도 1초동안 유지되는데, 전형적으로는 적어도 수 초동안(예를 들면 적어도 3초), 바람직하게는 수 십초동안(예를 들면 20, 30, 40, 또는 50초) 및, 상기 웨이퍼의 소정의 특성에 따라 약 60초까지(이것은 거의 상업적으로 이용될 수 있는 급속 열어닐러의 한계임) 유지될 수 있다. 결과적인 웨이퍼는 비교적 균일한 베이컨시 농도(숫적밀도)를 갖게 된다.
최근의 실험적 증거에 의하면, 급속 열어닐링(rapid thermal annealing) 단계가 수행되는 분위기는 비교적 적은 분압의 산소, 수증기 및 다른 산화가스들만갖는 것이 바람직한데, 즉 상기 분위기는 산화물가스를 전적으로 포함하지 않거나(비산화분위기) 또는 그러한 가스가 베이컨시 농도의 상승을 억제하기에 충분한 양의 실리콘 셀프-인터스티셜 원자를 공급하는데 충분치 못한 분압을 갖는다(즉, 본질적으로 산소를 포함하지 않는다). 더 낮은 한계의 산화가스 농도가 정확히 결정되지는 않았지만, 밝혀진 바로는 산소 분압 0.01(atm), 즉 백만개의 원자당 10,000개의 비율(ppma)에 대해서는 베이컨시 농도가 증가하지 않았고 어떠한 효과도 관찰되지 않았다. 따라서, 산소 및 다른 산화가스의 분압이 0.01(atm) (10,000 ppma)보다 낮은 기체가 바람직한데, 더욱 바람직하게는 이러한 가스들의 공기중 분압이 약 0.005(atm) (5,000ppma), 더 더욱 바람직하게는 약 0.002(atm) (2,000 ppma), 가장 바람직하게는 약 0.001(atm) (1,000 ppma)보다 낮은 것이다.
결정격자 베이컨시의 형성을 유발하는 것에 더하여, 상기 급속 열어닐링 단계는 실리콘 시작재료에 존재하는 임의의 불안정한 산소침전물 핵형성 중심(oxygen precipitate nucleation centers)의 용해를 유발한다. 예를 들어 이러한 핵형성 중심은, 웨이퍼가 슬라이스되는 단결정 실리콘 잉곳이 성장하는 동안, 또는 웨이퍼나 웨이퍼가 슬라이스되는 잉곳의 이전의 열이력(thermal history)에서 발생한 어떤 다른 작용의 결과로서 형성될 수 있다. 따라서, 이러한 중심들이 상기 급속 열어닐링 단계동안 녹을 수 있다면, 상기 시작재료에서 이러한 핵형성 중심의 존재 여부는 중요하지 않다.
상기 급속 열어닐링은 웨이퍼들이 각각 높은 파워 램프의 뱅크(bank)에 의해 가열되는 상업적으로 가능한 많은 급속 열어닐링로("RTA" furnace) 가운데 임의의것에서 실행될 수 있다. RTA로(furnace)는 빠른 속도로 실리콘 웨이퍼를 가열할 수 있는데, 예를 들면 실온에서 1200℃까지 수 초 내에 가열할 수 있다. 상업적으로 가능한 한 RTA로는 AG협회(Mountain View, CA)로부터 이용할 수 있는 모델 610 로(furnace)이다.
고유 점결함들(베이컨시 및 실리콘 셀프-인터스티셜)은 단결정 실리콘을 통하여 확산할 수 있는데 그 확산속도는 온도에 의존한다. 따라서 고유 점결함의 농도 프로파일은 고유 점결함의 확산성 및 온도함수로서의 재결합속도 (recombination rate)의 함수이다. 예를 들어, 고유 점결함은 700℃의 온도에서는 상업적으로 실용적인 임의의 시간주기동안 본질적으로 유동적이지 못한 반면, 웨이퍼가 급속 열어닐링 단계에서 어닐링되는 온도 근처에서는 비교적 유동적이다. 최근 실험적인 증거에 따르면, 베이컨시의 유효확산속도는 약 700℃ 이하의 온도에서는 상당히 늦고 아마도 800℃, 900℃, 또는 심지어 1000℃ 정도에서도 베이컨시는 상업적으로 실용적인 임의의 시간주기에 대해서 유동적이지 못한것으로 간주될 수 있다.
단계 S2가 완료된 후 바로, 상기 웨이퍼는 결정격자 베이컨시가 상기 단결정 실리콘 내에서 비교적 유동적으로 되는 온도의 범위를 거쳐 단계 S3에서 급속히 냉각된다. 상기 웨이퍼의 온도가 이러한 범위를 거쳐서 감소됨에 따라, 베이컨시는 산화층(9)으로 확산되어 소멸하고, 그에 따라 상기 범위 내의 온도에서 상기 웨이퍼가 유지되는 시간에 의존하는 변화의 범위에서 베이컨시 농도 프로파일이 변화하게 된다. 만일 상기 웨이퍼가 상기 범위 내의 온도에서 무한한 시간동안 있다면, 상기 베이컨시 농도는 웨이퍼 벌크(11)를 통하여 다시 실질적으로 균일하게 되는데 그 농도는 열처리 단계가 끝나자마자의 결정격자 베이컨시의 농도보다 실질적으로 낮은 평정치 (equilibrium value)를 갖는다. 그러나, 상기 웨이퍼를 급속하게 냉각함으로써, 결정격자 베이컨시의 비균일한 분포를 얻을 수 있는데 그 최대 베이컨시 농도는 중심면(7) 또는 그 근처에서 존재하고 상기 웨이퍼의 전면(3) 및 후면(5)의 방향으로 향할수록 상기 베이컨시 농도는 감소한다. 일반적으로, 상기 온도범위 내의 평균냉각 속도는 적어도 약 5℃/초 그리고 바람직하게는 적어도 약 20℃/초이다. 노출된 구역의 소정의 깊이에 따라, 평균냉각속도는 바람직하게는 적어도 약 50℃/초, 더욱 바람직하게는 적어도 약 100℃/초일 수 있는데, 약 100℃/초 내지 약 200℃/초 범위의 냉각속도가 일부 응용에 대해 현재로서는 바람직하다. 일단 상기 웨이퍼가 결정결함 베이컨시가 단결정 실리콘내에서 비교적 유동적인 온도범위 밖의 온도까지 냉각되면, 상기 냉각속도는 상기 웨이퍼의 침전특성에 중대한 영향을 미치지 않는 것으로 보이고 따라서, 그토록 중요하지는 않은 것 같다. 편리하게도, 상기 냉각 단계는 가열단계가 수행되는 것과 같은 공기에서 수행될 수 있다.
단계 S4에서, 상기 웨이퍼는 산소침전 열처리를 받는다. 예를 들어, 상기 웨이퍼는 800℃의 온도에서 4시간동안 어닐링되고 나서 1000℃의 온도에서 16시간동안 어닐링될 수 있다. 더 바람직하게는 상기 웨이퍼는 전자장치 제조공정 제 1단계와 같이 약 800℃의 온도를 갖는 로(furnace)에 로드(load)된다. 상기 온도의 로에 로드될 때, 이전의 급속 열어닐링된 웨이퍼는 산소침전에 관해서 다르게 반응하는 분리된 구역을 갖게 된다. 고농도 베이컨시영역(웨이퍼 벌크)에서는, 상기 웨이퍼가 로(furnace)에 들어감에 따라 산소가 급속하게 클러스터(cluster)된다. 상기 로딩 (loading) 온도에 도달할 때까지, 클러스터링(clustering) 과정은 끝나고 클러스터 (cluster)의 분포에 이르게 되는데 이는 오로지 베이컨시의 초기 농도에 의존한다. 저농도 베이컨시영역(웨이퍼 표면 근처)에서는, 상기 웨이퍼는 이전에 존재하는 산소침전물 핵형성 중심이 부족한 보통 웨이퍼처럼 반응하는데, 즉 산소 클러스터링 (clustering)이 관찰되지 않는다. 온도가 800℃이상으로 증가함에 따라 또는 만약 온도가 일정하게 유지된다면, 저농도 베이컨시 영역에서는 아무 반응이 일어나지 않는 반면, 고농도 베이컨시 영역의 클러스터는 침전되어 소모된다. 상기 웨이퍼를 다양한 베이컨시 농도의 구역으로 나눔으로써, 템플릿(templet)이 효과적으로 만들어지고 이를 통하여, 상기 웨이퍼가 로(furnace)에 로드되는 순간 결정된 산소침전물 형태가 뚜렷해진다.
도 1 에서 예시된 바와 같이, 웨이퍼 내의 산소침전물의 결과적인 깊이분포는 각각 전면(3)과 후면(5)으로부터 t, t'의 두께로 확장되는 산소침전물이 없는 순수한 재료영역(노출된 구역) (15 및 15')에 의해 특징지어 진다. 상기 산소침전물이 없는 영역 (15)와 (15') 사이에는 실질적으로 균일한 농도의 산소침전물을 포함하는 영역(17)이 있다.
영역(17)의 산소침전물 농도는 일차적으로 가열단계 그리고 이차적으로 냉각속도의 함수이다. 일반적으로, 산소침전물의 농도는 가열단계에서 온도 및 어닐링 횟수가 증가함에 따라 증가하는데, 침전물의 밀도는 통상 약 1 ×107내지 약 5 ×1010침전물(precipitates)/cm3의 범위에서 구해진다.
각각 상기 전면 및 후면으로부터의 산소침전물이 없는 재료(노출된 구역)(15 및 15')의 깊이 t, t'는 일차적으로는 결정격자 베이컨시가 실리콘에서 비교적 유동적으로 되는 온도범위를 통한 냉각속도의 함수이다. 일반적으로, 상기 깊이 t, t'은 냉각속도가 감소함에 따라 증가하는데, 노출된 구역의 깊이는 약 10, 20, 30, 40, 50, 70 이상 심지어는 100 마이크로미터이상으로 될 수 있다. 상기 노출된 구역의 깊이가 본질적으로 전자장치 제조공정의 세부적인 사항에 의존하지 않고, 더욱이 종래에 행해지던 대로 산소의 아웃-디퓨젼(out-diffusion)에 의존하지 않는다는 것은 중요하다.
본 발명의 이러한 공정에 이용된 급속 열처리로 인해 상기 웨이퍼의 전면 및 후면으로부터 소량의 산소 아웃-디퓨젼이 발생하지만, 아웃-디퓨젼의 양은 종래의 노출된 구역 형성과정에서 관찰된 것보다 상당히 적다. 결과적으로, 본 발명의 이상적 침전 웨이퍼는 상기 실리콘 표면으로부터의 거리에 대한 함수로서 실질적으로 균일한 인터스티셜 산소농도를 갖는다. 예를 들어, 산소침전 열처리에 선행하여 상기 웨이퍼는 웨이퍼의 중심으로부터 상기 실리콘 표면의 약 15 마이크로미터 이내의 웨이퍼 영역까지, 더 바람직하게는 실리콘의 중심으로부터 실리콘 표면의 약 10 마이크로미터 이내의 웨이퍼 영역, 더 더욱 바람직하게는 상기 실리콘의 중심으로부터 상기 실리콘 표면의 약 5 마이크로미터 이내의 웨이퍼영역, 그리고 가장 바람직하게는 상기 실리콘의 중심으로부터 상기 실리콘 표면의 약 3 마이크로미터 이내의 웨이퍼 영역까지 실질적으로 균일한 인터스티셜 산소 농도를 갖는다. 이에 관련하여, 실질적으로 균일한 산소농도가 의미하는 바는 산소농도의 변화가 약 50%, 바람직하게는 20%, 그리고 가장 바람직하게는 10%를 넘어서는 안된다는 것이다.
전형적으로, 산소침전 열처리는 상기 열처리된 웨이퍼로부터 많은 양의 산소 아웃-디퓨젼을 유발하지는 않는다. 결과적으로, 상기 침전열처리 때문에 상기 웨이퍼 표면으로부터 수 마이크로미터 이상의 거리에 있는 노출된 구역의 인터스티셜 산소 농도는 현저히 변화하지 않는다. 예를 들어, 만일 상기 웨이퍼의 노출된 구역이 상기 실리콘의 표면과 상기 전면으로부터 상기 중심면을 향하여 측정된 거리 D1(약 10 마이크로미터 이상) 사이의 웨이퍼 영역으로 구성된다면, 상기 실리콘 표면으로부터 D1길이의 절반에 해당하는 거리에 있는 노출된 구역 내의 한 지점에서의 산소농도는 상기 노출된 구역의 임의의 위치에서의 인터스티셜 산소 농도 피크치의 보통 약 75%이상이 된다. 어떤 산소침전 열처리의 경우에 상기 위치에서의 인터스티셜 산소 농도는 더욱 커지는데, 즉 상기 노출된 구역의 임의의 위치에서의 최대 산소농도의 약 85%, 90%이상 심지어 약 95%이상이 된다.
본 발명의 두 번째 실시예에서는, 첫 번째 실시예의 가열(급속 열어닐링) 및 냉각단계에서 이용된 질화공기(nitriding atmosphere) 대신에 비질화(non-nitriding) 공기가 이용된다. 적당한 비질화공기로는 아르곤, 헬륨, 네온, 이산화탄소, 및 다른 비산화, 비질화 단일가스 및 그러한 가스들의 혼합물인 합성가스가 있다. 상기 비질화공기는 질화공기처럼 비교적 낮은 분압의 산소를 포함하는데, 즉 분압이 0.01 atm.(10,000ppma) 이하, 바람직하게는 0.005 atm.(5,000ppma) 이하, 더욱 바람직하게는 0.002 atm.(2,000ppma), 그리고 가장 바람직하게는 0.001 atm.(1,000ppma) 이하이다.
본 발명의 세 번째 실시예에서는, 단계 S1(열산화(thermal oxidation) 단계)이 생략되고 시작 웨이퍼는 오직 본래의 산화층만을 갖는다. 그러나, 그러한 웨이퍼가 질소공기에서 어닐링되었을 때, 그 효과는 본래의 산화층보다 더 두꺼운 산화층("증대된 산화층(enhanced oxide layer)")을 갖는 웨이퍼가 질소에서 어닐링될 때 관찰되는 것과는 다르다. 증대된 산화층을 포함하는 상기 웨이퍼가 질소공기에서 어닐링되었을 때, 비록 즉시는 아닐지라도, 거의 어닐링 온도에 도달하자마자 상기 웨이퍼를 통해 베이컨시 농도가 실질적으로 균일하게 증가하고, 더 나아가 소정의 어닐링 온도에서의 어닐링 시간에 대한 함수로서 상기 베이컨시 농도는 현저히 증가하지 않는 것으로 보인다. 그러나, 상기 웨이퍼에 본래의 산화층외에 어떤 것도 없고 상기 웨이퍼의 전면 및 후면이 질소에서 어닐링된다면, 그 결과적인 웨이퍼는 상기 웨이퍼의 단면에 대하여 일반적으로 "U 형태"가 되는 베이컨시 농도(숫적 밀도) 프로파일을 갖는데, 즉 상기 전면 및 후면에 또는 그 수 마이크로미터 이내에서 최대농도가 존재하고, 상기 웨이퍼 벌크 내는 비교적 일정하지만 낮은 농도가 되는데, 상기 벌크 내의 최소농도는 처음에 증대된 산화층을 갖는 웨이퍼에서 얻어지는 농도와 거의 같다. 더 나아가, 어닐링 시간의 증가로 인해 본래의 산화층외에 어떤 것도 없는 웨이퍼의 베이컨시 농도는 증가한다.
더 나아가 실험적 증거가 제시하는 바로는 본래의 산화층만을 갖는 웨이퍼와 증대된 산화층을 갖는 웨이퍼의 이러한 반응차는 상기 공기중에 분자로된 산소 또는 또다른 산화가스를 포함시킴으로써 방지될 수 있다. 또 다른 식으로 말하면, 본래의 산화층만을 갖는 웨이퍼가 낮은 분압의 산소를 포함하는 질소공기에서 어닐링될 때, 상기 웨이퍼는 증대된 산화층을 갖는 웨이퍼와 동일하게 반응한다. 어떠한 이론에도 구애됨이 없이, 본래의 산화층보다 더 두꺼운 표면 산화층은 상기 실리콘에 대한 질화(nitridization)를 막는 차폐 역할을 하는 것으로 보인다. 따라서 이 산화층은 상기 시작 웨이퍼에 존재하거나 어닐링 단계동안 증대된 산화층을 성장시킴으로써 형성될 수 있다.
따라서, 본 발명에 따라, 상기 급속 열어닐링 단계동안 상기 공기는 약 0.0001 atm.(100ppma)이상의 분압을 포함하는 것이 바람직하고, 더욱 바람직하게는 약 0.0002 atm. (200ppma)이상의 분압을 포함하는 것이다. 그러나 이전에 의논되었던 이유로, 상기 산소분압은 0.01 atm.(10,000ppma)를 초과하지 않는 것이 바람직하고, 더 바람직하게는 0.005 atm.(5,000ppma), 더 더욱 바람직하게는 0.002 atm.(2,000ppma), 그리고 가장 바람직하게는 0.001 atm.(1,000ppma)를 초과하지 않는 것이다.
본 발명의 다른 실시예에서는, 상기 웨이퍼의 전면 및 후면은 다른 공기들에노출될 수 있는데, 각각은 하나 또는 그 이상의 질화 또는 비질화가스를 포함할 수 있다. 예를 들어, 상기 웨이퍼의 후면은 전면이 비질화공기에 노출되는 동안 질화공기에 노출될 수 있다. 다른 방법으로는, 복수의 웨이퍼들(예를 들어 2,3개 또는 그 이상)을 마주보는 배열로 배치하고 동시에 어닐링할 수 있는데, 이런 식으로 어닐링하면, 마주보는 면들은 어닐링하는 동안 공기로부터 기계적으로 차단된다. 또 다른 방법으로는, 상기 급속 열어닐링 단계동안 이용된 공기 및 상기 웨이퍼의 소정의 산소침전 프로파일에 의존하여, 상기 산화층은 상기 웨이퍼에서 노출된 구역을 필요로 하는 면 위에만 형성될 수 있는데, 예를 들면 상기 웨이퍼의 전면(3)이다(도 1 참조).
본 발명의 공정에 대한 시작재료는 연마된 실리콘 웨이퍼, 또는 대안으로, 연마되지는 않았지만 래핑(lapping)되고 에칭된 실리콘 웨이퍼가 될 수 있다. 더욱이, 상기 웨이퍼는 지배적인 고유점 결함으로서 베이컨시 또는 셀프-인터스티셜 점 결함을 가질 수 있다. 예를 들어, 상기 웨이퍼는 중심으로부터 에지까지 베이컨시 지배적일 수 있고, 중심으로부터 에지까지 셀프-인터스티셜 지배적일 수도 있으며, 또는 축대칭 링(ring)모양의 셀프-인터스티셜 지배적인 재료로 둘러싸인 베이컨시지배 재료의 중심 코어(central core)를 포함할 수 있다.
더욱 자세히 하면, 지금 도 15 를 참조하여, 상기 웨이퍼는 초크랄스키법에 의해 성장되고 중심축(120), 시드-콘(seed-cone)(140), 엔드-콘(end-cone)(160), 및 상기 시드-콘과 엔드-콘 사이의 일정 지름부(constant diameter portion)(180)를 포함하는 단결정 실리콘 잉곳(100)으로부터 얻어질 수 있다. 상기 일정지름부는 원주에지(circumferential edge)(200) 및 상기 중심축(120)으로부터 원주에지(200)까지 확장되는 반지름(40)을 갖는다. 더욱이, 상기 잉곳은 셀프-인터스티셜 지배재료의 축대칭영역(60)[이하, "축대칭영역(60)" 또는 "셀프-인터스티셜 지배영역(60)"이라고도 함]을 포함할 수 있는데, 그 영역은 응집된 고유 점결함 (agglomerated intrinsic point defects)이 실질적으로 없고, 일반적으로 원통형인 베이컨시 지배재료 영역(80)을 둘러싸는데 이 영역의 일부 또는 전체도 역시 응집된 고유 점결함이 실질적으로 없게 될 수 있다; 선택적으로, 상기 셀프-인터스티셜 지배영역(60)이 에지로부터 중심으로 확장되거나, 상기 베이컨시 지배영역(80)이 중심으로부터 에지로 확장될 수 있다.
일 실시예에서, 축대칭영역(90)은 V/I경계(20)로부터 축(120)까지 확장되는 반지름(40)을 따라서 측정된 폭을 갖는데, 이 폭은 약 15mm이상이고, 바람직하게는 상기 잉곳의 일정지름부의 반지름에 대해 약 7.5%이상, 더욱 바람직하게는 약 15%이상, 더 더욱 바람직하게는 적어도 약 25%이상, 그리고 가장 바람직하게는 약 50%이상의 폭을 갖는다. 특별히 바람직한 실시예에서, 축대칭영역(90)은 상기 잉곳의 축(120)을 포함하는데, 즉 상기 축대칭영역(90) 및 일반적으로 원통형인 영역(80)은 일치한다. 다른 식으로 표현하면, 잉곳(100)은 일반적으로 원통형인 베이컨시지배 재료 영역(80)을 포함하는데, 적어도 그 일부는 응집된 결함이 없다. 더욱이, 축대칭영역(90)은 상기 잉곳의 일정지름부 길이의 약 20%이상에 달하는데, 바람직하게는 약 40%이상, 더욱 바람직하게는 약 60%이상, 더 더욱 바람직하게는 약 80%이상이 된다.
또 다른 실시예에서 그러한 웨이퍼들은, 일반적으로 폭(220)이 원주에지 (200)로부터 중심축(120)을 향하여 안쪽으로 반경을 따라 측정되고 그 길이는 상기 잉곳의 일정지름부의 반지름의 약 30%이상, 그리고 어떤 실시예에서는 약 40%이상, 약 60%이상, 심지어 약 80%이상에 달하는, 응집된 실리콘 셀프-인터스티셜 고유 점결함이 실질적으로 없는, 셀프-인터스티셜 지배 재료의 축대칭영역(60)을 포함하는 단결정 실리콘 잉곳(100)으로부터 얻어질 수 있다. 더욱이, 축대칭영역(60)은 일반적으로 상기 잉곳의 일정 지름부의 길이(260)의 약 20% 이상의 길이로 확장되는데, 바람직하게는 40% 이상, 더욱 바람직하게는 60% 이상, 더더욱 바람직하게는 약 80% 이상까지 확장된다.
만일 이상적인 침전 웨이퍼 위에 에피택셜층(epitaxial layer)이 증착되게 된다면, 본 발명의 공정은 상기 에피택셜 증착 이전 또는 이후에 수행될 수 있다. 이전에 수행된다면, 본 발명의 공정 후 에피택셜 증착 이전에 상기 웨이퍼 내의 산소 침전물 핵형성 중심을 안정화시키는 것이 바람직하다. 이후에 수행된다면, 본 발명의 공정에 요구되는 냉각속도가 얻어질 수 있다면, 본 발명의 상기 공정은 에피택셜 증착후 곧 바로 에피택셜 반응기 내에서 수행되는 것이 바람직할 수 있다.
단결정 실리콘 내의 결정격자 베이컨시의 측정은 백금확산분석(platinum diffusion analysis)에 의해 수행될 수 있다. 일반적으로, 백금은 샘플 위에 증착되고 수평 평면에서 확산되는데 그 확산시간 및 온도는 상기 백금확산이 프랭크-턴불 메커니즘(Frank-Turnbull mechanism)을 따르지만, 백금원자에 의한 베이컨시 데코레이션 (vacancy decoration)의 정상상태에 도달하는데 충분하도록 선택되는 것이 바람직하다. 본 발명에 대하여 전형적인 베이컨시 농도를 갖는 웨이퍼들의 경우에, 보다 낮은 온도, 예를 들면 약 680℃에서 보다 정확한 트래킹(tracking)이 이루어질 것 같을 지라도, 20분간 730℃라는 확산시간 및 온도가 이용될 수 있다. 더욱이, 실리시데이션(silicidation) 공정에 의한 영향을 줄이기 위해, 상기 백금증착법의 결과적인 표면 농도는 하나의 단일층(monolayer)보다 낮은 것이 바람직하다. 백금확산 기술은 다른 곳에서도 설명되어 있는데, 예를 들면, Jacob et al.,J. Appl. Phys., vol 82, p.182 (1997년); Zimmermann 과 Ryssel, " 불평형 상태의 실리콘에서의 백금확산 모델링(The Modeling of Platinum Diffusion In Silicon Under Non-Equilibrium Conditions),"J. Electrochemical Society,vol.139, p.256 (1992); Zimmermann, Goesele, Seilenthal 및 Eichiner, "실리콘에서의 베이컨시농축 웨이퍼 맵핑(Vacancy Concentration Wafer mapping In Silicon),"Journal of Crystal Growth, vol. 129, p. 582(1993); Zimmermann 과 Falster, "초기단계 초크랄스키 실리콘에서의 산소침전물 핵형성에 관한 연구(Investigation Of The Nucleation of Oxygen Precipitates in Czochralski Silicon At An Early Stage",Appl. Phys. Lett., vol. 60, p. 3250 (1992); 및 Zimmermann 과 Ryssel,Appl. Phys. A, vol. 55, p. 121(1992)가 있다.
축대칭영역을 포함하는 단결정 실리콘의 제작
최근의 실험적 증거에 기초하여, 고유 점결함의 타입 및 초기 농도는 상기 잉곳이 응고점으로부터(즉, 약 1410℃) 1300℃ 보다 더 높은 온도까지(즉, 적어도 약 1325℃, 1350℃ 심지어 적어도 약 1375℃) 냉각되면서 최초로 결정되는 것으로보인다. 즉, 이러한 결함들의 타입 및 초기 농도는 v/G0비에 의해 제어되는데, 여기서 G0와 v는 이 온도범위에 걸친 평균 축방향 온도구배(average axial temper- ature gradient) 및 성장속도이다.
v/G0의 값이 상기 임계치를 초과함에 따라, 상기 베이컨시들의 농도는 증가한다. 마찬가지로, v/G0의 값이 상기 임계치 아래로 떨어짐에 따라, 상기 셀프-인터스티셜 농도는 증가한다. 만일 이러한 농도들이 시스템에서 임계과포화 레벨에 도달하게 되면, 그리고 만일 상기 점결함의 이동도가 충분히 높다면, 반응, 즉 응집 이벤트(agglomeration event)가 발생하기 쉽다. 실리콘 내의 응집된 고유 점결함은 복잡하고 고도로 집적된 회로의 생산을 위한 재료의 생산능력에 심각한 충격을 줄 수 있다.
도 11 에 관련하여, v/G0의 값을 증가시킬 경우, 감소하는 셀프-인터스티셜지배 성장으로부터 증가하는 베이컨시지배 성장으로의 전이가, 현재의 유용한 정보에 기초할 때 대략 2.1×10-5cm2/sK인 v/G0임계치 근처에서 발생하는데, 여기서 G0는 상기 축방향 온도구배가 상기에서 정의된 온도범위 내에서 일정하게 되는 조건하에서 결정된다. 이 임계치에서, 상기 고유 점결함의 농도는 안정된다.
본 발명에 따르면, 실리콘 매트릭스(silicon matrix) 내의 베이컨시들이 응집된 베이컨시 결함을 만들고 실리콘 매트릭스 내의 셀프-인터스티셜들이 응집된 인터스티셜 결함을 만드는 반응이 억제될 수 있는 것으로 밝혀졌다. 어떠한 특별한 이론에도 얽매이지 않고, 베이컨시 및 셀프-인터스티셜의 농도는 본 발명의 공정에서 결정잉곳을 성장시키고 냉각시키는 동안 제어될 수 있는 것으로 믿어지는데, 그 결과 시스템의 자유에너지 변화는 응집반응이 동시에 발생하여 응집된 베이컨시 또는 인터스티셜 결함을 만들어내는 임계과포화 레벨을 결코 초과하지 않게 된다.
일반적으로, 단결정 실리콘에서 응집된 베이컨시 결함들이 베이컨시 점결함들로부터 형성되거나 응집된 인터스티셜 결함들이 셀프-인터스티셜 원자들로부터 형성되는 반응을 일으키는데 이용할 수 있는 시스템 자유 에너지의 변화는 수학식 1에 의해 결정된다:
여기서
△GV/I는 응집된 베이컨시결함 또는 인터스티셜결함을 형성하는 반응을 위한 자유 에너지의 적용가능한 변화,
k는 볼쯔만 상수,
T는 캘빈온도,
[V/I]는 단결정 실리콘에서의 공간 또는 시간상의 한 지점에서의 적용 가능한 베이컨시 또는 인터스티셜의 농도, 및
[V/I]eq는 [V/I]가 발생한 공간 및 시간상의 지점과 동일한 지점 및 온도 T에서의 적용가능한 베이컨시 또는 인터스티셜 평형농도이다.
이 식에 따르면, 소정의 베이컨시 농도 [V]에 대한, 온도 T의 감소는 일반적으로 온도에 따른 [V]eq의 급격한 감소로 인해 △Gv를 증가시킨다. 유사하게, 소정의 인터스티셜농도 [I]에 대한 온도 T의 감소는 일반적으로 온도에 따른 [I]eq의 급격한 감소로 인해 △GI를 증가시킨다.
도 12 는 △GI의 변화 그리고 실리콘 셀프-인터스티셜의 농도를 억제하는 수단을 동시에 이용하지 않고서 응고점으로부터 냉각되는 잉곳에 대한 실리콘 셀프-인터스티셜의 농도를 도식적으로 나타낸다. 상기 잉곳이 냉각됨에 따라, [I]의 과포화 증가로 인해 △GI는 식 (1)에 따라 증가하고, 응집된 인터스티셜결함 형성의 에너지 장벽에 접근하게 된다. 냉각이 계속됨에 따라 이 에너지 장벽은 초과되고, 그 지점에서 반응이 일어난다. 이 반응을 통해 응집된 인터스티셜결함이 형성되고 상기 과포화된 시스템이 안정됨에 따라, 즉 농도 [I]가 감소함에 따라, 동시에 △GI가 감소한다.
유사하게, 잉곳이 베이컨시의 농도를 억제하는 수단을 동시에 이용하지 않고서 응고점으로부터 냉각됨에 따라, [V]의 과포화가 증가하여 △Gv는 식 (1)에 의해 증가하고, 응집된 베이컨시결함을 형성하는 에너지 장벽에 접근된다. 냉각이 지속됨에 따라, 이 에너지 장벽을 결국은 초과하여, 반응이 일어난다. 이 반응을 통해 응집된 베이컨시 결함이 형성되고 과포화된 시스템이 안정됨에 따라, 동시에 △Gv가 감소한다.
상기 잉곳이 응고점으로부터 냉각될 때, 베이컨시 및 인터스티셜 시스템의 자유 에너지를 응집반응이 발생하는 값보다 작게 유지함으로써 베이컨시 및 인터스티셜지배 재료의 영역에서 상기 베이컨시 및 인터스티셜이 응집되는 것을 막을 수 있다. 달리 표현하자면, 상기 시스템은 베이컨시 또는 인터스티셜이 결코 임계적으로 과포화되지 않도록 제어될 수 있다. 이것은 베이컨시 및 인터스티셜의 최초 농도를 충분히 낮게 하여줌으로써 이루어질 수 있는데 (이 후 정의된 v/G0(r)에 의해 제어됨) 그 결과 임계적 과포화가 절대 일어나지 않는다. 그러나, 실질적으로는 그러한 농도가 전체 결정 반지름에 걸쳐서 이루어지기는 힘들고, 따라서 대개는 결정응고 즉, v/G0(r)에 의해 초기 농도를 결정한 후 초기 베이컨시 농도 및 초기 인터스티셜농도를 억제함으로써 임계적 과포화를 막을 수 있다.
놀랍게도, 일반적으로 약 10-4cm2/초가 되는, 비교적 큰 셀프-인터스티셜 이동도 및 그 보다는 작은 정도의 베이컨시 이동도에 기인하여, 비교적 큰 거리, 즉 약 5cm, 10cm 또는 그 이상의 거리에 걸쳐 상기 결정면에 위치한 싱크(sink) 또는 상기 결정 내에 위치한 베이컨시지배 영역으로 셀프-인터스티셜을 방사상으로 확산시킴으로써 인터스티셜 및 베이컨시를 억제하는데 영향을 미치는 것이 가능하다는 것이 밝혀졌다. 고유 점결함 최초 농도의 방사상 확산을 위한 시간이 충분히 허락된다면, 방사상의 확산은 셀프-인터스티셜 및 베이컨시의 농도를 억제하는데 효과적으로 이용될 수 있다. 일반적으로, 확산시간은 셀프-인터스티셜 및 베이컨시 최초농도의 반경에 따른 변화에 의존하여, 반경에 따른 변화가 적을수록, 더 짧은 확산시간이 요구된다.
전형적으로, 평균축방향 온도구배 G0는 초크랄스키법에 따라 성장된 단결정 실리콘에 대한 증가하는 반지름의 함수로서 증가한다. 이것이 의미하는 바는 잉곳의 반지름에 걸쳐서 v/G0의 값은 일반적으로 단일하지 않다는 것이다. 이 변화의 결과, 고유 점결함의 타입 및 최초농도는 일정하지 않다. 만일 도 13 및 14에서 V/I 경계(20)로서 표시된 v/G0의 임계치가 상기 잉곳의 반지름(40)을 따라서 어떤 지점에 이르게되면, 상기 재료는 베이컨시지배에서 셀프-인터스티셜 지배적으로 바뀐다. 더욱이, 상기 잉곳은 일반적으로 원통형의 베이컨시지배 재료영역(80)(그 내부의 최초의 베이컨시 농도는 증가하는 반지름에 대한 함수로서 감소함)을 둘러싸는 셀프-인터스티셜지배 재료의 축대칭영역(60)(그 내부의 최초의 실리콘 셀프-인터스티셜 원자의 농도는 증가하는 반지름에 대한 함수로서 증가함)을 포함한다.
V/I 경계를 포함하는 잉곳이 응고점으로부터 냉각됨에 따라, 인터스티셜원자 및 베이컨시의 방사상 확산은 셀프-인터스티셜과 베이컨시의 재결합에 기인하여 V/I경계를 반경을 따라 내부를 향하여 이동시킨다. 더욱이, 상기 결정이 냉각됨에 따라 상기 셀프-인터스티셜이 결정면으로 확산된다. 상기 결정이 냉각됨에 따라 결정면은 거의 평형 점결함농도를 유지할 수 있다. 점결함의 방사상의 확산으로V/I경계 외부의 셀프-인터스티셜 농도 및 V/I경계 내부의 베이컨시 농도는 감소할 것이다. 따라서 확산에 대한 시간이 충분하다면, 상기 베이컨시 및 인터스티셜의 농도는 어느 곳에서나 △Gv및 △GI가 베이컨시 및 인터스티셜의 응집반응이 일어나는 임계치보다 작게되도록 될 수 있다.
다시 도 15 에 관하여, 성장속도 v, 평균축방향 온도구배 G0, 및 냉각속도를 포함하는 상기 결정성장 조건은 이전에 설명된 바대로 단결정 실리콘 잉곳(100)을 형성하도록 제어되는 것이 바람직하다. 바람직하게는, 이러한 조건들이 응집된 고유 점결함이 없는 재료의 축대칭영역(90)을 포함하거나 그렇지 않을 수도 있는 일반적으로 원통형인 베이컨시지배 재료영역(80) 및 인터스티셜지배 재료의 축대칭영역(60)을 형성하도록 제어되는 것이다. 상기 축대칭영역(90)이 존재할 때, 그 폭은 이전에 논의되었던 바대로 변할 수 있고, 마찬가지로 상기 축대칭영역(60)이 존재할 때, 그 폭도 이전에 논의하였던 대로 변할 수 있다.
상기 축대칭영역(60 및 90)의 폭은 중심축(120)의 길이에 따라 약간의 변동될 수 있다. 따라서, 소정길이의 축대칭영역에 대하여, 상기 축대칭영역(60)의 폭(220)은 상기 잉곳(100)의 원주에지(200)로부터 상기 중심축에서 가장 멀리 있는 지점을 향하여 반경을 따라 그 거리를 측정하여 결정될 수 있다. 다시 말하면, 상기 폭은 소정길이의 축대칭영역(60) 내의 최소거리가 결정되도록 측정된다. 유사하게, 상기 축대칭영역(90)의 폭은 V/I경계(20)로부터 상기 중심축 (120)에서 가장 멀리 있는 지점을 향하여 반경을 따라 그 거리를 측정하여 결정된다. 다시 말하면, 상기 폭은 소정길이의 축대칭영역(90) 내의 최소거리가 결정되도록 측정된다.
성장속도 v, 및 평균 축방향 온도구배 G0(이전에 결정된대로)는 v/G0값이 그 임계치의 약 0.5배 내지 2.5배의 범위의 값(즉, v/G0임계치에 대한 현재의 유용한 정보에 근거하여 약 1×10-5cm2/sK 내지 약 5×10-5cm2/sK)을 갖도록 제어되는 것이 전형적이다. 바람직하게는, v/G0비가 v/G0임계치의 약 0.6 내지 1.5배의 범위의 값(즉, v/G0임계치에 대한 현재의 유용한 정보에 근거하여 약 1.3×10-5cm2/sK 내지 약 3×10-5cm2/sK)을 갖는 것이다. 가장 바람직하게는, v/G0비가 v/G0임계치의 약 0.75 내지 1.25배의 범위의 값(즉, v/G0임계치에 대한 현재의 유용한 정보에 근거하여 약 1.6×10-5cm2/sK 내지 약 2.1×10-5cm2/sK)을 갖는 것이다. 특히 바람직한 일 실시예에서는 상기 축대칭영역(90) 내의 v/G0의 값은 v/G0임계치와 그 임계치의 1.1배 사이의 범위를 갖는다. 또 다른 특히 바람직한 실시예에서는, 상기 축대칭영역(60) 내의 v/G0의 값은 v/G0임계치의 0.75배와 그 임계치의 사이의 범위를 갖는다.
상기 축대칭영역(60 또는 90)의 폭을 최대로 하기위해, 상기 잉곳을 응고점으로부터 약 1050℃를 초과하는 온도로 (i) 명목지름(nominal diameter) 150mm의 실리콘 결정에 대해서는 약 5시간이상, 바람직하게는 약 10시간이상, 그리고 더욱바람직하게는 약 15시간이상, (ii) 명목지름 200mm의 실리콘 결정에 대해서는 약 5시간이상, 바람직하게는 약 10시간이상, 더욱 바람직하게는 약 20시간이상, 더 더욱 바람직하게는 약 25시간이상, 그리고 가장 바람직하게는 적어도 약 30시간이상, (iii) 명목지름이 200mm 이상인 실리콘 결정에 대해서는 약 20시간이상, 바람직하게는 약 40시간이상, 더욱 바람직하게는 약 60시간이상, 그리고 가장 바람직하게는 약 75시간 이상의 기간동안 냉각하는 것이 바람직 하다. 냉각속도에 대한 제어는 절연체, 히터, 방사차폐(radiation shields), 및 자기장(magnetic fields)의 사용을 포함하여, 열전달(heat transfer)을 최소화하는 현재의 공지된 임의의 수단을 사용함으로써 가능하다. 평균축방향 온도구배 G0에 대한 제어는, 상기 결정인상기(crystal puller)의 "핫존(hot zone)" 즉, 다른 것들 중 특히 절연, 열 및 방사차폐, 히터를 구성하는 그래파이트(graphite)(또는 다른 재료들)를 디자인함으로써 가능해질 수 있다. 비록 상기 디자인 사항들이 상기 결정인상기의 모양 및 모델에 따라 변할지라도, 일반적으로 G0는, 반사기(reflector), 방사차폐(radiation shields), 퍼지관(purge tube), 광파이프(light pipe), 및 히터를 포함하여, 용융물/고체 경계에서 열전달을 제어하는 현재 공지된 임의의 수단을 이용하여 제어될 수 있다. 일반적으로 G0의 반경상의 변화는 그러한 장치를 용융물/고체 경계 위로 약 일 결정지름의 길이 내에 배치함으로써 최소화된다. 나아가, G0는 상기 용융물 및 결정에 대한 상기 장치의 위치를 조정함으로써 제어될 수 있다. 이것은 상기 핫존에서 상기 장치의 위치를 조정하거나 상기 용융물 표면의 위치를 조정함으로써이루어질 수 있다. 더욱이, 히터를 이용할 때는, G0는 히터에 공급되는 파워를 조정함으로써 더욱 제어될 수 있다. 이러한 방법들의 일부 또는 전부는 그 공정동안 용융물 부피가 고갈되는 배치 초크랄스키(batch Czochralski) 공정동안 이용될 수 있다.
본 발명의 일부 실시예에 대해서 일반적으로 상기 평균 축방향 온도구배 G0가 상기 잉곳의 지름에 대한 함수로서 비교적 일정하게 되는 것이 바람직하다. 그러나, 핫존 디자인의 개선된 사항들로 인해 G0의 변화가 최소로 되는 것이 허용되기 때문에, 일정한 성장속도를 유지하는 것과 관련된 기계적인 문제들이 점차 중요한 요소로 된다는 것을 주목해야 한다. 이것은 상기 성장공정이 인상속도의 임의의 변화에 대하여 훨씬 더 민감하게 되어 상기 성장속도 v 에 직접적으로 영향을 미치기 때문이다. 공정의 제어의 관점에서, 이것이 의미하는 바는 상기 잉곳의 반지름에 걸쳐서 G0의 값이 다르게 되는 것이 유리하다는 것이다. 그러나 G0값의 현저한 차이는 일반적으로 상기 웨이퍼 에지를 향하여 증가하는 셀프-인터스티셜의 큰 농도를 유발하여 응집된 고유 점결함이 형성되는 것을 막는데 어려움을 증가시킨다.
이전의 관점에서, G0에 대한 제어는 G0의 반경상의 변화를 축소하는 것과 유리한 공정제어 조건들을 유지하는 것 사이의 균형을 포함한다. 따라서 상기 결정의 약 일 지름 길이정도 이후의 인상속도가 약 0.2 내지 0.8 mm/분 의 범위에 있는 것이 전형적이다. 바람직하게는, 상기 인상속도의 범위가 약 0.25 내지 0.6mm/분이고, 더욱 바람직하게는, 약 0.3 내지 0.5 mm/분이다. 상기 인상속도는 상기 결정지름 및 결정 인상기 디장인 모두에 의존한다는 것을 주목해야 한다. 상기 언급된 범위는 지름 200mm 결정의 경우에 대하여 전형적인 것이다. 일반적으로, 상기 인상속도는 상기 결정지름이 증가함에 따라 감소한다. 그러나, 상기 결정 인상기는 인상속도가 여기서 언급된 것보다 초과할 수 있도록 디자인될 수 있다. 결과적으로, 가장 바람직하게는 상기 결정인상기가 여전히 본 발명에 따른 축대칭영역 및 다른 영역들이 형성될 수 있도록 하면서, 상기 인상속도가 가능한한 빠르게 될 수 있도록 디자인되는 것이다. 상업적으로 실용적인 목적으로, 상기 잉곳이 응고점(약 1410℃)으로부터 실리콘 셀프-인터스티셜이 유동적이지 못한 온도까지 냉각될 때 상기 냉각속도를 제어함으로써 셀프-인터스티셜 확산의 양이 제어될 수 있다. 실리콘 셀프-인터스티셜은 상기 실리콘의 응고점, 즉 1410℃ 근처의 온도에서 극도로 유동적인 것으로 보인다. 그러나, 이러한 유동성은, 상기 단결정 실리콘 잉곳의 온도가 감소함에 따라 감소한다. 일반적으로, 상기 셀프-인터스티셜의 확산속도는 상당한 정도로 느려져서 약 700℃보다 낮은, 그리고 아마 800℃, 900℃, 1000℃, 또는 심지어 1050℃의 온도에서 상업적으로 실용적인 시간동안 본질적으로 유동적이지 못하다.
이러한 관점에서, 셀프-인터스티셜 응집반응이 발생하는 온도가 이론적으로는 넓은 온도범위에 걸쳐서 변하기는 하지만, 실제적인 문제로서 이 범위는 종래의 초크랄스키법에 의해 성장된 실리콘에서는 비교적 좁아지는 것으로 보인다. 이것은 초크랄스키법에 따라 성장된 실리콘에서 전형적으로 획득된 최초의 셀프-인터스티셜 농도의 비교적 좁은 범위의 결과이다. 따라서 일반적으로 셀프-인터스티셜 응집반응은 적어도, 약 1100℃ 내지 800℃의 범위내의 온도, 전형적으로 약 1050℃에서 발생할 수 있다. 셀프-인터스티셜이 유동적인 것으로 보이는 온도범위 내에서, 그리고 상기 핫존의 온도에 따라, 상기 냉각속도는 전형적으로 약 0.1 내지 3℃/분이다. 바람직하게는 상기 냉각속도는 약 0.1 내지 1.5℃/분, 더욱 바람직하게는 약 0.1 내지 1℃/분, 그리고 더 더욱 바람직하게는 약 0.1 내지 0.5℃/분이다.
셀프-인터스티셜이 유동적인 것으로 보이는 온도범위 내에서 상기 잉곳의 냉각속도를 제어함으로써, 상기 셀프-인터스티셜은 상기 결정면에 위치한 싱크(sink) 또는 베이컨시지배 영역으로 확산되어 소멸하는 시간을 더 부여받을 수 있다. 따라서, 그러한 인터스티셜의 농도는 억제되어 응집이 발생하는 것을 막는 역할을 한다. 상기 냉각속도를 제어함으로써 인터스티셜의 확산성을 이용하는 것은 그렇지 않으면 엄격하게 되는, 응집된 결함이 없는 축대칭영역을 얻기 위해 필요로 하는 v/G0조건들을 완화시키는 역할을 한다. 또 다른 식으로 말하면, 인터스티셜이 확산하는데 필요한 시간을 더 갖도록하기 위해 상기 냉각속도가 제어될 수 있다는 사실의 결과로서, 응집된 결함이 없는 축대칭영역을 얻을 목적으로, 임계치에 비하여, 큰 범위의 v/G0값이 인정될 수 있다.
그러한 냉각속도를 상기 결정의 일정지름부의 식별할 수 있는 길이에 걸쳐서 얻기 위하여, 일단 엔드-콘(end-cone)의 성장이 완료되고 나면 상기 잉곳의 처리뿐아니라 상기 잉곳의 엔드-콘의 성장공정 또한 고려해야만 한다. 전형적으로, 상기 잉곳의 일정지름부의 성장이 끝나자마자, 상기 엔드-콘을 형성하는데 필요한 테이퍼링 (tapering)을 시작하기 위해 상기 인상속도는 증가될 것이다. 그러나, 그러한 인상속도의 증가는, 상기 논의되었던 바대로 인터스티셜이 충분히 유동적인 온도범위 내에서 상기 일정지름부의 하부 부분이 더 빨리 냉각되는 결과를 낳는다. 결과적으로, 이 인터스티셜은 싱크로 확산되어 소멸하는데 필요한 시간을 충분히 갖을 수 없게 될 수 있는데 즉, 상기 하부 부분의 농도가 충분한 정도로 억제되지 못하여 인터스티셜 결함의 응집이 발생할 수 있다.
따라서, 상기 잉곳의 하부에서 그러한 결함들이 형성되는 것을 막기 위하여, 상기 잉곳의 일정지름부가 초크랄스키법에 따라 균일한 열이력(thermal history)을 갖는 것이 바람직하다. 균일한 열이력은 상기 일정지름부뿐만 아니라 상기 결정의 엔드-콘의 성장 그리고 가능하다면 엔드콘성장 이후에도 상기 잉곳을 비교적 일정한 속도로 실리콘 용융물로부터 인상함으로써 이루어질 수 있다. 예를 들어, 상기 비교적 일정한 속도는 (i) 상기 결정의 일정지름부 성장동안의 도가니 및 결정의 회전속도에 비해 상기 엔드-콘 성장동안의 도가니 및 결정의 회전속도를 감소시킴으로써, 그리고/또는 (ii) 엔드-콘 성장동안 인가된 종래의 파워에 비해 엔드-콘의 성장동안 실리콘 용융물을 가열하기 위한 히터에 인가되는 파워를 증가시킴으로써 얻어질 수 있다. 공정 변수들에 대한 이런 부가적인 조정은 단독으로 또는 결합적으로 발생할 수 있다.
엔드-콘의 성장이 시작될 때, 엔드-콘의 인상속도는 약 1050℃를 초과하는온도에서 유지되는, 상기 잉곳의 일정지름부의 임의의 부분이 이미 1050℃ 보다 낮은 온도로 냉각된, 응집된 고유 점결함이 없는 축대칭영역을 포함하는 상기 잉곳의 일정지름부의 다른 부분(들)과 같은 열이력을 거치도록 설정된다.
이전에 언급된 대로, 응집된 인터스티셜 결함을 억제할 수 있는 상기 베이컨시 지배 영역의 최소 반지름이 존재한다. 상기 최소 반지름의 값은 v/G0(r) 및 상기 냉각속도에 의존한다. 결정인상기(crystal puller) 및 핫존의 디자인이 변함에 따라, 상기 v/G0(r), 인상속도, 및 냉각속도에 대해 위에서 언급된 범위 역시 변한다. 마찬가지로 이러한 조건들은 성장하는 결정의 길이에 따라 변할 수 있다. 또한 위에서 언급한대로, 응집된 인터스티셜 결함이 없는 상기 인터스티셜지배 영역의 폭은 최대로 되는 것이 바람직하다. 따라서, 이 영역의 폭이, 소정의 결정인상기 내에서 성장하는 결정의 길이에 따른 상기 베이컨시지배 영역의 최소반지름과 상기 결정반지름의 차(difference)를 초과하지 않은채 가능한 한 이 차에 가까운 값으로 유지되도록 하는 것이 바람직하다.
소정의 결정인상기 핫존 디자인에 대한 축대칭영역(60 및 90)의 최적의 폭 및 요구되는 최적 결정인상속도 프로파일은 경험적으로 결정될 수 있다. 일반적으로, 이 경험적인 접근법은 우선 특별한 결정인상기 내에서 성장된 잉곳의 축방향 온도프로파일에 대한 유용한 데이타를 얻는 것 뿐만 아니라, 동일한 인상기 내에서 성장된 잉곳의 평균 축방향 온도구배의 반경상의 변화에 대한 유용한 데이터를 얻는 것을 포함한다. 총괄적으로, 이 데이타는 한 개 또는 그 이상의 단결정 실리콘잉곳을 인상하여 응집된 인터스티셜 결함의 존재를 분석하는데 이용된다. 이런 식으로, 최적의 인상속도 프로파일이 결정될 수 있다.
도 16은 결함분포 형태를 밝히는 일련의 산소침전 열처리 이후에 지름 200mm잉곳의 일 부분을 축방향으로 절단한 것의 소수캐리어 수명을 스캔(scan)함으로써 생성된 이미지이다. 그것은 소정의 결정인상기 핫존 디자인을 위하여 최적에 가까운 인상속도 프로파일이 이용된 예시를 표현한다. 이 예시에서는, 상기 인터스티셜지배 영역의 최대폭이 초과되는(응집된 인터스티셜 결함 영역(280)의 생성을 유발) v/G0(r)로부터 상기 축대칭영역이 최대폭을 갖는 최적의 v/G0(r)로의 전이가 발생한다.
상기 잉곳의 반지름에 걸친 G0의 증가로부터 유발된, v/G0의 반경상의 변화에 부가하여, v/G0는 초크랄스키 공정에 기인한 G0본래의 변화 결과로서, 또는 v의 변화 결과로서 역시 축방향으로 변할 수 있다. 표준 초크랄스키 공정에 있어서, 상기 인상속도가 성장주기를 통해 조정됨에 따라 잉곳을 일정 지름으로 유지하기 위해 v가 변경된다. 상기 인상속도에 있어서의 이러한 조정, 즉 변화로 인해 상기 잉곳의 일정지름부 길이에 걸쳐서 v/G0가 변하게 된다. 따라서, 본 발명의 공정에 따라, 상기 인상속도는 상기 잉곳의 축대칭영역의 폭을 최대로 하도록 제어된다. 그러나, 결과적으로, 상기 잉곳 반지름의 변화는 발생할 수 있다. 따라서, 상기 결과적인 잉곳이 일정한 지름을 갖는 것을 확실히 하기 위해, 상기 잉곳은 소정의 지름보다 더 큰 지름을 갖게 성장되는 것이 바람직하다. 그 후 상기 잉곳은 해당기술분야의 표준공정을 통해 그 표면으로부터 초과된 재료가 제거되어, 일정지름부를 갖는 잉곳이 얻어진다.
일반적으로는, 상기 축방향 온도구배 G0(r)의 반경상의 변화가 최소일 때는 응집된 결함이 없는 베이컨시지배 재료를 만드는 것이 더 용이하다. 도 35에서 4개의 독립된 핫존 형상에 대한 축방향 온도 프로파일이 예시되고 있다. 도 34는 상기 결정의 중심으로부터 결정 반지름의 절반의 거리까지, 응고점으로부터 x축에 지시된 온도까지의 구배를 평균함으로써 결정된 축방향 온도구배 G0(r)의 변화를 제시한다. G0(r)의 반경상의 변화가 더 큰, Ver.1 및 Ver.4로 지시된 핫존에서 결정이 인상될 때, 임의의 축방향 길이의 중심으로부터 에지까지 응집된 결함이 없는 베이컨시지배 재료를 갖는 결정을 얻을 수 없었다. 그러나, G0(r)의 반경상의 변화가 더 적은, Ver.2 및 Ver.3으로 지시된 핫존에서 결정이 인상될 때, 어떤 축 방향 길이에 대해 중심으로부터 에지까지 응집된 결함이 없는 베이컨시지배 재료를 갖는 결정을 얻을 수 있었다.
본 발명의 공정에 대한 일 실시예에서, 실리콘 셀프-인터스티셜 원자의 최초농도는 잉곳(100)의 셀프-인터스티셜 지배 재료의 축대칭영역(60)에서 제어된다. 다시 도 10에 관하여, 일반적으로, 실리콘 셀프-인터스티셜 원자의 최초의 농도는 결정성장속도 v, 및 평균 축방향 온도구배 G0를 제어함으로써 제어할 수 있는데, 그 결과 v/G0의 비의 값은 비교적 V/I경계가 발생하는 임계치 근처의 값이 된다. 더욱이, 상기 평균 축방향 온도구배 G0는, 잉곳 반지름에 대한 함수인 G0(따라서 v/G0)의 변화로서의 G0의 변화, 즉 G0(r)(따라서, v/G0(r))도 역시 제어되도록 정해진다.
본 발명의 또 다른 실시예에서, v/G0는 상기 잉곳 길이의 적어도 일부분에 대한 반지름을 따라서 V/I경계가 존재하지 않도록 제어된다. 이 길이에서, 상기 실리콘은 중심축으로부터 원주에지까지 베이컨시지배 영역으로 되고 v/G0를 제어함으로써 상기 잉곳의 원주에지로부터 반경을 따라 내부로 확장되는 축대칭영역(90)에서의 응집된 베이컨시결함을 막는다. 즉, 성장조건들이 제어되어 v/G0의 값은v/G0임계치 내지 v/G0임계치의 1.1배의 범위에 해당하는 값으로 된다.
응집된 결함의 시각적인 검출
응집된 결함들은 수많은 다른 기술들에 의해 검출될 수 있다. 예를 들어, 플로우패턴(flow pattern)결함, 또는 D-결함(D-defects)은 세코(Secco) 에칭용액에서 약 30분간 상기 단결정 실리콘 샘플을 우선적으로 에칭하고, 그 후 상기 샘플을 현미경 조사함으로써 검출되는 것이 전형적이다(예를 들어, H. Yamagishi et al., 반도체 과학 기술(Semicond. Sci. Technol.) 7, A135(1992) 참조). 비록 이러한 공정은 응집된 베이컨시 결함 검출에 대한 표준이지만, 또한 응집된 인터스티셜 결함을 검출하는데 이용될 수도 있다. 이 기술이 이용되었을 때, 그러한 결함들이 존재할 때는 상기 샘플의 표면에 커다란 피트(pit)로서 나타난다.
응집된 결함은 또한 레이저 스캐터링 단층촬영(laser scattering tomo-graphy)같은 레이저 스캐터링 기술을 이용하여 검출될 수도 있는데, 그것은 일반적으로 다른 에칭기술보다 더 낮은 결함밀도 검출한계(defect density detection limit)를 갖는다.
부가적으로, 응집된 고유 점결함은, 열을 가하자마자 단결정 실리콘 매트릭스 (matrix) 속으로 확산될 수 있는 금속으로 데코레이션(decoration)함으로써 시각적으로 검출될 수 있다. 특히, 웨이퍼, 슬러그(slug) 또는 슬래브(slab)같은 단결정 실리콘 샘플들은 농축된 질산동(copper nitrate)용액같이 이러한 결함들을 데코레이션할 수 있는 금속을 포함하는 합성물로 상기 샘플의 표면을 일차적으로 코팅함으로써 그러한 결함들의 존재가 시각적으로 조사될 수 있다. 그리고 나서 상기 코팅된 샘플은 금속이 샘플 속으로 확산되도록 약 900℃내지 1000℃ 사이에서 약 5분 내지 15분동안 열처리된다. 상기 열처리된 샘플은 그리고 나서 실온으로 냉각되고, 결함이 존재하는 샘플 매트릭스 내의 위치에서 상기 금속이 임계 과포화되어 침전되도록 한다.
냉각된 후, 상기 샘플은 먼저 표면 잔존물 및 침전물을 제거하기 위하여 약 8 내지 12분간 투명한 에칭용액으로 처리함으로써 비결함현출 에칭(non-defect delineating etching)을 실시한다. 전형적인 투명 에칭용액은 약 55 퍼센트의 질산(nitric acid)(종량적으로 70% 용액), 약 20 퍼센트의 불화수소산(hydroflu oric acid)(종량적으로 49% 용액), 그리고 약 25 퍼센트의 염산(hydrochloric acid)(농축용액)으로 구성된다.
그리고 나서 상기 샘플은 이온이 제거된 물로 행구어지고 샘플을 약 35 내지55분간 세코(Secco) 또는 라이트(Wright) 에칭용액으로 처리하거나 이 에칭 용액에 담금으로써 2차 에칭 단계를 수행한다. 상기 샘플은 약 1:2 비율의 0.15 M 중크롬산칼륨(potassium dichromate)과 불화수소산(hydrofluoric acid)(종량적으로 49% 용액)을 포함하는 세코 에칭용액을 이용하여 에칭되는 것이 전형적이다. 이 에칭단계는 존재할 수 있는 응집된 결함들을 노출시키거나 현출하는 역할을 한다.
일반적으로, 응집된 결함이 없는 인터스티셜 및 베이컨시지배 재료영역은 상기 설명된 구리 데코레이션 기술에 의해 각각으로부터 그리고 응집된 결함을 포함하는 재료로부터 구별될 수 있다. 결함이 없는 베이컨시지배 재료영역(상기 설명된 고온의 산소핵 용해처리(high-temperature oxygen nuclei dissolution treatment) 이전)이 산소핵에 대한 구리 데코레이션에 기인한 작은 에치피트(etch pits)를 포함하는 반면, 결함이 없는 인터스티셜지배 재료영역은 에칭에 의해 데코레이트된 어떠한 특성도 포함하지 않는다.
정 의
여기서 이용된대로, 아래의 구 또는 용어는 소정의 의미를 갖는다: " 응집된 고유 점결함" 은 (i) 배이컨시가 응집하여 D-결함, 플로우패턴 결함(flow pattern defects), 게이트 산화물 인테그리티결함(gate oxide integrity defects), 결정 기인 입자 결함(crystal originated particle defects), 결정 기인 광 점결함(crystal originated light point defects) 및 그러한 베이컨시 관련 다른 결함들이 생성되는 반응 또는, (ii) 셀프-인터스티셜이 응집하여 전위루프(dislocation loop) 또는 네트워크, 및 그러한 셀프-인터스티셜 관련 다른 결함들을 생성하는 반응에 의한 결함을 의미하고, "응집된 인터스티셜 결함"은 실리콘 셀프-인터스티셜 원자가 응집하는 반응에 의해 유발되는 응집된 고유 점결함을 의미하고, "응집된 베이컨시 결함"은 결정격자 베이컨시가 응집하는 반응에 의하여 유발되는 응집된 고유 점결함을 의미하고, "반지름"은 웨이퍼 또는 잉곳의 중심축으로부터 원주에지까지 측정된 거리를 의미하고, "응집된 고유 점결함이 실질적으로 없다"는 것은 응집된 결함의 농도가 그러한 결함을 검출할 수 있는 한도보다 작은, 현재로서는 약 103결함 (defects)/cm3인 것을 의미하고, "V/I 경계"는 잉곳 또는 웨이퍼의 반지름을 따른 위치로서, 그 곳에서 재료가 베이컨시 지배 상태에서 셀프-인터스티셜 지배 상태로 바뀌게 되고, "베이컨시 지배" 또는 "셀프-인터스티셜 지배"는 고유 점결함이 각각 주로 베이컨시 또는 셀프-인터스티셜인 재료를 의미한다.
실시예
실시예 1 부터 4는 본 발명의 이상적인 산소침전 공정을 예시한다. 실시예 5 부터 11은 상기 설명된 바대로, 응집된 고유 점결함이 실질적으로 없는 베이컨시지배 재료, 셀프-인터스티셜지배 재료 또는 두 재료 모두의 축대칭영역을 포함하는 단결정 실리콘의 제조를 설명한다. 따라서, 이러한 모든 실시예들은 제한적으로 해석되어서는 안된다.
이상적 산소침전 공정
실시예 1
실리콘 단결정은 초크랄스키법에 의해 인상, 슬라이스(slice) 및 연마되어실리콘 웨이퍼를 형성한다. 이러한 웨이퍼는 그리고 나서 표 1에서 제시된 조건 아래에서, 표면산화 단계(surface oxidation step) (S1), 질소 또는 아르곤에서의 급속 열어닐링 단계(rapid thermal annealing) (S2), 빠른 냉각 (S3), 그리고 산소 안정화 및 성장(oxygen stabilization and growth)단계 (S4)를 거친다. 단계 S1- S4이전의 웨이퍼의 최초 산소농도(Oi), 단계 S4이후의 웨이퍼 벌크 내의 산소침전물 밀도(OPD), 단계 S4이후의 노출된 구역의 깊이(DZ)도 역시 표 1 에 제시되어 있다.
샘플 4-7 4-8 3-14
S1 1000℃의 N2+~1% O2에서 15분 1000℃의 N2+~1% O2에서 15분 해당없음
S2 1250℃의 N2에서 35초 1250℃의 Ar에서 35초 1250℃의 N2에서 35초
S3 100℃/초 100℃/초 100℃/초
S4 800℃의 N2에서 4시간+1000℃의 N2에서 16시간 800℃의 N2에서 4시간+1000℃의 N2에서 16시간 800℃의 N2에서 4시간+1000℃의 N2에서 16시간
Oi(atoms/cm3) 7×1017 6.67×1017 7.2×1017
OPD (atoms/cm3) 1×1010 4.4×109 1.69×1010
DZ (㎛ 깊이) 70 95 0
도 2, 3, 및 4 는 결과적인 웨이퍼의 단면을 보여주는데,(이 도면들은 200배로 확대한 사진임); 샘플 4-7 은 도 2 에서, 샘플 4-8 은 도 3 에서, 그리고 샘플 3-14 는 도 4 에서 제시된다.
더욱이, 샘플 4-7 에서의 결정격자 베이컨시 농도는 백금확산(platinum diffusion) 기술을 이용하여 사상되었다. 상기 웨이퍼 표면으로부터의 깊이(상기웨이퍼의 전면에 대응하는 깊이는 0 마이크로미터)에 관한 백금 농도의 플롯(plot)이 도 5 에 나타나 있다.
실시예 2
초크랄스키법으로 성장된 실리콘 웨이퍼에 관해서 본 발명의 공정은 산소농도와 비교적 독립적이라는 것을 증명하기 위하여, 세 개의 다른 산소 농도를 갖는 웨이퍼들이 실시예 1 에서 설명된 것과 동일한 일련의 단계를 거쳤다. 이러한 각 단계의 조건들, 단계 S1-S4이전 웨이퍼들의 최초 산소농도(Oi), 단계 S4이후 상기 웨이퍼들의 벌크 내의 산소침전물 밀도(OPD), 및 상기 웨이퍼 표면으로부터 측정된 단계 S4이후의 노출된 구역의 깊이(DZ)가 표 2 에 제시되어 있다. 도 6, 7, 및 8은 상기 결과적인 웨이퍼들의 단면을 보여주는데(이 도면들은 200배로 확대한 사진임) 샘플 3-4 는 도 6 에서, 샘플 3-5 는 도 7 에서, 그리고 샘플 3-6 은 도 8 에서 제시된다.
샘플 3-4 3-5 3-6
S1 1000℃의 N2+~1% O2에서 15분 1000℃의 N2+~1% O2에서 15분 1000℃의 N2+~1% O2에서 15분
S2 1250℃의 N2에서 35초 1250℃의 N2에서 35초 1250℃의 N2에서 35초
S3 125℃/초 125℃/초 125℃/초
S4 800℃의 N2에서 4시간 + 1000℃의 N2에서 16시간 800℃의 N2에서 4시간 + 1000℃의 N2에서 16시간 800℃의 N2에서 4시간 + 1000℃의 N2에서 16시간
Oi(atoms/cm3) 6 ×1017 7 ×1017 8 ×1017
OPD (atoms/cm3) 4 ×1010 1 ×1010 6 ×1010
DZ (㎛깊이) ~40 ~40 ~40
실시예 3
본 발명의 공정이 산소침전물 안정화 및 성장단계 (S4)에서 이용된 조건들에 대하여 비교적 독립적이라는 것을 증명하기 위하여, 샘플 3-4 에 대해서는 독점적인 상업적 16Mb DRAM 공정이 산소침전물 안정화 및 성장단계 (S4)로서 이용되었다는 것을 제외하고는 동일한 최초 산소농도를 갖는 웨이퍼(샘플 1-8)를 실시예 2 에서 설명된 동일한 이련의 단계를 거치게 하였다. 도 9 는 그 결과적인 웨이퍼의 단면을 보여준다(이 도면은 200배로 확대한 사진임). 단계 S4이후에, 샘플 1-8 및 3-4는 유사한 벌크 산소침전물 밀도(bulk oxygen precipitate density)(샘플 1-8에 대해서는 7 ×1010/cm3이고 샘플 3-4에 대해서는 4 ×1010/cm3) 및 유사한 노출된 구역의 깊이(대략 40 마이크로미터)를 갖는다.
실시예 4
본 실시예는 벌크 마이크로결함 밀도(BMD: bulk microdefect density)에서 관찰될 수 있는 경향, 즉 열처리동안 기체의 산소농도를 증가시킴으로써 발생한 노출된 구역의 깊이(DZ), 및 산소침전제(oxygen precipitant) 밀도를 설명한다. 세 세트의 다른 웨이퍼들은 변화하는 공정조건에서 급속 열어닐링을 거쳤다. A세트의 웨이퍼들은 질소 기체에서 30초동안 1200℃로 어닐링되었고, B세트의 웨이퍼들은 동일한 조건에서 20초동안 어닐링되었고, C세트의 웨이퍼들은 아르곤 기체에서 30초동안 1200℃로 어닐링되었다. 선산화(pre-oxidation)단계는 본 실시예의 세 세트의 웨이퍼 아무 곳에 대해서도 수행되지 않았다.
아래의 표 3 에 의해 지시되는 바대로, 소정의 세트 내에서 각각의 웨이퍼에 대한 산소분압(oxygen partial pressure)은 증가되었다.
어닐링이 끝났을 때, 각 웨이퍼의 BMD밀도 및 DZ깊이는 그 기술분야의 표준수단을 사용하여 결정되었다. 결과들은 아래의 표 3 에 제시된다
상기 데이타는 기체의 산소분압이 증가함에 따라 벌크 마이크로결함의 숫적밀도가 감소하는 것을 보여준다. 더욱이, 산소분압이 10,000ppma에 도달했을 때, 벌크 마이크로결함의 숫적 밀도는 본 발명에 따른 급속 열어닐링이 없는 산소침전 열처리를 한 웨이퍼에서 관찰되는 벌크 마이크로결함의 숫적밀도와 구별될 수 없다.
실시예 5
선존재 핫존 디자인(Pre-existing Hot Zone Design)을 갖는 결정인상기에 대한 최적화 절차
처음의 200mm 단결정 실리콘 잉곳은 인상속도가 약 0.75mm/min으로부터 약0.35mm/분으로 단조 감소하는 조건에서 성장되었다. 도 17 은 결정길이에 관한 함수로서의 인상속도를 도시한다. 상기 결정인상기 내에서 성장하는 200mm 잉곳의 미리 설정된 축방향 온도 프로파일 및 평균 축방향 온도 구배 G0,즉 용융물/고체 경계에서의 축방향 온도구배의 미리 설정된 반경상의 변화를 고려하여, 이 인상속도는 잉곳이 중심으로부터 상기 잉곳의 일단에 있는 에지(edge)까지는 베이컨시 지배 재료로 되고, 중심으로부터 상기 잉곳의 타단에 있는 에지까지는 인터스티셜 지배 재료로 되도록 선택된다. 성장된 잉곳은 세로로 슬라이스되고 응집된 인터스티셜 결함이 형성되기 시작하는 곳을 결정하기 위하여 분석된다. 도 18은 결함분포 패턴을 밝히는 일련의 산소침전 열처리 이후 상기 잉곳의 쇼울더로부터 약 635mm 내지 760mm 의 범위를 갖는 부분에 걸쳐서 상기 잉곳을 축방향으로 절단한 것의 소수 캐리어 수명을 스캔함으로써 생성된 이미지이다. 약 680mm의 결정위치에서, 응집된 인터스티셜 결함의 밴드(band)(280)를 볼 수 있다. 이 위치는 임계 인상속도 v*(680 mm) = 0.33 mm/min에 대응한다. 이 지점에서, 상기 축대칭영역(60) (인터스티셜지배 재료이지만 응집된 인터스티셜 결함이 없는 영역)의 폭은 그 최대가 되는데, 상기 베이컨시 지배 영역(80)의 폭, Rv *(680)은 약 35mm이고 상기 축대칭영역의 폭, RI *(680)은 약 65mm이다.
그 후, 일련의 네 단결정 실리콘 잉곳들은 상기 첫 200mm 잉곳의 축대칭영역의 최대폭이 얻어지는 인상속도보다 다소 빠르거나 다소 느린 정상상태 (steadystate) 인상속도로 성장되었다. 도 19 는 각각 1-4 로 표시된 네 결정들에 대한 각각의 결정길이의 함수로서 인상속도를 도시한다. 그 후, 이 네 결정들은 응집된 인터스티셜 결함들이 먼저 나타나거나 사라지는 축방향의 위치(및 대응되는 인상속도)를 결정하기 위하여 분석되었다. 도 19 에는 경험적으로 결정된 네 지점("*"로 표시됨)이 도시된다. 이 네 지점들 간의 내삽 (interpolation) 및 이 지점들로부터의 외삽(extrapolation)을 통하여 만들어지고 v*(z)로 표시된 커브가 도 19 에서 도시된다. 이 커브는 1차 근사화에 따라 셀프-인터스티셜 지배 재료의 축대칭영역(60)이 그 최대폭을 갖게 되는 결정인상기 내의 길이의 함수로서 200mm 결정에 대한 인상속도를 나타낸다.
다른 인상속도에서의 부가적인 결정들의 성장 및 이러한 결정들에 대한 이후의 분석은 v*(z)의 경험적 정의를 더욱 세밀하게 할 것이다.
실시예 6
G0(r)의 반경상의 변화 감소
도 20 및 21은 용융물/고체 경계에서 축방향 온도구배의 반경상의 변화, G0(r)을 감소시킴으로써 얻을 수 있는 질적인 향상을 도시한다. 베이컨시 및 인터스티셜의 최초농도(용융물/고체 경계로부터 약 1cm)는 다른 두 G0(r): (1) G0(r) = 2.65 + 5×10-4r2(K/mm) 와 (2) G0(r) = 2.65 + 5×10-5r2(K/mm)의 경우에 대하여 계산된다. 각각의 경우에 있어서 인상속도는 베이컨시가 풍부한 실리콘과 인터스티셜이 풍부한 실리콘 사이의 경계가 반지름 3cm에 있도록 조정되었다. 경우 1 과 경우 2 에서 이용된 인상속도는 각각 0.4 그리고 0.35mm/min이었다. 도 21 로부터 결정의 인터스티셜이 풍부한 부분에서의 최초 인터스티셜 농도는 최초 축방향 온도구배의 반경상의 변화가 감소함에 따라 극적으로 감소하는 것이 명백해진다. 이로 인해 인터스티셜의 과포화에 기인한 인터스티셜 결함의 형성을 막는 것이 더욱 용이해지므로 재료의 품질이 향상된다.
실시예 7
증가된 인터스티셜 아웃-디퓨젼시간
도 22 및 23 은 인터스티셜의 아웃-디퓨젼(out-diffusion)시간을 증가시킴으로써 얻어질 수 있는 질적 향상을 설명한다. 인터스티셜의 농도는 결정에서 축방향온도 프로파일, dT/dz 이 다른 두 경우에 대하여 계산된다. 용융물/고체 경계에서 축방향 온도구배는 두 경우 모두 같으므로, 최초의 인터스티셜 농도(용융물/고체 경계로부터 약 1cm)는 두 경우에 있어서 동일하게 된다. 본 실시예에서, 인상속도는 전체 결정에 인터스티셜이 풍부하도록 조정된다. 인상속도는 두 경우 모두 0.32mm/min으로 동일했다. 경우 2 에서 인터스티셜 아웃-디퓨젼에 대한 시간을 더 길게함으로써 인터스티셜 농도가 전체적으로 감소하게 된다. 이로 인해 인터스티셜의 과포화에 기인한 인터스티셜 결함 클러스터의 형성을 막는 것이 더욱 용이해지므로 재료의 품질이 향상된다.
실시예 8
길이 700mm 지름 150mm의 결정이 변화하는 인상속도로 성장되었다. 인상속도는 쇼울더(shoulder)에서 약 1.2mm/min으로부터 쇼울더에서 430mm 인 곳에서 약 0.4mm/min으로, 그 후 쇼울더로부터 약 700mm 인 곳에서 다시 약 0.65mm/min으로 거의 선형적으로 변하였다. 이 특정 결정인상기의 상기 조건하에, 전체 반지름은 상기 결정의 쇼울더로부터 약 320mm 내지 525mm 범위의 결정길이에 걸쳐 인터스티셜이 풍부한 환경에서 성장된다. 도 24를 참조하면, 축방향 위치가 약 525 mm 이고 인상속도가 약 0.47 mm/min인 위치에서, 상기 결정은 전체 지름에 걸쳐 응집된 고유 점결함 클러스터가 없다. 다른 식으로 말하면, 셀프-인터스티셜 지배 재료의 축대칭영역(60) 즉, 응집된 실리콘 셀프-인터스티셜 고유 점결함이 실질적으로 없는 영역의 폭이 잉곳의 반지름과 일치하는 결정의 작은 부분이 있다.
실시예 9
실시예 5 에서 설명된 바대로, 일련의 단결정 실리콘 잉곳들은 변화하는 인상속도에서 성장하고 그 후 응집된 인터스티셜 결함이 처음 나타나거나 사라지는 축방향 위치(및 대응하는 인상속도)를 결정하기 위하여 분석되었다. 축방향 위치 대 인상속도 그래프 상에 플롯(plot)된, 상기의 지점들 간의 내삽(inter- polation) 및 상기 지점들로부터의 외삽(extrapolation)을 통하여 1차 근사화에 따라 상기 축대칭영역이 그 최대폭을 갖는 상기 결정인상기내 길이의 함수로서 200mm 결정에 대한 인상속도를 나타내는 커브가 만들어진다. 그 후, 부가적인 결정들이 다른 인상속도에서 성장되고 이러한 결정들은 더욱 분석되어 상기 경험적으로 결정된 최적 인상속도 프로파일을 세밀하게 하는데 이용되었다.
상기 데이타를 이용하고 상기 최적 인상속도 프로파일을 따라서, 길이가 약1000mm 이고 지름이 약 200mm 인 결정이 성장되었다. 다양한 축방향 위치로부터 얻어진, 성장된 결정의 슬라이스(slice)들은 그 후 (i) 응집된 인터스티셜 결함들이 형성되었는 지를 결정하고, (ii) 상기 슬라이스의 반지름에 대한 함수로서, V/I 경계의 위치를 결정하기 위하여 기술분야에서 표준적인 산소침전법을 이용해서 분석된다. 이런 식으로 해서 셀프-인터스티셜 지배 재료의 축대칭영역(60)의 존재뿐만 아니라, 결정의 길이 또는 위치의 함수로서 이 영역의 폭도 결정되었다. 상기 잉곳의 쇼울더로부터 약 200mm 내지 약 950mm 범위의 축방향 위치에 대하여 얻어진 결과들이 도 25의 그래프에 나타나있다. 이 결과들이 보여주는 바는, 상기 잉곳의 일정지름부가, 원주에지로부터 상기 잉곳의 중심축으로 향하는 반경을 따라 측정된 폭이 상기 일정지름부 반지름 길이의 약 40%이상이 되는 축대칭영역을 포함하도록 단결정 실리콘 잉곳을 성장시키기 위한 인상속도 프로파일이 결정될 수 있다는 것이다. 더욱이, 이 결과들은 이 축대칭영역이, 상기 잉곳의 중심축을 따라서 측정하면 상기 잉곳의 일정 지름부 길이의 약 75%인 길이를 가질 수 있음을 보여준다.
실시예 10
약 1100㎜의 길이와 약 150 ㎜의 지름을 가지는 단결정 실리콘 잉곳은 감소되는 인상속도로 성장된다. 잉곳의 일정지름부의 쇼울더에서 인상속도는 약 1㎜/min이다. 인상속도는 약 0.4㎜/min으로 지수적으로 감소하여, 쇼울더로부터 약 200㎜의 축방향 위치에 대응한다. 그 후, 잉곳의 일정지름부의 종단 부근에서 약 0.3㎜/min의 속도에 이를 때까지, 인상속도는 선형적으로 감소한다.
이 특정 핫존(hot zone) 구성의 이러한 공정 조건에서, 최종 잉곳은 축대칭영역이 잉곳의 반지름에 거의 일치하는 폭을 갖는 영역을 포함한다. 여기서, 일련의 산소 침전 열처리에 후속하여 잉곳의 일 부분을 축방향으로 절단한 것의 소수 캐리어 수명을 스캔함으로써 생성된 이미지인, 도 26a 및 26b 를 참조하면, 약 100㎜ 내지 약 250㎜ 및 약 250㎜ 내지 약 400㎜의 축방향 위치 범위에 있는 잉곳의 연속 세그먼트(segment)가 존재한다. 이 도면들로부터, 전체 지름에 걸쳐서 응집된 실리콘 셀프-인터스티셜 고유 점결함이 없는, 쇼울더로부터 약 170㎜ 내지 290㎜의 축방향 위치 범위에 있는 잉곳의 셀프-인터스티셜 지배 재료의 축대칭영역(60)을 볼 수 있다. 부언하면, 셀프-인터스티셜 지배 재료의 축대칭영역(60), 즉, 응집된 인터스티셜 결함이 실질적으로 없는 영역의 폭이 잉곳의 반지름과 거의 동일한 잉곳 내의 한 영역이 존재한다.
또한, 약 125㎜ 내지 약 170㎜ 및 약 290㎜ 내지 400㎜ 이상의 축방향 위치 범위에 있는 영역에는, 응집된 고유 점결함이 역시 없는 베이컨시 지배 재료(80)의 통상적인 실린더형 코어(cylindrical core)를 둘러싸고 응집된 고유 점결함이 없는 인터스티셜 지배 재료의 축대칭영역(60)이 있다.
마지막으로, 약 100㎜ 내지 약 125㎜ 의 축방향 위치 범위에 있는 영역에는, 베이컨시 지배 재료(80)의 통상적인 실린더형 코어를 둘러싸고 응집된 실리콘 셀프-인터스티셜 고유 점결함이 없는 인터스티셜 지배 재료의 축대칭영역(60)이 있다. 베이컨시 지배 재료내에는, 베이컨시 결함을 포함하는 코어를 둘러싸는 응집된 베이컨시 고유 점 결함이 없는 축대칭영역(90)이 있다.
실시예 11
V/I 경계의 위치 및 냉각속도
일련의 단결정 실리콘 잉곳(명목지름 150㎜ 및 200㎜)은 약 1050℃를 초과하는 온도에서 실리콘이 머무르는 시간에 영향을 주는, 종래 기술에서 보편적인 수단에 의하여 설계된, 다른 핫 존 구성을 이용하는 초크랄스키법에 따라 성장한다. 각 잉곳에 대한 인상속도 프로파일은 응집된 베이컨시 점결함 영역으로부터 응집된 인터스티셜 점결함 영역으로의 전이를 발생시키려는 시도에서 잉곳의 길이에 따라서 변화된다.
일단 성장되면, 잉곳은 성장의 방향에 평행한 중심축을 따라서 세로방향으로 절단된고 그 후 각각 두께가 약 2mm인 섹션(section)들로 더 나누어진다. 전술한 구리 데코레이션 기술을 사용하여, 1 세트의 세로 섹션들이 가열되고 의도적으로 구리로 오염되며, 가열 조건은 고농도의 구리 인터스티셜을 용해하는데 적절하게 된다. 이러한 열처리에 후속하여, 상기 샘플들이 급속히 냉각되고, 그 동안 구리 불순물은 산화물 클러스터 또는 응집된 인터스티셜 결함이 존재하는 지점에서 아웃-디퓨젼 또는 침전된다. 표준 결함의 윤곽을 드러내는 에칭(standard defect delineating etch)이후에, 샘플은 침전된 불순물의 존재에 대하여 시각적으로 조사되는데, 그러한 침전된 불순물이 없는 영역은 응집된 인터스티셜 결함이 없는 영역에 대응된다.
또 다른 세트의 세로 섹션들은 캐리어 수명매핑(lifetime mapping)이전에 새로운 산화물 클러스터의 성장 및 핵 형성을 발생시키기 위하여 일련의 산소 침전 열처리를 한다. 각 잉곳의 다양한 축방향 위치에서 순간적인 용융물/고체 경계의형태를 결정하고 측정하기 위하여, 수명매핑(lifetime mapping)에서의 컨트래스트 밴드(contrast band)가 이용된다. 이하에 보다 상세하게 설명된 바와 같이, 평균 축방향 온도구배 (G0)의 절대값 및 그 반경상의 변화를 평가하는데 용융물/고체 경계의 형태에 대한 정보가 사용된다. 이 정보는 또한, 인상속도와 결합하여 v/G0에서의 반경상의 변화를 평가하기 위하여 사용된다.
단결정 실리콘 잉곳의 최종 품질에 성장 조건이 미치는 영향을 보다 면밀하게 검사하기 위하여, 현재 이용할 수 있는 실험 증거에 기초하여, 정당화될 만하다고 신뢰되는 수개의 가설이 만들어 졌다. 우선, 인터스티셜 결함의 응집이 발생하는 온도로 냉각하기 위하여 걸리는 시간의 측면에서 열이력(thermal history)의 처리를 간단히 하기 위하여, 약 1050℃가 실리콘 셀프-인터스티셜 응집이 발생하는 온도에 적당한 근사치로 가정된다. 이 온도는 다른 냉각속도가 채용되는 실험 중에 관찰되는 응집된 인터스티셜 결함 밀도의 변화와 일치하는 것 같다. 상기 언급된 대로 응집이 발생하는지 여부가 또한 인터스티셜 농도의 한 요소가 될 지라도, 응집은 1050℃ 이상의 온도에서 발생하지 않을 것이라고 믿어지는데, 그 이유는 초크랄스키형 성장 공정에 전형적인 인터스티셜 농도의 범위가 주어지면, 시스템이 이 온도 이상에서 인터스티셜로 임계 과포화되지 않을 것이라고 가정하는 것이 타당하기 때문이다. 부언하면, 초크랄스키형 성장 공정에 전형적인 인터스티셜 농도에 대하여, 시스템은 임계 과포화되지 않고, 따라서, 약 1050℃의 온도 이상에서는 응집이 발생하지 않을 것이라고 가정하는 것이 타당하다.
단결정 실리콘의 품질에 대한 성장 조건의 효과를 매개 변수화하도록 하는 제 2 가정은 실리콘 셀프-인터스티셜 확산성의 온도 의존도가 무시할 만하다는 것이다. 부언하면, 셀프-인터스티셜은 약 1400℃ 내지 약 1050℃ 사이의 모든 온도에서 동일 속도로 확산한다고 가정된다. 약 1050℃ 는 응집 온도로서 타당한 근사치로 간주된다고 이해하면, 이 가정의 본질적인 관점은 용융점으로부터의 냉각 커브의 세부사항은 중요하지 않다는 것이다. 확산 거리는 용융점으로부터 약 1050℃까지 냉각하는데 소비되는 전체 시간에만 의존한다.
각 핫 존 설계에 대한 축방향 온도 프로파일 데이터 및 특정 잉곳에 대한 실제 인상속도 프로파일을 사용하여, 약 1400℃ 로부터 약 1050℃ 로의 전체 냉각 시간이 계산될 수도 있다. 각각의 핫 존에 대하여 온도가 변화하는 속도가 타당하게 균일하다는 점을 주목해야 한다. 이러한 균일성은 응집된 인터스티셜 결함에 대한 핵형성의 온도, 즉 약 1050℃ 를 선택하는데 있어서의 에러가, 거의 틀림없이 계산된 냉각 온도에서의 비례적인 에러로 된다는 것을 의미한다.
잉곳의 베이컨시 지배 영역의 반경의 범위(R베이컨시), 또는 축대칭영역의 폭을 결정하기 위하여, 수명 맵(lifetime map)에 의하여 결정된 대로 베이컨시 지배 코어의 반지름이 v/G0= 임계 v/G0인 응결의 지점에 상당하다고 추가적으로 가정된다. 부언하면, 실온으로 냉각한 후에, 축대칭영역의 폭은 대개 V/I 경계의 위치에 기초하여 결정된다. 이것은, 상기 언급된 대로 잉곳이 냉각됨에 따라 베이컨시 및 실리콘 셀프-인터스티셜의 재결합이 발생할 수 있기 때문에 지적된다. 재결합이발생하는 경우, V/I 경계의 실제 위치는 잉곳의 중심축을 향하여 내부 방향으로 변동한다. 그것이 여기서 참조되는 최종 위치이다.
응고 시점에서 결정의 평균 축방향 온도구배인 G0의 계산을 간략화시키기 위하여, 용융물/고체 경계 모양은 용융점 등온선으로 가정된다. 결정 표면 온도는 유한 요소 모델링 (FEA) 기술 및 핫 존 설계의 세부사항을 이용하여 계산된다. 결정내의 전체 온도 필드, 따라서 G0는, 적당한 경계 조건, 즉 용융물/고체 경계를 따른 용융점 및 결정축을 따른 표면온도에 대한 FEA 결과를 가지고 라플라스 방정식을 풀어서 유도된다. 준비되어 평가받은 한 잉곳로부터의 다양한 축방향 위치에서 얻어지는 결과는 도 27 에 제시된다.
G0의 반경상의 변화가 최초 인터스티셜 농도에 미치는 영향을 추정하기 위하여, 반지름 위치 (R'), 즉 V/I 경계와 결정표면 사이의 중간 위치는, 그 싱크가 베이컨시 지배 영역에 있건 결정 표면상에 있건 간에, 잉곳의 싱크로부터 실리콘 셀프-인터스티셜이 가장 멀리 있을 수 있는 지점으로 가정된다. 상기 잉곳에 대한 성장속도 및 G0데이터를 사용함으로써, 위치 (R')에서 계산된 v/G0와 V/I 경계에서의 v/G0(즉, 임계 v/G0값)사이의 차이는 초기 인터스티셜 농도의 반경상의 변화 뿐만 아니라, 이것이 결정 표면상 또는 베이컨시 지배 영역의 싱크에 도달하는 초과 인터스티셜의 능력에 미치는 영향을 나타낸다.
이 특정 데이터 세트에 있어서, v/G0에서의 반경상의 변화에 따라 결정 품질이 일정하게 변하는 것은 아닌 것으로 보인다. 도 28 에 도시된 바와 같이, 잉곳에서의 축방향 의존도가 이 샘플에서 최소이다. 이 일련의 실험에 연관된 성장 조건은 G0의 반경상의 변화에서 상당히 좁은 범위를 나타낸다. 그 결과로, 이 데이터 세트는 너무 협소하기 때문에 G0의 반경상의 변화의 특성에 대한 식별가능한 의존성(즉, 응집된 고유 점결함 밴드의 존재 여부)을 결정할 수 없다.
설명된 바와 같이, 준비된 각 잉곳의 샘플은 응집된 인터스티셜 결함의 존재 또는 부재에 대하여 다양한 축방향 위치에서 평가된다. 시험된 각각의 축방향 위치에 대하여, 샘플의 품질 및 축대칭영역 사이에 상호 관계가 만들어질 수도 있다. 도 29를 참조하면, 특정 축방향 위치에서 주어진 샘플의 품질과 샘플이 응고점으로부터 약 1050℃로 냉각되는데 허용되는 시간을 비교하도록 그래프가 준비될 수도 있다. 예상된 바와 같이, 이 그래프는 이 특정 온도 영역 내에서 셀프-인터스티셜 지배 재료의 축대칭영역(60)의 폭(즉, R결정- R베이컨시)이 샘플의 냉각 이력에 대하여 강한 의존성을 가진다는 것을 보여준다. 축대칭영역(60)의 폭이 증가하기 위하여는, 보다 긴 확산시간 또는 보다 느린 냉각속도가 필요하게 되는 경향을 제시한다.
이 그래프에 존재하는 데이터에 기초하여, 이 특정 온도 범위 내에서 주어진 잉곳 지름에 허용된 냉각 시간의 함수로서 "양호(good)"(즉, 결점 없음)에서 "불량(bad)"(즉, 결점 포함)으로 실리콘의 품질에 있어서의 전이를 일반적으로 표시하도록 최적 라인이 계산될 수도 있다. 축대칭영역의 폭과 냉각속도 사이의 이 통상적인 관계는 다음 식으로 표현될 수도 있다:
(R결정- R전이)2= Deff*t1050℃
여기서 R결정은 잉곳의 반지름,
R전이은 결함이 없는 상태에서 결함을 포함하는 상태 또는 그 역으로, 인터스티셜 지배 재료에서 전이가 발생하는 샘플에서 축방향 위치에서의 축대칭영역의 반지름,
Deff은 인터스티셜 확산성의 온도 및 평균 시간을 표시하는 약 9.3*10-4cm2sec-1인 상수이고,
t1050℃는 응고로부터 약 1050℃까지 상기 샘플의 소정의 축방향 위치를 냉각시키는데 필요한 시간이다.
도 29 를 참조하면, 주어진 잉곳 지름에 대하여, 소정의 지름의 셀프-인터스티셜 지배 재료의 축대칭영역(60)을 얻기 위하여 냉각 시간이 추정될 수도 있다는 것이 보여질 수 있다. 예를 들어, 약 150mm의 지름을 갖는 잉곳에 대하여, 약 1410℃ 과 약 1050℃ 범위 사이에서, 잉곳의 이 특정 부분이 약 10 내지 약 15 시간 동안 냉각되는 것이 허용되면, 잉곳의 반지름과 거의 동일한 폭을 가지는 셀프-인터스티셜 지배 재료의 축대칭영역(60)이 얻어질 수 있다. 유사하게, 약 200mm의 지름을 갖는 잉곳에 대하여, 이 온도 범위 사이에서, 잉곳의 이 특정 범위가 약 25내지 약 35 시간 동안 냉각되는 것이 허용되면, 잉곳의 반지름과 거의 동일한 폭을 가지는, 셀프-인터스티셜 지배 재료의 축대칭영역(60)이 얻어질 수 있다. 이 라인이 또한 외삽법에 의하여 추정되면, 약 300mm의 지름을 갖는 잉곳의 반지름과 거의 동일한 폭의 셀프-인터스티셜 지배 재료의 축대칭영역(60)을 얻기 위하여 약 65 내지 75시간의 냉각시간이 필요할 수도 있다. 이 점에서, 잉곳의 지름이 증가함에 따라서, 잉곳 표면 또는 베이컨시 코어에서 싱크에 도달하기 위하여 인터스티셜이 확산되어야 하는 거리의 증가로 인하여 추가적인 냉각 시간이 필요하다.
도 30, 31, 32 및 33 을 참조하면, 다양한 잉곳에 대한 증가된 냉각 시간의 영향이 관찰될 수도 있다. 이 도면의 각각은 응고점으로부터 1050℃로의 냉각시간이 도 30 내지 도 33까지 점차적으로 증가하는, 명목지름 200mm를 가진 잉곳의 일부분을 도시한다.
도 30 을 참조하면, 쇼울더로부터 약 235mm 내지 약 350mm의 축방향 위치의 범위에 있는 잉곳의 일부분이 도시된다. 약 255mm 의 축방향 위치에서, 응집된 인터스티셜 결함이 없는, 셀프-인터스티셜 지배 재료의 축대칭영역(60)의 폭은 최대로 되는데, 이는 잉곳 반지름의 약 45%이다. 이 위치의 범위를 넘어서, 그러한 결함이 없는 영역으로부터 그러한 결함이 존재하는 영역으로 전이가 발생한다.
도 31 을 참조하면, 쇼울더로부터 약 305mm 로부터 약 460mm의 축방향 위치의 범위에 있는 잉곳의 일부분이 도시된다. 약 360mm 의 축방향 위치에서, 응집된 인터스티셜 결함이 없는, 셀프-인터스티셜 지배 재료의 축대칭영역(60)의 폭이 최대가 되는데, 이는 잉곳 반지름의 약 65%이다. 이 위치의 범위를 벗어나서, 결함형성이 시작한다.
도 32 를 참조하면, 쇼울더로부터 약 140mm 로부터 약 275mm의 축방향 위치의 범위에 있는 잉곳의 일부분이 도시된다. 약 210mm의 축방향 위치에서, 셀프-인터스티셜 지배 재료의 축대칭영역(60)의 폭은 잉곳의 반지름과 거의 동일하며, 즉 이 범위 내에서의 잉곳의 작은 부분은 응집된 고유 점결함이 없다.
도 33 을 참조하면, 쇼울더로부터 약 600mm 로부터 약 730mm의 축방향 위치의 범위에 있는 잉곳의 일부분이 도시된다. 약 640mm로부터 약 665mm의 범위에 있는 축방향 위치에 걸쳐서, 셀프-인터스티셜 지배 재료의 축대칭영역(60)의 폭은 잉곳의 반지름과 거의 동일하다. 또한, 축대칭영역(60)의 폭이 잉곳의 반지름과 거의 동일한 잉곳 세그먼트의 길이는 도 32 의 잉곳와 연관하여 관찰된 것보다 크다.
따라서, 결합하여 고찰할 경우, 도 30, 31, 32 및 33은 결함이 없는 축대칭영역의 길이 및 폭에 대한 1050℃로의 냉각 시간의 영향을 보여준다. 통상적으로, 응집된 인터스티셜 결함을 포함하는 영역은 결정부분의 냉각시간 동안 감소시키기에 너무 큰 최초 인터스티셜 농도를 유도하는 결정 인상속도의 지속적인 감소의 결과로서 발생한다. 더 큰 축대칭영역의 길이는 더 큰 인상속도의 범위(즉, 최초 인터스티셜 농도)가 그러한 결함이 없는 재료의 성장에 이용될 수 있다는 것을 의미한다. 인터스티셜 결함의 응집에 필요한 임계농도 이하로 농도를 억제하는데 충분한 축방향 확산시간을 얻을 수 있기 때문에, 냉각 시간을 증가시키는 것은 초기에 더 높은 인터스티셜의 농도를 허용한다. 부언하면, 냉각 시간이 더 길어지면, 더 낮은 인상속도 (및, 따라서 보다 높은 최초 인터스티셜 농도)가 최대 축대칭영역(60)을 유도할 것이다. 따라서, 보다 긴 냉각 시간은 최대 축대칭영역 지름에 필요한 조건에 대하여 허용 가능한 인상속도 변화에서 증가를 유도하고, 공정 제어상의 제한을 경감한다. 그 결과로, 잉곳의 큰 길이에 걸친 축대칭영역에 대한 공정은 보다 용이하게 될 것이다.
도 33 을 참조하면, 결정의 쇼울더로부터 약 665mm 내지 730mm보다 큰 범위에 있는 축방향 위치에 걸쳐, 응집된 결함이 없는 베이컨시 지배 재료의 축대칭영역(90)이 존재하는데 그 영역의 폭은 잉곳의 반지름과 일치한다.
상기 데이터로부터 보여진 바와 같이, 냉각속도 제어를 이용하여 , 셀프-인터스티셜의 농도는, 인터스티셜이 소멸될 수 있는 영역으로 인터스티셜이 확산되는데 더 많은 시간을 허용함으로써 억제될 수도 있다. 그 결과로, 응집된 인터스티셜 결함의 형성이 단결정 실리콘 잉곳의 주요 부분 내에서 방지된다.
상기의 관점에서, 본 발명의 몇 가지 목적이 달성되는 것을 볼 수 있다.
본 발명의 범위를 벗어나지 않고 상기 구성 및 공정에 다양한 변화가 만들어질 수 있기 때문에, 상기 설명에 포함된 모든 내용은 한정적인 것이 아니라 예시적인 것으로 해석되도록 의도된 것이다.
따라서, 본 발명의 목적들인, 본질적으로 임의의 전자장치 제조공정의 열처리 주기동안, 산소침전물의 이상적, 비균일한 깊이 분포를 형성하는 것을 특징으로 하는 단결정 실리콘 웨이퍼의 제공; 충분한 깊이의 노출된 구역 및 웨이퍼 벌크 내에충분한 밀도의 산소침전물을 최적으로 그리고 재생산이 가능하도록 형성하는 것을 특징으로 하는 웨이퍼의 제공; 노출된 구역 및 상기 웨이퍼 벌크 내에 산소침전물을 형성하는 것은 상기 웨이퍼의 이러한 영역들에서의 산소 농도차에 의존하지 않는 것을 특징으로 하는 웨이퍼의 제공; 상기 노출된 구역을 형성하는 것은 산소의 아웃-디퓨젼(out-diffusion)에 의존하지 않는 것을 특징으로 하는 방법의 제공; 상기 결과적인 노출된 구역의 두께는 IC 제조 공정순서의 세부사항에는 본질적으로 의존하지 않는 것을 특징으로 하는 웨이퍼의 제공; 상기 노출된 구역 및 상기 웨이퍼 벌크 내의 상기 산소침전물을 형성하는 것은, 상기 열이력(thermal history), 및 초크랄스키법에 의해 성장하고 슬라이스(slice)되어 상기 실리콘 웨이퍼를 만들어내는 단결정 실리콘 잉곳의 산소농도에 의해 영향을 받지 않는 것을 특징으로 하는 웨이퍼의 제공; 및 결정격자 베이컨시(crystal lattice vacancies) 또는 실리콘 셀프-인터스티셜(silicon self-interstitials)의 응집물로부터 생기는 결함이 사실상 없고, 실질적으로 방사상의 폭을 갖는 축대칭영역을 부가적으로 포함하는 것을 특징으로 하는 웨이퍼의 제공이 달성될 수 있다.

Claims (9)

  1. 대체로 평행한 2개의 주표면, 중심면, 원주 에지 및 노출된 구역(denuded zone)을 갖는 단결정 실리콘 웨이퍼로서, 상기 2개의 주표면 중 한 주표면은 상기 웨이퍼의 전면이고 다른 한 주표면은 상기 웨이퍼의 후면이며, 상기 중심면은 상기 전면과 후면 사이에 있고, 상기 원주 에지는 상기 전면과 후면을 연결하고, 상기 노출된 구역은 상기 전면과 상기 전면으로부터 상기 중심면방향으로 측정하여 10 마이크로미터 이상인 거리 D1사이에 상기 웨이퍼의 영역 -상기 영역은 격자간 산소(interstitial oxygen)를 함유하고 있음- 을 포함하는 단결정 실리콘 웨이퍼에 있어서,
    상기 노출된 구역내에서 D1의 절반 거리에서의 격자간 산소 농도는 상기 노출된 구역내에서의 최대 격자간 산소 농도의 75% 이상이며,
    상기 웨이퍼는 베이컨시가 지배적인 고유 점결함이고 응집된 고유 점결함이 실질적으로 없는 베이컨시 지배 재료의 제1 축대칭영역(90)을 포함하며, 상기 제1 축대칭영역(90)은 중심축을 포함하거나 15mm 이상의 폭을 갖는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  2. 제1항에 있어서,
    상기 웨이퍼는 실리콘 셀프-인터스티셜 원자가 지배적인 고유 점결함이고 응집된 실리콘 셀프-인터스티셜 고유 점결함이 실질적으로 없는, 셀프-인터스티셜 지배 재료의 제2 축대칭영역(60)을 포함하는 웨이퍼.
  3. 제1항에 있어서, 상기 제1 축대칭영역(90)의 폭이 반지름의 15% 이상인 웨이퍼.
  4. 제3항에 있어서,
    상기 웨이퍼는 실리콘 셀프-인터스티셜 원자가 지배적인 고유 점결함이고 응집된 실리콘 셀프-인터스티셜 고유 점결함이 실질적으로 없는, 셀프-인터스티셜 지배 재료의 제2 축대칭영역(60)을 더 갖는 웨이퍼.
  5. 제1항에 있어서, 상기 제1 축대칭영역(90)은 상기 중심축을 포함하는 웨이퍼.
  6. 대체로 평행한 2개의 주표면, 중심면, 원주 에지 및 노출된 구역(denuded zone)을 갖는 단결정 실리콘 웨이퍼로서, 상기 2개의 주표면 중 한 주표면은 상기 웨이퍼의 전면이고 다른 한 주표면은 상기 웨이퍼의 후면이며, 상기 중심면은 상기 전면과 후면 사이에 있고, 상기 원주 에지는 상기 전면과 후면을 연결하고, 상기 노출된 구역은 상기 전면과 상기 전면으로부터 상기 중심면방향으로 측정하여 10마이크로미터 이상인 거리 D1사이에 상기 웨이퍼의 영역 -상기 영역은 격자간 산소(interstitial oxygen)를 함유하고 있음- 을 포함하는 단결정 실리콘 웨이퍼에 있어서,
    상기 노출된 구역내에서 D1의 절반 거리에서의 격자간 산소 농도는 상기 노출된 구역내에서의 최대 격자간 산소 농도의 75% 이상이며,
    상기 웨이퍼는 실리콘 셀프-인터스티셜 원자가 지배적인 고유 점결함이고 응집된 실리콘 셀프-인터스티셜 고유 점결함이 실질적으로 없는, 인터스티셜 지배 재료의 축대칭영역(60)를 가지며, 상기 축대칭영역(60)은 상기 웨이퍼의 상기 원주 에지로부터 내측으로 반지름방향으로 연장되며, 상기 축대칭영역(60)의 폭은 상기 원주 에지로부터 중심축을 향하여 반지름방향으로 측정하는 경우에 상기 웨이퍼의 반지름 길이의 40% 이상인 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  7. 제6항에 있어서,
    상기 축대칭영역(60)은 대체로 고리형상이며, 상기 웨이퍼는 반지름방향으로 상기 고리 영역의 내측에 위치하며 베이컨시가 지배적인 재료(vacancy dominated material)로 이루어진 대체로 원통인 영역을 더 포함하는 웨이퍼.
  8. 제6항에 있어서, 상기 축대칭영역(60)의 폭은 상기 웨이퍼 반지름 길이의 60% 이상인 웨이퍼.
  9. 제8항에 있어서, 상기 축대칭영역(60)의 폭은 상기 웨이퍼 반지름 길이의 80% 이상인 웨이퍼.
KR10-2004-7018215A 1997-04-09 1998-04-09 저결함밀도, 이상적 산소침전 실리콘 KR20040102230A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US4184597P 1997-04-09 1997-04-09
US60/041,845 1997-04-09
US6231697P 1997-10-17 1997-10-17
US60/062,316 1997-10-17
PCT/US1998/006945 WO1998045507A1 (en) 1997-04-09 1998-04-09 Low defect density, ideal oxygen precipitating silicon

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019997009282A Division KR20010006202A (ko) 1997-04-09 1998-04-09 저결함밀도, 이상적 산소침전 실리콘

Publications (1)

Publication Number Publication Date
KR20040102230A true KR20040102230A (ko) 2004-12-03

Family

ID=26718604

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019997009282A KR20010006202A (ko) 1997-04-09 1998-04-09 저결함밀도, 이상적 산소침전 실리콘
KR10-2004-7018215A KR20040102230A (ko) 1997-04-09 1998-04-09 저결함밀도, 이상적 산소침전 실리콘

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019997009282A KR20010006202A (ko) 1997-04-09 1998-04-09 저결함밀도, 이상적 산소침전 실리콘

Country Status (9)

Country Link
US (5) US6190631B1 (ko)
EP (2) EP0973962B1 (ko)
JP (3) JP3449729B2 (ko)
KR (2) KR20010006202A (ko)
CN (1) CN1316072C (ko)
DE (2) DE69841714D1 (ko)
MY (2) MY137778A (ko)
SG (2) SG105513A1 (ko)
WO (1) WO1998045507A1 (ko)

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6190631B1 (en) * 1997-04-09 2001-02-20 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US6379642B1 (en) 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
CN1253610C (zh) 1997-04-09 2006-04-26 Memc电子材料有限公司 低缺陷密度、自间隙原子受控制的硅
US5981534A (en) 1998-09-25 1999-11-09 American Cyanamid Company Fungicidal 6-(2,6-difluoro-4-alkoxyphenyl)-triazolopyrimidines
JP3943717B2 (ja) 1998-06-11 2007-07-11 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
CN1326518A (zh) * 1998-06-26 2001-12-12 Memc电子材料有限公司 任意大直径无缺陷硅晶体的生长方法
EP1484789A1 (en) * 1998-08-05 2004-12-08 MEMC Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
US6828690B1 (en) 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
US6191010B1 (en) 1998-09-02 2001-02-20 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
EP1914796B1 (en) * 1998-09-02 2012-06-06 MEMC Electronic Materials, Inc. Method of forming non-oxygen precipitating Czochralski silicon wafers
EP1713121A3 (en) * 1998-09-02 2007-08-15 MEMC Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
WO2000013209A2 (en) 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Thermally annealed silicon wafers having improved intrinsic gettering
WO2000013211A2 (en) 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
DE69908965T2 (de) 1998-10-14 2004-05-13 Memc Electronic Materials, Inc. Wärmegetempertes einkristallines silizium mit niedriger fehlerdichte
CN1313651C (zh) 1998-10-14 2007-05-02 Memc电子材料有限公司 基本无生长缺陷的外延硅片
JP3737364B2 (ja) * 1998-10-14 2006-01-18 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 工程条件の変動を許容する無欠陥シリコン結晶の製造法
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
JP3601324B2 (ja) * 1998-11-19 2004-12-15 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP2000277404A (ja) * 1999-03-26 2000-10-06 Mitsubishi Materials Silicon Corp シリコンウェーハ
DE19918833C2 (de) * 1999-04-22 2002-10-31 Atotech Deutschland Gmbh Verfahren zum elektrolytischen Abscheiden einer Metallschicht auf Oberflächen eines elektrisch nichtleitenden Substrats und Anwendung des Verfahrens
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
JP4748178B2 (ja) * 1999-07-28 2011-08-17 株式会社Ｓｕｍｃｏ 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
US6391662B1 (en) 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
DE60010496T2 (de) * 1999-09-23 2005-04-07 Memc Electronic Materials, Inc. Czochralski-Verfahren zur Herstellung Silizium-Einkristalle durch Steuerung der Abkühlgeschwindigkeit
JP3994602B2 (ja) * 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
EP1229155A4 (en) * 2000-04-14 2009-04-29 Shinetsu Handotai Kk SILICON WAFER, EPITAXIAL SILICON WAFER, ANNEALING WAFER, AND METHOD OF PRODUCING SAME
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US20110263126A1 (en) 2000-11-22 2011-10-27 Sumco Corporation Method for manufacturing a silicon wafer
JP4720058B2 (ja) 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
KR100708788B1 (ko) * 2001-01-02 2007-04-19 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 향상된 게이트 산화물 완전도를 가지는 단결정 실리콘을준비하는 공정
DE60213759T2 (de) 2001-01-26 2006-11-30 Memc Electronic Materials, Inc. Silizium mit niedriger defektdichte und mit leerstellendominiertem kern, das im wesentlichen frei von oxidationsinduzierten stapelfehlern ist
US6743495B2 (en) 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
KR100745312B1 (ko) * 2001-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP2004533125A (ja) * 2001-06-22 2004-10-28 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド イオン注入によるイントリンシックゲッタリングを有するシリコン・オン・インシュレータ構造体を製造する方法
JP4154881B2 (ja) * 2001-10-03 2008-09-24 株式会社Ｓｕｍｃｏ シリコン半導体基板の熱処理方法
US6669775B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. High resistivity silicon wafer produced by a controlled pull rate czochralski method
KR100745308B1 (ko) * 2001-12-21 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진이상적인 산소 침전 실리콘 웨이퍼 및 그 제조 방법
US6808781B2 (en) 2001-12-21 2004-10-26 Memc Electronic Materials, Inc. Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
US7201800B2 (en) 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
TWI303282B (en) * 2001-12-26 2008-11-21 Sumco Techxiv Corp Method for eliminating defects from single crystal silicon, and single crystal silicon
KR100745309B1 (ko) * 2002-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
JP2003321297A (ja) * 2002-04-25 2003-11-11 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法及びシリコン単結晶ウェーハ
JP4092946B2 (ja) * 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
KR100722089B1 (ko) * 2002-10-18 2007-05-25 가부시키가이샤 섬코 실리콘 단결정 잉곳의 점결함 분포를 측정하는 방법
JP4764007B2 (ja) 2002-11-12 2011-08-31 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド ルツボの回転を利用して温度勾配を制御し単結晶シリコンを製造する方法
US6916324B2 (en) * 2003-02-04 2005-07-12 Zimmer Technology, Inc. Provisional orthopedic prosthesis for partially resected bone
KR100588425B1 (ko) * 2003-03-27 2006-06-12 실트로닉 아게 실리콘 단결정, 결정된 결함분포를 가진 실리콘 단결정 및 실리콘 반도체 웨이퍼의 제조방법
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
KR100531552B1 (ko) 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
WO2005076333A1 (ja) * 2004-02-03 2005-08-18 Shin-Etsu Handotai Co., Ltd. 半導体ウエーハの製造方法及び半導体インゴットの切断位置決定システム
US7074271B2 (en) * 2004-02-23 2006-07-11 Sumitomo Mitsubishi Silicon Corporation Method of identifying defect distribution in silicon single crystal ingot
JP2006054350A (ja) 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
JP4743010B2 (ja) 2005-08-26 2011-08-10 株式会社Ｓｕｍｃｏ シリコンウェーハの表面欠陥評価方法
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US7633307B2 (en) * 2005-12-16 2009-12-15 Freescale Semiconductor, Inc. Method for determining temperature profile in semiconductor manufacturing test
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP4853027B2 (ja) * 2006-01-17 2012-01-11 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP5138678B2 (ja) * 2006-05-19 2013-02-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド Ｃｚ成長中のシリコン単結晶側表面から誘起される凝集点欠陥および酸素クラスターの形成制御
JP5239155B2 (ja) 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
CN101191250B (zh) * 2006-11-21 2010-09-08 上海华虹Nec电子有限公司 检测外延单晶正常成长的方法
US8157914B1 (en) 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
JP5167654B2 (ja) 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
US7732353B2 (en) * 2007-04-18 2010-06-08 Ultratech, Inc. Methods of forming a denuded zone in a semiconductor wafer using rapid laser annealing
US7799600B2 (en) * 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
JP5311930B2 (ja) * 2007-08-29 2013-10-09 住友化学株式会社 シリコンの製造方法
JP2009212354A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板の製造方法
JP2009231429A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハの製造方法
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP5151628B2 (ja) 2008-04-02 2013-02-27 信越半導体株式会社 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
JP2010028065A (ja) * 2008-07-24 2010-02-04 Sumco Corp シリコンウェーハの製造方法
US7939432B2 (en) * 2008-12-15 2011-05-10 Macronix International Co., Ltd. Method of improving intrinsic gettering ability of wafer
EP2421029A4 (en) 2009-04-13 2015-01-07 Shinetsu Handotai Kk ANNEAL WAFER, METHOD FOR MANUFACTURING ANNEAL WAFER, AND METHOD FOR MANUFACTURING DEVICE
JP2011138955A (ja) * 2009-12-28 2011-07-14 Siltronic Japan Corp シリコンウェハ及びシリコンウェハの製造方法
JP5439305B2 (ja) 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP5530856B2 (ja) 2010-08-18 2014-06-25 信越半導体株式会社 ウエーハの熱処理方法及びシリコンウエーハの製造方法並びに熱処理装置
JP5572569B2 (ja) 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP5518776B2 (ja) * 2011-03-25 2014-06-11 三菱マテリアル株式会社 シリコンインゴット製造装置、シリコンインゴットの製造方法、シリコンインゴット、シリコンウェハ、太陽電池及びシリコンパーツ
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US9634098B2 (en) 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
EP3175021A1 (en) 2014-07-31 2017-06-07 Sunedison Semiconductor Limited Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
JP6044660B2 (ja) 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法
JP6786905B2 (ja) * 2016-06-27 2020-11-18 株式会社Sumco シリコン単結晶の製造方法
CN108660513A (zh) * 2017-03-28 2018-10-16 上海新昇半导体科技有限公司 一种减少晶片缺陷的设备及方法
CN109346433B (zh) * 2018-09-26 2020-10-23 上海新傲科技股份有限公司 半导体衬底的键合方法以及键合后的半导体衬底
CN110389108A (zh) * 2019-08-16 2019-10-29 西安奕斯伟硅片技术有限公司 一种单晶硅缺陷区域的检测方法及装置
CN113549997B (zh) * 2021-06-25 2023-01-24 徐州鑫晶半导体科技有限公司 单晶生长的方法、装置及单晶体
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US405759A (en) * 1889-06-25 Gearing
DE155531C (ko)
US3997368A (en) * 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
JPS583375B2 (ja) * 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
JPS59190300A (ja) 1983-04-08 1984-10-29 Hitachi Ltd 半導体製造方法および装置
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
CN1008452B (zh) 1985-04-01 1990-06-20 北京科技大学 制备单晶硅片表面完整层的新途径
JPS62105998A (ja) 1985-10-31 1987-05-16 Sony Corp シリコン基板の製法
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4868133A (en) 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4981549A (en) 1988-02-23 1991-01-01 Mitsubishi Kinzoku Kabushiki Kaisha Method and apparatus for growing silicon crystals
US5264189A (en) 1988-02-23 1993-11-23 Mitsubishi Materials Corporation Apparatus for growing silicon crystals
JPH01242500A (ja) 1988-03-25 1989-09-27 Mitsubishi Metal Corp シリコン基板の製造方法
JPH0232535A (ja) 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
JPH02180789A (ja) 1989-01-05 1990-07-13 Kawasaki Steel Corp Ｓｉ単結晶の製造方法
US5487345A (en) * 1989-03-09 1996-01-30 Unipal International Corporation Parametrically wrapped pallet member and pallet constructed thereof
JPH0633235B2 (ja) 1989-04-05 1994-05-02 新日本製鐵株式会社 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
JPH0633236B2 (ja) 1989-09-04 1994-05-02 新日本製鐵株式会社 シリコン単結晶の熱処理方法および装置ならびに製造装置
JPH03185831A (ja) 1989-12-15 1991-08-13 Komatsu Denshi Kinzoku Kk 半導体装置の製造方法
JPH0729878B2 (ja) 1990-06-07 1995-04-05 三菱マテリアル株式会社 シリコンウエーハ
JPH04108682A (ja) 1990-08-30 1992-04-09 Fuji Electric Co Ltd 化合物半導体単結晶製造装置および製造方法
IT1242014B (it) 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JP3016897B2 (ja) 1991-03-20 2000-03-06 信越半導体株式会社 シリコン単結晶の製造方法及び装置
JPH04294540A (ja) 1991-03-25 1992-10-19 Nippon Steel Corp 半導体の製造方法
US5267189A (en) 1991-09-30 1993-11-30 Wilke William G Rational fraction synthesizer
JP2758093B2 (ja) * 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
US5296047A (en) 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
US5403408A (en) * 1992-10-19 1995-04-04 Inland Steel Company Non-uniaxial permanent magnet material
DE4490103T1 (de) 1993-01-06 1997-07-24 Nippon Steel Corp Verfahren und Vorrichtung zum Vorherbestimmen der Kristallqualität eines Halbleiter- Einkristalls
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JPH0741383A (ja) 1993-07-29 1995-02-10 Nippon Steel Corp 半導体単結晶およびその製造方法
JPH07158458A (ja) 1993-12-10 1995-06-20 Mitsubishi Motors Corp 多気筒内燃エンジンの吸気制御装置
DE4414947C2 (de) 1993-12-16 1998-12-17 Wacker Siltronic Halbleitermat Verfahren zum Ziehen eines Einkristalls aus Silicium
IT1280041B1 (it) * 1993-12-16 1997-12-29 Wacker Chemitronic Procedimento per il tiraggio di un monocristallo di silicio
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
JP3276500B2 (ja) 1994-01-14 2002-04-22 ワッカー・エヌエスシーイー株式会社 シリコンウェーハとその製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) * 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
US5548654A (en) 1994-04-07 1996-08-20 Fast; Lawrence R. Infrared audio transmitter system
US5474020A (en) 1994-05-06 1995-12-12 Texas Instruments Incorporated Oxygen precipitation control in czochralski-grown silicon cyrstals
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP3552278B2 (ja) * 1994-06-30 2004-08-11 三菱住友シリコン株式会社 シリコン単結晶の製造方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
JPH08208374A (ja) 1995-01-25 1996-08-13 Nippon Steel Corp シリコン単結晶およびその製造方法
JPH08203913A (ja) * 1995-01-27 1996-08-09 Toshiba Corp 半導体ウェーハの熱処理方法
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP2826589B2 (ja) 1995-03-30 1998-11-18 住友シチックス株式会社 単結晶シリコン育成方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH08337490A (ja) 1995-06-09 1996-12-24 Shin Etsu Handotai Co Ltd 結晶欠陥の少ないシリコン単結晶及びその製造方法
JP3006669B2 (ja) 1995-06-20 2000-02-07 信越半導体株式会社 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
JP4020987B2 (ja) 1996-01-19 2007-12-12 信越半導体株式会社 ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法
JP4189041B2 (ja) * 1996-02-15 2008-12-03 東芝マイクロエレクトロニクス株式会社 半導体基板の製造方法およびその検査方法
DE19613282A1 (de) 1996-04-03 1997-10-09 Leybold Ag Vorrichtung zum Ziehen von Einkristallen
US5779791A (en) * 1996-08-08 1998-07-14 Memc Electronic Materials, Inc. Process for controlling thermal history of Czochralski-grown silicon
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10152395A (ja) 1996-11-21 1998-06-09 Komatsu Electron Metals Co Ltd シリコン単結晶の製造方法
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
DE69739766D1 (de) 1996-12-03 2010-04-01 Sumco Corp Verfahren zur herstellung eines epitaktischen wafers aus halbleitendem silizium und halbleiteranordnung
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US6045610A (en) 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE19711922A1 (de) 1997-03-21 1998-09-24 Wacker Siltronic Halbleitermat Vorrichtung und Verfahren zum Ziehen eines Einkristalls
US6379642B1 (en) 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
CN1253610C (zh) 1997-04-09 2006-04-26 Memc电子材料有限公司 低缺陷密度、自间隙原子受控制的硅
US6190631B1 (en) 1997-04-09 2001-02-20 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US5925320A (en) * 1997-06-04 1999-07-20 Jones; John P. Air purification system
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
US6340392B1 (en) 1997-10-24 2002-01-22 Samsung Electronics Co., Ltd. Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JP3596257B2 (ja) 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
JP3634133B2 (ja) 1997-12-17 2005-03-30 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP4147599B2 (ja) 1997-12-26 2008-09-10 株式会社Ｓｕｍｃｏ シリコン単結晶及びその製造方法
JP3955375B2 (ja) 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
JP3627498B2 (ja) 1998-01-19 2005-03-09 信越半導体株式会社 シリコン単結晶の製造方法
JPH11349393A (ja) 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
US6077343A (en) 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JPH11354525A (ja) 1998-06-11 1999-12-24 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
US6689209B2 (en) * 2000-11-03 2004-02-10 Memc Electronic Materials, Inc. Process for preparing low defect density silicon using high growth rates

Also Published As

Publication number Publication date
JP2001503009A (ja) 2001-03-06
US20070224783A1 (en) 2007-09-27
JP4324362B2 (ja) 2009-09-02
JP2003197625A (ja) 2003-07-11
EP1146150A2 (en) 2001-10-17
SG151096A1 (en) 2009-04-30
EP1146150B1 (en) 2010-06-09
MY137778A (en) 2009-03-31
US7442253B2 (en) 2008-10-28
KR20010006202A (ko) 2001-01-26
CN1316072C (zh) 2007-05-16
CN1256723A (zh) 2000-06-14
US20040025782A1 (en) 2004-02-12
DE69806369T2 (de) 2003-07-10
DE69841714D1 (de) 2010-07-22
US20050170610A1 (en) 2005-08-04
US7229693B2 (en) 2007-06-12
US6190631B1 (en) 2001-02-20
SG105513A1 (en) 2004-08-27
EP1146150A3 (en) 2004-02-25
US6896728B2 (en) 2005-05-24
MY135749A (en) 2008-06-30
JP3449729B2 (ja) 2003-09-22
EP0973962B1 (en) 2002-07-03
DE69806369D1 (de) 2002-08-08
EP0973962A1 (en) 2000-01-26
US6555194B1 (en) 2003-04-29
JP2006131500A (ja) 2006-05-25
WO1998045507A1 (en) 1998-10-15
JP4322859B2 (ja) 2009-09-02

Similar Documents

Publication Publication Date Title
KR20040102230A (ko) 저결함밀도, 이상적 산소침전 실리콘
KR100581305B1 (ko) 저결함 밀도 단결정 실리콘으로부터의 ｓｏｉ 구조체
JP4448547B2 (ja) 非酸素析出性のチョクラルスキーシリコンウエハの製造方法
JP4875800B2 (ja) 単結晶シリコンウエハの製造方法
JP2004155655A (ja) 低欠陥密度の空孔優勢シリコンウエハおよびインゴット
KR20030097601A (ko) 이상적인 산소 침전 실리콘 웨이퍼 및 그에 대한 산소 외부 확산이 없는 방법
KR20010034789A (ko) 실질적으로 성장 결점이 없는 에피택시얼 실리콘 웨이퍼
KR100745311B1 (ko) 냉각 속도를 제어함으로써 단결정 실리콘을 성장시키는초크랄스키 방법
EP1713121A2 (en) Silicon on insulator structure from low defect density single crystal silicon

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
WITB Written withdrawal of application
J121 Written withdrawal of request for trial