KR101295425B1 - 핀 전계 효과 트랜지스터 - Google Patents

핀 전계 효과 트랜지스터 Download PDF

Info

Publication number
KR101295425B1
KR101295425B1 KR1020100090264A KR20100090264A KR101295425B1 KR 101295425 B1 KR101295425 B1 KR 101295425B1 KR 1020100090264 A KR1020100090264 A KR 1020100090264A KR 20100090264 A KR20100090264 A KR 20100090264A KR 101295425 B1 KR101295425 B1 KR 101295425B1
Authority
KR
South Korea
Prior art keywords
substrate
width
major surface
fin
top surface
Prior art date
Application number
KR1020100090264A
Other languages
English (en)
Other versions
KR20110033039A (ko
Inventor
펭 위안
흥밍 첸
충린 리
창윈 창
클레멘트 싱젠 완
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20110033039A publication Critical patent/KR20110033039A/ko
Application granted granted Critical
Publication of KR101295425B1 publication Critical patent/KR101295425B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66613Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 핀 전계 효과 트랜지스터의 분리 구조에 관한 것이다. 상기 핀 전계 효과 트랜지스터에 대한 예시적인 구조는, 주 표면을 포함하는 기판; 상기 기판의 상기 주 표면에서 돌출되는 복수의 핀 구조; 및 상기 복수의 핀 구조 사이에 있는 복수의 분리 구조를 포함하고, 상기 복수의 핀 구조 각각은 전이 위치에서 분리되는 상부 및 하부를 포함하고, 상기 전이 위치에서 상기 핀 구조의 측벽은 상기 기판의 상기 주 표면에 대해 85도의 각도에 있고, 상기 상부는 상기 기판의 상기 주 표면 및 제1폭을 갖는 상면에 대해 실질적으로 수직한 측벽을 구비하고, 상기 하부는 상기 상부 및 상기 제1폭보다 큰 제2폭을 갖는 베이스의 반대편에서 경사진 측벽을 구비하고, 상기 복수의 분리 구조 각각은 상기 기판의 상기 주 표면부터 상기 전이 위치 위에 있는 지점까지 연장한다.

Description

핀 전계 효과 트랜지스터 {A FIN FIELD EFFECT TRANSISTOR}
본 발명은 일반적으로 트랜지스터에 관한 것으로, 더욱 상세하게는 분리 구조(isolation structure)를 갖는 핀 전계 효과 트랜지스터에 관한 것이다.
반도체 소자는 컴퓨터, 휴대폰 등과 같이 매우 다양한 전자 장치에 사용된다. 반도체 소자는 반도체 웨이퍼 위에 형성되는 집적 회로(integrated circuit; IC)를 포함하는데, 반도체 웨이퍼 위로 많은 종류의 얇은 필름 물질을 증착시키고 이런 얇은 필름 물질을 패터닝함으로써 집적 회로가 형성된다. IC는 MOSFET(metal-oxide-semiconductor field-effect transistor)와 같은 전계 효과 트랜지스터(field-effect transistor; FET)를 포함한다.
반도체 분야의 목표 중 하나는, 개별적인 MOSFET의 크기를 계속 줄이고 개별적인 MOSFET의 속도를 계속 증가시키는 것이다. 이런 목표를 달성하기 위하여, 핀 FET(FINFET), 다중 게이트 트랜지스터(multiple gate transistor), 또는 게이트 올 어라운드 트랜지스터(gate-all-around transistor)와 같이 3차원(3-D) 또는 비 평면형(non-planar) 트랜지스터 구조가 22 nm 이하의 트랜지스터 노드(transistor node)에 사용되기 위하여 연구되고 있다. 이런 트랜지스터는 면적 밀도(area density)를 향상시킬 뿐 아니라 채널의 게이트 제어도 향상시킨다.
그러나, FINFET의 제조는 복잡하며 다수의 어려운 문제점을 극복해야만 한다. 한가지 난관은 리세스가 없는(recess-free) 분리 구조를 형성하는 것이다. 이런 리세스는 분리 구조를 형성하는 초기 단계에서 유전체 물질에 형성될 수 있다. 도 1a-c는 다양한 제조 단계에서 FINFET(100)에 대한 복수의 통상적인 분리 구조(120)의 단면도를 나타낸 것으로, FINFET(100)는 분리 구조(120)에 존재하는 리세스(126b)를 갖는다. 도 1a는 복수의 분리 구조(120)를 도시한 것이다. 복수의 핀 구조(100; fin structure)를 분리하는 복수의 트렌치(122; trench)를 형성하도록 기판(102)을 에칭하고, 이후에 복수의 트렌치(122)를 유전체 물질(124)(도 1b에 도시됨)로 채움으로써 복수의 분리 구조(120)가 형성될 수 있다. 유전체 물질(124)은 고밀도 플라즈마(high-density plasma; HDP) 산화물, TEOS(tetraethoxysilane) 산화물, 또는 이와 유사한 물질이 될 수 있다. 유전체 물질(124)은 복수의 트렌치(122)의 높은 종횡비(aspect ratio) 때문에 복수의 깊은 슬림/리세스(126a)(slim/recess)를 포함할 수 있다. 도 1c는 복수의 분리 구조(120)에 있는 복수의 리세스(126b)를 보여주는데, 복수의 리세스(126b)는 유전체 물질(124)의 상부를 제거하는 도중과 제거한 이후에 복수의 깊은 슬림/리세스(126a)를 따라 형성될 수 있다. 복수의 리세스(126b)는 다양한 측면에서 문제가 된다. 예를 들어, 복수의 분리 구조(120)에 존재하는 복수의 리세스(126b)는 후속되는 공정 동안 폴리실리콘(polysilicon) 및/또는 금속의 수용체가 될 수 있으며, 그에 의해 소자의 불안정성 및/또는 소자의 고장이 발생할 가능성을 높이게 된다.
따라서, 리세스가 없는 FINFET에 대한 분리 구조가 필요하게 된다.
일 실시 예에 따르면, 반도체 소자는 주 표면(major surface)을 포함하는 기판; 상기 기판의 상기 주 표면에서 돌출되는 복수의 핀 구조(fin structure); 및 상기 복수의 핀 구조 사이에 있는 복수의 분리 구조(isolation structure)를 포함하고, 상기 복수의 핀 구조 각각은 전이 위치(transition location)에서 분리되는 상부 및 하부를 포함하고, 상기 전이 위치에서 상기 핀 구조의 측벽은 상기 기판의 상기 주 표면에 대해 85도의 각도에 있고, 상기 상부는 상기 기판의 상기 주 표면 및 제1폭을 갖는 상면에 대해 실질적으로 수직한 측벽을 구비하고, 상기 하부는 상기 상부 및 상기 제1폭보다 큰 제2폭을 갖는 베이스의 반대편에서 경사진 측벽을 구비하고, 상기 복수의 분리 구조 각각은 상기 기판의 상기 주 표면부터 상기 전이 위치 위에 있는 지점까지 연장한다.
다른 실시 예에 따르면, 핀 전계 효과 트랜지스터는 주 표면을 포함하는 기판; 상기 기판의 상기 주 표면에서 돌출되며 길이 방향으로 연장하는 핀 구조로서, 상기 핀 구조는 상기 길이 방향에 수직한 단면을 포함하고, 상기 단면은 상기 핀 구조의 측벽이 상기 기판의 상기 주 표면에 대해 85도의 각도에 있는 전이 위치에서 분리되는 상부 및 하부를 포함하고, 상기 상부는 상기 기판의 상기 주 표면 및 제1폭을 갖는 상면에 대해 실질적으로 수직한 측벽을 구비하고, 상기 하부는 상기 상부 및 상기 제1폭보다 큰 제2폭을 갖는 베이스의 반대편에서 경사진 측벽을 구비하고, 상기 상부는 제1길이부, 제2길이부, 및 상기 제1, 2길이부 사이에 배치되는 제3길이부를 포함하는 핀 구조; 상기 상부의 상기 제3길이부 내에 배치되는 채널 영역; 상기 채널 영역 위로 배치되는 게이트 구조; 소스/드레인 영역을 형성하는 상기 제1, 2길이부 내에 배치되는 실리사이드 레이어; 및 상기 핀 구조를 둘러싸는 분리 구조를 포함하고, 상기 분리 구조는 상기 기판의 상기 주 표면부터 상기 전이 위치 위에 있는 지점까지 연장한다.
첨부된 도면을 참조하여 아래의 실시 예에서 더욱 상세한 내용이 설명될 것이다.
여기서 개시되는 내용은 첨부된 도면과 함께 아래의 상세한 설명으로부터 명확히 이해될 수 있을 것이다. 해당 분야의 표준적인 관행에 따라, 다양한 구성요소는 실측대로 도시된 것이 아니며 오직 설명의 목적으로만 이용된다는 점이 주목되어야 할 것이다. 실제로, 설명의 명확성을 위하여 다양한 구성요소의 치수는 임으로서 커지거나 축소될 수 있다.
도 1a-c는 분리 구조에 존재하는 리세스를 갖는 FINFET에 대한 통상적인 복수의 분리 구조의 단면도를 다양한 제조 단계에서 도시한 것이고;
도 2a-h는 일 실시 예에 따라 복수의 FINFET를 제조하도록 처리되는 기판의 개략적인 단면도를 다양한 제조 단계에서 도시한 것이며, 도 2i는 도 2a-h에 도시된 단계를 이용하여 제조된 복수의 FINFET의 사시도를 도시한 것이고; 그리고
도 3a-d는 도 2a-h에 도시된 단계를 이용하여 제조된 복수의 분리 구조를 갖는 완성된 FINFET 소자를 도시한 것으로, 도 3a는 사시도를 나타내고, 도 3b-d는 도 3a에 있는 각각의 선을 따라 얻어진 단면도를 나타낸 것이다.
아래에서 개시되는 내용은 본 발명의 다양한 특징을 실시하기 위한 다양한 실시 예 또는 사례를 제공한다. 그 내용을 단순화하기 위하여 구성요소 및 배치관계의 특정 사례가 아래에서 설명된다. 물론, 이들은 단지 한 예일 뿐이며 한정의 의도를 갖는 것은 아니다. 예들 들어, 아래의 설명에 있어서 제1구성요소가 제2구성요소 위로 형성된다는 것은, 제1, 2구성요소가 직접 접촉하도록 형성되는 실시 예뿐만이 아니라 다른 구성요소가 제1, 2구성요소 사이에 형성되어 제1, 2구성요소가 직접 접촉하지 않는 실시 예도 포함한다. 또한, 다양한 실시 예에서 참조 부호 및/또는 기호가 반복될 수 있다. 이러한 반복은 단순함과 명확함을 위한 것으로 그 자체가 논의되는 다양한 실시 예 및/또는 구조 사이의 관계를 나타내는 것은 아니다. 단순함과 명확함을 위하여 다양한 구성요소는 서로 다른 축척을 가지고 임의로 도시될 수 있다.
도 2a-h는 일 실시 예에 따르는 복수의 FINFET를 제조하도록 처리되는 기판의 개략적인 단면도를 나타낸 것으로 다양한 제조 단계를 보여준다. 그리고, 도 2i는 도 2a-h에 도시된 단계를 이용하여 제조되는 복수의 FINFET의 사시도를 나타낸다. FINFET(200)의 일부는 일반적인 CMOS(complementary metal-oxide-semiconductor) 기술 공정으로 제조될 수 있다는 것이 이해되어야 할 것이며, 그에 따라 일부 공정은 여기서 간략하게 설명될 수 있다. 또한, 여기서 개시되는 내용의 발명적 사상을 더욱 잘 이해시키기 위하여, 도 2a-h는 단순하게 도시되었다. 예를 들어, 비록 도면이 FINFET(200)를 도시하고 있으나, IC는 저항기, 커패시터, 인덕터, 퓨즈(fuse) 등을 포함한 다수의 다양한 소자도 포함할 수 있음이 이해되어야 할 것이다.
도 2a를 참조하면, FINFET(200)는 실리콘 기판과 같은 반도체 기판(202)을 포함할 수 있다. 이와는 다르게, 이런 기판(202)은 실리콘 게르마늄, 갈륨 비소, 또는 다른 적절한 반도체 물질을 포함할 수 있다. 기판(202)은 다양하게 도핑된 영역, 매립 레이어(buried layer), 및/또는 에패택시 레이어(epitaxy layer)와 같이 다른 특징을 더 포함할 수 있다. 또한, 기판(202)은 SOI(silicon on insulator)와 같이 절연체 위에 있는 반도체가 될 수 있다. 다른 실시 예에서, 반도체 기판(202)은 도핑된 에피 레이어(epi layer), 그래디언트 반도체 레이어(gradient semiconductor layer)를 포함하며, 그리고/또는 실리콘 게르마늄 레이어 위에 있는 실리콘 레이어와 같이 다른 종류의 반도체 레이어 위에 있는 반도체 레이어를 더 포함할 수 있다. 다른 사례에 있어서, 화합물 반도체 기판(202; compound semiconductor substrate)이 다층 실리콘 구조를 포함할 수 있거나, 실리콘 기판(202)이 다층 화합물 반도체 구조를 포함할 수 있다.
계속해서 도 2a를 참조하면, 패드 산화물 레이어(204; pad oxide layer)가 기판(202)의 상면 위로 형성된다. 이런 패드 산화물 레이어(204)는 바람직하게 열적 산화 공정(thermal oxidation process)에 의해 성장되는 실리콘 산화물로 형성되며, 약 80에서 150 Å의 두께를 갖는다. 예를 들어, 패드 산화물 레이어(204)는 급속 열적 산화(rapid thermal oxidation; RTO) 공정에 의해 성장될 수 있으며, 또는 산소를 포함하는 통상적인 어닐링 공정(annealing process)에서 성장될 수 있다. 예컨대 실리콘 질화물 레이어 또는 실리콘 산질화물(silicon oxynitride) 레이어와 같은 하드마스크 레이어(206; hardmask layer)는 패드 산화물 레이어(204) 위로 형성된다. 하드마스크 레이어(206)는 예컨대 화학적 기상 증착(CVD) 공정 또는 저압 CVD(LPCVD) 공정에 의해 증착될 수 있다. 이렇게 형성된 하드마스크 레이어(206)는 바람직하게 약 600에서 1500 Å의 두께를 갖는다.
도 2b를 참조하면, 하드마스크 레이어(206)를 형성한 이후에, 감광성 레이어(미 도시)가 패터닝되어 하드마스크 레이어(206) 위에 형성된다. 예컨대 반응성 이온 에칭(reactive ion etching; RIE) 또는 고밀도 프라즈마(high density plasma; HDP) 공정이 하드마스크 레이어(206)와 패드 산화물 레이어(204)를 이방성 에칭하는데 사용되어 하드마스크 레이어(206)와 패드 산화물 레이어(204)에 개구(208)를 형성하고 기판(202)의 일부를 노출시킬 수 있다.
도 2c를 참조하면, 기판(202)의 주 표면(202a; major surface)에서 돌출되는 복수의 핀 구조(210)의 상부(210a)는 제1에칭 공정을 이용하여 기판(202)을 에칭함으로써 형성될 수 있다. 예를 들어, 제1에칭 공정은 약 550에서 650 W의 소스 전력(source power), 약 55에서 65 W의 바이어스 전력(bias power), 그리고 약 2에서 10 mTorr의 압력하에서 에칭 가스로서 CH2F2, SF6, 및 He를 사용하여 수행될 수 있다. 기판(202)은 기판 표면(202b)에 평행한 주 표면(202a)을 포함한다. 각각의 핀 구조(210)의 상부(210a)는 기판(202)의 주 표면(202a)과 상면(210c)에 실질적으로 수직한 측벽을 갖는다.
도 2d를 참조하면, 기판(202)의 주 표면(202a)에서 돌출되는 복수의 핀 구조(210)의 하부(210b)는 제2에칭 공정을 이용하여 기판(202)을 더 에칭함으로써 형성될 수 있다. 예를 들어, 제2에칭 공정은 약 1100에서 1250 W의 소스 전력, 약 200에서 220 W의 바이어스 전력, 그리고 약 10에서 20 mTorr의 압력하에서 에칭 가스로서 HBr, SF6, 및 He를 사용하여 수행될 수 있다. 각각의 핀 구조(210)의 상부(210a)와 하부(210b)는 전이 위치(210d; transition location)에서 분리되는데, 전위 위치(210d)에서 핀 구조의 측벽은 기판(202)의 주 표면(202a)에 대해 85도의 각도(212)에 있다. 각각의 핀 구조(210)의 하부(210b)는 상부(210a)와 베이스(210e)의 반대편에서 경사진(tapered) 측벽을 갖는다. 각각의 핀 구조(210)의 하부(210b)의 경사진 영역은 바람직하게 기판(202)의 주 표면(202a)에 대해 60도에서 85도 범위의 각도(214)에 있다. 일 실시 예에 있어서, 경사진 핀 구조(210) 사이에 형성되는 복수의 트렌치(222)는 수직한 핀 구조(110) 사이에 형성되는 복수의 트렌치(122)보다 더 낮은 종횡비를 갖는다. 이렇게 낮은 종횡비의 트렌치(222)는 높은 종횡비의 트렌치(122)보다 더욱 양호한 갭필(gap-fill) 성능을 갖게 된다.
계속해서 도 2d를 참조하면, 각각의 핀 구조(210)의 상부(210a)의 상면(210c)는 제1폭(216a)을 가지며, 이런 제1폭(216a)은 약 5에서 40 나노미터의 범위에 있다. 일 실시 예에 있어서, 각각의 핀 구조(210)의 하부(210b)의 베이스(210e)는 제2폭(218a)을 가지며, 이런 제2폭(218a)은 약 10에서 60 나노미터 범위에 있다. 제2폭(218a)에 대한 제1폭(216a)의 비율은 바람직하게 0.3에서 0.5이다.
계속해서 도 2d를 참조하면, 전이 위치(210d)와 상면(210c) 사이의 제1오프셋 거리(216b)(offset distance)는 약 40에서 100 나노미터 범위에 있다. 일 실시 예에 있어서, 베이스(210e)와 상면(210c) 사이의 제2오프셋 거리(218b)는 약 100에서 300 나노미터 범위에 있다. 베이스(210e)와 상면(210c) 사이의 제2오프셋 거리(218b)에 대한 전이 위치(210d)와 상면(210c) 사이의 제1오프셋 거리(216b)는 바람직하게 0.15에서 0.3이다.
도 2e를 참조하면, 복수의 핀 구조(210)를 형성한 이후에, 핀 구조(210) 사이에 복수의 분리 구조(220)가 복수의 트렌치(222) 안에 형성될 수 있다. 미 도시된 라이너 레이어(liner layer)는 복수의 트렌치(222)의 측벽을 포함하여 기판(202)에 대해 등각적으로(conformal) 기판(202) 위에 형성될 수 있다. 이런 라이너 레이어는 유전체 레이어(예컨대, 산화물 레이어, 질화물 레이어, 산질화물 레이어, 또는 이들이 조합된 것)가 되며, 열적 산화 공정이나 CVD 공정에 의해 형성된다. 바람직하게, 라이너 레이어는 약 30에서 200 Å의 두께를 가질 수 있다. 일부 실시 예에 있어서, 라이너 레이어는 앞서 설명한 바와 같은 트렌치-에칭 공정에 의해 생성되는 핀 구조(210)의 표면에 가해지는 손상을 줄이기 위하여 제공된다. 일부 실시 예에 있어서는, 라이너 레이어가 사용되지 않을 수 있다.
계속해서 도 2e를 참조하면, 라이너 레이어를 형성한 이후에, 유전체 물질(224)이 라이너 레이어 위로 형성되며, 복수의 트렌치(222)의 내부와 복수의 트렌치(222)보다 위에 있도록 충분한 두께로 형성된다. 예를 들어, 유전체 물질(224)은 바람직하게 베이스(210e)로부터 4000에서 8000 Å의 두께까지 증착된다. 일 실시 예에 있어서, 유전체 물질(224)은 HDP CVD 공정이나 SACVD(sub-atmospheric CVD) 공정과 같은 CVD 공정을 이용하여 형성될 수 있다. 예를 들어, 유전체 물질(224)은 HDP-CVD 산화물 레이어를 포함한다. 이런 유전체 물질(224)은 5000 W 미만의 저주파 전력(low frequency power), 3500 W 미만의 고주파 전력(high frequency power), 10 mTorr 미만의 압력, 그리고 약 500에서 1000 ℃의 온도하에서 반응 전구체(reacting precursor)로서 실란(silane)과 산소를 이용하여 증착될 수 있다. 다른 사례에 있어서는, 유전체 물질(224)이 SAUSG(sub-atmospheric undoped-silicon glass) 레이어를 포함한다. 이런 유전체 물질(224)은 약 500에서 700 torr의 압력과 약 500에서 600 ℃의 온도하에서 반응 전구체로서 TEOS(tetraethoxysilane)과 O3를 이용하여 증착될 수 있다. 복수의 트렌치(222)의 감소된 종횡비 때문에, 유전체 물질(224)은 복수의 얕은 슬림/리세스(226a)를 포함할 수 있다.
계속해서 도 2e를 참조하면, 복수의 트렌치(222)의 내부와 위로 유전체 물질(224)을 형성한 이후에, 어닐링 공정이 수행되어 유전체 물질(224)의 밀도를 증가시킨다. 그 결과, 어닐링 공정 후에는 라이너 레이어와 유전체 물질(224) 사이의 계면(interface)이 사라지게 된다. 어닐링 공정은 예컨대 노(furnace), RTP(rapid thermal process) 시스템, 또는 유전체 물질(224)이 요구되는 막질(film quality)을 얻도록 열처리를 제공할 수 있는 다른 열적 시스템에서 수행될 수 있다. 일부 실시 예에 있어서, 어닐링 공정은 질소, 불활성 가스, 또는 실질적으로 유전체 물질(224)과 반응하지 않는 다른 가스를 함유하는 환경에서 약 1000 ℃에서 약 20초 동안 RTP 시스템 안에서 수행될 수 있다.
도 2f는 CMP(chemical mechanical polishing) 공정과 같은 평탄화(planarization) 공정이 수행된 이후에 도 2e의 기판(202)을 나타낸 것이다. 평탄화 공정이 수행되어 하드마스크 레이어(206) 위에 있는 유전체 물질(224)의 일부를 제거하고 하드마스크 레이어(206)를 노출시킨다. 그에 의해, 트렌치(222)를 채우는 유전체 물질(224)은 남겨둔다. 하드마스크 레이어(206)는 또한 평탄화 공정이 하드마스크 레이어(206)에서 정지되기 위한 정지 레이어(stop layer)의 역할을 수행한다. 일부 실시 예에 있어서, 유전체 물질(224)의 상면은 하드마스크 레이어(206)와 동일 평면상에 있거나 실질적으로 동일 평면상에 있는 것으로 간주될 수 있다. 평탄화 공정 이후에 유전체 물질(224)에 있는 복수의 얕은 슬림(226b)은, 평탄화 공정 이전에 유전체 물질(224)에 있는 복수의 얕은 슬림(226a)보다 깊이 측면에서는 더욱 얕아지고 폭 측면에서는 더욱 넓어진다.
도 2g를 참조하면, 평탄화 공정 이후에, 하드마스크 레이어(206)는 습식 화학적 에칭 공정에 의해 제거된다. 예들 들어, 기판(202)을 뜨거운 인산(H3PO4)에 담가서 패드 산화물 레이어(204)의 상면을 노출시킬 수 있다. 습식 화화적 에칭 공정은 산화물보다 질화물에 대해 더 높은 에칭 선택비(etch selectivity)를 갖기 때문에, 이런 에칭 공정은 유전체 물질(224)보다 하드마스크 레이어(206)를 더 빨리 제거한다. 따라서, 남아있는 유전체 물질(224)은 패드 산화물 레이어(204)의 상면 위로 연장하게 된다. 하드마스크 레이어(206)의 제거 공정 다음에, 패드 산화물 레이어(204)가 습식 에칭 공정에 의해 제거된다. 예를 들어, 기판(202)을 불화수소(HF)에 담가서 기판(202)의 상면을 노출시킬 수 있다. 이런 습식 화학적 에칭 공정은 패드 산화물 레이어(204)와 유전체 물질(224)에 대해 거의 에칭 선택비가 없기 때문에, 유전체 물질(224)은 패드 산화물 레이어(204)가 상실하는 두께와 거의 동일한 두께를 상실하게 될 수 있다. 따라서, 유전체 물질(224)은 여전히 각각의 핀 구조(210)의 상면(210c) 위로 돌출되며, 유전체 물질(224)에 있는 각각의 얕은 슬림 리세스(226c)는 거의 사라지게 된다.
도 2h는 건식 에칭 공정 이후에 도 2g의 기판(202)을 나타낸 것이다. 예를 들어, CF4(tetrafluoromethane)과 CHF3(trifluoromethane)를 포함하는 플라즈마에서 기판(202)을 에칭할 수 있다. 건식 에칭 공정이 수행되어 유전체 물질(224)의 상부를 제거하고 각각의 핀 구조(210)의 상부(210a)를 노출시킨다. 이런 핀 구조는 또한 저항기, 커패시터, 인덕터, 퓨즈 등과 같은 다른 소자의 일부를 형성할 수 있다. 따라서, 이런 에칭 공정의 종료시점에서 만들어진 유전체 물질(224)은 거의 리세스를 갖지 않게 되며, 반도체 소자 사이의 분리 구조(220)로서 쓰일 수 있게 된다. 각각의 분리 구조(220)는 기판의 주 표면(202a)부터 전이 위치(201d) 위에 있는 지점(224a)까지 연장한다. 분리 구조(220)의 상기 지점(224a)에서 상면(210c) 사이의 제3오프셋 거리(216c)는 잘 제어되어야만 한다. 분리 구조(220)의 상기 지점(224a)에서 상면(210c) 사이의 제3오프셋 거리(216c)가 너무 작다면, 얕은 슬림/리세스가 분리 구조(220)의 상기 지점(224a)에 여전히 남아있게 될 것이다. 분리 구조(220)의 상기 지점(224a)에서 상면(210c) 사이의 제3오프셋 거리(216c)가 너무 크다면, 단채널 효과(short channel effect)가 소자 성능을 떨어뜨릴 수 있다. 그러므로, 분리 구조(220)의 상기 지점(224a)에서 상면(210c) 사이의 제3오프셋 거리(216c)는 바람직하게 약 15에서 45 나노미터 범위에 있다. 전이 위치(210d)와 상면(210c) 사이의 제1오프셋 거리(216b)에 대한 분리 구조(220)의 상기 지점(224a)에서 상면(210c) 사이의 제3오프셋 거리(216c)의 비율은 바람직하게 0.3에서 0.6이다. 도 2i는 도 2a-h에 도시된 단계를 이용하여 제조된 FINFET(200)의 사시도를 나타낸 것이다. 각각의 핀 구조(210)는 길이 방향(210g)으로 연장한다. 앞서 설명한 바와 같이, 도 2i에 있는 분리 구조(220)는 리세스를 가지지 않는다.
도 3a-d는 도 2a-h에 도시된 단계를 이용하여 제조된 복수의 분리 구조(220)를 갖는 완성된 FINFET 소자(300)를 나타낸 것이다. 여기서, 도 3a는 사시도를 보여주고, 도 3a-d는 도 3a의 개별적인 절단선에 따라 취해지는 단면도를 보여준다. 단순함과 명확성을 위하여, 도 2 및 3에 있는 동일한 구성요소에는 동일한 참조부호가 부여되었다.
도 3a를 참조하면, FINFET(300)는 복수의 분리 구조(220)에 의해 분리되는 복수의 핀 구조(210)를 포함한다. 각각의 핀 구조(210)는 길이 방향(210g)으로 연장한다. 게이트 구조(320)는 게이트 전극(320a)을 포함하고 게이트 절연체(320b)는 핀 구조(210) 위로 배치된다. 도 3a는 또한 FINFET(300)의 소스/드레인 영역(329a, 329b)을 도시한다.
도 3b는 도 3a의 b-b선을 따라 얻어진 FINFET(300)의 단면도를 도시한 것이다. 길이 방향(210g)을 따라 연장하는 각각의 핀 구조(210)은 전이 위치(210d)에서 분리되는 상부(210a)와 하부(210b)를 포함한다. 전이 위치(210d)에서 핀 구조(210)의 측벽은 기판(202)의 주 표면(202a)에 대해 85도의 각도에 있다. 상부(210a)는 기판(202)의 주 표면(202a)과 상면(210c)에 대해 실질적으로 수직한 측벽을 갖는다. 상부(210a)는 제1길이부(210ga), 제2길이부(210gb), 및 제1, 2길이부(210ga, 210gb) 사이에 배치되는 제3길이부(210gc)를 포함한다. 채널 영역(330)은 상부(210a)의 제3길이부(210gc) 내에 배치될 수 있다. 게이트 전극(320a)과 게이트 절연체(320b)를 포함하는 게이트 구조(320)는 채널 영역(330) 위로 배치될 수 있다. 미 도시된 실리사이드 레이어(silicide layer)는 FINFET(300)에서 소스/드레인 영역을 형성하는 제1, 2길이부(210ga, 210gb) 내에 배치될 수 있다. 상부(210a) 아래에 있는 하부(210b)는 상부(210a)와 베이스(210e)의 반대편에서 아래쪽에서 위쪽으로 경사진 측벽을 갖는다.
도 3a의 c-c선을 따라 얻어진 도 3c의 단면도를 참조하면, 게이트 구조(320)는 게이트 전극(320a)과 게이트 절연체(320b)를 포함한다. 게이트 전극(320a)은 게이트 절연체(320b) 위로 배치된다. 게이트 절연체(320b)의 두께가 핀 구조(210)의 모든 표면에서 일정하다면, 트리플 게이트 트랜지스터(triple gate transistor)가 형성된다. 이런 트리플 게이트 트랜지스터의 채널(330)은 게이트 구조(320)의 아래 및 핀 구조(210)의 상부(210a)의 제3길이부(210gc)의 측벽과 상면(210c) 내에 배치된다. 그러나, 일부 실시 예에 있어서는, 게이트 절연체(320b)의 형성 이전 또는 이후에 추가적인 유전체 레이어(미 도시)가 상부(210a)의 제3길이부(210gc)의 상면(210c) 위로 형성될 수 있으며, FINFET(300)의 채널(330)은 오직 제3길이부(210gc)의 측벽을 따라 형성되어 더블 게이트 트랜지스터(double gate transistor)를 형성한다.
도 3d는 도 3a의 d-d선을 따라 얻어진 FINFET(300)의 단면도를 나타낸 것이다. 분리 구조(220) 사이에 배치되는 핀 구조(210)는 길이 방향(210g)을 따라 연장하며, 밑에 있는 기판(202)의 연속적인 일 부분이 된다. 일부 실시 예에 있어서, 핀 구조(210)는 절연 레이어(미 도시)에 의해 기판(202)으로부터 분리될 수 있다. 핀 구조(210)의 상부(210a)의 제1, 2길이부(210ga, 210gb)는 미 도시된 도펀트 농후 영역(dopant rich region)을 포함하며, 실리사이드 레이어(미 도시)가 제1, 2길이부(210ga, 210gb) 내에 배치되어 FINET(300)에서 소스/드레인 영역(329a 및 329b)을 형성한다. 다양한 실시 예에 있어서, 도펀트 농후 영역의 두께는 약 0.5 nm에서 약 10 nm이다. 그 다음에는, FINFET(300)를 형성한 이후에 배선 처리(interconnect processing)를 포함하는 후속되는 공정이 수행되어 IC 제조를 완료하게 된다.
본 발명은 예시적인 방식으로 설명되었고 바람직한 실시 예에 관하여 설명되었지만, 본 발명은 앞서 설명된 실시 예에 한정되는 것이 아님이 이해되어야 할 것이다. 이와는 반대로, 본 발명은 다양한 변형 및 유사한 구조를 포함하는 것으로 의도된다 (해당 분야에 통상적인 지식을 가진 자에게 자명하듯이). 따라서, 이런 변형 및 유사한 구조를 모두 포함하도록 첨부된 청구항의 범위는 최광의로 해석되어야만 할 것이다. 본 발명은 분리 리세스(isolation recess)를 갖지 않는 FINFET에 대한 핀 구조를 형성하거나 제조하는데 이용될 수 있다.

Claims (10)

  1. 반도체 소자에 있어서,
    기판 표면 및 상기 기판 표면에 평행한 주 표면(major surface)을 포함하는 기판;
    상기 기판의 상기 주 표면으로부터 돌출되는 복수의 핀 구조들(fin structures); 및
    상기 복수의 핀 구조들 사이에 있는 복수의 분리 구조들(isolation structures)
    을 포함하고,
    상기 복수의 핀 구조들 각각은
    상면(top surface) 및 상기 주 표면에 수직한 측벽들을 포함한 상부(upper portion), 및
    전이 위치(transition location)에서 상기 상부로부터 분리되고, 상기 주 표면으로부터 돌출된 측벽들을 갖는 하부(lower portion) - 상기 하부의 측벽들 중 적어도 하나는 상기 기판의 상기 주 표면에 대해 85도의 각도를 가짐 -
    를 포함하며,
    상기 상면은 제1폭을 가지고, 인접한 핀 구조들의 하부들은 베이스(base) - 상기 베이스는 상기 상면에 평행하고 상기 제1폭보다 큰 제2폭을 포함함 - 를 정의하며,
    상기 복수의 분리 구조들 각각은 상기 기판의 상기 주 표면부터 상기 전이 위치 위에 있는 지점까지 연장하고,
    상기 전이 위치와 상기 상면 사이의 제1오프셋 거리에 대한, 상기 전이 위치 위에 있는 상기 지점과 상기 상면 사이의 제3오프셋 거리의 비율은 0.3에서 0.6인 것인, 반도체 소자.
  2. 제1항에 있어서,
    상기 제1폭은 5에서 40 나노미터 범위에 있고,
    상기 제2폭은 10에서 60 나노미터 범위에 있는 것인, 반도체 소자.
  3. 제1항에 있어서,
    상기 제2폭에 대한 상기 제1폭의 비율은 0.3에서 0.5인 것인, 반도체 소자.
  4. 제1항에 있어서,
    상기 베이스와 상기 상면 사이의 제2오프셋 거리에 대한, 상기 전이 위치와 상기 상면 사이의 제1오프셋 거리의 비율은 0.15에서 0.3인 것인, 반도체 소자.
  5. 삭제
  6. 핀 전계 효과 트랜지스터에 있어서,
    기판 표면 및 상기 기판 표면에 평행한 주 표면을 포함하는 기판;
    상기 기판의 상기 주 표면으로부터 돌출되며 길이 방향으로 연장하는 핀 구조로서, 상기 핀 구조는 상부(upper portion) - 상기 상부는 상면, 제1길이부(longitudinal portion), 제2길이부, 상기 제1길이부와 상기 제2길이부 사이에 배치되는 제3길이부, 및 측벽들을 포함하고, 상기 측벽들은 상기 주 표면에 수직임 - 와 하부(lower portion) - 상기 하부는 전이 위치에서 상기 상부로부터 분리되고, 상기 기판의 상기 주 표면으로부터 돌출되는 측벽들을 가지며, 상기 하부의 측벽들 중 적어도 하나는 상기 주 표면에 대해 85도의 각도를 가짐 - 를 포함하고, 상기 상면은 제1폭을 포함하고, 상기 핀 구조의 하부와 인접한 핀 구조의 하부는 함께 베이스(base)를 정의하며, 상기 베이스는 상기 상면에 평행하고 상기 제1폭보다 큰 제2폭을 갖는 것인, 상기 핀 구조;
    상기 상부의 상기 제3길이부 내에 배치되는 채널 영역;
    상기 채널 영역 위로 배치되는 게이트 구조;
    소스/드레인 영역을 형성하는, 상기 제1길이부 및 상기 제2길이부 내에 배치되는 실리사이드 레이어; 및
    상기 핀 구조를 둘러싸는 분리 구조 - 상기 분리 구조는 상기 기판의 상기 주 표면부터 상기 전이 위치 위에 있는 지점까지 연장함 -
    를 포함하고,
    상기 전이 위치와 상기 상면 사이의 제1오프셋 거리에 대한, 상기 전이 위치 위에 있는 상기 지점과 상기 상면 사이의 제3오프셋 거리의 비율은 0.3에서 0.6인 것인, 핀 전계 효과 트랜지스터.
  7. 제6항에 있어서,
    상기 제1폭은 5에서 40 나노미터 범위에 있고,
    상기 제2폭은 10에서 60 나노미터 범위에 있는 것인, 핀 전계 효과 트랜지스터.
  8. 제6항에 있어서,
    상기 제2폭에 대한 상기 제1폭의 비율은 0.3에서 0.5인 것인, 핀 전계 효과 트랜지스터.
  9. 제6항에 있어서,
    상기 베이스와 상기 상면 사이의 제2오프셋 거리에 대한, 상기 전이 위치와 상기 상면 사이의 제1오프셋 거리의 비율은 0.15에서 0.3인 것인, 핀 전계 효과 트랜지스터.
  10. 삭제
KR1020100090264A 2009-09-24 2010-09-15 핀 전계 효과 트랜지스터 KR101295425B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US24548509P 2009-09-24 2009-09-24
US61/245,485 2009-09-24
US12/766,233 2010-04-23
US12/766,233 US9484462B2 (en) 2009-09-24 2010-04-23 Fin structure of fin field effect transistor

Publications (2)

Publication Number Publication Date
KR20110033039A KR20110033039A (ko) 2011-03-30
KR101295425B1 true KR101295425B1 (ko) 2013-08-09

Family

ID=43755880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100090264A KR101295425B1 (ko) 2009-09-24 2010-09-15 핀 전계 효과 트랜지스터

Country Status (5)

Country Link
US (3) US9484462B2 (ko)
JP (1) JP5356344B2 (ko)
KR (1) KR101295425B1 (ko)
CN (1) CN102034868B (ko)
TW (1) TWI517384B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587382B (zh) * 2011-10-19 2017-06-11 聯華電子股份有限公司 半導體結構及其製程
US9318431B2 (en) 2011-11-04 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a MOM capacitor and method of making same
US8748989B2 (en) * 2012-02-28 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistors
US8546891B2 (en) 2012-02-29 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin profile structure and method of making same
US8742509B2 (en) 2012-03-01 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for FinFETs
US9559099B2 (en) * 2012-03-01 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for FinFETs
CN103377922B (zh) * 2012-04-23 2015-12-16 中芯国际集成电路制造(上海)有限公司 一种鳍式场效应晶体管及其形成方法
US8586455B1 (en) * 2012-05-15 2013-11-19 International Business Machines Corporation Preventing shorting of adjacent devices
US8735252B2 (en) 2012-06-07 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9425212B2 (en) 2012-06-29 2016-08-23 Intel Corporation Isolated and bulk semiconductor devices formed on a same bulk substrate
JP5856545B2 (ja) * 2012-07-06 2016-02-09 株式会社東芝 半導体装置及びその製造方法
TWI553858B (zh) * 2012-07-11 2016-10-11 聯華電子股份有限公司 多閘極場效電晶體及其製程
US8716803B2 (en) * 2012-10-04 2014-05-06 Flashsilicon Incorporation 3-D single floating gate non-volatile memory device
EP2717316B1 (en) * 2012-10-05 2019-08-14 IMEC vzw Method for producing strained germanium fin structures
KR101994079B1 (ko) * 2012-10-10 2019-09-30 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN103811323B (zh) * 2012-11-13 2016-05-25 中芯国际集成电路制造(上海)有限公司 鳍部的制作方法、鳍式场效应晶体管及其制作方法
KR102003023B1 (ko) * 2012-12-24 2019-07-24 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR102013842B1 (ko) 2013-02-08 2019-08-26 삼성전자주식회사 반도체 소자의 제조 방법
US9076870B2 (en) * 2013-02-21 2015-07-07 United Microelectronics Corp. Method for forming fin-shaped structure
US9159832B2 (en) 2013-03-08 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor fin structures and methods for forming the same
KR102073967B1 (ko) * 2013-07-30 2020-03-02 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자
JP2015037091A (ja) * 2013-08-12 2015-02-23 東京エレクトロン株式会社 エッチング方法
KR102130056B1 (ko) * 2013-11-15 2020-07-03 삼성전자주식회사 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
KR102366087B1 (ko) 2013-12-23 2022-02-23 인텔 코포레이션 다수의 핀 피치 구조에 걸쳐 곧고, 높고, 균일한 핀을 위한 진보된 에칭 기법
US9324717B2 (en) * 2013-12-28 2016-04-26 Texas Instruments Incorporated High mobility transistors
KR102168969B1 (ko) * 2014-02-28 2020-10-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9847329B2 (en) * 2014-09-04 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of fin feature and method of making same
KR102245133B1 (ko) 2014-10-13 2021-04-28 삼성전자 주식회사 이종 게이트 구조의 finFET를 구비한 반도체 소자 및 그 제조방법
US9653462B2 (en) * 2014-12-26 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
KR102274750B1 (ko) 2015-01-27 2021-07-07 삼성전자주식회사 반도체 장치 제조 방법
US9704969B1 (en) * 2015-12-31 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fin semiconductor device having multiple gate width structures
KR102577628B1 (ko) * 2016-01-05 2023-09-13 어플라이드 머티어리얼스, 인코포레이티드 반도체 응용들을 위한 수평 게이트 올 어라운드 디바이스들을 위한 나노와이어들을 제조하기 위한 방법
US10134893B2 (en) 2017-02-22 2018-11-20 International Business Machines Corporation Fabrication of a vertical field effect transistor device with a modified vertical fin geometry
CN109585358B (zh) * 2018-11-06 2020-11-06 上海集成电路研发中心有限公司 一种形成浅沟槽隔离的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050170593A1 (en) * 2004-02-02 2005-08-04 Hee-Soo Kang Method for forming a FinFET by a damascene process
US20060214212A1 (en) * 2005-03-23 2006-09-28 Renesas Technology Corp. Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414868A (ja) * 1990-05-09 1992-01-20 Hitachi Ltd 半導体記憶装置とその製造方法
JP2833946B2 (ja) * 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
JP3144967B2 (ja) * 1993-11-08 2001-03-12 株式会社日立製作所 半導体集積回路およびその製造方法
KR0146203B1 (ko) * 1995-06-26 1998-12-01 김광호 반도체 집적회로의 회로소자값 조정회로
US5963789A (en) * 1996-07-08 1999-10-05 Kabushiki Kaisha Toshiba Method for silicon island formation
US6065481A (en) * 1997-03-26 2000-05-23 Fsi International, Inc. Direct vapor delivery of enabling chemical for enhanced HF etch process performance
TW468273B (en) * 1997-04-10 2001-12-11 Hitachi Ltd Semiconductor integrated circuit device and method for manufacturing the same
JP3660783B2 (ja) * 1997-06-30 2005-06-15 松下電器産業株式会社 半導体集積回路
TW466405B (en) * 1998-03-17 2001-12-01 Via Tech Inc Device and method of cache in computer system
US6740247B1 (en) * 1999-02-05 2004-05-25 Massachusetts Institute Of Technology HF vapor phase wafer cleaning and oxide etching
JP4037029B2 (ja) 2000-02-21 2008-01-23 株式会社ルネサステクノロジ 半導体集積回路装置
JP4044721B2 (ja) * 2000-08-15 2008-02-06 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6558477B1 (en) * 2000-10-16 2003-05-06 Micron Technology, Inc. Removal of photoresist through the use of hot deionized water bath, water vapor and ozone gas
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6531412B2 (en) * 2001-08-10 2003-03-11 International Business Machines Corporation Method for low temperature chemical vapor deposition of low-k films using selected cyclosiloxane and ozone gases for semiconductor applications
FR2830984B1 (fr) * 2001-10-17 2005-02-25 St Microelectronics Sa Tranchee d'isolement et procede de realisation
US6737302B2 (en) * 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
JP4118045B2 (ja) * 2001-12-07 2008-07-16 富士通株式会社 半導体装置
US6642090B1 (en) * 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
JP2004014737A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 半導体装置およびその製造方法
US6812103B2 (en) * 2002-06-20 2004-11-02 Micron Technology, Inc. Methods of fabricating a dielectric plug in MOSFETS to suppress short-channel effects
US6974729B2 (en) * 2002-07-16 2005-12-13 Interuniversitair Microelektronica Centrum (Imec) Integrated semiconductor fin device and a method for manufacturing such device
US20040011917A1 (en) * 2002-07-18 2004-01-22 Saeks Richard E. Shock wave modification via shock induced ion doping
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
JP4031329B2 (ja) * 2002-09-19 2008-01-09 株式会社東芝 半導体装置及びその製造方法
US6791155B1 (en) * 2002-09-20 2004-09-14 Integrated Device Technology, Inc. Stress-relieved shallow trench isolation (STI) structure and method for forming the same
US6833588B2 (en) * 2002-10-22 2004-12-21 Advanced Micro Devices, Inc. Semiconductor device having a U-shaped gate structure
US6706571B1 (en) * 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6946373B2 (en) * 2002-11-20 2005-09-20 International Business Machines Corporation Relaxed, low-defect SGOI for strained Si CMOS applications
KR100450686B1 (ko) * 2002-12-12 2004-10-01 삼성전자주식회사 자기정렬 콘택플러그를 구비한 반도체 소자 및 그 제조방법
US7087499B2 (en) * 2002-12-20 2006-08-08 International Business Machines Corporation Integrated antifuse structure for FINFET and CMOS devices
US20040192067A1 (en) * 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
DE10310740A1 (de) * 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
US6762448B1 (en) * 2003-04-03 2004-07-13 Advanced Micro Devices, Inc. FinFET device with multiple fin structures
US6838322B2 (en) * 2003-05-01 2005-01-04 Freescale Semiconductor, Inc. Method for forming a double-gated semiconductor device
US6872647B1 (en) * 2003-05-06 2005-03-29 Advanced Micro Devices, Inc. Method for forming multiple fins in a semiconductor device
US7906441B2 (en) 2003-05-13 2011-03-15 Texas Instruments Incorporated System and method for mitigating oxide growth in a gate dielectric
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7101742B2 (en) 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
JP2005064500A (ja) 2003-08-14 2005-03-10 Samsung Electronics Co Ltd マルチ構造のシリコンフィンおよび製造方法
KR100496891B1 (ko) * 2003-08-14 2005-06-23 삼성전자주식회사 핀 전계효과 트랜지스터를 위한 실리콘 핀 및 그 제조 방법
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
JP4212435B2 (ja) * 2003-08-29 2009-01-21 株式会社東芝 半導体装置およびその製造方法
US7078312B1 (en) * 2003-09-02 2006-07-18 Novellus Systems, Inc. Method for controlling etch process repeatability
US6881668B2 (en) * 2003-09-05 2005-04-19 Mosel Vitel, Inc. Control of air gap position in a dielectric layer
US7303949B2 (en) * 2003-10-20 2007-12-04 International Business Machines Corporation High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
KR100585111B1 (ko) * 2003-11-24 2006-06-01 삼성전자주식회사 게르마늄 채널 영역을 가지는 비평면 트랜지스터 및 그제조 방법
US7153744B2 (en) * 2003-12-03 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming self-aligned poly for embedded flash
KR100513405B1 (ko) * 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
KR100702552B1 (ko) 2003-12-22 2007-04-04 인터내셔널 비지네스 머신즈 코포레이션 이중 게이트 FinFET 디자인을 위한 자동화 레이어생성 방법 및 장치
KR100552058B1 (ko) * 2004-01-06 2006-02-20 삼성전자주식회사 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
US6956277B1 (en) * 2004-03-23 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Diode junction poly fuse
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US20050221591A1 (en) * 2004-04-06 2005-10-06 International Business Machines Corporation Method of forming high-quality relaxed SiGe alloy layers on bulk Si substrates
KR100568448B1 (ko) * 2004-04-19 2006-04-07 삼성전자주식회사 감소된 불순물을 갖는 고유전막의 제조방법
JP4239890B2 (ja) 2004-04-26 2009-03-18 セイコーエプソン株式会社 有機el装置、電子機器
US7300837B2 (en) 2004-04-30 2007-11-27 Taiwan Semiconductor Manufacturing Co., Ltd FinFET transistor device on SOI and method of fabrication
KR100605104B1 (ko) * 2004-05-04 2006-07-26 삼성전자주식회사 핀-펫 소자 및 그 제조 방법
JP4493398B2 (ja) * 2004-05-13 2010-06-30 富士通マイクロエレクトロニクス株式会社 半導体装置
US7157351B2 (en) * 2004-05-20 2007-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Ozone vapor clean method
US20060153995A1 (en) * 2004-05-21 2006-07-13 Applied Materials, Inc. Method for fabricating a dielectric stack
JP4796329B2 (ja) * 2004-05-25 2011-10-19 三星電子株式会社 マルチ−ブリッジチャンネル型mosトランジスタの製造方法
US7015150B2 (en) * 2004-05-26 2006-03-21 International Business Machines Corporation Exposed pore sealing post patterning
US6940747B1 (en) * 2004-05-26 2005-09-06 Hewlett-Packard Development Company, L.P. Magnetic memory device
JP5056011B2 (ja) * 2004-06-10 2012-10-24 日本電気株式会社 半導体装置及びその製造方法、FinFETの製造方法
KR100604870B1 (ko) 2004-06-16 2006-07-31 삼성전자주식회사 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법
US7361563B2 (en) 2004-06-17 2008-04-22 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a selective epitaxial growth technique
KR100594282B1 (ko) * 2004-06-28 2006-06-30 삼성전자주식회사 FinFET을 포함하는 반도체 소자 및 그 제조방법
JP5203558B2 (ja) * 2004-08-20 2013-06-05 三星電子株式会社 トランジスタ及びこれの製造方法
TWI283066B (en) * 2004-09-07 2007-06-21 Samsung Electronics Co Ltd Field effect transistor (FET) having wire channels and method of fabricating the same
US7067400B2 (en) * 2004-09-17 2006-06-27 International Business Machines Corporation Method for preventing sidewall consumption during oxidation of SGOI islands
EP1807545A1 (en) 2004-09-27 2007-07-18 Dow Gloval Technologies Inc. Multilayer coatings by plasma enhanced chemical vapor deposition
US7018901B1 (en) * 2004-09-29 2006-03-28 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a strained channel and a heterojunction source/drain
KR100585161B1 (ko) * 2004-10-02 2006-05-30 삼성전자주식회사 다중채널 트랜지스터 소자 제조 방법 및 이에 의한 소자
US6949768B1 (en) * 2004-10-18 2005-09-27 International Business Machines Corporation Planar substrate devices integrated with finfets and method of manufacture
KR100652381B1 (ko) * 2004-10-28 2006-12-01 삼성전자주식회사 다수의 나노 와이어 채널을 구비한 멀티 브릿지 채널 전계효과 트랜지스터 및 그 제조방법
KR100605499B1 (ko) * 2004-11-02 2006-07-28 삼성전자주식회사 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
KR100693783B1 (ko) * 2004-11-04 2007-03-12 주식회사 하이닉스반도체 내부전원 발생장치
US7235472B2 (en) * 2004-11-12 2007-06-26 Infineon Technologies Ag Method of making fully silicided gate electrode
CN100533685C (zh) * 2004-12-06 2009-08-26 Nxp股份有限公司 在半导体衬底上制造外延层的方法及用这种方法制造的器件
US7026232B1 (en) * 2004-12-23 2006-04-11 Texas Instruments Incorporated Systems and methods for low leakage strained-channel transistor
US7351662B2 (en) 2005-01-07 2008-04-01 Dupont Air Products Nanomaterials Llc Composition and associated method for catalyzing removal rates of dielectric films during chemical mechanical planarization
US20060151808A1 (en) * 2005-01-12 2006-07-13 Chien-Hao Chen MOSFET device with localized stressor
US7282766B2 (en) * 2005-01-17 2007-10-16 Fujitsu Limited Fin-type semiconductor device with low contact resistance
WO2006090201A2 (en) * 2005-02-24 2006-08-31 S.O.I.Tec Silicon On Insulator Technologies Thermal oxidation of a sige layer and applications thereof
WO2006107942A1 (en) 2005-04-05 2006-10-12 Analog Devices, Inc. Vapor hf etch process mask and method
JP2006324628A (ja) * 2005-05-16 2006-11-30 Interuniv Micro Electronica Centrum Vzw 完全ケイ化ゲート形成方法及び当該方法によって得られたデバイス
JP4427489B2 (ja) * 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
US7547637B2 (en) * 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7960791B2 (en) 2005-06-24 2011-06-14 International Business Machines Corporation Dense pitch bulk FinFET process by selective EPI and etch
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
KR100655788B1 (ko) * 2005-06-30 2006-12-08 삼성전자주식회사 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법.
US7508031B2 (en) 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
US7605449B2 (en) 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
US7247887B2 (en) 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
US7265008B2 (en) 2005-07-01 2007-09-04 Synopsys, Inc. Method of IC production using corrugated substrate
US8466490B2 (en) 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
US7807523B2 (en) 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7190050B2 (en) 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
EP1744351A3 (en) 2005-07-11 2008-11-26 Interuniversitair Microelektronica Centrum ( Imec) Method for forming a fully silicided gate MOSFET and devices obtained thereof
JP4774247B2 (ja) 2005-07-21 2011-09-14 Okiセミコンダクタ株式会社 電圧レギュレータ
KR101172853B1 (ko) 2005-07-22 2012-08-10 삼성전자주식회사 반도체 소자의 형성 방법
JP4749076B2 (ja) 2005-07-27 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
US20070029576A1 (en) 2005-08-03 2007-02-08 International Business Machines Corporation Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same
KR101155097B1 (ko) * 2005-08-24 2012-06-11 삼성전자주식회사 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치
US7589387B2 (en) 2005-10-05 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. SONOS type two-bit FinFET flash memory cell
US7425740B2 (en) 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
US8513066B2 (en) 2005-10-25 2013-08-20 Freescale Semiconductor, Inc. Method of making an inverted-T channel transistor
US7767541B2 (en) 2005-10-26 2010-08-03 International Business Machines Corporation Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
DE102005052055B3 (de) 2005-10-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
US20070102756A1 (en) * 2005-11-10 2007-05-10 Bohumil Lojek FinFET transistor fabricated in bulk semiconducting material
US7718500B2 (en) 2005-12-16 2010-05-18 Chartered Semiconductor Manufacturing, Ltd Formation of raised source/drain structures in NFET with embedded SiGe in PFET
US7525160B2 (en) 2005-12-27 2009-04-28 Intel Corporation Multigate device with recessed strain regions
US20070152276A1 (en) 2005-12-30 2007-07-05 International Business Machines Corporation High performance CMOS circuits, and methods for fabricating the same
US7410844B2 (en) 2006-01-17 2008-08-12 International Business Machines Corporation Device fabrication by anisotropic wet etch
JP2007194336A (ja) * 2006-01-18 2007-08-02 Sumco Corp 半導体ウェーハの製造方法
KR100827435B1 (ko) 2006-01-31 2008-05-06 삼성전자주식회사 반도체 소자에서 무산소 애싱 공정을 적용한 게이트 형성방법
JP2007258485A (ja) * 2006-03-23 2007-10-04 Toshiba Corp 半導体装置及びその製造方法
JP4791868B2 (ja) * 2006-03-28 2011-10-12 株式会社東芝 Fin−NAND型フラッシュメモリ
US7407847B2 (en) 2006-03-31 2008-08-05 Intel Corporation Stacked multi-gate transistor design and method of fabrication
KR100813527B1 (ko) 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치
US8076189B2 (en) 2006-04-11 2011-12-13 Freescale Semiconductor, Inc. Method of forming a semiconductor device and semiconductor device
EP1868233B1 (fr) * 2006-06-12 2009-03-11 Commissariat A L'energie Atomique Procédé de réalisation de zones à base de Si1-yGey de différentes teneurs en Ge sur un même substrat par condensation de germanium
JP4271210B2 (ja) 2006-06-30 2009-06-03 株式会社東芝 電界効果トランジスタ、集積回路素子、及びそれらの製造方法
KR100876778B1 (ko) * 2006-07-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US8211761B2 (en) * 2006-08-16 2012-07-03 Globalfoundries Singapore Pte. Ltd. Semiconductor system using germanium condensation
US7685911B2 (en) * 2006-09-05 2010-03-30 Proxene Tools Co., Ltd. Monkey wrench
US7554110B2 (en) 2006-09-15 2009-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with partial stressor channel
US7494862B2 (en) 2006-09-29 2009-02-24 Intel Corporation Methods for uniform doping of non-planar transistor structures
US7410854B2 (en) 2006-10-05 2008-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making FUSI gate and resulting structure
CN100527380C (zh) 2006-11-06 2009-08-12 北京北方微电子基地设备工艺研究中心有限责任公司 硅片浅沟槽隔离刻蚀的方法
US7534689B2 (en) 2006-11-21 2009-05-19 Advanced Micro Devices, Inc. Stress enhanced MOS transistor and methods for its fabrication
US7943469B2 (en) 2006-11-28 2011-05-17 Intel Corporation Multi-component strain-inducing semiconductor regions
JP2008147414A (ja) * 2006-12-11 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US7538387B2 (en) 2006-12-29 2009-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Stack SiGe for short channel improvement
US20080157225A1 (en) * 2006-12-29 2008-07-03 Suman Datta SRAM and logic transistors with variable height multi-gate transistor architecture
US7803680B2 (en) * 2007-01-12 2010-09-28 Spansion Llc Self-aligned patterning method by using non-conformal film and etch back for flash memory and other semiconductor applications
US7456087B2 (en) 2007-02-09 2008-11-25 United Microelectronics Corp. Semiconductor device and method of fabricating the same
JP2008227026A (ja) 2007-03-12 2008-09-25 Toshiba Corp 半導体装置の製造方法
KR100844938B1 (ko) 2007-03-16 2008-07-09 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US7727842B2 (en) 2007-04-27 2010-06-01 Texas Instruments Incorporated Method of simultaneously siliciding a polysilicon gate and source/drain of a semiconductor device, and related device
TW200847292A (en) * 2007-05-29 2008-12-01 Nanya Technology Corp Method of manufacturing a self-aligned FinFET device
US7939862B2 (en) 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
TW200901368A (en) 2007-06-23 2009-01-01 Promos Technologies Inc Shallow trench isolation structure and method for forming thereof
JP2009016418A (ja) 2007-07-02 2009-01-22 Nec Electronics Corp 半導体装置
US7851865B2 (en) 2007-10-17 2010-12-14 International Business Machines Corporation Fin-type field effect transistor structure with merged source/drain silicide and method of forming the structure
US8063437B2 (en) 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
US7692213B2 (en) * 2007-08-07 2010-04-06 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing a condensation process
JP2009054705A (ja) 2007-08-24 2009-03-12 Toshiba Corp 半導体基板、半導体装置およびその製造方法
US20090053883A1 (en) 2007-08-24 2009-02-26 Texas Instruments Incorporated Method of setting a work function of a fully silicided semiconductor device, and related device
JP4361102B2 (ja) 2007-09-12 2009-11-11 富士フイルム株式会社 圧電素子の製造方法
JP2009088522A (ja) * 2007-09-28 2009-04-23 Hynix Semiconductor Inc 半導体装置のリセスゲート製造方法
KR100915085B1 (ko) * 2007-10-29 2009-09-07 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US7985633B2 (en) * 2007-10-30 2011-07-26 International Business Machines Corporation Embedded DRAM integrated circuits with extremely thin silicon-on-insulator pass transistors
US7795097B2 (en) 2007-11-20 2010-09-14 Texas Instruments Incorporated Semiconductor device manufactured by removing sidewalls during replacement gate integration scheme
US7767579B2 (en) * 2007-12-12 2010-08-03 International Business Machines Corporation Protection of SiGe during etch and clean operations
CN101459116B (zh) 2007-12-13 2010-06-09 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
US20090166625A1 (en) * 2007-12-28 2009-07-02 United Microelectronics Corp. Mos device structure
US8189376B2 (en) * 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
CN101960570A (zh) 2008-02-26 2011-01-26 Nxp股份有限公司 制造半导体器件的方法和半导体器件
US8003466B2 (en) 2008-04-08 2011-08-23 Advanced Micro Devices, Inc. Method of forming multiple fins for a semiconductor device
JP5554701B2 (ja) 2008-05-29 2014-07-23 パナソニック株式会社 半導体装置
DE102008030864B4 (de) 2008-06-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
US8000240B2 (en) * 2008-07-07 2011-08-16 Verizon Patent And Licensing Inc. Method and system for providing auto-bandwidth adjustment
KR101113794B1 (ko) * 2008-08-04 2012-02-27 주식회사 하이닉스반도체 반도체 장치 제조 방법
US7923321B2 (en) 2008-11-03 2011-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for gap filling in a gate last process
US8247285B2 (en) 2008-12-22 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. N-FET with a highly doped source/drain and strain booster
US8361871B2 (en) * 2008-12-24 2013-01-29 Intel Corporation Trigate static random-access memory with independent source and drain engineering, and devices made therefrom
US8120063B2 (en) 2008-12-29 2012-02-21 Intel Corporation Modulation-doped multi-gate devices
CA2659912C (en) 2009-03-24 2012-04-24 Sarah Mary Brunet Nasal prong protector
US8236658B2 (en) 2009-06-03 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming a transistor with a strained channel
US8759943B2 (en) * 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8043920B2 (en) 2009-09-17 2011-10-25 International Business Machines Corporation finFETS and methods of making same
US7993999B2 (en) 2009-11-09 2011-08-09 International Business Machines Corporation High-K/metal gate CMOS finFET with improved pFET threshold voltage
US8114761B2 (en) 2009-11-30 2012-02-14 Applied Materials, Inc. Method for doping non-planar transistors
US8785286B2 (en) 2010-02-09 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for FinFET doping
US8088685B2 (en) 2010-02-09 2012-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of bottom-up metal film deposition
US20110256682A1 (en) 2010-04-15 2011-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple Deposition, Multiple Treatment Dielectric Layer For A Semiconductor Device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050170593A1 (en) * 2004-02-02 2005-08-04 Hee-Soo Kang Method for forming a FinFET by a damascene process
US20060214212A1 (en) * 2005-03-23 2006-09-28 Renesas Technology Corp. Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US11158725B2 (en) 2021-10-26
US20110068405A1 (en) 2011-03-24
TW201112421A (en) 2011-04-01
US10355108B2 (en) 2019-07-16
JP5356344B2 (ja) 2013-12-04
CN102034868B (zh) 2013-11-06
KR20110033039A (ko) 2011-03-30
CN102034868A (zh) 2011-04-27
TWI517384B (zh) 2016-01-11
US20190341473A1 (en) 2019-11-07
JP2011071520A (ja) 2011-04-07
US20170117388A1 (en) 2017-04-27
US9484462B2 (en) 2016-11-01

Similar Documents

Publication Publication Date Title
KR101295425B1 (ko) 핀 전계 효과 트랜지스터
US11133387B2 (en) FinFETs having dielectric punch-through stoppers
US9343551B2 (en) Methods for manufacturing a fin structure of semiconductor device
KR101319719B1 (ko) Fin 프로파일 구조물 및 그 제조 방법
CN104008994B (zh) 半导体装置的制造方法
US20160163700A1 (en) Fin Deformation Modulation
KR20140101259A (ko) 감소된 기생 캐패시턴스를 갖는 fⅰnfet 및 그 형성방법
US20170200810A1 (en) Fin field-effect transistor and fabrication method thereof
US20170012131A1 (en) Finfet structure
KR20160088220A (ko) 반도체 소자 및 그 제조 방법
TWI710030B (zh) 半導體元件及半導體元件的製造方法
US9613956B1 (en) Self-aligned punchthrough stop doping in bulk finFET by reflowing doped oxide
CN104332410A (zh) 一种鳍式场效应晶体管的制造方法
US10832965B2 (en) Fin reveal forming STI regions having convex shape between fins
US10424482B2 (en) Methods and structures for forming a tight pitch structure
US7989300B2 (en) Method of manufacturing semiconductor device
JP2007519217A (ja) 半導体デバイスおよびその製造方法
CN104362097A (zh) 一种鳍式场效应晶体管的制造方法
CN115706140A (zh) 鳍的制备方法、鳍式场效应晶体管及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170726

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180727

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190725

Year of fee payment: 7