JP5056011B2 - 半導体装置及びその製造方法、ＦｉｎＦＥＴの製造方法 - Google Patents

半導体装置及びその製造方法、ＦｉｎＦＥＴの製造方法 Download PDF

Info

Publication number
JP5056011B2
JP5056011B2 JP2006514479A JP2006514479A JP5056011B2 JP 5056011 B2 JP5056011 B2 JP 5056011B2 JP 2006514479 A JP2006514479 A JP 2006514479A JP 2006514479 A JP2006514479 A JP 2006514479A JP 5056011 B2 JP5056011 B2 JP 5056011B2
Authority
JP
Japan
Prior art keywords
fin
layer
finfet
gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006514479A
Other languages
English (en)
Other versions
JPWO2005122276A1 (ja
Inventor
充 成廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006514479A priority Critical patent/JP5056011B2/ja
Publication of JPWO2005122276A1 publication Critical patent/JPWO2005122276A1/ja
Application granted granted Critical
Publication of JP5056011B2 publication Critical patent/JP5056011B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に歪みによって移動度が向上する半導体装置及びその製造方法に関する。
近年、比例縮小則（スケーリング則）にそって集積回路の微細化を進めていくことの困難さが顕在化するようになってきた。その１つの原因は、集積回路の基本素子であるＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の短チャネル効果の抑制が難しくなってきたことにある。この問題の解決方法として、ダブルゲート構造のＦＥＴが提案されている（非特許文献１：応用物理，応用物理学会，２００３年，第７２巻，第９号，第１１３６−１１４２頁）。ダブルゲート構造のＦＥＴには、非特許文献１に記載されているように、ソース電極、ドレイン電極、２つのゲート電極の配置方法により、３つの構造が考えられるが、なかでも、ＦｉｎＦＥＴ（Ｆｉｎ型チャネルＦＥＴ）は、既存の集積回路プロセスを適用することが容易であることから実現の可能性が高いと考えられている。
図２９に、非特許文献１に記載されているような一般的なＦｉｎＦＥＴの模式図を示す。ＦｉｎＦＥＴは、Ｓｉ基板１、埋め込み酸化膜２上のＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）層に作製される。ＳＯＩ層には、ソース電極３のパッドとドレイン電極４のパッドが設けられ、それらはフィン５で接続されている。フィン５の上面で、ゲート電極６の下には、ハードマスク９が設けられ、フィン５の側面とゲート電極６の間には、ゲート絶縁膜７が形成される。このような構造を形成することにより、チャネルはフィン５の両側の側面に形成され、ダブルゲート構造が実現される。なお、このようなＦｉｎＦＥＴは、ダブルゲート型のＦｉｎＦＥＴと呼ばれる。
なお、ＦｉｎＦＥＴには、ダブルゲート型のＦｉｎＦＥＴだけではなく、図３０に示すように、フィン５の上側もチャネルとしたトリプルゲート型のＦｉｎＦＥＴも知られている（非特許文献２：２００３シンポジウム・オン・ＶＬＳＩテクノロジー・ダイジェスト・オブ・テクニカル・ペーパーズ，２００３年，第１３３−１３４頁）。トリプルゲート型のＦｉｎＦＥＴでは、フィン５の上側でゲート電極６の下側に、ハードマスク９でなく、ゲート絶縁膜７が形成されている点がダブルゲート型のＦｉｎＦＥＴと異なる。
一方、既存のバルクＭＯＳデバイスでは、電源電圧を低下させていく中でオン電流を向上させることを目的に、チャネル移動度を向上させチャネル速度を高めるために、歪みＳｉ技術が研究されている。この技術では、チャネル部分のＳｉにストレスを加え、Ｓｉの格子間隔を変化させることで、Ｓｉのバンド構造を変調する。この結果、Ｓｉの伝導帯では、縮退が解け、有効質量の軽い２重縮退バレーの電子占有率が増すことや２重縮退バレーと４重縮退バレーの間のバンド間散乱が抑制されることで移動度が向上する。価電子帯では、縮退が解け、軽い正孔バンドと重い正孔バンドの間のバンド間散乱の抑制や有効質量の減少によって、移動度が向上すると考えられている。
歪みＳｉ技術には、チャネルＳｉへの歪みの与え方で大別し、２つの方法がある。
第１の方法は、Ｓｉ層を緩和ＳｉＧｅ層上にエピタキシャル成長させるものである（非特許文献３；応用物理，応用物理学会，第７２巻第３号，２００３年，第２２０−２９０頁の図１）。図３１に示すように、まずＳｉ基板１の上に、傾斜型ＳｉＧｅバッファ１７、格子緩和ＳｉＧｅ１８が順に形成される。傾斜型ＳｉＧｅバッファ１７では、ＳｉＧｅ中のＧｅの組成比ｘが、基板上面にむかい、０％からｘ％まで（ｘは通常１０から３０、４０程度）高められる。格子緩和ＳｉＧｅ１８では、ＳｉＧｅ中のＧｅの組成比ｘは高いままで、ＳｉＧｅを成長させ、格子緩和させる。Ｇｅの格子定数は、Ｓｉの格子定数よりも大きいため、格子緩和したＳｉＧｅは、Ｓｉの格子定数よりも大きな格子定数をもつ。したがって、格子緩和ＳｉＧｅ１８の上に、格子整合するように成長させたＳｉ層は、バルクＳｉより大きな格子定数を持ち、歪みＳｉ１９となる。このような歪みＳｉ層を用いて図３１のようにＭＯＳ型ＦＥＴを作製すると、チャネルに導入された歪みにより移動度が向上する。
また、図３２に示すように、埋め込み酸化膜２上に、格子緩和ＳｉＧｅ１８を設け、ＳＧＯＩ（ＳｉＧｅ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造とし、その上にＳｉ層を成長させ、歪みＳｉ１９とする方法もある（非特許文献３の図３）。
これまで報告されている（１００）面の実験結果では、基板のＧｅ濃度ｘ＝２５％（およそ歪み１％に相当）で、電子の場合６０−８０％程度、ホールの場合２０−５０％程度、移動度が向上している（非特許文献３の図２）。
しかし、チャネルＳｉ層に歪みを与える緩和ＳｉＧｅ層には転移や欠陥が多く、チャネルＳｉ層に転移や欠陥も伝播させてしまうため、チャネルＳｉ層に転移や欠陥が発生しやすい問題がある。このため、第１の方法を用いると単体のＭＯＳトランジスタは動作するが、集積回路を動作させるのは難しい。また仮に動作しても、歩留まりを確保するのが困難である。
第２の方法は、プロセス歪みを利用するものである。プロセス歪みとしては、キャップ層やＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）などによってもたらされる歪みが利用される（非特許文献４：インターナショナル・エレクトロン・デバイス・ミーティング・テクニカル・ダイジェスト，２００１年，第４３３−４３６頁）。例えば図３３に示すように、窒化膜をキャップ層２０として用い、窒化膜の張力を利用して、チャネルのＳｉに歪みを加えるものである。
しかし、第２の方法では、チャネルに直接歪みを与えにくく、歪み量の制御が難しい問題がある。この原因は、歪みをもたらすキャップ層やＳＴＩが、チャネル領域から距離的に遠く、他の物質を介してチャネル領域に歪みを与える構造となっているためである。
本発明は、新規な構造により歪みを導入してキャリアの移動度を高めた半導体装置を提供することを目的とする。さらに、転移や欠陥の発生が少なくかつ歪み量が制御された半導体装置を提供することを目的とする。またそのような半導体装置の製造方法を提供することを目的とする。
本発明は以下の事項に関する。
１． 半導体で形成された撓んだ梁の中を電流が流れることを特徴とする半導体装置。
２． 前記梁は両端が固定された両持ち梁構造であって、梁方向に引っ張り歪みが与えられていることを特徴とする上記１記載の半導体装置。
３． 前記梁をＦＥＴのチャネル領域として使用することを特徴とする上記１または２記載の半導体装置。
４． 前記ＦＥＴはＦｉｎＦＥＴであって、前記梁の少なくとも側面部をチャネル領域として使用することを特徴とする上記３記載の半導体装置。
５． 前記ＦＥＴはプレーナー型ＦＥＴであって、前記梁の上面部をチャネル領域として使用することを特徴とする上記３記載の半導体装置。
６． 前記梁は、梁の下部に設けられた空隙の底に梁中央部が付着していることを特徴とする上記２〜５のいずれかに記載の半導体装置。
７． 前記梁の歪みが、撓む前の梁の長さと、梁の下部に設けられた前記空隙の深さとによって制御されている上記６記載の半導体装置。
８． 複数のＦｉｎＦＥＴを有する半導体装置であって、
撓む前の梁の長さおよび梁の下部に設けられた前記空隙の深さの少なくとも一方が異なっていることで異なる歪みが導入されている少なくとも２種のＦｉｎＦＥＴを有する上記７記載の半導体装置。
９． 半導体で形成された撓んだ梁の中を電流が流れる半導体装置の製造方法であって、半導体で形成された両持ち梁構造の真っ直ぐな梁を、その下部に空隙を作ることで形成する工程と、この空隙に液体を満たす工程と、この液体を乾燥して梁の中央を前記空隙の底部に付着させて撓んだ梁を形成する工程とを有することを特徴とする半導体装置の製造方法。
１０． 前記液体が水または水銀であることを特徴とする上記９記載の半導体装置の製造方法。
１１． 前記の両持ち梁構造の真っ直ぐな梁を形成する工程に先立ち、前記梁を構成する半導体からなる第１の層と、第１の層の下にあって第１の層とはエッチング速度の異なる材料からなる第２の層を有する基板を用意する工程を有し、前記の両持ち梁構造の真っ直ぐな梁を形成する工程が、第２の層の少なくとも一部をエッチングして除去して、第１の層の下部の一部に空隙を形成する工程であることを特徴とする上記９または１０記載の半導体装置の製造方法。
１２． 基板上に埋め込み絶縁膜と半導体層が積層されたＳＯＩ基板を用意する工程と、前記半導体層をパターニングして、所定幅を有するＦｉｎを形成する工程と、このＦｉｎ下の前記埋め込み絶縁膜をエッチングして、このＦｉｎの下部に空隙を形成して真っ直ぐな梁とする工程と、この空隙に液体を満たす工程と、この液体を乾燥しＦｉｎを空隙の底部に付着させて撓ませる工程とを有することを特徴とするＦｉｎＦＥＴの製造方法。
本発明では、半導体層に歪みを与えるのに、撓みを利用するものである。特に両持ち梁構造から梁を撓ませると、撓み量に従って梁に歪みが導入される。このような構造では、従来のような格子定数の異なる半導体層の積層に基づいて歪みを導入する方法とは異なるため、下層の半導体層に基づく転移や欠陥の発生がない。そのため信頼性が向上し、生産時の歩留まりがよく、高速動作が可能な半導体装置を提供することができる。また、キャップ層などで歪みを与える場合とは異なり、歪みを撓みにより直接的に制御できる構造であるために、半導体装置の設計が容易になる利点がある。
また本発明の製造方法の１態様では、梁に撓みを与える際に、液体の表面張力によるスティッキング現象（付着現象）を利用するので、転移や欠陥が発生しにくく、信頼性および歩留まりがよい。また、撓みにより歪みの制御を容易に行うことができるために半導体装置の設計が容易になる利点がある。
第１の実施形態を示す図である（ダブルゲート型のＦｉｎＦＥＴ）。 第１の実施形態を示す図である（トリプルゲート型のＦｉｎＦＥＴ）。 第１の実施形態の、製造途中の構造を示す工程図である（フィンと電極パッド形成後）。 第１の実施形態の、製造途中の構造を示す工程図である（埋め込み酸化膜エッチング後）。 第１の実施形態の、製造途中の構造を示す工程図である（液体に浸している状態）。 第１の実施形態の、製造途中の構造を示す工程図である（液体を乾燥させた後）。 第１の実施形態の、製造途中の構造を示す工程図である（フィン下の空間を絶縁膜で埋めた後）。 第１の実施形態の、製造途中の構造を示す工程図である（ゲート電極下以外のゲート絶縁膜除去後）。 第１の実施形態の、製造途中の構造を示す工程図である（エクステンションのイオン注入後）。 第１の実施形態の、製造途中の構造を示す工程図である（サイドウォール形成後）。 第２の実施形態を示す図である（ダブルゲート型のＦｉｎＦＥＴ）。 第２の実施形態を示す図である（トリプルゲート型のＦｉｎＦＥＴ）。 第２の実施形態の、製造途中の構造を示す工程図である（ゲート電極下以外のゲート絶縁膜除去後）。 第２の実施形態の、製造途中の構造を示す工程図である（エクステンションのイオン注入後）。 第２の実施形態の、製造途中の構造を示す工程図である（サイドウォール形成後）。 第３の実施形態を示す図である（ダブルゲート型のＦｉｎＦＥＴ）。 第３の実施形態を示す図である（トリプルゲート型のＦｉｎＦＥＴ）。 第３の実施形態の、製造途中の構造を示す工程図である（フィン形成後）。 第３の実施形態の、製造途中の構造を示す工程図である（ＣＭＰ後）。 第３の実施形態の、製造途中の構造を示す工程図である（電極パッド形成後）。 第４の実施形態を示す上面図である。 第４の実施形態を示す上面図である。 第５の実施形態を示す図である（トリプルゲート型のＦｉｎＦＥＴ、スリットコンタクト採用）。 第５の実施形態を示す図である。（トリプルゲート型のＦｉｎＦＥＴ）。 第６の実施形態を示す図である（プレーナー型ＭＯＳＦＥＴ）。 第６の実施形態の製造プロセスの前半を表す図である。 第６の実施形態の製造プロセスの中盤を表す図である。 第６の実施形態の製造プロセスの後半を表す図である。 従来型のダブルゲート型のＦｉｎＦＥＴの素子構造を示す図である。 従来型のトリプルゲート型のＦｉｎＦＥＴの素子構造を示す図である。 従来型の歪みＳｉ ＭＯＳＦＥＴの素子構造を示す断面図である。 従来型の歪みＳＯＩ ＭＯＳＦＥＴの素子構造を示す図である。 キャップ層によって歪みを与える、従来型のＭＯＳＦＥＴの素子構造を示す断面図である。 本発明の梁構造を説明するための図である。
本発明の半導体装置は、撓んだ梁の中をキャリア（電子および／またはホール）が移動するように、即ち電流が流れるように構成される。撓んだ梁には歪みが導入されており、その中を移動するキャリアの移動度が向上するために高速動作が可能な半導体装置となる。従って、撓んだ梁の中を電子および／またはホールが移動し、その移動速度がデバイス性能に関わるようなものであれば、種々のデバイスに応用することができる。代表的には、ＦＥＴ（電界効果型トランジスタ）において、撓んだ梁をチャネル領域として用いる態様が挙げられる。
また、特に撓んだ梁が両持ち梁を撓ませた構造であると、梁を構成する半導体層に引張り歪みを確実に導入することができる。両持ち梁とは両端が固定された梁であり、両持ち梁を撓ませると、梁方向に引張り歪みが導入される。
本発明の梁構造を図３４を用いて説明する。図３４（ａ）に、撓みが生じる前の梁を示す。梁３１ａは梁の長さがＬで、固定部材３４によって固定端３２、３３において固定され、梁が浮いた状態にある。ここで梁３１ａの形状は、幅方向（図では紙面奥行き方向）は、後述するように、デバイスの構造に合わせて適宜変更され、梁の高さに比べて梁の幅が短いものから、高さに比べて梁の幅が非常に大きい平板状のものまで含まれる。材料は、半導体、特に単結晶半導体である。後述する具体例では、Ｓｉを例にとって説明するが、特にＳｉに限られず、歪みを導入することでキャリア移動度が向上するような半導体（例えばＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、ＧａＡｓ等）であればどのようなものでも適用可能である。梁３１ａの両端を固定する固定部材は、半導体または絶縁体等の半導体装置で使用可能な材料で適宜形成することができる。
本発明の撓んだ梁は、図３４（ａ）の真っ直ぐな梁３１ａが、図３４（ｂ）に示すように撓みが生じた状態の構造である。撓んだ梁３１は、真っ直ぐな梁３１ａと比較すると、梁全体が伸長しているために梁方向の結晶格子間隔が広がって半導体層に引張歪みが導入される。半導体層に導入される歪み量は、伸長の割合により決定される。
図３４（ｂ）に示すように、梁中央部での撓み量をｄとして、簡単のために撓んだ梁の部分が半径Ｒ（＞＞梁の高さｈ）の円弧形状となっていると仮定して、当初の梁の長さＬと撓み量ｄから撓んで伸長した梁の長さ、および導入される歪みを見積もると次のようになる。
Ｒ＝ｄ／２＋Ｌ２／８／ｄ
撓んだ梁の長さ＝２Ｒｔａｎ−１（Ｌ／２／（Ｒ−ｄ））
このモデルに基づくと、例えば歪み１％を実現するには、Ｌ＝３２０ｎｍ、ｄ＝２０ｎｍとすればよく、歪み０．５％を実現するには、Ｌ＝４６０ｎｍ、ｄ＝２０ｎｍとすればよい。
本発明の半導体装置においては、撓んだ梁は、少しでも撓んでいればそれだけ歪み導入に効果があるが、例えば歪みが０．１％以上、好ましくは０．２％以上、さらに好ましくは０．５％以上となるように撓みを生じさせることが好ましい。また、与えられる歪みの上限は、半導体層が弾性破壊をおこすまでの歪みであり、そのような範囲で撓みを生じさせればよい。歪み量として、梁の断面形状にも依存するが、例えば５％以下、特に３％以下、さらに２％以下の範囲であれば弾性破壊が生じにくいので好ましい。
このような歪み量は、正確には撓んだ梁の長さと、真っ直ぐな状態の梁の長さＬとの差から求められるが、上記モデルに従って、所定のひずみが得られるようにＬとｄの比を定めることができる。
撓んだ梁をＦＥＴのチャネル領域をとして使用する場合には、ＦＥＴは、ＦｉｎＦＥＴ、プレーナー型ＦＥＴのいずれでも良い。ＦｉｎＦＥＴである場合は、特に限定されるものではないが、梁の幅（即ちフィン幅）は５〜１００ｎｍ程度であり、梁の高さｈ（即ちフィンの高さ）は１０〜２００ｎｍである。真っ直ぐな状態の梁長さＬおよび中央の撓みｄの絶対値は、梁の高さｈも考慮して決められるが、Ｌとしては１０ｎｍ以上であり、好ましくは５０ｎｍ以上、さらに好ましくは１００ｎｍ以上であり、Ｌがあまりに大きくても必要な歪みを与えるためのｄが大きくなるので通常１００，０００ｎｍ以下、好ましくは１０，０００ｎｍ以下である。ｄは０より大きく、好ましくは１ｎｍ以上、さらに好ましくは５ｎｍ以上であり、プロセス上の問題から通常は１０，０００ｎｍ以下、好ましくは１，０００ｎｍ以下、さらに好ましくは１００ｎｍ以下である。このような範囲内で、所定の歪み量が得られるように、Ｌとｄが決められる。
また、ＦＥＴがプレーナー型のＦＥＴである場合は、梁は上面に素子を形成できるだけの大きさが必要であり、梁の幅は５０ｎｍ以上、好ましくは１００ｎｍ以上である。梁の幅があまり大き過ぎると梁下に空隙を設けることが難しくなりがちであるので、通常は１０，０００ｎｍ以下、好ましくは１，０００ｎｍ以下である。梁の高さｈ（厚さ）は例えば１０〜２００ｎｍである。また、ＬとｄはＦｉｎＦＥＴの場合とほぼ同様に決めることができる。
次に、本発明の製造方法を説明する。
梁を撓ませる方法としては、真っ直ぐな梁を形成した後、梁と梁下部の空隙を液体で満たし、その液体を乾燥させる方法が好ましい。図３４（ａ）に示すように、真っ直ぐな梁３１ａを形成した後、梁下部の空隙３５を液体で満たし、その液体を乾燥させていく際に、液体の表面張力により、梁構造の梁の部分が空隙３５の底部（基板側）に引っ張られてたわむ。さらに、この力が、梁構造の復元力を上回る場合には、梁は撓んだ状態のまま、空隙の底部に付着し離れられなくなる。
ここで使用する液体としては、有機溶媒、水、水銀等が挙げられるが、表面張力が大きく撓みを生じさせやすい点で、水、水銀が好ましい。
なお、本発明での乾燥は、液体として表面張力を保った状態で乾燥していく乾燥が好ましく、物質の状態図において気液平衡曲線を通過するような乾燥工程が挙げられる。このような乾燥方法であればどのような方法でもよく、スピン乾燥させてもよいし、ドライ窒素を吹き付けてもよいし、ウェハを加熱してもよいし、減圧乾燥してもよい。超臨界状態を経由する超臨界乾燥、および凍結乾燥のような、物質の状態図において気液平衡曲線を通過しない乾燥工程は好ましくない。物質の状態図において気液平衡曲線を通過しない液体の乾燥方法では、液体の表面張力が働かず梁構造の梁がたわまないからである。
次に、本発明の具体的態様を説明する。
＜第１の実施形態＞
［構造］
図１、図２に、本発明の第１の実施形態としての半導体装置の構造模式図を示す。図１（ａ）は上面図、図１（ｂ）、（ｃ）および（ｄ）は、図１（ａ）のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線にそれぞれ沿った断面図である。また、図２（ａ）は上面図、図２（ｂ）、（ｃ）および（ｄ）は、図２（ａ）のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線にそれぞれ沿った断面図である。図１は、ダブルゲート型のＦｉｎＦＥＴであり、シリサイド形成前の状態を示している。また図２は、トリプルゲート型のＦｉｎＦＥＴであり、シリサイド形成前の状態を示している。
第１の実施形態の半導体装置は、図１（ｄ）、図２（ｄ）に示されているように、フィン５が撓んだ梁構造であり、中央部が基板に（埋め込み酸化膜２に）付着したＦｉｎＦＥＴである。
両端のソース電極３のパッドとドレイン電極４のパッドは、従来型のＦｉｎＦＥＴと同様に基板に（埋め込み酸化膜２に）固定されている。また、フィン５が撓んで基板（埋め込み酸化膜２）に付着する状態をつくるために、フィン５の下の埋め込み酸化膜２が掘り下げられている。ソース電極３のパッド近傍でフィン５の下とドレイン電極４のパッド近傍でフィン５の下に、従来型ＦｉｎＦＥＴでは生じない空間ができるが、この部分はフィン下の絶縁膜１５で埋められている。
後述するように、フィン５は、もともと従来型のＦｉｎＦＥＴと同様な形状に作製された後に、基板に（埋め込み酸化膜２に）付着させてそのまま固定されることで撓んだ形状となる。微視的に見ると、フィン５を構成するＳｉの格子間隔は、フィン５がたわむことでＣ−Ｃ’方向にのばされ、フィン５の部分が歪みＳｉとなっている。これによりキャリアの移動度が向上するので、フィン５をＦｉｎＦＥＴのチャネルとして利用している。
ＦｉｎＦＥＴであるため、その基本的な構成は従来型のＦｉｎＦＥＴ（ダブルゲート型は図２９、トリプルゲート型は図３０）と同じである。図１の場合も図２の場合も、ＦｉｎＦＥＴは、Ｓｉ基板１、埋め込み酸化膜２、ＳＯＩ層（ソース電極３、ドレイン電極４およびフィン５が形成されている層）を有するＳＯＩ基板に作製される。図１に示すダブルゲート型のＦｉｎＦＥＴでは、フィン５の上面にハードマスク９、両側の側面にゲート絶縁膜７が形成され、それらを囲むようにゲート電極６が設けられている。フィン上面には、厚いハードマスク９が形成されているために、フィンの上面はチャネルとして機能しない。一方、図２に示すトリプルゲート型のＦｉｎＦＥＴでは、フィン５の上面と両側面にゲート絶縁膜７が形成され、それらを囲むように、ゲート電極６が設けられている。このトリプルゲート型ではフィン上面にもチャネルが形成される。
ゲート電極６の脇には、サイドウォールが形成される。ソース電極３とドレイン電極４は、パッド部分も含めて、ｎ型のＦｉｎＦＥＴであればｎ型に、ｐ型のＦｉｎＦＥＴであればｐ型に、表面から埋め込み酸化膜２の界面もしくはフィンの下部までドーピングされ、深い電極となっている。ソース電極３とドレイン電極４は、同じドーピング型で接合深さの浅いエクステンションに接続されている。またエクステンションの近傍に、エクステンションとは導電型の異なるハローが形成される場合もある（不図示）。チャネル部分は、ｎ型のＦｉｎＦＥＴであればｐ型に、ｐ型のＦｉｎＦＥＴであればｎ型にドーピングするのが一般的であるが、ドーピングせずにｉ型で用いる場合もある。
［製法］
次に、図１〜図１０を参照して、第１の実施形態の製造方法を説明する。図３〜図１０では、トリプルゲート型のＦｉｎＦＥＴ（図２）の製造方法を説明するが、ダブルゲート型のＦｉｎＦＥＴ（図１）でも、一部を除き同じである。その違いについては後述する。
本実施形態の半導体装置を製造するには、従来と同様に、Ｓｉ基板１、埋め込み酸化膜２、ＳＯＩ層（ソース電極３、ドレイン電極４およびフィン５が形成される層）を有するＳＯＩ基板をベースにする。基板のＳＯＩ層の厚さは、後述のプロセスで行われる剥離工程や犠牲酸化で目減りする分を考慮して決定する。例えば、できあがりのフィン高さが４０ｎｍの場合、ＳＯＩ層の厚さが５０ｎｍのＳＯＩ基板を用いる。
最初にチャネル注入を次のように行う。まず、例えばウエット酸化で１６ｎｍのチャネル注入用の犠牲酸化膜をＳＯＩ層に形成する。その後リソグラフィーを行って、ｎ型ＦｉｎＦＥＴとなる領域に、ｐ型のドーパントをイオン注入する。例えば１価のボロンを加速エネルギー１２ｋｅＶ、ドーズ量８×１０１２ｃｍ−２でイオン注入する。ｐ型のドーパントのイオン注入後、レジストを剥離する。この後リソグラフィーを行って、ｐ型ＦｉｎＦＥＴとなる領域には、ｎ型のドーパントをイオン注入する。例えば１価のリンを加速エネルギー３３ｋｅＶ、ドーズ量３×１０１２ｃｍ−２でイオン注入する。ｎ型のドーパントのイオン注入後、レジストを剥離する。チャネル注入後、犠牲酸化膜を除去する。
次に、図３に示すように、リソグラフィーとドライエッチングを行って、ＳＯＩ層にソース電極３のパッド、ドレイン電極４のパッド、フィン５のパターンを形成する。エッチング後、レジストを剥離する。
次に、図４に示すように、Ｓｉとエッチングの選択比が大きい条件で、埋め込み酸化膜２を等方的にエッチングする。例えば、フッ酸を用いたエッチング法が挙げられる。この際、パターンの下のアンダーカットが進むが、フィン５は、その幅が細いため、フィン下に空隙ができて空中に浮いた状態（図４（ｃ）、（ｄ））となり、梁構造が形成される。一方、ソース電極３のパッドとドレイン電極４のパッド部分は、そのサイズが大きいため、下部にアンダーカットがはいるものの、基板（埋め込み酸化膜２）に固定されたままである。言い換えれば、アンダーカットによるエッチング量を、フィン５の幅の半分以上とすることで、フィン５を空中に浮かせ、梁構造を作製することができる。このとき、梁の長さがＬであり、梁下部の空隙の深さはｄである。
その後、図５に示すように、梁構造となったフィン５を、液体１３に浸す。液体１３として例えば水を使用するのであれば、図４でフッ酸によるエッチングを行った後、フッ酸がウェハ上にのった状態でそのまま水につけ、ウェハ上の液体が十分水になるように置換する。
そして、液体１３を乾燥させる（図６）。このとき、フィン５は、液体の表面張力により基板下部方向に引っ張られ、この力が、フィン５の復元力を上回る場合には、フィン５は撓んだ状態のまま基板（埋め込み酸化膜２）に付着する。液体が完全になくなっても、基板表面の付着力により、撓んだフィン５は、もとの状態にもどることはない。
このような現象は、スティッキング現象（付着現象）と呼ばれ、マイクロマシンの分野では、広く知られた現象である（例えば、江刺 正喜 監修、「マイクロマシン−異種要素を集積化した小型で高度な働きをするシステム」，産業技術サービスセンター，２００２年２月１８日，第２２１−２３０頁，坂田 二郎「第３節 スティッキング対策」）。ただし、マイクロマシンの分野では、本来可動すべき部分が一度基板に付着し固定されてしまうと、機械としての意味をなさないので、スティッキング現象（付着現象）は、通常問題となる現象であり、これを回避するための処理がなされる。
本発明の製造方法では、このスティッキング現象（付着現象）を積極的に用いて、フィンを撓ませる。微視的に見ると、Ｃ−Ｃ’方向のＳｉの格子間隔は広がり、歪みＳｉとなる。このようにして作製された歪みＳｉをＦＥＴのチャネル等に用いる点が本発明の最大の特徴である。
乾燥方法としては、前述のとおり、スピン乾燥、ドライ窒素の吹き付け、ウェハ加熱、減圧乾燥等の、物質の状態図において、気液平衡曲線を通過するような乾燥方法であればどのような方法でもよい。
液体１３として水の例をあげたが、より簡単に撓ませるために、水より表面張力が大きい液体を用いることも考えられる。しかし、そのような液体は水銀しかなく、安全面を考えると、使用する場合には細心の注意が払われるべきである。
フィン５に歪みを加えた後は、フィン５下の空間を絶縁膜１５で埋める（図７）。例えば、薄い酸化膜２ｎｍを形成し（不図示）、Ｓｉ３Ｎ４を６０ｎｍ堆積させる。このときＳｉ３Ｎ４の堆積には、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用い、フィン下まで絶縁膜が充填されるようにする。この後、Ｓｉ３Ｎ４をエッチバックする。エッチバックして、フィン５下以外のＳｉ３Ｎ４が除去された段階でエッチバックをとめ、フィン５の上面、両側面の酸化膜を除去する。フィン５下の絶縁膜としては、単層のＳｉＯ２や単層のＳｉ３Ｎ４を用いることも可能である。
その後、ゲート絶縁膜７として、例えば１．８ｎｍの酸化膜を形成する。ゲート絶縁膜７としては、酸化膜や酸窒化膜の他に、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＺｒＯＮ、ＨｆＯＮ、ＨｆＡｌＯＮ、ＨｆＳｉＯＮなどのいわゆるＨｉｇｈ−ｋ膜などを使用してもよい。ゲート絶縁膜７を形成後は、ゲート電極材料を（例えばポリＳｉを１００ｎｍ）堆積させ、リソグラフィーとエッチングを行って、ゲート電極６を形成する。ゲート電極材料としては、ポリＳｉやポリＳｉＧｅの他に、ＴａＮ、ＴｉＮ、Ｗ、ＷＮなどの金属、ポリＳｉを完全にシリサイド化したＮｉＳｉなどを使用することも可能である。また金属の積層ゲートやポリＳｉと金属を積層したゲートのように、このような材料を複数組み合わせて積層化したゲート構造も可能である。ゲート電極６の形成後は、レジストを剥離し、次いでゲート電極６の下以外のゲート絶縁膜７を除去する（図８）。
この後、図９に示すように、エクステンション注入を行ってＦｉｎの側面および上面にエクステンション領域１０を形成する。エクステンション注入を行うには、リソグラフィーを行って、ｎ型ＦｉｎＦＥＴとなる領域に、ｎ型のドーパントをイオン注入する。例えば１価のヒ素を加速エネルギー２．５ｋｅＶ、ドーズ量５×１０１４ｃｍ−２でイオン注入する。このとき、フィン５の両側の側面にそれぞれ注入されるように、イオン注入は４５°の角度で２回行う。ｎ型のドーパントのイオン注入後は、レジストを剥離する。この後、リソグラフィーを行って、ｐ型ＦｉｎＦＥＴとなる領域に、ｐ型のドーパントをイオン注入する。例えば１価のＢＦ２を加速エネルギー３．５ｋｅＶ、ドーズ量６×１０１４ｃｍ−２でイオン注入する。同様に、フィン５の両側の側面にそれぞれ注入されるように、イオン注入は４５°の角度で２回行う。ｐ型のドーパントのイオン注入後は、レジストを剥離する。
この後、まずサイドウォール絶縁膜となる材料、例えばＳｉ３Ｎ４を５０ｎｍ堆積させた後、エッチバックしてサイドウォール絶縁膜８を形成する（図１０）。サイドウォール絶縁膜としては、ＳｉＯ２なども可能であり、下層１０ｎｍのＳｉＯ２、上層５０ｎｍのＳｉ３Ｎ４のように複数の層を堆積させエッチバックすることにより、多層構造のサイドウォールを形成することも可能である。
次にイオン注入を行って深い電極（ソース電極、ドレイン電極）を形成する。このためにはまず、リソグラフィーを行ってｎ型ＦｉｎＦＥＴとなる領域に、ｎ型のドーパントをイオン注入する。例えば１価のヒ素を加速エネルギー８ｋｅＶ、ドーズ量５×１０１４ｃｍ−２でイオン注入し、さらに１価のリンを加速エネルギー５ｋｅＶ、ドーズ量４×１０１５ｃｍ−２でイオン注入する。ｎ型のドーパントのイオン注入後は、レジストを剥離する。この後、リソグラフィーを行って、ｐ型ＦｉｎＦＥＴとなる領域に、ｐ型のドーパントをイオン注入する。例えば１価のボロンを加速エネルギー２ｋｅＶ、ドーズ量３×１０１５ｃｍ−２でイオン注入する。ｐ型のドーパントのイオン注入後は、レジストを剥離する。その後、活性化アニール（例えば１０５５℃で０秒のスパイクアニール）を行う。こうして図２の構造ができあがる。
さらにこの後、シリサイド工程を行う。例えばシリサイドとして、ＣｏＳｉ２を形成する。シリサイドとしては、この他にＮｉＳｉ、ＴｉＳｉ２、ＣｏＳｉ２、ＮｉＳｉ、ＰｔＳｉ、Ｐｄ２Ｓｉなどを用いることも可能である。最後に、層間絶縁膜を堆積させて、リソグラフィーとエッチングを行い、コンタクトホールを形成し、金属を埋め込んでコンタクトを形成する（不図示）。コンタクトに用いる金属としては、Ｗ、Ａｌ、ＴｉＮ、Ｔｉ等およびこれらの金属の積層膜が挙げられる。
なお、上記の説明では用いていないが、サイドウォール形成後（図１０の後）、Ｓｉの選択成長を行って、ソース電極３とドレイン電極４をせりあげ構造にしてもよい。例えば基板温度６４０℃で、Ｓｉ２Ｈ６を流量２４ｓｃｃｍで１０秒間、Ｃｌ２を流量１ｓｃｃｍで６０秒間流すサイクルを繰り返しながら、３０ｎｍ程度Ｓｉを選択成長させる。Ｓｉの選択成長後には、イオン注入を行って深い電極を形成する。
ダブルゲート型のＦｉｎＦＥＴ（図１）の場合は、チャネル注入を行い、犠牲酸化膜を除去したのち、基板上にハードマスク９を形成する。この後、リソグラフィーとドライエッチングを行って、リソグラフィーで形成されたソース電極３のパッド、ドレイン電極４のパッド、フィン５のパターンをハードマスク９に転写する。レジストを除去した後、ハードマスク９をマスクにして、ＳＯＩ層のエッチングを行う。その後のプロセスは、トリプルゲート型のＦｉｎＦＥＴの場合と同じである。ただし、ダブルゲート型のＦｉｎＦＥＴの場合、エクステンション注入を行っても、フィン５上面にハードマスク９が存在するため、フィン５の上面には、側面に接している部分を除いて、エクステンションが形成されない。
この実施形態において、歪み量は次のようにして制御される。図６に示すように、埋め込み酸化膜のエッチング深さをｄとし、撓みが生ずる前のフィンの長さＬとする。Ｌは、図３でのフィンの長さＬ’に、ソース電極のパッド下のアンダーカットの長さとドレイン電極のパッド下のアンダーカットの長さをたしたものとなっており（図４）、図４でのエッチングが等方的ならば、アンダーカットの長さは埋め込み酸化膜のエッチング深さｄに等しい。すなわちＬ＝Ｌ’＋２ｄである。フィン５の中央部分のみが埋め込み酸化膜２に付着していて、撓んだフィンの部分が半径Ｒ（＞＞フィンの高さｈ）の円周形状となっていると仮定すると、前述のように、Ｒ＝ｄ／２＋Ｌ２／８／ｄ、フィンの円周部分の長さは、２Ｒｔａｎ−１（Ｌ／２／（Ｒ−ｄ））で表され、歪み１％を実現するには、Ｌ＝３２０ｎｍ、ｄ＝２０ｎｍとすればよく、歪み０．５％を実現するには、Ｌ＝４６０ｎｍ、ｄ＝２０ｎｍとすればよい。このように、本発明では、梁の長さＬ（またはエッチング前のＬ’）とエッチング深さｄを制御することで、歪み量を容易に制御することができる。
＜第１の実施形態の変形例＞
本発明による方法では、集積回路を構成するＦｉｎＦＥＴ１つ１つについて、異なる歪みを与えることが可能である。例えば、あるＦｉｎＦＥＴに歪みを与えず、従来型のＦｉｎＦＥＴとして用いようとすれば、図３の工程後、図４の埋め込み酸化膜エッチングでエッチングされないように、このＦｉｎＦＥＴをマスクしておけばよい。また、歪み量は、上記の通り、Ｌとｄで制御できるので、ｄ一定の条件では、Ｌを各ＦｉｎＦＥＴで変えることで歪みを制御できる。またＬ一定の条件では、埋め込み酸化膜エッチングｄの量を各ＦｉｎＦＥＴで変える、すなわち埋め込み酸化膜エッチングを複数回行い、適宜ＦｉｎＦＥＴをマスクしてやることで、各ＦｉｎＦＥＴに異なる歪みを与えられる。また、これらの方法を組み合わせることも可能である。
例えば、（１００）ＳＯＩウェハを用い、＜１１０＞ノッチを下にして、Ｆｉｎが、Ｘ軸に平行になるように、トリプルゲート型ＦｉｎＦＥＴをレイアウトする。この場合、Ｆｉｎ上面は（１００）面、Ｆｉｎ側面は（１１０）面となる。一般に（１１０）面では、電子の移動度が低下しホールの移動度が上昇するため、Ｆｉｎ側面も（１００）面であるトリプルゲート型ＦｉｎＦＥＴに比べて、ｎ型ＦｉｎＦＥＴで得られるオン電流は低下し、ｐ型ＦｉｎＦＥＴで得られるオン電流は向上する。ここで、ｎ型ＦｉｎＦＥＴのみに本発明を適用し、ｐ型ＦｉｎＦＥＴは従来型のものとすると、歪みの効果により、電子の移動度が上昇するため、ｎ型ＦｉｎＦＥＴの電流低下分を十分に補償でき、結果的に、ｎ型ＦｉｎＦＥＴでも、ｐ型ＦｉｎＦＥＴでも、高性能な素子が実現できる。
また、本発明では、フィンの材料としてＳｉに制限されず、他の半導体材料を用いてもよい。例えば、欠陥のない薄膜のＳＧＯＩ基板を用いて、本発明の上記プロセスを行えば、チャネル材料がＳｉＧｅの歪みＦｉｎＦＥＴを実現することができる。
＜第２の実施形態＞
次に、本発明の第２の実施形態について図面を参照して説明する。
図１１、図１２は、本発明の半導体装置の第２の実施形態を模式的に示す図である。図１１（ａ）は上面図、図１１（ｂ）、（ｃ）および（ｄ）は、図１１（ａ）のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線にそれぞれ沿った断面図である。また、図１２（ａ）は上面図、図１２（ｂ）、（ｃ）および（ｄ）は、図１２（ａ）のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線にそれぞれ沿った断面図である。図１１は、ダブルゲート型のＦｉｎＦＥＴであり、シリサイド形成前の状態を示している。また図１２は、トリプルゲート型のＦｉｎＦＥＴであり、シリサイド形成前の状態を示している。
第２の実施形態は、第１の実施形態と製造方法が異なり、工程が短縮されている。この違いを反映して、その構造も一部が異なる。異なる点は、ゲート電極６の形状と、フィン５下の絶縁膜である。第２の実施形態のゲート電極６の形状は、ゲート絶縁膜７に接している部分の長さが、ゲートの上部の長さよりも小さい、いわゆるノッチ型のゲート形状をしている。このノッチ型のゲート形状を作製するエッチングを用いるため、フィン幅ｗは、ノッチ幅の２倍以下でなければならないという制約がある（理由については後述する）。またゲート電極材料も、ノッチ型ゲートが形成しやすい材料が好ましい（例えばポリＳｉがあげられる）。また、第２の実施形態では、フィン下の絶縁膜をサイドウォール絶縁膜８と同時に形成するので、フィン下の絶縁膜材料は、必然的にサイドウォール絶縁膜８と同じ材料になる。その他の部分の構造は、第１の実施形態と同じである。
次に、図３〜図６、図１２〜図１５を参照して、第２の実施の形態の製造方法を説明する。まず、トリプルゲート型のＦｉｎＦＥＴ（図１２）の製造方法を説明するが、ダブルゲート型のＦｉｎＦＥＴ（図１１）でも、一部を除き同じである。その違いについては後述する。
第２の実施形態においても、第１の実施形態と同じように、まずチャネル注入の一連の工程を行い、その後、第１の実施形態について図３から図６を用いて説明したように、ソース電極３のパッド、ドレイン電極４のパッドおよびフィン５のパターンを形成し（図３）、フィン５を梁構造に形成し（図４）、フィン下部の空隙を液体で満たし（図５）、液体を乾燥してフィン５を撓ませる（図６）。その後、第１の実施形態では、フィン５下の空間を絶縁膜で埋める工程（図７）を行ったが、第２の実施形態では、フィン５を撓ませた後、ゲート絶縁膜７を形成し、ゲート電極となる材料を堆積させる。このため、フィン下の空間にも、ゲート電極となる材料が入り込む。この後、リソグラフィーとゲートエッチングを行ってゲート電極を形成するが、この際、ノッチ型のゲート形状を作るようなエッチングを行う。
ノッチ型のゲート形状を作るようなエッチングは、例えば２００２年９月、ジャーナル・オブ・バキュームサイエンス・アンド・テクノロジーズ、第Ｂ２０巻、第５号、第２０２４−２０３１頁（Journal of Vacuum Science and Technology, P. 2024-2031, VOL.B20, NO.5, September/October, 2002）に示されている。まず、自然酸化膜をエッチングした後、まず側壁保護層を形成するような条件で異方的にエッチングを行い、ゲート電極層の１／３から半分程度までをエッチングする。次にエッチング条件を側壁保護層を形成せず異方的にエッチングが進むような条件に変更し、エッチングを続ける。ゲート絶縁膜に達する直前にエッチング条件を変更して、ゲート絶縁膜できちんとエッチングを止める。さらにその後、エッチング条件を変更して、側壁保護層が形成されていないゲート電極の下部を横方向にエッチングする。このような一連のエッチングを連続して行うことによりノッチ型のゲート形状を形成することができる。
基本的には、ガスやパワー、圧力を変更して順次エッチングを進めていくので、１つのチャンバーで連続的に行われる。例えば、ポリＳｉゲート電極層をエッチングする際には、自然酸化膜をエッチングするＣＦ４／Ａｒ系でエッチングした後、ＨＢｒ／Ｃｌ２系でＯ２を添加した条件で側壁保護層を形成しながら異方的にエッチングする。この後、ガス系をＣｌ２にＳＦ６を添加した条件に切り替え、側壁保護層を形成しない条件でゲート電極層のエッチングを続け、再びＨＢｒ／Ｃｌ２系でＯ２を添加した条件に切り替え、エッチングをゲート絶縁膜まで進行させる。その後、ＨＢｒにＯ２を添加した条件に切り替えて、側壁保護層が形成されていない、ゲート電極の下部を横方向にオーバーエッチングしていく。このように、エッチング条件を変更しながらエッチングを連続的に行うことで、ゲート下部が上部より小さいノッチ型のゲート形状が得られる。
ノッチ型のゲート形状を得るエッチングプロセスでは、ゲート電極材料のエッチングが埋め込み酸化膜２まで達した後、横方向にエッチングが進行する。このとき、ゲート絶縁膜７に接したゲート電極６の部分が小さくなるばかりではなく、横方向へのエッチングによって、フィン５下のゲート電極材料も同時にエッチングされ、除去される。
つまり、第２の実施形態では、ゲート電極形成前にフィン５下の空間を絶縁膜で埋めていないので、フィン下の空間に埋まったゲート電極材料を除去する必要がある。そのため、いったん通常形状のゲート電極を形成した後に、横方向にエッチングが進むようなエッチングを行わなければならない。このために、ノッチ型のゲート形状を得るエッチングプロセスを使用している。
第２の実施形態において、ノッチ幅（横方向にエッチングされる量）は、いくらでも大きくできるわけではなく、通常、片側１０ｎｍ〜３０ｎｍ程度なので、フィン幅ｗは、片側ノッチ幅の２倍以下に制限される（例えば、ノッチ幅２０ｎｍとすると、フィン幅を２５ｎｍ（＜２０ｎｍ×２）とする）。この条件が満たされない場合、フィン５下のゲート電極材料が除去されない。
ゲートエッチング後は、ゲート電極６下以外のゲート絶縁膜７を除去する（図１３）。この後、エクステンション注入を行い（図１４）、サイドウォールとなる絶縁膜を堆積させる。その後、エッチバックしてサイドウォールを形成する。このとき、本実施形態では、同時にフィン下の空間もサイドウォール絶縁膜で埋め込むことができる（図１５）。
この後のプロセスは第１の実施形態と同じである。すなわち、必要ならばＳｉの選択成長を行い、深い電極をつくるためにリソグラフィーを行ってイオン注入を行い、注入後、レジストを除去する。その後、活性化アニールを行う。こうして図１２の状態となる。さらにシリサイドを形成し、層間絶縁膜を堆積させ、リソグラフィーを行って、コンタクトホールを形成し、レジストを除去する。それから、コンタクトを形成する。
なお、ダブルゲート型のＦｉｎＦＥＴとトリプルゲート型のＦｉｎＦＥＴのプロセス上の違いは、第１の実施形態の場合と同じである。本実施形態に特有の違いはない。
以上述べてきてように、本実施形態では、第１の実施の形態に比べて、フィン下に絶縁膜を形成する工程（図７）の分だけ、工程が短縮される利点がある。
＜第３の実施形態＞
次に、本発明の第３の実施形態について図面を参照して説明する。
図１６、図１７は、本発明の半導体装置の第３の実施形態を模式的に示す図である。図１６（ａ）は上面図、図１６（ｂ）、（ｃ）および（ｄ）は、図１６（ａ）のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線にそれぞれ沿った断面図である。また、図１７（ａ）は上面図、図１７（ｂ）、（ｃ）および（ｄ）は、図１７（ａ）のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線にそれぞれ沿った断面図である。図１６は、ダブルゲート型のＦｉｎＦＥＴであり、シリサイド形成前の状態を示している。また図１７は、トリプルゲート型のＦｉｎＦＥＴであり、シリサイド形成前の状態を示している。
本発明の第３の実施形態は、第１の実施形態に比べて、ソース電極３のパッド、ドレイン電極４のパッドの形成方法が異なる。この違いを反映して、その構造も一部が異なる。構造上異なる点は、ソース電極３のパッド、ドレイン電極４のパッドがせりあげられている点である。その他の部分の構造は、第１の実施形態と同じである。
次に、図１８〜図２０を参照して、第３の実施の形態の製造方法を説明する。まず、トリプルゲート型のＦｉｎＦＥＴ（図１７）の製造方法を説明するが、ダブルゲート型のＦｉｎＦＥＴ（図１６）でも、一部を除き同じである。その違いについては後述する。
本実施形態でも、第１の実施形態と同様にまずチャネル注入の工程を行う。その後、図１８に示すように、リソグラフィーとドライエッチングを行って、ＳＯＩ層にフィン５のパターンのみを形成する。エッチング後、レジストを剥離する。ここで第１の実施形態、第２の実施形態と異なり、フィン５のパターンのみを形成するのは、そのパターンが単純なライン＆スペースであるので、そのピッチをリソグラフィーの極限まで小さくすることが可能だからである（例えば、電子線リソグラフィーの場合、ソース電極３のパッド、ドレイン電極４のパッドがフィン５の近傍に存在すると、このパッド部分を描画した際の後方散乱電子のため、フィン５の解像度が劣化してしまう）。ピッチを小さくできれば、単位幅あたりの電流が多く得られる。ピッチをリソグラフィーの極限まで小さくすることを考えると、フィン５の方向は、チップ内ですべて同じ方向にすることが好ましい。
この後、後工程で行うＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）用の絶縁膜１６（例えばＳｉＯ２とＳｉ３Ｎ４の積層膜）を堆積させ、リソグラフィーとドライエッチングを行って、ソース電極３のパッド用の穴、ドレイン電極４のパッド用の穴をあけ、レジストを除去する。その後、ソース電極３のパッド、ドレイン電極４のパッド用の材料（例えばポリＳｉ）を堆積させ、ＣＭＰを行う。こうして図１９の状態となる。それから、ＣＭＰ用の絶縁膜１６を除去する（図２０）。このようにして、第１の実施形態の図３に相当する状態ができあがった後は、第１の実施形態の図４からのプロセスを行うことで、図１７の状態となる。
ダブルゲート型のＦｉｎＦＥＴ（図１６）の場合は、チャネル注入を行い、犠牲酸化膜を除去したのち、基板上にハードマスク９を形成する。この後、リソグラフィーとドライエッチングを行って、リソグラフィーで形成されたフィン５のパターンのみをハードマスク９に転写する。レジストを除去した後、ハードマスク９をマスクにして、ＳＯＩ層のエッチングを行う。その後、ＣＭＰ用の絶縁膜１６を堆積させ、リソグラフィーとドライエッチングを行って、ソース電極３のパッド用の穴、ドレイン電極４のパッド用の穴をあけ、レジストを除去する。ダブルゲート型のＦｉｎＦＥＴの場合は、このとき、ＣＭＰ用の絶縁膜１６だけでなく、フィン５上のハードマスク９も除去する必要がある。その後のプロセスは、トリプルゲート型のＦｉｎＦＥＴの場合と同じである。ただし、ダブルゲート型のＦｉｎＦＥＴの場合、エクステンション注入を行っても、フィン５上面にハードマスク９が存在するため、フィン５の上面には、側面に接している部分を除いて、エクステンションが形成されない点は第１の実施形態と同じである。このようにプロセスを行うことで、図１６の状態となる。
なお、上には、図２０の後、第１の実施形態と同様なプロセスを行うとしたが、図２０の後、第２の実施形態と同様なプロセスを行うことも可能である。
本実施形態では、第１の実施の形態や第２の実施の形態に比べて、フィン５を先に作製することで、フィン５のピッチをリソグラフィー性能の極限まで小さくすることができ、単位幅あたりの電流を多く得られる利点がある。また、他の利点としては、ソース電極３のパッドとドレイン電極４のパッドがせりあげられているので、シリサイド工程を含めたコンタクト形成が容易になる点があげられる。
＜第４の実施形態＞
次に、第４の実施形態について図面を参照して説明する。
第４の実施形態では、第１、第２、第３の実施形態と比較して、フィン５とソース電極３のパッド、ドレイン電極４のパッドの配置方法が異なる。第１〜３の実施形態では、１対のソース電極３のパッドとドレイン電極４のパッドが複数のフィン５で接続されていた。本実施形態では、本発明で可能な配置方法について示す。なお、配置方法を説明する図２１、図２２では、第１の実施形態の製造方法で作製されたＦｉｎＦＥＴの上面図を示すが、第２の実施形態の製造方法で作製されたＦｉｎＦＥＴでも、第３の実施形態の製造方法で作製されたＦｉｎＦＥＴでも、同様な配置方法が可能である。
まず、１対のソース電極３のパッドとドレイン電極４のパッドに１個のフィン５が接続される場合（図２１（ａ））、複数（２本以上）のフィン５が接続される場合（これまで説明に用いてきた例、例えば図２（ａ））がある。次に、これらが、１つのゲート電極に対して、複数（２個以上）並ぶ場合がある。図２１（ｂ）は、１対のソース電極３のパッドとドレイン電極４のパッドに１個のフィン５が接続されたものが、１つのゲート電極に対して複数（２個以上）並んだ例、図２１（ｃ）は、１対のソース電極３のパッドとドレイン電極４のパッドに複数のフィン５が接続されたものが、１つのゲート電極に対して複数（２個以上）並んだ例である。また、１つのゲート電極に対して、１対のソース電極のパッドとドレイン電極のパッドに１個のフィンが接続されたものと１対のソース電極のパッドとドレイン電極のパッドに複数のフィンが接続されたものを並べることもできる（図２１（ｄ））。この場合、並べる順番や、それぞれの並べる個数は任意である。
さらに、上記のようにして得られた配置の中で、隣り合う電極パッドをまとめることも可能である。例えば、図２２（ｅ）は、図２１（ｂ）のソース電極３のパッドを１つにまとめた例である。また電極パッドをまとめる場合には、異なるゲート電極に対して、１対のソース電極３のパッド、ドレイン電極４のパッドを構成する電極をまとめることも可能である。例えば、２２（ｆ）では、上側のＦｉｎＦＥＴのドレイン電極のパッドと下側のＦｉｎＦＥＴのソース電極のパッドをまとめている。
本発明では、以上のような配置操作を任意の回数繰り返して得られるＦｉｎＦＥＴのパターンに対して、第１〜３の実施形態に記述されたいずれの製造方法でも作製可能であり、プロセスは変わらない。これにより、本発明は、集積回路の内のあらゆるＦｉｎＦＥＴのレイアウトに対して適用可能である。
＜第５の実施形態＞
次に、第５の実施形態について図面を参照して詳細に説明する。
図２３、図２４は、本発明の半導体装置の第５の実施形態を模式的に示す図である。図２３（ａ）は上面図、図２３（ｂ）、（ｃ）および（ｄ）は、図２３（ａ）のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線にそれぞれ沿った断面図である。また、図２４（ａ）は上面図、図２４（ｂ）、（ｃ）および（ｄ）は、図２４（ａ）のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線にそれぞれ沿った断面図である。図２３、図２４は、トリプルゲート型のＦｉｎＦＥＴであり、シリサイド形成前の状態を示している。
第５の実施形態は、第１から第４の実施形態に対して、ＦｉｎＦＥＴのゲート電極６を作製する位置と作製するゲート電極の個数のどちらか、あるいは両方が異なる。第１から第４の実施形態では、ゲート電極は、撓んで基板に付着したフィンの中央部に作られていた。また撓んで基板に付着したフィンの一方の固定端から他方の固定端までに、ゲート電極は１個存在するだけであった。図２３、図２４では、ＦｉｎＦＥＴのゲート電極６は、撓んで基板に付着したフィン５の中央部につくられてはおらず、おおよそフィン５を４分割した点の中央部以外の位置に作られている。またフィン５の一方の固定端から他方の固定端までに、ゲート電極は複数（２個）作られている。このことに対応して、フィン５の一方の固定端から他方の固定端までの長さは、ゲート電極を１個設ける場合に比べて長くなっている。図２３と図２４では、フィン５の中央部にコンタクトを設けるので、フィン５の長さは、コンタクト形成に必要な長さともう１個のゲート電極を作るのに必要な長さの分だけ、長くなっている。図２３と図２４の違いは、フィン５中央部の電極の取り方の違いである。図２３は、その上面にシリサイドが形成されたフィン５を金属で囲むようにしてコンタクトをとる、いわゆるスリットコンタクトを用いる。図２４は、第３の実施形態と同様に、フィンの上に電極材料（例えばポリＳｉ）を堆積して電極を形成しコンタクトをとる。
次に、第５の実施形態の製造方法を説明する。まず図２３の製造方法を説明する。図２３の場合、その製造方法は、シリサイド形成前までは、第１の実施形態の製造方法と同じである。シリサイド形成前の状態は図２３のようになっているが、その後、シリサイドを形成し、層間絶縁膜を堆積させ、リソグラフィーとエッチングを行い、コンタクトホールを形成し、金属を埋め込んでコンタクトを形成する。この際、フィン５の中央部に設けるコンタクトは、スリットコンタクトとし、金属でフィンを覆うようにしてコンタクトを形成する。
次に図２４の製造方法を説明する。図２４の場合、フィン５を基板に付着させるまでは、第１の製造方法と同じである。その後、第３の実施形態の図１９、図２０に相当する工程を行って、中央部の電極１４を形成する。すなわち、ＣＭＰ用の絶縁膜を堆積させ、リソグラフィーとドライエッチングを行って、中央の電極１４のパッド用の穴をあけ、レジストを除去する。その後、中央の電極１４用の材料（例えばポリＳｉ）を堆積させ、ＣＭＰを行う。それから、ＣＭＰ用の絶縁膜１６を除去する。
このようにして、第１の実施形態の図３に相当する状態ができあがった後は、第１の実施形態の図４からのプロセスを行うことで、図２４の状態となる。その後、シリサイドを形成し、層間絶縁膜を堆積させ、リソグラフィーとエッチングを行い、コンタクトホールを形成し、金属を埋め込んでコンタクトを形成する。
以上、本実施形態の例（図２３、図２４）で説明したように、本発明では、必ずしもゲート電極を、撓んで基板に付着したフィンの中央部につくる必要はなく、任意の位置に形成できる。また、撓んで基板に付着した１本のフィンの一方の固定端から他方の固定端までに設けられるのは１つのゲート電極だけでなく、複数（２個以上）のゲート電極を設けられる。
なお、本実施形態では、トリプルゲート型のＦｉｎＦＥＴを例に説明したが、ダブルゲート型のＦｉｎＦＥＴの場合でも、ゲート電極を、撓んで基板に付着したフィンの中央部につくる必要はなく、任意の位置に形成できること、また、撓んで基板に付着した１本のフィンの一方の固定端から他方の固定端までに設けられるのは１つのゲート電極だけでなく、複数（２個以上）のゲート電極を設けられることに変わりはない。
＜第６の実施形態＞
次に、本発明の第６の実施形態について図面を参照して説明する。これまでの実施形態では、撓んだ梁を利用したＦｉｎＦＥＴについて説明したが、本実施形態では、撓んだ梁構造をプレーナー型のＦＥＴのチャネルに利用する例を示す。
図２５に、第６の実施形態の半導体装置の構造を示す。図２５（ａ）は上面図、図２５（ｂ）、（ｃ）および（ｄ）は、図２５（ａ）のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線にそれぞれ沿った断面図である。図２５は、プレーナー型のＭＯＳＦＥＴであり、シリサイド形成前の状態を示している。
第６の実施形態は、図２５（ｂ）、（ｄ）に示されてるように、チャネル部分のＳｉがたわみ、歪みＳｉとなったプレーナー型のＭＯＳＦＥＴである。表面のＳｉ層の両端がＳＴＩ１１で固定され、撓んで基板に（実際にはウェル１２に）付着している点が、従来型のＭＯＳＦＥＴ(例えば図３３）と構造上大きく異なり、本発明の特徴となる点である。表面のＳｉ層がＳＴＩ１１で両端を固定され、撓んでいるため、微視的に見ると、表面のＳｉ層を構成するＳｉの格子間隔はＡ−Ａ’方向（ないしはＣ−Ｃ’方向）にのばされ、歪みＳｉとなっている。歪みＳｉとなると、前述した原理により移動度が向上するので、本実施形態では、これをプレーナー型のＭＯＳＦＥＴのチャネルとして利用する。
表面のＳｉ層が撓んで基板に付着する構造を実現するために、本実施形態のＭＯＳＦＥＴには、従来のものと構造上異なる点が他にもある。まず、図２５（ａ）、（ｃ）に示されているように、ＭＯＳＦＥＴの周囲に位置するＳＴＩの一部が、エッチバックされて掘り下げられたＳＴＩ２１となっていることである。これは、本実施形態では、梁構造として、ＳＯＮ（Ｓｉｌｉｃｏｎ ｏｎ Ｎｏｔｈｉｎｇ）構造を作り、利用するためである。梁構造作製後、梁をたわませて付着させた後は、第１の実施形態と同様に、梁の下を絶縁膜で埋め込む。しかし、プレーナー型のＭＯＳＦＥＴの場合、通常、奥の方まで絶縁膜で埋め込むことは難しく、開口部近傍のみが絶縁膜２２で埋め込まれる。このため、Ａ−Ａ’線の位置の断面（図２５（ｂ））では、ソース電極３の下でＳＴＩ１１の近傍、ドレイン電極４の下でＳＴＩ１１の近傍に空間２３が生ずるが、Ｃ−Ｃ’線の位置の断面（図２５（ｄ））では、同じ場所が絶縁膜２２で埋め込まれている。
本実施形態は、基本的にプレーナー型のＭＯＳＦＥＴであるため、その基本的な構成は従来型のＭＯＳＦＥＴ（例えば図３３）と同じである。本実施形態のＭＯＳＦＥＴはバルクＳｉ基板１に作製される。チャネルとなる歪みＳｉ１９の上面にゲート絶縁膜７が形成され、さらにその上にゲート電極６が設けられている。ソース電極３とドレイン電極４は、せりあげ構造となっており、ｎ型のＭＯＳＦＥＴであればｎ型に、ｐ型のＭＯＳＦＥＴであればｐ型に、ドーピングされ、深い電極となっている。ソース電極３とドレイン電極４は、同じドーピング型で接合深さの浅いエクステンション１０に接続されている。またエクステンション１０の近傍に、エクステンション１０とは導電型の異なるハローが形成される場合もある（未図示）。チャネル部分は、ｎ型のＭＯＳＦＥＴであればｐ型に、ｐ型のＭＯＳＦＥＴであればｎ型にドーピングされている。なお、図示していないが、本実施形態に述べるプレーナー型ＭＯＳＦＥＴの場合でも、第５の実施形態で述べたＦＩＮＦＥＴと同様に、必ずしもゲート電極を撓んだ梁の中央に作る必要はなく、撓んだ梁の任意の位置に作製してよい。また撓んだ梁に複数のゲート電極を作製できる。
次に、図２６から図２８を参照して、第６の実施形態の製造方法を述べる。ここで、図２６〜図２８中、（ａ１）、（ｂ１）・・・（ｋ１）は、図２５のＡ−Ａ’断面であり｛但し、（ｇ１）のみＣ−Ｃ’断面｝、（ａ２）、（ｂ２）・・・（ｋ２）は、図２５のＢ−Ｂ’断面である。
まず最初に、図２６（ａ１）、（ａ２）のように、Ｓｉ基板１上に、臨界膜厚以下のＳｉＧｅ層２４、その上にＳｉ層２５をエピタキシャル成長させる。ここで重要なことは、ＳｉＧｅ層の膜厚を臨界膜厚より十分薄い膜厚とすることである。この場合、ＳｉＧｅ層は緩和しないので、その格子定数はＳｉの格子定数となる。また、図３１や図３２の格子緩和ＳｉＧｅ１８とは異なり、欠陥や転移もほとんど生じない。例えば、（１００）バルクＳｉ基板上に、ＳｉＧｅ（Ｇｅの組成比ｘ＝０．１８）を１５ｎｍ、Ｓｉを２０ｎｍエピタキシャル成長させる。
次に、図２６（ｂ１）、（ｂ２）のように、ＳＴＩ１１を形成し、イオン注入を行ってウェル１２を形成する。また、チャネルのイオン注入を行う。この工程では、例えば、深さ２５０ｎｍのＳＴＩ１１を形成する。その後、リソグラフィーを行って、ｎ型ＭＯＳＦＥＴとなる領域には、ｐ型のドーパントをイオン注入（例えば、１価のボロンを加速エネルギー１５０ｋｅＶで１．５×１０１３ｃｍ−２）してウェル１２を形成する。さらにｐ型のドーパントをイオン注入（例えば、１価のボロンを加速エネルギー３０ｋｅＶで７×１０１２ｃｍ−２）して、チャネル領域のイオン注入を行う。イオン注入後はレジストを剥離する。次に、再びリソグラフィーを行って、ｐ型ＭＯＳＦＥＴとなる領域には、ｎ型のドーパントを（例えば、１価のリンを加速エネルギー３５０ｋｅＶで１．５×１０１３ｃｍ−２）イオン注入し、ウェル１２を形成する。その後、ｎ型のドーパントを（例えば、１価のヒ素を加速エネルギー１００ｋｅＶで２．８×１０１２ｃｍ−２）イオン注入して、チャネル領域のイオン注入を行う。イオン注入後は、レジストを剥離する。
次に、本発明のＭＯＳＦＥＴに特徴的な工程であるが、リソグラフィーとドライエッチングを行って、図２６（ｃ２）のように、ＭＯＳＦＥＴの周囲のＳＴＩの一部をエッチバックしてＳＴＩ２１とする。エッチバックする深さは、ＳｉＧｅ層２４の側面が露出するだけの深さであればよく、ＳｉＧｅ層２４より若干深めにエッチバックしてもよい。この形態では、ＳＴＩにより、Ｓｉ層２５が方形に区画されているので、図２５（ａ）の配置では、区画されたＳｉ層２５の上辺および下辺に位置するＳＴＩ１１がエッチバックされてＳＴＩ２１となっている。
次に、図２６（ｄ１）、（ｄ２）のように、等方的なプラズマエッチングで、ＳｉＧｅ層２４のみを選択的にエッチングする。その結果、表面のＳｉ層２５の下に空間２３が形成され、ＳＯＮ構造が実現される。本実施形態では、このＳＯＮ構造を梁構造として用いる。
ＳＯＮ構造形成後、図２７（ｅ１）、（ｅ２）に示すように、第１から第５の実施形態と同様に、ＳＯＮ構造を液体１３につける。液体１３としては、水でよい。
その後、図２７（ｆ１）、（ｆ２）のように、液体１３を乾燥させる。液体１３を乾燥させる際には、液体の表面張力によって、Ｓｉ層２５が基板方向に引っ張られ、たわみ、この状態のまま基板に付着する。液体が乾燥しても、基板の付着力により、撓んだＳｉ層２５は、元に戻らず、このままの状態となる。こうして、ＭＯＳＦＥＴのチャネルとなる、歪みＳｉ１９が作られる。なお、乾燥方法に関しても、気液平衡曲線を通過するような乾燥方法であれば、その方法は問わない。この点もＦｉｎＦＥＴの場合と同様である。
歪みＳｉ１９を形成した後は、図２７（ｇ１）、（ｇ２）に示すように、歪みＳｉ１９下の、側面開口部を絶縁膜２２で埋めて、ふたをする。この工程は次のように行う。まず例えば、薄い酸化膜２ｎｍを形成し（不図示）、Ｓｉ３Ｎ４を５０ｎｍ堆積させる。このときＳｉ３Ｎ４の堆積には、ＣＶＤ法を用いる。この後、Ｓｉ３Ｎ４をエッチバックする。エッチバックして、歪みＳｉ１９の下と側面以外のＳｉ３Ｎ４が除去された段階でエッチバックをとめ、歪みＳｉ１９の上面の酸化膜を除去する。なお、絶縁膜としては、単層のＳｉＯ２や単層のＳｉ３Ｎ４を用いることも可能である。このとき、第１の実施形態のＦｉｎＦＥＴと異なるのは、プレーナー型ＭＯＳＦＥＴでは、チャネル幅がＦｉｎＦＥＴのＦｉｎ幅のように小さくないので、歪みＳｉ１９の中央下、すなわちＡ−Ａ’線の位置では、歪みＳｉ１９の下に絶縁膜が形成されず、空間のままとなっている（図２７（ｆ１）のままである）ことである。Ｃ−Ｃ’線の位置のような、側面開口部近くのみが、図２７（ｇ１）のように、絶縁膜２２で埋められる。
この後、ゲート絶縁膜７を形成し、ゲート電極材料を堆積させ、リソグラフィーとドライエッチングを行って、ゲート電極６を形成する。またゲート電極６の下をのぞいて、ゲート絶縁膜７を除去する（図２７（ｈ１）、（ｈ２））。例えば、１．２ｎｍの酸窒化膜を形成し、その後、ポリＳｉを７５ｎｍ堆積させる。ゲート絶縁膜７の材料、ゲート電極材料については、これ以外にも、第１の実施形態で述べたものが本実施形態に適用可能である。
さらに、リソグラフィーを行って、イオン注入を行い、エクステンション１０を形成する（図２８（ｉ１）、（ｉ２））。すなわち、ｎ型のＭＯＳＦＥＴとなる領域には、ｎ型のドーパントをイオン注入する。例えば１価のヒ素を加速エネルギー２ｋｅＶ、ドーズ量５×１０１４ｃｍ−２でイオン注入する。ｎ型のドーパントのイオン注入後は、レジストを剥離する。この後、リソグラフィーを行って、ｐ型のＭＯＳＦＥＴとなる領域に、ｐ型のドーパントをイオン注入する。例えば１価のＢＦ２を加速エネルギー２ｋｅＶ、ドーズ量５×１０１４ｃｍ−２でイオン注入する。ｐ型のドーパントのイオン注入後は、レジストを剥離する。
この後、サイドウォール絶縁膜８を形成する（図２８（ｊ１）、（ｊ２））。例えば、サイドウォール絶縁膜となる材料としてＳｉ３Ｎ４を５０ｎｍ堆積させた後、エッチバックし、サイドウォールを形成する。なお、サイドウォール絶縁膜としては、第１の実施形態で述べた他の材料、複数の材料の組み合わせを用いてもよい。
その後、図２８（ｋ１）、（ｋ２）のように、Ｓｉの選択エピタキシャル成長を行って、ソース電極３とドレイン電極４をせりあげ構造とする。これは、表面の歪みＳｉ１９が薄膜であるので、コンタクト形成時、その抵抗を下げるためである。Ｓｉの選択エピタキシャル成長については、第１の実施形態で述べたように行う。
次にイオン注入を行って深い電極を形成する。リソグラフィーを行って、ｎ型ＦｉｎＦＥＴとなる領域に、ｎ型のドーパントをイオン注入する。例えば１価のヒ素を加速エネルギー８ｋｅＶ、ドーズ量５×１０１４ｃｍ−２でイオン注入し、さらに１価のリンを加速エネルギー５ｋｅＶ、ドーズ量４×１０１５ｃｍ−２でイオン注入する。ｎ型のドーパントのイオン注入後は、レジストを剥離する。この後、リソグラフィーを行って、ｐ型ＦｉｎＦＥＴとなる領域に、ｐ型のドーパントをイオン注入する。例えば１価のボロンを加速エネルギー２ｋｅＶ、ドーズ量３×１０１５ｃｍ−２でイオン注入する。ｐ型のドーパントのイオン注入後は、レジストを剥離する。その後、活性化アニール（例えば１０５５℃で０秒のスパイクアニール）を行う。こうして図２５のプレーナー型ＭＯＳＦＥＴが完成する。
この後は、第１の実施形態と同様に、シリサイド工程を行った後、コンタクトを形成すればよい（不図示）。本実施形態に適用できるシリサイドの種類、及びコンタクトの金属については、第１の実施形態と同様である。
以上述べたように、撓んだ梁構造をチャネルに用いて、プレーナー型のＭＯＳＦＥＴを作製することができる。
なお、上記の説明では、梁構造がＡ−Ａ’方向に撓んでいたが、Ｂ−Ｂ’方向にたわますこともプロセス的には可能である。そのためには、エッチバックしたＳＴＩ２１の位置を９０度回転させた位置にもってくればよい。こうして同じようなプロセスを行えば、Ｂ−Ｂ’方向にたわませた梁構造をチャネルとした、プレーナー型ＭＯＳＦＥＴが作製できる。
例えば、バルクＳｉ（１００）基板上に作製された、＜１１０＞方向のチャネルをもつ通常のプレーナー型のｐ型ＭＯＳＦＥＴでは、これまで実験的には、ゲート電極に垂直な方向よりも、平行な方向に引っ張り歪みを加える方が移動度が向上すると報告されているので、本実施形態を利用する際に、Ａ−Ａ’方向にたわませるよりも、Ｂ−Ｂ’方向にたわませるほうがよい。

Claims (7)

  1. 半導体で形成された撓んだ梁の中を電流が流れ、
    前記梁は両端が固定された両持ち梁構造であって、梁方向に引っ張り歪みが与えられ、
    前記梁は、梁の下部に設けられた空隙の底に梁中央部が付着していることを特徴とする半導体装置。
  2. 前記梁の歪みが、撓む前の梁の長さと、梁の下部に設けられた前記空隙の深さとによって制御されている請求項１に記載の半導体装置。
  3. 梁の少なくとも側面部をチャネル領域として使用する複数のＦｉｎＦＥＴを有する半導体装置であって、
    撓む前の梁の長さおよび梁の下部に設けられた前記空隙の深さの少なくとも一方が異なっていることで異なる歪みが導入されている少なくとも２種のＦｉｎＦＥＴを有する請求項２に記載の半導体装置。
  4. 半導体で形成された撓んだ梁の中を電流が流れる半導体装置の製造方法であって、
    半導体で形成された両持ち梁構造の真っ直ぐな梁を、その下部に空隙を作ることで形成する工程と、
    この空隙に液体を満たす工程と、
    この液体を乾燥して梁の中央を前記空隙の底部に付着させて撓んだ梁を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  5. 前記液体が水または水銀であることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記の両持ち梁構造の真っ直ぐな梁を形成する工程に先立ち、前記梁を構成する半導体からなる第１の層と、第１の層の下にあって第１の層とはエッチング速度の異なる材料からなる第２の層を有する基板を用意する工程を有し、
    前記の両持ち梁構造の真っ直ぐな梁を形成する工程が、第２の層の少なくとも一部をエッチングして除去して、第１の層の下部の一部に空隙を形成する工程であることを特徴とする請求項４または５に記載の半導体装置の製造方法。
  7. 基板上に埋め込み絶縁膜と半導体層が積層されたＳＯＩ基板を用意する工程と、
    前記半導体層をパターニングして、所定幅を有するＦｉｎを形成する工程と、
    このＦｉｎ下の前記埋め込み絶縁膜をエッチングして、このＦｉｎの下部に空隙を形成して真っ直ぐな梁とする工程と、
    この空隙に液体を満たす工程と、
    この液体を乾燥しＦｉｎを空隙の底部に付着させて撓ませる工程と
    を有することを特徴とするＦｉｎＦＥＴの製造方法。
JP2006514479A 2004-06-10 2005-06-03 半導体装置及びその製造方法、ＦｉｎＦＥＴの製造方法 Active JP5056011B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006514479A JP5056011B2 (ja) 2004-06-10 2005-06-03 半導体装置及びその製造方法、ＦｉｎＦＥＴの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004172846 2004-06-10
JP2004172846 2004-06-10
PCT/JP2005/010237 WO2005122276A1 (ja) 2004-06-10 2005-06-03 半導体装置及びその製造方法
JP2006514479A JP5056011B2 (ja) 2004-06-10 2005-06-03 半導体装置及びその製造方法、ＦｉｎＦＥＴの製造方法

Publications (2)

Publication Number Publication Date
JPWO2005122276A1 JPWO2005122276A1 (ja) 2008-04-10
JP5056011B2 true JP5056011B2 (ja) 2012-10-24

Family

ID=35503385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006514479A Active JP5056011B2 (ja) 2004-06-10 2005-06-03 半導体装置及びその製造方法、ＦｉｎＦＥＴの製造方法

Country Status (3)

Country Link
US (2) US7989855B2 (ja)
JP (1) JP5056011B2 (ja)
WO (1) WO2005122276A1 (ja)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7456476B2 (en) * 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
JPWO2006132172A1 (ja) 2005-06-07 2009-01-08 日本電気株式会社 フィン型電界効果型トランジスタ、半導体装置及びその製造方法
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7829407B2 (en) 2006-11-20 2010-11-09 International Business Machines Corporation Method of fabricating a stressed MOSFET by bending SOI region
US8319295B2 (en) * 2007-01-10 2012-11-27 Imec Use of F-based gate etch to passivate the high-k/metal gate stack for deep submicron transistor technologies
JPWO2009107562A1 (ja) * 2008-02-29 2011-06-30 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US7989355B2 (en) * 2009-02-12 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
US7862962B2 (en) * 2009-01-20 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout design
US8305829B2 (en) * 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
US8305790B2 (en) * 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US8957482B2 (en) * 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US8912602B2 (en) 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8461015B2 (en) * 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US8264032B2 (en) * 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8629478B2 (en) 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8187928B2 (en) 2010-09-21 2012-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8482073B2 (en) 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8472227B2 (en) 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US8623728B2 (en) 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US20110097867A1 (en) * 2009-10-22 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of controlling gate thicknesses in forming fusi gates
US8110466B2 (en) * 2009-10-27 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cross OD FinFET patterning
JP5404812B2 (ja) * 2009-12-04 2014-02-05 株式会社東芝 半導体装置の製造方法
CN102104069B (zh) * 2009-12-16 2012-11-21 中国科学院微电子研究所 鳍式晶体管结构及其制作方法
US8269209B2 (en) 2009-12-18 2012-09-18 Intel Corporation Isolation for nanowire devices
CN102117829B (zh) * 2009-12-30 2012-11-21 中国科学院微电子研究所 鳍式晶体管结构及其制作方法
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
US9130058B2 (en) 2010-07-26 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Forming crown active regions for FinFETs
US8603924B2 (en) 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US9048181B2 (en) 2010-11-08 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8769446B2 (en) 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US8492235B2 (en) * 2010-12-29 2013-07-23 Globalfoundries Singapore Pte. Ltd. FinFET with stressors
US8889494B2 (en) 2010-12-29 2014-11-18 Globalfoundries Singapore Pte. Ltd. Finfet
US8877602B2 (en) 2011-01-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of doping oxide for forming shallow trench isolation
US8592915B2 (en) 2011-01-25 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Doped oxide for shallow trench isolation (STI)
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
JP5562921B2 (ja) * 2011-10-21 2014-07-30 株式会社東芝 半導体装置
CN104011842B (zh) * 2011-12-31 2016-10-26 英特尔公司 用于高鳍状物的硬掩模蚀刻停止层
US8659097B2 (en) 2012-01-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Control fin heights in FinFET structures
JP5926086B2 (ja) * 2012-03-28 2016-05-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
WO2014065343A1 (en) * 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9000489B2 (en) * 2012-10-31 2015-04-07 International Business Machines Corporation Local interconnects for field effect transistor devices
US9224849B2 (en) * 2012-12-28 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with wrapped-around gates and methods for forming the same
US9041125B2 (en) 2013-03-11 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Fin shape for fin field-effect transistors and method of forming
US9029213B2 (en) * 2013-05-10 2015-05-12 International Business Machines Corporation Stringer-free gate electrode for a suspended semiconductor fin
US9006842B2 (en) 2013-05-30 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Tuning strain in semiconductor devices
US9349850B2 (en) 2013-07-17 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally tuning strain in semiconductor devices
US9318574B2 (en) 2014-06-18 2016-04-19 International Business Machines Corporation Method and structure for enabling high aspect ratio sacrificial gates
US9620417B2 (en) * 2014-09-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method of manufacturing fin-FET devices
US9362311B1 (en) 2015-07-24 2016-06-07 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
US9524969B1 (en) * 2015-07-29 2016-12-20 International Business Machines Corporation Integrated circuit having strained fins on bulk substrate
US20170084454A1 (en) * 2015-09-17 2017-03-23 International Business Machines Corporation Uniform height tall fins with varying silicon germanium concentrations
CN107680955B (zh) 2016-08-02 2020-01-21 中芯国际集成电路制造(北京)有限公司 静电放电保护器件、半导体装置及制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144276A (ja) * 1999-08-31 2001-05-25 Toshiba Corp 半導体基板およびその製造方法
JP2004128185A (ja) * 2002-10-02 2004-04-22 Renesas Technology Corp 絶縁ゲート型電界効果型トランジスタ及び半導体装置、並びにその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3376211B2 (ja) 1996-05-29 2003-02-10 株式会社東芝 半導体装置、半導体基板の製造方法及び半導体装置の製造方法
JP3389009B2 (ja) 1996-07-02 2003-03-24 株式会社東芝 半導体装置およびその製造方法
JP2000277715A (ja) 1999-03-25 2000-10-06 Matsushita Electric Ind Co Ltd 半導体基板，その製造方法及び半導体装置
US6567715B1 (en) * 2000-04-19 2003-05-20 Sandia Corporation Method and system for automated on-chip material and structural certification of MEMS devices
JP2002057329A (ja) 2000-08-09 2002-02-22 Toshiba Corp 縦型電界効果トランジスタ及びその製造方法
KR100363332B1 (en) 2001-05-23 2002-12-05 Samsung Electronics Co Ltd Method for forming semiconductor device having gate all-around type transistor
JP3782021B2 (ja) 2002-02-22 2006-06-07 株式会社東芝 半導体装置、半導体装置の製造方法、半導体基板の製造方法
WO2005022637A1 (ja) 2003-08-28 2005-03-10 Nec Corporation フィン型電界効果トランジスタを有する半導体装置
JP4004448B2 (ja) * 2003-09-24 2007-11-07 富士通株式会社 半導体装置およびその製造方法
WO2005038931A1 (ja) 2003-10-20 2005-04-28 Nec Corporation 半導体装置及び半導体装置の製造方法
WO2005091374A1 (ja) 2004-03-19 2005-09-29 Nec Corporation 半導体装置及びその製造方法
JPWO2005122272A1 (ja) 2004-06-08 2008-04-10 日本電気株式会社 歪みシリコンチャネル層を有するｍｉｓ型電界効果トランジスタ
JP5012023B2 (ja) 2004-07-14 2012-08-29 日本電気株式会社 電界効果型トランジスタ及びその製造方法
WO2006011369A1 (ja) 2004-07-29 2006-02-02 Nec Corporation 電界効果型トランジスタ用の基板、電界効果型トランジスタ及びその製造方法
US7125759B2 (en) * 2005-03-23 2006-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator (SOI) strained active areas
US7326601B2 (en) * 2005-09-26 2008-02-05 Advanced Micro Devices, Inc. Methods for fabrication of a stressed MOS device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144276A (ja) * 1999-08-31 2001-05-25 Toshiba Corp 半導体基板およびその製造方法
JP2004128185A (ja) * 2002-10-02 2004-04-22 Renesas Technology Corp 絶縁ゲート型電界効果型トランジスタ及び半導体装置、並びにその製造方法

Also Published As

Publication number Publication date
WO2005122276A1 (ja) 2005-12-22
US20110244668A1 (en) 2011-10-06
US7989855B2 (en) 2011-08-02
US20070241414A1 (en) 2007-10-18
US8486811B2 (en) 2013-07-16
JPWO2005122276A1 (ja) 2008-04-10

Similar Documents

Publication Publication Date Title
JP5056011B2 (ja) 半導体装置及びその製造方法、ＦｉｎＦＥＴの製造方法
US11251303B2 (en) Method for fabricating a strained structure and structure formed
US6709982B1 (en) Double spacer FinFET formation
KR101558061B1 (ko) Ｆｉｎｆｅｔ들 및 그 형성 방법
US8912603B2 (en) Semiconductor device with stressed fin sections
US9171929B2 (en) Strained structure of semiconductor device and method of making the strained structure
KR101374461B1 (ko) 반도체 소자의 접촉 구조
JP4745663B2 (ja) ダブルゲートＦｉｎ−ＦＥＴデバイスを形成する方法
US7300837B2 (en) FinFET transistor device on SOI and method of fabrication
KR100578818B1 (ko) 핀 전계 효과 트랜지스터 및 이의 형성 방법
US20150311340A1 (en) Source/Drain Profile for FinFET
US8497198B2 (en) Semiconductor process
JP2006303501A (ja) ＰＦＥＴの移動度を強化したステップ埋め込みＳｉＧｅ構造
JP2006505949A (ja) 半導体デバイスのゲートのクリティカルディメンションを改善するためのゲート材料のプレーナ化
JP2011507231A (ja) シリコン−ゲルマニウムナノワイヤ構造およびその形成方法
JP2007518272A (ja) 歪みｆｉｎｆｅｔチャネルの製造方法
WO2014056277A1 (zh) 半导体结构及其制造方法
JP2007501524A (ja) 全体的な設計目標を達成すべく、半導体デバイス中のキャリア移動度の可変な半導体デバイス
WO2014029150A1 (zh) 一种半导体结构及其制造方法
JP2006507684A (ja) ２トランジスタｎｏｒデバイス
US20090256207A1 (en) Finfet devices from bulk semiconductor and methods for manufacturing the same
WO2012013036A1 (zh) 半导体器件及其制造方法
WO2012027864A1 (zh) 半导体结构及其制造方法
US9536986B2 (en) Enriched, high mobility strained fin having bottom dielectric isolation
KR101846991B1 (ko) 벌크 실리콘 기반의 실리콘 게르마늄 ｐ-채널 삼중 게이트 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5056011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250