JP6222919B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6222919B2
JP6222919B2 JP2012259580A JP2012259580A JP6222919B2 JP 6222919 B2 JP6222919 B2 JP 6222919B2 JP 2012259580 A JP2012259580 A JP 2012259580A JP 2012259580 A JP2012259580 A JP 2012259580A JP 6222919 B2 JP6222919 B2 JP 6222919B2
Authority
JP
Japan
Prior art keywords
film
conductive film
insulating film
transistor
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012259580A
Other languages
English (en)
Other versions
JP2013138191A (ja
JP2013138191A5 (ja
Inventor
誠一 米田
誠一 米田
拓郎 王丸
拓郎 王丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012259580A priority Critical patent/JP6222919B2/ja
Publication of JP2013138191A publication Critical patent/JP2013138191A/ja
Publication of JP2013138191A5 publication Critical patent/JP2013138191A5/ja
Application granted granted Critical
Publication of JP6222919B2 publication Critical patent/JP6222919B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導体装置およびその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路および電子機器などは全て半導体装置である。
絶縁表面を有する基板上に形成された半導体膜を用いて、トランジスタを構成する技術が注目されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)のような半導体装置に広く応用されている。トランジスタに適用可能な半導体膜としてシリコン系半導体膜が知られているが、近年では酸化物半導体膜が注目されている。
例えば、電子キャリア濃度が1018/cm未満であるインジウム、ガリウムおよび亜鉛を含む非晶質酸化物半導体膜を用いたトランジスタが開示されている(特許文献1参照。)。
酸化物半導体膜中の電子移動度が高いため、酸化物半導体膜を用いたトランジスタは、非晶質シリコン膜を用いたトランジスタと比べて動作速度が大幅に向上する。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
また、酸化物半導体膜を用いたトランジスタの特性を応用したメモリが提案されている(特許文献2参照。)。なお、酸化物半導体膜は、スパッタリング法などの薄膜形成技術によって成膜することが可能である。また、酸化物半導体膜を用いたトランジスタは、350℃以下程度の低温工程にて作製可能である。そのため、酸化物半導体膜を用いたトランジスタは、他のトランジスタに重畳して作製するための制約が少なく、セル面積を縮小することができる。
酸化物半導体膜を用いたトランジスタは、水素などの不純物および酸素欠損に起因してキャリアが生成され、トランジスタのしきい値電圧(Vth)を負方向へシフトさせてしまうことがある。そこで、フロントゲート電極に対してバックゲート電極を設けた酸化物半導体層の上下にゲート電極を有するトランジスタの構造とすることで、酸化物半導体膜を用いたトランジスタのVthを制御することが検討されている(特許文献3参照。)。
特開2006−165528号公報 特開2011−151383号公報 特開2010−283338号公報
酸化物半導体層の上下にゲート電極を有するトランジスタは、フロントゲート電極(第1のゲート電極ともいう。)およびバックゲート電極(第2のゲート電極ともいう。)を形成するために工程数が増大してしまう。
また、半導体装置において、酸化物半導体膜を用いたトランジスタを複数重畳して設けることでトランジスタ一つ当たりの面積を縮小することが可能であるが、酸化物半導体層の上下にゲート電極を有するトランジスタを、他の酸化物半導体層の上下にゲート電極を有するトランジスタと少なくとも一部を重畳して設ける場合、各トランジスタごとに第2のゲート電極を設けることになる。
そこで、本発明の一態様は、酸化物半導体層の上下にゲート電極を有するトランジスタを、酸化物半導体層の上下にゲート電極を有するトランジスタと重畳する半導体装置において、当該半導体装置の歩留まりを高めることを課題の一とする。また、当該半導体装置を作製するにあたり、工程数の増大を抑制することを課題の一とする。
本発明の一態様は、酸化物半導体層の上下にゲート電極を有する第1のトランジスタと、当該第1のトランジスタに少なくとも一部を重畳して設けられた酸化物半導体層の上下にゲート電極を有する第2のトランジスタと、を有し、第1のトランジスタおよび第2のトランジスタの第2のゲート電極として機能する導電膜を共通化した半導体装置である。
なお、第2のゲート電極は、第1のトランジスタおよび第2のトランジスタのVthを制御するだけではなく、第1のトランジスタおよび第2のトランジスタそれぞれの第1のゲート電極から印加される電界の干渉を低減する効果も奏する。
また、本発明の一態様は、第2のトランジスタ上に上面が平坦である絶縁膜が設けられ、当該絶縁膜上に第1のトランジスタと同様の構造を有する第3のトランジスタが設けられ、第3のトランジスタに少なくとも一部を重畳して第2のトランジスタと同様の構造を有する第4のトランジスタが設けられ、第3のトランジスタおよび第4のトランジスタの第2のゲート電極として機能する導電膜を共通化した半導体装置である。
前述したように、第1のトランジスタ、第2のトランジスタを一つの構造として、当該構造を複数積層して設けることができる。具体的には、この構造を2段以上10段以下、好ましくは3段以上20段以下、さらに好ましくは5段以上50段以下の範囲で重畳して設けてもよい。もちろん、この範囲を超えて当該構造を積層して設けても構わない。
以上のような構造を複数積層する場合、トランジスタ2個ごとに、第2のゲート電極として機能する導電膜を設けることになる。そのため、第2のゲート電極を設けるための工程数を低減することができる。また、1段につき、第2のゲート電極として機能する導電膜を1層省くことができる。従って、構造を複数積層して設ける場合、半導体装置の作製途中での応力による破損を抑制でき、より多くのトランジスタを有する半導体装置を作製することができる。即ち、半導体装置の高集積化および歩留まりの向上が可能となる。そして、このように構造を複数積層しても、第2のゲート電極の効果で電界の干渉を低減できる。
なお、本発明の一態様である半導体装置は、メモリに好適である。これは、メモリセルを複数重畳して設けることにより、セル面積を縮小できるためである。
または、本発明の一態様は、絶縁表面上に設けられた第1のトランジスタと、第1のトランジスタと少なくとも一部が重畳して設けられた第2のトランジスタと、を有し、第1のトランジスタは、第1の導電膜と、第1の導電膜上に設けられた第1の絶縁膜と、第1の絶縁膜上に設けられた第1の酸化物半導体膜と、第1の酸化物半導体膜と少なくとも一部が接して設けられた第2の導電膜および第3の導電膜と、第2の導電膜、第3の導電膜および第1の酸化物半導体膜上に設けられた第2の絶縁膜と、第2の絶縁膜上に設けられた第4の導電膜と、を有し、第2のトランジスタは、第4の導電膜と、第4の導電膜上に設けられた第3の絶縁膜と、第3の絶縁膜上に設けられた第2の酸化物半導体膜と、第2の酸化物半導体膜と少なくとも一部を接して設けられた第5の導電膜および第6の導電膜と、第5の導電膜、第6の導電膜および第2の酸化物半導体膜上に設けられた第4の絶縁膜と、第4の絶縁膜上に設けられた第7の導電膜と、を有し、第1の酸化物半導体膜は、少なくとも一部が第1の導電膜および第4の導電膜と重畳し、第2の酸化物半導体膜は、少なくとも一部が第4の導電膜および第7の導電膜と重畳する半導体装置である。なお、第2のトランジスタの第7の導電膜および第4の絶縁膜上に、上面の平坦である第5の絶縁膜が設けられると好ましい。
または、本発明の一態様は、第1のトランジスタおよび第2のトランジスタを有する第1の構造上に、第1の構造と同様の構造である第2の構造を有する半導体装置である。
ここで、第1の導電膜の少なくとも一部が第1のトランジスタの第1のゲート電極として機能し、第7の導電膜の少なくとも一部が第2のトランジスタの第1のゲート電極として機能し、第4の導電膜の少なくとも一部が第1のトランジスタの第2のゲート電極として機能し、第4の導電膜の少なくとも一部が第2のトランジスタの第2のゲート電極として機能する。
または、本発明の一態様は、絶縁表面上に設けられた第1の導電膜と、第1の導電膜上に設けられた第1の絶縁膜と、第1の絶縁膜上に設けられ、第1の導電膜と少なくとも一部が重畳する第1の酸化物半導体膜と、第1の酸化物半導体膜上に設けられた第2の導電膜および第3の導電膜と、第2の導電膜、第3の導電膜および第1の酸化物半導体膜上に設けられた第2の絶縁膜と、第2の絶縁膜上に設けられ、第2の導電膜と少なくとも一部が重畳する第4の導電膜と、第2の絶縁膜上に設けられ、第1の酸化物半導体膜と少なくとも一部が重畳する第5の導電膜と、第2の絶縁膜、第4の導電膜および第5の導電膜上に設けられた第3の絶縁膜と、第3の絶縁膜上に設けられ、第5の導電膜と少なくとも一部が重畳する第2の酸化物半導体膜と、第2の酸化物半導体膜上に設けられた第6の導電膜および第7の導電膜と、第6の導電膜、第7の導電膜および第2の酸化物半導体膜上に設けられた第4の絶縁膜と、第4の絶縁膜上に設けられ、第6の導電膜と少なくとも一部が重畳する第8の導電膜と、第4の絶縁膜上に設けられ、第2の酸化物半導体膜と少なくとも一部が重畳する第9の導電膜と、第4の絶縁膜、第8の導電膜および第9の導電膜上に設けられた第5の絶縁膜と、第5の絶縁膜上に設けられた第10の導電膜と、を有する半導体装置である。なお、第2の絶縁膜、第3の絶縁膜、第2の酸化物半導体膜、第7の導電膜、第4の絶縁膜および第5の絶縁膜は、第3の導電膜に達する開口部を有し、該開口部を介して、第10の導電膜が第3の導電膜と接する。なお、第10の導電膜上に、上面の平坦である第6の絶縁膜が設けられると好ましい。
または、本発明の一態様は、絶縁表面上に設けられた第1の導電膜と、第1の導電膜上に設けられた第1の絶縁膜と、第1の絶縁膜上に設けられ、第1の導電膜と少なくとも一部が重畳する第1の酸化物半導体膜と、第1の酸化物半導体膜上に設けられた第2の導電膜および第3の導電膜と、第2の導電膜、第3の導電膜および第1の酸化物半導体膜上に設けられた第2の絶縁膜と、第2の絶縁膜上に設けられ、第2の導電膜と少なくとも一部が重畳する第4の導電膜と、第2の絶縁膜上に設けられ、第1の酸化物半導体膜と少なくとも一部が重畳する第5の導電膜と、第2の絶縁膜、第4の導電膜および第5の導電膜上に設けられた第3の絶縁膜と、第3の絶縁膜上に設けられ、第4の導電膜と少なくとも一部が重畳する第6の導電膜と、第3の絶縁膜上に設けられた第7の導電膜と、第3の絶縁膜、第6の導電膜および第7の導電膜上に設けられ、第5の導電膜と少なくとも一部が重畳する第2の酸化物半導体膜と、第6の導電膜、第7の導電膜および第2の酸化物半導体膜上に設けられた第4の絶縁膜と、第4の絶縁膜上に設けられ、第2の酸化物半導体膜と少なくとも一部が重畳する第8の導電膜と、第8の導電膜上に設けられた第5の絶縁膜と、第5の絶縁膜上に設けられた第9の導電膜と、を有する半導体装置である。なお、第2の絶縁膜、第3の絶縁膜、第2の酸化物半導体膜、第7の導電膜、第4の絶縁膜および第5の絶縁膜は、第3の導電膜に達する開口部を有し、該開口部を介して、第9の導電膜が第3の導電膜と接する。なお、第9の導電膜上に、上面の平坦である第6の絶縁膜が設けられると好ましい。
異なる2個の酸化物半導体層の上下にゲート電極を有するトランジスタ間で第2のゲート電極として機能する導電膜を共通化することで、半導体装置の高集積化および歩留まりの向上が可能となる。また、当該半導体装置を作製するにあたり、工程数の増大を抑制することができる。
本発明の一態様に係る半導体装置の例を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の例を示す上面図および断面図。 本発明の一態様に係る半導体装置に対応する回路図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の例を示す上面図および断面図。 本発明の一態様に係る半導体装置の例を示す断面図。 本発明の一態様に係る電子機器を示す斜視図。 トランジスタの構造を説明する上面図および断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
本明細書において、トランジスタのソースとドレインは、一方をドレインと呼ぶとき他方をソースとする。すなわち、電位の高低によってそれらを区別しない。したがって、ソースとされている部分をドレインと読み替えることもできる。
また、電圧は、ある電位と、基準の電位(例えばグラウンド電位またはソース電位)との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。また、電位VH、電位VDD、電位GNDなどのように電位を表記したとしても、厳密に電位VH、電位VDD、電位GNDとなっていないことがある。よって、電位VH、電位VDD、電位GNDは、電位VH近傍、電位VDD近傍、電位GND近傍と置き換えることができる。なお、「接地する」と「GNDに接続する」は同義である。
本明細書においては「接続する」と表現される場合であっても、現実の回路においては物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
(実施の形態1)
本実施の形態では、本発明の一態様に係る半導体装置について、図1乃至図6を用いて説明する。
図1(A)は、本発明の一態様に係る半導体装置の上面図である。なお、図1(A)に示す一点鎖線A−Bに対応する断面A−Bが図1(B)である。図1(A)では、簡単のため、重畳して隠れている膜および絶縁膜などを省略して示す。
図1(B)に示す半導体装置は、基板101上に設けられた第1の絶縁膜102上に設けられた第1の導電膜104aと、第1の導電膜104aおよび第1の絶縁膜102上に設けられた第2の絶縁膜112aと、第2の絶縁膜112a上に設けられ、第1の導電膜104aと少なくとも一部が重畳する第1の酸化物半導体膜106aと、第1の酸化物半導体膜106a上に設けられた第2の導電膜116aおよび第3の導電膜126aと、第2の導電膜116a、第3の導電膜126aおよび第1の酸化物半導体膜106a上に設けられた第3の絶縁膜110aと、第3の絶縁膜110a上に設けられ、第1の酸化物半導体膜106aおよび第1の導電膜104aと少なくとも一部が重畳する第4の導電膜114と、第3の絶縁膜110a上に設けられ、第4の導電膜114と上面の高さが揃っている第4の絶縁膜120aと、第4の導電膜114および第4の絶縁膜120a上に設けられた第5の絶縁膜110bと、第5の絶縁膜110b上に設けられ、第4の導電膜114と少なくとも一部が重畳する第2の酸化物半導体膜106bと、第2の酸化物半導体膜106b上に設けられ、第2の導電膜116aの少なくとも一部、および第3の導電膜126aの少なくとも一部とそれぞれ重畳する第5の導電膜116bおよび第6の導電膜126bと、第5の導電膜116b、第6の導電膜126bおよび第2の酸化物半導体膜106b上に設けられた第6の絶縁膜112bと、第6の絶縁膜112b上に設けられ、第2の酸化物半導体膜106bおよび第4の導電膜114と少なくとも一部が重畳する第7の導電膜104bと、を有する。なお、第7の導電膜104bおよび第6の絶縁膜112b上に上面が平坦である第7の絶縁膜120bを設けると好ましい。
なお、図1(B)では、第1の導電膜104a、第4の導電膜114および第7の導電膜104bと、第2の導電膜116a、第3の導電膜126a、第5の導電膜116bおよび第6の導電膜126bとが重畳していないが、これに限定されない。例えば、第1の導電膜104a、第4の導電膜114および第7の導電膜104bと、第2の導電膜116a、第3の導電膜126a、第5の導電膜116bおよび第6の導電膜126bとが少なくとも一部において重畳していてもよい。
基板101に大きな制限はないが、少なくとも、後の熱処理に耐え得る程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板101として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI(Silicon On Insulator)基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板101として用いてもよい。
また、基板101として、第5世代(1000mm×1200mmまたは1300mm×1500mm)、第6世代(1500mm×1800mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2500mm)、第9世代(2400mm×2800mm)、第10世代(2880mm×3130mm)などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板101の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板101として用いる場合、縮みの小さいものを用いることが好ましい。例えば、基板101として、400℃、好ましくは450℃、さらに好ましくは500℃の温度で1時間加熱処理を行った後の縮み量が10ppm以下、好ましくは5ppm以下、さらに好ましくは3ppm以下である大型ガラス基板を用いればよい。
また、基板101として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板101に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
第1の絶縁膜102は、基板101に起因する不純物が、第1の酸化物半導体膜106aに影響しないようにするために設ける。ただし、基板101が不純物を含まない場合は、第1の絶縁膜102を設けなくても構わない。
第1の絶縁膜102としては、酸化アルミニウム、窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを含む絶縁膜から一種以上選択して、単層で積層で用いればよい。
酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が50原子%以上70原子%以下、窒素が0.5原子%以上15原子%以下、シリコンが25原子%以上35原子%以下、水素が0原子%以上10原子%以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が5原子%以上30原子%以下、窒素が20原子%以上55原子%以下、シリコンが25原子%以上35原子%以下、水素が10原子%以上25原子%以下の範囲で含まれるものをいう。ただし、上記範囲は、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)や、水素前方散乱法(HFS:Hydrogen Forward scattering Spectrometry)を用いて測定した場合のものである。また、構成元素の組成は、その合計が100原子%を超えない値をとる。
第1の導電膜104aの少なくとも一部は、第1の酸化物半導体膜106aを用いたトランジスタにおいて第1のゲート電極として機能する。例えば、第1の導電膜104aとしては、Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、TaおよびWを一種以上含む、単体、窒化物、酸化物または合金を、単層で積層で用いればよい。または、少なくともInおよびZnを含む酸化物または酸窒化物を用いても構わない。例えば、In−Ga−Zn−O−N化合物などを用いればよい。
第2の絶縁膜112aの少なくとも一部は、ゲート絶縁膜として機能する。例えば、第2の絶縁膜112aとしては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを含む絶縁膜から一種以上選択して、単層で積層で用いればよい。
第1の酸化物半導体膜106aは、第1の導電膜104aと重畳する領域にチャネル領域を有する。なお、チャネル領域とは、ゲート電極の電界によりチャネルが形成される領域をいう。チャネルが形成されると、ソースおよびドレイン間に電圧を印加することで電流が流れる。
第1の酸化物半導体膜106aとして、例えば、In−M−Zn−O化合物を用いればよい。ここで、金属元素Mは酸素との結合エネルギーがInおよびZnよりも高い元素である。または、In−M−Zn−O化合物から酸素が脱離することを抑制する機能を有する元素である。金属元素Mの作用によって、酸化物半導体膜の酸素欠損の生成が抑制される。そのため、酸素欠損に起因するトランジスタの特性の変動を低減することができ、信頼性の高いトランジスタを得ることができる。
金属元素Mは、具体的にはAl、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Ga、Y、Zr、Nb、Mo、Sn、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Hf、TaまたはWとすればよく、好ましくはAl、Ti、Ga、Y、Zr、CeまたはHfとする。金属元素Mは、前述の元素から一種または二種以上選択すればよい。また、金属元素Mの代わりにSiまたはGeを用いても構わない。
第1の酸化物半導体膜106aは、単結晶、多結晶(ポリクリスタルともいう。)または非晶質などの状態をとる。
好ましくは、第1の酸化物半導体膜106aは、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜とする。
CAAC−OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC−OS膜は、非晶質相に非晶質部および結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡(TEM:Transmission Electron Microscope)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部との境界は明確ではない。また、TEMによってCAAC−OS膜には粒界(グレインバウンダリーともいう。)は確認できない。そのため、CAAC−OS膜は、粒界に起因するキャリア移動度の低下が抑制される。
CAAC−OS膜に含まれる結晶部は、c軸がCAAC−OS膜の被形成面または表面に垂直な方向に揃い、かつab面に垂直な方向から見て三角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸およびb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、85°以上95°以下の範囲も含まれることとする。
なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CAAC−OS膜の形成過程において、第1の酸化物半導体膜106aの表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、CAAC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、CAAC−OS膜の形状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くことがある。なお、結晶部のc軸の方向は、CAAC−OS膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
また、CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜(ここでは第1の酸化物半導体膜106aおよび第2の酸化物半導体膜106b)は、銅、アルミニウム、塩素などの不純物がほとんど含まれない高純度化されたものであることが好ましい。トランジスタの作製工程において、これらの不純物が混入または酸化物半導体膜表面に付着する恐れのない工程を適宜選択することが好ましく、酸化物半導体膜表面に付着した場合には、シュウ酸や希フッ酸などに曝す、またはプラズマ処理(NOプラズマ処理など)を行うことにより、酸化物半導体膜表面の不純物を除去することが好ましい。具体的には、酸化物半導体膜の銅濃度は、1×1018atoms/cm以下、好ましくは1×1017atoms/cm以下とする。また、酸化物半導体膜のアルミニウム濃度は、1×1018atoms/cm以下とする。また、酸化物半導体膜の塩素濃度は、2×1018atoms/cm以下とする。
また、酸化物半導体膜は成膜直後において、化学量論的組成より酸素が多い過飽和の状態とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体膜を成膜する場合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく、特に酸素雰囲気で成膜を行うことが好ましい。成膜ガスの酸素の占める割合が多い条件、特に酸素雰囲気で成膜すると、例えば成膜温度を300℃以上としても、膜中からZn放出がすることが抑制される。
酸化物半導体膜は水素などの不純物が十分に除去されることにより、高純度化されたものであることが好ましい。または、十分な酸素が供給されて酸素が過飽和の状態とされたものであることが好ましい。具体的には、酸化物半導体膜の水素濃度は5×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下、より好ましくは5×1017atoms/cm以下とする。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)で測定されるものである。また、十分な酸素が供給されて酸素が過飽和の状態とするため、酸化物半導体膜を包みこむように余剰酸素を含む絶縁膜(SiOxなど)を接して設ける。
また、余剰酸素を含む絶縁膜の水素濃度もトランジスタの特性に影響を与えるため重要である。
以下に、トランジスタの特性に与える、余剰酸素を含む絶縁膜中の水素濃度の影響について説明する。
まずは、余剰酸素を含む絶縁膜中に意図的に水素を添加し、その水素濃度をSIMSにより測定した。
以下に試料の作製方法を示す。
まず、ガラス基板を準備し、当該ガラス基板上に酸化シリコン膜をスパッタリング法にて厚さ300nm成膜した。
酸化シリコン膜は、石英ターゲットを用い、圧力を0.4Pa、電力を1.5kW(13.56MHz)、成膜時の基板温度を100℃として成膜した。
試料は4種類用意した。なお、各試料は、酸化シリコン膜の成膜に用いる成膜ガスである酸素ガス(O)、重水素ガス(D)およびアルゴンガス(Ar)の流量が異なる以外は同様とした。
表1に、試料名と、酸化シリコン膜の成膜に用いた各成膜ガスの流量と、酸化シリコン膜中の30nmの深さにおけるD(重水素原子)濃度およびH(水素原子)濃度を示す。なお、各試料の成膜ガス中のD割合(D/(O+Ar+D))は、試料1が0体積%、試料2が0.005体積%、試料3が0.50体積%、試料4が2.50体積%とした。
Figure 0006222919
表1より、成膜ガス中のD割合が高いほど酸化シリコン膜中に含まれるD濃度が高いことがわかった。
次に、表1で示した試料1乃至試料4を用いて、トランジスタを作製した。
図19(A)は測定に用いたトランジスタの上面図である。図19(A)に示す一点鎖線A−Bに対応する断面図を図19(B)に示す。なお、簡単のため、図19(A)においては、保護絶縁膜2118、ゲート絶縁膜2112、絶縁膜2102などを省略して示す。
図19(B)に示すトランジスタは、基板2100と、基板2100上に設けられた余剰酸素を含む絶縁膜2102と、絶縁膜2102上に設けられた酸化物半導体膜2106と、酸化物半導体膜2106上に設けられた一対の電極2116と、酸化物半導体膜2106および一対の電極2116を覆って設けられたゲート絶縁膜2112と、ゲート絶縁膜2112を介して酸化物半導体膜2106と重畳して設けられたゲート電極2104と、ゲート電極2104およびゲート絶縁膜2112上に設けられた保護絶縁膜2118と、を有する。
ここで、絶縁膜2102は、表1で示した試料1乃至試料4のいずれかを用いた。なお、絶縁膜2102の厚さは300nmとした。
そのほか、基板2100はガラス、酸化物半導体膜2106はIGZO膜(In:Ga:Zn=1:1:1[原子数比]ターゲットを用いて成膜したもの)を厚さ20nm、一対の電極2116はタングステン膜を厚さ100nm、ゲート絶縁膜2112は酸化窒化シリコン膜を厚さ30nm、ゲート電極2104は、ゲート絶縁膜2112側から窒化タンタル膜を厚さ15nmおよびタングステン膜を厚さ135nm、保護絶縁膜2118は酸化窒化シリコン膜を厚さ300nmとした。
以上のような構造を有するトランジスタに対し、BTストレス試験を行った。なお、測定には、チャネル長(L)が10μm、チャネル幅(W)が10μm、ゲート電極2104と一対の電極2116のチャネル長方向の重なり(Lov)がそれぞれ1μm(合計2μm)であるトランジスタを用いた。実施したBTストレス試験の方法を以下に示す。
まず、基板温度25℃において、トランジスタのドレイン電圧(Vd)を3Vとし、ゲート電圧(Vg)を−6Vから6Vに掃引したときのドレイン電流(Id)を測定した。このときのトランジスタの特性を、BT試験前のトランジスタの特性と呼ぶ。ここでは、ソース電位を基準とした電圧を示す。
次に、Vdを0.1Vとし、Vgを−6Vとし、基板温度150℃にて1時間保持した。
次に、基板温度25℃において、Vdを3Vとし、Vgを−6Vから6Vに掃引したときのIdを測定した。このときのトランジスタの特性を、BTストレス試験後のトランジスタの特性と呼ぶ。
BTストレス試験前およびBTストレス試験後における、しきい値電圧(Vth)および電界効果移動度(μFE)を表2に示す。なお、表2に示す試料名は、表1に示す試料名と対応しており、絶縁膜2102の条件は表1の記載を参照する。
Figure 0006222919
表2より、試料4は、BTストレス試験後にμFEが大幅に低下していることがわかった。
また、さらにLが小さいトランジスタについて、トランジスタの特性を測定したところ、試料4は他の試料と比べ、Vthのマイナス方向のばらつきが大きくなった。
以上に示すように、酸化シリコン膜が酸化物半導体膜と接する構造のトランジスタにおいて、酸化シリコン膜中のD濃度が7.2×1020atoms/cmであるとき、トランジスタに特性異常が生じることがわかった。
このように、余剰酸素を含む絶縁膜の水素濃度が、7.4×1020atoms/cm以上(D濃度が7.2×1020atoms/cm+H濃度1.9×1019atoms/cm以上)である場合には、トランジスタの特性は、バラツキの増大、L長依存性の増大が見られることがわかる。さらにBTストレス試験において、トランジスタの特性が大きく劣化するため、余剰酸素を含む絶縁膜の水素濃度は、7.4×1020atoms/cm未満とすることが好ましい。具体的には、酸化物半導体膜の水素濃度は5×1019atoms/cm以下、かつ、余剰酸素を含む絶縁膜の水素濃度は、7.4×1020atoms/cm未満とすることが好ましい。
さらに酸化物半導体膜を包み、かつ、余剰酸素を含む絶縁膜の外側に配置されるように、酸化物半導体膜の酸素の放出を抑えるブロッキング層(AlOxなど)を設けると好ましい。
余剰酸素を含む絶縁膜またはブロッキング層で酸化物半導体膜を包み込むことで、酸化物半導体膜において化学量論的組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。例えば、酸化物半導体膜が化学量論的組成がIn:Ga:Zn:O=1:1:1:4[原子数比]であるIGZOの場合、IGZOに含まれる酸素の原子数比は4より多い状態となる。
酸素を十分含み、高純度化された酸化物半導体膜は、バンドギャップが2.8eV〜3.2eV程度であり、少数キャリアが1×10−9個/cm程度と極めて少なく、多数キャリアはトランジスタのソースから来るのみである。そのため、当該酸化物半導体膜を用いたトランジスタはアバランシェブレークダウンがない。
また、当該酸化物半導体膜を用いたトランジスタは、ゲート電極の電界がFETのチャネル領域を完全空乏化するため、例えばチャネル長が3μm、チャネル幅が1μmのときのオフ電流は、85℃〜95℃において1×10−23A以下とすることができ、かつ室温では1×10−25A以下とすることができる。
第2の導電膜116aの少なくとも一部、および第3の導電膜126aの少なくとも一部は、それぞれ第1の酸化物半導体膜106aを用いたトランジスタのソース電極およびドレイン電極として機能する。第2の導電膜116aおよび第3の導電膜126aは、第1の導電膜104aとして示した導電膜から選択して用いればよい。
第3の絶縁膜110aの少なくとも一部は、ゲート絶縁膜として機能する。第3の絶縁膜110aは、第2の絶縁膜112aとして示した絶縁膜から選択して用いればよい。
第4の導電膜114は、第1の酸化物半導体膜106aを用いたトランジスタにおいて第2のゲート電極として機能する。第4の導電膜114は、第1の導電膜104aとして示した導電膜から選択して用いればよい。
なお、第4の導電膜114および第1の導電膜104aに印加される電圧のバランスによって、第1の酸化物半導体膜106aにチャネルが形成される場合もあり、形成されない場合もある。例えば、第4の導電膜114に負の電圧を印加した場合、第1の導電膜104aにトランジスタのVthに相当する電圧を印加しても第1の酸化物半導体膜106aにチャネルは形成されない。この場合、第1の導電膜104aに、トランジスタのVthよりも第4の導電膜114に印加した負の電圧に相当する分だけ高い電圧を印加するとチャネルが形成される。これは、第4の導電膜114と第1の導電膜104aを置き換えても同様である。なお、述べるまでもないが、第1のゲート電極および第2のゲート電極に印加する電圧のバランスは、ゲート絶縁膜の厚さや誘電率によって変化する。
従って、トランジスタがノーマリーオン(Vthが負)の特性を有する場合、第1の導電膜104aまたは第4の導電膜114に、Vthを正にするために十分な負の電圧を印加することでノーマリーオフ(Vthが正)の特性を得ることができる。好ましくは、第4の導電膜114によって、トランジスタのVthを制御する。
第4の絶縁膜120aは、平坦化膜として機能する。従って、第4の絶縁膜120aよりも上に設けられる膜が、第4の絶縁膜120aよりも下に設けられる膜によって生じる凹凸の影響を受けにくくなる。そのため、凹凸の影響による耐圧の低下、段切れなどを防止することができる。即ち、第4の絶縁膜120aは、半導体装置の凹凸を軽減する機能を有する絶縁膜である。ただし、第4の絶縁膜120aよりも下に設けられる膜によって生じる凹凸が軽微な場合、第4の絶縁膜120aを設けなくてもよい。
第4の絶縁膜120aは、酸化アルミニウム、窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを含む絶縁膜から一種以上選択して、単層で積層で用いればよい。
また、第4の絶縁膜120aとして、アクリル、エポキシ、ポリイミドなどの有機樹脂を用いてもよい。有機樹脂はスピンコート法などで形成可能であるため、比較的平坦な上面を得やすい。
第5の絶縁膜110bの少なくとも一部は、ゲート絶縁膜として機能する。第5の絶縁膜110bは、第2の絶縁膜112aとして示した絶縁膜から選択して用いればよい。
第2の酸化物半導体膜106bは、第7の導電膜104bと重畳する領域にチャネル領域を有する。第2の酸化物半導体膜106bは、第1の酸化物半導体膜106aとして示した化合物膜から選択して用いればよい。
第5の導電膜116bの少なくとも一部、および第6の導電膜126bの少なくとも一部は、それぞれ第2の酸化物半導体膜106bを用いたトランジスタにおいてソース電極およびドレイン電極として機能する。第5の導電膜116bおよび第6の導電膜126bは、第1の導電膜104aとして示した導電膜から選択して用いればよい。
第6の絶縁膜112bは、ゲート絶縁膜として機能する。第6の絶縁膜112bは、第2の絶縁膜112aとして示した絶縁膜から選択して用いればよい。
第7の導電膜104bの少なくとも一部は、第2の酸化物半導体膜106bを用いたトランジスタにおいて第1のゲート電極として機能する。第7の導電膜104bは、第1の導電膜104aとして示した導電膜から選択して用いればよい。
なお、第4の導電膜114および第7の導電膜104bに印加される電圧のバランスによって、第2の酸化物半導体膜106bにチャネルが形成される場合もあり、形成されない場合もある。例えば、第4の導電膜114に負の電圧を印加した場合、第7の導電膜104bにトランジスタのVthに相当する電圧を印加しても第2の酸化物半導体膜106bにチャネルは形成されない。この場合、第7の導電膜104bに、トランジスタのVthよりも第4の導電膜114に印加した負の電圧に相当する分だけ高い電圧を印加するとチャネルが形成される。これは、第4の導電膜114と第7の導電膜104bを置き換えても同様である。
従って、トランジスタがノーマリーオンの特性を有する場合、第7の導電膜104bまたは第4の導電膜114に、Vthを正にするために十分な負の電圧を印加することでノーマリーオフの特性を得ることができる。
このように、第4の導電膜114によって、第1の酸化物半導体膜106aおよび第2の酸化物半導体膜106bのVthを制御することができる。即ち、一つの第2のゲート電極(ここでは第4の導電膜114)によって、第1の酸化物半導体膜106aを用いたトランジスタ、第2の酸化物半導体膜106bを用いたトランジスタごとに第2のゲート電極を設けたことになる。従って、半導体装置において、酸化物半導体層の上下にゲート電極を有するトランジスタの第2のゲート電極を共通化することができる。
第7の絶縁膜120bは、平坦化膜として機能する。従って、第7の絶縁膜120bよりも上に設けられる膜が、第7の絶縁膜120bよりも下に設けられる膜によって生じる凹凸の影響を受けにくくなる。そのため、凹凸の影響による耐圧の低下、段切れなどを防止することができる。即ち、第7の絶縁膜120bは、半導体装置の凹凸を軽減する機能を有する絶縁膜である。
第7の絶縁膜120bを有することで、本実施の形態で示した半導体装置の構造(ここでは、第1の絶縁膜102から第7の絶縁膜120bまで)を複数積層して設けることができる。具体的には、この構造を2段以上10段以下、好ましくは3段以上20段以下、さらに好ましくは5段以上50段以下の範囲で積層して設けてもよい。もちろん、この範囲を超えて当該構造を積層して設けても構わない。
本実施の形態で示した半導体装置の構造を複数積層する場合、トランジスタ2個ごとに、第2のゲート電極として機能する導電膜を設けることになる。そのため、第2のゲート電極を設けるための工程を低減することができる。また、1段につき、第2のゲート電極として機能する導電膜を1層省くことができる。従って、構造を複数積層して設ける場合、半導体装置の作製途中での応力による破損を抑制でき、より多くのトランジスタを有する半導体装置を作製することができる。即ち、半導体装置の高集積化および歩留まりの向上が可能となる。
次に、図1(B)に示した半導体装置の作製方法について、図2乃至図6を用いて説明する。
まず、基板101を準備する。
次に、基板101上に第1の絶縁膜102を成膜する(図2(A)参照。)。第1の絶縁膜102は、例えば、スパッタリング法、化学気相成長(CVD:Chemical Vapor Deposition)法、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法、原子層堆積(ALD:Atomic Layer Deposition)法またはパルスレーザ堆積(PLD:Pulsed Laser Deposition)法を用いて成膜すればよい。
次に、導電膜を成膜し、当該導電膜を加工して第1の導電膜104a形成する(図2(B)参照。)導電膜は、例えば、スパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
なお、本明細書において、単に「加工する」と記載する場合、例えば、フォトリソグラフィ工程により形成したレジストマスクを用いて、膜を所望の形状にすることを示す。
次に、第2の絶縁膜112aを成膜する(図2(C)参照。)。第2の絶縁膜112aは、例えば、スパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
次に、酸化物半導体膜を成膜し、当該酸化物半導体膜を加工して第1の酸化物半導体膜106aを形成する(図2(D)参照。)。酸化物半導体膜は、例えば、スパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
次に、導電膜を成膜し、当該導電膜を加工して第2の導電膜116aおよび第3の導電膜126aを形成する(図3(A)参照。)。導電膜は、例えば、スパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
次に、第3の絶縁膜110aを成膜する(図3(B)参照。)。第3の絶縁膜110aは、例えば、スパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
次に、導電膜を成膜し、当該導電膜を加工して導電膜124を形成する(図3(C)参照。)。導電膜は、例えば、スパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
次に、絶縁膜130aを成膜する(図4(A)参照。)。絶縁膜130aは、例えば、スピンコート法、スパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
次に、絶縁膜130aおよび導電膜124を平坦になるように上面から除去していき、上面の揃った第4の絶縁膜120aおよび第4の導電膜114を形成する(図4(B)参照。)。なお、絶縁膜130aおよび導電膜124をあらかじめ十分な厚さで設けることにより、上面の揃った第4の絶縁膜120aおよび第4の導電膜114の形成が容易になる。
なお、平坦になるよう上面から除去していく方法としては、例えば、化学的機械研磨法(CMP:Chemical Mechanical Polishing)を用いればよい。
次に、第5の絶縁膜110bを成膜する(図4(C)参照。)。第5の絶縁膜110bは、例えば、スパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
次に、酸化物半導体膜を成膜し、当該酸化物半導体膜を加工して第2の酸化物半導体膜106bを形成する(図5(A)参照。)。酸化物半導体膜は、例えば、スパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
次に、導電膜を成膜し、当該導電膜を加工して第5の導電膜116bおよび第6の導電膜126bを形成する(図5(B)参照。)。導電膜は、例えば、スパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
次に、第6の絶縁膜112bを成膜する(図6(A)参照。)。第6の絶縁膜112bは、例えば、スパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
次に、導電膜を成膜し、当該導電膜を加工して第7の導電膜104bを形成する(図6(B)参照。)。導電膜は、例えば、スパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
次に、第7の絶縁膜120bを成膜し、図1(B)に示す半導体装置を作製する。第7の絶縁膜120bは、例えば、スピンコート法、スパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
なお、第7の絶縁膜120bの表面を平坦にするために、CMPなどで平坦化してもよい。
なお、第1の酸化物半導体膜106aおよび第2の酸化物半導体膜106bを形成するための加工前後の工程において、100℃以上450℃以下、好ましくは150℃以上400℃以下、さらに好ましくは200℃以上350℃以下の温度で加熱処理を行ってもよい。また、第1の酸化物半導体膜106aまたは第2の酸化物半導体膜106bとなる酸化物半導体膜を成膜する際、基板温度を100℃以上450℃以下、好ましくは150℃以上400℃以下、さらに好ましくは200℃以上350℃以下としてもよい。当該加熱処理または/および成膜方法によって、第1の酸化物半導体膜106aおよび第2の酸化物半導体膜106b中に含まれる水素、ハロゲン、主成分ではない金属元素、酸素欠損などを低減することができ、特性および信頼性の優れた半導体装置を作製することができる。
以上のようにして作製された半導体装置は、上面が平坦であるため、同様の構造を複数積層して設けることができる。例えば、図17(A)に示す第1の絶縁膜102から第7の絶縁膜120bまでをA構造(図1(B)に相当)としたとき、図17(B)に示すように、A構造を複数積層すればよい。従って、半導体装置の集積度を高めることができる。また、酸化物半導体層の上下にゲート電極を有するトランジスタの第2のゲート電極の層を少なくできるため、同様の構造を複数積層しても応力が高まることを抑制できる。即ち、集積度を高めても半導体装置の歩留まりが低下しない。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、実施の形態1と異なる構造の半導体装置について図7乃至図15を用いて説明する。
図7(A)は、本発明の一態様に係る半導体装置の上面図である。なお、図7(A)に示す一点鎖線A−Bに対応する断面A−Bが図7(B)である。図7(A)では、簡単のため、重畳して隠れている膜および絶縁膜などを省略して示す。
図7(B)に示す半導体装置は、基板201上に設けられた第1の絶縁膜202上に設けられた第1の導電膜204aと、第1の導電膜204aおよび第1の絶縁膜202上に設けられた第2の絶縁膜212aと、第2の絶縁膜212a上に設けられ、第1の導電膜204aと少なくとも一部が重畳する第1の酸化物半導体膜206aと、第1の酸化物半導体膜206a上に設けられた第2の導電膜216aおよび第3の導電膜226aと、第2の導電膜216a、第3の導電膜226aおよび第1の酸化物半導体膜206a上に設けられた第3の絶縁膜210aと、第3の絶縁膜210a上に設けられ、第2の導電膜216aと少なくとも一部が重畳する第4の導電膜234aと、第3の絶縁膜210a上に設けられ、第1の酸化物半導体膜206aおよび第1の導電膜204aと少なくとも一部が重畳する第5の導電膜214と、第3の絶縁膜210a上に設けられ、第4の導電膜234aおよび第5の導電膜214と上面の高さが揃っている第4の絶縁膜220aと、第4の導電膜234a、第5の導電膜214および第4の絶縁膜220a上に設けられた第5の絶縁膜210bと、第5の絶縁膜210b上に設けられ、第5の導電膜214と少なくとも一部が重畳する第2の酸化物半導体膜206bと、第2の酸化物半導体膜206b上に設けられ、第2の導電膜216aの少なくとも一部および第3の導電膜226aの少なくとも一部とそれぞれ重畳する第6の導電膜216bおよび第7の導電膜226bと、第6の導電膜216b、第7の導電膜226bおよび第2の酸化物半導体膜206b上に設けられた第6の絶縁膜212bと、第6の絶縁膜212b上に設けられ、第6の導電膜216bと少なくとも一部が重畳する第8の導電膜234bと、第6の絶縁膜212b上に設けられ、第2の酸化物半導体膜206bおよび第5の導電膜214と少なくとも一部が重畳する第9の導電膜204bと、第8の導電膜234b、第9の導電膜204bおよび第6の絶縁膜212b上に設けられた第7の絶縁膜220bと、第7の絶縁膜220b上に設けられた第10の導電膜260と、を有する。なお、第7の絶縁膜220b、第6の絶縁膜212b、第7の導電膜226b、第2の酸化物半導体膜206b、第5の絶縁膜210b、第4の絶縁膜220aおよび第3の絶縁膜210aには、第3の導電膜226aに達する開口部が設けられており、該開口部を介して第10の導電膜260と第3の導電膜226aとが接する。なお、第10の導電膜260および第7の絶縁膜220b上に上面が平坦である第8の絶縁膜225を設けると好ましい。
ここで、基板201は基板101の記載を参照する。また、第1の絶縁膜202は第1の絶縁膜102の記載を参照する。第1の導電膜204aは第1の導電膜104aの記載を参照する。第2の絶縁膜212aは第2の絶縁膜112aの記載を参照する。第1の酸化物半導体膜206aは第1の酸化物半導体膜106aの記載を参照する。第2の導電膜216aは第2の導電膜116aの記載を参照する。第3の導電膜226aは第3の導電膜126aの記載を参照する。第3の絶縁膜210aは第3の絶縁膜110aの記載を参照する。第5の導電膜214は第4の導電膜114の記載を参照する。第4の絶縁膜220aは第4の絶縁膜120aの記載を参照する。第5の絶縁膜210bは第5の絶縁膜110bの記載を参照する。第2の酸化物半導体膜206bは第2の酸化物半導体膜106bの記載を参照する。第6の導電膜216bは第5の導電膜116bの記載を参照する。第7の導電膜226bは第6の導電膜126bの記載を参照する。第6の絶縁膜212bは第6の絶縁膜112bの記載を参照する。第9の導電膜204bは第7の導電膜104bの記載を参照する。第7の絶縁膜220bは第7の絶縁膜120bの記載を参照する。
第4の導電膜234aは、第5の導電膜214と同一層として設けられる。
第8の導電膜234bは、第9の導電膜204bと同一層として設けられる。
第10の導電膜260は、メモリのビット線として機能する。第10の導電膜260は第7の導電膜226bと、側面で接する。第10の導電膜260は、第2の導電膜216aとして示した導電膜から選択して用いればよい。
また、第1の導電膜204aおよび第9の導電膜204bはメモリのワード線として機能する。
また、第5の導電膜214は、第1の酸化物半導体膜206aを用いたトランジスタおよび第2の酸化物半導体膜206bを用いたトランジスタにおいて第2のゲート電極として機能する。
上記のようにして形成される半導体装置の回路図を図8に示す。図8は、1個のキャパシタにつき1個のトランジスタが設けられるメモリの回路図である。
図7(B)と図8とを比較すると、第1の導電膜204aの少なくとも一部は第1のワード線WL1として機能し、第4の導電膜234aの少なくとも一部は第1の容量線CL1として機能し、第5の導電膜214の少なくとも一部はバックゲート線BGとして機能し、第8の導電膜234bの少なくとも一部は第2の容量線CL2として機能し、第9の導電膜204bの少なくとも一部は第2のワード線WL2として機能し、第10の導電膜260の少なくとも一部はビット線BLとして機能する。
また、図8に示すキャパシタC1は、図7(B)に示すキャパシタ270aに相当する。キャパシタ270aは、第2の導電膜216aの少なくとも一部、第3の絶縁膜210aの少なくとも一部および第4の導電膜234aの少なくとも一部から構成される。また、図8に示すキャパシタC2は、図7(B)に示すキャパシタ270bに相当する。キャパシタ270bは、第6の導電膜216bの少なくとも一部、第6の絶縁膜212bの少なくとも一部および第8の導電膜234bの少なくとも一部から構成される。
また、図8に示すトランジスタTr1は、図7(B)に示すトランジスタ271aに相当する。トランジスタ271aは、第1の導電膜204aの少なくとも一部、第1の酸化物半導体膜206aの少なくとも一部、第2の導電膜216aの少なくとも一部および第3の導電膜226aの少なくとも一部、第5の導電膜214の少なくとも一部から構成される。また、図8に示すトランジスタTr2は、図7(B)に示すトランジスタ271bに相当する。トランジスタ271bは、第9の導電膜204bの少なくとも一部、第2の酸化物半導体膜206bの少なくとも一部、第6の導電膜216bの少なくとも一部および第7の導電膜226bの少なくとも一部、第5の導電膜214の少なくとも一部から構成される。
ここで、メモリセルMC1は、トランジスタTr1およびキャパシタC1を有する。また、メモリセルMC2は、トランジスタTr2およびキャパシタC2を有する。
なお、メモリセルMC1とメモリセルMC2とは少なくとも一部を重畳して設けられる。ここで、図7(A)では、メモリセル280のセル面積が2F×4Fであるため8Fとなるが、これはメモリセルMC1およびメモリセルMC2を含む面積である。従って、メモリセルMC1とメモリセルMC2とが完全に重なって設けられる場合、メモリセル1個あたりのセル面積は、8Fの半分である4Fと見なせる。
なお、図7(B)に示す半導体装置は、最上層が上面が平坦な第8の絶縁膜225を有する。そのため、図7(B)に示す半導体装置の構造と同様の構造を複数積層して設けることができる。即ち、図7(B)に示す半導体装置の構造を2段積層する場合、面積8Fに対しメモリセルが完全に重なって4個設けられることで、メモリセル1個あたりのセル面積は4分の1である2Fと見なせる。
このように、図7(B)に示す半導体装置の構造を複数積層して設けることで、メモリセル1個あたりのセル面積を縮小することができ、単位面積あたりの記憶容量の大きいメモリを作製することができる。また、集積度を高めても半導体装置の歩留まりが低下しない。
なお、図8はメモリの一部を示した回路図であるが、これを拡張し、メモリセルMC1およびメモリセルMC2を同一平面に複数並べたメモリセルアレイを構成することができる。
以下に、メモリセルアレイへのデータの書き込み方法および読み出し方法について説明する。
メモリセルアレイへのデータの書き込み方法について説明する。データの書き込みはメモリセルごとに行う。具体的には、任意に選択した行のワード線の電位をVH(トランジスタのしきい値電圧(Vth)にVDD(電源電位)を加えたよりも高い電位)とし、それ以外の行のワード線の電位をGND(またはGND以下)とする。次に、任意に選択した列のビット線をVDDとし、それ以外の列のビット線を浮遊電位(フロート)とする。こうすることで、選択した列のビット線と接続する選択した行のメモリセルにあるキャパシタにVDDが充電される。次に、選択した行のワード線の電位をGND(またはGND以下)とすることで、該当するメモリセルにデータが保持される。その後、メモリセルを変えて、順番にデータを書き込む。以上がメモリセルアレイへのデータの書き込み方法である。
または、データの書き込みは行ごとに行う。例えば、1行目のメモリセルにデータを書き込む場合、1行目のワード線に電位VHを印加した後、データ1を書き込みたいメモリセルのある列のビット線の電位をVDDとし、データ0を書き込みたいメモリセルのある列のビット線の電位をGNDとする。次に、ワード線の電位をGND(またはGND以下)にすることで、キャパシタにデータが保持される。この動作を行ごとに行えば、全てのメモリセルに対してデータを書き込むことができる。以上がメモリセルアレイへのデータの書き込み方法である。
このようにして書き込まれたデータは、本発明の一態様に係る酸化物半導体膜を用いたトランジスタのオフ電流が小さいため、長い期間に渡って保持することが可能となる。
次に、データの読み出し方法について説明する。データの読み出しはメモリセルごとに行う。まずは、任意に選択した列のビット線を所定の電位(定電位)とする。次に、任意に選択した行のワード線をVHとすることで、キャパシタに書き込まれたデータに対応する電位を選択したビット線に与える。その後、与えられた電位をセンスアンプ(図示せず)にて読み出す。なお、データは読み出されると同時に失われる。しかし、センスアンプの動作により増幅されて再度メモリセルにデータが書き込まれる。その後、メモリセルを変えて、順番にデータを読み出す。
または、データの読み出しは行ごとに行う。例えば、1行目のメモリセルのデータを読み出す場合、全ビット線を所定の電位(定電位)とする。次に、1行目のワード線の電位をVHとすると、各ビット線の電位がデータに応じて変動する。この動作を行ごとに行うことで、全てのメモリセルのデータを読み出すことができる。以上がメモリセルアレイのデータの読み出し方法である。
次に、図7(B)に示す半導体装置の作製方法を図9乃至図15を用いて説明する。
まず、基板201を準備する。
次に、基板201上に第1の絶縁膜202を成膜する(図9(A)参照。)。
次に、導電膜を成膜し、当該導電膜を加工して第1の導電膜204aを形成する(図9(B)参照。)。
次に、第2の絶縁膜212aを成膜する(図9(C)参照。)。
次に、酸化物半導体膜を成膜し、当該酸化物半導体膜を加工して第1の酸化物半導体膜206aを形成する(図9(D)参照。)。
次に、導電膜を成膜し、当該導電膜を加工して第2の導電膜216aおよび第3の導電膜226aを形成する(図10(A)参照。)。
次に、第3の絶縁膜210aを成膜する(図10(B)参照。)。
次に、導電膜を成膜し、当該導電膜を加工して導電膜244aおよび導電膜254を形成する(図10(C)参照。)。
次に、絶縁膜250aを成膜する(図11(A)参照。)。
次に、絶縁膜250a、導電膜244aおよび導電膜254を平坦になるように、CMPなどで上面からエッチングし、上面の揃った第4の絶縁膜220a、第4の導電膜234aおよび第5の導電膜214を形成する(図11(B)参照。)。なお、絶縁膜250a、導電膜244aおよび導電膜254をあらかじめ十分な厚さで設けることにより、上面の揃った第4の絶縁膜220a、第4の導電膜234aおよび第5の導電膜214の形成が容易になる。
次に、第5の絶縁膜210bを成膜する(図11(C)参照。)。
次に、酸化物半導体膜を成膜し、当該酸化物半導体膜を加工して第2の酸化物半導体膜206bを形成する(図12(A)参照。)。
次に、導電膜を成膜し、当該導電膜を加工して第6の導電膜216bおよび第7の導電膜226bを形成する(図12(B)参照。)。
次に、第6の絶縁膜212bを成膜する(図13(A)参照。)。
次に、導電膜を成膜し、当該導電膜を加工して第8の導電膜234bおよび第9の導電膜204bを形成する(図13(B)参照。)。
次に、第7の絶縁膜220bを成膜する(図14(A)参照。)。
次に、第7の絶縁膜220b、第6の絶縁膜212b、第7の導電膜226b、第2の酸化物半導体膜206b、第5の絶縁膜210b、第4の絶縁膜220aおよび第3の絶縁膜210aの一部をエッチングし、第3の導電膜226aを露出する開口部を設ける(図14(B)参照。)。
次に、導電膜を成膜し、当該導電膜を加工して、第10の導電膜260を形成する(図15参照。)。
次に、第8の絶縁膜225を形成し、図7(B)に示す半導体装置を作製する。
なお、第8の絶縁膜225の表面を平坦にするために、CMPなどで平坦化してもよい。
以上のようにして作製された半導体装置は、上面が平坦であるため、図17(B)に例示したように同様の構造を複数積層して設けることができるため、集積度を高めることができる。また、第2のゲート電極の層を少なくできるため、同様の構造を複数積層しても応力が高まることを抑制できる。即ち、集積度を高めても半導体装置の歩留まりが低下しない。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、実施の形態1および実施の形態2と異なる構造の半導体装置について図16を用いて説明する。
図16(A)は、本発明の一態様に係る半導体装置の上面図である。なお、図16(A)に示す一点鎖線A−Bに対応する断面A−Bが図16(B)である。図16(A)では、簡単のため、重畳して隠れている膜および絶縁膜などを省略して示す。
なお、図16(B)に示すトランジスタは、図7(B)に示すトランジスタと、第5の絶縁膜210bを含めて、第5の絶縁膜210bから下の構造が共通している。そのため、基板201から第5の絶縁膜210bまでの説明は実施の形態2を参照する。
図16(B)に示す半導体装置は、基板201上に設けられた第1の絶縁膜202上に設けられた第1の導電膜204aと、第1の導電膜204aおよび第1の絶縁膜202上に設けられた第2の絶縁膜212aと、第2の絶縁膜212a上に設けられ、第1の導電膜204aと少なくとも一部が重畳する第1の酸化物半導体膜206aと、第1の酸化物半導体膜206a上に設けられた第2の導電膜216aおよび第3の導電膜226aと、第2の導電膜216a、第3の導電膜226aおよび第1の酸化物半導体膜206a上に設けられた第3の絶縁膜210aと、第3の絶縁膜210a上に設けられ、第2の導電膜216aと少なくとも一部が重畳する第4の導電膜234aと、第3の絶縁膜210a上に設けられ、第1の酸化物半導体膜206aの少なくとも一部および第1の導電膜204aの少なくとも一部と重畳する第5の導電膜214と、第3の絶縁膜210a上に設けられ、第4の導電膜234aおよび第5の導電膜214と上面の高さが揃っている第4の絶縁膜220aと、第4の導電膜234a、第5の導電膜214および第4の絶縁膜220a上に設けられた第5の絶縁膜210bと、第5の絶縁膜210b上に設けられ、第2の導電膜216aの少なくとも一部および第3の導電膜226aの少なくとも一部とそれぞれ重畳する第6の導電膜216cおよび第7の導電膜226cと、第6の導電膜216c、第7の導電膜226cおよび第5の絶縁膜210b上に設けられ、第5の導電膜214と少なくとも一部が重畳する第2の酸化物半導体膜206cと、第2の酸化物半導体膜206c上に設けられた第6の絶縁膜212cと、第6の絶縁膜212c上に設けられ、第2の酸化物半導体膜206cの少なくとも一部および第5の導電膜214の少なくとも一部と重畳する第8の導電膜204cと、第8の導電膜204cおよび第6の絶縁膜212c上に設けられた第7の絶縁膜220cと、第7の絶縁膜220c上に設けられた第9の導電膜261と、を有する。なお、第7の絶縁膜220c、第6の絶縁膜212c、第7の導電膜226c、第2の酸化物半導体膜206c、第5の絶縁膜210b、第4の絶縁膜220aおよび第3の絶縁膜210aには、第3の導電膜226aに達する開口部が設けられており、該開口部を介して第9の導電膜261と第3の導電膜226aとが接する。なお、第9の導電膜261および第7の絶縁膜220c上に上面が平坦である第8の絶縁膜226を設けると好ましい。
ここで、第6の導電膜216cは第6の導電膜216bの記載を参照する。また、第7の導電膜226cは第7の導電膜226bの記載を参照する。また、第2の酸化物半導体膜206cは第2の酸化物半導体膜206bの記載を参照する。また、第6の絶縁膜212cは第6の絶縁膜212bの記載を参照する。また、第8の導電膜204cは第9の導電膜204bの記載を参照する。また、第7の絶縁膜220cは第7の絶縁膜220bの記載を参照する。また、第9の導電膜261は第10の導電膜260の記載を参照する。また、第8の絶縁膜226は第8の絶縁膜225の記載を参照する。
また、図8に示すキャパシタC1は、図16(B)に示すキャパシタ270aに相当する。キャパシタ270aは、第2の導電膜216aの少なくとも一部、第3の絶縁膜210aの少なくとも一部および第4の導電膜234aの少なくとも一部から構成される。また、図8に示すキャパシタC2は、図16(B)に示すキャパシタ270cに相当する。キャパシタ270cは、第6の導電膜216cの少なくとも一部、第5の絶縁膜210bの少なくとも一部および第4の導電膜234aの少なくとも一部から構成される。即ち、図8において、容量線CL2が設けられず、キャパシタC2が容量線CL1に接続される構成となる。
また、図8に示すトランジスタTr1は、図16(B)に示すトランジスタ271aに相当する。トランジスタ271aは、第1の導電膜204aの少なくとも一部、第1の酸化物半導体膜206aの少なくとも一部、第2の導電膜216aの少なくとも一部および第3の導電膜226aの少なくとも一部、第5の導電膜214の少なくとも一部から構成される。また、図8に示すトランジスタTr2は、図16(B)に示すトランジスタ271cに相当する。トランジスタ271cは、第8の導電膜204cの少なくとも一部、第2の酸化物半導体膜206cの少なくとも一部、第6の導電膜216cの少なくとも一部および第7の導電膜226cの少なくとも一部、第5の導電膜214の少なくとも一部から構成される。
即ち、本実施の形態で示す半導体装置の構造では、実施の形態2で示す半導体装置の構造と比べ、導電膜を1層少なくできる。なお、セル面積はメモリセル280とメモリセル281で同様である。
メモリセルの書き込み方法および読み出し方法については、実施の形態2の記載を参照すればよい。
以上のようにして作製された半導体装置は、上面が平坦であるため、図17(B)に例示したように同様の構造を複数積層して設けることができる。従って、半導体装置の集積度を高めることができる。また、酸化物半導体層の上下にゲート電極を有するトランジスタの第2のゲート電極の層を少なくできるため、同様の構造を複数積層しても応力が高まることを抑制できる。即ち、集積度を高めても半導体装置の歩留まりが低下しない。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、実施の形態1乃至実施の形態3の少なくともいずれかを適用した電子機器の例について説明する。
図18(A)は携帯型情報端末である。図18(A)に示す携帯型情報端末は、筐体9300と、ボタン9301と、マイクロフォン9302と、表示部9303と、スピーカ9304と、カメラ9305と、を具備し、携帯型電話機としての機能を有する。本発明の一態様は、表示部9303およびカメラ9305に適用することができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶回路に本発明の一態様を適用することもできる。
図18(B)は、デジタルスチルカメラである。図18(B)に示すデジタルスチルカメラは、筐体9320と、ボタン9321と、マイクロフォン9322と、表示部9323と、を具備する。本発明の一態様は、デジタルスチルカメラ内部に設けられた記憶回路に適用することができる。
図18(C)は2つ折り可能な携帯情報端末である。図18(C)に示す2つ折り可能な携帯情報端末は、筐体9630、表示部9631a、表示部9631b、留め具9633、操作スイッチ9638、を有する。
なお、表示部9631aまたは/および表示部9631bは、一部または全部をタッチパネルとすることができ、表示された操作キーに触れることでデータ入力などを行うことができる。
本発明の一態様に係る半導体装置を用いることで、電子機器の性能を高め、かつ信頼性を高めることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
101 基板
102 第1の絶縁膜
104a 第1の導電膜
104b 第7の導電膜
106a 第1の酸化物半導体膜
106b 第2の酸化物半導体膜
110a 第3の絶縁膜
110b 第5の絶縁膜
112a 第2の絶縁膜
112b 第6の絶縁膜
114 第4の導電膜
116a 第2の導電膜
116b 第5の導電膜
120a 第4の絶縁膜
120b 第7の絶縁膜
124 導電膜
126a 第3の導電膜
126b 第6の導電膜
130a 絶縁膜
201 基板
202 第1の絶縁膜
204a 第1の導電膜
204b 第9の導電膜
204c 第8の導電膜
206a 第1の酸化物半導体膜
206b 第2の酸化物半導体膜
206c 第2の酸化物半導体膜
210a 第3の絶縁膜
210b 第5の絶縁膜
212a 第2の絶縁膜
212b 第6の絶縁膜
212c 第6の絶縁膜
214 第5の導電膜
216a 第2の導電膜
216b 第6の導電膜
216c 第6の導電膜
220a 第4の絶縁膜
220b 第7の絶縁膜
220c 第7の絶縁膜
225 第8の絶縁膜
226 第8の絶縁膜
226a 第3の導電膜
226b 第7の導電膜
226c 第7の導電膜
234a 第4の導電膜
234b 第8の導電膜
244a 導電膜
250a 絶縁膜
254 導電膜
260 第10の導電膜
261 第9の導電膜
270a キャパシタ
270b キャパシタ
270c キャパシタ
271a トランジスタ
271b トランジスタ
271c トランジスタ
280 メモリセル
281 メモリセル
2100 基板
2102 絶縁膜
2104 ゲート電極
2106 酸化物半導体膜
2112 ゲート絶縁膜
2116 一対の電極
2118 保護絶縁膜
9300 筐体
9301 ボタン
9302 マイクロフォン
9303 表示部
9304 スピーカ
9305 カメラ
9320 筐体
9321 ボタン
9322 マイクロフォン
9323 表示部
9630 筐体
9631a 表示部
9631b 表示部
9633 留め具
9638 操作スイッチ

Claims (1)

  1. 第1のトランジスタと、
    前記第1のトランジスタ上の第2のトランジスタと、
    前記第1のトランジスタと前記第2のトランジスタの間に位置する絶縁膜とを有し、
    前記第1のトランジスタは、第1の導電膜と、第2の導電膜と、第1の酸化物半導体膜とを有し、
    前記第2のトランジスタは、前記第2の導電膜と、第3の導電膜と、第2の酸化物半導体膜とを有し、
    前記第1の導電膜は、第1のトランジスタの第1のゲート電極となる機能を有し、
    前記第2の導電膜は、前記第1のトランジスタの第2のゲート電極となる機能と、前記第2のトランジスタの第1のゲート電極となる機能と、を有し、
    前記第3の導電膜は、前記第2のトランジスタの第2のゲート電極となる機能を有し、
    前記絶縁膜は、平坦な上面を有し、且つ前記上面は、前記第2の導電膜の上面と高さが揃っており、
    前記第1の酸化物半導体膜は、前記第1のトランジスタのチャネル形成領域を有し、
    前記第2の酸化物半導体膜は、前記第2のトランジスタのチャネル形成領域を有し、
    記第2の導電膜と同一層に設けられた第4の導電膜と、
    前記第3の導電膜と同一層に設けられた第5の導電膜とを有し、
    前記第1のトランジスタは、第1のソース電極及び第1のドレイン電極を有し、
    前記第2のトランジスタは、第2のソース電極及び第2のドレイン電極を有し、
    前記第1のソース電極及び前記第1のドレイン電極の一方は、第1の容量の一方の電極となる機能を有し、
    前記第4の導電膜は、前記第1の容量の他方の電極となる機能を有し、
    前記第2のソース電極及び前記第2のドレイン電極の一方は、第2の容量の一方の電極となる機能を有し、
    前記第5の導電膜は、前記第2の容量の他方の電極となる機能を有することを特徴とする半導体装置。
JP2012259580A 2011-12-01 2012-11-28 半導体装置 Expired - Fee Related JP6222919B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012259580A JP6222919B2 (ja) 2011-12-01 2012-11-28 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011263867 2011-12-01
JP2011263867 2011-12-01
JP2012259580A JP6222919B2 (ja) 2011-12-01 2012-11-28 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017193257A Division JP6377228B2 (ja) 2011-12-01 2017-10-03 半導体装置

Publications (3)

Publication Number Publication Date
JP2013138191A JP2013138191A (ja) 2013-07-11
JP2013138191A5 JP2013138191A5 (ja) 2015-12-03
JP6222919B2 true JP6222919B2 (ja) 2017-11-01

Family

ID=48523364

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012259580A Expired - Fee Related JP6222919B2 (ja) 2011-12-01 2012-11-28 半導体装置
JP2017193257A Expired - Fee Related JP6377228B2 (ja) 2011-12-01 2017-10-03 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017193257A Expired - Fee Related JP6377228B2 (ja) 2011-12-01 2017-10-03 半導体装置

Country Status (3)

Country Link
US (3) US8981367B2 (ja)
JP (2) JP6222919B2 (ja)
KR (2) KR102062402B1 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US8907392B2 (en) 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
US8704221B2 (en) 2011-12-23 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9006024B2 (en) 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014181785A1 (en) 2013-05-09 2014-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI618058B (zh) 2013-05-16 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US10529740B2 (en) 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
US9455349B2 (en) 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びx線センサ
KR102320576B1 (ko) * 2013-12-27 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9653611B2 (en) 2014-03-07 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI735206B (zh) 2014-04-10 2021-08-01 日商半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
CN105097793B (zh) * 2014-04-22 2018-03-16 中芯国际集成电路制造(北京)有限公司 一种集成电路的设计方法和集成电路
WO2015170220A1 (en) 2014-05-09 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
CN105097805B (zh) * 2014-05-19 2018-04-27 群创光电股份有限公司 半导体结构及显示面板
TWI595669B (zh) * 2014-05-19 2017-08-11 群創光電股份有限公司 半導體結構、顯示面板及其控制方法
KR102259172B1 (ko) * 2014-05-30 2021-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제조 방법, 및 전자 장치
US9831238B2 (en) 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
US9455337B2 (en) * 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN113793872A (zh) * 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
TWI683365B (zh) 2015-02-06 2020-01-21 日商半導體能源研究所股份有限公司 裝置及其製造方法以及電子裝置
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9905700B2 (en) 2015-03-13 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device and driving method thereof
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP2016225614A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
JP6583812B2 (ja) * 2015-06-24 2019-10-02 国立研究開発法人物質・材料研究機構 多層構成の薄膜トランジスタの製造方法
US10985278B2 (en) 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9847406B2 (en) 2015-08-27 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, storage device, resistor circuit, display device, and electronic device
US9741400B2 (en) 2015-11-05 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, and method for operating the semiconductor device
JP6645160B2 (ja) * 2015-12-11 2020-02-12 三菱電機株式会社 表示装置用基板およびその製造方法ならびに表示装置およびその製造方法
JP6811084B2 (ja) 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置
WO2017115214A1 (en) * 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6822853B2 (ja) 2016-01-21 2021-01-27 株式会社半導体エネルギー研究所 記憶装置及び記憶装置の駆動方法
US10333004B2 (en) 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
JP6917734B2 (ja) 2016-03-18 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
CN105633101A (zh) * 2016-04-01 2016-06-01 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置
JP6895794B2 (ja) 2016-04-27 2021-06-30 株式会社半導体エネルギー研究所 表示装置、表示モジュールおよび電子機器
KR102480052B1 (ko) * 2016-06-09 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
US9847428B1 (en) 2016-08-08 2017-12-19 United Microelectronics Corp. Oxide semiconductor device
US10475869B2 (en) 2016-08-23 2019-11-12 Semiconductor Energy Laboratory Co., Ltd. Display device including display element and transistor
WO2018056117A1 (ja) * 2016-09-20 2018-03-29 シャープ株式会社 半導体装置および表示装置
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201836020A (zh) 2017-02-17 2018-10-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101905717B1 (ko) 2017-03-02 2018-11-21 포항공과대학교 산학협력단 삼차원 적층구조의 듀얼 게이트 박막 트랜지스터 논리 회로
DE112018001295T5 (de) 2017-03-13 2020-01-02 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
US10008614B1 (en) 2017-03-21 2018-06-26 United Microelectronics Corp. Dual channel transistor
GB2561004B (en) 2017-03-31 2022-06-01 Pragmatic Printing Ltd Electronic structures and their methods of manufacture
KR102434199B1 (ko) 2017-10-13 2022-08-19 삼성디스플레이 주식회사 표시장치
KR102586225B1 (ko) * 2017-12-28 2023-10-06 엘지디스플레이 주식회사 유기발광 표시 장치 및 이의 제조방법
CN110890428B (zh) * 2018-09-07 2023-03-24 联华电子股份有限公司 氧化物半导体场效晶体管及其形成方法
CN110581142A (zh) * 2019-08-23 2019-12-17 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
JP7153354B2 (ja) 2019-12-24 2022-10-14 株式会社辰巳菱機 情報取得システム

Family Cites Families (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555721A (en) 1981-05-19 1985-11-26 International Business Machines Corporation Structure of stacked, complementary MOS field effect transistor circuits
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS63102264A (ja) 1986-10-20 1988-05-07 Nissan Motor Co Ltd 薄膜半導体装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01246863A (ja) 1988-03-29 1989-10-02 Seiko Epson Corp 半導体装置及び製造方法
EP0469217B1 (en) 1990-07-31 1996-04-10 International Business Machines Corporation Method of forming stacked self-aligned polysilicon PFET devices and structures resulting therefrom
US5095347A (en) 1990-08-01 1992-03-10 Motorola, Inc. Plural transistor silicon on insulator structure with shared electrodes
US5930608A (en) 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
JP3015186B2 (ja) 1991-03-28 2000-03-06 三菱電機株式会社 半導体記憶装置とそのデータの読み出しおよび書き込み方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0613606A (ja) 1992-06-25 1994-01-21 Victor Co Of Japan Ltd 半導体装置
JPH06291269A (ja) 1993-04-06 1994-10-18 Sony Corp 電界効果トランジスタ
JPH0794743A (ja) 1993-09-20 1995-04-07 Fujitsu Ltd 半導体装置
JP2734962B2 (ja) 1993-12-27 1998-04-02 日本電気株式会社 薄膜トランジスタ及びその製造方法
KR0128826B1 (ko) 1993-12-31 1998-04-08 김주용 디램셀 제조방법
JP3126630B2 (ja) 1994-06-20 2001-01-22 キヤノン株式会社 ディスプレイ
JPH08148693A (ja) 1994-09-22 1996-06-07 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
KR0179799B1 (ko) 1995-12-29 1999-03-20 문정환 반도체 소자 구조 및 그 제조방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5770483A (en) 1996-10-08 1998-06-23 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with high performance drain-to-gate connection
JPH1140772A (ja) 1997-07-22 1999-02-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5949092A (en) 1997-08-01 1999-09-07 Advanced Micro Devices, Inc. Ultra-high-density pass gate using dual stacked transistors having a gate structure with planarized upper surface in relation to interlayer insulator
JPH11145431A (ja) * 1997-11-12 1999-05-28 Hitachi Ltd 半導体装置及びその製造方法
JP4085459B2 (ja) 1998-03-02 2008-05-14 セイコーエプソン株式会社 3次元デバイスの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000124418A (ja) 1998-10-16 2000-04-28 Sony Corp 半導体記憶装置
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3735855B2 (ja) 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
JP2002050704A (ja) * 2000-08-01 2002-02-15 Sony Corp メモリ素子およびその製造方法並びに集積回路
US6429484B1 (en) 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002184993A (ja) 2000-12-11 2002-06-28 Sony Corp 半導体装置
JP2002280558A (ja) * 2001-03-15 2002-09-27 Toshiba Corp 相補型スイッチ回路
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6882010B2 (en) 2002-10-03 2005-04-19 Micron Technology, Inc. High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR100704784B1 (ko) 2005-03-07 2007-04-10 삼성전자주식회사 적층된 반도체 장치 및 그 제조방법
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR100714401B1 (ko) 2006-02-08 2007-05-04 삼성전자주식회사 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8008137B2 (en) 2006-03-15 2011-08-30 Marvell World Trade Ltd. Method for fabricating 1T-DRAM on bulk silicon
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
WO2008023776A1 (fr) 2006-08-23 2008-02-28 Nec Corporation Dispositif à semi-conducteur et son procédé de fabrication
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8049253B2 (en) 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7982250B2 (en) 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5366517B2 (ja) 2007-12-03 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
FR2932005B1 (fr) 2008-06-02 2011-04-01 Commissariat Energie Atomique Circuit a transistor integres dans trois dimensions et ayant une tension de seuil vt ajustable dynamiquement
JP2010003910A (ja) 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101547326B1 (ko) 2008-12-04 2015-08-26 삼성전자주식회사 트랜지스터 및 그 제조방법
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN102422426B (zh) 2009-05-01 2016-06-01 株式会社半导体能源研究所 半导体装置的制造方法
JP5500907B2 (ja) 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
CN102668062B (zh) 2009-10-21 2014-12-10 株式会社半导体能源研究所 半导体器件
CN103794612B (zh) 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
WO2011052351A1 (en) 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101824854B1 (ko) 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058913A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102668077B (zh) 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
KR20190124813A (ko) 2009-11-20 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065258A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN105655340B (zh) 2009-12-18 2020-01-21 株式会社半导体能源研究所 半导体装置
CN104716139B (zh) 2009-12-25 2018-03-30 株式会社半导体能源研究所 半导体装置
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102714184B (zh) 2009-12-28 2016-05-18 株式会社半导体能源研究所 半导体器件
KR101343293B1 (ko) 2010-04-30 2013-12-18 샤프 가부시키가이샤 회로 기판 및 표시 장치
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5676945B2 (ja) * 2010-07-08 2015-02-25 キヤノン株式会社 電子装置、電子装置の素子分離方法、電子装置の製造方法、及び電子装置を備えた表示装置
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
US8785923B2 (en) 2011-04-29 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US8907392B2 (en) 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
US8704221B2 (en) 2011-12-23 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR102062402B1 (ko) 2020-01-03
US20130140569A1 (en) 2013-06-06
JP6377228B2 (ja) 2018-08-22
US9472680B2 (en) 2016-10-18
US20150179806A1 (en) 2015-06-25
JP2013138191A (ja) 2013-07-11
KR20130061637A (ko) 2013-06-11
US8981367B2 (en) 2015-03-17
KR20190143443A (ko) 2019-12-30
KR102171235B1 (ko) 2020-10-28
JP2017224870A (ja) 2017-12-21
US20170033130A1 (en) 2017-02-02
US10043833B2 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
JP6377228B2 (ja) 半導体装置
JP7291821B2 (ja) 半導体装置
KR102655144B1 (ko) 반도체 장치 및 그 제작 방법
US8653520B2 (en) Semiconductor device and method for manufacturing the same
JP2020123741A (ja) 半導体装置
KR102112872B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
US8841664B2 (en) Semiconductor device
TWI553860B (zh) 半導體裝置
TWI641130B (zh) 氧化物材料及半導體裝置
JP6427211B2 (ja) 半導体装置
US20150014685A1 (en) Semiconductor device
JP6013676B2 (ja) 半導体装置及び半導体装置の作製方法
JP5881388B2 (ja) 半導体装置及び半導体装置の作製方法
JP2013089875A (ja) 半導体装置およびその作製方法
JP6268248B2 (ja) トランジスタの作製方法
JP6194147B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171003

R150 Certificate of patent or registration of utility model

Ref document number: 6222919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees