TWI641130B - 氧化物材料及半導體裝置 - Google Patents

氧化物材料及半導體裝置 Download PDF

Info

Publication number
TWI641130B
TWI641130B TW105137901A TW105137901A TWI641130B TW I641130 B TWI641130 B TW I641130B TW 105137901 A TW105137901 A TW 105137901A TW 105137901 A TW105137901 A TW 105137901A TW I641130 B TWI641130 B TW I641130B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
transistor
oxide
insulating film
Prior art date
Application number
TW105137901A
Other languages
English (en)
Other versions
TW201709504A (zh
Inventor
山崎舜平
中島基
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201709504A publication Critical patent/TW201709504A/zh
Application granted granted Critical
Publication of TWI641130B publication Critical patent/TWI641130B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/10—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances metallic oxides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • C01G19/02—Oxides
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B17/00—Insulators or insulating bodies characterised by their form
    • H01B17/56—Insulating bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/10—Preliminary treatment of the selenium or tellurium, its application to the foundation plate, or the subsequent treatment of the combination
    • H01L21/108—Provision of discrete insulating layers, i.e. non-genetic barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biotechnology (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明的一個方式的目的是藉由對電晶體賦予穩定的電特性來提供一種可靠性高的半導體裝置。此外，本發明的一個方式的目的是提供一種能夠實現這種半導體裝置的氧化物材料。使用一種氧化物膜，該氧化物膜包括在ab面(或頂面或被形成面)上a軸的朝向或b軸的朝向彼此不同的兩種以上的結晶部分，每個該結晶部分為c軸配向，當從垂直於ab面、頂面或被形成面的方向看時至少具有三角形或六角形的原子排列，包括沿c軸排列為層狀的金屬原子或者排列為層狀的金屬原子和氧原子，並且表示為In2SnZn2O7(ZnO)m(m是0或自然數)。

Description

氧化物材料及半導體裝置
本發明係關於一種氧化物材料、包括使用該氧化物材料的電晶體等半導體元件的半導體裝置以及其製造方法。例如，本發明關於：安裝在電源電路中的功率裝置；具有記憶體、晶閘管、轉換器、影像感測器等的半導體積體電路；以液晶顯示裝置為代表的電光裝置；具有發光元件的發光顯示裝置；以及作為部件安裝有上述裝置的電子裝置。
注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性工作的所有裝置，因此，電光裝置、發光顯示裝置以及電子裝置都是半導體裝置。
如以液晶顯示裝置為典型那樣，形成在玻璃基板等上的電晶體大多由非晶矽、多晶矽等構成。雖然使用非晶矽的電晶體的場效應遷移率低，但是能夠應對玻璃基板的大面積化。另一方面，雖然使用多晶矽的電晶體的場效應遷移率高，但是卻有不適於玻璃基板的大面積化的缺點。
近年來，使用氧化物半導體製造電晶體，並將這種電晶體應用於電子裝置或光學裝置的技術受到注目。例如，專利文獻1及專利文獻2公開了如下技術：即，使用氧化鋅或In-Ga-Zn-O類氧化物作為氧化物半導體來製造電晶體並將該電晶體用作顯示裝置的像素的切換元件等的技術。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
使用氧化物半導體膜的電晶體的電特性容易受到氧化物半導體膜與接觸於該氧化物半導體膜的絕緣膜之間的介面的電子狀態的影響。因此，當製造電晶體時或者在製造電晶體之後，如果與絕緣膜接觸的氧化物半導體膜處於非晶狀態，則在絕緣膜與氧化物半導體膜之間的介面中缺陷態密度會增大，而導致電晶體的電特性不穩定。
另外，使用氧化物半導體膜的電晶體有因可見光或紫外光的照射引起電特性的變化，而使可靠性下降的問題。
鑒於這種問題，本發明的一個方式的目的之一在於藉由對電晶體賦予穩定的電特性來提供一種可靠性高的半導體裝置。另外，本發明的一個方式的目的之一在於提供一種實現這種半導體裝置的氧化物材料。
本發明的一個方式是一種氧化物材料，該氧化物材料 包括a軸或b軸的朝向不同的兩種以上的結晶部分，每個該結晶部分為c軸配向，並且當從垂直於ab面、頂面或被形成面的方向看時至少具有三角形或六角形的原子排列。
根據本發明的一個方式的氧化物材料包括鋅。藉由包括鋅，容易形成如下氧化物材料，該氧化物材料包括a軸或b軸的朝向不同的兩種以上的結晶部分，每個該結晶部分為c軸配向，並且當從垂直於ab面、頂面或被形成面的方向看時至少具有三角形或六角形的原子排列。
另外，根據本發明的一個方式的氧化物材料包括選自銦、鎵、鋅、錫、鈦和鋁中的兩種以上的元素。
根據本發明的一個方式的氧化物材料可以利用濺射法、蒸鍍法、電漿化學氣相沉積法(PCVD法)、脈衝雷射沉積法(PLD法)、原子層沉積法(ALD法)或分子束外延法(MBE法)等形成。
根據本發明的一個方式的氧化物材料可以藉由層疊組成不同的兩種膜，並利用層疊後的加熱處理使其晶化來形成。另外，根據氧化物材料的成膜條件，有時不進行層疊後的加熱處理也能實現晶化。
本發明的一個方式是一種氧化物材料，該氧化物材料包括多個金屬層或金屬氧化物層，該多個金屬層或金屬氧化物層藉由四配位的氧原子(以下稱為四配位O)接合。另外，該多個金屬層或金屬氧化物層具有四配位的中心金屬原子、五配位的中心金屬原子以及有可能成為五配位或 六配位的中心金屬原子。
在根據本發明的一個方式的氧化物材料具有導電性的情況下，可以將其用作電晶體的閘極電極的材料。另外，閘極電極可以採用由根據本發明的一個方式的氧化物材料構成的膜和金屬膜的疊層結構。
另外，在根據本發明的一個方式的氧化物材料具有導電性的情況下，可以將其用作電晶體的源極電極及汲極電極的材料。另外，源極電極及汲極電極可以採用由根據本發明的一個方式的氧化物材料構成的膜和金屬膜的疊層結構。
另外，在根據本發明的一個方式的氧化物材料具有半導體性的情況下，可以將由根據本發明的一個方式的氧化物材料構成的膜用於電晶體的通道形成區。在此情況下，例如，以與導電膜以及絕緣膜接觸的方式將該膜設置在用作電晶體的源極電極及汲極電極的導電膜與絕緣膜之間。另外，該絕緣膜用作電晶體的閘極絕緣膜、基底絕緣膜或層間絕緣膜。
藉由本發明的一個方式能夠對電晶體賦予穩定的電特性而提供一種可靠性高的半導體裝置。另外，藉由本發明能夠提供一種實現這種半導體裝置的氧化物材料。
100‧‧‧基板
102‧‧‧基底絕緣膜
103‧‧‧基底絕緣膜
104‧‧‧保護絕緣膜
106‧‧‧氧化物半導體膜
108‧‧‧閘極絕緣膜
109‧‧‧閘極絕緣膜
110‧‧‧閘極電極
111‧‧‧閘極電極
112‧‧‧側壁絕緣膜
114‧‧‧一對電極
115‧‧‧一對電極
116‧‧‧層間絕緣膜
117‧‧‧層間絕緣膜
118‧‧‧佈線
119‧‧‧佈線
120‧‧‧雜質
152‧‧‧基底絕緣膜
153‧‧‧基底絕緣膜
154‧‧‧保護絕緣膜
156‧‧‧氧化物半導體膜
158‧‧‧絕緣膜
160‧‧‧導電膜
161‧‧‧導電膜
162‧‧‧絕緣膜
165‧‧‧導電膜
200‧‧‧像素
210‧‧‧液晶元件
220‧‧‧電容器
230‧‧‧電晶體
300‧‧‧外殼
301‧‧‧按鈕
302‧‧‧麥克風
303‧‧‧顯示部
304‧‧‧揚聲器
305‧‧‧照相機
310‧‧‧外殼
311‧‧‧顯示部
320‧‧‧外殼
321‧‧‧按鈕
322‧‧‧麥克風
323‧‧‧顯示部
在圖式中：圖1A至圖1D是說明根據本發明的一個方式的氧化 物材料的結構的圖；圖2是示出根據本發明的一個方式的氧化物材料的組成比的圖；圖3A和圖3B是示出根據本發明的一個方式的半導體裝置的一個例子的俯視圖及剖面圖；圖4A和圖4B是示出根據本發明的一個方式的半導體裝置的一個例子的俯視圖及剖面圖；圖5A至圖5F是示出根據本發明的一個方式的半導體裝置的製造方法的剖面圖；圖6A至圖6D是示出根據本發明的一個方式的半導體裝置的製造方法的剖面圖；圖7A和圖7B是示出根據本發明的一個方式的半導體裝置的製造方法的剖面圖；圖8A至圖8F是示出根據本發明的一個方式的半導體裝置的製造方法的剖面圖；圖9A至圖9C是示出根據本發明的一個方式的半導體裝置的製造方法的剖面圖；圖10是示出根據本發明的一個方式的液晶顯示裝置的一個例子的電路圖；圖11A和圖11B是示出根據本發明的一個方式的半導體儲存裝置的一個例子的電路圖及其電特性的圖；圖12A和圖12B是示出根據本發明的一個方式的半導體儲存裝置的一個例子的電路圖及其電特性的圖；圖13A至圖13C是示出使用根據本發明的一個方式 的半導體裝置的電子裝置的一個例子的透視圖。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。另外，本發明不應該被解釋為僅限於以下所示的實施方式的記載內容。注意，當使用圖式說明發明結構時，在不同的圖式之間共同使用相同元件符號來表示相同目標。另外，有時使用相同的陰影圖案來表示相同目標，而不特別附加標記。
以下對本發明進行說明。首先對在本說明書中使用的用詞進行簡單說明。當將電晶體的源極和汲極中的一方稱為汲極時，將另一方稱為源極。就是說，不根據電位的高低區別源極和汲極。從而，可以將在本說明書中稱作源極的部分換稱為汲極。
另外，電壓大多指某個電位與標準電位(例如，接地電位(GND)或者源極電位)之間的電位差。由此，可以將電壓和電位互換。
在本說明書中，即使當描述為“連接”時，在現實的電路中，有時也沒有物理連接的部分，而只是佈線延伸的情況。
注意，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，本說明書中的序 數詞不表示特定發明的事項的固有名稱。
實施方式1
在本實施方式中，說明一種氧化物(也稱為CAAC氧化物(C Axis Aligned Crystalline Oxide：c軸配向結晶氧化物))材料，該氧化物材料包括在ab面(或者頂面、被形成面)上a軸或b軸的朝向不同的兩種以上的結晶部分，每個該結晶部分為c軸配向，當從垂直於ab面、頂面或被形成面的方向看時至少具有三角形或六角形的原子排列，並且，包括沿c軸排列為層狀的金屬原子或者排列為層狀的金屬原子和氧原子。
從廣義上來理解，CAAC氧化物是指一種包括如下相的非單晶的材料，在該相中在從垂直於ab面的方向看時具有三角形狀、六角形狀、正三角形狀或正六角形狀的原子排列，並且從垂直於c軸的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。
雖然CAAC氧化物不是單晶，但是也不是只由非晶形成。另外，雖然CAAC氧化物包括晶化部分(結晶部分)，但是在利用透射電子顯微鏡(TEM：Transmission Electron Microscope)的觀測圖中不能明確辨別一個結晶部分與其他結晶部分的邊界。
另外，也可以用氮取代構成CAAC氧化物的氧的一部分。另外，構成CAAC氧化物的各結晶部分的c軸也可以在固定的方向(例如，垂直於頂面或被形成面的方向)上 一致。或者，構成CAAC氧化物的各結晶部分的ab面的法線也可以朝向固定的方向(例如，垂直於頂面或被形成面的方向)。
CAAC氧化物根據其組成等而成為導體、半導體或絕緣體。另外，CAAC氧化物根據其組成等而對可見光具有透明性或不透明性。
作為上述CAAC氧化物的例子，也可以舉出如下材料，該材料被形成為膜狀，並且在從垂直於頂面或被形成面的方向觀察時確認到三角形或六角形的原子排列，並且在觀察該膜的剖面時確認到金屬原子的層狀排列或者金屬原子和氧原子(或氮原子)的層狀排列。
下面，參照圖1A至圖1D詳細說明包含在CAAC氧化物中的結晶部分。另外，在沒有特別說明時，在圖1A至圖1D中，以垂直方向為c軸方向，並以與c軸方向正交的面為ab面。另外，在簡單地描述為“上一半”或“下一半”時，其是指以ab面為邊界時的上一半或下一半。另外，在圖1A至1C中，使用圓圈圍繞的O示出四配位O，而使用雙重圓圈圍繞的O示出三配位O。
圖1A示出具有一個六配位金屬原子M_1以及靠近金屬原子M_1的六個四配位O的結構。這裏，將這種對於一個金屬原子只示出靠近該金屬原子的氧原子的結構稱為小組。圖1A所示的結構採用八面體結構，但是為方便起見以平面結構示出。另外，圖1A的上一半及下一半分別具有三個四配位O。
圖1B示出具有一個五配位金屬原子M_2、靠近金屬原子M_2的三個三配位的氧原子(以下稱為三配位O)以及靠近金屬原子M_2的兩個四配位O的結構。三配位O都位於ab面上。圖1B的上一半及下一半分別具有一個四配位O。
圖1C示出具有一個四配位金屬原子M_3以及靠近金屬原子M_3的四個四配位O的結構。圖1C的上一半具有一個四配位O，並且下一半具有三個四配位O。
具有這些配位數的金屬原子藉由四配位O彼此接合。明確而言，當四配位O的個數的總計為四時，金屬原子藉由四配位O與其他金屬原子接合。例如，當六配位金屬原子M_1藉由上一半的四配位O接合時，由於具有三個四配位O，所以與五配位金屬原子M_2的上一半的四配位O；五配位金屬原子M_2的下一半的四配位O；四配位金屬原子M_3的上一半的四配位O中的任一個接合。
具有這些配位數的金屬原子藉由四配位O彼此接合，並且以使層結構的總電荷成為0的方式多個小組彼此接合而構成一組。這裏，將多個小組的集合體稱為一組。
圖1D示出構成In-Sn-Zn-O類的層結構的一組的模型圖。
在圖1D中，為方便起見，省略三配位O，關於四配位O只示出其個數。例如，以③表示In原子的上一半及下一半分別具有三個四配位O。與此同樣，在圖1D中，以①表示Sn原子的上一半及下一半分別具有一個四配位 O。與此同樣，在圖1D中示出：下一半具有一個四配位O而上一半具有三個四配位O的Zn原子；以及上一半具有一個四配位O而下一半具有三個四配位O的Zn原子。
在圖1D中，構成In-Sn-Zn-O類的層結構的一組具有如下結構：在從上面按順序說明時，上一半及下一半分別具有三個四配位O的In原子與上一半具有一個四配位O的Zn原子接合；該Zn原子藉由下一半的三個四配位O與上一半具有一個四配位O的Sn原子接合；該Sn原子藉由下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In原子接合；該In原子與上一半具有一個四配位O的Zn原子接合；該Zn原子藉由下一半的三個四配位O與Zn原子接合；該Zn原子藉由下一半的一個四配位O與In原子接合。上述一組與其他一組接合而構成作為一個週期的大組。
這裏，三配位O及四配位O的一個接合的電荷分別可以被認為是-0.667及-0.5。例如，In(六配位或五配位)、Zn(四配位)以及Sn(五配位或六配位)的電荷分別為+3、+2以及+4。因此，Sn所構成的小組的電荷為+1。因此，為了形成包含Sn的層結構，需要用於消除電荷+1的電荷-1。作為具有電荷-1的結構，可以舉出圖1D所示的兩個Zn小組接合的結構。例如，如果對於一個由Sn構成的小組有一個其中兩個Zn小組接合的結構則電荷被消除，所以可以使層結構的總電荷為0。
另外，In可以具有五配位或者六配位。藉由採用反復 圖1D所示的一組的結構，可以獲得In-Sn-Zn-O類的結晶(In2SnZn3O8)。注意，可以獲得的In-Sn-Zn-O類的層結構可以由組成式In2SnZn2O7(ZnO)m(m是0或自然數)表示。另外，當m是大的數字時，In-Sn-Zn-O類的結晶的結晶性得到提高，所以是較佳的。
除此之外，當使用如下材料時也與上述情況相同：In-Sn-Ga-Zn-O類氧化物半導體；In-Ga-Zn-O類氧化物半導體(也表示為IGZO)；In-Al-Zn-O類氧化物半導體；Sn-Ga-Zn-O類氧化物半導體；Al-Ga-Zn-O類氧化物半導體；Sn-Al-Zn-O類氧化物半導體；In-Zn-O類氧化物半導體；Sn-Zn-O類氧化物半導體；Al-Zn-O類氧化物半導體；Zn-Mg-O類氧化物半導體；Sn-Mg-O類氧化物半導體；In-Mg-O類氧化物半導體；In-Ga-O類氧化物半導體等。
接著，對CAAC氧化物膜的形成方法進行說明。
首先，在具有平坦性的基板上利用濺射法、蒸鍍法、PCVD法、PLD法、ALD法或MBE法等形成第一氧化物膜。另外，在進行成膜時，藉由加熱基板可以形成結晶部分比非晶部分所占的比例高的氧化物膜。例如，可以將基板溫度設定為150℃以上且450℃以下。將基板溫度設定為200℃以上且350℃以下是較佳的。
藉由提高成膜時的基板溫度，可以形成結晶部分比非晶部分所占的比例更高的CAAC氧化物膜。
接著，也可以對基板進行第一加熱處理。藉由進行第 一加熱處理，可以形成結晶部分比非晶部分所占的比例更高的氧化物膜。第一加熱處理例如可以在200℃以上且低於基板的應變點的溫度下進行。較佳的是，在250℃以上且450℃以下的溫度下進行。雖然對氛圍沒有限制，但是在氧化氛圍、惰性氛圍或減壓氛圍(10Pa以下)下進行第一加熱處理。將處理時間設定為3分鐘至24小時。處理時間越長，越可以形成結晶部分比非晶部分所占的比例高的氧化物膜，然而超過24小時的加熱處理會導致生產率的下降，所以不是較佳的。注意，也可以進行超過24小時的加熱處理。
氧化氛圍是指包含氧化氣體的氛圍。氧化氣體是氧、臭氧或一氧化二氮等，較佳的是，氧化氣體不包含水、氫等。例如，將引入到加熱處理裝置的氧、臭氧或一氧化二氮的純度設定為8N(99.999999%)以上，較佳的是，設定為9N(99.9999999%)以上(雜質濃度為10ppb以下，小於0.1ppb較佳，)。作為氧化氛圍，也可以將氧化氣體和惰性氣體混合而使用。在該情況下，使用至少包含10ppm以上的氧化氣體的氛圍。
在此，惰性氛圍是指以氮或稀有氣體(氦、氖、氬、氪或氙)等惰性氣體作為主要成分的氛圍。明確而言，使用氧化氣體等的反應氣體小於10ppm的氛圍。
第一加熱處理可以使用RTA(Rapid Thermal Anneal：快速熱退火)裝置。藉由利用RTA，只要在短時間內，就能夠在基板的應變點以上的溫度下進行加熱處 理。因此，可以縮短用來形成結晶部分比非晶部分所占的比例高的氧化物膜的時間。
接著，也可以在第一氧化物膜上形成第二氧化物膜，來形成氧化物疊層體。第二氧化物膜可以選擇與第一氧化物膜相同的方法形成。
當形成第二氧化物膜時，藉由一邊加熱基板一邊進行成膜，可以以第一氧化物膜為晶種使第二氧化物膜晶化。此時，當第一氧化物膜和第二氧化物膜由同一元素構成時被稱為同質生長(homo-growth)。另外，當第一氧化物膜和第二氧化物膜由至少一種以上的不同元素構成時被稱為異質生長(hetero-growth)。
此外，也可以在形成第二氧化物膜之後，進行第二加熱處理。第二加熱處理可以利用與第一加熱處理同樣的方法進行。藉由進行第二加熱處理，可以形成結晶部分比非晶部分所占的比例高的氧化物疊層體。此外，藉由進行第二加熱處理，可以以第一氧化物膜為晶種使第二氧化物膜晶化。此時，可以採用第一氧化物膜和第二氧化物膜由同一元素構成的同質生長。或者，也可以採用第一氧化物膜和第二氧化物膜由至少一種以上的不同元素構成的異質生長。
藉由上述方法，可以形成CAAC氧化物膜。
在此，圖2示出In-Sn-Zn-O類的材料有可能具有的組成比。作為In-Sn-Zn-O類的材料具有的典型組成比可以舉出In：Sn：Zn=2：1：3[原子數比]和In：Sn：Zn=2：1：4[原子 數比]等，較佳的是，採用近於上述的組成比。例如，也可以採用圖2所示的In：Sn：Zn=36.5：15：48.5[原子數比]。另外，當將In-Sn-Zn-O類的材料用作靶材利用濺射法形成In-Sn-Zn-O類氧化物膜時，由於Zn容易蒸發而消失，所以使用在所希望的組成比中Zn所占的比例高的靶材。例如，使用包含50at%以上的Zn的靶材較佳。另外，當以InaSnbZncOx表示的氧化物具有近於In2SnZn4Ox的組成比時，a、b以及c滿足如下兩個方程式：a+b+c=7；(a-2)2+(b-1)2+(c-4)2 0.25。
另外，目前已有將非晶體的In-Sn-Zn-O類氧化物用於通道形成區的電晶體的電特性的報告，該電晶體的場效應遷移率為30cm2/Vs(Eri Fukumoto,Toshiaki Arai,Narihiro Morosawa,Kazuhiko Tokunaga,Yasuhiro Terai,Takashige Fujimori and Tatsuya Sasaoka“High Mobility Oxide Semiconductor TFT for Circuit Integration of AM-OLED”IDW’10 p631-p634)。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式2
在本實施方式中，參照圖3A至圖9C說明使用實施方式1所示的CAAC氧化物材料的電晶體。
圖3A和圖3B是頂閘極頂接觸結構的電晶體的俯視圖及剖面圖。圖3A示出電晶體的俯視圖，圖3B示出對應於圖3A中的鏈式線A-B的剖面A-B。
圖3B所示的電晶體具有：設置在基板100上的基底絕緣膜102；設置在基底絕緣膜102的周圍的保護絕緣膜104；設置在基底絕緣膜102及保護絕緣膜104上的具有高電阻區106a及低電阻區106b的氧化物半導體膜106；設置在氧化物半導體膜106上的閘極絕緣膜108；隔著閘極絕緣膜108重疊於高電阻區106a地設置的閘極電極110；與閘極電極110的側面接觸的側壁絕緣膜112；以及至少與低電阻區106b及側壁絕緣膜112接觸的一對電極114。該電晶體還可以具有：以覆蓋該電晶體的方式設置的層間絕緣膜116；藉由設置在層間絕緣膜116中的開口部與一對電極114連接的佈線118。
這裏，氧化物半導體膜106使用實施方式1所示的CAAC氧化物膜。藉由將實施方式1所示的CAAC氧化物膜用於氧化物半導體膜106，可以獲得場效應遷移率高且可靠性高的電晶體。
圖3B所示的電晶體可以藉由將閘極電極110用作掩模自對準地形成氧化物半導體膜106的低電阻區106b。因此，可以省略用來形成低電阻區106b(以及同時形成的高電阻區106a)的光刻製程。此外，由於低電阻區106b與閘極電極110幾乎不重疊，所以不會發生由低電阻區106b與閘極電極110的重疊引起的寄生電容，而可以使電晶體進行高速工作。另外，在高電阻區106a中，當被閘極施加電晶體的臨界電壓以上的電壓時形成通道。
由於圖3B所示的電晶體具有側壁絕緣膜112，所以 當使電晶體工作時，電場經過低電阻區106b從一對電極114施加到高電阻區106a。由於使電場經過低電阻區106b，可以緩和高電阻區106a的端部的電場集中，所以即使在通道長度短的微型電晶體中也可以抑制熱載子劣化等劣化，而可以獲得可靠性高的電晶體。
基底絕緣膜102使用藉由加熱處理釋放氧的絕緣膜較佳。當將藉由加熱處理釋放氧的絕緣膜用作與氧化物半導體膜106接觸的膜時，可以補償產生在氧化物半導體膜106中及氧化物半導體膜106的介面附近的氧缺陷，而可以抑制電晶體的電特性劣化。
較佳的是，基底絕緣膜102具有充分的平坦性，以使氧化物半導體膜106容易晶化。明確而言，以將平均粗糙度(Ra)設定為1nm以下，較佳為0.3nm以下的方式設置基底絕緣膜102。在此，Ra是為了可以應用於面而將在JIS B0601中定義的中心線平均粗糙度擴大為三維來得到的值，可以將Ra表示為“將從基準面到指定面的偏差的絕對值平均來得到的值”，並且Ra以如下算式1定義。
另外，在算式1中，S0表示測定面(由座標(x1,y1)(x1,y2)(x2,y1)(x2,y2)表示的四個點圍繞的長方形的區域)的面積，Z0表示測定面的平均高度。藉由利用原子 力顯微鏡(AFM：Atomic Force Microscope)可以評估Ra。
基底絕緣膜102可以使用選自氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氮化鋁、氧化鉿、氧化鋯、氧化釔、氧化鑭、氧化銫、氧化鉭和氧化鎂中的一種以上形成單層或疊層。
“藉由加熱處理釋放氧”是指當利用TDS(Thermal Desorption Spectroscopy：熱脫附譜)分析時，換算為氧原子的氧的釋放量為1.0×1018atoms/cm3以上，或者為3.0×1020atoms/cm3以上。
以下，說明利用TDS分析測定氧的釋放量的方法。
進行TDS分析時的氣體的總釋放量與釋放氣體的離子強度的積分值成正比。藉由比較該積分值與標準樣品，能夠計算出氣體的總釋放量。
例如，根據作為標準樣品的含有既定密度的氫的矽晶片的TDS分析結果以及絕緣膜的TDS分析結果，可以藉由算式2求出絕緣膜中的氧分子的釋放量(NO2)。在此，假設藉由TDS分析而獲得的被檢出為質量數32的所有氣體來自氧分子。作為質量數32的氣體還有CH3OH，但由於存在的可能性低，所以在此不加考慮。此外，含有氧原子的同位素的質量數17的氧原子及質量數18的氧原子的氧分子由於在自然界中的存在比率極低，所以不加考慮。
[算式2]
NH2是將從標準樣品脫離的氫分子換算成密度的值。SH2是藉由TDS分析標準樣品時的離子強度的積分值。在此，標準樣品的基準值是NH2/SH2。SO2是藉由TDS分析絕緣膜時的離子強度的積分值。α是影響到TDS分析中的離子強度的係數。關於算式2的詳細說明，可以參照日本專利申請公開平6-275697公報。注意，上述絕緣膜的氧的釋放量是使用由電子科學株式會社製造的熱脫附譜裝置EMD-WA1000S/W，並以含有1×1016atoms/cm3的氫原子的矽晶片為標準樣品而測定的。
此外，在TDS分析中，氧的一部分作為氧原子而被檢出。氧分子和氧原子的比率可以根據氧分子的電離率算出。此外，由於上述α含有氧分子的電離率，所以藉由評估氧分子的釋放量，可以估算出氧原子的釋放量。
此外，NO2為氧分子的釋放量。換算為氧原子時的釋放量是氧分子的釋放量的2倍。
在上述結構中，作為藉由加熱處理釋放氧的膜也可以是氧過剩的氧化矽(SiOX(X>2))。在氧過剩的氧化矽(SiOX(X>2))中，每單位體積中含有的氧原子多於矽原子數的2倍。每單位體積的矽原子數及氧原子數為藉由盧瑟福背散射光譜法而測定的值。
藉由從基底絕緣膜102對氧化物半導體膜106供應 氧，可以降低氧化物半導體膜106與基底絕緣膜102之間的介面能階密度。由此可以抑制因電晶體的工作載子在氧化物半導體膜106與基底絕緣膜102之間的介面被俘獲，從而可以獲得電特性劣化少的電晶體。
並且，有時因氧化物半導體膜106的氧缺陷而產生電荷。一般來說，氧化物半導體膜中的氧缺陷的一部分成為施體而產生作為載子的電子。由此，電晶體的臨界電壓向負方向漂移。因此，藉由從基底絕緣膜102對氧化物半導體膜106供應充分的氧，能夠降低臨界電壓向負方向漂移的原因，即氧化物半導體膜106的氧缺陷。
保護絕緣膜104較佳的是，在250℃以上且450℃以下的範圍內，更佳的是，在150℃以上且800℃以下的範圍內具有例如即使進行一小時的加熱處理也不透過氧的性質。
由於保護絕緣膜104具有上述性質，所以藉由將保護絕緣膜104設置在基底絕緣膜102的周圍，可以抑制因加熱處理從基底絕緣膜102釋放的氧擴散到電晶體的外部。因此，可以將氧保持在基底絕緣膜102中，而可以提高電晶體的電特性及可靠性。
注意，這並不是將不設置保護絕緣膜104的結構排除在外。
保護絕緣膜104可以使用選自氮氧化矽、氮化矽、氧化鋁、氮化鋁、氧化鉿、氧化鋯、氧化釔、氧化鑭、氧化銫、氧化鉭和氧化鎂中的一種以上形成單層或疊層。
此外，基板100也可以使用撓性基板。在該情況下，在撓性基板上直接形成電晶體。此外，作為在撓性基板上設置電晶體的方法，還有如下方法：在非撓性基板上形成電晶體之後，將該電晶體剝離並轉置到撓性基板的基板100上。在該情況下，在非撓性基板與電晶體之間設置剝離層是較佳的。
閘極電極110可以使用選自Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、Ta、W以及這些元素的氮化物、氧化物、合金中的一種以上形成單層或疊層。另外，也可以使用實施方式1所示的CAAC氧化物膜。
閘極絕緣膜108可以使用與基底絕緣膜102同樣的方法及同樣的材料形成。
一對電極114可以使用與閘極電極110同樣的方法及同樣的材料形成。
層間絕緣膜116可以使用與基底絕緣膜102同樣的方法及同樣的材料形成。
佈線118可以使用與閘極電極110同樣的方法及同樣的材料形成。
下面，說明圖3B所示的電晶體的製造方法的一個例子。
這裏，所有的膜使用不包含對電晶體的特性帶來不良影響的氫或水等雜質較佳。例如，附著在基板100等的表面的雜質也有可能進入膜中。因此，較佳的是，在形成各層之前在減壓氛圍或氧化氛圍中進行加熱處理，來去除附 著在基板100等的表面的雜質。另外，存在於沉積室的雜質也會成為問題，所以預先去除該雜質較佳。明確而言，預先對沉積室進行烘烤來促進沉積室內部的脫氣而進行排氣較佳。另外，較佳的是，在形成各層之前(或者在沉積室的大氣開放之後)對100片左右的偽基板進行五分鐘左右的偽成膜。另外，更佳的是，每次在對一片基板進行偽成膜之後進行排氣。在此，偽成膜是指對偽基板利用濺射法等進行成膜。藉由進行偽成膜，在偽基板及沉積室的內壁沉積膜，可以將沉積室內的雜質及存在於沉積室的內壁的吸附物封閉在膜中。偽基板使用釋放氣體少的材料較佳，例如可以使用與基板100同樣的材料。藉由進行偽成膜，可以降低後面形成的膜中的雜質濃度。
另外，用來成膜的氣體的純度也影響到膜中的雜質濃度，所以儘量使用純度高的氣體較佳。在利用濺射法的情況下，例如可以使用純度為9N的氬氣體(露點為-121℃，水的濃度為0.1ppb、氫的濃度為0.5ppb)及純度為8N的氧氣(露點為-112℃，水的濃度為1ppb、氫的濃度為1ppb)。
首先，在基板100上利用濺射法、蒸鍍法、PCVD法、PLD法、ALD法或MBE法等使用選自作為基底絕緣膜102而示出的材料形成基底絕緣膜152(參照圖5A)。
接著，利用光刻製程等對基底絕緣膜152進行加工來形成基底絕緣膜102(參照圖5B)。
接著，利用濺射法、蒸鍍法、PCVD法、PLD法、 ALD法或MBE法等使用選自作為保護絕緣膜104而示出的材料形成保護絕緣膜154(參照圖5C)。
接著，藉由化學機械拋光(CMP：Chemical Mechanical Polishing)處理來以其頂面高度與基底絕緣膜102的頂面高度一致的方式形成保護絕緣膜104(參照圖5D)。另外，基底絕緣膜102的頂面高度與保護絕緣膜104的頂面高度大致一致即可。
接著，使用與實施方式1所示的氧化物膜同樣的方法形成氧化物半導體膜，並利用光刻製程等進行加工來形成氧化物半導體膜156(參照圖5E)。藉由此時進行的加熱處理從基底絕緣膜102對氧化物半導體膜供應氧。
接著，依次形成絕緣膜158和導電膜160(參照圖5F)。作為成膜方法，可以利用濺射法、蒸鍍法、PCVD法、PLD法、ALD法或MBE法等使用分別選自作為閘極絕緣膜108以及閘極電極110而示出的材料形成絕緣膜158和導電膜160。
接著，利用光刻製程等對導電膜160進行加工來形成閘極電極110(參照圖6A)。
接著，藉由將閘極電極110用作掩模經過絕緣膜158添加用來降低氧化物半導體膜156的電阻值的雜質120，來形成具有高電阻區106a及低電阻區106b的氧化物半導體膜106(參照圖6B)。另外，雜質120可以使用磷、氮或硼等。也可以在添加雜質120之後在250℃以上且650℃以下的溫度下進行加熱處理。另外，當利用離子植入法 添加雜質120時，與利用離子摻雜法添加雜質120時相比，添加到氧化物半導體膜106中的氫減少，所以是較佳的。注意，這並不是將離子摻雜法排除在外。
另外，藉由經過絕緣膜158添加雜質120，可以減小當添加雜質120時氧化物半導體膜106受到的損傷。
接著，利用濺射法、蒸發法、PCVD法、PLD法、ALD法或MBE法等使用選自作為側壁絕緣膜112而示出的材料形成絕緣膜162(參照圖6C)。
接著，藉由對絕緣膜162進行蝕刻來形成側壁絕緣膜112。該蝕刻為各向異性高的蝕刻，藉由對絕緣膜162進行各向異性高的蝕刻，可以自對準地形成側壁絕緣膜112。在此，作為各向異性高的蝕刻，使用乾蝕刻較佳，例如，作為蝕刻氣體，可以使用三氟甲烷(CHF3)、八氟環丁烷(C4F8)、四氟化碳(CF4)等含氟的氣體，也可以添加氦(He)、氬(Ar)等稀有氣體或氫(H2)。再者，作為乾蝕刻，較佳的是，使用對基板施加高頻電壓的反應離子蝕刻法(RIE法)。
在形成側壁絕緣膜112的同時，可以對絕緣膜158進行加工來形成閘極絕緣膜108(參照圖6D)。
接著，利用濺射法、蒸鍍法、PCVD法、PLD法、ALD法或MBE法等形成導電膜，並利用光刻製程等對該導電膜進行加工來形成一對電極114(參照圖7A)。
接著，利用濺射法、蒸鍍法、PCVD法、PLD法、ALD法或MBE法等形成層間絕緣膜116，並設置使一對 電極114露出的開口部。接著，利用濺射法、蒸鍍法、PCVD法、PLD法、ALD法或MBE法等形成導電膜，並利用光刻製程等對該導電膜進行加工來形成與一對電極114的每一個連接的佈線118(參照圖7B)。另外，層間絕緣膜116的至少一部分較佳的是，使用厚度為20nm以上，較佳為50nm以上，更佳為100nm以上的氧化鋁膜。藉由使用氧化鋁膜，可以抑制氫或水等對電晶體的電特性造成不良影響的雜質從電晶體的外部進入。另外，可以抑制從基底絕緣膜102釋放的氧擴散到電晶體的外部。雖然這些效果也受氧化鋁膜的膜質的制約，但是需要一定程度的厚度。注意，當氧化鋁膜過厚時，會使生產率降低，所以選擇適當的厚度較佳。
藉由上述步驟，可以製造圖3B所示的電晶體。
圖4A和圖4B是頂閘極底接觸結構的電晶體的俯視圖及剖面圖。圖4A示出電晶體的俯視圖，圖4B示出對應於圖4A中的鏈式線A-B的剖面A-B。
圖4B所示的電晶體具有：設置在基板100上的基底絕緣膜103；設置在基底絕緣膜103的溝槽部中的一對電極115；設置在基底絕緣膜103及一對電極115上的具有高電阻區106a及低電阻區106b的氧化物半導體膜106；設置在氧化物半導體膜106上的閘極絕緣膜109；隔著閘極絕緣膜109重疊於高電阻區106a地設置的閘極電極111。該電晶體還可以具有：以覆蓋該電晶體的方式設置的層間絕緣膜117；藉由設置在層間絕緣膜117、閘極絕 緣膜109以及氧化物半導體膜106中的開口部與一對電極115連接的佈線119。
另外，基底絕緣膜103、閘極絕緣膜109、閘極電極111、一對電極115、層間絕緣膜117以及佈線119分別可以使用與基底絕緣膜102、閘極絕緣膜108、閘極電極110、一對電極114、層間絕緣膜116以及佈線118同樣的材料及同樣的方法形成。
圖4B所示的電晶體與圖3B所示的電晶體的不同點在於一對電極115接觸於氧化物半導體膜106的下部。藉由採用這種結構，當形成一對電極115時，由於此時氧化物半導體膜106的一部分不暴露於電漿或藥液等，所以當形成薄的氧化物半導體膜106時(例如，當形成5nm以下的氧化物半導體膜106時)等採用這種結構是較佳的。
下面，說明圖4B所示的電晶體的製造方法的一個例子。
首先，在基板100上形成基底絕緣膜153(參照圖8A)。
接著，對基底絕緣膜153進行加工來形成基底絕緣膜103(參照圖8B)。
接著，形成導電膜165(參照圖8C)。
接著，進行CMP處理來形成其頂面高度與基底絕緣膜103的頂面高度一致的一對電極115(參照圖8D)。
接著，形成氧化物半導體膜156(參照圖8E)。
接著，依次形成閘極絕緣膜109和導電膜161(參照 圖8F)。
接著，對導電膜161進行加工來形成閘極電極111(參照圖9A)。
接著，藉由將閘極電極111用作掩模經過絕緣膜109添加用來降低氧化物半導體膜156的電阻值的雜質120，來形成具有高電阻區106a及低電阻區106b的氧化物半導體膜106(參照圖9B)。
接著，形成層間絕緣膜117並形成使一對電極115露出的開口部。接著，形成導電膜，並對該導電膜進行加工來形成與一對電極115的每一個連接的佈線119(參照圖9C)。
藉由上述步驟，可以製造圖4B所示的電晶體。
在本實施方式中，由於將實施方式1所示的CAAC氧化物材料用於氧化物半導體膜106，所以可以獲得場效應遷移率高且可靠性高的電晶體。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式3
在本實施方式中，說明使用實施方式2所示的電晶體來製造的液晶顯示裝置。注意，雖然在本實施方式中說明將本發明的一個方式用於液晶顯示裝置的例子，但是不侷限於此。例如，所屬技術領域的技術人員可以很容易想到將本發明的一個方式用於EL(Electroluminescence：電致發光)顯示裝置。
圖10示出主動矩陣驅動方式的液晶顯示裝置的電路圖。液晶顯示裝置具有源極線SL_1至SL_a、閘極線GL_1至GL_b以及多個像素200。像素200具有電晶體230、電容器220以及液晶元件210。藉由以矩陣形配置這種像素200構成液晶顯示裝置的像素部。注意，當僅表示源極線或者閘極線時，描述為源極線SL或者閘極線GL。
作為電晶體230，可以使用實施方式2所示的電晶體。藉由使用實施方式2所示的電晶體，可以獲得耗電量小、電特性好、並且可靠性高的液晶顯示裝置。另外，為了將使用氧化物半導體的電晶體與其他電晶體區別開來，使用表示電晶體230的記號。
閘極線GL與電晶體230的閘極連接，源極線SL與電晶體230的源極連接，並且電晶體230的汲極分別與電容器220的一方的電容電極及液晶元件210的一方的像素電極連接。電容器220的另一方的電容電極及液晶元件210的另一方的像素電極與共用電極連接。另外，共用電極可以使用與閘極線GL同一個層和同一材料形成。
另外，閘極線GL與閘極驅動電路連接。閘極驅動電路可以包含實施方式2所示的電晶體。該電晶體可以減少截止電流，並且可以減小用來使電晶體成為導通的電壓。因此，可以降低耗電量。
另外，源極線SL與源極驅動電路連接。源極驅動電路可以包含實施方式2所示的電晶體。該電晶體可以減少 截止電流，並且可以減小用來使電晶體成為導通的電壓。因此，可以降低耗電量。
另外，閘極驅動電路和源極驅動電路中的一者或兩者可以在另行形成的基板上形成，並且利用COG(Chip On Glass：玻璃覆晶封裝)法、引線接合法、TAB(Tape Automated Bonding：帶式自動焊接)法等的方法連接。
此外，由於電晶體容易因靜電等而損壞，所以設置保護電路較佳。保護電路使用非線性元件構成較佳。
當對閘極線GL施加電晶體230的臨界電壓以上的電位時，從源極線SL供應的電荷成為電晶體230的汲電流並作為電荷儲存在電容器220中。在對一個行進行充電之後，該行中的電晶體230都成為截止狀態而不被施加來自源極線SL的電壓，但是藉由儲存在電容器220中的電荷可以維持所需要的電壓。然後，對下一行的電容器220進行充電。如此，進行1行至b行的充電。
由於電晶體230是截止電流小的電晶體，所以保持在電容器220中的電荷不容揮發去，並可以減小電容器220的電容，所以可以降低充電所需要的耗電量。
另外，當將截止電流小的電晶體(實施方式2所示的電晶體等)用作電晶體230時，可以延長維持電壓的時間。藉由利用該效果，在為顯示動作少的影像(包含靜態影像)時，可以減小顯示的重寫頻率，而可以進一步減小耗電量。另外，由於可以使電容器220的電容更小，所以可以降低充電所需要的耗電量。
如上所述，藉由使用根據本發明的一個方式的電晶體，可以獲得可靠性高且耗電量小的液晶顯示裝置。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式4
在本實施方式中，對使用實施方式2所示的電晶體製造半導體儲存裝置的例子進行說明。
作為揮發性半導體儲存裝置的典型例子，可以舉出藉由選擇構成記憶元件的電晶體對電容器儲存電荷來儲存資訊的DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)、使用正反器等電路保持儲存內容的SRAM(Static Random Access Memory：靜態隨機存取記憶體)。
作為不揮發性半導體儲存裝置的典型例子，可以舉出在電晶體的閘極電極與通道形成區之間具有浮動閘極，藉由在該浮動閘極中保持電荷來進行儲存的快閃記憶體。
可以將實施方式2所示的電晶體用於包含在上述半導體儲存裝置中的電晶體的一部分。
首先，參照圖11A和圖11B對使用實施方式2所示的電晶體的作為半導體儲存裝置的儲存單元進行說明。
儲存單元具有位元線BL、字線WL、放大器SAmp、電晶體Tr和電容器C(參照圖11A)。
已知電容器C所保持的電位根據電晶體Tr的截止電流如圖11B所示那樣隨著時間逐漸地降低。當初從V0充 電至V1的電位隨著時間的推移降低到讀出data1的極限的VA。將該期間稱為保持期間T_1。即，當使用2值儲存單元時，需要在保持期間T_1中進行刷新。
這裏，藉由使用實施方式2所示的電晶體作為電晶體Tr，由於截止電流小，所以可以延長保持期間T_1。即，由於可以減小刷新頻率，可以減少耗電量。
當使用截止電流小的電晶體作為電晶體Tr時，由於可以使維持電壓的時間更長，所以可以使耗電量更小。例如，當使用截止電流為1×10-21A以下，較佳為1×10-24A以下的實施方式2所示的電晶體構成儲存單元時，可以在不供應電力的情況下保持資料數日至數十年。
如上所述，藉由本發明的一個方式可以獲得可靠性高且耗電量小的半導體儲存裝置。
接著，參照圖12A和圖12B對使用實施方式2所示的電晶體的與圖11A和圖11B不同的作為半導體儲存裝置的儲存單元進行說明。
圖12A是儲存單元的電路圖。儲存單元具有：電晶體Tr_1；與電晶體Tr_1的閘極連接的閘極線GL_1；與電晶體Tr_1的源極連接的源極線SL_1；電晶體Tr_2；與電晶體Tr_2的源極連接的源極線SL_2；與電晶體Tr_2的汲極連接的汲極線DL_2；電容器C；與電容器C的一端連接的電容線CL；以及與電容器C的另一端、電晶體Tr_1的汲極及電晶體Tr_2的閘極連接的浮動閘極FG。
另外，本實施方式所示的儲存單元是利用根據浮動閘 極FG的電位電晶體Tr_2的臨界電壓發生變動的現象的儲存單元。例如，圖12B是說明電容線CL的電位VCL與流過電晶體Tr_2的汲極電流ID_2的關係的圖。
這裏，浮動閘極FG可以藉由電晶體Tr_1調整電位。例如，將源極線SL_1的電位設定為VDD。此時，藉由將閘極線GL_1的電位設定為Tr_1的臨界電壓Vth加VDD的電位以上，可以將浮動閘極FG的電位設定為HIGH。另外，藉由將閘極線GL_1的電位設定為Tr_1的閾值電位Vth以下，可以將浮動閘極FG的電位設定為LOW。
由此，可以得到FG=LOW時所示的VCL-ID_2曲線或FG=HIGH時所示的VCL-ID_2曲線。即，FG=LOW時，VCL=0V時汲極電流ID_2較小，所以成為資料0；而在FG=HIGH時，VCL=OV時汲極電流ID_2較大，所以成為資料1。如此，可以儲存資料。
這裏，藉由使用實施方式2所示的電晶體作為電晶體Tr_1，可以使該電晶體的截止電流極小，由此可以抑制儲存於浮動閘極FG的電荷非意圖地藉由電晶體Tr_1洩漏。因此可以長期保持資料。
另外，也可以使用實施方式2所示的電晶體作為電晶體Tr_2。
如上所述，藉由本發明的一個方式，可以獲得在長期間可靠性高且耗電量小的半導體儲存裝置。
本實施方式可以與其他的實施方式適當地組合而實施。
實施方式5
在本實施方式中對使用實施方式2至4的電子裝置的例子進行說明。
圖13A是可攜式資訊終端。該可攜式資訊終端具有外殼300、按鈕301、麥克風302、顯示部303、揚聲器304以及照相機305，並可以具有作為可攜式電話機的功能。實施方式3所示的顯示裝置可以應用於顯示部303及照相機305。此外，雖然未圖示，實施方式4所示的半導體儲存裝置也可以應用於外殼300內部的運算裝置、無線電路或儲存電路。
圖13B是顯示器。該顯示器具有外殼310以及顯示部311。根據實施方式3的顯示裝置可以應用於顯示部311。另外，藉由使用根據本發明的一個方式的電晶體，即使當增大顯示部311的尺寸時也可以實現耗電量低的顯示品質高的顯示器。
圖13C是數位靜態照相機。該數位靜態照相機具有外殼320、按鈕321、麥克風322以及顯示部323。實施方式3所示的顯示裝置可以應用於顯示部323。此外，雖然未圖示，實施方式4所示的半導體儲存裝置也可以應用於外殼320所包括的儲存電路或影像感測器。
藉由使用根據本發明的一個方式的半導體裝置，可以提供耗電量小且性能高的電子裝置。
本實施方式可以與其他實施方式適當地組合而實施。

Claims (11)

  1. 一種製造半導體裝置的方法，包括：使用靶材藉由濺射法在基板上形成氧化物半導體膜，其中，相較於在該靶材中的錫，銦的原子數比為大於或等於兩倍，其中，相較於在該靶材中的錫，鋅的原子數比為大於或等於三倍，其中，該氧化物半導體膜包括銦、錫及鋅，其中，該氧化物半導體膜非為單晶氧化物半導體膜，其中，該氧化物半導體膜包括結晶部分，該等結晶部分的c軸被配向為大致垂直於該氧化物半導體膜的表面，並且其中，在形成該氧化物半導體膜的時間點，基板溫度為高於或等於150℃且低於或等於450℃。
  2. 一種製造半導體裝置的方法，包括：在基板上形成絕緣膜；使用靶材藉由濺射法在該絕緣膜上形成氧化物半導體膜，其中，相較於在該靶材中的錫，銦的原子數比為大於或等於兩倍，其中，相較於在該靶材中的錫，鋅的原子數比為大於或等於三倍，其中，該氧化物半導體膜包括銦、錫及鋅，其中，該氧化物半導體膜非為單晶氧化物半導體膜，其中，該氧化物半導體膜包括結晶部分，該等結晶部分的c軸被配向為大致垂直於該氧化物半導體膜的表面，並且其中，在形成該氧化物半導體膜的時間點，基板溫度為高於或等於150℃且低於或等於450℃。
  3. 根據申請專利範圍第1或2項之製造半導體裝置的方法，其中，鋅以50或更多的原子百分比被包含在該靶材中。
  4. 根據申請專利範圍第1或2項之製造半導體裝置的方法，其中，在該氧化物半導體膜中，銦：錫：鋅的組成比為2：1：3(原子數比)。
  5. 根據申請專利範圍第1或2項之製造半導體裝置的方法，其中，在該氧化物半導體膜中，銦：錫：鋅的組成比為2：1：4(原子數比)。
  6. 根據申請專利範圍第1或2項之製造半導體裝置的方法，其中，在該氧化物半導體膜中，銦：錫：鋅的組成比為36.5：15：48.5(原子數比)。
  7. 根據申請專利範圍第1或2項之製造半導體裝置的方法，其中，該等結晶部分在ab面上a軸的朝向或b軸的朝向為彼此不同的。
  8. 根據申請專利範圍第1或2項之製造半導體裝置的方法，還包括一對電極，該對電極的至少一部分與該氧化物半導體膜接觸。
  9. 根據申請專利範圍第1或2項之製造半導體裝置的方法，還包括在該氧化物半導體膜上形成第二氧化物半導體膜的步驟。
  10. 根據申請專利範圍第2項之製造半導體裝置的方法，其中，該絕緣膜為氧化矽。
  11. 根據申請專利範圍第2項之製造半導體裝置的方法，其中，該絕緣膜藉由濺射法或PCVD法而被形成。
TW105137901A 2011-04-22 2012-04-17 氧化物材料及半導體裝置 TWI641130B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-096611 2011-04-22
JP2011096611 2011-04-22

Publications (2)

Publication Number Publication Date
TW201709504A TW201709504A (zh) 2017-03-01
TWI641130B true TWI641130B (zh) 2018-11-11

Family

ID=47020591

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101113604A TWI570910B (zh) 2011-04-22 2012-04-17 氧化物材料及半導體裝置
TW105137901A TWI641130B (zh) 2011-04-22 2012-04-17 氧化物材料及半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW101113604A TWI570910B (zh) 2011-04-22 2012-04-17 氧化物材料及半導體裝置

Country Status (4)

Country Link
US (2) US9331206B2 (zh)
JP (5) JP5744367B2 (zh)
KR (1) KR101994080B1 (zh)
TW (2) TWI570910B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
KR101952570B1 (ko) 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2014188983A1 (en) 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
WO2016139556A1 (ja) * 2015-03-03 2016-09-09 株式会社半導体エネルギー研究所 酸化物半導体膜、該酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表示装置
JP6968567B2 (ja) * 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2020178079A (ja) * 2019-04-19 2020-10-29 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
CN110190031B (zh) * 2019-05-17 2021-07-23 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管基板的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010067571A1 (ja) * 2008-12-12 2010-06-17 出光興産株式会社 複合酸化物焼結体及びそれからなるスパッタリングターゲット
US20100155716A1 (en) * 2008-12-18 2010-06-24 Electronics And Telecommunications Research Institute Thin film transistor using boron-doped oxide semiconductor thin film and method of fabricating the same
US20110084264A1 (en) * 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor layer and semiconductor device

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US8314420B2 (en) 2004-03-12 2012-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device with multiple component oxide channel
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
WO2008139860A1 (ja) * 2007-05-07 2008-11-20 Idemitsu Kosan Co., Ltd. 半導体薄膜、半導体薄膜の製造方法、および、半導体素子
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN101681928B (zh) * 2007-05-31 2012-08-29 佳能株式会社 使用氧化物半导体的薄膜晶体管的制造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
US20100006837A1 (en) * 2008-07-09 2010-01-14 Electronics And Telecommunications Research Institute Composition for oxide semiconductor thin film, field effect transistor using the composition and method of fabricating the transistor
JP5644071B2 (ja) 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
CN102132414B (zh) * 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8481351B2 (en) * 2008-12-19 2013-07-09 Sharp Kabushiki Kaisha Active matrix substrate manufacturing method and liquid crystal display device manufacturing method
TWI475616B (zh) 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
JP5640478B2 (ja) 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5642447B2 (ja) 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN105185837B (zh) * 2009-10-08 2018-08-03 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
KR101717460B1 (ko) * 2009-10-16 2017-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2011174134A (ja) * 2010-02-24 2011-09-08 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
US8537600B2 (en) 2010-08-04 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Low off-state leakage current semiconductor memory device
KR101842181B1 (ko) 2010-08-04 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN103250256B (zh) 2010-12-17 2017-04-19 株式会社半导体能源研究所 氧化物材料及半导体器件
TWI401797B (zh) * 2010-12-28 2013-07-11 Ind Tech Res Inst 主動元件陣列以及有機發光二極體畫素陣列的製作方法
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5784479B2 (ja) 2010-12-28 2015-09-24 株式会社半導体エネルギー研究所 半導体装置
US9331206B2 (en) * 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010067571A1 (ja) * 2008-12-12 2010-06-17 出光興産株式会社 複合酸化物焼結体及びそれからなるスパッタリングターゲット
US20100155716A1 (en) * 2008-12-18 2010-06-24 Electronics And Telecommunications Research Institute Thin film transistor using boron-doped oxide semiconductor thin film and method of fabricating the same
US20110084264A1 (en) * 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor layer and semiconductor device

Also Published As

Publication number Publication date
JP6215430B2 (ja) 2017-10-18
TW201248849A (en) 2012-12-01
JP6633723B2 (ja) 2020-01-22
JP6440793B2 (ja) 2018-12-19
KR20120120063A (ko) 2012-11-01
US20120267622A1 (en) 2012-10-25
JP2019024137A (ja) 2019-02-14
TW201709504A (zh) 2017-03-01
JP2012232889A (ja) 2012-11-29
JP2017022415A (ja) 2017-01-26
JP2015146462A (ja) 2015-08-13
JP2017228802A (ja) 2017-12-28
JP5744367B2 (ja) 2015-07-08
KR101994080B1 (ko) 2019-07-01
US9818820B2 (en) 2017-11-14
JP6028062B2 (ja) 2016-11-16
US9331206B2 (en) 2016-05-03
TWI570910B (zh) 2017-02-11
US20160240607A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
TWI641130B (zh) 氧化物材料及半導體裝置
JP7478863B2 (ja) トランジスタ
KR102113065B1 (ko) 반도체 장치 및 그 제작 방법
JP6104420B2 (ja) 半導体装置
TWI536569B (zh) 半導體裝置
TWI570922B (zh) 半導體裝置及半導體裝置的製造方法
TWI524347B (zh) 半導體裝置及其驅動方法
TWI553860B (zh) 半導體裝置
TWI565067B (zh) 半導體裝置及其製造方法
TWI550829B (zh) 半導體儲存裝置
JP2012191185A (ja) 半導体装置および半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees