JP2012232889A - 酸化物材料および半導体装置 - Google Patents

酸化物材料および半導体装置 Download PDF

Info

Publication number
JP2012232889A
JP2012232889A JP2012094131A JP2012094131A JP2012232889A JP 2012232889 A JP2012232889 A JP 2012232889A JP 2012094131 A JP2012094131 A JP 2012094131A JP 2012094131 A JP2012094131 A JP 2012094131A JP 2012232889 A JP2012232889 A JP 2012232889A
Authority
JP
Japan
Prior art keywords
transistor
oxide
film
insulating film
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012094131A
Other languages
English (en)
Other versions
JP2012232889A5 (ja
JP5744367B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Motoi Nakajima
基 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012094131A priority Critical patent/JP5744367B2/ja
Publication of JP2012232889A publication Critical patent/JP2012232889A/ja
Publication of JP2012232889A5 publication Critical patent/JP2012232889A5/ja
Application granted granted Critical
Publication of JP5744367B2 publication Critical patent/JP5744367B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/10—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances metallic oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • C01G19/02—Oxides
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B17/00—Insulators or insulating bodies characterised by their form
    • H01B17/56—Insulating bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/10—Preliminary treatment of the selenium or tellurium, its application to the foundation plate, or the subsequent treatment of the combination
    • H01L21/108—Provision of discrete insulating layers, i.e. non-genetic barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Biotechnology (AREA)
  • Mathematical Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】トランジスタに安定した電気的特性を付与し、信頼性の高い半導体装置を提供する。また、このような半導体装置を実現する酸化物材料を提供する。
【解決手段】それぞれ、ｃ軸配向し、ａｂ面、上面または被形成面に垂直な方向から見て少なくとも三角形状または六角形状の原子配列を有し、ｃ軸においては、金属原子が層状または金属原子と酸素原子とが層状に配列しており、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）で表される、ａｂ面（または上面または被形成面）においては、ａ軸またはｂ軸の向きが異なる二種以上の結晶部分を含む酸化物膜を用いる。
【選択図】図１

Description

本発明は、酸化物材料、並びに該酸化物材料を用いたトランジスタなどの半導体素子を含む半導体装置およびその作製方法に関する。例えば、電源回路に搭載されるパワーデバイス、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置、発光素子を有する発光表示装置等を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光表示装置、および電子機器は全て半導体装置である。
液晶表示装置に代表されるように、ガラス基板等に形成されるトランジスタの多くはアモルファスシリコン、多結晶シリコンなどによって構成されている。アモルファスシリコンを用いたトランジスタは電界効果移動度が低いもののガラス基板の大面積化に対応することができる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いがガラス基板の大面積化には適していないという欠点を有している。
近年は、酸化物半導体を用いてトランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。酸化物半導体として、例えば、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が特許文献１および特許文献２で開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
酸化物半導体膜を用いたトランジスタの電気的特性は、酸化物半導体膜と、該酸化物半導体膜と接する絶縁膜との界面の電子状態に影響されやすい。そのため、トランジスタの作製中または作製後において、絶縁膜に接する酸化物半導体膜が非晶質状態であると、絶縁膜と酸化物半導体膜との界面において欠陥状態密度が大きくなり、トランジスタの電気的特性が不安定となりやすい。
また、酸化物半導体膜を用いたトランジスタは、可視光や紫外光を照射することで電気的特性が変化し、信頼性が低下するという問題がある。
このような問題に鑑み、本発明の一態様は、トランジスタに安定した電気的特性を付与し、信頼性の高い半導体装置を提供することを課題の一とする。また、このような半導体装置を実現する酸化物材料を提供することを課題の一とする。
本発明の一態様は、それぞれ、ｃ軸配向し、ａｂ面、上面または被形成面に垂直な方向から見て少なくとも三角形状または六角形状の原子配列を有する、ａ軸またはｂ軸の向きが異なる二種以上の結晶部分を含む酸化物材料である。
本発明の一態様に係る酸化物材料は、亜鉛を含んでいる。亜鉛を含むことにより、それぞれ、ｃ軸配向し、ａｂ面、上面または被形成面に垂直な方向から見て少なくとも三角形状または六角形状の原子配列を有する、ａ軸またはｂ軸の向きが異なる二種以上の結晶部分を含む酸化物材料を形成しやすくなる。
また、本発明の一態様に係る酸化物材料は、インジウム、ガリウム、亜鉛、錫、チタンおよびアルミニウムから選ばれた二種以上の元素を含む。
本発明の一態様に係る酸化物材料は、スパッタリング法、蒸着法、プラズマ化学気相成長法（ＰＣＶＤ法）、パルスレーザー堆積法（ＰＬＤ法）、原子層堆積法（ＡＬＤ法）または分子線エピタキシー法（ＭＢＥ法）などによって形成することができる。
本発明の一態様に係る酸化物材料は、組成の異なる二種の膜を積層し、積層後の加熱処理によって結晶化させることで、形成することができる。なお、酸化物材料の成膜条件によっては、積層後の加熱処理を行わなくても結晶化することもある。
本発明の一態様は、複数の金属層または金属酸化物層を有し、該複数の金属層または金属酸化物層は、４配位の酸素原子（以下、４配位のＯ）を介して結合する酸化物材料である。また、複数の金属層または金属酸化物層は、４配位の中心金属原子と、５配位の中心金属原子と、５配位および６配位の両方をとりうる中心金属原子と、を有する酸化物材料である。
本発明の一態様に係る酸化物材料が導電性を有する場合、トランジスタのゲート電極の材料に用いることができる。なお、ゲート電極は、本発明の一態様に係る酸化物材料からなる膜と金属膜との積層構造としてもよい。
または、本発明の一態様に係る酸化物材料が導電性を有する場合、トランジスタのソース電極およびドレイン電極の材料に用いることができる。なお、ソース電極およびドレイン電極は、本発明の一態様に係る酸化物材料からなる膜と金属膜との積層構造としてもよい。
本発明の一態様に係る酸化物材料が半導体性を有する場合、トランジスタのチャネル形成領域に本発明の一態様に係る酸化物材料からなる膜を用いることができる。その場合、例えば、トランジスタのソース電極およびドレイン電極として機能する導電膜と絶縁膜との間に接して設ける。なお、該絶縁膜は、トランジスタのゲート絶縁膜、下地絶縁膜または層間絶縁膜として機能する。
トランジスタに安定した電気的特性を付与し、信頼性の高い半導体装置を提供することができる。また、このような半導体装置を実現する酸化物材料を提供することができる。
本発明の一態様に係る酸化物材料の構造を説明する図。 本発明の一態様に係る酸化物材料の組成比を示す図。 本発明の一態様に係る半導体装置の一例を示す上面図および断面図。 本発明の一態様に係る半導体装置の一例を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る液晶表示装置の一例を示す回路図。 本発明の一態様に係る半導体記憶装置の一例を示す回路図および電気特性を示す図。 本発明の一態様に係る半導体記憶装置の一例を示す回路図および電気特性を示す図。 本発明の一態様に係る半導体装置を適用した電子機器の一例を示す斜視図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更しうることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
以下、本発明の説明を行うが、本明細書で用いる用語について簡単に説明する。トランジスタのソースとドレインは、一方をドレインと呼ぶとき他方をソースとする。すなわち、電位の高低によって、それらを区別しない。したがって、本明細書において、ソースとされている部分をドレインと読み替えることもできる。
また、電圧は、ある電位と基準の電位（例えばグラウンド電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧と電位を言い換えることが可能である。
本明細書においては、「接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在している場合だけのこともある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、それぞれ、ｃ軸配向し、ａｂ面、上面または被形成面に垂直な方向から見て少なくとも三角形状または六角形状の原子配列を有し、ｃ軸においては、金属原子が層状または金属原子と酸素原子とが層状に配列している、ａｂ面（または上面または被形成面）において、ａ軸またはｂ軸の向きが異なる二種以上の結晶部分を含む酸化物（ＣＡＡＣ酸化物：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅともいう。）材料について説明する。
ＣＡＡＣ酸化物とは、広義に、非単結晶であって、ａｂ面に垂直な方向から見て、三角形、六角形、正三角形、または正六角形の原子配列を有し、かつ、ｃ軸に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む材料をいう。
ＣＡＡＣ酸化物は単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣ酸化物は結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では明確に判別できない。
なお、ＣＡＡＣ酸化物を構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ酸化物を構成する個々の結晶部分のｃ軸は一定の方向（例えば、上面または被形成面に垂直な方向）に揃っていてもよい。または、ＣＡＡＣ酸化物を構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、上面または被形成面に垂直な方向）を向いていてもよい。
ＣＡＡＣ酸化物は、その組成等に応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成等に応じて、可視光に対して透明であったり不透明であったりする。
このようなＣＡＡＣ酸化物の例として、膜状に形成され、上面または被形成面に垂直な方向から観察すると三角形、または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子、または金属原子と酸素原子（または窒素原子）の層状配列が認められる材料を挙げることもできる。
ＣＡＡＣ酸化物に含まれる結晶部分について図１を用いて詳細に説明する。なお、特に断りがない限り、図１は上方向をｃ軸方向とし、ｃ軸と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図１において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
図１（Ａ）に、１個の６配位の金属原子Ｍ＿１と、金属原子Ｍ＿１に近接の６個の４配位のＯと、を有する構造を示す。このような金属原子１個に対して、近接の酸素原子のみ示した構造を、ここでは小グループと呼ぶ。図１（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図１（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。
図１（Ｂ）は、１個の５配位の金属原子Ｍ＿２と、金属原子Ｍ＿２に近接の３個の３配位の酸素原子（以下３配位のＯ）と、近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図１（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。
図１（Ｃ）は、１個の４配位の金属原子Ｍ＿３と、金属原子Ｍ＿３に近接の４個の４配位のＯと、による構造を示す。図１（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。
これらの配位数を有する金属原子同士は、４配位のＯを介して結合する。具体的には、４配位のＯが足して４個のときに結合する。例えば、６配位の金属原子Ｍ＿１が上半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子Ｍ＿２の上半分の４配位のＯ、５配位の金属原子Ｍ＿２の下半分の４配位のＯまたは４配位の金属原子Ｍ＿３の上半分の４配位のＯのいずれかと結合することになる。
これらの配位数を有する金属原子は、４配位のＯを介して結合し、さらに層構造の合計の電荷が０となるように小グループ同士が結合して１グループを構成する。なお、小グループのいくつかの集合体を１グループと呼ぶ。
図１（Ｄ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する１グループのモデル図を示す。
図１（Ｄ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｉｎ原子の上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図１（Ｄ）において、Ｓｎ原子の上半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１（Ｄ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎ原子と、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ原子とを示している。
図１（Ｄ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する１グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎ原子が、上半分に１個の４配位のＯがあるＺｎ原子と結合し、そのＺｎ原子の下半分の３個の４配位のＯを介してＳｎ原子の上半分の１個の４配位のＯが結合し、そのＳｎ原子の下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上半分に１個の４配位のＯがあるＺｎ原子と結合し、そのＺｎ原子の下半分の３個の４配位のＯを介してＺｎ原子と結合し、そのＺｎ原子の下半分の１個の４配位のＯを介してＩｎ原子が結合している構成である。この１グループを複数結合して１周期分である１ユニットを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。したがって、Ｓｎからなる小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１（Ｄ）に示すように、Ｚｎの小グループが二つ結合した構造が挙げられる。例えば、Ｓｎからなる小グループが１個に対し、Ｚｎの小グループが二つ結合した構造が１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
また、Ｉｎは５配位および６配位のいずれもとることができるものとする。図１（Ｄ）に示した１グループを繰り返す構造とすることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。なお、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶は、ｍの数が大きいと結晶性が向上するため、好ましい。
また、このほかにも、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系酸化物半導体などを用いた場合も同様である。
次に、ＣＡＡＣ酸化物膜の形成方法について説明する。
まず、平坦性を有する基板に第１の酸化物膜をスパッタリング法、蒸着法、ＰＣＶＤ法、ＰＬＤ法、ＡＬＤ法またはＭＢＥ法などによって成膜する。なお、成膜時に基板を加熱することで、非晶質部分に対して結晶部分の占める割合の多い酸化物膜とすることができる。例えば、基板温度が１５０℃以上４５０℃以下とすればよい。好ましくは、基板温度が２００℃以上３５０℃以下とする。
成膜時の基板温度を高めることによって、より非晶質部分に対して結晶部分の占める割合の多いＣＡＡＣ酸化物膜を成膜することができる。
次に、基板に第１の加熱処理を行ってもよい。第１の加熱処理を行うことによって、より非晶質部分に対して結晶部分の割合の多い酸化物膜とすることができる。第１の加熱処理は、例えば２００℃以上基板の歪み点未満で行えばよい。好ましくは、２５０℃以上４５０℃以下とする。雰囲気は限定されないが、酸化性雰囲気、不活性雰囲気または減圧雰囲気（１０Ｐａ以下）で行う。処理時間は３分〜２４時間とする。処理時間を長くするほど非晶質部分に対して結晶部分の割合の多い酸化物膜を形成することができるが、２４時間を超える加熱処理は生産性の低下を招くため好ましくない。ただし、２４時間を超えて加熱処理を行っても構わない。
酸化性雰囲気とは酸化性ガスを含む雰囲気である。酸化性ガスとは、酸素、オゾンまたは亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、加熱処理装置に導入する酸素、オゾン、亜酸化窒素の純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上（不純物濃度が１０ｐｐｂ以下、好ましくは０．１ｐｐｂ未満）とする。酸化性雰囲気は、酸化性ガスを不活性ガスと混合して用いてもよい。その場合、酸化性ガスが少なくとも１０ｐｐｍ以上含まれるものとする。
ここで、不活性雰囲気とは、窒素、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノン）などの不活性ガスを主成分とする雰囲気である。具体的には、酸化性ガスなどの反応性ガスが１０ｐｐｍ未満とする。
第１の加熱処理はＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＲＴＡを用いることで、短時間に限り、基板の歪み点以上の温度で加熱処理を行うことができる。そのため、非晶質部分に対して結晶部分の割合の多い酸化物膜を形成するための時間を短縮することができる。
次に、第１の酸化物膜上に第２の酸化物膜を成膜し、酸化物積層体を形成してもよい。第２の酸化物膜は、第１の酸化物膜と同様の方法から選択して成膜すればよい。
第２の酸化物膜を成膜する際、基板加熱しながら成膜することで、第１の酸化物膜を種結晶に、第２の酸化物膜を結晶化させることができる。このとき、第１の酸化物膜と第２の酸化物膜が同一の元素から構成されることをホモ成長という。または、第１の酸化物膜と第２の酸化物膜とが、少なくとも一種以上異なる元素から構成されることをヘテロ成長という。
なお、第２の酸化物膜を成膜した後、第２の加熱処理を行ってもよい。第２の加熱処理は、第１の加熱処理と同様の方法で行えばよい。第２の加熱処理を行うことによって、非晶質部分に対して結晶部分の割合の多い酸化物積層体とすることができる。または、第２の加熱処理を行うことによって、第１の酸化物膜を種結晶に、第２の酸化物膜を結晶化させることができる。このとき、第１の酸化物膜と第２の酸化物膜が同一の元素から構成されるホモ成長としても構わない。または、第１の酸化物膜と第２の酸化物膜とが、少なくとも一種以上異なる元素から構成されるヘテロ成長としても構わない。
以上の方法で、ＣＡＡＣ酸化物膜を形成することができる。
ここで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料がとりうる組成比を図２に示す。Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料が採る代表的な組成比は、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３［原子数比］、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：４［原子数比］などが挙げられ、その近傍の組成比とすると好ましい。例えば、図２に示したＩｎ：Ｓｎ：Ｚｎ＝３６．５：１５：４８．５［原子数比］などとしてもよい。また、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料をターゲットに用いて、スパッタリング法によってＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物膜を成膜する場合、Ｚｎが蒸発して失われやすいため、所望の組成比に対してＺｎの割合の高いターゲットを用いる。例えばＺｎを５０原子％以上含ませると好ましい。なお、組成式ＩｎａＳｎｂＺｎｃＯｘで表される酸化物がＩｎ２ＳｎＺｎ４Ｏｘの近傍の組成比という場合、ａ、ｂ、ｃが２つの方程式ａ＋ｂ＋ｃ＝７、（ａ−２）２＋（ｂ−１）２＋（ｃ−４）２≦０．２５を満たす。
なお、非晶質であるＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物をチャネル形成領域に用いたトランジスタの電気的特性が報告されており、電界効果移動度３０ｃｍ２／Ｖｓが得られている（Ｅｒｉ Ｆｕｋｕｍｏｔｏ， Ｔｏｓｈｉａｋｉ Ａｒａｉ， Ｎａｒｉｈｉｒｏ Ｍｏｒｏｓａｗａ， Ｋａｚｕｈｉｋｏ Ｔｏｋｕｎａｇａ， Ｙａｓｕｈｉｒｏ Ｔｅｒａｉ， Ｔａｋａｓｈｉｇｅ Ｆｕｊｉｍｏｒｉ ａｎｄ Ｔａｔｓｕｙａ Ｓａｓａｏｋａ、 「Ｈｉｇｈ Ｍｏｂｉｌｉｔｙ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＴＦＴ ｆｏｒ Ｃｉｒｃｕｉｔ Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ ＡＭ−ＯＬＥＤ」、 ＩＤＷ’１０ ｐ６３１−ｐ６３４）。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１で示したＣＡＡＣ酸化物材料を用いたトランジスタについて、図３乃至図９を用いて説明する。
図３は、トップゲート・トップコンタクト構造のトランジスタの上面図および断面図である。図３（Ａ）にトランジスタの上面図を、図３（Ａ）の一点鎖線Ａ−Ｂに対応する断面Ａ−Ｂを図３（Ｂ）に示す。
図３（Ｂ）に示すトランジスタは、基板１００上に設けられた下地絶縁膜１０２と、下地絶縁膜１０２の周辺に設けられた保護絶縁膜１０４と、下地絶縁膜１０２および保護絶縁膜１０４上に設けられた高抵抗領域１０６ａおよび低抵抗領域１０６ｂを有する酸化物半導体膜１０６と、酸化物半導体膜１０６上に設けられたゲート絶縁膜１０８と、ゲート絶縁膜１０８を介して高抵抗領域１０６ａと重畳して設けられたゲート電極１１０と、ゲート電極１１０の側面と接する側壁絶縁膜１１２と、少なくとも低抵抗領域１０６ｂおよび側壁絶縁膜１１２と接する一対の電極１１４と、を有する。該トランジスタは、該トランジスタを覆って設けられた層間絶縁膜１１６と、層間絶縁膜１１６に設けられた開口部を介して一対の電極１１４と接続する配線１１８と、を有しても構わない。
ここで、酸化物半導体膜１０６は、実施の形態１に示したＣＡＡＣ酸化物膜を用いる。酸化物半導体膜１０６に実施の形態１に示したＣＡＡＣ酸化物膜を用いることで、電界効果移動度が高く、かつ信頼性の高いトランジスタを得ることができる。
図３（Ｂ）に示すトランジスタは、ゲート電極１１０をマスクに用いて、自己整合的に酸化物半導体膜１０６の低抵抗領域１０６ｂを形成することができる。そのため、低抵抗領域１０６ｂ（および同時に形成される高抵抗領域１０６ａ）のためのフォトリソグラフィ工程を省略することができる。また、低抵抗領域１０６ｂとゲート電極１１０との重なりがほとんどないため、低抵抗領域１０６ｂおよびゲート電極１１０の重なりによる寄生容量が生じず、トランジスタの高速動作が可能となる。なお、高抵抗領域１０６ａは、ゲートにトランジスタのしきい値電圧以上の電圧が印加されたときにチャネルを形成する。
図３（Ｂ）に示すトランジスタは、側壁絶縁膜１１２を有するため、トランジスタの動作時には、低抵抗領域１０６ｂを介して、一対の電極１１４から高抵抗領域１０６ａに電界が印加されることになる。低抵抗領域１０６ｂを介することで、高抵抗領域１０６ａ端部の電界集中が緩和され、チャネル長の小さい微細なトランジスタにおいてもホットキャリア劣化などの劣化を抑制でき、信頼性の高いトランジスタを得ることができる。
下地絶縁膜１０２は、加熱処理により酸素を放出する絶縁膜を用いると好ましい。酸化物半導体膜１０６と接する膜に加熱処理により酸素を放出する絶縁膜を用いることで、酸化物半導体膜１０６および酸化物半導体膜１０６の界面近傍に生じる酸素欠損を修復することができ、トランジスタの電気的特性の劣化を抑制できる。
下地絶縁膜１０２は、酸化物半導体膜１０６が結晶成長しやすいように、十分な平坦性を有することが好ましい。具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下となるように下地絶縁膜１０２を設ける。なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、数式１にて定義される。
Figure 2012232889
なお、数式１において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
下地絶縁膜１０２は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化ランタン、酸化セシウム、酸化タンタルおよび酸化マグネシウムの一種以上を選択して、単層または積層で用いればよい。
「加熱処理により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて放出される酸素が酸素原子に換算して１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
ＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そしてこの積分値と標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式２で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸素分子由来と仮定する。質量数３２のガスとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
Figure 2012232889
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式２の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
上記構成において、加熱処理により酸素を放出する膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。
下地絶縁膜１０２から酸化物半導体膜１０６に酸素が供給されることで、酸化物半導体膜１０６と下地絶縁膜１０２との界面準位密度を低減できる。この結果、トランジスタの動作などに起因して、酸化物半導体膜１０６と下地絶縁膜１０２との界面にキャリアが捕獲されることを抑制することができ、電気的特性の劣化の少ないトランジスタを得ることができる。
さらに、酸化物半導体膜１０６の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を放出する。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そこで、下地絶縁膜１０２から酸化物半導体膜１０６に酸素が十分に供給されることにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜１０６の酸素欠損を低減することができる。
保護絶縁膜１０４は、２５０℃以上４５０℃以下、好ましくは１５０℃以上８００℃以下の温度範囲において、例えば１時間の加熱処理を行っても酸素を透過しない性質を有すると好ましい。
以上のような性質により、保護絶縁膜１０４を下地絶縁膜１０２の周辺に設ける構造をとることで、下地絶縁膜１０２から加熱処理によって放出された酸素が、トランジスタの外方へ拡散していくことを抑制できる。そのため、下地絶縁膜１０２に酸素が保持され、トランジスタの電気的特性および信頼性を高めることができる。
ただし、保護絶縁膜１０４を設けない構造を除外するものではない。
保護絶縁膜１０４は、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化ランタン、酸化セシウム、酸化タンタルおよび酸化マグネシウムの一種以上を選択して、単層または積層で用いればよい。
また、基板１００として、可とう性基板を用いてもよい。その場合は、可とう性基板上に直接的にトランジスタを作製する。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
ゲート電極１１０は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷ、それらの窒化物、酸化物ならびに合金から一種以上選択し、単層でまたは積層で用いればよい。なお、実施の形態１で示したＣＡＡＣ酸化物膜を用いても構わない。
ゲート絶縁膜１０８は、下地絶縁膜１０２と同様の方法および同様の材料によって形成すればよい。
一対の電極１１４は、ゲート電極１１０と同様の方法および同様の材料によって形成すればよい。
層間絶縁膜１１６は、下地絶縁膜１０２と同様の方法および同様の材料によって形成すればよい。
配線１１８は、ゲート電極１１０と同様の方法および同様の材料によって形成すればよい。
図３（Ｂ）に示すトランジスタの作製方法の一例を以下に示す。
ここで、全ての膜において、トランジスタの特性に悪影響を与える水素または水などの不純物が含まれないようにすると好ましい。例えば、基板１００などの表面に付着している不純物も膜に取り込まれてしまう。そのため、各層の成膜前に減圧雰囲気または酸化性雰囲気にて加熱処理を行い、基板１００などの表面に付着している不純物を除去しておくことが好ましい。また、成膜室に存在する不純物も問題となるため、あらかじめ除去しておくと好ましい。具体的には、成膜室をベーキングすることで成膜室内部からの脱ガスを促し、排気しておくことが好ましい。また、各層の成膜前（または成膜室の大気開放後）には、５分程度のダミー成膜をダミー基板１００枚程度に対し行っておくと好ましい。なお、ダミー成膜を１枚行うごとに成膜室の排気を行うとより好ましい。ここで、ダミー成膜とは、ダミー基板に対してスパッタリングなどによる成膜を行うことをいう。ダミー成膜によって、ダミー基板及び成膜室内壁に膜を堆積させ、成膜室内の不純物及び成膜室内壁に存在する吸着物を膜中に閉じこめることができる。ダミー基板は、放出ガスの少ない材料が好ましく、例えば基板１００と同様の材料を用いてもよい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。
また成膜に用いるガスの純度も膜中の不純物濃度に影響するため、なるべく純度の高いガスを用いることが好ましい。スパッタリング法を用いる場合、例えば、純度が９Ｎであるアルゴンガス（露点−１２１℃、水０．１ｐｐｂ、水素０．５ｐｐｂ）および純度が８Ｎの酸素（露点−１１２℃、水１ｐｐｂ、水素１ｐｐｂ）のガスを用いればよい。
まず、基板１００上にスパッタリング法、蒸着法、ＰＣＶＤ法、ＰＬＤ法、ＡＬＤ法またはＭＢＥ法などを用いて、下地絶縁膜１０２として示した材料から選択し、下地絶縁膜１５２を成膜する（図５（Ａ）参照。）。
次に、フォトリソグラフィ工程などによって下地絶縁膜１５２を加工し、下地絶縁膜１０２を形成する（図５（Ｂ）参照。）。
次に、スパッタリング法、蒸着法、ＰＣＶＤ法、ＰＬＤ法、ＡＬＤ法またはＭＢＥ法などを用いて、保護絶縁膜１０４として示した材料から選択し、保護絶縁膜１５４を成膜する（図５（Ｃ）参照。）。
次に、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理によって、下地絶縁膜１０２と上面の揃った保護絶縁膜１０４を形成する（図５（Ｄ）参照。）。なお、下地絶縁膜１０２と保護絶縁膜１０４とは、概略上面の高さが一致していればよい。
次に、酸化物半導体膜を実施の形態１に示した酸化物膜と同様の方法で形成し、フォトリソグラフィ工程などによって加工して酸化物半導体膜１５６を形成する（図５（Ｅ）参照。）。このとき行われる加熱処理によって、下地絶縁膜１０２から酸化物半導体膜へ酸素が供給される。
次に、絶縁膜１５８、導電膜１６０をこの順番で成膜する（図５（Ｆ）参照。）。成膜方法は、いずれもスパッタリング法、蒸着法、ＰＣＶＤ法、ＰＬＤ法、ＡＬＤ法またはＭＢＥ法などを用いて、それぞれゲート絶縁膜１０８、ゲート電極１１０で示した材料から選択して成膜すればよい。
次に、フォトリソグラフィ工程などによって導電膜１６０を加工し、ゲート電極１１０を形成する（図６（Ａ）参照。）。
次に、ゲート電極１１０をマスクに用い、絶縁膜１５８を介して酸化物半導体膜１５６の抵抗値を低減する不純物１２０を添加し、高抵抗領域１０６ａおよび低抵抗領域１０６ｂを有する酸化物半導体膜１０６を形成する（図６（Ｂ）参照。）。なお、不純物１２０は、リン、窒素またはホウ素などを用いればよい。不純物１２０の添加後に２５０℃以上６５０℃以下の温度で加熱処理を行ってもよい。なお、不純物１２０は、イオン注入法を用いて添加すると、イオンドーピング法を用いて不純物１２０を添加した場合と比べ、酸化物半導体膜１０６中への水素の添加が少なくなるため好ましい。ただし、イオンドーピング法を除外するものではない。
なお、絶縁膜１５８を介して不純物１２０を添加することにより、酸化物半導体膜１０６に不純物１２０の添加する際に生じるダメージを低減することができる。
次に、絶縁膜１６２をスパッタリング法、蒸着法、ＰＣＶＤ法、ＰＬＤ法、ＡＬＤ法またはＭＢＥ法などを用いて、側壁絶縁膜１１２として示した材料から選択し、成膜する（図６（Ｃ）参照。）。
次に、絶縁膜１６２をエッチングすることにより側壁絶縁膜１１２を形成する。該エッチングは、異方性の高いエッチングであり、側壁絶縁膜１１２は、絶縁膜１６２に異方性の高いエッチング工程を行うことで自己整合的に形成することができる。ここで、異方性の高いエッチングとしては、ドライエッチングが好ましく、例えば、エッチングガスとして、トリフルオロメタン（ＣＨＦ３）、オクタフルオロシクロブタン（Ｃ４Ｆ８）、テトラフルオロメタン（ＣＦ４）などのフッ素を含むガスを用いることができ、ヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスまたは水素（Ｈ２）を添加しても良い。さらに、ドライエッチングとして、基板に高周波電圧を印加する、反応性イオンエッチング法（ＲＩＥ法）を用いるのが好ましい。
側壁絶縁膜１１２を形成するとともに、絶縁膜１５８を加工し、ゲート絶縁膜１０８を形成することができる（図６（Ｄ）参照。）
次に、導電膜をスパッタリング法、蒸着法、ＰＣＶＤ法、ＰＬＤ法、ＡＬＤ法またはＭＢＥ法などを用いて成膜し、フォトリソグラフィ工程などによって該導電膜を加工し、一対の電極１１４を形成する（図７（Ａ）参照。）。
次に、層間絶縁膜１１６をスパッタリング法、蒸着法、ＰＣＶＤ法、ＰＬＤ法、ＡＬＤ法またはＭＢＥ法などを用いて成膜し、一対の電極１１４を露出する開口部を設ける。次に、導電膜をスパッタリング法、蒸着法、ＰＣＶＤ法、ＰＬＤ法、ＡＬＤ法またはＭＢＥ法などを用いて成膜し、フォトリソグラフィ工程などによって、該導電膜を加工して、一対の電極１１４のそれぞれと接する配線１１８を形成する（図７（Ｂ）参照。）。なお、層間絶縁膜１１６として、少なくとも一部に２０ｎｍ以上、好ましくは５０ｎｍ以上、さらに好ましくは１００ｎｍ以上の厚さを有する酸化アルミニウム膜を用いると好ましい。酸化アルミニウム膜を用いることによって、トランジスタの外部から水素または水などのトランジスタの電気的特性に悪影響を及ぼす不純物の侵入を抑制できる。また、下地絶縁膜１０２から放出された酸素がトランジスタから外方拡散することを抑制できる。これらの効果は、酸化アルミニウム膜の膜質にもよるが、ある程度の厚さが必要とされる。ただし、あまりに酸化アルミニウム膜を厚くしすぎると生産性が低下してしまうため、適切な厚さを選択するとよい。
以上の工程によって、図３（Ｂ）に示すトランジスタを作製することができる。
図４は、トップゲート・ボトムコンタクト構造のトランジスタの上面図および断面図である。図４（Ａ）にトランジスタの上面図を、図４（Ａ）の一点鎖線Ａ−Ｂに対応する断面Ａ−Ｂを図４（Ｂ）に示す。
図４（Ｂ）に示すトランジスタは、基板１００上に設けられた下地絶縁膜１０３と、下地絶縁膜１０３の溝部に設けられた一対の電極１１５と、下地絶縁膜１０３および一対の電極１１５上に設けられた高抵抗領域１０６ａおよび低抵抗領域１０６ｂを有する酸化物半導体膜１０６と、酸化物半導体膜１０６上に設けられたゲート絶縁膜１０９と、ゲート絶縁膜１０９を介して高抵抗領域１０６ａと重畳して設けられたゲート電極１１１と、を有する。該トランジスタは、該トランジスタを覆って設けられた層間絶縁膜１１７と、層間絶縁膜１１７、ゲート絶縁膜１０９および酸化物半導体膜１０６に設けられた開口部を介して一対の電極１１５と接続する配線１１９と、を有しても構わない。
なお、下地絶縁膜１０３、ゲート絶縁膜１０９、ゲート電極１１１、一対の電極１１５、層間絶縁膜１１７および配線１１９は、それぞれ下地絶縁膜１０２、ゲート絶縁膜１０８、ゲート電極１１０、一対の電極１１４、層間絶縁膜１１６および配線１１８と同様の材料および同様の方法で形成すればよい。
図４（Ｂ）に示すトランジスタは、一対の電極１１５が酸化物半導体膜１０６の下部で接している点で図３（Ｂ）に示すトランジスタと異なる。このような構造とすることで、一対の電極１１５を形成する際に、同時に酸化物半導体膜１０６の一部がプラズマや薬液などに曝されることがないため、酸化物半導体膜１０６を薄く形成する場合（例えば、５ｎｍ以下の厚さで形成する場合）などに好ましい構造である。
図４（Ｂ）に示すトランジスタの作製方法の一例を以下に示す。
まず、基板１００に下地絶縁膜１５３を成膜する（図８（Ａ）参照。）。
次に、下地絶縁膜１５３を加工して下地絶縁膜１０３を形成する（図８（Ｂ）参照。）。
次に、導電膜１６５を成膜する（図８（Ｃ）参照。）。
次に、ＣＭＰ処理を行い、下地絶縁膜１０３と上面の揃った一対の電極１１５を形成する（図８（Ｄ）参照。）。
次に、酸化物半導体膜１５６を形成する（図８（Ｅ）参照。）。
次に、ゲート絶縁膜１０９、導電膜１６１をこの順番で成膜する（図８（Ｆ）参照。）。
次に、導電膜１６１を加工してゲート電極１１１を形成する（図９（Ａ）参照。）。
次に、ゲート電極１１１をマスクに用い、ゲート絶縁膜１０９を介して酸化物半導体膜１５６の抵抗値を低減する不純物１２０を添加し、高抵抗領域１０６ａおよび低抵抗領域１０６ｂを有する酸化物半導体膜１０６を形成する（図９（Ｂ）参照。）。
次に、層間絶縁膜１１７を成膜し、一対の電極１１５を露出する開口部を設ける。次に、導電膜を成膜し、該導電膜を加工して、一対の電極１１５のそれぞれと接する配線１１９を形成する（図９（Ｃ）参照。）。
以上の工程によって、図４（Ｂ）に示すトランジスタを作製することができる。
本実施の形態では、実施の形態１に示したＣＡＡＣ酸化物材料を酸化物半導体膜１０６に用いているため、電界効果移動度が高く、かつ信頼性の高いトランジスタを得ることができる。
本実施の形態は他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタを用いて作製した液晶表示装置について説明する。なお、本実施の形態では液晶表示装置に本発明の一態様を適用した例について説明するが、これに限定されるものではない。例えば、ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に本発明の一態様を適用することも、当業者であれば容易に想到しうるものである。
図１０にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は、ソース線ＳＬ＿１乃至ＳＬ＿ａ、ゲート線ＧＬ＿１乃至ＧＬ＿ｂ、および複数の画素２００を有する。画素２００は、トランジスタ２３０と、キャパシタ２２０と、液晶素子２１０と、を含む。こうした画素２００をマトリクス状に配置することで液晶表示装置の画素部を構成する。なお、単にソース線またはゲート線を指す場合には、ソース線ＳＬまたはゲート線ＧＬと記載する。
トランジスタ２３０として、実施の形態２で示したトランジスタを用いることができる。実施の形態２で示したトランジスタを用いることで、消費電力が小さく、電気的特性が良好かつ信頼性の高い液晶表示装置を得ることができる。なお、酸化物半導体を用いたトランジスタとそのほかのトランジスタとを区別するために、トランジスタ２３０で示す記号を用いる。
ゲート線ＧＬはトランジスタ２３０のゲートと接続し、ソース線ＳＬはトランジスタ２３０のソースと接続し、トランジスタ２３０のドレインは、キャパシタ２２０の一方の容量電極と、液晶素子２１０の一方の画素電極と、それぞれ接続する。キャパシタ２２０の他方の容量電極および液晶素子２１０の他方の画素電極は、共通電極と接続する。なお、共通電極はゲート線ＧＬと同一層かつ同一材料で設けてもよい。
また、ゲート線ＧＬは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態２に示したトランジスタを含んでもよい。該トランジスタはオフ電流を小さくでき、またオンのための電圧を小さくすることができる。そのため、消費電力を低減することができる。
また、ソース線ＳＬは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態２に示したトランジスタを含んでもよい。該トランジスタはオフ電流を小さくでき、またオンのための電圧を小さくすることができる。そのため、消費電力を低減することができる。
なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基板上に形成し、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ワイヤボンディング、またはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの方法を用いて接続してもよい。
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
ゲート線ＧＬにトランジスタ２３０のしきい値電圧以上になるように電位を印加すると、ソース線ＳＬから供給された電荷がトランジスタ２３０のドレイン電流となってキャパシタ２２０に電荷が蓄積される。一行分の充電後、該行にあるトランジスタ２３０はオフ状態となり、ソース線ＳＬから電圧が印加されなくなるが、キャパシタ２２０に蓄積された電荷によって必要な電圧を維持することができる。その後、次の行のキャパシタ２２０の充電を行う。このようにして、１行〜ｂ行の充電を行う。
なお、トランジスタ２３０はオフ電流が低いトランジスタであるため、キャパシタ２２０に保持された電荷が抜けにくく、キャパシタ２２０の容量を小さくすることが可能となるため、充電に必要な消費電力を低減することができる。
また、トランジスタ２３０にオフ電流の小さなトランジスタ（実施の形態２で示したトランジスタなど）を用いる場合、電圧を維持する期間を長くすることができる。この効果によって、動きの少ない画像（静止画を含む。）では、表示の書き換え周波数を低減でき、さらなる消費電力の低減が可能となる。また、キャパシタ２２０の容量をさらに小さくすることが可能となるため、充電に必要な消費電力を低減することができる。
以上のように、本発明の一態様に係るトランジスタを用いることによって、信頼性が高く、消費電力の小さい液晶表示装置を得ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態２に示したトランジスタを用いて、半導体記憶装置を作製する例について説明する。
揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内容を保持するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。
不揮発性半導体記憶装置の代表例としては、トランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該フローティングゲートに電荷を保持することで記憶を行うフラッシュメモリがある。
上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態２で示したトランジスタを適用することができる。
まずは、実施の形態２で示したトランジスタを適用した半導体記憶装置であるメモリセルについて図１１を用いて説明する。
メモリセルは、ビット線ＢＬと、ワード線ＷＬと、センスアンプＳＡｍｐと、トランジスタＴｒと、キャパシタＣと、を有する（図１１（Ａ）参照。）。
キャパシタに保持された電位の時間変化は、トランジスタＴｒのオフ電流によって図１１（Ｂ）に示すように徐々に低減していくことが知られている。当初Ｖ０からＶ１まで充電された電位は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。この期間を保持期間Ｔ＿１とする。即ち、２値メモリセルの場合、保持期間Ｔ＿１の間にリフレッシュをする必要がある。
ここで、トランジスタＴｒに実施の形態２で示したトランジスタを適用すると、オフ電流が低いため、保持期間Ｔ＿１を長くすることができる。即ち、リフレッシュの頻度を少なくすることが可能となるため、消費電力を低減することができる。
トランジスタＴｒにオフ電流の小さなトランジスタを用いる場合、電圧を維持する期間をさらに長くすることが可能となるため、さらに消費電力を低減することができる。例えば、オフ電流が１×１０−２１Ａ以下、好ましくは１×１０−２４Ａ以下となった実施の形態２で示したトランジスタでメモリセルを構成すると、電力を供給せずに数日間〜数十年間に渡ってデータを保持することが可能となる。
以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さい半導体記憶装置を得ることができる。
次に、実施の形態２で示したトランジスタを適用した図１１とは異なる半導体記憶装置であるメモリセルについて図１２を用いて説明する。
図１２（Ａ）は、メモリセルの回路図である。メモリセルは、トランジスタＴｒ＿１と、トランジスタＴｒ＿１のゲートと接続するゲート線ＧＬ＿１と、トランジスタＴｒ＿１のソースと接続するソース線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジスタＴｒ＿２のソースと接続するソース線ＳＬ＿２と、トランジスタＴｒ＿２のドレインと接続するドレイン線ＤＬ＿２と、キャパシタＣと、キャパシタＣの一端と接続する容量線ＣＬと、キャパシタＣの他端、トランジスタＴｒ＿１のドレインおよびトランジスタＴｒ＿２のゲートと接続するフローティングゲートＦＧと、を有する。
なお、本実施の形態に示すメモリセルは、フローティングゲートＦＧの電位に応じて、トランジスタＴｒ＿２のしきい値電圧が変動することを利用したものである。例えば、図１２（Ｂ）は容量線ＣＬの電位ＶＣＬと、トランジスタＴｒ＿２を流れるドレイン電流ＩＤ＿２との関係を説明する図である。
ここで、フローティングゲートＦＧは、トランジスタＴｒ＿１を介して、電位を調整することができる。例えば、ソース線ＳＬ＿１の電位をＶＤＤとする。このとき、ゲート線ＧＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧ＶｔｈにＶＤＤを加えた電位以上とすることで、フローティングゲートＦＧの電位をＨＩＧＨにすることができる。また、ゲート線ＧＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧Ｖｔｈ以下とすることで、フローティングゲートＦＧの電位をＬＯＷにすることができる。
そのため、ＦＧ＝ＬＯＷで示したＶＣＬ−ＩＤ＿２カーブと、ＦＧ＝ＨＩＧＨで示したＶＣＬ−ＩＤ＿２カーブのいずれかを得ることができる。即ち、ＦＧ＝ＬＯＷでは、ＶＣＬ＝０Ｖにてドレイン電流ＩＤ＿２が小さいため、データ０となる。また、ＦＧ＝ＨＩＧＨでは、ＶＣＬ＝０Ｖにてドレイン電流ＩＤ＿２が大きいため、データ１となる。このようにして、データを記憶することができる。
ここで、トランジスタＴｒ＿１に実施の形態２で示したトランジスタを適用することにより、該トランジスタのオフ電流を極めて小さくすることができるため、フローティングゲートＦＧに蓄積された電荷がトランジスタＴｒ＿１を通して意図せずにリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。
なお、トランジスタＴｒ＿２に、実施の形態２で示したトランジスタを適用しても構わない。
以上のように、本発明の一態様によって、長期間の信頼性が高く、消費電力の小さい半導体記憶装置を得ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、実施の形態２乃至４を適用した電子機器の例について説明する。
図１３（Ａ）は携帯情報端末である。携帯情報端末は、筐体３００と、ボタン３０１と、マイクロフォン３０２と、表示部３０３と、スピーカ３０４と、カメラ３０５と、を具備し、携帯型電話機としての機能を有してもよい。実施の形態３に示した表示装置を、表示部３０３およびカメラ３０５に適用することができる。また、図示しないが、筐体３００内部にある演算装置、無線回路または記憶回路に、実施の形態４に示した半導体記憶装置を適用することもできる。
図１３（Ｂ）は、ディスプレイである。ディスプレイは、筐体３１０と、表示部３１１と、を具備する。実施の形態３に係る表示装置を、表示部３１１に適用することができる。また、本発明の一態様に係るトランジスタを用いることで、表示部３１１のサイズを大きくしたときにも消費電力が小さく、表示品位の高いディスプレイとすることができる。
図１３（Ｃ）は、デジタルスチルカメラである。デジタルスチルカメラは、筐体３２０と、ボタン３２１と、マイクロフォン３２２と、表示部３２３と、を具備する。実施の形態３に示した表示装置を、表示部３２３に適用することができる。また、図示しないが、筐体３２０内部に含まれる記憶回路またはイメージセンサに実施の形態４に示した半導体記憶装置を適用することもできる。
本発明の一態様に係る半導体装置を用いることで、消費電力が小さく、性能の高い電子機器を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
１００ 基板
１０２ 下地絶縁膜
１０３ 下地絶縁膜
１０４ 保護絶縁膜
１０６ 酸化物半導体膜
１０８ ゲート絶縁膜
１０９ ゲート絶縁膜
１１０ ゲート電極
１１１ ゲート電極
１１２ 側壁絶縁膜
１１４ 一対の電極
１１５ 一対の電極
１１６ 層間絶縁膜
１１７ 層間絶縁膜
１１８ 配線
１１９ 配線
１２０ 不純物
１５２ 下地絶縁膜
１５３ 下地絶縁膜
１５４ 保護絶縁膜
１５６ 酸化物半導体膜
１５８ 絶縁膜
１６０ 導電膜
１６１ 導電膜
１６２ 絶縁膜
１６５ 導電膜
２００ 画素
２１０ 液晶素子
２２０ キャパシタ
２３０ トランジスタ
３００ 筐体
３０１ ボタン
３０２ マイクロフォン
３０３ 表示部
３０４ スピーカ
３０５ カメラ
３１０ 筐体
３１１ 表示部
３２０ 筐体
３２１ ボタン
３２２ マイクロフォン
３２３ 表示部

Claims (4)

  1. 酸化物材料は、
    ｃ軸配向し、ａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）で表され、かつａ軸またはｂ軸の向きが異なる二種以上の結晶部分を含むことを特徴とする酸化物材料。
  2. ｃ軸に垂直な方向から見て、金属原子、または金属原子および酸素原子が層状に原子配列することを特徴とする請求項１に記載の酸化物材料。
  3. 組成の異なる二種の膜を含む請求項１または請求項２のいずれか一に記載の酸化物材料。
  4. ゲート電極と、
    前記ゲート電極と接するゲート絶縁膜と、
    ｃ軸配向し、ａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）で表され、かつａ軸またはｂ軸の向きが異なる二種以上の結晶部分を含む酸化物半導体膜と、
    前記酸化物半導体膜と少なくとも一部が接する一対の電極と、を有し、
    前記酸化物半導体膜は、前記ゲート電極と対向して前記ゲート絶縁膜に接して設けられることを特徴とする半導体装置。
JP2012094131A 2011-04-22 2012-04-17 酸化物膜 Active JP5744367B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012094131A JP5744367B2 (ja) 2011-04-22 2012-04-17 酸化物膜

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011096611 2011-04-22
JP2011096611 2011-04-22
JP2012094131A JP5744367B2 (ja) 2011-04-22 2012-04-17 酸化物膜

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015092445A Division JP6028062B2 (ja) 2011-04-22 2015-04-29 半導体装置

Publications (3)

Publication Number Publication Date
JP2012232889A true JP2012232889A (ja) 2012-11-29
JP2012232889A5 JP2012232889A5 (ja) 2014-10-16
JP5744367B2 JP5744367B2 (ja) 2015-07-08

Family

ID=47020591

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2012094131A Active JP5744367B2 (ja) 2011-04-22 2012-04-17 酸化物膜
JP2015092445A Active JP6028062B2 (ja) 2011-04-22 2015-04-29 半導体装置
JP2016203585A Active JP6215430B2 (ja) 2011-04-22 2016-10-17 酸化物膜、半導体装置
JP2017180125A Expired - Fee Related JP6440793B2 (ja) 2011-04-22 2017-09-20 半導体装置
JP2018217543A Active JP6633723B2 (ja) 2011-04-22 2018-11-20 半導体装置の作製方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2015092445A Active JP6028062B2 (ja) 2011-04-22 2015-04-29 半導体装置
JP2016203585A Active JP6215430B2 (ja) 2011-04-22 2016-10-17 酸化物膜、半導体装置
JP2017180125A Expired - Fee Related JP6440793B2 (ja) 2011-04-22 2017-09-20 半導体装置
JP2018217543A Active JP6633723B2 (ja) 2011-04-22 2018-11-20 半導体装置の作製方法

Country Status (4)

Country Link
US (2) US9331206B2 (ja)
JP (5) JP5744367B2 (ja)
KR (1) KR101994080B1 (ja)
TW (2) TWI641130B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015146462A (ja) * 2011-04-22 2015-08-13 株式会社半導体エネルギー研究所 半導体装置
WO2016139556A1 (ja) * 2015-03-03 2016-09-09 株式会社半導体エネルギー研究所 酸化物半導体膜、該酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表示装置
JP2017199900A (ja) * 2016-04-22 2017-11-02 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101952570B1 (ko) 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20160009626A (ko) 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
JP2020178079A (ja) * 2019-04-19 2020-10-29 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
CN110190031B (zh) 2019-05-17 2021-07-23 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管基板的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074148A (ja) * 2008-08-20 2010-04-02 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
WO2010067571A1 (ja) * 2008-12-12 2010-06-17 出光興産株式会社 複合酸化物焼結体及びそれからなるスパッタリングターゲット
JP2011035376A (ja) * 2009-07-09 2011-02-17 Ricoh Co Ltd 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
JP2011054942A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011054946A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US8314420B2 (en) 2004-03-12 2012-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device with multiple component oxide channel
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JPWO2008139860A1 (ja) * 2007-05-07 2010-07-29 出光興産株式会社 半導体薄膜、半導体薄膜の製造方法、および、半導体素子
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
US20100006837A1 (en) * 2008-07-09 2010-01-14 Electronics And Telecommunications Research Institute Composition for oxide semiconductor thin film, field effect transistor using the composition and method of fabricating the transistor
US10644163B2 (en) 2008-08-27 2020-05-05 Idemitsu Kosan Co., Ltd. Semiconductor film comprising an oxide containing in atoms, Sn atoms and Zn atoms
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101343570B1 (ko) * 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
US8481351B2 (en) * 2008-12-19 2013-07-09 Sharp Kabushiki Kaisha Active matrix substrate manufacturing method and liquid crystal display device manufacturing method
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102054650B1 (ko) 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101623619B1 (ko) * 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
KR101991006B1 (ko) * 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101962603B1 (ko) * 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
JP2011174134A (ja) * 2010-02-24 2011-09-08 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
US8537600B2 (en) 2010-08-04 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Low off-state leakage current semiconductor memory device
KR101842181B1 (ko) 2010-08-04 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
KR101457833B1 (ko) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102001577B1 (ko) 2010-12-17 2019-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI401797B (zh) * 2010-12-28 2013-07-11 Ind Tech Res Inst 主動元件陣列以及有機發光二極體畫素陣列的製作方法
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074148A (ja) * 2008-08-20 2010-04-02 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
WO2010067571A1 (ja) * 2008-12-12 2010-06-17 出光興産株式会社 複合酸化物焼結体及びそれからなるスパッタリングターゲット
JP2011035376A (ja) * 2009-07-09 2011-02-17 Ricoh Co Ltd 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
JP2011054942A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011054946A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015146462A (ja) * 2011-04-22 2015-08-13 株式会社半導体エネルギー研究所 半導体装置
JP2017022415A (ja) * 2011-04-22 2017-01-26 株式会社半導体エネルギー研究所 酸化物膜、半導体装置
US9818820B2 (en) 2011-04-22 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
WO2016139556A1 (ja) * 2015-03-03 2016-09-09 株式会社半導体エネルギー研究所 酸化物半導体膜、該酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表示装置
JPWO2016139556A1 (ja) * 2015-03-03 2018-01-11 株式会社半導体エネルギー研究所 酸化物半導体膜、該酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表示装置
JP2017199900A (ja) * 2016-04-22 2017-11-02 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Also Published As

Publication number Publication date
US20120267622A1 (en) 2012-10-25
JP2017022415A (ja) 2017-01-26
JP6440793B2 (ja) 2018-12-19
TW201248849A (en) 2012-12-01
JP2017228802A (ja) 2017-12-28
KR20120120063A (ko) 2012-11-01
TW201709504A (zh) 2017-03-01
JP2015146462A (ja) 2015-08-13
KR101994080B1 (ko) 2019-07-01
TWI570910B (zh) 2017-02-11
US20160240607A1 (en) 2016-08-18
JP5744367B2 (ja) 2015-07-08
TWI641130B (zh) 2018-11-11
JP2019024137A (ja) 2019-02-14
JP6028062B2 (ja) 2016-11-16
US9818820B2 (en) 2017-11-14
JP6633723B2 (ja) 2020-01-22
US9331206B2 (en) 2016-05-03
JP6215430B2 (ja) 2017-10-18

Similar Documents

Publication Publication Date Title
JP6440793B2 (ja) 半導体装置
JP7478863B2 (ja) トランジスタ
JP6104420B2 (ja) 半導体装置
JP6006559B2 (ja) 半導体装置の作製方法
JP2013038396A (ja) 半導体装置およびその作製方法
KR20120100778A (ko) 반도체 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150429

R150 Certificate of patent or registration of utility model

Ref document number: 5744367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250