TWI570922B - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI570922B
TWI570922B TW101109506A TW101109506A TWI570922B TW I570922 B TWI570922 B TW I570922B TW 101109506 A TW101109506 A TW 101109506A TW 101109506 A TW101109506 A TW 101109506A TW I570922 B TWI570922 B TW I570922B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
insulating film
film
semiconductor film
indium
Prior art date
Application number
TW101109506A
Other languages
English (en)
Other versions
TW201242030A (en
Inventor
野田耕生
鈴木規悅
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201242030A publication Critical patent/TW201242030A/zh
Application granted granted Critical
Publication of TWI570922B publication Critical patent/TWI570922B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Description

半導體裝置及半導體裝置的製造方法
本發明關於一種設置有包括電晶體等的半導體元件的電路的半導體裝置及其製造方法。例如，本發明關於：安裝在電源電路中的功率裝置；具有記憶體、晶閘管、轉換器、影像感測器等的半導體積體電路；以液晶顯示裝置為代表的電光裝置；具有發光元件的發光顯示裝置；以及作為部件安裝有上述裝置的電子裝置。
注意，在本說明書中，半導體裝置指的是能夠藉由利用半導體特性工作的所有裝置，因此，電光裝置、發光顯示裝置、半導體電路及電子裝置都是半導體裝置。
以液晶顯示裝置為典型，形成於玻璃基板等之上的電晶體由非晶矽、多晶矽等構成。雖然使用非晶矽的電晶體的場效應遷移率低，但是能夠應對玻璃基板的大面積化。另一方面，雖然使用多晶矽的電晶體的場效應遷移率高，但是有不適合形成於較大的玻璃基板之上的缺點。
與使用矽的電晶體相比，使用氧化物半導體製造電晶體並將該電晶體應用於電子裝置或光學裝置的技術受到關注。例如，專利文獻1及專利文獻2公開了一種使用In-Ga-Zn類氧化物作為氧化物半導體來製造電晶體並將其用作顯示裝置中的像素的切換元件等的技術。
[專利文獻1]日本專利申請公開第2007-123861號公 報
[專利文獻2]日本專利申請公開第2007-96055號公報
在使用矽的電晶體中，作為閘極絕緣膜大多使用氧化矽膜，並且構成活性層與閘極絕緣膜的主要元素相同。為此，與由不同主要元素構成的膜的介面相比，活性層與閘極絕緣膜之間的介面不容易發生變形等而具有良好的匹配性。但是，使用氧化物半導體的電晶體也與使用矽的電晶體一樣通常使用氧化矽膜作為閘極絕緣膜，但是由於構成活性層與閘極絕緣膜的主要元素不同，所以介面的匹配性不好。由此，介面能階容易增加，另外還由於介面特性不穩定而導致電晶體的可靠性降低。
並且，在In-Ga-Zn類氧化物中，由於在氧(O)與金屬之間的鍵能中銦(In)最弱，所以存在如下顧慮：由於電晶體的製造製程中的加熱處理等使氧(O)與銦(In)的鍵斷裂，而導致銦擴散到與氧化物半導體膜接觸的絕緣膜中。由此，例如銦作為雜質擴散到閘極絕緣膜等中而導致洩汲極電極增加。
本發明的目的之一是抑制銦向以接觸於氧化物半導體膜的方式形成的絕緣膜擴散。
本發明的目的之一是提供一種在使用氧化物半導體的電晶體中，藉由使氧化物半導體膜與與其接觸的絕緣膜之間具有良好的介面特性而具有穩定的電特性和高可靠性的 半導體裝置。
本發明的技術思想在於：在含有銦的氧化物半導體膜中，藉由降低氧化物半導體膜表面的銦濃度，來防止銦向形成在氧化物半導體膜上並與其接觸的絕緣膜擴散。
另外，藉由進一步降低氧化物半導體膜表面的銦濃度，可以在氧化物半導體膜表面形成實質上不含有銦的層。本發明的技術思想在於：藉由將該層作為絕緣層的一部分，可以使氧化物半導體膜與與該氧化物半導體膜接觸的絕緣膜之間具有良好的介面特性。
本發明的一個方式是一種半導體裝置，其包括：含有銦的氧化物半導體膜；接觸於氧化物半導體膜的底面的第一絕緣膜；接觸於氧化物半導體膜的頂面的第二絕緣膜；以隔著第一絕緣膜或第二絕緣膜與氧化物半導體膜重疊的方式形成的閘極電極；以及與氧化物半導體膜連接的源極電極及汲極電極。其中，作為氧化物半導體膜中所含有的銦濃度，氧化物半導體膜中的不與第二絕緣膜接觸的第一區域比與第二絕緣膜接觸而不與第一絕緣膜接觸的第二區域的濃度高。並且，氧化物半導體膜中的不與第二絕緣膜接觸的第一區域的銦濃度為10at.%以上25at.%以下。也就是說，在氧化物半導體膜中，與銦濃度為10at.%以上25at.%以下的與第一絕緣膜接觸的第一區域相比，接觸於第二絕緣膜的位於第二絕緣膜與第一區域之間的第二區域的銦濃度低。較佳的是，第二區域的銦濃度為0at.%以上13at.%以下。
上述結構既可以採用頂閘極結構也可以採用底閘極結構。另外，還可以採用源極電極及汲極電極形成在氧化物半導體膜下面的底部接觸結構或源極電極及汲極電極形成在氧化物半導體膜上面的頂部接觸結構。
另外，既可以採用閘極電極與源極電極及汲極電極重疊的結構，也可以採用閘極電極與源極電極及汲極電極互不重疊而在氧化物半導體膜中形成偏置區的結構。並且，還可以對氧化物半導體膜中的偏置區中添加用來降低電阻值的摻雜物。作為摻雜物，可以使用磷(P)、硼(B)、砷(As)、氮(N)。
在本發明的一個方式中，上述氧化物半導體膜含有選自Ga、Sn及Zn中的一種以上的元素。
本發明的一個方式是一種半導體裝置，其包括：含有銦的氧化物半導體膜；以接觸於氧化物半導體膜的方式設置的源極電極及汲極電極；以不與源極電極及汲極電極重疊並接觸於氧化物半導體膜的方式形成的氧化物絕緣膜；以覆蓋氧化物絕緣膜、源極電極及汲極電極的方式形成的閘極絕緣膜；以及隔著閘極絕緣膜與氧化物半導體膜重疊的閘極電極。其中構成氧化物絕緣膜的元素的主要成分是除了銦以外的構成氧化物半導體膜的元素。另外，氧化物半導體膜含有選自Ga、Sn及Zn中的一種以上的元素，並且氧化物半導體膜所含有的銦的濃度為10at.%以上25at.%以下。也就是說，氧化物絕緣膜是以選自Ga、Sn及Zn中的一種以上的元素為主要成分的絕緣膜。
本發明的一個方式是一種半導體裝置，其包括：閘極電極；以覆蓋閘極電極的方式設置的閘極絕緣膜；以隔著閘極絕緣膜與閘極電極重疊的方式形成的含有銦的氧化物半導體膜；以接觸於氧化物半導體膜的方式設置的源極電極及汲極電極；以及以不與源極電極及汲極電極重疊而與氧化物半導體膜接觸的方式形成的氧化物絕緣膜。其中構成氧化物絕緣膜的元素的主要成分是除了銦以外的構成氧化物半導體膜的元素。另外，氧化物半導體膜含有選自Ga、Sn及Zn中的一種以上的元素，並且氧化物半導體膜所含有的銦的濃度為10at.%以上25at.%以下。也就是說，氧化物絕緣膜是以選自Ga、Sn及Zn中的一種以上的元素為主要成分的絕緣膜。
在本發明的一個方式中，藉由將含有銦的氧化物半導體膜暴露於還原氛圍中，銦從被暴露於還原氛圍中的氧化物半導體膜的表面脫離，而在厚度方向上出現銦的濃度梯度。另外，藉由進一步地使銦脫離來使暴露於還原氛圍中的區域的銦全部脫離，由此形成與沒有暴露於還原氛圍中的氧化物半導體膜的組成不同的膜。
另外，上述還原氛圍可以使用矽烷氛圍或氫氛圍等形成。並且可以使用電浆CVD設備形成。
藉由本發明的一個方式，可以抑制銦向以接觸於氧化物半導體膜的方式形成的絕緣膜擴散。
藉由本發明的一個方式，在使用氧化物半導體的電晶體中，藉由使氧化物半導體膜與與其接觸的絕緣膜之間具 有良好的介面特性，而可以提供具有穩定的電特性及高可靠性的半導體裝置。
具體實施例模式
參照圖式對本發明的實施例模式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是本發明的方式及詳細內容在不脫離其宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施例模式所記載的內容中。注意，在以下說明的本發明結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略反復說明。
注意，有時為了明確起見，誇大表示用於說明本發明的圖式中的各結構的尺寸、層的厚度或區域。因此，它們不一定侷限於圖式中所示的尺度。
注意，本說明書中使用的“第一”、“第二”、“第三”等序數詞是為了避免構成要素的混同而附記的，而不是為了在數目方面上限定。因此，也可以將“第一”適當地調換為“第二”或“第三”等來進行說明。
首先，在本說明書中，當將電晶體的源極電極和汲極電極中的一方稱為汲極電極時，以另一方為源極電極。也就是說，不是根據電位的高低區分源極電極和汲極電極。 因此，在本說明書中也可以將稱作源極電極的部分換稱為汲極電極。
實施例模式1
在本實施例模式中，使用圖1A和1B及圖2A至2C對作為本發明的一個方式的半導體裝置的電晶體的一個例子進行說明。
圖1A示出電晶體的俯視圖。圖1B示出沿著圖1A所示的鏈式線A-B的剖面圖。注意，在圖1A中，為了簡潔省略電晶體的構成要素的一部分。
這裏，對圖1B所示的A-B剖面進行詳細說明。
圖1B所示的電晶體包括：基板100上的基底絕緣膜101；基底絕緣膜101上的含有銦的氧化物半導體膜130；以接觸於氧化物半導體膜130的方式設置的源極電極及汲極電極105；覆蓋氧化物半導體膜130、源極電極及汲極電極105設置的閘極絕緣膜103；以隔著閘極絕緣膜103與氧化物半導體膜130重疊的方式設置的閘極電極108；以及覆蓋閘極絕緣膜103及閘極電極108的層間絕緣膜110。其中，氧化物半導體膜130由不與閘極絕緣膜103接觸的區域131及與閘極絕緣膜103接觸而不與基底絕緣膜101接觸的區域132構成。也就是說，氧化物半導體膜130由與基底絕緣膜101接觸的區域131及接觸於閘極絕緣膜103且位於閘極絕緣膜103與區域131之間的區域132構成。並且，還可以對層間絕緣膜110進行加工形成 接觸孔，並在該接觸孔中設置與源極電極及汲極電極105連接的佈線。
儘管對基板100沒有大的限制，但是該基板至少需要具有能夠承受後面的熱處理程度的耐熱性。例如，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等作為基板100。此外，也可以使用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等化合物半導體基板、SOI(Silicon On Insulator；絕緣體上矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板100。
作為基板100，也可以使用撓性基板。在這種情況下，可以在撓性基板上直接形成電晶體。另外，作為在撓性基板上形成電晶體的方法，可以先在非撓性基板上形成電晶體，然後剝離該電晶體並將其轉置到為撓性基板的基板100上。在該情況下，較佳的是在非撓性基板與電晶體之間設置剝離層。
作為基底絕緣膜101，可以採用氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鎵膜、氧化鋁膜、氧氮化鋁膜、Ga-Zn類金屬氧化物膜的單層或疊層結構。
這裏，氧氮化矽是指在其組成上氧含量多於氮含量的物質，例如，包含50at.%以上70at.%以下的氧、0.5at.%以上15at.%以下的氮、25at.%以上35at.%以下的矽以及0at.%以上10at.%以下的氫的物質。另外，氮氧化矽是指在其組成上氮含量多於氧含量的物質，例如，包含5at.%以上30at.%以下的氧、20at.%以上55at.%以下的氮、 25at.%以上35at.%以下的矽以及10at.%以上25at.%以下的氫的物質。但是，上述範圍是使用盧瑟福背散射分析(RBS：Rutherford Backscattering Spectrometry)或氫前方散射分析(HFS：Hydrogen Forward Scattering)進行測量時的範圍。此外，構成元素的含有比率為其總計不超過100at.%的值。
並且，基底絕緣膜101可以使用藉由加熱釋放出氧的膜。
“藉由加熱而釋放出氧”是指當利用TDS(Thermal Desorption Spectroscopy：熱脫附譜分析法)時，換算為氧原子的氧的釋放量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。
下面，對利用TDS分析的換算為氧原子的氧的釋放量的測量方法進行說明。
進行TDS分析時的氣體的釋放量與光譜的積分值成正比。因此，可以根據測量樣品的光譜的積分值與標準樣品的基準值的比，計算出氣體的釋放量。標準樣品的基準值是指含有所定原子的樣品的原子密度與光譜的積分值的比。
例如，根據對作為標準樣品的包含指定密度的氫的矽晶片進行TDS分析而得到的結果及對測量樣品進行TDS分析而得到的結果，可以以算式1算出測量樣品的氧分子的釋放量(NO2)。這裏，假定利用TDS分析得到的被檢出的質量數為32的所有光譜都是源自氧分子。作為質量 數為32的氣體有CH3OH，但由於其存在的可能性較低，所以在此不對其進行考慮。另外，由於包含氧原子同位素的質量數為17的氧原子及質量數為18的氧原子的氧分子在自然界中的存在比例也極小，所以在這裏不對其進行考慮。
NO2=NH2/SH2×SO2×α (算式1)
NH2是以密度換算從標準樣品脫離的氫分子的值。SH2是對標準樣品進行TDS分析時的光譜的積分值。這裏，將標準樣品的基準值設定為NH2/SH2。SO2是對測量樣品進行TDS分析時的光譜的積分值。α是在TDS分析中影響到光譜強度的係數。關於算式1的詳細說明，參照日本專利申請公開6-275697號公報。另外，上述測量樣品的氧釋放量是使用電子科學株式會社製造的熱脫附裝置EMD-WA1000S/W以包含1×1016atoms/cm3的氫原子的矽晶片為標準樣品而測量的。
此外，在TDS分析中，氧的一部分作為氧原子被檢測出。氧分子與氧原子的比率可以根據氧分子的電離率來算出。另外，因為上述的α包括氧分子的電離率，所以藉由評估氧分子的釋放量，可以估算出氧原子的釋放量。
另外，NO2是氧分子的釋放量。換算為氧原子的氧的釋放量是氧分子的釋放量的2倍。
在上述結構中，藉由加熱而釋放出氧的膜也可以是氧 過剩的氧化矽(SiOx(X>2))。氧過剩的氧化矽(SiOx(X>2))是指每單位體積中包含多於矽原子數2倍的氧原子的氧化矽。每單位體積的矽原子數及氧原子數是藉由盧瑟福背散射光譜學法測定的值。
像這樣，藉由使用藉由加熱釋放氧的基底絕緣膜，可以由基底絕緣膜向氧化物半導體膜中供應氧，由此可以降低基底絕緣膜與氧化物半導體膜之間的介面能階。由此，可以抑制由於電晶體的工作等而產生的電荷等在上述基底絕緣膜和氧化物半導體膜之間的介面被俘獲，而可以獲得電特性的劣化少的電晶體。
並且，有時因氧化物半導體膜的氧缺損產生電荷。通常，氧化物半導體膜中的氧缺損的一部分成為施體而產生為載子的電子。其結果，電晶體的臨界電壓漂移到負方向。該傾向在背通道一側產生的氧缺損中較為明顯。注意，本實施例模式中的背通道是指氧化物半導體膜中的與基底絕緣膜的介面附近。如上所述，藉由從基底絕緣膜向氧化物半導體膜充分地釋放氧，可以補償(減少)氧化物半導體膜中的氧缺損，該氧缺陷是造成臨界電壓漂移到負方向的主要原因。
也就是說，藉由設置藉由加熱釋放氧的絕緣膜作為基底絕緣膜，可以降低氧化物半導體膜與基底絕緣膜之間的介面能階及氧化物半導體膜中的氧缺損，而且可以減小氧化物半導體膜與基底絕緣膜之間的介面中的電荷俘獲的影響。
氧化物半導體膜130可以使用濺射法、電浆CVD法、PLD(Pulse Laser Deposition：脈衝雷射沉積)法、MBE(Molecular Beam Epitaxy：分子束外延)法、塗敷法、印刷法或蒸鍍法等形成。
下面，對利用濺射法形成氧化物半導體膜時所使用的濺射裝置進行詳細說明。
較佳的是將形成氧化物半導體膜的處理室的洩漏率設定為1×10-10Pa．m3/秒以下，由此在利用濺射法形成氧化物半導體膜時，可以減少雜質混入膜中。
為了降低洩漏率，不僅需要降低外部洩漏還需要降低內部洩漏。外部洩漏是指由於微小的孔或密封不良等氣體從真空系統的外部流入。內部洩漏起因於來自真空系統內的閥等的隔板的洩漏或來自內部構件的釋放氣體。為了將洩漏率設定為1×10-10Pa．m3/秒以下，需要從外部洩漏及內部洩漏的兩個方面採取措施。
為了降低外部洩漏，可以使用金屬墊片密封處理室的開閉部分。作為金屬墊片較佳為使用被氟化鐵、氧化鋁或氧化鉻覆蓋的金屬材料。與O形環相比，金屬墊片的密接性高，可以降低外部洩漏。此外，藉由利用被鈍態的氟化鐵、氧化鋁、氧化鉻等所覆蓋的金屬材料，可以抑制由金屬墊片產生的包含氫的釋放氣體，並可以減少內部洩漏。
作為構成處理室的內壁的構件，使用含有氫的釋放氣體少的鋁、鉻、鈦、鋯、鎳或釩。另外，也可以使用上述材料覆蓋含有鐵、鉻及鎳等的合金材料。含有鐵、鉻及鎳 等的合金材料具有剛性，耐熱且適於加工。在此，如果為了減小表面積利用拋光等減小構件的表面凹凸，則可以減少釋放氣體。或者，可以使用鈍態的氟化鐵、氧化鋁、氧化鉻等覆蓋所述成膜裝置的構件。
而且，較佳的是在處理室的前方設置濺射氣體的精製器。此時，將從精製器到處理室的管道的長度設定為5m以下，較佳的是設定為1m以下。藉由將管道的長度設定為5m以下，較佳為1m以下，可以對應管道的長度減輕來自管道的釋放氣體的影響。
可以適當地組合粗真空泵如乾燥泵等以及高真空泵如濺射離子泵、渦輪分子泵及低溫泵等對處理室進行排氣。渦輪分子泵在大分子的排氣方面優秀，但是對氫和水的排氣能力低。因此，在上述泵的基礎上組合對水的排氣能力高的低溫泵和對氫的排氣能力高的濺射離子泵是較有效的方法。
存在於處理室的內側的吸附物雖然因為吸附於內壁不會影響到處理室的壓力，但是卻會成為從處理室排氣時的氣體釋放的原因。因此，雖然洩漏率和排氣速度之間沒有關聯，但是較佳的是：使用排氣能力高的泵，儘量使存在於處理室內的吸附物脫離，以預先實現排氣。另外，為了促進吸附物的脫離，也可以焙烤處理室。藉由進行焙烤可以使吸附物的脫離速度提高10倍左右。可以在100℃以上450℃以下進行焙烤。此時，一邊導入惰性氣體一邊去除吸附物，這樣可以使僅靠排氣不容易脫離的水等的脫離速 度得到進一步的提高。
在濺射法中，用來產生電浆的電源裝置可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。
作為含有銦的氧化物半導體膜130，較佳為至少含有選自Ga、Sn及Zn中的一種以上的元素。像這樣的氧化物半導體，例如可以使用四元類金屬氧化物的In-Sn-Ga-Zn類金屬氧化物；三元類金屬氧化物的In-Ga-Zn類金屬氧化物、In-Sn-Zn類金屬氧化物、In-Al-Zn類金屬氧化物；以及二元類金屬氧化物In-Zn類金屬氧化物等的靶材進行成膜。另外，也可以使上述氧化物半導體包含In、Ga、Sn及Zn以外的元素及包括上述元素的化合物，例如Si的氧化物SiO2。
例如，In-Ga-Zn類氧化物半導體是指含有銦(In)、鎵(Ga)、鋅(Zn)的氧化物半導體。
此外，作為氧化物半導體，可以使用表示為化學式InMO3(ZnO)m(m>0)的薄膜。在此，M表示選自Zn、Ga、Al、Mn、Co、Sn、Hf、Ti、Zr中的一種或多種金屬元素。例如，作為M，具有Ga、Ga及Al、Ga及Mn或Ga及Co等。
當作為氧化物半導體使用In-Ga-Zn-O類材料時，作為靶材的一個例子，將包含In、Ga及Zn的金屬氧化物靶材的組成比設定為In2O3：Ga2O3：ZnO=1：1：1[莫耳數比]。此外，也可以使用其組成比為In2O3：Ga2O3：ZnO=1：1：2[莫耳數比]的靶材、其組成比為In2O3：Ga2O3：ZnO=1：1：4[莫耳數 比]的靶材或其組成比為In2O3：Ga2O3：ZnO=2：1：8[莫耳數比]的靶材。另外，還可以使用組成比為In2O3：ZnO=25：1至1：4[莫耳數比]的靶材。
另外，當作為氧化物半導體使用In-Zn-O類材料時，將所使用的靶材的組成比設定為使原子數比為In：Zn=50：1至1：2(換算為莫耳數比則為In2O3：ZnO=25：1至1：4)，較佳的是為In：Zn=20：1至1：1(換算為莫耳數比則為In2O3：ZnO=10：1至1：2)，更佳的是為In：Zn=15：1至1.5：1(換算為莫耳數比則為In2O3：ZnO=15：2至3：4)。例如，作為用來形成In-Zn類氧化物半導體的靶材，當原子數比為In：Zn：O=X：Y：Z時，Z>1.5X+Y。
此外，作為濺射氣體，適當地使用稀有氣體(典型為氬)、氧氣、稀有氣體及氧的混合氣體。另外，作為濺射氣體較佳為使用去除了氫、水、羥或氫化物等雜質的高純度氣體。
為了降低電晶體的截止電流，氧化物半導體膜130採用能隙為2.5eV以上，較佳的是為3.0eV以上的材料。
氧化物半導體膜130中的氫濃度低於5×1018/cm-3，較佳的是為1×1018/cm-3以下，更佳的是為5×1017/cm-3以下，進一步較佳的是為1×1016/cm-3以下。
因為鹼金屬不是構成氧化物半導體的元素，所以是雜質。同樣，當鹼土金屬不是構成氧化物半導體的元素時，鹼土金屬也是雜質。尤其是，當與氧化物半導體膜接觸的絕緣膜為氧化物時，鹼金屬中的鈉(Na)作為Na+擴散到 該絕緣膜中。另外，在氧化物半導體膜內，Na使構成氧化物半導體的金屬與氧的鍵分斷或擠進其鍵之中。其結果，例如，出現因臨界電壓漂移到負方向而導致的常開啟化、場效應遷移率的降低等的電晶體特性的劣化及特性偏差。因此，較佳的是降低氧化物半導體中的成為雜質的鹼金屬的濃度。明確而言，Na濃度的測定值較佳的是為5×1016/cm-3以下，更佳的是為1×1016/cm-3以下，進一步較佳的是為1×1015/cm-3以下。同樣地，鋰(Li)濃度的測定值較佳的是為5×1015/cm-3以下，更佳的是為1×1015/cm-3以下。同樣地，鉀(K)濃度的測定值較佳的是為5×1015/cm-3以下，更佳的是為1×1015/cm-3以下。
藉由使用上面所示的氧化物半導體膜130可以減小電晶體的截止電流。明確而言，可以將通道寬度1μm中的電晶體的截止電流成為1×10-18A以下或1×10-21A以下或1×10-24A以下。
另外，較佳的是氧化物半導體膜130成膜時的基板溫度為150℃以上450℃以下，較佳的是為200℃以上350℃以下。藉由邊將基板加熱到150℃以上450℃以下，較佳的是為200℃以上350℃以下邊進行成膜，可以防止水分(包括氫)等混入到膜中。
氧化物半導體膜為單晶、多晶或非晶等的狀態。
較佳的是氧化物半導體膜為CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部分及非晶部分的結晶-非晶混相結構的氧化物半導體膜。另外，該結晶部分的尺寸大多為能夠被容納於一個邊長小於100nm的立方體內的尺寸。另外，在利用透射電子顯微鏡(TEM：Transmission Electron Microscope)進行觀察而得到的觀察影像中，CAAC-OS膜中的非晶部分與結晶部分的界限不是很明顯。並且，在CAAC-OS膜中利用TEM觀察不到晶界(也稱為晶粒邊界(grain boundary))。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
在CAAC-OS膜中的結晶部分中，c軸在平行於CAAC-OS膜的被形成面的法向向量或表面的法向向量的方向一致，並且從垂直於ab面的方向看時具有三角形狀或六角形狀的原子排列，而從垂直於c軸的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部分的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，還包括85°以上95°以下的範圍。另外，在只記載“平行”時，還包括-5°以上5°以下的範圍。
另外，在CAAC-OS膜中，結晶部分也可以不均勻地分佈。例如，在CAAC-OS膜的形成過程中，當從氧化物半導體膜的表面一側進行結晶生長時，有時與被形成面附近相比表面附近結晶部分所占的比例更高。此外，藉由對CAAC-OS膜添加雜質，有時該雜質添加區的結晶部分非 晶化。
由於CAAC-OS膜所包括的結晶部分的c軸在平行於CAAC-OS膜的被形成面的法向向量或表面的法向向量的方向一致，因此有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)c軸朝向不同的方向。另外，結晶部分的c軸的方向為平行於形成CAAC-OS膜時的被形成面的法向向量或表面的法向向量的方向。結晶部分藉由進行成膜或進行成膜後的加熱處理等的晶化處理形成。
使用CAAC-OS膜的電晶體可以降低由可見光或紫外光引起的電特性的變動。因此，這種電晶體的可靠性高。
作為氧化物半導體膜130中含有的銦的濃度，與不與閘極絕緣膜103接觸的區域131相比，接觸於閘極絕緣膜103而不與基底絕緣膜101接觸的區域132的濃度低。並且，氧化物半導體膜130中的不與閘極絕緣膜103接觸的區域131的銦濃度為10at.%以上25at.%以下。也就是說，氧化物半導體膜130包括銦濃度為10at.%以上25at.%以下的區域131及比區域131銦濃度低的區域132。另外，區域132的銦濃度為0at.%以上13at.%以下，較佳的是為0at.%以上且低於10at.%。像這樣，藉由使接觸於閘極絕緣膜103而不與基底絕緣膜101接觸的區域132的銦濃度比不與閘極絕緣膜103接觸的區域131的濃度低，可以抑制來自氧化物半導體膜130的銦向以與氧化物半導體膜130接觸的方式形成在其上的閘極絕緣膜103擴散。由此 ，可以抑制洩漏電流的增加。
作為源極電極及汲極電極105，可以使用由鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等導電材料構成的單體金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如，可以採用如下結構：包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；在鎢膜上層疊鈦膜的兩層結構；在銅-鎂-鋁合金膜上層疊銅膜的兩層結構；鈦膜、在該鈦膜上層疊鋁膜、在其上形成鈦膜的三層結構等。另外，還可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。另外，源極電極及汲極電極105還用作佈線。
作為閘極絕緣膜103，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氧化鋯、氧化鉿或氧化鎵、Ga-Zn類金屬氧化物等，以疊層或單層的結構形成。例如，可以利用熱氧化法、CVD法、濺射法等形成。還可以藉由使用高密度電浆裝置在含有氧的氛圍下進行電浆處理，提高閘極絕緣膜的耐壓性。
此外，藉由作為閘極絕緣膜103使用矽酸鉿(HfSiOx)、添加氮的矽酸鉿(HfSixOyNz)、添加氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料可以降低閘極洩漏。並且，可以採用high-k材料與氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁、氧氮化鋁或氧化鎵中的任何一個以上的疊層結構。將閘極絕緣膜103的厚度較佳的是設定為1nm以上300nm以下，更佳的是設定為5nm以 上50nm以下。
閘極電極108可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等而形成。也可以使用選自錳、鋯等中的一個或多個的金屬元素。此外，閘極電極108可以具有單層結構或者兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜上層疊鎢膜的兩層結構、以及層疊鈦膜和鋁膜並且在其上形成鈦膜的三層結構。另外，也可以使用：組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素的膜、組合多種元素的合金膜或氮化膜。
另外，閘極電極108也可以使用氧化銦錫、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅、添加有氧化矽的氧化銦錫等透光導電材料。另外，也可以採用上述具有透光性的導電性材料和上述金屬元素的疊層結構。
此外，在閘極電極108和閘極絕緣膜103之間，作為接觸於閘極絕緣膜103的材料層，較佳的是形成包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜及金屬氮化膜(InN、ZnN等)。這些膜具有5eV的功函數，較佳的是具有5.5eV以上的功函數，可以使電晶體的電特性的臨界電壓成為正極，即實現所謂的常關閉(normally- off)的切換元件。例如，當使用包含氮的In-Ga-Zn-O膜時，使用至少具有高於氧化物半導體膜130的氮濃度，明確地說使用7at.%以上的In-Ga-Zn-O膜。
作為層間絕緣膜110的材料可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮化鋁的單層或疊層，並利用濺射法、電浆CVD法等形成。例如，可以利用CVD法以矽烷為主要材料，並從氧氮氣體、氮氣氣體、氫氣氣體及稀有氣體中的選出合適的原料氣體並將其混合來形成。另外，將基板溫度設定為200℃以上550℃以下，即可。
另外，在本實施例模式中，雖然示出閘極電極、源極電極及汲極電極重疊的結構，但是不限定於此。例如，也可以採用閘極電極與源極電極及汲極電極不重疊而在氧化物半導體膜中形成偏置區的結構。另外，為了降低氧化物半導體膜中的偏置區的電阻值，還可以添加摻雜物。作為摻雜物，可以使用磷(P)、硼(B)、砷(As)、氮(N)。
藉由具有上述結構，可以抑制銦向以接觸於氧化物半導體膜的方式形成在其上的閘極絕緣膜擴散。
〈電晶體的製造方法的一例〉
接著，使用圖2A至2C說明圖1A和1B所示的電晶體的製造方法。
如圖2A所示那樣，在基板100上形成基底絕緣膜 101。
接著，在基底絕緣膜101上形成含有銦的氧化物半導體膜130。
利用濺射法形成其厚度為1nm以上50nm以下的氧化物半導體膜，並在該氧化物半導體膜上形成掩模之後，利用該掩模選擇性地蝕刻氧化物半導體膜來形成氧化物半導體膜130。
用來蝕刻氧化物半導體膜的掩模可以適當地使用光刻製程、噴墨法、印刷法等形成。此外，氧化物半導體膜的蝕刻可以適當地採用濕蝕刻或乾蝕刻。
另外，較佳的是在形成氧化物半導體膜之後對基板100進行加熱處理，以使水及氫從氧化物半導體膜中釋出。此外，藉由進行該加熱處理可以形成結晶性更高的CAAC-OS膜。
作為該加熱處理的溫度較佳的是為從氧化物半導體膜釋放出水及氫的溫度，典型的為200℃以上且低於基板100的應變點，較佳的是為250℃以上450℃以下。
另外，加熱處理可以使用RTA(Rapid Thermal Anneal：快速熱退火)裝置。藉由使用RTA裝置，可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。因此，可以縮短用於形成CAAC-OS膜的時間。
加熱處理可以在惰性氣體氛圍下進行，典型的是，較佳的是在氦、氖、氬、氙、氪等稀有氣體或氮氣氛圍下進行。此外，也可以在氧氣氛圍、減壓氛圍或真空中進行。 將處理時間設定為3分至24小時。較佳的是處理時間不超過24小時，因為超過24小時的加熱處理會導致生產率的降低。
接著，在氧化物半導體膜130上形成源極電極及汲極電極105。源極電極及汲極電極105是藉由如下方法形成的：形成導電膜並在該導電膜上形成掩模之後利用該掩模對導電膜進行選擇性地蝕刻。
接著，如圖2B所示地，進行將從氧化物半導體膜130的源極電極及汲極電極105露出的區域暴露於還原氛圍中的處理。藉由該處理，形成藉由在後面的製程形成的不與閘極絕緣膜103接觸的區域131和接觸於閘極絕緣膜103而不與基底絕緣膜101接觸的區域132。
例如可以使用電浆CVD設備將從氧化物半導體膜130的源極電極及汲極電極105露出的區域暴露於還原氛圍中，用作還原氛圍的氣體可以使用矽烷(SiH4)或氫(H2)氣體等。另外，可以使用它們的混合氛圍。另外，為了促進該氣體的分解，較佳的是提高處理時的基板溫度。例如，將基板溫度設定為350℃以上且低於基板的應變點。
藉由將氧化物半導體膜130暴露於還原氛圍中，包含於氧化物半導體膜中的銦被還原而脫離。其結果，氧化物半導體膜中的暴露於還原氛圍中的區域中的銦濃度降低。
像這樣，藉由預先在氧化物半導體膜中形成銦濃度被降低的區域，可以抑制在之後的製程中來自氧化物半導體膜的銦向接觸於氧化物半導體膜形成的絕緣膜(在本實施 例模式中指閘極絕緣膜)擴散。
接著，如圖2C所示地，覆蓋氧化物半導體膜130、源極電極及汲極電極105形成閘極絕緣膜103。並且，在閘極絕緣膜103上形成閘極電極108。閘極電極108藉由以下方法形成：形成導電膜並在該導電膜上形成掩模之後利用該掩模對導電膜進行選擇性地蝕刻。
接著，在閘極電極108和閘極絕緣膜103上形成層間絕緣膜110。另外，雖然在此沒有圖示，還可以對層間絕緣膜110進行加工形成接觸孔，且在該接觸孔中形成與源極電極及汲極電極105連接的佈線。
藉由上述製程，可以抑制銦向以接觸於氧化物半導體膜的方式形成在其上的閘極絕緣膜擴散。
本實施例模式可以與其他的實施例模式適當地組合。
實施例模式2
在本實施例模式中，使用圖3對與實施例模式1所示的電晶體不同結構的電晶體進行說明。
下面，對圖3所示的電晶體的剖面圖進行詳細的說明。
圖3所示的電晶體包括：基板100上的基底絕緣膜101；基底絕緣膜101上的含有銦的氧化物半導體膜141；以接觸於氧化物半導體膜141的方式設置的源極電極及汲極電極105；以不與源極電極及汲極電極105重疊而與氧化物半導體膜141接觸的方式形成的氧化物絕緣膜142； 覆蓋氧化物絕緣膜142、源極電極及汲極電極105設置的閘極絕緣膜103；以隔著閘極絕緣膜103與氧化物半導體膜141重疊的方式設置的閘極電極108；以及覆蓋閘極絕緣膜103及閘極電極108的層間絕緣膜110。並且，還可以對層間絕緣膜110進行加工形成接觸孔，且在該接觸孔中設置與源極電極及汲極電極105連接的佈線。
氧化物半導體膜141與實施例模式1中的氧化物半導體膜130同樣地形成即可。
氧化物半導體膜141中的銦濃度為10at.%以上25at.%以下。另外，藉由使銦從氧化物半導體膜中脫離，形成氧化物半導體膜141及為實質上不含有銦的區域的氧化物絕緣膜142。另外，氧化物絕緣膜142接觸於氧化物半導體膜141的表面，且至少形成於源極電極與汲極電極105之間。
像這樣，藉由形成氧化物絕緣膜142，可以抑制來自氧化物半導體膜141的銦向閘極絕緣膜103擴散。並且，可以使氧化物半導體膜與氧化物絕緣膜之間形成良好的介面。
另外，本實施例模式中的電晶體可以使用與實施例模式1同樣的製造方法來形成。
藉由採用上述那樣的結構及製造方法，可以抑制銦向以接觸於氧化物半導體膜的方式形成在其上的閘極絕緣膜擴散，由此可以抑制閘極洩漏電流的增加。並且，可以使氧化物半導體膜與氧化物絕緣膜之間形成良好的介面。
本實施例模式可以與其他的實施例模式適當地組合。
實施例模式3
在本實施例模式中，使用圖4C對與實施例模式1及實施例模式2所示的電晶體不同結構的電晶體進行說明。實施例模式1及實施例模式2是頂部接觸結構，而本實施例模式與其不同之處在於本實施例模式採用底部接觸結構。
圖4C所示的電晶體包括：基板100上的基底絕緣膜101；基底絕緣膜101上的源極電極及汲極電極205；以接觸於源極電極及汲極電極205的一部分的方式設置的含有銦的氧化物半導體膜230；覆蓋氧化物半導體膜230、源極電極及汲極電極205設置的閘極絕緣膜203；以隔著閘極絕緣膜203與氧化物半導體膜230重疊的方式設置的閘極電極208；以及覆蓋閘極絕緣膜203及閘極電極208的層間絕緣膜210，其中，氧化物半導體膜230由不與閘極絕緣膜203接觸的區域231及與閘極絕緣膜203接觸而不與基底絕緣膜101接觸的區域232構成。也可以說，氧化物半導體膜230包括與基底絕緣膜101接觸的區域231及接觸於閘極絕緣膜203且位於閘極絕緣膜203與區域231之間的區域232。並且，還可以對層間絕緣膜210進行加工形成接觸孔，且在該接觸孔中設置與源極電極及汲極電極205連接的佈線。
另外，本實施例模式中的氧化物半導體膜、源極電極 及汲極電極、閘極絕緣膜、閘極電極、層間絕緣膜可以與實施例模式1同樣地形成。
另外，在本實施例模式中，雖然示出閘極電極、源極電極及汲極電極重疊的結構，但是不限定於此。例如，也可以採用閘極電極與源極電極及汲極電極不重疊而在氧化物半導體膜中形成偏置區的結構。另外，為了降低氧化物半導體膜中的偏置區的電阻值，還可以添加摻雜物。作為摻雜物，可以使用磷(P)、硼(B)、砷(As)、氮(N)。
作為氧化物半導體膜230中含有的銦的濃度，與不與閘極絕緣膜203接觸的區域231相比，接觸於閘極絕緣膜203而不與基底絕緣膜101接觸的區域232的濃度低。並且，氧化物半導體膜230中的不與閘極絕緣膜203接觸的區域231的銦濃度為10at.%以上25at.%以下。也就是說，氧化物半導體膜230包括銦濃度為10at.%以上25at.%以下的區域231及比區域231銦濃度低的區域232。另外，區域232的銦濃度為0at.%以上13at.%以下，較佳的是為0at.%以上且低於10at.%。像這樣，藉由使接觸於閘極絕緣膜203而不與基底絕緣膜101接觸的區域232的濃度比不與閘極絕緣膜203接觸的區域231的濃度低，可以抑制來自氧化物半導體膜230的銦向以與氧化物半導體膜230接觸的方式形成在其上的閘極絕緣膜203擴散。
藉由具有上述結構，可以抑制銦向以接觸於氧化物半導體膜的方式形成在其上的閘極絕緣膜擴散。
〈電晶體的製造方法的一例〉
接著，使用圖4A至4C說明圖4C所示的電晶體的製造方法。
如圖4A所示那樣，在基板100上形成基底絕緣膜101。
接著，在基底絕緣膜101上形成源極電極及汲極電極205。源極電極及汲極電極205是藉由如下方法形成的：形成導電膜並在該導電膜上形成掩模之後利用該掩模對導電膜進行選擇性地蝕刻。
接著，在源極電極及汲極電極205上形成含有銦的氧化物半導體膜230。
利用濺射法形成其厚度為1nm以上50nm以下的氧化物半導體膜，並在該氧化物半導體膜上形成掩模之後，利用該掩模選擇性地蝕刻氧化物半導體膜來形成氧化物半導體膜230。
用來蝕刻氧化物半導體膜的掩模可以適當地使用光刻製程、噴墨法、印刷法等形成。此外，氧化物半導體膜的蝕刻可以適當地採用濕蝕刻或乾蝕刻。
另外，較佳的是在形成氧化物半導體膜之後對基板100進行加熱處理，以使水及氫從氧化物半導體膜中釋出。此外，藉由進行該加熱處理可以形成結晶性更高的CAAC-OS膜。
作為該加熱處理的溫度較佳的是為從氧化物半導體膜 釋放出水及氫的溫度，典型的為200℃以上且低於基板100的應變點，較佳的是為250℃以上450℃以下。
另外，加熱處理可以使用RTA(Rapid Thermal Annealing：快速熱退火)裝置。藉由使用RTA裝置，可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。因此，可以縮短用於形成CAAC-OS膜的時間。
加熱處理可以在惰性氣體氛圍下進行，典型的是，較佳的是在氦、氖、氬、氙、氪等稀有氣體或氮氣氛圍下進行。此外，也可以在氧氣氛圍、減壓氛圍或真空中進行。將處理時間設定為3分至24小時。較佳的是處理時間不超過24小時，因為超過24小時的加熱處理會導致生產率的降低。
接著，如圖4B所示地，進行將氧化物半導體膜230暴露於還原氛圍中的處理。藉由該處理，形成藉由在後面的製程形成的不與閘極絕緣膜203接觸的區域231和接觸於閘極絕緣膜203而不與基底絕緣膜101接觸的區域232。
例如可以使用電浆CVD設備將氧化物半導體膜230暴露於還原氛圍中，用作還原氛圍的氣體可以使用矽烷(SiH4)或氫(H2)氣體等。另外，可以使用它們的混合氛圍。另外，為了促進氣體的分解，較佳的是提高處理時的基板溫度。例如，將基板溫度設定為350℃以上且低於基板的應變點。
藉由將氧化物半導體膜230暴露於還原氛圍中，包含 於氧化物半導體膜中的銦被還原而脫離。其結果，氧化物半導體膜中的暴露於還原氛圍中的區域中的銦濃度降低。
像這樣，藉由預先在氧化物半導體膜中形成銦濃度被降低的區域，可以抑制在之後的製程中來自氧化物半導體膜的銦向接觸於氧化物半導體膜形成的絕緣膜(在本實施例模式中指閘極絕緣膜)擴散。
接著，如圖4C所示地，覆蓋氧化物半導體膜230、源極電極及汲極電極205形成閘極絕緣膜203。並且，在閘極絕緣膜203上形成閘極電極208。閘極電極208藉由以下方法形成：形成導電膜並在該導電膜上形成掩模之後利用該掩模對導電膜進行選擇性地蝕刻。
接著，在閘極電極208和閘極絕緣膜203上形成層間絕緣膜210。另外，雖然在此沒有圖示，還可以對層間絕緣膜210進行加工形成接觸孔，且在該接觸孔中形成與源極電極及汲極電極205連接的佈線。
藉由上述製程，可以抑制銦向以接觸於氧化物半導體膜的方式形成在其上的閘極絕緣膜擴散。由此可以抑制閘極洩漏電流的增加。
本實施例模式可以與其他的實施例模式適當地組合。
實施例模式4
在本實施例模式中，使用圖5C對與實施例模式1至實施例模式3所示的電晶體不同結構的電晶體進行說明。
圖5C所示的電晶體包括：基板100上的基底絕緣膜 101；基底絕緣膜101上的含有銦的氧化物半導體膜330；覆蓋氧化物半導體膜330設置的閘極絕緣膜303；以隔著閘極絕緣膜303與氧化物半導體膜330重疊的方式設置的閘極電極308；以及覆蓋閘極絕緣膜303及閘極電極308的層間絕緣膜310。其中，氧化物半導體膜330由不與閘極絕緣膜303接觸的區域331及與閘極絕緣膜303接觸而不與基底絕緣膜101接觸的區域332構成。也就是說，氧化物半導體膜330包括接觸於基底絕緣膜101的區域331及接觸於閘極絕緣膜303且位於閘極絕緣膜303與區域331之間區域332。並且，對層間絕緣膜310進行加工形成接觸孔，還在該接觸孔中形成與氧化物半導體膜330連接的佈線312。
另外，本實施例模式中的氧化物半導體膜、閘極絕緣膜、閘極電極、層間絕緣膜可以與實施例模式1同樣地形成。另外，佈線可以與實施例模式1中的源極電極及汲極電極同樣地形成。
另外，在本實施例模式中雖然沒有特別圖示，也可以以閘極電極為掩模自對準地對氧化物半導體膜添加摻雜物。作為摻雜物，可以使用磷(P)、硼(B)、砷(As)、氮(N)。藉由對氧化物半導體膜添加摻雜物，被添加的區域的電阻值降低，由此可以降低與佈線的接觸電阻。
作為氧化物半導體膜330中含有的銦的濃度，與不與閘極絕緣膜303接觸的區域331相比，接觸於閘極絕緣膜303而不與基底絕緣膜101接觸的區域332的濃度低。並 且，氧化物半導體膜330中的不與閘極絕緣膜303接觸的區域331的銦濃度為10at.%以上25at.%以下。也就是說，氧化物半導體膜330包括銦濃度為10at.%以上25at.%以下的區域331及比區域331銦濃度低的區域332。另外，區域332的銦濃度為0at.%以上13at.%以下，較佳的是為0at.%以上且低於10at.%。像這樣，藉由使接觸於閘極絕緣膜303而不與基底絕緣膜101接觸的區域332的濃度比不與閘極絕緣膜303接觸的區域331的濃度低，可以抑制來自氧化物半導體膜330的銦向以與氧化物半導體膜330接觸的方式形成在其上的閘極絕緣膜303擴散。
藉由具有上述結構，可以抑制銦向以接觸於氧化物半導體膜的方式形成在其上的閘極絕緣膜擴散。由此可以抑制閘極洩漏電流的增加。
〈電晶體的製造方法的一例〉
接著，使用圖5A至5C說明圖5C所示的電晶體的製造方法。
如圖5A所示那樣，在基板100上形成基底絕緣膜101。
接著，在基底絕緣膜101上形成含有銦的氧化物半導體膜330。
利用濺射法形成其厚度為1nm以上50nm以下的氧化物半導體膜，並在該氧化物半導體膜上形成掩模之後，利用該掩模選擇性地蝕刻氧化物半導體膜來形成氧化物半導 體膜330。
用來蝕刻氧化物半導體膜的掩模可以適當地使用光刻製程、噴墨法、印刷法等形成。此外，氧化物半導體膜的蝕刻可以適當地採用濕蝕刻或乾蝕刻。
另外，較佳的是在形成氧化物半導體膜之後對基板100進行加熱處理，以使水及氫從氧化物半導體膜中釋出。此外，藉由進行該加熱處理可以形成結晶性更高的CAAC-OS膜。
作為該加熱處理的溫度較佳的是為從氧化物半導體膜釋放出水及氫的溫度，典型的為200℃以上且低於基板100的應變點，較佳的是為250℃以上450℃以下。
另外，加熱處理可以使用RTA(Rapid Thermal Anneal：快速熱退火)裝置。藉由使用RTA裝置，可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。因此，可以縮短用於形成CAAC-OS膜的時間。
加熱處理可以在惰性氣體氛圍下進行，典型的是，較佳的是在氦、氖、氬、氙、氪等稀有氣體或氮氣氛圍下進行。此外，也可以在氧氣氛圍、減壓氛圍或真空中進行。將處理時間設定為3分至24小時。較佳的是處理時間不超過24小時，因為超過24小時的加熱處理會導致生產率的降低。
接著，如圖5B所示地，進行將氧化物半導體膜330暴露於還原氛圍中的處理。藉由該處理，形成藉由在後面的製程形成的不與閘極絕緣膜303接觸的區域331和接觸 於閘極絕緣膜303而不與基底絕緣膜101接觸的區域332。
例如可以使用電浆CVD設備將氧化物半導體膜330暴露於還原氛圍中，用作還原氛圍的氣體可以使用矽烷(SiH4)或氫(H2)氣體等。另外，可以使用它們的混合氛圍。另外，為了促進氣體的分解，較佳的是提高處理時的基板溫度。例如，將基板溫度設定為350℃以上且低於基板的應變點。
藉由將氧化物半導體膜330暴露於還原氛圍中，包含於氧化物半導體膜中的銦被還原而脫離。其結果，氧化物半導體膜中的暴露於還原氛圍中的區域中的銦濃度降低。
像這樣，藉由預先在氧化物半導體膜中形成銦濃度被降低的區域，可以抑制在之後的製程中來自氧化物半導體膜的銦向接觸於氧化物半導體膜形成的絕緣膜(在本實施例模式中指閘極絕緣膜)擴散。
接著，如圖5C所示地，覆蓋氧化物半導體膜330形成閘極絕緣膜303。並且，在閘極絕緣膜303上形成閘極電極308。閘極電極308藉由以下方法形成：形成導電膜並在該導電膜上形成掩模之後利用該掩模對導電膜進行選擇性地蝕刻。
接著，在閘極電極308和閘極絕緣膜303上形成層間絕緣膜310。接著，對層間絕緣膜310進行加工形成接觸孔，在該接觸孔中形成與氧化物半導體膜330連接的佈線312。
藉由上述製程，可以抑制銦向以接觸於氧化物半導體膜的方式形成在其上的閘極絕緣膜擴散。
本實施例模式可以與其他的實施例模式適當地組合。
實施例模式5
在本實施例模式中，使用圖6C對與實施例模式1至實施例模式4所示的電晶體不同結構的電晶體進行說明。
圖6C所示的電晶體包括：基板100上的基底絕緣膜101；基底絕緣膜101上的閘極電極408；覆蓋閘極電極408設置的閘極絕緣膜403；閘極絕緣膜403上的含有銦的氧化物半導體膜430；以接觸於氧化物半導體膜430的一部分的方式設置的源極電極及汲極電極405；覆蓋氧化物半導體膜430、源極電極及汲極電極405設置的層間絕緣膜410。其中，氧化物半導體膜430由不與層間絕緣膜410接觸的區域431及與層間絕緣膜410接觸而不與閘極絕緣膜403接觸的區域432構成。也可以說，氧化物半導體膜430包括接觸於閘極絕緣膜403的區域431及接觸於層間絕緣膜410且位於層間絕緣膜410與區域431之間的區域432。並且，還可以對層間絕緣膜410進行加工形成接觸孔，且在該接觸孔中設置與源極電極及汲極電極405連接的佈線。
另外，本實施例模式中的氧化物半導體膜、源極電極及汲極電極、閘極絕緣膜、閘極電極、層間絕緣膜可以與實施例模式1同樣地形成。
作為氧化物半導體膜430中含有的銦的濃度，與不與層間絕緣膜410接觸的區域431相比，接觸於層間絕緣膜410而不與閘極絕緣膜403接觸的區域432的濃度低。並且，氧化物半導體膜430中的不與層間絕緣膜410接觸的區域431的銦濃度為10at.%以上25at.%以下。也就是說，氧化物半導體膜430包括銦濃度為10at.%以上25at.%以下的區域431及比區域431銦濃度低的區域432。另外，區域432的銦濃度為0at.%以上13at.%以下，較佳的是為0at.%以上且低於10at.%。像這樣，藉由使接觸於層間絕緣膜410而不與閘極絕緣膜403接觸的區域432的濃度比不與層間絕緣膜410接觸的區域431的濃度低，可以抑制來自氧化物半導體膜430的銦向以與氧化物半導體膜430接觸的方式形成在其上的層間絕緣膜410擴散。
藉由具有上述結構，可以抑制銦向以接觸於氧化物半導體膜的方式形成在其上的層間絕緣膜擴散。由此可以抑制由於層間絕緣膜的洩漏電流的增加。
〈電晶體的製造方法的一例〉
接著，使用圖6A至6C說明圖6C所示的電晶體的製造方法。
如圖6A所示那樣，在基板100上形成基底絕緣膜101。
接著，在基底絕緣膜101上形成閘極電極408。閘極電極408是藉由如下方法形成的：形成導電膜並在該導電 膜上形成掩模之後利用該掩模對導電膜進行選擇性地蝕刻。
接著，覆蓋閘極電極408形成閘極絕緣膜403，並在該閘極絕緣膜403上形成含有銦的氧化物半導體膜430。
利用濺射法形成其厚度為1nm以上50nm以下的氧化物半導體膜，並在該氧化物半導體膜上形成掩模之後，利用該掩模選擇性地蝕刻氧化物半導體膜來形成氧化物半導體膜430。
用來蝕刻氧化物半導體膜的掩模可以適當地使用光刻製程、噴墨法、印刷法等形成。此外，氧化物半導體膜的蝕刻可以適當地採用濕蝕刻或乾蝕刻。
另外，較佳的是在形成氧化物半導體膜之後對基板100進行加熱處理，以使水及氫從氧化物半導體膜中釋出。此外，藉由進行該加熱處理可以形成結晶性更高的CAAC-OS膜。
作為該加熱處理的溫度較佳的是為從氧化物半導體膜釋放出水及氫的溫度，典型的為200℃以上且低於基板100的應變點，較佳的是為250℃以上450℃以下。
另外，加熱處理可以使用RTA(Rapid Thermal Annealing：快速熱退火)裝置。藉由使用RTA裝置，可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。因此，可以縮短用於形成CAAC-OS膜的時間。
加熱處理可以在惰性氣體氛圍下進行，典型的是，較佳的是在氦、氖、氬、氙、氪等稀有氣體或氮氣氛圍下進 行。此外，也可以在氧氣氛圍、減壓氛圍或真空中進行。將處理時間設定為3分至24小時。較佳的是處理時間不超過24小時，因為超過24小時的加熱處理會導致生產率的降低。
接著，以接觸氧化物半導體膜430的一部分的方式形成源極電極及汲極電極405。源極電極及汲極電極405藉由如下方法形成：形成導電膜，在該導電膜上形成掩模之後利用該掩模對導電膜進行選擇性地蝕刻。
接著，如圖6B所示地，進行將氧化物半導體膜430暴露於還原氛圍中的處理。藉由該處理，形成藉由在後面的製程形成的不與層間絕緣膜410接觸的區域431和接觸於層間絕緣膜410而不與閘極絕緣膜403接觸的區域432。
例如可以使用電浆CVD設備將氧化物半導體膜430暴露於還原氛圍中，用作還原氛圍的氣體可以使用矽烷(SiH4)或氫(H2)氣體等。另外，可以使用它們的混合氛圍。另外，為了促進氣體的分解，較佳的是提高處理時的基板溫度。例如，將基板溫度設定為350℃以上且低於基板的應變點。
藉由將氧化物半導體膜430暴露於還原氛圍中，包含於氧化物半導體膜中的銦被還原而脫離。其結果，氧化物半導體膜中的暴露於還原氛圍中的區域中的銦濃度降低。
像這樣，藉由預先在氧化物半導體膜中形成銦濃度被降低的區域，可以抑制在之後的製程中來自氧化物半導體 膜的銦向接觸於氧化物半導體膜形成的絕緣膜(在本實施例模式中指層間絕緣膜)擴散。
接著，如圖6C所示地，覆蓋氧化物半導體膜430、源極電極及汲極電極405形成層間絕緣膜410。另外，雖然在此沒有圖示，還可以對層間絕緣膜410進行加工形成接觸孔，且在該接觸孔中形成與源極電極及汲極電極405連接的佈線。
藉由上述製程，可以抑制銦向以接觸於氧化物半導體膜的方式形成在其上的層間絕緣膜擴散。
本實施例模式可以與其他的實施例模式適當地組合。
實施例模式6
在本實施例模式中，使用圖7對與實施例模式1至實施例模式5所示的電晶體不同結構的電晶體進行說明。
下面，對圖7所示的電晶體的剖面圖進行詳細的說明。
圖7所示的電晶體包括：基板100上的基底絕緣膜101；基底絕緣膜101上的閘極電極408；覆蓋閘極電極408設置的閘極絕緣膜403；閘極絕緣膜403上的含有銦的氧化物半導體膜441；以接觸於氧化物半導體膜441的方式設置的源極電極及汲極電極405；以不與源極電極及汲極電極405重疊而與氧化物半導體膜441接觸的方式形成的氧化物絕緣膜442；覆蓋氧化物絕緣膜442、源極電極及汲極電極405設置的閘極絕緣膜410。並且，還可以 對層間絕緣膜410進行加工形成接觸孔，且在該接觸孔中設置與源極電極及汲極電極405連接的佈線。
氧化物半導體膜441與實施例模式5中的氧化物半導體膜430同樣地形成即可。
氧化物半導體膜441中的銦濃度為10at.%以上25at.%以下。另外，藉由使銦從氧化物半導體膜中脫離，形成氧化物半導體膜441和為實質上不含有銦的區域的氧化物絕緣膜442。另外，氧化物絕緣膜442接觸於氧化物半導體膜441的頂面，且至少形成在源極電極與汲極電極405之間。
像這樣，藉由形成氧化物絕緣膜442，可以抑制來自氧化物半導體膜441的銦向層間絕緣膜410擴散。並且，可以使氧化物半導體膜與氧化物絕緣膜之間形成良好的介面。
另外，本實施例模式中的電晶體可以使用與實施例模式5同樣的製造方法來形成。
藉由採用上述那樣的結構及製造方法，可以抑制銦向以接觸於氧化物半導體膜的方式形成在其上的層間絕緣膜擴散，並且，可以使氧化物半導體膜與氧化物絕緣膜之間形成良好的介面。
本實施例模式可以與其他的實施例模式適當地組合。
實施例模式7
在本實施例模式中，使用圖8C對與實施例模式1至 實施例模式6所示的電晶體不同結構的電晶體進行說明。
圖8C所示的電晶體包括：基板100上的基底絕緣膜101；基底絕緣膜101上的閘極電極508；覆蓋閘極電極508設置的閘極絕緣膜503；閘極絕緣膜503上的源極電極及汲極電極505；以接觸於源極電極及汲極電極505的一部分的方式設置的含有銦的氧化物半導體膜530；覆蓋氧化物半導體膜530、源極電極及汲極電極505設置的層間絕緣膜510。其中，氧化物半導體膜530由不與層間絕緣膜510接觸的區域531及與層間絕緣膜510接觸而不與閘極絕緣膜503接觸的區域532構成。也可以說，氧化物半導體膜530包括接觸於閘極絕緣膜503的區域531及接觸於層間絕緣膜510且位於層間絕緣膜510與區域531之間的區域532。並且，還可以對層間絕緣膜510進行加工形成接觸孔，且在該接觸孔中設置與源極電極及汲極電極505連接的佈線。
另外，本實施例模式中的氧化物半導體膜、源極電極及汲極電極、閘極絕緣膜、閘極電極、層間絕緣膜可以與實施例模式1同樣地形成。
作為氧化物半導體膜530中含有的銦的濃度，與不與層間絕緣膜510接觸的區域531相比，接觸於層間絕緣膜510而不與閘極絕緣膜503接觸的區域532的濃度低。並且，氧化物半導體膜530中的不與層間絕緣膜510接觸的區域531的銦濃度為10at.%以上25at.%以下。也就是說，氧化物半導體膜530包括銦濃度為10at.%以上25at.%以下 的區域531及比區域531銦濃度低的區域532。另外，區域532的銦濃度為0at.%以上13at.%以下，較佳的是為0at.%以上且低於10at.%。像這樣，藉由使接觸於層間絕緣膜510而不與閘極絕緣膜503接觸的區域532的濃度比不與層間絕緣膜510接觸的區域531的濃度低，可以抑制來自氧化物半導體膜530的銦向以與氧化物半導體膜530接觸的方式形成在其上的層間絕緣膜510擴散。
藉由具有上述結構，可以抑制銦向以接觸於氧化物半導體膜的方式形成在其上的層間絕緣膜擴散。由此可以抑制由於層間絕緣膜的洩漏電流的增加。
〈電晶體的製造方法的一例〉
接著，使用圖8A至8C說明圖8C所示的電晶體的製造方法。
如圖8A所示那樣，在基板100上形成基底絕緣膜101。
接著，在基底絕緣膜101上形成閘極電極508。閘極電極508是藉由如下方法形成的：形成導電膜並在該導電膜上形成掩模之後利用該掩模對導電膜進行選擇性地蝕刻。
接著，覆蓋閘極電極508形成閘極絕緣膜503，並在該閘極絕緣膜503上形成源極電極及汲極電極505。源極電極及汲極電極505藉由如下方法形成：形成導電膜，在該導電膜上形成掩模之後利用該掩模對導電膜進行選擇性 地蝕刻。
接著，以接觸於源極電極及汲極電極505的一部分的方式形成含有銦的氧化物半導體膜530。
利用濺射法形成其厚度為1nm以上50nm以下的氧化物半導體膜，並在該氧化物半導體膜上形成掩模之後，利用該掩模選擇性地蝕刻氧化物半導體膜來形成氧化物半導體膜530。
用來蝕刻氧化物半導體膜的掩模可以適當地使用光刻製程、噴墨法、印刷法等形成。此外，氧化物半導體膜的蝕刻可以適當地採用濕蝕刻或乾蝕刻。
另外，較佳的是在形成氧化物半導體膜之後對基板100進行加熱處理，以使水及氫從氧化物半導體膜中釋出。此外，藉由進行該加熱處理可以形成結晶性更高的CAAC-OS膜。
作為該加熱處理的溫度較佳的是為從氧化物半導體膜釋放出水及氫的溫度，典型的為200℃以上且低於基板100的應變點，較佳的是為250℃以上450℃以下。
另外，加熱處理可以使用RTA(Rapid Thermal Annealing：快速熱退火)裝置。藉由使用RTA裝置，可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。因此，可以縮短用於形成CAAC-OS膜的時間。
加熱處理可以在惰性氣體氛圍下進行，典型的是，較佳的是在氦、氖、氬、氙、氪等稀有氣體或氮氣氛圍下進行。此外，也可以在氧氣氛圍、減壓氛圍或真空中進行。 將處理時間設定為3分至24小時。較佳的是處理時間不超過24小時，因為超過24小時的加熱處理會導致生產率的降低。
接著，如圖8B所示地，進行將氧化物半導體膜530暴露於還原氛圍中的處理。藉由該處理，形成藉由在後面的製程形成的不與層間絕緣膜510接觸的區域531和接觸於層間絕緣膜510而不與閘極絕緣膜503接觸的區域532。
例如可以使用電浆CVD設備將氧化物半導體膜530暴露於還原氛圍中，用作還原氛圍的氣體可以使用矽烷(SiH4)或氫(H2)氣體等。另外，可以使用它們的混合氛圍。另外，為了促進氣體的分解，較佳的是提高處理時的基板溫度。例如，將基板溫度設定為350℃以上且低於基板的應變點。
藉由將氧化物半導體膜530暴露於還原氛圍中，包含於氧化物半導體膜中的銦被還原而脫離。其結果，氧化物半導體膜中的暴露於還原氛圍中的區域中的銦濃度降低。
像這樣，藉由預先在氧化物半導體膜中形成銦濃度被降低的區域，可以抑制在之後的製程中來自氧化物半導體膜的銦向接觸於氧化物半導體膜形成的絕緣膜(在本實施例模式中指層間絕緣膜)擴散。
接著，如圖8C所示地，覆蓋氧化物半導體膜530、源極電極及汲極電極505形成層間絕緣膜510。另外，雖然在此沒有圖示，還可以對層間絕緣膜510進行加工形成 接觸孔，且在該接觸孔中形成與源極電極及汲極電極505連接的佈線。
藉由上述製程，可以抑制銦向以接觸於氧化物半導體膜的方式形成在其上的層間絕緣膜擴散。
本實施例模式可以與其他的實施例模式適當地組合。
實施例模式8
在本實施例模式中，對使用實施例模式1至實施例模式7所示的電晶體製造的液晶顯示裝置進行說明。注意，雖然在本實施例模式中說明將本發明的一個方式用於液晶顯示裝置的例子，但是不侷限於此。例如，所屬[發明所屬之技術領域]的普通技術人員可以很容易地想到將本發明的一個方式用於發光裝置之一的EL(電致發光)顯示裝置。
圖9示出被動矩陣驅動方式的液晶顯示裝置的電路圖。液晶顯示裝置包括源極電極線SL_1至SL_a、閘極線GL_1至GL_b及多個像素2200。像素2200包括電晶體2230、電容2220及液晶元件2210。多個上述像素2200聚集在一起構成液晶顯示裝置的像素部。注意，只是指源極電極線或閘極線時，記作源極電極線SL或閘極線GL。
電晶體2230使用實施例模式1至實施例模式7所示的電晶體。由於本發明的一個方式的電晶體為使用氧化物半導體的電晶體，所以可以獲得場效應遷移率高且顯示品質高的顯示裝置。
閘極線GL與電晶體2230的閘極電極連接，源極電極線SL與電晶體2230的源極電極連接，電晶體2230的汲極電極與電容2220的一方的電容電極及液晶元件2210的一方的像素電極連接。電容2220的另一方的電容電極及液晶元件2210的另一方的像素電極與共用電極連接。另外，可以以同一層或相同材料形成共用電極及閘極線GL。
另外，閘極線GL與閘極驅動電路連接。閘極驅動電路可以包括實施例模式1至實施例模式7所示的電晶體。
另外，源極電極線SL與源極電極驅動電路連接。源極電極驅動電路可以包括實施例模式1至實施例模式7所示的電晶體。
另外，可以將閘極驅動電路及源極電極驅動電路之一或其兩者形成在另行準備的基板上，並採用COG(Chip On Glass：玻璃覆晶封裝)、引線接合或TAB(Tape Automated Bonding：卷帶式自動接合)等方法連接。
另外，由於電晶體容易因靜電等而損壞，所以較佳的是設置保護電路。較佳的是使用非線性元件構成保護電路。
當以使閘極線GL成為電晶體2230的臨界電壓以上的方式對閘極線GL施加電壓時，由源極電極線SL供給的電荷成為電晶體2230的汲極電極電流儲存到電容2220。在完成第1行的充電之後，該行的電晶體2230變為截止狀態，源極電極線SL不再對其施加電壓，但是其能夠利 用儲存在電容2220中的電荷維持需要的電壓。然後，進行下一行的電容2220的充電。由此，進行第1行至第b行的充電。
另外，當作為電晶體2230使用截止電流小的電晶體時，可以延長維持電壓的期間。利用該效果，在運動少的影像(包括靜態影像)中可以減少顯示的改寫頻率，來可以進一步降低耗電量。此外，由於可以進一步縮小電容2220的容量，所以可以降低充電所需的耗電量。
如上所述，藉由本發明的一個方式，可以提供顯示品質高且耗電量小的液晶顯示裝置。
本實施例模式可以與其他實施例模式適當地組合而實施。
實施例模式9
在本實施例模式中，對使用實施例模式1至實施例模式7所示的電晶體製造半導體儲存裝置的例子進行說明。
作為揮發性半導體儲存裝置的典型例子，可以舉出藉由選擇構成記憶儲存元件的電晶體對電容儲存電荷來儲存資訊的DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)、使用正反器等電路保持儲存內容的SRAM(Static Random Access Memory：靜態隨機存取記憶體)。
作為非揮發性半導體儲存裝置的典型例子，可以舉出在電晶體的閘極電極與通道區域之間具有節點，藉由對該 節點保持電荷來進行儲存的快閃記憶體。
可以將實施例模式1至實施例模式7所示的電晶體用作部分上述半導體儲存裝置中包含的電晶體。
首先，使用圖10A和10B對使用實施例模式1至實施例模式7所示的電晶體的DRAM進行說明。
DRAM包括位元線BL、字線WL、放大器SAmp、電晶體Tr和電容C(參照圖10A)。
已知電容C所保持的電壓根據電晶體Tr的截止電流隨時間的推移，如圖10B所示地漸漸地降低。原先從V0開始充電至V1的電壓，隨著時間的推移降低至讀出data1的極限的VA。將該期間稱為保持期間T_1。即，當使用2值DRAM時，需要在保持期間T_1中進行刷新。
這裏，藉由使用實施例模式1至實施例模式7所示的電晶體作為電晶體Tr，由於截止電流小，所以可以延長保持期間T_1。即，由於可以減少刷新次數，可以減少耗電量。例如，當由使用高純度化的截止電流為1×10-21A以下，較佳的是為1×10-24A以下的氧化物半導體膜的電晶體構成DRAM時，可以在不供應電力的情況下保持資料數日至數十年。
如上所述，藉由本發明的一個方式可以獲得可靠性高且耗電量小的DRAM。
接著，使用圖11A和11B對使用實施例模式1至實施例模式7所示的電晶體的非揮發性儲存進行說明。
圖11A是非揮發性儲存的電路圖。非揮發性儲存包括 ：電晶體Tr_1；與電晶體Tr_1的閘極電極連接的閘極佈線GL_1；與電晶體Tr_1的源極電極連接的源極電極佈線SL_1；電晶體Tr_2；與電晶體Tr_2的源極電極連接的源極電極佈線SL_2；與電晶體Tr_2的汲極電極連接的汲極電極佈線DL_2；電容C；與電容C的一端連接的電容佈線CL；以及與電容C的另一端、電晶體Tr_1的汲極電極、電晶體Tr_2的閘極電極連接的節點N。
另外，本實施例模式所示的非揮發性儲存根據節點N的電壓電晶體Tr_2的臨界電壓發生變動。例如，圖11B是說明電容佈線CL的電壓VCL與流過電晶體Tr_2的汲極電極電流Id_2的關係的圖。
這裏，節點N可以藉由電晶體Tr_1調整電壓。例如，將源極電極佈線SL_1的電壓設定為VDD。此時，藉由將閘極佈線GL_1的電壓設定為電晶體Tr_1的臨界電壓Vth加VDD的電壓以上，可以將節點N的電壓設定為HIGH。另外，藉由將閘極佈線GL_1的電壓設定為電晶體Tr_1的臨界電壓Vth以下，可以將節點N的電壓設定為LOW。
由此，可以得到N=LOW時所示的VCL-Id_2曲線或N=HIGH時所示的VCL-Id_2曲線。即，N=LOW時，VCL=0V時Id_2較小，所以成為資料0；而在N=HIGH時，VCL=0V時Id_2較大，所以成為資料1。如此，可以對資料進行儲存。
這裏，藉由使用實施例模式1至實施例模式7所示的 電晶體作為電晶體Tr_1，可以使該電晶體的截止電流極小，由此可以抑制儲存於節點N的電荷無意地藉由電晶體Tr_1所產生的洩漏。由此，可以長期地保持資料。另外，藉由使用本發明的一個方式電晶體Tr_1的臨界電壓被控制，由此可以降低寫入時所需要的電壓，與快閃記憶體等相比，可以降低耗電量。
另外，也可以使用實施例模式1至實施例模式7所示的電晶體作為電晶體Tr_2。
接著，使用圖12對圖11A和11B所示的非揮發性儲存的不含有電容的結構進行說明。
圖12是非揮發性儲存的電路圖。非揮發性儲存包括：電晶體Tr_1；與電晶體Tr_1的閘極電極連接的閘極佈線GL_1；與電晶體Tr_1的源極電極連接的源極電極佈線SL_1；電晶體Tr_2；與電晶體Tr_2的源極電極連接的源極電極佈線SL_2；與電晶體Tr_2的汲極電極連接的汲極電極佈線DL_2；以及以與電晶體Tr_1的汲極電極及電晶體Tr_2的閘極電極連接的方式形成的節點N。
電晶體Tr_1為常關閉型電晶體，並且當使用截止電流極小的電晶體時，即使不設置電容也可以在Tr_1的汲極電極與Tr_2的閘極電極之間的節點N保持電荷。由於不設置電容，可以實現小面積化，與設置電容的情況相比，可以提高使用上述非揮發性儲存的儲存模組的集體度。注意，即使電晶體Tr_1為常關閉型電晶體或截止電流稍大，可以藉由對電晶體Tr_1設置背閘極電極、電晶體或 二極體來控制臨界電壓。
另外，雖然在本實施例模式中示出使用4個或5個佈線的非揮發性儲存，但並不侷限於此。例如，也可以採用共同使用源極電極佈線SL_1與汲極電極佈線DL_2的結構。
像上述那樣，藉由本發明的一個方式，可以獲得長期間可靠性高、耗電量小且集體度高的半導體儲存裝置。
本實施例模式可以與其他的實施例模式適當地組合而實施。
實施例模式10
可以至少在其一部分使用使用氧化物半導體的電晶體來構成CPU(Central Processing Unit)。
圖13A是示出CPU的具體結構的方塊圖。圖13A所示的CPU在基板1190上包括：算術邏輯單元(ALU：Arithmetic logic unit)1191；ALU控制器1192；指令解碼器1193；中斷控制器1194；時序控制器1195；暫存器1196；暫存器控制器1197；匯流排界面(Bus I/F)1198；可改寫的ROM1199；以及ROM介面(ROM I/F)1189。作為基板1190，使用半導體基板、SOI基板及玻璃基板等。ROM1199和ROM介面1189可以設置在另一晶片上。當然，圖13A所示的CPU只是將其結構簡化而示出的一個例子，並且實際上的CPU根據其用途具有多種結構。
藉由匯流排界面1198輸入到CPU的指令輸入到指令解碼器1193且被進行解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197和時序控制器1195。
根據被解碼的指令，ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195進行各種控制。明確地說，ALU控制器1192產生用來控制ALU1191的工作的信號。另外，當CPU在執行程式時，中斷控制器1194根據其優先度或掩模狀態而判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求，且處理該要求。暫存器控制器1197產生暫存器1196的位址，並根據CPU的狀態進行從暫存器1196的讀出或對暫存器1196的寫入。
另外，時序控制器1195產生控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具備根據基準時脈信號CLK1產生內部時脈信號CLK2的內部時脈產生部，將時脈信號CLK2供應到上述各種電路。
在圖13A所示的CPU中，在暫存器1196中設置有記憶元件。作為暫存器1196中的記憶元件，可以使用實施例模式9中記載的記憶元件。
在圖13A所示的CPU中，暫存器控制器1197根據來自ALU1191的指示，進行暫存器1196中的保持工作的選擇。也就是說，在暫存器1196所具有的記憶元件中，選 擇利用相轉換元件進行資料的保持還是利用電容元件進行資料的保持。當選擇利用相轉換元件進行資料的保持時，進行對暫存器1196中的記憶元件的電源電壓的供應。當選擇利用電容元件進行資料保持時，進行對電容元件的資料改寫，而可以停止對暫存器1196中的記憶元件的電源電壓的供應。
如圖13B或圖13C所示那樣，藉由在記憶元件群與被供應有電源電位VDD或電源電位VSS的節點之間設置切換元件，可以停止電源電壓的提供。以下說明圖13B及圖13C的電路。
在圖13B及圖13C中示出儲存電路的結構的一個例子，其中控制對記憶元件的電源電位的供應的切換元件包括使用氧化物半導體的電晶體。
圖13B所示的記憶體裝置包括切換元件1141以及具有多個記憶元件1142的記憶元件群1143。明確地說，作為各記憶元件1142，可以使用記載在實施例模式5中的記憶元件。藉由切換元件1141，高電平的電源電位VDD供應到記憶元件群1143所具有的各記憶元件1142。並且，信號IN的電位和低電平的電源電位VSS的電位供應到記憶元件群1143所具有的各記憶元件1142。
在圖13B中，作為切換元件1141，使用將氧化物半導體等能隙大的半導體用作通道形成區域的電晶體，該電晶體的開關受控於供應到其閘極電極的信號SigA。
此外，在圖13B中，示出切換元件1141只有一個電 晶體的結構，但是沒有特別的限制，也可以具有多個電晶體。當切換元件1141具有多個用作切換元件的電晶體時，既可以將上述多個電晶體並聯，又可以將上述多個電晶體串聯，還可以組合並聯和串聯。
此外，在圖13B中，藉由切換元件1141控制對記憶元件群1143所具有的各記憶元件1142的高電平的電源電位VDD的供應，但是也可以藉由切換元件1141控制低電平電源電位VSS的供應。
另外，圖13C示出記憶體裝置的一個例子，其中藉由切換元件1141低電平的電源電位VSS供應到記憶元件群1143所具有的各記憶元件1142。藉由切換元件1141可以控制對記憶元件群1143所具有的各記憶元件1142的低電平的電源電位VSS的供應。
在記憶元件群與被施加電源電位VDD或電源電位VSS的節點之間設置切換元件，當暫時停止CPU的工作，停止電源電壓的供應時也可以保持資料，且可以降低耗電量。明確地說，例如，在個人電腦的使用者停止對鍵盤等輸入裝置輸入資訊的期間中也可以停止CPU的工作，由此可以降低耗電量。
在此，以CPU為例進行了說明，但是也可以應用於DSP(Digital Signal Processor：數位信號處理器)、定制LSI、FPGA(Field Programmable Gate Array：現場可編程閘陣列)等的LSI。
本實施例模式可以與上述實施例模式適當地組合而實 施。
實施例模式11
在本實施例模式中對應用實施例模式1至實施例模式10的電子裝置的例子進行說明。
圖14A是可攜式資訊終端。該可攜式資訊終端包括外殼9300、按鈕9301、麥克風9302、顯示部9303、揚聲器9304以及影像拍攝裝置9305，並具有作為可攜式電話機的功能。本發明的一個方式可以應用於顯示部9303及影像拍攝裝置9305。此外，雖然未圖示，本發明的一個方式也可以應用於主體內部的運算裝置、無線電路或儲存電路。
圖14B是顯示器。該顯示器包括外殼9310以及顯示部9311。本發明的一個方式可以用於顯示部9311。藉由使用本發明的一個方式，當增大顯示部9311的尺寸時也可以實現顯示品質高的顯示器。
圖14C是數位靜態照相機。該數位靜態照相機包括外殼9320、按鈕9321、麥克風9322以及顯示部9323。本發明的一個方式可以應用於顯示部9323。此外，雖然未圖示，本發明的一個方式也可以應用於儲存電路或影像感測器。
藉由使用本發明的一個方式，可以提高電子裝置的品質並提高其可靠性。
本實施例模式可以與其他實施例模式適當地組合而實 施。
實施例1
在本實施例中，將含有銦的氧化物半導體膜暴露於還原氛圍中，並對氧化物半導體膜表面的膜組成的調查結果進行說明。
作為製造的樣品，使用In-Ga-Zn-O(原子數比In：Ga：Zn=1：1：1)靶材利用濺射法在玻璃基板上形成30nm厚的氧化物半導體膜。然後，利用電浆CVD設備在各種氛圍中進行處理。
作為利用電浆CVD設備的處理條件，在處理壓力為133Pa、處理時間為5min的共同條件下，分別利用如下三個條件進行處理：在氮氛圍中將基板溫度保持為400℃；在矽烷氛圍中將基板溫度保持為200℃；在矽烷氛圍中將基板溫度保持為400℃。另外，為了比較，將未處理條件作為參考值。對於利用上述條件製造出的樣品，利用X射線光電子光譜技術(XPS，即X-ray Photoelectron Spectroscopy)分析對氧化物半導體膜表面的組成進行定量化並進行了評估。
表1示出XPS分析結果。
由該結果可知，只有在矽烷氛圍中將基板溫度保持為400℃的條件下製造的樣品與未處理樣品的組成不同。由該結果可知，在處理氛圍為惰性氣體的氮氛圍中不具有使銦從氧化物半導體膜中脫離的效果，而在為還原氛圍的矽烷氛圍中具有使銦從氧化物半導體膜中脫離的效果。也就是說，可知在處理氛圍為惰性氣體的氮氛圍中不具有使銦從氧化物半導體膜中銦濃度降低的效果，而在為還原氛圍的矽烷氛圍中具有使氧化物半導體膜中的銦濃度降低的效果。另外，在矽烷氛圍中處理溫度為400℃時使銦從氧化物半導體膜中脫離的效果顯著，由此可知，較佳的是提高氛圍的溫度以更有利於形成還原氛圍的氣體分解。
100‧‧‧基板
101‧‧‧基底絕緣膜
103‧‧‧閘極絕緣膜
105‧‧‧源極電極及汲極電極
108‧‧‧閘極電極
110‧‧‧層間絕緣膜
130‧‧‧氧化物半導體膜
131‧‧‧區域
132‧‧‧區域
141‧‧‧氧化物半導體膜
142‧‧‧氧化物絕緣膜
203‧‧‧閘極絕緣膜
205‧‧‧源極電極及汲極電極
208‧‧‧閘極電極
210‧‧‧層間絕緣膜
230‧‧‧氧化物半導體膜
231‧‧‧區域
232‧‧‧區域
303‧‧‧閘極絕緣膜
308‧‧‧閘極電極
310‧‧‧層間絕緣膜
312‧‧‧佈線
330‧‧‧氧化物半導體膜
331‧‧‧區域
332‧‧‧區域
403‧‧‧閘極絕緣膜
405‧‧‧源極電極及汲極電極
408‧‧‧閘極電極
410‧‧‧層間絕緣膜
430‧‧‧氧化物半導體膜
431‧‧‧區域
432‧‧‧區域
441‧‧‧氧化物半導體膜
442‧‧‧氧化物絕緣膜
503‧‧‧閘極絕緣膜
505‧‧‧源極電極及汲極電極
508‧‧‧閘極電極
510‧‧‧層間絕緣膜
530‧‧‧氧化物半導體膜
531‧‧‧區域
532‧‧‧區域
1141‧‧‧切換元件
1142‧‧‧記憶元件
1143‧‧‧記憶元件群
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排界面
1199‧‧‧ROM
2200‧‧‧像素
2210‧‧‧液晶元件
2220‧‧‧電容
2230‧‧‧電晶體
9300‧‧‧外殼
9301‧‧‧按鈕
9302‧‧‧麥克風
9303‧‧‧顯示部
9304‧‧‧揚聲器
9305‧‧‧影像拍攝裝置
9310‧‧‧外殼
9311‧‧‧顯示部
9320‧‧‧外殼
9321‧‧‧按鈕
9322‧‧‧麥克風
9323‧‧‧顯示部
在圖式中：圖1A和1B是示出本發明的一個方式的半導體裝置的一個例子的俯視圖及剖面圖；圖2A至2C是示出本發明的一個方式的半導體裝置的製造製程的一個例子的剖面圖；圖3是示出本發明的一個方式的半導體裝置的一個例子的剖面圖；圖4A至4C是示出本發明的一個方式的半導體裝置及其製造製程的一個例子的剖面圖；圖5A至5C是示出本發明的一個方式的半導體裝置及其製造製程的一個例子的剖面圖；圖6A至6C是示出本發明的一個方式的半導體裝置及其製造製程的一個例子的剖面圖；圖7是示出本發明的一個方式的半導體裝置的一個例子的剖面圖；圖8A至8C是示出本發明的一個方式的半導體裝置及其製造製程的一個例子的剖面圖；圖9是示出使用本發明的一個方式的電晶體的液晶顯示裝置的一個例子的電路圖；圖10A和10B是說明使用本發明的一個方式的電晶體的半導體儲存裝置的一個例子的電路圖及電壓(V)-時間(T)圖表； 圖11A和11B是示出使用本發明的一個方式的電晶體的半導體儲存裝置的一個例子的電路圖及電壓(V)-電流(I)圖表；圖12是示出使用本發明的一個方式的電晶體的半導體儲存裝置的一個例子的電路圖；圖13A至13C是示出使用本發明的一個方式的電晶體的CPU的具體例子的方塊圖及其一部分的電路圖；圖14A至14C是示出本發明的一個方式的電子裝置的一個例子的立體圖。
100‧‧‧基板
101‧‧‧基底絕緣膜
103‧‧‧閘極絕緣膜
105‧‧‧源極電極及汲極電極
108‧‧‧閘極電極
110‧‧‧層間絕緣膜
130‧‧‧氧化物半導體膜
131‧‧‧區域
132‧‧‧區域

Claims (22)

  1. 一種半導體裝置，包括：含有銦的氧化物半導體膜；接觸於該氧化物半導體膜的底面的第一絕緣膜；接觸於該氧化物半導體膜的頂面的第二絕緣膜；隔著該第一絕緣膜或該第二絕緣膜與該氧化物半導體膜重疊的閘極電極；以及與該氧化物半導體膜接觸的源極電極及汲極電極，其中，該氧化物半導體膜包括接觸於該第一絕緣膜的第一區域，其中，該氧化物半導體膜包括該第二絕緣膜與該第一區域之間的接觸於該第二絕緣膜的第二區域，其中，該第二區域中的銦濃度低於該第一區域中的銦濃度，並且其中，該源極電極及該汲極電極不與該第二區域重疊。
  2. 根據申請專利範圍第1項之半導體裝置，其中，該閘極電極以接觸於該第一絕緣膜的方式設置。
  3. 根據申請專利範圍第1項之半導體裝置，其中，該閘極電極以接觸於該第二絕緣膜的方式設置。
  4. 根據申請專利範圍第1項之半導體裝置，其中，該源極電極及該汲極電極形成在該氧化物半導體膜與該第一絕緣膜之間。
  5. 根據申請專利範圍第1項之半導體裝置，其中，該 源極電極及該汲極電極形成在該氧化物半導體膜與該第二絕緣膜之間。
  6. 根據申請專利範圍第1項之半導體裝置，其中，該第一區域中的該銦濃度為10at.%以上25at.%以下。
  7. 根據申請專利範圍第1項之半導體裝置，其中，該第二區域中的該銦濃度為0at.%以上13at.%以下。
  8. 一種半導體裝置，包括：含有銦的氧化物半導體膜；接觸於該氧化物半導體膜的源極電極及汲極電極；該源極電極與該汲極電極之間的接觸於該氧化物半導膜的頂面的氧化物絕緣膜；覆蓋該氧化物絕緣膜、該源極電極及該汲極電極的閘極絕緣膜；以及隔著該閘極絕緣膜與該氧化物半導體膜重疊的閘極電極，其中，該氧化物絕緣膜基本包含除了銦以外的該氧化物半導體膜所包含的元素，並且其中，該源極電極及該汲極電極不與該氧化物絕緣膜重疊。
  9. 一種半導體裝置，包括：閘極電極；覆蓋該閘極電極的閘極絕緣膜；隔著該閘極絕緣膜與該閘極電極重疊的含有銦的氧化物半導體膜； 接觸於該氧化物半導體膜的源極電極及汲極電極；以及該源極電極與該汲極電極之間的接觸於該氧化物半導體膜的頂面的氧化物絕緣膜，其中，該氧化物絕緣膜基本包含除了銦以外的該氧化物半導體膜所包含的元素，並且其中，該源極電極及該汲極電極不與該氧化物絕緣膜重疊。
  10. 根據申請專利範圍第1、8和9中任一項之半導體裝置，其中，該氧化物半導體膜還含有選自Ga、Sn及Zn中的至少一種元素。
  11. 根據申請專利範圍第8或9項之半導體裝置，其中，該氧化物絕緣膜基本含有選自Ga、Sn及Zn中的至少一種元素。
  12. 根據申請專利範圍第8或9項之半導體裝置，其中，該氧化物半導體膜中的該銦濃度為10at.%以上25at.%以下。
  13. 一種半導體裝置的製造方法，包括如下步驟：在絕緣表面上形成含有銦的第一氧化物半導體膜；在該第一氧化物半導體膜上形成源極電極及汲極電極；在形成該源極電極及該汲極電極之後，將該第一氧化物半導體膜暴露於還原氛圍；在對該第一氧化物半導體膜進行暴露之後，在該第一 氧化物半導體膜上形成閘極絕緣膜；以及隔著該閘極絕緣膜在該第一氧化物半導體膜上形成閘極電極。
  14. 一種半導體裝置的製造方法，包括如下步驟：在絕緣表面上形成閘極電極；覆蓋該閘極電極形成閘極絕緣膜；在該閘極絕緣膜上形成含有銦的第一氧化物半導體膜；在該第一氧化物半導體膜上形成源極電極及汲極電極；以及在形成該源極電極及該汲極電極之後，將該第一氧化物半導體膜暴露於還原氛圍。
  15. 根據申請專利範圍第13或14項之半導體裝置的製造方法，其中，該第一氧化物半導體膜還含有選自Ga、Sn及Zn中的至少一種元素。
  16. 根據申請專利範圍第13或14項之半導體裝置的製造方法，其中，該還原氛圍為矽烷氛圍和氫氛圍之一。
  17. 根據申請專利範圍第13或14項之半導體裝置的製造方法，其中，該還原氛圍使用電浆CVD設備形成。
  18. 根據申請專利範圍第13或14項之半導體裝置的製造方法，其中，藉由對該第一氧化物半導體膜進行暴露形成第二氧化物半導體膜以及接觸於該第二氧化物半導體膜的頂面的氧化物絕緣膜。
  19. 根據申請專利範圍第13或14項之半導體裝置的 製造方法，其中，該第一氧化物半導體膜中的銦濃度為10at.%以上25at.%以下。
  20. 根據申請專利範圍第13或14項之半導體裝置的製造方法，其中，藉由對該第一氧化物半導體膜進行暴露在該第一氧化物半導體膜中形成第一區域及接觸於該第一區域的頂面的第二區域，其中，該第二區域是暴露於該還原氛圍的區域，並且其中，該第二區域中的銦濃度低於該第一區域中的銦濃度。
  21. 根據申請專利範圍第20項之半導體裝置的製造方法，其中，該第一區域中的該銦濃度為10at.%以上25at.%以下。
  22. 根據申請專利範圍第20項之半導體裝置的製造方法，其中，該第二區域中的該銦濃度為0at.%以上13at.%以下。
TW101109506A 2011-03-28 2012-03-20 半導體裝置及半導體裝置的製造方法 TWI570922B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011069542 2011-03-28

Publications (2)

Publication Number Publication Date
TW201242030A TW201242030A (en) 2012-10-16
TWI570922B true TWI570922B (zh) 2017-02-11

Family

ID=46926028

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109506A TWI570922B (zh) 2011-03-28 2012-03-20 半導體裝置及半導體裝置的製造方法

Country Status (4)

Country Link
US (3) US9425322B2 (zh)
JP (2) JP6053098B2 (zh)
KR (3) KR20120110034A (zh)
TW (1) TWI570922B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI637517B (zh) * 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI608616B (zh) 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
US9960280B2 (en) * 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
JP6444745B2 (ja) * 2015-01-22 2018-12-26 東芝メモリ株式会社 半導体装置及びその製造方法
US9991394B2 (en) * 2015-02-20 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP6705663B2 (ja) 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6430302B2 (ja) * 2015-03-13 2018-11-28 東芝メモリ株式会社 不揮発性半導体記憶装置
JP6796086B2 (ja) * 2016-02-05 2020-12-02 株式会社半導体エネルギー研究所 半導体装置
KR102358829B1 (ko) * 2016-05-19 2022-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
CN114864381A (zh) * 2016-05-20 2022-08-05 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2018133398A (ja) * 2017-02-14 2018-08-23 株式会社ジャパンディスプレイ 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429983A (en) * 1993-12-27 1995-07-04 Fujitsu Limited Method of manufacturing semiconductor device
US20090250693A1 (en) * 2008-04-03 2009-10-08 Hong-Han Jeong Thin film transistor, display device, including the same, and associated methods
JP2010161339A (ja) * 2008-12-12 2010-07-22 Canon Inc 電界効果型トランジスタ及び表示装置
TW201030983A (en) * 2008-10-24 2010-08-16 Semiconductor Energy Lab Oxide semiconductor, thin film transistor, and display device
TW201110243A (en) * 2009-07-03 2011-03-16 Semiconductor Energy Lab Display device including transistor and manufacturing method thereof

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
JP3535205B2 (ja) 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4776748B2 (ja) * 1999-12-22 2011-09-21 株式会社半導体エネルギー研究所 太陽電池
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7615798B2 (en) * 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276211A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2010030824A (ja) 2008-07-28 2010-02-12 Idemitsu Kosan Co Ltd 金属相含有酸化インジウム焼結体及びその製造方法
JP5552276B2 (ja) 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5258475B2 (ja) 2008-09-22 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101064470B1 (ko) * 2009-01-12 2011-09-15 삼성모바일디스플레이주식회사 박막트랜지스터 및 그 제조방법
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5352391B2 (ja) 2009-09-14 2013-11-27 株式会社ジャパンディスプレイ 表示装置
CN105428424A (zh) * 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR102321565B1 (ko) * 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101638977B1 (ko) * 2009-11-13 2016-07-12 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101035357B1 (ko) * 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
CN102834922B (zh) 2010-04-02 2016-04-13 株式会社半导体能源研究所 半导体装置
WO2011122363A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8912537B2 (en) 2010-04-23 2014-12-16 Hitachi, Ltd. Semiconductor device, RFID tag using the same and display device
CN102939658B (zh) * 2010-06-01 2014-03-26 夏普株式会社 薄膜晶体管
TWI559409B (zh) * 2010-08-16 2016-11-21 半導體能源研究所股份有限公司 半導體裝置之製造方法
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8686416B2 (en) * 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429983A (en) * 1993-12-27 1995-07-04 Fujitsu Limited Method of manufacturing semiconductor device
US20090250693A1 (en) * 2008-04-03 2009-10-08 Hong-Han Jeong Thin film transistor, display device, including the same, and associated methods
TW201030983A (en) * 2008-10-24 2010-08-16 Semiconductor Energy Lab Oxide semiconductor, thin film transistor, and display device
JP2010161339A (ja) * 2008-12-12 2010-07-22 Canon Inc 電界効果型トランジスタ及び表示装置
TW201110243A (en) * 2009-07-03 2011-03-16 Semiconductor Energy Lab Display device including transistor and manufacturing method thereof

Also Published As

Publication number Publication date
US20180151744A1 (en) 2018-05-31
US10192997B2 (en) 2019-01-29
KR20190125252A (ko) 2019-11-06
KR20120110034A (ko) 2012-10-09
US20160359048A1 (en) 2016-12-08
JP6053098B2 (ja) 2016-12-27
JP2017046009A (ja) 2017-03-02
US9425322B2 (en) 2016-08-23
KR102320341B1 (ko) 2021-11-03
KR102170481B1 (ko) 2020-10-28
TW201242030A (en) 2012-10-16
JP6310042B2 (ja) 2018-04-11
JP2012216787A (ja) 2012-11-08
US20120248432A1 (en) 2012-10-04
US9929280B2 (en) 2018-03-27
KR20200119765A (ko) 2020-10-20

Similar Documents

Publication Publication Date Title
KR102320341B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
TWI541941B (zh) 半導體裝置及其製造方法
TWI545775B (zh) 半導體裝置及其製造方法
TWI553860B (zh) 半導體裝置
US9379223B2 (en) Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
TWI527127B (zh) 半導體裝置及其製造方法
TWI536569B (zh) 半導體裝置
JP2017130691A (ja) 半導体装置
US8841165B2 (en) Semiconductor device and method for manufacturing the same