TWI536569B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI536569B
TWI536569B TW101106989A TW101106989A TWI536569B TW I536569 B TWI536569 B TW I536569B TW 101106989 A TW101106989 A TW 101106989A TW 101106989 A TW101106989 A TW 101106989A TW I536569 B TWI536569 B TW I536569B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
semiconductor
semiconductor film
edge
Prior art date
Application number
TW101106989A
Other languages
English (en)
Other versions
TW201251022A (en
Inventor
佐藤瞳
齋藤隆行
野田耕生
高山徹
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201251022A publication Critical patent/TW201251022A/zh
Application granted granted Critical
Publication of TWI536569B publication Critical patent/TWI536569B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

半導體裝置
本發明係關於具有包括電晶體等半導體元件的電路的半導體裝置。例如，本發明係關於將安裝在電源電路中的功率裝置；包括記憶體、閘流管、轉換器、影像感測器等的半導體積體電路；以液晶顯示面板為代表的電光裝置；具有發光元件的發光顯示裝置作為部件而安裝有它們的電子裝置。此外，本發明亦關於使用於半導體裝置中的氧化物。
注意，在本說明書中，「半導體裝置」通常指的是能夠藉由利用半導體特性從而進行操作的所有裝置，因此，電光裝置、諸如發光顯示裝置之顯示裝置、半導體電路及電子裝置都是半導體裝置。
如同以液晶顯示裝置做為典型那樣，形成於玻璃基板等之上的電晶體大多由非晶矽、多晶矽等所構成。雖然使用非晶矽的電晶體的場效應遷移率低，但是能夠應對玻璃基板的大面積化。另外，雖然使用多晶矽的電晶體的場效應遷移率高，但是存在有不適合形成於較大的玻璃基板之上的缺點。
除了使用矽的電晶體之外，近年來使用氧化物半導體來製造電晶體，然後將這種電晶體應用於電子裝置或光學裝置的技術受到注目。例如，專利文獻1及專利文獻2揭 示了如下技術：使用氧化鋅、In-Ga-Zn-O類氧化物作為氧化物半導體來製造電晶體並且將該電晶體使用於顯示裝置的像素的切換元件等。
[專利文獻1]日本專利申請案公告第2007-123861號公報
[專利文獻2]日本專利申請案公告第2007-96055號公報
已知氧化物半導體大多具有n型導電性，且氧化物半導體膜的氧缺乏的一部分成為施體而釋放作為載子的電子。其結果是，當將氧化物半導體膜使用於電晶體的活性層時，有時由於氧缺乏而會導致臨界電壓向負的方向上偏移。此外，即使產生在氧化物半導體膜中的氧缺乏很少，也會使電晶體的臨界電壓向負方向上偏移，因此容易成為常導通(normally-on)的電特性。
從而，雖然氧化物半導體膜需要以不產生氧缺乏的方式來形成，但是難以抑制在形成後的加熱處理及減壓下的暴露中的微量氧的釋放。
另外，存在如下問題：在將碳化矽及氮化鎵等使用於活性層的電晶體中，也難以控制臨界電壓，而容易成為常導通的電特性。
鑒於上述問題，本發明的目的之一是對將難以控制臨界電壓的半導體膜用於活性層的電晶體賦予穩定的電特性 從而製造一種可靠性高的半導體裝置。
本發明的一個實施例的技術思想在於：作為與電晶體的活性層相接觸的膜或活性層附近的膜，使用至少具有負的固定電荷的氧化矽膜。
具有負的固定電荷的氧化矽膜是指例如其鋁濃度為0.01 at.%(atomic：原子)%以上且10 at.%以下，較佳為0.02 at.%以上且5 at.%以下，更佳為0.05 at.%以上且2 at.%以下的氧化矽膜。此外，作為具有負的固定電荷的氧化矽膜，也可為，硼、鎵、銦等第13族的元素代替鋁而被包含在氧化矽膜中。
可以藉由將具有負的固定電荷的氧化矽膜使用於與電晶體的活性層相接觸的膜或活性層附近的膜，利用負的固定電荷而使負電場一直重疊於活性層，以使臨界電壓向正方向上偏移。因此，可以對電晶體賦予穩定的電特性從而製造一種可靠性高的半導體裝置。
以下示出具有負的固定電荷的氧化矽膜的形成方法。例如，可將氧化鋁混合到氧化矽(石英)靶材，利用濺射法來形成膜。或者可在氧化矽靶材上設置氧化鋁燒結體或鋁金屬片，利用濺射法來形成膜。或者可藉由利用氧化矽靶材及氧化鋁靶材的多元濺射法來形成膜。
明確地說，本發明的一個實施例是一種半導體裝置，包括：閘極電極；覆蓋閘極電極的閘極絕緣膜；在閘極絕緣膜之上的一對電極；隔著閘極絕緣膜而至少其一部分與閘極電極重疊且至少其一部分與一對電極相接觸的半導體 膜；以及在半導體膜之上的絕緣膜，其中，閘極絕緣膜和絕緣膜的至少其中一個包含具有負的固定電荷的氧化矽膜。
在上述結構中，具有負的固定電荷的氧化矽膜的半導體膜側的表面電荷密度較佳為1×1010cm-2以上且5×1011cm-2以下。此外，具有負的固定電荷的氧化矽膜較佳為包含0.01 at.%以上且10 at.%以下的鋁。另外，具有負的固定電荷的氧化矽膜藉由利用包含0.01 at.%以上且10 at.%以下的鋁在內的氧化矽靶材的濺射法或利用設置有氧化鋁燒結體的氧化矽靶材的濺射法來予以形成。
在上述各結構中，半導體膜包括通道區、源極區及汲極區，一對電極隔著設置在絕緣膜中的開口部而分別與半導體膜的源極區及汲極區相接觸。
此外，本發明的一個實施例是一種半導體裝置，包括：基底絕緣膜；在基底絕緣膜之上的半導體膜；其一部分與半導體膜相接觸的一對電極；在半導體膜之上的閘極絕緣膜；以及隔著閘極絕緣膜而至少其一部分與半導體膜重疊的閘極電極，其中，基底絕緣膜和閘極絕緣膜的至少其中一個包含具有負的固定電荷的氧化矽膜。
在上述結構中，具有負的固定電荷的氧化矽膜的半導體膜側的表面電荷密度較佳為1×1010cm-2以上且5×1011cm-2以下。此外，具有負的固定電荷的氧化矽膜較佳為包含0.01 at.%以上且10 at.%以下的鋁。另外，具有負的固定電荷的氧化矽膜藉由利用包含0.01 at.%以上且10 at.%以下的鋁在內的氧化矽靶材的濺射法或利用設置有氧化鋁燒結體的氧化矽靶材的濺射法來形成。
在上述各結構中，半導體膜包括通道區、源極區及汲極區，在一對電極與半導體膜之間具有絕緣膜，一對電極隔著設置在絕緣膜中的開口部而分別與半導體膜的所述源極區及汲極區相接觸。
在上述各結構中，半導體膜較佳為包含選自In、Ga、Zn和Sn中的兩種以上(包含兩種)的氧化物半導體膜。
本發明可以對將難以抑制臨界電壓的半導體膜使用於活性層的電晶體賦予穩定的電特性，從而製造一種可靠性高的半導體裝置。
以下參照圖式來詳細地說明本發明的實施例。但是，本發明並不侷限於下述說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其模式和詳細內容可以被變換為各種各樣的形式。此外，本發明不應該被解釋為僅限定在以下所示的實施例所記載的內容中。注意，當利用圖式說明發明結構時，指代相同目標的元件符號在不同的圖式中共同使用。另外，有時使用相同的陰影圖案指代相同的部分，而不特別附加標記。
以下說明本發明，首先對在本說明書中使用的用語進行簡單的說明。首先，在本說明書中，當將電晶體的源極和汲極中的一者叫做汲極時，將另一者叫做源極。也就是 說，不根據電位的高低來區別源極和汲極。從而，本發明中，也可將稱作源極的部分換稱為汲極。
另外，電壓大多指某個電位與標準電位(例如，接地電位)之間的電位差。由此，可將電壓、電位以及電位差分別換稱為電位、電壓、電壓差。
在本說明書中，即使當描述為“連接”時，在現實的電路中，有時也沒有物理連接的部分，而只是佈線延伸的情況。
注意，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，本說明書中的序數不作為用於特定發明的事項來表示固有名稱。
(實施例1)
在本實施例中，使用圖1A至圖1C說明本發明的一個實施例的半導體裝置的電晶體的一個例子。
圖1A是電晶體的俯視圖。沿著圖1A所示的點劃線A-B以及點劃線C-D的剖面分別對應於圖1B所示的A-B剖面以及圖1C所示的C-D剖面。
這裏，詳細說明圖1B所示的A-B剖面。
半導體裝置包括：基板100；在基板100之上的閘極電極104；覆蓋基板100及閘極電極104的閘極絕緣膜112；隔著閘極絕緣膜112而位於閘極電極104之上的半導體膜106；位於半導體膜106之上且其一部分與半導體膜106相接觸的一對電極116；以及覆蓋閘極絕緣膜112 、半導體膜106及一對電極116的層間絕緣膜118。
閘極絕緣膜112至少包含具有負的固定電荷的氧化矽膜。此外，作為具有負的固定電荷的氧化矽膜，也可為，硼、鎵、銦等第13族的元素代替鋁包含在氧化矽膜中。
具有負的固定電荷的氧化矽膜是指，例如，其鋁濃度為0.01 at.%以上且10 at.%以下，較佳為0.02 at.%以上且5 at.%以下，更佳為0.05 at.%以上且2 at.%以下的氧化矽膜。在氧化矽膜中，鋁產生負的固定電荷。即使氧化矽膜中的鋁濃度超過10 at.%，氧化矽膜中的負的固定電荷也增加得不大。反之，有時會由於鋁濃度太高從而降低藉由加熱釋放出的氧的量。此外，即使鋁濃度為0.01 at.%以下，也可以在氧化矽膜中產生負的固定電荷，但是通常在氧化矽靶材中非意圖性地包含的鋁濃度也包括在上述鋁濃度範圍，因此從控制臨界電壓的觀點來看，這不是較佳的。
在此，具有負的固定電荷的氧化矽膜的半導體膜106側的表面電荷密度為1×1010cm-2以上且5×1011cm-2以下，較佳為1×1011cm-2以上且3×1011cm-2以下。
氧化矽膜中的鋁既可以與構成氧化矽膜的氧的一部分相結合，也可以被包括在氧化矽膜中的晶格之間。
包含鋁的氧化矽膜例如可利用包含0.01 at.%以上且10 at.%以下，較佳為0.02 at.%以上且5 at.%以下，更佳為0.05 at.%以上且2 at.%以下的鋁的氧化矽靶材藉由濺射法來形成膜。或者可在氧化矽靶材上適當地設置氧化鋁燒結體或鋁金屬片並利用濺射法形成膜。此外，也可以使用 矽靶材代替氧化矽靶材。可根據氧化矽靶材、氧化鋁燒結體或鋁金屬片的膜形成速率，以氧化矽膜中包含其濃度為0.01 at.%以上且10 at.%以下，較佳為0.02 at.%以上且5 at.%以下，更佳為0.05 at.%以上且2 at.%以下的鋁的方式設定氧化鋁燒結體或鋁金屬片的設置量。或者，可藉由使用氧化矽靶材及氧化鋁靶材的多元濺射法形成膜。當使用多元濺射法時，可以根據施加到氧化矽靶材及氧化鋁靶材的功率來調整膜形成速率，以鋁濃度處於上述範圍的方式選擇膜形成條件。
包含鋁的氧化矽膜的形成方法不限於濺射法。也可以利用脈衝雷射沉積法、電漿CVD法以及分子束外延法等。
例如，當利用離子摻雜法或離子植入法等對氧化矽膜中添加鋁時，在添加鋁的同時氧化矽膜會受到損傷。因此，作為與電晶體的活性層相接觸的膜是不合適的。也就是說，由於受到損傷的氧化矽膜包括多個缺陷，因此導致電晶體的電特性的惡化及可靠性的降低。即使要修復氧化矽膜中的缺陷，也必須進行高溫度的熱處理等負載高的製程。從而，由於可以藉由利用濺射法、脈衝雷射沉積法等形成在膜形成時包含鋁的氧化矽膜，從而能夠不對氧化矽膜產生損傷地添加鋁，所以是較佳的。
此外，也可以在包含鋁的氧化矽膜中包含有0.01 at.%以上且5 at.%以下的氮、稀有氣體(氦、氖、氬、氪及氙等)或碳。
另外，閘極絕緣膜112既可以以具有負的固定電荷的氧化矽膜的單層結構來予以形成，又可以以具有負的固定電荷的氧化矽膜的疊層結構來予以形成。當以疊層結構來形成時，除了具有負的固定電荷的氧化矽膜以外，還可以將氧化矽膜(有意圖地使其包含負的固定電荷的氧化矽膜除外)、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、或氧化鋯膜等加以組合來使用。例如，上述膜可以利用熱氧化法、CVD法(諸如，電漿CVD法、熱CVD法等)、濺射法等來予以形成。當以疊層結構來形成閘極絕緣膜112時，既可以對與半導體膜106相接觸的一側的膜設置具有負的固定電荷的氧化矽膜，也可以隔著其他絕緣膜而設置具有負的固定電荷的氧化矽膜。
此外，層間絕緣膜118也較佳為至少包含具有負的固定電荷的氧化矽膜。與閘極絕緣膜112相同，層間絕緣膜118既可以以具有負電荷的氧化矽膜的單層來予以形成，又可以以具有負電荷的氧化矽膜的疊層結構來予以形成。當以疊層結構來形成時，除了具有負的固定電荷的氧化矽膜以外，還可以將氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、或氧化鋯膜等加以組合來使用。例如，上述膜可以利用熱氧化法、CVD法(諸如，電漿CVD法、熱CVD法等)、濺射法等來予以形成。當以疊層結構來形成層間絕緣膜118時，既可以對與半導體膜106相接觸的一側的膜設置具有負的固定電荷的氧化矽膜，也可以隔著其他絕緣膜而設置具有負的固定電荷的氧化矽膜。
此外，具有負的固定電荷的氧化矽膜既可以包含在閘極絕緣膜112和層間絕緣膜118的任何一者中，也可以包含在這兩者中。例如，當層間絕緣膜118包含具有負的固定電荷的氧化矽膜時，閘極絕緣膜112也可以使用其他絕緣膜。
藉由將具有負的固定電荷的氧化矽膜使用於閘極絕緣膜112和層間絕緣膜118中的任何一者或兩者，從而利用負的固定電荷以使負電場一直重疊於通道區，而為了形成通道需要提高施加到閘極的電壓。因此，可以使臨界電壓向正方向上偏移。
當半導體膜106為氧化物半導體膜時，較佳將藉由加熱處理釋放出氧的膜使用於閘極絕緣膜112和層間絕緣膜118中的任何一者或兩者。藉由使用藉由加熱處理釋放出氧的膜，從而可以修復半導體膜106中產生的缺陷，且可以抑制電晶體的電特性的劣化。此外，既可以是，具有負的固定電荷的氧化矽膜兼作藉由加熱處理釋放出氧的膜，也可以是，除了具有負的固定電荷的氧化矽膜之外另行設置藉由加熱處理釋放出氧的膜。
在本說明書等中，“藉由加熱處理釋放出氧”是指當利用TDS(Thermal Desorption Spectroscopy：熱脫附譜分析法)分析時，換算為氧原子的氧的釋放量為1.0×1018cm-3以上，較佳為1.0×1020cm-3以上。
在此，以下說明當利用TDS分析時換算為氧原子的氧的釋放量的測量方法。
進行TDS分析時的氣體的釋放量與離子強度的積分值成正比。因此，可根據所測量的離子強度的積分值與標準樣品的比例，計算出氣體的釋放量。標準樣品的基準值是指在包含所定密度的原子的樣品中該原子密度與相當於該原子的離子強度的積分值所成的比例。
例如，根據對標準樣品的包含所定密度的氫的矽晶圓的TDS分析結果及對絕緣膜的TDS分析結果，可使用算式1算出絕緣膜中的氧分子的釋放量(NO2)。在此，假定利用TDS分析所獲得之被檢測作為質量數32的所有氣體都是源自氧分子。作為質量數32，另外有CH3OH，但是CH3OH存在的可能性低，所以在此不加考慮。另外，因為包含氧原子同位素即質量數為17的氧原子及質量數為18的氧原子的氧分子在自然界中的存在比例極微量，所以不加考慮。
[算式1]
NO2=NH2/SH2×SO2×α
NH2是以密度換算從標準樣品脫離的氫分子的值。SH2是對標準樣品進行TDS分析時的離子強度的積分值。在此，將標準樣品的基準值設定為NH2/SH2。SO2是對絕緣膜進行TDS分析時的離子強度的積分值。α是影響到TDS分析中的離子強度的係數。關於算式1的詳細情況，參照日本專利申請公告H06-275697號公報。另外，上述絕緣膜的氧釋放量是使用電子科學株式會社製造的升溫脫附分析裝置EMD-WA1000S/W，且使用包含1×1016cm-3的氫原子 的矽晶圓作為標準樣品來予以測量的。
此外，在TDS分析中，氧的一部分被檢測作為氧原子。氧分子和氧原子的比率可以從氧分子的離子化比率算出。另外，因為上述α包括氧分子的離子化比率，所以藉由評估氧分子的釋放量，可以估算出氧原子的釋放量。
注意，NO2是氧分子的釋放量。換算為氧原子時的釋放量成為氧分子的釋放量的2倍。
在上述結構中，藉由加熱處理釋放出氧的膜也可以是氧過剩的氧化矽(SiOx(X>2))。氧過剩的氧化矽(SiOx(X>2))是指每單位體積的氧原子多於矽原子數的兩倍的氧化矽。每單位體積的矽原子數及氧原子數是藉由盧瑟福背向散射光譜學法(RBS：Rutherford Backscattering Spectrometry)所測定的值。
藉由從閘極絕緣膜112和層間絕緣膜118中的任何一者或兩者將氧供應到作為氧化物半導體膜的半導體膜106中，可以降低半導體膜106與閘極絕緣膜112之間的介面狀態密度和半導體膜106與層間絕緣膜118之間的介面狀態密度中的任何一者或兩者。其結果是，可以抑制由於電晶體的操作等而使得載子在半導體膜106與閘極絕緣膜112之間的介面以及半導體膜106與層間絕緣膜118之間的介面中的任何一者或兩者被俘獲，從而可以獲得電特性的劣化小的電晶體。
並且，有時會因氧化物半導體膜的氧缺乏而產生電荷。一般來說，氧化物半導體膜中的氧缺乏的一部分成為施 體，而釋放出成為載子的電子。其結果是，電晶體的臨界電壓向負方向上偏移。藉由從閘極絕緣膜112或層間絕緣膜118向半導體膜106充分供應氧，從而可以降低作為臨界電壓偏移到負方向的主要原因的氧化物半導體膜中的氧缺乏。
也就是說，藉由在閘極絕緣膜112或層間絕緣膜118中設置藉由加熱處理釋放出氧的膜，從而可以降低半導體膜106與閘極絕緣膜112之間的介面狀態密度、半導體膜106與層間絕緣膜118之間的介面狀態密度以及作為氧化物半導體膜的半導體膜106的氧缺乏，且可以減小氧化物半導體膜的半導體膜106與閘極絕緣膜112或層間絕緣膜118之間的介面中的載子俘獲的影響。
更佳為，將具有負電荷的氧化矽膜與半導體膜106相接觸或者設置在半導體膜106附近，進而儘量消除半導體膜106的臨界電壓向負方向上偏移的主要原因。
儘管對基板100沒有太大的限制，但是，基板100需要至少具有能夠耐受稍後實施的熱處理程度的耐熱性。例如，作為基板100，也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，作為基板100，也可以採用矽或碳化矽等單晶半導體基板、多晶半導體基板、矽鍺等化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽晶片)基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
作為基板100，也可以使用撓性基板。在此情況下， 可以在撓性基板之上直接製造電晶體。此外，作為在撓性基板之上設置電晶體的方法，還存在如下方法：在非撓性基板之上形成電晶體之後，將電晶體剝離並將該電晶體轉置到作為撓性基板的基板100之上。在此情況下，較佳在非撓性基板與電晶體之間設置剝離層。
閘極電極104可以採用單層結構或疊層結構，且可以從Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、Ta及W；它們的氮化物及氧化物；以及它們的合金中選擇其中一個以上，以單層或疊層的方式來使用它們。此外，當使用氧化物作為閘極電極104時，也可以包含5×1019cm-3以上且20 at.%以下的氮，較佳為包含1×1020cm-3以上且7 at.%以下的氮。例如，可以使用包含1×1020cm-3以上且7 at.%以下的氮，且包含In、Ga及Zn的氧化物膜。當將氧化物膜使用於閘極電極104時，因為氧化物膜的電阻比金屬膜的電阻高，所以為了降低閘極電極整體的電阻，較佳為疊層設置薄層電阻為10 Ω/sq以下的低電阻的膜。此外，單位為cm-3的濃度可以利用SIMS(Secondary Ion Mass Spectrometry：二次離子質譜)分析來予以定量化，單位為at.%的濃度可以利用XPS(X-ray Photoelectron Spectroscopy：X射線光電子能譜)分析來予以定量化。
此外，在圖1A至圖1C中，藉由將閘極電極104設定為相比於半導體膜106在長度和寬度上都大的形狀從而來抑制半導體膜106的因光而導致的劣化以及電荷的產生，但是不限於此。也可以採用半導體膜106相比於閘極電極 104在俯視圖中的長度和寬度上都大的形狀。
當使用氧化物半導體膜作為半導體膜106時，可以利用濺射法、電漿CVD法、PLD(Pulse Laser Deposition：脈衝雷射沉積)法、MBE(Molecular Beam Epitaxy：分子束外延)法或蒸鍍法等，並且例如可以使用包含選自In、Ga、Zn和Sn中的兩種以上(包含兩種)的材料。
作為氧化物半導體膜，例如可以使用：四元金屬氧化物的In-Sn-Ga-Zn-O類材料；三元金屬氧化物的In-Ga-Zn-O類材料、In-Sn-Zn-O類材料、In-Al-Zn-O類材料、Sn-Ga-Zn-O類材料、Al-Ga-Zn-O類材料、Sn-Al-Zn-O類材料；二元金屬氧化物的In-Zn-O類材料、Sn-Zn-O類材料、Al-Zn-O類材料、Zn-Mg-O類材料、Sn-Mg-O類材料、In-Mg-O類材料、In-Ga-O類材料；或者In-O類材料、Sn-O類材料、Zn-O類材料等。在此，例如，In-Ga-Zn-O類材料意味著具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物，並對其組成比並沒有特別的限制。另外，也可以包含In、Ga、Zn以外的元素。此時，較佳為，相對於氧化物半導體膜的化學計量比，使O過剩。藉由使O過剩，從而可以抑制氧化物半導體膜的氧缺乏所引起的載子的產生。
另外，作為一個例子，當使用In-Zn-O類材料作為氧化物半導體膜時，將原子數比設定為In：Zn=0.5以上且50以下：1，較佳為In：Zn=1以上且20以下：1，更佳為In：Zn=3以上且30以下：2。藉由將Zn的原子數比設定 為上述範圍，可以提高電晶體的場效應遷移率。這裏，化合物的原子數比較佳為當In：Zn：O=X：Y：Z時，Z>1.5X+Y。
作為氧化物半導體膜，也可以使用以化學式InMO3(ZnO)m(m>0)來表示的材料。在此，M表示選自Ga、Al、Mn及Co中的一個或多個的金屬元素。例如，作為M，可以使用Ga、Ga及Al、Ga及Mn或Ga及Co等。
作為氧化物半導體膜，為了降低電晶體的截止電流，選擇能隙為2.5 eV以上，較佳為3.0 eV以上的材料。但是也可以使用示出其能隙處於上述範圍中的半導體特性的材料來代替氧化物半導體膜。
氧化物半導體膜是降低氫、鹼金屬及鹼土金屬等而其雜質濃度極低的氧化物半導體膜。因此，將氧化物半導體膜使用於通道區的電晶體可以降低截止電流。
將氧化物半導體膜中的氫濃度設定為小於5×1018cm-3，較佳設定為1×1018cm-3以下，更較佳為5×1017cm-3以下，進一步較佳為1×1016cm-3以下。
因為鹼金屬不是構成氧化物半導體的元素，所以是雜質。在鹼土金屬不是構成氧化物半導體的元素的情況下，鹼土金屬也是雜質。尤其是，鹼金屬中的鈉(Na)在與氧化物半導體膜相接觸的絕緣膜為氧化物膜的情況下擴散到該絕緣膜中而成為Na+。另外，在氧化物半導體膜內，Na使構成氧化物半導體的金屬與氧的接合斷裂，或擠進其接 合之中。其結果是，例如，引起因臨界電壓偏移到負方向而導致的常導通化、場效應遷移率的降低等電晶體特性的劣化，而且還產生特性偏差。尤其是在氧化物半導體膜中的氫濃度充分低時，該雜質所導致的電晶體的特性劣化及特性偏差的問題變得明顯。因此，當氧化物半導體膜中的氫濃度為1×1018cm-3以下，尤其是1×1017cm-3以下時，較佳為降低上述雜質的濃度。明確而言，Na濃度的測定值較佳為5×1016cm-3以下，更佳為1×1016cm-3以下，進一步較佳為1×1015cm-3以下。同樣地，鋰(Li)濃度的測定值較佳為5×1015cm-3以下，更佳為1×1015cm-3以下。同樣地，鉀(K)濃度的測定值較佳為5×1015cm-3以下，更佳為1×1015cm-3以下。
可以藉由將如上所示的氧化物半導體膜用於半導體膜106，從而降低電晶體的截止電流。明確地說，使電晶體的截止電流為1×10-18A以下、1×10-21A以下或1×10-24A。
氧化物半導體膜取單晶、多晶(polycrystal)或非晶等狀態。
較佳氧化物半導體膜是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部和非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下，該結晶部的尺寸為能夠容納在一邊短於100nm的立方體內 的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外，不能利用TEM在CAAC-OS膜中觀察到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在與CAAC-OS膜的被形成面的法線向量或表面的法線向量平行的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部之間，a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載為“垂直”時，也包括85°以上且95°以下的範圍。另外，在只記載為“平行”時，也包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面側進行結晶生長時，與被形成面附近相比，有時在表面附近結晶部所占的比例較高。另外，藉由對CAAC-OS膜添加雜質，有時也會在該雜質添加區中結晶部發生非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在與CAAC-OS膜的被形成面的法線向量或表面的法線向量平行的方向上一致，所以有時根據CAAC-OS膜的形狀(被 形成面的剖面形狀或表面的剖面形狀)而朝向彼此不同的方向。另外，結晶部的c軸方向是與形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量平行的方向。藉由進行膜形成或在膜形成之後進行加熱處理等晶化處理來形成結晶部。
使用CAAC-OS膜的電晶體可以降低因照射可見光或紫外光而產生的電特性變動。因此，該電晶體的可靠性高。
另外，也可以用氮取代構成氧化物半導體膜的氧的一部分。
另外，說明了使用氧化物半導體以作為半導體膜106的情況，但是也可以使用其能隙大於矽半導體且其本質載子密度低於矽的碳化矽、氮化鎵等化合物半導體。
一對電極116可以以單層或疊層的方式使用閘極電極104中所示的金屬膜、金屬氮化物膜、金屬氧化物膜或合金膜等。
若將包含Cu的膜用於一對電極116，則可以降低佈線的電阻，而在大型顯示裝置等中也可以減少佈線延遲等的產生。在將Cu使用於一對電極116的情況下，由於緊密性會根據基板100的材質而降低，所以較佳為採用與基板100的緊密性好的膜和Cu膜的疊層結構。作為與基板100的緊密性好的膜，可以使用包含Ti、Mo、Mn、Cu或Al等的膜。例如，也可以使用Cu-Mn-Al合金。
如上所述，藉由將具有負的固定電荷的氧化矽膜使用 於與半導體膜106相接觸的膜或半導體膜106附近的膜，從而可以利用負的固定電荷以使負電場一直重疊於通道區，可以使電晶體的臨界電壓向正方向上偏移。因此，可以對電晶體賦予穩定的電特性，從而製造一種可靠性高的半導體裝置。
本實施例可以與其他實施例適當地組合。
(實施例2)
在本實施例中，說明與實施例1所示的電晶體不同的結構的電晶體。
圖2A至圖2C是本發明的一個實施例的半導體裝置的電晶體的俯視圖及剖視圖。沿著圖2A所示的點劃線A-B以及點劃線C-D的剖面分別對應於圖2B所示的A-B剖面以及圖2C所示的C-D剖面。
以下，詳細說明圖2B所示的A-B剖面。
半導體裝置包括：基板100；基板100之上的閘極電極104；覆蓋基板100及閘極電極104的閘極絕緣膜112；閘極絕緣膜112之上的一對電極216；隔著閘極絕緣膜112而位於閘極電極104之上且其一部分與一對電極216相接觸的半導體膜206；以及覆蓋閘極絕緣膜112、一對電極216及半導體膜206的層間絕緣膜218。在此，一對電極216、半導體膜206及層間絕緣膜218的結構可採用與實施例1所示的一對電極116、半導體膜106及層間絕緣膜118同樣的結構。
藉由將具有負的固定電荷的氧化矽膜使用於閘極絕緣膜112和層間絕緣膜218中的任何一者或兩者，從而利用負的固定電荷以使負電場一直重疊於通道區，可以使臨界電壓向正方向上偏移。因此，可以對電晶體賦予穩定的電特性，從而製造一種可靠性高的半導體裝置。
此外，較佳將藉由加熱處理釋放出氧的膜用於閘極絕緣膜112和層間絕緣膜118中的任何一者或兩者。藉由使用藉由加熱處理釋放出氧的膜，從而可以修復半導體膜106中產生的缺陷，且可以抑制電晶體的電特性的劣化。此外，既可以是，具有負的固定電荷的氧化矽膜兼作藉由加熱處理釋放出氧的膜，也可以是，除了具有負的固定電荷的氧化矽膜之外另行設置藉由加熱處理釋放出氧的膜。
圖3A至圖3C是本發明的一個實施例的半導體裝置的電晶體的俯視圖及剖視圖。沿著圖3A所示的點劃線A-B以及點劃線C-D的剖面分別對應於圖3B所示的A-B剖面以及圖3C所示的C-D剖面。
以下，詳細說明圖3B所示的A-B剖面。
半導體裝置包括：基板100；基板100之上的基底絕緣膜302；基底絕緣膜302之上的半導體膜306；位於半導體膜306之上且其一部分與半導體膜306相接觸的一對電極316；覆蓋半導體膜306及一對電極316的閘極絕緣膜312；以及隔著閘極絕緣膜312而位於半導體膜306之上的閘極電極304。在此，一對電極316、半導體膜306、閘極電極304及閘極絕緣膜312的結構可採用與實施例1 所示的一對電極116、半導體膜106、閘極電極104及閘極絕緣膜112同樣的結構。
基底絕緣膜302既可以以具有負的固定電荷的氧化矽膜的單層結構來予以形成，也可以以具有負的固定電荷的氧化矽膜的疊層結構來予以形成。當以疊層結構來形成時，除了具有負的固定電荷的氧化矽膜以外，還可以將氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、或氧化鋯膜等加以組合來使用。例如，上述膜可利用熱氧化法、CVD法(諸如，電漿CVD法、熱CVD法等)、濺射法等來予以形成。當以疊層結構來形成閘極絕緣膜312時，既可以對與半導體膜306相接觸的一側的膜設置具有負的固定電荷的氧化矽膜，也可以隔著其他絕緣膜而設置具有負的固定電荷的氧化矽膜。
藉由將具有負的固定電荷的氧化矽膜使用於基底絕緣膜302和閘極絕緣膜312中的任何一者或兩者，從而利用負的固定電荷以使負電場一直重疊於通道區，可以使臨界電壓向正方向上偏移。從而，可以對電晶體賦予穩定的電特性，從而製造一種可靠性高的半導體裝置。
此外，較佳將藉由加熱處理釋放出氧的膜使用於基底絕緣膜302和閘極絕緣膜312中的任何一者或兩者。藉由使用藉由加熱處理釋放出氧的膜，從而可以修復半導體膜306中產生的缺陷，且可抑制電晶體的電特性的劣化。此外，既可以是，具有負的固定電荷的氧化矽膜兼作藉由加熱處理釋放出氧的膜，也可以是，除了具有負的固定電荷 的氧化矽膜之外另行設置藉由加熱處理釋放出氧的膜。
圖4A至圖4C是本發明的一個實施例的半導體裝置的電晶體的俯視圖及剖視圖。沿著圖4A所示的點劃線A-B以及點劃線C-D的剖面分別對應於圖4B所示的A-B剖面以及圖4C所示的C-D剖面。
以下，詳細說明圖4B所示的A-B剖面。
半導體裝置包括：基板100；基板100之上的基底絕緣膜302；基底絕緣膜302之上的一對電極416；位於一對電極416之上且其一部分與一對電極416相接觸的半導體膜406；覆蓋半導體膜406及一對電極416的閘極絕緣膜412；以及隔著閘極絕緣膜412而位於半導體膜406之上的閘極電極404。在此，一對電極416、半導體膜406、閘極電極404及閘極絕緣膜412的結構可採用與實施例1所示的一對電極116、半導體膜106閘極電極104及閘極絕緣膜112同樣的結構。
藉由將實施例1所示的具有負的固定電荷的氧化矽膜使用於基底絕緣膜302及閘極絕緣膜412，從而利用負的固定電荷以使負電場一直重疊於通道區，可以使臨界電壓向正方向上偏移。
此外，在圖4A至圖4C中，藉由將閘極電極404設定為相比於半導體膜406在長度和寬度上都大的形狀來抑制半導體膜406的因光而導致的劣化、電荷的產生，但是不限於此。也可以採用半導體膜406相比於閘極電極404在俯視圖中的長度和寬度上都大的形狀。此外，關於圖2A 至圖2C所示的閘極電極104、半導體膜206，圖3A至圖3C所示的閘極電極304，半導體膜306也是相同的。
圖5A至圖5C是本發明的一個實施例的半導體裝置的電晶體的俯視圖及剖視圖。沿著圖5A所示的點劃線A-B以及點劃線C-D的剖面分別對應於圖5B所示的A-B剖面以及圖5C所示的C-D剖面。
以下，詳細說明圖5B所示的A-B剖面。
半導體裝置包括：基板100；基板100之上的基底絕緣膜302；基底絕緣膜302之上的具有區域526及區域521的半導體膜506；區域521之上的閘極絕緣膜512；閘極絕緣膜512之上的閘極電極504；覆蓋基底絕緣膜302、區域526、閘極絕緣膜512及閘極電極504的層間絕緣膜518；以及隔著設置在層間絕緣膜518中且使區域526露出的開口部而與區域526相接觸的一對電極516。在此，一對電極516、半導體膜506、閘極電極504、層間絕緣膜518及閘極絕緣膜512的結構可採用與實施例1所示的一對電極116、半導體膜106、閘極電極104、層間絕緣膜118及閘極絕緣膜112同樣的結構。
藉由將具有負的固定電荷的氧化矽膜使用於基底絕緣膜302和閘極絕緣膜512中的任何一者或兩者，從而利用負的固定電荷以使負電場一直重疊於通道區，可以使臨界電壓向正方向上偏移。因此，可以對電晶體賦予穩定的電特性，從而製造一種可靠性高的半導體裝置。
另外，較佳將藉由加熱處理釋放出氧的膜使用於基底 絕緣膜302和閘極絕緣膜512中的任何一者或兩者。藉由使用藉由加熱處理釋放出氧的膜，從而可以修復半導體膜506中產生的缺陷，且可抑制電晶體的電特性的劣化。此外，既可以是，具有負的固定電荷的氧化矽膜兼作藉由加熱處理釋放出氧的膜，也可以是，除了具有負的固定電荷的氧化矽膜之外另外設置藉由加熱處理釋放出氧的膜。
在此，可以將閘極絕緣膜512及閘極電極504設定為大致相同的俯視形狀。該形狀可以藉由利用同一掩模而對閘極電極504及閘極絕緣膜512進行加工來予以獲得。此外，也可以在形成閘極電極504及閘極絕緣膜512之後，藉由電漿處理或藥液處理使閘極電極504的寬度變細。
雖然未圖示，但是閘極絕緣膜512也可具有覆蓋半導體膜506的形狀。
也可以將區域521設定為與閘極絕緣膜512或閘極電極504大致相同的俯視形狀。該形狀可以藉由將閘極絕緣膜512或閘極電極504用作為掩模而形成半導體膜506的區域526來予以獲得。例如，可以將閘極絕緣膜512或閘極電極504用作為掩模，對半導體膜506直接或間接地導入產生載子的雜質(諸如，硼、磷、氫、稀有氣體、氮等)，並將低電阻化的區域用作為區域526。注意，區域521是區域526以外的區域。
區域521具有作為電晶體的通道區的功能。此外，區域526具有作為電晶體的源極區或汲極區的功能。
圖6A至圖6C是本發明的一個實施例的半導體裝置的 電晶體的俯視圖及剖視圖。沿著圖6A所示的點劃線A-B以及點劃線C-D的剖面分別對應於圖6B所示的A-B剖面以及圖6C所示的C-D剖面。
以下，詳細說明圖6B所示的A-B剖面。
半導體裝置包括：基板100；基板100之上的閘極電極604；閘極電極604之上的閘極絕緣膜612；隔著閘極絕緣膜612而位於閘極電極604之上的具有區域626及區域621的半導體膜606；覆蓋該半導體膜606及閘極絕緣膜612的層間絕緣膜618；以及隔著設置在層間絕緣膜618中且使區域626露出的開口部而與區域626相接觸的一對電極616。在此，一對電極616、半導體膜606、閘極電極604、層間絕緣膜618及閘極絕緣膜612的結構可採用與實施例1所示的一對電極116、半導體膜106、閘極電極104、層間絕緣膜118及閘極絕緣膜112同樣的結構。此外，區域621及區域626的結構可以採用與區域521及區域526同樣的結構。
藉由將具有負的固定電荷的氧化矽膜使用於閘極絕緣膜612和層間絕緣膜618中的任何一者或兩者，從而利用負的固定電荷以使負電場一直重疊於通道區，可以使臨界電壓向正方向上偏移。因此可以對電晶體賦予穩定的電特性，從而製造一種可靠性高的半導體裝置。
此外，較佳將藉由加熱處理釋放出氧的膜使用於閘極絕緣膜612和層間絕緣膜618中的任何一者或兩者。藉由使用藉由加熱處理釋放出氧的膜，從而可以修復半導體膜 606中產生的缺陷，且可抑制電晶體的電特性的劣化。此外，既可以是，具有負的固定電荷的氧化矽膜兼作藉由加熱處理釋放出氧的膜，也可以是，除了具有負的固定電荷的氧化矽膜之外另行設置藉由加熱處理釋放出氧的膜。
在圖6A至圖6C中圖示出閘極絕緣膜612及閘極電極604和區域621呈大致相同的俯視形狀，但是不限於此。也可以是閘極絕緣膜612及閘極電極604和區域621的形狀不同。
如上所述，藉由將具有負的固定電荷的氧化矽膜使用於與半導體膜106相接觸的膜或半導體膜106附近的膜，從而利用負的固定電荷以使負電場一直重疊於通道區，可以使電晶體的臨界電壓向正方向上偏移。因此，可以對電晶體賦予穩定的電特性，從而製造一種可靠性高的半導體裝置。
本實施例可以與其他實施例適當地組合。
(實施例3)
在本實施例中，說明使用實施例1或實施例2所示的電晶體製造的液晶顯示裝置。注意，在本實施例中說明將本發明的一個實施例應用於液晶顯示裝置的例子，但是不限於此。例如，所屬技術領域的普通技術人員可以很容易地想到將本發明的一個實施例應用於EL(Electro Luminescence：電致發光)顯示裝置。
圖7示出主動矩陣型驅動方式的液晶顯示裝置的電路 圖。液晶顯示裝置包括源極線SL_1至SL_a、閘極線GL_1至GL_b以及多個像素200。像素200包括電晶體230、電容器220以及液晶元件210。多個這樣的像素200聚集在一起，而構成液晶顯示裝置的像素部。注意，當簡單地指代源極線或閘極線時，有時也記載為源極線SL或閘極線GL。
電晶體230使用實施例1或實施例2所示的電晶體。藉由使用本發明的一個實施例的電晶體，從而可以獲得耗電量低，電特性良好且可靠性高的顯示裝置。
閘極線GL連接到電晶體230的閘極，源極線SL連接到電晶體230的源極電極，電晶體230的汲極電極連接到電容器220的其中一個電容電極及液晶元件210的其中一個像素電極。電容器220的另一個電容電極及液晶元件210的另一個像素電極連接到共用電極。此外，共用電極可以與閘極線GL被設置在同一層且以同一材料來予以形成。
另外，閘極線GL連接到閘極驅動電路。閘極驅動電路也可以包含實施例1或實施例2所示的電晶體。因為該電晶體的臨界電壓被控制，所以可以使用來使電晶體處於導通狀態的電壓較小。因此，可以降低耗電量。
另外，源極線SL連接到源極驅動電路。源極驅動電路也可以包含實施例1或實施例2所示的電晶體。因為該電晶體的臨界電壓被控制，所以可以使截止電流較小且使用來使電晶體處於導通狀態的電壓較小。因此，可以降低 耗電量。
此外，也可以將閘極驅動電路和源極驅動電路中的任何一個或兩者形成在另行準備的基板之上，並利用COG(Chip On Glass：玻璃上晶片)、打線接合、或TAB(Tape Automated Bonding：卷帶式自動接合)等方法來予以連接。
此外，由於電晶體容易因靜電等而損壞，因此較佳為設置保護電路。保護電路較佳為使用非線性元件來予以構成。
在以成為電晶體230的臨界電壓以上的方式而對閘極線GL施加電位時，從源極線SL供應的電荷成為電晶體230的汲極電流，而電荷積蓄在電容器220中。在進行一行的充電之後，該行中的電晶體230處於截止狀態，而不被施加源自源極線SL的電壓，但是利用積蓄在電容器220中的電荷可以維持所需要的電壓。然後，轉移到下一行的電容器220的充電。這樣，進行從第1行到第a行的充電。
另外，在將截止電流小的電晶體使用於電晶體230時，可以延長維持電壓的期間。利用這個效果，可以在動作少的影像(包括靜態影像)中，降低顯示的重寫頻率，且進一步降低耗電量。此外，由於可以使電容器220的電容更小，因此可以降低充電所需要的耗電量。
如上所述，根據本發明的一個實施例，可以獲得可靠性高且耗電量小的液晶顯示裝置。
本實施例可以與其他實施例適當地組合。
(實施例4)
在本實施例中，說明使用實施例1或實施例2所示的電晶體來製造半導體記憶體裝置的例子。
作為揮發性半導體記憶體裝置的典型例子，有藉由選擇構成記憶體元件的電晶體來將電荷蓄積在電容器中從而儲存資料的DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)、以及使用正反器等電路來保持儲存資料的SRAM(Static Random Access Memory：靜態隨機存取記憶體)。
作為非揮發性半導體記憶體裝置的典型例子，有在電晶體的閘極和通道區之間具有浮動閘極，且將電荷保持在該浮動閘極來進行儲存的快閃記憶體。
可以將實施例1或實施例2所示的電晶體應用於包括在上述半導體記憶體裝置的電晶體。
首先，使用圖8A和圖8B說明應用實施例1或實施例2所示的電晶體的DRAM。
DRAM包括：位元線BL；字線WL；讀出放大器SAmp；電晶體Tr；以及電容器C(參照圖8A)。
如圖8B所示那樣，已知保持在電容器中的電壓的時間變化根據電晶體Tr的截止電流逐漸減小。最初從V0充電到V1的電壓隨著時間的推移降低到讀出資料1的臨界點即VA。將該期間設定為保持期間T_1。也就是說，在 使用二值(two-level)DRAM時，需要在保持期間T_1中進行刷新(refresh)。
在此，在將實施例1或實施例2所示的電晶體應用於電晶體Tr時，因為該電晶體的臨界電壓被控制且截止電流小，所以可以延長保持期間T_1。也就是說，因為可以使刷新期間延長，所以可以降低耗電量。例如，在由使用被高度純化且其截止電流為1×10-21A以下，較佳為1×10-24A以下的氧化物半導體膜的電晶體來構成DRAM時，可以不供應電力保持資料幾天~幾十年。
如上所述，根據本發明的一個實施例可以獲得可靠性高且耗電量小的DRAM。
接著，使用圖9A和圖9B說明應用實施例1或實施例2所示的電晶體的非揮發性記憶體。
圖9A是NOR型非揮發性記憶體的電路圖。非揮發性記憶體包括：電晶體Tr_1；與電晶體Tr_1的閘極連接的閘極線GL_1；與電晶體Tr_1的源極連接的源極線SL_1；電晶體Tr_2；與電晶體Tr_2的源極連接的源極線SL_2；與電晶體Tr_2的汲極連接的汲極線DL_2；電容器C；與電容器C的其中一端連接的電容線CL；以及與電容器C的另一端、電晶體Tr_1的汲極及電晶體Tr_2的閘極連接的浮動閘極FG。
注意，本實施例所示的非揮發性記憶體是應用電晶體Tr_2的臨界電壓根據浮動閘極FG的電壓而發生變化此一現象的記憶體。例如，圖9B是說明電容線CL的電壓VCL 和流過電晶體Tr_2的汲極電流Ids_2之間關係的圖形。
在此，浮動閘極FG可以藉由電晶體Tr_1來調整電壓。例如將SL_1的電壓設定為VDD。在此情況下，藉由將閘極線GL_1的電壓設定為對電晶體Tr_1的臨界電壓Vth加上VDD後的電壓以上，從而可以使浮動閘極FG的電壓處於HIGH。此外，藉由將閘極線GL_1的電壓設定為電晶體Tr_1的臨界電壓Vth以下，從而可以使浮動閘極FG的電壓處於LOW。
從而，可以獲得在FG=LOW中示出的VCL-Ids_2曲線和在FG=HIGH中示出的VCL-Ids_2曲線中的任何一個。也就是說，在FG=LOW中，因為VCL=0 V時的Ids_2小，所以成為資料0。此外，在FG=HIGH中，因為VCL=0 V時的Ids_2大，所以成為資料1。這樣，可以儲存資料。
在此，在將實施例1或實施例2所示的電晶體應用於電晶體Tr_1時，該電晶體可以使截止電流極小，因此可以抑制蓄積在浮動閘極FG中的電荷藉由電晶體Tr_1非意圖性地洩漏。從而，可以在長時間保持資料。此外，藉由使用本實施方式來控制電晶體Tr_1的臨界電壓，因此可以降低寫入所需要的電壓，而與快閃記憶體等相比可以降低耗電量。
此外，也可以對電晶體Tr_2應用實施例1或實施例2所示的電晶體。
接著，使用圖10說明在圖9A和圖9B所示的非揮發性記憶體中，不包括電容器的結構。
圖10是NOR型非揮發性記憶體的電路圖。非揮發性記憶體包括：電晶體Tr_1；與電晶體Tr_1的閘極連接的閘極線GL_1；與電晶體Tr_1的源極連接的源極線SL_1；電晶體Tr_2；與電晶體Tr_2的源極連接的源極線SL_2；與電晶體Tr_2的汲極連接的汲極線DL_2；以及與電晶體Tr_1的汲極連接的電晶體Tr_2的閘極。
在將截止電流小的電晶體使用於電晶體Tr_1時，不設置電容器也可以在電晶體Tr_1的汲極和電晶體Tr_2的閘極之間保持電荷。因為採用不設置電容器的結構，所以可以實現小面積化，與設置電容器的情況相比可以實現集體化。
另外，在本實施例中示出了使用4個或5個佈線的NOR型非揮發性記憶體，但是不限於此。例如，也可以採用使源極線SL_1與汲極線DL_2通用的結構。此外，也可以將本發明的一個實施例應用於NAND型非揮發記憶體。
如上所述，根據本發明的一個實施例可以獲得長期間的可靠性高且耗電量小的半導體記憶體裝置。
本實施例可以與其他實施例適當地組合。
(實施例5)
可以至少在其一部分使用將氧化物半導體使用於活性層的電晶體來構成CPU(Central Processing Unit：中央處理器)。
圖11A是示出CPU的具體結構的塊圖。圖11A所示的CPU在基板1190之上包括：算術邏輯單元(ALU：Arithmetic logic unit)1191；ALU控制器1192；指令解碼器1193；中斷控制器1194；時序控制器1195；暫存器1196；暫存器控制器1197；匯流排介面(匯流排I/F)1198；可重寫的ROM 1199；以及ROM介面(ROM I/F)1189。作為基板1190，使用半導體基板、SOI基板及玻璃基板等。ROM 1199和ROM介面1189可以設置在另一晶片之上。當然，圖11A所示的CPU只是將其結構簡化而示出的一個例子，並且實際上的CPU根據其用途具有多種結構。
藉由匯流排介面1198輸入到CPU的指令輸入到指令解碼器1193，進行解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197和時序控制器1195。
根據被解碼的指令，ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195進行各種控制。明確地說，ALU控制器1192產生用來控制ALU 1191的操作的信號。另外，當CPU在執行程式時，中斷控制器1194根據其優先度或掩模狀態，判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求，且處理該要求。暫存器控制器1197產生暫存器1196的位址，並根據CPU的狀態進行從暫存器1196的讀出或對暫存器1196的寫入。
另外，時序控制器1195產生控制ALU1191、ALU控 制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的操作時序的信號。例如，時序控制器1195具備根據基準時脈信號CLK1產生內部時脈信號CLK2的內部時脈產生部，將時脈信號CLK2供應到上述各種電路。
在圖11A所示的CPU中，在暫存器1196中設置有記憶體元件。作為暫存器1196中的記憶體元件，可以使用實施例4中記載的記憶體元件。
在圖11A所示的CPU中，暫存器控制器1197根據來自ALU1191的指示，進行暫存器1196中的保持操作的選擇。也就是說，在暫存器1196所具有的記憶體元件中，選擇利用相位反轉元件來進行資料的保持還是利用電容器進行資料的保持。當選擇利用相位反轉元件來進行資料的保持時，進行對暫存器1196中的記憶體元件的電源電壓的供應。當選擇利用電容器來進行資料保持時，進行對電容器的資料重寫，可以停止對暫存器1196中的記憶體元件的電源電壓的供應。
如圖11B或圖11C所示那樣，藉由在記憶體元件群與被供應有電源電位VDD或電源電位VSS的節點之間設置切換元件，可以使電源停止。以下說明圖11B及圖11C的電路。
在圖11B及圖11C中示出記憶體電路的結構的一個例子，其中控制對記憶體元件的電源電位的供應的切換元件包括將氧化物半導體用於活性層的電晶體。
圖11B所示的記憶體裝置包括切換元件1141以及具有多個記憶體元件1142的記憶體元件群1143。明確地說，作為各記憶體元件1142，可以使用記載在實施例4中的記憶體元件。高位準的電源電位VDD經由切換元件1141而被供應到記憶體元件群1143所具有的各記憶體元件1142。並且，信號IN的電位和低位準的電源電位VSS的電位被供應到記憶體元件群1143所具有的各記憶體元件1142。
在圖11B中，作為切換元件1141，使用將氧化物半導體等能隙大的半導體用作為活性層的電晶體，該電晶體的切換係受控於供應到其閘極的信號SigA。
此外，在圖11B中，示出切換元件1141只有一個電晶體的結構，但是沒有特別的限制，也可以具有多個電晶體。當切換元件1141具有多個用作為切換元件的電晶體時，既可以將上述多個電晶體並聯連接，也可以將上述多個電晶體串聯連接，還可以組合並聯和串聯來進行連接。
此外，在圖11B中，藉由切換元件1141控制對記憶體元件群1143所具有的各記憶體元件1142進行的高位準的電源電位VDD的供應，但是也可以藉由切換元件1141控制低位準電源電位VSS的供應。
另外，圖11C示出記憶體裝置的一個例子，其中低位準的電源電位VSS經由切換元件1141而被供應到記憶體元件群1143所具有的各記憶體元件1142。藉由切換元件1141可以控制對記憶體元件群1143所具有的各記憶體元 件1142進行的低位準的電源電位VSS的供應。
在記憶體元件群與被施加電源電位VDD或電源電位VSS的節點之間設置切換元件，即使在暫時停止CPU的操作，停止電源電壓的供應時也可以保持資料，且可以降低耗電量。例如，在個人電腦的使用者停止對鍵盤等輸入裝置輸入資訊的期間中也可以停止CPU的操作，由此可以降低耗電量。
在此，以CPU為例進行了說明，但是也可以應用於DSP(Digital Signal Processor：數位信號處理器)、定製的LSI、FPGA(Field Programmable Gate Array：現場可編程閘陣列)等的LSI。
本實施例可以與上述實施例適當地組合而實施。
(實施例6)
在本實施例中，說明應用實施例1至實施例3的電子裝置的例子。
圖12A是可攜式資訊終端。該可攜式資訊終端具備殼體9300、按鈕9301、麥克風9302、顯示部9303、揚聲器9304、影像拍攝裝置9305，並且具有作為行動電話機的功能。可以將本發明的一個實施例應用於顯示部9303及影像拍攝裝置9305。此外，雖然未圖示出，也可以將本發明的一個實施例應用於主體內部的運算裝置、無線電路或記憶體電路。
圖12B是顯示器。該顯示裝置具備殼體9310以及顯 示部9311。可以將本發明的一個實施例應用於顯示部9311。藉由使用本發明的一個實施例，即使增大顯示部9311的尺寸，也可以得到高顯示品質的顯示器。
圖12C是數位相機。該數位相機具備殼體9320、按鈕9321、麥克風9322、顯示部9323。可以將本發明的一個實施例應用於顯示部9323。此外，雖然未圖示出，但是也可以將本發明的一個實施例應用於記憶體電路或影像感測器。
藉由使用本發明的一個實施例，可以減少電子裝置的製造成本。此外，可以得到高顯示品質的顯示裝置。
本實施例可以與其他實施例適當地組合。
實例1
在本實例中，說明本發明的一個實施例的具有負的固定電荷的氧化矽膜的性質。
具有負的固定電荷的氧化矽膜利用設置有氧化鋁燒結體的氧化矽靶材來予以製造。明確地說，以如圖13A所示的配置在直徑為300 mm的圓形狀的氧化矽靶材4001之上設置24個10 mm×10 mm的氧化鋁燒結體4002。另外，氧化鋁燒結體4002的設置位置與形成在氧化矽靶材4001中的腐蝕區域重疊。
在此，示出氧化矽靶材4001、氧化鋁燒結體4002以及基板4003的位置關係。圖13B是對應於圖13A的點劃線A-B的剖面A-B。藉由將基板4003設置在圖13A及圖 13B所示的位置，對氧化矽膜有意圖地添加鋁，在基板4003面內形成具有鋁的濃度梯度的氧化矽膜。此外，作為比較例，準備了使用與上述相同的氧化矽靶材4001，不設置氧化鋁燒結體地來形成氧化矽膜的基板。
氧化矽膜使用濺射法在基板4003之上以100 nm的厚度來予以形成。在將基板4003與靶材之間的距離設定為60 mm，使用DC電源將功率設定為2 kW，壓力為0.4 Pa的條件下進行膜形成。此外，將膜形成中的基板溫度設定為100℃，作為濺射氣體使用其流量為25 sccm的氬以及其流量為25 sccm的氧。此外，基板4003使用矽晶圓。
在基板4003中，將地點4011、地點4012、地點4013及地點4014中的氧化矽膜的鋁濃度分別設定為條件1、條件2、條件3及條件4(圖13C)。此外，將不添加鋁的氧化矽膜設定為條件5。
利用ICP-MS(Inductively Coupled Plasma Mass Spectrometry：電感耦合電漿質譜)使條件1至條件5的氧化矽膜中的鋁濃度定量化，而表1示出其結果。注意，在將cm-3單位換算為at.%時，氧化矽膜的膜密度使用藉由另行進行的RBS導出的值6.4×1022cm-3。此外，作為ICP-MS的樣品以基板面內的平均膜厚度為約100 nm的方式來形成氧化矽膜。
如表1所示那樣，示出了可以根據在氧化矽靶材之上設置氧化鋁燒結體的位置及量，以控制氧化矽膜中的鋁濃度。此外，示出了可以在基板面內，使包含在氧化矽膜中的鋁濃度不同。
使用在條件1至條件4下形成的氧化矽膜來製造MOS(Metal-Oxide-Semiconductor：金屬氧化物半導體)電容器，以進行C-V(Capacitance-Voltage：電容-電壓)測定。此外，藉由以基板面內的平均膜厚度成為約100 nm的方式來形成氧化矽膜並在該氧化矽膜之上形成直徑1 mm且加工成為圓形狀的鋁鈦(鈦為1 weight%)，從而來製造MOS電容器。此外，作為比較例，使用在不添加鋁的條件5下膜形成的氧化矽膜來製造MOS電容器，並進行C-V測定。
在各個條件下，製造將n型矽晶圓及p型矽晶圓使用於基板的兩種MOS電容器。此外，C-V測定之前，在100%氫氣氛圍且350℃的條件下對MOS電容器進行了一小時的氫化處理。
在此，圖14A是使用n型矽晶圓時的C-V曲線，圖14B是使用p型矽晶圓時的C-V曲線。縱軸表示以氧化物膜的電容值歸一化的電容值(C/COX)，橫軸表示對作為閘極電極的鋁鈦施加的電壓(Vg)。
在圖14A中，4021是條件1的C-V曲線，4022是條件2的C-V曲線，4023是條件3的C-V曲線，4024是條 件4的C-V曲線，4025是條件5的C-V曲線。此外，在圖14B中，4031是條件1的C-V曲線，4032是條件2的C-V曲線，4033是條件3的C-V曲線，4034是條件4的C-V曲線，4035是條件5的C-V曲線。
表2示出從使用n型矽晶圓時的C-V曲線導出的平帶(flat-band)電壓(Vfb)、氧化物膜電容值(COX)、氧化物膜的厚度(tOX)、相對介電常數(εOX)以及介面電荷密度(QSS/q)，表3示出從使用p型矽晶圓時的C-V曲線導出的Vfb、COX、tOX、εOX以及QSS/q。
此外，算式2示出COX、tOX以及εOX之間的關係。在此，藉由C-V測定獲得COX，藉由使用光干涉式膜厚度測定機(由NANO Metrics公司所製造的NanoSpec6100)進 行膜厚度測定，從而導出tOX，應用算式2來算出εOX。
在此，S是閘極電極的面積，εO是真空的介電常數。
此外，算式3示出QSS/q、COX、tOX以及Vfb之間的關係。
在此，q是元電荷，是從閘極電極的功函數減去矽晶圓的功函數後的值。此外，利用大氣中的光電子分光裝置(由日本理研計器株式會社所製造，AC-2)測量時，作為閘極電極的鋁鈦的功函數為4.26 eV。另外，從電阻率導出的n型矽晶圓及p型矽晶圓的功函數分別為4.34 eV及4.90 eV。也就是說，可以估算出在n型矽晶圓中為-0.084 eV，在p型矽晶圓中為-0.641 eV。
在此，當Vfb與一致時，在氧化物膜中不存在固定電荷。由於條件1至條件4的Vfb小於，因此可知具有負的固定電荷。另一方面，由於條件5的Vfb大於，因此可知具有正的固定電荷。
接著，圖15A以及圖15B分別示出氧化矽膜中的鋁濃度與Vfb之間的關係以及氧化矽膜中的鋁濃度與QSS/q之間的關係。在此，黑邊的圓圈示出n型矽晶圓的Vfb，黑色圓圈示出p型矽晶圓的Vfb。
根據圖15A，可知隨著氧化矽膜中的鋁濃度變高，無論是n型矽晶圓還是p型矽晶圓其Vfb都變高。此外，根據圖15B，可知隨著氧化矽膜中的鋁濃度變高，無論是n型矽晶圓還是p型矽晶圓，氧化矽膜中的負的固定電荷都增加。
接著，使用用於C-V測量的MOS基板，進行J-E(電流密度-電場強度)測量。
作為代表，圖16A和圖16B示出在鋁濃度最高的條件4的氧化矽膜中的J-E曲線。圖16A示出使用n型矽晶圓的情況，圖16B示出使用p型矽晶圓的情況。根據圖16A和圖16B，可知條件4的氧化矽膜具有能夠耐受電晶體的操作的充分耐壓。
接著，對在玻璃基板之上有鋁的濃度梯度的氧化矽膜(包括在條件1至條件4下形成的膜)進行TDS，調查氧釋放量。作為代表，圖17A和圖17B示出條件1的TDS譜。在此，圖17A是m/z=16時的TDS譜，圖17B是m/z=32時的TDS譜。
在根據所獲得的TDS譜，算出氧化矽膜中的每單位體積的氧釋放量時，條件1為1.7×1020cm-3，條件2為1.5×1020cm-3，條件3為1.6×1020cm-3，條件4為1.7×1020cm-3。根據這個結果，可知條件1至條件4中獲得的氧化矽膜是藉由加熱處理釋放出氧的膜。
根據本實施例，可知藉由增加添加到氧化矽膜的鋁量，從而負的固定電荷會增加。此外，可知藉由在形成氧化 矽膜時添加鋁，從而可不降低氧化矽膜的特性。
100‧‧‧基板
104‧‧‧閘極電極
106‧‧‧半導體膜
112‧‧‧閘極絕緣膜
116‧‧‧電極
118‧‧‧層間絕緣膜
200‧‧‧像素
206‧‧‧半導體膜
210‧‧‧液晶元件
216‧‧‧電極
218‧‧‧層間絕緣膜
220‧‧‧電容器
230‧‧‧電晶體
302‧‧‧基底絕緣膜
304‧‧‧閘極電極
306‧‧‧半導體膜
312‧‧‧閘極絕緣膜
316‧‧‧電極
404‧‧‧閘極電極
406‧‧‧半導體膜
412‧‧‧閘極絕緣膜
416‧‧‧電極
504‧‧‧閘極電極
506‧‧‧半導體膜
512‧‧‧閘極絕緣膜
516‧‧‧電極
518‧‧‧層間絕緣膜
521‧‧‧區域
526‧‧‧區域
604‧‧‧閘極電極
606‧‧‧半導體膜
612‧‧‧閘極絕緣膜
616‧‧‧電極
618‧‧‧層間絕緣膜
621‧‧‧區域
626‧‧‧區域
1141‧‧‧切換元件
1142‧‧‧記憶體元件
1143‧‧‧記憶體元件群
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
4001‧‧‧氧化矽靶材
4002‧‧‧氧化鋁燒結體
4003‧‧‧基板
4011‧‧‧地點
4012‧‧‧地點
4013‧‧‧地點
4014‧‧‧地點
9300‧‧‧殼體
9301‧‧‧按鈕
9302‧‧‧麥克風
9303‧‧‧顯示部
9304‧‧‧揚聲器
9305‧‧‧影像拍攝裝置
9310‧‧‧殼體
9311‧‧‧顯示部
9320‧‧‧殼體
9321‧‧‧按鈕
9322‧‧‧麥克風
9323‧‧‧顯示部
在圖式中：圖1A至圖1C是示出本發明的一個實施例的半導體裝置的一個例子的俯視圖及剖視圖；圖2A至圖2C是示出本發明的一個實施例的半導體裝置的一個例子的俯視圖及剖視圖；圖3A至圖3C是示出本發明的一個實施例的半導體裝置的一個例子的俯視圖及剖視圖；圖4A至圖4C是示出本發明的一個實施例的半導體裝置的一個例子的俯視圖及剖視圖；圖5A至圖5C是示出本發明的一個實施例的半導體裝置的一個例子的俯視圖及剖視圖；圖6A至圖6C是示出本發明的一個實施例的半導體裝置的一個例子的俯視圖及剖視圖；圖7是示出使用本發明的一個實施例的電晶體的液晶顯示裝置的一個例子的電路圖；圖8A和圖8B是示出使用本發明的一個實施例的電晶體的半導體記憶體裝置的一個例子的電路圖及曲線圖；圖9A和圖9B是示出使用本發明的一個實施例的電晶體的半導體記憶體裝置的一個例子的電路圖及曲線圖；圖10是示出使用本發明的一個實施例的電晶體的半導體記憶體裝置的一個例子的電路圖； 圖11A至圖11C是示出使用本發明的一個實施例的電晶體的CPU的具體例子的方塊圖及其一部分的電路圖；圖12A至圖12C是示出本發明的一個實施例的電子裝置的一個例子的透視圖；圖13A至圖13C是說明本發明的一個實施例的具有負的固定電荷的氧化矽膜的形成方法的一個例子的圖；圖14A和圖14B是示出本發明的一個實施例中的C-V特性的圖形；圖15A和圖15B是示出本發明的一個實施例中的氧化矽膜中的鋁濃度和Vfb之間的關係以及氧化矽膜中的鋁濃度和Qss/q之間的關係的圖形；圖16A和圖16B是示出本發明的一個實施例中的J-E特性的圖形；圖17A和圖17B是示出本發明的一個實施例中的氧化矽膜的TDS譜的圖形。
100‧‧‧基板
104‧‧‧閘極電極
106‧‧‧半導體膜
112‧‧‧閘極絕緣膜
116‧‧‧電極
118‧‧‧層間絕緣膜

Claims (13)

  1. 一種半導體裝置，包括：閘極電極；在該閘極電極之上的閘極絕緣膜；在該閘極絕緣膜之上的一對電極；半導體膜，該半導體膜的至少一部分與該閘極電極重疊且該半導體膜的至少一部分與該一對電極相接觸；以及在該半導體膜之上的絕緣膜，其中，該閘極絕緣膜和該絕緣膜的至少其中一個包含具有負的固定電荷的氧化矽膜，其中，當從上面來看時，該閘極電極的第一邊緣、該一對電極的第二邊緣、和該半導體膜的第三邊緣係平行於通道長度方向，並且其中，當從上面來看時，該第一邊緣在通道寬度方向上係在該第二邊緣與該第三邊緣之間。
  2. 根據申請專利範圍第1項之半導體裝置，其中，該氧化矽膜包含雜質，並且其中，該雜質係選自由B、Al、Ga、In以及它們的組合所組成的群組中。
  3. 根據申請專利範圍第1項之半導體裝置，其中，該半導體膜包括通道區、源極區、及汲極區，並且其中，該一對電極隔著設置在該絕緣膜中的開口部而與該半導體膜的該源極區及該汲極區相接觸。
  4. 一種半導體裝置，包括：基底絕緣膜；在該基底絕緣膜之上的半導體膜；一對電極，該一對電極的至少一部分與該半導體膜相接觸；在該半導體膜之上的閘極絕緣膜；以及閘極電極，該閘極電極的至少一部分隔著該閘極絕緣膜而與該半導體膜重疊，其中，該基底絕緣膜和該閘極絕緣膜的至少其中一個包括具有負的固定電荷的氧化矽膜，其中，當從上面來看時，該閘極電極的第一邊緣、該一對電極的第二邊緣、和該半導體膜的第三邊緣係平行於通道長度方向，並且其中，當從上面來看時，該第一邊緣在通道寬度方向上係在該第二邊緣與該第三邊緣之間。
  5. 根據申請專利範圍第4項之半導體裝置，其中，該氧化矽膜包含雜質，並且其中，該雜質係選自由B、Al、Ga、In以及它們的組合所組成的群組中。
  6. 根據申請專利範圍第4項之半導體裝置，其中，該半導體膜包括通道區、源極區、及汲極區，其中，絕緣膜係設置在該一對電極與該半導體膜之間，並且 其中，該一對電極隔著設置在該絕緣膜中的開口部而與該半導體膜的該源極區及該汲極區相接觸。
  7. 根據申請專利範圍第1或4項之半導體裝置，其中，該氧化矽膜在該半導體膜側具有大於或等於1×1010cm-2且小於或等於5×1011cm-2的表面電荷密度。
  8. 一種半導體裝置，包括：閘極電極；在該閘極電極之上的閘極絕緣膜；在該閘極絕緣膜之上的一對電極；半導體膜，該半導體膜的至少一部分與該閘極電極重疊且該半導體膜的至少一部分與該一對電極相接觸；以及在該半導體膜之上的絕緣膜，其中，該閘極絕緣膜和該絕緣膜的至少其中一個包括氧化矽膜，該氧化矽膜包含選自由B、Al、Ga、In和它們的組合所組成的群組中的雜質，其中，當從上面來看時，該閘極電極的第一邊緣、該一對電極的第二邊緣、和該半導體膜的第三邊緣係平行於通道長度方向，並且其中，當從上面來看時，該第一邊緣在通道寬度方向上係在該第二邊緣與該第三邊緣之間。
  9. 一種半導體裝置，包括：基底絕緣膜；在該基底絕緣膜之上的半導體膜；一對電極，該一對電極的至少一部分與該半導體膜相 接觸；在該半導體膜之上的閘極絕緣膜；以及閘極電極，該閘極電極的至少一部分隔著該閘極絕緣膜而與該半導體膜重疊，其中，該基底絕緣膜和該閘極絕緣膜的至少其中一個包括氧化矽膜，該氧化矽膜包含選自由B、Al、Ga、In和它們的組合所組成的群組中的雜質，其中，當從上面來看時，該閘極電極的第一邊緣、該一對電極的第二邊緣、和該半導體膜的第三邊緣係平行於通道長度方向，並且其中，當從上面來看時，該第一邊緣在通道寬度方向上係在該第二邊緣與該第三邊緣之間。
  10. 根據申請專利範圍第1、4、8及9中任一項之半導體裝置，其中，該半導體膜為氧化物半導體膜。
  11. 根據申請專利範圍第10項之半導體裝置，其中，該氧化物半導體膜包含選自In、Ga、Zn和Sn中的兩種以上(包含兩種)的元素。
  12. 根據申請專利範圍第10項之半導體裝置，其中，該氧化矽膜包含氧過剩的氧化矽。
  13. 根據申請專利範圍第2、5、8及9中任一項之半導體裝置，其中，該雜質的濃度係大於或等於0.01at.%且小於或等於10at.%。
TW101106989A 2011-03-04 2012-03-02 半導體裝置 TWI536569B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011047098 2011-03-04

Publications (2)

Publication Number Publication Date
TW201251022A TW201251022A (en) 2012-12-16
TWI536569B true TWI536569B (zh) 2016-06-01

Family

ID=46752765

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101106989A TWI536569B (zh) 2011-03-04 2012-03-02 半導體裝置

Country Status (5)

Country Link
US (1) US8841664B2 (zh)
JP (2) JP5923342B2 (zh)
KR (1) KR20120100778A (zh)
CN (1) CN102683386B (zh)
TW (1) TWI536569B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624239B2 (en) * 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8772849B2 (en) * 2011-03-10 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI679772B (zh) * 2013-05-16 2019-12-11 日商半導體能源研究所股份有限公司 半導體裝置
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9312349B2 (en) * 2013-07-08 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6345023B2 (ja) 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9601591B2 (en) 2013-08-09 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102304824B1 (ko) * 2013-08-09 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102526654B1 (ko) 2015-03-03 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 상기 산화물 반도체막을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
CN107403732B (zh) * 2017-06-21 2019-10-25 武汉华星光电半导体显示技术有限公司 改善氧化物半导体薄膜晶体管阈值电压的方法
CN109560044A (zh) * 2018-11-05 2019-04-02 复旦大学 一种抑制薄膜晶体管阈值电压漂移的方法

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6379791A (ja) * 1986-09-22 1988-04-09 Matsushita Electric Ind Co Ltd 薄膜製造法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0437168A (ja) 1990-06-01 1992-02-07 Fujitsu Ltd 半導体装置及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3386863B2 (ja) * 1993-09-29 2003-03-17 三菱電機株式会社 薄膜トランジスタ及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1010558A (ja) 1996-06-21 1998-01-16 Toyobo Co Ltd 電極基板
JP3556407B2 (ja) 1996-09-19 2004-08-18 株式会社東芝 半導体装置の製造方法
JP3460170B2 (ja) 1997-02-03 2003-10-27 シャープ株式会社 薄膜トランジスタ及びその製造方法
JP3393063B2 (ja) 1998-04-21 2003-04-07 信越石英株式会社 不純物金属遮蔽用耐熱性合成シリカガラス及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002110973A (ja) 2000-09-29 2002-04-12 Seiko Instruments Inc 半導体装置の製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6844604B2 (en) 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4040534B2 (ja) * 2003-06-04 2008-01-30 株式会社東芝 半導体記憶装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005294A (ja) * 2004-06-21 2006-01-05 Renesas Technology Corp 半導体装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007214319A (ja) * 2006-02-09 2007-08-23 Toppan Printing Co Ltd 薄膜トランジスタ及びその電子ディスプレー
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5479915B2 (ja) * 2007-01-09 2014-04-23 マックスパワー・セミコンダクター・インコーポレイテッド 半導体装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
US20080296567A1 (en) * 2007-06-04 2008-12-04 Irving Lyn M Method of making thin film transistors comprising zinc-oxide-based semiconductor materials
US8063901B2 (en) * 2007-06-19 2011-11-22 Siemens Aktiengesellschaft Method and apparatus for efficient client-server visualization of multi-dimensional data
US8247273B2 (en) * 2007-07-17 2012-08-21 Sharp Kabushiki Kaisha Semiconductor device provided with thin film transistor and method for manufacturing the semiconductor device
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR100976459B1 (ko) * 2007-12-27 2010-08-17 삼성모바일디스플레이주식회사 박막 트랜지스터 및 제조방법 및 그를 구비하는평판표시장치
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2010040815A (ja) * 2008-08-06 2010-02-18 Sony Corp 縦型電界効果トランジスタ及び画像表示装置
JP5374980B2 (ja) * 2008-09-10 2013-12-25 ソニー株式会社 固体撮像装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101408715B1 (ko) * 2008-09-19 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2010080617A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 電界効果トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5587591B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
JP5587592B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
JP2010153586A (ja) * 2008-12-25 2010-07-08 Toshiba Corp 電界効果トランジスタおよびその製造方法
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
JP4924634B2 (ja) 2009-03-04 2012-04-25 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
GB2471128A (en) * 2009-06-18 2010-12-22 Rec Solar As Surface passivation of silicon wafers
KR101791370B1 (ko) * 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR102443297B1 (ko) * 2009-09-24 2022-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
CN101853850B (zh) * 2010-03-17 2011-10-26 无锡新洁能功率半导体有限公司 一种超势垒半导体整流器件及其制造方法
WO2011142467A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101108177B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터의 ｌｄｄ 형성방법, 이를 이용한 박막 트랜지스터 및 유기 전계 발광 장치의 제조 방법
CN107947763B (zh) * 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路

Also Published As

Publication number Publication date
CN102683386A (zh) 2012-09-19
JP6127180B2 (ja) 2017-05-10
KR20120100778A (ko) 2012-09-12
JP5923342B2 (ja) 2016-05-24
US20120223305A1 (en) 2012-09-06
JP2012199526A (ja) 2012-10-18
US8841664B2 (en) 2014-09-23
TW201251022A (en) 2012-12-16
CN102683386B (zh) 2017-10-24
JP2016146506A (ja) 2016-08-12

Similar Documents

Publication Publication Date Title
TWI536569B (zh) 半導體裝置
JP7257563B2 (ja) 半導体装置
JP6310042B2 (ja) 液晶表示装置
JP6197075B2 (ja) 半導体装置
US9397225B2 (en) Semiconductor device and method for manufacturing the same
US9379223B2 (en) Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
TWI553860B (zh) 半導體裝置
TWI634657B (zh) 氧化物材料及半導體裝置
TWI575751B (zh) 半導體裝置及其製造方法
US8841165B2 (en) Semiconductor device and method for manufacturing the same
JP5986392B2 (ja) 半導体装置