CN109560044A - 一种抑制薄膜晶体管阈值电压漂移的方法 - Google Patents

一种抑制薄膜晶体管阈值电压漂移的方法 Download PDF

Info

Publication number
CN109560044A
CN109560044A CN201811308213.5A CN201811308213A CN109560044A CN 109560044 A CN109560044 A CN 109560044A CN 201811308213 A CN201811308213 A CN 201811308213A CN 109560044 A CN109560044 A CN 109560044A
Authority
CN
China
Prior art keywords
tft
interface
insulation layer
gate insulation
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811308213.5A
Other languages
English (en)
Inventor
刘文军
雷东
丁士进
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201811308213.5A priority Critical patent/CN109560044A/zh
Publication of CN109560044A publication Critical patent/CN109560044A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于显示面板技术领域，具体涉及一种抑制薄膜晶体管阈值电压漂移的方法。本发明是在薄膜晶体管（TFT）开始工作前，通过降低位于TFT栅绝缘层内部，以及栅绝缘层与半导体薄膜界面处的缺陷态密度或缺陷态的俘获截面，从而抑制TFT在工作时阈值电压的漂移；具体采用如下技术措施之一种：生长不同的电介质薄膜并对薄膜及其内部的固定电荷量通过热处理进行调控；离子注入；在半导体薄膜靠近栅绝缘层一侧的表面注入额外的电子或空穴；调节作为沟道层的半导体薄膜的掺杂浓度和薄膜厚度；在TFT的Gate端预置偏置电场。本发明方法操作方便，抑制薄膜晶体管阈值电压漂移效果明显。

Description

一种抑制薄膜晶体管阈值电压漂移的方法
技术领域
本发明属于显示面板技术领域，具体涉及各种显示面板（包括液晶显示面板，AMOLED显示面板，以及其它采用TFT作为驱动及内部电路元件的显示面板）制造中抑制薄膜晶体管（TFT）阈值电压漂移的方法。
背景技术
在主动矩阵液晶（AMLCD）显示面板，主动矩阵OLED显示面板，以及其它采用TFT作为驱动及内部电路元件的显示器件的Array中，用于每一个亚像素驱动，以及构成面板驱动电路的半导体器件为薄膜晶体管（TFT）。TFT器件的稳定性对于面板显示画面的质量至关重要。但在实际的生产制造过程中，由于TFT器件中的电荷中心以及缺陷态的存在，会使得TFT在工作的过程中出现阈值电压的漂移。表现为图1和图2中所示的，器件转移特性曲线向左（曲线2和4）或向右（曲线1和3）移动。阈值电压的这种漂移，会引起显示屏上画面质量的消极变化。尤其是AMOLED显示面板亮度的显著变化。
在AMOLED等类似显示面板的Array中，通常采用补偿电路来补偿每一个亚像素中驱动TFT阈值电压的漂移。这可以在一定程度上减小驱动TFT阈值电压的漂移。所谓补偿电路，就是由具有一定数量的TFT和电容（C）构成的电路单元，连接到驱动TFT的Gate端，通过利用电路的特性，消除驱动TFT阈值电压漂移的影响。
但是，补偿电路的存在增加了AMOLED等类似显示面板中每一个亚像素的尺寸。一方面，使得高PPI的面板制造变得困难。另一方面，TFT数量的增加会增大面板的功耗。此外，因为要设计和制造补偿电路，所以也会增加设计和制造的难度和成本。
发明内容
本发明的目的在于提供一种能够方便、有效的抑制薄膜晶体管（TFT）阈值电压漂移的方法。
本发明提供的抑制薄膜晶体管（TFT）阈值电压漂移的方法，是在TFT（包括N型和P型）开始工作前，通过降低位于TFT栅绝缘层内部，以及栅绝缘层与半导体薄膜界面处的缺陷态密度或缺陷态的俘获截面，从而抑制TFT在工作时阈值电压的漂移。具体如下技术措施之一种：
在现有TFT结构及制程的基础上，引入电场，提供的一种钝化位于TFT栅绝缘层内部，以及栅绝缘层与半导体薄膜界面处的缺陷态的方法。包括以下技术手段：
（1）生长不同的电介质薄膜并对薄膜及其内部的固定电荷量通过热处理进行调控；
（2）离子注入；
（3）在半导体薄膜靠近栅绝缘层一侧的表面注入额外的电子或空穴；
（4）调节作为沟道层的半导体薄膜的掺杂浓度和薄膜厚度；
（5）在TFT的Gate端预置偏置电场。
本发明方法操作方便，抑制薄膜晶体管（TFT）阈值电压漂移效果明显。
附图说明
图1为本发明中N型TFT的转移特性曲线示意图。
图2为本发明中P型TFT的转移特性示意图。
图3为本发明中N型TFT的能带结构示意图。
图4 为本发明中P型TFT的能带结构示意图。
具体实施方式
本发明提供的抑制薄膜晶体管（TFT）阈值电压漂移的方法。具体内容包括;
参照图1，对于N型TFT出现类似曲线（1）所示的，器件的转移特性曲线向Vgs的正方向漂移，或P型TFT出现类似曲线（3）所示的，器件转移特性曲线向Vgs的正方向漂移时，采用图3方法。具体地：
采用界面存在有固定正电荷的电介质薄膜作为栅绝缘层，所述电介质薄膜包括氮化硅、氧化硅、本征非晶硅、氧化锆或氧化铪等。通过常规热处理或快速热处理，调控栅绝缘层内部，靠近栅绝缘层和半导体薄膜材料界面处固定正电荷的数量，使得界面固定正电荷增加，半导体材料的能带向下弯曲，少量的电子在界面处积累；从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷中心，并使这种状态保持在在TFT的整个工作过程中。
或者，采用离子注入的方法，在栅绝缘层内部，或者栅绝缘层与半导体薄膜材料界面处，注入正电荷，抑或通过离子注入的方法在半导体薄膜材料靠近界面的一侧注入H相关的离子，钝化这里的缺陷中心；使得TFT器件在开始工作前达到图3所示的状态，即栅绝缘层和半导体界面处的，半导体一侧的能带向下弯曲，电子在这一界面处有所积累。并使这种状态保持在TFT的整个工作过程中。
或者，通过电注入、光注入，或者等离子体处理，在半导体薄膜材料靠近界面的一侧引入电子，钝化这里的缺陷中心，并使这种状态保持在在TFT的整个工作过程中。
或者，调节作为沟道层的半导体薄膜的掺杂浓度和薄膜厚度。
或者，在TFT开始工作之前，在Gate端预置正向偏置电场，使半导体材料的能带向下弯曲，少量的电子在界面处积累；从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷中心；并使这种状态保持在TFT的整个工作过程中。
或采用图4中示意的方法。
具体的，采用界面存在有固定负电荷的电介质薄膜作为栅绝缘层，所述电介质薄膜包括氧化铝、氧化钇等电介质薄膜。通过常规热处理或快速热处理，调控栅绝缘层内部，靠近栅绝缘层和半导体薄膜材料界面处固定负电荷的数量，使得界面固定负电荷增加，半导体材料的能带向上弯曲，少量的空穴在界面处积累，从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷中心；并且使这种状态保持在在TFT的整个工作过程中。
或者，采用离子注入的方法，在栅绝缘层内部，或者靠近栅绝缘层与半导体薄膜材料界面处，注入负电荷，抑或通过离子注入的方法在半导体薄膜材料靠近界面的一侧注入H相关的离子，钝化这里的缺陷中心，使得TFT器件在开始工作前达到图4所示的状态，即栅绝缘层和半导体界面处，半导体一侧的能带向上弯曲，空穴在这一界面处有所积累；并且使这种状态保持在在TFT的整个工作过程中。
或者，通过电注入、光注入，或者等离子体处理，在半导体薄膜材料靠近界面的一侧引入空穴，钝化这里的缺陷中心；并使这种状态保持在在TFT的整个工作过程中。
或者，在TFT开始工作之前，在Gate端预置反向（负电压）偏置电场，使半导体材料的能带向上弯曲，少量的空穴在界面处积累；从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷中心；并使这种状态保持在在TFT的整个工作过程中。
图1中N型TFT和图2中P型TFT的转移特性曲线，对于N型TFT出现类似曲线（2）所示的，器件的转移特性曲线向Vgs的负方向漂移，或P型TFT出现类似曲线（4）所示的，器件转移特性曲线向Vgs的负方向漂移时，采用图4中示意的方法。
具体的，采用界面存在有固定负电荷的电介质薄膜作为栅绝缘层，所述电介质薄膜包括氧化铝、氧化钇等电介质薄膜。通过常规热处理或快速热处理，调控栅绝缘层内部，靠近栅绝缘层和半导体薄膜材料界面处固定负电荷的数量，使得界面固定负电荷增加，半导体材料的能带向上弯曲，少量的空穴在界面处积累；从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷中心，并使这种状态保持在在TFT的整个工作过程中。
或者，采用离子注入的方法，在栅绝缘层内部，或者靠近栅绝缘层与半导体薄膜材料界面处，注入负电荷，抑或通过离子注入的方法在半导体薄膜材料靠近界面的一侧注入H相关的离子，钝化这里的缺陷中心，使得TFT器件在开始工作前达到图4所示的状态，即栅绝缘层和半导体界面处，半导体一侧的能带向上弯曲，空穴在这一界面处有所积累；并使这种状态保持在在TFT的整个工作过程中。
或者，通过电注入，光注入，或者等离子体处理，在半导体薄膜材料靠近界面的一侧引入空穴，钝化这里的缺陷中心，并使这种状态保持在在TFT的整个工作过程中。
或者，在TFT开始工作之前，在Gate端预置反向（负电压）偏置电场，使半导体材料的能带向上弯曲，少量的空穴在界面处积累；从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷中心；并使这种状态保持在在TFT的整个工作过程中。
或者采用图3中示意的方法。
具体的，采用界面存在有固定正电荷的电介质薄膜作为栅绝缘层，所述电介质薄膜包括氮化硅、氧化硅、本征非晶硅、氧化锆或氧化铪等。通过常规热处理或快速热处理，调控栅绝缘层内部，靠近栅绝缘层和半导体薄膜材料界面处固定正电荷的数量，使得界面固定正电荷增加，半导体材料的能带向下弯曲，少量的电子在界面处积累。从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷态。并使这种状态保持在在TFT的整个工作过程中。
或者，采用离子注入的方法，在栅绝缘层内部，或者栅绝缘层与半导体薄膜材料界面处，注入正电荷，抑或通过离子注入的方法在半导体薄膜材料靠近界面的一侧注入H相关的离子，钝化这里的缺陷态；使得TFT器件在开始工作前达到图3所示的状态，并使这种状态保持在TFT的整个工作过程中。
或者，通过电注入、光注入，或者等离子体处理，在半导体薄膜材料靠近界面的一侧引入电子，钝化这里的缺陷中心。并使这种状态保持在TFT的整个工作过程中。
或者，调节作为沟道层的半导体薄膜的掺杂浓度和薄膜厚度。
或者，在TFT开始工作之前，在Gate端预置正向偏置电场；使半导体材料的能带向下弯曲，少量的电子在界面处积累。从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷中心。并使这种状态保持在在TFT的整个工作过程中。

Claims (4)

1.一种抑制薄膜晶体管阈值电压漂移的方法，其特征在于，是在TFT开始工作前，通过降低位于TFT栅绝缘层内部，以及栅绝缘层与半导体薄膜界面处的缺陷态密度或缺陷态的俘获截面，从而抑制TFT在工作时阈值电压的漂移；这里TFT包括N型和P型。
2.根据权利要求1所述的抑制薄膜晶体管阈值电压漂移的方法，其特征在于，采用如下技术措施之一种：
（1）生长不同的电介质薄膜并对薄膜及其内部的固定电荷量通过热处理进行调控；
（2）离子注入；
（3）在半导体薄膜靠近栅绝缘层一侧的表面注入额外的电子或空穴；
（4）调节作为沟道层的半导体薄膜的掺杂浓度和薄膜厚度；
（5）在TFT的Gate端预置偏置电场。
3.根据权利要求2所述的抑制薄膜晶体管阈值电压漂移的方法，其特征在于，对于N型TFT，器件的转移特性曲线向Vgs的正方向漂移，或对于P型TFT，器件转移特性曲线向Vgs的正方向漂移时：
采用界面存在有固定正电荷的电介质薄膜作为栅绝缘层，所述电介质薄膜包括氮化硅、氧化硅、本征非晶硅、氧化锆或氧化铪；通过热处理或快速热处理，调控栅绝缘层内部，靠近栅绝缘层和半导体薄膜材料界面处固定正电荷的数量，使得界面固定正电荷增加，半导体材料的能带向下弯曲，少量的电子在界面处积累；从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷中心，并使这种状态保持在在TFT的整个工作过程中；或者，
采用离子注入的方法，在栅绝缘层内部，或者栅绝缘层与半导体薄膜材料界面处，注入正电荷，抑或通过离子注入的方法在半导体薄膜材料靠近界面的一侧注入H相关的离子，钝化这里的缺陷中心，使得TFT器件在开始工作前，栅绝缘层和半导体界面处的，半导体一侧的能带向下弯曲，电子在这一界面处有所积累；并使这种状态保持在TFT的整个工作过程中；或者，
通过电注入、光注入，或者等离子体处理，在半导体薄膜材料靠近界面的一侧引入电子，钝化这里的缺陷中心，并使这种状态保持在在TFT的整个工作过程中；或者，
调节作为沟道层的半导体薄膜的掺杂浓度和薄膜厚度；或者，
在TFT开始工作之前，在Gate端预置正向偏置电场，使半导体材料的能带向下弯曲，少量的电子在界面处积累；从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷中心；并使这种状态保持在TFT的整个工作过程中；或者
采用界面存在有固定负电荷的电介质薄膜作为栅绝缘层，所述电介质薄膜包括氧化铝、氧化钇电介质薄膜；通过热处理或快速热处理，调控栅绝缘层内部，靠近栅绝缘层和半导体薄膜材料界面处固定负电荷的数量，使得界面固定负电荷增加，半导体材料的能带向上弯曲，少量的空穴在界面处积累，从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷中心；并使这种状态保持在在TFT的整个工作过程中；或者，
采用离子注入的方法，在栅绝缘层内部，或者靠近栅绝缘层与半导体薄膜材料界面处，注入负电荷，抑或通过离子注入的方法在半导体薄膜材料靠近界面的一侧注入H相关的离子，钝化这里的缺陷中心，使得TFT器件在开始工作前达到如下状态，即栅绝缘层和半导体界面处，半导体一侧的能带向上弯曲，空穴在这一界面处有所积累，并且这种状态保持在在TFT的整个工作过程中；或者，
通过电注入、光注入，或者等离子体处理，在半导体薄膜材料靠近界面的一侧引入空穴，钝化这里的缺陷中心；并使这种状态保持在在TFT的整个工作过程中；或者，
在TFT开始工作之前，在Gate端预置反向偏置电场，使半导体材料的能带向上弯曲，少量的空穴在界面处积累；从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷中心；并使这种状态保持在在TFT的整个工作过程中。
4.根据权利要求2所述的抑制薄膜晶体管阈值电压漂移的方法，其特征在于，对于N型TFT和P型TFT的转移特性曲线，向Vgs的负方向漂移时：
采用界面存在有固定负电荷的电介质薄膜作为栅绝缘层，所述电介质薄膜包括氧化铝，氧化钇电介质薄膜，通过热处理或快速热处理，调控栅绝缘层内部，靠近栅绝缘层和半导体薄膜材料界面处固定负电荷的数量，使得界面固定负电荷增加，半导体材料的能带向上弯曲，少量的空穴在界面处积累；从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷中心；并使这种状态保持在在TFT的整个工作过程中；或者，
采用离子注入的方法，在栅绝缘层内部，或者靠近栅绝缘层与半导体薄膜材料界面处，注入负电荷，抑或通过离子注入的方法在半导体薄膜材料靠近界面的一侧注入H相关的离子，钝化这里的缺陷中心，使得TFT器件在开始工作前，栅绝缘层和半导体界面处的，半导体一侧的能带向上弯曲，空穴在这一界面处有所积累；并使这种状态保持在在TFT的整个工作过程中；或者，
通过电注入、光注入，或者等离子体处理，在半导体薄膜材料靠近界面的一侧引入空穴，钝化这里的缺陷中心，并使这种状态保持在在TFT的整个工作过程中；或者，
在TFT开始工作之前，在Gate端预置反向偏置电场，使半导体材料的能带向上弯曲，少量的空穴在界面处积累；从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷中心；并使这种状态保持在在TFT的整个工作过程中；或者，
采用界面存在有固定正电荷的电介质薄膜作为栅绝缘层，所述电介质薄膜包括氮化硅、氧化硅、本征非晶硅、氧化锆或氧化铪；通过热处理或快速热处理，调控栅绝缘层内部，靠近栅绝缘层和半导体薄膜材料界面处固定正电荷的数量，使得界面固定正电荷增加，半导体材料的能带向下弯曲，少量的电子在界面处积累；从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷态；并使这种状态保持在在TFT的整个工作过程中；或者，
采用离子注入的方法，在栅绝缘层内部，或者栅绝缘层与半导体薄膜材料界面处，注入正电荷，抑或通过离子注入的方法在半导体薄膜材料靠近界面的一侧注入H相关的离子，钝化这里的缺陷态；使得TFT器件在开始工作前达到如下状态：栅绝缘层和半导体界面处，半导体一侧的能带向下弯曲，电子在这一界面处有所积累；并这种状态保持在TFT的整个工作过程中；或者，
通过电注入、光注入，或者等离子体处理，在半导体薄膜材料靠近界面的一侧引入电子，钝化这里的缺陷中心；并且这种状态保持在TFT的整个工作过程中；或者，
调节作为沟道层的半导体薄膜的掺杂浓度和薄膜厚度；或者在TFT开始工作之前，在Gate端预置正向偏置电场，使半导体材料的能带向下弯曲，少量的电子在界面处积累，从而在TFT开始工作前，钝化界面处，以及界面附近的缺陷中心；并且这种状态保持在在TFT的整个工作过程中。
CN201811308213.5A 2018-11-05 2018-11-05 一种抑制薄膜晶体管阈值电压漂移的方法 Pending CN109560044A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811308213.5A CN109560044A (zh) 2018-11-05 2018-11-05 一种抑制薄膜晶体管阈值电压漂移的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811308213.5A CN109560044A (zh) 2018-11-05 2018-11-05 一种抑制薄膜晶体管阈值电压漂移的方法

Publications (1)

Publication Number Publication Date
CN109560044A true CN109560044A (zh) 2019-04-02

Family

ID=65865862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811308213.5A Pending CN109560044A (zh) 2018-11-05 2018-11-05 一种抑制薄膜晶体管阈值电压漂移的方法

Country Status (1)

Country Link
CN (1) CN109560044A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137356A (zh) * 2019-06-05 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、电子装置
CN110854172A (zh) * 2019-11-26 2020-02-28 京东方科技集团股份有限公司 半导体器件、像素电路、显示面板及显示装置
CN111090928A (zh) * 2019-11-19 2020-05-01 复旦大学 一种针对tft阈值电压漂移的spice仿真方法
CN113644112A (zh) * 2020-05-11 2021-11-12 北京华碳元芯电子科技有限责任公司 晶体管及制作方法
CN117501453A (zh) * 2022-05-31 2024-02-02 国立大学法人东京农工大学 固定电荷显现方法、薄膜晶体管的制造方法及薄膜晶体管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492712B1 (en) * 1999-06-24 2002-12-10 Agere Systems Guardian Corp. High quality oxide for use in integrated circuits
CN102208441A (zh) * 2011-05-03 2011-10-05 复旦大学 一种薄膜晶体管有源层及其生长方法
CN102683386A (zh) * 2011-03-04 2012-09-19 株式会社半导体能源研究所 半导体装置
CN104617113A (zh) * 2015-02-10 2015-05-13 京东方科技集团股份有限公司 一种基板及用于对其进行退火的退火方法、退火设备
CN106847687A (zh) * 2017-02-04 2017-06-13 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492712B1 (en) * 1999-06-24 2002-12-10 Agere Systems Guardian Corp. High quality oxide for use in integrated circuits
CN102683386A (zh) * 2011-03-04 2012-09-19 株式会社半导体能源研究所 半导体装置
CN102208441A (zh) * 2011-05-03 2011-10-05 复旦大学 一种薄膜晶体管有源层及其生长方法
CN104617113A (zh) * 2015-02-10 2015-05-13 京东方科技集团股份有限公司 一种基板及用于对其进行退火的退火方法、退火设备
CN106847687A (zh) * 2017-02-04 2017-06-13 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
孙瑞泽 等: "界面电荷位置对短沟道pMOS器件阈值电压的影响", 《固体电子学研究与进展》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137356A (zh) * 2019-06-05 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、电子装置
US11844227B2 (en) 2019-06-05 2023-12-12 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, and electronic device
CN111090928A (zh) * 2019-11-19 2020-05-01 复旦大学 一种针对tft阈值电压漂移的spice仿真方法
CN110854172A (zh) * 2019-11-26 2020-02-28 京东方科技集团股份有限公司 半导体器件、像素电路、显示面板及显示装置
CN113644112A (zh) * 2020-05-11 2021-11-12 北京华碳元芯电子科技有限责任公司 晶体管及制作方法
CN113644112B (zh) * 2020-05-11 2022-07-15 北京华碳元芯电子科技有限责任公司 晶体管及制作方法
CN117501453A (zh) * 2022-05-31 2024-02-02 国立大学法人东京农工大学 固定电荷显现方法、薄膜晶体管的制造方法及薄膜晶体管

Similar Documents

Publication Publication Date Title
CN109560044A (zh) 一种抑制薄膜晶体管阈值电压漂移的方法
JP6840193B2 (ja) トランジスタ
CN102184965B (zh) 驱动晶体管的方法和包含由该方法驱动的晶体管的器件
CN1192432C (zh) 半导体器件
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
US20060244107A1 (en) Semiconductor device, manufacturing method, and electronic device
CN105702688A (zh) 液晶显示器件及包括该液晶显示器件的电子设备
CN103500758A (zh) 半栅极控制源极肖特基势垒型隧穿场效应晶体管
CN103311358B (zh) 感光晶体管、其制造方法以及使用感光晶体管的显示面板
CN108447822A (zh) Ltps tft基板的制作方法
CN1581514A (zh) 栅体短路的薄膜晶体管、其制造方法及相关显示器
CN103094353B (zh) 一种薄膜晶体管结构、液晶显示装置及一种制造方法
CN1259731C (zh) 低温多晶硅薄膜晶体管的制作方法
CN103646965A (zh) 一种jfet器件及其制造方法
CN109616479A (zh) Ltps tft基板的制作方法
CN106653695B (zh) 一种低温多晶硅阵列基板及其制作方法
CN104505404A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN101981676B (zh) 半导体器件、半导体器件制造方法、液晶显示装置和电子设备
CN106684070B (zh) 一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法
CN102779855B (zh) 双肖特基结氧化锌半导体薄膜晶体管及制作方法
CN109659235A (zh) Tft的制备方法、tft、阵列基板及显示装置
CN101452956B (zh) 高压pmos器件及制造方法
CN100373633C (zh) 不对称的薄膜晶体管结构
CN104518027A (zh) Ldmos器件及其制造方法
CN112713196A (zh) 一种薄膜晶体管及其制备方法和阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190402

RJ01 Rejection of invention patent application after publication