JP2010080617A - 電界効果トランジスタおよびその製造方法 - Google Patents

Abstract

【課題】低閾値動作が可能な電界効果トランジスタを提供する。
【解決手段】ｎ型半導体領域２と、半導体領域に離間して形成されたソースおよびドレイン領域１２ａ、１２ｂと、ソース領域とドレイン領域との間の半導体領域上に形成され、シリコンと酸素を含む第１絶縁膜４と、第１絶縁膜上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第２絶縁膜８と、第２絶縁膜上に形成されたゲート電極１０と、を備え、第１絶縁膜と第２絶縁膜との界面を含む界面領域７に、Ｂｅ、Ｂから選ばれた少なくとも１つの第１添加物質が導入されており、第１添加物質の面密度が、界面領域内の第１絶縁膜側においてピークを有している。
【選択図】図１２

Description

本発明は、電界効果トランジスタおよびその製造方法に関する。

従来、ＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）のチャネルに誘起される電荷量を確保するために、ゲート絶縁膜を薄膜化することによって容量を大きくする手法が採られてきた。その結果として、ゲート絶縁膜であるＳｉＯ_２膜の薄膜化が推し進められ、現在は１ｎｍを大きく切る厚さにまで到達しようとしている。

ここに至り、ＳｉＯ_２膜では、ゲート漏れ電流が大きくなり、待機電力の散逸から消費電力が押さえられないところまで来ている。例えば、膜厚０．８ｎｍのＳｉＯ_２膜は、ゲート漏れ電流が１ｋＡ／ｃｍ^２にまで達しており、消費電力の面での問題が極めて大きい。

消費電力を低下させるためには、膜厚を厚くすることが有効である。このため、ＳｉＯ_２膜より誘電率の高い物質（ｈｉｇｈ−ｋ ｄｉｅｌｅｃｔｒｉｃ）を用いることにより、ＳｉＯ_２膜より厚くても電荷量を確保できる絶縁膜が検討されている。誘電率が高く安定な物質として多くの金属酸化物が知られている。

このような特性を有する絶縁膜として、現在、特に有望視されているものとして、ＨｆＯ_２、ＺｒＯ_２、これらのシリケートからなる膜（ＨｆＳｉＯ、ＺｒＳｉＯ）、およびそれらの窒化物からなる膜（ＨｆＯＮ、ＺｒＯＮ、ＨｆＳｉＯＮ、ＺｒＳｉＯＮ）などが挙げられる。

ところが、これらの絶縁膜をゲート絶縁膜として用いると、小さな閾値が得られないという問題が新たに発生する。これは、ゲート絶縁膜とゲート金属との界面近傍において、界面分極が発生するためである。実効仕事関数がＳｉのミッドギャップ付近にピン止めされて、小さな閾値が実現出来なくなっている。この原因は、ｐチャネルＭＩＳトランジスタ（以下、ｐＭＩＳトランジスタともいう）では、酸素欠陥とゲート金属との間の電荷移動であり、ｎチャネルＭＩＳトランジスタ（以下、ｎＭＩＳトランジスタともいう）では、絶縁膜中の余分な酸素とゲート金属との間の電荷移動である。

この問題を解決するために、ｐＭＩＳトランジスタではＡｌを、ｎＭＩＳトランジスタではＬａをゲート絶縁膜に拡散し、ピン止め位置を変化させる方法が、非特許文献１、非特許文献２に提案されている。
M.Kadoshima et.al., 2007 VLSI Technology Digest P66. P.Sivasubramani et.al., 2007 VLSI Technology Digest P68.

前述した非特許文献１、非特許文献２に開示される技術を用いた場合、ｐＭＩＳトランジスタではＡｌを、ｎＭＩＳトランジスタではＬａをゲート絶縁膜にそれぞれ拡散し、ピン止め位置を変化させている。しかし、Ａｌを拡散したｐＭＩＳトランジスタでは、
（１）十分低い閾値を実現するだけの、十分な量の電圧シフトが得られない、
（２）移動度が劣化する、
（３）電圧シフト量そのものが、成膜工程での酸素分圧や温度に大きく依存する、
（４）ゲート電極への電圧印加による経時変化が大きい、
という問題が挙げられる。

つまり、次世代以降のＣＭＩＳ（Complementary-Metal-Insulator-Semiconductor）トランジスタにおいて要求される性能、例えば低閾値動作を満たすには、実効仕事関数を最適化する別の技術が必須である。

本発明は、上記事情を考慮してなされたものであって、低閾値動作が可能な電界効果トランジスタおよびその製造方法を提供することを目的とする。

本発明の第１の態様による電界効果トランジスタは、ｎ型半導体領域と、前記半導体領域に離間して形成されたソースおよびドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成され、シリコンと酸素を含む第１絶縁膜と、前記第１絶縁膜上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第２絶縁膜と、前記第２絶縁膜上に形成されたゲート電極と、を備え、前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に、Ｂｅ、Ｂから選ばれた少なくとも１つの第１添加物質が導入されており、前記第１添加物質の面密度が、前記界面領域内の前記第１絶縁膜側においてピークを有していることを特徴とする。

また、本発明の第２の態様による電界効果トランジスタは、ｎ型半導体領域と、前記半導体領域に離間して形成されたソースおよびドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成され、シリコンと酸素を含む第１絶縁膜と、前記第１絶縁膜上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第２絶縁膜と、前記第２絶縁膜上に形成されたゲート電極と、を備え、前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に、Ｂｅ、Ｂ、Ａｌから選ばれた少なくとも１つの第２添加物質と、フッ素とが導入されており、前記フッ素の面密度が前記界面領域においてピークを有し、かつ前記第２添加物質の面密度が前記界面領域内の前記第１絶縁膜側においてピークを有するとともにこのピークの位置が前記フッ素の面密度のピーク位置よりも前記半導体基板側にあることを特徴とする。

また、本発明の第３の態様による電界効果トランジスタは、ｎ型半導体領域と、前記半導体領域に離間して形成されたソースおよびドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成され、シリコンと酸素を含む第１絶縁膜と、前記第１絶縁膜上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第２絶縁膜と、前記第２絶縁膜上に形成されたゲート電極と、を備え、前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｓｂ、Ｂｉ、Ｔｅ、Ｐｏから選ばれる少なくとも１つの第３添加物質と、窒素とが導入されており、前記窒素の面密度が前記界面領域においてピークを有し、かつ前記第３添加物質の面密度が前記界面領域内の前記第２絶縁膜側においてピークを有するとともにこのピークの位置が前記窒素の面密度のピーク位置よりも前記ゲート電極側にあることを特徴とする。

また、本発明の第４の態様による電界効果トランジスタは、ｎ型半導体領域と、前記半導体領域に離間して形成されたソースおよびドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成され、シリコンと酸素を含む第１絶縁膜と、前記第１絶縁膜上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第２絶縁膜と、前記第２絶縁膜上に形成されたゲート電極と、を備え、前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に、Ｂｅ、Ｂ、Ａｌから選ばれる少なくとも１つの第２添加物質が導入されるとともにＶ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｓｂ、Ｂｉ、Ｔｅ、Ｐｏから選ばれる少なくとも１つの第３添加物質が導入されており、前記第２添加物質の面密度が前記界面領域内の第１絶縁膜側にピークを有し、前記第３添加物質の面密度が前記界面領域内の第２絶縁膜側にピークを有することを特徴とする。

また、本発明の第５の態様による電界効果トランジスタの製造方法は、ｎ型半導体領域に、離間されたソースおよびドレイン領域を形成する工程と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に第１絶縁膜を形成する工程と、前記第１絶縁膜上に金属原子を含む物質を堆積して、前記金属原子を含む物質からなる島状核を形成する工程と、前記島状核を覆うように第２絶縁膜を形成する工程と、前記金属原子を含む物質が、前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に拡散して、前記第１絶縁膜或いは前記第２絶縁膜を構成する物質と置換する工程と、を備えていることを特徴とする。

本発明によれば、低閾値動作が可能な実効仕事関数を有するｐＭＩＳトランジスタを提供することができる。

本発明の実施形態について図面を参照して詳細に説明する。

まず、本発明の一実施形態に用いられる実効仕事関数の制御について説明する。

絶縁膜を構成する物質の価数と、添加物質の価数の関係
絶縁膜が物質Ｍと酸素から構成されており、この物質Ｍを添加物質Ａが置換する場合について考える。添加物質Ａが物質Ｍよりも、価数が小さい場合には、絶縁膜中では、実効的に、マイナスの電荷と感じられることになる。反対に、添加物質Ａが物質Ｍよりも、価数が大きい場合には、絶縁膜中では、実効的にプラスの電荷と感じられることになる。ここで、実効的に感じられる電荷（余分な電荷）と言った場合には、注意が必要である。それは、添加物質Ａが酸素と絶縁物質を作り、それがそのまま絶縁物質として絶縁膜中に拡散した場合には、実効的に感じられる電荷が発生しないという点である。

例えば、ＨｆＯ_２膜の中に、Ａｌ_２Ｏ_３（或いは、Ｌａ_２Ｏ_３）が分散した状態は、余分な電荷を生じない。この場合、絶縁膜は、ｎＨｆＯ_２＋ｍＡｌ_２Ｏ_３（ｎ、ｍは適当な正の整数）の様に記述できる。それに対し、ＨｆＯ_２の金属Ｈｆを、金属Ａｌ（或いは、金属Ｌａ）が置換した場合には、Ａｌが置換したサイトは、本来、Ｈｆの＋４価が存在していたサイトに、＋３価のＡｌが入り込んだ状態になり、実効的にマイナス一価（−１）が存在していることになる。どちらの状態になるか、つまり、どちらの状態がより安定かは、イオン半径に大きく依存している。これの詳細は後述する。また、ＨｆＯ_２の金属Ｈｆを、金属Ｔａが置換した場合には、Ｔａが置換したサイトは、本来Ｈｆの＋４価が存在していたサイトに、＋５価のＴａが入り込んだ状態になり、実効的にプラス一価（＋１）が存在していることになる。

同様に、ＳｉＯ_２膜の中にＬａ_２Ｏ_３が分散した状態は、ｎＳｉＯ_２＋ｍＬａ_２Ｏ_３（ｎ、ｍは適当な正の整数）と記述でき、余分な電荷を生じない。特に、絶縁膜を構成する物質がシリコンの場合は、シリケートと呼ばれている。例えば、Ｌａ_２ＳｉＯ_５（＝ＳｉＯ_２＋Ｌａ_２Ｏ_３）は、Ｌａシリケートの一種である。それに対し、ＳｉＯ_２中のＳｉを、金属Ａｌで置換した場合には、Ａｌが置換したサイトは、本来Ｓｉの＋４価が存在していたサイトに、＋３価のＡｌが入り込んだ状態になり、実効的にマイナス一価（−１）が存在していることになる。また、ＳｉＯ_２中のＳｉを、Ａｓで置換した場合には、Ａｓが置換したサイトは、本来Ｓｉの＋４価が存在していたサイトに、＋５価のＡｓが入り込んだ状態になり、実効的にプラス一価（＋１）が存在していることになる。

絶縁膜を構成する物質のイオン半径と、添加物質のイオン半径の関係
一般に、イオン半径が小さい物質は、より少量の酸素が配位し易い。例えば、Ｓｉのイオン半径は、０．４オングストローム程度であり、酸素が４つ配位して、四面体を構成する。それに対し、イオン半径が大きい物質は、より多くの酸素が配位し易い。例えば、Ｈｆのイオン半径は、０．７８オングストローム程度であり、酸素が７〜８つ配位して、フッ化カルシウム構造を構成する。ここで、シリコンと酸素を含む絶縁膜は、シリコンと酸素が四面体構造を作っているので、イオン半径の小さい物質であれば、シリコンと置換することが可能となる。しかし、イオン半径が大きいものは、シリコンと置換して四面体構造をとると、酸化物として非常に不安定な状態となってしまう。この場合には、シリコンと置換するのではなく、イオン半径の大きな物質自体が、酸素と、より大きな配位数をもった状態（酸素がより多く配位した状態）を構成する方が安定である。この状態が、シリケートである。

次に、大きなイオン半径を持った物質Ｍ（例えばＨｆ）と酸素を含む絶縁膜は、その大きなイオン半径を持った物質Ｍと酸素が６〜８配位構造を作っているので、イオン半径の大きい添加物質Ａであれば、大きなイオン半径を持った物質Ｍと置換することが可能となる。しかし、イオン半径が小さい物質は、大きなイオン半径を持った物質Ｍと置換して６〜８配位構造をとると、酸化物として非常に不安定な状態となってしまう。この場合には、大きなイオン半径を持った物質Ｍと置換するのではなく、イオン半径の小さい物質自体が、酸素と、より小さな配位数（４配位など）をもった状態を構成する方が安定である。

Ｓｉ基板／ＳｉＯ_２膜／高誘電体膜という積層構造を考える。ここで、高誘電体膜は、大きなイオン半径を持った物質Ｍの絶縁性酸化膜で構成している。この時、大きなイオン半径を持った物質Ａを添加すると、この物質Ａは、高誘電体膜側に偏る可能性が高い。少なくとも、電荷を持った状態を、偏らせることは可能である。それに対し、小さいイオン半径を持った物質Ｂを添加すると、この物質Ｂは、ＳｉＯ_２膜に偏る可能性が高い。少なくとも、電荷を持った状態を、偏らせることは可能である。この偏りを有効利用することにより、上記ＳｉＯ_２膜と高誘電体膜との界面において、固定分極を人工的に作りだし、この固定分極により、閾値を制御する方法を、本発明者達は考え出した。

ここで、イオン半径に関してまとめる。本発明の一実施形態では、Ｓｉ基板／ＳｉＯ_２膜／高誘電体膜という積層構造を考え、この高誘電体膜は、大きなイオン半径を持った物質Ｍの絶縁性酸化膜で構成する。本発明の一実施形態では、上記積層構造において、ＳｉＯ_２膜側に偏在するか、或いは、高誘電体膜側に偏在するか、が重要である。

そこで、本発明の一実施形態におけるイオン半径の大小の定義は、４配位以下になりやすい状態を小さいイオン半径と定義し、６配位以上になりやすい状態を大きいイオン半径と定義する。酸素と４配位を作るイオンは、酸素のイオン半径との理論比が０．２２５であり、酸素のイオン半径は１．４０オングストロームであるので、酸素と４配位を作るイオン半径は、０．３２オングストロームである。また、酸素と６配位を作るイオンは、酸素のイオン半径との理論比が０．４１４であるので、酸素と６配位を作るイオン半径は、０．５８オングストロームである。この理論比は、多くのセラミックスの教科書に記載されている(例えば、柳田博明著「セラミックスの化学 第二版」（丸善）Ｐ１２)。

上記、０．３２オングストロームと０．５８オングストロームの中間の値、０．４５オングストローム以下であれば、酸素と４配位を作ると期待できるが、０．４５オングストロームより大きく０．５８オングストローム未満の値では、４配位も６以上の配位も可能と予想される。本明細書では、０．４５オングストロームより大きく０．５８オングストローム未満の範囲を中間領域と呼ぶ。また、中間領域の物質のイオン半径を、中間のイオン半径と呼ぶ。

以下に、具体的なイオン半径を示す。括弧の中はイオン半径をオングストローム単位で記してある。周期律表では、下に行く程大きなイオン半径を有すると予想される。
（ａ）低価数で小さいイオン半径の物質（０．４５Å以下）：
Ｂｅ（０．３３）、Ｂ（０．２２）
（ｂ）低価数で中間のイオン半径の物質：
Ａｌ（０．４９）
（ｃ）低価数で大きいイオン半径の物質（０．５８Å以上）：
Ｍｇ（０．６２）、Ｃａ（１．０３）、Ｓｒ（１．２１）、Ｂａ（１．４３）、Ｓｃ（０．８４）、Ｙ（０．９６）、Ｌａなどのランタノイド（１．１８〜０．８５）、Ａｃなどのアクチノイド（１．２２〜０．９５）、Ｚｎ（０．７４）、Ｃｄ（０．９７）、Ｈｇ（１．１０）、Ｇａ（０．６２）、Ｉｎ（０．８１）、Ｔｌ（０．９５）
とまとめられる。ここで、ランタノイドとは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、
Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕであり、Ｌａから順番にイオン半径が小さくなっていく、いわゆるランタノイド収縮が起こっている。しかし、一番小さいＬｕでも０．８５オングストロームと十分に大きな値をとっているので、６以上の高配位をとると考えられる。アクチノイドとは、Ａｃ，Ｔｈ，Ｐａ，Ｕ，Ｎｐ，Ｐｕ，Ａｍなどであるが、現実的にはＡｃ（１．２２），Ｔｈ（１．１９）が有効であり、他のアクチノイドは、現状では、放射性物質と関係しており、使われていない。Ａｃ，Ｔｈとも大きなイオン半径を持っていることから、６以上の高配位をとると考えられる。将来、Ａｃ，Ｔｈ以外の物質でも、放射性物質と分離されるのであれば、使用可能である。
（ｄ）高価数で小さいイオン半径の物質：
Ｐ（０．３３）、Ａｓ（０．４４）、Ｓ（０．２９）、Ｓｅ（０．４０）
（ｅ）高価数で中間のイオン半径の物質：
Ｖ（０．５６）、Ｃｒ（０．４９）、Ｔｅ（０．５６）
（ｆ）高価数で大きいイオン半径の物質：
Ｎｂ（０．６９）、Ｔａ（０．６８）、Ｍｏ（０．６２）、Ｗ（０．６２）、Ｓｂ（０．６２）、Ｂｉ（０．７２）、Ｐｏ（０．６７）
とまとめられる。

イオン半径が中間的な物質（Ａｌ、Ｃｒ、Ｖ、Ｔｅ）に関しては、成膜プロセスに依存して、偏らせることが可能となる。例えば、ＳｉＯ_２膜の上に、Ａｌを成膜して、Ａｌの拡散に十分な熱工程を通すことで、Ａｌを拡散させ、その後に、高誘電体膜を成膜すれば、多くのＡｌは、ＳｉＯ_２膜側に偏って分布することになる。しかし、ＳｉＯ_２膜の上に、Ａｌを成膜して、Ａｌの拡散に十分な熱工程を通さずに、高誘電体膜を成膜し、その後に、Ａｌの拡散に十分な熱工程を通すことで、Ａｌを拡散させた場合は、界面の両側に分布すると考えられる。このように、プロセス依存性が出てくるので、それを上手に使ってやることで、より高性能のトランジスタを作成することが出来る。

また、中間のイオン半径を持つ物質のうち、Ａｌ、Ｃｒは０．４９オングストロームと比較的小さいイオン半径を持ち、Ｖ、Ｔｅは０．５６オングストロームと大きめのイオン半径を持つ。その結果、Ａｌ、ＣｒはＳｉＯ_２膜側で電荷となり易く、高誘電体膜側では、電荷としてではなく、Ａｌ酸化物、Ｃｒ酸化物として分布する傾向がある。つまり、ＳｉＯ_２膜側、高誘電体膜側の両側に分布し得るが、電荷として分布するのは、ＳｉＯ_２膜側と考えられる。

現実のＳｉＯ_２膜と高誘電体膜との界面に、Ａｌを導入してＳｉＯ_２膜側でマイナス電荷とした場合、界面の酸素欠陥と固定分極を作成することが出来る。これが、非特許文献１、２に記されたｐＭＩＳの閾値シフトのメカニズムであるが、これでは、閾値シフトが２００ｍｅＶ程度であり、不十分であった。つまり、中間的なイオン半径の物質であり、ＳｉＯ_２側で電荷となる物質を単独で使い、酸素欠陥と組み合わせて閾値シフトを起こさせても、十分な量のシフトを起こさせることが出来ない。原因は、主に、膜の形成過程において、多くのＡｌが高誘電体膜側に拡散してしまうことである。

本発明者達は、これを防ぐ方法として、界面、或いは界面近傍にプラス電荷（Ｆ、或いはＴａなど）を大量に導入して、Ａｌ拡散を止める方法を提案する。Ａｌ拡散が止まるのは、Ｆが拡散の邪魔をしてくれるためであり、更には、フッ素のプラス電荷により、実効的にマイナスとなるＡｌが引き寄せられるためである。或いは、よりイオン半径の小さな物質であれば、酸素との配位数の多い高誘電体中の金属との置換が起こり難く、結果として、高誘電体膜側に入り難くなるので、Ｂ、Ｂｅを用いる方法を提案する。

他方、Ｖ、Ｔｅは高誘電体膜側で電荷となり易く、ＳｉＯ_２膜側では、電荷としてではなく、Ｖ酸化物、Ｔｅ酸化物として分布する傾向がある。つまり、Ｖ、ＴｅもＳｉＯ_２膜側、高誘電体膜側の両側に分布し得るが、ＳｉＯ_２膜側ではシリケートとなり易く、電荷として分布するのは、高誘電体側と考えられる。Ｖ、Ｔｅに関しては、界面にマイナス電荷（Ｎ、或いはＢなど）を大量に導入することにより、大きな閾値シフトを起こさせることが可能である。

ＳｉＯ _２ 膜と高誘電体膜との界面における電子状態について
ＳｉＯ_２膜と高誘電体膜との界面においては、ＳｉＯ_２膜側と高誘電体膜側とで、必要とされる酸素量が異なる。それは、酸化物毎に酸素量の最適な密度が異なることから一般的に言える事実である。上記高誘電体膜の例としてＨｆＯ_２膜を考えてみる。例えば、図１に示すように、酸素から構成される界面は、ＨｆＯ_２膜側からは４つの電子を供給され、ＳｉＯ_２膜側からは２つの電子を供給されると電子数の辻褄があうことになる。つまり、必要とされる酸素数はＨｆＯ_２膜側からみると、４つであり、ＳｉＯ_２膜側からからみると２つということになる。本発明者達が行った、第一原理計算を用いた、構造計算からは、酸素が抜けて３つになるよりも、酸素が埋まって４つになる方が安定であることが分かった。基本的には、界面であっても酸素欠陥が出来ることはエネルギー面から損ということである。特に、高誘電体膜側は、イオン性を有する膜であり、プラス電荷の物質と、マイナス電荷の酸素とが、過不足なく存在する方が得になるであろうことは想像に難くない。

一方、界面における酸素欠陥生成のエネルギーを計算すると、非常に小さく、ＳｉＯ_２膜とＨｆＯ_２膜との界面においては、酸素分子を基準にして、つまり、外部に放出された酸素が酸素分子となると仮定するなら、酸素欠陥１つを生成するのに必要なエネルギーは０．３ｅＶという小さな値であった。ＳｉＯ_２膜中、或いはＨｆＯ_２膜中での酸素欠陥生成エネルギーが、それぞれ、５．１６ｅＶ、６．３８ｅＶ程度（例えば、W. L. Scopel et.al., Applied. Physics Letters 84 p13492 2004参照）であるので、界面での酸素欠陥生成エネルギーが如何に小さいかがわかる。酸素欠陥生成エネルギーが小さいということは、界面で酸素欠陥が出来やすいというばかりではなく、膜中で酸素欠陥が作られた場合には、その酸素欠陥が界面に移動して来て、界面に偏析することを意味する。このようにして、界面には酸素欠陥が集まって来て、本来はマイナス２価の酸素があった位置に何もない状況になるので、実効的にプラス２価が存在することになる。

この界面の酸素欠陥に、外部から酸素を供給すると、酸素欠陥は埋まり、酸素欠陥生成エネルギーに相当する分だけ、界面が安定になる。上記のように、その安定化のエネルギーは非常に小さく、０．３ｅＶ程度である。酸素が供給されるプロセスを通ると、界面の酸素欠陥は非常に少なくなる。他方、Ｈ_２ガスを含むＦＧＡ（Forming gas anneal）などの、還元性のプロセスを通ると、界面の酸素欠陥が多量に発生することになる。このように、酸素欠陥の有無によるエネルギー差があまりないので、プロセスに非常に敏感であり、界面における酸素欠陥の量を固定することは非常に難しい。

界面にフッ素（Ｆ）を導入した場合の電子状態
ＳｉＯ_２膜と高誘電体膜との界面においては、ＳｉＯ_２膜側と高誘電体膜側とで、必要とされる酸素量が異なることは既に説明した。ここで、界面にフッ素（Ｆ）を導入すると、酸素欠陥を終端して安定な構造をとることが、本発明者達が行った第一原理計算から分かった。フッ素は、マイナスの一価であり、マイナス二価の酸素を置換することになるので、実効的には、プラス一価と考えればよい。一旦入ったフッ素は安定であり、通常の半導体プロセスでは、殆ど変化しない。酸素欠陥では、酸素が入ったり、出たりするが、フッ素を導入した界面は、安定である。

ＳｉＯ_２膜と高誘電体膜（ＨｆＯ_２膜）との界面にＦが導入された安定構造を図２（ａ）乃至図３（ｃ）を参照して説明する。図２（ａ）は、この構造のエネルギーバンド図であり、横軸は逆格子空間を示し、縦軸はエネルギーを示す。図２（ａ）において、横軸のＺ、Γ、Ｘ、Ｍ、Γ、Ｒ、Ｘは、逆格子空間の位置を示し、（０．０，０．０，０．５）、（０．０，０．０，０．０）、（０．５，０．０，０．０）、（０．５，０．５，０．０）、（０．０，０．０，０．０）、（０．５，０．５，０．５）、（０．５，０．０，０．０）の座標値をそれぞれ有している。図２（ｂ）は、上記構造の界面近傍における分子模型を示す図である。図３（ａ）は、安定な構造となっているＳｉＯ_２膜とＨｆＯ_２膜との界面に酸素欠陥がある場合を示す模式図であり、酸素が抜けて酸素欠陥が形成されて界面の酸素数が３である状態を示している。図３（ｂ）は、図３（ａ）に示す状態に酸素が導入されて、酸素欠陥が消滅し、界面における酸素数が４個となっている状態を示す。酸素が１個導入されるとエネルギーは０．２７ｅＶ下がるので、図３（ｂ）に示す状態は図３（ａ）に示す状態よりもより安定な状態となっている。図３（ｃ）は、図３（ｂ）に示す状態にＦを導入し、２つの酸素は２つのＦに置き換わった状態を示す。Ｆが導入されると、エネルギーはＦが１つあたり３．８ｅＶ下がるので、図３（ｃ）に示す状態は、図３（ｂ）に示す状態よりも更に安定した状態となっている。

このように、ＳｉＯ_２膜と高誘電体膜との界面は、酸素量に応じて、その安定性が変化する。特に、酸素欠陥の有無により安定性が変化するが、その差は僅かである。しかし、外部からＦを導入すると、選択的に界面酸素に置換して導入されることが分かる。この時、図３（ｃ）に示すように、大きな安定化を示しており、また図２（ａ）に示すバンド図からわかるように、界面のバンドギャップが完全に回復している。

図４に示すように、本発明に一実施形態におけるＦ添加は、添加されたＦがＳｉＯ_２膜と高誘電体膜（例えば、ＨｆＳｉＯＮ膜）との界面に局在し、局在したＦが固定分極に必要な固定プラス電荷を作った構造を用いて、閾値を制御している。すなわち、局在したＦは、格子間隔から考えて、ＳｉＯ_２膜と高誘電体膜との界面からＳｉＯ_２膜側に０．６１オングストローム以内、高誘電体膜側から１．２オングストローム以内に分布していると考えられる。成膜工程を工夫することで、Ｆは、ＳｉＯ_２膜と高誘電体膜との界面にピークを有するように構成することができ、これにより、界面のＦを正の固定電荷として使用して、固定ダイポールの源とすることができる。ここで、成膜工程の工夫としては、シリコン基板に、前もって、Ｆを導入しておき、熱拡散を用いて界面に供給する方法などが考えられる。丁度界面においては、Ｆは安定化されるため、多量のＦが界面を横切るようにすれば、安定構造が出来るためである。この時、Ｆが拡散して、界面を横切りさえすれば良いので、１０５０℃などの高温工程でも構わない。この界面におけるＦは、Ｓｉ基板中のＦや誘電体内部のＦとは区別されるべき構成である。Ｓｉ基板中のＦは、基板中のｎ型ドーパントと相互作用をして、埋め込みチャネルを作ると考えられる。また、誘電体膜内部のＦは、酸素欠陥を補償して、誘電体の膜特性を向上させる。特に、リーク特性を向上させ、破壊耐性を強くする。基板中のＦや誘電体膜中のＦによるＭＯＳＦＥＴ特性向上に関しては、本出願人によって出願された特開２００８−７１９７６号公報に開示されている。

界面に窒素（Ｎ）を導入した場合の電子状態
ＳｉＯ_２膜と、高誘電体膜との界面においては、ＳｉＯ_２膜側と高誘電体膜側とで、必要とされる酸素量が異なる。ここで、界面に窒素を導入すると、酸素欠陥を終端して安定な構造をとることが、本発明者達が行った第一原理計算から分かった。但し、酸素欠陥とのクラスター構造を作ることで安定化する。窒素は、マイナスの三価であり、マイナス二価の酸素を置換することになるので、実効的には、マイナス一価と考えればよい。一旦入った窒素、酸素欠陥のクラスターは安定であり、通常の半導体プロセスでは、殆ど変化しない。酸素欠陥では、酸素が入ったり、出たりするが、窒素を導入した界面は、安定である。

ＳｉＯ_２膜と高誘電体膜（ＨｆＯ_２膜）との界面にＮが導入された安定構造を図５（ａ）乃至図６（ｄ）を参照して説明する。図５（ａ）は、この構造のエネルギーバンド図であり、横軸は逆格子空間を示し、縦軸はエネルギーを示す。図５（ａ）において、横軸のＺ、Γ、Ｘ、Ｍ、Γ、Ｒ、Ｘは、逆格子空間の位置を示し、図２（ａ）で説明した場合と同じ座標値をそれぞれ有している。図５（ｂ）は、上記構造の界面近傍における分子模型を示す図である。図６（ａ）は、安定な構造となっているＳｉＯ_２膜とＨｆＯ_２膜との界面に酸素欠陥がある場合を示す模式図であり、酸素が抜けて酸素欠陥Ｖ_０が形成されて界面の酸素数が３である状態を示している。図６（ｂ）は、図６（ａ）に示す状態に酸素が導入されて、酸素欠陥が消滅し、界面における酸素数が４個となっている状態を示す。酸素が導入されるとエネルギーは酸素ひとつあたり０．２７ｅＶ下がるので、図６（ｂ）に示す状態は図６（ａ）に示す状態よりもより安定な状態となっている。図６（ｃ）は、図６（ｂ）に示す状態にＮを導入し、４つの酸素は２つのＮと、２つの酸素欠陥Ｖ_０に置き換わった状態を示す。Ｎが導入されると、エネルギーは窒素1つあたり２．１ｅＶ下がるので、図６（ｃ）に示す状態は、図６（ｂ）に示す状態よりも更に安定した状態となっている。図６（ｄ）は、図６（ｃ）に示す状態において、１つの酸素欠陥Ｖ_０が１つの酸素に置き換わった状態を示す。このとき、酸素欠陥Ｖ_０が酸素１個と置き換わると、エネルギーが１．０ｅＶ低下するので、図６（ｄ）に示す状態は、図６（ｃ）に示す状態よりも更に安定した状態となっている。

このように、外部からＮを導入すると、選択的に界面酸素に置換して導入されることが分かる。この時、大きな安定化を示している。図５（ａ）に示すバンド図からわかるように、界面のバンドギャップは完全には、回復しない。酸素欠陥が窒素と等量だけ導入された構造が１つの安定構造である。しかし、図６（ｄ）に示すように、この酸素欠陥のうち片方は酸素により埋められる場合もあり、酸素により埋められると、更に安定化することが分かった。いずれの場合も、ＳｉＯ_２膜と高誘電体膜との界面位置に窒素が導入されて、安定化することが示された。

図７に示すように、本発明に一実施形態におけるＮ添加は、添加されたＮがＳｉＯ_２膜と高誘電体膜（例えば、ＨｆＳｉＯＮ膜）との界面に局在し、局在したＮが固定分極に必要なマイナス固定電荷を作った構造を用いて、閾値を制御している。すなわち、局在したＮは、格子間隔から考えて、ＳｉＯ_２膜と高誘電体膜との界面からＳｉＯ_２膜側に０．６１オングストローム以内、高誘電体膜側から１．２オングストローム以内に分布していると考えられる。成膜工程を工夫することで、Ｎは、ＳｉＯ_２膜と高誘電体膜との界面にピークを有するように構成することができ、これにより、界面のＮを負の固定電荷として使用して、固定ダイポールの源とすることができる。ここで、成膜工程の工夫としては、シリコン基板に、前もって、Ｎを導入しておき、熱拡散を用いて界面に供給する方法などが考えられる。丁度界面においては、Ｎは安定化されるため、多量のＮが界面を横切るようにすれば、安定構造が出来るためである。この時、Ｎが拡散して、界面を横切りさえすれば良いので、１０５０℃などの高温工程でも構わない。或いは、第一の絶縁膜（ＳｉＯ_２）の表面部分に窒素を大量に導入した後で、第二の絶縁膜を形成するという工程も有効である。この場合、大量に導入する方法としては、シリコン窒化（Ｓｉ_３Ｎ_４）膜を成膜する方法が挙げられる。また、第一の絶縁膜の表面を、低温（室温から３００℃程度）プラズマ窒素にさらす方法なども挙げられる。なお、図７において、実線のグラフは界面にＮを導入した場合の界面近傍のＮの分布を示し、破線のグラフは界面にＮを導入しない場合の界面近傍のＮの分布を示している。この図から、界面に窒素を局在させることが可能であることが分かる。

ＳｉＯ _２ 膜／高誘電体絶縁膜の界面における固定分極の起源
ＳｉＯ_２膜と高誘電体膜との界面は、酸素欠陥が出来ると、マイナス二価の酸素がある場合に比較して、電子が足りないことになる。つまり、プラス二価が存在していると感じられる。上で説明したように、ＳｉＯ_２膜および高誘電体膜の膜中に、低価数物質が分布すると、実効的にマイナス電荷が分布した状況となる。酸素欠陥のプラスと低価数物質のマイナスとが、方向性をもつと固定分極となる。酸素欠陥生成エネルギーが小さいために、酸素欠陥は界面に集まってくる。その結果、界面にプラス電荷（酸素欠陥）があり、膜中にマイナス電荷（低価数物質）があることになり、界面があることで方向性が出現する。特に、イオン半径によって、ＳｉＯ_２膜と高誘電体膜との界面からいずれの方に偏って存在するかが決定される場合があることは、既に示している。その結果、界面において、明確な方向性をもった固定分極が発生する構成が存在する。

ＳｉＯ_２膜と高誘電体膜では、多くの場合、ｎＭＩＳＦＥＴでは、実効仕事関数が大きめになり、ｐＭＩＳＦＥＴでは、実効仕事関数が小さめになる傾向が見られる。特に、絶縁膜を強固なものにするために、酸素アニールを施すと、実効仕事関数がシリコンのミッドギャップ方向へと動いてしまう。また、還元性のアニールを施すと、実効仕事関数が、シリコンのバンド端の方向に戻ることが分かっている。つまり、この移動は、酸素欠陥量（或いは、酸素欠陥の埋まった量）に関係していると考えられる。上記のように、酸素欠陥量は、大きなプロセス依存性があり、制御性の良い閾値を得ることが、困難な状況と言える。

次に、添加物質の量について説明する。

高誘電体膜と界面から構成される固定分極について説明する。低価数物質を添加した場合、低価数物質はマイナス電荷となり、プラス電荷が減った分だけ、高誘電体膜の内部に酸素欠陥が出来ることになる。この酸素欠陥はプラス電荷となるので、低価数物質と組むことで分極を構成することが可能である。通常は、分極の方向性がランダムであるため、マクロには分極は現れないが、界面に酸素欠陥が集結した結果、方向性が現れることになる。その結果、マクロな固定分極が出現する。

プラス電荷としては、Ｆ（フッ素）であっても同様のことが起こる。上記した酸素欠陥の代わりにＦがプラス電荷として作用することになる。既に、説明したように、Ｆは界面において安定である。

高価数物質を添加した場合、高価数物質は、プラス電荷として作用するので、マクロな固定分極を作るには、マイナス電荷が必要である。これは、例えば窒素の添加により可能である。高誘電体膜と界面で構成される、固定分極量によるシフトＸ（ボルト）は、
Ｘ＝（電荷面密度）×（分極の長さ）／誘電率
から計算できる。より詳細に説明すると、
Ｘ（ボルト）＝（電荷面密度）×（分極の長さ）／誘電率
＝（電荷面密度１．６０２×１０^−１９クーロン×ｃｍ^−２）×（分極の長さ×１０^−８ｃｍ）／（比誘電率ε）／［８．８５４×１０^−１２（ｆａｒｄ／ｍ）］
＝１．８１×１０^−１４（電荷面密度ｃｍ^−２単位）×（分極の長さÅ単位）／（比誘電率）
となる。例えば、電荷面密度が１０^１４ｃｍ^−２で、誘電率２０、分極の長さ５Åであれば、
Ｘ＝１．８１×１０^−１４×１０^１４×５／２０＝０．４５（Ｖ）
となる。

ここで、電荷面密度について簡単に説明する。ここで用いる電荷面密度は、実効的な電荷面密度であって、通常の電荷面密度とは違う。定義としては、価数差×面密度である。また、添加する物質の複数種類に及ぶ場合は、電荷面密度は価数差×面密度の総和となる。 価数差は、本特許で扱っているＳｉ、Ｔｉ、Ｚｒ、ＨｆがＩＶ価であるので、そこからの差である。価数差としては、絶対値を用いることとする。具体的に示すと、ＩＩ価のＢｅの価数差は２、ＩＩＩ価のＢ、Ａｌの価数差は１である。Ｖ価のＶ、Ｎｂ、Ｔａ、Ｓｂ、Ｂｉの価数差は１であり、ＶＩ価のＭｏ、Ｗ、Ｔｅ、Ｐｏの価数差は２である。また、Ｆ，Ｎ、酸素欠陥は、酸素からの差が価数差であり、それぞれ、絶対値なので、１、１、２となる。例えば、ＢとＢｅがＳｉＯ_２側に添加されている場合は、Ｂ、Ｂｅの面密度をそれぞれ、［Ｂ］、［Ｂｅ］とすると、価数差は、ぞれぞれ、１，２であるので、電荷面密度は［Ｂ］＋２［Ｂｅ］となる。また、Ｖ、Ｎｂ、Ｔａ、Ｓｂ、Ｂｉ（これらの価数差は１）の面密度を［Ｖ］、［Ｎｂ］、［Ｔａ］、［Ｓｂ］、［Ｂｉ］として、Ｍｏ、Ｗ、Ｔｅ、Ｐｏ（これらの価数差は２）の面密度を［Ｍｏ］、［Ｗ］、［Ｔｅ］、［Ｐｏ］とするなら、電荷面密度は［Ｖ］＋［Ｎｂ］＋［Ｔａ］＋［Ｓｂ］＋［Ｂｉ］＋２［Ｍｏ］＋２［Ｗ］＋２［Ｔｅ］＋２［Ｐｏ］となる。また、ＮやＦでは、電荷面密度と、面密度が一致する。それぞれ、プラスの電荷面密度と、マイナスの電荷面密度とが、一致すると考えてよい。誤差の程度は、後述する。ここで、電荷面密度は価数差×面密度であって、計算をする場は、電荷の単位を考慮している。しかし、電荷面密度は価数差を面密度に掛けているだけなので、ここでは、簡単のため、（上記計算式の説明の以外では）面密度と同じ単位で記述することとする。正確には、クーロン・ｃｍ^−２が単位であるが、混乱を防ぐために、クーロン単位を除いて記述することにした。

次に、高誘電体膜（例えば、ＨｆＳｉＯＮ膜）側での、添加物質の分布のピーク位置について説明する。高誘電体膜側では、通常の分極の長さは１．３８Å程度であり、誘電率はおよそ２０前後である。ここで、１．３８Åは高誘電体を構成する金属の界面からの代表的な距離である。この距離の誤差を１５％、界面位置の誤差を１５％として、界面からの距離は、１．４ű０．２Åとなる（図８参照）。図８は、Ｔａ等の大きなイオン半径を有する物質が界面に添加された場合における、ＳｉＯ_２膜および高誘電体膜の積層膜の膜厚方向の分布を示す。したがって、ピーク位置の界面からの距離は、１．６Å以下となる。また、最大で、１．４の５倍の７．０Åまでピーク位置をシフトさせることが可能である。この時、界面から深い位置にプラス電荷（高価数物質なので）が分布していることになる。なお、実験の誤差も考慮すると、ピーク位置は界面から１．６Åの２倍、すなわち３．２Å以下と考えられる。Ｔａ等の大きなイオン半径を有する物質は、ＳｉＯ_２膜と高誘電体膜との界面において、酸素とのボンド数が多いほうが安定化するため、成膜工程を工夫することで、界面よりも高誘電体側に偏ってピークを持つようにすることができる。これにより、Ｔａ等の大きなイオン半径を有する物質は、正の固定電荷として使用して固定ダイポールの源とすることができる。この成膜工程の工夫としては、以下で示すように、プラスとなるＴａとマイナスとなるＮを、両方とも導入する方法が有効である。特に、ＴａＮ膜として導入した場合の例を示しているが、初期膜厚によって、分極量を制御できるという結果が得られている。 次に、高誘電体膜（例えば、ＨｆＳｉＯＮ膜）側での、添加物質によるの電荷面密度について考察する。ｐＭＩＳＦＥＴの閾値調整には、分極量としては０．５Ｖから１．０Ｖ程度が必要なので、必要とされる電荷面密度は、およそ４．０×１０^１４ｃｍ^−２〜８．０×１０^１４ｃｍ^−２となる。ここで、この数値は、上記の式から得られる。即ち１．８１×１０^−１４×（８×１０^１４）×１．３８／２０＝１．０（Ｖ）であることから、最大値８．０×１０^１４ｃｍ^−２が得られた。高誘電体膜材料の種類に応じて、分極の大きさ、誘電率の大きさに、それぞれ、３割程度の幅があるので、全体で６割程度の幅を考慮して、誘電体膜側で２．４×１０^１４ｃｍ^−２〜１．３×１０^１５ｃｍ^−２程度と考えられる。

更に、高誘電体膜側に限っては、分極の長さを、膜厚方向に大きくすることが可能である。つまり、分極の長さを、１．４Åから７．０Å程度まで大きくすることが可能である。この時、電荷面密度の下限が５倍に広がると考えられるので、０．８×１０^１４ｃｍ^−２まで下限を広げることが可能となる。更に、上記６０％程度の幅を考慮すると、４．８×１０^１３ｃｍ^−２まで下限を広げることが可能となる。ここで、ピーク位置をずらす方法としては、窒素を同時に導入して、Ｎ―Ｔａ−Ｎ−Ｔａ・・・と並べることで実現可能である（図９参照）。図９は、ＴａとＮが界面に添加された場合における、ＴａおよびＮそれぞれのＳｉＯ_２膜および高誘電体膜の積層膜の膜厚方向の分布を示す。実線がＴａの分布を示し、破線がＮの分布を示す。Ｎは、界面に局在させることが可能であるが、Ｎを多量に導入することにより、図９に示すように、界面領域（界面を含む領域）に幅を持たせることができる。これは、界面領域にＨｆＴａＳｉＯＮが形成され、分極膜となる。分布の出来から界面領域の幅は７Åと見積もることができる。

界面でＮが安定であるので、その事実から、窒素と例えばＴａを十分に導入することで、ピーク位置をずらすことが可能となる。ＴａとＮにて実現する場合は、Ｔａ量、窒素量とも、界面位置から、膜厚奥方向に一様に分布することになるので、ＴａＮ膜を界面に導入することで実現可能となる。

図８などに代表される、膜厚方向への元素の分布は、ＳＩＭＳ（Secondary Ion Mass Spectroscopy）や角度分解のＸＰＳ（X-ray Photoelectron Spectroscopy）などによりおおよその分布は分かる。しかし、図１０に示すように、最近では、ＳｉＯ_２膜／界面領域／高誘電体膜のロッド状に切り出し、電界蒸発法により、詳細な三次元分布を測定する方法（atom probe method）が開発されている。この方法によれば、界面へ物質が局在する様子など、従来よりも、高い分解能で測定することが可能である。原子を一層ずつ蒸発させる方法を用いていることから、原理的には、原子一層ずつの分布が測定できることになる。分解能としては、原子層オーダーと考えて良い。

以上説明したことをまとめると、高誘電体膜側で、電荷となる物質（つまり大きいイオン半径の物質）による電荷面密度は、分極長さが長い場合まで考慮すると、４．８×１０^１３ｃｍ^−２〜１．３×１０^１５ｃｍ^−２が好ましく、０．８×１０^１４ｃｍ^−２〜８．０×１０^１４ｃｍ^−２がより好ましい。更に、分極長さが短い場合では、２．４×１０^１４ｃｍ^−２〜１．３×１０^１５ｃｍ^−２が好ましく、４．０×１０^１４ｃｍ^−２〜８．０×１０^１４ｃｍ^−２が更に好ましい。電荷として±１価の物質は、電荷面密度と物質量が一致するが、±２価の物質は、電荷面密度は、物質量の２倍になることに注意が必要である。また、電荷となる物質を複数種類、導入した場合は、それぞれの物質による電荷面密度の合計が上記範囲を満たすことが好ましい。高誘電体膜は、一つの特徴としては、高い誘電率を持つため、電荷も多く必要であるということが挙げられる。界面近傍にＴａＮを一層分構成した場合には、４．０×１０^１４程度以上のＴａとＮが必要となる。膜厚として、１．４Å相当のＴａＮ膜を成膜して、その上にＨｆＳｉＯＮ膜を成膜した場合に、この構造が実現できる。

また、イオン性の物質であるので、膜厚方向に分極を重ね合わせて、トータルで大きな分極を発生させることができる点も、大きな特徴の一つである。この場合は、例えばＨｆＴａＳｉＯＮ膜を界面に７．０Å相当成長させれば良い。最も簡単には、１．４ÅのＴａＮを成膜して、その上にＨｆＳｉＯＮを成膜して、アニールすれば良い。これは、ＴａＮを一層分つけた上記の方法と全く同じである。つまり、初期に導入するＴａＮ量は同じであり、アニール時間および温度により、分布が変化することを使っている。結果としては、初期に導入したＴａＮ量により決定され、アニール時間および温度により、分極量は大きくは変わらないことが分かった。逆に言えば、初期導入量により、最終的な分極量を調整できることになる。上記の考え方から、特殊領域の幅は、７．０Å以下が適当である。これを超えることも可能だが、図１１（ａ）、１１（ｂ）に示すように、ミクロな分極が整列するには、それなりの方向性が必要であり、小さな分極は７．０Åを超えると、ランダム性により乱され、大きさが保てなくなってくるからである。おおよそ一層毎に２％程度の劣化、５層で１割の劣化と見積もられる。その意味では、界面近傍に大きな分極を作り込む方（つまり一層で作る方）が作成も容易で、層毎の劣化もなく、有効である。以下に書くように、１０％の誤差までは、十分有効であるので、７．０Å程度までは有効と言える。

プラス電荷面密度とマイナス電荷面密度の一致に関して
また、Ｔａ量とＮ量を考えたとき、これらの値が一致していることが望ましい。それは分極を構成するので、しかも、価数差が両方とも１であるので、面密度も一致していることが望ましいからである。上記の最適範囲は、シフト量が０．５ボルト〜１．０ボルトを保障するという条件で決めていた。現実のシフト量を決めるには、チャネルドープのプロファイルなどから、０．０５ボルト程度であれば、微調整が可能である。よって、最低値の１０％程度の誤差は問題がないと言える。よって、Ｔａ量とＮ量の差が、電荷面密度（＝価数差×面密度）の最小値、すなわち各場合分けのそれぞれの下限値、の１０％以下にとどまることが望ましいことになる。以下でも、同様に、プラス電荷と、マイナス電荷の電荷面密度がよく一致していることが望ましく、その差は、電荷面密度の最低値の１０％程度までに抑えられれば問題がないと言える。

つまり、高誘電体膜側で、電荷となる物質（つまり大きいイオン半径の物質）による電荷面密度は、分極長さが長い場合まで考慮すると、４．８×１０^１３ｃｍ^−２〜１．３×１０^１５ｃｍ^−２が好ましく、０．８×１０^１４ｃｍ^−２〜８．０×１０^１４ｃｍ^−２がより好ましいことが示されているので、それぞれの下限から、プラス電荷面密度と、マイナス電荷面密度の差としては、それぞれの場合で、４．８×１０^１２ｃｍ^−２以下、０．８×１０^１３ｃｍ^−２以下が好ましいことが分かる。つまり、０．８×１０^１３ｃｍ^−２以下が好ましく、４．８×１０^１２ｃｍ^−２以下がより好ましいことになる。

また、分極長さが短い場合では、２．４×１０^１４ｃｍ^−２〜１．３×１０^１５ｃｍ^−２が好ましく、４．０×１０^１４ｃｍ^−２〜８．０×１０^１４ｃｍ^−２が更に好ましいことが分かっているので、それぞれの下限から、プラス電荷面密度と、マイナス電荷面密度の差としては、それぞれの場合で、２．４×１０^１３ｃｍ^−２以下、４．０×１０^１３ｃｍ^−２以下が好ましいことが分かる。つまり、４．０×１０^１３ｃｍ^−２以下が好ましく、２．４×１０^１３ｃｍ^−２以下がより好ましいことになる。

以下でも、差の最大値は、電荷面密度の適正範囲の下限値の１０％として決めることとする。

ｎＭＩＳＦＥＴの閾値調整には、分極量としては０．３ボルト程度で十分なので、上記ｐＭＩＳＦＥＴの最適値の３割の電荷量でよいことになる。つまり、ｎＭＩＳＦＥＴに関しては、高誘電体膜側で、電荷となる物質（つまり大きいイオン半径の物質）による電荷面密度は、分極長さが長い場合まで考慮すると、１．４×１０^１３ｃｍ^−２〜３．９×１０^１４ｃｍ^−２が好ましく、２．４×１０^１３ｃｍ^−２〜２．４×１０^１４ｃｍ^−２がより好ましい。更に、分極長さが短い場合では、０．７×１０^１４ｃｍ^−２〜３．９×１０^１４ｃｍ^−２が好ましく、１．２×１０^１４ｃｍ^−２〜２．４×１０^１４ｃｍ^−２が更に好ましい。

次にＳｉＯ_２膜側における、添加物質の分布のピーク位置と、添加物の電荷面密度の最適値について説明する。

ＳｉＯ_２膜側では、通常の分極の長さは０．６４Å程度と小さい。分極の長さは１割程度の違いが含まれる。つまり、分極の長さは、０．６４±０．０３Åとなる（図１２）。図１２は、Ｂ等の小さなイオン半径を有する物質が界面に添加された場合における、ＳｉＯ_２膜および高誘電体膜の積層膜の膜厚方向の分布を示す図である。Ｂ等のイオン半径の小さい物質が界面に添加された場合には、Ｂ等のイオン半径の小さな物質のピーク位置は、界面位置およびピーク位置の誤差が±５％として、０．６４±０．０３Åとなる。したがって、ピーク位置の界面からの距離は、ＳｉＯ_２膜側に０．６７Å以下となる。実験の誤差を考慮すると、０．６７Åの約２倍である１．４Å未満であると考えられる。Ｂ等の小さなイオン半径を有する物質は、ＳｉＯ_２膜と高誘電体膜との界面において、酸素とのボンド数が少ないほうが安定化するため、成膜工程を工夫することで、界面よりもＳｉＯ_２膜側に偏ってピークを持つようにすることができる。これにより、Ｂ等の小さなイオン半径を有する物質は、負の固定電荷として使用して固定ダイポールの源とすることができる。

ｐＭＩＳトランジスタの閾値調整には、分極量としては０．５Ｖから１．０Ｖ程度が必要なので、必要とされる電荷面密度は、およそ１．７×１０^１４ｃｍ^−２〜３．４×１０^１４ｃｍ^−２となる。ＳｉＯ_２膜材料の種類（ＳｉＯ_２の作り方、ＳｉＯＮなどのように窒素が導入された場合など）に応じて、分極の長さと誘電率の大きさに、それぞれ１割、合計２割程度の幅があるので、ＳｉＯ_２膜側で１．４×１０^１４ｃｍ^−２〜４．１×１０^１４ｃｍ^−２程度と考えられる。

以上をまとめると、ＳｉＯ_２膜側で、電荷となる物質（つまり小さいイオン半径の物質）による電荷面密度は、１．４×１０^１４ｃｍ^−２〜４．１×１０^１４ｃｍ^−２が好ましい。

更に、１．７×１０^１４ｃｍ^−２〜３．４×１０^１４ｃｍ^−２が更に好ましい。ここで、プラス電荷とマイナス電荷が入った場合の電荷量の差の最大値を、電荷面密度の適正範囲の下限値の１０％として決めることとする。上記適性範囲の、それぞれの下限から、プラス電荷面密度と、マイナス電荷面密度の差としては、それぞれの場合で、１．４×１０^１３ｃｍ^−２以下、１．７×１０^１３ｃｍ^−２以下が好ましいことが分かる。つまり、１．７×１０^１３ｃｍ^−２以下が好ましく、１．４×１０^１３ｃｍ^−２以下がより好ましいことになる。電荷として±１価の物質は、電荷面密度と物質量が一致するが、±２価の物質は、電荷面密度は、物質量の２倍になることに注意が必要である。また、電荷となる物質を複数種類、導入した場合は、それぞれの物質による電荷面密度の合計が上記範囲を満たすことが好ましい。

なお、ｎＭＩＳＦＥＴの閾値調整には、分極量としては０．３Ｖ程度で十分なので、上記ｐＭＩＳＦＥＴの最適値の３割の電荷量でよいことになる。つまり、ｎチャネルＭＩＳＦＥＴに関しては、ＳｉＯ_２膜側で、電荷となる物質（つまり大きいイオン半径の物質）による電荷面密度は、０．４×１０^１４ｃｍ^−２〜１．２×１０^１４ｃｍ^−２が好ましい。更に、０．５×１０^１４ｃｍ^−２〜１．０×１０^１４ｃｍ^−２が更に好ましい。

高誘電体膜側の電荷と、ＳｉＯ _２ 膜側の電荷により分極を生成する場合
また、高誘電体膜側の電荷と、ＳｉＯ_２膜側の電荷により分極を生成する場合は、両者の和の形になる。高誘電体膜側では、分極の大きさは１．３８Å程度であり、誘電率はおよそ２０前後である。ＳｉＯ_２膜側では、通常の分極の大きさは０．６４Å程度と小さい。誘電率もおよそ４前後である。ｐチャネルＭＩＳＦＥＴの閾値調整には、分極量としては０．５Ｖから１．０Ｖ程度が必要なので、必要とされる電荷面密度は、およそ１．２×１０^１４ｃｍ^−２〜２．４×１０^１４ｃｍ^−２となる。高誘電体膜材料に依存して、誘電率が３割程度変化し得ること、ＳｉＯ_２膜材料の種類（ＳｉＯ_２膜の作り方、ＳｉＯＮなどのように窒素が導入された場合など）に応じて、誘電率の大きさに、２割程度の幅があることから、高誘電体膜側、ＳｉＯ_２膜側の両側で、電荷量が同等であり、かつ１．０×１０^１４ｃｍ^−２〜３．０×１０^１４ｃｍ^−２程度と考えられる。

以上をまとめると、高誘電体膜とＳｉＯ_２膜との界面の両側で、それぞれ電荷となる物質（つまり高誘電体膜側では大きなイオン半径の物質、ＳｉＯ_２膜側では小さいイオン半径の物質）による電荷面密度は、高誘電体膜側、ＳｉＯ_２膜側でよく一致（電荷補償）しており、１．０×１０^１４ｃｍ^−２〜３．０×１０^１４ｃｍ^−２が好ましい。更に、１．２×１０^１４ｃｍ^−２〜２．４×１０^１４ｃｍ^−２が更に好ましい。ここで、プラス電荷とマイナス電荷が入った場合の電荷量の差の最大値を、電荷面密度の適正範囲の下限値の１０％として決めることとする。上記適性範囲の、それぞれの下限から、プラス電荷面密度と、マイナス電荷面密度の差としては、それぞれの場合で、１．０×１０^１３ｃｍ^−２以下、１．２×１０^１３ｃｍ^−２以下が好ましいことが分かる。つまり、１．２×１０^１３ｃｍ^−２以下が好ましく、１．０×１０^１３ｃｍ^−２以下がより好ましいことになる。

なお、ｎチャネルＭＩＳＦＥＴの閾値調整には、分極量としては０．３Ｖ程度で十分なので、上記ｐチャネルＭＩＳＦＥＴの最適値の３割の電荷量でよいことになる。つまり、ｎチャネルＭＩＳＦＥＴに関しては、高誘電体膜とＳｉＯ_２膜との界面の両側で、それぞれ電荷となる物質（つまり高誘電体膜側では大きなイオン半径の物質、ＳｉＯ_２膜側では小さいイオン半径の物質）による電荷面密度は、０．３×１０^１４ｃｍ^−２〜０．９×１０^１４ｃｍ^−２が好ましい。更に、３．６×１０^１３〜７．２×１０^１３ｃｍ^−２が好ましい。

固定電荷による分極の形成パターン
次に、固定電荷による分極の形成パターンについて、ｐＭＩＳＦＥＴの場合を図１３（ａ）乃至図１３（ｄ）を参照して説明する。固定分極を界面に作るには、プラス電荷の起源として、
１）酸素欠陥を多量に供給する（図１３（ａ））
２）界面で安定でありかつ酸素と置換して安定なフッ素を用いる（図１３（ｂ））又は
３）高価数物質を導入する（図１３（ｃ）、１３（ｄ））
という方法が考えられる。

これに対して、マイナス電荷の起源として、
１）界面で安定であり、酸素と置換して安定な、窒素を用いる（図１３（ｃ））又は
２）低価数物質を導入する（図１３（ａ）、１３（ｂ）、１３（ｄ））
という方法が考えられる。

このように、図１３（ａ）から図１３（ｄ）に示すパターンにより、ｐＭＩＳＦＥＴにおいて、チャネル側にマイナス電荷があり、電極側にプラス電荷があるような固定分極を作ることが出来る。この固定分極を用いることで、電極の実効仕事関数を深く（大きく）することが出来る。実効仕事関数としては、５．０ｅＶ前後にすることが可能であり、ｐＭＩＳの閾値を小さくすることが可能となる。

次に、固定電荷による、分極の作成パターンについて、ｎＭＩＳＦＥＴの場合を図１４（ａ）乃至図１４（ｄ）を参照して説明する。固定分極を界面に作るには、プラス電荷の起源として、
１）酸素欠陥を多量に供給する（図１４（ａ））
２）界面で安定でありかつ酸素と置換して安定なフッ素を用いる（図１４（ｂ））又は
３）高価数物質を導入する（図１４（ｃ）、１４（ｄ））
という方法が考えられる。

これに対して、マイナス電荷の起源として、
１）界面で安定であり、酸素と置換して安定な、窒素を用いる（図１４（ｃ））又は
２）低価数物質を導入する（図１４（ａ）、１４（ｂ）、１４（ｄ））
という方法が考えられる。

このように、図１４（ａ）から図１４（ｄ）に示すパターンにより、ｎＭＩＳＦＥＴにおいて、チャネル側にプラス電荷があり、電極側にマイナス電荷があるような固定分極を作ることが出来る。この固定分極を用いることで、電極の実効仕事関数を浅く（小さく）することが出来る。実効仕事関数としては、４．１ｅＶ前後にすることが可能であり、ｎＭＩＳの閾値を小さくすることが可能となる。

薄膜成長モード
本発明の一実施形態では、ＳｉＯ_２膜と高誘電体膜との界面に金属原子（以下、ＴａＡｌなどの合金も含むものとする）を堆積すること、或いは金属原子の酸化物を堆積することで、ＳｉＯ_２膜と高誘電体膜の界面近傍に固定分極を人工的に導入している。基板上への物質の堆積の過程は、おおよそ以下の３つの形式に分類されることが知られている。これを図１５（ａ）乃至図１５（ｃ）を参照して説明する。分類Ａ：三次元核生成（Volmer-Wever型）、分類Ｂ：単層成長（Frank-van der Merwe型）、分類Ｃ：単層上核生成（Stranski-Krastanov型）である。

分類Ａは、図１５（ａ）に示すように、ＳｉＯ_２膜上に金属原子（或いは金属酸化物）が凝集して核をなし、蒸着源から飛来した金属（或いは金属酸化物）が、その核に集まり、３次元的に成長する過程である。多くの薄膜形成は、この型で起こるとされている。島成長するパターンである。例えば、金属ＬａをＳｉＯ_２膜上に蒸着させた場合は、核が３次元的に成長すると考えられる。本発明の一実施形態にて用いられる、金属の蒸着では、おおよそ、この成長パターンと考えられる。

分類Ｂは、ＳｉＯ_２膜と金属（或いは金属酸化物）の相互作用が強い場合に起こり易い型である。図１５（ｂ）に示すように、二次元の相が一層ずつ重なって、薄膜が形成されることになる、膜成長するパターンである。酸化剤を使った金属酸化物の原子層成長（Atomic Layer Deposition）などがこれにあたる。現在、Ａｌ_２Ｏ_３などの原子層成長が実現している。本発明の一実施形態で用いられる、金属酸化物の成長は、将来的には、この原子層成長のパターンが可能になると考えられる。

分類Ｃは、ＳｉＯ_２膜と金属（或いは金属酸化物）の相互作用が強く、かつ金属同士の相互作用も強い場合に起こる型である。まず、分類Ｂと同じように原子層レベルの薄膜が形成され、その上に金属同士の相互作用により三次元核が生成する（図１５（ｃ））。極めて限られた場合と言える。膜成長の上に島成長をするパターンである。

どの成長モードであるかは、ＳｉＯ_２膜上に実際に金属を堆積して、堆積量を変化させたものを電子顕微鏡やＳＴＭなどで観察すれば、分かる。ＳｉＯ_２膜上では、金属同士、或いは金属酸化膜同士が大きな相互作用を持つので、核を形成するモード（分類Ａ）が主要なモードである。将来的には、多くの金属酸化物の原子層成長が実現すると考えられる。

次に、本発明の実施形態を説明する。

（第１実施形態）
次に、本発明の第１実施形態によるｐＭＩＳＦＥＴを、図１６（ａ）乃至図２３（ｂ）を参照して説明する。

本実施形態によるｐＭＩＳＦＥＴは、ｎ型シリコン基板２に形成されており、以下の工程によって形成される。このｐＭＩＳＦＥＴは、シリコン基板、ＳｉＯ_２膜、高誘電体膜の積層構造を有している。

まず、図１６（ａ）に示すように、シリコン基板２上にＳｉＯ_２膜４を形成し、このＳｉＯ_２膜４上に金属または金属酸化物６を堆積する。このとき、多くの場合、島成長となる。続いて、図１６（ｂ）に示すように、金属または金属酸化物の堆積物６上に、高誘電体膜８を堆積する。その後、図１６（ｃ）に示すように、堆積物６をＳｉＯ_２膜４または高誘電体膜８に拡散させる。すると、ＳｉＯ_２膜４と高誘電体膜８との間に金属または金属酸化物が拡散された界面領域７が形成される。なお、図１６（ｂ）に示す高誘電体膜８の成膜中にも堆積物６がＳｉＯ_２膜４または高誘電体膜８に拡散すると考えられる。また、図１６（ａ）に示す堆積物６を堆積した後に、高誘電体膜８を成膜する前に、この堆積物６をＳｉＯ_２膜４に拡散させる工程を行ってもよい。

本実施形態で用いた高誘電体膜は、ＨｆＳｉＯＮ膜である。このＨｆＳｉＯＮ膜は、ＨｆＳｉＯ膜をＣＶＤ法（ここでは２６０℃）により成膜した後に、室温（２０℃）にてプラズマ窒化を３０秒間行うことで、ＨｆＳｉＯ膜の表面側から窒化することで作成している。ここで、Ｓｉ量／（Ｈｆ量＋Ｓｉ量）＝０．２５、Ｎ量／（Ｏ量＋Ｎ量）＝０．２、となるように、上記のように温度と時間を調整している。但し、Ｓｉ量やＮ量に関しては、本実施形態の本質ではなく、一例に過ぎないので、従来からの高誘電体膜を、そのまま使えば良い。従来用いている工程に、少しの工程を加えることで、低閾値を持ったＭＩＳデバイスを提供することが、本実施形態の目的である。

高誘電体膜に関しては、Ｈｆ、Ｚｒ、Ｔｉの酸化膜（ＨｆＯ_２、ＺｒＯ_２、ＴｉＯ_２）、これらのシリケート膜（ＨｆＳｉＯ、ＺｒＳｉＯ、ＴｉＳｉＯ）、窒化膜（ＨｆＯＮ、ＺｒＯＮ、ＴｉＯＮ、ＨｆＳｉＯＮ、ＺｒＳｉＯＮ、ＴｉＳｉＯＮ）などを用いることが可能であり、これらの積層膜（ＨｆＯＮ／ＨｆＳｉＯＮ／ＴｉＯＮ膜など）も用いることができる。また、（Ｈｆ、Ｚｒ）Ｏ_２混晶膜や、その窒化膜（Ｈｆ、Ｚｒ）ＯＮ、或いはそのシリケートＨｆＺｒＳｉＯ、ＨｆＺｒＳｉＯＮは、アモルファス状態が高温（例えば、１０５０℃のＮ_２中アニールなど）でも維持されるので、これらの膜を用いれば有効である。更に、ペロブスカイト構造（ＳｒＴｉＯ_３、ＳｒＺｒＯ_３、ＳｒＨｆＯ_３など）やパイロクロア構造（Ｌａ_２Ｚｒ_２Ｏ_７、Ｌａ_２Ｈｆ_２Ｏ_７、Ｙ_２Ｚｒ_２Ｏ_７、Ｙ_２Ｈｆ_２Ｏ_７など）の酸化物、酸窒化物なども、有望である。ここでは、ＩＶ価の元素Ｈｆ、Ｚｒ、Ｔｉを高誘電体の構成元素として選択している。これは、酸化膜が、熱的に安定であり、かつ、高い誘電率を有する、という重要な特性を有しているためである。本実施形態では、ＳｉＯ_２膜と高誘電体膜との界面において、添加物が偏った分布を持つことで、固定分極が発現することが、本質である。その意味では、Ｈｆ、Ｚｒ、Ｔｉが、イオン半径の大きな元素であることも重要な意味を持っている。また、Ｓｉと同じ４価の物質を考えていることには、意味がある。添加物の価数が２価、３価、５価、６価の場合を考えているので、偏る位置、即ち、ＳｉＯ_２膜側に偏るか、或いは高誘電体膜側に偏るかによって電荷分布を制御することが可能となる。

次に、本実施形態のｐＭＩＳＦＥＴの製造方法の詳細について図１７（ａ）乃至図１７（ｄ）を参照して説明する。

図１７（ａ）に示すように、ｎ型シリコン基板２上に、熱酸化により膜厚が０．５ｎｍのＳｉＯ_２膜４を形成する。以下の実施形態でも、特に断りがなければ、シリコン基板２上のＳｉＯ_２膜４は、ここで示した０．５ｎｍの膜厚を有する熱酸化膜とする。ＳｉＯ_２膜４上に、第１金属酸化物として膜厚０．３ｎｍ相当のＡｌ_２Ｏ_３膜６ａを成膜する。その後、Ａｒと窒素との混合ガス雰囲気中で、６００℃、１０秒間のアニール処理を施す。この段階で、ＡｌがＳｉＯ_２膜４に拡散する（図１７（ｂ））。

続いて、図１７（ｃ）に示すように、第２金属酸化物として膜厚が０．３ｎｍ相当のＴａ_２Ｏ_５膜６ｂと、高誘電体膜となる膜厚が２ｎｍのＨｆＳｉＯ膜との積層構造を作成する。その後、室温にてＨｆＳｉＯ膜をプラズマ窒化によりＨｆＳｉＯＮ膜８に変える。このＨｆＳｉＯＮ膜８は、誘電率がおよそ２０、膜厚が２ｎｍであって酸化膜換算膜厚ＥＯＴにして０．４ｎｍである。以下の実施形態でも、特に断りが無い限り、高誘電体膜８として、ＨｆＳｉＯＮ膜を用いる。

その後、図１７（ｄ）に示すように、窒素／酸素／Ａｒの混合ガス雰囲気中で、１０５０℃、５秒間のアニール処理を施し、ＳｉＯ_２膜４と、ＨｆＳｉＯＮ膜８との間に、図１６（ｃ）で示した界面領域７を形成する。この界面領域７は、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面を含む領域である。このアニール処理における混合ガス雰囲気中の酸素量には、大きな依存性はなく、Ｏ_２量／（Ｎ_２＋Ｏ_２＋Ａｒ）量が０．１％〜５％まで、ｐＭＩＳＦＥＴの閾値電圧のシフト特性に変化がないことが、本実施形態のｐＭＩＳＦＥＴを作成した後のテスト結果から分かった。但し、酸素量が０．１％未満では、ＨｆＳｉＯＮ膜の信頼性が劣化していた。具体的には、ゲート電極に電圧を加えて時間変化を見ると、閾値が大きく変動した。つまり、０．１％以上の酸素を含む混合ガス雰囲気でのアニールを行った場合は、閾値電圧のシフト量は、１０時間で１０ｍＶ以下であった。しかし、酸素を含まない混合ガス雰囲気中でアニールを行うか、或いは、０．１％未満の低酸素量の混合ガス雰囲気中でアニールを行った場合では、閾値電圧のシフト量は１００ｍＶを越えることが観測された。

次に、図１８に示すように、ＴｉＮと、Ｗとの積層構造のゲート電極１０を堆積し、その後、リソグラフィー技術を用いて、ゲート電極１０、ＨｆＳｉＯＮ膜８、界面領域７、ＳｉＯ_２膜４をパターニングし、ゲートを形成する。そして、このゲートをマスクとしてｐ型不純物をシリコン基板２に導入し、ｐ型のソース領域１２ａおよびドレイン領域１２ｂを形成し、ｐＭＩＳＦＥＴを形成する。なお、本実施形態においては、ゲート電極１０として、コンタクトを取ることを想定して、加工性に優れるＷを選択したが、導電性ポリシリコンなども用いてもよい。

このようにして形成したｐＭＩＳＦＥＴにおける、膜厚方向のアルミ二ウムとタンタルの分布を調べた。その結果、アルミ二ウム（Ａｌ）が界面のＳｉＯ_２膜中に多く拡散しており、マイナスの電荷となっている。ＳＩＭＳによる測定結果によると、Ａｌの分布は、ＳｉＯ_２膜中の界面付近、すなわち界面からおよそ０．６４Åの位置にピークを有し、面密度は、およそ１．５×１０^１４ｃｍ^−２であった。また、タンタル（Ｔａ）は、高誘電体膜（ＨｆＳｉＯＮ）の界面側に拡散しており、プラス電荷となっている。ＳＩＭＳによる測定結果による、Ｔａの分布は、ＨｆＳｉＯＮ膜中の界面付近、すなわち界面からおよそ１．４Åの位置にピークを有し、面密度は、およそ１．５×１０^１４ｃｍ^−２であった。

つまり、本実施形態においては、ＳｉＯ_２膜と高誘電体膜との積層構造において、ＳｉＯ_２膜側にマイナス電荷が生じ、高誘電体膜側にプラスの電荷が生じていることになる。これらの固定電荷による固定分極は、フラットバンド電圧を、約６００ｍＶ変化させており、ゲート電極の実効仕事関数にして、５．０２ｅＶであった。ここで、Ａｌ、Ｔａの電荷の面密度がよく一致しているという特徴が見られた。ＡｌはＳｉＯ_２膜側で、ＴａはＨｆＳｉＯＮ膜側で電荷となっている。これに対して、ＡｌはＨｆＳｉＯＮ膜側、ＴａはＳｉＯ_２膜側では電荷としてではなく、自身の酸化物として存在する傾向が見られる。つまり、ＡｌはＨｆＳｉＯＮ膜側でＡｌ_２Ｏ_３として存在し、ＴａはＳｉＯ_２膜側ではＴａ_２Ｏ_５として存在する。この特性により、余った金属Ａｌ、および金属Ｔａが電荷ではない状態になってしまい、電荷の補償を起こしたものと考えられる。その結果、Ａｌ、Ｔａの電荷の面密度が一致したと考えられる。

このように、電荷の補償があるので、界面での孤立した電荷（補償されていない電荷）は非常に少量である。その様子は、例えば、ＨｆＳｉＯＮ膜の膜厚を変化させることで、フラットバンド電圧がどのように変化するかを観測すれば簡単に分かる。フラットバンド電圧のシフト量が膜厚に依存して、傾きを持つと、その傾きが補償されていない電荷量と考えられるからである。

本実施形態においては、Ａｌが界面のＳｉＯ_２膜４側に多く拡散しており、マイナスの電荷となり、Ｔａが高誘電体膜８側に拡散して、プラス電荷となっている点が重要である。膜厚方向にチャネル側にマイナス、電極側にプラスという方向性を持ち、界面をまたいで、分布している。電荷量が多く、しかも、界面をまたいでいることで、距離も大きいために、大きな固定分極が構成されるからである。そのため、添加物量は少量で済むというメリットもある。特に、ＳｉＯ_２膜側に固定電荷を形成する添加物が入り込む場合（本実施形態ではＡｌ）には、チャネル近傍での電荷は、出来る限り少ない方が良い。その点でも、添加物量を少なくできる、この構成は有効である。

また、この構成では、界面の酸素欠陥は関係ない。特にプラスのＴａとマイナスのＡｌが同等に存在すれば、酸素欠陥ができる必要もないので、誘電体膜の特性を向上させるために、酸素中アニールを積極的に導入することが可能である。

次に、本実施形態の比較例について説明する。
（比較例１）
比較例１として、本実施形態のｐＭＩＳＦＥＴの製造プロセスにおいて、Ａｌ_２Ｏ_３膜６ａを成膜した後に行う、Ａｒと窒素との混ガス雰囲気中における６００℃、１０秒間のアニール処理を省略している。すなわち、図１９（ａ）に示すように、シリコン基板２上に、熱酸化により膜厚が０．５ｎｍのＳｉＯ_２膜４を形成する。その後、ＳｉＯ_２膜４上に、第１金属酸化物として膜厚０．３ｎｍ相当のＡｌ_２Ｏ_３膜６ａを成膜する。

続いて、図１９（ｂ）に示すように、第２金属酸化物として膜厚が０．３ｎｍ相当のＴａ_２Ｏ_５膜６ｂと、高誘電体膜となる膜厚が２ｎｍのＨｆＳｉＯ膜との積層構造を作成する。その後、室温にてＨｆＳｉＯ膜をプラズマ窒化によりＨｆＳｉＯＮ膜８に変える。

その後、図１９（ｃ）に示すように、窒素／酸素／Ａｒの混合ガス雰囲気中で、１０５０℃、５秒間のアニール処理を施す。

この比較例１においては、図１９（ｃ）に示す熱工程によって、アルミニウムは、界面の両側に拡散してしまい、ＳｉＯ_２膜４側に十分な量のアルミニウム（即ちマイナス電荷）を確保することが出来ない。Ａｌなどの中間的なイオン半径を持った物質は、界面において、両側に拡散することが分かっている。しかし、高誘電体膜（ＨｆＳｉＯＮ）側においては、Ａｌの置換し得る面密度が大きいため、両側に拡散可能な場合は、高誘電体膜側に偏る傾向が見られる。Ａｌは、本来ＳｉＯ_２膜側に偏らせたかったが、ＨｆＳｉＯＮ側に偏ってしまうと、Ａｌ量が不十分になってしまう。ＨｆＳｉＯＮ膜中のアルミ二ウムは、多くが、Ａｌ_２Ｏ_３として存在して、アルミネートと言われる状態になるので、電荷としては、大きな作用はしない。トータルとしては、マイナス電荷がＳｉＯ_２膜４側に偏って分布することになるが、そのマイナス電荷量は、不十分である。

これに対して、大きなイオン半径のＴａは、高誘電体膜中を拡散し難いので、比較例１においては、図２０（ａ）に示すように、Ｔａは、高誘電体膜８側に偏在する。比較例１のｐＭＩＳＦＥＴにおける固定電荷による固定分極は、フラットバンドを、約４００ｍＶ変化させる程度であった。ここで、ＳｉＯ_２膜４側のＡｌ、ＨｆＳｉＯＮ膜８側のＴａの面密度は、両者ともにおよそ０．８×１０^１４ｃｍ^−２であり、面密度としては不十分であるため、４００ｍＶの固定分極となったと考えられる。４００ｍＶのシフト量では、十分ではなく、ＡｌがＨｆＳｉＯＮ膜８側に多く拡散した場合には、十分なシフトが得られないことが分かる。

また、特に大きなイオン半径の物質（ここではＴａ）は、高誘電体膜中を拡散し難いので、初期段階での挿入位置が、固定分極量に大きな影響を及ぼす。ＨｆＳｉＯＮ膜の上にＴａ_２Ｏ_５膜を形成し、即ち、Ｓｉ基板２／ＳｉＯ_２膜４／ＨｆＳｉＯＮ膜８／Ｔａ_２Ｏ_５膜という構造を形成し、この構造からＴａを拡散させるとすると、ＴａはＨｆＴａＯＮという形でＨｆＳｉＯＮ膜に取り込まれ、安定化する傾向がある。そのため、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面まで十分なＴａが到達しない可能性が高い。つまり、Ｔａ_２Ｏ_５膜、或いはＴａ膜をＨｆＳｉＯＮ膜８の上に成膜して、拡散させても、十分な固定分極を得るのは困難である。

また、Ａｌ_２Ｏ_３膜と、Ｔａ_２Ｏ_５膜との積層構造をＨｆＳｉＯＮ膜８とゲート電極１０との間に成膜して、拡散させた場合、ＳｉＯ_２膜４側のＡｌ、ＨｆＳｉＯＮ８側のＴａの面密度は、およそ０．５×１０^１４ｃｍ^−２であり、量としては不十分であるため、２００ｍＶの固定分極となった。ＴａがＨｆＳｉＯＮ膜８の全体に取り込まれたと考えられるが、Ａｌも同時に取り込まれていた。これは、ＨｆＳｉＯＮ膜８中で、ＴａとＡｌがペアで取り込まれたためと考えることもできる。つまり、シフトに十分な量のＡｌおよびＴａがＳｉＯ_２膜４と／ＨｆＳｉＯＮ膜との界面まで到達できなかったためと考えられる。

（第１変形例）
第１変形例として、上記比較例１と同様のプロセスを採用するが、ＳｉＯ_２膜４の代わり、ＳｉＯ_２膜５ａ／Ｓｉ_３Ｎ_４膜５ｂ／ＳｉＯ_２膜５ｃからなる積層膜５（ＯＮＯ積層膜ともいう）を有するｐＭＩＳＦＥＴを形成する（図２０（ｂ））。この膜の作成方法としては、Ｓｉ基板上にＳｉ_３Ｎ_４膜５ｂを作成し、酸素中で５００℃、１分の熱酸化アニールをすることで、シリコン基板との界面とＳｉ_３Ｎ_４膜５ｂとの表面の両方を酸化することで、ＳｉＯ_２膜５ａおよびＳｉＯ_２膜５ｃ作成した。窒素濃度の濃い膜があると、アルミ二ウムをはじめとする、添加物の拡散が抑制されることが分かっている。拡散が抑制される理由は、酸素に比べ窒素のボンドの数が多いためである。直感的には、ボンドが多いために、イオンが拡散するときのボンドの組み換えが不自由になり、拡散に支障が出るということである。このＳｉＯ_２膜５ａ／Ｓｉ_３Ｎ_４膜５ｂ／ＳｉＯ_２膜５ｃからなるＯＮＯ膜５を使うと、アルミ二ウムは、ＳｉＯ_２膜５ｃとＨｆＳｉＯＮ膜８との界面において、ＳｉＯ_２膜５ｃ近傍に、より多く蓄積される形になる。よって、ある程度のマイナス電荷が確保できるようになり、ＳｉＯ_２膜５ｃと、ＨｆＳｉＯＮ膜８との界面での固定分極が大きくなる。Ｔａによるプラス電荷と合わせて出現する、固定分極は、フラットバンド電圧を、約５００ｍＶ変化させる程度であった。ここで、ＳｉＯ_２膜５ｃ側のＡｌ、ＨｆＳｉＯＮ膜８側のＴａの面密度は、およそ１．２×１０^１４ｃｍ^−２であり、量としては十分ではないが、５００ｍＶの固定分極となったと考えられる。

ＳｉＯ_２膜側に偏り、電荷を形成するＩＩ、ＩＩＩ価の物質としては、Ｂｅ、Ｂ、Ａｌが考えられる。これらの物質がチャネルに達すると、電荷或いは、ダイポールとして作用するので、著しい移動度の劣化を引き起こす可能性がある。しかし、ＯＮＯ積層膜５を用いれば、添加物がチャネルに到達しないので、移動度の劣化を最小限にとどめることが可能である。上記の第１変形例では、ＯＮＯ積層膜を用いているので、ｐＭＩＳＦＥＴの移動度は、添加物を導入していない場合を基準にして、５％程度の劣化であり、劣化が殆どないと言える。

この点は、Ｖ、ＶＩ価の物質であるＣｒ、Ｐ、Ａｓ、Ｓ、Ｓｅなどでも同様である。これらの物質はＳｉＯ_２膜側に、より多く拡散して、Ｓｉと置換することによりプラス電荷として作用する。その結果、電荷或いはダイポールがチャネル近傍に存在することになる。そこで、ＯＮＯ積層膜により、チャネルにこれらの物質が到達しないようにすれば、移動度の劣化を最小限にとどめることが可能となる。後述する第３実施形態でも示すが、これらの高価数物質は、ｎＭＩＳＦＥＴの閾値調整に有効な物質である。

（比較例２）
比較例２として、本実施形態のＳｉＯ_２膜４とＨｆＳｉＯ膜８との積層構造の製造プロセスにおいて、Ａｌ_２Ｏ_３膜６ａおよびＴａ_２Ｏ_５膜６ｂを共に挿入していない場合のｐＭＩＳＦＥＴを形成する（図２０（ｃ））。この時、界面での固定分極は生じないと考えられ、実効仕事関数が、４．５ｅＶ程度になるため、閾値が大きなものになってしまい、このままでは使えないことになる。

（比較例３）
比較例３として、本実施形態のＳｉＯ_２膜４とＨｆＳｉＯ膜８との積層構造の製造プロセスにおいて、Ｔａ_２Ｏ_５膜６ｂを挿入しないで、膜厚が０．３ｎｍのＡｌ_２Ｏ_３膜６ａのみ挿入してｐＭＩＳＦＥＴを形成する。この場合は、プロセス依存性がある。Ａｒと窒素との混ガス雰囲気中で６００℃、１０秒間のアニール処理を行った後に、ＨｆＳｉＯＮ膜を作成し、その後、Ａｒと窒素との混ガス雰囲気中で１０５０℃、５秒間のアニール処理を施した。この比較例３においては、図２１（ａ）に示すように、Ａｌは、ＳｉＯ_２膜４側に多く偏在し、界面で生じる固定分極は、フラットバンド電圧を、２５０ｍＶ変化させる程度であった。ここで、ＳｉＯ_２膜側のＡｌの面密度は、およそ０．９×１０^１４ｃｍ^−２であり、Ａｌのみの電荷量としては不十分であるため、２５０ｍＶの固定分極に留まったと考えられる。本実施例のＴａは、界面にＡｌを引き付ける役目を果たしていたが、比較例３では、その役目を果たす物質が無かったために、Ａｌの界面への集中が実現できなかったことが、大きな原因の１つと考えられる。

（比較例４）
比較例４として、本実施形態のＳｉＯ_２膜４とＨｆＳｉＯ膜８との積層構造の製造プロセスにおいて、Ｔａ_２Ｏ_５膜６ｂを挿入しないで、膜厚が０．３ｎｍのＡｌ_２Ｏ_３膜６ａのみを挿入してｐＭＩＳＦＥＴを形成した。この比較例４においては、比較例３と異なり、Ａｒと窒素との混ガス雰囲気中で６００℃、１０秒間のアニール処理を行なわずに、ＨｆＳｉＯＮ膜８を形成し、その後、Ａｒと窒素との混ガス雰囲気中で１０５０℃、５秒間のアニール処理を施した。この比較例４においては、図２１（ｂ）に示すように、Ａｌは、ＳｉＯ_２膜４側とＨｆＳｉＯ膜８側の両側に存在し、界面で生じる固定分極は、フラットバンド電圧を約２００ｍＶ変化させる程度の小さなものになってしまい、不十分であった。ここで、ＳｉＯ_２膜４側のＡｌの面密度は、およそ０．７×１０^１４ｃｍ^−２であり、Ａｌのみの電荷量としては不十分であるため、２００ｍＶの固定分極に留まったと考えられる。

（比較例５）
比較例５として、比較例３において、ＳｉＯ_２膜４をＯＮＯ膜５に変えたｐＭＩＳＦＥＴを形成した（図２１（ｃ））。この比較例５においては、ＳｉＯ_２膜５ｃ側の界面でＡｌがある程度集中することが効いて、界面で生じる固定分極は、フラットバンド電圧を、約３５０ｍＶ変化させる程度であった。ここで、ＳｉＯ_２膜５ｃ側のＡｌの面密度は、およそ１．３×１０^１４ｃｍ^−２であった。不十分ながら、Ａｌを界面に集中させることが出来れば、大きさの固定分極が出来る可能性が示された。他方Ａｌのみにて、５００ｍＶに相当する以上の、十分な固定分極を作成することが困難であることも理解できる。

（第２変形例）
本実施形態の第２変形例として、本実施形態のＳｉＯ_２膜４とＨｆＳｉＯ膜８との積層構造の製造プロセスにおいて、Ｔａ_２Ｏ_５膜６ｂを挿入しないで膜厚が０．３ｎｍのＡｌ_２Ｏ_３膜６ａのみを挿入した場合のｐＭＩＳＦＥＴを形成する。ＳｉＯ_２膜４／Ａｌ_２Ｏ_３膜６ａ／ＨｆＳｉＯＮ膜８の積層構造を形成する前に、チャネルにフッ素イオンをイオン打ち込んだ。このとき、Ｆの打ち込み面密度を１×１０^１５ｃｍ^−２、打ち込エネルギー１０ｋｅＶとした。なお、以下の比較例および他の実施形態でも、特に断りがなければ、Ｆイオンの打ち込みはこの条件にて行う。

この第２変形例においては、Ｓｉ基板２上に１ｎｍの犠牲膜となるＳｉＯ_２膜を作成して、フッ素イオン打ち込みを行い、その後、犠牲膜を一旦剥離する。その後、ＳｉＯ_２膜４／Ａｌ_２Ｏ_３膜６ａ／ＨｆＳｉＯＮ膜８と順次、形成した。この形成工程において、Ａｌ_２Ｏ_３膜６ａを形成した後、比較例３と同様に、Ａｒと窒素との混合ガス雰囲気中で、６００℃、１０秒間のアニール処理を行ない、その後、ＨｆＳｉＯＮ膜８を形成し、その後、Ａｒと窒素との混合ガス雰囲気中で、１０５０℃、５秒間のアニール処理を施した。

この第２変形例のｐＭＩＳＦＥＴにおいては、界面で生じる固定分極は、フラットバンド電圧を約５００ｍＶ変化させることが出来る十分なものであった。この第２変形例においては、窒素とＡｒの混合ガス雰囲気中で１０５０℃、５秒間のアニール処理により、チャネル中のフッ素イオンの多くの部分を、ＳｉＯ_２膜４とＨｆＳｉＯ膜８との界面に集中させることが可能となる（図２２参照）。

また、第２変形例においては、アルミ二ウムをＳｉＯ_２膜４に拡散するために用いたアニール処理は、６００℃の低温であるので、この時は、フッ素は絶縁膜中には拡散せず、フッ素の多くはチャネル中に残留している。その後、ＨｆＳｉＯＮ膜８を成膜した後に施した、高温の熱処理（１０５０℃）では、チャネル中からほぼ全てのフッ素が外方拡散して、ゲート絶縁膜４、８中に拡散する。Ａｌが拡散したＳｉＯ_２膜４とＨｆＳｉＯ膜８との界面において、フッ素は非常に安定であるので、酸素と置換され、固定される。この時、置換されたフッ素は、酸素に比較して、マイナス電荷が１つ小さいので、実効的にプラスの固定電荷となる。これにより、酸素欠陥が足りなくても、プラス電荷が確保できることになる。しかし、アルミ二ウムによるマイナス電荷は、ＳｉＯ_２膜４側に集中しているので、大きな固定分極が発現している。従来、フッ素の拡散を使って、閾値電圧を制御する場合、低温熱処理のみを用いて、チャネルが埋め込みチャネル的な描像となるようにしている。この場合、あまり多くのフッ素を導入するとチャネルが荒れてしまうので、あまり大きなフラットバンド電圧のシフトは望めない。従来は、大きくても２００ｍＶ程度のシフト量である。

この第２変形例では、アルミ二ウムをＳｉＯ_２膜４側に偏析させ、かつ界面にフッ素を偏析させることにより、５００ｍＶのシフトを実現している。ここで、ＳｉＯ_２膜４側のＡｌの面密度は、およそ１．７×１０^１４ｃｍ^−２であり、十分な大きさである。ピーク位置は、およそ界面から０．６５Ａの位置であり、かなり急峻なピークであった。また、界面におけるフッ素の量も、丁度この値に一致しており、およそ１．７×１０^１４ｃｍ^−２である。この値が一致していることも、この構成、すなわちＡｌとＦによる固定分極がＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面に存在する構成の特徴である。ここで、フッ素の膜厚方向の分布をＳＩＭＳで測定すると、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面において、急峻なピークを形成している。この位置が、即ち界面位置である。この界面以外では、フッ素は、外方拡散を起こし、外部へ放出されてしまう。Ａｌの位置、Ｆの位置を、図１０で説明したロッド切り出し方法を用いて試料を作成し、電界蒸発法を用いて３次元分布を測定した。この測定結果によれば、界面からＳｉＯ_２膜４側にＡｌのピークがあり、界面位置にＦのピークがある。すなわち、Ａｌのピーク位置は、Ｆのピーク位置よりも、Ｓｉ基板側にあり、ＳｉＯ_２膜中に存在している。ピーク間隔は０．６４Åであり、Ｆのピークである界面位置から丁度一層分だけＳｉＯ_２膜４側にＡｌが分布している。

また、本変形例において、ＳｉＯ_２膜４をＯＮＯ膜５（図２０（ｂ）参照）に変える工夫を加えれば、ＳｉＯ_２膜５ｃとＨｆＳｉＯＮ膜８の下側界面にＡｌを集中させることが出来るので、更に大きな固定分極が得られ、５５０ｍＶのシフトが実現する。ここで、ＳｉＯ_２膜側のＡｌの面密度は、およそ１．９×１０^１４ｃｍ^−２であり、十分な大きさである。また、界面におけるフッ素の量も、丁度この値に一致しており、およそ１．９×１０^１４ｃｍ^−２である。

ここで示した、界面にＦを導入するプロセスでは、特にＳｉＯ_２膜と高誘電体膜との界面での酸素欠陥はＦにて埋められている。その結果、電圧の長時間印加特性（ＢＴＩ（Bias Temperature Instability））は大きく改善する。また、特に酸素欠陥はＦにて埋められるので、酸素中アニールも必要が無くなる。Ｆが導入されていない場合、酸素アニールなしでは、１０時間後に、１００ｍＶ近いしきい値のシフトが起こっていた。しかし、Ｆが導入された場合は、酸素アニールなしでも、３日後でも、殆どシフトが観測されなかった。

フッ素導入効果
比較例３、４、５においては、Ａｌを界面に挿入したたけでは、１）シフト量が不十分であること、２）ＳｉＯ_２膜とＨｆＳｉＯＮ膜との界面での酸素欠陥が寄与しているので、酸化性プロセス（酸素中アニールなど）、還元性プロセス（Ｈ_２ガスを含むアニール）などに強く依存すること、という大きな問題点があった。しかし、第２変形例に示したフッ化した界面では、酸素欠陥は埋められてしまう。つまり、酸素欠陥は、固定分極に一切関係していない。

ＯＮＯ膜の効果
また、Ａｌが、ＳｉＯ_２膜中に分布する場合は、チャネルにまで到達して、移動度の劣化を引き起こすことになるが、これはＯＮＯ膜にすることで、解決できる。ＯＮＯ積層膜化による効果は、もう１つある。それは、ＳｉＯ_２膜とＨｆＳｉＯＮ膜との界面のＳｉＯ_２膜側にＡｌなどの添加物を集中させることが可能である点である。これは、固定分極を大きくする効果を有する。

界面窒化の効果
次に、界面窒化の効果について第３変形例および比較例６を参照して説明する。

（比較例６）
比較例６として、本実施例のＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との積層構造の製造プロセスにおいて、Ａｌ_２Ｏ_３膜６ａを挿入しないで、膜厚が０．３ｎｍのＴａ_２Ｏ_５膜６ｂのみ挿入したｐＭＩＳＦＥＴを形成した。ＳｉＯ_２膜４、Ｔａ_２Ｏ_５膜６ｂ、ＨｆＳｉＯＮ膜８を連続で形成し、その後、窒素とＡｒとの混合ガス雰囲気中で１０５０℃、５秒間のアニール処理を施した。この比較例６においては、図２３（ａ）に示すように、ＴａがＨｆＳｉＯＮ膜８側に偏在するため、実効仕事関数が４．５ｅＶ程度になり、閾値が大きなものになって、このままでは使えないことが分かった。この比較例６において、ＳｉＯ_２膜をＳｉＯＮ膜に変更しても、全く変化はなかった。更に、ＳｉＯ_２膜をＯＮＯ積層膜に変更しても、やはり効果は無かった。

しかし、次に説明する第３変形例では、界面を室温プラズマ窒化しているので、この場合は、大きな効果があった。

（第３変形例）
本実施形態の第３変形例として、ＳｉＯ_２膜とＨｆＳｉＯ膜との積層構造の製造プロセスにおいて、Ａｌ_２Ｏ_３膜６ａを挿入しないで、膜厚が０．３ｎｍのＴａ２Ｏ５膜６ｂのみ挿入したｐＭＩＳＦＥＴを作成した。ＳｉＯ_２膜４を作成した後に、室温にてＳｉＯ_２膜４の表面をプラズマ窒化した。その後、Ｔａ_２Ｏ_５膜６ｂ、ＨｆＳｉＯＮ膜８を連続で作成し、窒素とＡｒとの混合ガス中で１０５０℃、５秒間のアニール処理を施した。

この第３変形例においては、図２３（ｂ）に示すように、ＳｉＯ_２膜４と、ＨｆＳｉＯ膜８との界面では、窒素と酸素欠陥の複合構造ができ、窒素濃度が高くなる。つまり、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面において、窒素は非常に安定であるので、酸素と置換され、固定される。この時、置換された窒素は、酸素に比較して、マイナス電荷が１つ大きいので、実効的にマイナスの固定電荷となる。これにより、界面にマイナス固定電荷が発生し、ＨｆＳｉＯＮ膜８中に拡散したＴａによるプラス電荷と固定分極を形成する。Ｔａだけがあっても、マイナス電荷が界面になければ、固定分極は発生しないが、界面に窒素を導入することで固定分極を形成することが可能である。界面で生じる固定分極は、フラットバンド電圧を約５００ｍＶ変化させることが出来る十分なものであった。ここで、ＨｆＳｉＯＮ膜８側のＴａの面密度は、およそ４．５×１０^１４ｃｍ^−２であり、十分な大きさである。ＴａはＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面から、およそ１．５Åだけ、ＨｆＳｉＯＮ膜８側に入り込んでいた。また、界面における窒素の量は、丁度この値に一致しており、およそ４．５×１０^１４ｃｍ^−２である。ここで、窒素の膜厚方向の分布をＳＩＭＳで測定すると、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面において、急峻な立ち上がるピークを形成している。このように界面でピークを持っていることが重要である。

この第３変形例のｐＭＩＳＦＥＴでも、電界蒸発法を用いて原子の３次元分布を測定すると、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面において、窒素の面密度にピークが現れ、およそ１．５ÅだけＨｆＳｉＯＮ膜８側に入った位置に、Ｔａの面密度のピークが現れていた。

窒素の分布には、少し注意が必要である。ＨｆＳｉＯＮ膜８中には、元々窒素が分布しているが、この分布とＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面での窒素のピークとは明確な違いがある。ＨｆＳｉＯＮ膜８中の窒素は、ＨｆＳｉＯＮ膜８と電極１０の界面近傍側に多く、しかも、Ｎ量／（Ｏ量＋Ｎ量）を考えた時、平均でおよそ０．２となるように成膜している。これを過ぎると、酸化膜としての特性、特に、リーク特性が悪くなることから、この程度が普通である。ところが、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面では、面密度にして、Ｎ量／（Ｏ量＋Ｎ量）は、０．３以上である。より好ましくは、０．５〜１．０である。つまり、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面での窒素面密度は、ＨｆＳｉＯＮ膜中の窒素の面密度から急激に増加している。

ＳｉＯ_２膜４内（拡散したＮなど）、ＨｆＳｉＯＮ膜８内での窒素は、界面でのＴａ−Ｎ結合に寄与しないために、固定分極には効果がない。膜内部でＮが分布していても、またＴａとボンドを組んでいたとしても、方向がランダムなので、固定分極として発現しないためである。このように考えると、界面でのＴａ−Ｎを作り上げることが大切であり、その方法として、ＳｉＯ_２膜４との界面においてプラズマ窒化／Ｔａ酸化物膜／ＨｆＳｉＯＮ膜という構造が有効であった。また、この考え方から、ＳｉＯ_２膜４／ＴａＮ（Ｔａ窒化膜）／ＨｆＳｉＯＮ膜という構造も有効である。界面で生じる固定分極はＴａ窒化膜中のＮ量が十分であれば、例えばＴａ量と同程度のＴａＮであれば、界面で生じる固定分極は、フラットバンド電圧を約５００ｍＶ変化させることができる。

例えば、本出願人によって出願された特開２００７−４９００１号公報には、Ｖ、ＶＩ価物質のみを高誘電体膜に添加する場合が開示されている。本発明の一実施形態との違いは、ＳｉＯ_２膜と高誘電体膜との界面において窒素のピークがなくても良い点である。本発明の一実施形態においては、界面での窒素のマイナス電荷と、Ｖ、ＶＩ価添加物のプラス電荷にて、人工的に界面ダイポールを作り出している。特開２００７−４９００１号公報では、界面におけるＳｉＮが不要であるが、本発明の一実施形態においては、界面にてマイナス電荷を発現させるために、界面におけるＳｉＮが必要である。つまり、特開２００７−４９００１号公報に記載の技術は、高誘電体膜の特性に関するものであり、本発明の一実施形態の技術は、界面特性に関するものである。特に、本発明の一実施形態における、界面での窒素は、ＨｆＳｉＯＮ膜中に添加された高価数物質と同じ量が必要となる。つまり、電荷面密度として、２．４×１０^１４から１．３×１０^１５ｃｍ^−２が好ましく、４．０×１０^１４から８．０×１０^１４ｃｍ^−２が最適である。但し、ＶＩ価の物質では、＋２の電荷となるので、窒素量は添加物の倍の量が必要となる。つまり、電荷量として、同等量が必要である。

また、ＴａがＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面から、ＨｆＳｉＯＮ膜８側に大きく拡散した構造も可能である。この場合は、電荷面密度として、０．４８×１０^１４ｃｍ^−２から１．３×１０^１５ｃｍ^−２の範囲の量が必要である。更に、０．８×１０^１４から８．０×１０^１４ｃｍ^−２が最適である。分極の長さが長くなることで、必要となる電荷面密度は小さくなるので、分極長さが５倍程度まで可能となれば、電荷面密度は１／５程度で良いことになる。下限値は、この１／５とした。しかし、上限については、分極の長さが５倍まで行かない範囲を考えるので、上記の値と同一にする必要がある。但し、５倍の分極長さが実現できるのであれば、１．３×１０^１５ｃｍ^−２÷５＝２．６×１０^１４ｃｍ^−２、８．０×１０^１４ｃｍ^−２÷５＝１．６×１０^１４ｃｍ^−２などと、必要な面密度の上限を小さくすることが出来ることも重要である。

シフト量は、既に説明したように、（分極の長さ）と（添加物の面密度）の掛け算で決まっている。一旦、最適な面密度となるように物質を導入すれば、添加物が膜内に拡散しても、拡散により分極の長さが伸びる場合には、シフト量が維持されることが分かる。つまり、図１１に示すように、幅の広い界面領域が形成されて、分極の長さが伸びる可能性がある構造では、拡散により分極が小さくなってしまう恐れが小さく、プロセスウインドウが広がることを意味する。ＶＩ価の物質では、＋２の電荷となるので、窒素量は添加物の倍の量が必要となる。つまり、電荷量として、同等量が必要である点には注意が必要である。

低閾値を有するｐＭＩＳＦＥＴを得るための、添加物は、イオン半径と、価数を考えた時、以下のようにまとめられる。

ｐＭＩＳＦＥＴを作成するための、界面におけるダイポールは、ＳｉＯ_２膜側にマイナス電荷を生じ、高誘電体側にプラス電荷を生じる場合が基本構造である。つまり、第一に、小さいイオン半径の低価数物質であるＢｅ、Ｂ、或いは中間のイオン半径の低価数物質であるＡｌをＳｉＯ_２膜側に分布させる。第二に、大きなイオン半径の高価数物質であるＮｂ、Ｔａ、Ｍｏ、Ｗ、Ｓｂ、Ｂｉ、Ｐｏ、或いは中間のイオン半径の高価数物質であるＶ、Ｔｅを高誘電体膜側に分布させる。これらの組合せにより、大きなダイポールができ、添加量を適切にすることで、十分大きなフラットバンド電圧のシフトを実現できる。

ここで、上記の片側のみに電荷を分布させた場合も考えられる。第一の場合、即ち、小さいイオン半径の低価数物質であるＢｅ、Ｂ、或いは中間のイオン半径の低価数物質であるＡｌをＳｉＯ_２膜側に分布させた場合について簡単に説明する。この場合は、界面に酸素欠陥が出来、その酸素欠陥のプラス電荷との間でダイポールを作ることが可能である。しかし、界面における酸素欠陥は不安定であり、量も多くはない。つまり、十分な特性が得られない可能性が高い。ここで、以下の３つの方法が考えられる。
１）ＳｉＯ_２膜側に、低価数物質を十分に分布させる。これは、イオン半径の小さなＢ、ＢｅはＳｉＯ_２膜側中心に分布させることで可能である。
２）界面にＦを導入して、プラス電荷を十分に確保する。
３）ＳｉＯ_２膜の代わりにＯＮＯ膜を用い、高誘電体膜との界面付近に十分な低価数物質を蓄積させる。

これらの方法を組み合わせることにより、シリコンの価電子帯の端部に十分に近い実効仕事関数をもったゲートが得られることになる。

更に、上記片側のみに電荷を分布させた場合の、第二の場合、即ち大きなイオン半径の高価数物質であるＮｂ、Ｔａ、Ｍｏ、Ｗ、Ｓｂ、Ｂｉ、Ｐｏ、或いは中間のイオン半径の高価数物質であるＶ、Ｔｅを高誘電体膜側に分布させた場合について簡単に説明する。この場合は、界面の酸素欠陥では、界面ダイポールを発生させることは出来ない。酸素欠陥はプラス電荷となるので、プラス同士となるからである。ここで、以下の２つの方法が考えられる。
１）高誘電体膜側に、高価数物質を十分に分布させる。
２）界面にＮを導入して、マイナス電荷を十分に確保する。
これらの方法を組み合わせることにより、シリコンの価電子帯の端部に十分に近い実効仕事関数をもったゲートが得られることになる。

（第２実施形態）
次に、本発明の第２実施形態によるｐ型ＭＩＳＦＥＴを、図２４（ａ）乃至図２４（ｂ）を参照して説明する。

本実施形態によるｐＭＩＳＦＥＴは、シリコン基板２に形成されており、このＭＩＳＦＥＴは第１実施形態のｐＭＩＳＦＥＴと同様に、シリコン基板２／ＳｉＯ_２膜４／高誘電体膜８の積層構造を有している。本実施形態で用いた高誘電体絶縁膜は、ＨｆＳｉＯＮである。このＨｆＳｉＯＮは、ＨｆＳｉＯをＣＶＤ法により成膜した後に、室温にてプラズマ窒化を行うことで、ＨｆＳｉＯ表面側から窒化することで作成している。第１実施形態で説明したＨｆＳｉＯＮと同一と考えて良い。

次に、本実施形態のｐＭＩＳＦＥＴの製造方法を説明する。まず、図２４（ａ）に示すように、シリコン基板２上に、ＳｉＯ_２膜４と、膜厚が０．２ｎｍ相当のＢ_２Ｏ_３膜２２と、膜厚が０．２ｎｍ相当のＷＯ_３膜２４と、ＨｆＳｉＯ膜との積層構造を連続的に形成し、室温にてプラズマ窒化を行ない、ＨｆＳｉＯ膜をＨｆＳｉＯＮ膜８に変える。その後、窒素と酸素とＡｒとの混合ガス雰囲気（酸素／（酸素＋窒素＋Ａｒ）＝０．１％）中で、１０５０℃、５秒間のアニール処理を施した。このアニール処理により、ＳｉＯ_２膜４と、ＨｆＳｉＯＮ膜８との間に、図１８に示す界面領域７が形成される。この界面領域７は、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面を含む領域である。その後、ＴｉＮ膜およびＷ膜を順次形成し、ＴｉＮ膜およびＷ膜との積層構造のゲート電極１０を形成する。そして、電極１０、ＨｆＳｉＯＮ膜８、界面領域７、およびＳｉＯ_２膜４の積層構造をパターニングし、ゲートを形成する。このゲートをマスクとして、シリコン基板２にｐ型不純物を導入し、ソース領域１２ａおよびドレイン領域１２ｂを形成し、図１８に示すｐＭＩＳＦＥＴを形成する。

このようにして形成した、ｐＭＩＳＦＥＴの膜厚方向のボロン（Ｂ）とタングステン（Ｗ）の分布を調べてみると、Ｂが界面領域のＳｉＯ_２膜４中に多く拡散しており、マイナスの電荷となっている。ＳＩＭＳの測定結果によると、Ｂの分布は、ＳｉＯ_２膜４中の界面付近にピーク有し、すなわち、界面からおよそ０．６５Ａの距離にピークを有し、面密度がおよそ１．４×１０^１４ｃｍ^−２であり、ＳｉＯ_２膜４の全体に広がっている。また、Ｗは、界面領域の高誘電体絶縁膜（ＨｆＳｉＯＮ膜）８中に拡散しており、プラス電荷となっている。ＳＩＭＳの測定結果によると、Ｗの分布は、ＨｆＳｉＯＮ膜８中の界面付近にピークを有し、すなわち界面からおよそ１．４Ａの距離にピークを有し、面密度がおよそ１．４×１０^１４ｃｍ^−２である。そして、Ｗは、界面から離れるに従って分布量が減っている。つまり、図２４（ｂ）に示すように、ＳｉＯ_２膜４と高誘電体膜８との積層構造において、ＳｉＯ_２膜４側にＢによるマイナス電荷が生じ、高誘電体絶縁膜８側にＷによるプラスの電荷が生じていることになる。これらの固定電荷による固定分極は、フラットバンド電圧を、約５８０ｍＶ変化させおり、制御電極の実効仕事関数にして、５．０ｅＶである。この時、低閾値のｐＭＩＳＦＥＴが得られる。

本実施形態の構造では、ＢがＳｉＯ_２膜４中に拡散しており、マイナスの電荷となり、Ｗが高誘電体膜８に拡散して、プラス電荷となっている点が重要である。膜厚方向にチャネル側にマイナス、電極側にプラスという方向性を持ち、界面をまたいで、分布している。電荷量が多く、しかも、界面をまたいでいることで、距離も大きいために、大きな固定分極が構成されるからである。そのため、添加物量は少量で済むというメリットもある。特に、ＳｉＯ_２膜側に添加物が入り込む場合（ここではＢ）には、チャネル近傍での電荷は、出来る限り少ない方が良い。その点でも、添加物量を少なくできる、この構成は有効である。

次に、第２実施形態の変形例および比較例について説明する。

（第１変形例）
第２実施形態の第１変形例として、本実施形態の製造プロセスにおいて、Ｂ_２Ｏ_３膜２２を成膜した後でかつＷＯ_３膜２４を形成する前に、Ａｒと窒素との混合ガス雰囲気中で、６００℃、１０秒間のアニール処理を追加する。この時、Ｂは、ＳｉＯ_２膜４側に拡散する。その後、ＷＯ_３膜２４を形成し、ＨｆＳｉＯ膜を形成し、ＨｆＳｉＯ膜の表面を室温にてプラズマ窒化し、ＨｆＳｉＯＮ膜８を形成する。その後、窒素とＡｒとの混合ガス雰囲気（０．１％酸素を含む）中で、１０５０℃、５秒間のアニール処理を施した。続いて、ＴｉＮ膜とＷ膜との積層構造のゲート電極を形成し、その後、ソース領域およびドレイン領域を形成する。

この変形例のｐＭＩＳＦＥＴにおけるボロン（Ｂ）とタングステン（Ｗ）の分布を調べてみると、第２実施形態のｐＭＩＳＦＥＴにおける、それぞれの分布にほぼ一致していた。つまり、図２５（ａ）に示すように、ＳｉＯ_２膜４と高誘電体膜８との積層構造において、ＳｉＯ_２膜４側にＢによるマイナス電荷が生じ、高誘電体膜８側にＷによるプラスの電荷が生じていることになる。これらの固定電荷による固定分極は、フラットバンド電圧を約５８０ｍＶ変化させ、制御電極の実効仕事関数にして、５．０ｅＶであり、第２実施形態と全く同じである。

（第２変形例）
第２変形例として、本実施形態と同様のプロセスを採用するが、シリコン基板２と接するＳｉＯ_２膜４の代わりに、図２５（ｂ）に示すように、ＳｉＯ_２膜５ａ／Ｓｉ_３Ｎ_４膜５ｂ／ＳｉＯ_２膜５ｃのＯＮＯ膜５を用いる。この膜の作成方法としては、Ｓｉ基板上にＳｉ_３Ｎ_４膜を作成し、酸素中アニールをすることで、シリコン基板２の界面とＳｉ_３Ｎ_４膜表面の両方を酸化することで作成した。窒素濃度の濃い膜（Ｓｉ_３Ｎ_４膜５ｂ）があると、Ｂをはじめとする、添加物の拡散が抑制されることが分かっている。拡散が抑制される理由は、既に第１実施形態で説明したように、酸素に比べ窒素のボンドの数が多いためである。このＳｉＯ_２膜５ａ／Ｓｉ_３Ｎ_４膜５ｂ／ＳｉＯ_２膜５ｃのＯＮＯ膜５を用いると、Ｂは、図２５（ｂ）に示すように、ＳｉＯ_２膜５ｃとＨｆＳｉＯＮ膜８との界面において、ＳｉＯ_２膜５ｃ近傍に、より多く蓄積される形になる。よって、ある程度のマイナス電荷の集中が可能であり、ＳｉＯ_２膜５ｃとＨｆＳｉＯＮ膜８との界面での固定分極が大きくなる。Ｗによるプラス電荷と合わせて出現する、固定分極は、フラットバンド電圧を、約６５０ｍＶ変化させる程度であった。閾値としては、約１００ｍＶという小さなものが得られた。この時、Ｂはチャネルにまで達しておらず、Ｂ添加なしの場合のｐＭＩＳＦＥＴと比較して、移動度の劣化が殆ど見られなかった。更に、基板に達すると、Ｂは反対符号のドーパントとなるので、チャネルに大きな影響があるが、それもみられなかった。

この第２変形例のｐＭＩＳＦＥＴにおいて、電界蒸発法を用いた原子の３次元分布測定を行った。Ｂのピーク位置は、ＳｉＯ_２膜５ｃとＨｆＳｉＯＮ膜８との界面から、およそ１．３５Ａであった。また、Ｂのピークでの面密度は、およそ１．６×１０^１４ｃｍ^−２であり、大きな値を持っていた。このように、ＯＮＯ膜５を用いると、ＳｉＯ_２膜５ｃとＨｆＳｉＯＮ膜８との界面を構成するＳｉＯ_２膜中にＢをパイルアップさせることが可能である。

（比較例１）
比較例１として、本実施形態のＳｉＯ_２膜４とＨｆＳｉＯ膜８との積層構造の製造プロセスにおいて、図２５（ｃ）に示すように、Ｂ_２Ｏ_３膜２２、ＷＯ_３膜２４を共に挿入していないｐＭＩＳＦＥＴを形成する。この時、実効仕事関数が、４．５ｅＶ程度になるため、閾値電圧が大きなものになってしまい、このままでは使えないことが分かった。

（比較例２）
比較例２として、本実施形態のＳｉＯ_２膜４とＨｆＳｉＯ膜８との積層構造の形成プロセスにおいて、Ｂ_２Ｏ_３膜２２のみ挿入したｐＭＩＳＦＥＴを形成する。この比較例２においては、図２６（ａ）に示すように、ＳｉＯ_２膜４側にＢが拡散されてマイナスの電荷となる。このため、界面で生じる固定分極は、フラットバンド電圧を、約５００ｍＶ変化させ、ｐＭＩＳＦＥＴとして有望である。しかし、Ｂがシリコン基板に達しており、移動度の劣化が認められ、何らかの工夫が求められる。その一例として、以下の第３変形例を示す。

（第３変形例）
第２実施形態の第３変形例として、第２実施形態のＳｉＯ_２膜４とＨｆＳｉＯ膜８との積層構造の製造プロセスにおいて、Ｂ_２Ｏ_３膜２２のみ挿入したｐＭＩＳＦＥＴを形成した。なお、十分なフラットバンド電圧のシフト量を得るに、Ｂ_２Ｏ_３膜２２の膜厚を第２実施形態に比べて０．３５ｎｍと少し厚めにした。また、比較例２とは異なり、図２６（ｂ）に示すように、ＳｉＯ_２膜４の代わりにＯＮＯ膜５を用いた。

この第３変形例のｐＭＩＳＦＥＴにおいては、界面で生じる固定分極は、フラットバンド電圧を、約５５０ｍＶ変化させる程度であり、非常に有望である。Ｂもシリコン基板２に達してはおらず、非常に有望である。

第２実施形態のように界面にＷが存在する場合と比較すると、シフト量が少し足りないが、Ｂのみで実現できるというメリットもある。Ｂの面密度を、３次元分布をとって、測定すると、ＳｉＯ２膜とＨｆＳｉＯＮ膜８との界面から、およそ１．３５Ａであった。Ｂのピークでの面密度は、およそ１．８×１０^１４ｃｍ^−２であり、Ｗとの組合せの場合よりも、多めのＢ添加が必要である。

（第４変形例）
第２実施形態の第４変形例として、第２実施形態のＳｉＯ_２膜４とＨｆＳｉＯ膜８との積層構造の製造プロセスにおいて、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との積層構造を形成する前に、チャネルにフッ素イオンをイオン打ち込みによって導入するとともに、ＷＯ_３膜２４は挿入しないでＢ_２Ｏ_３膜２２のみ挿入することによってｐＭＩＳＦＥＴを形成する。そして、第２実施形態と同様にＨｆＳｉＯＮ膜を作成した後に、窒素とＡｒとの混合ガス雰囲気（０．１％酸素を含む）中で１０５０℃、５秒間のアニール処理を施した。このアニール処理によって、第４変形例のｐＭＩＳＦＥＴにおいては、図２６（ｃ）に示すように、ＳｉＯ_２膜４側にＢが拡散されてマイナスの電荷となるが、フッ素イオンの多くがＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面に集中している。このため、界面で生じる固定分極は、フラットバンドを約５７５ｍＶ変化させることが出来る十分なものであった。なお、ＢもＳｉＯ_２膜４おいて、界面近傍に集中している。

ＨｆＳｉＯＮ膜８を成膜した後に施した、高温の熱処理（１０５０℃）では、チャネル中からほぼ全てのフッ素が外方拡散して、ゲート絶縁膜中に拡散する。ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面において、フッ素は非常に安定であるので、酸素と置換され、固定される。この時、置換されたフッ素は、酸素に比較して、マイナス電荷が１つ小さいので、実効的にプラスの固定電荷となる。これにより、酸素欠陥が足りなくても、プラス電荷が確保できることになる。しかし、Ｂによるマイナス電荷は、ＳｉＯ_２膜側に集中しているので、大きな固定分極が発現している。従来、フッ素拡散を使って、閾値を制御する場合、低温熱処理のみを用いて、チャネルが埋め込みチャネル的な描像となるようにしている。この場合、あまり多くのフッ素を導入するとチャネルが荒れてしまうので、あまり大きなフラットバンド電圧のシフトは望めない。従来は、大きくても２００ｍＶ程度のシフトである。本変形例では、ＢをＳｉＯ_２膜４側に偏析させ、かつ、界面にフッ素を偏析させることにより、５７５ｍＶのシフトを実現している。ここで、フッ素の膜厚方向の分布をＳＩＭＳで測定すると、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面において、ピークを形成している。この界面以外では、フッ素は、外方拡散を起こし、外部へ放出されてしまう。

ここで、ＳｉＯ_２膜４側のＢの面密度は、およそ１．８×１０^１４ｃｍ^−２であり、十分な大きさである。ピーク位置は、およそ界面から０．６５Ａの位置であり、かなり急峻なピークであった。また、界面におけるフッ素の量も、この値にほぼ一致しており、およそ１．８×１０^１４ｃｍ^−２である。この値が一致していることも、ＢとＦによる固定分極がＳｉＯ２膜４とＨｆＳｉＯＮ膜８との界面に存在していることを示している。ここで、ＳＩＭＳの測定による、フッ素の膜厚方向の分布は、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面において、急峻なピークを形成している。この位置が、即ち界面位置である。この界面以外では、フッ素は、外方拡散を起こし、外部へ放出されてしまう。

また、電界蒸発法を用いて、ＢおよびＦの３次元分布を測定した。この測定結果によれば、界面からＳｉＯ_２膜４側にＢのピークがあり、界面位置にＦのピークがある。すなわち、Ｂのピーク位置は、Ｆのピーク位置よりも、Ｓｉ基板２側にあり、ＳｉＯ_２膜４中に存在している。ピーク間隔は０．６４Åであり、界面Ｆから丁度一層分だけＳｉＯ_２膜４側にＢが分布している。

（第５変形例）
第２実施形態の第５変形例として、図２７（ａ）に示すように、第５変形例のｐＭＩＳＦＥＴにおいて、ＳｉＯ_２膜４の代わりにＯＮＯ膜５を用いたｐＭＩＳＦＥＴを形成する。この第５変形例のｐＭＩＳＦＥＴにおいては、移動度の劣化が抑えられると同時に、界面で生じる固定分極は、フラットバンド電圧を、約６２５ｍＶ変化させた。閾値としては、約１２５ｍＶであった。ＳｉＯ_２膜４側のＢの面密度は、およそ１．９×１０^１４ｃｍ^−２であり、ピーク位置は、およそ界面から０．６５Ａの位置で同じであった。また、界面におけるフッ素の量も、丁度この値に一致しており、およそ１．９×１０^１４ｃｍ^−２である。

（比較例３）
比較例３として、第２実施形態のＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との積層構造の製造プロセスにおいて、ＷＯ_３膜２４のみ挿入したｐＭＩＳＦＥＴを形成した。この比較例３のｐＭＩＳＦＥＴは、ＳｉＯ_２膜４、ＷＯ_３膜２４、ＨｆＳｉＯＮ膜８を連続で作成し、その後、窒素とＡｒとの混合ガス雰囲気中で１０５０℃、５秒間のアニール処理を施した。このアニール処理により、ＷがＨｆＳｉＯＮ膜８側に拡散してプラス電荷となる（図２７（ｂ））。これにより、実効仕事関数が４．５ｅＶ程度になって閾値電圧が大きなものになってしまい、このままでは使えないことが分かった。

（第６変形例）
第２実施形態の第６変形例として、第２実施形態のＳｉＯ_２膜４と、ＨｆＳｉＯ膜８との積層構造に膜厚が０．２ｎｍのＷＯ_３膜２４のみを挿入するとともに、Ｓｉ基板２上にＳｉＯ_２膜４を形成した後、ＳｉＯ_２膜４の表面をプラズマ窒化したｐＭＩＳＦＥＴを形成した。プラズマ窒化したＳｉＯ_２膜４上に、膜厚が０．２ｎｍのＷＯ_３膜２４、ＨｆＳｉＯＮ膜８を連続で形成し、第２実施形態と同様に、窒素とＡｒとの混合ガス雰囲気（０．１％酸素を含む）中で１０５０℃、５秒間のアニール処理を施した。

この第６変形例のｐＭＩＳＦＥＴは、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面において、窒素と酸素欠陥との複合構造ができて窒素濃度が高くなる（図２７（ｃ））。つまり、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面において、窒素は非常に安定であるので、酸素と置換され、固定される。この時、置換された窒素は、酸素に比較して、マイナス電荷が１つ大きいので、実効的にマイナスの固定電荷となる。これにより、界面にマイナス固定電荷が発生し、ＨｆＳｉＯＮ膜８中に拡散したＷによるプラス電荷と固定分極を形成する。Ｗだけがあっても、マイナス電荷が界面になければ、固定分極は発生しないが、界面に窒素を導入することで固定分極を形成することが可能である。界面で生じる固定分極は、フラットバンド電圧を約５５０ｍＶ変化させることが出来る十分なものであった。ここで、窒素の膜厚方向の分布をＳＩＭＳで測定すると、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面において、ピークを形成している。このように界面でピークを持っていることは重要である。ＷはＨｆＳｉＯＮ膜８側に分布しており、界面からおよそ１．４Ａの位置にピークをもっている。Ｗの面密度は、およそ１．３×１０^１４ｃｍ^−２であった。また、窒素の面密度も、同等であり、およそ１．３×１０^１４ｃｍ^−２であった。

第２実施形態において、分極を作るために、幾つかの構成が示された。代表的には、以下の４つの例がある。
１）Ｂ（マイナス）とＷ（プラス）
２）Ｂ（マイナス）と界面酸素欠陥（プラス）
３）Ｂ（マイナス）とＦ（プラス）
４）Ｎ（マイナス）とＷ（プラス）

それぞれの電荷の源を変化させることで、様々な拡張が可能であることは、明らかである。但し、上記２）のように酸素欠陥との組合せでは、分極にプロセス依存性が大きく反映されると考えられ、あまり好ましくない。また、Ａｌのように中間的なイオン半径の物質は、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面の両側に拡散するので、酸素欠陥との組合せによって大きなシフトを得ることは困難である。

（第３実施形態）
次に、本発明の第３実施形態によるｎＭＩＳＦＥＴを説明する。

本実施形態によるｎＭＩＳＦＥＴは、シリコン基板に形成されており、このＭＩＳＦＥＴは前述したＳｉ基板／ＳｉＯ_２膜／高誘電体膜の積層構造を有している。本実施形態で用いる高誘電体膜は、ＨｆＳｉＯＮである。このＨｆＳｉＯＮは、ＨｆＳｉＯをＣＶＤ法により成膜した後に、室温にてプラズマ窒化を行うことで、ＨｆＳｉＯ表面側から窒化することで作成している。基本的には、第１実施形態と同様である。

高誘電体膜に関しては、Ｈｆ、Ｚｒ、Ｔｉの酸化膜（ＨｆＯ_２、ＺｒＯ_２、ＴｉＯ_２）、これらのシリケート膜（ＨｆＳｉＯ、ＺｒＳｉＯ、ＴｉＳｉＯ）、窒化膜（ＨｆＯＮ、ＺｒＯＮ、ＴｉＯＮ、ＨｆＳｉＯＮ、ＺｒＳｉＯＮ、ＴｉＳｉＯＮ）などを用いることが可能であり、これらの積層膜（ＨｆＯＮ／ＨｆＳｉＯＮ／ＴｉＯＮ膜）も用いることができる。また、（Ｈｆ、Ｚｒ）Ｏ_２混晶膜やその窒化膜（Ｈｆ、Ｚｒ）ＯＮ、或いはそのシリケートＨｆＺｒＳｉＯ、ＨｆＺｒＳｉＯＮは、アモルファス状態が高温でも維持されるので、これらの膜を用いれば有効である。

次に、本実施形態のｎＭＩＳＦＥＴの製造方法について図２８（ａ）、２８（ｂ）を参照して説明する。

ｐ型のシリコン基板２Ａ上に、ＳｉＯ_２膜４、膜厚が０．２ｎｍ相当のＣｒＯ_３膜３２を成膜する。その後、Ａｒと窒素との混合ガス雰囲気中で、６００℃、１０秒間のアニール処理を施した。この段階で、ＣｒがＳｉＯ_２膜４側に拡散する。続いて、膜厚が０．２ｎｍ相当のＬａ_２Ｏ_３膜３４、ＨｆＳｉＯ膜を、順次形成し、室温にてプラズマ窒化を行なった。このプラズマ窒化により、ＨｆＳｉＯ膜がＨｆＳｉＯＮ膜８に変わる。その後、窒素とＡｒとの混合ガス雰囲気（０．１％酸素を含む）中で１０５０℃、５秒間のアニール処理を施した。この後、ＴｉＮ膜とＷ膜の積層膜からなるゲート電極を形成した。本実施形態においては、コンタクトを取ることを想定して、加工性に優れるＷを選択したが、導電性ポリシリコンなども有望である。その後、ゲート電極、ＨｆＳｉＯＮ膜８、およびＳｉＯ_２膜４をパターニングして、ゲートを形成し、このゲートをマスクとしてｎ型不純物をシリコン基板２Ａに導入し、ｎ型ソース領域およびドレイン領域を形成することにより、ｎＭＩＳＦＥＴを形成する。

形成されたｎＭＩＳＦＥＴの膜厚方向のＣｒとＬａの分布を調べてみると、図２８（ｂ）に示すように、Ｃｒが界面の低誘電率層ＳｉＯ_２膜４中に多く拡散しており、プラスの電荷となっている。ＳＩＭＳの測定結果から、Ｃｒの深さ方向の分布は、ＳｉＯ_２膜４の界面付近にピークを有し、すなわちピーク位置は、界面からＳｉＯ_２膜４側に０．６５Ａの位置にあり、電荷面密度は、０．４６×１０^１４ｃｍ^−２であった。ここで、Ｃｒの価数差は２であるので、電荷面密度はＣｒの面密度の２倍となる。即ち、Ｃｒの面密度は０．２３×１０^１４ｃｍ^−２であった。一方、Ｌａは、高誘電体膜（ＨｆＳｉＯＮ膜）８中に拡散しており、マイナス電荷となっている。ＳＩＭＳの測定結果から、Ｌａの深さ方向の分布は、ＨｆＳｉＯＮ膜８中の界面付近にピークを有し、すなわちピーク位置は界面からＨｆＳｉＯＮ膜８側に１．４Ａにあり、面密度は０．４６×１０^１４ｃｍ^−２であって、Ｃｒ量の電荷面密度によく一致している。ここで、Ｌａの価数差は１なので、電荷面密度と面密度は一致している。つまり、ＳｉＯ_２膜４と高誘電体膜８の積層構造において、図２８（ｂ）に示すように、ＳｉＯ_２膜４側にプラス電荷が生じ、高誘電体膜８側にマイナスの電荷が生じていることになる。これらの固定電荷による固定分極は、フラットバンド電圧を、約２００ｍＶ変化させていると期待され、制御電極の実効仕事関数にして、４．１５ｅＶであった。この時、閾値電圧としては、約１００ｍＶのｎＭＩＳＦＥＴが得られた。

本実施形態の構造では、Ｃｒが界面のＳｉＯ_２膜４中に多く拡散しており、プラスの電荷となり、Ｌａが高誘電体膜８側に拡散して、マイナス電荷となっている点が重要である。膜厚方向にチャネル側にプラス、電極側にマイナスという方向性を持ち、界面をまたいで、分布している。電荷量が多く、しかも、界面をまたいでいることで、距離も大きいために、大きな固定分極が構成されるからである。そのため、添加物量は少量で済むというメリットもある。特に、ＳｉＯ_２膜４側に添加物が入り込む場合（ここではＣｒ）には、チャネル近傍での電荷は、出来る限り少ない方が良い。その点でも、添加物量を少なくできる、この構成は有効である。

次に、第３実施形態の変形例および比較例について説明する。
（比較例１）
比較例１として、本実施形態のｎＭＩＳＦＥＴの製造プロセスにおいて、ＣｒＯ_３膜を成膜した後に行った、６００℃、１０秒間のアニール処理を省略した。この時、図２９（ａ）Ｃｒは、界面の両側に拡散してしまい、ＳｉＯ_２膜側の界面近傍に十分な量のＣｒ（即ちプラス電荷）を確保することが出来ない。Ｃｒなどの中間的なイオン半径を持った物質は、界面において、両側に拡散することが分かっている。しかし、高誘電体膜（ＨｆＳｉＯＮ）側のＣｒの置換し得る面密度が大きいため、両側に拡散可能な場合は、高誘電体膜側に偏る傾向が見られる。６００℃、１０秒間のアニール処理を省略したプロセスで得られた固定電荷による固定分極は、フラットバンド電圧を、約１００ｍＶ変化させる程度であった。この場合は、Ｃｒをさらに多量に添加することで、２００ｍＶ変化させることはできる。しかし、Ｓｉ基板近傍にまでＣｒが拡散してしまい、移動度の劣化が起こる。

（第１変形例）
第３実施形態の第１変形例として、比較例１と同様のプロセスを採用するが、シリコン基板と接するＳｉＯ_２膜４の代わりに、ＳｉＯ_２膜５ａ／Ｓｉ_３Ｎ_４膜５ｂ／ＳｉＯ_２膜５ｃの積層構造のＯＮＯ膜５を用いたｎＭＩＳＦＥＴを形成する（図２９（ｂ））。このＯＮＯ膜５の作成方法としては、シリコン基板２Ａ上にＳｉ_３Ｎ_４膜５ｂを作成し、酸素中アニールをすることで、シリコン基板２Ａとの界面と、Ｓｉ_３Ｎ_４膜５ｂの表面の両方を酸化することで形成した。窒素濃度の濃い膜があると、クロムをはじめとする、添加物の拡散が抑制されることが分かっている。この拡散が抑制される理由は、酸素に比べ窒素のボンドの数が多いためである。このＳｉＯ_２膜５ａ／Ｓｉ_３Ｎ_４膜５ｂ／ＳｉＯ_２膜５ｃを用いると、Ｃｒは、ＳｉＯ_２膜５ｃとＨｆＳｉＯＮ膜８との界面において、ＳｉＯ_２膜５ｃ近傍に、より多く蓄積される形になる。よって、ある程度のプラス電荷が確保できるようになり、ＳｉＯ_２膜５ｃとＨｆＳｉＯＮ膜８との界面での固定分極が大きくなる。Ｌａによるマイナス電荷と合わせて出現する、固定分極は、フラットバンド電圧を、約２５０ｍＶ変化させる程度であり、十分な大きさを持っている。

添加物がＳｉＯ２膜側に偏るのは、Ｖ、ＶＩ価の物質としては、Ｃｒ、Ｐ、Ａｓ、Ｓ、Ｓｅが考えられる。これらの物質がチャネルに達すると、電荷或いは、ダイポールとして作用するので、著しい移動度劣化を引き起こす可能性がある。しかし、ＯＮＯ積層膜を用いれば、添加物がチャネルに到達するのを防止することができるので、移動度の劣化を最小限にとどめることが可能である。ＯＮＯ膜を用いた場合、ｎＭＩＳＦＥＴの移動度が十分に大きいものが得られている。

（比較例２）
比較例２として、第３実施形態のＳｉＯ_２膜４とＨｆＳｉＯＮ膜８の積層構造の形成プロセスにおいて、ＣｒＯ_３膜３２、Ｌａ_２Ｏ_３膜３４ともに挿入していない場合のｎＭＩＳＦＥＴを形成した。この時、図２９（ｃ）に示すように、界面での固定分極は生じないと考えられ、閾値が大きなものになってしまい、このままでは使えないことになる。

（比較例３）
比較例３として、第３実施形態のＳｉＯ_２膜４とＨｆＳｉＯＮ膜８の積層構造の形成プロセスにおいて、ＣｒＯ_３膜３２のみ挿入した場合のｎＭＩＳＦＥＴを形成した。この比較例３のｎＭＩＳＦＥＴは、ＳｉＯ_２膜４を作成した後に、ＣｒＯ_３膜３２を作成し、Ａｒと窒素との混合ガス雰囲気中で、６００℃、１０秒間のアニール処理を行った後に、ＨｆＳｉＯＮ膜８を形成する。その後、窒素とＡｒとの混合ガス雰囲気中で、１０５０℃、５秒間のアニール処理を施した。この比較例３のｎＭＩＳＦＥＴは、図３０（ａ）に示すように、ＣｒはＳｉＯ_２膜４中に拡散してプラス電荷を形成するが、マイナス電荷がＨｆＳｉＯＮ膜８に形成されないため、界面に固定分極は出現せず、フラットバンド電圧はシフトしない。

（第２変形例）
第３実施形態の第２変形例して、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との積層構造の形成プロセスにおいて、ＣｒＯ_３膜３２のみ挿入した場合のｎＭＩＳＦＥＴを作成した。この第２変形例のｎＭＩＳＦＥＴにおいては、ＳｉＯ_２膜４を形成した後に、ＣｒＯ_３膜３２を形成し、Ａｒと窒素との混合ガス雰囲気中で、６００℃、１０秒間のアニール処理を行った。ここまでは、上記比較例３と同様であり、ＳｉＯ_２膜４上に成膜したＣｒＯ_３膜３２はＳｉＯ_２膜４中にほぼ全て拡散している。その後、室温にて界面窒化を行った。即ち、ＳｉＯ_２膜４の表面を室温にてプラズマ窒化した。その後、ＨｆＳｉＯＮ膜８を形成した。この第２変形例のｎＭＩＳＦＥＴにおいては、図３０（ｂ）に示すように、ＳｉＯ_２膜４とＨｆＳｉＯ膜８との界面に、窒素と酸素欠陥との複合構造ができ、窒素濃度が高くなる。つまり、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面において、窒素は非常に安定であるので、酸素と置換され、固定される。この時、置換された窒素は、酸素に比較して、マイナス電荷が１つ大きいので、実効的にマイナスの固定電荷となる。これにより、界面にマイナス固定電荷が発生し、ＳｉＯ_２膜４中に拡散したＣｒによるプラス電荷と固定分極を形成する。Ｃｒだけがあっても、マイナス電荷が界面になければ、固定分極は発生しないが、界面に窒素を導入することで固定分極を形成することが可能である。界面で生じる固定分極は、フラットバンド電圧を約１８０ｍＶ変化させることが出来る十分なものであった。

ここで、窒素の膜厚方向の分布をＳＩＭＳで測定すると、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面において、急峻な立ち上がるピークを形成している。このように界面でピークを持っていることが重要である。

ＳｉＯ_２膜４内に拡散した窒素およびＨｆＳｉＯＮ膜８内での窒素は、界面でのＣｒ−Ｎ結合に寄与しないために、固定分極には効果がない。膜内部で窒素が分布していても、Ｃｒとボンドを組んでいたとしても、方向がランダムなので、固定分極として発現しないためである。このように考えると、界面でのＣｒ−Ｎを作り上げることが大切であり、その方法として、Ｃｒ添加後のＳｉＯ_２膜４の表面のプラズマ窒化が有効であった。この時、一旦ＳｉＯ_２膜４側にＣｒが拡散している。そして、界面での窒素は、ＣｒがＨｆＳｉＯＮ膜８側に再度拡散することを防ぐという効果も持っている。Ｃｒは、ＳｉＯ_２膜４側にも、ＨｆＳｉＯＮ膜８側にも拡散し得る、中間的なイオン半径を有している。これらの物質をＳｉＯ_２膜４側に集中させたい場合は、まず、ＳｉＯ_２膜４側に拡散させ、その後、ＳｉＯ_２膜４の表面を窒化して、界面で拡散をブロックする構造を作ることが有効である。

なお、第１実施形態で示したように、Ｔａを用いたｐＭＩＳＦＥＴの場合は、ＴａＮが有効であった。これは、Ｔａのイオン半径が大きいため、ほぼ全てのＴａがＨｆＳｉＯＮ膜側に拡散すると考えられるためである。

（第３変形例）
第３実施形態の第３変形例として、第２変形例において、図３１（ａ）に示すように、ＳｉＯ_２膜４をＯＮＯ膜５に変更した。その他のプロセスなどは、全く同じである。Ｓｉ基板／ＳｉＯ_２膜５ａ／Ｓｉ_３Ｎ_４５ｂ／ＳｉＯ_２膜５ｃ（界面窒化）／ＨｆＳｉＯＮ膜の界面の中で、でＣｒがＳｉＯ２膜２に十分に集中することになる。界面で生じる固定分極は、フラットバンド電圧を約２３０ｍＶ変化させた。ここで、特徴としては、Ｃｒがチャネル近傍に拡散することなく、ＳｉＯ_２膜５ａ中にはＣｒが殆どなかった。これは、移動劣化を抑制するという、非常に重要な効果を有する。

（比較例４）
比較例４として、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との積層構造の形成プロセスにおいて、Ｌａ_２Ｏ_３膜３４のみ挿入した場合のｎＭＩＳＦＥＴを形成した。ＳｉＯ_２膜４、Ｌａ_２Ｏ_３膜３４、ＨｆＳｉＯＮ膜８を連続で作成し、その後、窒素とＡｒとの混合ガス雰囲気中で、１０５０℃、５秒間のアニール処理を施した。この比較例４のｎＭＩＳＦＥＴは、図３１（ｂ）に示すように、ＨｆＳｉＯＮ膜８側にＬａが拡散してマイナスの電荷となり、界面の酸素欠陥がプラスの電荷となるから、界面で生じる固定分極は、フラットバンド電圧を約１７０ｍＶ変化させた。この値は、十分なものであるが、膜を安定化させるために、Ｏ_２雰囲気で、８００度、３０秒のＰＤＡを施すと、シフトが殆どなくなってしまった。つまり、界面における酸素欠陥が酸素にて埋められてしまったと考えられる。Ｌａ_２Ｏ_３膜３４のみを挿入した構造は、ｎＭＩＳＦＥＴに用いることは可能だが、酸素欠陥が関与しているため、膜特性を良くするための、酸素中アニールは使えないことが分かる。高誘電体酸化膜中では、酸素欠陥が様々な問題を引き起こすことを考えると、酸素中アニールの出来る、構成が望ましい。

（第４変形例）
第３実施形態の第４変形例として、上記比較例４と同様に、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８の積層構造の形成プロセスにおいて、Ｌａ_２Ｏ_３膜３４のみ挿入した場合のｎＭＩＳＦＥＴを作成した。比較例４の違いは、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８の積層構造を形成する前に、チャネルにフッ素イオンをイオン打ち込みによって導入した点である。ＨｆＳｉＯＮ膜８を形成し、その後、窒素と酸素とＡｒとの混合ガス雰囲気中で１０５０℃、５秒間のアニール処理を施した。この第４変形例のｎＭＩＳＦＥＴは、界面で生じる固定分極は、フラットバンド電圧を約２００ｍＶ変化させることが出来る十分なものであった。１０５０℃、５秒間のアニール処理により、チャネル中のフッ素イオンの多くの部分を、ＳｉＯ_２膜４とＨｆＳｉＯ膜８との界面に集中させることができる（図３１（ｃ））。ＨｆＳｉＯＮ膜８を成膜した後に施した高温の熱処理（１０５０℃）では、チャネル中からほぼ全てのフッ素が外方拡散して、ゲート絶縁膜４、８中に拡散する。ＳｉＯ_２膜４とＨｆＳｉＯ膜８との界面において、フッ素は非常に安定であるので、酸素と置換され、固定される。この時、置換されたフッ素は、酸素に比較して、マイナス電荷が１つ小さいので、実効的にプラスの固定電荷となる。これにより、酸素欠陥が足りなくても、プラス電荷が確保できることになる。つまり、酸素中アニールを行っても、シフトを確保できることになる。比較例４のように、酸素欠陥がなくなることで、シフトがなくなってしまうということはない。酸素中アニールにより、高誘電体膜中の無用な酸素欠陥を無くすことができ、膜特性の向上が可能である。

従来、基板へのフッ素拡散を使って、閾値を制御するのは、ｐＭＩＳＦＥＴであり、ｎＭＩＳＦＥＴには用いていない。チャネルが埋め込みチャネル的な描像となり、実効仕事関数が大きくなる方向であるので、ｎＭＩＳＦＥＴには用いられなかった。しかし、本実施形態の第３変形例のように、高温プロセスでチャネルから追い出してしまえば、チャネルの変化による実効仕事関数変化は、無視できる。

ここで、フッ素の膜厚方向の分布をＳＩＭＳで測定すると、ＳｉＯ_２膜４とＨｆＳｉＯＮ膜８との界面において、急峻なピークを形成している。この界面以外では、フッ素は、外方拡散を起こし、外部へ放出されてしまう。ＦがＳｉＯ２膜４とＨｆＳｉＯＮ膜との界面にピークを持ち、Ｌａは界面からＨｆＳｉＯＮ側に１．４Ａの位置にピークを持っていた。ＦとＬａのピーク面密度は同等であり、面密度は、１．４×１０^１４ｃｍ^−２であった。

フッ素導入効果
第３実施形態の第４変形例に示す構成において、フッ素を導入しないで、Ｌａを界面に挿入したたけでは、
１）酸素アニールを施すと、シフト量が不十分になってしまうので、誘電体膜特性向上のための酸素中アニールが十分には適用できないこと、
２）ＳｉＯ_２膜４／ＨｆＳｉＯＮ膜８との界面での酸素欠陥が寄与しているので、酸化性プロセス（酸素中アニールなど）、還元性プロセス（Ｈ_２ガスを含むアニール）などに強く依存すること、という大きな問題点があった。

しかし、第４変形例に示したフッ化した界面では、酸素欠陥は埋められてしまう。つまり、酸素欠陥は、固定分極に一切関係していない。

低閾値を有するｎＭＩＳＦＥＴを得るための添加物は、イオン半径と、価数を考えた時、以下のようにまとめられる。

ｎＭＩＳＦＥＴを形成するための、界面のダイポールは、ＳｉＯ_２膜側にプラス電荷を生じ、高誘電体側にマイナス電荷を生じる場合が基本構造である。つまり、第一に、小さいイオン半径の高価数物質であるＰ、Ａｓ、Ｐ、Ｓｅ或いは中間のイオン半径の高価数物質であるＣｒをＳｉＯ_２膜側に分布させる。第二に、大きなイオン半径の低価数物質であるＭｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ａｃ、Ｔｈ、Ｚｎ、Ｃｄ，Ｈｇ，Ｇａ、Ｉｎ、Ｔｌを高誘電体側に分布させることを考える。これらの組合せにより、大きなダイポールが界面にでき、量を適切にすることで、十分大きなフラットバンド電圧のシフトを実現できる。

中間のイオン半径を持つ物質は、ＳｉＯ_２膜と高誘電体膜（ＨｆＳｉＯＮ膜、ＨｆＯＮ膜など）との界面におけるＳｉＯ_２膜を窒化し、これにより、拡散を抑えると有効である。例えば、図３０（ｂ）に示す第３実施形態の第２変形例のように、ＣｒをＳｉＯ_２膜４側に拡散させ、ＳｉＯ_２膜の表面を強く窒化し、その上に高誘電体膜を作成することで、中間のイオン半径を持つ物質を、ＳｉＯ_２膜側に閉じ込めることが可能である。逆に、高誘電体側に偏らせたければ、界面を強く窒化して、その後、ＣｒＯ_３膜、ＨｆＳｉＯＮ膜と形成し、拡散させれば、多くのＣｒを高誘電体膜側に拡散させることも可能である。ＣｒＯ_３、Ａｌ_２Ｏ_３、Ｖ_２Ｏ_５、ＴｅＯ_３を片側に偏らせるには、界面の窒化が有効である。

ここで、上記片側に電荷を分布させた場合も考えられる。第一の場合、即ち、小さいイオン半径の高価数物質であるＰ、Ａｓ、Ｓ、Ｓｅ、或いは中間のイオン半径の高価数物質であるＣｒをＳｉＯ_２膜側に分布させた場合について簡単に説明する。この場合は、界面に酸素欠陥ができても、ダイポールを作ることができない。酸素欠陥はプラス電荷となるので、プラス同士となるからである。ここで、幾つかの方法が考えられる。
（１）ＳｉＯ_２膜側に、高価数物質を十分に分布させる。
（２）界面にＮを導入して、マイナス電荷を十分に確保する。
（３）ＳｉＯ_２膜をＯＮＯ膜として、高誘電体との界面付近に十分な高価数物質を蓄積させる

これらの方法を組み合わせることにより、シリコン伝導帯の端に相当する実効仕事関数をもったゲートが得られることになる。

更に、上記片側に電荷を分布させた場合の、第二の場合、即ち、大きなイオン半径の低価数物質であるＭｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ａｃ、Ｔｈ、Ｚｎ、Ｃｄ，Ｈｇ，Ｇａ、Ｉｎ、Ｔｌを高誘電体膜側に分布させた場合について簡単に説明する。この場合は、界面に酸素欠陥ができ、その酸素欠陥のプラス電荷との間でダイポールを作ることが可能である。しかし、界面の酸素欠陥は不安定であり、量も多くはない。つまり、十分な特性（安定性）が得られない。ここで、幾つかの方法が考えられる。
（１）高誘電体側に、低価数物質を十分に分布させる。
（２）界面にＦを導入して、プラス電荷を十分に確保する。

これらの方法を組み合わせることにより、シリコンの伝導帯の端に相当する実効仕事関数をもったゲートが得られることになる。

（第４実施形態）
本発明の第４実施形態によるＣＭＩＳＦＥＴについて説明する。

詳細は省くが、ｎＭＩＳＦＥＴには従来から用いられているＬａ添加による閾値調整法を用いて形成し、ｐＭＩＳＦＥＴには、本発明の第１または第２実施形態で説明した構造を形成することで、低閾値電圧を有するＣＭＩＳデバイスが作成可能である。このように、一部は、従来の構成を採用し、一部は本発明の一実施形態の構成を採用することで、非常に簡単にＣＭＩＳデバイスを作成することができる。

まず、図３２（ａ）に示すように、シリコン基板１を用意し、このシリコン基板１にｐＭＩＳＦＥＴを形成するための第１素子領域およびｎＭＩＳＦＥＴを形成するための第２素子領域を形成する。第１および第２素子領域は、図示しない素子分離領域によって絶縁されている半導体領域である。半導体領域は半導体基板（本実施形態ではシリコン基板１）の一部の領域であってもよいし、半導体基板に形成されたｎウェル領域３Ａおよびｐウェル領域３Ｂであってもよい。

続いて、第１乃至第３実施形態と同様に、ＳｉＯ_２膜４をシリコン基板１の全面に成膜する。ｎＭＩＳＦＥＴの形成領域３Ｂをレジスト（図示せず）で覆う。ｐＭＩＳＦＥＴの形成領域３ＡのＳｉＯ_２膜４の表面４ａを室温プラズマ窒化にて、窒化する。上記レジストを除去して、シリコン基板１の全面にＴａとＬａの組成比が７：３の合金４２を４Å成長させる。その後、シリコン基板１の全面にＨｆＳｉＯ膜を低温（２６０℃）にてＣＶＤ成長させる。その直後に、室温にて、プラズマ窒化を行い、ＨｆＳｉＯ膜をＨｆＳｉＯＮ膜８に変える。

次に、１０５０℃、５秒、０．１％Ｏ_２中でアニールを行った。この時、図３２（ｂ）に示すように、界面のＴａＬａ合金４２はＨｆＳｉＯＮ膜８側に拡散して、ＨｆＳｉＯＮ膜８のＨｆを置換する。７：３の割合で界面のＨｆが置換さていた。更にＴｉＮ電極（図示せず）を形成した。更にその上には、ポリシリコン電極（図示せず）を形成して、コンタクトをとる構造とした。

ｐＭＩＳＦＥＴ側では、図３２（ｂ）に示すように、Ｎ−Ｔａにより固定分極が出現し、ｎＭＩＳＦＥＴ側では、界面の酸素欠陥Ｖｏと、拡散したＬａにより固定分極が出現している。この時、ｐＭＩＳＦＥＴ、ｎＭＩＳＦＥＴともに、バンドエッジの実効仕事関数が得られ、低閾値のＣＭＩＳＦＥＴが実現できた。

本実施形態においては、ｎＭＩＳＦＥＴの形成領域、ｐＭＩＳＦＥＴの形成領域の区別なく、全体にＴａＬａ合金を導入している点が重要である。ｐＭＩＳＦＥＴの形成領域のみ窒化を行うプロセスを導入するだけで、ｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴの作り分けを行うことが可能である。

ＳｉＯ_２膜の成膜、ＨｆＳｉＯＮ膜の成膜など、従来の方法を用いている。特殊な成膜は全くない。、また、アニールも、従来のＳｉＯ_２膜とＨｆＳｉＯＮ膜の積層膜に用いるものと同一で構わない。

一番のポイントは、イオン半径の大きさであって、最終的に、１０５０℃で５秒、０．１％Ｏ_２中でのアニールを行っている。この段階で、半径の大きなイオンはＨｆＳｉＯＮ膜側に、半径の小さなイオンはＳｉＯ_２膜側に拡散すると考えられる。あとは、本明細書中に示された適正な組み合わせを考えればよく、図３３に示された組み合わせ（ｐＭＩＳＦＥＴとして囲ってある部分はＰＭＩＳＦＥＴ向けの組合せ。囲っていない部分はｎＭＩＳＦＥＴ向けの組合せである。以下に簡単にまとめてある。）により、十分小さな閾値電圧を持ったｐＭＩＳＦＥＴ、ｎＭＩＳＦＥＴともに実現できる。よって、十分小さな閾値電圧を持ったＣＭＩＳデバイスが実現できることになる。

本実施形態では、窒化のあるなしで簡単にｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴが作り分けられる構成とするために、Ｌａ−酸素欠陥という従来の構成を敢えて選んだ。しかし、ｎＭＩＳＦＥＴを形成するには、基板側からマイナス電荷、プラス電荷の順番に並ぶ構造、例えばＹ−Ｆ、Ｎ−Ａｓ、Ｙ−Ａｓなどの別の構成も有効である。強い酸素中アニールを使うなど、「Ｌａ−酸素欠陥」という構成が使い難い場合には、本発明の一実施形態で示す他の構成を使えば良い。

以上説明した第１、第２、第３、第４実施形態やその変形例によれば、シリコンのバンド端の実効仕事関数を有するＭＩＳＦＥＴが得られる。

ｐＭＩＳＦＥＴの低閾値構造を設計するための添加物について簡単にまとめておく。図３３に示すように、ＳｉＯ_２膜側でマイナス電荷となる物質（Ｂ、Ｂｅ、Ａｌ）、ＨｆＳｉＯＮ膜などの高誘電体膜側でプラスとなる物質（Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｓｂ、Ｂｉ、Ｔｅ、Ｐｏ）を用いる。また、界面の酸素欠陥、あるいはＦ（フッ素）がプラス電荷として働き、界面でのＮ（窒素）がマイナスとして働く。以上のプラスとマイナスをうまく組み合わせることにより、基板側にマイナス、電極側にプラスという順番に並び、固定分極となるように構成すればよい。但し、Ａｌと酸素欠陥の組合せに関しては、シフト量が十分ではないので、それだけでは、使えないことが分かっており、工夫が必要である。本発明で示している工夫の例としては、ＡｌとＦを組合せる例、ＡｌとＴａを組み合わせる例などが示されている。本発明の第１および第２実施形態では、添加物の種類、量、位置の最適化について、示している。

同様に、ｎＭＩＳＦＥＴの低閾値構造を設計するための添加物について簡単にまとめておく。図３３に示すように、ＳｉＯ_２膜側でプラス電荷となる物質（Ｃｒ、Ｐ、Ａｓ、Ｓ、Ｓｅ）、ＨｆＳｉＯＮなどの高誘電体膜側でマイナスとなる物質（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、ランタノイド、Ｚｎ、Ｃｄ、Ｈｇ、Ｇａ、Ｉｎ、Ｔｌ）を用いる。なお、図３３には示していなが、アクチノイド系のＡｃ、Ｔｈも高誘電体膜側でマイナスとなる物質として有効である。また、界面の酸素欠陥、あるいはＦがプラス電荷として働き、界面でのＮがマイナスとして働く。以上のプラスとマイナスをうまく組み合わせることにより、基板側にプラス、電極側にマイナスという順番に並び、固定分極となるように構成すればよい。但し、Ｌａが既に有望と分かっている。ただし、Ｌａを用いる場合、酸素欠陥との組合せで用いているので、プロセスによっては、酸素欠陥がなくなってしまう危険性もある。その場合は、本発明の第３実施形態のように、Ｌａ−Ａｓ、Ｌａ−界面Ｆ、界面Ｎ−Ａｓなどと組み合わせることで、「Ｌａ−酸素欠陥」では出来ない場合に対処することができる。第３実施形態では、添加物の種類、量、位置の最適化について、示している。

なお、上記の各実施形態では、シリコン基板上に形成した実施形態のＭＩＳＦＥＴを形成した構成例について説明したが、シリコン基板に限定されるものではない。シリコン基板以外の基板例えば、ガラス基板上にシリコン層を形成し、各実施形態のＭＩＳＦＥＴを形成することも可能である。或いは、本発明の一実施形態の考え方を、直接、Ｇｅ基板、ＧａＡｓ基板など化合物半導体基板の全ての半導体基板に適用することが可能である。その場合は、バンド端位置が変わるので、最適な実効仕事関数も、それに合わせて変化させればよい。Ｇｅ基板、ＧａＡＳ基板などの化合物半導体基板の場合、Ｓｉ基板の場合と同じようにすれば、ＭＩＳＦＥＴを作成することが出来る。違いは、最適な仕事関数の値がずれるだけである。例えば、Ｇｅ基板の場合、ｎＭＩＳＦＥＴ向けには４．０ｅＶが最適値であり、ｐＭＩＳＦＥＴ向けには、４．６６ｅＶが最適値となる。各基板に対し、本発明の一実施形態で説明した方法により適当量のダイポールを形成してやればよい。

また、上記の各実施形態では、ソースおよびドレイン領域を、ｐ型またはｎ型の不純物が導入された不純物領域で形成したＭＩＳＦＥＴであったが、ソースおよびドレイン領域を、ｐ型半導体基板またはｎ型半導体基板と直接接触する金属層で形成したＭＩＳＦＥＴ、すなわちショットキー型ＭＩＳＦＥＴであってもよい。

以上説明したように、本発明の各実施形態によれば、低閾値動作が可能なＭＩＳトランジスタを得ることができる。

ＳｉＯ_２膜と高誘電体膜との界面における電子状態を説明する図。 界面にフッ素が局在している場合のエネルギーバンドと分子模型を示す図。 界面にフッ素を導入することにより系が安定化する状態を説明する図。 界面にフッ素を導入した場合のフッ素の膜厚方向の分布を示す図。 界面に窒素が局在している場合のエネルギーバンドと分子模型を示す図。 界面に窒素を導入することにより系が安定化する状態を示す図。 界面に窒素を導入した場合のフッ素の膜厚方向の分布を示す図。 イオン半径の大きな物質を界面に導入した場合の膜厚方向の分布を示す図。 イオン半径の大きな物質と窒素を界面に導入した場合の膜厚方向の分布を示す図。 電界蒸発法を用いた三次元分布を測定する際の試料の切り出しを説明する図。 界面領域の微視的な描像および巨視的な描像を示す図。 イオン半径の小さな物質を界面に導入した場合の膜厚方向の分布を示す図。 ｐＭＩＳＦＥＴにおける固定電荷による分極の形成パターンを示す図。 ｎＭＩＳＦＥＴにおける固定電荷による分極の形成パターンを示す図。 薄膜の成長モードを説明する図。 第１実施形態のｐＭＩＳＦＥＴの概略の製造方法を説明する模式図。 第１実施形態のｐＭＩＳＦＥＴの製造方法を説明する模式図。 第１実施形態のｐＭＩＳＦＥＴを示す断面図。 第１実施形態の比較例１を説明する模式図。 第１実施形態の第１変形例乃至比較例２を説明する模式図。 第１実施形態の比較例３乃至比較例５を説明する模式図。 第１実施形態の第２変形例を説明する模式図。 第１実施形態の比較例６および第３変形例を説明する模式図。 第２実施形態のｐＭＩＳＦＥＴの製造方法を説明する模式図。 第２実施形態の第１および第２変形例ならびに比較例１を説明する模式図。 第２実施形態の比較例２および第３ならびに第４変形例を説明する模式図。 第２実施形態の第５変形例、比較例３、および第６変形例を説明する模式図。 第３実施形態のｎＭＩＳＦＥＴの製造方法を説明する模式図。 第３実施形態の比較例１、第１変形例、および比較例２を説明する模式図。 第３実施形態の比較例３および第２変形例を説明する模式図。 第３実施形態の第３変形例、比較例４、および第４変形例を説明する模式図。 第４実施形態のＣＭＩＳＦＥＴの製造方法を説明する模式図。 低価数物質と高価数物質の周期表を示す図。

符号の説明

１ シリコン基板
２ ｎ型シリコン基板
２Ａ ｐ型シリコン基板
４ ＳｉＯ_２膜
６ 金属、金属酸化物の堆積
６ａ Ａｌ_２Ｏ_３膜
６ｂ Ｔａ_２Ｏ_５膜
７ 界面領域
８ 高誘電体膜（ＨｆＳｉＯＮ膜）
１０ ゲート電極
１２ａ ソース領域
１２ｂ ドレイン領域

Claims (19)

1. ｎ型半導体領域と、
   前記半導体領域に離間して形成されたソースおよびドレイン領域と、
   前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成され、シリコンと酸素を含む第１絶縁膜と、
   前記第１絶縁膜上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第２絶縁膜と、
   前記第２絶縁膜上に形成されたゲート電極と、
   を備え、
   前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に、Ｂｅ、Ｂから選ばれた少なくとも１つの第１添加物質が導入されており、前記第１添加物質の面密度が、前記界面領域内の前記第１絶縁膜側においてピークを有していることを特徴とする電界効果トランジスタ。
2. 前記第１添加物質の面密度の前記ピークは、前記界面から１．４Å未満の距離に位置することを特徴とする請求項１記載の電界効果トランジスタ。
3. 前記第１添加物質の前記ピークにおける面密度を[Ａ_１]とし、
   前記第１添加物質がＢｅの時は、ｋ１＝２として、
   前記第１添加物質がＢの時は、ｋ１＝１とする時、
   １．４×１０^１４≦［Ａ_１］×ｋ１≦４．１×１０^１４ｃｍ^−２
   であることを特徴とする請求項１または２記載の電界効果トランジスタ。
4. ｎ型半導体領域と、
   前記半導体領域に離間して形成されたソースおよびドレイン領域と、
   前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成され、シリコンと酸素を含む第１絶縁膜と、
   前記第１絶縁膜上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第２絶縁膜と、
   前記第２絶縁膜上に形成されたゲート電極と、
   を備え、
   前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に、Ｂｅ、Ｂ、Ａｌから選ばれた少なくとも１つの第２添加物質と、フッ素とが導入されており、
   前記フッ素の面密度が前記界面領域においてピークを有し、かつ前記第２添加物質の面密度が前記界面領域内の前記第１絶縁膜側においてピークを有するとともにこのピークの位置が前記フッ素の面密度のピーク位置よりも前記半導体基板側にあることを特徴とする電界効果トランジスタ。
5. 前記第１絶縁膜中に導入された前記第２添加物質の面密度のピークは、前記界面から１．４Å未満の距離に位置することを特徴とする請求項４記載の電界効果トランジスタ。
6. 前記第２添加物質の前記ピークにおける面密度を[Ａ_２]とし、
   前記第２添加物質がＢｅの時は、ｋ２＝２として、
   前記第２添加物質がＢ、Ａｌの時は、ｋ２＝１とする時、
   １．４×１０^１４≦［Ａ_１］×ｋ２≦４．１×１０^１４ｃｍ^−２
   であることを特徴とする請求項４または５記載の電界効果トランジスタ。
7. 前記フッ素の前記界面領域における添加面密度のピーク値を［Ｆ］とした時、
   ｜［Ａ_２］×ｋ２―［Ｆ］｜≦１．７×１０^１３
   を満たすことを特徴とする請求項６記載の電界効果トランジスタ。
8. ｎ型半導体領域と、
   前記半導体領域に離間して形成されたソースおよびドレイン領域と、
   前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成され、シリコンと酸素を含む第１絶縁膜と、
   前記第１絶縁膜上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第２絶縁膜と、
   前記第２絶縁膜上に形成されたゲート電極と、
   を備え、
   前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｓｂ、Ｂｉ、Ｔｅ、Ｐｏから選ばれる少なくとも１つの第３添加物質と、窒素とが導入されており、
   前記窒素の面密度が前記界面領域においてピークを有し、かつ前記第３添加物質の面密度が、前記界面領域内の前記第２絶縁膜側においてピークを有するとともにこのピークの位置が前記窒素の面密度のピーク位置よりも前記ゲート電極側にあることを特徴とする電界効果トランジスタ。
9. 前記第３添加物質の面密度の前記ピークは、前記界面位置から７Å以下の距離に位置し、
   前記第３添加物質の前記ピークにおける面密度を［Ａ_３］とし、
   前記第３添加物質がＭｏ、Ｗ、Ｔｅ、Ｐｏの時は、ｋ３＝２として、
   前記第３添加物質がＶ、Ｎｂ、Ｔａ、Ｓｂ、Ｂｉの時は、ｋ２＝１とする時
   ０．４８×１０^１４≦［Ａ_３］×ｋ３≦１．３×１０^１５ｃｍ^−２
   を満たすことを特徴とする請求項８記載の電界効果トランジスタ。
10. 前記界面領域における前記窒素の面密度のピーク値を［Ｎ］とした時、
    ｜［Ａ_３］×ｋ３―［Ｎ］｜≦０．８×１０^１３ｃｍ^−２
    を満たすことを特徴とする請求項９記載の電界効果トランジスタ。
11. 前記第３添加物質の面密度の前記ピークは、前記界面から３．２Å以下の距離に位置し、
    前記第３添加物質の前記ピークにおける面密度を［Ａ_３］とし、
    前記第３添加物質がＭｏ、Ｗ、Ｔｅ、Ｐｏの時は、ｋ３＝２として、
    前記第３添加物質がＶ、Ｎｂ、Ｔａ、Ｓｂ、Ｂｉの時は、ｋ３＝１とする時、
    ２．４×１０^１４≦［Ａ_３］×ｋ３≦１．３×１０^１５ｃｍ^−２
    を満たすことを特徴とする請求項８記載の電界効果トランジスタ。
12. 前記界面領域における前記窒素の面密度のピーク値を［Ｎ］とした時、
    ｜［Ａ_３］×ｋ３―［Ｎ］｜≦４．０×１０^１３ｃｍ^−２
    を満たすことを特徴とする請求項１１記載の電界効果トランジスタ。
13. ｎ型半導体領域と、
    前記半導体領域に離間して形成されたソースおよびドレイン領域と、
    前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成され、シリコンと酸素を含む第１絶縁膜と、
    前記第１絶縁膜上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第２絶縁膜と、
    前記第２絶縁膜上に形成されたゲート電極と、
    を備え、
    前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に、Ｂｅ、Ｂ、Ａｌから選ばれる少なくとも１つの第２添加物質が導入されるとともにＶ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｓｂ、Ｂｉ、Ｔｅ、Ｐｏから選ばれる少なくとも１つの第３添加物質が導入されており、
    前記第２添加物質の面密度が前記界面領域内の第１絶縁膜側にピークを有し、前記第３添加物質の面密度が前記界面領域内の第２絶縁膜側にピークを有することを特徴とする電界効果トランジスタ。
14. 前記第２添加物質の面密度の前記ピークは、前記界面から１．４Å未満の距離に位置し、
    前記第３添加物質の面密度の前記ピークは、前記界面から３．２Å以下の距離に位置することを特徴とする請求項１３記載の電界効果トランジスタ。
15. 前記第２添加物質の前記ピークにおける面密度を［Ａ_２］とし、前記第３添加物質の前記ピークにおける面密度を［Ａ_３］とし、
    前記第２添加物質がＢｅの時は、ｋ２＝２として、
    前記第２添加物質がＢ、Ａｌの時は、ｋ２＝１として、
    前記第３添加物質がＭｏ、Ｗ、Ｔｅ、Ｐｏの時は、ｋ３＝２として、
    前記第３添加物質がＶ、Ｎｂ、Ｔａ、Ｓｂ、Ｂｉの時は、ｋ３＝１とする時、
    １．０×１０^１４≦［Ａ_２］×ｋ２≦３．０×１０^１４ｃｍ^−２
    １．０×１０^１４≦［Ａ_３］×ｋ３≦３．０×１０^１４ｃｍ^−２であり、
    ｜［Ａ_２］×ｋ２−［Ａ_３］×ｋ３｜≦１．２×１０^１３ｃｍ^−２
    を満たすことを特徴とする請求項１３または１４記載の電界効果トランジスタ。
16. 前記第１絶縁膜は、窒素を含むことを特徴とする請求項１乃至１５のいずれかに記載の電界効果トランジスタ。
17. 前記第１絶縁膜は、ＳｉＯ_２膜／Ｓｉ_３Ｎ_４膜／ＳｉＯ_２膜の積層膜を含むことを特徴とする請求項１６記載の電界効果トランジスタ。
18. ｎ型半導体領域に、離間されたソースおよびドレイン領域を形成する工程と、
    前記ソース領域と前記ドレイン領域との間の前記半導体領域上に第１絶縁膜を形成する工程と、
    前記第１絶縁膜上に金属原子を含む物質を堆積して、前記金属原子を含む物質からなる島状核を形成する工程と、
    前記島状核を覆うように第２絶縁膜を形成する工程と、
    前記金属原子を含む物質が、前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に拡散して、前記第１絶縁膜或いは前記第２絶縁膜を構成する物質と置換する工程と、
    を備えていることを特徴とする電界効果トランジスタの製造方法。
19. 前記金属原子を含む物質は、前記金属原子の単体金属、前記金属原子を含む酸化物、および前記金属原子を含む合金のいずれかであることを特徴とする請求項１８記載の電界効果トランジスタの製造方法。