TWI550829B

TWI550829B - 半導體儲存裝置

Info

Publication number: TWI550829B
Application number: TW101107467A
Authority: TW
Inventors: 野田耕生
Original assignee: 半導體能源研究所股份有限公司
Priority date: 2011-03-10
Filing date: 2012-03-06
Publication date: 2016-09-21
Also published as: KR20190022591A; JP6197075B2; US20120228687A1; JP5961409B2; KR20120103466A; KR101954592B1; TW201244065A; US8772849B2; KR101988211B1; JP2012199536A; JP2016213479A

Description

半導體儲存裝置

本發明係關於一種包括具有電晶體等半導體元件的電路的半導體儲存裝置。

對具備能夠進行資料的寫入、資料的讀出以及資料的擦除的儲存電路的半導體儲存裝置進行開發。

作為半導體儲存裝置，例如可以舉出具備記憶元件的電晶體(也稱為儲存電晶體)或包括使用鐵電材料的元件的半導體儲存裝置等(參照專利文獻1及專利文獻2)。

[專利文獻1]日本專利申請公開昭57-105889號公報

[專利文獻2]日本專利申請公開平06-196647號公報

但是，習知的半導體儲存裝置有如下問題，即：在將資料寫入到儲存電晶體之後，由於電荷的洩漏資料消失。因此，需要定期寫入資料的刷新工作，由此導致半導體儲存裝置的耗電量增大。

另外，為了提高半導體儲存裝置的集體度，縮小構成半導體儲存裝置的元件(電晶體、電容器等)的尺寸。當按比例定律縮小電晶體的尺寸時，發生如下問題：例如，在通道長度為100nm以下時因為不能忽視短通道效應的影響，並且由穿通現象而漏電流容易流過，所以電晶體不起到切換元件的作用。

本發明的一個方式的目的在於：在半導體儲存裝置中，在提高集體度的同時延長資料的保持時間。

本發明的一個方式是一種半導體儲存裝置，包括第一電晶體、第二電晶體、以及電容器，其中第二電晶體的源極或汲極的一方兼作第一電晶體的閘極和構成電容器的電容電極的一方。

上述半導體儲存裝置包括：基板；設置在基板上的半導體膜；覆蓋半導體膜的第一閘極絕緣膜；夾著第一閘極絕緣膜設置在半導體膜上的第一閘極電極；位於第一閘極絕緣膜上且不與半導體膜重疊的由與第一閘極電極相同的層及相同的材料構成的第一導電膜；位於第一閘極絕緣膜上且使第一閘極電極及第一導電膜的上面露出且具有使第一閘極絕緣膜露出的槽部的絕緣膜；位於該絕緣膜上且與第一閘極絕緣膜、第一閘極電極及第一導電膜接觸的氧化物半導體膜；覆蓋氧化物半導體膜的第二閘極絕緣膜；夾著第二閘極絕緣膜設置在氧化物半導體膜及槽部上的第二閘極電極；以及夾著第二閘極絕緣膜及氧化物半導體膜設置在第一閘極電極上的由與第二閘極電極相同的層及相同的材料構成的第二導電膜。

在此，第一閘極電極兼作第一電晶體的閘極電極、第二電晶體的源極電極或汲極電極的一方、以及構成電容器的電容電極的一方。此外，半導體膜及第一閘極絕緣膜分別用作第一電晶體的通道區域及閘極絕緣膜。

此外，第一導電膜用作第二電晶體的源極電極或汲極電極的另一方。

此外，氧化物半導體膜、第二閘極絕緣膜、以及第二閘極電極分別用作第二電晶體的通道區域、閘極絕緣膜、以及閘極電極。

另外，藉由將氧化物半導體膜用於電晶體的通道區域，可以降低電晶體的截止電流。

此外，第二閘極絕緣膜及第二導電膜分別用作構成電容器的介電膜及電容電極的另一方。

另外，為使第一閘極絕緣膜露出而形成在絕緣膜中的槽部是為延長第二電晶體的實效的通道長度L’而形成的。例如，選擇絕緣膜的厚度，以使從剖面來看的源極電極和汲極電極之間的距離(第一導電膜和第一閘極電極之間沿氧化物半導體膜的距離)即實效的通道長度L’的長度為俯視的源極電極和汲極電極之間的距離(第一導電膜和第一閘極電極之間的直線距離)即外觀上的通道長度L的二倍以上。為此，例如藉由使絕緣膜的厚度為俯視的源極電極和汲極電極之間的距離的二分之一以上，即可。但是，絕緣膜的厚度不侷限於上述範圍。

在本說明書中，在記載“第一膜和第二膜由相同的層及相同的材料構成”時，既可為第一膜延伸的部分是第二膜，又可為第一膜和第二膜分離。

藉由使用本發明的一個方式，可以提供一種保持資料的時間長且集體度高的半導體儲存裝置。

此外，因為可以製造集體度高的半導體儲存裝置，可以降低每儲存電容的半導體儲存裝置的價格。

藉由以與形成在絕緣膜中的槽部接觸的方式設置通道區域，可以在提高半導體儲存裝置的集體度的同時延長資料的保持時間。

下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意，當利用圖式說明發明結構時，表示相同目標的元件符號在不同的圖式中共同使用。另外，有時使用相同的陰影圖案表示相同的部分，而不特別附加標記。

以下將對本發明進行說明，首先對在本說明書中使用的用詞進行簡單的說明。首先，在本說明書中，關於電晶體的源極和汲極，在一方稱為汲極時另一方稱為源極。換言之，不根據電位的高低來區別它們。從而，在本說明書中，也可以將記為源極的部分稱為汲極。

另外，電壓大多指某個電位和標準電位(例如，接地電位)之間的電位差。因此，電壓、電位和電位差可以分別稱為電位、電壓和電壓差。

在本說明書中，即使當描述為“連接”時，在現實的電路中，有時也沒有物理連接的部分，而只是佈線延伸的情況。

注意，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，本說明書中的序數詞不表示特定發明的事項的固有名稱。

實施方式1

在本實施方式中，參照圖1A至圖3E說明構成使用本發明的一個方式的半導體儲存裝置的非揮發性記憶體的電晶體及電容器的結構、電路結構、以及其製造方法。

圖1A是半導體儲存裝置的非揮發性記憶體的俯視圖。圖1B示出對應於圖1A的鏈式線A-B的剖面A-B。但是，在圖1A中為了簡便起見而省略絕緣膜108。

圖1C示出非揮發性記憶體的電路結構。非揮發性記憶體包括：截止電流極小的電晶體150；與電晶體150的閘極連接的閘極佈線GL；與電晶體150的源極連接的源極佈線SL_1；電晶體170；與電晶體170的源極連接的源極佈線SL_2；與電晶體170的汲極連接的汲極佈線DL；電容器160；與電容器160的一端連接的電容佈線CL；以及與電容器160的另一端、電晶體150的汲極、以及電晶體170的閘極連接的節點N。

注意，本實施方式所示的非揮發性記憶體是利用對應於節點N的電壓而電晶體170的臨界電壓變動的。例如，圖1D是說明電容佈線CL的電壓V_CL和流過電晶體170中的汲極電流Ids之間的關係的圖。

這裏，可以經過電晶體150調整節點N的電壓。例如，使源極佈線SL_1的電壓為VDD。此時，藉由使閘極佈線GL的電壓為對電晶體150的臨界電壓Vth加VDD的電壓以上，來可以使節點N的電壓為N=HIGH。另外，藉由使閘極佈線GL的電壓為電晶體150的臨界電壓Vth以下，來可以使節點N的電壓為N=LOW。

因此，可以獲得由N=LOW表示的V_CL-Ids曲線和由N=HIGH表示的V_CL-Ids曲線的任何一個。就是說，在N=LOW時，因為在V_CL=0V處Ids小，所以資料為0。另外，在N=HIGH時，因為在V_CL=0V處Ids大，所以資料為1。如上那樣，可以儲存資料。

這裏，藉由將截止電流極小的電晶體用於電晶體150，可以抑制累積在節點N的電荷無意中經過電晶體150洩漏。因此，可以在很長時間保持資料。

接下來，參照圖1B所示的剖面A-B說明構成本發明的一個方式的非揮發性記憶體的電晶體及電容器的結構。

半導體儲存裝置包括：基板100；基板100上的半導體膜126；覆蓋半導體膜126的絕緣膜128；夾著絕緣膜128設置在半導體膜126上的導電膜124；位於絕緣膜128上且不與半導體膜126重疊的由與導電膜124相同的層及相同的材料構成的導電膜125；位於絕緣膜128上且使導電膜124及導電膜125的上面露出且具有使絕緣膜128露出的槽部的絕緣膜120；位於絕緣膜120上且與絕緣膜120的槽部的側面、底面(絕緣膜128)、導電膜124及導電膜125接觸的氧化物半導體膜106；覆蓋氧化物半導體膜106的絕緣膜108；夾著絕緣膜108設置在氧化物半導體膜106及絕緣膜120的槽部上的導電膜104；以及夾著絕緣膜108及氧化物半導體膜106與導電膜124重疊的由與導電膜104相同的層及相同的材料構成的導電膜105。

另外，形成在絕緣膜120中的槽部也可以使基板100露出而不使絕緣膜128露出。此外，槽部形成在導電膜124和導電膜125之間。

這裏，在電晶體150中，導電膜124用作源極電極或汲極電極的一方。此外，導電膜125用作源極電極或汲極電極的另一方。此外，氧化物半導體膜106具有通道區域。此外，絕緣膜108用作閘極絕緣膜。此外，導電膜104用作閘極電極。

此時，因為具有通道區域的氧化物半導體膜106以接觸於絕緣膜120的槽部的方式設置，所以與俯視的源極電極和汲極電極(導電膜124和導電膜125)之間的距離即外觀上的通道長度L(參照圖1A)相比，可以使從剖面來看的通道區域(氧化物半導體膜106)中的通道區域的長度即實效的通道長度L’(參照圖1B)為長。例如，藉由使形成在絕緣膜120中的槽部的深度為俯視的導電膜 124和導電膜125之間的距離的二分之一以上，可以使實效的通道長度L’的長度為外觀上的通道長度L的長度的二倍以上。較佳的是，藉由選擇絕緣膜120的厚度及槽部的深度，使實效的通道長度L’的長度為外觀上的通道長度L的長度的三倍以上，更佳為四倍以上。例如，在外觀上的通道長度L為15nm以上且100nm以下的情況下，將形成在絕緣膜120中的槽部的深度設定為7.5nm以上且200nm以下的範圍內即可。形成在絕緣膜120中的槽部的深度不侷限於上述範圍。注意，不言而喻，如果不使氧化物半導體膜106的厚度比槽部的深度為薄，就不能使實效的通道長度L’比外觀上的通道長度L為長。因此，將槽部的深度設定為氧化物半導體膜106的厚度以上。

形成在絕緣膜120中的槽部使絕緣膜128或基板100露出，但是不侷限於此。例如，也可以在絕緣膜120中具有槽部的底面。另外，也可以在絕緣膜128或基板100上另行形成蝕刻停止膜，並且使該蝕刻停止膜露出。

電容器160的結構為如下那樣。導電膜124用作第一電容電極。絕緣膜108用作介電膜。導電膜105用作第二電容電極。

電晶體170的結構為如下那樣。導電膜124用作閘極電極。此外，半導體膜126具有通道區域。此外，絕緣膜128用作閘極絕緣膜。雖然未圖示，在半導體膜126的至少不與導電膜124重疊的區域中設置其電阻低於設置在半導體膜126中的通道區域的源極區域及汲極區域。此外，具有與源極區域及汲極區域接觸且由與導電膜124及導電膜125不同的層構成的源極佈線SL_2及汲極佈線DL。此外，除了源極區域及汲極區域以外，還可以設置其電阻低於通道區域且高於源極區域及汲極區域的LDD(輕摻雜汲極)區域。藉由設置LDD區域，可以降低由通道長度縮短而導致的熱載子劣化等的電晶體的劣化，還可以減小短通道效應。

儘管對基板100沒有很大的限制，但是該基板至少需要具有能夠承受後面的熱處理程度的耐熱性。例如，作為基板100，也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，作為基板100，也可以採用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽晶片)基板等，並且也可以使用在這些基板上設置有半導體元件的基板。此外，也可以使用電晶體170代替該半導體元件。

作為基板100，也可以使用撓性基板。當使用撓性基板時，可以直接在撓性基板上製造電晶體。另外，作為在撓性基板上設置電晶體的方法，可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，將電晶體剝離並將該電晶體轉置到撓性基板的基板100上。在此情況下，較佳為在不具有撓性的基板和電晶體之間設置剝離層。

作為半導體膜126，可以使用非晶矽、微晶矽、多晶矽或單晶矽等的矽材料、鍺材料、矽鍺材料、砷化鎵材料或碳材料等。

作為導電膜124、導電膜125、導電膜104及導電膜105，可以使用選自Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、Ta、W以及這些元素的氮化物、氧化物或合金中的一種以上材料，並採用單層結構或疊層結構。此外，在作為導電膜104使用氧化物的情況下，也可以包含5×10¹⁹cm^-3以上且20atomic%以下或1×10²⁰cm^-3以上且7atomic%以下的氮。例如，較佳為使用包含1×10²⁰cm^-3以上且7atomic%以下的氮且包含In、Ga及Zn的氧化物膜。在將氧化物膜用於導電膜104的情況下，因為氧化物膜的電阻比金屬膜高，所以較佳為採用氧化物膜和其薄層電阻為10Ω/sq以下的低電阻膜的疊層以減少閘極電極整體的電阻。另外，由單位cm^-3表示的濃度可以使用SIMS(二次離子質譜分析法：Secondary Ion Mass spectrometry)分析進行定量化，並且由單位atomic%表示的濃度可以使用XPS(X射線光電子光譜；X-ray Photoelectron Spectroscopy)分析進行定量化。

氧化物半導體膜106的厚度為6nm以上且100nm以下，較佳為15nm以上且40nm以下。在縮短電晶體150的通道長度的情況下，根據比例定律較佳為減薄氧化物半導體膜106的厚度。但是，藉由使用本發明的一個方式，因為可以在外觀上的通道長度L短的狀態下延長實效的通道長度L’，所以可以將氧化物半導體膜106的厚度在於上述範圍內。

氧化物半導體膜106可以藉由濺射法、電漿CVD法、PLD(Pulse Laser Deposition；脈衝雷射沉積)法、MBE(Molecular Beam Epitaxy；分子束外延)法或蒸鍍法等，並且例如使用包含選自In、Ga、Zn及Sn中的兩種以上的材料來形成。

作為氧化物半導體膜106，例如，可以使用四元金屬氧化物的In-Sn-Ga-Zn-O類材料；三元金屬氧化物的In-Ga-Zn-O類材料、In-Sn-Zn-O類材料、In-Al-Zn-O類材料、Sn-Ga-Zn-O類材料、Al-Ga-Zn-O類材料、Sn-Al-Zn-O類材料；二元金屬氧化物的In-Zn-O類材料、Sn-Zn-O類材料、Al-Zn-O類材料、Zn-Mg-O類材料、Sn-Mg-O類材料、In-Mg-O類材料、In-Ga-O類材料；In-O類材料、Sn-O類材料、Zn-O類材料等。在此，例如，In-Ga-Zn-O類材料是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物，並對其組成比並沒有特別的限制。此外，也可以包含In、Ga、Zn以外的元素。此時，較佳為將O的含量設定為超過氧化物半導體膜106的化學計量比的程度。藉由將O的含量設定為超過氧化物半導體膜106的化學計量比的程度，可以抑制氧化物半導體膜106的起因於氧缺陷的載子生成。

另外，作為一個例子，在將In-Zn-O類材料用於氧化物半導體膜106時，原子數比是In/Zn=0.5以上且50以下，較佳的是In/Zn=1以上且20以下，更佳的是In/Zn=1.5以上且15以下。藉由將Zn的原子數比設定為上述範圍內，可以提高電晶體的場效應遷移率。在此，較佳的是，在化合物的原子數比為In：Zn：O=X：Y：Z時，滿足Z>1.5X+Y。

作為氧化物半導體膜106，可以使用以化學式InMO₃(ZnO)_m(m>0)表示的材料。在此，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，也可以使用：Ga；Ga及Al；Ga及Mn；或Ga及Co等。

作為氧化物半導體膜106，選擇能隙為2.5eV以上，較佳為3.0eV以上的材料。因為能隙大，所以很少載子由熱等的影響從價電子帶激發到傳導帶，從而不容易產生起因於該載子的激發的電流。加上，在氧化物半導體膜106中形成能階的雜質等很少的狀態是較佳的。

在此，氧化物半導體膜106是降低了氫、鹼金屬及鹼土金屬等而雜質濃度極低的氧化物半導體膜。因此，將氧化物半導體膜106用於通道區域的電晶體能夠減小截止電流。

氧化物半導體膜106中的氫濃度低於5×10¹⁸cm^-3，較佳的是1×10¹⁸cm^-3以下，更佳的是5×10¹⁷cm^-3以下，進一步較佳的是1×10¹⁶cm^-3以下。

因為鹼金屬不是構成氧化物半導體的元素，所以是雜質。鹼土金屬在它不是構成氧化物半導體的元素時也是雜質。尤其是，鹼金屬中的鈉(Na)在與氧化物半導體膜接觸的絕緣膜中擴散到該絕緣膜中而成為Na⁺。此外，Na 在氧化物半導體膜中將構成氧化物半導體的金屬和氧的接合分斷或進入在該接合中。結果，導致電晶體特性的劣化，例如因臨界電壓遷移到負方向而產生的常開啟化、場效應遷移率的降低等。再者，還產生特性的不均勻。在氧化物半導體膜中的氫濃度充分低的情況下顯著地出現雜質所導致的電晶體的上述特性劣化及特性不均勻。因此，當氧化物半導體膜中的氫濃度為1×10¹⁸cm^-3以下或1×10¹⁷cm^-3以下時，較佳為降低上述雜質的濃度。明確而言，Na濃度的測量值為5×10¹⁶cm^-3以下，較佳為1×10¹⁶cm^-3以下，更佳為1×10¹⁵cm^-3以下。同樣地，鋰(Li)濃度的測量值為5×10¹⁵cm^-3以下，較佳為1×10¹⁵cm^-3以下。同樣地，鉀(K)濃度的測定值為5×10¹⁵cm^-3以下，較佳為1×10¹⁵cm^-3以下。

藉由將以上所示的氧化物半導體膜106用於電晶體的通道區域，可以減小電晶體的截止電流。明確而言，藉由使用氧化物半導體膜106，例如，可以使當通道長度為3μm、通道寬度為1μm時的電晶體的截止電流為1×10^-18A以下、或1×10^-21A以下、或1×10^-24A以下。

氧化物半導體膜106有可能處於單晶、多晶(polycrystal)或非晶等狀態。

較佳的是，氧化物半導體膜106是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸配向結晶氧化物半導體)膜。

CAAC-OS膜不是完全的單晶，也不是完全的非晶。 CAAC-OS膜是在非晶相中具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下，該結晶部的尺寸為能夠容納在一邊短於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外，不能利用TEM在CAAC-OS膜中觀察到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率降低得到抑制。

包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，也包括85°以上且95°以下的範圍。另外，在只記載“平行”時，也包括-5°以上且5°以下的範圍。

另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面近旁相比，有時在表面近旁結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區中結晶部產生非晶化。

因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。藉由進行成膜或在成膜之後進行加熱處理等的晶化處理來形成結晶部。

使用CAAC-OS膜的電晶體可以降低因照射可見光或紫外光而產生的電特性變動。因此，該電晶體的可靠性高。

絕緣膜108的等效氧化膜厚度(Equivalent Oxide Thickness；換算為氧化矽膜厚度)為0.5nm以上且50nm以下，較佳為5nm以上且30nm以下。在縮短電晶體150的通道長度的情況下，根據比例定律較佳為減薄絕緣膜108的厚度。但是，藉由使用本發明的一個方式，因為可以在外觀上的通道長度L短的狀態下延長實效的通道長度L’，所以可以將絕緣膜108的厚度在於上述範圍內。

絕緣膜128、絕緣膜120及絕緣膜108例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化釔或氧化鋯等，以疊層或單層的結構形成。例如，可以藉由熱氧化法、電漿CVD法、濺射法等形成。

絕緣膜128較佳為具有在加工絕緣膜120時的蝕刻停止膜的功能。因此，作為絕緣膜128和絕緣膜120，較佳為選擇在加工時可以得到選擇比的材料。例如，作為絕緣膜128使用氧化矽膜，作為絕緣膜120使用氮化矽膜，這樣使用彼此不同的材料即可。

作為絕緣膜128、絕緣膜120及絕緣膜108，較佳為使用藉由加熱處理釋放氧的膜。藉由使用藉由加熱處理釋放氧的膜，可以修復在氧化物半導體膜106及氧化物半導體膜106的介面近旁中產生的缺陷，而可以抑制電晶體的電特性的劣化。

“藉由加熱處理釋放氧”是指當利用TDS(Thermal Desorption Spectroscopy：熱脫附譜)分析時，換算為氧原子時的氧的釋放量為1.0×10¹⁸atoms/cm³以上或3.0×10²⁰atoms/cm³以上。

在此，以下說明利用TDS分析換算為氧原子的氧的釋放量的測量方法。

進行TDS分析時的氣體的釋放量與在所定溫度範圍內的離子強度的積分值成正比。因此，可以根據測量的離子強度的積分值和標準樣品的基準值的比率計算出氣體的釋放量。標準樣品的基準值是指含有所定密度的原子的樣品的在相當於所定原子的離子強度的積分值中所定原子密度所占的比例。

例如，從對標準樣品的包含所定密度的氫的矽晶片的TDS分析結果及對絕緣膜的TDS分析結果，使用公式1可以算出絕緣膜中的氧分子的釋放量(N_O2)。在此，假定利用TDS分析來得到的被檢出為質量數32的所有氣體都是來源自氧分子。作為質量數32的氣體，還有CH₃OH，但是CH₃OH存在的可能性很低，所以在此不考慮。另外，因為包含作為氧原子同位素的質量數為17的氧原子及質量數為18的氧原子的氧分子在自然界中的存在比例極微量，所以不加考慮。

N_O2=N_H2/S_H2×S_O2×α (公式1)

N_H2是以密度換算從標準樣品脫離的氫分子的值。S_H2是當對標準樣品進行TDS分析時的離子強度的積分值。在此，將標準樣品的基準值設定為N_H2/S_H2。S_O2是當對絕緣膜進行TDS分析時的離子強度的積分值。α是影響到TDS分析中的離子強度的係數。關於公式1的詳細情況，參照日本專利申請公開平6-275697號公報。另外，上述絕緣膜的氧釋放量是使用電子科學株式會社製造的熱脫附裝置EMD-WA1000S/W以包含1x10¹⁶atoms/cm³的氫原子的矽晶片為標準樣品來測量的。

此外，在TDS分析中，氧的一部作為氧原子而被檢出。氧分子和氧原子的比率可以從氧分子的離子化比率算出。另外，因為上述的α包括氧分子的離子化比率，所以藉由評估氧分子的釋放量，可以估算出氧原子的釋放量。

注意，N_O2是氧分子的釋放量。當換算為氧原子時的氧釋放量成為氧分子的釋放量的2倍。

在上述結構中，藉由加熱處理而釋放出氧的膜也可以為氧過剩的氧化矽(SiO_X(X>2))。氧過剩的氧化矽(SiO_X(X>2))是指每單位體積的氧原子多於矽原子數的兩倍的氧化矽。每單位體積的矽原子數及氧原子數為藉由盧瑟福背散射光譜學法測量的值。

藉由從絕緣膜128、絕緣膜120、以及絕緣膜108將氧供應到氧化物半導體膜106中，可以降低氧化物半導體膜106與絕緣膜128之間的介面能階密度、氧化物半導體膜106與絕緣膜120之間的介面能階密度、或者氧化物半導體膜106與絕緣膜108之間的介面能階密度。其結果，可以抑制起因於電晶體的工作等而載子在氧化物半導體膜106與絕緣膜128之間的介面、氧化物半導體膜106與絕緣膜120之間的介面、或者氧化物半導體膜106與絕緣膜108之間的介面被俘獲，而可以獲得電特性優良的電晶體。

並且，有時起因於氧化物半導體膜106的氧缺損而產生電荷。一般來說，氧化物半導體膜中的氧缺損的一部分成為施體，而產生成為載子的電子。其結果，電晶體的臨界電壓漂移到負方向。藉由從絕緣膜128、絕緣膜120、以及絕緣膜108對氧化物半導體膜106供應足夠的氧，能夠降低氧化物半導體膜的氧缺陷，該氧缺陷是臨界電壓漂移到負方向的原因。

因為如上那樣製造的電晶體150藉由使用氧化物半導體膜106能夠降低截止電流，所以可以提供能夠在長時間保持累積在電容器160中的電荷的非揮發性記憶體。此外，由於電晶體150工作的頻率降低而電特性的劣化少，所以可以提供可靠性高的非揮發性記憶體。

此外，藉由在絕緣膜120中形成槽部，並且形成與該槽部接觸的氧化物半導體膜106，可以使實效的通道長度L’的長度為從俯視圖來看時的導電膜124和導電膜125之間的距離即外觀上的通道長度L的長度的二倍以上，較佳為三倍以上，更佳為四倍以上。因此，即使縮小電晶體150的尺寸，也可以降低短通道效應的影響，以能夠提高非揮發性記憶體的集體度。

接下來，參照圖2A至2C說明在圖1A至1D所示的非揮發性記憶體中不包括電容器的結構。

圖2C示出非揮發性記憶體的電路圖。非揮發性記憶體包括：電晶體150；與電晶體150的閘極連接的閘極佈線GL；與電晶體150的源極連接的源極佈線SL_1；電晶體170；與電晶體170的源極連接的源極佈線SL_2；與電晶體170的汲極連接的汲極佈線DL；以及與電晶體150的汲極及電晶體170的閘極連接的節點N。

在將截止電流小的電晶體用於電晶體150的情況下，即使不設置電容器，也可以在電晶體150的汲極和電晶體170的閘極之間的節點N中保持電荷。由於採用不設置電容器的結構，所以電容佈線等被省略，以可以實現小面積化。因此，與設置有電容器的情況相比，進一步可以提高集體度。

此外，雖然在本實施方式中示出使用4個或5個佈線的非揮發性記憶體，但是不侷限於此。例如，也可以採用共同使用源極佈線SL_1和汲極佈線DL的結構。

另外，也可以組合而集體本實施方式所示的多個非揮發性記憶體，來製造儲存單元陳列。在此情況下，適當地添加位址線等。藉由使用本實施方式所示的非揮發性記憶體，可以提高儲存單元陳列的集體度。

接下來，參照圖3A至3E說明製造本實施方式所示的電晶體150、電容器160、以及電晶體170的方法的一例。

首先，在基板100上形成半導體膜126。接著，形成絕緣膜128(參照圖3A)。

接下來，形成導電膜124及導電膜125(參照圖3B)。另外，之後，也可以將導電膜124用作掩模藉由離子植入或離子摻雜對半導體膜126添加產生載子的雜質(當使用矽類材料時添加磷、砷、硼等)。藉由對半導體膜126添加雜質，可以設置源極區及汲極區、或者LDD區。

接著，形成絕緣膜120(參照圖3C)。在絕緣膜的成膜後，進行化學機械拋光(CMP：Chemical Mechanical Polishing)或回蝕，然後藉由光刻製程形成使絕緣膜128露出的槽部來可以形成絕緣膜120。或者，藉由光刻製程形成使絕緣膜128露出的槽部，然後藉由CMP或回蝕使導電膜124及導電膜125露出來可以形成絕緣膜120。另外，也可以藉由CMP或回蝕，導電膜124及導電膜125的一部分被除去。

回蝕是指如下製程：在具有凹凸的膜表面上形成平坦化膜，對該平坦化膜和具有凹凸的膜進行各向異性高的蝕刻(例如，乾蝕刻)來減少膜的凹凸。或者，回蝕簡單地是指對形成在整個表面上的膜進行蝕刻直到被形成面的一部分被露出的製程。

接著，形成氧化物半導體膜，藉由光刻製程形成氧化物半導體膜106。較佳的是，在形成氧化物半導體膜106之前，進行反濺射處理等的電漿處理，以將絕緣膜120的槽部所具有的剖面形狀上的角加工為曲面形狀。藉由這樣製程，可以在絕緣膜120的槽部中的氧化物半導體膜106的覆蓋性提高，並且可以降低電晶體150的電特性上的缺陷。接著，形成絕緣膜108(參照圖3D)。另外，也可以在形成用作氧化物半導體膜106的氧化物半導體膜之後或在形成絕緣膜108之後的任何一方之後或兩者之後進行熱處理。在150℃以上且650℃以下，較佳為在250℃以上且450℃以下進行該熱處理。藉由熱處理，從絕緣膜128、絕緣膜120、或者絕緣膜108釋放氧，來可以降低氧化物半導體膜106中及氧化物半導體膜106的介面近旁的缺陷。另外，該熱處理不侷限於在形成絕緣膜108之後進行，既可在形成導電膜144之後進行，又可在形成絕緣膜108之後的任何製程之後進行。

接下來，形成導電膜144(參照圖3E)。接著，加工導電膜144來形成與氧化物半導體膜106重疊的導電膜104及與導電膜124重疊的導電膜105(參照圖1B)。在此，也可以將導電膜104用作掩模藉由離子植入法或離子摻雜法對氧化物半導體膜106添加間接或直接地產生載子的雜質(氫、氦、氖、氬、氪、氙、氮、以及磷等)。藉由對氧化物半導體膜106添加雜質，可以設置源極區及汲極區、或者LDD區。

藉由以上製程，可以製造圖1A至1D所示的電晶體150、電容器160、以及電晶體170。

另外，為了形成圖2A至2C所示的電晶體150及電晶體170，在圖1B所示的電晶體的製造製程中不形成導電膜105，即可。

像這樣，由於可以同時製造電晶體150、電容器160、以及電晶體170，所以可以減少用來製造非揮發性記憶體的光刻製程的次數。

如上所述，藉由使用三維形狀，可以提供即使提高集體度也降低短通道效應的影響，並且光刻製程的次數的增加被抑制的半導體儲存裝置即非揮發性記憶體。

本實施方式可以與其他實施方式適當地組合而實施。

實施方式2

在本實施方式中，說明採用實施方式1的電子裝置的例子。

圖4A是可攜式資訊終端。該可攜式資訊終端具備外殼9300、按鈕9301、麥克風9302、顯示部分9303、揚聲器9304、以及影像拍攝裝置9305，並且具有行動電話機的功能。本發明的一個方式可以用於可攜式資訊終端內部的儲存模組。

圖4B是數位相機。該數位相機具備外殼9320、按鈕9321、麥克風9322、以及顯示部分9323。本發明的一個方式可以用於數位相機內部的儲存模組。

藉由採用本發明的一個方式，能夠降低電子裝置的耗電量，還可以降低電子裝置的價格。

本實施方式可以與其他實施方式適當地組合而使用。

100‧‧‧基板

104‧‧‧導電膜

105‧‧‧導電膜

106‧‧‧氧化物半導體膜

108‧‧‧絕緣膜

120‧‧‧絕緣膜

124‧‧‧導電膜

125‧‧‧導電膜

126‧‧‧半導體膜

128‧‧‧絕緣膜

144‧‧‧導電膜

150‧‧‧電晶體

160‧‧‧電容器

170‧‧‧電晶體

9300‧‧‧外殼

9301‧‧‧按鈕

9302‧‧‧麥克風

9303‧‧‧顯示部分

9304‧‧‧揚聲器

9305‧‧‧影像拍攝裝置

9320‧‧‧外殼

9321‧‧‧按鈕

9322‧‧‧麥克風

9323‧‧‧顯示部分

在圖式中：圖1A至1D是示出本發明的一個方式的半導體儲存裝置的例子的俯視圖、剖面圖、電路圖、以及電特性；圖2A至2C是示出本發明的一個方式的半導體儲存裝置的例子的俯視圖、剖面圖、以及電路圖；圖3A至3E是示出本發明的一個方式的半導體儲存裝置的製造方法的例子的剖面圖；圖4A和4B是示出具備本發明的一個方式的半導體儲存裝置的電子裝置的例子的透視圖。