JP5700327B2 - 小臨界次元のタングステン接点装置及び相互接続子の製法 - Google Patents

小臨界次元のタングステン接点装置及び相互接続子の製法 Download PDF

Info

Publication number
JP5700327B2
JP5700327B2 JP2010093522A JP2010093522A JP5700327B2 JP 5700327 B2 JP5700327 B2 JP 5700327B2 JP 2010093522 A JP2010093522 A JP 2010093522A JP 2010093522 A JP2010093522 A JP 2010093522A JP 5700327 B2 JP5700327 B2 JP 5700327B2
Authority
JP
Japan
Prior art keywords
tungsten
substrate
feature
temperature
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010093522A
Other languages
English (en)
Other versions
JP2010251759A5 (ja
JP2010251759A (ja
Inventor
チャンドラセカール、アナンド
チェン、フェン
フマーユーン、ラッシナ
ダネク、マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novellus Systems Inc
Original Assignee
Novellus Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novellus Systems Inc filed Critical Novellus Systems Inc
Publication of JP2010251759A publication Critical patent/JP2010251759A/ja
Publication of JP2010251759A5 publication Critical patent/JP2010251759A5/ja
Application granted granted Critical
Publication of JP5700327B2 publication Critical patent/JP5700327B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、小臨界次元のタングステン接点装置及び相互接続子の製法に関する。
化学蒸着（ＣＶＤ）技術使用によるタングステンフィルムの成膜は多くの半導体製造工程における重要な部分である。タングステンフィルムは水平方向相互接続子、隣接金属層間のビアホール、及び第一金属層とシリコンサブストレイト間の接点装置の形態で低抵抗電気的連結に使用されることがある。従来のタングステン堆積工程に於いて、ウエファは真空チェンバ内で加工温度に加熱され、次いで種子即ち核形成層として機能するタングステンの極めて薄い部分が堆積される。その後、タングステンフィルムの残余部（バルク層）が核形成層の上に堆積される。従来例に於いて、タングステンバルク層は成長中のタングステン層の上で六フッ化タングステン（ＷＦ６）の水素（Ｈ２）による還元によって形成される。
半導体装置の寸法が３２ｎｍの技術ノードを超えると、接点装置やビアホールの寸法の縮小がタングステンの化学蒸着の問題点となる。縦横比が増加すると装置特徴部にボイドや大きなシームが生じ、生産高を低下させ、マイクロプロセッサやメモリチップの性能低下の結果となりかねない。ＩＴＲＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）は縦横比が２０：１以上の３２ｎｍ層状ＤＲＡＭ接点装置を要求して居る。論理接点装置はＤＲＡＭ接点装置程ではないが縦横比が１０：１以上となると問題になる。従来例のＣＶＤタングステン堆積技術を使用するのでは、これらの積極的特徴部に於けるボイド無しの充填は問題となる。
本発明はその一面に於いて縦横比の高い特徴部のボイド無しのタングステン充填の方法に関する。種々の実施例に於いて、この方法では特徴部をタングステンで充填するのに低温化学蒸着（ＣＶＤ）工程が使用される。或る実施例に於いては特徴部の充填に化学蒸着の間工程温度が３５０°Ｃ以下に保持される。低温化学蒸着タングステン充填は標準的化学蒸着充填と同様な薄膜抵抗を可能とする一方、縦横比の高い特徴部への向上されたタングステン充填及び下地層へのフッ素の移動に対する向上されたバリヤを提供するものである。その他の面に於いて、本発明は低抵抗のタングステン薄膜を堆積する方法に関する。種々の実施例に於いて、この方法はタングステンバルク層の堆積及び／或は低温化学蒸着工程の後高温化学蒸着工程によるバルク層の堆積をする前に堆積された核形成層に低温低抵抗処理を施行することに関する。
或る実施例に於けるタングステン核形成及びバルク層で充填された特徴部の略図である。 １２Å及び５０Åの場合の核形成層で占められた特徴部の体積パーセンテイジを技術ノード（特徴部サイズ）の関数として描く図である。 或る実施例に従い特徴部をタングステンで充填する処理を示すフロー図である。 或る実施例に於ける種々の段階に於ける特徴部の断面の概要を示す図である。 特徴部充填工程の後に於けるサブストレイトの断面の略図である。 （１）パルス核形成層（ＰＮＬ）工程と低温化学蒸着（ＣＶＤ）工程及び（２） ＰＮＬ工程のみで堆積されたフィルムについて、欠陥をフィルムの厚さの関数として示す図である。 ３２ｎｍ特徴部の高温及び低温ＣＶＤ充填の画像を示す。 高温及び低温ＣＶＤで堆積されたフィルムについて、抵抗をフィルムの厚さの関数として示す図である。 種々の工程で堆積されたタングステンフィルムについて、抵抗をフィルムの厚さの関数として示す図である。 特徴部をタングステンで充填する方法の種々の実施例を示す工程フロー図である。 特徴部をタングステンで充填する方法の種々の実施例を示す工程フロー図である。 特徴部をタングステンで充填する方法の種々の実施例を示す工程フロー図である。 或る実施例に使用可能なタングステン核形成層堆積方法の工法を示す工程フロー図である。 種々の実施例に於ける低抵抗処理のガスパルス順序を示す。 種々の実施例に於ける低抵抗処理のガスパルス順序を示す。 或る実施例による特徴部充填工程後の特徴部断面の略図である。 低抵抗処理工程の間の５０ｎｍ及び１０ｎｍフィルムの抵抗を還元剤露出の関数として示す図である。 高温化学蒸着のみで充填された特徴部及び低温と高温化学蒸着で充填された特徴部の低抵抗処理のための還元剤露出の関数として５０ｎｍフィルムの抵抗を示す図である。 種々の実施例に於ける抵抗をフィルムの厚さの関数として示す図である。 タングステンで特徴部を充填する種々の実施例に於ける方法の工程を示す工程フロー図である。 種々の実施例に於ける抵抗をフィルムの厚さの関数として示す図である。 実施例によるタングステン堆積工程の実施に好適なシステムの略図である。 実施例によるタングステン堆積の原理を示す図である。
以下の記述に於いてはタングステン薄膜形成に関する本発明の完全理解のために多くの実施例が開示されるが、ここに示され論じられる特定の方法や装置への変更、実施、変化などは本発明の範囲の中に於いて当業者には明白であろう。
タングステンを３２ｎｍ以下技術に延長することは、メモリ及びロジック両方の装置に於けるビアホール／接点装置性能及び信頼性を維持するのに重要である。装置の寸法がより小さい技術ノードに進展するにつれ、タングステン充填には種々の課題が起こるもので、その一つとは接点装置やビアホールに於ける薄いフィルムに起因する抵抗増加を防止することである。特徴部が小さくなるに従い、より薄くなるタングステンフィルム内での散乱効果によりタングステン接触及び線抵抗が増加する。効果的タングステン堆積工程はタングステン核形成層を必要とするが、典型的にこれらの層はバルクタングステン層より電気抵抗が高い。特徴部が小さくなると低抵抗タングステンフィルムで集積回路デザインに於ける電力消費と加熱は最小化される。抵抗がより高い薄いバリヤ及びタングステン核形成フィルムがより小さい特徴部に於いてより大きな割合を占める。
図１はビアホール／接点装置構成１００に於ける核形成フィルム１１０及びバルクタングステン材料１２０で占められる容量を示す。図２は１２Å及び５０Åの核形成フィルムで占められた体積パーセンテイジを技術ノードの関数として示す。核形成層の抵抗はバルク層のそれより高いので、総抵抗値を可及的に低く保つため、核形成層の厚さは最小化されるべきものである。その一方、下地のサブストレイトを十分に覆って上質のバルク堆積を成就するため、タングステン核形成は十分厚くなくてはならない。
装置の寸法がより小さい技術ノードの程度になるに従ってのタングステン栓充填の課題とは段差を覆うことである。例えば層状コンデンサＤＲＡＭ接点装置の場合、３２ｎｍノードに於いて２０：１以上の高縦横比の特徴部のタングステン充填が要求される。より小さい接点装置開口部が要求される縦横比を１０：１に近接させるに従い、ロジック接点装置はＤＲＡＭ接点装置ほどに積極的ではないがやはり課題を有する。メモリ装置は典型的にかなり順応的な化学蒸着ＴｉＣｌ４をもとにするＴｉ／ＴｉＮ裏地／バリヤを使用する。しかし、ロジック装置は依然としてリエントラント型或はピンチオフを生成する大きな張り出しに関する追加的段差覆いの課題を生成するＰＶＤ／ＭＯＣＶＤをもとにするＴｉ／ＴｉＮフィルムに依頼して居る。裏地／バリヤフィルムからのＰＶＤ張り出しは小さな特徴部の充填の困難を増加するものであり、これは核形成フィルムのみならず終局的にバルク化学蒸着フィルムで特徴部を充填することを困難にする。入り込む張り出しと高い縦横比の構成の寸法とを併せると、従来例の技術ノードに使用される化学蒸着タングステン堆積工法を使用するボイド無しの栓充填の実施が困難又は不可能となる。
種々の実施例に於いて、本発明は核形成フィルムの厚さの減少及び充填工程での段差覆いの向上を含め、強烈な縦横比及び裏地／バリヤ段差覆い限定を克服するためのタングステン充填工程を提供するものである。或る実施例に於いて、この方法はフッ素による下地のバリヤ／裏地層への侵略に対する良好なバリヤフィルムを提供するものである。
図３は或る実施例に従う充填を提供する方法での工程を示すフロー図である。工法はまず高縦横比の特徴部が中に形成されたサブストレイトを準備することで開始される（３０２）。発明の実施例は高縦横比の特徴部に限定されるものではないが、従来の技術ノードでの特徴部の充填に使用される化学蒸着工法が適当な充填を提供しない高縦横比特徴部に良好なボイド無しの充填を実施するのに此処に記載される方法は重要なのである。種々の実施例に於いて、サブストレイト特徴部の縦横比は少なくとも１０：１、少なくとも１５：１、少なくとも２０：１、少なくとも２５：１、或は少なくとも３０：１である。又、種々の実施例に於いて特徴部のサイズは縦横比に加え、或はその代わりに、特徴部開口部サイズで特徴付けされる。開口部の幅は１０ｎｍ−１００ｎｍ 、或は１０ｎｍ−５０ｎｍでよい。例えば或る実施例に於いて、この方法は縦横比の如何に拘らず開口部の狭い特徴部について有利に使用出来る。
或る実施例に於いて、陥凹特徴部は特徴部の底部が下地の金属層との接点を形成してサブストレイトの上の誘電層の中に形成される。又或る実施例に於いて、特徴部はその側壁及び／或は底部の上に裏地／バリヤ層を含む。裏地層の例にはＴｉ／ＴｉＮ、ＴｉＮ及びＷＮが含まれる。拡散バリヤ層に追加的、或はその代わりに特徴部は粘着層、核形成層、これらの結合、或は特徴部の側壁及び底部の裏地材料に適するその他の物質を含んでよい。
或る実施例の特徴部はリエントラント特徴部、即ち特徴部開口を部分的に閉塞する張り出しを形成する裏地層或はその他の物質である。堆積工法の多くは良好な段差を覆う特性がないので、物質は特徴部の内部より場の領域上開口部によけい堆積され、裏地層は例えば特徴部の内部より開口部の近くで厚くなる。此処での記載では"開口の近く"とは場の領域から測定して特徴部の深さの約０−１０％に相当する大略位置或は特徴部の内部領域と定義される。或る実施例に於いて、開口に近くの領域とは開口部の領域に相当する。更に"特徴部の内部"とは特徴部の頂上部の場の領域から測定して特徴部の深さの約２０−６０％に相当する大略位置或は特徴部の内部領域と定義される。典型的に、或るパラメタ（例えば厚さ）の値が"開口の近く"或は"特徴部の内部"と特定された場合、これらの値はこのような位置／領域での複数回の測定値の平均を現すものである。或る実施例の場合、開口の近くでの下地層の厚さは特徴部の内部より少なくとも約１０％大きい。より特別の実施例に於いては、この相違が約２５％、少なくとも約５０％、或は少なくとも約１００％である。物質の特徴部の中での分布はその段差の覆いでも特徴付けられる。此処での記述の目的に於いて、"段差の覆い"は二つの厚さの比、即ち特徴部の内部の物質の厚さを開口部の近くでの物質の厚さで割った比で定義される。或る実施例に於いて、裏地或は他の下地層の段差の覆いは約５０％である。
図３に戻り、タングステン核形成層が次いで特徴部の中に堆積され、典型的に順応的に特徴部の側壁と底部とが塗布される（３０４）。一般的に、核形成層はその後その上にバルク物質を形成するのを容易にするための薄膜である。下地の特徴部との一致は高質の堆積の為に重要である。核形成層の形成には化学蒸着（ＣＶＤ）工程、原子層堆積（ＡＬＤ）工程、及び脈動核形成層（ＰＮＬ）堆積工法を含みそれに限定されない種々の工法が使用されてよい。
ＰＮＬ工法に於いて、反応物質のパルスは典型的に反応物質間の浄化ガスのパルスによって反応室から順々注入され浄化される。第一反応物質は典型的にサブストレイトの上へ吸収され、次の反応物質との反応に供される。この工程は所望の厚さが得られるまで周期的に繰り返される。ＰＮＬは文献によって報告された原子層堆積技術と同様である。ＰＮＬは一般的にＡＬＤとはそのより高い工程圧力範囲（１Ｔｏｒｒ以上）及びより高い周期毎の成長率（周期毎に１単層フィルム以上の成長）によって相違する。此処での記載のコンテキストに於いて、ＰＮＬとは一般的に言って半導体サブストレイトに反応物質を順々に追加する周期的工程を具現するものである。従って、この概念は従来ＡＬＤと言及されていた技術を具現する。此処での記載のコンテキストに於いて、ＣＶＤは反応物資が蒸気相反応用に一緒に反応器に導入される工程を具現する。ＰＮＬ及びＡＬＤ工程はＣＶＤと別個であり、又その逆も真である。
ＰＮＬサイクルを一回以上使用して核形成層を形成する方法は米国特許６８４４２５８、７００５３７２、７１４１４９４、７２６２１２５及び７５８９０１７、米国特許公開２００８／０２５４６２３及び２００９／０１４９０２２、及び米国特許出願１２／４０７５４１（すべて全体的に参照して本願に編入されるものとする）に開示されてある。これらＰＮＬ核形成層工法に於いては、サブストレイトが種々の順序で還元剤及びタングステン前駆物質に露出され、望まれる厚さの核形成層が成長される。 ＰＮＬ-ＣＶＤ併合工法での核形成層の堆積は米国特許７６５５５６７（これもその全部が編入される）に開示されてある。
核形成層は高質の堆積のために十分の厚さとする。或る実施例に於いて、必要とされる厚さは一部核形成層堆積の方法に依存する。以下記載される如く、或る実施例に於いて、厚さ僅かに１２Å（典型的核形成フィルムの厚さ５０Åと比較）で段差の覆いが殆ど１００％の核形成フィルムを提供するＰＮＬ工法が或る実施例で使用されてもよい。しかし、核形成層堆積に使用される方法に拘らず、特徴部の充填に使用される低温化学蒸着工法が従来の高温化学蒸着に必要な厚さより薄い核形成層に使用可能である。特種の原理に拘束されることなく、これは低温に於ける低速化学が完全に成長されて居ない核形成箇所での成長をも向上させるからであると信じられる。種々の実施例に於いて約３０−５０Å（３−５ｎｍ ）の、或る実施例では僅か１０−１５Åの核形成層が形成できる。
或る実施例に於いては、核形成層の堆積の後に抵抗の向上の為の堆積後処理工程が実施される。このような処理工程は以下説明され、更なる詳細は米国特許公開２００９／０１４９０２２及び米国特許出願１２／４０７５４１（共に全体的に参照して本願に編入されるものとする）に開示されてある。
一度核形成層が形成されると、特徴部を低温化学蒸着タングステンフィルムで充填して工程は継続する（３０６）。この工程に於いて、還元剤とタングステン含有前駆物質が堆積室に流入させられ、バルク充填層が特徴部に堆積される。不活性キャリヤガスが反応物質の流れの導入に使用されてもよく、これらは事前に混合されて居ても、居なくてもよい。ＰＮＬ及びＡＬＤ工程と異なり、この工程は一般的に所望の量が堆積されるまで反応物質を連続的に流入することから成る。或る実施例に於いて、化学蒸着工程は一部の反応物質流が転送される期間を挟んで連続的及び同時に流れる複数の期間を有する複数の段階に分けて実施されてよい。
タングステン含有前駆物質として使用できるタングステン含有ガスの例にはＷＦ６，ＷＣｌ６及びＷ（ＣＯ）６があるが、これらに限られるものではない。或る実施例に於いて、タングステン含有前駆物質は ＷＦ６のようなハロゲン含有化合物である。或る実施例に於いて、還元剤は水素ガスであるが、その他、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ヒドラジン（Ｎ２Ｈ４）、ジボラン（Ｂ２Ｈ６）、ゲルマン（ＧｅＨ４）のような還元剤が使用されてもよい。多くの実施例に於いて、水素ガスが化学蒸着工程で還元剤として使用される。
特徴部の化学蒸着充填は低温で行われる。種々の実施例に於いて、低温（工程及び／或はサブストレイト温度）とは以下の範囲の中の一つである：約２５０−３５０°Ｃの間、約２５０−３４０°Ｃの間、約２５０−３３０°Ｃの間、約２５０−３２５°Ｃの間、約２５０−３２０°Ｃの間、約２５０−３１５°Ｃの間、約２５０−３１０°Ｃの間、約２５０−３０５°Ｃの間、約２５０−３００°Ｃの間。また、種々の実施例に於いて、工程及び／或はサブストレイト温度は以下の一つである：約２６０−３１０°Ｃの間、約２７０−３１０°Ｃの間、約２８０−３１０°Ｃの間、 約２９０−３１０°Ｃの間。或る実施例に於いて、工程及び／或はサブストレイト温度は約３００°Ｃである。
特徴部が充填された後、高温化学蒸着層の堆積の為に温度が上昇される（３０８）。高温とは以下の範囲の中の一つである：約３５０°Ｃ-４５０°Ｃの間； 約３６０°Ｃ-４５０°Ｃの間；約３７０°Ｃ-４５０°Ｃの間；約３８０°Ｃ-４５０°Ｃの間；約３９０°Ｃ-４５０°Ｃの間；約４００°Ｃ-４５０°Ｃの間。或る実施例に於いて、高温化学蒸着は約３９５°Ｃで行われる。温度の上昇はサブストレイト温度の上昇によるものでもよい。種々の実施例に於いて、温度は少なくとも約５０°Ｃ 少なくとも約６０°Ｃ、少なくとも約７０°Ｃ 少なくとも約８０°Ｃ、少なくとも約９０°Ｃ、少なくとも約１００°Ｃ、或は少なくとも約１１０°Ｃ上昇される。高温化学蒸着層はその後堆積される（３１０）。或る実施例に於いて、工程３０８及び３１０は実施されない。即ち、低温化学蒸着工程の完了し特徴部が充填された後、サブストレイトは平滑化のような工程を更に実施されるべく運搬される。
或る実施例に於いて、工程３０６から工程３０８に移るとはサブストレイトを或る堆積部署から複数部署のチェンバ内の別の部署へ移動することに関する。更に工程３０４、堆積後抵抗処理（もし実施されるならば）工程３０６及び工程３０８が同じ複数部署チェンバ内の異なる部署で実施される。
代行的実施例に於いて単一部署で工程３０６と３０８が実施される場合、工程３０６から工程３０８への移行はサブストレイトの温度を上昇させながらタングステン前駆物質の流れの閉鎖（選択的に水素或はその他のガス及び／或はキャリヤガスを流す）に関する。一度サブストレイト温度が安定化すると、タングステン前駆物質及びその他のガスが、もし必要ならば、高温堆積用に反応室へと流入される。他の実施例に於いて、工程３０６からの移行は移行期間に堆積を継続させながらサブストレイト温度を上昇させることに関する。
高温タングステン化学蒸着フィルムが堆積される実施例に於いて、これは充填された特徴部に過重負担層として堆積されてもよい。図４は特徴部４１０が低温化学蒸着で充填された後高温化学蒸着層が堆積される堆積工程の異なる段階に於ける特徴部の断面の一例を示すものである。断面４０１はタングステン堆積が起こる前の特徴部４１０の例を現す。この例に於いて、特徴部４１０は誘電体層４１３の中に形成されて居り、サブストレイトの上面４０５に開口４２５を有し、ＴｉＮ層のような裏地層４１３がある。或る実施例に於いて、開口４２５近くの空洞の大きさは例えば図４に示されるように下地の層４１３の張り出し４１５に起因して特徴部内部より狭い。
断面４１１は低温化学蒸着が実施されて特徴部が低温化学蒸着バルク層４５３で充填された後の特徴部を現す。（タングステン核形成層は図４に示されて居ない。）或る実施例に於いて、低温化学蒸着は少なくとも特徴部隅部４１７（サブストレイトが平面部から陥凹特徴部へ遷移する点）が低温化学蒸着タングステンで覆われるまで実施される。これは或る実施例に於いて裏地、誘電体或は他の下地層が特に特徴部隅部でのＦ２による攻撃に弱いからである。下記の如く、低温化学蒸着タングステンが予期された以上に良好なバリヤ性を有して居り、その後の高温化学蒸着堆積の間でのＦ２への露出から下地層を保護するのである。
断面４２１は高温化学蒸着が実施されて過重負担層４５５が堆積された後の特徴部を現す。特徴部側壁及び隅部はＦ２による攻撃から低温化学蒸着フィルム４５３によって保護されて居る。断面４３１は従来例の（高温）工程で充填された断面４０１に示されたような狭い特徴部の比較例を供する。高温工程では、張り出し４１５及び高温層４５５の比較的拙劣な段差の覆いにより、閉鎖された特徴部は充填されないボイド４２９（即ちシーム）を有する。種々の理由、例えば特徴部の抵抗増加及び化学的-機械的平滑化（ＣＭＰ）工程に於ける問題などによりシームは問題である。略図に於いては見られないが、隅部及び特徴部のその他の部分はＦ２の攻撃に起因する粘着の問題があり、剥離及び／或は欠陥を呈する。このような欠陥については図６を参照して後述する。
或る実施例に於いて、タングステンによって充填されるべき高縦横比特徴部と低縦横比特徴部と両方有するサブストレイトが提供される。例えば、サブストレイトは少なくとも約１０：１の縦横比を有する一個以上の特徴部と、約５：１、或は１：１、或は１：２以下の縦横比を有する一個以上の特徴部を有するかも知れない。此の場合、低温化学蒸着工程が行われて一個以上の高縦横比特徴部が充填され、その後高温化学蒸着工程が実施されて低縦横比特徴部が充填されてもよい。図５はこのようにして充填された高縦横比特徴部５１０と低縦横比特徴部５２０の例を示す。特徴部５１０は低温化学蒸着フィルム５５３で充填され、これは開口が狭い高縦横比特徴部に良好なボイドのない充填を施行するのに重要である。その広い開口のため（例えば数百ナノメートルから数ミクロンの程度）、特徴部５２０の中へは些細の量の低温化学蒸着フィルムしか堆積されない。高温化学蒸着工程はその後実施されて高温化学蒸着フィルム５５５、此の場合堆積過重負担で特徴部５２０が充填される。
低温化学蒸着は高質のタングステン充填を狭くて高縦横比の特徴部に実施するのに重要である。現行のタングステン化学蒸着は４００°Ｃ前後で実施されて居る。良好な栓充填を得ることは課題であり、特徴部が（図４の断面４０１で例示するような）縮みこんだ開口を有する場合は尚更である。ＴｉＮバリヤを薄くしてタングステン充填用によけいの空間を特徴部の中に許容することは更に別の課題である。或る実施例に於いて、特徴部は厚さ５ｎｍ以下、更には１ｎｍ以下のバリヤ層を有するものである。従来例の化学蒸着工程でのＷＦ６からＴｉ裏地領域へのフッ素の移動は結果としてフッ素の裏地への攻撃及び生産高のロスを含む集積の問題となる。
上記による低温化学蒸着は高質の栓充填を得るために重要である。特別な理論に拘束されることなく、低温化学蒸着で提供される高質栓充填は多くの要因によるものと信じられて居る。第一に、より低い化学蒸着温度はタングステン含有前駆物質の熱分解を減少することによりタングステンの分解を軽減する。これは特徴部開口でのタングステンの分解を減少し、従ってよけいのＷＦ６（或はその他のタングステン含有前駆物質）分子が特徴部の下部に到着させられ、それによって高縦横比の狭い特徴部の栓充填に役立つものと信じられる。従来例の化学蒸着工程に於いて、特徴部の頂点部への堆積は前駆物質の特徴部の下部への分散を妨害するものである。その結果は図４の断面４３１に示されるような特徴部の内部領域でのボイド又はシームである。より良好な栓充填には多くの利点があり、結果として特徴部の中によけいのタングステンが残り、電子運動が向上され、接触及び線抵抗が減少し、ＣＭＰ後の諸問題を予防する。例えば、ＣＭＰスラリがシームやボイドに引き止められる可能性が減少する。
上記の機構に加え、優秀な栓充填であることは、仮令フッ素原子或は六フッ化タングステン分子が移動するにせよ、タングステン核形成及びフッ素のＴｉＮ層を通じての移動を促進する低温に於ける不十分なエネルギ及び／或はＴｉとＦの間或はＴｉとＷＦ６の間の反応からＴｉＦxを形成するに不十分なエネルギによるものと信じられる。低温化学蒸着反応はフッ素のＴｉ攻撃を最小化する。
上記に加えて、低温化学蒸着タングステンフィルムは他の工程で堆積されたタングステンフィルムに比して予期されない良好なフッ素ばりや特性を供するものであることが見出された。図６は従来例のＰＮＬタングステン及びＰＮＬタングステン＋低温化学蒸着で行った欠陥の試験の結果を示す。ＰＮＬタングステンのみ或はＰＮＬタングステン＋低温タングステンフィルムは厚さを以下のようにしてＴｉ／ＴｉＮサブストレイトに堆積された：
ＰＮＬタングステンのみ：３４Å,５４ Å及び７６Å
ＰＮＬタングステン＋低温化学蒸着タングステン： ２２Å ＰＮＬ＋８Å 化学蒸着 （計３０Å), ２２Å ＰＮＬ＋１０Å 化学蒸着 （計３２Å), ２２Å ＰＮＬ＋１５Å 化学蒸着 （計３７Å)
ＰＮＬタングステンも低温化学蒸着も３００°Ｃで起こった。次に、このタングステンフィルムは３９５°ＣでＷＦ６に露出される耐久試験に供された。フッ素がタングステンフィルム及びＴｉＮを通じて拡散すると、これは下地のＴｉと反応して揮発性のＴｉＦｘ化合物を形成し、結果とて局地的剥離、割れ、及びバブリングのみならず典型的な"火山的"欠陥を生じる。このような欠陥は光学的顕微鏡で見ることが出来る。図６に示されるように、ＰＮＬタングステン薄膜と共に低温化学蒸着タングステンはＰＮＬタングステンのみの場合より優れたタングステン拡散層として機能した。このことは全体のタングステンフィルムの厚さを同じとして低温化学蒸着フィルムがフッ素バリヤとして向上された特性を有するという意味に於いて予期されて居なかった結果である。薄手のＰＮＬ＋低温化学蒸着層が同じ温度で堆積された薄手のＰＮＬ層と同様な欠陥の数を持つであろうとは予期されることであったろう。
フッ素攻撃試験は１００ｎｍの開口／ＰＶＤのＴｉを含む縦横比１０：１の特徴部／ＭＯＣＶＤのＴｉＮバリヤ層でパタニングされたウエファを使用して行った。タングステン核形成層が誇張信号を生成するように使用される薄（１２Å）膜と共に特徴部の中に堆積された。これらの特徴部は３９５°Ｃのタングステン或いは３５０°Ｃの化学蒸着タングステンで充填された。特徴部充填の試験と比較が実施された。低温化学蒸着充填の方が栓充填は良好であり、フッ素攻撃は減少して居た。減少したフッ素攻撃に加えて結果の示すことは低温に於いて薄手の核形成層に向上された段差の覆いが供されるということである。いずれの特別な理論にも拘束されず、低温工程の低速化学によると完全に成長されて居ない核形成領域でも成長が可能であると信じられる。
３２ｎｍリエントリ性特徴部の充填が３００°Ｃと３９５°Ｃとで実施された。充填された特徴部は比較され、フィルムは火山的欠陥について試験された。低温化学蒸着の方がシームやボイドが少なく、或いは無く、良好な充填を供した。高温化学蒸着充填の特徴部にボイドは観察された。図７は３９５°Ｃフィルム（７０１）と３００°Ｃフィルム（７０２）の顕微鏡画像を示す。３９５°Ｃフィルムには多くの火山的欠陥が見られるが、３００°Ｃフィルムには無い。向上された栓充填及びフッ素攻撃の減少を提供するのみならず、低温フィルムは高温フィルムと同程度の抵抗を有する。このことは図８に示されている。
さらに提供されるものは、超低抵抗のタングステンフィルムの向上された堆積方法である。種々の実施例に於いて、これらの方法は薄手のＰＮＬ核形成層を堆積し、核形成層に低抵抗処理を実施し、高温化学蒸着層を堆積して特徴部を充填することに関する。或る実施例に於いて、低抵抗処理には低温化学蒸着工程が含まれる。
厚さ２０ｎｍ以上に低抵抗タングステンを成長させる低抵抗工程では２０ｎｍ以下の厚さの低抵抗タングステンが成長出来ないかも知れないことが見出されている。装置の臨界的大きさが４０ｎｍ以下であると、構成の中でのタングステンの厚さは２０ｎｍ以下である。図９は、第一低抵抗工程（９０５）を使用した工程のフィルム及び或る実施例に従い薄膜低抵抗工程を使用した工程のフィルム（９０１）について、フィルム抵抗を厚さの関数として示したものである。比較のため、低抵抗処理なしで堆積されたフィルム（９０７）の場合も示されている。
９０５で示されるフィルムの堆積に使用される工法は低温の水素なしの雰囲気に於いてＰＮＬ核形成層を堆積し、その後高温低抵抗処理を実施することに関する。処理されないフィルム（データ９０７）は低抵抗処理なしのＰＮＬ核形成層により堆積された。約２０−２５Åの核形成層が堆積され、残りの厚さは低温化学蒸着で堆積された。１２０Å（１２ｎｍ）を超える厚さの場合高温処理の結果は低抵抗のフィルムとなるが、厚さが１２０Åの場合にはその逆となる。フィルム堆積の工法パラメタは以下のように示される：
Figure 0005700327
 B= B2H6 / W = WF6 / S = SiH4
高温工法で処理された薄いフィルムの抵抗増加は予期されて居なかったものである。図に見られる如く、本発明の一実施例による低抵抗処理によっては１２０Å以下のフィルムにさえ低抵抗が供される。種々の実施例に於いて、薄膜抵抗処理は堆積された核形成層を低温に於いて還元剤の複数のパルスに露出する低温抵抗処理に関するものである。還元剤のこの複数のパルスにはタングステン含有前駆物質の介在的パルスが含まれて居ても居なくてもよい。又、種々の実施例に於いて、この薄膜抵抗処理とは高温化学蒸着による充填の完了前の低温化学蒸着による部分的充填を含むものである。或る量のバルク化学蒸着物質を堆積する一方、この低温化学蒸着工程は低抵抗処理とみなされもよい。或る実施例に於いては、これらの工程に図９のデータシリーズ９０１で示される如く、還元剤の複数のパルスへの低温露出と低温化学蒸着による部分的充填の両方が含まれる。
此処に記載されるこれらの工程は４０ｎｍ以下の臨界次元を有する特徴部、また特に３２ｎｍ以下の臨界次元を有するフィルムに好適であるが、これらはより厚いフィルムにも使用可能である。下記の如く、より厚いフィルムに於いても向上された抵抗が観察される。
図１０−１２は特徴部を低抵抗タングステンで充填する種々の実施例による方法での工程フロー図である。第一に、図１０に於いて、高縦横比の陥凹特徴部を有するサブストレイトが堆積チェンバに準備される（１００２）。上記の如く、この特徴部は例えば幅４０ｎｍ以下の狭い開口を有するものであってもよい。また或る実施例に於いて、この方法はより低い縦横比及び／或はより広い開口を有する特徴部の充填にも使用可能である。タングステンの核形成層はその後特徴部に堆積される（１００４）。
核形成層は如何なる既知の方法で堆積されてもよいが、或る実施例に於いて、核形成層を低温で堆積した後、次いで複数パルスの低抵抗処理を実施することにより、向上された抵抗が得られる。かような核形成層を堆積する方法は米国特許７５８９０１７及び米国特許公開２００８／０２５４６２３（共に全体的に参照して本願に編入されるものとする）に記載されてある。
或る例に於いて、核形成層は図１３に示されるように堆積される。核形成層のないサブストレイト(例えば図４に於ける４０１)が準備された後、この準備されたようなサブストレイトはホウ素含有の還元剤に露出されてサブストレイト表面にホウ素含有層を形成する（１３０２）。このホウ素含有層は往々ホウ素原子の層であるが、その他化学的種とかホウ素含有種自身或いは反応室の残余ガスの不純物などが或る実施例では含まれていてもよい。ボラン（ＢＨ３）、ジボラン（Ｂ２Ｈ６），トリボランなど、如何なるホウ素含有種が使用されてもよい。ホウ素含有種のその他の例として、ハロゲンとのハロゲン化ホウ素（例えばＢＦ３，ＢＣｌ３）がある。
サブストレイトの温度は低く、約３５０°Ｃ以下、例えば約２５０°Ｃと３５０°Ｃの間、或いは２５０°Ｃと３２５°Ｃの間である。或る実施例に於いて、この温度は３００°Ｃ前後である。或る実施例に於いて、ジボランは希釈された原料（例えば５％ジボラン＋９５％窒素）から供給される。ジボランは窒素及び／或はアルゴンのようなその他或いは追加的キャリヤガスと使用して反応室に導入されてよい。重要なことは、水素を使用しないと言うことである。
一度十分な厚さまでにホウ素含有層が堆積されると、ホウ素含有種の反応室への流入が停止され、反応室はアルゴン、水素、窒素、或いはヘリウムのようなキャリヤガスで浄化される。或る実施例に於いてはアルゴンのみがキャリヤガスとして使用される。このガス浄化により、次の反応工程での新鮮なガス状反応物質と反応する可能性のある残留反応性ガスをサブストレイトの表面近くの領域から除去する。
図１３に於ける次の工程に進み、サブストレイトはタングステン含有前駆物質と接触されタングステン核形成層の一部を形成する（１３０４）。如何なる適当なタングステン含有前駆物質が使用されてもよい。或る実施例に於いて、タングステン含有前駆物質としてＷＦ６，ＷＣｌ６、Ｗ（ＣＯ）６の中の一つが使用される。タングステン含有前駆物質は典型的にアルゴン、窒素、或いはこれらの混合の希釈ガスの中に供される。ホウ素含有前駆物質パルスの場合のように、タングステン含有前駆物質も水素のない雰囲気で配達される。サブストレイトの温度は低く、約３５０°Ｃ以下、例えば約２５０°Ｃと３５０°Ｃの間、或いは２５０°Ｃと３２５°Ｃの間である。或る実施例に於いて、この温度は３００°Ｃ前後である。多くの場合に於いて、サブストレイトの温度はホウ素含有種への露出の期間と同じとする。タングステン含有前駆物質の用量及びサブストレイト露出時間は多くの要因に依存して変化する。一般的に、サブストレイトは吸収されたホウ素種がタングステン含有前駆物質との反応により十分消費されてタングステン核形成層の一部を生成するまで露出される。その後、タングステン含有前駆物質の反応室への流入が停止され、反応室が浄化される。ホウ素含有還元剤／タングステン含有前駆物資の一ＰＮＬサイクルによる結果のタングステン核形成層の部分は約５Åである。
低温ホウ素含有還元剤パルス及びタングステン前駆物質パルス工程は繰り返されて核形成層が所望の厚さとされる（１３０６）。約２−７ＰＮＬサイクルが或る実施例に於いては非常に薄い核形成層の堆積に必要であるが、或る実施例に於いては１サイクルで十分である。サブストレイトによることながら、最初の１サイクルまたは２サイクルの間、核形成の遅延により、厚さが増加しないこともある。上記の如く、タングステン核形成層は十分薄手であり、タングステンフィルムを不当に増加させることなく、しかも高質のバルクタングステン堆積を支持するのに十分の厚さであるべきものである。上記の工程により、高縦横比及び／或は幅の狭い特徴部に１０Å程の高質バルク堆積を支持することが可能なタングステン核形成層を堆積することが出来る。堆積された核形成層の厚さは典型的に約１０Åと５０Åの間、或いは例えば１０Åと３０Åの間である。
温度は堆積されるタングステンの量に影響する工程条件の一つである。その他の条件としては圧力、流量、及び露出時間がある。温度を約３５０°Ｃ或はそれ以下に保つと、１サイクルに堆積される量が少なくなる結果となる。これは更に低い抵抗の結果となる。或る実施例に於いて、温度は約３００°Ｃ或は２００°Ｃである。
図１０に戻り、タングステン核形成層が堆積された後、堆積された核形成層は低温複数パルス処理によって抵抗を低下される（１００６）。図１４Ａ及び図１４Ｂは種々の実施例の低抵抗処理に使用可能なパルス順序の例を示す。 図１４Ａは米国特許公開２００９／０１４９０２２（全体的に参照して本願に編入されるものとする）に記載されるようなパルス順序の例を示す。此処に記載の処理工程は堆積された核形成層を還元剤の複数のパルスに露出する（その他の反応性化合物のパルスを挟まず）ことを意味する。図１４Ａに於いてジボランが還元剤とされて居るが、その他の還元剤が使用されてもよい。この処理により良好な粘着性と抵抗の不均一性が供されると共に抵抗が低下される。特に、複数の還元剤パルスを使用すると、全体的露出時間が同じでも、単一パルスを使用する場合より著しく向上した抵抗が供されることが示される。しかし、パルスの数が多過ぎると、最終的タングステンフィルムの下地層への粘着が悪化する。最適のパルス数、例えば２−８のパルス数により、低抵抗、低不均一性、及び容認可能な粘着性が得られる。図１３に示される核形成層堆積と異なり、この処理工程は背景に水素を使用して実施可能である。従って、核形成から処理工程への移行は或る実施例に於ける水素の導入を伴うことにもなる。更に或る実施例に於いて、核形成層は複数部署の堆積チェンバでの第一部署で堆積され、低抵抗処理が第二部署で実施される。核形成層の堆積から低抵抗処理への移行はサブストレイトを第二部署へ移動することを伴う。
図１４Ｂは核形成層が還元剤とタングステン含有前駆物質との複数の交互パルスに露出されるパルス順序のべつの例を示す。ジボランＢ２Ｈ６及び六フッ化タングステンWF6が夫々還元剤とタングステン含有前駆物質として示されて居るが、或る実施例に於いては他の化合物が使用されてもよい。還元剤とタングステン含有前駆物質の交互パルスはタングステン核形成層の堆積にも使用されるが、処理工程に於いて典型的にタングステンは堆積されない。タングステン含有前駆物質の流量及び／或はパルス時間は低抵抗処理からの表面上及びチェンバ内の過剰ホウ素を集めてホウ素不純物を減少することのみに限定される。これにより、更に結果として或る実施例に於いては微少剥離及び向上されたフィルム粘着性となる。従って、処理の期間に於けるタングステン含有前駆物質露出時間及び／或は流量（還元剤パルスと相対的）は核形成層の堆積の場合より少なくてよい。
図１４Ａ及び１４Ｂに示されるパルス順序の或るコンビネイションも或る実施例に於いては実施することが出来る。此処に記載される実施例に於いて、複数パルス処理工程は約３５０°Ｃ以下、例えば約２５０°Ｃと３５０°Ｃの間、或いは２５０°Ｃと３２５°Ｃの間の低温で実施される（１００６）。或る実施例に於いて、この温度は３００°Ｃ前後である。図９で示され、又下記に於いて説明されるように、薄手のフィルムの場合、低温で低抵抗処理を実施すると予期に反して処理を高温で実施する場合より好適な抵抗が得られる。特別な理論に拘束されることなく、これはサブストレイトによって見られるホウ素の量によるものと信じられる。このことは以下に於いて図１６Ａを参照して説明する。種々の実施例に於いて、ジボラン（或はその他のホウ素含有還元剤）露出の総量は複数パルス処理の期間中約１Ｅ−５から１Ｅ−２モルの間、特に約１Ｅ−４から１Ｅ−３モルの間であってよい。次に化学蒸着バルク層が堆積されて特徴部が充填される（１００８）。これには低温充填、高温充填、或は或る実施例に於いて両者のコンビネイションが伴ってよい。
図１１は核形成層が堆積された後低温化学蒸着が使用されて部分的に特徴部が充填される或る実施例に従って低抵抗タングステンで特徴部を充填する方法の工程フロー図である。高温化学蒸着がその後実施されて特徴部の充填が完了する。高縦横比及び／或は狭い開口を有するサブストレイトが図１０に記載されるように準備される（１１０２）。次に核形成層が特徴部の中に堆積される（１１０４）。上記の如く、或る実施例に於いては核形成層が図１３に記載のように低温で水素のない環境でジボランとタングステン前駆物質の交互パルスにより堆積される。次いで複数パルス低抵抗処理が任意的に実施される（１１０６）。この処理には中間のタングステン前駆物質パルスなしで複数の還元剤パルス（ 図１４Ａに示される如く）或は複数の還元剤／タングステン前駆物質パルス（ 図１４Ｂに示される如く）或はこれらのコンビネイションが伴うものでよい。種々の実施例に於いて、この複数パルス処理はサブストレイトの約３５０°Ｃから４５０°Ｃの間、例えば約３９５°Ｃへの加熱、及び温度を安定化させサブストレイトの温度を保持しながら核形成層を複数のパルスへ露出することが伴われる。他の実施例に於いては、複数パルス処理が図１０に記載されるように低温で実施される。
次に特徴部は低温化学蒸着バルク層で部分的に充填される（１１０８）。 ＷＦ６，ＷＣｌ６、Ｗ（ＣＯ）６を含みこれらに限られない種々のタングステン含有ガスがタングステン含有前駆物質として使用可能である。或る実施例に於いて、タングステン含有前駆物質はＷＦ６のようなハロゲン含有化合物である。或る実施例に於いて、還元剤はハロゲンガスであるが、シラン、ジシラン、ヒドラジン、ジボラン、ゲルマンのような他の還元剤が使用されてもよい。多くの実施例に於いて、水素ガスが化学蒸着工程で還元剤として使用される。
種々の実施例に於いて、低温（工程及び／或はサブストレイト温度）とは以下の範囲の中の一つに入るものである：約２５０°Ｃから３５０°Ｃの間、約２５０°Ｃから３４０°Ｃの間、 約２５０°Ｃから３３０°Ｃの間、 約２５０°Ｃから３２５°Ｃの間、 約２５０°Ｃから３２０°Ｃの間、 約２５０°Ｃから３１５°Ｃの間、 約２５０°Ｃから３１０°Ｃの間、 約２５０°Ｃから３０５°Ｃの間、 約２５０°Ｃから３００°Ｃの間。また、種々の実施例に於いて、工程温度は約２６０−３１０°Ｃの間、 約２７０−３１０°Ｃの間、 約２８０−３１０°Ｃの間、或は 約２９０−３１０°Ｃの間である。或る実施例に於いて、工程及び／或はサブストレイト温度は約３００°Ｃである。
充填は高温化学充填堆積で完了する（１１１０）。高温とは以下の範囲の中の一つに入るものである：約３５０°Ｃから４５０°Ｃの間、約３６０°Ｃから４５０°Ｃの間、約３７０°Ｃから４５０°Ｃの間、約３８０°Ｃから４５０°Ｃの間、約３９０°Ｃから４５０°Ｃの間、或いは約４００°Ｃから４５０°Ｃの間。或る実施例に於いて、高温化学蒸着は約３９５°Ｃで行われる。温度の上昇にはサブストレイトの温度を上昇させてもよい。種々の実施例に於いて、温度は少なくとも約２５°Ｃ、３０°Ｃ、５０°Ｃ、少なくとも約６０°Ｃ、少なくとも約７０°Ｃ、少なくとも約８０°Ｃ、少なくとも約９０°Ｃ、少なくとも約１００°Ｃ、少なくとも約１１０°Ｃ、或いは少なくとも約１２５°Ｃ上昇させられる。工程の一例に於いて、低温化学蒸着工程は約２５０°Ｃに於いて、高温は３５０°Ｃとされる。或る実施例に於いては、熱ショック及びそれによるウエファの破損を防止するために温度は約１５０°Ｃ以下とし、或いは１２５°Ｃとする。
或る実施例に於いて、工程１１０８から工程１１１０への移行にはサブストレイトを複数部署チェンバ内での一部署から他の部署へ移動させることが伴う。これらの工程を単一部署で行う代行実施例に於いては、工程１１０８から工程１１１０への移行にサブストレイトの温度を上げながらタングステン前駆物質の流れの停止（任意的に水素或いは他の還元ガス及び／或はキャリヤガスを流させる）が伴うことがある。一度サブストレイトの温度が安定化すると、必要に応じ、タングステン前駆物質及び他のガスが高温堆積用に反応室に流入される。他の実施例の場合、工程１２１０からの移行の期間中堆積を継続させながらサブストレイトの温度を上昇させてもよい。
種々の実施例に於いては、バルク化学蒸着充填の全体の厚さの約０−７０％に低温化学蒸着が使用されてもよい。図１５は部分的低温化学蒸着充填と高温化学蒸着による完了充填の後の特徴部の断面の一例を模式的に示すものである。断面１５０１は等角部分充填低温化学蒸着層１５５３と高温充填１５５５とを示す。堆積された化学蒸着層の全体的厚さＴが示されている（Ｔは特徴部充填マイナスタングステン核形成層の厚さである）。２Ｔ１は低温化学蒸着で堆積された全体の厚さである。或る実施例に於いて、バルク化学蒸着充填の全体の厚さの約３０−８０％或いは３０−６０％を堆積するのに低温化学蒸着が使用されてもよい。低温層はＴ１を約１−１０ｎｍ或いは約２−８ｎｍとして堆積された厚さで特徴付けされてもよい。
下記の如く、高温化学蒸着でギャップ充填を完了する前に低温化学蒸着で部分的にギャップ充填を行うことにより抵抗が向上する。一般的に低温化学蒸着工程によって或る量の等角的タングステンが特徴部に堆積されるが、これは低抵抗処理工程とみなされてよい。或る実施例に於いて、低温工程の露出時間及び／或は使用量は短く或いは少ないので実質的にタングステンは堆積されない。
図１２は高温化学蒸着で充填が完了する前に低温複数パルス処理と低温化学蒸着による部分的充填の両方が実施される工程フロー図を示す。図１０及び１１を参照した場合と同様に、高縦横比の特徴部を有するサブストレイトが準備され（１２０２）、特徴部の中に核形成層が堆積される（１２０４）。或る実施例による核形成層の堆積が図１３に示されている。次いで、図１０を参照して上記に於いて説明されたように低温複数パルス処理が実施される（１２０６）。この場合、或る実施例に於いて、核形成層の形成及びその後の複数パルス処理工程にホウ素含有化合物が還元剤としてのみ使用される。即ち、シラン及びその他のホウ素を含有しない還元剤は化学蒸着堆積以前の工程では使用されない。低温化学蒸着による部分的充填が次いで実施される（１２０８）、その後図１１を参照して説明されたような高温化学蒸着を使用した充填を完了する（１２１０）。
或る実施例に於いて、此処に記載される工程では堆積されたタングステン核形成層がジボラン或いは他のホウ素含有還元剤の複数のパルスに順々に露出される。例えば図１０に関連した上記の説明を参照されたい。図１６Ａ核形成層への低温複数パルス処理工程に於けるブランケットタングステンフィルムの抵抗をジボラン露出総量（モル単位）の関数とした図である。示される如くにジボランが核形成層に添加された後、５０ｎｍ或いは１０ｎｍのブランケットフィルムが化学蒸着で堆積された。５０ｎｍのタングステンフィルム抵抗は添加時間の増加と共に低下する。予期に反し、薄手の１０ｎｍのフィルムの場合、添加時間の増加と共に抵抗は増加する。約２０ｎｍ以下の薄手のフィルムの或る実施例に於いて、複数パルス処理は実施されず、ジボラン露出は約１Ｅ−５から１Ｅ−３モル以下の露出総量に留められる。
上記の如く、低温化学蒸着による特徴部の部分的充填で抵抗が向上する。図１６Ｂは部分的低温（３００°Ｃ）化学蒸着及び高温（３９５°Ｃ）化学蒸着のみで充填された５０ｎｍブランケットフィルムの抵抗を複数パルス低抵抗タングステン（ＬＲＷ）ジボランパルスの関数として示す図である。図１３で示された工程で核形成層が堆積された後、図１４Ａで示されたような複数パルス処理が３９５°Ｃで行われた。部分的低温化学蒸着フィルムは６ｎｍであり、残りのフィルムの厚さは高温化学蒸着で堆積された。両方のフィルムとも厚さは複数パルス処理に於けるサイクル数の増加と共に減少する。しかし、処理の後に薄手の低温化学蒸着フィルムが堆積されたフィルムは、高温のみの化学蒸着フィルムを有するフィルムより抵抗が低い。示されているように、厚手の（例えば＞４０ｎｍ）フィルムの場合、低温化学蒸着部分的充填により抵抗は向上する。或る実施例の場合、低温化学蒸着により低抵抗がより少ないジボランパルス数によって達成される。
図１７は図１０−１２を参照して上記に於いて説明された工程によるフィルムの抵抗をフィルムの厚さの関数として示す図である。すべてのフィルムに於いて、厚さ約２ｎｍの核形成層が５ｘ（Ｂ２Ｈ６／ＷＦ６）（Ｈ２なしの雰囲気）の順序で３００°Ｃで堆積された。ブランケットフィルムの堆積に使用された工程を以下に示す：
Figure 0005700327
８ｎｍと１５ｎｍの間、工程Ｃ（低温複数パルス処理及び部分的低温化学蒸着）は最低の抵抗であった。予期に反して、部分的低温化学蒸着(工程Ｃ）の結果は約７．５ｎｍ以上のフィルムの同一核形成及び処理工程に関し低温のみの化学蒸着(工程Ｄ）及び高温のみの化学蒸着(工程Ｅ）より低い抵抗であった。
工程ＡからＥを比較するに、低温低抵抗処理の結果は、厚さ約９ｎｍ以下のフィルムの場合、より低い抵抗となる。しかし、図９を参照して上記に説明したように、低温のみの化学蒸着であると、高温低抵抗処理(工程Ｂ）は、厚さが約１２０ｎｍ以下のフィルムの殆ど全部の場合、低温低抵抗処理（工程Ｄ）の場合よりも高い抵抗となる。
或る実施例に於いては、低温化学蒸着の前に抵抗軽減の為にタングステン前駆物質の浸潤が行われる。図１８はそのような工法の工程を示すフロー図である。第一に高縦横比の特徴部を有するサブストレイトが準備される（１８０２）。此処に記載されるすべての工程に於けると同様、この工程は他の幾何学的形態の特徴部にも適応される。次いでタングステン核形成層が適当な方法で特徴部の中に堆積され（１８０４）、その後、図１４Ａ及び１４Ｂを参照して上記に於いて説明されたように、複数パルス処理が行われる（１８０６）。この点に於いて、サブストレイトはタングステン前駆物質浸潤工程に於いて、還元剤の存在なしでタングステン前駆物質に露出される（１８０８）。浸潤時間は約０．５秒から１０秒、例えば約１−５秒でよい。浸潤工程の間の温度はその後の低温化学蒸着、例えば３００°Ｃと同じでよい。タングステン前駆物質の浸潤後、特徴部は低温化学蒸着タングステンフィルムで充填される（１８１０）。代行的実施例に於いて、タングステン前駆物質浸潤は部分的充填低温化学蒸着の前に実施されてもよい。
図１９はＷＦ６浸潤のある場合とない場合の両方に於ける低温化学蒸着によって堆積されたフィルムに関して薄フィルム抵抗をフィルムの厚さの関数として示す図である。すべてのフィルムについて、図１３に示された工程を使用して核形成層が堆積された後、複数パルスジボラン低抵抗処理が行われた。約８−１２ｎｍのフィルムにつき、浸潤を行うと浸潤を行わない工程より低い抵抗が達成される。或る実施例に於いては、図３を参照して説明された高質栓充填で低抵抗を達成するのに図１８に示された工程が使用される。
（装置）
本発明の方法は種々の販売業者から購入可能な種々の堆積装置で実行され得る。適当な装置の例にはＮｏｖｅｌｌｕｓ Ｃｏｎｃｅｐｔ−１ ＡｌｔｕｓＴＭ， Ｃｏｎｃｅｐｔ ２ ＡｌｔｕｓＴＭ, Ｃｏｎｃｅｐｔ−２ ＡＬＴＵＳ−ＳＴＭ, Ｃｏｎｃｅｐｔ ３ Ａｌｔｕｓ 堆積システム、及びＡｌｔｕｓ ＭａｘＴＭ 或はその他の購入可能な化学蒸着ツールがある。或る場合に於いて、工程は複数の堆積部署で順に行うことが出来る。例えば米国特許６１４３０８２（あらゆる目的に参照して本願に編入されるものとする）を参照されたい。或る実施例に於いて、核形成層は単一の堆積チェンバ内に位置する２、５或はそれ以上の数の堆積部署の中の一つである第一部署で例えばパルスによる核形成工程によって堆積される。従って、還元ガス及びタングステン含有ガスは第一部署に於いてサブストレイトの表面に局地的雰囲気を生成する個別のガス供給システムを使用して交互にサブストレイトの表面に導入される。
第二部署は核形成層堆積の完了或は複数パルス低抵抗処理の実施に使用されてよい。或る実施例に於いて、単一パルス低抵抗処理が行われてもよい。
一つ以上の部署が次に使用されて上記のような化学蒸着が実施される。二つ以上の部署が化学蒸着の並列工程に使用されてもよい。代行的に、索引をウエファに付けて化学蒸着工程を二個以上の部署で順番に実施してもよい。例えば低温と高温両方の化学蒸着を要する工程に於いて、ウエファ或はその他のサブストレイトに各工程のために一つの化学蒸着部署から別の部署へと索引を付ける。
図２０は本発明の実施例によるタングステン薄膜堆積工程の実施に好適な工程システムのブロック図である。システム２０００は運搬モジュール２００３を有する。運搬モジュール２００３はサブストレイトが種々の反応器モジュールの間を移動する間に汚染される危険を最小化するため、清潔な加圧された環境を提供する。ＰＮＬ堆積、所望されるならば複数パルス処理、及び本発明の実施例による化学蒸着の実施が可能である複数部署の反応器２００９が運搬モジュール２００３の上に設置される。チェンバ２００９はこれらの工程を順々に実施する複数の部署２０１１、２０１３、２０１５及び２０１７が含まれてもよい。例えばチェンバ２００９は部署２０１１がＰＮＬ堆積を実施し、部署２０１３が複数パルス処理を実施し、部署２０１５と２０１７とが化学蒸着を実施するように形成されてもよい。各堆積部署は加熱されたウエファ台、及びシャワーヘッド、分散板、或は他のガス流入口を有する。堆積部署２１００の一例が図２１に示されて居り、ここにはウエファ支持２１０２とシャワーヘッド２１０３が含まれて居る。台部２１０１の中にはヒータがあってもよい。
プラズマ或いは化学（プラズマを除く）予備洗浄を実施可能な単一或いは複数部署の一個以上のモジュール２００７が更に運搬モジュールの上に設置されていてもよい。モジュールは裏地窒化タングステン後処理のような種々その他の処理のために使用されてもよい。システム２０００は更に工程の前後にウエファを格納する一個以上（此処の場合には二個）のウエファ源モジュール２００１を含んでもよい。大気運搬チェンバ２０１９内の大気ロボット（図示せず）が先ずウエファを源モジュール２００１からロードロック２０２１へと取り出す。運搬モジュール２００３内のウエファ運搬装置(通常ロボットアームユニット）がロードロック２０２１からウエファを運搬モジュール２００３に設置されたモジュールへ及びモジュールの間を運搬する。
或る実施例に於いては、堆積期間の工程条件を制御するシステム制御装置２０２９が使用される。典型的に制御装置は一個以上のメモリ装置と一個以上のプロセッサを有する。プロセサはＣＰＵ或いはコンピュータ、アナログ及び／或はデジタル入力／出力接続子、ステッパモータ制御盤などから成る。
制御装置とは堆積装置の行動全体を制御するものでよい。システム制御装置はタイミング、ガスの混合、チェンバの圧力、チェンバの温度、ウエファの温度、ＲＦ電力、ウエファチャック及び台の位置、及び特別な工程の他のパラメタに関する命令などを含むシステム制御ソフトウエアを実施する。或る実施例に於いては、制御装置に関連するメモリ装置に記録されたその他のコンピュタプログラムが実施されてもよい。
典型的には制御装置に関連したユーザインタフェイスが存在する。このユーザインタフェイスには表示スクリーン、装置及び／或は工程条件図示用ソフトウエア、及び指摘用装置、キーボード、タッチスクリーン、マイクロホンなどのようなユーザ入力装置が含まれてよい。
堆積及び工程配列内のその他の工程の制御用のコンピュータプログラムコードはＣ，Ｃ＋＋，Ｐａｓｃａｌ，Ｆｏｒｔｒａｎその他のようなコンピュータが読める如何なる言語で記載されたものであってもよい。コンパイルされたコード或いはスクリプトは、プログラムで特定されたタスクが実行されるようにプロセサによって実施される。
制御装置のパラメタは工程ガス構成及び流量、温度、圧力、ＲＦ電力レベル及び低周波ＲＦ周波数などのようなプラズマ条件、冷却ガス圧、及びチェンバ壁温度などの工程条件に関する。これらのパラメタはレシピの形態でユーザインタフェイスを通じてユーザに供されてよい。
工程を監視する信号がシステム制御装置のアナログ及び／或はデジタル入力接続子に与えられてよい。工程制御用のこれらの信号は堆積装置のアナログ及びデジタル出力接続子に出力される。
システムソフトウエアは多くの異なる様式に設計或いは形成されたものでよい。例えば、種々のチェンバ部品サブルーテン或いは制御オブジェクトが本発明の堆積工程の実施に必要なチェンバ部品の工程を制御するために書かれてよい。この目的のためのプログラム又はプログラムの部分にはサブストレイト位置付けコード、工程ガス制御コード、圧力制御コード、ヒータ制御コード、及びプラズマ制御コードが含まれる。
サブストレイト位置付けプログラムはサブストレイトを台或いはチャックに載せたりサブストレイトとガス注入口及び／或は対象物のようなチェンバ内の他の部品との距離を制御したりするのに使用されるチェンバ部品を制御するプログラムコードを含んでよい。工程ガス制御コードはガス構成及び流量の制御の為、及び任意的にチェンバ内の圧力を安定化するように堆積前にガスをチェンバに流入させる為のコードを含んでよい。圧力制御コードは例えばチェンバの排出システムの絞り弁を調整してチェンバ内の圧力を制御するコードを含んでよい。ヒータ制御コードはサブストレイトの加熱用に使用される加熱ユニットへの電流を制御するコードを含んでよい。代行的に、ヒータ制御プログラムがヘリウムのような熱輸送ガスのウエファチャックへの配達を制御してもよい。
堆積期間に監視されてよいチェンバセンサの例には質量流制御装置、マノメタのような圧力センサ及び台或いはチャックに位置される熱電対がある。適宜にプログラムされたフィードバック及び制御アルゴリズムがこれらのセンサからのデータと共に所望の工程条件の維持に使用されてよい。本発明の実施例の実行には単一或いは複数チェンバの半導体工程ツールが使用される。
（応用）
本発明は多くの応用のための薄手低抵抗タングステン層の堆積に使用可能である。一応用例は電子装置に一般的に見られるビアホール、接点装置及びその他のタングステン構成物である。他の応用例としてメモリチップやマイクロプロセサのような集積回路での相互接続子がある。相互接続子は単一金属化層の上の電流線であり、一般的に長くて薄く平坦な構成である。相互接続子の基本的応用はメモリチップのビット線である。一般的に、本発明は薄くて低抵抗のタングステン層が必要とされる環境に応用面を見出すものである。
（その他の実施例）
本発明は若干の実施例に関して記述されたものであるが、本発明の範囲内には多くの変更、置換、代行、均等のものが入る。例えば、上記の記述は主として特徴部の充填に関するものであったが、上記の方法は低抵抗タングステンフィルムのブランケット面への堆積にも使用できるものである。これらはタングステン層のブランケット堆積(上記の工法による）の後、電流を通すタングステン線の位置を定義するパタニング工程とタングステン線の外側の領域からタングステンを除去する工程を行って形成することが出来る。
本発明の方法及び装置を実施する多くの代行的様相の存在することは銘記されるべきことである。従って、此処に添付される請求項は本発明の真の意図と範囲にあるかような変更、置換、代行、均等によるものを含むものとする。
［項目１］
サブストレイトの上の特徴部を充填する方法であって、
場の領域と、前記場の領域から陥凹し、側壁、底部、開口部及び隅から成る第一特徴部とを有するサブストレイトとを準備する工程；陥凹特徴部の側壁と底部にタングステン核形成層を堆積する工程;及び化学蒸着（ＣＶＤ）工程によって特徴部を低温ＣＶＤタングステンバルク層で充填する工程とから成り、
ＣＶＤ工程の間前記サブストレイトの温度が２５０°Ｃと３５０°Ｃの間に保たれるものである、方法。
［項目２］
第一陥凹特徴部を充填の後前記サブストレイトの温度を少なくとも５０°Ｃ上昇させ、前記サブストレイトの温度を上昇させた後高温バルクタングステンＣＶＤ層を充填された前記第一陥凹特徴部の上に堆積する工法から更に成るものである、項目１に記載の方法。
［項目３］
第一陥凹特徴部が少なくとも１０：１の縦横比を有するものである、項目１または２に記載の方法。
［項目４］
第一陥凹特徴部が少なくとも２０：１の縦横比を有するものである、項目１または２に記載の方法。
［項目５］
第一陥凹特徴部の開口部の幅が１００ｍｍ未満である、項目１から４のいずれか１項に記載の方法。
［項目６］
第一陥凹特徴部の開口部の幅が５０ｍｍ未満である、項目１から４のいずれか１項に記載の方法。
［項目７］
第一陥凹特徴部の開口部の幅が４０ｍｍ未満である、項目１から４のいずれか１項に記載の方法。
［項目８］
第一陥凹特徴部の充填が特徴部の隅を低温ＣＶＤバルク層で覆う工程から成るものである、項目１から７のいずれか１項に記載の方法。
［項目９］
前記サブストレイトが、前記場の領域から陥凹し、第一特徴部より縦横比の低い第二陥凹特徴部から更に成るものである、項目１から８のいずれか１項に記載の方法。
［項目１０］
第一陥凹特徴部が充填された後前記サブストレイトの温度を少なくとも５０°Ｃ上昇させ、前記サブストレイトの温度を上昇させた後高温バルクタングステンＣＶＤ層を堆積して前記第二陥凹特徴部を充填する工程から更に成るものである、項目９に記載の方法。
［項目１１］
特徴部の低温ＣＶＤタングステンバルク層での充填が、ハロゲン化されたタングステン含有前駆物質及び還元剤をサブストレイトを収容する反応部署へ導入する工程から成るものである、項目１から１０のいずれか１項に記載の方法。
［項目１２］
ハロゲン化された前記タングステン含有前駆物質が六フッ化タングステンである、項目１１に記載の方法。
［項目１３］
前記特徴部が裏地層から成るものである、項目１１に記載の方法。
［項目１４］
前記裏地層がＴｉ／ＴｉＮ層である、項目１３に記載の方法。
［項目１５］
前記裏地層の厚さが５ｎｍ未満である、項目１３に記載の方法。
［項目１６］
タングステン核形成層を陥凹特徴部の側壁及び底部に堆積した後、特徴部を低温ＣＶＤタングステンバルク層で充填する前に、前記サブストレイトをタングステン前駆物質に浸潤させる工程から更に成るものである、項目１から１５のいずれか１項に記載の方法。
［項目１７］
前記ＣＶＤ工程の間の前記サブストレイトの温度が２５０°Ｃと３２５°Ｃの間に保持されるものである、項目１から１６のいずれか１項に記載の方法。
［項目１８］
サブストレイトにタングステンフィルムを堆積する器具であって、
（イ）サブストレイト堆積多部署チェンバであって、
サブストレイト支持材及び前記サブストレイトをガスのパルスに露出するように形成された一個以上のガス注入口を有するタングステン核形成層堆積部署、
サブストレイト支持材及び前記サブストレイトをガスに露出するように形成された一個以上のガス注入口を有するバルク層堆積部署、から成る前記サブストレイト堆積多部署チェンバ、及び、
（ロ）多部署堆積チェンバ内の操作を制御する制御部であって、
前記タングステン核形成層堆積部署内で複数の還元剤パルス／パージガスパルス／タングステン含有前駆物質パルスサイクルを脈動させ、サブストレイト表面の上のタングステン核形成層の上に堆積させ、
前記サブストレイトを前記タングステン核形成層堆積部署から前記バルク層堆積部署へ運搬し、
前記サブストレイトの温度を２５０°Ｃと３５０°Ｃの間に保持しながら還元剤とタングステン含有前駆物質とを同時に前記バルク層堆積部署に流入させるためのコンピュータで読める命令から成る制御部、
とから成るものである器具。
［項目１９］
更に低抵抗処理部署を有し、該低抵抗処理部署はサブストレイト支持材とサブストレイトをガスのパルスに露出するように形成されたガス注入口とを有し、制御部は更に複数の還元剤パルスを前記低抵抗処理部署へ脈動するコンピュータで読める命令から成り、サブストレイトを前記タングステン核形成層堆積部署から前記バルク層堆積部署へ運搬する命令はサブストレイトを前記タングステン核形成層堆積部署から低抵抗処理部署へ運搬する命令と、サブストレイトを前記低抵抗処理部署から前記バルク層堆積部署へ運搬する命令とから成るものである、項目１８に記載の器具。

Claims (16)

  1. サブストレイトの上の特徴部を充填する方法であって、
    前記サブストレイトの表面から陥凹し、側壁、底部、開口部及び隅から成る第一特徴部を有するサブストレイトを準備する工程；
    前記第一特徴部の側壁と底部にタングステン核形成層を堆積する工程;
    化学蒸着（ＣＶＤ）工程によって前記第一特徴部を少なくとも部分的に低温タングステンＣＶＤ層で充填する工程;及び
    タングステン核形成層を前記第一特徴部の側壁及び底部に堆積した後、前記第一特徴部を低温タングステンＣＶＤ層で充填する前に、前記サブストレイトをタングステン前駆物質に浸潤させる工程から成り、
    前記ＣＶＤ工程の間前記サブストレイトの温度が２５０°Ｃと３５０°Ｃの間に保たれるものである、方法。
  2. サブストレイトの上の特徴部を充填する方法であって、
    前記サブストレイトの表面から陥凹し、側壁、底部、開口部及び隅から成る第一特徴部を有するサブストレイトを準備する工程；
    前記第一特徴部の側壁と底部にタングステン核形成層を堆積する工程;
    化学蒸着（ＣＶＤ）工程によって前記第一特徴部を少なくとも部分的に低温タングステンＣＶＤ層で充填する工程;及び
    前記第一特徴部を充填の後前記サブストレイトの温度を少なくとも７０°Ｃ上昇させ、前記サブストレイトの温度を上昇させた後高温タングステンＣＶＤ層を前記充填された前記第一特徴部の上に堆積する工程から成り、
    前記ＣＶＤ工程の間前記サブストレイトの温度が２５０°Ｃと３５０°Ｃの間に保たれるものである、方法。
  3. 前記第一特徴部が少なくとも１０：１の縦横比を有するものである、請求項１または２に記載の方法。
  4. 前記第一特徴部の開口部の幅が５０ｎｍ未満である、請求項１から３のいずれか１項に記載の方法。
  5. 前記第一特徴部の充填が、前記第一特徴部の隅を低温タングステンＣＶＤ層で覆う工程から成るものである、請求項１から４のいずれか１項に記載の方法。
  6. 前記サブストレイトが、前記サブストレイトの前記表面から陥凹し、前記第一特徴部より縦横比の低い第二特徴部から更に成るものである、請求項１から５のいずれか１項に記載の方法。
  7. 前記第一特徴部が少なくとも部分的に充填された後前記サブストレイトの温度を少なくとも７０°Ｃ上昇させ、前記サブストレイトの温度を上昇させた後高温タングステンＣＶＤ層を堆積して前記第二特徴部を少なくとも部分的に充填する工程から更に成るものである、請求項６に記載の方法。
  8. 前記第一特徴部の低温タングステンＣＶＤ層での充填が、ハロゲン化されたタングステン含有前駆物質及び還元剤をサブストレイトを収容する反応部署へ導入する工程から成るものである、請求項１から７のいずれか１項に記載の方法。
  9. 前記タングステン核形成層を堆積する前に、前記第一特徴部に厚さが５ｎｍ未満の下地層を形成する工程を更に有する、請求項８に記載の方法。
  10. 前記低温タングステンＣＶＤ層は前記第一特徴部の隅を覆い、
    前記第一特徴部を充填の後前記サブストレイトの温度を少なくとも７０°Ｃ上昇させ、前記サブストレイトの温度を上昇させた後高温タングステンＣＶＤ層を、前記低温タングステンＣＶＤ層により覆われた前記第一特徴部の隅を含む前記低温タングステンＣＶＤ層の上に堆積する工法を更に有する、請求項１から９のいずれか１項に記載の方法。
  11. 前記ＣＶＤ工程の間の前記サブストレイトの温度が２５０°Ｃと３２５°Ｃの間に保持されるものである、請求項１から１０のいずれか１項に記載の方法。
  12. 前記ＣＶＤ工程の間前記サブストレイトの温度が２５０°Ｃと３１５°Ｃの間に保たれる請求項１から１１のいずれか１項に記載の方法。
  13. サブストレイトの表面から陥凹し、側壁、底部、開口部及び隅から成る第一特徴部を有する前記サブストレイトを準備する段階；及び
    請求項１から１２の何れか１項に記載の方法によりサブストレイトの上の前記第一特徴部を少なくとも部分的に充填する段階
    を備える半導体基板の製造方法。
  14. サブストレイトにタングステンフィルムを堆積する器具であって、
    （イ）サブストレイト堆積多部署チェンバであって、
    サブストレイト支持材及び前記サブストレイトをガスのパルスに露出するように形成された一個以上のガス注入口を有するタングステン核形成層堆積部署、
    サブストレイト支持材及び前記サブストレイトをガスに露出するように形成された一個以上のガス注入口を有するバルク層堆積部署、から成る前記サブストレイト堆積多部署チェンバ、及び
    （ロ）多部署堆積チェンバ内の操作を制御する制御部であって、
    前記タングステン核形成層堆積部署内で複数の還元剤パルス／パージガスパルス／タングステン含有前駆物質パルスサイクルを脈動させ、サブストレイト表面の上のタングステン核形成層の上に堆積させ、
    前記サブストレイトを前記タングステン核形成層堆積部署から前記バルク層堆積部署へ運搬し、
    前記サブストレイトの温度を２５０°Ｃと３５０°Ｃの間に保持しながら還元剤とタングステン含有前駆物質とを同時に前記バルク層堆積部署に流入させて、低温タングステンＣＶＤ層を堆積させ、
    前記タングステン核形成層を堆積した後、前記低温タングステンＣＶＤ層を堆積させる前に、前記サブストレイトをタングステン前駆物質に浸潤させるためのコンピュータで読める命令から成る制御部、
    とから成るものである器具。
  15. サブストレイトにタングステンフィルムを堆積する器具であって、
    （イ）サブストレイト堆積多部署チェンバであって、
    サブストレイト支持材及び前記サブストレイトをガスのパルスに露出するように形成された一個以上のガス注入口を有するタングステン核形成層堆積部署、
    サブストレイト支持材及び前記サブストレイトをガスに露出するように形成された一個以上のガス注入口を有するバルク層堆積部署、から成る前記サブストレイト堆積多部署チェンバ、及び
    （ロ）多部署堆積チェンバ内の操作を制御する制御部であって、
    前記タングステン核形成層堆積部署内で複数の還元剤パルス／パージガスパルス／タングステン含有前駆物質パルスサイクルを脈動させ、サブストレイト表面の上のタングステン核形成層の上に堆積させ、
    前記サブストレイトを前記タングステン核形成層堆積部署から前記バルク層堆積部署へ運搬し、
    前記サブストレイトの温度を２５０°Ｃと３５０°Ｃの間に保持しながら還元剤とタングステン含有前駆物質とを同時に前記バルク層堆積部署に流入させて、低温タングステンＣＶＤ層を堆積させ、
    前記低温タングステンＣＶＤ層の堆積後、前記サブストレイトの温度を少なくとも７０°Ｃ上昇させて高温タングステンＣＶＤ層を堆積させるためのコンピュータで読める命令から成る制御部、
    とから成るものである器具。
  16. 更に低抵抗処理部署を有し、該低抵抗処理部署はサブストレイト支持材とサブストレイトをガスのパルスに露出するように形成されたガス注入口とを有し、制御部は更に複数の還元剤パルスを前記低抵抗処理部署へ脈動するコンピュータで読める命令から成り、サブストレイトを前記タングステン核形成層堆積部署から前記バルク層堆積部署へ運搬する命令はサブストレイトを前記タングステン核形成層堆積部署から低抵抗処理部署へ運搬する命令と、サブストレイトを前記低抵抗処理部署から前記バルク層堆積部署へ運搬する命令とから成るものである、請求項１４または１５に記載の器具。
JP2010093522A 2009-04-16 2010-04-14 小臨界次元のタングステン接点装置及び相互接続子の製法 Active JP5700327B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16995409P 2009-04-16 2009-04-16
US61/169,954 2009-04-16
US12/755,248 2010-04-06
US12/755,248 US20100267230A1 (en) 2009-04-16 2010-04-06 Method for forming tungsten contacts and interconnects with small critical dimensions

Publications (3)

Publication Number Publication Date
JP2010251759A JP2010251759A (ja) 2010-11-04
JP2010251759A5 JP2010251759A5 (ja) 2013-05-23
JP5700327B2 true JP5700327B2 (ja) 2015-04-15

Family

ID=42981318

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010093522A Active JP5700327B2 (ja) 2009-04-16 2010-04-14 小臨界次元のタングステン接点装置及び相互接続子の製法
JP2010093544A Active JP5791167B2 (ja) 2009-04-16 2010-04-14 サブストレイトの上に堆積する方法、サブストレイトの製造方法及び器具

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010093544A Active JP5791167B2 (ja) 2009-04-16 2010-04-14 サブストレイトの上に堆積する方法、サブストレイトの製造方法及び器具

Country Status (4)

Country Link
US (4) US8623733B2 (ja)
JP (2) JP5700327B2 (ja)
KR (3) KR101495372B1 (ja)
TW (3) TWI529806B (ja)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7955972B2 (en) * 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7655567B1 (en) 2007-07-24 2010-02-02 Novellus Systems, Inc. Methods for improving uniformity and resistivity of thin tungsten films
US7772114B2 (en) * 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US8062977B1 (en) 2008-01-31 2011-11-22 Novellus Systems, Inc. Ternary tungsten-containing resistive thin films
US8058170B2 (en) * 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US8551885B2 (en) 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US8129270B1 (en) 2008-12-10 2012-03-06 Novellus Systems, Inc. Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US10256142B2 (en) * 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8207062B2 (en) * 2009-09-09 2012-06-26 Novellus Systems, Inc. Method for improving adhesion of low resistivity tungsten/tungsten nitride layers
US8709948B2 (en) * 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
US8883637B2 (en) 2011-06-30 2014-11-11 Novellus Systems, Inc. Systems and methods for controlling etch selectivity of various materials
US8546250B2 (en) 2011-08-18 2013-10-01 Wafertech Llc Method of fabricating vertical integrated semiconductor device with multiple continuous single crystal silicon layers vertically separated from one another
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
TWI602283B (zh) 2012-03-27 2017-10-11 諾發系統有限公司 鎢特徵部塡充
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
US9969622B2 (en) * 2012-07-26 2018-05-15 Lam Research Corporation Ternary tungsten boride nitride films and methods for forming same
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9169556B2 (en) 2012-10-11 2015-10-27 Applied Materials, Inc. Tungsten growth modulation by controlling surface composition
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
CN105493229B (zh) * 2013-08-19 2019-04-05 应用材料公司 用于杂质分层外延法的设备
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
TWI672737B (zh) * 2013-12-27 2019-09-21 美商蘭姆研究公司 允許低電阻率鎢特徵物填充之鎢成核程序
US9899234B2 (en) 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration
US9748137B2 (en) 2014-08-21 2017-08-29 Lam Research Corporation Method for void-free cobalt gap fill
US20170309490A1 (en) * 2014-09-24 2017-10-26 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US9449921B1 (en) * 2015-12-15 2016-09-20 International Business Machines Corporation Voidless contact metal structures
CN107026113B (zh) * 2016-02-02 2020-03-31 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法和系统
US9875959B2 (en) * 2016-06-09 2018-01-23 International Business Machines Corporation Forming a stacked capacitor
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
KR102680860B1 (ko) 2016-09-05 2024-07-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
JP7224335B2 (ja) 2017-04-10 2023-02-17 ラム リサーチ コーポレーション モリブデンを含有する低抵抗膜
JP6788545B2 (ja) * 2017-04-26 2020-11-25 東京エレクトロン株式会社 タングステン膜を形成する方法
CN108987347B (zh) 2017-05-31 2020-10-09 联华电子股份有限公司 半导体结构的制作方法
CN111095488A (zh) 2017-08-14 2020-05-01 朗姆研究公司 三维竖直nand字线的金属填充过程
KR102401177B1 (ko) 2017-08-31 2022-05-24 삼성전자주식회사 반도체 장치
CN112041969A (zh) * 2018-04-24 2020-12-04 应用材料公司 无阻挡层的钨沉积
WO2019213604A1 (en) 2018-05-03 2019-11-07 Lam Research Corporation Method of depositing tungsten and other metals in 3d nand structures
KR20200141522A (ko) 2018-05-04 2020-12-18 어플라이드 머티어리얼스, 인코포레이티드 금속 필름들의 증착
CN112218975A (zh) * 2018-06-07 2021-01-12 朗姆研究公司 减少跨膜界面的扩散
WO2020028587A1 (en) * 2018-07-31 2020-02-06 Lam Research Corporation Multi-layer feature fill
WO2020106649A1 (en) 2018-11-19 2020-05-28 Lam Research Corporation Molybdenum templates for tungsten
CN113508465A (zh) 2018-11-30 2021-10-15 朗姆研究公司 存储器应用的线挠曲控制
US11978666B2 (en) * 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill
JP2022513479A (ja) 2018-12-14 2022-02-08 ラム リサーチ コーポレーション ３ｄ ｎａｎｄ構造上の原子層堆積
WO2020159882A1 (en) 2019-01-28 2020-08-06 Lam Research Corporation Deposition of metal films
WO2020185618A1 (en) 2019-03-11 2020-09-17 Lam Research Corporation Precursors for deposition of molybdenum-containing films
KR20210141762A (ko) 2019-04-11 2021-11-23 램 리써치 코포레이션 고 단차 커버리지 (step coverage) 텅스텐 증착
JP2022533834A (ja) * 2019-05-22 2022-07-26 ラム リサーチ コーポレーション 核生成のないタングステン堆積
JP2022544931A (ja) 2019-08-12 2022-10-24 ラム リサーチ コーポレーション タングステン堆積
JP7295749B2 (ja) * 2019-09-13 2023-06-21 キオクシア株式会社 半導体装置の製造方法
US11205589B2 (en) * 2019-10-06 2021-12-21 Applied Materials, Inc. Methods and apparatuses for forming interconnection structures
US20230023235A1 (en) * 2021-07-26 2023-01-26 Applied Materials, Inc. Enhanced stress tuning and interfacial adhesion for tungsten (w) gap fill
TW202340505A (zh) * 2021-12-07 2023-10-16 美商蘭姆研究公司 利用成核抑制的特徵部填充

Family Cites Families (233)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI117944B (fi) 1999-10-15 2007-04-30 Asm Int Menetelmä siirtymämetallinitridiohutkalvojen kasvattamiseksi
DE1763823B1 (de) * 1968-08-16 1971-11-11 Ellenberger & Poensgen Elektromagnetischer anlasschalter mit einem drehbaren magnet anker fuer einphaseninduktionsmotoren
JPS5629648A (en) 1979-08-16 1981-03-25 Toshiba Tungaloy Co Ltd High hardness sintered body
JPS62216224A (ja) 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
JPS62260340A (ja) 1986-05-06 1987-11-12 Toshiba Corp 半導体装置の製造方法
US4746375A (en) * 1987-05-08 1988-05-24 General Electric Company Activation of refractory metal surfaces for electroless plating
US4962063A (en) 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
US5250329A (en) 1989-04-06 1993-10-05 Microelectronics And Computer Technology Corporation Method of depositing conductive lines on a dielectric
GB8907898D0 (en) 1989-04-07 1989-05-24 Inmos Ltd Semiconductor devices and fabrication thereof
US5028565A (en) * 1989-08-25 1991-07-02 Applied Materials, Inc. Process for CVD deposition of tungsten layer on semiconductor wafer
EP1069610A2 (en) 1990-01-08 2001-01-17 Lsi Logic Corporation Refractory metal deposition process for low contact resistivity to silicon and corresponding apparatus
KR100209856B1 (ko) 1990-08-31 1999-07-15 가나이 쓰도무 반도체장치의 제조방법
US5250467A (en) 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
US5308655A (en) 1991-08-16 1994-05-03 Materials Research Corporation Processing for forming low resistivity titanium nitride films
US5567583A (en) 1991-12-16 1996-10-22 Biotronics Corporation Methods for reducing non-specific priming in DNA detection
US5370739A (en) 1992-06-15 1994-12-06 Materials Research Corporation Rotating susceptor semiconductor wafer processing cluster tool module useful for tungsten CVD
US5326723A (en) * 1992-09-09 1994-07-05 Intel Corporation Method for improving stability of tungsten chemical vapor deposition
KR950012738B1 (ko) * 1992-12-10 1995-10-20 현대전자산업주식회사 반도체소자의 텅스텐 콘택 플러그 제조방법
KR970009867B1 (ko) * 1993-12-17 1997-06-18 현대전자산업 주식회사 반도체 소자의 텅스텐 실리사이드 형성방법
EP0704551B1 (en) 1994-09-27 2000-09-06 Applied Materials, Inc. Method of processing a substrate in a vacuum processing chamber
JPH08115984A (ja) 1994-10-17 1996-05-07 Hitachi Ltd 半導体装置及びその製造方法
US6001729A (en) 1995-01-10 1999-12-14 Kawasaki Steel Corporation Method of forming wiring structure for semiconductor device
JP2737764B2 (ja) 1995-03-03 1998-04-08 日本電気株式会社 半導体装置及びその製造方法
JPH0927596A (ja) 1995-07-11 1997-01-28 Sanyo Electric Co Ltd 半導体装置の製造方法
US5863819A (en) 1995-10-25 1999-01-26 Micron Technology, Inc. Method of fabricating a DRAM access transistor with dual gate oxide technique
US6017818A (en) 1996-01-22 2000-01-25 Texas Instruments Incorporated Process for fabricating conformal Ti-Si-N and Ti-B-N based barrier films with low defect density
US5833817A (en) 1996-04-22 1998-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving conformity and contact bottom coverage of sputtered titanium nitride barrier layers
US5633200A (en) 1996-05-24 1997-05-27 Micron Technology, Inc. Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer
US5963833A (en) 1996-07-03 1999-10-05 Micron Technology, Inc. Method for cleaning semiconductor wafers and
US5916365A (en) 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
US5916634A (en) 1996-10-01 1999-06-29 Sandia Corporation Chemical vapor deposition of W-Si-N and W-B-N
KR100214852B1 (ko) * 1996-11-02 1999-08-02 김영환 반도체 디바이스의 금속 배선 형성 방법
US6310300B1 (en) 1996-11-08 2001-10-30 International Business Machines Corporation Fluorine-free barrier layer between conductor and insulator for degradation prevention
KR100255516B1 (ko) * 1996-11-28 2000-05-01 김영환 반도체 장치의 금속배선 및 그 형성방법
US6297152B1 (en) * 1996-12-12 2001-10-02 Applied Materials, Inc. CVD process for DCS-based tungsten silicide
JP3090074B2 (ja) 1997-01-20 2000-09-18 日本電気株式会社 半導体装置及びその製造方法
US5804249A (en) * 1997-02-07 1998-09-08 Lsi Logic Corporation Multistep tungsten CVD process with amorphization step
US6156382A (en) 1997-05-16 2000-12-05 Applied Materials, Inc. Chemical vapor deposition process for depositing tungsten
US6037248A (en) 1997-06-13 2000-03-14 Micron Technology, Inc. Method of fabricating integrated circuit wiring with low RC time delay
US6287965B1 (en) 1997-07-28 2001-09-11 Samsung Electronics Co, Ltd. Method of forming metal layer using atomic layer deposition and semiconductor device having the metal layer as barrier metal layer or upper or lower electrode of capacitor
US5956609A (en) * 1997-08-11 1999-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing stress and improving step-coverage of tungsten interconnects and plugs
US5795824A (en) * 1997-08-28 1998-08-18 Novellus Systems, Inc. Method for nucleation of CVD tungsten films
US5913145A (en) 1997-08-28 1999-06-15 Texas Instruments Incorporated Method for fabricating thermally stable contacts with a diffusion barrier formed at high temperatures
US5926720A (en) * 1997-09-08 1999-07-20 Lsi Logic Corporation Consistent alignment mark profiles on semiconductor wafers using PVD shadowing
US6861356B2 (en) * 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
US7829144B2 (en) 1997-11-05 2010-11-09 Tokyo Electron Limited Method of forming a metal film for electrode
US6099904A (en) * 1997-12-02 2000-08-08 Applied Materials, Inc. Low resistivity W using B2 H6 nucleation step
US6284316B1 (en) 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
JPH11260759A (ja) * 1998-03-12 1999-09-24 Fujitsu Ltd 半導体装置の製造方法
US6452276B1 (en) 1998-04-30 2002-09-17 International Business Machines Corporation Ultra thin, single phase, diffusion barrier for metal conductors
US6066366A (en) * 1998-07-22 2000-05-23 Applied Materials, Inc. Method for depositing uniform tungsten layers by CVD
US6143082A (en) * 1998-10-08 2000-11-07 Novellus Systems, Inc. Isolation of incompatible processes in a multi-station processing chamber
KR100273767B1 (ko) 1998-10-28 2001-01-15 윤종용 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자
US6037263A (en) * 1998-11-05 2000-03-14 Vanguard International Semiconductor Corporation Plasma enhanced CVD deposition of tungsten and tungsten compounds
US6331483B1 (en) 1998-12-18 2001-12-18 Tokyo Electron Limited Method of film-forming of tungsten
KR100296126B1 (ko) 1998-12-22 2001-08-07 박종섭 고집적 메모리 소자의 게이트전극 형성방법
US20010014533A1 (en) * 1999-01-08 2001-08-16 Shih-Wei Sun Method of fabricating salicide
JP3206578B2 (ja) * 1999-01-11 2001-09-10 日本電気株式会社 多層配線構造をもつ半導体装置の製造方法
JP4570704B2 (ja) 1999-02-17 2010-10-27 株式会社アルバック バリア膜製造方法
US6306211B1 (en) 1999-03-23 2001-10-23 Matsushita Electric Industrial Co., Ltd. Method for growing semiconductor film and method for fabricating semiconductor device
US6245654B1 (en) 1999-03-31 2001-06-12 Taiwan Semiconductor Manufacturing Company, Ltd Method for preventing tungsten contact/via plug loss after a backside pressure fault
US6294468B1 (en) * 1999-05-24 2001-09-25 Agere Systems Guardian Corp. Method of chemical vapor depositing tungsten films
US6720261B1 (en) 1999-06-02 2004-04-13 Agere Systems Inc. Method and system for eliminating extrusions in semiconductor vias
US6174812B1 (en) 1999-06-08 2001-01-16 United Microelectronics Corp. Copper damascene technology for ultra large scale integration circuits
US6355558B1 (en) * 1999-06-10 2002-03-12 Texas Instruments Incorporated Metallization structure, and associated method, to improve crystallographic texture and cavity fill for CVD aluminum/PVD aluminum alloy films
US6265312B1 (en) 1999-08-02 2001-07-24 Stmicroelectronics, Inc. Method for depositing an integrated circuit tungsten film stack that includes a post-nucleation pump down step
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
EP1136595A4 (en) 1999-08-30 2006-07-19 Ebara Corp METHOD FOR MEASURING THE DIRECT CONCENTRATION OF COATING SOLUTIONS AND METHOD AND DEVICE FOR CONTROLLING COATING SOLUTIONS
US6309966B1 (en) * 1999-09-03 2001-10-30 Motorola, Inc. Apparatus and method of a low pressure, two-step nucleation tungsten deposition
US6303480B1 (en) 1999-09-13 2001-10-16 Applied Materials, Inc. Silicon layer to improve plug filling by CVD
US6924226B2 (en) * 1999-10-02 2005-08-02 Uri Cohen Methods for making multiple seed layers for metallic interconnects
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US6902763B1 (en) 1999-10-15 2005-06-07 Asm International N.V. Method for depositing nanolaminate thin films on sensitive surfaces
KR100330163B1 (ko) 2000-01-06 2002-03-28 윤종용 반도체 장치의 텅스텐 콘택 플러그 형성 방법
US6277744B1 (en) 2000-01-21 2001-08-21 Advanced Micro Devices, Inc. Two-level silane nucleation for blanket tungsten deposition
US6777331B2 (en) * 2000-03-07 2004-08-17 Simplus Systems Corporation Multilayered copper structure for improving adhesion property
US6429126B1 (en) * 2000-03-29 2002-08-06 Applied Materials, Inc. Reduced fluorine contamination for tungsten CVD
JP5184731B2 (ja) * 2000-05-18 2013-04-17 コーニング インコーポレイテッド 固体酸化物燃料電池用可撓性電極／電解質構造体、燃料電池装置、およびその作成方法
JP3651360B2 (ja) 2000-05-19 2005-05-25 株式会社村田製作所 電極膜の形成方法
US7253076B1 (en) * 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
US6875212B2 (en) * 2000-06-23 2005-04-05 Vertelink Corporation Curable media for implantable medical device
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6936538B2 (en) * 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US6551929B1 (en) * 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US7101795B1 (en) * 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7732327B2 (en) * 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US6491978B1 (en) 2000-07-10 2002-12-10 Applied Materials, Inc. Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
US6218301B1 (en) 2000-07-31 2001-04-17 Applied Materials, Inc. Deposition of tungsten films from W(CO)6
DE60113214T2 (de) 2000-11-02 2006-06-08 Shipley Co., L.L.C., Marlborough Plattierungsbadanalyse
US6740591B1 (en) 2000-11-16 2004-05-25 Intel Corporation Slurry and method for chemical mechanical polishing of copper
AU2002214283A1 (en) * 2000-11-17 2002-05-27 Tokyo Electron Limited Method of forming metal wiring and semiconductor manufacturing apparatus for forming metal wiring
US6908848B2 (en) * 2000-12-20 2005-06-21 Samsung Electronics, Co., Ltd. Method for forming an electrical interconnection providing improved surface morphology of tungsten
KR100375230B1 (ko) * 2000-12-20 2003-03-08 삼성전자주식회사 매끄러운 텅스텐 표면을 갖는 반도체 장치의 배선 제조방법
KR100399417B1 (ko) 2001-01-08 2003-09-26 삼성전자주식회사 반도체 집적 회로의 제조 방법
US20020117399A1 (en) * 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via
KR20020072996A (ko) 2001-03-14 2002-09-19 주성엔지니어링(주) 금속 플러그 형성방법
US6740221B2 (en) 2001-03-15 2004-05-25 Applied Materials Inc. Method of forming copper interconnects
US20020190379A1 (en) 2001-03-28 2002-12-19 Applied Materials, Inc. W-CVD with fluorine-free tungsten nucleation
US20020168840A1 (en) 2001-05-11 2002-11-14 Applied Materials, Inc. Deposition of tungsten silicide films
US6635965B1 (en) * 2001-05-22 2003-10-21 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7955972B2 (en) 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US7141494B2 (en) 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US7589017B2 (en) * 2001-05-22 2009-09-15 Novellus Systems, Inc. Methods for growing low-resistivity tungsten film
US7262125B2 (en) * 2001-05-22 2007-08-28 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US7005372B2 (en) 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US6686278B2 (en) 2001-06-19 2004-02-03 United Microelectronics Corp. Method for forming a plug metal layer
US7211144B2 (en) * 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
TW581822B (en) * 2001-07-16 2004-04-01 Applied Materials Inc Formation of composite tungsten films
WO2003030224A2 (en) * 2001-07-25 2003-04-10 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
US20030029715A1 (en) * 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
JP4032872B2 (ja) * 2001-08-14 2008-01-16 東京エレクトロン株式会社 タングステン膜の形成方法
JP4595989B2 (ja) 2001-08-24 2010-12-08 東京エレクトロン株式会社 成膜方法
US6607976B2 (en) * 2001-09-25 2003-08-19 Applied Materials, Inc. Copper interconnect barrier layer structure and formation method
TW589684B (en) 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
JP2003142484A (ja) 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
US6566262B1 (en) * 2001-11-01 2003-05-20 Lsi Logic Corporation Method for creating self-aligned alloy capping layers for copper interconnect structures
TWI253478B (en) 2001-11-14 2006-04-21 Mitsubishi Heavy Ind Ltd Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus
US20030091870A1 (en) 2001-11-15 2003-05-15 Siddhartha Bhowmik Method of forming a liner for tungsten plugs
US20030123216A1 (en) 2001-12-27 2003-07-03 Yoon Hyungsuk A. Deposition of tungsten for the formation of conformal tungsten silicide
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6833161B2 (en) * 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6566250B1 (en) * 2002-03-18 2003-05-20 Taiwant Semiconductor Manufacturing Co., Ltd Method for forming a self aligned capping layer
US6797620B2 (en) 2002-04-16 2004-09-28 Applied Materials, Inc. Method and apparatus for improved electroplating fill of an aperture
KR100446300B1 (ko) 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20030224217A1 (en) 2002-05-31 2003-12-04 Applied Materials, Inc. Metal nitride formation
US7144488B2 (en) 2002-06-05 2006-12-05 Shipley Company, L.L.C. Electrode, electrochemical cell, and method for analysis of electroplating baths
US6905543B1 (en) 2002-06-19 2005-06-14 Novellus Systems, Inc Methods of forming tungsten nucleation layer
TWI287559B (en) * 2002-08-22 2007-10-01 Konica Corp Organic-inorganic hybrid film, its manufacturing method, optical film, and polarizing film
US6706625B1 (en) * 2002-12-06 2004-03-16 Chartered Semiconductor Manufacturing Ltd. Copper recess formation using chemical process for fabricating barrier cap for lines and vias
US6962873B1 (en) * 2002-12-10 2005-11-08 Novellus Systems, Inc. Nitridation of electrolessly deposited cobalt
US7311944B2 (en) * 2002-12-23 2007-12-25 Applied Thin Films, Inc. Aluminum phosphate coatings
JP2004235456A (ja) * 2003-01-30 2004-08-19 Seiko Epson Corp 成膜装置、成膜方法および半導体装置の製造方法
US7713592B2 (en) 2003-02-04 2010-05-11 Tegal Corporation Nanolayer deposition process
JP3956049B2 (ja) * 2003-03-07 2007-08-08 東京エレクトロン株式会社 タングステン膜の形成方法
US6844258B1 (en) 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
JP2007523994A (ja) 2003-06-18 2007-08-23 アプライド　マテリアルズ　インコーポレイテッド バリヤ物質の原子層堆積
JP2005029821A (ja) 2003-07-09 2005-02-03 Tokyo Electron Ltd 成膜方法
US7754604B2 (en) 2003-08-26 2010-07-13 Novellus Systems, Inc. Reducing silicon attack and improving resistivity of tungsten nitride film
JP4606006B2 (ja) * 2003-09-11 2011-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6924223B2 (en) 2003-09-30 2005-08-02 Tokyo Electron Limited Method of forming a metal layer using an intermittent precursor gas flow process
US7078341B2 (en) 2003-09-30 2006-07-18 Tokyo Electron Limited Method of depositing metal layers from metal-carbonyl precursors
KR100557626B1 (ko) 2003-12-23 2006-03-10 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성 방법
US20050139838A1 (en) 2003-12-26 2005-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101108304B1 (ko) 2004-02-26 2012-01-25 노벨러스 시스템즈, 인코포레이티드 질화 텅스텐의 증착
CN100370585C (zh) * 2004-04-12 2008-02-20 株式会社爱发科 隔离膜的形成方法及电极膜的形成方法
EP1741119B1 (en) 2004-04-21 2019-04-03 Lumileds Holding B.V. Method for the thermal treatment of tungsten electrodes free from thorium oxide for high-pressure discharge lamps
US8495305B2 (en) * 2004-06-30 2013-07-23 Citrix Systems, Inc. Method and device for performing caching of dynamically generated objects in a data communication network
US7605469B2 (en) * 2004-06-30 2009-10-20 Intel Corporation Atomic layer deposited tantalum containing adhesion layer
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US20060145190A1 (en) 2004-12-31 2006-07-06 Salzman David B Surface passivation for III-V compound semiconductors
KR100642750B1 (ko) 2005-01-31 2006-11-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7344983B2 (en) 2005-03-18 2008-03-18 International Business Machines Corporation Clustered surface preparation for silicide and metal contacts
US7220671B2 (en) * 2005-03-31 2007-05-22 Intel Corporation Organometallic precursors for the chemical phase deposition of metal films in interconnect applications
JP4738178B2 (ja) * 2005-06-17 2011-08-03 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4945937B2 (ja) * 2005-07-01 2012-06-06 東京エレクトロン株式会社 タングステン膜の形成方法、成膜装置及び記憶媒体
JP4864368B2 (ja) 2005-07-21 2012-02-01 シャープ株式会社 気相堆積方法
US7517798B2 (en) 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
US7235485B2 (en) 2005-10-14 2007-06-26 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US8993055B2 (en) 2005-10-27 2015-03-31 Asm International N.V. Enhanced thin film deposition
US7524765B2 (en) * 2005-11-02 2009-04-28 Intel Corporation Direct tailoring of the composition and density of ALD films
US7276796B1 (en) 2006-03-15 2007-10-02 International Business Machines Corporation Formation of oxidation-resistant seed layer for interconnect applications
JP2007250907A (ja) 2006-03-16 2007-09-27 Renesas Technology Corp 半導体装置およびその製造方法
US8258057B2 (en) 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
TW200746268A (en) 2006-04-11 2007-12-16 Applied Materials Inc Process for forming cobalt-containing materials
US7557047B2 (en) 2006-06-09 2009-07-07 Micron Technology, Inc. Method of forming a layer of material using an atomic layer deposition process
KR100884339B1 (ko) * 2006-06-29 2009-02-18 주식회사 하이닉스반도체 반도체 소자의 텅스텐막 형성방법 및 이를 이용한 텅스텐배선층 형성방법
KR100705936B1 (ko) 2006-06-30 2007-04-13 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성방법
US7355254B2 (en) 2006-06-30 2008-04-08 Intel Corporation Pinning layer for low resistivity N-type source drain ohmic contacts
GB2440115A (en) * 2006-07-14 2008-01-23 Alpa Shantilal Pabari Nit and lice removal comb
US8153831B2 (en) 2006-09-28 2012-04-10 Praxair Technology, Inc. Organometallic compounds, processes for the preparation thereof and methods of use thereof
KR100894769B1 (ko) 2006-09-29 2009-04-24 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
KR100881391B1 (ko) 2006-09-29 2009-02-05 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
KR20080036679A (ko) * 2006-10-24 2008-04-29 삼성전자주식회사 불 휘발성 메모리 소자의 형성 방법
US7675119B2 (en) 2006-12-25 2010-03-09 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
US20080254619A1 (en) 2007-04-14 2008-10-16 Tsang-Jung Lin Method of fabricating a semiconductor device
CN101308794B (zh) * 2007-05-15 2010-09-15 应用材料股份有限公司 钨材料的原子层沉积
JP2008288289A (ja) 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
US7655567B1 (en) * 2007-07-24 2010-02-02 Novellus Systems, Inc. Methods for improving uniformity and resistivity of thin tungsten films
US7879222B2 (en) 2007-08-27 2011-02-01 Eci Technology, Inc. Detection of additive breakdown products in acid copper plating baths
KR101564473B1 (ko) 2007-11-21 2015-10-29 램 리써치 코포레이션 텅스턴 함유층에 대한 에칭 마이크로로딩을 제어하는 방법
US8080324B2 (en) 2007-12-03 2011-12-20 Kobe Steel, Ltd. Hard coating excellent in sliding property and method for forming same
US7772114B2 (en) * 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US8062977B1 (en) 2008-01-31 2011-11-22 Novellus Systems, Inc. Ternary tungsten-containing resistive thin films
KR101163825B1 (ko) 2008-03-28 2012-07-09 도쿄엘렉트론가부시키가이샤 정전척 및 그 제조 방법
US8058170B2 (en) 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US7968460B2 (en) 2008-06-19 2011-06-28 Micron Technology, Inc. Semiconductor with through-substrate interconnect
US8551885B2 (en) * 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
KR101015526B1 (ko) * 2008-09-02 2011-02-16 주식회사 동부하이텍 마스크와 그를 이용한 반도체 소자 제조 방법
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US20100072623A1 (en) 2008-09-19 2010-03-25 Advanced Micro Devices, Inc. Semiconductor device with improved contact plugs, and related fabrication methods
JP2010093116A (ja) 2008-10-09 2010-04-22 Panasonic Corp 半導体装置及び半導体装置の製造方法
US7964502B2 (en) 2008-11-25 2011-06-21 Freescale Semiconductor, Inc. Multilayered through via
US7825024B2 (en) 2008-11-25 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming through-silicon vias
US8110877B2 (en) 2008-12-19 2012-02-07 Intel Corporation Metal-insulator-semiconductor tunneling contacts having an insulative layer disposed between source/drain contacts and source/drain regions
KR101263856B1 (ko) 2008-12-31 2013-05-13 어플라이드 머티어리얼스, 인코포레이티드 비저항이 감소되고 표면 형태가 개선된 텅스텐 필름을 증착하는 방법
DE102009015747B4 (de) 2009-03-31 2013-08-08 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US8623733B2 (en) * 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US8039394B2 (en) 2009-06-26 2011-10-18 Seagate Technology Llc Methods of forming layers of alpha-tantalum
US9034768B2 (en) 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8207062B2 (en) * 2009-09-09 2012-06-26 Novellus Systems, Inc. Method for improving adhesion of low resistivity tungsten/tungsten nitride layers
WO2011062560A1 (en) 2009-11-19 2011-05-26 National University Of Singapore Method for producing t cell receptor-like monoclonal antibodies and uses thereof
DE102009055392B4 (de) 2009-12-30 2014-05-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
US8709948B2 (en) * 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
US9129945B2 (en) 2010-03-24 2015-09-08 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
US8741394B2 (en) 2010-03-25 2014-06-03 Novellus Systems, Inc. In-situ deposition of film stacks
US8778797B2 (en) 2010-09-27 2014-07-15 Novellus Systems, Inc. Systems and methods for selective tungsten deposition in vias
US20120199887A1 (en) 2011-02-03 2012-08-09 Lana Chan Methods of controlling tungsten film properties
US20120225191A1 (en) 2011-03-01 2012-09-06 Applied Materials, Inc. Apparatus and Process for Atomic Layer Deposition
US8865594B2 (en) 2011-03-10 2014-10-21 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
US8546250B2 (en) 2011-08-18 2013-10-01 Wafertech Llc Method of fabricating vertical integrated semiconductor device with multiple continuous single crystal silicon layers vertically separated from one another
US8916435B2 (en) 2011-09-09 2014-12-23 International Business Machines Corporation Self-aligned bottom plate for metal high-K dielectric metal insulator metal (MIM) embedded dynamic random access memory
US8617985B2 (en) 2011-10-28 2013-12-31 Applied Materials, Inc. High temperature tungsten metallization process
WO2013090295A1 (en) 2011-12-12 2013-06-20 Novellus Systems, Inc. Monitoring leveler concentrations in electroplating solutions
TWI602283B (zh) 2012-03-27 2017-10-11 諾發系統有限公司 鎢特徵部塡充
JP6195898B2 (ja) 2012-03-27 2017-09-13 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 核形成の抑制を伴うタングステンによるフィーチャ充填
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
US9969622B2 (en) 2012-07-26 2018-05-15 Lam Research Corporation Ternary tungsten boride nitride films and methods for forming same
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
KR20140028992A (ko) 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 텅스텐 게이트전극을 구비한 반도체장치 및 그 제조 방법
KR101990051B1 (ko) 2012-08-31 2019-10-01 에스케이하이닉스 주식회사 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9169556B2 (en) 2012-10-11 2015-10-27 Applied Materials, Inc. Tungsten growth modulation by controlling surface composition
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US8975142B2 (en) 2013-04-25 2015-03-10 Globalfoundries Inc. FinFET channel stress using tungsten contacts in raised epitaxial source and drain
US9362163B2 (en) 2013-07-30 2016-06-07 Lam Research Corporation Methods and apparatuses for atomic layer cleaning of contacts and vias
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications

Also Published As

Publication number Publication date
TW201120959A (en) 2011-06-16
TWI536458B (zh) 2016-06-01
KR20100114855A (ko) 2010-10-26
JP2010251760A (ja) 2010-11-04
US9673146B2 (en) 2017-06-06
TW201643963A (zh) 2016-12-16
TWI623040B (zh) 2018-05-01
JP5791167B2 (ja) 2015-10-07
US20160118345A1 (en) 2016-04-28
US20100267230A1 (en) 2010-10-21
KR101383384B1 (ko) 2014-04-08
TWI529806B (zh) 2016-04-11
KR101642917B1 (ko) 2016-07-26
US20100267235A1 (en) 2010-10-21
US8623733B2 (en) 2014-01-07
KR20100114856A (ko) 2010-10-26
US20140162451A1 (en) 2014-06-12
KR20140096253A (ko) 2014-08-05
JP2010251759A (ja) 2010-11-04
US9236297B2 (en) 2016-01-12
KR101495372B1 (ko) 2015-02-24
TW201118948A (en) 2011-06-01

Similar Documents

Publication Publication Date Title
JP5700327B2 (ja) 小臨界次元のタングステン接点装置及び相互接続子の製法
KR102386744B1 (ko) 작은 임계 치수의 피쳐에서 텅스텐 컨택 저항을 개선하는 방법
JP6980020B2 (ja) ルテニウムドーピングにより強化される耐コバルト凝集性及び間隙充填作用
US11587829B2 (en) Doping control of metal nitride films
TWI663278B (zh) 極低電阻率鎢之沉積方法
TWI493058B (zh) 鎢材料的原子層沈積法
KR102361226B1 (ko) 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스
TW200837813A (en) Method of film deposition and apparatus for treating substrate
KR20110105645A (ko) 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법
Eisenbraun et al. Atomic layer deposition (ALD) of tantalum-based materials for zero thickness copper barrier applications
KR102017944B1 (ko) 니켈 배선의 제조 방법
TW202433561A (zh) 含有鉬之低電阻係數膜

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130411

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140604

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150206

R150 Certificate of patent or registration of utility model

Ref document number: 5700327

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250