JP2024059722A - 無線通信技術、装置及び方法 - Google Patents

無線通信技術、装置及び方法 Download PDF

Info

Publication number
JP2024059722A
JP2024059722A JP2024021681A JP2024021681A JP2024059722A JP 2024059722 A JP2024059722 A JP 2024059722A JP 2024021681 A JP2024021681 A JP 2024021681A JP 2024021681 A JP2024021681 A JP 2024021681A JP 2024059722 A JP2024059722 A JP 2024059722A
Authority
JP
Japan
Prior art keywords
aspects
accordance
antenna
illustrates
transceiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024021681A
Other languages
English (en)
Inventor
アルプマン，エルカン
ルクル アマドジクペ，アルノー
オサフ，オメル
アザデット，カメラン
バニン，ロテム
バリャク，ミロスラフ
バゾフ，アナット
ブレンナ，ステファノ
ケイ． キャスパー，ブライアン
タクール，ジャイプラカシュ
タルワー，シルパ
テプリツキー，モシェ
チャクラバルティ，アナンダループ
チャンス，グレゴリー
チョウドゥリー，デババニ
コーエン，エマニュエル
シルヴァ，クラウディオ ダ
ダルミア，シッダールタ
アスル，サイード ダネシュガル
ダスグプタ，カウシク
ダッタ，クナル
デイヴィス，ブランドン
デガニ，オフィル
エム． ファヒム，アムル
フライマン，アミット
ジェノサール，ミカエル
ガーソン，エラン
ゴルドベルガー，エヤル
ゴードン，エシェル
ゴードン，メイア
ハークン，ヨーゼフ
カン，シンウォン
ユイ カオ，トーァ
コーガン，ノアム
エス． コムライネン，ミッコ
イェフダ クシュニール，イガル
ラーティ，サク
エム． ランピネン，ミッコ
ランズベルク，ナフタリ
リ，ウクボン
レヴィンガー，ルン
モリーナ，アルベルト
モレノ，レスティ モントヤ
ムサー，タウフィク
ジー． ナレフスキー，ネイサン
ニコプール，ホセイン
オルハン，オネル
パラスカス，ゲオルギオス
ペレラーノ，ステファノ
ポングラッツ，ロン
ラヴィ，アショケ
ラヴィド，シュムエル
アンドリュー サガジオ，ピーター
サソグル，エレン
シャケッド，リオール
ショール，ガディ
シン，バルジート
ソフェル，メナシェ
ソヴェル，ラ’アナン
タンジ，ネビル
エス． タッカール，チンタン
ツァルファティ，アヴィ
ツファティ，ヨッシ
ヴェルヘルスト，マリアン
ワイスマン，ニル
ヤマダ，シュウヘイ
エム． イェペス，アナ
キッチン，ダンカン
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2024059722A publication Critical patent/JP2024059722A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/10—Polarisation diversity; Directional diversity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H01L23/4855—Overhang structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/24—Combinations of antenna units polarised in different directions for transmitting or receiving circularly and elliptically polarised waves or waves linearly polarised in any direction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q25/00—Antennas or antenna systems providing at least two radiating patterns
    • H01Q25/001—Crossed polarisation dual antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/24—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the orientation by switching energy from one active radiating element to another, e.g. for beam switching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q5/00—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
    • H01Q5/40—Imbricated or interleaved structures; Combined or electromagnetically coupled arrangements, e.g. comprising two or more non-connected fed radiating elements
    • H01Q5/45—Imbricated or interleaved structures; Combined or electromagnetically coupled arrangements, e.g. comprising two or more non-connected fed radiating elements using two or more feeds in association with a common reflecting, diffracting or refracting device
    • H01Q5/47—Imbricated or interleaved structures; Combined or electromagnetically coupled arrangements, e.g. comprising two or more non-connected fed radiating elements using two or more feeds in association with a common reflecting, diffracting or refracting device with a coaxial arrangement of the feeds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
    • H03L7/145—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop the switched reference signal being derived from the controlled oscillator output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/3827—Portable transceivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413—MIMO systems
    • H04B7/0456—Selection of precoding matrices or codebooks, e.g. using matrices antenna weighting
    • H04B7/0482—Adaptive codebooks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/06—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station
    • H04B7/0613—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission
    • H04B7/0615—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission of weighted versions of same signal
    • H04B7/0619—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission of weighted versions of same signal using feedback from receiving side
    • H04B7/0636—Feedback format
    • H04B7/0639—Using selective indices, e.g. of a codebook, e.g. pre-distortion matrix index [PMI] or for beam selection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Aerials (AREA)
  • Near-Field Transmission Systems (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Steroid Compounds (AREA)
  • Transceivers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

【課題】無線周波数放射（ＲＦＩ）及び電磁気干渉（ＥＭＩ）から保護される無線デバイス用の装置を提供する。【解決手段】モールド基板１０６００において、トランシーバ回路（ダイ）１０６０６は、少なくとも１つのアンテナ１０６１６と、少なくとも１つのアンテナが受信した無線周波数（ＲＦ）信号を処理する無線デバイス用の装置であって、少なくとも１つのアンテナとトランシーバ回路とは基板１０６０１の反対面に配置される。少なくとも１つのアンテナ及びトランシーバ回路に結合される伝送線路と、基板に埋め込まれている少なくとも一部分を有する金属構造であって、その少なくとも一部分は少なくとも１つのアンテナの接地を提供し、トランシーバ回路をシールドする機械的シールド１０６０２と、を含む。【選択図】図１０６

Description

［優先権主張］
この出願は以下の仮特許出願の優先権を主張する。
２０１６年１２月２１日に出願された「MILLIMETER WAVE ANTENNA STRUCTURES」という名称の米国仮特許出願第６２／４３７，３８５号。
２０１７年５月２６日に出願された「MILLIMETER WAVE TECHNOLOGY」という名称の米国仮特許出願第６２／５１１，３９８号。
２０１７年６月３０日に出願された「ANTENNA CIRCUITS AND TRANSCEIVERS FOR MILLIMETER WAVE (MMWAVE) COMMUNICATIONS」という名称の米国仮特許出願第６２／５２７，８１８号。
２０１７年１０月１１日に出願された「RADIO FREQUENCY TECHNOLOGIES FOR WIRELESS COMMUNICATIONS」という名称の米国仮特許出願第６２／５７０，６８０号。
上記の仮特許出願の夫々の全内容が参照により援用される。
［技術分野］
本開示のいくつかの態様は、アンテナ及びアンテナ構造体に関係する。本開示のいくつかの態様は、ミリメートル波通信のためのアンテナ及びアンテナ構造体に関係する。本開示のいくつかの態様は、無線信号の通信のためにアンテナ及びアンテナ構造体を使用する無線通信デバイス（例えば、モバイルデバイス及び基地局）に関係する。本開示のいくつかの態様は、第５世代（５Ｇ）無線システムに従って動作するデバイスに関する。本開示のいくつかの態様は、ＷｉＧｉｇ（Wireless Gigabit Alliance）（例えば、ＩＥＥＥ８０２．１１ａｄ）プロトコルに従って動作するデバイスに関する。本開示のいくつかの態様は、多段銅ピラーエッチング（multi-stage copper pillar etching）を使用することに関する。本開示のいくつかの態様は、共同設置されるミリメートル波（ｍｍＷａｖｅ）及び近距離通信（near field communication）（ＮＦＣ）アンテナに関する。本開示のいくつかの態様は、ＳＰＡＲＴＡ（scalable phased array radio transceiver architecture）に関する。本開示のいくつかの態様は、ＭＩＭＯサポート及び単一同軸ケーブルにわたる位相雑音同期を有するフェーズドアレイ分散通信システムに関する。本開示のいくつかの態様は、分散フェーズドアレイ通信システムにおけるＲＦｏＣ（radio frequency (RF) signals over cable）に関する。本開示のいくつかの態様は、クロック雑音漏れの低減に関する。本開示のいくつかの態様は、後方及び前方互換及びモジュール方式のための中間周波数（ＩＦ）－ＲＦコンパニオンチップ（companion chip）に関する。本開示のいくつかの態様は、パッケージ上整合ネットワークに関する。本開示のいくつかの態様は、５Ｇスケーラブル受信器（Ｒｘ）アーキテクチャに関する。
無線通信のためのモバイルデバイスにおける物理空間は、通常では、このようなデバイスのフォームファクタに含まれる機能の量のため、貴重である。他にも理由はあるが、放射される電波の空間カバレッジの必要性のため、且つ、モバイルデバイスが異なる場所に動かされるときに信号強度を維持するため、あるいは、ユーザがモバイルデバイスを時間によって異なる方向に向ける可能性があるため、困難な問題が生じる。これは、いくつかの態様において、多数のアンテナ、変化する極性、放射の方向、変化する時間における放射される電波の変化する空間ダイバーシチの必要性、及び関係する必要性をもたらし得る。ミリメートル波（ｍｍＷａｖｅ又はｍｍＷ）周波数において動作するアンテナを含むパッケージを設計するとき、空間の効率的な使用がこのような問題を解決するのに役立ち得る。
無線通信の遍在は、多数の困難な問題を引き起こし続けている。特に、異なる要件を有する多種多様のデバイスと、使用されるスペクトルとの両方のため、５Ｇ通信システムのようなモバイル通信システムの出現によって、課題が進化している。特に、最近では、ライセンス及びアンライセンス帯域のキャリアアグリゲーションの組み込みと、ｍｍＷａｖｅ帯域の来るべき使用とのため、通信において使用される周波数帯域の範囲が増加している。
ｍｍＷａｖｅ無線フロントエンドモジュール（radio front end module）（ＲＦＥＭ）における課題は、完全又はほぼ完全な指向性カバレッジを提供することである。ミリメートル波システムは、リンク予算に近づけるために高いアンテナゲインを必要とし、フェーズドアレイアンテナがビームステアリングを提供するために使用され得る。しかし、フェーズドアレイアンテナ（平面パッチアンテナのアレイ等）自体の使用は限られた角度のカバレッジを提供する。ビームステアリングは、エネルギーを意図した受信器に方向付けるのに役立ち得る（且つ意図した送信器の方向での受信器におけるゲインを相互に増加させる）が、単純なアレイは、ステアリング角度のカバレッジを制限する。更に、無線周波数（radio frequency）（ＲＦ）信号の偏波は、ｍｍＷａｖｅにとって重要な問題である。垂直偏波と水平偏波との間に有意な伝搬差が存在し、更に、空間ダイバーシチを提供するために両方の偏波の使用が使用され得る。モバイルデバイスへのこの技術の想定される適用を考えると、アンテナにおいて選択可能な偏波を提供することが重要になる。
増加する懸念の他の問題は、大気減衰損失である。大気吸収によって引き起こされる高いパスロスと、固体材料を通じた高い減衰とのため、大容量ＭＩＭＯ（multiple input, multiple output）システムが、ｍｍＷａｖｅ帯域における通信のために使用され得る。ブロックされていない方向付けられた空間チャネルを検索するためのビームフォーミングの使用と、ＬＯＳ（line of sight）通信とＮＬＯＳ（non-line of sight）通信との間の不均衡とは、ＷＰＡＮ（wireless personal area network）又はＷＬＡＮ（wireless local area network）を通じた通信に使用されるアーキテクチャに比べて、ｍｍＷａｖｅアーキテクチャを複雑にし得る。
いくつかの態様に従う例示的なユーザデバイスを示す。
いくつかの態様に従う、図１のデバイスと接続して使用され得るｍｍＷａｖｅシステムを示す。
いくつかの態様に従う例示的な基地局ラジオヘッドを示す。
いくつかの態様に従う例示的なミリメートル波通信回路を示す。
いくつかの態様に従う、図３Ａに示す例示的な送信回路の態様を示す。
いくつかの態様に従う、図３Ａに示す例示的な送信回路の態様を示す。
いくつかの態様に従う、図３Ａに示す例示的な無線周波数回路の態様を示す。
いくつかの態様に従う、図３Ａにおける例示的な受信回路の態様を示す。
いくつかの態様に従う、図３Ａにおける例示的な使用可能なＲＦ回路を示す。
いくつかの態様に従う例示的な無線フロントエンドモジュール（radio front end module）（ＲＦＥＭ）の態様を示す。
いくつかの態様に従う例示的な無線フロントエンドモジュールの代替の態様を示す。
いくつかの態様に従う、図１又は図２において使用可能な例示的なマルチプロトコルベースバンドプロセッサを示す。
いくつかの態様に従う例示的な混合信号ベースバンドサブシステムを示す。
いくつかの態様に従う例示的なデジタルベースバンドサブシステムを示す。
いくつかの態様に従う例示的なベースバンド処理サブシステムの代替の態様を示す。
いくつかの態様に従う例示的なデジタルシグナルプロセッササブシステムを示す。
いくつかの態様に従うアクセラレータサブシステムの例を示す。
いくつかの態様に従う代替の例示的なアクセラレータサブシステムを示す。
いくつかの態様に従う例示的な周期的な無線フレーム構造を示す。 いくつかの態様に従う例示的な周期的な無線フレーム構造を示す。 いくつかの態様に従う例示的な周期的な無線フレーム構造を示す。 いくつかの態様に従う例示的な周期的な無線フレーム構造を示す。 いくつかの態様に従う例示的な周期的な無線フレーム構造を示す。
いくつかの態様に従う、送信又は受信され得るシングルキャリア変調方式のコンステレーション設計の例を示す。 いくつかの態様に従う、送信又は受信され得るシングルキャリア変調方式のコンステレーション設計の例を示す。 いくつかの態様に従う、送信又は受信され得るシングルキャリア変調方式のコンステレーション設計の例を示す。
いくつかの態様に従う、送信又は受信され得るシングルキャリア変調方式の代替の例示的なコンステレーション設計を示す。 いくつかの態様に従う、送信又は受信され得るシングルキャリア変調方式の代替の例示的なコンステレーション設計を示す。
いくつかの態様に従う、送信のためのマルチキャリアベースバンド信号を生成するための例示的なシステムを示す。
いくつかの態様に従う、格子形式で示す例示的なリソースエレメントを示す。
いくつかの態様に従う符号化の例を示す。 いくつかの態様に従う符号化の例を示す。 いくつかの態様に従う符号化の例を示す。 いくつかの態様に従う符号化の例を示す。
いくつかの態様に従う、例示的な金属柱を有する半導体ダイの断面図及び上面図である。
いくつかの態様に従う、第１タイプのインターコネクト構造体を形成する金属柱を有する例示的な半導体ダイの断面図及び上面図である。
いくつかの態様に従う、第２タイプのインターコネクト構造体を形成する金属柱を有する例示的な半導体ダイの断面図及び上面図である。
いくつかの態様に従う、第３タイプのインターコネクト構造体を形成する金属柱を有する例示的な半導体ダイの断面図及び上面図である。
いくつかの態様に従う、柱がパッケージ積層に取り付けられたインターコネクト構造体を形成する金属柱を有する例示的な半導体ダイの断面図である。
いくつかの態様に従う、この開示において記載される例示的なユーザデバイスサブシステムの断面図における側面図である。
いくつかの態様に従う図２０Ａの積層構造体の例示的な台部分を示す。
いくつかの態様に従う図２０Ａの積層構造体の凹部（cavity）の内部の例示的なＲＦ給電を示す。
いくつかの態様に従う、シールドケージ（shield cage）内の開口を貫通する例示的なＲＦ給電トレースを示す。
いくつかの態様に従う、共同設置されるミリメートル波（ｍｍＷａｖｅ）アンテナ及び近距離通信（ＮＦＣ）アンテナを有する例示的な半導体パッケージの複数の図を示す。
いくつかの態様に従う、フェーズドアンテナアレイを有する例示的な無線周波数フロントエンドモジュール（radio frequency front-end module）（ＲＦＥＭ）を示す。
いくつかの態様に従うモバイルデバイス内の例示的なＲＦＥＭの例示的な位置を示す。
いくつかの態様に従う例示的なＲＦＥＭのブロック図である。
いくつかの態様に従う例示的な媒体アクセス制御（media access control）（ＭＡＣ）／ベースバンド（baseband）（ＢＢ）サブシステムのブロック図である。
いくつかの態様に従う例示的なＮＦＣアンテナ実装の図である。
いくつかの態様に従う、複数の印刷回路基板（printed circuit board）（ＰＣＢ）基材に共同設置されるｍｍＷａｖｅアンテナ及び近距離通信（ＮＦＣ）アンテナを有する例示的な半導体パッケージの複数の図を示す。
いくつかの態様に従う、ＲＦにおいて信号を位相シフト及び合成することによってビームフォーミングを実装する例示的なＲＦフェーズドアレイシステムのブロック図である。
いくつかの態様に従う、ＩＦ／ベースバンドにおいて局所発振器（local oscillator）（ＬＯ）を位相シフトしてアナログ信号を合成することによってビームフォーミングを実装する例示的なフェーズドアレイシステムのブロック図である。
いくつかの態様に従う、デジタル位相シフト及び合成を有する例示的なフェーズドアレイシステムのブロック図である。
いくつかの態様に従う、スケーラブルフェーズドアレイ無線トランシーバアーキテクチャで使用され得る例示的なトランシーバセル要素のブロック図である。
いくつかの態様に従う、複数のトランシーバセルを使用する例示的なフェーズドアレイ無線トランシーバアーキテクチャのブロック図である。
いくつかの態様に従う、フェーズドアレイ無線トランシーバを形成する個々のトランシーバセルへの半導体ダイの例示的なダイスカットを示す。
いくつかの態様に従う、フェーズドアレイアンテナでパッケージ化される例示的なフェーズドアレイ無線トランシーバアーキテクチャのブロック図である。
いくつかの態様に従う、通信バスを有する例示的なトランシーバセルのブロック図である。
いくつかの態様に従う、単一のアナログデジタル変換器（analog-to-digital converter）（ＡＤＣ）を使用するＬＯ位相シフト動作モードのトランシーバタイルを有する例示的なフェーズドアレイトランシーバアーキテクチャのブロック図である。
いくつかの態様に従う、複数のＡＤＣを使用するＬＯ位相シフト動作モードのトランシーバタイルを有する例示的なフェーズドアレイトランシーバアーキテクチャのブロック図である。
いくつかの態様に従う、複数のデジタル信号を生成するために複数のＡＤＣを使用するハイブリッド動作モード（ＬＯ及びデジタル位相シフト並びに合成）のトランシーバタイルを有する例示的なフェーズドアレイトランシーバアーキテクチャのブロック図である。
いくつかの態様に従う、単一のＡＤＣを使用するアナログＩＦ／ベースバンド位相シフト及び合成動作モードのトランシーバタイルを有する例示的なフェーズドアレイトランシーバアーキテクチャのブロック図である。
いくつかの態様に従う、複数のデジタル信号を生成するために複数のＡＤＣを使用するアナログＩＦ／ベースバンド位相シフト動作モードのトランシーバタイルを有する例示的なフェーズドアレイトランシーバアーキテクチャのブロック図である。
いくつかの態様に従う、トランシーバタイルを有するフェーズドアレイトランシーバアーキテクチャの例示的な動作モードを示す。
いくつかの態様に従う２パッケージシステムの１つのパッケージの例示的な基板の上面図を示す。
いくつかの態様に従う図４４Ａの基板の底面図を示す。
いくつかの態様に従う図４４Ａ及び４４Ｂの２パッケージシステムの第２パッケージの例示的な基板の底面図を示す。
いくつかの態様に従う、パッケージ・オン・パッケージ実装に積み重ねられる図４４Ａ～４４Ｃの第１パッケージ及び第２パッケージを示す。
いくつかの態様に従う他の２パッケージシステムの１つのパッケージの他の例示的な基板の上面図を示す。
いくつかの態様に従う図４５Ａの基板の底面図を示す。
いくつかの態様に従う図４５Ａ及び４５Ｂの２パッケージシステムの第２パッケージの例示的な基板の底面図を示す。
いくつかの態様に従う、パッケージ・オン・パッケージ実装に積み重ねられる図４５Ａ～４５Ｃの第１パッケージ及び第２パッケージを示す。
いくつかの態様に従う更に他の２パッケージシステムの１つのパッケージの例示的な基板の上面図を示す。
いくつかの態様に従う図４５Ａの基板の底面図を示す。
いくつかの態様に従う図４５Ａ及び４５Ｂの２パッケージシステムの第２パッケージの例示的な基板の底面図を示す。
いくつかの態様に従う、パッケージ・オン・パッケージ実装に積み重ねられる図４６Ａ～４６Ｃの第１パッケージ及び第２パッケージを示す。
いくつかの態様に従う更に他の２パッケージシステムの１つのパッケージの例示的な基板の上面図を示す。
いくつかの態様に従う図４６Ａの基板の底面図を示す。
いくつかの態様に従う図４７Ａ及び４７Ｂの２パッケージシステムの第２パッケージの例示的な基板の底面図を示す。
いくつかの態様に従う、パッケージ・オン・パッケージ実装に積み重ねられる図４４Ａ～４４Ｃの第１パッケージ及び第２パッケージを示す。
いくつかの態様に従う２パッケージのサイドバイサイド（side-by-side）パッケージシステムの上面図を示す。
いくつかの態様に従う図４８Ａの２パッケージの底面図を示す。
いくつかの態様に従う、サイドバイサイド実装における図４８Ａ及び４８Ｂの２パッケージの側面図を示す。
様々なサイズのＳＤフラッシュメモリカードの例示的な図である。
いくつかの態様に従う、ｍｍＷａｖｅ無線通信動作のためにカードを再利用するように変更された内容及び機能を有する例示的なマイクロＳＤカードの３次元図を示す。
いくつかの態様に従う、図２のダイポールアンテナの放射パターンを示す図５０の例示的なマイクロＳＤカードを示す。
いくつかの態様に従う、Ｚ高さで制限される露出領域に垂直に立ち上がる垂直偏波モノポールアンテナ素子を有する図５０のマイクロＳＤカードを示す。
いくつかの態様に従う、折り返しダイポールアンテナを有する図５０のマイクロＳＤカードを示す。
いくつかの態様に従う、マザーボード当たり複数のカードを提供するよう、上記のように変更された３つの例示的なマイクロＳＤカードを示す。
いくつかの態様に従う、取り付けられたトランシーバサブシステムを有する例示的な分離されたボール・グリッド・アレイ（ball grid array）（ＢＧＡ）又はランドグリッドアレイ（land grid array）（ＬＧＡ）パターンのパッケージＰＣＢサブシステムの側面図である。
いくつかの態様に従う図５３Ａのサブシステムの側面図断面である。
いくつかの態様に従う、シールドの上面を示し、且つ切り欠き（cutout）を更に示す図５３Ａのサブシステムの上面図である。
いくつかの態様に従う、アンテナが放射状に広がることを可能にする切り欠きを示し、接点を示す図５３Ａのサブシステムの上面図である。
いくつかの態様に従う、実質的に全ての方向の放射カバレッジのために、ポールの周りに環状に配置される例示的なサブシステムの配置を示す。
いくつかの態様に従うコーナー形の例示的なサブシステムを示す。
いくつかの態様に従う図３Ａのサブシステムを示す。
いくつかの態様に従う例示的なアンテナサブシステムの側面図を示す。
いくつかの態様に従うデュアルシールドアンテナサブシステムの例示的な構成の上面図である。
いくつかの態様に従う図５３Ｉのアンテナサブシステムの側面図を示す。
いくつかの態様に従う６０ＧＨｚフェーズドアレイ・システム・イン・パッケージ（System-in-Package）（ＳＩＰ）を示す。
いくつかの態様に従う例示的な６０ＧＨｚフェーズドアレイＳＩＰの側面斜視図を示す。
いくつかの態様に従う、自己試験器に配置される６０ＧＨｚ ＳＩＰを示す。
いくつかの態様に従う、ＳＩＰにおける望ましくないチップ上又はパッケージ上のクロストークに対処するための第１部分の試験のための試験設定を示す。
いくつかの態様に従う、ＳＩＰにおける望ましくないチップ上又はパッケージ上のクロストークに対処するための第２部分の試験のための例示的な試験設定を示す。
いくつかの態様に従う、６０ＧＨｚフェーズドアレイＳＩＰを試験するのに適する例示的な自動試験装置を示す。
いくつかの態様に従う、図５７の自動試験装置に追加される例示的な構成要素を示す。
いくつかの態様に従う分散フェーズドアレイシステムの例示的なＲＦフロントエンドモジュール（RF front-end module）（ＲＦＥＭ）を示す。
いくつかの態様に従う分散フェーズドアレイシステムの例示的なベースバンドサブシステム（baseband sub-system）（ＢＢＳ）を示す。
いくつかの態様に従う、単一のＲＦＥＭに結合される複数同軸ケーブル及びＭＩＭＯサポートを有する例示的な分散フェーズドアレイシステムを示す。
いくつかの態様に従う、夫々のＲＦＥＭトランシーバが別個の同軸ケーブルに結合されるＭＩＭＯサポートを有する例示的な分散フェーズドアレイシステムを示す。
いくつかの態様に従う、単一のＲＦＥＭに結合される単一同軸ケーブル及びＭＩＭＯサポートを有する例示的な分散フェーズドアレイシステムを示す。
いくつかの態様に従う、図３の単一同軸ケーブル上で通信される様々な信号の例示的なスペクトル内容を示す。
いくつかの態様に従う、単一のＢＢＳと、ＢＢＳとＲＦＥＭの夫々との間で単一同軸ケーブル及びＭＩＭＯサポートを有する複数のＲＦＥＭとを有する例示的な分散フェーズドアレイシステムを示す。
いくつかの態様に従う分散フェーズドアレイシステムの例示的なＲＦフロントエンドモジュール（RF front-end module）（ＲＦＥＭ）を示す。
いくつかの態様に従う分散フェーズドアレイシステムの例示的なベースバンドサブシステム（baseband sub-system）（ＢＢＳ）を示す。
いくつかの態様に従う、ＲＦＥＭとＢＢＳとの間で通信される信号の例示的な周波数図を示す。
いくつかの態様に従う、ＲＦ信号を通信するために単一同軸ケーブルを介して例示的なＢＢＳに結合される例示的なＲＦＥＭを示す。
いくつかの態様に従う図６９のＢＢＳのより詳細な図を示す。
いくつかの態様に従う、単一のＢＢＳに結合される複数のＲＦＥＭを使用する例示的なマッシブアンテナアレイ（massive antenna array）（ＭＡＡ）を示す。
いくつかの態様に従う、ラップトップコンピュータの蓋に達するようＲＦ信号のための例示的な導波路を示すラップトップコンピュータの分解組立図である。
いくつかの態様に従う、ラップトップコンピュータのラジオサブシステムから進み、ラップトップの蓋への途中のラップトップのヒンジの穴を通じて入る１つ以上の例示的な同軸ケーブルの図である。
いくつかの態様に従う、ラップトップコンピュータのラジオサブシステムから、蓋におけるアンテナ又はアンテナアレイへの途中のラップトップ蓋のヒンジの穴を出る１つ以上の例示的な同軸ケーブルの図である。
いくつかの態様に従う、ラップトップのマザーボードからラップトップの蓋へ且つ無線フロントエンドモジュール（radio front end module）（ＲＦＥＭ）への信号のための例示的な伝送路線の図である。
いくつかの態様に従う、ラップトップのマザーボードからラップトップの蓋へ且つ複数のＲＦＥＭへの信号のための例示的な伝送路線の図である。
いくつかの態様に従う例示的な基板統合導波路（substrate-integrated waveguide）（ＳＩＷ）の図である。 いくつかの態様に従う例示的な基板統合導波路（ＳＩＷ）の図である。
いくつかの態様に従う、クロック雑音漏れの低減を有する分散フェーズドアレイシステムの例示的なＲＦフロントエンドモジュール（RF front-end module）（ＲＦＥＭ）を示す。
いくつかの態様に従う、クロック雑音漏れの低減を有する分散フェーズドアレイシステムの例示的なベースバンドサブシステム（baseband sub-system）（ＢＢＳ）を示す。
いくつかの態様に従う、ＲＦＥＭとＢＢＳとの間で通信される信号の例示的な周波数図を示す。
いくつかの態様に従う、クロック雑音漏れの低減に関して使用され得るクロックスプレッダ及びデスプレッダ回路を示す。
いくつかの態様に従う、クロック雑音漏れの低減を使用してＲＦＥＭとＢＢＳとの間で通信される信号の周波数図を示す。
いくつかの態様に従う、ＩＦ処理を有する分散フェーズドアレイシステムの例示的なＲＦフロントエンドモジュール（RF front-end module）（ＲＦＥＭ）を示す。
いくつかの態様に従う図８３の分散フェーズドアレイシステムの例示的なベースバンドサブシステム（baseband sub-system）（ＢＢＳ）を示す。
いくつかの態様に従う、ＲＦＥＭ内にＩＦ処理を有する例示的なマルチバンド分散フェーズドアレイシステムを示す。
いくつかの態様に従う、ＲＦ信号を通信するために単一同軸ケーブルを介してＢＢＳに結合されるＲＦＥＭを有する例示的な分散フェーズドアレイシステムを示す。
いくつかの態様に従う図８６のＢＢＳのより詳細な図を示す。
いくつかの態様に従う、単一のＢＢＳに結合される複数のＲＦＥＭを使用して、複数の動作周波数帯域をサポートする例示的な分散フェーズドアレイシステムを示す。
いくつかの態様に従う図８８のＢＢＳのより詳細な図を示す。
いくつかの態様に従う、コンパニオンチップにオフロードされるＩＦ処理を有する、ＲＦＥＭと、コンパニオンチップと、ＢＢＳとを含む例示的な分散フェーズドアレイシステムを示す。
いくつかの態様に従う図９０のコンパニオンチップ及びＢＢＳのより詳細な図を示す。
いくつかの態様に従う、コンパニオンチップ内のＩＦ処理を有する例示的なマルチバンド分散フェーズドアレイシステムを示す。
いくつかの態様に従う２方向電力コンバイナの例示的なチップ上実装を示す。
いくつかの態様に従う大規模電力コンバイナの例示的なチップ上実装を示す。
いくつかの態様に従うインピーダンス変換ネットワークの例示的なチップ上実装を示す。
いくつかの態様に従う２方向電力コンバイナの例示的なパッケージ上実装を示す。
いくつかの態様に従う大規模電力コンバイナの例示的なパッケージ上実装を示す。
いくつかの態様に従うインピーダンス変換ネットワークの例示的なチップ上実装を示す。
いくつかの態様に従うドハティ（Doherty）電力増幅器の例示的なパッケージ上実装を示す。
いくつかの態様に従う、コネクタを使用する例示的な非モールド成型積層型パッケージ・オン・パッケージ埋め込みダイラジオシステムの側面図である。
いくつかの態様に従う例示的なデュアルパッチアンテナの側面図である。
いくつかの態様に従う、アンテナのボリュームが増加するときの図１００Ｂのデュアルパッチアンテナのリターンロスのシミュレーショングラフである。
いくつかの態様に従う、フレックス・インターコネクトを使用する例示的な非モールド成型積層型パッケージ・オン・パッケージ埋め込みダイラジオシステムの側面図である。
いくつかの態様に従う、フレックス・インターコネクトが写真表現で示されるときのフレックス・インターコネクトを使用する非モールド成型積層型パッケージ・オン・パッケージ埋め込みダイラジオシステムの側面図である。
いくつかの態様に従う例示的なモールド成型積層型パッケージ・オン・パッケージ埋め込みダイラジオシステムの側面図である。
いくつかの態様に従う例示的なモールド成型パッケージ・オン・パッケージ埋め込みダイラジオシステムの側面図である。
いくつかの態様に従うパッケージ・オン・パッケージ埋め込みダイラジオシステムの側面図である。
いくつかの態様に従う、ｚ方向の高さを得るためにモールド成型層内にくぼみを有するモールド成型パッケージ・オン・パッケージ埋め込みダイラジオシステムの側面図である。
いくつかの態様に従う、ＥＭＩシールド及び熱分散のためにモールドに埋め込まれる機械的シールドを含むモールド成型積層型パッケージ・オン・パッケージ埋め込みダイラジオシステムの側面図である。
いくつかの態様に従う、横方向に配置されるアンテナ又はアンテナアレイを有するパッケージラジオシステムにおける例示的な積層型極薄システムの斜視図である。
いくつかの態様に従う例示的な埋め込みダイパッケージを示す。 いくつかの態様に従う例示的な埋め込みダイパッケージを示す。 いくつかの態様に従う例示的な埋め込みダイパッケージを示す。
いくつかの態様に従う例示的な積層型リング共振器（stacked ring resonator）（ＳＲＲ）の側面図のブロック図を示す。
いくつかの態様に従う、図１０９のアンテナパッケージセルの１つ以上の層で使用され得る例示的なリング共振器を示す。
いくつかの態様に従う、図１０９のアンテナパッケージセルの１つ以上の層で使用され得る、異なる偏波を使用する複数の給電線を有する例示的なリング共振器を示す。
いくつかの態様に従う図１０９のＳＲＲアンテナのＥ面における例示的な電界の向きの線を示す。
いくつかの態様に従う図１０９のＳＲＲアンテナパッケージセルの反射率及びボアサイト（boresight）実現ゲインの例示的なグラフ表現である。
いくつかの態様に従う、図１０９のＳＲＲアンテナパッケージセルを使用する例示的なアンテナアレイのブロック図を示す。
いくつかの態様に従う、図１０９の例示的なＳＲＲアンテナパッケージセルを構成する例示的な層の組を示す。
いくつかの態様に従う図１０９のＳＲＲアンテナパッケージセルの例示的な積層のブロック図を示す。
いくつかの態様に従う、図１０９のＳＲＲアンテナパッケージセルのための給電線として使用され得る複数の例示的なストリップラインのブロック図を示す。
いくつかの態様に従う、複数の導波路アンテナを使用する例示的なモバイルデバイスを示す。
いくつかの態様に従う、導波路移行素子を有する例示的な無線周波数フロントエンドモジュール（radio frequency front-end module）（ＲＦＥＭ）を示す。
いくつかの態様に従う、ＰＣＢと導波路アンテナとの間での移行のための例示的な導波路構造体の斜視図を示す。 いくつかの態様に従う、ＰＣＢと導波路アンテナとの間での移行のための例示的な導波路構造体の斜視図を示す。
いくつかの態様に従う図１１９Ａ～１１９Ｂの導波路移行構造体の様々な断面図を示す。 いくつかの態様に従う図１１９Ａ～１１９Ｂの導波路移行構造体の様々な断面図を示す。 いくつかの態様に従う図１１９Ａ～１１９Ｂの導波路移行構造体の様々な断面図を示す。
いくつかの態様に従う、例示的なインピーダンス整合空気腔（air cavity）を含む図１１９Ａ～１１９Ｂの導波路移行構造体の様々な斜視図を示す。 いくつかの態様に従う、例示的なインピーダンス整合空気腔を含む図１１９Ａ～１１９Ｂの導波路移行構造体の様々な斜視図を示す。 いくつかの態様に従う、例示的なインピーダンス整合空気腔を含む図１１９Ａ～１１９Ｂの導波路移行構造体の様々な斜視図を示す。
いくつかの態様に従う、ＰＣＢ及び導波路が図１１９Ａ～１１９Ｂの導波路移行構造体を介して実装されるときの空気腔の他の図を示す。
いくつかの態様に従う、空気ギャップ幅に関する反射率の値のシミュレーション結果のグラフ表現を示す。
いくつかの態様に従う例示的な偏波共用アンテナ構造体を示す。
いくつかの態様に従う、多層ＰＣＢに実装される例示的な偏波共用アンテナ構造体を示す。 いくつかの態様に従う、多層ＰＣＢに実装される例示的な偏波共用アンテナ構造体を示す。 いくつかの態様に従う、多層ＰＣＢに実装される例示的な偏波共用アンテナ構造体を示す。
いくつかの態様に従う、図１２５Ａ～１２５Ｃに示すアンテナ構造体のシミュレーションされたＳパラメータを示す。
いくつかの態様に従う、図１２５Ａ～１２５Ｃに示すアンテナ構造体の例示的なシミュレーションされたファーフィールド放射パターンを示す。 いくつかの態様に従う、図１２５Ａ～１２５Ｃに示すアンテナ構造体の例示的なシミュレーションされたファーフィールド放射パターンを示す。
いくつかの態様に従う、１つの構成要素において穴あけされた表面波穴を有する図１２５Ａ～１２５Ｃのアンテナ構造体の上面図を示す。
いくつかの態様に従う、他の構成要素において穴あけされた表面波穴を有する図１２５Ａ～１２５Ｃのアンテナ構造体の上面図を示す。
いくつかの態様に従う例示的な偏波共用アンテナ構造体の代替の実装を示す。
いくつかの態様に従う図１２９のアンテナの上面図を示す。
いくつかの態様に従う図１２９のアンテナの斜視図である。 いくつかの態様に従う図１２９のアンテナの斜視図である。
いくつかの態様に従う図１３０Ａ～１３０Ｃのアンテナ構造体についての周波数に対する合計放射効率のシミュレーションを示す。
いくつかの態様に従う、図１３０Ａ～１３０Ｃに示すタイプのアンテナの例示的な４×１アレイの上面図を示す。
いくつかの態様に従う、図１３０Ｂに示すタイプのアンテナの４×１アレイの斜視図を示す。
いくつかの態様に従う、０°位相の図１３１Ｂ及び１３１Ｃの４×１アンテナアレイの例示的なシミュレーション放射パターンを示す。 いくつかの態様に従う０°位相の図１３１Ｂ及び１３１Ｃの４×１アンテナアレイの例示的なシミュレーション放射パターンを示す。
いくつかの態様に従う１２０°位相の図１３１Ｂ及び１３１Ｃの４×１アンテナアレイの例示的なシミュレーション放射パターンを示す。 いくつかの態様に従う１２０°位相の図１３１Ｂ及び１３１Ｃの４×１アンテナアレイの例示的なシミュレーション放射パターンを示す。
いくつかの態様に従う、図１３１Ｂ及び１３１Ｃのアンテナアレイの隣接する素子の間の最悪の場合のカップリングの例示的なシミュレーションを示す。
いくつかの態様に従う、０°位相における図１３１Ｂ及び１３１Ｃの４×１アンテナアレイのエンベロープ相関を示す。
いくつかの態様に従う、以下に説明するポーラーシミュレーション放射パターンのための座標系を示す。
いくつかの態様に従う、１次基板の内部に埋め込めまれたダイ及び１次基板上のシールド表面実装型デバイスを有する例示的なラジオサブシステムを示す。
いくつかの態様に従う、２次基板内の凹部内で１次基板の上に配置される表面実装型デバイス及びダイを有する例示的なラジオサブシステムを示す。
いくつかの態様に従う、２次基板内の凹部内で１次基板の上に配置される表面実装型デバイス及び１次基板の内部に埋め込まれたダイを有する例示的なラジオシステムパッケージを示す。
いくつかの態様に従う、２次基板内の凹部内で１次基板の上に配置される表面実装型デバイス及び１次基板の内部に埋め込まれたダイを有する例示的なラジオシステムパッケージの斜視切り取り図である。
いくつかの態様に従う、１次基板の底面を示す図１３８Ａのラジオシステムの斜視図である。
いくつかの態様に従う、２次基板の内部を示す図１３８Ａのラジオシステムの斜視図である。
いくつかの態様に従う、機械接続又は電気接続のためのはんだ接点を示す図１３８Ａのラジオシステムの部分斜視上面図である。
いくつかの態様に従う、図１４０Ａのはんだ接点に整合するよう２次基板に構成されるはんだ接点を示す図１３８Ａのラジオシステムの部分斜視図である。
一態様に従う、ＰＣＢに取り付けられた面部品を含む例示的な単一素子エッジファイア（edge-fire）アンテナを示す。
一態様に従う図１４１Ａの単一素子アンテナの配置及び材料の詳細を示す。
一態様に従う、図１４１Ａ及び１４１Ｂに示す単一素子アンテナの端面図を示す。
一態様に従う、図１４１Ａ及び１４１Ｂに示すタイプのアンテナ素子を含む例示的な４アンテナ素子アレイを示す。
一態様に従う、２つの異なる長さの拡張誘電体について図１４１Ａ及び１４１Ｂに示すアンテナの帯域幅を示す。
一態様に従う、図１４１Ａ及び１４１Ｂに示すアンテナの周波数範囲にわたる合計効率を示す。
一態様に従う、図１４３に示す周波数範囲より大きい周波数範囲にわたる図１４１Ａ及び１４１Ｂに示すアンテナの合計効率を示す。
一態様に従う、図１４１Ａ及び１４１Ｂに示すアンテナの周波数範囲にわたる最大実現ゲインを示す。
一態様に従う、図１４１Ａ及び１４１Ｂに示すアンテナの他の周波数範囲にわたる最大実現ゲインを示す。
一態様に従う、図１４１Ｄに示すアンテナアレイの２つの隣接するアンテナ素子の間の例示的な隔離を示す。
一態様に従う、第１拡張誘電体の長さでの図１４１Ａ及び１４１Ｂに示すアンテナ素子について所与の周波数における例示的な３次元放射パターンを示す。
一態様に従う、第２拡張誘電体の長さについての図１４１Ａ及び１４１Ｂに示すアンテナ素子について所与の周波数における例示的な３次元放射パターンを示す。
一態様に従う、夫々のアンテナ素子が第１拡張誘導体の長さを有する場合の、図１４１Ｄに示す４素子アンテナアレイについての所与の周波数における例示的な３次元放射パターンを示す。
一態様に従う、夫々のアンテナ素子が第２拡張誘導体の長さを有する場合の、図１４１Ｄに示す４素子アンテナアレイについての所与の周波数における例示的な３次元放射パターンを示す。
一態様に従う、図１４１Ａ及び１４１Ｂに示すアンテナ素子についての所与の周波数における例示的なＥ面主偏波（co-polarization）放射パターンを示す。
一態様に従う、図１４１Ａ及び図１４１Ｂに示すアンテナについての所与の周波数におけるＥ面交差偏波（cross-polarization）放射パターンを示す。
一態様に従う、図１４１Ａ及び１４１Ｂに示すアンテナについての所与の周波数における例示的なＨ面主偏波放射パターンを示す。
一態様に従う、図１４１Ａ及び図１４１Ｂに示すアンテナについての所与の周波数におけるＨ面交差偏波放射パターンを示す。
一態様に従う、ＰＣＢと併合した面部品の部分を有する図１４１Ａ及び１４１Ｂに示すアンテナと同様の例示的なアンテナ素子を示す。
一態様に従う、垂直偏波及び水平偏波給電点を更に詳細に示す、図１５３Ａに示すアンテナ素子を示す。
一態様に従う、ＰＣＢの両面に２つの面部品を含む、図１４１Ａ及び１４１Ｂに示すものと同様の例示的なアンテナ素子を示す。
一態様に従う、給電線の詳細図を含む、図１５４Ａに示すアンテナ素子を更に詳細に示す。
一態様に従う、小型の面部品とメインＰＣＢとを一緒にはんだ付けした後の図１５３Ｂの二偏波アンテナの斜視図である。
一態様に従う、メインＰＣＢに対して併合した面部品の中を見る、図１５５Ａに示すアンテナ素子の透視図を示す。
一態様に従う、図１５５Ａに示すアンテナ素子の正面図を更に詳細に示す。
一態様に従う、図１５５Ａに示すアンテナ素子の側面図を示す。
一態様に従う、図１５５Ａに示すアンテナ素子についての二偏波のリターンロスＳパラメータを示す。
いくつかの態様に従う、図１５５Ａに示すアンテナ素子についての垂直フィードによる例示的な３Ｄ放射パターンを示す。
いくつかの態様に従う、図１５５Ａに示すアンテナ素子についての水平フィードによる３Ｄ放射パターンを示す。
一態様に従う、図１５５Ａに示すアンテナについての垂直偏波フィードＥ面放射パターンを示す。
一態様に従う、図１５５Ａに示すアンテナ素子についての水平偏波フィードＨ面放射パターンを示す。
いくつかの態様に従う図１５５Ａのアンテナの水平フィードＥ面パターンについての例示的な実現ゲインを示す。
いくつかの態様に従う、直交した垂直及び水平励振を有する例示的なアンテナ素子を示す。
いくつかの態様に従う、＋４５度及び－４５度励振を有する例示的なアンテナ素子を示す。
いくつかの態様に従う、図１５９Ｂのアンテナの両方のポートのための同相励振の使用によって垂直（Ｖ）偏波を取得することを示す。
いくつかの態様に従う、図１５９Ｂのアンテナのポートにおいて１８０度位相ずれの励振の使用によって水平（Ｈ）偏波を取得することを示す。
いくつかの態様に従う、垂直及び水平励振ポートを有する図１５９Ａのアンテナ素子を示す。
いくつかの態様に従う、図１６１Ａのアンテナ素子についての例示的なシミュレーションされた放射パターン結果を示す。
いくつかの態様に従う、直交励振アンテナ素子を使用する例示的な４×４アレイの図を示す。
いくつかの態様に従う、偏波共用アンテナ素子を有する図１６２Ａの４×４アレイについての例示的なシミュレーションされた放射パターン結果を示す。
いくつかの態様に従う、図１６２Ａのアレイについて＋４５度走査角度励振についての例示的なシミュレーションされた放射パターン結果を示す。
いくつかの態様に従う逆相構成における例示的な偏波共用差動４ポートパッチアンテナを示す。
いくつかの態様に従う側面図での図１６３Ａのアンテナ構成を示す。
いくつかの態様に従う、図１６２Ａ及び１６２Ｂのアンテナ構成についてレベルＬ１～Ｌ６を含む例示的な積層構造体の積層を示す。
いくつかの態様に従う例示的なパッチアンテナ極性を示す。
いくつかの態様に従う交差偏波レベルの例示的な抑制を示す。
いくつかの態様に従う、図１６３Ａ～１６３Ｃの４ポートアンテナ構成態様についての例示的なシミュレーションされた放射パターン結果を示す。
いくつかの態様に従う、給電源から４つのポートの夫々への給電線を有する例示的な４ポート励振アンテナトポロジを示す。
いくつかの態様に従う、給電線に重畳される積層型パッチアンテナの駆動パッチを有する図１６５Ａの４ポート構成における給電線を示す。
図１６５Ｂの態様についての例示的な１２レベルの積層を示す。
いくつかの態様に従う、給電網と一体化される４ポート素子を使用する例示的な４×４アンテナアレイ方式を示す。
いくつかの態様に従う、図１６６Ａの４ポートアンテナアレイについての例示的なシミュレーションされた放射パターン結果を示す。 いくつかの態様に従う、図１６６Ａの４ポートアンテナアレイについての例示的なシミュレーションされた放射パターン結果を示す。
いくつかの態様に従う、２ポート偏波共用アンテナ素子を使用する例示的なアンテナ構成を示す。
いくつかの態様に従う、図１６７Ａのアンテナアレイについての例示的なシミュレーションされた放射パターン結果を示す。 いくつかの態様に従う、図１６７Ａのアンテナアレイについての例示的なシミュレーションされた放射パターン結果を示す。
いくつかの態様に従う、２ポート偏波共用アンテナ素子を使用する他の例示的なアンテナ構成を示す。
いくつかの態様に従う図１６８Ａについての放射パターンに対する例示的なシミュレーション結果を示す。 いくつかの態様に従う図１６８Ａについての放射パターンに対する例示的なシミュレーション結果を示す。
いくつかの態様に従う、Ｖ２Ｘ（vehicle-to-everything）通信のための複数のアンテナアレイを有する例示的なマスト実装ｍｍＷａｖｅアンテナブロックを示す。
いくつかの態様に従う、単一のエボルブドＮｏｄｅＢ（evolved Node-B）（ｅＮＢ）と通信するミリメートル波アンテナアレイにおける例示的なビームステアリング及びアンテナ切り替えを示す。
いくつかの態様に従う、複数のｅＮＢと通信するミリメートル波アンテナアレイにおける例示的なビームステアリング及びアンテナ切り替えを示す。
いくつかの態様に従う、複数のアンテナアレイを有するアンテナブロックを使用する複数のデバイスとの例示的な同時ミリメートル波通信を示す。
いくつかの態様に従う、複数のアンテナアレイを含むアンテナブロックによるミリメートル波通信に使用され得る複数の例示的なビームを示す。
いくつかの態様に従う、図１６９の複数のアンテナアレイを有するアンテナブロックを使用する例示的なミリメートル波通信デバイスのブロック図である。
いくつかの態様に従う、移動電話に構成される例示的なビアアンテナアレイ（via-antenna array）の図である。
いくつかの態様に従う、ラップトップに構成される例示的なビアアンテナアレイの図である。
いくつかの態様に従う、マザーボードＰＣＢに構成される例示的なビアアンテナアレイの図である。
いくつかの態様に従う多層ＰＣＢにおける例示的なビアアンテナ（via-antenna）の断面図である。
いくつかの態様に従う例示的なビアアンテナの斜視図である。
いくつかの態様に従うＰＣＢの上部からの例示的なＰＣＢビアアンテナ内部図の図である。
いくつかの態様に従う、ＰＣＢの底部から見た例示的なＰＣＢビアアンテナの図である。
いくつかの態様に従う例示的なビアアンテナアレイの上面図である。
いくつかの態様に従うビアアンテナのための例示的な垂直フィードの図である。
いくつかの態様に従うビアアンテナのための例示的な水平フィードの図である。
いくつかの態様に従う、ダイポールビアアンテナとして構成される例示的な背中合わせのビア（back-to-back vias）の斜視図である。
いくつかの態様に従う、ＰＣＢ積層を示すダイポールビアアンテナとして構成される例示的な背中合わせのビアの斜視図である。
いくつかの態様に従う図１７９Ａ及び１７９Ｂのダイポールビアアンテナ構成についてのアンテナのリターンロスのグラフである。
いくつかの態様に従う、Ｌｕｄｗｉｇの定義を使用した２７．５ＧＨｚの周波数での図１７９Ａ及び１７９Ｂのダイポールビアアンテナ構成についてのシミュレーションされたファーフィールドコプレーナー（coplanar）放射パターンである。
いくつかの態様に従う、Ｌｕｄｗｉｇの定義を使用した２８ＧＨｚの周波数での図１７９Ａ及び１７９Ｂのダイポールビアアンテナ構成についての例示的なシミュレーションされたファーフィールドコプレーナー放射パターンである。
いくつかの態様に従う、Ｌｕｄｗｉｇの定義を使用した２９．５ＧＨｚの周波数での図１７９Ａ及び１７９Ｂのダイポールビアアンテナ構成についての例示的なシミュレーションされたファーフィールドコプレーナー放射パターンである。
いくつかの態様に従う５Ｇ技術についての２８ＧＨｚでの動作のための例示的な２素子ビアアンテナアレイ設計である。
いくつかの態様に従う図１８２の２素子ビアアンテナアレイ設計についてのアンテナのリターンロスのシミュレーショングラフである。
いくつかの態様に従う、２７．５ＧＨｚの周波数で動作する図１８２の２素子ビアアンテナアレイのシミュレーションされた放射パターンである。
いくつかの態様に従う、２９．５ＧＨｚの周波数で動作する図１８２の２素子ビアアンテナアレイのシミュレーションされた放射パターンである。
いくつかの態様に従う、ＰＣＢにおいて設計される例示的なビアアンテナの斜視図である。
いくつかの態様に従う図１８５のビアアンテナの接地面の底面図である。
いくつかの態様に従う図１８５のビアアンテナの側面図である。
いくつかの態様に従う図１８５のビアアンテナの斜視図である。
いくつかの態様に従う図１８５のビアアンテナについての例示的なビアアンテナのリターンロスのシミュレーショングラフである。
いくつかの態様に従う、表面波伝搬を低下させるためにＰＣＢにおいて例示的なビアアンテナの周りに穴あけされた空気穴の図である。
いくつかの態様に従う３Ｄ円すいアンテナのための例示的な変性接地面の構成要素を示す。 いくつかの態様に従う３Ｄ円すいアンテナのための例示的な変性接地面の構成要素を示す。 いくつかの態様に従う３Ｄ円すいアンテナのための例示的な変性接地面の構成要素を示す。
様々な不良接地面を有する例示的な円すいアンテナを示す。
いくつかの態様に従う、異なるタイプの接地面を有する円すい形モノポールアンテナの例を示す。 いくつかの態様に従う、異なるタイプの接地面を有する円すい形モノポールアンテナの例を示す。 いくつかの態様に従う、異なるタイプの接地面を有する円すい形モノポールアンテナの例を示す。
いくつかの態様に従う図１９０Ａ～１９０Ｃのアンテナ構造体の間の放射パターン比較を示す。 いくつかの態様に従う図１９０Ａ～１９０Ｃのアンテナ構造体の間の放射パターン比較を示す。
いくつかの態様に従う図１９０Ａ～１９０Ｃのアンテナ構造体のいくつかのより詳細な図である。 いくつかの態様に従う図１９０Ａ～１９０Ｃのアンテナ構造体のいくつかのより詳細な図である。
いくつかの態様に従う図１９０Ａ～１９０Ｃの例示的な３Ｄアンテナ構造体の上面図である。 いくつかの態様に従う図１９０Ａ～１９０Ｃの例示的な３Ｄアンテナ構造体の底面図である。
いくつかの態様に従う図１９２Ａ及び図１９２Ｂのアンテナのリターンロスの間のグラフ比較である。
いくつかの態様に従う図１９０Ａ～１９０Ｃの接地構造体についての電界（E-field）分布を示す。 いくつかの態様に従う図１９０Ａ～１９０Ｃの接地構造体についての電界分布を示す。 いくつかの態様に従う図１９０Ａ～１９０Ｃの接地構造体についての電界分布を示す。
いくつかの態様に従う、変性接地面を有さず且つ変性接地面を有する例示的な５素子円すいアンテナアレイを示す。 いくつかの態様に従う、変性接地面を有さず且つ変性接地面を有する例示的な５素子円すいアンテナアレイを示す。 いくつかの態様に従う、変性接地面を有さず且つ変性接地面を有する例示的な５素子円すいアンテナアレイを示す。
いくつかの態様に従う、変性接地面を有さず且つ変性接地面を有する交差偏波放射パターン比較を示す。 いくつかの態様に従う、変性接地面を有さず且つ変性接地面を有する交差偏波放射パターン比較を示す。
いくつかの態様に従うアンテナ放射での接地面の効果を示す。 いくつかの態様に従うアンテナ放射での接地面の効果を示す。
いくつかの態様に従う、変性接地面を有する例示的なアンテナアレイについてのリターンロスの比較及び隔離比較を示す。
いくつかの態様に従う例示的な非変性接地アンテナアレイについてのアンテナ素子の間のリターンロスの比較及び隔離比較を示す。
いくつかの態様に従う、３Ｄアンテナと共に使用され得る、スロットを作られた変性接地面を有する例示的なＰＣＢを示す。 いくつかの態様に従う、３Ｄアンテナと共に使用され得る、スロットを作られた変性接地面を有する例示的なＰＣＢを示す。 いくつかの態様に従う、３Ｄアンテナと共に使用され得る、スロットを作られた変性接地面を有する例示的なＰＣＢを示す。
スイッチ及びスプリットモードで動作する例示的な受信器のブロック図を示す。
いくつかの態様に従う、セグメント化された低雑音増幅器（low-noise amplifier）（ＬＮＡ）及びセグメント化されたミキサを使用する例示的な受信器のブロック図を示す。
いくつかの態様に従う、連続的なキャリアアグリゲーション信号を処理するためにスプリットモードで動作する、セグメント化された低雑音増幅器（low-noise amplifier）（ＬＮＡ）及びセグメント化されたミキサを使用する例示的な受信器のブロック図を示す。
いくつかの態様に従う、ＬＮＡ入力で分かれる信号を用いてスイッチモードで動作するセグメント化されたＬＮＡ及びセグメント化されたミキサを使用する例示的な受信器のブロック図を示す。
いくつかの態様に従う、ＬＮＡ入力で分かれる信号を用いてスプリットモードで動作するセグメント化されたＬＮＡ及びセグメント化されたミキサを使用する例示的な受信器のブロック図を示す。
いくつかの態様に従う例示的な局所発振器（local oscillator）（ＬＯ）信号生成回路のブロック図を示す。
いくつかの態様に従う、ＬＮＡ出力で分かれる信号を用いてスイッチモードで動作するセグメント化された出力ＬＮＡ及びセグメント化されたミキサを使用する例示的な受信器のブロック図を示す。
いくつかの態様に従う、ＬＮＡ出力で分かれる信号を用いてスプリットモードで動作するセグメント化された出力ＬＮＡ及びセグメント化されたミキサを使用する例示的な受信器のブロック図を示す。
いくつかの態様に従う、スイッチモードで動作する受信器についての例示的なＬＯ分布方式を示す。
いくつかの態様に従う、スプリットモードで動作する受信器についての例示的なＬＯ分布方式を示す。
いくつかの態様に従う、コネクタを使用する非モールド成型積層型パッケージ・オン・パッケージ埋め込みダイラジオシステムの側面図である。
いくつかの態様に従う例示的なモールド成型積層型パッケージ・オン・パッケージ埋め込みダイラジオシステムの側面図である。
いくつかの態様に従う例示的なモールド成型パッケージ・オン・パッケージ埋め込みダイラジオシステムの側面図である。
いくつかの態様に従う、ＲＦフロントエンドのスタンドアローン構成要素を有する例示的な計算プラットフォームの断面図を示す。
いくつかの態様に従う、積層又は基板内のＲＦフロントエンドの一体化された構成要素を有する例示的な計算プラットフォームの断面図を示す。
いくつかの態様に従う、積層／基板に部分的に実装される例示的なスマートデバイス又は例示的なコンピュータシステム若しくはシステム・オン・チップ（System-on-Chip）（ＳｏＣ）を示す。
いくつかの態様に従う、ダイとアンテナとの間に構成される極薄の構成要素を使用する例示的なモールド成型パッケージ・オン・パッケージ埋め込みダイラジオシステムの側面図である。
いくつかの態様に従う、互いに積み重ねられる３つのパッケージを有するモールド成型パッケージ・オン・パッケージ埋め込みダイラジオシステムの側面図である。
いくつかの態様に従う５Ｇ及びＷｉＧｉｇのための例示的なｍｍＷａｖｅ ＲＦアーキテクチャのハイレベルブロック図である。
いくつかの態様に従う５Ｇ及びＷｉＧｉｇのための例示的なｍｍＷａｖｅ ＲＦアーキテクチャの周波数変換計画を示す。
いくつかの態様に従う５Ｇの４０ＧＨｚ周波数帯域についての周波数割り当ての図である。
いくつかの態様に従う、未使用の５Ｇ周波数帯域の間で２つの周波数帯域ストリームから第２周波数帯域ストリームをシフトするための例示的なシンセサイザソースを示す。
いくつかの態様に従う周波数の関数としての位相雑音電力を示す。
いくつかの態様に従う４０ＧＨｚ周波数帯域における５Ｇのための例示的な送信器アップコンバージョン周波数方式を示す。
いくつかの態様に従う３０ＧＨｚ周波数帯域における５Ｇのための例示的な送信器アップコンバージョン周波数方式を示す。
いくつかの態様に従う例示的なベースバンド集積回路（baseband integrated circuit）（ＢＢＩＣ）ブロック図の第１部分である。
いくつかの態様に従う例示的なベースバンド集積回路（ＢＢＩＣ）ブロック図の第２部分である。
いくつかの態様に従う例示的な詳細な無線周波数集積回路（radio frequency integrated circuit）（ＲＦＩＣ）ブロック図である。
いくつかの態様に従う例示的なｍｍＷａｖｅ及び５Ｇ通信システムのブロック図である。 いくつかの態様に従う例示的なｍｍＷａｖｅ及び５Ｇ通信システムのブロック図である。
いくつかの態様に従う、様々なチャネル選択肢の間でのスイープのための無線周波数（ＲＦ）、中間周波数（ＩＦ）及び局所発振器（ＬＯ）周波数の概略割り当てを示す。
いくつかの態様に従う例示的な固定ＬＯ送信器アップコンバージョン方式を示す。
いくつかの態様に従う、固定ＬＯを有する第１変換に続いて変化するＬＯを有する第２変換を含む例示的なラジオシステムにおけるデュアルコンバージョンを示す。
いくつかの態様に従うデジタル時間変換器（digital-to-time converter）（ＤＴＣ）構造体を示す。
いくつかの態様に従う、開ループで較正されるＤＴＣアーキテクチャを示す。
いくつかの態様に従う、クロック周波数を増加させるためのＤＴＣの時間インターリーブを示す。 いくつかの態様に従う図２３２Ａのクロック信号を示す。
いくつかの態様に従うパルス整形を有する直列注入同期発振器を示す。
いくつかの態様に従う、ｍｍＷａｖｅ周波数信号を提供する方法を示す。
いくつかの態様に従う受信器を示す。
いくつかの態様に従うフィードフォワード型等化器（feedforward equalizer）（ＦＦＥ）の基本的な実装を示す。
いくつかの態様に従うＦＦＥを示す。 いくつかの態様に従うＦＦＥを示す。
いくつかの態様に従うアナログ信号等化を提供する方法を示す。
いくつかの態様に従う再構成可能な判定帰還型等化器（decision feedback equalizer）（ＤＦＥ）の構成を示す。 いくつかの態様に従う再構成可能な判定帰還型等化器（ＤＦＥ）の構成を示す。
いくつかの態様に従う再構成可能なＤＦＥのセレクタ／Ｄフリップフロップ（D Flipflop）（ＤＦＦ）の組み合わせ構成を示す。 いくつかの態様に従う再構成可能なＤＦＥのセレクタ／Ｄフリップフロップ（ＤＦＦ）の組み合わせ構成を示す。
いくつかの態様に従うＤＦＥを構成する方法である。
いくつかの態様に従うｍｍＷａｖｅアーキテクチャを示す。
いくつかの態様に従う送信器ハイブリッドビームフォーミングアーキテクチャを示す。
いくつかの態様に従う通信レートのシミュレーションを示す。
いくつかの態様に従う信号対雑音比（signal-to-noise ratio）（ＳＮＲ）のシミュレーションを示す。
いくつかの態様に従うビームフォーミングされたｍｍＷａｖｅ信号を通信する方法を示す。
いくつかの態様に従うトランシーバ構造体を示す。 いくつかの態様に従うトランシーバ構造体を示す。
いくつかの態様に従うトランシーバ構造体を示す。 いくつかの態様に従うトランシーバ構造体を示す。
いくつかの態様に従う適応分解能アナログデジタル変換器（analog-to-digital converter）（ＡＤＣ）電力消費量を示す。
いくつかの態様に従うビットエラーレート（bit error rate）（ＢＥＲ）性能を示す。
いくつかの態様に従うビームフォーミングされたｍｍＷａｖｅ信号を通信する方法を示す。
いくつかの態様に従うトランシーバ構造体を示す。 いくつかの態様に従うトランシーバ構造体を示す。
いくつかの態様に従うアレイ構造体を示す。
いくつかの態様に従うグレーティングローブ（grating lobe）のシミュレーションを示す。
いくつかの態様に従う最適位相値のシミュレーションを示す。
いくつかの態様に従う最適位相値の他のシミュレーションを示す。
いくつかの態様に従う位相シフタについてのプロセスを示す。
いくつかの態様に従う位相値決定を示す。
いくつかの態様に従う性能比較を示す。
いくつかの態様に従う他の性能比較を示す。
いくつかの態様に従う、通信デバイスにおいてビームステアリングを提供する方法を示す。
いくつかの態様に従う電荷ポンプの態様を示す。 いくつかの態様に従う電荷ポンプの態様を示す。
いくつかの態様に従う電荷ポンプの態様を示す。
いくつかの態様に従う電荷ポンプの出力部分の簡略化した図を示す。 いくつかの態様に従う電荷ポンプの信号のタイミング図を示す。
いくつかの態様に従う電荷ポンプの動作を示す。 いくつかの態様に従う電荷ポンプの動作を示す。 いくつかの態様に従う電荷ポンプの動作を示す。
いくつかの態様に従う電荷ポンプの動作の総括を示す。 いくつかの態様に従う電荷ポンプの動作の総括を示す。 いくつかの態様に従う電荷ポンプの動作の総括を示す。
いくつかの態様に従う、電荷ポンプにおいて電荷を注入する方法を示す。
いくつかの態様に従う受信器アーキテクチャを示す。
いくつかの態様に従う受信器のフィルタ特性を示す。
いくつかの態様に従う受信器のＢＥＲ性能を示す。
いくつかの態様に従う異なる受信器アーキテクチャを示す。
いくつかの態様に従う、受信器において干渉を補償する方法を示す。
いくつかの態様に従う干渉を示す。 いくつかの態様に従う干渉を示す。
いくつかの態様に従う受信器アーキテクチャを示す。
いくつかの態様に従うオーバーサンプリングされた信号を示す。
いくつかの態様に従う受信器のフィルタ特性を示す。 いくつかの態様に従う受信器のフィルタ特性を示す。
いくつかの態様に従うビームフォーミングパターンを示す。
いくつかの態様に従う受信器のＢＥＲ性能を示す。
いくつかの態様に従う、受信器において量子化器ダイナミックレンジを低減する方法を示す。
いくつかの態様に従うＡＤＣシステム（ADC system）（ＡＤＣＳ）を示す。
いくつかの態様に従うＡＤＣＳの異なる動作モードを示す。 いくつかの態様に従うＡＤＣＳの異なる動作モードを示す。
いくつかの態様に従うコアＡＤＣ平均化を示す。
いくつかの態様に従う平均化システムの分解能改善を示す。
いくつかの態様に従う、フレキシブルなＡＤＣアーキテクチャを提供する方法を示す。
いくつかの態様に従う受信器アーキテクチャを示す。
いくつかの態様に従う空間応答のシミュレーションを示す。
いくつかの態様に従うＢＥＲのシミュレーションを示す。
いくつかの態様に従う干渉除去のシミュレーションを示す。
いくつかの態様に従う、受信器において量子化器ダイナミックレンジを低減する方法を示す。
本明細書中で利用され得ると共に、いくつかの態様においてＭ個の並列低速ＡＤＣチャネルを使用して高速変換を実現するいくつかの態様に従う、タイムインターリーブ型アナログデジタル変換器（Time-Interleaved Analog to Digital Converter）（ＴＩ－ＡＤＣ）アーキテクチャの例のブロック図である。
どのように全てのチャネルが例示的なＴＩ－ＡＤＣに従う、Ｍ個の均一間隔の位相を有する同じサンプリング周波数ＦＳ（又は図２９１に示す、その逆ＴＳ）で動作するかを示すタイミング図２９１００である。
本明細書中で開示される例に従う、ループバック設計を有するトランシーバ２９２００の例を示すブロック図である。
本明細書中で開示される例に従う処理を示すフローチャートである。
いくつかの態様に従う例示的なＴＩ－ＡＤＣのブロック図である。
いくつかの態様に従う、高速変換を実現するＴＩ－ＡＤＣの例のブロック図である。
いくつかの態様に従う、どのように全てのチャネルがＭ個の均一間隔の位相を有する同じサンプリング周波数ＦＳ（又は図２９６に示す、その逆ＴＳ）で動作するかを示すタイミング図である。
いくつかの態様に従う、ゲイン補正を適用するための処理の例示的な実装を示すフローチャートである。
いくつかの態様に従う、ＡＭ／ＡＭ（入力振幅対出力振幅）のＰＡ特性曲線の例を示すグラフである。
いくつかの態様に従う、ＡＭ／ＰＭ（入力振幅対出力位相変化）のＰＡ特性曲線の例を示すグラフである。
本開示の例示的な態様に従うフェーズドアレイ送信器の部分のゲインモデルの例のブロック図である。
本開示の例示的な態様に従う、上記の送信器モデルが表し得る切り替え可能なトランシーバ部分の例のブロック図である。
本質的には図３０１に示すトランシーバ部分のレプリカのトランシーバ部分であるが、本開示の例示的な態様に従う、受信構成に入れられたスイッチを有する。
本開示の例示的な態様に従う、トランシーバ部分を含み得る全体のトランシーバ例のブロック図の部分である。 本開示の例示的な態様に従う、トランシーバ部分を含み得る全体のトランシーバ例のブロック図の部分である。
本開示の例示的な態様に従う、外部フェーズドアレイトランシーバ（external phased array transceiver）（ＥＰＡＴ）と通信するフェーズドアレイトランシーバを示すブロック図である。
本開示の例示的な態様に従う、トランシーバによって使用され得る処理の例を示すフローチャートである。
本開示の例示的な態様に従う、トランシーバによって使用され得る処理の他の例を示すフローチャートである。
いくつかの態様に従う全体の分散フェーズドアレイトランシーバシステムの例のブロック図の部分である。 いくつかの態様に従う全体の分散フェーズドアレイトランシーバシステムの例のブロック図の部分である。
いくつかの態様に従う受信器電力増幅器のブロック図である。
いくつかの態様に従う、所与の自動ゲイン制御（automatic gain control）（ＡＧＣ）ゲイン設定について、ＥＶＭ対受信電力をプロットしたグラフである。
いくつかの態様に従ってＡＧＣゲイン設定が互いに或る程度の重複を有するときの、複数のＡＧＣゲイン設定についてのＥＶＭ対受信電力曲線を含むグラフである。
いくつかの態様に従う、特定のＡＧＣゲイン設定を作動させるための最適閾値を示すグラフである。
いくつかの態様に従う、最適閾値を決定するために利用され得る例示的な処理を示すフローチャートである。
いくつかの態様に従う無線周波数（radio frequency）（ＲＦ）フェーズドアレイシステムのブロック概略図である。
いくつかの態様に従う、局所発振器（local oscillator）（ＬＯ）フェーズドアレイシステムと呼ばれるフェーズドアレイ無線トランシーバの他のトポロジを示すブロック概略図である。
いくつかの態様に従う、デジタルフェーズドアレイシステムと呼ばれるフェーズドアレイ無線トランシーバ設計への第３選択肢を示すブロック概略図である。
いくつかの態様に従うＳＰＡＲＴＡアレイの例示的なセル要素のブロック図である。
いくつかの態様に従うタイル状ＳＰＡＲＴＡセルを示すブロック図である。
いくつかの態様に従うウェハのダイスカットの図である。 いくつかの態様に従うウェハのダイスカットの図である。
いくつかの態様に従う、ウェハ処理されてアンテナアレイと結合され得る結合ＳＰＡＲＴＡアレイの図である。
いくつかの態様に従う、デジタルフェーズアレイのタイル化に使用され得るＳＰＡＲＴＡセル（ＳＰＡＲＴＡセルの実装でもよい）を示すブロック図である。
いくつかの態様に従う、ＬＯ位相結合モードにおいて隣接セルの間でのＬＯフェーズドアレイのパイプライン化を示すブロック図である。
いくつかの態様に従う、ＬＯフェーズアレイを使用するＳＰＡＲＴＡセルタイル化を示すとともに、アクティブデータ変換器ＡＤＣを示すブロック図である。
いくつかの態様に従って夫々の行が単一のＡＤＣをシフト及び共有するＬＯフェーズにおいてタイル状にされるときの、ハイブリッドモードにおけるＳＰＡＲＴＡアレイを示すブロック図である。
いくつかの態様に従う、アナログフェーズドアレイ結合動作モードについての隣接セルの間で結合するアナログフェーズドアレイのパイプライン化を示すブロック図である。
従来の同期型発振器の位相シフト特性を利用する、いくつかの態様に従う注入同期型（Injection-locked）（ＩＬ）に基づく位相変調回路の構成要素を示す概略図である。
いくつかの態様に従う、注入周波数に依然として同期されているときに、発振器の中心周波数が同期周波数に関して変化したときに、どのように出力位相及び振幅が変化するかを示すグラフである。
いくつかの態様に従う、データ入力としてベースバンド変調ビットでキャップＤＡＣ（cap-DAC）を制御することによって生成される位相φ１及びφ２を有する２つのシンボルを示すタイミング図である。
いくつかの態様に従う、キャリア周波数に関してカスケード型分数調波（sub-harmonic）注入同期型（injection-locked）アーキテクチャを使用する全３６０°位相変調でのＩＬに基づく位相変調回路についてのブロック図である。
いくつかの態様に従う、２つの異なるオフセットで要素１及び２が同じベースバンドデータ信号（「１１」、「００」）に供給される真の時間遅延に基づくビームフォーミングを示す複合グラフである。
いくつかの態様に従う、真の時間遅延ビームフォーミングを有する合成高調波ＩＬに基づく位相変調を実装する４素子フェーズドアレイ送信器の例示的なアーキテクチャを示す概略ブロック図である。
いくつかの態様に従う、キャリア周波数の１／３で動作する注入同期型発振器の例を示すＩＬに基づく位相変調回路についてのブロック図である。
いくつかの態様に従う、キャリア周波数の１／２で動作する注入同期型発振器の例を示すＩＬに基づく位相変調回路についてのブロック図である。
いくつかの態様に従う、可能なＩ／Ｑ値を示すコンステレーションマップであるグラフを用いた４位相偏移変調（quadrature phase-shift keying）（ＱＰＳＫ）（ＰＡＭ２ワイヤーラインに基づく）変調（シンボル当たり２ビット）を示す図である。
いくつかの態様に従う、可能なＩ／Ｑ値を示すコンステレーションマップであるグラフを用いた１６ＱＡＭ（ＰＡＭ４ワイヤーラインに基づく）変調（シンボル当たり４ビット）を示す図である。
いくつかの態様に従うＰＡＭ２（ＱＰＳＫ）変調のための設計の図である。
いくつかの態様に従って提供されるデータ及びエラー値のテーブルである。
いくつかの態様に従うＺの式及び第１テーブルの使用を示すグラフである。
いくつかの態様に従う、＋３の値の上及び－３の値の下を除き、エラー値が全て－１である第２概念を示すテーブルである。
いくつかの態様に従う、第２テーブルを使用するＺ関数のグラフである。
いくつかの態様に従うワイヤーラインのための典型的なボーレートＣＤＲループのブロック概略図である。
いくつかの態様に従う、同相（Ｉ）及び直交（Ｑ）入力の両方を有する新規なワイヤレスＣＤＲループのブロック概略図である。
いくつかの態様に従う、図３４２の設計におけるモードに使用され得る様々なモード値を含むテーブルである。
いくつかの態様に従う、受信信号の振幅が受信器の動作中に変化するときの、受信器において実装され得る例示的なＡＧＣ回路のブロック概略図である。
いくつかの態様に従う、受信信号の振幅が受信器の動作中に変化するときの、受信器において実装され得る例示的なＡＧＣ処理のフローチャートである。
いくつかの態様に従う、単一アンテナ受信器において受信器信号のＩ／Ｑ成分の夫々においてｂ＝ｌｏｇ２（２ｎ）ビットでの低分解能ＡＤＣについての量子化ビンを示す直交符号化についてのコンステレーショングラフである。
いくつかの態様に従う、３ビットＡＤＣについての量子化領域を示す直交符号化についてのコンステレーショングラフである。
いくつかの態様に従う、ｒ１及びｒ５のみが単調増加及び減少する条件付き確率分布を示すグラフである。
いくつかの態様に従う条件付き確率分布の導関数を示すグラフである。
いくつかの態様に従う、従来の平均電力決定と比較した提案の電力推定アルゴリズムの推定性能の例を示すグラフである。
いくつかの態様に従う、新規なアルゴリズムのレイテンシーを示すグラフである。
いくつかの態様に従う、正規化平均二乗誤差（mean square error）（ＭＳＥ）を比較するグラフである。
いくつかの態様に従う、均一４５°位相雑音を有する平均二乗誤差（ＭＳＥ）を示すグラフである。
いくつかの態様に従う、デジタルプロセッサを有するＭＩＭＯ受信器の例を示すブロック概略図である。
いくつかの態様に従う、Ｎ個の同一のトランシーバスライス及びＮ個のアンテナ素子を有するビームフォーミング回路の例を示すブロック図である。
いくつかの態様に従う、アンテナアレイゲインが一定に保持される場合におけるアンテナのＳＮＤＲ対入力電力をプロットしたグラフである。
いくつかの態様に従う、ゲイン制御を可能にするようアンテナアレイゲインが変化する場合におけるアンテナのＳＮＤＲ対入力電力をプロットしたグラフである。
いくつかの態様に従う、アンテナアレイにおけるアクティブな素子の数に対する放射電力及び相対電流ドレインを示すグラフである。
いくつかの態様に従う、Ｒｘのための動作条件のトレードオフを示すグラフである。
いくつかの態様に従う、Ｔｘのための動作条件のトレードオフを示すグラフである。
いくつかの態様に従って使用され得る受信処理の例を示すフローチャートである。
いくつかの態様に従って使用され得る送信処理の例を示すフローチャートである。
いくつかの態様に従うＤＡＣアーキテクチャの概略図である。
本明細書中に記載されるデバイスの１つの実装に従う階層構造の概略図である。
いくつかの態様に従う、送信アンテナ及び受信アンテナが整列している（すなわち、並列である）ときの主偏波（co-polarization）及び交差偏波（cross-polarization）を示すグラフの対を含む、結合チャート図である。
いくつかの態様に従う、送信アンテナ及び受信アンテナが整列していない（すなわち、並列でない）ときの主偏波及び交差偏波を示すグラフの対を含む、結合チャート図である。
いくつかの態様に従う、ＭＳＦＦＰＥ設計を使用する受信器の例である。
従来の加算器を示す回路図である。
いくつかの態様に従う、関係する差がハイライトされたＤＦＥ加算器の統合を示す回路図である。
いくつかの態様に従う、ＤＦＥ加算器設計についての更なる詳細を提供する概略図である。
いくつかの態様に従う、加算増幅器出力信号及びｓｔｒｏｎｇ－ａｒｍ－１信号に関するクロック信号を示すＤＦＥ加算器設計に関するグラフである。
いくつかの例証となる態様に従うＲＦデバイスのブロック図の概略図である。
いくつかの例証となる態様に従うＲＦデバイスのブロック図の概略図である。
いくつかの例証となる態様に従う双方向増幅器回路の概略図である。
いくつかの例証となる態様に従う双方向増幅器回路の概略図である。
いくつかの例証となる態様に従う双方向増幅器回路の概略図である。
いくつかの例証となる態様に従う、アクティブ双方向スプリッタ及びコンバイナ（active bidirectional splitter and combiner）（ＡＢＤＳＣ）のカスコードトポロジを含むトランシーバのブロック図の概略図である。
いくつかの例証となる態様に従うＡＢＤＳＣのコモンソース（common source）トポロジの回路図の概略図である。
いくつかの例証となる態様に従うＡＢＤＳＣのコモンゲート（common gate）トポロジの回路図の概略図である。
いくつかの例証となる態様に従うＡＢＤＳＣのコモンゲート／コモンソース（ＣＳ／ＣＧ）トポロジの概略図である。
いくつかの例証となる態様に従う送信器のアーキテクチャのブロック図の概略図である。
いくつかの例証となる態様に従う積層型ゲート制御増幅器の電子回路の概略図である。
いくつかの例証となる態様に従う積層型ゲート制御増幅器の電子回路の概略図である。
いくつかの例証となる態様に従う、積層型ゲート変調デジタル電力増幅器（ＰＡ）を含む送信器のブロック図の概略図である。
いくつかの例証となる態様に従うマルチレベル高速アイダイアグラムの動的な実現の概略図である。 いくつかの例証となる態様に従うマルチレベル高速アイダイアグラムの動的な実現の概略図である。
いくつかの例証となる態様に従う、入力直列切り替え増幅器に対応する性能改善グラフを示す。 いくつかの例証となる態様に従う、入力直列切り替え増幅器に対応する電力低減グラフを示す。
いくつかの例証となる態様に従う、ＮビットデジタルＰＡに対応する振幅分解能グラフを示す。 いくつかの例証となる態様に従う、ＮビットデジタルＰＡに対応する電力効率グラフを示す。
いくつかの例証となる態様に従う、前段にドライバ増幅器を有する積層型ゲート制御増幅器のドレイン効率対電力飽和を示す。
いくつかの例証となる態様に従う送信器のブロック図の概略図である。
いくつかの例証となる態様に従う、サブクォーター波長（Sub-Quarter Wavelength）（ＳＱＷＬ）バランを使用し得る二段式ドハティ増幅器のブロック図の概略図である。
いくつかの例証となる態様に従うトランシーバのブロック図の概略図である。
いくつかの例証となる態様に従う送信器のブロック図の概略図である。
いくつかの例証となる態様に従う、ＳＱＷＬバランを負荷として使用するアウトフェージング増幅器のブロック図の概略図である。
いくつかの例証となる態様に従うトランシーバのブロック図の概略図である。
いくつかの例証となる態様に従う位相シフト回路の電子回路設計の概略図である。
いくつかの例証となる態様に従うコンステレーションポイントマップの第１象限の概略図である。
いくつかの例証となる態様に従う、理想的な位相シフトされたコンステレーションポイントに対するコンステレーションポイントのゲイン変化を示すグラフの概略図である。
いくつかの例証となる態様に従うトランシーバのブロック図の概略図である。
いくつかの例証となる態様に従うトランシーバのブロック図の概略図である。
いくつかの例証となる態様に従う直交局所発振器（ＬＯ）発生器の概略図である。
いくつかの例証となる態様に従う受動型（passive）直交ＬＯ発生器の概略図である。
いくつかの例証となる態様に従う送信器のブロック図の概略図である。
いくつかの例証となる態様に従って実装され得る複数のチャネル帯域幅に対応する複数のチャネルの帯域設計の概略図である。
いくつかの例証となる態様に従う、低帯域増幅器及び高帯域増幅器のゲイン応答を示すグラフの概略図である。
いくつかの例証となる態様に従う変圧器の概略図である。
いくつかの例証となる態様に従う無線通信装置のブロック図の概略図である。
いくつかの例証となる態様に従うインピーダンス整合スイッチの概略図である。
いくつかの例証となる態様に従うトランシーバのブロック図の概略図である。
いくつかの例証となる態様に従う半二重通信トランシーバのブロック図の概略図である。
いくつかの例証となる態様に従う双方向ミキサの概略図である。
本開示のいくつかの態様に従うフェーズドアレイトランシーバを示す。
本開示のいくつかの態様に従う、カバレッジの元の低減角度を有するアンテナアレイを示す。
本開示のいくつかの態様に従う、放射ビームを偏向させてカバレッジ角度を広げるためにフェーズドアレイアンテナと共に使用されるレンズを示す。
本開示のいくつかの態様に従う、放射ビームを偏向させてカバレッジ角度を広げるためにフェーズドアレイと共に使用される凹形反射体を示す。
本開示のいくつかの態様に従う、第１構成において印刷反射体と共に使用される複数のフェーズドアレイを示す。
本開示のいくつかの態様に従う、第１構成においてカセグレン（Cassegrain）アンテナと共に使用される複数のフェーズドアレイを示す。
本開示のいくつかの態様に従う、第２構成において印刷反射体と共に使用される複数のフェーズドアレイを示す。
本開示のいくつかの態様に従う、第２構成においてカセグレンアンテナと共に使用される複数のフェーズドアレイを示す。
本開示のいくつかの態様に従う、第３構成において印刷反射体と共に使用される複数のフェーズドアレイを示す。
本開示のいくつかの態様に従う、第３構成においてカセグレンアンテナと共に使用される複数のフェーズドアレイを示す。
本開示のいくつかの態様に従う、反射アンテナと共に使用される複数のフェーズドアレイから生じるセクタ化の上面図を示す。
本開示のいくつかの態様に従うセクタ化走査領域の夫々のセクタにおける走査を示す。
本開示のいくつかの態様に従う、アンテナがユーザデバイス内に具現され得るパッケージを示す。
本開示のいくつかの態様に従う、図４１８のパッケージに具現される１×４ダイポールアレイの実現ゲインのグラフを示す。
本開示のいくつかの態様に従う、図４１９のグラフに関連する放射パターンを示す。
本開示のいくつかの態様に従う、積層型パッチアンテナのためのアンテナ接地面及び反射体としての集積回路（ＩＣ）シールドの使用を示す。
本開示のいくつかの態様に従う、給電機構を介した非対称性を示す図４２１に示すモノポールアンテナの側面図を示す。
本開示のいくつかの態様に従う、図４２１に示すモノポールアンテナの特定の次元を示す。 本開示のいくつかの態様に従う、図４２１に示すモノポールアンテナの特定の次元を示す。 本開示のいくつかの態様に従う、図４２１に示すモノポールアンテナの特定の次元を示す。
本開示のいくつかの態様に従う、モバイルプラットフォームを有するアンテナアレイ構成における図４２１及び４２２のモノポールアンテナのパッチ素子を示す。
本開示のいくつかの態様に従う、モノポールを有するダイポールへダイポールアンテナを移行させる表面実装型デバイス（ＳＭＤ）アンテナを有するダイポールアンテナを示す。
本開示のいくつかの態様に従う図４２４Ａのアンテナのダイポール部分の斜視図である。
本開示のいくつかの態様に従う結合型ダイポール及びモノポールアンテナを示す。
本開示のいくつかの態様に従う図４２４Ａのアンテナのモノポール部分の斜視図を示す。
本開示のいくつかの態様に従う図４２４Ａ及び４２４Ｄのアンテナの側面図である。
本開示のいくつかの態様に従う図４２４Ａのアンテナの放射パターンを示す。
図４２６Ａは、図４２４Ａのアンテナの放射パターンのエレベーションカット（elevation cut）を示す。図４２６Ｂは、本開示のいくつかの態様に従う図４２４Ｂのアンテナの放射パターンを示す。
本開示のいくつかの態様に従う、反射体として使用されるＩＣシールドを有するＳＭＤ Ｌ字形ダイポールの側面図を示す。
本開示のいくつかの態様に従う、図４２７Ａに示す、反射体として使用されるＩＣシールドを有するＳＭＤ Ｌ字形ダイポールの斜視図を示す。
一態様に従う４つのＳＭＤ Ｌ字形ダイポールのアレイの斜視図を示す。
本開示のいくつかの態様に従って取り消された領域を有する垂直偏波のための図４２８のアレイを示す。
本開示のいくつかの態様に従って追加された領域を有する垂直偏波のための図４２８のアレイを示す。
本開示のいくつかの態様に従って追加された領域を有する水平偏波のための図４２８のアレイを示す。
本開示のいくつかの態様に従って取り消された領域を有する水平偏波のための図４２８のアレイを示す。
本開示のいくつかの態様に従う垂直（シータ）偏波についての３次元放射パターンを示す。
本開示のいくつかの態様に従う水平（パイ）偏波についての３次元放射パターンを示す。
本開示のいくつかの態様に従う単一ＳＭＤモノポールアンテナを示す。
本開示のいくつかの態様に従う３次元放射パターンを示す。
本開示のいくつかの態様に従う単一モノポールのインピーダンスのプロットを示す。
本開示のいくつかの態様に従う周波数にわたる単一モノポールのリターンロスを示す。
本開示のいくつかの態様に従う単一モノポールからのＸ－Ｚ面における実現垂直偏波（θ）ゲインを示す。
本開示のいくつかの態様に従う単一モノポールからのエンドファイアの上の１５°における実現垂直偏波（θ）ゲインを示す。
本開示のいくつかの態様に従う２素子モノポール及び２素子ダイポールアレイを示す。
本開示のいくつかの態様に従う６０ＧＨｚにおける図４３９の２ダイポールアレイの３次元放射パターンを示す。
本開示のいくつかの態様に従う図４３９の２ダイポールアレイからのエンドファイア方向における周波数にわたる実現水平極性（φ）ゲインを示す。
本開示のいくつかの態様に従う６０ＧＨｚにおける図４３９の２モノポールアレイの３次元放射パターンを示す。
本開示のいくつかの態様に従う実現垂直極性（θ）を示す。
本開示のいくつかの態様に従う単一パッチ、デュアル給電、二重偏波垂直ＳＭＤパッチアンテナを示す。
本開示のいくつかの態様に従う積層型パッチ、単一給電、単一偏波垂直ＳＭＤパッチアンテナを示す。
本開示のいくつかの態様に従う水平ＳＭＤパッチアンテナを示す。
本開示のいくつかの態様に従う、網目模様（cross-hatched pattern）を使用する垂直ＳＭＤパッチアンテナを示す。
本開示のいくつかの態様に従う、円偏波を有するＳＭＤスパイラルアンテナを示す。
本開示のいくつかの態様に従うＳＭＤ内のスパイラルアンテナの実装を示す。
本開示のいくつかの態様に従う筐体上のディレクタへの結合放射を示す。
本開示のいくつかの態様に従う、アンテナを形成するＩＣシールド壁面切り欠きの斜視図である。
本開示のいくつかの態様に従う、図４５１Ａに示すアンテナを含む壁面切り欠きの側面図である。
本開示のいくつかの態様に従う、アンテナアレイのアンテナ素子を含む壁面切り欠き及び上面切り欠きを有するＩＣシールドの斜視図である。
本開示のいくつかの態様に従う、アンテナアレイのアンテナ素子を含む第１壁面切り欠き及び第２壁面切り欠きを有するＩＣシールドの斜視図である。
本開示のいくつかの態様に従う、単一偏波設計のための送信／受信（ＴＲ）スイッチを含むパッチアンテナ及びＲＦ給電線接続を示す。
本開示のいくつかの態様に従う、二重偏波設計のためのＴＲスイッチを含むパッチアンテナ及びＲＦ給電線接続を示す。
本開示のいくつかの態様に従う、ＴＸ給電線整合点と比較したときに一方にわずかにオフセットされたＲＸ給電線整合点についてのアンテナ給電線を有する単一偏波設計におけるパッチアンテナを示す。
本開示のいくつかの態様に従う、両方の偏波のための、ＴＸ給電線整合点と比較したときに一方にわずかにオフセットされたＲＸ給電線整合点についてのアンテナ給電線を有する二重偏波設計におけるパッチアンテナを示す。
本開示のいくつかの態様に従う、アンテナ給電線整合点に直接に接続されたＴＸ給電線及びＲＸ給電線の単一偏波実装を示す。
本開示のいくつかの態様に従う、アンテナ給電線整合点に直接に接続された、水平偏波ＴＸ給電線及びＲＸ給電線並びに垂直偏波ＴＸ給電線及びＲＸ給電線の二重偏波実装を示す。
本開示のいくつかの態様に従うＩＣシールドを示す。
本開示のいくつかの態様に従う、アンテナゲイン及び指向性を広げるための隆起（bulge）又は広がりを有するＩＣシールドを示す。
本開示のいくつかの態様に従う、ダイポールアンテナ素子のアレイのゲインを改善するためのＩＣシールドを有する折り返しの広がりの使用を示す。
本開示のいくつかの態様に従う、隆起の理由でシールド構造に発生する穴を示す。
本開示のいくつかの態様に従う図４５４Ｄの隆起及び穴の詳細斜視図である。
本開示のいくつかの態様に従う、シールド反射体を有する結合型パッチアンテナ及びダイポールアンテナアレイの上面図である。
本開示のいくつかの態様に従う図４５５のアンテナアレイの側面図である。
本開示のいくつかの態様に従う、ユーザデバイスにおける大きい障害物を迂回するためのパッチアレイで使用されるインターポーザの斜視図である。
本開示のいくつかの態様に従う、ＩＣシールド蓋を示す図４５７のインターポーザの斜視図である。
本開示のいくつかの態様に従う、マイナス９０（－９０）度に示すエンドファイア方向を有する、図４５８Ａのダイポールアンテナアレイについての放射パターンの垂直図である。
本開示のいくつかの態様に従う、様々な方向におけるインターポーザの高さの関数としての図４５７及び４５８Ａのパッチアンテナアレイの実現ゲインを示す。
本開示のいくつかの態様に従うデュアル帯域、二重偏波動作のための結合型パッチ及びスロットアンテナの斜視図である。
本開示のいくつかの態様に従う図４６０Ａの結合型パッチ及びスロットアンテナの側面図である。
図４６１Ａは、本開示のいくつかの態様に従うチップ上アンテナ（antenna-on-a-chip）（ＡＯＣ）の分解図である。図４６１Ｂは、本開示のいくつかの態様に従う、図４６１ＡのＡＯＣを含むアンテナの底面図である。
本開示のいくつかの態様に従う図４６１ＡのＡＯＣの側面図である。
本開示のいくつかの態様について寸法を含む図４６１ＡのＡＯＣの他の底面図である。
本開示のいくつかの態様に従う図４６１Ａ～４６１Ｃ及び４６２のチップ上アンテナについての放射パターンである。
本開示のいくつかの態様に従うパッケージ・オン・パッケージ実装における埋め込みダイについてのＡＯＣの他の図を示す。
本開示のいくつかの態様に従う、パッチの高さで除算されたシリコンの高さの関数としての放射効率の図である。
本開示のいくつかの態様に従う、パッチの高さで除算されたシリコンの高さの関数としてのｄＢｉ単位での実現ゲインの図である。
本開示のいくつかの態様に従う、チップ概要を象徴的に示すと共に、チップ上のアンテナ及び回路の関係を含むＡＯＣの他の図である。
本開示のいくつかの態様に従う、本明細書中で説明する技術又は方法論のうちのいずれか１つ以上が実行され得る例示的な機械のブロック図を示す。
本開示のいくつかの態様に従う、無線通信デバイスにおいて実現され得るプロトコル機能を示す。
本開示のいくつかの態様に従う、無線通信デバイス又は無線通信システムに関して実装され得る様々なプロトコルエンティティを示す。
本開示のいくつかの態様に従う、媒体アクセス制御レイヤ機能を実装するために使用され得る媒体アクセス制御（medium access control）（ＭＡＣ）エンティティを示す。
本開示のいくつかの態様に従う、図４６９のＭＡＣエンティティによって符号化及び復号され得るＰＤＵのフォーマットを示す。 本開示のいくつかの態様に従う、図４６９のＭＡＣエンティティによって符号化及び復号され得るＰＤＵのフォーマットを示す。
本開示のいくつかの態様に従う、図４６９のＭＡＣエンティティに関して使用され得る様々なサブヘッダを示す。 本開示のいくつかの態様に従う、図４６９のＭＡＣエンティティに関して使用され得る様々なサブヘッダを示す。 本開示のいくつかの態様に従う、図４６９のＭＡＣエンティティに関して使用され得る様々なサブヘッダを示す。
本開示のいくつかの態様に従う、無線リンク制御（radio link control）（ＲＬＣ）レイヤエンティティ内に含まれる機能を示す。
本開示のいくつかの態様に従うＴＭＤ ＰＤＵを示す。
本開示のいくつかの態様に従うＵＭＤ ＰＤＵを示す。 本開示のいくつかの態様に従うＵＭＤ ＰＤＵを示す。
本開示のいくつかの態様に従うＡＭＤ ＰＤＵを示す。 本開示のいくつかの態様に従うＡＭＤ ＰＤＵを示す。
本開示のいくつかの態様に従うＳＴＡＴＵＳ ＰＤＵを示す。
本開示のいくつかの態様に従う、パケット・データ・コンバージェンス・プロトコル（packet data convergence protocol）（ＰＤＣＰ）レイヤエンティティ内に含まれ得る機能の態様を示す。
本開示のいくつかの態様に従う、ＰＤＣＰエンティティによって送信及び受信され得るＰＤＣＰ ＰＤＵを示す。
本開示のいくつかの態様に従う無線リソース制御（radio resource control）（ＲＲＣ）レイヤのインスタンス間の通信の態様を示す。
本開示のいくつかの態様に従う、ユーザ機器（user equipment）（ＵＥ）において実装され得るＲＲＣの状態を示す。
５Ｇ ｍｍＷａｖｅに基づく通信の進展によって、限られた通信範囲、アンテナシステムの方向性、大規模アンテナアレイを用いた所望の方向性及びビームフォーミングの実現、大気減衰損失による信号減衰、及び固体材料を通じた高い減衰のように、いくつかの課題が進化している。本明細書中で記載される技術は、５Ｇ ｍｍＷａｖｅに基づく通信に関連する課題に対処するために、デジタルベースバンド回路、送信回路、受信回路、無線周波数回路、プロトコル処理回路及びアンテナアレイに関して使用され得る。
例えば、「処理」、「計算」、「算出」、「決定」、「確立」、「分析」、「検査」等のような語を利用した本明細書中の説明は、コンピュータのレジスタ及び／メモリ内で物理（例えば、電子）量として表されるデータを、コンピュータのレジスタ及び／又はメモリ又は動作及び／又は処理を実行するための命令を記憶し得る他の情報記憶媒体内の物理量として同様に表される他のデータに操作及び／又は変換するコンピュータ、計算プラットフォーム、計算システム又は他の電子計算デバイスの動作及び／又は処理を言及してもよい。
本明細書中で使用されるように、「複数」との語は、例えば、「多数」又は「２つ以上」を含む。例えば、「複数のアイテム」は２つ以上のアイテムを含む。
「一態様」、「態様」、「例示的な態様」、「いくつかの態様」、「例証となる態様」、「様々な態様」等への言及は、このように記載される態様が特定の特徴、構造又は特性を含んでもよいが、あらゆる態様が必ずしも特定の特徴、構造又は特性を含むとは限らないことを示す。更に、「一態様における」との語句の繰り返しの使用は、必ずしも同じ態様を言及するとは限らないが、そうであってもよい。
本明細書中で使用されるように、特段の定めがない限り、共通の対象物を記載するための順序の形容詞である「第１」、「第２」、「第３」等の使用は、同様の対象物の異なるインスタンスが言及されることを単に示し、このように記載される対象物が時間的に、空間的に、ランクで、あるいは他の方式で、所与のシーケンスになければならないことを意味するよう意図されるのではない。
いくつかの態様は、様々なデバイス及びシステム、例えば、ユーザ機器（ＵＥ）、モバイルデバイス（ＭＤ）、無線局（ＳＴＡ）、パーソナルコンピュータ（ＰＣ）、デスクトップコンピュータ、モバイルコンピュータ、ラップトップコンピュータ、ノートブックコンピュータ、タブレットコンピュータ、サーバコンピュータ、ハンドヘルドコンピュータ、センサデバイス、ＩｏＴ（Internet of Things）デバイス、ウェアラブルデバイス、ハンドヘルドデバイス、パーソナルデジタルアシスタント（ＰＤＡ）デバイス、ハンドヘルドＰＤＡデバイス、オンボードデバイス、オフボードデバイス、ハイブリッドデバイス、車両デバイス、非車両デバイス、モバイル又はポータブルデバイス、消費者用デバイス、非モバイル又は非ポータブルデバイス、無線通信局、無線通信デバイス、無線アクセスポイント（ＡＰ）、有線又は無線ルータ、有線又は無線モデム、ビデオデバイス、オーディオデバイス、オーディオビデオ（Ａ／Ｖ）デバイス、有線又は無線ネットワーク、無線エリアネットワーク、無線ビデオエリアネットワーク（Wireless Video Area Network）（ＷＶＡＮ）、ローカルエリアネットワーク（ＬＡＮ）、無線ＬＡＮ（ＷＬＡＮ）、パーソナルエリアネットワーク（ＰＡＮ）、無線ＰＡＮ（ＷＰＡＮ）等と共に使用されてもよい。
いくつかの態様は、例えば、既存のＩＥＥＥ８０２．１１標準（ＩＥＥＥ８０２．１１－２０１６（IEEE 802.11-2016, IEEE Standard for Information technology－Telecommunications and information exchange between systems Local and metropolitan area networks--Specific requirements Part 11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications, December 7, 2016）；ＩＥＥＥ８０２．１１ａｙ（P802.11ay Standard for Information Technology--Telecommunications and Information Exchange Between Systems Local and Metropolitan Area Networks--Specific Requirements Part 11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications--Amendment: Enhanced Throughput for Operation in License-Exempt Bands Above 45 GHz）を含む）及び／又はその将来のバージョン及び／又は派生に従って動作するデバイス及び／又はネットワーク、既存のＷＦＡ（WiFi Alliance）Ｐ２Ｐ（Peer-to-Peer）仕様（WiFi P2P technical specification, version 1.5, August 4, 2015を含む）及び／又はその将来のバージョン及び／又は派生に従って動作するデバイス及び／又はネットワーク、既存のＷＧＡ（Wireless-Gigabit-Alliance）仕様（Wireless Gigabit Alliance, Inc WiGig MAC and PHY Specification Version 1.1, April 2011, Final specificationを含む）及び／又はその将来のバージョン及び／又は派生に従って動作するデバイス及び／又はネットワーク、既存のセルラ仕様及び／又はプロトコル、例えば、３ＧＰＰ（3rd Generation Partnership Project）ＬＴＥ（Long Term Evolution）及び／又はその将来のバージョン及び／又は派生に従って動作するデバイス及び／又はネットワーク、上記のネットワークの一部であるユニット及び／又はデバイス等と共に使用されてもよい。
いくつかの態様は、一方向及び／又は双方向無線通信システム、セルラ無線電話通信システム、移動電話、セルラ電話、無線電話、パーソナル通信システム（ＰＣＳ）デバイス、無線通信デバイスを組み込んだＰＤＡデバイス、モバイル又はポータブル・グローバルポジショニングシステム（ＧＰＳ）デバイス、ＧＰＳ受信器又はトランシーバ若しくはチップを組み込んだデバイス、ＲＦＩＤ素子又はチップを組み込んだデバイス、多入力多出力（ＭＩＭＯ）トランシーバ又はデバイス、単一入力多出力（ＳＩＭＯ）トランシーバ又はデバイス、多入力単一出力（ＭＩＳＯ）トランシーバ又はデバイス、１つ以上の内部アンテナ及び／又は外部アンテナを有するデバイス、デジタルビデオ放送（ＤＶＢ）デバイス又はシステム、多標準ラジオデバイス又はシステム、有線又は無線ハンドヘルドデバイス、例えば、スマートフォン、ワイヤレスアプリケーションプロトコル（ＷＡＰ）デバイス等と共に使用されてもよい。
いくつかの態様は、１つ以上のタイプの無線通信信号及び／又はシステム、例えば、無線周波数（ＲＦ）、赤外線（ＩＲ）、周波数分割多重（ＦＤＭ）、直交ＦＤＭ（ＯＦＤＭ）
、直交周波数分割多元接続（ＯＦＤＭＡ）、空間分割多元接続（ＳＤＭＡ）、ＦＤＭ時分割多重（ＴＤＭ）、時分割多元接続（ＴＤＭＡ）、マルチユーザＭＩＭＯ（ＭＵ－ＭＩＭＯ）～、拡張ＴＤＭＡ（Ｅ－ＴＤＭＡ）、汎用パケット無線サービス（ＧＰＲＳ）、拡張ＧＰＲＳ、符号分割多元接続（ＣＤＭＡ）、広帯域ＣＤＭＡ（ＷＣＤＭＡ）、ＣＤＭＡ２０００、シングルキャリアＣＤＭＡ、マルチキャリアＣＤＭＡ、マルチキャリア変調（ＭＤＭ）、離散マルチトーン（Discrete Multi-Tone）（ＤＭＴ）、ブルートゥース（登録商標）、グローバルポジショニングシステム（ＧＰＳ）、Ｗｉ－Ｆｉ、Ｗｉ－Ｍａｘ、ＺｉｇＢｅｅ（登録商標）、超広帯域（ＵＷＢ）、ＧＳＭ（Global System for Mobile communication）、２Ｇ、２．５Ｇ、３Ｇ、３．５Ｇ、４Ｇ、第５世代（５Ｇ）モバイルネットワーク、３ＧＰＰ（登録商標） ＬＴＥ（Long Term Evolution）、ＬＴＥアドバンスト、ＥＤＧＥ（Enhanced Data rates for GSM（登録商標） Evolution）等と共に使用されてもよい。他の態様は、様々な他のデバイス、システム及び／又はネットワークにおいて使用されてもよい。
本明細書中で使用されるように、「無線デバイス」との語は、例えば、無線通信可能なデバイス、無線通信可能な通信デバイス、無線通信可能な通信局、無線通信可能なポータブル又は非ポータブルデバイス等を含む。いくつかの例証となる態様において、無線デバイスは、コンピュータに統合された周辺機器又はコンピュータに取り付けられた周辺機器でもよく、あるいは、それを含んでもよい。いくつかの例証となる態様において、「無線デバイス」との語は、任意に、無線サービスを含んでもよい。
通信信号に関して本明細書中で使用されるように、「通信」との語は、通信信号の送信及び／又は通信信号の受信を含む。例えば、通信信号を通信可能な通信ユニットは、通信信号を少なくとも１つの他の通信ユニットへ送信するための送信器、及び／又は少なくとも１つの他の通信ユニットから通信信号を受信するための受信器を含んでもよい。通信するとの動詞は、送信する動作及び／又は受信する動作を言及するために使用されてもよい。一例において、「信号を通信する」との語句は、第１デバイスによって信号を送信する動作を言及してもよく、必ずしも第２デバイスによって信号を受信する動作を含まなくてもよい。他の例では、「信号を通信する」との語句は、第１デバイスによって信号を受信する動作を言及してもよく、必ずしも第２デバイスによって信号を送信する動作を含まなくてもよい。
いくつかの例証となる態様は、ＷＬＡＮ、例えば、ＷｉＦｉネットワークと共に使用されてもよい。他の態様は、他の適切な無線通信ネットワーク、例えば、無線エリアネットワーク、「ピコネット」、ＷＰＡＮ、ＷＶＡＮ等と共に使用されてもよい。
いくつかの例証となる態様は、４５ギガヘルツ（ＧＨｚ）の上の周波数帯域、例えば、６０ＧＨｚで通信する無線通信ネットワークと共に使用されてもよい。しかし、他の態様は、他の適切な無線通信周波数帯域、例えば、ＥＨＦ（Extremely High Frequency）帯域（ミリメートル波（ｍｍＷａｖｅ周波数帯域））、例えば、２０ＧＨｚと３００ＧＨｚとの間の周波数帯域内の周波数帯域、４５ＧＨｚの上の周波数帯域、２０ＧＨｚの下の周波数帯域、例えば、サブ１ＧＨｚ（Ｓ１Ｇ）帯域、２．４ＧＨｚ帯域、５ＧＨｚ帯域、ＷＬＡＮ周波数帯域、ＷＰＡＮ周波数帯域、ＷＧＡ仕様に従う周波数帯域等を利用して実現されてもよい。
本明細書中で使用されるように、「回路」との語は、例えば、１つ以上のソフトウェア若しくはファームウェアプログラム、組み合わせ論理回路、及び／又は記載の機能を提供する他の適切なハードウェアコンポーネントを実行する特定用途向け集積回路（ＡＳＩＣ）、集積回路、電子回路、プロセッサ（共有、専用又はグループ）及び／又はメモリ（共有、専用又はグループ）の一部を言及してもよく、あるいは含んでもよい。いくつかの態様において、回路は、ハードウェアで少なくとも部分的に動作可能なロジックを含んでもよい。いくつかの態様において、回路は、ラジオ仮想マシン（radio virtual machine）（ＲＶＭ）の一部として及び／又はその形式で、例えば、１つ以上のラジオ構成要素の１つ以上の動作及び／又は機能を構成するためのコードを実行するよう構成されるラジオプロセッサ（Radio processor）（ＲＰ）の一部として実装されてもよい。
「ロジック」との語は、例えば、計算装置の回路に埋め込まれた計算ロジック及び／又は計算装置のメモリに記憶された計算ロジックを言及してもよい。例えば、ロジックは、計算機能及び／又は動作を実行するために、計算ロジックを実行するよう計算装置のプロセッサによってアクセス可能になってもよい。一例において、ロジックは、様々なタイプのメモリ及び／又はハードウェア、例えば、様々なチップ及び／又はプロセッサのシリコンブロックに埋め込まれてもよい。ロジックは、様々な回路、例えば、ラジオ回路、受信器回路、制御回路、送信器回路、トランシーバ回路、プロセッサ回路等の一部に含まれてもよく、及び／又はその一部として実現されてもよい。一例において、ロジックは、ランダムアクセスメモリ、読み出し専用メモリ、プログラム可能メモリ、磁気メモリ、フラッシュメモリ、永久メモリ等を含む揮発性メモリ及び／又は不揮発性メモリに埋め込まれてもよい。ロジックは、例えば、ロジックを実行するために必要なように、１つ以上のプロセッサに結合されるメモリ、例えば、レジスタ、バッファ、スタック等を使用して、１つ以上のプロセッサによって実行されてもよい。
本明細書中で使用されるように、「アンテナ」との語は、１つ以上のアンテナ素子、コンポーネント、ユニット、アセンブリ及び／又はアレイのいずれか適切な構成、構造及び／又は配置を含んでもよい。いくつかの態様において、アンテナは、別個の送信及び受信アンテナ素子を使用して送信及び受信機能を実装してもよい。いくつかの態様において、アンテナは、共通の及び／又は統合された送信／受信素子を使用して送信及び受信機能を実装してもよい。アンテナは、例えば、フェーズドアレイアンテナ、単一素子アンテナ、スイッチドビームアンテナ等を含んでもよい。
本明細書中で使用されるように、「ピア・ツー・ピア（peer to peer）（ＰＴＰ）通信」との語句は、デバイス間の無線リンク（「ピア・ツー・ピア・リンク」）上でのデバイス対デバイス通信に関係してもよい。ＰＴＰ通信は、例えば、ＷＦＤ（WiFi Direct）通信、例えば、ＷＦＤピア・ツー・ピア（Ｐ２Ｐ）通信、サービス品質（Quality of Service）（ＱｏＳ）基本サービスセット（basic service set）（ＢＳＳ）内の直接リンク上での無線通信、ＴＤＬＳ（tunneled direct-link setup）リンク、独立基本サービスセット（independent basic service set）（ＩＢＳＳ）におけるＳＴＡ対ＳＴＡ通信等を含んでもよい。
いくつかの例証となる態様は、ＷｉＦｉ通信に関して本明細書中で記載される。しかし、他の態様は、他の通信方式、ネットワーク、標準及び／又はプロトコルに関して実装されてもよい。
いくつかの例証となる態様において、無線通信デバイスは、例えば、以下に記載するようなミリメートル波（ｍｍＷａｖｅ）無線フロントエンドモジュール（ＲＦＥＭ）を実装してもよい。
ミリメートル波は、約３０ＧＨｚから約３００ＧＨｚにわたる周波数範囲として定義されてもよく、実際に現在では、いくつかの離散的なライセンス及びアンライセンス周波数帯域をカバーする。
現在利用可能なアンライセンスｍｍＷａｖｅ周波数帯域は、６０ＧＨｚの付近にある。ライセンス周波数帯域は、２８ＧＨｚ、３９ＧＨｚ、７３ＧＨｚ及び１２０ＧＨｚを含む可能性が高い。これらの帯域の可用性及び夫々の具体的な周波数範囲は規制管轄によって変わり、いくつかの場合には（特にライセンス帯域動作について）、いくつかの国における規制に関して依然として有意な不確実性が存在する。ｍｍＷａｖｅに基づくセルラ通信に関連する課題は、限られた範囲と、当該範囲のアンテナの方向性と、トレース（trace）の代わりの通常のケーブルの使用の理由での信号損失と、ビームフォーミングのために複数のアンテナを統合することに関する課題とを含む。これらの課題は、以下に説明するように、この特許においていくつかの態様に従って対処され、偏波の刷新の使用と、信号損失を回避するためのトレース及び他のラインの使用と、ビームフォーミングにおいて使用する改善した能力とを含んでもよい。
図１は、いくつかの態様に従う例示的なユーザデバイスを示す。ユーザデバイス１００は、いくつかの態様においてモバイルデバイスでもよく、アプリケーションプロセッサ１０５と、ベースバンドプロセッサ１１０（ベースバンドサブシステムとも呼ばれる）と、無線フロントエンドモジュール（ＲＦＥＭ）１１５と、メモリ１２０と、接続性サブシステム１２５と、近距離通信（ＮＦＣ）コントローラ１３０と、オーディオドライバ１３５と、カメラドライバ１４０と、タッチスクリーン１４５と、ディスプレイドライバ１５０と、センサ１５５と、取り外し可能メモリ１６０と、電力管理集積回路（ＰＭＩＣ）１６５と、スマートバッテリ１７０とを含む。
いくつかの態様において、アプリケーションプロセッサ１０５は、例えば、１つ以上の中央処理装置（ＣＰＵ）コアと、キャッシュメモリ、低ドロップアウト電圧レギュレータ（low drop-out voltage regulator）（ＬＤＯ）、割り込みコントローラ、ＳＰＩ、Ｉ２Ｃ又はユニバーサル・プログラマブル・シリアル・インターフェイス・サブシステムのようなシリアルインターフェイス、リアルタイムクロック（ＲＴＣ）、間隔及びウォッチドッグタイマを含むタイマ－カウンタ、汎用ＩＯ、ＳＤ／ＭＭＣ等のようなメモリカードコントローラ、ＵＳＢインターフェイス、ＭＩＰＩインターフェイス及び／又はＪＴＡＧ（Joint Test Access Group）テストアクセスポートのうちの１つ以上とを含んでもよい。
いくつかの態様において、ベースバンドプロセッサ１１０は、例えば、１つ以上の集積回路、メイン回路基板にはんだ付けされた単一パッケージ集積回路、及び／又は２つ以上の集積回路を含むマルチチップモジュールを含むはんだ付け（solder-down）基板として実装されてもよい。
ｍｍＷａｖｅ技術の適用は、例えば、ＷｉＧｉｇ及び将来の５Ｇを含み得るが、ｍｍＷａｖｅ技術は、様々な電気通信システムに適用可能になり得る。ｍｍＷａｖｅ技術は、特に、短距離電気通信システムにとって魅力的になり得る。ＷｉＧｉｇデバイスはアンライセンス６０ＧＨｚ帯域で動作するが、５Ｇ ｍｍＷａｖｅは、当初はライセンス２８ＧＨｚ及び３９ＧＨｚ帯域で動作することが想定される。ｍｍＷａｖｅシステムにおける例示的なベースバンドサブシステム１１０及びＲＦＥＭ１１５のブロック図が図１Ａに示される。
図１Ａは、本開示のいくつかの態様に従って図１のデバイス１００と接続して使用され得るｍｍＷａｖｅシステム１００Ａを示す。システム１００Ａは、２つの構成要素：ベースバンドサブシステム１１０及び１つ以上の無線フロントエンドモジュール（ＲＦＥＭ）１１５を含む。ＲＦＥＭ１１５は、単一同軸ケーブル１９０によってベースバンドサブシステム１１０に接続されることができ、単一同軸ケーブル１９０は、変調中間周波数（ＩＦ）信号、ＤＣ電力、クロック信号及び制御信号を供給する。
ベースバンドサブシステム１１０はその全体として図示されていないが、むしろ、図１Ａは、アナログフロントエンドの実装を示す。これは、中間周波数（ＩＦ）（現在の実装では約１０ＧＨｚ）へのアップコンバータ１７３を有する送信器（ＴＸ）部分１９１Ａと、ＩＦからベースバンドへのダウンコンバージョン１７５を有する受信器（ＲＸ）部分１９１Ｂと、単一ケーブル１９０への送信及び受信信号を多重化／多重分離するためのコンバイナを含む制御及び多重化回路１７７とを含む。更に、電力ティー回路（power tee circuitry）１９２（ディスクリート部品を含む）が、ＲＦＥＭ１１５のためにＤＣ電力を提供するようベースバンド回路基板に含まれる。いくつかの態様において、ＴＸ部分とＲＸ部分との組み合わせは、トランシーバと呼ばれてもよく、トランシーバに、本明細書中に記載されるタイプの１つ以上のアンテナ又はアンテナアレイが結合されてもよい。
ＲＦＥＭ１１５は、複数の印刷されたアンテナと、ミリメートル波周波数へのアップコンバージョン／ダウンコンバージョン１７４と、電力コンバイナ／分割器１７６と、プログラム可能位相シフト１７８及び電力増幅器（ＰＡ）１８０と、低雑音増幅器（ＬＮＡ）１８２と、制御及び電力管理回路１８４Ａ及び１８４Ｂとを含む、複数の無線チェーンを含む１つ以上のＲＦデバイスとを含む小型の回路基板とすることができる。この配置は、一般的に単一のユニットに統合された全てのＲＦ及びベースバンド機能と、同軸ケーブルを介して遠隔に接続されたアンテナのみとを有するＷｉ－Ｆｉ又はセルラ実装とは異なり得る。
このアーキテクチャの差は、ミリメートル波周波数では同軸ケーブルにおける非常に大きい電力損失によって支配され得る。これらの電力損失は、アンテナにおける送信電力を低減し、受信感度を低減し得る。この問題を回避するために、いくつかの態様において、ＰＡ１８０及びＬＮＡ１８２は、統合されたアンテナを有するＲＦＥＭ１１５に動かされてもよい。更に、ＲＦＥＭ１１５は、同軸ケーブル１９０にわたるＩＦ信号が低周波数になり得るようにアップコンバージョン／ダウンコンバージョン１７４を含んでもよい。ｍｍＷａｖｅ ５Ｇ装置についての更なるシステム状況、技術及び特徴は、本明細書中で以下に説明される。
図２は、いくつかの態様に従う例示的な基地局又はインフラストラクチャ機器ラジオヘッドを示す。基地局ラジオヘッド２００は、アプリケーションプロセッサ２０５、ベースバンドプロセッサ２１０、１つ以上の無線フロントエンドモジュール２１５、メモリ２２０、電力管理集積回路（ＰＭＩＣ）２２５、電力ティー回路２３０、ネットワークコントローラ２３５、ネットワークインターフェイスコネクタ２４０、衛星ナビゲーション受信器（例えば、ＧＰＳ受信器）２４５及びユーザインターフェイス２５０のうちの１つ以上を含んでもよい。
いくつかの態様において、アプリケーションプロセッサ２０５は、１つ以上のＣＰＵコアと、キャッシュメモリ、低ドロップアウト電圧レギュレータ（ＬＤＯ）、割り込みコントローラ、ＳＰＩ、Ｉ２Ｃ又はユニバーサル・プログラマブル・シリアル・インターフェイスのようなシリアルインターフェイス、リアルタイムクロック（ＲＴＣ）、間隔及びウォッチドッグタイマを含むタイマ－カウンタ、汎用ＩＯ、ＳＤ／ＭＭＣ等のようなメモリカードコントローラ、ＵＳＢインターフェイス、ＭＩＰＩインターフェイス及び／又はＪＴＡＧ（Joint Test Access Group）テストアクセスポートのうちの１つ以上とを含んでもよい。
いくつかの態様において、ベースバンドプロセッサ２１０は、、例えば、１つ以上の集積回路、メイン回路基板にはんだ付けされた単一パッケージ集積回路、又は２つ以上の集積回路を含むマルチチップサブシステムを含むはんだ付け（solder-down）基板として実装されてもよい。
いくつかの態様において、メモリ２２０は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）及び／又はシンクロナスＤＲＡＭ（ＳＤＲＡＭ）を含む揮発性メモリと、高速電気的消去可能メモリ（一般的にフラッシュメモリと呼ばれる）、相変化ランダムアクセスメモリ（ＰＲＡＭ）、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）及び／又は３次元クロスポイントメモリを含む不揮発性メモリ（ＮＶＭ）とのうちの１つ以上を含んでもよい。メモリ２２０は、はんだ付けパッケージ集積回路、ソケット式メモリモジュール及びプラグインメモリカードのうちの１つ以上として実装されてもよい。
いくつかの態様において、電力管理集積回路２２５は、電圧レギュレータ、サージプロテクタ、電力警告検出回路、及びバッテリ又はキャパシタのような１つ以上のバックアップ電源のうちの１つ以上を含んでもよい。電力警告検出回路は、電圧低下（不足電圧）及びサージ（過電圧）条件のうちの１つ以上を検出してもよい。
いくつかの態様において、電力ティー回路２３０は、ネットワークケーブルから引き出される電力を提供してもよい。電力ティー回路２３０は、単一のケーブルを使用して、基地局ラジオヘッド２００への電力供給及びデータ接続性の両方を提供してもよい。
いくつかの態様において、ネットワークコントローラ２３５は、イーサーネットのような標準ネットワークインターフェイスプロトコルを使用してネットワークへの接続性を提供してもよい。ネットワーク接続性は、電気（一般的には銅の相互接続と呼ばれる）、光又は無線のうちの１つである物理接続を使用して提供されてもよい。
いくつかの態様において、衛星ナビゲーション受信器２４５は、グローバルポジショニングシステム（ＧＰＳ）、ＧＬＯＮＡＳＳ（Globalnaya Navigatsionnaya Sputnikovaya Sistema）、Ｇａｌｉｌｅｏ及び／又はＢｅｉＤｏｕのような１つ以上のナビゲーション衛星群によって送信される信号を受信及び復号するための回路を含んでもよい。受信器２４５は、位置データ又は時間データのうちの１つ以上を含んでもよいデータをアプリケーションプロセッサ２０５へ提供してもよい。時間データは、他の無線基地局又はインフラストラクチャ機器との動作を同期させるために、アプリケーションプロセッサ２０５によって使用されてもよい。
いくつかの態様において、ユーザインターフェイス２５０は１つ以上のボタンを含んでもよい。ボタンはリセットボタンを含んでもよい。ユーザインターフェイス２５０はまた、ＬＥＤ及びディスプレイスクリーンのような１つ以上の表示器を含んでもよい。
図３Ａは、いくつかの態様に従う例示的なｍｍＷａｖｅ通信回路を示す。図３Ｂ及び３Ｃは、いくつかの態様に従う、図３Ａに示す例示的な送信回路の態様を示す。図３Ｄは、いくつかの態様に従う、図３Ａに示す例示的な無線周波数回路の態様を示す。図３Ｅは、いくつかの態様に従う、図３Ａにおける例示的な受信回路の態様を示す。図３Ａに示すミリメートル波通信回路３００は、代替的に、機能に従ってグループ化されてもよい。図３に示す構成要素は、ここでは例示目的で提供されており、図３Ａに図示しない他の構成要素を含んでもよい。
ミリメートル波通信回路３００は、プロトコル処理回路３０５（又はプロセッサ）又は他の処理手段を含んでもよい。プロトコル処理回路３０５は、とりわけ媒体アクセス制御（ＭＡＣ）、無線リンク制御（ＲＬＣ）、パケット・データ・コンバージェンス・プロトコル（ＰＤＣＰ）、無線リソース制御（ＲＲＣ）及び非アクセス層（ＮＡＳ）機能のうちの１つ以上を実装してもよい。プロトコル処理回路３０５は、命令を実行するための１つ以上の処理コアと、プログラム及びデータ情報を記憶するための１つ以上のメモリ構造体とを含んでもよい。
ミリメートル波通信回路３００は、デジタルベースバンド回路３１０を更に含んでもよい。デジタルベースバンド回路３１０は、ハイブリッド自動再送要求（ＨＡＲＱ）機能、スクランブリング及び／又はデスクランブリング、符号化及び／又は復号、レイヤマッピング及び／又はデマッピング、変調シンボルマッピング、受信シンボル及び／又はビットメトリック判定、空間－時間、空間－周波数若しくは空間符号化のうちの１つ以上を含んでもよいマルチアンテナポート・プリコーディング及び／又はデコーディング、リファレンス信号生成及び／又は検出、プリアンブル系列生成及び／又は復号、同期系列生成及び／又は検出、制御チャネル信号ブラインド復号、並びに他の関係する機能のうちの１つ以上を含む物理層（ＰＨＹ）機能を実装してもよい。
ミリメートル波通信回路３００は、送信回路３１５、受信回路３２０及び／又はアンテナアレイ回路３３０を更に含んでもよい。ミリメートル波通信回路３００は、ＲＦ回路３２５を更に含んでもよい。いくつかの態様において、ＲＦ回路３２５は、送信及び／又は受信のための１つ又は複数の並列ＲＦチェーンを含んでもよい。ＲＦチェーンの夫々は、アンテナアレイ回路３３０の１つ以上のアンテナに接続されてもよい。
いくつかの態様において、プロトコル処理回路３０５は、制御回路の１つ以上のインスタンスを含んでもよい。制御回路は、デジタルベースバンド回路３１０、送信回路３１５、受信回路３２０及び／又はＲＦ回路３２５のうちの１つ以上のための制御機能を提供してもよい。
図３Ｂ及び３Ｃは、いくつかの態様に従う、図３Ａに示す例示的な送信回路の態様を示す。図３Ｂに示す送信回路３１５は、デジタルアナログ変換器（ＤＡＣ）３４０、アナログベースバンド回路３４５、アップコンバージョン回路３５０及び／又はフィルタリング及び増幅回路３５５のうちの１つ以上を含んでもよい。ＤＡＣ３４０は、デジタル信号をアナログ信号に変換してもよい。アナログベースバンド回路３４５は、以下に示すような複数の機能を実行してもよい。アップコンバージョン回路３５０は、アナログベースバンド回路３４５からのベースバンド信号をＲＦ周波数（例えば、ｍｍＷａｖｅ周波数）にアップコンバートしてもよい。フィルタリング及び増幅回路３５５は、アナログ信号をフィルタリング及び増幅してもよい。制御信号は、プロトコル処理回路３０５と、ＤＡＣ３４０、アナログベースバンド回路３４５、アップコンバージョン回路３５０及び／又はフィルタリング及び増幅回路３５５のうちの１つ以上との間で供給されてもよい。
図３Ｃに示す送信回路３１５は、デジタル送信回路３６５と、ＲＦ回路３７０とを含んでもよい。いくつかの態様において、フィルタリング及び増幅回路３５５からの信号は、デジタル送信回路３６５へ提供されてもよい。上記のように、制御信号は、プロトコル処理回路３０５と、デジタル送信回路３６５及びＲＦ回路３７０のうちの１つ以上との間で供給されてもよい。
図３Ｄは、いくつかの態様に従う、図３Ａに示す無線周波数回路の態様を示す。無線周波数回路３２５は、無線チェーン回路３７２の１つ以上のインスタンスを含んでもよく、いくつかの態様において、無線チェーン回路３７２は、１つ以上のフィルタと、電力増幅器と、低雑音増幅器と、プログラム可能位相シフタと、電源とを含んでもよい。
いくつかの態様において、無線周波数回路３２５はまた、電力合成及び分割回路３７４を含んでもよい。いくつかの態様において、電力合成及び分割回路３７４は、同じ物理回路が、デバイスが送信しているときには電力分割器として動作し、デバイスが受信しているときには電力コンバイナとして動作するよう構成され得るように、双方向に動作してもよい。いくつかの態様において、電力合成及び分割回路３７４は、デバイスが送信しているときには電力分割を実行し、デバイスが受信しているときには電力合成を実行するための１つ以上の全体的又は部分的に別個の回路を含んでもよい。いくつかの態様において、電力合成及び分割回路３７４は、ツリー状に配置された１つ以上の２方向電力分割器／コンバイナを含む受動回路を含んでもよい。いくつかの態様において、電力合成及び分割回路３７４は、増幅器回路を含む能動回路を含んでもよい。
いくつかの態様において、無線周波数回路３２５は、図３Ａにおける送信回路３１５及び受信回路３２０に接続してもよい。無線周波数回路３２５は、１つ以上の無線チェーンインターフェイス３７６及び／又は結合された無線チェーンインターフェイス３７８を介して送信回路３１５及び受信回路３２０に接続してもよい。いくつかの態様において、１つ以上の無線チェーンインターフェイス３７６は、単一のアンテナ構造体に夫々関連する１つ以上の受信又は送信信号への１つ以上のインターフェイスを提供してもよい。いくつかの態様において、結合された無線チェーンインターフェイス３７８は、アンテナ構造体のグループに夫々関連する１つ以上の受信又は送信信号への単一のインターフェイスを提供してもよい。
図３Ｅは、いくつかの態様に従う、図３Ａにおける受信回路の態様を示す。受信回路３２０は、並列受信回路３８２のうちの１つ以上及び／又は結合受信回路３８４のうち１つ以上を含んでもよい。いくつかの態様において、１つ以上の並列受信回路３８４及び１つ以上の結合受信回路３８４は、１つ以上の中間周波数（ＩＦ）ダウンコンバージョン回路３８６と、ＩＦ処理回路３８８と、ベースバンドダウンコンバージョン回路３９０と、ベースバンド処理回路３９２と、アナログデジタル変換器（ＡＤＣ）回路３９４とを含んでもよい。本明細書中で使用されるように、「中間周波数」との語は、キャリア周波数（又は周波数信号）が送信、受信及び／又は信号処理における中間段階でシフトされる周波数を言及する。ＩＦダウンコンバージョン回路３８６は、受信ＲＦ信号をＩＦに変換してもよい。ＩＦ処理回路３８８は、例えば、フィルタリング及び増幅を介して、ＩＦ信号を処理してもよい。ベースバンドダウンコンバージョン回路３９０は、ＩＦ処理回路３８８からの信号をベースバンドに変換してもよい。ベースバンド回路３９２は、例えば、フィルタリング及び増幅を介して、ベースバンド信号を処理してもよい。ＡＤＣ回路３９４は、処理されたアナログベースバンド信号をデジタル信号に変換してもよい。
図４は、いくつかの態様に従う、図３Ａの例示的なＲＦ回路を示す。一態様において、図３ＡにおけるＲＦ回路３２５（図４において参照符号４２５を使用して示す）は、ＩＦインターフェイス回路４０５、フィルタリング回路４１０、アップコンバージョン及びダウンコンバージョン回路４１５、シンセサイザ回路４２０、フィルタリング及び増幅回路４２４、電力合成及び分割回路４３０及び無線チェーン回路４３５のうちの１つ以上を含んでもよい。
図５Ａ及び図５Ｂは、いくつかの態様に従う、図１及び図２に示す回路において使用可能な無線フロントエンドモジュールの態様を示す。図５Ａは、いくつかの態様に従う無線フロントエンドモジュール（ＲＦＥＭ）の態様を示す。ＲＦＥＭ５００は、ミリメートル波ＲＦＥＭ５０５及び１つ以上の６ＧＨｚの上の無線周波数集積回路（ＲＦＩＣ）５１５及び／又は１つ以上の６ＧＨｚの下のＲＦＩＣ５２２を組み込む。この態様において、１つ以上の６ＧＨｚの下のＲＦＩＣ５１５及び／又は１つ以上の６ＧＨｚの下のＲＦＩＣ５２２は、ミリメートル波ＲＦＥＭ５０５から物理的に分離されてもよい。ＲＦＩＣ５１５及び５２２は、１つ以上のアンテナ５２０への接続を含んでもよい。ＲＦＥＭ５０５は複数のアンテナ５１０を含んでもよい。
図５Ｂは、いくつかの態様に従う無線フロントエンドモジュール（ＲＦＥＭ）の代替の態様を示す。この態様において、ミリメートル波及び６ＧＨｚの下の無線機能の両方は、同じ物理無線フロントエンドモジュール（ＲＦＥＭ）５３０に実装されてもよい。ＲＦＥＭ５３０は、ミリメートル波アンテナ５３５及び６ＧＨｚの下のアンテナ５４０との両方を組み込んでもよい。
図６は、いくつかの態様に従う、図１又は図２に示すシステム及び回路において使用可能なマルチプロトコルベースバンドプロセッサ６００を示す。一態様において、ベースバンドプロセッサは、本明細書中で併せてデジタルベースバンドサブシステム６４０とも呼ばれる１つ以上のデジタルベースバンドサブシステム６４０Ａ、６４０Ｂ、６４０Ｃ、６４０Ｄを含んでもよい。
一態様において、１つ以上のデジタルベースバンドサブシステム６４０Ａ、６４０Ｂ、６４０Ｃ、６４０Ｄは、インターコネクトサブシステム６６５を介して、ＣＰＵサブシステム６７０、オーディオサブシステム６７５及びインターフェイスサブシステム６８０のうちの１つ以上に結合されてもよい。一態様において、１つ以上のデジタルベースバンドサブシステム６４０は、インターコネクトサブシステム６４５を介してデジタルベースバンドインターフェイス６６０Ａ、６６０Ｂ及び混合信号ベースバンドサブシステム６３５Ａ、６３５Ｂのうちの１つ以上に結合されてもよい。
一態様において、インターコネクトサブシステム６６５及び６４５は、バス・ポイント・ツー・ポイント接続及びネットワーク・オン・チップ（network-on-chip）（ＮＯＣ）構造の夫々のうちの１つ以上を夫々含んでもよい。一態様において、オーディオサブシステム６７５は、デジタル信号処理回路、バッファメモリ、プログラムメモリ、音声処理アクセラレータ回路、アナログデジタル及びデジタルアナログ変換器回路のようなデータ変換器回路、並びに増幅器及びフィルタのうちの１つ以上を含むアナログ回路のうちの１つ以上を含んでもよい。
図７は、いくつかの態様に従う混合信号ベースバンドサブシステム７００の例を示す。一態様において、混合信号ベースバンドサブシステム７００は、ＩＦインターフェイス７０５、アナログＩＦサブシステム７１０、ダウンコンバータ及びアップコンバータサブシステム７２０、アナログベースバンドサブシステム７３０、データ変換器サブシステム７３５、シンセサイザ７２５及び制御サブシステム７４０のうちの１つ以上を含んでもよい。
図８Ａは、いくつかの態様に従うデジタルベースバンド処理サブシステム８０１を示す。図８Ｂは、いくつかの態様に従うデジタルベースバンド処理サブシステム８０２の代替の態様を示す。
図８Ａの態様において、デジタルベースバンド処理サブシステム８０１は、デジタルシグナルプロセッサ（ＤＳＰ）サブシステム８０５Ａ，８０５Ｂ，…８０５Ｎ、インターコネクトサブシステム８３５、ブートローダサブシステム８１０、共有メモリサブシステム８１５、デジタルＩ／Ｏサブシステム８２０及びデジタルベースバンドインターフェイスサブシステム８２５の夫々のうちの１つ以上を含んでもよい。
図８Ｂの態様において、デジタルベースバンド処理サブシステム８０２は、アクセラレータサブシステム８４５Ａ，８４５Ｂ，…８４５Ｎ、バッファメモリ８５０Ａ，８５０Ｂ，…８５０Ｎ、インターコネクトサブシステム８３５、共有メモリサブシステム８１５、デジタルＩ／Ｏサブシステム８２０、コントローラサブシステム８４０及びデジタルベースバンドインターフェイスサブシステム８２５の夫々のうちの１つ以上を含んでもよい。
一態様において、ブートローダサブシステム８１０は、１つ以上のＤＳＰサブシステム８０５の夫々に関連するプログラムメモリ及び実行状態の構成を実行するよう構成されるデジタル論理回路を含んでもよい。１つ以上のＤＳＰサブシステム８０５の夫々のプログラムメモリの構成は、デジタルベースバンド処理サブシステム８０１及び８０２の外部のストレージから実行可能プログラムコードをロードすることを含んでもよい。１つ以上のＤＳＰサブシステム８０５の夫々に関連する実行状態の構成は、１つ以上のＤＳＰサブシステム８０５の夫々に組み込まれてもよい少なくとも１つのＤＳＰコアの状態を、実行していない状態に設定するステップと、１つ以上のＤＳＰサブシステム８０５の夫々に組み込まれてもよい少なくとも１つのＤＳＰコアの状態を、予め定義されたメモリ位置から始めてプログラムコードを実行し始める状態に設定するステップとのうちの１つ以上を含んでもよい。
一態様において、共有メモリサブシステム８１５は、読み出し専用メモリ（ＲＯＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、混載ダイナミックランダムアクセスメモリ（ｅＤＲＡＭ）及び／又は不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）のうちの１つ以上を含んでもよい。
一態様において、デジタルＩ／Ｏサブシステム８２０は、Ｉ２Ｃ（Inter-Integrated Circuit）、ＳＰＩ（Serial Peripheral Interface）又は他の１、２若しくは３ワイヤのシリアルインターフェイスのようなシリアルインターフェイス、汎用入出力（ＧＰＩＯ）、レジスタアクセスインターフェイス及びダイレクトメモリアクセス（ＤＭＡ）のようなパラレルインターフェイスのうちの１つ以上を含んでもよい。一態様において、デジタルＩ／Ｏサブシステム８２０に実装されたレジスタアクセスインターフェイスは、デジタルベースバンド処理サブシステム８０１の外部のマイクロプロセッサコアが制御及びデータレジスタ並びにメモリのうちの１つ以上を読み出し及び／又は書き込みすることを可能にしてもよい。一態様において、デジタルＩ／Ｏサブシステム８２０に実装されたＤＭＡ論理回路は、デジタルベースバンド処理サブシステム８０１の内部及び外部のメモリ位置を含むメモリ位置間のデータの連続ブロックの転送を可能にしてもよい。
一態様において、デジタルベースバンドインタフェースサブシステム８２５は、ベースバンド処理サブシステムと、デジタルベースバンド処理サブシステム８０１の外部の混合信号ベースバンド又は無線周波数回路との間のデジタルベースバンドサンプルの転送を提供してもよい。一態様において、デジタルベースバンドインタフェースサブシステム８２５によって転送されるデジタルベースバンドサンプルは、同相及び直交（Ｉ／Ｑ）サンプルを含んでもよい。
一態様において、コントローラサブシステム８４０は、制御及び状態レジスタ並びに制御状態機械の夫々のうちの１つ以上を含んでもよい。一態様において、制御及び状態レジスタは、レジスタインタフェースを介してアクセスされてもよく、制御状態機械の開始及び停止、デフォルト状態への制御状態機械のリセット、任意の処理機能の構成、及び／又は割り込みの生成及び動作の状態の報告のうちの１つ以上を提供してもよい。一態様において、１つ以上の制御状態機械の夫々は、１つ以上のアクセラレータサブシステム８４５の夫々の動作のシーケンスを制御してもよい。同じベースバンドサブシステムにおいて図８Ａ及び図８Ｂの両方の実装の例が存在してもよい。
図９は、いくつかの態様に従うデジタルシグナルプロセッサ（ＤＳＰ）サブシステム９００を示す。
一態様において、ＤＳＰサブシステム９００は、ＤＳＰコアサブシステム９０５、ローカルメモリ９１０、ダイレクトメモリアクセス（ＤＭＡ）サブシステム９１５、アクセラレータサブシステム９２０Ａ，９２０Ｂ…９２０Ｎ、外部インターフェイスサブシステム９２５、電力管理回路９３０及びインターコネクトサブシステム９３５の夫々のうちの１つ以上を含んでもよい。
一態様において、ローカルメモリ９１０は、読み出し専用メモリ、スタティックランダムアクセスメモリ又は混載ダイナミックランダムアクセスメモリの夫々のうちの１つ以上を含んでもよい。
一態様において、ＤＭＡサブシステム９１５は、ＤＳＰサブシステム９００の内部及び外部のメモリ位置を含むメモリ位置の間でデータのブロックを転送するよう適合されたレジスタ及び制御状態機械回路を提供してもよい。
一態様において、外部インターフェイスサブシステム９２５は、メモリ、ＤＳＰサブシステム９００に実装され得る制御レジスタ及び状態レジスタのうちの１つ以上へのＤＳＰサブシステム９００の外部のマイクロプロセッサシステムによるアクセスを提供してもよい。一態様において、外部インターフェイスサブシステム９２５は、ＤＭＡサブシステム９１５及びＤＳＰコアサブシステム９０５のうちの１つ以上の制御でローカルメモリ９１０とＤＳＰサブシステム９００の外部のストレージとの間のデータの転送を提供してもよい。
図１０Ａは、いくつかの態様に従うアクセラレータサブシステム１０００の例を示す。図１０Ｂは、いくつかの態様に従うアクセラレータサブシステム１０００の例を示す。
一態様において、アクセラレータサブシステム１０００は、制御状態機械１００５、制御レジスタ１０１０、メモリインターフェイス１０２０、スクラッチパッドメモリ１０２５、計算エンジン１０３０Ａ…１０３０Ｎ及びデータフローインターフェイス１０３５Ａ、１０３５Ｂの夫々のうちの１つ以上を含んでもよい。
一態様において、制御レジスタ１０１０は、アクセラレータサブシステム１０００の動作を構成及び制御してもよく、アクセラレータサブシステム１０００の動作は、イネーブルレジスタビットを用いた動作の有効化又は無効化、停止レジスタビットに書き込むことによる進行中の動作の停止、計算動作を構成するためのパラメータの提供、１つ以上の制御及びデータ構造の位置を識別するためのメモリアドレス情報の提供、割り込みの生成の構成、又は他の制御機能のうちの１つ以上を含んでもよい。
一態様において、制御状態機械１００５は、アクセラレータサブシステム１０００の動作のシーケンスを制御してもよい。
図１１Ａ～１１Ｄは、いくつかの態様に従うフレームフォーマットを示す。
図１１Ａは、いくつかの態様に従う周期的な無線フレーム構造１１００を示す。無線フレーム構造１１００は所定の持続時間を有し、所定の持続時間に等しい繰り返し間隔で周期的に繰り返す。無線フレーム構造１１００は、２つ以上のサブフレーム１１０５に分割される。一態様において、サブフレーム１１０５は、等しくなくてもよい所定の持続期間となってもよい。代替の態様において、サブフレーム１１０５は、動的に決定されて無線フレーム構造１１００のその後の繰り返しの間で変化する持続時間となってもよい。
図１１Ｂは、いくつかの態様に従う周波数分割多重（frequency division duplexing）（ＦＤＤ）を使用する周期的な無線フレーム構造を示す。ＦＤＤの態様において、ダウンリンク無線フレーム構造１１１０は、基地局又はインフラストラクチャ機器によって１つ以上のモバイルデバイスに送信され、アップリンク無線フレーム構造１１１５は、１つ以上のモバイルデバイスの組み合わせによって基地局に送信される。
いくつかの態様において使用され得る無線フレーム構造の更なる例が図１１Ｄに示される。この例において、無線フレーム１１００は１０ｍｓの持続時間を有する。無線フレーム構造１１００は夫々０．１ｍｓの持続時間のスロット１１２５、１１３５に分割され、０から９９まで番号が付けられる。更に、ｉが整数である場合、２ｉ及び２ｉ＋１の番号が付けられた隣接スロット１１２５、１１３５の夫々の対はサブフレームと呼ばれる。
いくつかの態様において、時間間隔はＴｓの単位で表されてもよく、Ｔｓは１／（７５，０００×２０４８）秒として定義される。図１１Ｄにおいて、無線フレームは持続時間１，５３６，６００×Ｔｓを有するものとして定義され、スロットは持続時間１５，３６６×Ｔｓを有するものとして定義される。
図１１Ｄの無線フレームフォーマットを使用するいくつかの態様において、夫々のサブフレームは、ダウンリンク制御情報、ダウンリンクデータ情報、アップリンク制御情報及び／又はアップリンクデータ情報のうちの１つ以上の組み合わせを含んでもよい。情報タイプ及び方向の組み合わせは、夫々のサブフレームについて独立して選択されてもよい。
いくつかの態様において使用され得る無線フレーム構造の例が図１１Ｅに示され、ダウンリンクフレーム１１５０及びアップリンクフレーム１１５５を示す。いくつかの態様に従い、ダウンリンクフレーム１１５０及びアップリンクフレーム１１５５は１０ｍｓの持続時間を有してもよく、アップリンクフレーム１１５５はダウンリンクフレーム１１５０に関してタイミングアドバンス１１６０を用いて送信されてもよい。
いくつかの態様に従い、ダウンリンクフレーム１１５０及びアップリンクフレーム１１５５は、持続時間で１ｍｓでもよい２つ以上のサブフレーム１１６５に夫々分割されてもよい。いくつかの態様に従い、夫々のサブフレーム１１６５は１つ以上のスロット１１７０で構成されてもよい。
いくつかの態様において、図１１Ｄ及び図１１Ｅの例に従い、時間間隔はＴｓの単位で表されてもよい。
図１１Ｄに示す例のいくつかの態様に従い、Ｔｓは１／（３０，７２０×１０００）秒として定義されてもよい。図１１Ｄのいくつかの態様に従い、無線フレームは持続時間３０，７２０．Ｔｓを有するものとして定義されてもよく、スロットは持続時間１５，３６０．Ｔｓを有するものとして定義されてもよい。
図１１Ｅに示す例のいくつかの態様に従い、ＴｓはＴｓ＝１／（Δｆｍａｘ．Ｎｆ）として定義されてもよく、Δｆｍａｘ＝４８０×１０３であり、Ｎｆ＝４，０９６である。
図１１Ｅに示す例のいくつかの態様に従い、スロットの数は、ヌメロロジー（numerology）パラメータに基づいて決定されてもよく、ヌメロロジーパラメータは、送信に使用されるマルチキャリア信号のサブキャリア間の周波数間隔に関係してもよい。
図１２Ａ～１２Ｃは、いくつかの態様に従う、送信又は受信され得るシングルキャリア変調方式のコンステレーション設計の例を示す。コンステレーションポイント１２００は、９０°だけ互いに位相において離れたキャリア周波数における正弦波の振幅を夫々表す、直交する同相及び直交軸上に示される。
図１２Ａは、２位相偏移変調（binary phase shift keying）（ＢＰＳＫ）として知られる２つのポイント１２００を含むコンステレーションを表す。図１２Ｂは、４位相偏移変調（quadrature phase shift keying）（ＱＰＳＫ）として知られる４つのポイント１２００を含むコンステレーションを表す。図１２Ｃは、１６個のポイントを有する直交振幅変調（quadrature amplitude modulation）（ＱＡＭ）（１６ＱＡＭ又はＱＡＭ１６）として知られる１６個のポイント１２００を含むコンステレーションを表す。例えば、６４個、２５６個又は１０２４個のポイントを含むより高次の変調コンステレーションが同様に構成されてもよい。
図１２Ａ～１２Ｃに示すコンステレーションにおいて、２進符号１２２０は、最も近い隣接ポイント１２００、すなわち、最小ユークリッド距離だけ互いに離れたポイント１２００の対が１つのみの２進数字だけ異なる割り当てられた２進符号１２２０を有するような方式を使用して、コンステレーションのポイント１２００に割り当てられる。例えば、図１２Ｃにおいて、符号１０００を割り当てられたポイントは、符号１００１、００００、１１００及び１０１０を割り当てられた最も近い隣接ポイントを有し、これらの夫々は１ビットのみだけ１０００とは異なる。
図１３Ａ及び１３Ｂは、いくつかの態様に従う、送信又は受信され得るシングルキャリア変調方式の代替のコンステレーション設計の例を示す。図１３Ａのコンステレーションポイント１３００及び１３１５は、９０°だけ互いに位相において離れたキャリア周波数における正弦波の振幅を夫々表す、直交する同相及び直交軸上に示される。
一態様において、図１３Ａに示す例のコンステレーションポイント１３００は、正方形の格子に配置されてもよく、最も近い隣接コンステレーションポイントの夫々の対の間で同相及び直交面上で等しい距離が存在するよう配置されてもよい。一態様において、コンステレーションポイント１３００は、許容されるコンステレーションポイントのいずれかの同相及び直交面の原点から所定の最大距離、すなわち、円１３１０によって表される最大距離が存在するよう選択されてもよい。一態様において、許容されるコンステレーションポイントの組は、正方形の格子の角の正方形領域１３０５内に入るものを除外してもよい。
図１３Ｂのコンステレーションポイント１３００及び１３１５は、９０°だけ互いに位相において離れたキャリア周波数における正弦波の振幅を夫々表す、直交する同相及び直交軸上に示される。一態様において、コンステレーションポイント１３１５は、コンステレーションポイントの２つ以上の組にグループ化され、夫々の組のポイントは、同相及び直交面の原点への等しい距離を有するよう配置され、原点を中心とする円１３２０の組のうちの１つ上に置かれる。
図１４は、いくつかの態様に従う、送信のためのマルチキャリアベースバンド信号を生成するためのシステムの例を示す。一態様において、データ１４３０は符号化データ１４３５を生成するために、符号化器１４００に入力されてもよい。符号化器１４００は、エラー検出、エラー訂正、レートマッチング及びインターリービングのうちの１つ以上の組み合わせを実行してもよい。符号化器１４００はスクランブリングのステップを更に実行してもよい。
一態様において、符号化データ１４３５は、複素数値変調シンボル１４４０を生成するために、変調マッパ１４０５に入力されてもよい。変調マッパ１４０５は、１つ以上のマッピングテーブルに従って、符号化データ１４３５から選択された１つ以上の２進数字を含むグループを、複素数値変調シンボルにマッピングしてもよい。
一態様において、複素数値変調シンボル１４４０は、１つ以上のレイヤマッピングされた変調シンボルストリーム１４４５にマッピングされるよう、レイヤマッパ１４１０に入力されてもよい。複素数値変調シンボル１４４０のストリームをｄ（ｉ）として表し、ｉがシーケンス番号インデックスを表し、レイヤマッピングされたシンボルの１つ以上のストリーム１４４５をｘ（ｋ）（ｉ）として表し、ｋがストリーム番号インデックスを表し、ｉがシーケンス番号インデックスを表すと、単一レイヤのレイヤマッピング関数は、
ｘ（０）（ｉ）＝ｄ（ｉ）
として表されてもよく、２つのレイヤのレイヤマッピングは、
ｘ（０）（ｉ）＝ｄ（２ｉ）
ｘ（１）（ｉ）＝ｄ（２ｉ＋１）
として表されてもよい。
レイヤマッピングは２つより多くのレイヤについても同様に表されてもよい。
一態様において、レイヤマッピングされた変調シンボルストリーム１４４５の１つ以上のストリームはプリコーダ１４１５に入力されてもよく、プリコーダ１４１５は、プリコーディングされたシンボル１４５０の１つ以上のストリームを生成する。レイヤマッピングされたシンボルの１つ以上のストリーム１４４５をベクトルのブロック
［ｘ（０）（ｉ）…ｘ（υ－１）（ｉ）］Ｔ
として表すと、ｉが０からＭｓｙｍｂ ｌａｙｅｒ－１の範囲におけるシーケンス番号インデックスを表し、出力はベクトルのブロック
［ｚ（０）（ｉ）…ｚ（Ｐ－１）（ｉ）］Ｔ
として表され、ｉが０からＭｓｙｍｂ ａｐ－１の範囲におけるシーケンス番号インデックスを表す。
プリコーディング動作は、単一アンテナポートを使用する直接マッピング、時空間ブロック符号化を使用する送信ダイバーシチ又は空間多重化のうちの１つを含むよう構成されてもよい。
一態様において、プリコーディングされたシンボル１４５０の夫々のストリームはリソースマッパ１４２０に入力されてもよく、リソースマッパ１４２０はリソースマッピングされたシンボル１４５５のストリームを生成する。リソースマッパ１４２０は、マッピング符号に従う連続ブロックマッピング、ランダムなマッピング又はまばらなマッピング（sparse mapping）を含んでもよいマッピングに従って、プリコーディングされたシンボルを周波数領域サブキャリア及び時間領域シンボルにマッピングしてもよい。
一態様において、リソースマッピングされたシンボル１４５５はマルチキャリア生成器１４２５に入力されてもよく、マルチキャリア生成器１４２５は、時間領域ベースバンドシンボル１４６０を生成する。マルチキャリア生成器１４２５は、例えば、逆高速フーリエ変換（fast Fourier transform）（ＦＦＴ）又は１つ以上のフィルタを含むフィルタバンクとして一般的に実装される逆離散フーリエ変換（discrete Fourier transform）（ＤＦＴ）を使用して時間領域シンボルを生成してもよい。一態様において、リソースマッピングされたシンボル１４５５がｓｋ（ｉ）として表され、ｋがサブキャリアインデックスであり、ｉがシンボル番号インデックスである場合、時間領域複素ベースバンド信号ｘ（ｔ）はｘ（ｔ）＝Σｋｓｋ（ｉ）ｐＴ（ｔ－Ｔｓｙｍ）ｅｘｐ［ｊ２πｆｋ（ｔ－Ｔｓｙｍ－τｋ）］として表されてもよく、ｐＴ（ｔ）はプロトタイプフィルタ関数であり、Ｔｓｙｍはシンボル周期の開始時間であり、τｋはサブキャリアに依存する時間オフセットであり、ｆｋはサブキャリアｋの周波数である。
プロトタイプ関数ｐＴ（ｔ）は、例えば、矩形時間領域パルス、ガウス時間領域パルス又は他の適切な関数でもよい。
いくつかの態様において、周波数領域におけるサブキャリア及び時間領域におけるシンボル間隔を含む送信信号の部分成分は、リソースエレメントと呼ばれてもよい。
図１５は、いくつかの態様に従う、格子形式で示すリソースエレメント１５０５を示す。いくつかの態様において、リソースエレメントは、周波数領域における複数のサブキャリア（例えば、１２個のサブキャリア）と、時間領域における１つのスロットに含まれるＰ個のシンボルとを含む矩形ブロックにグループ化されてもよい。数Ｐは、６個、７個又は他の適切な数のシンボルでもよい。図１５の図において、リソースブロック１５００内の夫々のリソースエレメント１５０５は（ｋ，ｌ）としてインデックス化されることができ、ｋは０からＮ×Ｍ－１の範囲におけるサブキャリアのインデックス番号であり、Ｎはリソースブロック内のサブキャリアの数であり、Ｍはリソースブロックの数である。
図１６Ａ、図１６Ｂ、図１６Ｃ及び図１６Ｄは、いくつかの態様に従う符号化の例を示す。図１６Ａは、いくつかの態様において使用され得る符号化処理１６００の例を示す。符号化処理１６００は、データ又は制御情報を符号化し得る物理チャネルのための符号化を提供するために使用され得る１つ以上の物理符号化処理１６０５を含んでもよい。符号化処理１６００はまた、１つ以上の源からの情報を結合することによって、結合された符号化情報を生成する多重化及びインターリーブ１６３５を含んでもよく、１つ以上の源は、データ情報及び制御情報のうちの１つ以上を含んでもよく、１つ以上の物理符号化処理１６０５によって符号化されていてもよい。結合された符号化情報は、スクランブリングされた符号化情報を生成し得るスクランブル器１６４０に入力されてもよい。
物理符号化処理１６０５は、ＣＲＣ付加ブロック１６１０、コードブロックセグメント化１６１５、チャネル符号化１６２０、レートマッチング１６２５及びコードブロック連結１６３０のうちの１つ以上を含んでもよい。ＣＲＣ付加ブロック１６１０は、出力シーケンスビットを係数として使用する変数Ｄにおける有限フィールドＧＦ（２）にわたる多項式（すなわち、多項式ｂ０ＤＡ＋Ｌ－１＋ｂ１ＤＡ＋Ｌ－２＋…＋ｂＡ＋Ｌ－２Ｄ１＋ｂＡ＋Ｌ－１）が次数Ｌの所定の生成多項式ｇ（Ｄ）によって除算されたときに所定の剰余を有するよう、｛ａ０，ａ１，…ａＡ－１｝として示される入力ビットから｛ｐ０，ｐ１，…，ｐＬ－１｝として示されるパリティビットを計算し、出力ビット｛ｂ０，ｂ１，…，ｂＡ＋Ｌ－１｝のシーケンスを生成する。一態様において、所定の剰余はゼロでもよく、Ｌは２４でもよく、所定の多項式ｇ（Ｄ）はＤ２４＋Ｄ２３＋Ｄ１８＋Ｄ１７＋Ｄ１４＋Ｄ１１＋Ｄ１０＋Ｄ７＋Ｄ６＋Ｄ５＋Ｄ４＋Ｄ３＋Ｄ＋１でもよい。
いくつかの態様において、コードブロックセグメント化１６１５の処理は、コードセグメント化１６１５へのデータ入力の部分を夫々含む１つ以上のセグメント化されたコードブロックを生成してもよい。コードブロックセグメント化１６１５は、選択されたチャネル符号化方式に従って決定されるパラメータとしての最小及び最大ブロックサイズ制約を有してもよい。コードブロックセグメント化１６１５は、最小ブロックサイズ制約が満たされることを確保するために、フィルタビットを１つ以上の出力されるセグメント化されたコードブロックに追加してもよい。コードブロックセグメント化１６１５は、最大ブロックサイズ制約が満たされることを確保するために、当該処理に入力されたデータをブロックに分割してもよい。いくつかの態様において、コードブロックセグメント化１６１５は、パリティビットを夫々のセグメント化されたコードブロックに追加してもよい。パリティビットのこのような追加は、選択された符号化方式、及び生成されるべきセグメント化されたコードブロックの数が１より大きいか否かのうちの１つ以上に基づいて決定されてもよい。
いくつかの態様において、チャネル符号化１６２０の処理は、複数の符号化方式のうちの１つ以上に従って、セグメント化されたコードブロックからコードワードを生成してもよい。一例として、チャネル符号化１６２０は、畳み込み符号化、テールバイティング畳み込み符号化、並列連接畳み込み符号化及びポーラー符号化のうちの１つ以上を利用してもよい。
いくつかの態様に従って畳み込み符号及びテールバイティング畳み込み符号のうちの１つに従ってデータを符号化するために使用され得る符号化器１６２０が図１６Ｂに示される。
いくつかの態様に従って、入力データ１６４５は、２つ以上の遅延素子１６５０の夫々によって連続的に遅延されてもよく、現在の入力データと、現在の入力データの２つ以上のコピーとを含む要素で構成されるデータワードを生成し、夫々のコピーは、異なる数の時間単位だけ夫々遅延する。いくつかの態様に従って、符号化器１６２０は、入力データ１６４５と、２つ以上の遅延素子１６５０の出力とを結合することで生成されたデータワードの要素の線形結合を計算することによって夫々生成された１つ以上の出力１６６０、１６６５及び１６７０を生成してもよい。
いくつかの態様に従って、入力データはバイナリデータでもよく、線形結合は排他的論理和関数１６５５を使用することによって計算されてもよい。いくつかの態様に従って、符号化器１６２０は、プロセッサ上で実行するソフトウェアを使用して実装されてもよく、遅延素子１６５０は、メモリに入力データ１６４５を記憶することによって実装されてもよい。
いくつかの態様に従って、畳み込み符号は、畳み込み符号化器１６２０を使用して遅延素子１６５０を所定値に初期化することによって生成されてもよく、所定値は全てゼロ又は他の適切な値でもよい。いくつかの態様に従って、テールバイティング畳み込み符号は、畳み込み符号化器１６２０を使用して遅延素子１６５０をデータのブロックの最後のＮ個のビットに初期化することによって生成されてもよく、Ｎは遅延素子１６５０の数である。
ターボ符号と呼ばれてもよい並列連接畳み込み符号（parallel concatenated convolutional code）（ＰＣＣＣ）に従ってデータを符号化するために使用され得る符号化器１６Ｃ１００は、図１６に示される。
いくつかの態様に従って、符号化器１６Ｃ１００は、インターリーバ１６Ｃ１１０と、上位構成要素の符号化器１６Ｃ１１５と、下位構成要素の符号化器１６Ｃ１１７とを含んでもよい。いくつかの態様に従って、上位構成要素の符号化器１６Ｃ１１５は、入力データ１６Ｃ１０５から１つ以上の符号化データストリーム１６Ｃ１４０及び１６Ｃ１４５を生成してもよい。いくつかの態様に従って、インターリーバ１６Ｃ１１０は、入力データ１６Ｃ１０５からインターリーブされた入力データ１６Ｃ１１９を生成してもよい。いくつかの態様に従って、下位構成要素の符号化器１６Ｃ１１７は、インターリーブされた入力データ１６Ｃ１０５から１つ以上の符号化データストリーム１６Ｃ１５０及び１６Ｃ１５５を生成してもよい。
いくつかの態様に従って、インターリーバ１６Ｃ１１０は、入力データ１６Ｃ１０５に含まれるデータと１対１の関係を有するが、異なる時間順序に配置されたデータを有するインターリーブされた出力データ１６Ｃ１１９を出力してもよい。いくつかの態様に従って、インターリーバ１６Ｃ１１０は、夫々のｃｉが入力データビットであり、Ｋが夫々のブロック内のビットの数であるときに｛ｃ０，ｃ１，…，ｃＫ－１｝として表されてもよい入力データ１６Ｃ１０５の１つ以上のブロックを入力として受け取り、｛ｃΠ（１），ｃΠ（２），…，ｃΠ（Ｋ－１）｝として表されてもよい、１つ以上のこのような入力ブロックの夫々に対応する出力を生成するブロックインターリーバでもよい。Π（ｉ）は、２次形式でもよく、Π（ｉ）＝（ｆ１ｉ＋ｆ２ｉ２）ｍｏｄＫとして表されてもよい置換関数（permutation function）であり、ｆ１及びｆ２はブロックサイズＫの値に依存し得る制約である。
いくつかの態様に従って、上位構成要素の符号化器１６Ｃ１１５及び下位構成要素の符号化器１６Ｃ１１７は、選択された入力ビットストリーム１６Ｃ１１９を生成し得る入力ビットセレクタ１６Ｃ１１８を含んでもよく、選択された入力ビットストリーム１６Ｃ１１９は、データ符号化段階中の符号化器入力ビットストリーム及びトレリス終端段階中の記憶されたビットの線形結合のうちの１つから選択されてもよい。いくつかの態様に従って、上位構成要素の符号化器１６Ｃ１１５及び下位構成要素の符号化器１６Ｃ１１７の夫々は、シフトレジスタとして機能するよう構成される２つ以上の遅延素子１６Ｃ１２０にビットを記憶してもよく、シフトレジスタへの入力は、選択された入力ビットストリーム１６Ｃ１１９からのビットと前に記憶されたビットとの線形結合で構成され、記憶されるビットは、符号化段階の前に所定値に初期化され、トレリス終端段階の終了時に所定値を有する。いくつかの態様に従って、上位構成要素の符号化器１６Ｃ１１５及び下位構成要素の符号化器１６Ｃ１１７の夫々は、夫々が選択された入力ビットストリーム１６Ｃ１１９及び記憶されたビットの線形結合のうちの１つでもよい１つ以上の出力１６Ｃ１４０及び１６Ｃ１４５を生成してもよい。
いくつかの態様に従って、上位構成要素の符号化器１６Ｃ１１５及び下位構成要素の符号化器１６Ｃ１１７の夫々は、
Figure 2024059722000002
 として表されてもよい符号化段階中の伝達関数を有してもよい。
いくつかの態様に従って、符号化器１６Ｃ１００は、インターリーバ１６Ｃ１１０に入力されるデータと、上位構成要素の符号化器１６Ｃ１１５及び下位構成要素の符号化器１６Ｃ１１７の夫々の記憶されたビットとを記憶するためのメモリと組み合わせて、プロセッサ上で実行するソフトウェア命令として実装されてもよい。
いくつかの態様に従って、低密度パリティ検査（low density parity check）（ＬＤＰＣ）符号に従ってデータビットを符号化するために使用され得る符号化器１６Ｄ２００が図１６Ｄに示される。
いくつかの態様に従って、符号化器１６Ｄ２００に入力されるデータビット１６Ｄ２３０は、データストア１６Ｄ２１０に記憶されてもよく、記憶されたビットはパリティビット生成器１６Ｄ２２０に入力されてもよく、符号化ビット１６Ｄ２４０はパリティビット生成器１６Ｄ２２０によって出力されてもよい。
いくつかの態様に従って、ＬＤＰＣ符号化器１６Ｄ２００に入力されるデータビットはｃ＝｛ｃ０，ｃ１，…，ｃＫ－１｝として表されてもよく、符号化データビット１６Ｄ２４０はｄ＝｛ｃ０，ｃ１，…，ｃＫ－１，ｐ０，ｐ１，…，ｐＤ－Ｋ－１｝として表されてもよく、パリティビットｐｉはＨ．ｄＴ＝０のように選択されてもよく、Ｈはパリティ検査行列であり、Ｋは符号化されるべきブロック内のビットの数であり、Ｄは符号化ビットの数であり、Ｄ－Ｋはパリティ検査ビットの数である。
一態様に従って、パリティ検査行列Ｈは
Figure 2024059722000003
 として表されてもよく、Ｐａｉ，ｊは列をａｉ，ｊだけ右に巡回的にシフトすることによってＺ×Ｚの単位行列から取得される巡回置換行列又はゼロ行列のうちの１つであり、Ｚは構成要素の置換行列のサイズであり、符号化ビットＤの数はＺＭに等しく、符号化されるべきブロック内のビットの数ＫはＺＮに等しい。
入力が振幅又は位相でもよいデジタルポーラー送信器（digital polar transmitter）（ＤＴｘ）は、このようなデバイスが、例えば、より高い効率及びシステム・オン・チップ（system-on-a-chip）（ＳｏＣ）集積化の潜在性を提供するため、次世代システムを通じて通信するデバイスにおいて使用される集積相補型金属酸化膜半導体（Complementary Metal-Oxide-Semiconductor）（ＣＭＯＳ）ラジオの有望なアーキテクチャになり得る。ＤＴｘは、データを提供するために出力信号の振幅変化及び位相変化を使用してもよい。しかし、他の送信器と同様に、ＤＴｘは、次世代システムにおいて使用されるｍｍＷａｖｅ周波数での広帯域位相変調器を実装し、ｍｍＷａｖｅ速度でＤＴｘを実装する課題のため、より低い周波数（典型的には、＜６ＧＨｚ）に制限されている。次世代システムのチャネル帯域幅は、１００ＭＨｚ－ＧＨｚのオーダーであり、シングルキャリア（single carrier）（ＳＣ）と直交周波数分割多重（Orthogonal frequency-division multiplexing）（ＯＦＤＭ）との１つ又は両方に基づく変調を使用してもよい。すなわち、基本的な発振は、様々なチャネル周波数にわたって生成されてもよく、より高い周波数での振幅及び位相の調整は検討事項である。
更に、ｍｍＷａｖｅ周波数の使用によって、ＤＴｘの電力効率は、ｍｍＷａｖｅ周波数信号とより低い周波数の信号との間での振幅変化及び対応するピーク電力効率における不一致のため、このような周波数において実質的に低減され得る。ＯＦＤＭは、ＤＴｘによって生成される位相変調信号に対して更なるスペクトルの制限を課してもよい。より高いｍｍＷａｖｅ周波数でのより高い伝搬損失を有するリンク予算を満たすために、このようなリンクは、複数のユーザ間の空間チャネルの使用を最適化するために、フェーズドアレイ及びマルチユーザ多入力多出力（Multiple Input Multiple Output）（ＭＩＭＯ）に依存してもよい。実際面で、フェーズドアレイの使用は、複数の送信及び受信チェーンが夫々のデバイスにおいて使用されることを意味してもよく、上記の電力非効率性に直面することに加えて、使用される送信電力を更に増加させる。したがって、ｍｍＷａｖｅ周波数でのＤＴｘ効率を改善するの有用になり得る。
一態様において、これらの問題を改善するために、シングルキャリア及びＯＦＤＭの両方に基づくｍｍＷａｖｅ ＤＴｘに適し得る広帯域位相変調器アーキテクチャが提供される。広帯域位相変調器アーキテクチャは、フェーズドアレイ及びＭＩＭＯ／ＭＵ－ＭＩＭＯの複数の並列送信チェーンを含んでもよい。位相変調器は、フェーズドアレイを実装するために位相シフトを組み込み得る。
一態様において、ＤＴｘは、広帯域ＲＦ信号の低い作用素和表現（operator-sum representation）（ＯＳＲ）ポーラー分解をサポートする位相及び振幅抽出を使用してもよい。実際の検討事項（実現性、タイミングマージン、電力損失等）について低ＧＨｚ周波数帯域においてクロックされるデジタル時間変換器（digital-to-time converter）（ＤＴＣ）に基づく位相変調器が使用されてもよい。クロック周波数を約１０ＧＨｚまで増加させるために、複数のＤＴＣの間で時間インターリーブが使用されてもよい。更に、変調をＲＦ周波数にアップコンバートするために、ｍｍＷａｖｅ ＬＣ発振器への低調波の連続注入が使用されてもよい。
ＲＦ通信システムは、半導体ダイ上に形成されるサブシステム（例えば、電圧制御発振器（voltage controlled oscillator）（ＶＣＯ）、電力増幅器）をしばしば利用する。より具体的には、このようなサブシステムの様々な電子部品（例えば、キャパシタ及びインダクタ）が半導体ダイ上に印刷される。しかし、半導体ダイのシリコンに固有の抵抗は、ダイ上に印刷されたインダクタの品質（Ｑ）係数（抵抗で除算したインダクタンスの比）を有意に低減する。
図１７は、いくつかの態様に従う、金属柱を有する半導体ダイの断面図１７０２及び上面図１７０４である。図１７を参照すると、半導体ダイ１７０６は、複数の柱１７０８を含む。半導体ダイ１７０６は、図３Ａに示すｍｍＷａｖｅ通信回路３００のＲＦ回路３２５に組み込まれてもよいが、半導体ダイ１７０６はこのようなものに限定されない。
一態様において、柱１７０８は、ダイへのＲＦ接続のために使用され得る銅ピラー（copper pillar）とすることができる。より具体的には、銅ピラーは、半導体ダイ１７０６を半導体ダイパッケージング（図示せず）に接続するための金属構造として使用され得る。いくつかの態様において、はんだに基づくバンプ及びボールのような他の金属構造が柱１７０８として使用され得る。銅ピラー１７０８は、メタライズ接点パッド（metalized contact pad）（又は接点）１７１０を介して半導体ダイ１０６に取り付けられ得る。いくつかの態様において、銅ピラー１７０８は、不要な銅がエッチング除去されてダイのメタライズ接点１７１０に取り付けられた銅ピラー１７０８のみが残る、１つの連続するエッチング処理で生成され得る。
図１８Ａは、いくつかの態様に従う、第１タイプのインターコネクト構造体を形成する金属柱を有する例示的な半導体ダイの断面図１８０２Ａ及び上面図１８０４Ａを提供する。断面図１８０２Ａを参照すると、金属柱１８０８は、多段積層及びエッチング処理に従って形成され得る。より具体的には、金属柱１８０８は、ダイのメタライズ接点１８１０上に段階的に積層及びエッチングされることができ、別個のメタライズ層は、夫々の積層及びエッチング段階中に生成される。図１８Ａにおいて認識されるように、第１エッチング段階中に、メタライズ層１８１２が生成される。更なる積層及びエッチング段階中に、インターコネクト構造体が柱のうちの少なくとも２つの間に生成され得る。例えば、メタライズ層１８１４を生成するエッチング段階中に、インターコネクト構造体１８２２Ａが層１８１４に使用されるメタライズ材料によって形成され得る。このようなエッチング段階中に、層１８１４のメタライズ材料は、インターコネクト構造体が少なくとも２つの柱を接続する層１８１４によって形成されるよう、柱のうちの少なくとも２つの間でエッチングされない。
その後の積層及びエッチング段階中に、メタライズ層１８１６は、層１８１４の上部に配置される（メタライズインターコネクト構造体は層１８１６に関連しない）。メタライズ層１８１８を生成するその後の積層及びエッチング段階中に、インターコネクト構造体１８２４Ａが層１８１８に使用されるメタライズ材料によって形成され得る。最後のエッチング段階中に、メタライズ層１８２０が層１８１８の上部に配置され、メタライズインターコネクト構造体は層１８２０に関連しない。
いくつかの態様において、インターコネクト構造体１８２２Ａ及び１８２４Ａは、半導体ダイ１８０６の接点に直接接続される高品質（Ｑ）係数の誘導素子として機能することができ、このような高Ｑインダクタから恩恵を受けることが可能なＲＦ回路として機能することができる。例示的なＲＦ回路は、半導体ダイ１８０６内に部分的又は完全に統合され得る発振器、電力増幅器、低雑音増幅器及び他の回路を含み得る。
いくつかの態様において、インターコネクト構造体１８２２Ａは、インターコネクト構造体１８２４Ａから離れた別個の位置１８３２に設置され得る。他の例では、位置１８３０において認識されるように、インターコネクト構造体１８２２Ａは、並んで及び／又は部分的に重複して設置されることができる。いくつかの態様において、位置１８３０又は１８３２になるようなインターコネクト構造体の選択は、インターコネクト構造体１８２２Ａ及び１８２４Ａに関連する結果の結合及び相互インダクタンスに基づき得る。この場合、２つのインターコネクトが並んで及び／又は部分的に重複して設置される場合、結合区間１８２６がインターコネクト構造体の間に生成される。このような結合区間は、金属柱１８０８に関連するインターコネクト構造体によって少なくとも部分的に実装される高Ｑ誘導素子を設計する際に使用され得る。
いくつかの態様において、横方向の並列結合（例えば、１８２６）は、インターコネクト構造体（例えば、１８２４Ａ及び１８２２Ａ）が同じ柱層（又はエッチング段階）を使用して生成されるとき、あるいはインターコネクト構造体が異なる柱層を使用して生成されるときに実現され得る。
いくつかの態様において、柱１８０８に関連する層１８１２～１８２０のうちの１つ以上を使用して、２つより多くのインターコネクト構造体が形成され得る。更に、インターコネクト構造体は、図１８Ａに示すように空気の隙間によって分離され得る。より具体的には、インターコネクト構造体１８２２Ａは、半導体ダイ１８０６から空気の隙間１８０７によって分離される。インターコネクト構造体１８２２Ａはまた、層１８１６内に形成される他の空気の隙間１８０９によってインターコネクト構造体１８２４Ａから分離される。
いくつかの態様において、インターコネクト構造体は、柱１８０８の最後の層１８２０を使用して形成され得る。これに関して、インターコネクト構造体が最後の層１８２０に配置されたとき、インターコネクト構造体は、ダイが取り付けられるパッケージ積層（図１９において１９０２として示す）と直接接するか、あるいはインターコネクト構造体は、積層から隔離されることができ、ダイ上で回路に直接近づけることができる。
図１８Ｂは、いくつかの態様に従う、第２タイプのインターコネクト構造体を形成する金属柱１８０８を有する半導体ダイ１８０６の断面図１８０２Ｂ及び上面図１８０４Ｂである。図１８Ｂに示すメタライズ柱を生成する処理は、インターコネクト構造体１８２２Ａ及び１８２４Ａと比べてインターコネクト構造体１８２２Ｂ及び１８２４Ｂが半導体ダイ１８０６上で異なる形状及び位置を有することができることを除き、図１８Ａを参照して説明したものと同じとすることができる。
図１８Ｂを参照すると、インターコネクト構造体１８２２Ｂ及び１８２４Ｂは、変圧器の実装を含む様々な誘導の実装で使用され得る巻線のような誘導素子を形成し得る。いくつかの態様において、インターコネクト構造体１８２４Ｂ及び１８２２Ｂは、変圧器の１次巻線及び／又は２次巻線内の素子とすることができる。更に、インターコネクト構造体１８２２Ｂ及び１８２４Ｂは、結合区間１８３４が生成されるよう、部分的又は完全に重複し得るる。
図１８Ｃは、いくつかの態様に従う、第３タイプのインターコネクト構造体１８２２Ｃ及び１８２４Ｃを形成する金属柱を有する半導体ダイ１８０６の断面図１８０２Ｃ及び上面図１８０４Ｃである。より具体的には、インターコネクト構造体１８２２Ｃ及び１８２４Ｃは、図１８Ａに示すものと夫々同じ層１８１４及び１８１８に配置され得る。しかし、インターコネクト構造体１８２２Ｃ及び１８２４Ｃは互いにクロスオーバーし得る。
図１９は、いくつかの態様に従う、柱がパッケージ積層に取り付けられたインターコネクト構造体を形成する金属柱を有する半導体ダイの断面図１９００である。より具体的には、半導体ダイ１９０６は、層１９１２、１９１４、１９１６、１９１８及び１９２０によって形成される金属柱１８０８を含み得る。半導体ダイ１９０６は、図１８Ａに示すように形成されるインターコネクト構造体１８２２Ａ及び１８２４Ａを含み得る。金属柱１８０８は、接続パス１９１０を使用して半導体ダイ１９０６に取り付けられ得る。更に、金属柱１８０８は、コネクタパッド１９０４を使用してパッケージ積層１９０２に取り付けられ得る。
無線通信のためのモバイルデバイスにおける物理空間は、このようなデバイスのフォームファクタに含まれる機能の量のため、貴重である。他にも理由はあるが、放射される電波の空間カバレッジを提供する必要性のため、且つ、モバイルデバイスが異なる場所に動かされるときに信号強度を維持するため、また、ユーザがモバイルデバイスを時間によって異なる方向に向ける可能性があるため、困難な問題が生じ、いくつかの態様において、変化する時間において放射される電波の変化する極性及び変化する空間ダイバーシチの必要性をもたらす。
ミリメートル波（ｍｍＷａｖｅ）周波数で動作するアンテナを含むパッケージを設計するとき、空間の効率的な使用は、必要なアンテナ数、これらの放射の方向、これらの偏波及び同様なニーズのような問題を解決するのに役立ち得る。無線通信モバイルデバイスの筐体内でのＰＣＢのような多層積層構造体の効率的な使用は、ＲＦＩＣトランシーバダイの配置のため、場合によっては、デバイスのディスクリート部品の配置のため、積層構造体内に凹部（cavity）を含めることによって効果的に使用され得る。いくつかの態様において、ダイは、フリップチップ（flip-chip）（ＦＣ）ダイでもよい。積層構造体は、アンテナが層構造体に埋め込まれ得るサブシステムを含むことができ、より大きい空間カバレッジのためにサブシステムの上部、底部又は側面に実装されることができる。
図２０Ａは、いくつかの態様に従う、この開示において記載されるユーザデバイスサブシステムの断面図における側面図である。ユーザデバイスサブシステムは２０００として識別される。ユーザデバイスサブシステム２０００は、図３Ａに示すｍｍＷａｖｅ通信回路３００のＲＦ回路３２５及びアンテナアレイ回路３３０に組み込まれてもよいが、ユーザデバイスサブシステム２０００はこのようなものに限定されない。
いくつかの態様において、積層構造体２００１は凹部２００３を含む。ＲＦＩＣ及び付随する部品が存在し得る凹部は、ＦＣダイ及びディスクリート部品の上に所望の高さのクリアランスが実現されるまで、ＦＣダイ及びディスクリート部品を有する他の積層の上部にウィンドウ開口を有する積層の層を積み重ねることによって形成され得る。次いで、凹部に近づけるよう１つ以上の全面の層でカバーされてもよく、凹部に「屋根」を与える。「上部」、「底部」、「側面」及び「屋根」のような方向の語は、本明細書中で図面の方向と相対的に使用される。凹部は、製造設計規則（例えば、組み立て精度）もまた考慮しつつ、ＦＣダイ及びいずれかのディスクリート部品が凹部内に適合することができるように十分に大きくすることができる。夫々の組み立て会社は異なる設計規則を有してもよく、設計規則はまた、関与する実際の材料の関数でもよい。例えば、ビスマレイミド・トリアジン樹脂（bismaleimide triazine）（ＢＴ）積層材料のための規則は、ＦＲ４積層材料のものと非常に異なり得る。
いくつかの態様において、ＲＦＩＣダイ２００６は凹部２００３内に実装され、いくつかの態様において、はんだバンプ２００５によって凹部の底に固定され、いくつかの態様において、はんだバンプ２００５は、リフローはんだバンプでもよい。サーモソニック、熱圧縮及び接着接合バンプのような他のタイプのバンプが使用されてもよい。いくつかの態様において、これらはまた、積層印刷回路へのＲＦＩＣダイ２００６の電気インターフェイスとして機能する。いくつかの態様において、ワイヤボンディングのアップフェイシング（up-facing）も、積層においてＲＦＩＣを印刷回路に電気的に接続するために使用し得る。ディスクリート部品２００７はまた、実装に適する場合には、凹部内に含まれてもよい。
いくつかの態様において、ダイ及びディスクリート部品の周囲に、更なる詳細を以下に説明する接地ケージ（ground cage）２００８があり、接地ケージ２００８は、無線周波数干渉（radio frequency interference）（ＲＦＩ）及び電磁気干渉（electromagnetic interference）（ＥＭＩ）から回路を保護するシールドとして使用されてもよい。凹部に配置されるＲＦＩＣは、ＲＦＩ／ＥＭＩから保護するために、メタライズ接地層と、接地面と、層の間に走るビアとを用いて記載の接地ケージに入れられる。典型的には、ＲＦチップ及び回路は、規制要件を満たすために、ＲＦＩ／ＥＭＩの観点から遮蔽される必要がある。ここでは、実装は、ＲＦ回路が積層デバイスの層及びビアを必要に応じて使用するメタライゼーションによって取り囲まれ得る凹部内に埋め込まれるという事実を利用し、それによって、シールドであるファラデーケージを作る。
遮蔽される凹部内に埋め込まれる部品によって、以下に説明するように、アンテナは、遮蔽されたカバーの外側の周りに実装されることができ、それによって、アンテナのより大きい空間カバレッジを可能にするよう、これらのアンテナが複数の側面からＰＣＢ上又はＰＣＢ内に埋め込まれ得る／印刷され得る又は組み立てられ得るという事実を利用することができる。アンテナの観点から、積層構造体内のシールドケージは、アンテナゲインを増加せてより方向性のある放射パターンを生成するためのアンテナ接地又は反射体として機能し得る。更に、凹部は、ＲＦＩＣ自体及び凹部内の他の回路の物理的保護として機能する。
アンテナ素子２０１１Ａ～２０１１Ｇは、いくつかの態様に従ってサブシステム内に実装される。アンテナは様々なタイプのものでもよい。例えば、パッチアンテナは、２０１１Ｇのような側面のダイポールアンテナによって夫々上下に面して構造体の上部及び底部に実装されてもよい。他のアンテナタイプも可能である。いくつかの態様において、更に以下に説明するように、露出した電気接点が１つの側面にあってもよいため、側面アンテナが３つの側面に実装される。
いくつかの態様において、アンテナ素子２０１１Ａ～２０１１Ｃは、「下」に面して実装される。アンテナ２０１１Ｄ～２０１１Ｆは、「上」に面する構造体の上部に配置される。アンテナ２０１１Ａ～２０１１Ｆの夫々は、複数のアンテナ素子でもよい。例えば、２０１１Ａ１～２０１１ＡＮは、Ｎ個のアンテナ素子としてアンテナ素子２０１１Ａを指定するために使用されることができ、いくつかの態様において、Ｎ個のアンテナ素子はアレイでもよい。言い換えると、いくつかの態様において、例えば、２０１１Ａとして示されるアンテナはまた、２０１１Ａ－１，…，２０１１ＡＮのようなＮ素子のアンテナアレイでもよい。更に、アレイ２０１１Ｄ１～２０１１ＤＮが存在してもよい。更に、このようなアレイにおけるアンテナ素子は、アンテナ素子２０１１Ｃ１～２０１１ＣＮ及び２０１１Ｅ１～２０１１ＥＮのいくつかが単一アレイになるように、異なる構成において積層構造体２００１の上面と底面との両方に分散されてもよい。
いくつかの態様において、アンテナ素子２０１１Ｇは横に配置されてもよく、エッジファイア（edge-fire）又はエンドファイア（end fire）放射のために構成されてもよい。名称２０１１Ｇ１～２０１１ＧＮは、アレイになってもよいＮ個のアンテナ素子２０１１Ｇが存在し得る（ページ「内」又は断面によって隠されたページ外を見る）ことを示すために使用されてもよい。伝送線路２００９Ａ～２００９Ｇは、アンテナへ／からＲＦＩＣダイからのＲＦ接続を提供するトレースでもよい。給電されるアンテナが実際にアンテナアレイ、例えば、２０１１Ａ１～２０１１ＡＮである場合、いくつかの態様において、アレイを給電するＲＦトレースは、２００９Ａ１，…，２００９ＡＮとして指定され得るＲＦトレースのアレイでもよい。ＲＦＩＣからのＲＦトレースは、所与の層を通って共に横方向に走るレイヤ構造を通じて、あるいは他の層に達するようビアを通じて、様々なアンテナ素子に給電し得る。ＲＦトレースは、マイクロストリップ、ストリップライン又は他の適切な導体とすることができる。いくつかの態様において、アンテナへのＲＦトレースは、遮蔽された凹部における開口を通過し得る。いくつかの態様において、ＲＦ給電のいくつかの部分は、凹部の内部にすることができ、いくつかは外部にすることができる。ここでは凹部の外部を走るものとして示されているが、代替の態様は、まず、ＲＦトレースを垂直的であっても凹部２００３の内部を走らせ、次いで、アンテナ素子に達するよう上部（又は側面）においてシールドケージにおける開口を（穴又は横方向トレースを介して）貫通させ得る。これは、以下の図２０Ｂ及び２１に関して更に詳細に説明される。
いくつかの態様に従って、多層積層構造体の層２０１３は、ＲＦＩＣを凹部の外部へのシステムの適切な部分に電気的に接続する電気接点が実現され得る層を示す。これらの接点は、図２０Ｂに関して以下に説明する。この例では、電気接点（図２０Ａの２０１３に図示せず）は、ページ内又はページ外である（例えば、断面図の背後に隠される）。
図２０Ｂは、いくつかの態様に従う図２０Ａの積層構造体の台（pedestal）部分を示す。図２０Ｂは、簡単に前述した台２０２１を示す。図２０Ａの断面図は、図２０Ｂに示す断面２０Ａ－２０Ａに関して取得されたものである。図２０Ｂに見える電気接点２０２３は、いくつかの態様において図２０Ａにおける層２０１３に実装されるものとして説明したものと同じ電気接点である。他の層がこの実装に使用されてもよい。
凹部２００３は、積層構造体内に配置されるものとして隠れ線で示され、台２０２１内に構成されるものとして示される。台は、電気接点のための表面として機能し、積層構造体が接続され得るマザーボード（ＭＢ）への取り付け方法として使用され得る。電気接点２０２３はまた、サブシステムからＭＢへの熱線として機能してもよい。いくつかの態様に従って、ＭＢは、サブシステムがＭＢに容易に取り付けられ、電気的及び熱的にＭＢへの適切なインターフェイスを作ることができるよう、（一例として）図２０Ａの層２０１３に関して前述したように配置される適切な補完的接点を有する。いくつかの態様において、適切なソケットに差し込まれる電気接点は、ＲＦＩＣダイからＭＢへの機械接続のみである。代替的に、これらは、適切な補完的接点によってＭＢに直接はんだで取り付けられてもよい。一般的に、熱は伝導するために良好な金属を必要とし、いくつかの態様において、これらの露出した電気接点２０２３はまた、多くの場合には多層構造体の接地層を使用して、経路設定のメタライゼーションに沿って凹部内部のダイから熱を引き出す放熱パスとして機能し得る。ＰＣＢ材料を通じて伝導される特定の量の熱も存在するが、このタイプの熱交換は、熱伝達のためのメタライズ接点ほど効率的ではない。
簡単に前述したように、アンテナに給電するＲＦトレースは、遮蔽された凹部２００３における開口を通過し得る。これらのＲＦ給電のいくつかの部分は凹部の内部にすることができ、いくつかは外部にすることができる。ここでは凹部の外部を走るものとして示されているが、いくつかの態様に従って、代替の態様は、まず、ＲＦトレースを垂直的であっても凹部２００３の内部を走らせ、次いで、アンテナ素子に達するよう上部（又は側面）においてシールドケージにおける開口を（穴又は横方向トレースを介して）貫通させ得る。これは、図２１及び２２において認識できる。図２１は、いくつかの態様に従う図２０Ａの積層構造体の凹部の内部のＲＦ給電を示す。凹部２１０３は、図２０Ａの積層構造体における凹部２００３と同様である。シールド２１０８を接地し得る接地面層２１１３は、図面に示す構造体の上部の接地面であり、これは垂直ビアと接触させる。垂直ビアは明瞭性の目的で示されていない。接地層２１０８は、図示の積層構造体におけるその存在を示すために点線で示されている。
いくつかの態様において、垂直接地ビア２１１０は凹部２１０３の周囲のあたりに存在し、前述のファラデーケージの一部とすることができる。ＲＦトレース２１０９Ａ、２１０９Ｂ、２１０９Ｃ、２１０９Ｄ及び２１０９Ｅは、ＲＦＩＣダイ２１０６に電気的に接続されて構成されており、ＲＦＩＣダイ２１０６は、凹部２１０３の内部の他の層において接地面の真下になってもよい。ＲＦトレースは、図２０Ａの積層構造体２００１の上又は内部に構成されるアンテナのためのＲＦ給電を含む。いくつかの態様に従って、ＲＦトレース２００９Ａ、２００９Ｂ及び２００９Ｃは、凹部２００３への内部に走り、アンテナ素子２０１１Ａ、２０１１Ｂ及び２０１１Ｃに給電するよう、ビアの間の接地ケージ（図２０Ａに記載）から横方向に出ることができる。
これらのアンテナ素子２０１１Ａ、２０１１Ｂ及び２０１１Ｃは、一例ではダイポールとして示されるエッジファイアアンテナ素子でもよい。いくつかの態様に従って、ＲＦトレース２１０９Ｄ及び２１０９Ｅは、ビア２１１２Ｅ及び２１１２Ｅを用いて接地シールドを貫通する。これは図２２においてより明瞭に認識される。図２２は、いくつかの態様に従う、接地面層を垂直に経るＲＦ給電トレースを示す。ＲＦトレース２２０９Ｄ及び２２０９Ｅは、信号ビアがダイ２２０６からアンテナ又はアンテナ素子２２１１Ｄ及び２２１１Ｅに（いくつかの態様においてはビア２２１２Ｄ１及び２２１２Ｅ１によって）夫々達するように通過することを可能にするよう、メタライゼーションにおける穴又は開口２２１２Ｄ２、２２１２Ｅ２によって接地面層を通過する。いくつかの態様に従って、アンテナ又はアンテナ素子２２１１Ｄ及び２２１１Ｅは、これらが適切なレベルの積層構造体２００１になり得ることを示すよう点線で示される。アンテナ又はアンテナ素子２２１１Ｄ及び２２１１Ｅはパッチアンテナとして示されているが、いずれかの適切なアンテナ又はアンテナ素子でもよい。ビア２２１２Ｄ１及び２２１２Ｅ１は、直接的に、あるいはいくつかの態様においてビアをアンテナに接続する更なるＲＦトレースを介して、アンテナ２２１１Ｄ及び２２１１Ｅに給電するよう、夫々が適切なレベルの積層構造体２００１に接続し得ることを示すために必要以上に大きく示されている。
ＲＦ通信システムは、半導体ダイ上に形成されるサブシステム（例えば、電圧制御発振器（voltage controlled oscillator）（ＶＣＯ）、電力増幅器、トランシーバ、モデム等）をしばしば利用する。特に複数のタイプの信号通信システムが単一チップ上に実装される場合、しばしば、パッケージ化されたチップは、アンテナ素子を設置するための限られた空間を有する。
図２３は、いくつかの態様に従う、共同設置されるｍｍＷａｖｅアンテナ及び近距離通信（ＮＦＣ）アンテナを有する半導体パッケージ２３００の複数の図を示す。半導体パッケージ２３００は、図３Ａに示すｍｍＷａｖｅ通信回路３００のアンテナアレイ回路３３０に組み込まれてもよいが、半導体パッケージ２３００はこのようなものに限定されない。
図２３を参照すると、半導体パッケージ２３００はＰＣＢ基材２３０２上に実装され得る。ＰＣＢ基材は、実装面２３０２Ａ及び印刷面２３０２Ｂを含み得る。いくつかの態様において、実装面２３０２Ａは、信号処理機能を実行する１つ以上の回路（又はサブシステム）を含み得る。例えば、実装面２３０２Ａは、ＲＦフロントエンドモジュール（RF front-end module）（ＲＦＥＭ）２３１０と、ベースバンドサブシステム（baseband sub-system）（ＢＢＳ）２３１２とを含み得る。ＲＦＥＭ２３１０及びＢＢＳ２３１２は、図２６及び図２７において夫々より詳細に示される。いくつかの態様において、ＰＣＢ基材はまた、近距離通信（near-field communication）（ＮＦＣ）サブシステム２３１８を含むことができ、ＮＦＣサブシステム２３１８は、ＮＦＣ信号を受信及び送信するよう構成され得る。
いくつかの態様において、ＲＦＥＭ２３１０は、適切な回路、ロジック、インターフェイス及び／又はコードを含んでもよく、フェーズドアンテナアレイを使用する送信のためにＢＢＳ２３１２によって生成された１つ以上の中間周波数（intermediate frequency）（ＩＦ）信号を処理するよう構成され得る。ＲＦＥＭ２３１０はまた、フェーズドアンテナアレイを介して１つ以上のＲＦ信号を受信し、ＢＢＳ２３１２による更なる処理のためにＲＦ信号をＩＦ信号に変換するよう構成され得る。
いくつかの態様において、ＲＦＥＭ２３１０は、１つ以上のｍｍＷａｖｅ帯域におけるｍｍＷａｖｅ信号を処理するよう構成され得る。更に、フェーズドアンテナアレイ（又はフェーズドアンテナアレイのサブセット）は、ＰＣＢ基材２３０２の印刷面２３０２Ｂ上にアンテナアレイ２３１６として実装され得る。４つのパッチアンテナがフェーズドアンテナアレイ２３１６として示されているが、開示はこの点に限定されず、他のタイプ（及び異なる数）のアンテナがフェーズドアンテナアレイ２３１６として使用され得る。更に、フェーズドアンテナアレイ２３１６は、ｍｍＷａｖｅ信号又は他のタイプの無線信号を送信及び受信するために使用され得る。
いくつかの態様において、フェーズドアンテナアレイ２３１６は、近距離通信（ＮＦＣ）アンテナ２３１４と共同設置され得る。図２３において認識されるように、ＮＦＣアンテナ２３１４は、ＰＣＢ基材２３０２の印刷面２３０２Ｂ上においてフェーズドアンテナアレイ２３１６の周りに配置されるインダクタ素子として実装され得る。いくつかの態様において、ＮＦＣアンテナ２３１４は、複数のインダクタ素子（例えば、多層インダクタ）を含むことができ、複数のインダクタ素子は、フェーズドアンテナアレイ２３１６と共同設置されることができる。
いくつかの態様において、ＲＦＥＭ２３１０及びＢＢＳ２３１２は、１つ以上の通信ネットワークにおける１つ以上の無線標準又はプロトコルに関して、無線信号を処理するために使用され得る。例示的な通信ネットワークは、とりわけローカルエリアネットワーク（ＬＡＮ）、広域ネットワーク（ＷＡＮ）、パケットデータネットワーク（例えば、インターネット）、移動電話ネットワーク（例えば、セルラネットワーク）、従来の音声電話（Plain Old Telephone）（ＰＯＴＳ）ネットワーク及び無線データネットワーク（例えば、ＷｉＦｉ（登録商標）として知られるＩＥＥＥ（Institute of Electrical and Electronics Engineers）８０２．１１ファミリーの標準、ＷｉＭａｘ（登録商標）として知られるＩＥＥＥ８０２．１６ファミリーの標準、ＩＥＥＥ８０２．１５．４ファミリーの標準、ＬＴＥ（Long Term Evolution）ファミリーの標準、５Ｇ無線通信標準又はプロトコル（２８ＧＨｚ、３７ＧＨｚ及び３９ＧＨｚ通信帯域における通信を含む）、ＵＭＴＳ（Universal Mobile Telecommunications System）ファミリーの標準、Ｐ２Ｐ（peer-to-peer）ネットワーク）を含んでもよい。
図２４は、いくつかの態様に従う、フェーズドアンテナアレイを有する無線周波数フロントエンドモジュール（ＲＦＥＭ）を示す。図２４を参照すると、ＰＣＢ基材２３０２の両側に実装された例示的なフェーズドアンテナアレイを使用するＲＦＥＭ２３１０が示されている。より具体的には、フェーズドアンテナアレイ２４００は、複数の第１アンテナ２４０２～２４０８と、複数の第２アンテナ２４１０～２４１４と、複数の第３アンテナ２４１６～２４２２と、複数の第４アンテナ２４２４～２４２８と、複数の第５アンテナ２４３２と、複数の第６アンテナ２４３４とを含み得る。
いくつかの態様において、アンテナ２４０２～２４２８及び２４３２は、ＰＣＢ基材２３０２の一方の側に配置されることができる。複数の第６アンテナ２４３４は、ＰＣＢ基材２３０２の反対側に配置されることができる（例えば、図２３に示すアンテナアレイ２３１６と同様）。いくつかの態様において、複数の第１、第２、第３及び第４アンテナは２４０２～２４２８は、（図２４において認識されるように）ＰＣＢ基材２３０２の４つの対応するエッジに沿って配置され得る。複数の第５アンテナ２４３２は、ＰＣＢ基材２３０２のエッジから離れた領域に配置され得る。ＰＣＢ基材２３０２はまた、接続端子２４３０を含むことができ、接続端子２４３０は、フェーズドアンテナアレイ２４００のための給電線として使用され得る。これに関して、アンテナ２４０２～２４２８、２４３２及び２４３４を含むフェーズドアンテナアレイは、ＰＣＢ基材２３０２に対してノース（North）、サウス（South）、ウェスト（West）、イースト（East）、上向き及び下向きの方向において信号カバレッジを提供し得る。
いくつかの態様において、アンテナ２４０２～２４２８、２４３２及び２４３４を含むフェーズドアンテナアレイは、ダイポールアンテナ及びパッチアンテナのような異なるタイプのアンテナを含み得る。いくつかの態様において、フェーズドアンテナアレイは、他のタイプのアンテナを使用して同様に実装され得る。いくつかの態様において、フェーズドアンテナアレイ２４００のアンテナのうちの１つ以上は、ＲＦＥＭ２３１０の一部として実装され得る。更に、ＰＣＢ基材２３０２は、ＮＦＣアンテナ（図２４に図示せず）を含むことができ、ＮＦＣアンテナは、フェーズドアンテナアレイ２４００のアンテナのうちの１つ以上と共同設置され得る。例えば、ＮＦＣアンテナは、ＰＣＢ基材２３０２の同じ側にアンテナ２４３４と共同設置され得る。
図２５は、いくつかの態様に従うモバイルデバイス内のＲＦＥＭの例示的な位置を示す。図２５を参照すると、複数のＲＦＥＭ２５０２を含むモバイルデバイス２５００が示されている。夫々のＲＦＥＭ２５０２は、例えば、図２３に示すように、共同設置されるＮＦＣアンテナ及びｍｍＷａｖｅフェーズドアレイアンテナを含み得る。図２５において認識されるように、夫々のＲＦＥＭ２５０２は、他のＲＦＥＭが人間の手によってカバーされている場合にアンテナカバレッジが１つのＲＦＥＭから提供されるよう、スクリーン領域から離すことができる（例えば、ベゼル領域内にすることができる）
図２６は、いくつかの態様に従う例示的なＲＦＥＭのブロック図である。図２６を参照すると、ＲＦＥＭ２３１０は、同軸ケーブル２６１２を介してＢＢＳ２６１２に結合される。ＲＦＥＭ２６１０は、フェーズドアンテナアレイ２６０２と、ＲＦ受信器２６０４と、ＲＦ送信器２６０６と、ＬＯ生成器２６０８と、トリプレクサ２６１０と、スイッチ２６０３とを含み得る。ＲＦ受信器２６０４は、複数の電力増幅器２６１６と、複数の位相シフタ２６１８と、加算器２６２０と、増幅器２６２２と、増幅器２６２６と、乗算器２６２４とを含み得る。ＲＦ送信器２６０６は、乗算器２６３８と、増幅器２６３６及び２６４０と、加算器２６３４と、複数の位相シフタ２６３２と、複数の増幅器２６３０とを含み得る。ＲＦＥＭ２３１０は、中間周波数（ＩＦ）増幅器２６２７及び２６４１を更に含み得る。
例示的な受信動作において、スイッチ２６０３は、受信器チェーン処理をアクティブにし得る。フェーズドアンテナアレイ２６０２は、複数の信号２６１４を受信するために使用され得る。受信信号２６１４は、増幅器２６１６によって増幅されることができ、位相は、対応する位相シフタ２６１８によって調整され得る。位相シフタ２６１８の夫々は、制御回路から別個の位相調整信号（図２６に図示せず）を受信することができ、個々の位相調整信号は、フェーズドアンテナアレイ２６０２を介して受信した信号を処理するときに、所望の信号指向性に基づくものとすることができる。位相シフタ２６１８の出力における位相調整信号は、加算器２６２０によって加算され、次いで、増幅器２６２２によって増幅され得る。ＬＯ生成器２６０８は、ＬＯ信号を生成することができ、ＬＯ信号は、増幅器２６２６によって増幅され、次いで、ＩＦ出力信号を生成するために、乗算器２６２４を使用して増幅器２６２２の出力と乗算され得る。ＩＦ出力信号は、増幅器２６２７によって増幅され、トリプレクサ２６１０及び同軸ケーブル２６１２を介してＢＢＳ２３１２に通信され得る。
例示的な送信動作において、スイッチ２６０３は、送信器チェーン処理をアクティブにし得る。ＲＦＥＭ２３１０は、同軸ケーブル２６１２及びトリプレクサ２６１０を介してＢＢＳ２３１２からＩＡＦ信号を受信し得る。ＩＡＦ信号は、増幅器２６４１によって増幅され、次いで、乗算器２６３８に通信され得る。乗算器２６３８は、ＬＯ生成器２６０８及び増幅器２６４０からアップコンバージョンＬＯ信号を受信し得る。増幅されたＬＯ信号は、乗算器２６３８によって受信ＩＦ信号と乗算される。次いで、乗算された信号は、増幅器２６３６によって増幅され、加算器２６３４に通信される。加算器２６３４は、増幅された信号の複数のコピーを生成し、信号コピーを複数の位相シフタ２６３２に通信する。複数の位相シフタ２６３２は、複数の増幅器２６３０によって増幅され得る複数の位相調整信号を生成するよう、異なる位相調整信号を適用し得る。複数の増幅器２６３０は、フェーズドアンテナアレイ２６０２による送信のために、複数の信号２６２８を生成する。
いくつかの態様において、ＬＯ生成器２６０８は、ＲＦＥＭ２３１０によるｍｍＷａｖｅ無線信号（又は他のタイプの信号）の処理と、ＮＦＣサブシステム２３１８によるＮＦＣ信号の処理との間で共有され得る。例えば、ＮＦＣサブシステム２３１８は、必要に応じてアップコンバージョン又はダウンコンバージョンのために、（それを分割した後に）ＬＯ生成器２６０８の出力においてこのＬＯ生成信号を使用し得る。他の例において、ＮＦＣサブシステム２３１８は、ＬＯ信号を使用することによって（例えば、ＬＯ信号をＮＦＣデータと乗算することによって）、ＮＦＣデータの直接生成のためにＬＯ生成信号を使用し得る。
いくつかの態様において、ＲＦＥＭ２３１０又はＢＢＳ２３１２内の他の回路／サブシステムがＮＦＣサブシステム２３１８と共有され得る。例えば、ＲＦＥＭ２３１０又はＢＢＳ２３１２は、電力管理ユニット（power management unit）（ＰＭＵ）（図示せず）を含むことができ、ＰＭＵはＮＦＣサブシステム２３１８と共有され得る。いくつかの態様において、ＰＭＵは、ＤＣ対ＤＣサブシステム（例えば、ＤＣレギュレータ）、電圧レギュレータ、バンドギャップ電圧基準及び電流源等を含むことができ、これらはＮＦＣサブシステム２３１８と共有され得る。
ＲＦ受信器２６０４及びＲＦ送信器２６０６は、中間周波数（ＩＦ）信号を夫々出力及び受信するものとして示されているが、開示はこの点に限定されない。より具体的には、ＲＦ受信器２６０４及びＲＦ送信器２６０６は、ＲＦ信号を夫々出力及び受信するよう構成され得る（例えば、スーパーヘテロダイン又はダイレクトコンバージョンアーキテクチャ）。
図２７は、いくつかの態様に従う媒体アクセス制御（media access control）（ＭＡＣ）／ベースバンド（baseband）（ＢＢ）サブシステムのブロック図である。図２７を参照すると、ＢＢＳ２３１２は、トリプレクサ２７０２と、ＩＦ受信器２７０４と、モデム２７２４と、水晶発振器２７３０と、シンセサイザ２７２８と、分割器２７２６とを含み得る。シンセサイザ２７２８は、ＲＦＥＭ２３１０への通信のための出力クロック信号を生成するよう分割器２７２６によって分割され得るクロック信号を生成するために、水晶発振器２７３０からの信号を使用し得る。いくつかの態様において、生成されたクロック信号は、１．３２ＧＨｚの周波数を有し得る。
ＩＦ受信器２７０４は、増幅器２７０８と、ミキサ２７１０と、フィルタ２７１２と、ＡＤＣブロック２７１４とを含み得る。ＩＦ送信器２７０６は、ＤＡＣブロック２７２２と、ローパスフィルタ２７２０と、ミキサ２７１８と、ＩＦ増幅器２７１６とを含み得る。
例示的な受信動作において、ＩＦ信号は、ＲＦＥＭ２３１０からトリプレクサ２７０２を介して受信され、増幅器２７０８によって増幅される。増幅されたＩＦ信号は、ミキサ２７１０によってベースバンド信号にダウンコンバートされ、次いでローパスフィルタ２７１２によってフィルタリングされ、モデム２７２４によって処理される前にＡＤＣブロック２７１４によってデジタル信号に変換され得る。
例示的な送信動作において、モデム２７２４によって出力されたデジタル信号は、ＤＡＣブロック２７２２によってアナログ信号に変換され得る。次いで、アナログ信号は、ローパスフィルタ２７２０によってフィルタリングされ、次いで、ミキサ２７１８によってＩＦ信号にアップコンバートされる。次いで、ＩＦ信号は、ＩＦ増幅器２７１６によって増幅され、次いで、トリプレクサ２７０２及び同軸ケーブル２６１２を介してＲＦＥＭ２３１０に送信される。
いくつかの態様において、同軸ケーブルは、ＩＦ信号又はＲＦ信号を通信するために使用されてもよい（例えば、ＲＦｏＣ（RF-over-Coax）通信）。これに関して、ＩＦ又はＲＦ信号を処理するための１つ以上の他のサブシステムが、更なる信号処理のためにＲＦＥＭ２３１０とＢＢＳ２３１２との間に配置され得る。
いくつかの態様において、ＲＦＥＭ２３１０、ＢＢＳ２３１２、ＮＦＣサブシステム２３１８、フェーズドアンテナアレイ２３１６及びＮＦＣアンテナ２３１４は、同じパッケージ内に設置されることができ、あるいは１つ以上のサブシステムが別個のパッケージに実装され得る分散型手法が使用されてもよい。
図２８は、いくつかの態様に従う例示的なＮＦＣアンテナ実装の図である。図２３及び図２８を参照すると、共同設置されるアンテナアレイ２３１６及びＮＦＣアンテナ２３１４で実装されるＲＦＥＭ２３１０はまた、信号遮蔽カバー２８０２を含み得る。いくつかの態様において、ＮＦＣアンテナ２３１４は、信号遮蔽カバー２８０２に配置され得る。図２８において認識されるように、ＮＦＣアンテナ２３１４は、誘導コイル２８０８として実装され得る。より具体的には、ポリエステルテープ２８１４、磁気シート２８１２及び粘着テープ２８１０、誘導コイル２８０８、ベースフィルム２８０６並びに粘着テープ２８０４の階層が信号遮蔽カバー２８０２に適用され得る。図２８はコイル２８０８を含む特定のテープ階層を示しているが、開示はこの点に限定されず、ミリメートル波フェーズドアンテナアレイとの共同設置されるＮＦＣアンテナの他の態様も可能であり、他のタイプの層／シート及び層の順序もまた、図２８に示す層及び順序の代わりに使用されることができる。
図２９は、いくつかの態様に従う、複数のＰＣＢ基材に共同設置されるｍｍＷａｖｅアンテナ及び近距離通信（ＮＦＣ）アンテナを有する半導体パッケージの複数の図を示す。図２９を参照すると、半導体パッケージ２９０２は、複数のＰＣＢ基材を含み得る。例えば、半導体パッケージ２０９２は、第１基板２９０４と、第２基板２９０６とを含み得る。第１基板２９０４は、第１面２９０４Ａ（例えば、印刷面）と、第２面２９０４Ｂ（例えば、実装面）とを含み得る。実装面２９０４Ｂは、ＲＦＥＭ（例えば、２３１０）、ＢＢＳ（例えば、２３１２）及びＮＦＣサブシステム（例えば、２３１８）のような１つ以上の構成要素２９０８を含み得る。印刷面２９０４Ａは、フェーズドアンテナアレイ２９１０を含み得る。例えば、フェーズドアンテナアレイ２９１０は、実装面２９０４Ｂに実装されたＲＦＥＭによって使用され得る。いくつかの態様において、印刷面２９０４Ａは、共同設置されるＮＦＣアンテナ２９１４を含み得る。ＮＦＣアンテナ２９１４は、（フェーズドアンテナアレイ２９１０の隣の）ＮＦＣアンテナ２９１４Ａとして、あるいはフェーズドアンテナアレイ２９１０の周りに配置されるＮＦＣアンテナ２９１４Ｂとして実装され得る。
いくつかの態様において、基板２９０４に実装されたＲＦＥＭによって使用されるフェーズドアンテナアレイのサブセットは、第２基板２９０６に配置され得る。例えば、図２９において認識されるように、基板２９０６は、フェーズドアンテナアレイ２９１２を含み得る。フェーズドアンテナアレイ２９１０及びフェーズドアンテナアレイ２９１２は、垂直及び／又は水平偏波を有するアンテナを含み得る。いくつかの態様において、第２基板２９０６は、共同設置されるＮＦＣアンテナ２９１４Ｃを含むことができ、共同設置されるＮＦＣアンテナ２９１４Ｃは、フェーズドアンテナアレイ２９１２の隣に配置され得る。代替的に、ＮＦＣアンテナは、フェーズドアンテナアレイ２９１２の周りに配置されるインダクタであるアンテナ２９１４Ｄとして実装され得る。
いくつかの態様において、第１基板２９０４は、はんだボール２９１６を含むことができ、はんだボールは、第１基板２９０４と第２基板２９０６との間を結合するために使用され得る。
フェーズドアレイ無線トランシーバは、これらの周波数におけるより小さいアンテナ開口に関連する有意なパスロスに対処するために、アンテナゲインを増加させるようミリメートル波無線通信回路において使用され得る。しかし、フェーズドアレイ無線トランシーバは、全てのフェーズドアレイ受信器（又は送信器）信号の和が一緒に結合される再結合点を利用する。この結合ノードは、しばしば、性能及び複雑性に関してフェーズドアレイ受信器におけるボトルネックになる。更に、異なるサイズのフェーズドアレイが望まれる用途において、結合ノードは再設計される必要があることがあり、これは、設計の複雑性を有意に増加させ、フェーズドアレイのスケーラビリティに対する障害である。
図３０は、いくつかの態様に従う、ＲＦにおいて信号を位相シフト及び合成することによってビームフォーミングを実装するＲＦフェーズドアレイシステムのブロック図である。図示のフェーズドアレイシステムは、図３Ａに示すｍｍＷａｖｅ通信回路３００のＲＦ回路３２５に組み込まれてもよいが、ＲＦフェーズドアレイシステムはこのようなものに限定されない。
図３０を参照すると、フェーズドアレイ無線トランシーバ３０００が示されている。トランシーバは、送信（又は受信）される信号がいくつかの（振幅で）より弱い信号のコヒーレントベクトル和から形成されるように、夫々の受信された要素のゲイン及び位相を変更することによって動作する。トランシーバ３０００は、ＲＦフェーズドアレイシステムとして動作する。より具体的には、トランシーバ３０００は、アンテナ３００２＿１～３００２＿Ｎと、増幅器３００４＿１～３００４＿Ｎと、位相シフタ３００６＿１～３００６＿Ｎと、可変ゲイン増幅器３００８＿１～３００８＿Ｎと、加算器（又はコンバイナ）３０１０と、ミキサ３０１２と、フィルタ３０１６と、アナログデジタル変換器（ＡＤＣ）３０１８とを含むＮ個の受信器／送信器チェーンを含む。信号が送信のために処理される場合、ブロック３０１８はデジタルアナログ変換器とすることができる。
動作中に、位相シフタ３００６＿１～３００６＿Ｎ及び可変ゲイン増幅器３００８＿１～３００８＿Ｎは、夫々の送信又は受信信号を調整するために使用される。図３０におけるＲＦフェーズドアレイシステムの利点は、１つのみのミキサ及びベースバンドチェーンが必要とされ得るため、簡単である。図３０におけるＲＦフェーズドアレイシステムの欠点は、スケーラビリティの欠如（ＲＦ周波数においていくつかのパスを追加することは帯域幅のボトルネックを形成する）、受信器におけるノイズフィギュアの追加（ノイズのあるフェーズドアレイ及び可変ゲイン増幅器がアンテナの近くに追加されるため）、及び電力消費の追加（位相及びゲイン調整ブロックがミリメートル波周波数で動作して余分な信号損失を追加し得る）を含み得る。
図３１は、いくつかの態様に従う、ＩＦ／ベースバンドにおいて局所発振器（ＬＯ）を位相シフトしてアナログ信号を合成することによってビームフォーミングを実装するフェーズドアレイシステムのブロック図である。図３１を参照すると、局所発振器（ＬＯ）位相シフトフェーズドアレイシステムとして構成されるフェーズドアレイ無線トランシーバ３１００が示されている。トランシーバ３１００は、アンテナ３１０２＿１～３１０２＿Ｎと、増幅器３１０４＿１～３１０４＿Ｎと、可変ゲイン増幅器３１０６＿１～３１０６＿Ｎと、ミキサ３１０８＿１～３１０８＿Ｎと、位相シフタ３１１０＿１～３１１０＿Ｎと、加算器（又はコンバイナ）３１１４と、フィルタ３１１６と、ＡＤＣ３１１８とを含み得る。図３１において認識されるように、ＬＯフェーズドアレイシステム３１００は、信号パスにおいて可変ゲイン増幅器を使用するが、位相シフタ３１１０は、ＬＯ信号３１１２の位相をシフトするために、局所発振器パス内で使用される。図３０のＲＦフェーズドアレイシステムに対するこのトポロジの利点は、ノイズプロファイルの低減である。しかし、ＬＯフェーズドアレイシステム３１００は、より多くのミキサを使用する。更に、ミリメートル波周波数で動作するＬＯ信号を経路設定することは困難になり得る。
いくつかの態様において、ＬＯフェーズドアレイシステム３１００は、全デジタルＰＬＬ（all digital PLL）（ＡＤＰＬＬ）を使用する位相シフトを実行するよう構成されることができ、位相シフトは、ＡＤＰＬＬループ内でデジタル的に成し遂げられ得る。これは、ＲＦ位相シフタの必要性を除去することができ、ＲＦ位相シフタは、電力消費に関して高コストであり、信号パスにおいて歪み及び挿入損失を導入する。ＡＤＰＬＬ内での位相シフトはまた、ＬＯ信号パスに追加される明示的な位相シフタの必要性を除去する。
図３２は、いくつかの態様に従う、デジタル位相シフト及び合成を有するフェーズドアレイシステムのブロック図である。図３２を参照すると、デジタルフェーズドアレイシステム３２００が示されている。トランシーバ３２００は、アンテナ３２０２Ａ～３２０２Ｎと、増幅器３２０４Ａ～３２０４Ｎと、可変ゲイン増幅器３２０６Ａ～３２０６Ｎと、ミキサ３２０８Ａ～３２０８Ｎと、フィルタ３２１２Ａ～３２１２Ｎと、ＡＤＣ３２１４Ａ～３２１４Ｎと、加算器３２１６とを含み得る。
図３２において認識されるように、データ変換器３２１４Ａ～３２１４Ｎを含む全体のトランシーバチェーンが、夫々のアンテナについて繰り返される。信号位相調整及び信号合成は、加算器３２１６の後のデジタル信号出力３２１８において実行され得る。しかし、デジタル領域においてフェーズドアレイ合成を実行することは、更なる複雑性及び電力消費という結果になり得る。デジタルフェーズドアレイシステム３２００の利点は、異なる組のビームフォーミング係数（ゲイン及び位相の両方）で夫々生成された別個のデジタルストリームを生成することによって、夫々のユーザが十分なアンテナアレイゲインを利用することで複数のユーザを同時にサポートする能力である。
図３０～３２に示す例示的なトランシーバにおいて、全てのフェーズドアレイ受信器（又は送信器）信号の和が異なる振幅重み及び／又は位相シフトで一緒に結合される再結合点が使用される。この結合ノードは、しばしば、性能及び複雑性に関してフェーズドアレイ受信器におけるボトルネックになり得る。更に、異なるサイズのフェーズドアレイが望まれる場合、結合ノードは再設計されることがあり、これは、トランシーバの設計の複雑性を有意に増加させ、アレイのスケーラビリティを実質的に制限する。
いくつかの態様において、図３０～３２に示すトランシーバに関連するスケーラビリティ及び複雑性の問題を軽減する、本明細書中で説明するスケーラブルフェーズドアレイ無線トランシーバアーキテクチャが使用され得る。スケーラブルフェーズドアレイ無線トランシーバアーキテクチャは、複数のトランシーバタイル（又はセル）を使用することができ、複数のトランシーバタイルは、複数の用途及び製品に対するこのアーキテクチャの再利用性を助け、市場に出るまでの時間を低減する。更に、提案のスケーラブルフェーズドアレイ無線トランシーバアーキテクチャは自己構成可能であり、トランシーバデバイスのプログラム可能性を容易にする。本明細書中に以下に説明するように、スケーラブルフェーズドアレイ無線トランシーバアーキテクチャは、特定のユースケースに最適化されたより良いフェーズドアレイゲイン又は低電力消費を可能にする複数の動作モードをサポートし得る。
図３３は、いくつかの態様に従う、スケーラブルフェーズドアレイ無線トランシーバアーキテクチャで使用され得るトランシーバセル要素のブロック図である。図３３を参照すると、トランシーバセル（ＴＲＸ）３３００は、送信器（ＴＸ）回路３３０２と、受信器（ＲＸ）回路３３０４と、局所発振器（ＬＯ）回路３３０６と、デジタル回路（ＤＩＧ）３３０８と、入出力（Ｉ／Ｏ）回路３３１０と、位相調整回路３３１２とを含み得る。いくつかの態様において、マルチプレクサとデマルチプレクサとの組は、隣接セルとの通信を可能にするよう、トランシーバセル３３００の４つのエッジ３３２０～３３２６にタイル状にされ得る。トランシーバセル３３００の４つのエッジは、ノース（Ｎ）エッジ３３２０、イースト（Ｅ）エッジ３３２２、サウス（Ｓ）エッジ３３２４及びウェスト（Ｗ）エッジ３３２６として指定され得る。Ｉ／Ｏ回路３３１０は、トランシーバセル３３００を隣接セルに接続するアナログ及びデジタルの両方の並列バスを含むことができ、これは、セルのタイルをトランシーバアレイにすることを可能にする。いくつかの態様において、ＴＸ回路３３０２及びＲＸ回路３３０４は、単一又は複数の送信器及び受信器を夫々有することができ、電力消費を節約するために複数の受信器及び送信器が単一の局所発振器信号を共有することを可能にする。いくつかの態様において、夫々のトランシーバセル内で局所発振器信号を生成するために使用され得る水晶発振器信号は、複数のトランシーバセルの間でバッファリング及び共有され得る。いくつかの態様において、夫々のトランシーバセルにおいて水晶発振器バッファによって導入された遅延を測定及び較正するために、ループバックが使用されることができる。トランシーバセル３３００はまた、制御回路（図３３に図示せず）を含むことができ、制御回路は、トランシーバセル３３００を他の隣接セルに接続する制御信号と、静的なグローバル制御信号とを処理するために使用され得る。いくつかの態様において、制御回路は、デジタル回路３３０８の一部として含まれ得る。
いくつかの態様において、ＴＸ回路３３０２及びＲＸ回路３３０４は、増幅器と、可変ゲイン増幅器と、ミキサと、ベースバンドフィルタと、アナログデジタル変換器と、デジタルアナログ変換器と、他の信号処理回路とを含み得る。いくつかの態様において、デジタル回路３３０８は、デジタル信号処理、フィルタリング並びにデジタル信号合成及び位相調整を実行する回路を含み得る。いくつかの態様において、位相調整及び信号合成は、アナログ又はデジタル領域の両方で位相調整回路３３１２によって実行され得る。
図３４は、いくつかの態様に従う、複数のトランシーバセルを使用するフェーズドアレイ無線トランシーバアーキテクチャのブロック図である。図３４を参照すると、トランシーバアレイ３４００は、アレイにおいて一緒にタイル状にされた複数のトランシーバセルを含み得る。より具体的には、トランシーバセル３４０２～３４１２の夫々は、互いに一致するコピーとすることができ、トランシーバセル３４０２～３４１２の夫々は、図３３を参照して説明した機能ブロックを含み得る。個々のトランシーバセル３４０２～３４１２の間の通信は、アナログ及びデジタルバスを含み得る。いくつかの態様において、更に本明細書中で以下に説明するように、バスの幅は、フェーズドアレイシステムがサポートすることができる同時ユーザの数に等しくすることができる。図３４において認識されるように、夫々のトランシーバセルは、隣接トランシーバセルのみに接続されることができ、これは、複数のトランシーバタイルを使用するトランシーバアーキテクチャのスケーラビリティを確保する。
いくつかの態様において、複数のトランシーバタイルを使用するトランシーバアーキテクチャは、単一の半導体ダイに実装されることができ、これは、図３５に示すように、異なる用途のために異なる形状及びアレイサイズへの半導体ウェハのダイスカットを可能にし得る。
図３５は、いくつかの態様に従う、フェーズドアレイ無線トランシーバを形成する個々のトランシーバセルへの半導体ダイのダイスカットを示す。図３５を参照すると、半導体ウェハ３５００及び３５０２が示されている。ウェハ３５００及び３５０２は、加工過程中に互いに接続される複数のトランシーバタイル（又はセル）を含むよう加工され得る。ウェハ３５００に関して、異なるフェーズドアレイ無線トランシーバは、異なる用途についてウェハ３５００からダイスカットされ得る。例えば、１０×３アレイ３５１０、複数の１×２アレイ３５１２、単一の３×１８アレイ３５１４、複数の３×３アレイ３５１６、複数の３×９アレイ３５１８、複数の１×４アレイ３５２０及び単一の２×１０アレイ３５２２が、半導体ウェハ３５００からダイスカットされ、変化するシステムレベル要件を有する異なる低電力用途のために使用され得る。
いくつかの態様において、高性能システム（例えば、基地局用途）において、単一の半導体ダイ３５０２は、単一のトランシーバアレイ３５３０が取得されるようダイスカットされ得る。これに関して、同じ半導体ウェハは、同じトランシーバセル（例えば、３３００）の複数のコピーで満たされることができ、次いで、半導体ウェハは、異なるフォームファクタを有するトランシーバアレイを取得するようダイスカットされ得る。
図３６は、いくつかの態様に従う、フェーズドアレイアンテナでパッケージ化されるフェーズドアレイ無線トランシーバアーキテクチャのブロック図である。図３６を参照すると、フェーズドアレイ無線トランシーバアーキテクチャパッケージ３６００は、半導体ダイ３６０２に配置されたタイル状のトランシーバセルを有するトランシーバアレイ３６１０を含み得る。トランシーバアレイ３６１０は、アンテナアレイ３６１２におけるアンテナのアンテナ層３６０４と結合されることができ、アンテナアレイ３６１２は、フェーズドアレイ無線トランシーバアーキテクチャパッケージ３６００を形成するようトランシーバアレイ３６１０と統合され得る。いくつかの態様において、トランシーバアレイ３６１０内の個々のトランシーバセルのピッチは、アンテナアレイ３６１２内の個々のアンテナのピッチに等しくすることができる。
いくつかの態様において、複数の同一のトランシーバセルを含む構成可能フェーズドアレイトランシーバシステム（例えば、セル３３００のような複数のトランシーバセルを有するトランシーバアレイ３４００）は、自己構成を実行するための自己認識構成可能（self-aware configurable）構造を含み得る。より具体的には、トランシーバアレイ３４００に関連するプロセッサ回路（又は個々のトランシーバセル３３００のうちの１つ以上の中の処理回路）は、電源投入時に自己構成を実行し得る。例えば、トランシーバアレイ３４００内のトランシーバセルの夫々の識別番号（ＩＤ）は、例えば、ＩＤ割り当てアルゴリズムによって、電源投入時に決定され得る。夫々のトランシーバセルについて関連するＩＤ番号を有することによって、トランシーバアレイ３４００は、夫々の同一のセルが制御及び構成について個々に対処され得るよう、トランシーバアレイ３４００内でアクティブにされた個々のトランシーバセルの番号及び／又は位置を示す構成情報を提供し得る。
トランシーバアレイチップの４つの側面はノース（Ｎ）、サウス（Ｓ）、ウェスト（Ｗ）及びイースト（Ｅ）と呼ばれ得る。電源投入時に、ＩＤ＃１がＮＷ角のセル、例えば、トランシーバセル３４０２に割り当てられ得る。トランシーバアレイ３４００のＮＷ角は、ポートが開いているか他のポートと短絡しているかを検出し得る位置接続ポートによって決定され得る。
例えば、プロセッサ回路は、トランシーバセル３４０２のＮ及びＷの両方のポートが開いているため、初期ＩＤ＃１がそのセルに割り当てられることを決定し得る。次いで、トランシーバセル３４０２は、番号付けのシーケンスを初期化することができ、ＩＤ番号は１だけインクリメントされてイースト方向に隣接トランシーバセルに渡され得る。現在のセルがＥポート接続を有さず（例えば、セル３４０６）、ウェストセルからそのＩＤ番号を受信した場合、ＩＤ番号をサウスセルに渡す。現在のセルがＥポート接続を有さず、ノースセルからそのＩＤ番号を受信した場合、（接続されている場合）ＩＤ番号をウェストセルに渡す（そうでない場合、ＩＤ番号をサウスセルに渡す）。同様の処理がアレイのウェスト境界について使用され得る。これは、ＳＥ又はＳＷ角のセルに達するまで続けられる。その時点で、ＩＤ番号付けが完了する。更に、セルのＩＤ番号が割り当てられたとき、セルは、送信及び受信の両方の振幅及び位相値の局所振幅及び位相較正を受けることができる。自己較正処理が完了してトランシーバアレイ内の夫々のトランシーバセルが割り当てられたＩＤ番号を有するとき、ＩＤ番号は、異なる数のユーザに関連する信号を処理するためにアレイを更に構成するために使用され得る。図３４における例示的なアレイ３４００において、ＩＤ割り当て／番号付けはセル３４０２で始まり、次いで、セル３４０６まで右に順次続き、次いで、下に進んでセル３４０８まで左に続き、次いで、下に進んで右に続き、以下同様とすることができる。
いくつかの態様において、トランシーバアレイ３４００のようなスケーラブルフェーズドアレイ無線トランシーバアーキテクチャは、複数の動作モードをサポートし得る。例示的な動作モードは、ＬＯフェーズドアレイ（又はビームフォーミング）動作モードと、デジタルフェーズドアレイ（又はビームフォーミング）動作モードと、アナログフェーズドアレイ（又はビームフォーミング）動作モードと、ハイブリッドフェーズドアレイ（又はビームフォーミング）動作モードとを含む。動作モードの夫々は、前述のトランシーバセル（例えば、３４０２又は３３００）を使用して実装されることができ、アレイ３４００のサイズがスケーラブルな動作及び構成を可能にする。
図３７は、いくつかの態様に従う、通信バスを有するトランシーバセルのブロック図である。図３７を参照すると、トランシーバセル３７００は、図３３に関して前述したトランシーバセル３３００と同じものとすることができる。
例示的なデジタルビームフォーミング動作モードの間に、トランシーバセル３７００内のトランシーバに関する要素が使用され得る。例えば、受信モードにおいて、受信信号は、デジタル信号に変換され、次いで、前のＩＤ番号を有する隣接トランシーバセルから受信したデジタル信号とトランシーバセル３７００内でベクトル加算され得る。スケーラビリティを維持するために、夫々の段階の間の加算は、データバスラインにおける負荷を制限するためにパイプライン化され得る。更に、合計でＫ人のユーザ（あるいは、同様な意味でフェーズドアレイのＫ個の独立したビーム）をサポートするために、夫々のユーザについて１つのＫ個のバスラインが使用され得る。
いくつかの態様において、バスラインの数は、ハードウェアにおいて固定されることができ、したがって、夫々のトランシーバセルは、デジタルフェーズドアレイ動作中に最大数のユーザ（又はビーム）をサポートするよう、ハードウェアで設計され得る。データラインはパイプライン化されるため、深さＮＤの内部パイプラインレジスタが維持されてもよい。パイプラインの深さＮＤは、デジタルフェーズドアレイ動作モードのために個々のトランシーバセルが接続される場合、最大トランシーバアレイサイズを制限し得る。より大きいアレイサイズ（又は同一のトランシーバセルの数）は、より大きいパイプラインレジスタの深さＮＤを必要とする。
図３７において認識されるように、トランシーバセル３７００は、隣接セルと通信するためにＫ個のデジタルバスを使用するデジタルビームフォーミング動作モードのために構成される。例えば、Ｋ個のデジタルバス３７０２、３７０４、３７０６及び３７０８は、ウェスト、ノース、イースト及びサウスに夫々設置されるトランシーバセルと通信するために使用され得る。トランシーバセル３７００は、送信器ブロック３７２２及び受信器ブロック３７２４を含み得る。送信器ブロック３７２２及び受信器ブロック３７２４は、デジタルマルチプレクサ３７１０～３７１２、３７１４～３７１６及び３７１８～３７２０を介してＫ個のデジタルバスに結合されることができ、デジタルマルチプレクサ３７１０～３７１２、３７１４～３７１６及び３７１８～３７２０は、特定の隣接トランシーバセルからのデジタル入力の選択のために使用され得る。隣接セルからの受信デジタル信号が加算され、次いでパイプライン式にその後の隣接セルに渡され得る。
図３８は、いくつかの態様に従う、単一のアナログデジタル変換器（ＡＤＣ）を使用するＬＯ位相シフト動作モードのトランシーバタイルを有するフェーズドアレイトランシーバアーキテクチャのブロック図である。図３８を参照すると、フェーズドアレイトランシーバ３８００は複数のトランシーバセル３８０２～３８１８を含み得る。トランシーバセル３８０２～３８１８は、図３３に示すトランシーバセル３３００と同じものとすることができる。
例示的なＬＯフェーズドアレイ動作モードにおいて、夫々のトランシーバセル３８０２～３８１８は、中央制御装置（図３８に図示せず）から位相シフト信号を受信し得る。中央処理装置は、トランシーバアレイ３８００によって使用されるプロセッサとすることができ、あるいは個々のトランシーバセル内の１つ以上のプロセッサとすることができる。受信パスにおいて、位相シフト信号は、位相シフトされたＬＯ信号を生成するよう、局所発信器信号に適用され得る。全てのミキサ段の出力は、いずれかのアナログデジタル変換を迂回して、アナログ領域で加算され得る。より具体的には、受信無線信号が位相シフトされたＬＯ信号を使用してダウンコンバートされた後に、結果の信号は、隣接セル（例えば、ウェストエッジに沿ったトランシーバセル）から受信した信号と加算され、次いで他の隣接トランシーバセル（例えば、イーストエッジに沿ったトランシーバセル）に渡され得る。
図３８におけるトランシーバアレイ３８００に関して、アナログダウンコンバートされた信号は、隣接セルの間で渡されるときに加算され、最終的に加算されたアナログ信号は、トランシーバセル３８０６に通信される。トランシーバセル３８０６内のアナログデジタル変換器３８２０は、アナログ信号をデジタル信号に変換するために使用されることができ、次いで、デジタル信号は、処理のためにベースバンド回路３８２２に通信され得る。これに関して、単一のＡＤＣのみが、全てのトランシーバセル３８０２～３８１８の合成アナログ信号出力を受け取り、合成アナログ信号出力をデジタル信号に変換する。トランシーバセル３８０２～３８１８の夫々からの複数のアナログ信号の合成は、隣接トランシーバセルの間をインターフェイス接続するアナログバスラインを通じて実行され得る。トランシーバアレイ３８００内で単一のＡＤＣを使用することによって、ＡＤＣは位相シフトアレイシステムにおける最大の電力消費ブロックのうちの１つであるため、有意な電力低減が実現され得る。
図３９は、いくつかの態様に従う、複数のＡＤＣを使用するＬＯ位相シフト動作モードのトランシーバタイルを有するフェーズドアレイトランシーバアーキテクチャのブロック図である。図３９を参照すると、トランシーバアレイ３９００は複数のトランシーバセル３９０２～３９１８を含み得る。トランシーバセル３９０２～３９１８は、図３３に示すトランシーバセル３３００と同じものとすることができる。複数のサブアレイを有する例示的なＬＯフェーズドアレイ動作モードにおいて、夫々のトランシーバセル３９０２～３９１８は、中央制御装置（図３９に図示せず）から位相シフト信号を受信し得る。中央処理装置は、トランシーバアレイ３９００によって使用されるプロセッサとすることができ、あるいは個々のトランシーバセル内の１つ以上のプロセッサとすることができる。
図３９において認識されるように、トランシーバアレイ３９００の行内の複数の隣接トランシーバセルはサブアレイを形成し得る。例えば、トランシーバセル３９０２～３９０６はトランシーバサブアレイを形成し得る。同様のサブアレイがトランシーバセル３９０８～３９１２及び３９１４～３９１８によって形成され得る。サブアレイの夫々の受信パスにおいて、位相シフト信号は、位相シフトされたＬＯ信号を生成するよう、局所発信器信号に適用され得る。サブアレイ内の全てのミキサ段の出力は、いずれかのアナログデジタル変換を迂回して、アナログ領域で加算され、次いでサブアレイに関連する単一のＡＤＣに通信され得る。より具体的には、受信無線信号が位相シフトされたＬＯ信号を使用してダウンコンバートされた後に、結果の信号は、セル３９０２～３９０６のサブアレイ内の隣接セル（例えば、ウェストエッジに沿ったトランシーバセル）から受信した信号と加算され、次いでサブアレイ内の他の隣接トランシーバセル（例えば、イーストエッジに沿ったトランシーバセル）に渡され得る。
セル３９０２～３９０６のトランシーバサブアレイに関して、アナログダウンコンバートされた信号は、隣接セルの間で渡されるときに加算され、最終的に加算されたアナログ信号は、トランシーバセル３９０６に通信される。トランシーバセル３９０６内のアナログデジタル変換器３９２０は、アナログ信号をデジタル信号に変換するために使用されることができ、次いで、デジタル信号は、処理のためにベースバンド回路３９２６に通信され得る。
セル３９０８～３９１２のトランシーバサブアレイに関して、アナログダウンコンバートされた信号は、隣接セルの間で渡されるときに加算され、最終的に加算されたアナログ信号は、トランシーバセル３９１２に通信される。トランシーバセル３９１２内のアナログデジタル変換器３９２２は、アナログ信号をデジタル信号に変換するために使用されることができ、次いで、デジタル信号は、処理のためにベースバンド回路３９２８に通信され得る。
セル３９１４～３９１８のトランシーバサブアレイに関して、アナログダウンコンバートされた信号は、隣接セルの間で渡されるときに加算され、最終的に加算されたアナログ信号は、トランシーバセル３９１８に通信される。トランシーバセル３９１８内のアナログデジタル変換器３９２４は、アナログ信号をデジタル信号に変換するために使用されることができ、次いで、デジタル信号は、処理のためにベースバンド回路３９３０に通信され得る。
アレイ内の全てのトランシーバセル要素がアナログ信号を生成するために使用され、アレイ内の単一のＡＤＣが出力デジタル信号を生成するために使用される図３８のトランシーバアレイ３８００と比較して、図３９のトランシーバアレイ３９００は、サブアレイ当たり１つのＡＤＣを使用し、これは、複数のユーザにサービスを提供する複数のデジタル信号の生成を可能にする（例えば、トランシーバアレイ３９００がＭ個のサブアレイに分割され、夫々がその自己のデジタル信号出力を有する場合、Ｍ人のユーザがサービスを提供される）。しかし、夫々のユーザは、全アレイ開口の小部分（１／Ｍ）のみを使用する。
図４０は、いくつかの態様に従う、複数のデジタル信号を生成するために複数のＡＤＣを使用するハイブリッド動作モード（ＬＯ及びデジタル位相シフト並びに合成）のトランシーバタイルを有するフェーズドアレイトランシーバアーキテクチャのブロック図である。図４０を参照すると、フェーズドアレイトランシーバ４０００は複数のトランシーバセル４００２～４０１８を含み得る。トランシーバセル４００２～４０１８は、図３３に示すトランシーバセル３３００と同じものとすることができる。例示的なハイブリッド動作モードにおいて、トランシーバセル４００２～４０１８の夫々は、中央制御装置（図４０に図示せず）から位相シフト信号を受信し得る。中央処理装置は、トランシーバアレイ４０００によって使用されるプロセッサとすることができ、あるいは個々のトランシーバセル内の１つ以上のプロセッサとすることができる。
図４０において認識されるように、アレイ４０００の行内の複数の隣接トランシーバセルはサブアレイを形成し得る。例えば、トランシーバセル４００２～４００６はトランシーバサブアレイを形成し得る。同様のサブアレイがトランシーバセル４００８～４０１２及び４０１４～４０１８によって形成され得る。サブアレイの夫々の受信パスにおいて、位相シフト信号は、位相シフトされたＬＯ信号を生成するよう、局所発信器信号に適用され得る。サブアレイ内の全てのミキサ段の出力は、いずれかのアナログデジタル変換を迂回して、アナログ領域で加算され、次いでサブアレイに関連する単一のＡＤＣに通信され得る。より具体的には、受信無線信号が位相シフトされたＬＯ信号を使用してダウンコンバートされた後に、結果の信号は、セル４００２～４００６のサブアレイ内の隣接セル（例えば、ウェストエッジに沿ったトランシーバセル）から受信した信号と加算され、次いでサブアレイ内の他の隣接トランシーバセル（例えば、イーストエッジに沿ったトランシーバセル）に渡され得る。セル４００２～４００６のトランシーバサブアレイに関して、アナログダウンコンバートされた信号は、隣接セルの間で渡されるときに加算され、最終的に加算されたアナログ信号は、トランシーバセル４００６に通信される。トランシーバセル４００６内のアナログデジタル変換器（ＡＤＣ）回路４０２０は、アナログ信号をデジタル信号に変換するために使用されることができ、次いで、デジタル信号は、処理のためにベースバンド回路４０２６に通信され得る。
セル４００８～４０１２のトランシーバサブアレイに関して、アナログダウンコンバートされた信号は、隣接セルの間で渡されるときに加算され、最終的に加算されたアナログ信号は、トランシーバセル４０１２に通信される。トランシーバセル４０１２内のアナログデジタル変換器４０２２は、アナログ信号をデジタル信号に変換するために使用されることができ、次いで、デジタル信号は、処理のためにベースバンド回路４０２８に通信され得る。
セル４０１４～４０１８のトランシーバサブアレイに関して、アナログダウンコンバートされた信号は、隣接セルの間で渡されるときに加算され、最終的に加算されたアナログ信号は、トランシーバセル４０１８に通信される。トランシーバセル４０１８内のアナログデジタル変換器（ＡＤＣ）回路４０２４は、アナログ信号をデジタル信号に変換するために使用されることができ、次いで、デジタル信号は、処理のためにベースバンド回路４０３０に通信され得る。
例示的なハイブリッド動作モードにおいて、ベースバンド回路４０２６、４０２８及び４０３０の夫々は、ビームフォーミング信号を生成する目的で１つ以上の重み値（又は係数）を適用し得る。より具体的には、係数Ｈ１，Ｈ２，…，ＨＮは所望のビーム４０３７に関連付けられ得る。同様に、係数Ｗ１，Ｗ２，…，ＷＮは所望のビーム４０３３に関連付けられ得る。ベースバンド回路４０２６、４０２８及び４０３０は、ＡＤＣ回路４０２０、４０２２及び４０２４から受信したデジタル信号に係数Ｈ１，Ｈ２，…，ＨＮを適用し得る。重み付けされた信号は、所望のビーム４０３７を生成するよう、加算器４０３６によって加算され得る。
同様に、ベースバンド回路４０２６、４０２８及び４０３０は、ＡＤＣ回路４０２０、４０２２及び４０２４から受信したデジタル信号に係数Ｗ１，Ｗ２，…，ＷＮを適用し得る。重み付けされた信号は、所望のビーム４０３３を生成するよう、加算器４０３２によって加算され得る。ビーム４０３７及び４０３２は、ベースバンド回路４０３８及び４０３４によって夫々更に処理され得る。
図４０はデジタル領域での２つの加算器を使用した２つのビームの生成を示しているが、開示はこの点に限定されない。いくつかの態様において、単一の組の重みのみがＡＤＣ回路のデジタル出力に適用されることができ、単一の加算器のみが単一のユーザのための単一のビームを生成するために使用され得る。
図４１は、いくつかの態様に従う、単一のＡＤＣを使用するアナログＩＦ／ベースバンド位相シフト及び合成動作モードのトランシーバタイルを有するフェーズドアレイトランシーバアーキテクチャのブロック図である。図４１を参照すると、トランシーバアレイ４１００は、アナログ位相シフト（ビームフォーミング）動作モードで動作するよう構成され得る。図４１において認識されるように、トランシーバセル４１０２Ａ、４１０２Ｂ、４１０２Ｃ及び４１０２Ｄの夫々は、局所発振器４１０６と、ミキサ４１０４と、位相シフタ４１０８とを含む。受信無線信号がミキサ４１０４によってダウンコンバートされた後に、位相シフタ４１０８は位相シフトを適用することができ、位相シフトは、トランシーバアレイ４１００内の制御回路によって指定され得る。位相シフトされたアナログ信号は、隣接トランシーバセルに通信されることができ、そこでこれらが加算され、最終的な合成信号４１１０を生じ得る。合成の位相シフトされたベースバンドアナログ信号は、トランシーバアレイ４１００内の単一のＡＤＣによってデジタル信号に変換され得る。例えば、合成信号４１１０は、トランシーバセル４１０２Ｂ内のＡＤＣ４１１２Ｂに通信されることができ、ＡＤＣ４１２２Ｂは、ベースバンド回路４１１６による更なる処理のためにデジタル信号４１１４を生成し得る。
図４２は、いくつかの態様に従う、複数のデジタル信号を生成するために複数のＡＤＣを使用するアナログＩＦ／ベースバンド位相シフト動作モードのトランシーバタイルを有するフェーズドアレイトランシーバアーキテクチャのブロック図である。図４２を参照すると、トランシーバアレイ４２００は、トランシーバセル４２０２Ａ、４２０２Ｂ、４２０２Ｃ及び４２０２Ｄを含み得る。トランシーバセル４２０２の夫々は、対応するミキサ４２０４（４２０４Ａ～４２０４Ｄ）及び局所発振器生成器４２０６（４２０６Ａ～４２０６Ｄ）を含み得る。
いくつかの態様において、ミキサ４２０４の出力におけるアナログベースバンド信号は、複数の出力信号を生成するために使用され得る。より具体的には、アナログ係数セットは、夫々のトランシーバセルからの重み付けされた信号を生成するよう、アナログ乗算器及び夫々のミキサの出力を使用して適用されることができ、重み付けされた信号は加算され、ＡＤＣサブシステムによってデジタル信号に変換され得る。図４２において認識されるように、第１アナログ係数セットＡ１（Ｓ）（４２０８Ａ～４２０８Ｄ）は、ミキサ４２０４Ａ～４２０４Ｄの出力において夫々適用され得る。重み付けされた信号は、合成信号４２１４を生成するよう加算されることができ、合成信号４２１４は、トランシーバセル４２０２Ｂ内のＡＤＣ４２１２Ｂに通信され得る。ＡＤＣ４２１２Ｂは、デジタルベースバンド回路４２１８によるその後の処理のために出力デジタル信号４２１６を生成し得る。
同様に、第１アナログ係数セットＡ２（Ｓ）（４２１０Ａ～４２１０Ｄ）は、ミキサ４２０４Ａ～４２０４Ｄの出力において夫々適用され得る。重み付けされた信号は、合成信号４２２０を生成するよう加算されることができ、合成信号４２２０は、トランシーバセル４２０２Ｄ内のＡＤＣ４２１２Ｄに通信され得る。ＡＤＣ４２１２Ｄは、デジタルベースバンド回路４２２４によるその後の処理のために出力デジタル信号４２２２を生成し得る。これに関して、２つの別個の並列アナログ係数セットをトランシーバセルのミキサの夫々の出力に適用することによって、２つの別個のビームに対応する２つの別個のデジタル出力信号が２人の別個のユーザに使用され得る。２つの出力デジタル信号のみが図４２に示されているが、開示はこの点に限定されず、異なる数の並列アナログ係数セットが同様に使用され得る。
図４３は、いくつかの態様に従う、トランシーバタイルを有するフェーズドアレイトランシーバアーキテクチャの例示的な動作モードを示す。図４３を参照すると、テーブル４３００は、本明細書中に記載の複数のトランシーバセルを使用するスケーラブルフェーズドアレイ無線トランシーバアーキテクチャの様々な動作モードに使用され得る、並列アナログ係数セットの数、データ収束及び並列デジタル係数セットの要約を提供する。
テーブル４３００における第１行を参照すると、全開口（例えば、全アレイサイズ）がトランシーバアレイにおけるＬＯビームフォーミング動作モードに使用され得る。このモードは図３８において認識され、全体アレイが使用され（全開口）、アナログ係数セットは使用されず（位相シフトがＬＯ位相シフトで実装され、ミキサの後のアナログベースバンド信号において実装されないため）、その後の処理のために並列デジタル係数セットを用いず、単一のＡＤＣが単一のデジタル出力信号を生成するために使用される。
テーブル４３００における第２行を参照すると、全トランシーバアレイがデジタルビームフォーミング動作モードに使用され得る。夫々のトランシーバセルのアナログ出力は加算されることができ、アレイ内のＮ個のデジタル変換器は、並列アナログ係数セットを使用せずに、Ｎ個のデジタル信号を生成するために使用され得る。データ変換器のＮ個のデジタル出力は、Ｍ人のユーザにサービスを提供する最終的なＭ個の出力ビームを生成するよう、Ｍ個の並列デジタル係数セットと共に使用され得る。デジタル係数セットの適用は図４０に示されており、２人のユーザにサービスを提供する２つの最終的な出力ビームを生成するために、２つのデジタル係数セットがＮ個のデジタル変換器の出力に使用される。
テーブル４３００における第３行を参照すると、トランシーバアレイ開口の１／ＭがＭ人のユーザにサービスを提供するために使用される。この例は図３９に示されており、Ｍ個のアナログデジタル変換器（アレイ３９００がＭ個の行を有すると仮定する）によってサブアレイ処理が使用される。アナログデジタル変換器からのＭ個のデジタル出力は、Ｍ個までの並列デジタル係数セットを使用して（例えば、図４０において認識されるように）その後に処理され得る。
テーブル４３００における第４行を参照すると、トランシーバアレイの全開口は、アナログフェーズドアレイ動作モードによって使用され得る。例えば、図４２において認識されるように、Ｍ個の出力信号を生成するために、Ｍ個の並列アナログ係数セットがＭ個のデジタル変換器と共に使用され得る。図４２に関して、並列アナログ係数セットが２つのデジタル変換器でトランシーバセル毎に使用され、出力ビーム信号を生成するよう、Ｍは２に等しい。Ｍ個までの並列デジタル係数セットが、データ変換器のビーム信号出力によってその後に使用され得る。
以前の無線ユーザデバイスアンテナアレイ設計は、少なくとも３つの問題を生じている。１つの問題は、以前の設計がアンテナアレイに給電する遮蔽されたシリコンダイを導入することであり、シールドは個別的な（discrete）金属シールドであり、アレイは遮蔽されたシリコンダイを含む基板の１つ以上のレベル又は１つ以上の側面にあってもよい。これは、基板の１つ以上のレベル又は１つ以上の側面において遮蔽されたダイ、ディスクリート回路及びアンテナアレイのために比較的大きい領域の基板を必要とする。大きい領域の基板を必要とする設計は、より高価な基板を意味する。前述のタイプの設計では、基板が、アンテナアレイが給電されるシリコンダイの２倍もの高価なものに近づくことが通常ではないわけではない。いくつかの態様において、基板は積層構造体でもよい。本明細書中で積層構造体が記載されるが、他の態様において他の基板も使用されてもよい。
前述のタイプの設計で直面する２番目の問題は、関与する大きい領域のため、ダイからアンテナ素子のいくつかへの長い給電線の経路設定である。これは、アンテナ素子のいくつかに給電する際の電力損失をもたらし、いくつかの場合では３ｄＢの損失又はほぼ電力の半分の損失ほどになる。
第３に、このような設計は、基板のいくつかの領域において良好なフェーズドアレイ放射を提供し得るが、他の領域において、ダイをカバーするシールドと、無線周波数干渉（ＲＦＩ）及び電磁気干渉（ＥＭＩ）から保護するディスクリート部品とのため、アンテナ素子又は全体アンテナアレイからの放射はブロックされ得る。
したがって、前述の３つの問題への解決策を見つけることが望まれる。１つの解決策は、基板又は積層構造体のような複数のパッケージを使用する設計に関与する。本明細書中に記載のものは、いくつかの態様に従うパッケージ・オン・パッケージ（package-on-package）（ＰＯＰ）実装における、図４４Ａ～４４Ｄに記載のような２つのパッケージを使用する解決策である。
図４４Ａは、いくつかの態様に従う２パッケージシステムの１つのパッケージの上面図を示す。概して４４００で示されており具体的には４４０１で示される１つのパッケージは、いくつかの態様において、メタライズ最上層及びメタライズ最下層を有する並列メタライズ層を有する基板でもよい。パッケージ４４００は、図３Ａに示すｍｍＷａｖｅ通信回路３００のＲＦ回路３２５及びアンテナアレイ回路３３０に組み込まれてもよいが、パッケージ４４００はこのようなものに限定されない。いくつかの態様において、メタライズ層のうちの１つ以上の一部又は全部は、必要に応じてメタライゼーションなしで処理されてもよい。
いくつかの態様において、基板４４０１は、６個のパッチアンテナ４４０３、４４０４のアレイを含む。符号４４０３は、単一のドットで示される単一の整合点（match point）を有するパッチアンテナを表し、これは単一パッチアンテナでもよい。符号４４０４は、２つのドットで示される２つの整合点を有するパッチアンテナを表し、これはデュアルスタック（dual stacked）パッチアンテナ素子でもよい。この設計は、使用され得るアンテナ素子の複数の構成及びタイプのうちの１つに過ぎず、いくつかの態様のみを表す。いくつかの態様に従って、基板４５０１の周囲のあたりに、６個のアンテナ素子４５０５がある。これらは、いくつかの態様に従ってエンドファイア動作に適した印刷アンテナ素子でもよい。ダイポールアンテナ素子が４５０５で示されているが、他のタイプのアンテナ素子が使用されてもよい。本明細書中の説明において、アンテナアレイの一部又は全部は、インテリジェントアンテナアレイと呼ばれてもよい。
「インテリジェントアンテナ」又は「インテリジェントアンテナアレイ」との語は、アンテナ又はアンテナアレイが制御される方式に意味を見出す。いくつかの態様において、アンテナアレイは、垂直、水平及び円偏波のような様々なタイプの極性で実装されてもよい。一例として、アンテナアレイが垂直極性及び水平極性について実装されるとき、所与の時間における送信極性、したがって、どのアンテナ又はアレイが所与の時間において始動しているかは、無線ユーザデバイスにおいて最大強度で受信された信号の極性の指示に基づいてアルゴリズム的に制御されてもよく、したがって、インテリジェントである。いくつかの態様において、この情報は、ユーザデバイスからセルタワートランシーバのような無線送信器に絶えずフィードバックされ得る。その場合、この動作は、移動電話でもよいユーザデバイスの受信器における偏波と整合する送信偏波を実現するよう実装されてもよい。いくつかの態様において、ユーザデバイスのアンテナもまた、同様にアルゴリズム的に制御される。いくつかの態様において、同様のアルゴリズム制御は、空間ダイバーシチを得る。
図４４Ｂは、いくつかの態様に従う図４４Ａの基板の底面図を示す。図４４Ｂにおいて、構造体は概して４４０２で示されており、シリコンダイ４４０９とディスクリート部品とを含み、ディスクリート部品の１つが４４１１として示されている。いくつかの態様において、ディスクリート部品はキャパシタ、抵抗及び／又はインダクタでもよい。ダイの周囲に接点４４０７があり、いくつかの態様において、接点４４０７は、はんだボールでもよい。
図４４Ｂは、いくつかの態様に従う図４４Ａの基板の底面図を示す。図４４Ｃは、いくつかの態様に従う図４４Ａ及び４４Ｂの２パッケージシステムの第２パッケージの基板の底面図を示す。図４４Ｃの構造体４４１９は、いくつかの態様に従って図４４Ａの基板４４０でもよいような、ＰＣＢボードのような基板でもよい。基板４４１９は長さＬであり、いくつかの態様において、長さＬは、基本的には図４４Ｂの接点４４０７のラインの長さと同じであり、接点は以下に説明する。構造体４４１９上に示すものは、ここでは、夫々のアンテナ素子上に２つのドットで示される２つの整合点を夫々有するデュアルスタックパッチアンテナとして示される４つのアンテナ素子４４２１である。基板４４０１と同様に、基板４４０１上又は内のアンテナのこの設計は、使用され得るアンテナ素子の複数の構成及びタイプのうちの１つであり、いくつかの態様のみを表す。
図４４Ｄは、いくつかの態様に従う、一方を他方に実装した図４４Ａ及び図４４Ｃのパッケージを示す。第１パッケージ４４０１及び第２パッケージ４４１９は、パッケージ・オン・パッケージ実装として一方が他方の上に実装されるかあるいは積み重ねられる。実装は、様々な実装処理を使用して行われ得る。ＰＯＰの態様４４０６によって認識できるように、アンテナ素子４４２１は、ＰＯＰ態様の「上部」基板又は「上部パッケージ」における基板４４１９上又は内にあり、「上向き」を指している。いくつかの態様に従って、アンテナ４４０３、４４０４は、ＰＯＰ態様における基板４４０１の「底部」又は「底部パッケージ」上又は内にあり「下向き」を指している。以下に説明するように、コネクタ４４１７及び部品４４１３は、モールド又はカプセル化４４１４によって固定されてロバストにされてもよい。レベル４４２３はメタライズ層を含み、いくつかの態様において、メタライズ層は、アンテナ又は給電線に使用される複数のメタライズ層でもよい。
一般的に言えば、ＰＯＰの概念は、以前の概念では積み重ねられることができない垂直積層型パッケージに関し、パッケージ内にアンテナ、ダイ及び部品の３次元（３Ｄ）積層を含む。３Ｄ積層において考慮されるべきいくつかの要因は、アンテナボリュームとアンテナサイズとを含む。以前の設計は平面であり、これは、前述の大きい基板領域をもたらす次元であるＸ次元及びＹ次元（例えば、幅及び長さ）を有する遮蔽されたダイ設計を生じ、基板コストと、給電線電力損失と、シールド及び他のディスクリート部品による利用可能な空間の損失及び放射のブロックとの問題を有する。以前の設計は、ユーザデバイスのパッケージの特定のＺ高さ又は「上方空間」の制限が存在しており、ボリュームのＺ高さの次元の重要度のため、パッケージのボリュームがパッケージのＸ次元及びＹ次元よりも重要であるという仮定に主に基づいている。しかし、この仮定は、前述の問題をもたらすＺ次元を減少させるために、より大きいＸＹ領域をもたらす。しかし、積層型パッケージ・オン・パッケージがこれらの問題の解決策をもたらすことができ、あまり高価でない基板、給電線の経路設定を通じた電力損失の低減（例えば、５Ｇ ｍｍＷａｖｅ動作において非常に重要である）及びより小さい放射のブロックを生じることが発見された。本明細書中に記載の態様は、領域（面積）に焦点を当てることとは対照的に、ボリューム（体積）に焦点を当てる。言い換えると、積層によりＸ次元及びＹ次元の減少が重要であり、Ｚ高さは以前に考えられたものより幾分かはあまり重要ではないことが発見された。
実際には、態様は他のものの上部により多くの部品を積み重ねてもよいため、態様は初めに幾分かＺ高さを増加させるよう考えられてもよい。しかし、その結果は、Ｘ次元及びＹ次元における大きい低減であり、基板コストと、長い給電線を通じた電力損失と、シールド及び他のデバイス障害物によってブロックされる放射との前述の問題の負の効果の解決又は低減をもたらす。
更に、ＰＯＰ積層のＺ高さは、実際には、現在及び将来の無線ユーザデバイスの要件を満たすと考えられる。更に、いくつかの態様に従って、図４４Ａ及び４４Ｃにおける上面図並びに図４４Ｄにおける側面図において認識されるアンテナ素子４４０３、４４０４及び４４０５のように、インテリジェントアンテナアレイに使用されるシリコンの下又は上の正味領域は、以前の設計よりも有意に小さい空間を占め、小さい全体の給電線の経路設定を必要とする。言い換えると、図４４Ｄの態様において、アンテナ４４０３、４４０４はダイ４４０９の「下」且つ近くにあり、アンテナ４４２１はダイの「上」且つ近くにある。近さは、信号を送信する給電線が非常に小さい距離を横断するようなものであり、これは、以前の設計における長い給電線の経路設定によるものである電力損失を小さくすること、いくつかの態様において有意に小さくすることを意味する。
更に、アンテナ給電処理において必要とされず、アンテナの横に配置されることができる、１つが４４１３で記されるいくつかのディスクリート部品及びコネクタ４４１７は、図４４Ｂ及び４４Ｄの態様において、アンテナ及びダイの左に出されており、それによって、全体のＰＯＰ実装で、パッケージの上部及び底部においてダイをアンテナに接続する給電線がアンテナへのより短い距離を横断する。基板４４０１は、アンテナ素子を示す目的で図４４Ｂの接点４４０７の長さと同一の長さとして示されているが、図４４Ｄにおいて認識されるように、基板４４０１は、部品及びコネクタの全体にわたり延在する。
前述のように、以前の設計において、ディスクリート部品がダイと共同設置されて金属シールドが両方の上部にあるよう、ダイ及びディスクリート部品は金属シールドの下に配置される。その組み合わせは、パッケージ・オン・パッケージにおいて４４１３のようなより大きいディスクリート部品がいくつかの態様においてダイからオフセットされ得るという事実のため、また、以前の設計において有用ではないＺ次元のボリュームのいくつかが使用可能な空間になったため、本明細書中に開示のＰＯＰ態様よりも実際には高さが高い。これは、その一部を形成するアンテナ４４２１及びアンテナアレイのようなインテリジェントアンテナ又はインテリジェントアンテナアレイの配置に現時点では利用可能な図４４Ｄにおける使用可能な空間４４２５として認識される。
前述のように、図４４Ｂ及び図４４Ｄにおいて、ダイの周囲に接点４４０７があり、いくつかの態様において、接点４４０７は、はんだボールでもよい。これらの接点、例えば、前述のはんだボールは、基板４４０１の少なくとも１つのメタライズ層に接する。これは図４４Ｂ及び４４Ｄにおいて認識される。図４４Ｄの切り取りにおいて、はんだボール４４０７は、基板４４０１のメタライズ層と基板４４１９のメタライズ層との両方に接するよう認識される。したがって、いくつかの態様において、ダイの周囲のはんだボールが高密度の間隔にある場合、はんだボールと上部及び底部のこれらの２つのメタライズ層との組み合わせは、ファラデーケージとして動作し、以前の設計において使用される個別的な金属シールドの大きさ及び高さの必要のない、ダイ４４０９のためのシールドになる。いくつかの態様において、接点はメタライズビア（metallized via）であり、高密度の間隔である場合、上部及び下部のメタライズ層と接して、ファラデーケージとして動作し得る。
いくつかの態様において、ビアは基板に垂直でもよい。いくつかの態様において、ビアは、基板に関して傾斜した方向にあってもよい。いずれの場合でも、ビアのような接点の間隔の密度又は接点の間のピッチの密度は約λ／２０以下であり、λは動作周波数の波長である。記載のファラデーケージを考慮して、前述の設計の機械シールドは記載の態様にいて無くし、Ｚ高さを依然としてより小さくすることができる。
更に、パッケージ４４０１及び４４１９のアンテナ素子４４０３、４４０４及びアンテナ素子４４２１は、夫々同じトランシーバにある必要はない。積層型パッケージの重要な利点は、複数のラジオ及び複数のシステムが互いの上部又は互いの付近に積み重ねられることを可能にすることである。いくつかの態様において、アンテナ４４０３、４４０４は、Ｗｉ－Ｆｉ周波数帯域内で動作するＷｉ－Ｆｉシステムにおけるラジオに結合されてもよく、アンテナ４４２１は、ｍｍＷａｖｅ ＷｉＧｉｇ（Wireless Gigabit）システムにおけるラジオに結合されてもよく、いくつかの態様において、ダイ４４０９はＷｉ－Ｆｉシステム構成及びｍｍＷａｖｅ ＷｉＧｉｇシステム構成を有する。
いくつかの態様において、ダイ４４０９は実際には複数のダイを含んでもよく、例えば、４４０３、４４０４のような１つのグループのアンテナに接続されたＷｉＦｉ動作のために構成される１つのダイと、４４２１のような他のグループのアンテナに接続されたｍｍＷａｖｅ ＷｉＧｉｇ動作のために構成される第２ダイとを含んでもよい。更に、図４４ＤのＰＯＰ構成のようにアンテナ素子のオーバーレイ（overlay）のため、パッチアンテナ４４０３、４４０４及び４４２１のようなアンテナアレイが互いに電気的に向かい合う場合、且つアンテナが一緒に始動するよう制御される場合、いくつかの態様において、放射は、図４４Ｄにおける４４２０で概して示すようにエッジファイア動作において横向きになり得る。
更に、いくつかの態様において、パッケージの反対側のアンテナアレイの始動は、１８０度（１８０°）の角度の反対であっても、反対方向に始動するようアルゴリズム的に制御されることができ、いくつかの態様において、パッケージの反対側でのアンテナアレイの始動は同じ方向にすることができる。
図４５Ａ～４５Ｄ及び図４６Ａ～４６Ｄにおいて認識されるように、いくつかの態様において、積層のため、アンテナの数は異なる態様において変化し得る。以前の設計において、アンテナ配置は、個別的な金属シールドによって占める空間のため、パッケージの特定の場所のみに制限される。しかし、本明細書中に記載の積層技術による改善のため、通常ではこのような制限は存在しない。更に、前述のように、以前の設計の金属シールドは、放射のブロックを引き起こし、アンテナの配置を更に制限する。この制限はＰＯＰ設計において大きく除去される。したがって、いくつかの態様において、アンテナの数並びにアンテナアレイのサイズ及び形状は、特定のパッケージが組み込まれるデバイスの要件に従ってカスタマイズされ得る。
図４５Ａ～４５Ｄに示す態様は、図４４Ａ～４４Ｄの態様の変更を示し、同様の参照符号は両方の組の図面において同様の図面の項目を示す。図４５Ａは、いくつかの態様に従う他の２パッケージシステムの１つのパッケージの基板の上面図を示す。図４５Ｂは、いくつかの態様に従う図４５Ａの基板の底面図を示す。図４４Ｃは、いくつかの態様に従う図４５Ａ及び４５Ｂの２パッケージシステムの第２パッケージの基板の底面図を示す。
図４５Ａは、基板４５０１とアンテナとを含むパッケージ４５００を示し、アンテナのうちの１つは４５０４として識別される。アンテナは、夫々のアンテナ素子において２つのドットで示される２つの整合点によるデュアルパッチアンテナとして示されている。図４５Ｂは、図４５Ａに示す基板４５０１の底面である。図４５Ｂに示されているものはＲＦＩＣダイ４５０９及びディスクリート部品であり、ディスクリート部品のうちの１つは４５１１として示される。いくつかの態様においてはんだボールである接点４５０７は、ダイ及びディスクリート部品の周囲を囲み、基板４５０１の少なくとも１つの層に接する。いくつかの態様において、パッケージ４５０４の水平寸法Ｌ２は、ファラデーケージを形成する接点４５０７と実質的に同じ水平長さである。
図４５Ａ～４５Ｄにおいて、基板４５０１上のアンテナアレイを構成し得るパッチアンテナ４５０４、及び基板４５１９上のアレイアンテナを構成し得るパッチアンテナ４５２１のようなアンテナは、いくつかの態様において所望なように互いに対称的且つ垂直に向かい合って配置されてもよい。これは、アンテナ素子４５２１を含むアレイによる基板４５１９に垂直であり且つアンテナ素子４５０４を含むアレイによる基板４５０１に垂直である反対方向の放射を提供するように、アンテナ素子が一緒に始動して１つ以上の所望の方向への放射を提供するよう制御されることを可能にする。いくつかの場合、始動シーケンスに依存して、２つの前述のアレイの放射は、４５２０で示すようにエッジファイア動作において横向きになり得る。
図４５Ｄは、いくつかの態様に従う、パッケージ・オン・パッケージ実装に積み重ねられた図４５Ａ～４５Ｃの第１パッケージ及び第２パッケージを示す。図４５Ｄの態様４５０６は、図４４Ｄのものとほぼ同じである。図４４Ｄと同様に、積層はＺ高さの改善に有利になるだけでなく、より良いアンテナ放射を提供するためにＸＹ領域を使用することができるという利点が存在する。このような利点は、前述のようないくつかの以前の設計においては利用可能ではない。
図４６Ａ～４６Ｄは、図４４Ａ～４４Ｄの態様の他の変更を示し、同様の参照符号は両方の組の図面において同様の図面の項目を示す。図４６Ｃのパッケージの水平寸法Ｌ３は、図４５Ｃと同様に、シールドダイ４６０９へのファラデーケージの一部を形成する密集した接点４６０７の水平長さと実質的に同じ水平長さである。いくつかの態様において、ディスクリート部品４６１１は、図４６Ｄのパッケージ・オン・パッケージ構成においてダイ４６０９から離れて横に配置されており、カプセル化４６１４によって保護される。パッケージ内又はパッケージ・オン・パッケージ態様におけるカプセル化の使用は図４７Ｄに関してより詳細に以下に説明する。
図４７Ａ～４７Ｄは、いくつかの態様に従う、カプセル化されたＰＯＰ実装の例を示す。図４７Ａは、いくつかの態様に従う更に他の２パッケージシステムの１つのパッケージの基板の上面図を示す。図４７Ｂは、いくつかの態様に従う図４６Ａの基板の底面図を示す。いくつかの態様においてパッチアンテナであるアンテナ素子４７０４、４７２１は、８個のアンテナ素子４７０４及び４個のアンテナ素子４７２１が存在することを除き、基本的には図４４Ａ～４４Ｄと同じタイプのアンテナ素子である。アンテナ素子のいくつかのタイプ及び数が当面のパッケージの必要性及び仕様に従って使用され得るため、アンテナ素子の数及びタイプは重要ではない。
いくつかの態様において、アンテナ素子４７０４及び４７２１は、図４７Ａ及び４７Ｃに示すように、いくつかの態様に従って夫々のパッケージ上の異なる場所において２つのアレイを形成してもよい。図４７Ｃは、いくつかの態様に従う図４７Ａ及び４７Ｂの２パッケージシステムの第２パッケージの基板の底面図を示す。注目すべきは、アンテナ素子４７２１が以前の図面における位置から横に設置されるという事実であり、積層型パッケージ技術によって可能になるアンテナ配置の多様性を再び示す。この多様性は、アンテナ素子の配置及び放射と干渉する個別的な金属シールドを有する以前の設計では利用可能ではない。図４７Ｄは、いくつかの態様に従う、パッケージ・オン・パッケージ実装に積み重ねられる図４４Ａ～４４Ｃの第１パッケージ及び第２パッケージを示す。
図４７Ｄにおいて注目すべきは、ダイ４７０９及びディスクリート部品４７１１をカバーするカプセル化又はモールド４７２４である。カプセル化は、モールド、樹脂、粘着物等とすることができる。モールドを通じたビア４７１５は、基板４７０１のアンテナ素子及び基板４７１９のアンテナ素子をダイ４７０９に接続し、いくつかの態様において、ストリップライン４７１２、４７１４等によってアンテナ給電として機能する。モールドを通じたビアは、様々なタイプとすることができ、例えば、銅スタッド（stud）、はんだボール、導電性エポキシでめっきされたビア穴又は他の適切な導体とすることができる。カプセル化は、材料に機械的に穴をあけることができるレーザーとすることができるエポキシのような十分に定義可能な材料とすることができる。代替的に、モールドは、いくつかの態様に従って、スタブの周りに実際に成形する液状材料とすることができる。一例として、モールドを通じたビアは、垂直柱のようなポスト又はスタッドでもよく、カプセル化は、全てのポスト（又はスタッド）を囲むことができるほどの液状のものとすることができる。したがって、スタッド型のモールドを通じたビアが最初に配置され、次いでその後にカプセル化が追加されてもよい。代替的に、カプセル化が最初に追加されることができ、モールドを通じたビアがカプセル化を通じて穴をあけてカプセル化を通じた穴あけの後に導電性ビアを追加することによって追加されることができる。カプセル化の利点は、前述のようにアンテナ素子がダイに近くなり続ける一方で、当面のパッケージ解決策の要件の一部になり得るアンテナの配置による距離の増加以外に、モールがダイへの有意な更なる保護を与え、アンテナ素子からダイへの距離を有意に増加させることなく、更なる信頼性及びロバスト性を追加することである。
モバイルデバイスにおけるＸ及びＹの両方の空間及び更にＺ高さの更なる有意な使用は、コネクタ、しばしば、スナップオン（snap-on）コネクタの使用である。したがって、電子機器から外部世界への必要な電気接続を維持するが、同時にコネクタの必要性を除去することは、モバイルデバイスのパッケージにおける実質的且つ貴重なＸＹスペース及びＺ高さを節約する。いくつかは、電気接続を提供するフレキシブルな同軸ケーブル又は他の技術のケーブルをはんだ付けすることによって、コネクタの使用を回避することを考慮している。いくつかの態様において、前述のカプセル化の使用による部品の成形とほぼ同じように、フレキシブルなケーブルは所定の場所にはんだ付けされ、次いでパッケージに成形される。いくつかの態様において、図４７Ｄの同軸ケーブル４７２２は、４７２０等において適切な接続点にはんだ付けされてもよく、また、いくつかの態様においてカプセル化４７２４によって固定される。モールド、エポキシ又は他のカプセル化のようなカプセル化は、同軸ケーブルが密閉された解決策として基板に接続されることを可能にし、次いで、これは、全体の組み合わせを遮蔽させるよういくつかのタイプの導電材料と付着し得る。このようにはんだ付けされて成形された同軸ケーブルは、通常のコネクタの必要なく、電気接続を維持するのに十分な強度を有し、カプセル化は、実際のコネクタの必要なくパッケージの内部から外部世界への電気接続の必要性のための解決策を提供するのに、パッケージにおいて同軸ケーブル接続を十分にロバストにする。いくつかの態様において、４７２０等におけるはんだ接続は必要なくてもよく、カプセル化は必要なロバスト性にとって十分になる。これは、前述で簡単に説明した実質的なＸＹＺ空間の節約を生じる。いくつかの態様において、フレキシブルなケーブルは、ボード対ボードのコネクタを使用することによって、必要な接続を提供してもよい。
いくつかの態様において、ダイを含む基板の上面と底面との両方にアンテナを有し、また、パッケージのＺ高さを低減してＹ次元を低減することも行う必要がある。前述の必要性を提供する解決策は、並んだ２つのパッケージを使用する。図４８Ａは、いくつかの態様に従う２パッケージのサイドバイサイド（side-by-side）パッケージシステムの上面図を示す。図４８Ａは、いくつかの態様に従うサイドバイサイド構成における２つの異なるパッケージ４８００、４８０２を示す。図４８Ａにおいて概して認識されるパッケージ４８００は、基板４８０１を含む。パッケージ４８０１の上面図（「上面」）には、ＲＦＩＣダイ４８０９及びＲＦＩ／ＥＭＩ保護のための関係する部品をカバーする金属シールドの部分上面図である項目４８０８が認識される。シールド４８０８のいずれかの側にオフセットされるものは、１つが４８１１で示される、シールドの必要のないタイプのディスクリート部品と、はんだボールのような接点４８１０である。図４８Ｂは、いくつかの態様に従う図４８Ａの２パッケージの底面図を示す。パッケージ４８００の基板４８０１の底面に、デュアルパッチアンテナとして示されるアンテナ素子があり、アンテナ素子のうちの１つが４８０４で示される。また、ダイポール４８０５のようなエンドファイアアンテナが示される。現在の態様はパッチアンテナ及びダイポールアンテナを示すが、他の態様は必要な解決策に依存して異なるアンテナタイプを使用してもよい。
第２パッケージは、概して図４８Ａの４８０２で示される。いくつかの態様に従ってパッケージ４８１９の上面図（「上面」）が示される。パッケージ４８１９は、いくつかの態様においてはんだボールである接点４８１０’と、１つが４８１３として示されるディスクリート部品と、更に詳細に以下に説明するはんだ付け及び／又はカプセル化されたケーブル４８１７とを含む。いくつかの態様に従って、図４８Ｂに示すパッケージ４８１９の底面図（「底面」）は、アレイに配置されたデュアルパッチアンテナ素子を含み、デュアルパッチアンテナ素子の１つが４８２１で示される。１つが４８２０として示される印刷ダイポールアンテナは、いくつかの態様に従ってエンドファイア動作のために構成される。
図４８Ｃは、並んで構成されるパッケージ４８００、４８０２を示す。パッケージ４８０２のケーブル４８１７及びディスクリート部品４８１３は、カプセル化４８２４によってカプセル化される。１つが４８１１であるディスクリート部品と、シールド４８０８（空間を節約する目的で図面に図示せず）と、ダイ４８０９とはまた、カプセル化４８１４によってカプセル化される。注目すべきことは、パッケージ４８００が「裏返し」になっているという事実である。言い換えると、パッケージ４８０２は図４８Ｃの上面においてその上面（「上面」）にあり、図４８Ｃの底面においてその底面（「底面」）にあるが、パッケージ４８００はパッケージ４８０２と並べられ、パッケージ４８００は図４８Ｃの底面においてその上面（「上面」）にあり、図４８Ｃの上面においてその底面（「底面」）にある。２つのパッケージは、一緒に結合される４８１０～４８１０’におけるはんだボールのような接点によって固定される。これは、（パッケージ４８１９の底面側にある）アンテナ４８２１が下向きに面し、パッケージ４８１９の底面側にあるアンテナ４８０４が実際には上向きに面し、必要な解決策を提供すること、すなわち、前述のようにパッケージのＺ高さを低減してＹ次元を低減することを生じる。
Ｚ高さの低減は、サイドバイサイド設計が前述のＰＯＰ設計の方式における垂直積層を使用しないという事実から認識できる。Ｙ次元の低減は、図４８Ｃ及び４８Ｄから認識できる。両方の図面において、アンテナ４８０４及び４８２１の次元は極めて小さい。更に、図４８Ａにおいて、ダイの次元も極めて小さい。いくつかの態様において、両方のこれらの要因は、より小さいＹ次元をもたらし、設計がユーザデバイスのエッジ（Ｙ次元）の近くに配置されることを可能にし、Ｙ次元においてモバイルデバイスのエッジの近くまで達するよう、モバイルユーザデバイスのディスプレイのために更なるＸＹ空間を残す。両方の組のアンテナ４８２１、４８０４はダイ４８０９によって給電される。アンテナ４８０４は、ダイへのこれらのアンテナの近さのため、ダイ４８０９からの所望の極めて短い給電線を有する。アンテナ４８２１は、オフセットのため、幾分か長い給電線を有するが、この場合、モバイルデバイスの特定の機械設計に適合するのに許容可能であり、この例では、ディスプレイ画面とモバイルデバイスの蓋の端との間の非常に狭い空間においてＹ及びＺ次元を小さくする。
いくつかの態様において、変化する時間における放射される電波の変化する極性及び変化する空間ダイバーシチについての前述の必要性のうちの少なくともいくつかは、モバイルデバイスのような無線通信ユーザデバイスのためのｍｍＷａｖｅアンテナ及びトランシーバデバイス又は他のダイを含むるよう、標準的なマイクロＳＤフォームファクタカードを再利用することによって満たされ得る。この再利用の利点は、このフォームファクタがモバイルデバイスにおいて使用され得ることである。マイクロＳＤフォーマットは１つ乃至数個のｍｍＷａｖｅアンテナの数を組み込むのにちょうど良いサイズであり、既存のフォームファクタに配置されるべきＲＩＦＩＣのため、新たなフォームファクタを設計する必要がない。むしろ、この既存のフォームファクタがハンドヘルド／電話の解決策において受け入れられる解決策を迅速に実装することができるという認識は、非常に大きいコスト節約と、あり得る動作上の利点を提供する。更に、マイクロＳＤフォームファクタカードがユーザデバイスに差し込まれることができるという事実は、一態様について必要に応じて自由に装着したりあるいは装着から出されたりすることができるため、フォームファクタのマーケティング上の利点を提供する。
マイクロＳＤフォームファクタカードは、異なる地理をサポートするよう交換可能な周波数範囲で、必要に応じたアンテナの増加／減少及び無線技術を可能にし得る。例えば、異なる地理は、規制の観点から異なる周波数帯域を使用するのに利用可能にし得る。マイクロＳＤカードが周波数帯域によって定義された場合、その特定の地理に適した所望の周波数帯域で動作するよう、必要に応じてユーザデバイスの中に入れられたりユーザデバイスから出されたりすることができる。
このようなフォームファクタカードは、アンテナが面するほどモバイルプラットフォームの末端の近くに容易に配置され得る。フォームファクタカードは、ＲＦ露出されており、且つしばしば基板上に存在するソケットメタライゼーションによってカバーされていない領域を既に有する。この露出領域は、カード内に埋め込まれるべきアンテナ又は小型アレイのために使用され得る。ｍｍＷａｖｅ周波数で動作する超小型サイズのアンテナを仮定すると、このような領域に適合する小型アンテナ及び小型アンテナアレイは非常に効果的である。
いくつかの態様において、このようなカードの複数のインスタンスは、マッシブアンテナアレイ（massive antenna array）（ＭＡＡ）を形成するよう構成され得る。更に、（カードのＲＦ露出領域の外部に配置される）複数のソケットはまた、異なる周波数範囲のサブシステムのサポートを可能にし得る。いくつかの態様において、アンテナはエンドファイアアンテナでもよいが、ソケット金属構造体の外部の露出部分は、他の方向に放射する他のタイプのアンテナを可能にし得る。言い換えると、図５０を参照して以下に説明するように、マイクロＳＤカードは、マイクロＳＤカードが差し込まれるソケットに関連するメタライゼーションによってカバーされていない露出領域を有する。異なるタイプのアンテナは、異なる方向への放射を可能にするよう、この領域に配置され得る。いくつかの態様において、エンドファイアアンテナ放射パターン方向はマイクロＳＤカードの方向に対して横向きになるため、エンドファイアアンテナが使用され得る。しかし、他の放射パターンカバレッジを有する他のアンテナタイプも使用され得る。
本開示において使用されるように、「正面」、「背面」、「上面」、「下面」、「側面」等のような語は、図面の方向に対して相対的に使用される。図４９は、様々なサイズのＳＤフラッシュメモリカードの図である。ＳＤフラッシュメモリカードは、図３Ａに示すｍｍＷａｖｅ通信回路３００の送信回路３１５、受信回路３２０、ＲＦ回路３２５及びアンテナアレイ回路３３０に組み込まれてもよいが、ＳＤフラッシュメモリカードはこのようなものに限定されない。様々なサイズのＳＤフォームファクタは、概して４９００で認識される。標準ＳＤフォームファクタカードは、正面図４９０１Ａ及び背面図４９０１Ｂにおいて認識される。電気接点は４９０３で認識される。標準ＳＤフォームファクタの寸法はミリメートルで示される。ミニＳＤフォームファクタは、寸法がミリメートルで示される正面図及び背面図において４９０５で認識される。マイクロＳＤフォームファクタ及びその寸法は、正面図及び背面図において４９０７で認識される。
いくつかの態様において、マイクロＳＤフォームファクタカードは、無線通信デバイスにおけるｍｍＷａｖｅ動作のためにカードを適合させるための内容及び機能における変更によって、ｍｍＷａｖｅ通信のために効果的に使用され得る。この１つの理由は、前述に簡単に説明したように、特に、無線通信デバイスにおける空間が貴重であり、マイクロＳＤフォーマットのサイズが、空間が不十分であるモバイルデバイスにおける使用に空間上の利点を提供するため、マイクロＳＤカードフォーマットのサイズが、ｍｍＷａｖｅ動作に使用されることを可能にするからである。更に、マイクロＳＤカードが「背面」領域４９０９に電子接点を有すると仮定して、「正面」領域４９１１Ａ、４９１１Ｂは、マイクロＳＤカードが差し込まれるソケットのメタライゼーションによってカバーされておらず露出されたマイクロＳＤカードの部分である。これは、アンテナが露出領域内にすることができる一方で、トランシーバのような他の部分がシールドとして機能するメタライゼーションによってカバーされることができるため、アンテナを有するミリメートル波周波数サブシステムにとって魅力的にする。いくつかの態様において、アンテナは、更に詳細に以下に説明するように、４９１１Ａ及び４９１１Ｂにおけるカードの内部領域に配置される。アンテナは、無線サブシステムから放射し得る非メタライズ領域を必要とする。メタライズされていないため、４９１１Ａ及び４９１１Ｂの内部領域は、アンテナの配置にとって理想的である。
図５０は、いくつかの態様に従う、ｍｍＷａｖｅ無線通信動作のためにカードを再利用するように変更された内容及び機能を有するマイクロＳＤカードの３次元図を示す。マイクロＳＤカードのフォームファクタカードは、外形図におけるカードの正面５００１によって３次元図において認識されるカード５００１を含む。カードの背面の電気接点５００３は、隠された図で示される。前述の内容及び機能における変更の一部として、ＲＦＩＣ５００５がマイクロＳＤカード内に示され、したがって、これも隠された図で示される。断面ＸＸ－ＸＸに沿って見た場合、カードの内部の部分はアンテナを示し、アンテナは、図面においてダイポールアンテナ５１０７Ａ、５１０７Ｂとして示されており、いくつかの態様に従って５００９においてカードの正面に対して内部にあるため、これも隠された図で示される。言い換えると、アンテナは、配置されるプラットフォームから外向きに放射するように露出される必要がある。
５００３におけるこれらのタイプのＳＤカードのメタライズコネクタは、厚い部分がアンテナ配置に理想的であるため、金属カバーなしにマイクロＳＤカード５００１の厚い部分５００９を残す。非常に小さいため、アンテナは利用可能な領域よりも小さく、したがって、１つより多くのアンテナがアレイを形成するよう含まれ得る及び／又はアンテナダイバーシチが含まれ得るため、カードはまた、ｍｍＷａｖｅ周波数に良く適合する。この事実は、アンテナが多入力多出力（ＭＩＭＯ）動作に使用され得るという更なる利点を提供する。言い換えると、複数のアンテナがラジオシステムにおいて異なる方法で使用され得る。これらは単純に組み合わせられることができ、電気的にビームをステアリングするために使用されることができ、ＭＩＭＯをサポートするために使用されることができ、それによって、異なるアンテナが解決策における他のアンテナとは独立して情報の別個のストリームとして送信／受信に使用され得る別個の無線チェーンをサポートし、更なる機能も同様に実装され得る。
ＭＩＭＯ動作の例として、いくつかの態様に従って、アンテナ５１０７Ａは、１つのＭＩＭＯストリームをサポートするために使用されてもよく、アンテナ５１０７Ｂは、第２ＭＩＭＯストリームをサポートするために使用されてもよい。これはまた、異なる偏波のアンテナを使用して実装され得る。ＲＦＩＣ５００５は、これらの構成及びストリームの数をサポートするよう設計される。この態様において、２つのアンテナ５１０７Ａ及び５１０７Ｂが示されているが、この方式は２つのみに限定されない。
ＲＦＩＣ５００５及びアンテナ５１０７Ａ、５１０７Ｂは、５００９においてサブシステム内部のＰＣＢ上又は内にエッチング、印刷又は別法で構成されてもよく、これは、いくつかの態様に従って所望のマイクロＳＤカード形状にオーバーモールド（over-mold）されてもよい。いくつかの態様において、部分５００９の厚さはまた、垂直偏波アンテナに必要なもののようなより高いアンテナ構造体を組み込むために使用され得る。ＰＣＢの底面は、マイクロＳＤソケット内のばね接点に接する底面におけるエッジカード接点を有する。５１０７Ａ、５１０７Ｂで示すアンテナは、前述のように、ダイポールアンテナであり、半球状パターンを放射し得るが、他のタイプのアンテナはパターンにおいてより扇形になり得る。ダイポールアンテナは、上及び下にも放射するが、ＰＣＢ及びマイクロＳＤカードと同じ面において放射するため、エッジファイアと考えられてもよい。カード５００１の露出部分５００９はエッジにあるが、以下に説明するように、エッジファイアアンテナは図５２において認識されるようにこのフォームファクタで使用される可能性が高い。このフォームファクタはまた、電話のような統合されるプラットフォームのタイプと合致する。言い換えると、マイクロＳＤカードは、比較的小さいが、高容量のメモリストレージをサポートする能力を有するため、既に電話のための現在の標準的なメモリモジュールのフォームファクタである。
更に、このようなマイクロＳＤカードの複数のインスタンスを用いたアレイ形成で構成される場合、より多くの選択肢が作用し、異なる方向に放射する異なるアンテナタイプが使用されてもよい。非常に小さいカードであることは、カードがｍｍＷａｖｅ範囲内の周波数に等しいサイズの同じ大きさの程度のアンテナをサポートし得ることを意味する。一例を挙げると、このサイズはより大きく、ＷｉＦｉ周波数範囲（センチメートル波）のものと周波数範囲で合致するより大きいアンテナをサポートすることができるため、ミニＳＤカードフォームファクタにおけるＷｉＦｉ無線解決策が存在する。より小さいマイクロＳＤは、ｍｍＷａｖｅ周波数において使用可能なより小さいアンテナ又はこのようなアンテナのうちの数個をサポートすることができ、これは、アンテナが互いに適切な距離に配置されたときにアレイを形成するよう使用されることができ、距離は周波数の関数である。
図５１Ａは、いくつかの態様に従う、図５０のダイポールアンテナの放射パターンを示す図５０のマイクロＳＤカードを示す。ダイポール５１０７Ａ、５１０７Ｂの放射は、横向きに放射するが上及び下にも放射する一種の半ドーナツ型である。放射パターンの残りの半分は、電話／ハンドヘルドデバイス又はマイクロＳＤソケットのメタライゼーションによってブロックされてもよい。図５１Ｂは、いくつかの態様に従う、Ｚ高さで制限される露出領域５１０９Ｂに垂直に立ち上がる垂直偏波モノポールアンテナ素子を有する図５０のマイクロＳＤカードを示す。他の半分包み込まれた垂直偏波素子もまた使用されてもよい。折り返しダイポールもまた使用されてもよい。図５１Ｃは、いくつかの態様に従う、折り返しダイポールアンテナ５１０７ＡＣ、５１０７ＢＣを有する図５０のマイクロＳＤカードを示す。図５１Ａ、５１Ｂ及び５１Ｃは、単独及びアレイ状の両方で様々な態様において使用され得る様々なタイプのアンテナ素子のうちのいくつかのみを示す。
図５２は、カードの複数のインスタンスを提供するよう前述のように変更された３つのマイクロＳＤカードを示し、複数のインスタンスの夫々は、いくつかの態様に従ってカード当たり複数のアンテナを有してもよい。図５２において一般的に認識されるものは、３つのマイクロＳＤカード５２０３、５２０５、５２０７が取り付けられたマザーボード５２０１の組み合わせであり、カードは、前述のように通常のフラッシュメモリ機能から変更されている。アンテナは、前述のように、夫々のカードにおいてダイポールアンテナ５１０７Ａ、５１０７Ｂでもよく、いくつかの態様において、夫々のカードから出る矢印によって示されるようにエンドファイア方向に放射してもよい。本明細書中の他の図面に示されるように、また、他の図面に関して説明したように、いくつかの態様において、異なるタイプのアンテナは、当面の解決策に従って、様々なニーズを満たすアンテナを実装するよう使用されてもよい。３つのアレイが示されているが、これはアレイサイズを増加させるようＸ軸に沿って更なるカードを追加することによって、いずれかの方向に延ばされ得る。実際に、利用可能なボリュームに依存して、図５０の座標系によって示されるＸ及びＺの両方の次元においてアレイを広げるために、これがＺ方向に積み重ねられ得る。適切なアンテナ間距離及び利用可能なボリュームを用いて互いに隣り合って、あるいは互いに上に積み重ねて、多くのマイクロＳＤカードを追加することによって、マッシブアンテナアレイ（ＭＡＡ）が構成され得る。夫々のカードにおけるアンテナの数は、動作周波数に応じて、従って波長λに応じて、夫々のカードにおいて１つのアンテナから複数のアンテナになり得る。
無線通信のためのモバイルデバイスにおける空間は、このようなデバイスのフォームファクタ内に含まれる機能の量のため、通常では貴重である。他にも理由はあるが、放射される電波の空間カバレッジの必要性のため、且つ、モバイルデバイスが異なる場所に動かされるときに信号強度を維持するため、あるいは、ユーザがモバイルデバイスを時間によって異なる方向に向ける可能性があるため、困難な問題が生じる。いくつかの態様において、これは、変化する時間において放射される電波の変化する極性及び変化する空間ダイバーシチの必要性をもたらす。ミリメートル波（ｍｍＷａｖｅ）周波数において動作するアンテナを含むパッケージを設計するときに、効率的な空間の使用は、必要なアンテナの数、これらの放射の方向、これらの偏波及び同様のニーズのような問題を解決するのに役立ち得る。これらのニーズのうちの少なくともいくつかは、いくつかの態様において取り付けられたミリメートル波（ｍｍＷａｖｅ）トランシーバを有するＰＣＢの様々な側面からアンテナ素子が放射することを可能にするよう、ボール又はＬＧＡパッドの特にクリアされた領域を有するボール・グリッド・アレイ（ball grid array）（ＢＧＡ）又はランドグリッドアレイ（land grid array）（ＬＧＡ）のＰＣＢによって満たされ得る。
図５３Ａは、いくつかの態様に従う、取り付けられたトランシーバサブシステムを有する分離されたＢＧＡ又はＬＧＡパターンのパッケージＰＣＢの側面図である。分離されたＢＧＡ又はＬＧＡパターンのパッケージＰＣＢは、図３Ａに示すｍｍＷａｖｅ通信回路３００のＲＦ回路３２５に組み込まれてもよいが、分離されたＢＧＡ又はＬＧＡパターンのパッケージＰＣＢはこのようなものに限定されない。ＢＧＡ又はＬＧＡ ＰＣＢは、実質的に並列である通常の層を有する。典型的には、ＢＧＡ及びＬＧＡパッケージは、サブシステムをマザーボード（ＭＢ）に取り付けるために、全体のサブシステムにわたって広がる比較的均一のボール及びパッドを生成する。ＢＧＡボール５３０５、５３０６が示されている。ボール及び／又はＬＧＡパッドのない領域５３０３は、この自由な領域がアンテナ部分に使用されることができるよう、意図的に生成され、アンテナ素子は、ＰＣＢ５３０１が取り付けられたＭＢに適切な開口が作られた場合、外向きに放射し得る。言い換えると、場合によっては「ギャップ」と呼ばれる領域５３０３は、アンテナが自由に放射することが可能なようアンテナ素子を配置するために、「接点のない」ものとするべきである。言い換えると、ＢＧＡ／ＬＧＡ取り付け点におけるギャップ５３０３は、アンテナ素子がギャップに配置されて、ギャップを通じて、あるいはアンテナ素子がエッジファイアタイプである場合には横に、放射することを可能にする。
この特許において使用されるように、「上部」、「底部」、「上向き」、「下向き」、「横向き」との語は、図面の方向に関して使用されており、パッケージがモバイル又は他のデバイスに実装されるときの放射の方向を限定することを意味せず、放射の方向は如何なる方向に向けられてもよい。したがって、本明細書中に記載の放射は、実際には、ユーザデバイス内のパッケージの方向にかかわらず、外向きの方向である。
一態様において、ここではパッチアンテナとして示される下向き（外向き）に面するアンテナ素子５３１５、５３１６、５３１９及び５３２１は、いくつかの態様においてはパッチアンテナ又は他のアンテナのアレイでもよく、下向きに放射する。これは、波形パターン５３１６、５３１８、５３２０及び５３２２によって図面に示されている。ＲＦＩＣトランシーバ５３０７は、サブシステムの上部に取り付けられてもよく、いくつかの態様においてシールド５３０９によって無線周波数放射（ＲＦＩ）及び電磁気干渉（ＥＭＩ）から保護される。図面において上向きに面するアンテナ素子５３１１、５３１３は、夫々上向き（外向き）方向５３１２、５３１４に放射してもよい。プラットフォームから複数の方向に放射する能力は利点を提供する。
例えば、放射は反対方向に示されているが、図示のパッチアンテナは、エンドファイア又はエッジファイアアンテナのように横向きに放射してサブシステムのエッジに配置され得る他のアンテナタイプと置換されてもよく、したがって、記載のサブシステムは、放射及び極性の方向を含む異なるタイプの利点を有する異なるタイプのアンテナを利用することができる。
一例として、図示のパッチアンテナは、２つの極性を生成するよう２つの直交する給電点を夫々有することができるが、これらの放射が性質上ブロードサイド（broadside）であるという利点を有するため、これらは図示の構成において好適に動作する。いくつかの態様において、モジュールに構成される多くのアンテナ素子は、アレイにおけるビームステアリングのために使用され得る。更に、このタイプのサブシステム構成は、多入力多出力（ＭＩＭＯ）アンテナアレイと、空間ダイバーシチのために構成されるアレイに用途を見出し得る。空間ダイバーシチは、異なる方向に放射パターンを有するアンテナを有することによって実現され得る。例えば、上面のパッチアンテナは上向きに放射し、底面のパッチは下向きに放射する。エッジファイアアンテナタイプのような横向きに放射する他のアンテナタイプが導入されることができ、したがって、いくつかの態様において空間ダイバーシチを実現する。
図５３Ａにおいてアンテナ素子５３１１、５３１３として側面図で示されているが、以下に説明するように、図５３Ｃは、５３３０、５３３１及び５３３２、５３３３のように、複数のこのようなアンテナが存在し得ることを示す。特定の数のアンテナが記載されるが、当業者によって理解されるように、アンテナ素子の数は態様によって変化し得る。動作周波数及びアンテナサイズは、何個のアンテナがアレイにおいて効果的になるよう実際に所与の領域／空間に適合し得るかを決定する。また、タイプ（モノポール又は積層型パッチアンテナ、ダイポールアンテナ及び他のタイプ）と、例えばアレイにおけるこれらの構成も変化し得る。更に、多くの小型フォームファクタデバイスにおいて、領域／空間は非常に貴重であるため、前述のように、複数の方向に放射し得るサブシステムは、大きい（あるいはいくつかの態様において最大の）カバレッジを有する領域／空間の高性能な使用を有する。
図５３Ｂは、いくつかの態様に従う図５３Ａのサブシステムの側面図断面である。図５３Ｂは、アンテナ素子５３１５、５３１７、５３１９、５３２１が放射のために外向きに露出されることを可能にするよう実装された切り欠き５３０４を有するＭＢ５３２３を示す。言い換えると、パッケージにおける分離されたパターン５３０３は、ｍｍＷａｖｅアンテナ及びトランシーバサブシステムの取り付け側からのアンテナ放射を可能にする。この領域における切り欠き（cutout）のため、アンテナ素子５３１５、５３１７、５３１９及び５３２１は、基本的に何もブロックせずに自由に放射することができ、これは、解決策の限られた領域／ボリュームにおける他の放射方向を可能にする。いくつかの態様において、アンテナ素子５３１５、５３１７、５３１９及び５３２１は、ＢＧＡ／ＬＧＡ５３０１取り付け側（ＢＧＡ／ＬＧＡがＭＢに取り付けられる側）と同じ側にある。いくつかの態様において、切り欠きは、ＰＣＢの輪郭に沿って走るくり抜き器によって作られた輪郭の機械加工された切り欠きとして実装される。
また、サブシステムの上側にアンテナ５３１１及び５３１３が示される。いくつかの態様において、Ｚ高さを必要とするディスクリート電子部品は、ＰＣＢにおける切り欠き５３０４に適合し得る。いくつかの態様において、遮蔽されたＲＦＩＣ自体が、動作のために接点のない領域において切り欠きに配置され、解決策の全体のＺ高さを節約し得る。言い換えると、ＲＦＩＣのような集積回路チップは、典型的にはチップを補完するいくつかのディスクリート部品、例えば、デカップリングキャパシタ及び他の同様の機能が伴う。いくつかの態様において、アンテナ素子がギャップにある代わりに、これらの部品はギャップ５３０４に配置されてもよい。しかし、部品がギャップに配置される無線トランシーバ回路の一部である場合、前述のように、適切なＲＦＩ／ＥＭＩシールドが実装されるべきである。
図５３Ｃは、いくつかの態様に従う、シールド５３０９の上面を示し、且つ切り欠き又はギャップ５３０４を更に示すサブシステム５３０１の上面図である。認識できるように、また、簡単に前述したように、いくつかの態様において、上向きに面するアンテナ５３３０、５３３１及び５３３２、５３３３は、夫々２つのアンテナ素子の２つのアレイである。所与の状況のニーズに適した解決策を実装するよう、当業者による所与の設計に従って、他の構成のアンテナ素子も可能である。
前述の説明は、モバイルデバイスにおけるサブシステムの使用を議論しているが、サブシステムはまた、基地局において使用され得る。しかし、基地局の実装は、両方又は複数の方向に放射を有することから利益を受けないことがある。基地局のアレイサイズは１つの軸において制限され得るが、モジュール方式（modularity）は、ポールの周りに環状に配置されることを含み、所望の方向にサブシステムを配置するのに役立ち得る。図５３Ｅは、いくつかの態様に従う、実質的に全ての方向の放射カバレッジのために、ポールの周りに環状に配置されるサブシステムの配置を示す。サブシステム５３４１、５３４２、５３４３、５３４４、５３４５、５３４６、５３４７、５３４８はポール５３４１に取り付けられる。夫々のサブシステムは、図５３Ａに示すものでもよく、ＢＧＡ／ＬＧＡ積層５３０１がマザーボード５３２３に取り付けられる。放射の方向は、全ての方向又は実質的に全ての方向の矢印によって示されるものである。
矩形形状のサブシステムが示されているが、例えば、正方形又はコーナー形のような他の形状も可能である。図５３Ｄは、いくつかの態様に従う、アンテナが切り欠きを通じて放射することを可能にするための、ＰＣＢにおけるＵ形の切り欠きを示す。いくつかの態様において金パッドであるパッド５３２４、５３２６のアレイは、サブシステムへの信号伝達に使用される電気接点であり、サブシステムがこれらにはんだ付けされたときの機械接続としても機能する。
図５３Ｆは、いくつかの態様に従うコーナー形のサブシステムを示す。上面図に示されているものは、４つのアンテナ素子５３５１を有するサブシステム５３５０である。４つのアンテナ素子のうちの１つは、サブシステムの両側にアンテナ素子が存在し得ることを示す目的で、点線で示されている。図示の態様において、サブシステム５３５０は、λ×λのサイズであるように示されている。この理由は、アンテナ素子自体がλ／２（以下に更に説明する）である場合、素子の周りの全てのオーバーヘッド及び接地によって、２×２のアンテナアレイを有するサブシステムの現実的なサイズが約λ×λになるからである。底面図は、遮蔽されたＲＦＩＣを示しており、明瞭にする目的で実線の図において示されるシールド５３５６及びＲＦＩＣ５３５５は、ギャップ５３０４Ｅに存在する。ＢＧＡボール又はＬＧＡボールは５３５４で示される。アンテナ素子５３５１は、パッチアンテナのようなブロードサイド素子として示されているが、いくつかの態様においてエンドファイアカバレッジのために、ダイポールのようなエンドファイア素子と置換されてもよい。
図５３Ｇは、マザーボード５３２３の角に配置された図５３Ａのサブシステムを示し、隠された図における５３６１はＲＦＩＣシールドであり、アンテナ素子は５３６２とし、図面の空間を節約するために１つのみのアンテナ素子が番号を付けられている。図５３Ｈは、ＢＧＡボール５３０６によってマザーボード５３２３に取り付けられたサブシステム５３６４の側面図を示し、ページから見て側面図においてアンテナ素子５３６２、５２６３を示し、ディスクリート部品と共に遮蔽されたＲＦＩＣ５３６７もシールド５３６８内にある。
図５３Ｉは、いくつかの態様に従う、角において使用される形状を有するデュアルシールドサブシステム５３７０の構成の上面図である。サブシステム５３７０は、切り離された角のエッジ５３７６によって示される。４つのブロードサイドアンテナ素子５３７１は、ＲＦＩＣ又は他の集積回路５３７５を遮蔽するシールド５３７４の側面に隣接して配置され、ＲＦＩＣ又は他の集積回路５３７５は、説明の目的で実線で示されているが、実際にはシールド５３７４内にある。エンドファイアアンテナ素子５３７２は、サブシステムの周囲のあたりに配置される。アンテナ素子５３７１と同様に、それを参照して寸法がアンテナ素子５３７７について示されている。図５３Ｊは、いくつかの態様に従う図５３Ｉのアンテナサブシステムの側面図を示す。集積回路５３８２を有する上面シールド５３８３と、集積回路５３８５を有する底面シールド５３８４とが示されている。アンテナ素子５３８６、５３８７及び５３８８、５３８９は、サブシステム５３００の反対側に現れる。サブシステムは、図示のように、はんだ又は他の適切な結合物によってＭＢ５３２３に取り付けられる。
構成の２つの端におけるＢＧＡボール（又はＬＧＡパッド）は、サブシステムがＭＢにはんだ付けされるときに余分なサポートを必要としないため、組み立て中に更なる利点を有する。図３Ｃ及び４Ｂのように、サブシステムがＰＣＢの角にはんだ付け又は別法で取り付けられる場合を観測すると、ボール又はＬＧＡパッドが角「Ｌ」に沿ってはんだ付けされる間にサブシステムを空間に実際に保持するものは何もない。サブシステムは当該過程の間に自分の重さで落下する。しかし、図５３Ｂのように、遠端においてボール又はＬＧＡパッドを有する矩形サブシステムでは、重力のためサブシステムが想定される場所以外のどこかに落下する恐れは存在しない。
ＰＣＢ組み立て過程において、ＰＣＢはコンベアベルトに配置されてもよい。次いで、はんだ付けされ、次いで部品はピックアンドプレイスによって（あるいは手動で）はんだ付けされたパッド上のこれらの位置に配置される。次いで、ＰＣＢはオーブンを通過し、はんだが部品の下で溶けて、これらをＰＣＢにはんだ付けする。次いで、ＰＣＢは冷却及び清掃され、組み立てられたＰＣＢを生じる。いくつかの場合、いくつかの部品はまた、動かないよう、はんだ付け処理の前に所定の場所に接着される。しかし、角の場合、はんだ付けされる前に重力がサブシステムをＰＣＢから引き離し得るため、このことは有意に役立たない可能性がある。このような場合、「落下する」可能性がある部分をサポートして、所定の場所に保持するよう、特別な機構が追加されるべきである。
６０ＧＨｚシステム・イン・パッケージ（system-in-package）（ＳＩＰ）製造試験は、６０ＧＨｚ又は５Ｇ技術の広い展開には非常に高価になるか、あるいは場合によっては負担できなくなる可能性がある。いくつかの態様では、信号は６０ＧＨｚのようなミリメートル波（ｍｍＷａｖｅ）周波数範囲で放射及び受信されるが、他の態様では、２８ＧＨｚ、７３ＧＨｚ又は他のｍｍＷａｖｅ帯域も利用可能である。一般的に言えば、試験は、ＳＩＰ及びいずれか関連するアセンブリの複雑性のため、アンテナ試験を含むべきである。したがって、試験は放射試験である。チップ上の「組み込み自己試験（built in self-test）」（ＢＩＳＴ）は、この試験を助けるために使用されることができるが、ＢＩＳＴは、アンテナ素子試験を含まない可能性がある。
典型的には、試験対象のデバイス、ここでは、ＳＩＰはフェーズドアンテナアレイを含むため、複数のアンテナ及びトランシーバ素子が試験される必要がある。これらの要件は、これらの動作周波数がｍｍＷａｖｅ周波数よりも非常に低いため、従来の試験器を不安定にし、典型的には、そのような試験器は放射試験を含まない。その代わりに、プロービング（probing）のような導電又は接触試験が典型的に使用される。しかし、６０ＧＨｚシステムは、非常に小さい非理想性に対してすら極めて感受性が高い。例えば、６０ＧＨｚプローブが増幅器のゲインを試験するために使用される場合、設置の繰り返し及びプローブの老朽化は、多くのｄＢものゲイン変化を導入し、プローブに基づく６０ＧＨｚ製造試験を非常に困難にし得る。
更に、６０ＧＨｚシステムは、典型的には、ＳＩＰを含む無線周波数集積回路（Radio Frequency Integrated Circuit）（ＲＦＩＣ）のパッケージにおいて６０ＧＨｚアンテナを一体化する。これは、６０ＧＨｚにおいて非常に高くなるケーブル損失を除去し、所望のカバレッジを実現するフェーズドアレイの便利な実装を可能にする。このようなパッケージ構成もまた試験される必要があり、これは高価な計画である。更に、大量生産（high-volume manufacturing）（ＨＶＭ）試験は、アンテナ及びアセンブリの障害モード、例えば、アンテナ基板の誤処理又は基板上のＲＦＩＣの不完全な組み立てを把握する必要がある。実験は、６０ＧＨｚシステムが２．５ＧＨｚ～６ＧＨｚシステムに比べて組み立ての不完全性に対して非常に感受性が高いことを示している。これらの理由のため、６０ＧＨｚ ＨＶＭ試験にアンテナを含めることが望まれる。したがって、ほとんど法外に高価な６０ＧＨｚ装置が６０ＧＨｚ試験を実行するよう試験器に追加される必要があると通常では考えられる。
ループバック試験の使用によって前述の問題に対処することで、６０ＧＨｚシステムのＨＶＭ製造自己試験を行う実用的な方法が開示される。ループバック試験は、電子信号、デジタルデータストリーム又はフローの、意図的な処理又は変更なしにこれらのソースからシステムを通じてこれらのソースに戻るまでの経路設定を言及する。これは、主にＳＩＰの伝送又は転送インフラストラクチャを試験する方法である。
様々な例が存在する。一例として、１つの通信エンドポイントのみを有する通信チャネルが試験されてもよい。このようなチャネルによって送信されるメッセージは、直ちに且つ理想的に同じチャネルによってのみ受信される。電気通信において、ループバックデバイスは、サービングスイッチセンタからのアクセスラインの伝送試験を実行し、これは、通常ではサービスを受ける端末において作業員の支援を必要としない。電気通信において、ループバック又はループは、送信者からの受信された信号又はデータを送信者にフィードバックするハードウェア又はソフトウェアの方法である。これは、物理接続の問題をでバックする際の助けとして使用される。試験として、多くのデータ通信デバイスは、インターフェイス上で特定のパターン（全てが１等）を送信するよう構成されることができ、同じポートでこの信号の受信を検出することができる。これは、ループバック試験と呼ばれ、その出力を自分の入力に接続することによって、モデム又はトランシーバ内で実行され得る。異なる位置の２つの点の間の回路は、一方の位置において回路に試験信号を適用し、回路を通じて他方の位置におけるネットワークデバイスに信号を返信させることによって試験されてもよい。このデバイスが戻ってきた自分の信号を受信した場合、これは、回路が機能していることを示す。
６０ＧＨｚ装置を６０ＧＨｚより上のシステム試験の代わりとして使用することは、サードパーティ部品を有する高価な装置（例えば、ベクトルネットワークアナライザ（vector Network Analyzer）（ＶＮＡ））又は特別注文のサブシステムを使用してうまく特徴付けられる／安定することができる。両方の手法は、コスト、測定の安定性及び／又は特別注文のサブシステムの老朽化に関して制限を有する。開示される自己完結型の自己試験解決策は、試験自体に６０ＧＨｚシステムを使用する。これは、高価／感受性が高い６０ＧＨｚ装置の必要性を不要にする。これはまた、６０ＧＨｚシステム・イン・パッケージにとって重要である試験にアンテナを当然に含め、また、不可避のチップ上及びパッケージ上のクロストーク問題に対処する。試験器上の反射体は、アンテナを含むベースバンド対ベースバンドのループバックを可能にする。ループバック自己試験方式は、場合によってはより低い周波数においてＲＦＩＣを試験するために使用されるが、アンテナを試験しない。開示のシステムは、いくつかの態様に従って、６０ＧＨｚシステムの部品であるアンテナを含むようループバックを広げる。
図５４Ａは、いくつかの態様に従う６０ＧＨｚフェーズドアレイ・システム・イン・パッケージ（System-in-Package）（ＳＩＰ）の上面図を示す。ＳＩＰ５４００は、図３Ａに示すｍｍＷａｖｅ通信回路３００のＲＦ回路３２５に組み込まれてもよいが、ＳＩＰ５４００はこのようなものに限定されない。いくつかの態様に従って、ＳＩＰ５４００は、基板５４０５上又は内にアンテナアレイ５４０１及び６０ＧＨｚ ＲＦＩＣ５４０３を含み、基板５４０５は、低温同時焼成セラミックス（low temperature co-fired ceramic）（ＬＴＣＣ）でもよい。ＲＦＩＣ５４０３は、コネクタ５４０６を介して入力信号を受信する。アンテナアレイ５４０１は、５４０２においてより詳細に認識される５４２素子アレイを含む。いくつかの態様に従って、アレイは一連のマイクロストリップ給電線を介してＲＦＩＣ５４０３によって給電される。いくつかの態様に従って、５４０７において認識されるアレイの１つのアンテナ素子は、給電線５４０９によって給電される。５４０７’において認識されるアレイの第２アンテナ素子は、給電線５４０９’によって給電される。給電線５４０９’は、ＲＦＩＣからのＲＦ信号を減速させるよう命令される。言い換えると、アンテナへのグループＲＦ信号遅延が整合するよう、給電線の長さが整合される。これは、ビームフォーミング較正（例えば、小さい静的不一致、チャネル周波数への較正の感度の低減）に役立つ。いくつかの態様に従って、一連のボール５４１３は、チップがパッケージに裏返されたときのパッケージへの信号接続のためのバンプである。５４２アンテナアレイが示されているが、いくつかの態様において、５４２個よりも多いアンテナ又は５４２個よりも少ないアンテナが使用されてもよい。
図５４Ｂは、いくつかの態様に従う図５４ＢのＳＩＰの側面斜視図を示す。図５４Ｂは、いくつかの態様に従って、３つの階段のようなレベル５４０８、５４１０、５４１２を含む段状プラットフォーム５４０４を示す。アンテナは通常では適切な動作のために更なる基板層を必要とするため、アンテナ５４１２は最高レベルにある。ＲＦＩＣ５４０３を含むレベル５４１０はビアを含まず、これは、ｍｍＷａｖｅ信号にとって有用にならない可能性がある。そのため、いくつかの態様において、給電線が最上層５４１２に直接経路設定される。他の態様では、給電線は、レベル５４１０においてアンテナに達するよう、誘電体の「内部」を通過する。レベル５４０８は、コネクタ５４０６のための余地を提供するよう、より薄い。
図５５は、いくつかの態様に従う、自己試験器に配置される６０ＧＨｚ ＳＩＰを示す。試験器に配置されるＳＩＰは、概して５００で認識される。本明細書中に記載のもののような試験に有用な試験器は、少なくとも１つのコンピュータと、電源と、ソフトウェアと、コンピュータによって実行されたときに所定の試験に従って試験対象のシステムを試験するコンピュータ命令を含むコンピュータ可読ハードウェアストレージと、試験対象のテストを収容して固定するためのテストベッドを含むドッキング機能とを概して含む。ＳＩＰ５４００は、基板５４０５上に５４２個のアンテナ（これらのうちの１つが５４０１として記される）とＲＦＩＣ５４０３とを含む、図５４の５４００で示すＳＩＰの一種でもよい。ＲＦＩＣ５４０３は、ＳＩＰ５４００のアンテナを駆動するよう構成される電力増幅器５４１６と、ＳＩＰ５４００のアンテナから受信するように構成される低雑音増幅器５４２０とを含んでもよい。位相シフタ５４１４、５４１８は、必要に応じてビームフォーミングを助けるために含まれてもよい。フェーズドアレイのアンテナ素子Ｔのうちの１つは、送信モードにおいて設定される。送信（ＴＸ）アンテナ５４２２は６０ＧＨｚ信号を送信する。反射体５５０２は、試験器に取り付けられ、６０ＧＨｚ信号をＳＩＰに反射させ、それが受信（ＲＸ）アンテナ５４２４によって収集される。いくつかの態様における反射体は、試験されるＩＣの上部、したがって、前述の試験器の上部にあってもよく、更に詳細に以下に説明する。いくつかの電流試験器は、較正のためのリファレンス信号を受信又は送信するために、ｍｍＷａｖｅホーンアンテナ及びダウンコンバータ／アップコンバータを有するアームを有する。開示のシステムにおいて、電流試験器のアームの端の基準ラジオ（reference radio）は簡単な反射体５５０２によって置換される。これは、今日の試験器（典型的には６０ＧＨｚ未満のために設計された回路を試験する）がｍｍＷａｖｅ試験に適合されるよう、容易な取り付けを可能にするべきである。
いくつかの態様において、受信アンテナ５４２４の信号は、ＲＦＩＣにおいて増幅及びダウンコンバートされる。図５５の配置は、特定の主要な性能メトリック（例えば、ゲイン）を測定し、部品が良好であるか破棄されるべきであるかを判断し、及び／又はより詳細に以下に説明する不一致のような生産の変動に対して部品を較正するために使用され得る全体の６０ＧＨｚシステムの周りにループバックを確立する。この配置は、６０ＧＨｚ ＨＶＭ試験の２つの重要な問題を解決する。
１．試験器においてベースバンド対ベースバンドのループバックを確立する。したがって、試験器は、高価な６０ＧＨｚのアップグレードを必要としない。いくつかの態様において、安価な反射体（例えば、金属器具）のみが試験器に取り付けられる必要があればよい。
２．ループバックは６０ＧＨｚアンテナを含む。したがって、ループバック試験は、アンテナに関する問題（例えば、基板の誤処理）又は組み立ての不完全性を特定することができる。アンテナがループバック試験にあるため、ＲＦＩＣ試験だけでなく完全なシステム試験が存在する。
図５６Ａは、いくつかの態様に従う、ＳＩＰにおける望ましくないチップ上又はパッケージ上のクロストークに対処するための第１部分の試験のための試験設定を示す。図５６Ａにおいて、５６００は、クロストークに対処するための第１設定を示す。いくつかの態様において、構成要素は図５４Ａ及び５４Ｂに示すものと同じ構成要素であり、明瞭にするために同じ参照符号が使用される。
ＲＦＩＣ５４０３は、電力増幅器５６０１と、低雑音増幅器５６０３とを含み、夫々がアンテナ５４０７、５４０７’に夫々結合される。クロストークが５６０５、５６０７で示される。試験対象のシステム５６００は、図５５に示す試験器にあるが、反射体が除去されており、反射体の除去は、いくつかの態様において電気機械式除去／追加機構によって自動的に行われてもよい。図５６Ｂにおいて、５６０２は、いくつかの態様に従う、ＳＩＰにおける望ましくないチップ上又はパッケージ上のクロストークに対処するための第２試験設定を示す。いくつかの態様において、反射体５５０２が追加されていることを除き、図５６Ｂの構成要素は図５６Ａに示すものと同じであり、反射体の追加は、いくつかの態様において電気機械式除去／追加機構によって自動的に行われてもよい。
図５７は、いくつかの態様に従う、６０ＧＨｚフェーズドアレイＳＩＰを試験するのに適する例示的な自動試験装置を示す。５７００で示すものは、図５５～５６Ｃの試験設定が取り付けられ得る自動試験装置である。Ｃａｓｓｉｎｉ（登録商標）１６（登録商標）自動試験器５７０１が示されており、これは、本明細書中に記載のように変更された場合、説明する試験を実装するようにプログラムされ得るシステムの例である。当業者は、記載の試験器モデルが６０ＧＨｚ未満で試験することができ、且つ本明細書中に記載のように６０ＧＨｚ試験のために変更されることができる複数の試験器のうちの１つであることを認識する。いくつかの態様に従って、試験器５７０１は、ｍｍＷａｖｅポートアーキテクチャ５７０３と、生成導波路インターコネクト（production waveguide interconnect）５７０５と、ｍｍＷａｖｅ試験器具モジュール５７０７とを含む。試験器は、前述の試験の態様を追加することによって変更されてもよい。
図５８は、いくつかの態様に従う、図５７の自動試験装置に追加され得る反射体を示す。概略的に５８００で示されており、反射体５５０２は前述のテストベッド５８０１の上に取り付けられる。試験対象のシステム５８０３を図５７の試験器に実装するための適切なシステムテストベッドでもよいテストベッド５８０１は、ＨＶＭにおいて通常に行われているように、試験のためにテストベッドにシステムを配置し、試験後にシステムを除去するための自動電気機械式デバイスを含んでもよく、あるいはインターフェイス接続してもよい。説明中の態様において、反射体５５０２は、概略的に機械アーム５８０５によって試験器に接続される。当業者は、取り付けは機械アーム５０８５によって概略的に示されているが、いくつかの態様において、実際には、取り付けは本明細書中に記載のクロストーク試験において使用される電気機械式除去／追加機構によるものでもよいことを認識する。例えば、いくつかの態様において、反射体が取り付けられる試験器の側面にアームが存在してもよい。また、必要に応じて反射体の傾きを提供するための関連するモーターが存在してもよい。
多くの６０ＧＨｚシステムは、どちらかというと非対称的であり、すなわち、主に高レート信号（例えば、ブルーレイプレイヤ）をソースとし、高レート信号（例えば、ＨＤ ＴＶ）をシンクとすることを意味する。それでも、多くの６０ＧＨｚシステムはＴＸ及びＲＸの両方のパスを依然として含む。例えば、１つの製品の解決策は以下のパラメータを有する。
Figure 2024059722000004
前述のような場合、ループバック受信器は、試験対象のシステムの既に利用可能な受信器のうちの１つとすることができ、図５５の方式にとって最小のオーバーヘッドを生じる。いくつかの態様において、試験対象のシステムのＲＦＩＣは、フェーズドアレイトランシーバであるため、複数のＲＸ及びＴＸが存在する。したがって、これらのＲＸのうちの１つが基準受信器として専用にされてもよく、ＴＸ（１つのＴＸ又はビームフォーミングでは全てのＴＸ）が試験される。言い換えると、いくつかの態様においてＲＦＩＣ自体のものが使用され得るため、余分なｍｍＷａｖｅ受信器の必要性が存在しない。しかし、必要に応じて専用の試験受信器も使用され得る。６０ＧＨｚ回路は、高い動作周波数のため通常では小さいので、専用の受信器ですら小さいコストのオーバーヘッドになる。
いくつかの態様に従って、図５５のループバック試験は、重要な６０ＧＨｚ試験のホストを実行するために使用され得る。試験は以下のものを含んでもよい。
１．１つずつ、ＴＸ素子をオンにし、ＴＸアンテナを介して無線信号を送信し、ＲＸ素子をオンにし、ＲＸアンテナを介して無線信号を受信する。無線信号は反射体によってＲＸアンテナに向けて反射される。反射体を介してＲＸアンテナにループバックされた受信無線信号を測定する。ベースバンド信号が無線信号のために使用されてもよい。ループバック測定のうちの１つが残りよりも低い場合、これは不良のＴＸパス（例えば、不良のアセンブリ）を示す。いくつかの態様に従って、欠陥のあるパスは無効にされることができ、良好な部分として販売され得る（フェーズドアレイは大きい冗長度を有するため、１つの素子だけではリンク予算の目的で許容可能である可能性がある）。このような試験は、全てのＴＸが同じ電力レベルを有し、良く整合することを確保するための試みである。いくつかの態様に従って、ループバック信号は、ＴＸ欠陥の測定を助けるための既知の信号とすることができ、例えば、データのない単一トーンのような簡単な連続波ｍｍＷａｖｅ信号であってもよい。
２．ループバックベースバンド信号強度をその期待値と比較する。いくつかの態様に従って、ループバック信号が正確である場合、これは、全体システム（ＴＸ ＲＦＩＣ）－（ＴＸアンテナ）－（ＲＸアンテナ）－（ＲＸ ＲＦＩＣ）が許容可能であることを示す。
３．ループバック信号を使用して位相シフタの機能を検査して特性を測定する。いくつかの態様に従って、位相シフタの特性が既知である場合、いずれかの位相シフタの不完全性は、適切なルックアップテーブル（lookup table）（ＬＵＴ）マッピングによって訂正されることができる。この試験は、ビーム（ＲＸ又はＴＸ）が所望の方向にステアリングされ得るよう、夫々のアンテナ素子の位相の調整を可能にする。ここで使用されるように、位相シフタの特性は、実際に実現される位相シフトに対する位相シフタの制御コードを意味する。いくつかの態様に従って、この試験はまた、異なる周波数又はＲＦチャネルにわたって行われることができる。一例として、いくつかの態様に従って、１つのＲＸが基準ＲＸとして選択されることができ、次いで、１つのみのＴＸがオンにされて、図５５の位相シフタ５４１４のようなＴＸ位相シフタを用いてＴＸ信号の位相を変化させることができる。結果のＴＸ位相は、ベースバンド信号の位相を見ることによって、ＲＸにおいて測定され得る（復調されたベースバンド信号はＩ成分及びＱの両方の成分を有するため、位相が測定され得る）。位相測定は常に相対的であるため、例えば、ＴＸ位相シフタはゼロに設定されることができ、ＲＸにおいて基準位相が測定され、次いでＴＸ位相をスイープして基準値に対する新たな位相を測定することができる。このように、位相シフトに対する制御に関するＴＸ位相シフタの特性が測定され得る。実際のＴＸの位相シフトに対する制御コードが測定されると、前述のルックアップテーブルは、基本的に全ての特定の位相シフトを制御コードにマッピングするために使用され得る。
４．１つずつＴＸ素子をオンにし、パスの間の振幅及び位相の不一致（例えば、生産の変動（ＲＦＩＣ、パッケージ、アセンブリ）のため）を測定する。振幅及び位相シフタにおける同じ設定に対して、全てのＴＸ信号は同じ振幅及び位相を有するべきである。しかし、処理の不一致、アンテナの変化又はパッケージ上の経路設定のため、そうでない可能性がある。したがって、全てのＴＸ測定を比較することによって、全てのＴＸ素子の間の不一致が抽出され得る。振幅及び位相に関して受信ベースバンド信号を測定することによって、ＴＸ信号のうちの１つは、他のＴＸ信号が比較される基準として使用され得る。
正確な不一致の測定は、正確なビームフォーミングのために必要となってもよい。図５５における反射体の位置の許容差は、波によって伝わる距離を変化させることによって不一致の測定を歪ませ得るように考えられ得る。しかし、いくつかの態様に従って、注意深い分析は、ビームフォーミングに関する限り、反射体の位置の許容差が基本的には重要でないことを示している。
いくつかの態様に従って、全てのＴＸ素子は、同時にオンにされることができ、ループバック測定は、６０ＧＨｚアレイの重要なパラメータであるアンテナゲインを推定するために使用され得る。全てのＴＸ素子が調整された同じ電力及び同じ位相でオンになっている場合、試験器は、ＲＸにおいて２０＊ｌｏｇ（Ｎ）だけ高い電力を受信するべきであり、ＮはＴＸ素子の数である。１０＊ｌｏｇ１０（Ｎ）のアレイゲインは、ビームフォーミングからのものであり、１０＊ｌｏｇ（Ｎ）の更なるアレイゲインは、同時にＮ個のＴＸ素子が存在する（したがって、ＴＸ電力よりＮ倍高い）という事実からのものである。
前述の試験の多くは、ＴＸ試験を強調することで記載されている。同様の試験はＲＸ試験にも使用されることができる。例えば、いくつかの態様に従って、システムのＴＸのうちの１つ又は専用のＴＸは、ループバックのための信号を送信するために使用され得る。試験は、アンテナ素子の夫々について基準ＲＸが基準ＴＸと入れ替えられ、ＴＸがＲＸと入れ替えられることで、基本的にＴＸと同じである。図５５におけるＲＸ試験素子が欠陥があると考えられ得る。多くの実際の６０ＧＨｚシステムは既に１つより多くのＲＸを有するため、いくつかの態様に従って、異なるＲＸでの測定がこのリスクを除去するために使用され得る。
前述の試験は、無線信号の送信及び受信によって動作するＳＩＰ又は他のシステムを試験するために使用され得る一連の試験を表す。当業者は、一連の試験が実行する順序は前提条件ではなく、試験対象のシステムのニーズに依存して試験が様々な順序のうちのいずれかで実行し得ることを認識する。更に、同様に試験対象のシステムのニーズに依存して、記載のもの以外の更なる試験が実行されてもよい。実際に、一連の試験は、コンピュータによって実行されたとき、コンピュータに一連のテストの実行を制御させる命令として、コンピュータ可読ハードウェアストレージにプログラムされてもよい。
いくつかの態様に従って、（チップ上及びパッケージ上の）ＴＸとＲＸとの間の望ましくないクロストークは、図５６Ａにおける矢印５６０５、５６０７によって示されるような、アンテナを通過しない非励振（parasitic）ループバックパスを確立する。このような非励振ループバックパスはループバック測定を歪め得る。図５５の提案方式では、いくつかの態様に従って、これは以下のように対処されることができる。
ステップ１－図５６Ａ：反射体５５０２を除去する。ループバック測定を行う。結果の項はチップ上及びパッケージ上のクロストークを表す。
ステップ２－図５６Ｂ：反射体５５０２を追加する。ループバック測定を再び行う。いくつかの態様に従って、クロストークを除去するために、このステップ２の結果の項からステップ１の複素数を除算する。
夫々の試験は概して異なる数の素子を動作させるため、前述のクロストークの除去手順は、前述の試験の夫々に組み込まれてもよい。
分散フェーズドアレイシステム（例えば、ＷｉＧｉｇ及び５Ｇセルラシステム）は、ラップトップ、タブレット、スマートフォン、ドッキングステーション及び他の用途で現在使用されている。ＷｉＧｉｇ及び５Ｇ通信に使用される現在の分散フェーズドアレイシステムは、スーパーヘテロダイン（super-heterodyne）（デュアルコンバージョン）又はスライディングＩＦシステムのいずれかである。これらのシステムにおいて、ＭＡＣ－ＰＨＹベースバンドサブシステムは、中間周波数（ＩＦ）信号を受信又は送信し、これは、ＩＦ増幅段と、ＲＦ－ＩＦミキサと、高選択性バンドパスフィルタと、回路の間でＩＦ信号を通信するために必要な他の回路と、ＩＦ信号のアップコンバージョン及びダウンコンバージョンとを必要とする。ＩＦ信号処理のための更なる回路は、より大きいフロントエンドモジュールと、分散フェーズドアレイシステムのより高いコストと、より低いシステム性能とを生じる。更に、通信システムがＭＩＭＯサポートを提供する場合、更なる同軸ケーブル（夫々のＭＩＭＯランクについて１つ）及び信号乗算が必要になり得る。しかし、信号を乗算するとき、２つのＭＩＭＯストリームの間の位相同期は実現及び保証することが困難であり、これはＭＩＭＯ性能を劣化させ得る。
図５９は、いくつかの態様に従う分散フェーズドアレイシステム５９００の例示的なＲＦフロントエンドモジュール（RF front-end module）（ＲＦＥＭ）を示す。分散フェーズドアレイシステム５９００は、図３Ａに示すｍｍＷａｖｅ通信回路３００のデジタルベースバンド回路３１０、送信回路３１５及び受信回路３２０に組み込まれてもよいが、分散フェーズドアレイシステム５９００はこのようなものに限定されない。
図５９を参照すると、ＲＦＥＭ５９０２は、単一同軸ケーブル５９０６を介してベースバンドサブシステム（ＢＢＳ）５９０４に結合される。ＲＦＥＭ５９０２は、フェーズドアンテナアレイ５９０８と、ＲＦ受信器５９１０と、ＲＦ送信器５９１２と、局所発振器（ＬＯ）生成器５９４４と、トリプレクサ５９４８と、送信（ＴＸ）／受信（ＲＸ）スイッチ５９４０とを含み得る。ＲＦ受信器５９１０は、複数の電力増幅器５９１６と、複数の位相シフタ５９１８と、コンバイナ５９２０と、ＲＦ増幅器５９２２と、ＬＯ増幅器５９２６と、ミキサ５９２４とを含み得る。ＲＦ受信器５１９０はまた、ＩＦ増幅器５９４２を含み得る。
ＲＦ送信器５９１２は、ミキサ５９３８と、ＬＯ増幅器５９４０と、ＲＦ増幅器５９３６と、スプリッタ５９３４と、複数の位相シフタ５９３２と、複数の増幅器５９３０とを含み得る。ＲＦ送信器５１９２はまた、ＩＦ増幅器５９４６を含み得る。
例示的な受信動作において、スイッチ５９４０は、受信器チェーン処理をアクティブにし得る。アンテナアレイ５９０８は、複数の信号５９１４を受信するために使用され得る。受信信号５９１４は、増幅器５９１６によって増幅されることができ、これらの位相は、対応する位相シフタ５９１８によって調整され得る。位相シフタ５９１８の夫々は、制御回路から（例えば、ＢＢＳ５９０４内のモデムから）別個の位相調整信号（図５９に図示せず）を受信することができ、個々の位相調整信号は、フェーズドアンテナアレイ５９０８を介して受信した信号を処理するときに、所望の信号指向性に基づくものとすることができる。位相シフタ５９１８の出力における位相調整信号は、コンバイナ５９２０によって加算され、次いで、ＲＦ増幅器５９２２によって増幅され得る。ＬＯ生成器５９４４は、同軸ケーブル５９０６を介してＢＢＳ５９０４から受信したクロック周波数信号５９４３を使用してＬＯ信号を生成し得る。ＬＯ信号は、増幅器５９２６によって増幅され、次いで、ＩＦ入力信号５９４５を生成するために、ミキサ５９２４を使用して増幅器５９２２の出力と乗算され得る。ＩＦ入力信号５９４５は、増幅器５９４２によって増幅され、次いで、トリプレクサ５９４８及び同軸ケーブル５９４２を介してＢＢＳ５９０４に通信され得る。いくつかの態様において、ＩＦ入力信号５９４５は、１０．５６ＧＨｚ信号のあたりを中心とすることができる。
例示的な送信動作において、スイッチ５９４０は、送信器チェーン処理をアクティブにし得る。ＲＦＥＭ５９０２は、同軸ケーブル５９０６及びトリプレクサ５９４８を介してＢＢＳ５９０４からＩＦ信号５９４７を受信し得る。ＩＦ信号５９４７は、ＩＦ増幅器５９４６によって増幅され、次いで、ミキサ５９３８に通信され得る。ミキサ５９３８は、ＬＯ生成器５９４４及びＬＯ増幅器５９４０からアップコンバージョンＬＯ信号を受信し得る。増幅されたＬＯ信号は、ＲＦ信号を生成するよう、ミキサ５９３８によって増幅後の受信ＩＦ信号と乗算される。次いで、ＲＦ信号は、増幅器５９３６によって増幅され、スプリッタ５９３４に通信される。スプリッタ５９３４は、増幅された信号の複数のコピーを生成し、信号コピーを複数の位相シフタ５９３２に通信する。複数の位相シフタ５９３２は、複数の増幅器５９３０によって増幅され得る複数の位相調整信号を生成するよう、異なる位相調整信号を適用し得る。複数の増幅器５９３０は、フェーズドアンテナアレイ５９０８による送信のために、複数の信号５９２８を生成する。
図６０は、いくつかの態様に従う分散フェーズドアレイシステムのベースバンドサブシステム（baseband sub-system）（ＢＢＳ）を示す。図６０を参照すると、ＢＢＳ５９０４は、トリプレクサ６００２と、ＩＦ受信器６００４と、ＩＦ送信器６００６と、モデム６０２４と、水晶発振器６０３０と、シンセサイザ６０２８と、分割器６０２６とを含み得る。シンセサイザ６０２８は、適切な回路、ロジック、インターフェイス及び／又はコードを含んでもよく、クロック信号を生成するために水晶発振器６０３０からの信号を使用し得る。生成されたクロック信号は、ＲＦＥＭ５９０２への通信のため出力クロック信号を生成するよう分割器６０２６によって分割され得る。いくつかの態様において、生成されたクロック信号は、１．３２ＧＨｚの周波数を有し得る。
ＩＦ受信器６３０４は、ＩＦ増幅器６００８と、ミキサ６０１０と、フィルタ６０１２と、アナログデジタル変換（ＡＤＣ）ブロック６０１４とを含み得る。ＩＦ送信器６００６は、デジタルアナログ変換（ＤＡＣ）ブロック６０２２と、フィルタ６０２０と、ミキサ６０１８と、ＩＦ増幅器６０１６とを含み得る。
例示的な受信動作において、ＩＦ信号（例えば、５９４５）は、ＲＦＥＭ５９０２からトリプレクサ６００２を介して受信され、ＩＦ増幅器６００８によって増幅される。増幅されたＩＦ信号は、ミキサ６０１０によってベースバンド信号にダウンコンバートされ、次いでローパスフィルタ６０１２によってフィルタリングされ、モデム６０２４によって処理される前にＡＤＣブロック６０１４によってデジタル信号に変換され得る。
例示的な送信動作において、モデム６０２４によって出力されたデジタル信号は、ＤＡＣブロック６０２２によってアナログ信号に変換され得る。次いで、アナログ信号は、ローパスフィルタ６０２０によってフィルタリングされ、次いで、ミキサ６０１８によってＩＦ信号にアップコンバートされる。ＩＦ信号は、ＩＦ増幅器６０１６によって増幅され、次いで、トリプレクサ６００２及び単一同軸ケーブル５９０６を介してＲＦＥＭ５９０２に通信され得る。
いくつかの態様において、分散フェーズドアレイシステム５９００内のフェーズドアンテナアレイ５９０８は、複数のアンテナを含むことができ、複数のアンテナはＭＩＭＯ動作のために構成され得る。より具体的には、フェーズドアンテナアレイ５９０８内のアンテナは、水平及び垂直偏波送信又は受信のために構成され得る。これに関して、少なくとも２つの別個のデータストリームは、ＭＩＭＯ動作方式に関してフェーズドアンテナアレイ５９０８内で水平及び垂直偏波を使用することによって処理され得る。ＭＩＭＯモードで通信するよう構成される例示的な分散フェーズドアレイシステムは、図６１及び６２に関して示される。
図６１は、いくつかの態様に従う、単一のＲＦＥＭに結合される複数同軸ケーブル及びＭＩＭＯサポートを有する例示的な分散フェーズドアレイシステムを示す。図６１を参照すると、分散フェーズドアレイシステム６１００は、ＲＦＥＭ６１０２と、ＢＢＳ６１０４とを含み得る。ＲＦＥＭ６１０２は、図５９におけるＲＦＥＭ５９０２と同様のものとすることができる。いくつかの態様において、分散フェーズドアレイシステム６１００は、ＭＩＭＯ動作のために２つの別個のストリームを処理するための２つの別個のトランシーバを含み得る。より具体的には、第１トランシーバは、（第１タイプのアンテナ偏波を使用して）第１フェーズドアンテナアレイ６１０８を介した送信又は受信のため第１データストリームを処理するために使用されることができ、第２トランシーバは、第２フェーズドアンテナアレイ６１２２を介した（あるいは同じアンテナアレイの異なる偏波入力を使用する）送信又は受信のため第２データストリームを処理するために使用されることができる。
第１トランシーバは、ＢＢＳ６１０４内の第１部分６１２２と、ＲＦＥＭ６１０２内の第２部分６１０６とを含み得る。同様に、第２トランシーバは、ＢＢＳ６１０４内の第１部分６１２４と、ＲＦＥＭ６１０２内の第２部分６１１０とを含み得る。ＢＢＳ６１０４内の第１トランシーバの部分６１２２及び６１２４は、更なる処理及びフェーズドアンテナアレイ６１０８及び６１２２によるその後の送信のためにＲＦＥＭ６０１２へ通信するために、データ信号をデジタル化し、デジタル信号をフィルタリングし、フィルタリングされた信号をアップコンバートするための回路を含み得る。
ＢＢＳ６１０４内の第１トランシーバの部分６１２２及び６１２４はまた、フェーズドアンテナアレイ６１０８及び６１２２を介して受信されてＲＦＥＭによって処理された中間周波数又は無線周波数信号を処理し、処理のためにこのような信号をベースバンド及びデジタル信号に変換するための回路を含むことができる。いくつかの態様において、第１トランシーバの部分６１２２及び６１２４は、図６０における受信器ブロック６００４及び送信器ブロック６００６内の回路のうちの１つ以上を含み得る。ＢＢＳ６１０４は、ＬＯ生成器６１２６を更に含むことができ、ＬＯ生成器６１２６はＬＯ信号６１２８を生成するよう構成され得る。ＬＯ信号６１２８は、ＲＦＥＭ６１０２への通信のためベースバンド信号をアップコンバートするために、あるいはＲＦＥＭ６１０２から受信したＩＦ又はＲＦ信号をベースバンド信号にダウンコンバートするために、第１トランシーバの部分６１２２及び６１２４によって使用され得る。
ＲＦＥＭ６１０２内の第２トランシーバの部分６１０６及び６１１０は、フェーズドアンテナアレイ６１０８又は６１２２を介した送信の前に、ＢＢＳ６１０４から受信したＩＦ又はＲＦ信号を増幅し、増幅された信号をアップコンバートし、信号を複製し、信号の位相及び／又は振幅調整を実行するための回路を含み得る。ＲＦＥＭ６１０２内の第２トランシーバの部分６１０６及び６１１０はまた、フェーズドアンテナアレイ６１０８及び６１２２を介して受信した無線周波数信号を処理し、信号を位相及び／又は振幅調整し、信号をＩＦ信号にダウンコンバートし、処理のためにＩＦ信号（又はＩＦ処理が分散フェーズドアレイシステム６１００によって実行されない場合にはＲＦ信号）をＢＢＳ６１０４に通信するための回路を含み得る。いくつかの態様において、第２トランシーバの部分６１０６及び６１１０は、図５９における受信器ブロック５９１０及び送信器ブロック５９１２内の回路のうちの１つ以上を含み得る。ＲＦＥＭ６１０２は、ＬＯ生成器６１１４を更に含むことができ、ＬＯ生成器６１１４はＬＯ信号６１１６を生成するよう構成され得る。ＬＯ信号６１１６は、ＢＢＳ６１０４への通信のためＲＦ信号をダウンコンバートするために、あるいは送信のためＢＢＳ６１０４から受信した信号をＲＦ信号にアップコンバートするために、第２トランシーバの部分６１０６及び６１１０によって使用され得る。
いくつかの態様において、分散フェーズドアレイシステム６１００は、第１タイプの偏波を使用するフェーズドアンテナアレイ６１０８を介した送信又は受信のために、第１データストリームが同軸ケーブル６１３０並びにトリプレクサ６１２０及び６１１８を介して通信されるよう、ＭＩＭＯ動作のために構成され得る。第２データストリームは、第２タイプの偏波を使用する第２フェーズドアンテナアレイ６１１２を介した送信又は受信のために、同軸ケーブル６１３２及びトリプレクサ６１２０を介して通信され得る。これに関して、分散フェーズドアレイシステム６１００は、ＢＢＳ６１０４とＲＦＥＭ６１０２との間で（例えば、垂直及び水平アンテナ偏波を使用する送信又は受信のため）２つの独立したデータストリームを通信するために同軸ケーブル６１３０及び６１３２を使用する。
図６２は、いくつかの態様に従う、夫々のＲＦＥＭトランシーバが別個の同軸ケーブルに結合されるＭＩＭＯサポートを有する例示的な分散フェーズドアレイシステムを示す。図６２を参照すると、分散フェーズドアレイシステム６２００は、第２トランシーバの部分が別個のＲＦＥＭに夫々設置されることを除き、分散フェーズドアレイシステム６１００と同様である。図６２における別個のトランシーバの部分の構成は、ＲＦＥＭが別個のモジュールとして利用可能である（例えば、夫々のＲＦＥＭが単一のチップ上にある）場合に使用され得る。
分散フェーズドアレイシステム６２００は、ＲＦＥＭ６２０２と、ＲＦＥＭ６２０４と、ＢＢＳ６２２６とを含み得る。ＲＦＥＭ６２０２及び６２０４は、図５９におけるＲＦＥＭ５９０２と同様のものとすることができる。いくつかの態様において、分散フェーズドアレイシステム６２００は、ＭＩＭＯ動作のために２つの別個のストリームを処理するための２つの別個のトランシーバを含み得る。より具体的には、第１トランシーバは、（第１タイプのアンテナ偏波を使用して）第１フェーズドアンテナアレイ６２０８を介した送信又は受信のため第１データストリームを処理するために使用されることができ、第２トランシーバは、（第２タイプのアンテナ偏波を使用して）第２フェーズドアンテナアレイ６２２２を介した送信又は受信のため第２データストリームを処理するために使用されることができる。
第１トランシーバは、ＢＢＳ６２２６内の第１部分６２３０と、ＲＦＥＭ６２０２内の第２部分６２０６とを含み得る。同様に、第２トランシーバは、ＢＢＳ６２２６内の第１部分６２３２と、ＲＦＥＭ６２０４内の第２部分６２２０とを含み得る。第１トランシーバの部分６２３０及び６２３２は、第１トランシーバの部分６１２２及び６１２４の機能と同様の機能を有し得る。更に、第２トランシーバの部分６２０６及び６２２０は、第２トランシーバの部分６１０６及び６１１０の機能と同様の機能を有し得る。
ＢＢＳ６２２６は、ＬＯ生成器６２３４を含むことができ、ＬＯ生成器６２３４はＬＯ信号６２３６を生成するよう構成され得る。ＬＯ信号６２３６は、ＲＦＥＭ６２０２及び６２０４への通信のためベースバンド信号をアップコンバートするために、あるいはＲＦＥＭ６２０２及び６２０４から受信したＩＦ又はＲＦ信号をベースバンド信号にダウンコンバートするために、第１トランシーバの部分６２３０及び６２３２によって使用され得る。
ＲＦＥＭ６２０２は、ＬＯ生成器６２１０を更に含むことができ、ＬＯ生成器６２１０はＬＯ信号６２１２を生成するよう構成され得る。ＬＯ信号６２１２は、ＢＢＳ６２２６への通信のためＲＦ信号をダウンコンバートするために、あるいはアレイ６２０８を介した送信のためＢＢＳ６２２６から受信した信号をＲＦ信号にアップコンバートするために、第２トランシーバの部分６２０６によって使用され得る。
ＲＦＥＭ６２０４は、ＬＯ生成器６２１６を更に含むことができ、ＬＯ生成器６２１６はＬＯ信号６２１８を生成するよう構成され得る。ＬＯ信号６２１８は、ＢＢＳ６２２６への通信のためＲＦ信号をダウンコンバートするために、あるいはアレイ６２２２を介した送信のためＢＢＳ６２２６から受信した信号をＲＦ信号にアップコンバートするために、第２トランシーバの部分６２２０によって使用され得る。
例示的なＭＩＭＯ動作中に、第１データストリームは、トリプレクサ６２２８及び６２１４並びに同軸ケーブル６２３８を介してＢＢＳ６２２６とＲＦＥＭ６２０２との間で通信されてもよい。第１データストリームは、フェーズドアンテナアレイ６２０８を介して送信されることができ、フェーズドアンテナアレイ６２０８は垂直偏波アンテナを含むことができる。第２データストリームは、トリプレクサ６２２８及び６２２４並びに同軸ケーブル６２４０を介してＢＢＳ６２２６とＲＦＥＭ６２０４との間で通信されてもよい。第２データストリームは、フェーズドアンテナアレイ６２２２を介して送信されることができ、フェーズドアンテナアレイ６２２２は水平偏波アンテナを含むことができる。いくつかの態様において、フェーズドアンテナアレイ６２０８は水平偏波アンテナを含むことができ、フェーズドアンテナアレイ６２２２は垂直偏波アンテナを含むことができる。
図６１及び図６２において認識されるように、ＭＩＭＯ動作のために構成されるいくつかの分散フェーズドアレイ通信システムにおいて、ＢＢＳとＲＦＥＭとの間で通信される夫々のＭＩＭＯストリームのために別個の同軸ケーブルが使用される。更に、図６２において認識されるように、ＭＩＭＯシステムの動作を改善するために、位相雑音同期が必要になってもよい（図６２において認識されるように、ＬＯ生成器６２１０及び６２１６はＬＯ同期信号を介して同期されることができる）。しかし、複数の同軸ケーブルを使用することは、限られた空間及び実装の更なるコストのため、モバイルデバイスにおいて困難になり得る。
いくつかの態様において、分散フェーズドアレイ通信システムは、ＭＩＭＯ動作のために構成されることができ、２つの独立したＭＩＭＯデータストリームは、ＢＢＳ及びＲＦＥＭを結合する単一同軸ケーブルで通信され得る。より具体的には、２つの別個のデータストリームは、これらが重複しない周波数にあるよう構成され得る。例えば、ＢＢＳ内のＬＯ生成器は、１つ以上のＬＯ信号を生成することができ、１つ以上のＬＯ信号は２つの別個のデータストリームを異なるＲＦ周波数にアップコンバートするために使用され得る。ＬＯ生成器はまた、更なるＬＯ信号を生成することができ、更なるＬＯ信号は、ＲＦＥＭにおいて所望の周波数への２つの別個のデータストリームの変換のために使用され得る。２つの別個のデータストリームは、単一同軸ケーブルを介して更なるＬＯ信号と一緒に（例えば、重複しない周波数を有するＲＦ信号として）通信されることができ、更なるＬＯ信号は、ＭＩＭＯストリームのうちの１つ以上を所望の送信又は受信周波数にアップコンバート又はダウンコンバートするために使用され得る。単一同軸ケーブルを介してＭＩＭＯストリームと一緒に通信されるＬＯ信号及び２つのＭＩＭＯストリームを処理するために使用されるＬＯ信号を生成するために単一のＬＯ生成器を使用することによって、位相雑音の同期及びＭＩＭＯストリーム間の位相雑音相関性が実現される。位相雑音相関性は、信号が元のＬＯ周波数又はＬＯ周波数の倍数値若しくは分数値にある場合とすることができる。
図６３は、幾つかの態様によるＭＩＭＯ機能を備えた例示的な分散フェーズドアレイシステムと、単一のＲＦＥＭに結合された単一の同軸ケーブルとを示す。図６３を参照すると、分散フェーズドアレイシステム６３００は、ＲＦＥＭ６３０２とＢＢＳ６３０４とを含み得る。ＲＦＥＭ６３０２およびＢＢＳ６３２２は、図５９～６０のＲＦＥＭ５９０２およびＢＢＳ５９０４と同様であり得る。
いくつかの態様において、分散フェーズドアレイシステム６３００は、ＭＩＭＯ動作のための２つの別個のストリームを処理する２つの別個のトランシーバを含み得る。より具体的には、第１のトランシーバを使用して、（第１のタイプのアンテナ偏波を使用して）第１のフェーズドアンテナアレイ６３０６を介して送信または受信のための第１のデータストリームを処理することができ、第２のトランシーバを使用して、（第２のタイプのアンテナ偏波を使用して）第２のフェーズドアンテナアレイ６３１０を介して送信または受信のための第２のデータストリームを処理することができる。
第１のトランシーバは、ＢＢＳ６３２２内の第１の部分６３２６と、ＲＦＥＭ６３０２内の第２の部分６３０４とを含み得る。同様に、第２のトランシーバは、ＢＢＳ６３２２内の第１の部分６３２８と、ＲＦＥＭ６３０２内の第２の部分６３０８とを含み得る。ＢＢＳ６３２２内の第１のトランシーバ部分６３２６および６３２８は、データ信号をディジタル化し、ディジタル信号をフィルタリングし、フィルタリングされた信号をアップ変換して、フェーズドアンテナアレイ６３０６および６３１０によるさらなる処理および後の送信のために、ＲＦＥＭ６３０２に通信する回路を含み得る。また、ＢＢＳ６３２２内の第１のトランシーバ部分６３２６および６３２８は、フェーズドアンテナアレイ６３０６および６３１０を介して受信され、ＲＦＥＭ６３０２によって処理される中間周波数または無線周波数の信号を処理し、そのような信号を処理のためにベースバンド信号およびデジタル信号に変換する回路を含み得る。いくつかの態様において、第１のトランシーバ部品６３２６および６３２８は、図６０の受信器ブロック６００４および送信器ブロック６００６内の１つ以上の回路を含み得る。
ＢＢＳ６３２２は、さらに、ＬＯ信号６３３２、６３３４および６３２０を生成するように構成され得るＬＯ発生器６３３０を含むことができる。ＬＯ信号６３３２および６３３４は、それぞれ、ＲＦＥＭ６３０２への通信のためにベースバンド信号（ＩＦまたはＲＦ信号）をアップ変換（ｕｐ－ｃｏｎｖｅｒｔｉｎｇ）するために、またはＲＦＥＭ６３０２から受信したＩＦまたはＲＦ信号をベースバンド信号にダウン変換（ｄｏｗｎ ｃｏｎｖｅｒｔｉｎｇ）するために、第１のトランシーバ部分６３２６および６３２８によって使用され得る。
ＲＦＥＭ６３０２内の第２のトランシーバ部分６３０４および６３０８は、フェーズドアンテナアレイ６３０６および６３１０を介して送信する前に、ＢＢＳ６３２２から受信されたＩＦまたはＲＦ信号を増幅し、増幅された信号をアップ変換し、信号を複製し、信号の位相および／または振幅調整を行う回路を含み得る。
ＲＦＥＭ６３０２内の第２のトランシーバ部分６３０４および６３０８は、（１）フェーズドアンテナアレイ６３０６および６３１０を介して受信された無線周波数信号を処理し、（２）信号を位相および／または振幅調整し、および／または（３）信号をＩＦ信号にダウン変換し、処理のためにＩＦ信号（または通信システム６３００によってＩＦ処理が実行されない場合にはＲＦ信号）をＢＢＳ６３２２に通信する回路を含み得る。いくつかの態様において、第２のトランシーバ部分６３０４および６３０８は、図５９の受信器ブロック５９１０および送信器ブロック５９１２内の１つ以上の回路を含み得る。
ＲＦＥＭ６３０２は、さらに、ＬＯ発生器６３１２を含み得る。ＬＯ発生器６３１２は、信号をアップ変換またはダウン変換するために第２のトランシーバ部分６３０４および６３０８によって使用されるＬＯ信号を生成するように構成され得る。いくつかの態様において、ＬＯ発生器６３１２は、周波数分割器および乗算器のような周波数操作回路を含むことができ、ＬＯ発生器６３３０によって生成され、トリプレクサ６３２４、６３１４および単一同軸ケーブル６３３６を介してＢＢＳ６３２２から受信される別のＬＯ信号を使用してＬＯ信号を生成するように構成され得る。
幾つかの態様では、分散フェーズドアレイ通信システム６３００は、２つのデータストリームがトリプレクサ６３２４、６３１４および同軸ケーブル６３３６を介して同時に通信されるＭＩＭＯ動作をするように構成し得る。より具体的には、２つの独立したデータストリームを、ＢＢＳ６３２２においてベースバンド周波数で生成し得る。ＬＯ発生器６３３０は、通信システム６３００内に単一の周波数源を含むことができ、第１のトランシーバ部分６３２６および６３２８によってそれぞれ実行される２つの別個のアップ変換方式のためのＬＯ周波数を発生するように構成される。２つの方式のそれぞれについて、１つのＬＯ周波数が、ＢＢＳ６３２２内の所望のＩＦ周波数へのベースバンドストリームのアップ変換のために使用される。
例えば、ＬＯ発生器６３３０は、第１のＭＩＭＯストリーム６３１６を所望の周波数ｆ１（例えば、送信周波数）にアップ変換する第１のトランシーバ部６３２６によって使用され得る第１のＬＯ信号６３３２を生成することができる。ＬＯ発生器６３３０は、第２のＭＩＭＯストリーム６３１８を第２の周波数ｆ２にアップ変換する第１のトランシーバパート６３２８によって使用され得る第２のＬＯ信号６３３４を発生することができる。ＬＯ発生器６３３０は、さらに、第３のＬＯ信号６３２０を生成し、これは、ＭＩＭＯデータストリームの一方または両方を所望のＲＦ周波数に変換するために（直接または簡単な操作のいずれかにより）使用することができる。図６３に示される例では、第１のＭＩＭＯストリーム６３１６は、すでに変換されておらず、ＢＢＳ６３２２内の所望の周波数ｆ１である。この点に関し、第３のＬＯ信号６３２０は、単一の同軸ケーブル６３３６を介してＲＦＥＭ６３０２に通信することができ、第２のトランシーバ部６３０８によって使用されて、フェーズドアンテナアレイ６３１０による送信の前に、第２のＭＩＭＯストリーム６３１８を所望の周波数ｆ１にアップ変換する。
いくつかの態様において、２つのＭＩＭＯストリーム６３１６および６３１８は、ＩＦまたはＲＦ周波数で生成され、そして第３のＬＯ信号６３２０と共に、単一の同軸ケーブル６３３６を介してＲＦＥＭ６３０２に通信され得る。この点に関し、ＲＦ－ｏｖｅｒ－ｃａｂｌｅ（ＲＦｏＣ）通信技術を用いて、通信システム６３００内のＢＢＳとＲＦＥＭとの間の単一同軸ケーブルを介して、ＬＯ信号と共に２つのＭＩＭＯストリームを通信することができる。ＭＩＭＯストリーム６３１６および６３１８を生成するための２つのアップ変換方式は、２つのＭＩＭＯストリーム６３１６、６３１８に関連する４つの信号周波数、およびＬＯ信号６３３２および６３３４の周波数が重複しないように設計することができる。いくつかの態様において、２つのアップ変換方式のうちの１つ（例えば、ＭＩＭＯストリーム６３１６の生成）は、対応するＭＩＭＯストリーム（例えば、６３１６）を生成するためにＬＯ信号が必要とされないような直接変換方式であり得る。
図６３から分かるように、第１のＭＩＭＯデータストリーム６３１６は、第１のタイプの偏光を使用するフェーズドアンテナアレイ６３０６を介して送信または受信するために、同軸ケーブル６３３６およびトリプレクサ６３２４および６３１４を介して（所望の周波数ｆ１で）通信される。第２のＭＩＭＯデータストリーム６３１８は、同軸ケーブル６３３６およびトリプレクサ６３２４および６３１４を介して（周波数ｆ２で）通信され、第２のタイプの偏光を使用する第２のフェーズドアンテナアレイ６３１０を介して送信または受信される。
また、ＬＯ発生器６３１２は、同軸ケーブル６３３６を介して２つのＭＩＭＯストリームと共に第３のＬＯ信号６３２０を受信し、ＬＯ信号６３２０を第２のトランシーバ部６３０８に通信する（またはＬＯ信号６３２０の周波数操作によって別のＬＯ信号を生成する）。第２のＭＩＭＯストリーム６３１８は、（所望の周波数ｆ１ではない）周波数ｆ２であるため、第２のトランシーバ部６３０８は、ＬＯ発生器６３１２から受信したＬＯ信号を使用して、第２のＭＩＭＯストリーム６３１８をアップ変換またはダウン変換して、フェーズドアンテナアレイ６３１０による送信する前に、所望の周波数ｆ１になるようにし得る。
この点に関し、分散フェーズドアレイシステム６３００は、同軸ケーブル６１３０および６１３２を使用して、ＢＢＳ６３２２とＲＦＥＭ６３０２との間で、２つの独立したデータストリームおよび（例えば、垂直および水平アンテナ偏波を使用する送信または受信用）少なくとも１つのＬＯ信号を通信する。
いくつかの態様において、第１のＭＩＭＯストリーム６３１６および第２のＭＩＭＯストリーム６３１８は、重複せず、所望の周波数ではない周波数で生成され得る。この場合、ＬＯ発生器６３３０は、２つの別個のＬＯ信号を生成することができ、これらは、単一の同軸ケーブル６３３６を介してＲＦＥＭ６３０２に、ＭＩＭＯストリーム６３１６および６３１８と共に通信することができる。２つの別個のＬＯ信号は、ＲＦＥＭ６３０２内で、２つのＭＩＭＯストリーム６３１６および６３１８を所望の送信周波数に変換するために使用することができる。
いくつかの態様において、第１のＭＩＭＯストリーム６３１６および第２のＭＩＭＯストリーム６３１８は、重複せず、所望の周波数ではない周波数で生成され得る。この場合、ＬＯ発生器６３３０は、１つの別個のＬＯ信号を生成することができ、これらは、単一の同軸ケーブル６３３６を介してＲＦＥＭ６３０２に、ＭＩＭＯストリーム６３１６および６３１８と共に通信することができる。１つの別個のＬＯ信号は、ＲＦＥＭ６３０２内で、２つのＭＩＭＯストリームの１つを所望の送信周波数に変換するために使用することができる。ＬＯ発生器６３１２は、１つの別個のＬＯ信号を使用して、（例えば、周波数操作により）別のＬＯ信号を生成し得る。これは、残りのＭＩＭＯストリームを所望の送信周波数に変換するために使用することができる。この場合、２つのＭＩＭＯストリームは、単一の同軸ケーブル６３３６を介してＢＢＳ６３２２とＲＦＥＭ６３０２との間で単一のＬＯ信号で通信される。
一実施形態において、図６３に見られるように、ＭＩＭＯストリームのうちの１つ（例えば、６３１６）は、所望の周波数ｆ１で生成される。第２のＭＩＭＯストリーム６３１８は、ｆ１よりも高くても低くてもよい、異なる（重複しない）周波数ｆ２で生成される。２つのＭＩＭＯストリーム６３１６および６３１８は、第３のＬＯ信号６３２０と共に単一の同軸ケーブル６３３６を介して通信することができる。第３のＬＯ信号６３２０は、ＭＩＭＯストリーム６３１６および６３１８にそれぞれ関連する周波数ｆ１およびｆ２の間の差である周波数であり得る。
種々の周波数信号は、システム６３００内の単一の周波数シンセサイザソース（例えば、ＬＯ発生器６３３０）から生成されるので、かつ単純な周波数操作（例えば、除算または乗算）のみがＲＦＥＭ６３０２内のＬＯ信号を操作するために使用されるので、その結果として得られるＲＦストリーム（例えば、６３１６および６３１８）間の位相関係は、使用されるＲＦＥＭの数またはＲＦＥＭの位置に関係なく維持され得る。別の言い方をすれば、同じ２つのアップ変換方式を使用して、ＩＦまたはＲＦ ＭＩＭＯストリームを生成し、それらを１つまたは複数のＬＯ信号で単一の同軸上で送信することにより、ストリームがリモートＲＦＥＭによって処理するために受信されたとしても、ＭＩＭＯストリーム間の位相関係を維持することができる（複数のＲＦＥＭ処理シナリオが図６５に示されている）。
図６３は、ＢＢＳ６３２２におけるＭＩＭＯストリームの生成と、次いでＲＦＥＭ６３０２による処理および送信のための通信とを示しているが、フェーズドアンテナアレイ６３０６および６３１０によって受信され、次いでＢＢＳ６３２２に処理のために通信されるＭＩＭＯストリームに対しても、開示の技術を使用することができる。
図６４は、幾つかの態様による、図６３の単一同軸ケーブル上で通信される種々の信号のスペクトル内容を示す。図６４を参照して、信号図６４０２は、単一の同軸ケーブル６３３６を介して通信されるスペクトル内容の周波数を示す。より具体的には、信号図６４０２は、第１のＭＩＭＯストリーム６４０２、第２のＭＩＭＯストリーム６４０６、およびＬＯ信号６４０８の周波数を示す。いくつかの態様において、第１のＭＩＭＯストリーム６４０４は、所望の周波数ｆ１であってもよく、第２のＭＩＭＯストリーム６４０６は、周波数ｆ１の分数倍（ｆｒａｃｔｉｏｎ）である周波数ｆ２（例えば、ｆ２は、Ｍ／Ｋ×周波数ｆ１であり、ここで、ＭおよびＫは、１よりも大きい整数である）であり得る。ＬＯ信号６４０８の周波数は、第２のＭＩＭＯストリーム６４０６の周波数よりも低くすることができ、第２のＭＩＭＯストリーム６４０６に関連する同じ分数倍（ｆｒａｃｔｉｏｎ）に基づいて決定することができる。例えば、ＬＯ信号６４０８の周波数は、ｆＬＯとして指定することができ、式ｆＬＯ＝ｆ１×（１－Ｍ／Ｋ）に基づき決定し得る。この点に関して、周波数ｆ２を有する第２のＭＩＭＯストリーム６４０６は、それを周波数ｆＬＯでＬＯ信号と混合することによって、所望の周波数ｆ１に変換することができる。
図６４を参照して、信号図６４１０は、第１のＭＩＭＯストリーム６４１２、第２のＭＩＭＯストリーム６４１６、およびＬＯ信号６４１４の周波数を示す。いくつかの態様において、第１のＭＩＭＯストリーム６４１２は、所望の周波数ｆ１であってもよく、ＬＯ信号６４１４は、周波数ｆ１の分数倍（ｆｒａｃｔｉｏｎ）である周波数ｆ２（例えば、ｆ２は、Ｍ／Ｋ×周波数ｆ１であり、ここで、ＭおよびＫは、１よりも大きい整数である）であり得る。第２のＭＩＭＯ信号６４１６の周波数は、ＬＯ信号６４１４の周波数よりも低くすることができ、ＬＯ信号６４１４に関連する同じ分数倍（ｆｒａｃｔｉｏｎ）に基づいて決定することができる。例えば、ＬＯ信号の周波数はｆＬＯ＝ｆ１×Ｍ／Ｋであってもよい。第２のＭＩＭＯストリーム６４１６の周波数は、ｆ２として指定することができ、式ｆ２＝ｆ１×（１－Ｍ／Ｋ）に基づいて決定することができる。
図６４を参照して、信号図６４１８は、単一の同軸ケーブル６３３６を介して通信されるスペクトル内容の周波数を示す。より具体的には、信号図６４１８は、第１のＭＩＭＯストリーム６４２０、第２のＭＩＭＯストリーム６４２２、およびＬＯ信号６４２４の周波数を示す。いくつかの態様において、第１のＭＩＭＯストリーム６４２０は、２８ＧＨｚの所望の周波数であってもよく、第２のＭＩＭＯストリーム６４２２は、２８ＧＨｚの分数倍である周波数１８．６６ＧＨｚ（例えば、２８ＧＨｚの２／３）であり得る。ＬＯ信号６４２４の周波数は、第２のＭＩＭＯストリーム６４２２の周波数よりも低くすることができ、第２のＭＩＭＯストリーム６４０６に関連する同じ分数倍（ｆｒａｃｔｉｏｎ）に基づいて決定することができる（例えば、ｆＬＯは２８ＧＨｚの１／３である９．３３ＧＨｚであり得る）。
図６５は、幾つかの態様による、単一のＢＢＳと、ＭＩＭＯサポートを有する複数のＲＦＥＭと、ＢＢＳと各ＲＦＥＭとの間の単一の同軸ケーブルとを有する例示的な分散フェーズドアレイシステムを示す。図６５を参照すると、分散フェーズドアレイシステム６５００は、ＲＦＥＭ６５０２、６５０４と、ＢＢＳ６５０６とを含み得る。ＲＦＥＭ６５０２、６５０４およびＢＢＳ６５０６は、図６３のＲＦＥＭ６３０２およびＢＢＳ６３２２と同様であり得る。いくつかの態様において、分散フェーズドアレイシステム６５００は、ＭＩＭＯ動作のための４つの別個のストリームを処理する４つの別個のトランシーバを含み得る。より具体的には、第１のトランシーバを使用して、（第１のタイプのアンテナ偏波を使用して）第１のフェーズドアンテナアレイ６５４８を介して送信または受信のための第１のデータストリームを処理することができ、第２のトランシーバを使用して、（第２のタイプのアンテナ偏波を使用して）第２のフェーズドアンテナアレイ６５５０を介して送信または受信のための第２のデータストリームを処理することができる。第３のトランシーバを使用して、（第１のタイプのアンテナ偏波を使用して）第３のフェーズドアンテナアレイ６５６０を介して送信または受信のための第３のデータストリームを処理することができ、第４のトランシーバを使用して、（第２のタイプのアンテナ偏波を使用して）第４のフェーズドアンテナアレイ６５６２を介して送信または受信のための第４のデータストリームを処理することができる。
第１のトランシーバは、ＢＢＳ６３２２内の第１の部分６５０８と、ＲＦＥＭ６５０２内の第２の部分６５４０とを含み得る。 第２のトランシーバは、ＢＢＳ６５０６内の第１の部分６５１０と、ＲＦＥＭ６５０２内の第２の部分６５４２とを含み得る。 第３のトランシーバは、ＢＢＳ６５０６内の第１の部分６５１６と、ＲＦＥＭ６５０４内の第２の部分６５５２とを含み得る。第４のトランシーバは、ＢＢＳ６５０６内の第１の部分６５１８と、ＲＦＥＭ６５０４内の第２の部分６５５４とを含み得る。
ＢＢＳ６５０６内の第１のトランシーバ部分６５０８、６５１０、６５１６および６５１８は、データ信号をディジタル化し、ディジタル信号をフィルタリングし、フィルタリングされた信号をアップ変換して、フェーズドアンテナアレイ６５４８、６５５０、６５６０および６５６２によるさらなる処理および後の送信のために、ＲＦＥＭ６５０２および６５０４に通信する回路を含み得る。ＢＢＳ６５０６内の第１のトランシーバ部分６５０８、６５１０、６５１６および６５１８は、フェーズドアンテナアレイ６５４８、６５５０、６５６０および６５６２を介して受信され、ＲＦＥＭ６５０２、６５０４によって処理される中間周波数（ＩＦ）またはＲＦの信号を処理し、そのような信号を処理のためにベースバンド信号およびデジタル信号に変換する回路を含み得る。
ＢＢＳ６５０６は、さらに、ＬＯ信号６５２２、６５２４および６５２６を生成するように構成され得るＬＯ発生器６５１４を含むことができる。ＬＯ信号６５２２および６５２４は、第１のトランシーバ部分６５０８、６５１０、６５１６および６５１８によって、ベースバンド信号を（ＩＦまたはＲＦ信号に）アップ変換して、ＲＦＥＭ６５０２および６５０４に通信するＭＩＭＯストリーム６５２８、６５３０、６５３２および６５３４を生成し、またはＲＦＥＭ６５０２および６５０４から受信したＩＦまたはＲＦ信号をベースバンド信号にダウン変換するために使用することができる。
（ＲＦＥＭ６５０２内の）第２のトランシーバ部分６５４０および６５４２および（ＲＦＥＭ６５０４内の）６５５２および６５５４は、フェーズドアンテナアレイ６５４８、６５５０、６５６０および６５６２を介して送信する前に、ＢＢＳ６５０６から受信されたＩＦまたはＲＦ信号を増幅し、増幅された信号をアップ変換し、信号を複製し、信号の位相および／または振幅調整を行う回路を含み得る。（ＲＦＥＭ６５０２内の）第２のトランシーバ部分６５４０および６５４２と、（ＲＦＥＭ６５０４内の）第２のトランシーバ部分６５５２および６５５４は、（１）フェーズドアンテナアレイ６５４８、６５５０、６５６０および６５６２を介して受信された無線周波数信号を処理し、その信号を位相および／または振幅調整し、信号をＩＦ信号にダウン変換し、処理のためにＩＦ信号（または分散フェーズドアレイシステム６５００によってＩＦ処理が実行されない場合にはＲＦ信号）をＢＢＳ６５０６に通信する回路を含み得る。いくつかの態様において、（ＲＦＥＭ６５０２内の）第２のトランシーバ部分６５４０および６５４２と、（ＲＦＥＭ６５０４内の）６５５２および６５５４とは、図５９の受信器ブロック５９１０および送信器ブロック５９１２内の１つ以上の回路を含み得る。
ＲＦＥＭ６５０２は、ＬＯ発生器６５４４を含んでいてもよく、これは、信号をアップ変換またはダウン変換するために第２のトランシーバ部分６５４０および６５４２によって使用されるＬＯ信号を生成するように構成され得る。いくつかの態様において、ＬＯ発生器６５４４は、周波数分割器、加算器および乗算器のような周波数操作回路を含むことができ、ＬＯ発生器６５１４によって生成され、トリプレクサ６５１２、６５４６および単一同軸ケーブル６５３６を介してＢＢＳ６５０６から受信される別のＬＯ信号を使用してＬＯ信号を生成するように構成され得る。
ＲＦＥＭ６５０４は、ＬＯ発生器６５５６を含んでいてもよく、これは、信号をアップ変換またはダウン変換するために第２のトランシーバ部分６５５２および６５５４によって使用されるＬＯ信号を生成するように構成され得る。いくつかの態様において、ＬＯ発生器６５５６は、周波数分割器、加算器および乗算器のような周波数操作回路を含むことができ、ＬＯ発生器６５１４によって生成され、トリプレクサ６５２０、６５５８および単一同軸ケーブル６５３８を介してＢＢＳ６５０６から受信される別のＬＯ信号を使用してＬＯ信号を生成するように構成され得る。
幾つかの態様では、分散フェーズドアレイ通信システム６５００は、４つのデータストリームがトリプレクサ６５１２、６５２０、６５４６、６５５８および同軸ケーブル６５３６および６５３８を介して同時に通信されるＭＩＭＯ動作をするように構成し得る。より具体的には、４つの独立したデータストリームを、ＢＢＳ６５０６においてベースバンド周波数で生成し得る。ＬＯ発生器６５１４は、分散フェーズドアレイシステム６５００内に単一の周波数源を含むことができ、第１のトランシーバ部分６５０８、６５１０、６５１６、および６５１８によって実行される２つの異なるアップ変換方式のためのＬＯ周波数（例えば、６５２２および６５２４）を生成するように構成される。２つの方式のそれぞれについて、１つのＬＯ周波数が、ＢＢＳ６５０６内の所望のＩＦ（またはＲＦ）周波数へのベースバンドストリームのアップ変換のために使用される。
図６５に見られるように、ＬＯ信号６５２２および６５２４は、（ＲＦＥＭ６５０２による処理のための）ＭＩＭＯストリーム６５２８および６５３０、ならびに（ＲＦＥＭ６５０４による処理のための）ＭＩＭＯストリーム６５３２および６５３４を生成するために使用することができる。ＭＩＭＯストリーム６５２８および６５３２は、所望の周波数ｆ１（例えば、所望の送信周波数求）で生成することができる。ＭＩＭＯストリーム６５３０および６５３４は、ｆ１よりも高くても低くてもよい異なる周波数ｆ２で生成することができる。
ＬＯ信号６５２２、６５２４、および６５２６の信号周波数、ならびに４つの生成されたＭＩＭＯストリームの周波数ｆ１およびｆ２は、すべて、重複しない周波数であり得る。この点に関し、ＬＯ信号とＭＩＭＯストリームの任意の結合は、相互信号干渉なしに、単一の通信媒体（例えば、単一の同軸ケーブル）を介して通信することができる。第３のＬＯ信号６５２６は、ＲＦＥＭ６５０２による処理のために、同軸ケーブル６５３６に沿ってＭＩＭＯストリーム６５２８および６５３０と共に通信することができる。より具体的には、第１のＭＩＭＯストリーム６５２８は、既に所望の周波数ｆ１であり、従って、フェーズドアンテナアレイ６５４８による送信に先立って、更なるアップ変換を必要としない場合がある。ＬＯ発生器６５４４は、第３のＬＯ信号６５２６を受信することができ、第２のＭＩＭＯストリーム６５３０の所望の周波数ｆ１へのアップコンバージョンまたはダウンコンバージョンのために、その信号を第２のトランシーバ部分６５４２に転送することができる。いくつかの態様において、ＬＯ信号６５２６は、ＢＢＳ６５０６から受信されるように使用することができ、またはＬＯ発生器６５４４は、新しいＬＯ信号を生成するために周波数操作を実行することができ、これは、フェーズドアンテナアレイ６５５０による送信に先立って、第２のＭＩＭＯストリーム６５３０を所望の周波数ｆ１に変換するために使用することができる。
同様に、第３のＬＯ信号６５２６は、ＲＦＥＭ６５０４による処理のために、同軸ケーブル６５３８に沿ってＭＩＭＯストリーム６５３２および６５３４と共に通信することができる。より具体的には、第３のＭＩＭＯストリーム６５３２は、既に所望の周波数ｆ１であり、従って、フェーズドアンテナアレイ６５６０による送信に先立って、更なるアップ変換を必要としない場合がある。ＬＯ発生器６５５６は、第３のＬＯ信号６５２６を受信することができ、第４のＭＩＭＯストリーム６５３４の所望の周波数ｆ１へのアップコンバージョンまたはダウンコンバージョンのために、その信号を第２のトランシーバ部分６５５４に転送することができる。いくつかの態様において、ＬＯ信号６５２６は、ＢＢＳ６５０６から受信されるように使用することができ、またはＬＯ発生器６５５６は、新しいＬＯ信号を生成するために周波数操作を実行することができ、これは、フェーズドアンテナアレイ６５６２による送信に先立って、第４のＭＩＭＯストリーム６５３４を所望の周波数ｆ１に変換するために使用することができる。
図６３および図６５は、複数のデータストリームの送信および受信のためにＢＢＳをＲＦＥＭに接続するための単一の同軸ケーブルの使用を開示しているが、本開示はこの点に関して限定されず、他のタイプの接続も使用可能である。例えば、単一の同軸ケーブルの代わりに、別のタイプのミリ波接続またはケーブルを使用することができる。使用可能な他のタイプの接続は、半剛性ケーブル、可撓性基板のフレキシブルケーブル、ＰＣＢ上のプリントＲＦ伝送ライン、剛性フレックスボード等を含む。
分散フェーズドアレイシステム（例えば、ＷｉＧｉｇおよび５Ｇセルラシステム）は、現在、ノートブック、タブレット、スマートフォン、ドッキングステーションおよび他のアプリケーションで使用されている。ＷｉＧｉｇおよび５Ｇ通信に使用される現在の分散フェーズドアレイシステムは、スーパーヘテロダイン（デュアル変換）またはスライディングＩＦシステムのいずれかである。これらのシステムにおいて、ＭＡＣ－ＰＨＹベースバンドサブシステムは、中間周波数（ＩＦ）信号を受信または送信し、それは、ＩＦ増幅段、ＲＦ－ＩＦミキサ、高選択性帯域通過フィルタ、および回路間のＩＦ信号の通信に必要なその他の回路の使用、ならびにＩＦ信号のアップ変換およびダウン変換を必要とする。ＩＦ信号処理用の追加の回路は、フロントエンドモジュールがより大きくなり、分散フェーズドアレイシステムに対するコストがより高くなり、システム性能がより低くなる。
図６６は、幾つかの態様による分散フェーズドアレイシステム６６００の例示的なＲＦフロントエンドモジュール（ＲＦＥＭ）を示す。分散フェーズドアレイシステム６６００は、図３Ａに示されるｍｍＷａｖｅ通信回路３００のデジタルベースバンド回路３１０、送信回路３１５、および受信回路３２０に組み込まれてもよいが、分散フェーズドアレイシステム６６００は、これらに限定されない。
図６６を参照すると、ＲＦＥＭ６６０２は、単一の同軸ケーブル６６０６を介してベースバンドサブシステム（ＢＢＳ）６６０４に結合される。ＲＦＥＭ６６０２は、フェーズドアンテナアレイ６６０８、ＲＦ受信器６６１０、ＲＦ送信器６６１２、ローカル発振器（ＬＯ）発生器６６４４、トリプレクサ６６４８、および送信（ＴＸ）／受信（ＲＸ）スイッチ６６４０を含むことができる。ＲＦ受信器６６１０は、複数の電力増幅器６６１６、複数の移相器６６１８、および加算器６６２０、ＲＦ増幅器６６２２、ＬＯ増幅器６６２６、および乗算器６６２４を含むことができる。また、ＲＦ受信器６６１０は、ＩＦ増幅器６６４２を含むことができる。いくつかの態様において、ＩＦ増幅器６６４２は、受信器６６１０の一部であってもよく、または受信器６６１０の外部に実装されてもよい。
ＲＦ送信器６６１２は、乗算器６６３８、ＬＯ増幅器６６４０、ＲＦ増幅器６６３６、加算器６６３４、複数の移相器６６３２、および複数の増幅器６６３０を含むことができる。また、ＲＦ送信器６６１２は、ＩＦ増幅器６６４６を含むことができる。いくつかの態様において、ＩＦ増幅器６６４６は、送信器６６１２の一部であってもよく、または送信器６６１２の外部に実装されてもよい。
受信動作の一例では、スイッチ６６４０は、受信器チェーン処理を起動することができる。アンテナアレイ６６０８は、複数の信号６６１４を受信するために使用することができる。受信信号６６１４は、増幅器６６１６によって増幅され得、それらの位相は、対応する移相器６６１８によって調整され得る。各移相器６６１８は、制御回路から（例えば、ＢＢＳ６６０４内のモデムから）別個の位相調整信号（図６６には図示せず）を受信することができ、ここで、個々の位相調整信号は、フェーズドアンテナアレイ６６０８を介して受信された信号を処理するときに、所望の信号指向性に基づくことができる。移相器６６１８の出力における位相調整信号は、加算器６６２０によって加算され、次いで、ＲＦ増幅器６６２２によって増幅され得る。ＬＯ発生器６６４４は、同軸ケーブル６６０６を介してＢＢＳ６６０４から受信されたクロック周波数信号６６４３を使用して、ＬＯ信号を生成することができる。ＬＯ信号は、増幅器６６２６によって増幅され、次いで、ＩＦ入力信号６６４５を生成するために、乗算器６６２４を使用して増幅器６６２２の出力に乗算され得る。ＩＦ入力信号６６４５は、増幅器６６４２によって増幅され、次いで、トリプレクサ６６４８および同軸ケーブル６６０６を介してＢＢＳ６６０４に通信され得る。いくつかの態様において、ＩＦ入力信号６６４５は、１０．５６ＧＨｚ信号であり得る。
送信動作の一例では、スイッチ６６４０は、送信器チェーン処理を起動することができる。ＲＦＥＭ６６０２は、同軸ケーブル６６０６およびトリプレクサ６６４８を介して、ＢＢＳ６６０４からＩＦ信号６６４７を受け取ることができる。ＩＦ信号６６４７は、ＩＦ増幅器６６４６によって増幅され、次いで、乗算器６６３８に通信され得る。乗算器６６３８は、ＬＯ発生器６６４４およびＬＯ増幅器６６４０からアップコンバージョンＬＯ信号を受け取ることができる。増幅されたＬＯ信号は、増幅された受信ＩＦ信号と乗算器６６３８により乗算され、ＲＦ信号となる。次いで、ＲＦ信号は、増幅器６６３６によって増幅され、加算器６６３４に通信される。加算器６６３４は、増幅された信号の複数のコピーを生成し、信号コピーを複数の移相器６６３２に通信する。複数の移相器６６３２は、異なる位相調整信号を用いて、複数の位相調整信号を生成することができ、この信号は、複数の増幅器６６３０によって増幅することができる。複数の増幅器６６３０は、フェーズドアンテナアレイ６６０８によって送信するための複数の信号６６２８を生成する。
図６７は、幾つかの態様による分散フェーズドアレイシステムのベースバンドサブシステム（ＢＢＳ）を示す。図６７を参照すると、ＢＢＳ６６０４は、トリプレクサ６７０２、ＩＦ受信器６７０４、ＩＦ送信器６７０６、モデム６７２４、水晶発振器６７３０、シンセサイザ６７２８、および分割器６７２６を含むことができる。シンセサイザ６７２８は、適切な回路、論理、インターフェースおよび／またはコードを含んでもよく、水晶発振器６７３０からの信号を使用してクロック信号を生成してもよい。生成されたクロック信号は、分割器６７２６によって分割されて、ＲＦＥＭ６６０２に通信するための出力クロック信号になる。いくつかの態様において、生成されたクロック信号は、１．３２ＧＨｚの周波数を有することができる。
ＩＦ受信器７００４は、ＩＦ増幅器６７０８、ミキサ６７１０、フィルタ６７１２、およびアナログ－デジタル変換（ＡＤＣ）ブロック６７１４を含むことができる。ＩＦ送信器６７０６は、デジタル－アナログ変換（ＤＡＣ）ブロック６７２２、フィルタ６７２０、ミキサ６７１８、およびＩＦ増幅器６７１６を含むことができる。
受信動作の一例では、ＩＦ信号（例えば、６６４５）は、ＲＦＥＭ６６０２からトリプレクサ６７０２を介して受信され、ＩＦ増幅器６７０８によって増幅される。増幅されたＩＦ信号は、ミキサ６７１０によってベースバンド信号にダウン変換され、次いでローパスフィルタ６７１２によってフィルタされ、ＡＤＣブロック６７１４によってデジタル信号に変換されてから、モデム６７２４によって処理される。
送信動作の一例では、モデム６７２４によって出力されたデジタル信号は、ＤＡＣブロック６７２２によってアナログ信号に変換することができる。次いで、アナログ信号は、ローパスフィルタ６７２０によってフィルタリングされ、次いで、ミキサ６７１８によってＩＦ信号にアップ変換される。ＩＦ信号は、ＩＦ増幅器６７１６によって増幅され、次いで、トリプレクサ６７０２および単一の同軸ケーブル６６０６を介してＲＦＥＭ６６０２に通信され得る。
図６８は、幾つかの態様によるＲＦＥＭとＢＢＳとの間で通信される信号を示す周波数図である。図６８を参照すると、周波数図６８００は、単一の同軸ケーブル６６０６を介してＲＦＥＭ６６０２とＢＢＳ６６０４との間で通信され得る様々な信号を示す。例えば、ＢＢＳ６６０４は、ＤＣ電力信号６８０２、制御信号６８０４、およびクロック信号６８０６を通信することができる。さらに、データ信号６８１０は、ＢＢＳ６６０４とＲＦＥＭ６６０２との間で通信され得る。例えば、ＩＦデータ信号６６４５は、ＲＦＥＭ６６０２からＢＢＳ６６０４に通信することができ、ＩＦデータ信号６６４７は、ＢＢＳ６６０４からＲＦＥＭ６６０２に通信することができる。クロック信号６８０６は、ＢＢＳ６６０４からＲＦＥＭ６６０２によって受信されたＬＯ生成クロック信号６６４３と同じであり得る。いくつかの態様において、クロック信号６８０６は、１．３２ＧＨｚ信号であり得る。いくつかの態様において、制御信号６８０４は、ＢＢＳ６６０４からＲＦＥＭ６６０２に通信することができ、移相器６６１８および移相器６６３２によって使用される位相調整値を示すことができる。制御信号６８０４は、ＲＦＥＭ６６０２に、パワーアップ、パワーダウン、送信パワーの増加または減少など、その他の制御機能を指示することができる。
図６８に見られるように、ＲＦＥＭ６６０２とＢＢＳ６６０４との間で通信される信号の信号スペクトルは、クロック高調波６８０８と、制御信号６８０４の高調波とのようないくつかの望ましくない信号を含むことがある。さらに、ＲＦＥＭ６６０２およびＢＢＳ６６０４内にＩＦ処理回路を含めることによって、分散フェーズドアレイシステム６６００内に他の欠点が存在する。以下、説明する。

ＲＦＥＭ供給電圧の電圧ジャンプによる信号周波数安定性
ＲＦＥＭ６６０２は、周波数シンセサイザ、周波数乗算器および分割器を含むことができるＬＯ発生器（例えば、６６４４）を含む。これらの回路によって生成される周波数信号は、アップ変換ミキサ６６３８またはダウン変換ミキサ６６２４を駆動するために使用される。しかし、ＬＯ発生器６６４４は、供給電圧安定性に敏感であり得る。ＲＦＥＭ６６０２の供給電圧（例えば、６８０２）は、同軸ケーブル６６０６、ならびに関連するコネクタおよびＲＦチョーク（図６６には図示せず）を通して供給される。従って、供給電圧は、これらのコンポーネントの抵抗と、同軸ケーブル６６０６を通って流れる電流とによって影響を受ける。この点に関し、同軸６６０６を通る電流の瞬間的な変化（例えば、ＲＸからＴＸへの遷移、フェーズドアレイアクティブレーンの数の変化、ＲＦＥＭにおけるデジタル動作／処理など）は、ＬＯ発生回路の瞬間的な変化を生じ、それは瞬間的な周波数変化を生じさせる。

ＲＦＥＭ高消費電力
分散フェーズドアレイシステム６６００は、ＬＯ発生器６６４４（シンセサイザ、周波数乗算器、周波数ドライバなど）、アップダウン変換ミキサ（例えば、６６２４、６６３８）、ＩＦ増幅段（例えば、６６４２、６６４６）、および複合トリプレクサ（例えば、６６４８）を使用する。開示の一態様では、ＲＦ信号のみが、ＲＦＥＭ６６０２とＢＢＳ６６０４との間で通信され得る。この点に関し、ＲＦＥＭ６６０２内のＩＦ関連回路を除去して、ＲＦＥＭ６６０２の電力消費および熱発生を低下させることができる。

ＲＦＥＭコスト
分散フェーズドアレイシステム（例えば、６６００）では、ＲＦＥＭコストが大きくなり得る（例えば、場合によっては、システムコスト全体の５０％まで）。
ＢＢＳのコスト削減は、プロセスマイグレーションによって達成可能であるが（ＢＢＳチップ処理の多くはデジタルであるため）、このようなコスト削減は、ＲＦＥＭにほとんどがアナログ処理なので、ＲＦＥＭでは困難である。
ＲＦ処理のみを実行し、単一同軸ケーブル６６０６を介してＲＦＥＭ６６０２とＢＢＳ６６０４との間でＲＦ信号を通信することにより、ＲＦＥＭ実装コスト低減を達成することができる。

ＲＦＥＭフォームファクタ（ＦＦ）
ＲＦＥＭ６６０２はアンテナアレイ（１０８）を含むので、それは通信装置の境界に位置し、フェーズドアレイアンテナの良好な放射を可能にする。ＲＦ処理のみを使用し、ＲＦＥＭ６６０２からＩＦ変換段階および処理を除去することにより、ＲＦＥＭフォームファクタは低減され、これは、ＲＦＥＭデバイスの配置および実装に有益である。

他の規格（ＷｉＦｉ、ブルートゥース（登録商標）、ＬＴＥなど）との共同運用
同軸ケーブル６６０６を介して通信されるＩＦ周波数信号（例えば、６６４５および６６４７）は、広帯域信号（例えば、ＷｉＧｉｇまたは５Ｇ）を搬送し、同じプラットフォーム／デバイス内の他の通信システムの高調波に対して脆弱である。例えば、ＲＦＥＭからＢＢＳに通信されるＩＦ周波数信号（６６４５）、またはＢＢＳからＲＦＥＭによって受信されるＩＦ信号（６６４７）は、１０．５６ＧＨｚ信号であり得る。しかし、１０．６ＧＨｚのＩＦ信号は、Ｗｉ－Ｆｉ帯域の１つまたは複数の高調波と同じ範囲内にあってもよい。

《同軸上のＣＬＫ信号のＦＣＣ／ＥＴＳＩ制御違反》
分散システムでは、ＣＯＡＸケーブル（ＣＬＫ、ＩＦデータ）上の信号は、ＣＯＡＸ（ケーブルおよびコネクタ）およびＰＣＢ相互接続から漏洩（ｌｅａｋ）する。この漏洩は、ＦＣＣ／ＥＴＳＩ規制違反を引き起こす。漏れ電力を低下させるためには、高品質のＲＦシールド、高絶縁ＣＯＡＸを用い、場合によってはＣＡＯＸ上の信号レベルをさらに低下させる必要がある（これは、システムの性能に影響を与える可能性がある）。
いくつかの態様において、ＲＦＥＭ６６０２は、処理およびダウンコンバージョンのためにＲＦ信号を処理し、同軸ケーブル６６０６を介してＢＢＳ６６０４に通信するように構成することができる。同様に、ＢＢＳ６６０４は、データ信号をＲＦ信号にアップ変換し、同軸ケーブル６６０６を介してＲＦ信号をＲＦＥＭ６６０２に通信することができる。この点に関し、ＲＦＥＭ６６０２内のＩＦ処理を除去することにより、分散フェーズドアレイ通信システム内のＩＦ処理に関連する上述の欠点を除去することができる。
図６９は、幾つかの態様に従ってＲＦ信号を通信する単一の同軸ケーブルを介してＢＢＳに結合されたＲＦＥＭを示す。図６９を参照すると、分散フェーズドアレイ通信システム６９００は、単一の同軸ケーブル６９０６を介してベースバンドサブシステム６９０４に結合されたＲＦＥＭ６９０２を含むことができる。ＲＦＥＭ６９０２は、フェーズドアンテナアレイ６９０８、ＲＦ受信器６９１０、ＲＦ送信器６９１２、デュプレクサ６９３６、および送信（ＴＸ）／受信（ＲＸ）スイッチ６９３４を含むことができる。ＲＦ受信器６９１０は、複数の電力増幅器６９１６、複数の移相器６９１８、加算器６９２０、およびＲＦ増幅器６９２２を含むことができる。ＲＦ送信器６９１２は、ＲＦ増幅器６９３２、加算器６９３０、複数の移相器６９２８、および複数の増幅器６９２６を含むことができる。
受信動作の一例では、スイッチ６９３４は、受信器チェーン処理を起動することができる。フェーズドアンテナアレイ６９０８は、複数の信号６９１４を受信するために使用することができる。受信信号６９１４は、増幅器６９１６によって増幅され得、それらの位相は、対応する移相器６９１８によって調整され得る。各移相器６９１８は、制御回路から（例えば、ＢＢＳ６９０４内のモデムから）別個の位相調整信号（図６９には図示せず）を受信することができ、ここで、個々の位相調整信号は、フェーズドアンテナアレイ６９０８を介して受信された信号を処理するときに、所望の信号指向性に基づくことができる。移相器６９１８の出力における位相調整信号は、加算器６９２０によって加算され、次いで、ＲＦ増幅器６９２２によって増幅され、ＲＦ入力信号６９２３を生成し得る。ＲＦ入力信号６９２３は、デュプレクサ６９３６および同軸ケーブル６９０６を介してＢＢＳ６９０４に通信することができる。いくつかの態様において、ＲＦ入力信号６９２３は、６０ＧＨｚ信号または５Ｇ通信帯域を含むミリ波帯域（ｍｉｌｌｉｍｅｔｅｒ ｗａｖｅ ｂａｎｄ）内の別の信号であり得る。
送信動作の一例では、スイッチ６９３４は、送信器チェーン処理を起動することができる。ＲＦＥＭ６９０２は、同軸ケーブル６９０６およびデュプレクサ６９３６を介して、ＢＢＳ６９０４からＲＦ出力信号６９３１を受信することができる。ＲＦ信号６９３１は、ＲＦ増幅器６９３２によって増幅され、次いで、加算器６９３０に通信され得る。加算器６９３０は、増幅されたＲＦ信号の複数のコピーを生成し、信号コピーを複数の移相器６９２８に通信する。複数の移相器６９２８は、異なる位相調整信号を用いて、複数の位相調整信号を生成することができ、この信号は、複数の増幅器６９２６によって増幅することができる。複数の増幅器６９２６は、フェーズドアンテナアレイ６９０８によって送信するための複数の信号６９２４を生成する。
図７０は、いくつかの態様による、図６９のＢＢＳ６９０４を示すより詳細な図である。図６９を参照すると、ＢＢＳ６９０４は、デュプレクサ７００２、ＲＦ受信器７００４、ＲＦ送信器７００６、モデム７０２４、水晶発振器７０３０、シンセサイザ７０２８、および分割器７０２６を含むことができる。シンセサイザ７０２８は、適切な回路、論理、インターフェースおよび／またはコードを含んでもよく、水晶発振器７０３０からの信号を使用して信号７０３２などのクロック信号を生成してもよい。生成されたクロック信号７０３２は、ＲＦ受信器７００４によって使用され、ミキサー７０１０を使用して受信信号をダウン変換することができる。生成されたクロック信号７０３２はまた、ＲＦ送信器７００６によって使用され、ミキサー７０１８を使用して信号をアップ変換することができる。クロック信号７０３２は、分割器７０２６によって分割され、第２のクロック信号７０３４を生成し得る。生成された第２のクロック信号７０３４は、ＲＦ受信器７００４によって使用され、ミキサー７０１０を使用して受信信号をダウン変換することができる。生成された第２のクロック信号７０３４はまた、ＲＦ送信器７００６によって使用され、ミキサー７０１８を使用して信号をアップ変換することができる。図７０に見られるように、２つの別個のクロック信号７０３４および７０３２は、シンセサイザ７０２８および分割器７０２６によって生成され得る。２つのクロック信号７０３４および７０３２のうち一方または両方を、１つまたは複数の中間ＩＦ段階を使用してＲＦ信号をベースバンドにダウン変換するため、または場合によっては、中間ＩＦ段階変換なしでＲＦからベースバンドに変換するために使用することができる。同様に、クロック信号７０３４および７０３２の一方または両方を、１つまたは複数の中間ＩＦ段階を用いてベースバンド信号をＲＦ信号に変換するか、または場合によっては、中間ＩＦ段階変換なしでベースバンドからＲＦに変換するために使用することができる。
ＲＦ受信器７００４は、ＲＦ増幅器７００８、ミキサ７０１０、フィルタ７０１２、およびアナログ－デジタル変換（ＡＤＣ）ブロック７０１４を含むことができる。ＲＦ送信器７００６は、デジタル－アナログ変換（ＤＡＣ）ブロック７０２２、フィルタ７０２０、ミキサ７０１８、およびＲＦ増幅器７０１６を含むことができる。
受信動作の一例では、ＲＦ信号（例えば、６９２３）は、単一同軸６９０６およびデュプレクサ７００２を介してＲＦＥＭ６９０２から受信され、ＲＦ増幅器７００８によって増幅される。増幅されたＲＦ信号は、ミキサ７０１０によってベースバンド信号にダウン変換され、次いでローパスフィルタ７０１２によってフィルタされ、ＡＤＣブロック７０１４によってデジタル信号に変換されてから、モデム７０２４によって処理される。
送信動作の一例では、モデム７０２４によって出力されたデジタル信号は、ＤＡＣブロック７０２２によってアナログ信号に変換することができる。次いで、アナログ信号は、ローパスフィルタ７０２０によってフィルタリングされ、次いで、ミキサ７０１８によってＲＦ信号にアップ変換される。ＲＦ信号は、ＲＦ増幅器７０１６によって増幅され、次いで、デュプレクサ７００２および単一の同軸ケーブル６９０２を介してＲＦＥＭ６９０６に通信され得る。
いくつかの態様において、同軸ケーブル６９０６は、ＤＣ電力信号（例えば、ＢＢＳ６９０４からＲＦＥＭ６９０２へ）、制御信号およびフェーズドアンテナアレイ６９０８によって受信または送信されるＲＦデータ信号の通信に使用することができる。制御信号は、位相調整信号、パワーアップ信号、パワーダウン信号、およびＢＢＳ６９０４からＲＦＥＭ６９０２へ通信される他の制御信号を含むことができる。いくつかの態様において、制御信号は、ＲＦＥＭ６９０２からＢＢＳ６９０４に通信される要求信号または他のデータ要求信号の位相調整を含むことができる。この点に関し、直接変換方式は、ＲＦＥＭおよびＢＢＳが単一の同軸ケーブルを介して結合される分散フェーズドアレイシステムに関連して使用することができる。
いくつかの態様において、制御信号は、ＲＦＥＭ動作を制御する（例えば、出力電力レベル、ＡＧＣ、ＯＮ／ＯＦＦなどを制御する）ために使用することができる。さらに、ＲＦＥＭとＢＢＳとの間の制御リンクは、双方向であってもよく、ＢＢＳからＲＦＥＭへのコマンドおよびＲＦＥＭからＢＢＳへの遠隔測定転送（ｔｅｌｅｍｅｔｒｙ ｔｒａｎｓｆｅｒ）（例えば、ＰＡ電力検出器読み出しデータ、制御コマンド受信後のＡＣＫ、温度検出器読み出しデータなど）のために使用することができる。
いくつかの態様において、異なるタイプの同軸ケーブル（６９０６）を、同軸上でＲＦを通信する分散フェーズドアレイ通信システムに接続して使用することができる。例えば、高品質同軸ケーブル、半剛性ケーブル、または可撓性半剛性ケーブルをケーブル６９０６として使用することができ、これは、ＲＦ信号の高周波通信を妥当な損失で可能にする。
別の例では、低コストの同軸ケーブルを同軸６９０６として使用することができ、これは、高ＲＦ周波数通信でマッチング（Ｓ１１）および高損失（Ｓ２１）問題を生じ得る。これらの欠点は、適応的なケーブルマッチングの改善、ロバストなＲＸ及びＴＸラインアップ、及びＲＸ及びＴＸ非線形歪みキャンセルのようなシステム設計変更によって改善することができる。

適応的ケーブルマッチング改善
ケーブルを介したＲＦ信号通信は、高損失およびマッチング問題に関連し得る。ＲＦケーブル通信に関連した高周波のため、ケーブルマッチングの変動は大きく、予期できないことがあり、ケーブルと負荷との間の電力損失に影響を及ぼす。一例では、これらの欠点を克服するために、図６９～５に見られるように、適応的インピーダンスマッチング回路（例えば、６９３８および７０３６）をＲＦＥＭ６９０２およびＢＢＳ６９０４で使用することができる。

ロバストＲＸ、ＴＸラインナップ
幾つかの態様では、同軸ケーブルに関連するより高い信号損失は、追加の利得増幅／調整段階（図には示されていない）を追加することによって（例えば、ＲＦＥＭ６９０２内のケーブル６９０６および適応マッチング６９３８の前で）解決することができ、これにより、同軸ケーブルの潜在的な高い信号損失が、通信されたＲＦ信号のＳＮＲを劣化させないことを保証することができる。

ＲＸおよびＴＸの非線形歪キャンセレーション
幾つかの態様では、ＲＸ及びＴＸラインアップにおける付加的な利得段階は、非線形歪みをもたらすことがある。しかしながら、これらの信号歪みは、ＴＸ経路における予歪調整回路（ｐｒｅ－ｄｉｓｔｏｒｔｉｏｎ ａｄｊｕｓｔｍｅｎｔ ｃｉｒｃｕｉｔｒｙ）またはＲＸ経路における後歪調整回路（ｐｏｓｔ－ｄｉｓｔｏｒｔｉｏｎ ａｄｊｕｓｔｍｅｎｔ ｃｉｒｃｕｉｔｒｙ）（図示せず）のようなデジタル機構を介して補償することができる。
図７１は、幾つかの態様に従って、単一のＢＢＳに結合された複数のＲＦＥＭを使用する例示的な大規模アンテナアレイを示す。図７１を参照すると、分散フェーズドアレイ通信システム７１００を、大規模アンテナアレイを実施するために使用することができる。より具体的には、複数のＲＦＥＭ（７１０２、７１３８、．．．、７１４０）を単一のＢＢＳ（７１０４）と共に使用することができ、各ＲＦＥＭは位相アンテナアレイを含む。ＲＦＥＭ７１０２、７１３８、．．．、７１４０は、対応する単一同軸ケーブル７１０６、７１４４、．．．、７１４６を介してＢＢＳ７１０４に結合することができる。
いくつかの態様では、単一のＬＯソース（例えば、ミリメータ波シンセサイザ）をＢＢＳ７１０４内に配置し、ＴＸおよびＲＸ信号のアップコンバージョンおよびダウンコンバージョンにそれぞれ使用することができる。このようにして、ＭＡＡ７１００で使用されるすべてのＲＦＥＭにおいて、共通のＬＯ信号位相（例えば、ＴＸまたはＲＸ信号の同期位相）を確実にすることができる。これと比較して、異なるＲＦＥＭに配置されたＩＦ－ｏｖｅｒ－同軸分散フェーズドアレイシステム、シンセサイザ（ｓｙｎｔｈｅｓｉｚｅｒｓ）および周波数分割器は、ＲＦＥＭの電源が投入されるかまたは動作周波数が変更されるたびに、非同期位相を有し得る。従って、非同期化位相は、新しいビーム成形手順を予備成形することを必要とし得、これは全体的なリンクスループット及び品質を低下させる時間のかかる操作となり得る。
図７１を参照すると、分散フェーズドアレイ通信システム７１００は、単一の同軸ケーブル７１０６を介してベースバンドサブシステム（ＢＢＳ）７１０４に結合されたＲＦＥＭ７１０２を含むことができる。ＲＦＥＭ７１０２は、フェーズドアンテナアレイ７１０８、ＲＦ受信器７１１０、ＲＦ送信器７１１２、デュプレクサ７１３６、および送信（ＴＸ）／受信（ＲＸ）スイッチ７１３４を含むことができる。ＲＦ受信器７１１０は、複数の電力増幅器７１１６、複数の移相器７１１８、加算器７１２０、およびＲＦ増幅器７１２２を含むことができる。ＲＦ送信器７１１２は、ＲＦ増幅器７１３２、加算器７１３０、複数の移相器７１２８、および複数の増幅器７１２６を含むことができる。
受信動作の一例では、スイッチ７１３４は、受信器チェーン処理を起動することができる。アンテナアレイ７１０８は、複数の信号７１１４を受信するために使用することができる。受信信号７１１４は、増幅器７１１６によって増幅され得、それらの位相は、対応する移相器７１１８によって調整され得る。各移相器７１１８は、制御回路から（例えば、ＢＢＳ７１０４内のモデムから）別個の位相調整信号（図７１には図示せず）を受信することができ、ここで、個々の位相調整信号は、フェーズドアンテナアレイ７１０８を介して受信された信号を処理するときに、所望の信号指向性に基づくことができる。移相器７１１８の出力における位相調整信号は、加算器７１２０によって加算され、次いで、ＲＦ増幅器７１２２によって増幅され、ＲＦ入力信号７１２３を生成し得る。ＲＦ入力信号７１２３は、デュプレクサ７１３６および同軸ケーブル７１０６を介してＢＢＳ７１０４に通信することができる。いくつかの態様において、ＲＦ入力信号７１２３は、６０ＧＨｚ信号または５Ｇ通信帯域を含むミリメータ波帯域（ｍｉｌｌｉｍｅｔｅｒ ｗａｖｅ ｂａｎｄ）内の別の信号であり得る。
送信動作の一例では、スイッチ７１３４は、送信器チェーン処理を起動することができる。ＲＦＥＭ７１０２は、同軸ケーブル７１０６およびデュプレクサ７１３６を介して、ＢＢＳ７１０４からＲＦ出力信号７１３１を受信することができる。ＲＦ信号７１３１は、ＲＦ増幅器７１３２によって増幅され、次いで、加算器７１３０に通信され得る。加算器７１３０は、増幅されたＲＦ信号の複数のコピーを生成し、信号コピーを複数の移相器７１２８に通信する。複数の移相器７１２８は、異なる位相調整信号を用いて、複数の位相調整信号を生成することができ、この信号は、複数の増幅器７１２６によって増幅することができる。複数の増幅器７１２６は、フェーズドアンテナアレイ７１０８によって送信するための複数の信号７１２４を生成する。いくつかの態様において、ＲＦＥＭ７１３８～７１４０は、ＲＦＥＭ７１０２と同じであり得る。
図７１はＢＢＳ７１０４の詳細を提供しないが、ＢＢＳ７１０４はＢＢＳ６９０４と同じであり得、図７０に示されるブロックを含むことができる。図７０に見られるように、単一のシンセサイザ（ｓｙｎｔｈｅｓｉｚｅｒ）７０２８は、ＢＢＳ６９０４内で使用される。ＲＦＥＭ間で共有されるＬＯ発生器（例えば、ＲＦシンセサイザ、ＩＦシンセサイザ等を含むことができるシンセサイザ７０２８）を含む単一のＢＢＳ（例えば、７１０４）を使用することによって、単一のＢＢＳ内のＬＯ発生器によって生成されるＬＯ周波数と、複数のＲＦＥＭのフェーズドアンテナアレイによって通信される出力ＲＦ信号との間に位相相関が存在する。この点に関し、ＲＦＥＭ７１０２、７１３８、．．．、７１４０のフェーズドアンテナアレイによって送信される信号の全ては、同じ位相を有する。
図６９、図７０、および図７１は、ＢＢＳをＲＦＥＭに接続するための単一の同軸ケーブルの使用を開示しているが、本開示は、この点に関して限定されず、他のタイプの接続も使用可能である。例えば、単一の同軸ケーブルの代わりに、別のタイプのミリ波接続またはケーブルを使用することができる。使用可能な他のタイプの接続は、半剛性ケーブル、可撓性基板のフレキシブルケーブル、ＰＣＢ上のプリントＲＦ伝送ライン、剛性フレックスボード等を含む。例えば、図７１を参照すると、同軸ケーブル７１０６、７１４４、および７１４６の代わりに剛性フレックスボードを使用することができ、その場合、接続ボードの可撓性部分（例えば、剛性フレックスボードの可撓性部分上のＲＦ）を用いて、メインＢＢＳ７１０４からＲＦＥＭの異なる位置に伝搬するＲＦラインを介して、複数のＲＦＥＭを給電（ｆｅｅｄ）することができる。このようにして、ＲＦＥＭは、ＰＣ／モバイルフォームファクタに基づくシステム内、または基地局シャーシ内の異なる領域で折り畳み（ｆｏｌｄ ｏｖｅｒ ａｎｄ ｂｅｎｄ ｏｖｅｒ）が可能である。
同軸（ｃｏａｘ）ケーブルは、ノートブックのマザーボードからノートブックのヒンジ付き蓋にＲＦ信号を伝送するための伝送ラインとして使用されており、そこから信号は、同軸を介してノートブックの蓋のアンテナまたはフェーズドアンテナアレイに伝送することができる。ケーブルは、通常キーボードの下に位置するマザーボード上の高周波集積回路（ＲＦＩＣ）を含むトランシーバから、ヒンジ内の孔またはチューブを通って蓋に進み、次いで蓋内のアンテナまたはアンテナアレイに進む。しかし、この構成は、信号損失、特に経時的なケーブル劣化の影響を受ける。この信号損失は、動作頻度が増加するにつれて悪化する。アプリケーションによっては、ノートパソコンは複数の周波数範囲、例えばＷｉ－Ｆｉ、ＷｉＧｉｇ、５Ｇを同時に有し、すでに密集した環境であるヒンジを通過する複数のケーブルを必要とする。従って、ヒンジを通る１つ以上のケーブルの前述の問題を緩和する必要が生じ、特に動作周波数が著しく増加するにつれて、ケーブルによって生じる電力損失が生じる。
或る態様では、伝送ラインとして、ＲＦ信号周波数の数に依存して、１つ以上の導波路を使用することは、ＲＦ信号をマザーボードからヒンジを通って蓋に通す効果的な方法である。幾つかの態様では、本質的に任意のＲＦ周波数範囲を扱うことができる光ファイバを使用することができる。さらに、光ファイバは、複数の周波数範囲を一度に送信することができる。さらなる利点は、光ファイバが同軸ケーブルと比較して経時的に劣化することが少ないことである。導波路または光ファイバを伝送ラインとして使用することにより、前述の問題を低減または最小限に抑えることができる。幾つかの態様では、上記の解決法を用いて、タブレットまたは電話のマザーボードからタブレットまたは電話の筐体にＲＦ信号を伝えることもできる。
上記のいずれの場合（ノートブック、タブレット、電話）も、いったんＲＦ信号が密なデバイスのＲＦＩＣから送られると、解決すべき重要な第２の問題は、ノートブックの密な蓋内、またはタブレットまたは電話のシャーシ内でＲＦ信号をどのように通すかである。密な蓋またはシャーシの上または内部にＲＦ信号をどのように通すかという問題は、いくつかの態様において、金属シャーシ内に実装された導波路を使用することによって解決することができる。いくつかの態様では、導波路は、標準的な中空管導波路として、またはＰＣＢ上の基板集積導波路として実装することができる。同時に、同軸ケーブル、導波管、または光ファイバのいずれであっても、上記の伝送線ラインによる信号電力の損失が生じ得る。
増幅を含む無線フロントエンドモジュール（ＲＦＥＭ）は、これらの損失に対処するために、１つ以上のアンテナの前に、導波路または光ファイバの端に結合され得る。次いで、ＲＦ信号は、アンテナ要素に、または蓋内にあり得るフェーズドアンテナアレイに送信され得る。光ファイバーラインを介して信号を分配するいくつかの態様において、光ファイバーラインを介してＲＦＩＣからの伝送を可能にするために、ＲＦ信号は光信号に変換され得る。光信号からＲＦ信号への逆変換は、ＲＦＥＭを通りアンテナまたはアンテナアレイへの伝送を可能にする。
図７２は、幾つかの態様による、ノートブックコンピュータの蓋に到達するためのＲＦ信号のための導波管を示すノートブックコンピュータの分解図である。ＲＦ信号導波路は、図３Ａに示されるｍｍＷａｖｅ通信回路３００のアンテナアレイ回路３３０に組み込まれてもよいが、ＲＦ信号導波路はこれに限定されない。分解図７２００は、ノートブック７２０１を示し、キーボード（図示せず）は記号７２０３で示され、蓋は記号７２０５で示される。蓋７５２０５Ａの分解図は、ノートブック蓋内の導波管伝送ラインの概略図である。ＲＦ信号は、ノートブックのマザーボード上のＲＦＩＣ内のＭｅｄｉｕｍ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ（ＭＡＣ）層／Ｂａｓｅｂａｎｄ（ＭＡＣ ＢＢ）サブシステムから進行する。導波管は、ヒンジ７２０７内の孔または管を通って進むか、またはヒンジ７２０７の一部として作られ、導波管７２０７Ａは、次に、蓋の内部をスプリッタ／コンバイナ（ｃｏｍｂｉｎｅｒ）７２０９まで進み、ＲＦ信号を複数の導波管７２１１、７２１３、７２１５、７２１７に供給し、導波管出口７２１９、７２２１、７２２３、７２２５から蓋外側に位置するそれぞれのアンテナまたはアンテナアレイに供給する。実際には、単一の周波数帯域のみがあってもよいし、（例えば、１つ以上のＬＯ信号を使用することによって）ＲＦＩＣによって生成される複数の周波数帯域があってもよい。例えば、Ｗｉ－Ｆｉ、ＷｉＧｉｇ、または５Ｍ ｍｍＷａｖｅ技術用の周波数帯が、いくつかの態様により生成されてもよい。
図７３は、いくつかの態様による、ノートブックコンピュータのＲＦＩＣから進み、ノートブックのヒンジの孔を通って入り、ノートブックの蓋に向かう１つ以上の同軸ケーブルを示す図である。この図では、ノートブックは蓋カバーを有し、キーボードカバーは取り外されている。ＲＦＩＣは、いくつかの態様において、同軸ケーブル７３０１からマザーボード外側（ｍｏｔｈｅｒｂｏａｒｄ ｏｕｔｂｏａｒｄ）に配置することができる。同軸ケーブル７３０１は、ＲＦＩＣから点７３０１Ａへと進み、そこで、ヒンジ穴（またはチューブ）７３０３を通りノートパソコンの蓋へ向かう。図では、いくつかの態様により、２つの周波数帯域が生成される場合について、２つのケーブル７３０１を示す。幾つかの例では、一つの同軸はＷｉ－Ｆｉ周波数帯ＲＦＩＣからであり得、それは幾つかの実装において、多入力多出力（ＭＩＭＯ）アンテナモードのための最大３つの同軸ケーブルを有し得る。検討中の態様における第２の周波数帯域は、ＷｉＧｉｇ周波数であってもよい。
図７４は、いくつかの態様による、ノートブックコンピュータの無線サブシステムからの、ノートブックの蓋のヒンジの孔を出て、蓋中のアンテナまたはアンテナアレイへの経路を取る（ｅｎ ｒｏｕｔｅ）、１つの同軸ケーブルの図である。イラスト７４００は、ノートブックにヒンジ止めされたノートブックの蓋を示す。同軸ケーブル７４０１は、いくつかの態様によると、ノートパソコンの蓋内のアンテナまたはアンテナアレイにルートされる（ｅｎ ｒｏｕｔｅ）、ヒンジ７４０３Ａの孔７４０３を通って進んでおり、このアンテナアレイは、点７４０１Ａの外側にある。スクリーンの裏面を７４０５で示し、ネジ７４０５Ａは、裏面７４０５がノートブックのシャーシに固定され得る一点に位置する。使用されるアンテナは、動作の周波数帯に関係する。幾つかの態様では、Ｗｉ－ＦｉまたはＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）の場合、アンテナは受動的な個別アンテナであり得る。ＷｉＧｉｇまたは５Ｇ周波数帯域の場合、同軸ケーブルは、以下にさらに詳細に説明するように、他の態様では、１つ以上のアンテナに結合される個々のＲＦＥＭインスタンス（ｉｎｓｔａｎｃｅｓ）に結合されてもよい。
図７５は、いくつかの態様による、ノートブックコンピュータのマザーボードからノートブックの蓋および無線フロントエンドモジュール（ＲＦＥＭ）への信号のための伝送ラインを示す概略図である。７５００で示すのは、キーボード下のノートブックシャーシ７５０２と、概して７５０４で示す蓋を示す概略図である。蓋７５０４は、ヒンジ７５０５、７５０７によってシャーシ７５０２にヒンジ接続（ｈｉｎｇｅ）される。ＲＦＩＣ７５０１は、伝送ライン７５０３に接続される。伝送ライン７５０３は、導波路または光ファイバのいずれであってもよい。
伝送ライン７５０３は、ヒンジ７５０５を通って進み、ヒンジを出ることができる。導波路が伝送ラインである態様では、導波路はヒンジの一部であり得る。導波路はロッシー（ｌｏｓｓｙ）なので、信号が導波路または光ファイバ７５０９に沿って進むにつれて、ある量の信号減衰があるであろう。伝送ライン７５０９が光ファイバである場合、光信号をＲＦ信号に変換する変換器（ａｎ ｏｐｔｉｃａｌ ｓｉｇｎａｌ ｔｏ ＲＦ ｓｉｇｎａｌ ｃｏｎｖｅｒｔｏｒ）が７５１１Ａに配置され、ＲＦＥＭ７５１１はＲＦ信号を利用可能である。いくつかの態様では、ＲＦＥＭ７５１１は、電力増幅器を含んでもよく、信号を増幅し、信号減衰を説明するために使用されてもよい。
いくつかの態様では、ＲＦＩＣ側に、伝送ライン７５０３が光ファイバラインである場合、ＲＦＩＣ７５０１から出ると、ＲＦ信号光信号変換器（ａｎ ＲＦ ｓｉｇｎａｌ ｔｏ ｏｐｔｉｃａｌ ｓｉｇｎａｌ ｃｏｎｖｅｒｔｅｒ）が７５０１Ａに組み込まれてもよい。いくつかの態様において、このＲＦ信号から光信号への変換にレーザを使用してもよい。光信号がＲＦＥＭ７５１１Ａに近づくと、光信号は７３１０でＲＦ信号に再変換されなければならない。いくつかの態様において、ＰＩＮダイオードまたはアバランシェＰＩＮダイオードが、７５１１Ａに配置され、この光信号からＲＦ信号への変換に使用されることができる。
ＲＦ信号から光信号への変換の別の実装は、Ｒａｄｉｏ ｏｖｅｒ Ｆｉｂｅｒと呼ばれることがあるＲＦ Ｏｖｅｒ Ｆｉｂｅｒである。ＲｏＦ（Ｒａｄｉｏ ｏｖｅｒ Ｆｉｂｅｒ）またはＲＦ ｏｖｅｒ Ｆｉｂｅｒ（ＲＦｏＦ）は、光が無線周波数信号によって変調され、光ファイバリンクを介して伝送される技術を指す。ファイバ光リンクを使用する主な技術的利点は、全電気的信号伝送と比較して、伝送損失が低く、ノイズに対する感度および電磁的干渉が低いことである。いくつかの態様において、光信号は、特に、Ｗｉ－Ｆｉ、ＬＴＥ、５Ｇ、およびＷｉＧｉｇを含む基本的に全ての周波数でデータを通すことができる。
いくつかの態様において、光信号からＲＦ信号への変換は、ＰＩＮダイオードまたはアバランシェＰＩＮダイオードによって実現することができ、これは、後述するように、図７５の７５１１Ａまたは図７６の７６１０’および７６１２に配置することができる。図７５の７５０１ＡでＲＦ信号から光信号への変換にレーザを用いた場合、７５１１ＡでＰＩＮダイオードまたはＡｖａｌａｎｃｈｅ ＰＩＮダイオードからの変換された出力ＲＦ信号は、デジタルビットであってもよい。従って、非常に高速な光インターフェースは、ディジタルビットをＲＥＦＭに通すことができる。従って、ＲＦＥＭのトランシーバにディジタル電気ビットを供給することができ、ＲＦＥＭは、ＲＦ信号としてアンテナによる最終的な放射のためのディジタルビットを増幅するように動作する。
あるいは、ＲＦｏＦを７５０１ＡにおいてＲＦ信号から光への変換に用いる場合、ＲＦ信号から光信号への変換は、ＲＦ信号によって変調された光信号を生じる。この場合、図７５の７５１１ＡにおけるＰＩＮダイオードまたはアバランシェＰＩＮダイオード変換（または場合に応じて図７６の７６１０’および７６１２）により、ＲＦ変調光信号から元のＲＦ信号を生成し、そのＲＦ信号を処理のためにＲＦＥＭ７５１１に送ることができる。
図７６は、いくつかの態様による、ノートブックコンピュータのマザーボードからノートブックの蓋および複数のＲＦＥＭ７６１１および７６１３への信号のための伝送ラインを示す概略図である。図７６の概略図は、２つのＲＦＥＭが使用されることを除いて、図７５の概略図と同様である。いくつかの態様によれば、上述したような光信号からＲＦ信号への変換器が、伝送ラインが光ファイバである２箇所、７６１０’および７６１２で使用されてもよい。
ある態様によれば、２つのＲＦＥＭ７６１１および７６１３が同一の周波数帯域で動作しているが、それらのうち一方のみが一度に動作している場合、これは、５ＧおよびＷｉＧｉｇの実装の両方に関連するが、１つの光信号からＲＦ信号への変換器のみが必要であり、これは７６１０’に配置されてもよい。この場合、２つのＲＦＥＭ７６１１、７６１３が同じ周波数で動作しているという事実のために、２つの光信号対ＲＦ信号変換器（７６１０、７６１２）は必要ない。これは、２つのより良いカバレッジを提供するＲＦＥＭがアクティブであるので、より良い空間カバレッジを提供するオプションである。これは、受信装置またはシステムからのフィードバック情報に基づいてアルゴリズム的に制御される２つのＲＦＥＭによって達成され、ある態様に従って、どのＲＦＥＭが所与の時点でより良いカバレッジを提供するかを決定する。
一方、２つのＲＦＥＭ７６１１、７６１３が異なる周波数帯域、例えば５ＧとＷｉＧｉｇで動作する場合、２つのＲＦＥＭは同時に動作する。この場合、いくつかの態様において、それぞれ７６１０’および７６１２に配置された、上述した２つの光信号対ＲＦ信号変換器があってもよい。
図７７Ａおよび７７Ｂは、いくつかの態様によると、基板集積導波路の図である。図７７Ａにおいて、７７００は、幾つかの態様による、ＲＦ信号ソースとしてＳＩＷに接続された共平面伝送ラインを有するＳＩＷを示す斜視図である。ＳＩＷ自体は、ＦＲ４などのＰＣＢまたは他の適当なＰＣＢから作ることができる。ＳＩＷ７７００は、上部７７０１および下部７７０３と、２ラインのビアとを有し、そのうちの１つはビア７７０５から始まり、もう１つはビア７７０７から始まる。いくつかの態様によれば、ビアのラインは、ＲＦ信号を所望の方向にガイドするＰＣＢの側面として有効に機能するのに十分に密である。コプレーナ導波路７７０１Ａは、一態様においてＲＦ信号ソースを含み、信号伝送は、説明の態様において矢印の方向である。
図７７Ｂは、いくつかの態様に従って、ＳＩＷに供給するマイクロストリップを有するＳＩＷとしての図である。ＳＩＷ７７０２は、上部７７０４と、下部（図示せず）と、２つのラインのビアとを有する。ビアのラインの１つはビア７７０６から始まり、もう１つのラインはビア７７０８から始まり、ここで、いくつかの態様によれば、ビアのラインは、所望の方向にＲＦ信号をガイドするＰＣＢの側面として有効に機能するのに十分密である。幾つかの態様において、フィンガー（ｆｉｎｇｅｒｓ）が７７０８に実装され、マイクロストリップライン７７０４はフィンガーと一致し、ＲＦ信号ソースを含む。信号伝送は、この説明の態様においては、矢印の方向である。当業者には言うまでもなく、上記の２つの図が単なる例であり、ＳＩＷの他の形態が使用され得る。
分散フェーズドアレイシステム（例えば、ＷｉＧｉｇおよび５Ｇセルラシステム）は、現在、ノートブック、タブレット、スマートフォン、ドッキングステーションおよび他のアプリケーションで使用されている。ＷｉＧｉｇおよび５Ｇ通信に使用される現在の分散フェーズドアレイシステムは、スーパーヘテロダイン（デュアル変換）またはスライディングＩＦシステムのいずれかである。これらのシステムにおいて、ＭＡＣ－ＰＨＹベースバンドサブシステムは、中間周波数（ＩＦ）信号を受信または送信し、それは、ＩＦ増幅段、ＲＦ－ＩＦミキサ、高選択性帯域通過フィルタ、および回路間のＩＦ信号の通信に必要なその他の回路の使用、ならびにＩＦ信号のアップ変換およびダウン変換を必要とする。
データ信号は、しばしば、直流（ＤＣ）電力信号でフロントエンドモジュールと通信される。データ信号のいくつかは、ベースバンド付近で変調することができ、信号内に低周波成分が存在するため、フロントエンド回路でＲＦチョーク回路を使用して、クリーンなＤＣ電力信号を生成する。しかしながら、ＲＦチョーク回路は高価でかさばる可能性がある。さらに、クロック信号がフロントエンドモジュールに通信されると、クロック信号成分が通信媒体から漏れることがあり、これは通信システムにおいて大きなノイズソースとなり得る。
図７８は、幾つかの態様による、クロックノイズリーク低減した分散フェーズドアレイシステム７８００の例示的なＲＦフロントエンドモジュール（ＲＦＥＭ）を示す。分散フェーズドアレイシステム７８００は、図３Ａに示されるｍｍＷａｖｅ通信回路３００のデジタルベースバンド回路３１０、送信回路３１５、および受信回路３２０に組み込まれてもよいが、分散フェーズドアレイシステム７８００は、これらに限定されない。
図７８を参照すると、ＲＦＥＭ７８０２は、単一の同軸ケーブル７８０６を介してベースバンドサブシステム（ＢＢＳ）７８０４に結合される。ＲＦＥＭ７８０２は、フェーズドアンテナアレイ７８０８、ＲＦ受信器７８１０、ＲＦ送信器７８１２、ローカル発信器（ＬＯ）発生器７８４４、クロックデスプレッダ７８５２、トリプレクサ７８４８、および送信（ＴＸ）／受信（ＲＸ）スイッチ７８４０を含むことができる。ＲＦ受信器７８１０は、複数の電力増幅器７８１６、複数の移相器７８１８、コンバイナ７８２０、ＲＦ増幅器７８２２、ＬＯ増幅器７８２６、および乗算器（またはミキサ）７８２４を含むことができる。また、ＲＦ受信器７８１０は、ＩＦ増幅器７８４２を含むことができる。いくつかの態様において、ＩＦ増幅器７８４２は、受信器７８１０の一部であってもよく、または受信器７８１０の外部に実装されてもよい。
ＲＦ送信器７８１２は、乗算器（またはミキサ）７８３８、ＬＯ増幅器７８４０、ＲＦ増幅器７８３６、スプリッタ７８３４、複数の移相器７８３２、および複数の増幅器７８３０を含むことができる。また、ＲＦ送信器７８１２は、ＩＦ増幅器７８４６を含むことができる。いくつかの態様において、ＩＦ増幅器７８４６は、送信器７８１２の一部であってもよく、または送信器７８１２の外部に実装されてもよい。
ＢＢＳ７８０４は、ＲＦＥＭ７８０２に通信するための１つ以上の制御信号を生成するように構成することができる。制御信号の例としては、電力ＯＮ／ＯＦＦ信号、送信（ＴＸ）モード起動、受信（ＲＸ）モード起動、信号電力ＵＰまたはＤＯＷＮ、システムウェイクアップ信号、低電力起動信号、位相またはゲイン調整信号などがある。制御信号は、ＲＦＥＭへの通信に先立って、ベースバンド付近で変調されるので、これにより、信号における大きな低周波数成分を生じ得る。次に、大きな低周波成分は、ＲＦＥＭにおいて大きなＲＦチョーク成分となり、クリーンなＤＣ電力信号（制御信号と共に通信される）を生成する。図には、ＢＢＳからＲＦＥＭに伝達される制御信号を示しているが、この点に関して本開示は限定されず、制御信号はＲＦＥＭからＢＢＳに伝達されてもよい。例えば、ＲＦＥＭは、電力読み出し信号、温度読み出し信号、コマンドアクノレッジ信号などのような制御信号をＢＢＳに送ることができる。
いくつかの態様では、ＢＢＳ７８０４とＲＦＥＭ７８０２とを接続する同軸ケーブル７８０６からの基準クロック信号の漏れは、（例えば、クロックスプレッダ７８５０を使用して）クロック信号を使用して制御信号を変調し、クロック信号の代わりに（ＢＢＳからＲＦＥＭへ）変調信号を通信することによって低減することができる。ＲＦＥＭは、制御信号およびクロック信号を回復するために使用することができるクロックデスプレッダ（ｃｌｏｃｋ ｄｅｓｐｒｅａｄｅｒ）７８５２を含むことができる。変調信号を（別個の制御信号及びクロック信号の代わりに）通信することにより、ＲＦチョーク成分の要件を改善することができる（例えば、より小さいインダクタ又はフェライトビーズをＲＦチョークに使用する）。なぜなら、得られた変調信号は、ＤＣから離れており、ベースバンド変調制御信号ほど多くの低周波数成分を含まないからである。
受信動作の一例では、スイッチ７８４０は、受信器チェーン処理を起動することができる。アンテナアレイ７８０８は、複数の信号７８１４を受信するために使用することができる。受信信号７８１４は、増幅器７８１６によって増幅され得、それらの位相は、対応する移相器７８１８によって調整され得る。各移相器７８１８は、制御回路から（例えば、ＢＢＳ７８０４内のモデムから）発生する制御信号（例えば、受信された変調信号７８５４を分配する際にクロックデスプレッダ７８５２によって生成された制御信号７８６０）の形態で、別個の位相調整信号（図７８には図示されていない）を受け取ることができる。
個々の位相調整信号は、フェーズドアンテナアレイ７８０８を介して受信した信号を処理するときに、所望の信号指向性に基づいて行うことができる。移相器７８１８の出力における位相調整信号は、コンバイナ（ｃｏｍｂｉｎｅｒ）７８２０によって結合され、次いで、ＲＦ増幅器７８２２によって増幅され得る。ＬＯ発生器７８４４は、同軸ケーブル７８０６を介してＢＢＳ７８０４から受信した変調信号７８５４を使用して、クロックデスプレッダ（ｃｌｏｃｋ ｄｅｓｐｒｅａｄｅｒ）７８５２によって生成されたクロック基準信号７８５８を使用して、ＬＯ信号を生成することができる。ＬＯ信号は、増幅器７８２６によって増幅され、次いで、ＩＦ入力信号７８４５を生成するために、乗算器７８２４を使用して増幅器７８２２の出力に乗算され得る。ＩＦ入力信号７８４５は、増幅器７８４２によって増幅され、次いで、トリプレクサ７８４８および同軸ケーブル７８０６を介してデータ信号７８５６として、ＢＢＳ７８０４に通信され得る。いくつかの態様において、ＩＦ入力信号７８４５は、１０．５６ＧＨｚ信号であり得る。
送信動作の一例では、スイッチ７８４０は、送信器チェーン処理を起動することができる。ＢＢＳ７８０４は、クロックスプレッダ７８５０を用いてクロック基準信号７８５８上の制御信号７８６０を変調して、変調信号７８５４を生成することができる。変調信号７８５４およびＩＦデータ信号７８５６は、同軸ケーブル７８０６を介してＲＦＥＭ７８０２に通信することができる。データ信号７８５６は、送信するＩＦ信号７８４７を含むことができる。ＲＦＥＭ７８０２は、同軸ケーブル７８０６およびトリプレクサ７８４８を介してＩＦ信号７８４７を受信することができる。ＩＦ信号７８４７は、ＩＦ増幅器７８４６によって増幅され、次いで、乗算器７８３８に通信され得る。乗算器７８３８は、ＬＯ発生器７８４４およびＬＯ増幅器７８４０からアップ変換ＬＯ信号を受け取ることができる。増幅されたＬＯ信号は、増幅された受信ＩＦ信号と乗算器７８３８により乗算され、ＲＦ信号となる。次いで、ＲＦ信号は、増幅器７８３６によって増幅され、スプリッタ７８３４に通信される。スプリッタ７８３４は、増幅された信号の複数のコピーを生成し、信号コピーを複数の移相器７８３２に通信する。複数の移相器７８３２は、異なる位相調整信号を用いて、複数の位相調整信号を生成することができ、この信号は、複数の増幅器７８３０によって増幅することができる。複数の増幅器７８３０は、フェーズドアンテナアレイ７８０８によって送信する複数の信号７８２８を生成する。
いくつかの態様において、添付図面に示されるトリプレクサは、送信／受信スイッチも含むことができ、このスイッチは、トリプレクサによって多重化されるべき信号を決定するために使用することができる。
図７９は、幾つかの態様による、クロックノイズリーク低減を有する分散フェーズドアレイシステムのベースバンドサブシステム（ＢＢＳ）を示す。図７９を参照すると、ＢＢＳ７８０４は、トリプレクサ７９０２、ＩＦ受信器７９０４、ＩＦ送信器７９０６、モデム７９２４、水晶発振器７９３０、シンセサイザ７９２８、分割器７９２６、及びクロックスプレッダ７８５０を含むことができる。シンセサイザ７９２８は、適切な回路、論理、インターフェースおよび／またはコードを含んでもよく、水晶発振器７９３０からの信号を使用してクロック信号を生成してもよい。生成されたクロック信号は、分割器７９２６によって分割されて、出力クロック基準信号７８５８になる。出力クロック基準信号７８５８は、制御信号７８６０と共にクロックスプレッダ７８５０に通信することができる。制御信号７８６０は、モデム７９２４によって生成することができ、ＲＦＥＭ７８０２の機能性などの通信システム７８００の１つ以上の機能を制御するために使用することができる。
制御信号７８６０を用いて制御することができる機能の例としては、送信モードの作動、受信モードの作動、電力アップ、電力ダウン、低電力モードの作動、回路ウェイクアップ、ビーム変更信号、位相および／またはゲイン調整などがある。クロックスプレッダ７８５０は、適切な回路、論理、インターフェースおよび／またはコードを含んでもよく、クロック基準信号７８５８上の制御信号７８６０を変調して、同軸ケーブル７８０６を介してＲＦＥＭ７８０２へ送信する変調信号７８５４を生成するように構成してもよい。いくつかの態様において、生成されたクロック信号は、１．３２ＧＨｚを中心としたものであってもよい。
ＩＦ受信器８２０４は、ＩＦ増幅器７９０８、ミキサ７９１０、フィルタ７９１２、およびアナログ－デジタル変換（ＡＤＣ）ブロック７９１４を含むことができる。ＩＦ送信器７９０６は、デジタル－アナログ変換（ＤＡＣ）ブロック７９２２、フィルタ７９２０、ミキサ７９１８、およびＩＦ増幅器７９１６を含むことができる。
受信動作の一例では、ＩＦ信号（例えば、データ信号７８５６として受信された７８４５）は、ＲＦＥＭ７８０２からトリプレクサ７９０２を介して受信され、ＩＦ増幅器７９０８によって増幅される。増幅されたＩＦ信号は、ミキサ７９１０によってベースバンド信号にダウン変換され、次いでローパスフィルタ７９１２によってフィルタされ、ＡＤＣブロック７９１４によってデジタル信号に変換されてから、モデム７９２４によって処理される。
送信動作の一例では、モデム７９２４によって出力されたデジタル信号は、ＤＡＣブロック７９２２によってアナログ信号に変換することができる。次いで、アナログ信号は、ローパスフィルタ７９２０によってフィルタリングされ、次いで、ミキサ７９１８によってＩＦ信号にアップ変換される。ＩＦ信号は、ＩＦ増幅器７９１６によって増幅され、次いで、トリプレクサ７８４８および単一の同軸ケーブル７８０２を介して、変調信号７８５４とともに、データ信号７８５６として、ＲＦＥＭ７８０６に通信され得る。いくつかの態様では、ＢＢＳ７８０４は、ＤＣ電力信号をデータ信号７８５６および変調信号７８５４と共にＲＦＥＭ７８０２に通信することもできる。
図８０は、幾つかの態様によるＲＦＥＭとＢＢＳとの間で通信される信号を示す周波数図である。図８０を参照すると、周波数図８０００は、単一の同軸ケーブル７８０６を介してＲＦＥＭ７８０２とＢＢＳ７８０４との間で通信され得る様々な信号を示す。例えば、ＢＢＳ７８０４は、ＤＣ電力信号８００２、制御信号８００４、およびクロック信号８００６を通信することができる。さらに、データ信号８０１０は、ＢＢＳ７８０４とＲＦＥＭ７８０２との間で通信され得る。
例えば、ＩＦデータ信号７８４５は、ＲＦＥＭ７８０２からＢＢＳ７８０４に通信することができ、ＩＦデータ信号７８４７は、ＢＢＳ７８０４からＲＦＥＭ７８０２に通信することができる。クロック信号８００６は、ＢＢＳ７８０４からＲＦＥＭ７８０２によって受信されたＬＯ生成クロック基準信号７８５８と同じであり得る。いくつかの態様において、クロック信号８００６は、１．３２ＧＨｚ信号を中心としてもよい。いくつかの態様において、制御信号８００４は、ＢＢＳ７８０４からＲＦＥＭ７８０２に通信することができ、移相器７８１８および移相器７８３２によって使用される位相調整値を示すことができる。制御信号８００４は、ＲＦＥＭ７８０２に、パワーアップ、パワーダウン、送信パワーの増加または減少、ゲイン調整、及び本明細書で上記したその他の制御機能を指示することができる。
図８０に見られるように、ＲＦＥＭ７８０２とＢＢＳ７８０４との間で通信される信号の信号スペクトルは、クロック高調波８００８と、制御信号８００４の高調波とのようないくつかの望ましくない信号を含むことがある。制御信号８００４は、ＲＦＥＭへの通信に先立って、ベースバンド付近で変調されるので、これにより、信号における大きな低周波数成分を生じ得る。次に、大きな低周波成分は、ＲＦＥＭにおいて大きなＲＦチョーク成分となり、クリーンなＤＣ電力信号８００２（制御信号と共に通信される）を生成する。さらに、基準クロック信号８００６（および関連する高調波８００８）は、同軸ケーブル接続部７８０６から漏れ出ることがあり、プラットフォーム内のノイズソースとなり得る。いくつかの態様では、クロックススプレッダ回路７８５０およびクロックデスプレッダ回路７８５２は、それぞれ、ＢＢＳ７８０４およびＲＦＥＭ７８０２において使用され、同軸ケーブル７８０６上の別個の制御信号およびクロック信号の通信に関連する上述の欠点に対処することができる。
図８１は、幾つかの態様による、クロックノイズ漏れ低減に関連して使用することができるクロックスプレッダおよびデスプレッダ回路を示す。図８１を参照すると、ＢＢＳ７８０４およびＲＦＥＭ７８０２を含む通信システム７８００の別の図が示されている。より具体的には、図８１は、クロック・スプレッダ７８５０およびクロック・デスプレッダ７８５２をより詳細に示す図である。
図８１から分かるように、ＢＢＳ７８０４は、トランシーバ８１２０およびクロックスプレッダ７８５０を含むことができる。トランシーバ８１２０は、クロックスプレッダ７８５０を除く、図７９に示されるすべてのブロックを含むことができる。同様に、ＲＦＥＭ７８０２は、クロックデスプレッダ（ｃｌｏｃｋ ｄｅｓｐｒｅａｄｅｒ）７８５２、ＬＯ発生器７８４４、スイッチ８１３２、およびトランシーバ８１３０を含むことができる。トランシーバ８１３０は、例えば、図７８に示される受信器７８１０、送信器７８１２、増幅器７８４２および７８４６、ならびにトリプレクサ（ｔｒｉｐｌｅｘｅｒ）７８４８を含むことができる。
クロックスプレッダ７８５０は、パルス成形器回路８１０６および変調器回路８１０２を含むことができる。パルス成形器回路８１０６は、制御信号７８６０を受信し、帯域制限制御信号７８６１を生成するように構成することができる。いくつかの態様において、パルス成形器８１０６は、制御信号７８６０に関連する１つ以上の高調波を減衰して、帯域制限制御信号７８６１を生成することができる。変調器８１０２は、帯域制限制御信号７８６１およびクロック基準信号７８５８を受信し、それらを乗算して変調信号７８５４を生成するために使用することができる乗算器８１０４を含むことができる。
いくつかの態様において、変調器８１０２は、二値位相シフトキーイング（ＢＰＳＫ）変調器、差分位相シフトキーイング（ＤＰＳＫ）変調器、直交位相シフトキーイング（ＱＰＳＫ）変調器、ガウス周波数シフトキーイング（ＧＦＳＫ）変調器、またはその他の種類の変調器のうちの１つであり得る。いくつかの態様において、変調器８１０２は、擬似ランダムシーケンスを用いてクロック基準信号７８５８を拡散して変調信号７８５４を生成するように構成することができる。
変調信号７８５４は、同軸ケーブル接続７８０６を介してＲＦＥＭ７８０２に（例えば、ＤＣ電力信号およびＩＦデータ信号と共に）通信することができる。ＲＦＥＭ７８０２内のクロックデスプレッダ７８５２は、クロック回復回路８１３４および復調器８１３６を含むことができる。変調信号７８５４は、クロック回復回路８１３４および復調器８１３６の両方に通信することができる。クロック回復回路８１３４は、乗算器８１３８および分割器８１４０を含むことができる。クロック回復回路８１３４は、変調信号７８５４を使用して、クロック基準信号７８５８を回復することができる。回復されたクロック基準信号は、スイッチ８１３２に、及び復調器８１３６に、通信することができる。復調器８１３６は、変調信号７８５４を受信し、クロック基準信号７８５８を使用して、制御信号７８６０を復調し、回復することができる。制御信号７８６０は、スイッチ８１３２に通信することができる。スイッチ８１３２は、制御信号７８６０および基準クロック信号７８５８をトランシーバ８１３０に通信するように構成することができ、またクロック信号７８５８をＬＯ発生器７８４４に通信してアップコンバージョンまたはダウンコンバージョンのＬＯ基準信号を生成するように構成することができる。
図８２は、幾つかの態様による、クロックノイズリーク低減を用いて、ＲＦＥＭとＢＢＳとの間で通信される信号を示す周波数図である。図８２を参照すると、クロックノイズ漏れ低減が停止（ｄｅａｃｔｉｖａｔｅ）または作動（ａｃｔｉｖａｔｅ）される場合の通信信号を示する周波数図８２０２および８２１０が図示されている。より具体的には、（図８０の信号図８０００と同様の）図８２０２は、クロックノイズ漏れ低減がアクティブでないとき、通信システム７８００内で通信することができる信号を示す。図８２０２に見られるように、ＤＣ電力信号８２０３、制御信号８２０４、クロック信号８２０６、ならびに制御信号８２０４の高調波８２０８は、クロックノイズリーク低減が作動されていない場合（例えば、クロックスプレッダ７８５０およびクロックデスプレッダ７８５２が使用されていない場合）、ＢＢＳからＲＦＥＭに通信することができる。
クロックノイズ漏れ低減が作動され、クロックスプレッダ７８５０およびクロックデスプレッダ７８５２が使用されている例において、通信された信号を図８２１０に示す。より具体的には、制御信号８２０４は、クロック信号８２０６を変調させて、変調信号８２１２を生成し、変調信号８２１２は、別個の信号８２０４および８２０６の代わりに、ＢＢＳからＲＦＥＭに（高調波８２１４と共に）通信される。図８２１０に見られるように、変調信号８２１２は、ＤＣ信号８２０３からさらに離れ、ＲＦＥＭにおけるＲＦチョークの必要条件を緩和するために使用することができる（例えば、ＲＦチョークは、より小さいインダクタまたはフェライトビーズを含むことができる）。変調信号８２１２は、同軸ケーブル７８０６に沿ったノイズ漏れを低減する単一の正弦波クロック信号８２０６の代わりに通信されるので、さらなる利点も実現される。
分散フェーズドアレイシステム（例えば、ＷｉＧｉｇおよび５Ｇセルラシステム）は、現在、ノートブック、タブレット、スマートフォン、ドッキングステーションおよび他のアプリケーションで使用されている。ＷｉＧｉｇおよび５Ｇ通信に使用される現在の分散フェーズドアレイシステムは、スーパーヘテロダイン（デュアル変換）またはスライディングＩＦシステムのいずれかである。これらのシステムにおいて、ＭＡＣ－ＰＨＹベースバンドサブシステムは、中間周波数（ＩＦ）信号を受信または送信し、それは、ＩＦ増幅段、ＲＦ－ＩＦミキサ、高選択性帯域通過フィルタ、および回路間のＩＦ信号の通信に必要なその他の回路の使用、ならびにＩＦ信号のアップ変換およびダウン変換を必要とする。
ＩＦ信号処理用の追加の回路は、フロントエンドモジュールがより大きくなり、分散フェーズドアレイシステムに対するコストがより高くなり、システム性能がより低くなる。さらに、一部のシステムベンダでは、ベースバンドサブシステムで実行される一部のｍｍＷａｖｅおよびＩＦ周波数処理が望ましくない場合がある。さらに、ＩＦ回路（特に周波数ソース）と高電力増幅器との間の相互作用は、システム性能を低下させる多種類の干渉を引き起こす可能性がある。
図８３は、幾つかの態様による、ＩＦ処理を有する分散フェーズドアレイシステムの例示的なＲＦフロントエンドモジュール（ＲＦＥＭ）を示す。分散フェーズドアレイシステムは、図３Ａに示されるｍｍＷａｖｅ通信回路３００のデジタルベースバンド回路３１０、送信回路３１５、および受信回路３２０に組み込まれてもよいが、分散フェーズドアレイシステムは、これらに限定されない。
図８３を参照すると、ＲＦＥＭ７８０２は、単一の同軸ケーブル８３０６を介してベースバンドサブシステム（ＢＢＳ）８３０４に結合される。ＲＦＥＭ８３０２は、フェーズドアンテナアレイ８３０８、ＲＦ受信器８３１０、ＲＦ送信器８３１２、ローカル発振器（ＬＯ）発生器８３４４、トリプレクサ８３４８、および送信（ＴＸ）／受信（ＲＸ）スイッチ８３４０を含むことができる。ＲＦ受信器８３１０は、複数の電力増幅器８３１６、複数の移相器８３１８、およびコンバイナ（ｃｏｍｂｉｎｅｒ）８３２０、ＲＦ増幅器８３２２、ＬＯ増幅器８３２６、およびミキサ８３２４を含むことができる。また、ＲＦ受信器８３１０は、ＩＦ増幅器８３４２を含むことができる。
ＲＦ送信器８３１２は、ミキサ８３３８、ＬＯ増幅器８３４０、ＲＦ増幅器８３３６、スプリッタ８３３４、複数の移相器８３３２、および複数の増幅器８３３０を含むことができる。また、ＲＦ送信器８３１２は、ＩＦ増幅器８３４６を含むことができる。
受信動作の一例では、スイッチ８３４０は、受信器チェーン処理を起動することができる。アンテナアレイ８３０８は、複数の信号８３１４を受信するために使用することができる。受信信号８３１４は、増幅器８３１６によって増幅され得、それらの位相は、対応する移相器８３１８によって調整され得る。各移相器８３１８は、制御回路から（例えば、ＢＢＳ８３０４内のモデムから）別個の位相調整信号（図８３には図示せず）を受信することができ、ここで、個々の位相調整信号は、フェーズドアンテナアレイ８３０４を介して受信された信号を処理するときに、所望の信号指向性に基づくことができる。移相器８３１８の出力における位相調整信号は、コンバイナ（ｃｏｍｂｉｎｅｒ）８３２０によって結合され、次いで、ＲＦ増幅器８３２２によって増幅され得る。ＬＯ発生器８３４４は、同軸ケーブル８３０６を介してＢＢＳ８３０４から受信されたクロック周波数信号８３４３を使用して、ＬＯ信号を生成することができる。ＬＯ信号は、増幅器８３２６によって増幅され、次いで、ＩＦ入力信号８３４５を生成するために、乗算器８３２４を使用して増幅器８３２２の出力と乗算され得る。ＩＦ入力信号８３４５は、増幅器８３４２によって増幅され、次いで、トリプレクサ８３４８および同軸ケーブル８３０６を介してＢＢＳ８３０４に通信され得る。いくつかの態様において、ＩＦ入力信号８３４５は、１０．５６ＧＨｚ信号を中心とした信号であり得る。
送信動作の一例では、スイッチ８３４０は、送信器チェーン処理を起動することができる。ＲＦＥＭ８３０２は、同軸ケーブル８３０６およびトリプレクサ８３４８を介して、ＢＢＳ８３０４からＩＦ信号８３４７を受け取ることができる。ＩＦ信号８３４７は、ＩＦ増幅器８３４６によって増幅され、次いで、ミキサ８３３８に通信され得る。ミキサ８３３８は、ＬＯ発生器８３４４およびＬＯ増幅器８３４０からアップ変換ＬＯ信号を受け取ることができる。増幅されたＬＯ信号は、増幅された受信ＩＦ信号と乗算器８３３８により乗算され、ＲＦ信号を生成する。次いで、ＲＦ信号は、増幅器８３３６によって増幅され、スプリッタ８３３４に通信される。スプリッタ８３３４は、増幅された信号の複数のコピーを生成し、信号コピーを複数の移相器８３３２に通信する。複数の移相器８３３２は、異なる位相調整信号を用いて、複数の位相調整信号を生成することができ、この信号は、複数の増幅器８３３０によって増幅することができる。複数の増幅器８３３０は、フェーズドアンテナアレイ８３０８によって送信する複数の信号８３２８を生成する。
図８４は、幾つかの態様による、図８３の分散フェーズドアレイシステムのベースバンドサブシステム（ＢＢＳ）を示す。図８４を参照すると、ＢＢＳ８３０４は、トリプレクサ８４０２、ＩＦ受信器８４０４、ＩＦ送信器８４０６、モデム８４２４、水晶発振器８４３０、シンセサイザ８４２８、および分割器（ｄｉｖｉｄｅｒ）８４２６を含むことができる。シンセサイザ８４２８は、適切な回路、論理、インターフェースおよび／またはコードを含んでもよく、水晶発振器８４３０からの信号を使用してクロック信号を生成してもよい。生成されたクロック信号は、分割器８４２６によって分周されて、ＲＦＥＭ８３０２に通信する出力クロック基準信号を生成する。いくつかの態様において、生成されたクロック基準信号は、周波数１．３２ＧＨｚを中心としたものであってもよい。
ＩＦ受信器８４０４は、ＩＦ増幅器８４０８、ミキサ８４１０、フィルタ（例えば、ローパスフィルタ）８４１２、およびアナログ－デジタル変換（ＡＤＣ）ブロック８４１４を含むことができる。ＩＦ送信器８４０６は、デジタル－アナログ変換（ＤＡＣ）ブロック８４２２、フィルタ８４２０、ミキサ８４１８、およびＩＦ増幅器８４１６を含むことができる。
受信動作の一例では、ＩＦ信号（例えば、８３４５）は、ＲＦＥＭ８３０２からトリプレクサ８４０２を介して受信され、ＩＦ増幅器８４０８によって増幅される。増幅されたＩＦ信号は、ミキサ８４１０によってベースバンド信号にダウン変換され、次いでローパスフィルタ８４１２によってフィルタされ、ＡＤＣブロック８４１４によってデジタル信号に変換されてから、モデム８４２４によって処理される。
送信動作の一例では、モデム８４２４によって出力されたデジタル信号は、ＤＡＣブロック８４２２によってアナログ信号に変換することができる。次いで、アナログ信号は、ローパスフィルタ８４２０によってフィルタリングされ、次いで、ミキサ８４１８によってＩＦ信号にアップ変換される。ＩＦ信号は、ＩＦ増幅器８４１６によって増幅され、次いで、トリプレクサ８４０２および単一の同軸ケーブル８３０６を介してＲＦＥＭ８３０２に通信され得る。
図８５は、幾つかの態様による、ＲＦＥＭ内のＩＦ処理を伴うマルチバンド分散フェーズドアレイシステムを示す。図８５を参照すると、ＲＦＥＭ８５０２、．．．、８５０４は、対応する接続（例えば、それぞれ同軸ケーブル８５５２、．．、８５５４）を介してベースバンドサブシステム（ＢＢＳ）８５０６に結合される。いくつかの態様において、ＲＦＥＭ８５０２、．．．、８５０４の各々は、特定の帯域（例えば、２８ＧＨｚ帯域、３９ＧＨｚ帯域、ＷｉＧｉｇなどの６０ＧＨｚのＩＳＭ帯域、または５Ｇ通信帯域）における無線信号の受信および送信のために構成することができる。ＲＦＥＭ８５０２の機能性の説明は以下で提供されるが、追加のＲＦＥＭ（例えば、ＲＦＥＭ８５０４）は、同様の方法で構成することができる。
ＲＦＥＭ８５０２は、フェーズドアンテナアレイ８５０８、ＲＦ受信器８５１０、ＲＦ送信器８５１２、ローカル発振器（ＬＯ）発生器８５４２、トリプレクサ８５５０、および送信（ＴＸ）／受信（ＲＸ）スイッチ８５４８を含むことができる。ＲＦ受信器８５１０は、複数の電力増幅器８５１６、複数の移相器８５１８、およびコンバイナ（ｃｏｍｂｉｎｅｒ）８５２０、ＲＦ増幅器８５２２、ＬＯ増幅器８５２６、およびミキサ８５２４を含むことができる。また、ＲＦ受信器８５１０は、ＩＦ増幅器８５４４を含むことができる。
ＲＦ送信器８５１２は、ミキサ８５３８、ＬＯ増幅器８５４０、ＲＦ増幅器８５３６、スプリッタ８５３４、複数の移相器８５３２、および複数の増幅器８５３０を含むことができる。また、ＲＦ送信器８３１２は、ＩＦ増幅器８５４６を含むことができる。
受信動作の一例では、スイッチ８５４８は、受信器チェーン処理を起動することができる。アンテナアレイ８５０８は、複数の信号８５１４を受信するために使用することができる。受信信号８５１４は、増幅器８５１６によって増幅され得、それらの位相は、対応する移相器８５１８によって調整され得る。各移相器８５１８は、制御回路から（例えば、ＢＢＳ８５０６内のモデムから）別個の位相調整信号（図８５には図示せず）を受信することができ、ここで、個々の位相調整信号は、フェーズドアンテナアレイ８５０８を介して受信された信号を処理するときに、所望の信号指向性に基づくことができる。移相器８５１８の出力における位相調整信号は、コンバイナ（ｃｏｍｂｉｎｅｒ）８５２０によって結合され、次いで、ＲＦ増幅器８５２２によって増幅され得る。ＬＯ発生器８５４２は、同軸ケーブル８５５２を介してＢＢＳ８５０６から受信されたクロック周波数信号を使用して、ＬＯ信号を生成することができる。ＬＯ信号は、増幅器８５２６によって増幅され、次いで、ＩＦ入力信号を生成するために、ミキサ８５２４を使用して増幅器８５２２の出力と乗算され得る。ＩＦ入力信号は、増幅器８５４４によって増幅され、次いで、トリプレクサ８５５０および同軸ケーブル８５５２を介してＢＢＳ８５０６に通信され得る。いくつかの態様において、ＩＦ入力信号は、１０．５６ＧＨｚ信号であり得る。
送信動作の一例では、スイッチ８５４８は、送信器チェーン処理を起動することができる。ＲＦＥＭ８５０２は、同軸ケーブル８５５２およびトリプレクサ８５５０を介して、ＢＢＳ８５０６からＩＦ信号を受け取ることができる。ＩＦ信号は、ＩＦ増幅器８５４６によって増幅され、次いで、ミキサ８５３８に通信され得る。ミキサ８５３８は、ＬＯ発生器８５４２およびＬＯ増幅器８５４０からアップ変換ＬＯ信号を受け取ることができる。増幅されたＬＯ信号は、増幅された受信ＩＦ信号と乗算器８５３８により乗算され、ＲＦ信号を生成する。次いで、ＲＦ信号は、増幅器８５３６によって増幅され、スプリッタ８５３４に通信される。スプリッタ８５３４は、増幅された信号の複数のコピーを生成し、信号コピーを複数の移相器８５３２に通信する。複数の移相器８５３２は、異なる位相調整信号を用いて、複数の位相調整信号を生成することができ、この信号は、複数の増幅器８５３０によって増幅することができる。複数の増幅器８５３０は、フェーズドアンテナアレイ８５０８によって送信する複数の信号８５２８を生成する。
図８６は、幾つかの態様による、ＲＦ信号を通信する単一の同軸ケーブルを介してＢＢＳに結合されたＲＦＥＭを有する分散フェーズドアレイシステムを示す。図８６を参照すると、分散フェーズドアレイ通信システム８６００は、単一の同軸ケーブル８６０６を介してベースバンドサブシステム（ＢＢＳ）８６０４に結合されたＲＦＥＭ８６０２を含むことができる。ＲＦＥＭ８６０２は、フェーズドアンテナアレイ８６０８、ＲＦ受信器８６１０、ＲＦ送信器８６１２、デュプレクサ８６３６、および送信（ＴＸ）／受信（ＲＸ）スイッチ８６３４を含むことができる。ＲＦ受信器８６１０は、複数の電力増幅器８６１６、複数の移相器８６１８、コンバイナ８６２０、およびＲＦ増幅器８６２２を含むことができる。ＲＦ送信器８６１２は、ＲＦ増幅器８６３２、スプリッタ８６３０、複数の移相器８６２８、および複数の増幅器８６２６を含むことができる。
受信動作の一例では、スイッチ８６３４は、受信器チェーン処理を起動することができる。アンテナアレイ８６０８は、複数の信号８６１４を受信するために使用することができる。受信信号８６１４は、増幅器８６１６によって増幅され得、それらの位相は、対応する移相器８６１８によって調整され得る。各移相器８６１８は、制御回路から（例えば、ＢＢＳ８６０４内のモデムから）別個の位相調整信号（図８６には図示せず）を受信することができ、ここで、個々の位相調整信号は、フェーズドアンテナアレイ８６０８を介して受信された信号を処理するときに、所望の信号指向性に基づくことができる。移相器８６１８の出力における位相調整信号は、コンバイナ（ｃｏｍｂｉｎｅｒ）８６２０によって結合（ｃｏｍｂｉｎｅ）され、次いで、ＲＦ増幅器８６２２によって増幅され、ＲＦ入力信号８６２３を生成し得る。ＲＦ入力信号８６２３は、デュプレクサ８６３６および同軸ケーブル８６０６を介してＢＢＳ８６０４に通信することができる。いくつかの態様において、ＲＦ入力信号８６２３は、６０ＧＨｚ信号または５Ｇ通信帯域を含むミリメートル波帯域（ｍｉｌｌｉｍｅｔｅｒ ｗａｖｅ ｂａｎｄ）内の別の信号であり得る。いくつかの態様において、ＲＦＥＭ８６０２は、以下に説明するように、同軸ケーブル８６０６を介した信号の通信に先立って、インピーダンスマッチングのための適応的マッチングブロック８６３８を含むことができる。
送信動作の一例では、スイッチ８６３４は、送信器チェーン処理を起動することができる。ＲＦＥＭ８６０２は、同軸ケーブル８６０６およびデュプレクサ８６３６を介して、ＢＢＳ８６０４からＲＦ出力信号８６３１を受信することができる。ＲＦ信号８６３１は、ＲＦ増幅器８６３２によって増幅され、次いで、スプリッタ８６３０に通信され得る。スプリッタ８６３０は、増幅されたＲＦ信号の複数のコピーを生成し、信号コピーを複数の移相器８６２８に通信する。複数の移相器８６２８は、異なる位相調整信号を用いて、複数の位相調整信号を生成することができ、この信号は、複数の増幅器８６２６によって増幅することができる。複数の増幅器８６２６は、フェーズドアンテナアレイ８６０８によって送信する複数の信号８６２４を生成する。
図８７は、いくつかの態様による、図８６のＢＢＳを示すより詳細な図である。図８７を参照すると、ＢＢＳ８６０４は、デュプレクサ８７０２、ＲＦ受信器８７０４、ＲＦ送信器８７０６、モデム８７２４、水晶発振器８７３０、シンセサイザ８７２８、および分割器８７２６を含むことができる。シンセサイザ８７２８は、適切な回路、論理、インターフェースおよび／またはコードを含んでもよく、水晶発振器８７３０からの信号を使用して、信号８７３２などのクロック信号を生成してもよい。生成されたクロック信号８７３２は、ＲＦ受信器８７０４によって使用され、ミキサー８７１０を使用して受信信号をダウン変換することができる。生成されたクロック信号８７３２はまた、ＲＦ送信器８７０６によって使用され、ミキサー８７１８を使用して信号をアップ変換することができる。
クロック信号８７３２は、分割器８７２６によって分割され、第２のクロック信号８７３４を生成し得る。生成された第２のクロック信号８７３４は、ＲＦ受信器８７０４によって使用され、ミキサー８７１０を使用して受信信号をダウン変換することができる。生成された第２のクロック信号８７３４はまた、ＲＦ送信器８７０６によって使用され、ミキサー８７１８を使用して信号をアップ変換することができる。図８７に見られるように、いくつかの態様において必要であれば、複数のダウンコンバージョンまたはアップコンバージョン方式を実行するために、２つの別個のクロック信号８７３４および８７３２が、シンセサイザ８７２８および分割器８７２６によって生成され得る。
２つのクロック信号８７３４および８７３２のうち一方または両方を、１つまたは複数の中間ＩＦ段階を使用してＲＦ信号をベースバンドにダウン変換するため、または場合によっては、中間ＩＦ段階変換なしでＲＦからベースバンドに変換するために使用することができる。同様に、クロック信号８７３４および８７３２の一方または両方を、１つまたは複数の中間ＩＦ段階を用いてベースバンド信号をＲＦ信号にアップ変換するか、または場合によっては、中間ＩＦ段階変換なしでベースバンドからＲＦに変換するために使用することができる。
ＲＦ受信器８７０４は、ＲＦ増幅器８７０８、ミキサ８７１０、フィルタ８７１２、およびアナログ－デジタル変換（ＡＤＣ）ブロック８７１４を含むことができる。ＲＦ送信器８７０６は、デジタル－アナログ変換（ＤＡＣ）ブロック８７２２、フィルタ８７２０、ミキサ８７１８、およびＲＦ増幅器８７１６を含むことができる。
受信動作の一例では、ＲＦ信号（例えば、８６２３）は、単一同軸８６０６およびデュプレクサ８７０２を介してＲＦＥＭ８６０２から受信され、ＲＦ増幅器８７０８によって増幅される。増幅されたＲＦ信号は、ミキサ８７１０によってベースバンド信号にダウン変換され、次いでローパスフィルタ８７１２によってフィルタされ、ＡＤＣブロック８７１４によってデジタル信号に変換されてから、モデム８７２４によって処理される。
送信動作の一例では、モデム８７２４によって出力されたデジタル信号は、ＤＡＣブロック８７２２によってアナログ信号に変換することができる。次いで、アナログ信号は、ローパスフィルタ８７２０によってフィルタリングされ、次いで、ミキサ８７１８によってＲＦ信号にアップ変換される。ＲＦ信号は、ＲＦ増幅器８７１６によって増幅され、次いで、デュプレクサ８７０２および単一の同軸ケーブル８６０６を介してＲＦＥＭ８６０２に通信され得る（例えば、信号８６３１）。
いくつかの態様において、同軸ケーブル８６０６は、ＤＣ電力信号（例えば、ＢＢＳ８６０４からＲＦＥＭ８６０２へ）、制御信号およびフェーズドアンテナアレイ８６０８によって受信または送信されるＲＦデータ信号の通信に使用することができる。制御信号は、位相調整信号、パワーアップ信号、パワーダウン信号、およびＢＢＳ８６０４からＲＦＥＭ８６０２へ通信される他の制御信号を含むことができる。いくつかの態様において、制御信号は、ＲＦＥＭ８６０２からＢＢＳ８６０４に通信される要求信号または他のデータ要求信号の位相調整を含むことができる。この点に関し、直接変換方式は、ＲＦＥＭおよびＢＢＳが単一の同軸ケーブルを介して結合される分散フェーズドアレイシステムに関連して使用することができる。
いくつかの態様において、制御信号は、ＲＦＥＭ動作を制御する（例えば、出力電力レベル、ＡＧＣ、ＯＮ／ＯＦＦなどを制御する）ために使用することができる。さらに、ＲＦＥＭとＢＢＳとの間の制御リンクは、双方向であってもよく、ＢＢＳからＲＦＥＭへのコマンドおよびＲＦＥＭからＢＢＳへの遠隔測定転送（ｔｅｌｅｍｅｔｒｙ ｔｒａｎｓｆｅｒ）（例えば、ＰＡ電力検出器読み出しデータ、制御コマンド受信後のＡＣＫ、温度検出器読み出しデータなど）のために使用することができる。
いくつかの態様において、異なるタイプの同軸ケーブル（例えば、８６０６）を、同軸上でＲＦを通信する分散フェーズドアレイ通信システムに接続して使用することができる。例えば、高品質同軸ケーブル、半剛性ケーブル、または可撓性半剛性ケーブルをケーブル８６０６として使用することができ、これは、ＲＦ信号の高周波通信を妥当な損失で可能にする。
別の例では、低コストの同軸ケーブルを同軸８６０６として使用することができ、これは、高ＲＦ周波数通信でマッチング（Ｓ１１）および高損失（Ｓ２１）問題を生じ得る。これらの欠点は、適応的なケーブルマッチングの改善、ロバストなＲＸ及びＴＸラインアップ、及びＲＸ及びＴＸ非線形歪みキャンセルのようなシステム設計変更によって改善することができる。
ケーブルを介したＲＦ信号通信は、高損失およびマッチング問題に関連し得る。ＲＦケーブル通信に関連した高周波のため、ケーブルマッチングの変動は大きく、予期できないことがあり、ケーブルと負荷との間の電力損失に影響を及ぼす。一例では、これらの欠点を克服するために、図８６～８７に見られるように、適応的インピーダンスマッチング回路（例えば、８６３８および８７３６）をＲＦＥＭ８６０２およびＢＢＳ８６０４で使用することができる。
幾つかの態様では、同軸ケーブルに関連するより高い信号損失は、追加の利得増幅／調整段階（図には示されていない）を追加することによって（例えば、ＲＦＥＭ８６０２内のケーブル８６０６および適応マッチング８６３８の前で）解決することができ、これにより、同軸ケーブルの潜在的な高い信号損失が、通信されたＲＦ信号のＳＮＲを劣化させないことを保証することができる。
幾つかの態様では、ＲＸ及びＴＸラインアップにおける付加的な利得段階は、非線形歪みをもたらすことがある。しかしながら、これらの信号歪みは、ＴＸ経路における予歪調整回路（ｐｒｅ－ｄｉｓｔｏｒｔｉｏｎ ａｄｊｕｓｔｍｅｎｔ ｃｉｒｃｕｉｔｒｙ）またはＲＸ経路における後歪調整回路（ｐｏｓｔ－ｄｉｓｔｏｒｔｉｏｎ ａｄｊｕｓｔｍｅｎｔ ｃｉｒｃｕｉｔｒｙ）（図示せず）のようなデジタル機構を介して補償することができる。
図８８は、幾つかの態様に従って、単一のＢＢＳに結合された複数のＲＦＥＭを用いて、複数の通信帯域をサポートする例示的な分散フェーズドアレイシステムを示す。図８８を参照すると、分散フェーズドアレイ通信システム８８００を、マルチバンドシステムを実施するために使用することができる。より具体的には、複数のＲＦＥＭ（８８０２、．．．、８６４０）を単一のＢＢＳ（８６０４）と共に使用することができ、各ＲＦＥＭは特定の通信帯域で無線信号を処理するフェーズドアンテナアレイを含む。ＲＦＥＭ８８０２、．．．、８８４０は、対応する単一同軸ケーブル８８０６、．．．、８８０７を介してＢＢＳ８８０４に結合することができる。
図８８を参照すると、分散フェーズドアレイ通信システム８８００は、単一の同軸ケーブル８８０６を介してベースバンドサブシステム（ＢＢＳ）８８０４に結合されたＲＦＥＭ８８０２を含むことができる。ＲＦＥＭ８８０２は、フェーズドアンテナアレイ８８０８、ＲＦ受信器８８１０、ＲＦ送信器８８１２、デュプレクサ８８３６、および送信（ＴＸ）／受信（ＲＸ）スイッチ８８３４を含むことができる。ＲＦ受信器８８１０は、複数の電力増幅器８８１６、複数の移相器８８１８、コンバイナ８８２０、およびＲＦ増幅器８８２２を含むことができる。ＲＦ送信器８８１２は、ＲＦ増幅器８８３２、スプリッタ８８３０、複数の移相器８８２８、および複数の増幅器８８２６を含むことができる。
受信動作の一例では、スイッチ８８３４は、受信器チェーン処理を起動することができる。アンテナアレイ８８０８は、複数の信号８８１４を受信するために使用することができる。受信信号８８１４は、増幅器８８１６によって増幅され得、それらの位相は、対応する移相器８８１８によって調整され得る。各移相器８８１８は、制御回路から（例えば、ＢＢＳ８８０４内のモデムから）別個の位相調整信号（図８８には図示せず）を受信することができ、ここで、個々の位相調整信号は、フェーズドアンテナアレイ８８０８を介して受信された信号を処理するときに、所望の信号指向性に基づくことができる。移相器８８１８の出力における位相調整信号は、コンバイナ（ｃｏｍｂｉｎｅｒ）８８２０によって結合（ｃｏｍｂｉｎｅ）され、次いで、ＲＦ増幅器８８２２によって増幅され、ＲＦ入力信号８８２３を生成し得る。ＲＦ入力信号８８２３は、デュプレクサ８８３６および同軸ケーブル８８０６を介してＢＢＳ８８０４に通信することができる。いくつかの態様において、ＲＦ入力信号８８２３は、６０ＧＨｚ信号または５Ｇ通信帯域を含むミリメートル波帯域（ｍｉｌｌｉｍｅｔｅｒ ｗａｖｅ ｂａｎｄ）内の別の信号であり得る。
送信動作の一例では、スイッチ８８３４は、送信器チェーン処理を起動することができる。ＲＦＥＭ８８０２は、同軸ケーブル８８０６およびデュプレクサ８８３６を介して、ＢＢＳ８８０４からＲＦ出力信号８８３１を受信することができる。ＲＦ信号８８３１は、ＲＦ増幅器８８３２によって増幅され、次いで、スプリッタ８８３０に通信され得る。スプリッタ８８３０は、増幅されたＲＦ信号の複数のコピーを生成し、その信号コピーを複数の移相器８８２８に通信する。複数の移相器８８２８は、異なる位相調整信号を用いて、複数の位相調整信号を生成することができ、この信号は、複数の増幅器８８２６によって増幅することができる。複数の増幅器８８２６は、フェーズドアンテナアレイ８８０８によって送信する複数の信号８８２４を生成できる。いくつかの態様において、システム８８００内の残りのＲＦＥＭは、ＲＦＥＭ８８０２と同じであり得る。
図８６、図８７、および図８８は、ＢＢＳをＲＦＥＭに接続するための単一の同軸ケーブルの使用を開示しているが、本開示は、この点に関して限定されず、他のタイプの接続も使用可能である。例えば、単一の同軸ケーブルの代わりに、別のタイプのミリ波接続またはケーブルを使用することができる。使用可能な他のタイプの接続は、半剛性ケーブル、可撓性基板のフレキシブルケーブル、ＰＣＢ上のプリントＲＦ伝送ライン、剛性フレックスボード等を含む。例えば、図８８を参照すると、同軸ケーブル８８０６、．．．、８８０７の代わりに剛性フレックスボード（ｒｉｇｉｄ ｆｌｅｘ ｂｏａｒｄ）を使用することができ、その場合、接続ボードの可撓性部分（例えば、剛性フレックスボードの可撓性部分上のＲＦ）を用いて、メインＢＢＳ８８０４から異なる位置のＲＦＥＭに伝搬するＲＦラインを介して、複数のＲＦＥＭを給電（ｆｅｅｄ）することができる。このようにして、ＲＦＥＭは、ＰＣ／モバイルフォームファクタに基づくシステム内、または基地局シャーシ内の異なる領域で折り畳み（ｆｏｌｄ ｏｖｅｒ ａｎｄ ｂｅｎｄ ｏｖｅｒ）が可能である。
図８９は、いくつかの態様による、図８８のＢＢＳを示すより詳細な図である。図８９を参照すると、ＢＢＳ８８０４は、受信器８９０４、送信器８９０８、トリプレクサ８９０２および８９０６、モデム８９３４、シンセサイザ８９４８、８９５０および８９５２、ダウンコンバージョンブロック８９３６、およびアップコンバージョンブロック８９４２を含むことができる。いくつかの態様において、ミキサー８９１０および増幅器８９１２は、ダウン変換ブロック（例えば８９３６）を形成することができ、これは、受信器８９０４から分離することができる。いくつかの態様において、ミキサー８９２４および増幅器８９２２は、アップ変換ブロック（例えば８９４２）を形成することができ、これは、送信器８９０８から分離することができる。ダウン変換ブロック８９３６およびアップ変換ブロック８９４２は、ＲＦＥＭ８８４０に関連する受信または送信信号を処理するために使用することができる。追加のＲＦＥＭに関連する信号を処理するために、追加のアップコンバージョンまたはダウンコンバージョンブロックをＢＢＳ８８０４内で使用することができる。
シンセサイザ８９５０、８９５２および８９４８は、適切な回路、論理、インターフェースおよび／またはコードを含んでもよく、水晶発振器８９４８からの信号を使用してクロック信号を生成してもよい。いくつかの態様において、第１のシンセサイザ８９５２は、第１の周波数帯域のＲＦ信号（例えば、ＲＦＥＭ８８０２から受信したミリ波帯域内のＲＦ信号）をＩＦ信号にダウン変換するためのＬＯ信号を生成することができる。いくつかの態様において、第２のシンセサイザ８９４８は、第２の周波数帯域のＲＦ信号（例えば、ＲＦＥＭ８８４０から受信したミリ波帯域内のＲＦ信号）を、シンセサイザ８９５２に関連する同じＩＦ周波数のＩＦ信号にダウン変換するためのＬＯ信号を生成することができる。いくつかの態様において、シンセサイザ８９５０は、ＬＯ信号を生成するように構成することができ、このＬＯ信号は、ミキサ８９１６によってＩＦ信号をベースバンドにダウン変換するために使用され得るか、またはミキサ８９２８によってベースバンド信号をＩＦ信号にアップ変換するために使用され得る。
受信器８９０４は、ミキサー８９１０、ＬＯ増幅器８９１２、ＩＦ増幅器８９１４、ミキサー８９１６、フィルター（例えば、ローパスフィルター）８９１８、およびアナログ－デジタル変換（ＡＤＣ）ブロック８９２０を含むことができる。送信器８９０８は、デジタル－アナログ変換（ＤＡＣ）ブロック８９３２、フィルタ８９３０、ミキサー８９２８、ＩＦ増幅器８９２６、ミキサー８９２４、およびＬＯ増幅器８９２２を含むことができる。第２のＲＦＥＭのためのダウン変換ブロック８９３６は、ミキサー８９３８およびＬＯ増幅器８９４０を含むことができる。第２のＲＦＥＭのためのアップ変換ブロック８９４２は、ミキサー８９４６およびＬＯ増幅器８９４４を含むことができる。
ＲＦＥＭ８８０２に関連する受信動作の一例では、ＲＦ信号がＲＦＥＭ８８０２からトリプレクサ８９０２を介して受信される。受信されたＲＦ信号は、シンセサイザ８９５２によって生成されたＬＯ信号を使用して、ミキサ８９１０によってＩＦ信号にダウン変換される。ＩＦ信号は、ＩＦ増幅器８９１４によって増幅される。増幅されたＩＦ信号は、シンセサイザ８９５０によって生成されたＬＯ信号を使用して、ミキサ８９１６によってベースバンド信号にダウン変換することができる。次いで、ベースバンド信号は、ローパスフィルタ８９１８によってフィルタリングされ、ＡＤＣブロック８９２０によってデジタル信号に変換されてから、モデム８９３４によって処理される。
ＲＦＥＭ８８０２に関連する送信動作の一例では、モデム８９３４によって出力されたデジタル信号は、ＤＡＣブロック８９３２によってアナログ信号に変換することができる。次いで、アナログ信号は、ローパスフィルタ８９３０によってフィルタリングされ、次いで、シンセサイザ８９５０により生成されたＬＯ信号を使用して、ミキサ８９２８によってＩＦ信号にアップ変換される。ＩＦ信号は、ＩＦ増幅器８９２６によって増幅され、次いで、ミキサー８９２４およびシンセサイザー８９５２によって生成されたＬＯ信号を使用してＲＦ信号にアップ変換することができる。次に、ＲＦ信号は、トリプレクサ８９０２および単一同軸ケーブル８８０６を介してＲＦＥＭ８８０２に通信される。
ＲＦＥＭ８８４０に関連する受信動作の一例では、ＲＦ信号がＲＦＥＭ８８４０からトリプレクサ８９０６を介して受信される。受信されたＲＦ信号は、シンセサイザ８９４８によって生成されたＬＯ信号を使用して、ミキサ８９３８によってＩＦ信号にダウン変換される。ＩＦ信号は、ＩＦ増幅器８９１４によって増幅される。増幅されたＩＦ信号は、シンセサイザ８９５０によって生成されたＬＯ信号を使用して、ミキサ８９１６によってベースバンド信号にダウン変換することができる。次いで、ベースバンド信号は、ローパスフィルタ８９１８によってフィルタリングされ、ＡＤＣブロック８９２０によってデジタル信号に変換されてから、モデム８９３４によって処理される。
ＲＦＥＭ８８４０に関連する送信動作の一例では、モデム８９３４によって出力されたデジタル信号は、ＤＡＣブロック８９３２によってアナログ信号に変換することができる。次いで、アナログ信号は、ローパスフィルタ８９３０によってフィルタリングされ、次いで、シンセサイザ８９５０により生成されたＬＯ信号を使用して、ミキサ８９２８によってＩＦ信号にアップ変換される。ＩＦ信号は、ＩＦ増幅器８９２６によって増幅され、次いで、ミキサー８９４６およびシンセサイザー８９４８によって生成されたＬＯ信号を使用してＲＦ信号にアップ変換することができる。次に、ＲＦ信号は、トリプレクサ８９０６および単一同軸ケーブル８８０７を介してＲＦＥＭ８８４０に通信される。
ＢＢＳ８８０４は、図８９において、ＲＦＥＭ８８０２および８８４０に関連する２つのトリプレクサおよび２つの別個のアップコンバージョンおよびダウンコンバージョンチェーンのみを有するものとして図示されているが、この点に関して、本開示は限定されない。より具体的には、ＢＢＳ８８０４は、追加のＲＦＥＭによってサービスされる他の無線帯域内の信号を処理するための追加のアップコンバージョンおよびダウンコンバージョンチェーンを含むことができる。
本明細書で説明するように、図８３～８５に関連して説明する通信アーキテクチャソリューションは、同軸ケーブルを介して送られるＩＦ信号を使用する。これは、モジュラリティに役立つ（ｌｅｎｄｓ ｉｔｓｅｌｆ ｔｏ ｍｏｄｕｌａｒｉｔｙ）が、追加の回路（シンセサイザ回路、基準生成および回復、ＩＦ増幅器、ミキサ、および周波数プランがより厳しいことによるより複雑となるトリプレクサ）と、ＲＦＥＭ上のより多くの信号（例えば、シンセサイザのための基準周波数および制御信号）とを必要とするかもしれない。小さなプラットフォーム（特に携帯電話プラットフォーム）では、プラットフォームのエッジ付近の面積および容量は高価である可能性があるため（特にプラットフォームがますます薄くなっていく場合、限定された容量に対し多くの競合するアンテナおよびプロトコルを有する）、この追加されるコンテンツは、実装および処理効率で問題を生じる可能性がある。
図８６～８９に関連して説明した通信アーキテクチャソリューションは、回路の複雑性を低減するための代替的ソリューションである。より具体的に、図８６～８９に見られるように、ＩＦおよびシンセサイザコンテンツはＲＦＥＭから除去され、それによって、アンテナの周囲のシリコン面積およびソリューションボリューム（ｓｏｌｕｔｉｏｎ ｖｏｌｕｍｅ）を大幅に減少させる。しかし、図８６～８９のソリューションは、モジュラリティ（ｍｏｄｕｌａｒｉｔｙ）に関連した幾つかの欠点を有し得る。例えば、サポートが必要とされる任意の帯域に対して、（特定のＲＦおよびＩＦ周波数に対して）新しいＢＢＳチップが必要とされることがある。これは、一部のＢＢＳが、一部のシステムベンダで要求されない無線帯域処理を含む可能性があるか、または他のベンダで要求される特定の帯域処理機能を含まないため、欠点となり得る。
いくつかの態様では、コンパニオンチップソリューションを導入し、分散フェーズドアレイ通信システム内に実装することができる。コンパニオンチップソリューションは、図９０～９２を参照して本明細書に示される。より具体的には、ＲＦＥＭは、（図８６～８９のＲＦＥＭと同様の）ＲＦｏＣ処理に基づいており、ＢＢＳは、ＩＦ信号を処理するように構成される。これにより、異なる分散フェーズドアレイ通信システムにおいてＢＢＳを同じに保つことができる。コンパニオンチップは、ＲＦＥＭとＢＢＳとの間のリンクとして導入され、特定の無線帯域に関連するＲＦ－ｔｏ－ＩＦ信号処理のために構成することができる。この点で、プラットフォームエッジでの面積とボリュームが減少し、ＢＢＳは、（処理帯域要件に基づいて異なる通信システムに導入された異なるコンパニオンチップを有する）複数の通信システムに対して同一に保つことができる。コンパニオンチップを使用することにより、プラットフォームエッジにおけるモジュラリティと最小ボリュームの両方を達成することができる。
本明細書で使用されるように、用語「コンパニオンチップ」は、用語「補足中間周波数サブシステム（ＳＩＦＳ）」と交換可能に使用される。
図９０は、ＲＦＥＭ、コンパニオンチップおよびＢＢＳを含む例示的な分散フェーズドアレイシステムを示し、いくつかの態様では、ＩＦ処理はコンパニオンチップにオフロード（ｏｆｆｌｏａｄ）される。図９０を参照すると、分散フェーズドアレイ通信システム９０００は、ＲＦＥＭ９００２、コンパニオンチップ９０４０、およびベースバンドサブシステム（ＢＢＳ）９００４を含むことができる。ＲＦＥＭ９００２は、単一の同軸ケーブル９０４２を介してコンパニオンチップ９０４０に結合される。コンパニオンチップ９０４０は、接続９００６を介してＢＢＳ９００４に結合される。いくつかの態様において、接続９００６は、（例えば、図９１の９１２２および９１２４で示されるような）ＰＣＢ接続トレースであり得る。
ＲＦＥＭ９００２は、フェーズドアンテナアレイ９００８、ＲＦ受信器９０１０、ＲＦ送信器９０１２、デュプレクサ９０３６、および送信（ＴＸ）／受信（ＲＸ）スイッチ９０３４を含むことができる。ＲＦ受信器９０１０は、複数の電力増幅器９０１６、複数の移相器９０１８、コンバイナ９０２０、およびＲＦ増幅器９０２２を含むことができる。ＲＦ送信器９０１２は、ＲＦ増幅器９０３２、スプリッタ９０３０、複数の移相器９０２８、および複数の増幅器９０２６を含むことができる。
受信動作の一例では、スイッチ９０３４は、受信器チェーン処理を起動することができる。アンテナアレイ９００８は、複数の信号９０１４を受信するために使用することができる。受信信号９０１４は、増幅器９０１６によって増幅され得、それらの位相は、対応する移相器９０１８によって調整され得る。各移相器９０１８は、制御回路から（例えば、ＢＢＳ９００４内のモデムから）、別個の位相調整信号（図９０には図示せず）を受信することができ、ここで、個々の位相調整信号は、フェーズドアンテナアレイ９００８を介して受信された信号を処理するときに、所望の信号指向性に基づくことができる。
移相器９０１８の出力における位相調整信号は、コンバイナ（ｃｏｍｂｉｎｅｒ）９０２０によって結合（ｃｏｍｂｉｎｅ）され、次いで、ＲＦ増幅器９０２２によって増幅され、ＲＦ入力信号９０２３を生成し得る。ＲＦ入力信号９０２３は、デュプレクサ９０３６および同軸ケーブル９０４２を介してコンパニオンチップ９０４０に通信することができる。いくつかの態様において、ＲＦ入力信号９０２３は、６０ＧＨｚ信号または５Ｇ通信帯域を含むミリメートル波帯域（ｍｉｌｌｉｍｅｔｅｒ ｗａｖｅ ｂａｎｄ）内の別の信号であり得る。いくつかの態様において、ＲＦＥＭ９００２は、以下に説明するように、同軸ケーブル９０４２を介した信号の通信に先立って、インピーダンスマッチングのための適応的マッチングブロック９０３８を含むことができる。
送信動作の一例では、スイッチ９０３４は、送信器チェーン処理を起動することができる。ＢＢＳ９００４は、ベースバンド信号を生成することができ、これは、ＢＢＳ９００４内のＩＦ信号に変換することができる。ＩＦ信号は、接続９００６を介してコンパニオンチップ９０４０に通信することができ、そこでＲＦ出力信号９０３１に変換することができる。ＲＦＥＭ９００２は、同軸ケーブル９０４２およびデュプレクサ９０３６を介して、コンパニオンチップ９０４２からＲＦ出力信号９０３１を受信することができる。
ＲＦ出力信号９０３１は、ＲＦ増幅器９０３２によって増幅され、次いで、スプリッタ９０３０に通信され得る。スプリッタ９０３０は、増幅されたＲＦ信号の複数のコピーを生成し、信号コピーを複数の移相器９０２８に通信する。複数の移相器９０２８は、異なる位相調整信号を用いて、複数の位相調整信号を生成することができ、この信号は、複数の増幅器９０２６によって増幅することができる。複数の増幅器９０２６は、フェーズドアンテナアレイ９００８によって送信する複数の信号９０２４を生成する。
図９１は、いくつかの態様による、図９０のコンパニオンチップとＢＢＳを示すより詳細な図である。図９１を参照すると、コンパニオンチップ９０４０は、デュプレクサ９１０２、受信器９１０４、送信器９１０６、およびＬＯシンセサイザ９１０８を含むことができる。受信器９１０４は、ミキサ９１１０、ＬＯ増幅器９１１２、およびＩＦ増幅器９１０４を含むことができる。送信器９１０６は、ミキサ９１１８、ＬＯ増幅器９１１６、およびＩＦ増幅器９１２０を含むことができる。
ＢＢＳ９００４は、ＲＦ受信器９１２６、ＲＦ送信器９１２８、モデム９１３０、水晶発振器９１３６、シンセサイザ９１３４、および分割器９１３２を含むことができる。シンセサイザ９１３４は、適切な回路、論理、インターフェースおよび／またはコードを含んでもよく、水晶発振器９１３６からの信号を使用して、信号９１３５などのクロック信号を生成してもよい。生成されたクロック信号９１３５は、ＲＦ受信器９１２６によって使用され、ミキサー９１４０を使用して（コンパニオンチップ９０４０からの）ＩＦ信号をダウン変換することができる。生成されたクロック信号９１３５はまた、ＲＦ送信器９１２８によって使用され、ミキサー９１４８を使用してベースバンド信号をＩＦ信号にアップ変換することができる。
いくつかの態様において、ＬＯ信号９１３５は、分割器９１３２によって分割されて、クロック基準信号９１３３を生成することができる。クロック基準信号９１３３は、コンパニオンチップ９０４０に通信され、シンセサイザ９１０８によって使用されて、ＲＦ信号（例えば、９０２３）をＩＦ信号にダウン変換するため、またはＩＦ信号をＲＦ信号（例えば、９０３１）にアップ変換するために使用されるＬＯ信号９１５４を生成することができる。
ＲＦ受信器９１２６は、ＩＦ増幅器９１３８、ミキサ９１４０、フィルタ９１４２、およびアナログ－デジタル変換（ＡＤＣ）ブロック９１４４を含むことができる。ＲＦ送信器９１２８は、デジタル－アナログ変換（ＤＡＣ）ブロック９１５２、フィルタ９１５０、ミキサ９１４８、およびＩＦ増幅器９１４６を含むことができる。
受信動作の一例では、ＲＦ信号（例えば、９０２３）は、ＲＦＥＭ９００２から、単一の同軸９０４２およびデュプレクサ９１０２を介して、コンパニオンチップ９０４０によって受信される。ＲＦ信号９０２３は、受信器９１０４によってダウン変換され、ＩＦ信号９１５６を生成する。より具体的には、ＲＦ信号９０２３は、増幅器９１１２によって増幅されたＬＯ基準信号９１５４を使用して、ミキサ９１１０によってダウン変換される。ダウン変換された信号は、増幅器９１１４によって増幅され、ＩＦ信号９１５６を生成する。ＩＦ信号９１５６は、接続９００６（例えば、基板トレース９１２２）を介してＢＢＳ９００４に通信され、受信器９１２６による追加処理が行われる。最初に、ＩＦ信号９１５６は、ＩＦ増幅器９１３８によって増幅される。増幅されたＩＦ信号は、ミキサ９１４０によってベースバンド信号にダウン変換され、次いでローパスフィルタ９１４２によってフィルタされ、ＡＤＣブロック９１４４によってデジタル信号に変換されてから、モデム９１３０によって処理される。いくつかの態様では、コンパニオンチップ９０４０およびＢＢＳ９００４の両入力／出力側にＴＸ／ＲＸスイッチを含んでいてもよく、単一の信号（例えば、結合信号）がサブシステム９０４０または９００４に通信され得る。この場合、複数のセットの代わりに、１つのセットの基板トレース（例えば、９１２２のみ）を使用することができる。
送信動作の一例では、モデム９１３０によって出力されたデジタル信号は、ＤＡＣブロック９１５２によってアナログ信号に変換することができる。次いで、アナログ信号は、ローパスフィルタ９１５０によってフィルタリングされ、次いで、ミキサ９１４８によってＩＦ信号にアップ変換される。ＩＦ信号は、ＩＦ増幅器９１４６によって増幅され、ＩＦ信号９１５８を生成することができる。ＩＦ信号９１５８は、接続９００６（例えば、ボードトレース９１２４）を介してコンパニオンチップ９０４０に通信される。コンパニオンチップ９０４０において、ＩＦ信号９１５８は、送信器９１０６内の増幅器９１２０によって最初に増幅され、次いで、増幅器９１１６によって増幅されたＬＯ信号９１５４を使用して、ミキサ９１１８によってアップ変換される。ミキサ９１１８は、ＲＦ出力信号９０３１を生成し、これはデュプレクサ９１０２および同軸ケーブル９０４２を介してＲＦＥＭ９００２に通信される。
いくつかの態様において、同軸ケーブル９０４２は、ＤＣ電力信号（例えば、ＢＢＳ９００４からＲＦＥＭ９００２へ）、制御信号およびフェーズドアンテナアレイ９００８によって受信または送信されるＲＦデータ信号の通信に使用することができる。制御信号は、位相調整信号、パワーアップ信号、パワーダウン信号、およびＢＢＳ９００４からＲＦＥＭ９００２および／またはコンパニオンチップ９０４０へ通信される他の制御信号を含むことができる。いくつかの態様において、制御信号は、ＲＦＥＭ９００２からコンパニオンチップ９０４０を介してＢＢＳ９００４に通信される位相調整要求信号またはその他のデータ要求信号を含むことができる。この点に関し、直接変換方式は、ＲＦＥＭおよびＢＢＳが単一の同軸ケーブルを介して結合される分散フェーズドアレイシステムに関連して使用することができる。
いくつかの態様において、制御信号は、ＲＦＥＭ動作を制御する（例えば、出力電力レベル、ＡＧＣ、ＯＮ／ＯＦＦなどを制御する）ために使用することができる。さらに、ＲＦＥＭとＢＢＳとの間の制御リンクは、双方向であってもよく、ＢＢＳからＲＦＥＭへのコマンドおよびＲＦＥＭからＢＢＳへの遠隔測定転送（ｔｅｌｅｍｅｔｒｙ ｔｒａｎｓｆｅｒ）（例えば、ＰＡ電力検出器読み出しデータ、制御コマンド受信後のＡＣＫ、温度検出器読み出しデータなど）のために使用することができる。
図９２は、幾つかの態様による、コンパニオンチップ内のＩＦ処理を伴うマルチバンド分散フェーズドアレイシステムを示す。図９２を参照すると、分散フェーズドアレイ通信システム９２００を、マルチバンドシステムを実施するために使用することができる。より具体的には、複数のＲＦＥＭ（９２０２、．．．、９２０４）を単一のコンパニオンチップ９２０６および単一のＢＢＳ９２０８と使用することができ、各ＲＦＥＭは特定の通信帯域で無線信号を処理するフェーズドアンテナアレイを含む。ＲＦＥＭ９２０２、．．．、９２０４は、対応する単一同軸ケーブル９２１０、．．．、９２１２を介してコンパニオンチップ９２０６に結合することができる。
図９２を参照すると、コンパニオンチップ９２０６は、複数の処理チェーンを含むことができ、各チェーンは、別個のＲＦＥＭと関連付けられる。より具体的には、コンパニオンチップ９２０６内の第１の処理チェーンは、ＲＦＥＭ９２０２に関連付けることができ、デュプレクサ９２１６、ＩＦ受信器９２１８、ＬＯ発生器９２２２、およびＩＦ送信器９２２０を含むことができる。コンパニオンチップ９２０６内の第２の処理チェーンは、ＲＦＥＭ９２０４に関連付けることができ、デュプレクサ９２３６、ＩＦ受信器９２３８、ＬＯ発生器９２４２、およびＩＦ送信器９２４０を含むことができる。
ＢＢＳ９２０８は、受信器９２６０、送信器９２６２、モデム９２６４、発振器９２７０、シンセサイザ９２６８、および分割器９２６６を含むことができる。シンセサイザ９２６８は、適切な回路、論理、インターフェースおよび／またはコードを含んでもよく、水晶発振器９２７０からの信号を使用してクロック信号を生成してもよい。いくつかの態様において、シンセサイザ９２６８は、ＩＦ信号９２５８をダウン変換するためにミキサ９２７４によって使用される、または増幅器９２８０による増幅のためにベースバンド信号をＩＦ信号にアップ変換するためにミキサ９２８２によって使用されるＬＯ信号を生成することができる。いくつかの態様において、シンセサイザ９２６８はＬＯ信号を生成でき、これは分割器９２６６によって分割されて、クロック基準信号９２６７を生成することができる。クロック基準信号は、基板トレース９２１４を介してコンパニオンチップ９２０６に通信され、シンセサイザの９２２２および９２４２によって、対応するＬＯ信号９２２３および９２４３を生成するのに使用される。
受信器９２６０は、ＩＦ増幅器９２７２、ミキサ９２７４、フィルタ（例えば、ローパスフィルタ）９２７６、およびアナログ－デジタル変換（ＡＤＣ）ブロック９２７８を含むことができる。送信器９２６２は、デジタル－アナログ変換（ＤＡＣ）ブロック９２８６、フィルタ９２８４、ミキサ９２８２、およびＩＦ増幅器９２８０を含むことができる。
ＲＦＥＭ９２０２に関連する受信動作の一例では、ＲＦ信号は、同軸ケーブル９２１０及びデュプレクサ９２１６を介して、ＲＦＥＭ９２０２からコンパニオンチップ９２０６で受信される。受信されたＲＦ信号は、シンセサイザ９２２２によって生成されたＬＯ信号９２２３を使用して、ミキサ９２２４によってＩＦ信号にダウン変換される。ＩＦ信号は、ＩＦ増幅器９２２８によって増幅される。増幅されたＩＦ信号９２５８は、受信器９２６０によるさらなる処理のために、基板トレース９２１４を介してＢＢＳ９２０８に送信される。受信器９２６０において、ＩＦ信号９２５８は、最初に増幅器９２７２によって増幅され、シンセサイザ９２６８によって生成されたＬＯ信号を使用して、ミキサ９２７４によってベースバンド信号にダウン変換される。次いで、ベースバンド信号は、ローパスフィルタ９２７６によってフィルタリングされ、ＡＤＣブロック９２７８によってデジタル信号に変換されてから、モデム９２６４によって処理される。
ＲＦＥＭ９２０２に関連する送信動作の一例では、モデム９２６４によって出力されたデジタル信号は、ＤＡＣブロック９２８６によってアナログ信号に変換することができる。次いで、アナログ信号は、ローパスフィルタ９２８４によってフィルタリングされ、次いで、シンセサイザ９２６８により生成されたＬＯ信号を使用して、ミキサ９２８２によってＩＦ信号にアップ変換される。ＩＦ信号は、ＩＦ増幅器８９２６によって増幅され、ＩＦ信号９２５６を生成することができる。ＩＦ信号９２５６は、基板トレース９２１４を介してコンパニオンチップ９２０６に通信され、ＩＦ送信器９２２０によってさらに処理される。送信器９２２０内で、ＩＦ信号９２５６は、増幅器９２３４によって増幅され、増幅器９２３０によって増幅されたＬＯ信号９２２３を使用して、ミキサ９２３２によってＲＦ信号にアップ変換される。ＲＦ信号は、デュプレクサ９２１６および同軸ケーブル９２１０を介してＲＦＥＭ９２０２に通信され、ＲＦＥＭアンテナアレイによるさらなる処理および送信が行われる。いくつかの態様において、ＴＸ／ＲＸスイッチをコンパニオンチップ９２０６およびＢＢＳ９２０８の両方において使用して、単一のセットの基板トレースが、任意の時点において単一の信号（結合信号であってもよい）を通信するために使用できるようにしてもよい。
ＲＦＥＭ９２０４に関連する受信動作の一例では、ＲＦ信号は、同軸ケーブル９２１２及びデュプレクサ９２３６を介して、ＲＦＥＭ９２０４からコンパニオンチップ９２０６で受信される。受信されたＲＦ信号は、シンセサイザ９２４２によって生成されたＬＯ信号９２４３を使用して、ミキサ９２４４によってＩＦ信号にダウン変換される。ＩＦ信号は、ＩＦ増幅器９２４８によって増幅される。増幅されたＩＦ信号９２５８は、受信器９２６０によるさらなる処理のために、基板トレース９２１４を介してＢＢＳ９２０８に送信される。受信器９２６０において、ＩＦ信号９２５８は、最初に増幅器９２７２によって増幅され、シンセサイザ９２６８によって生成されたＬＯ信号を使用して、ミキサ９２７４によってベースバンド信号にダウン変換される。次いで、ベースバンド信号は、ローパスフィルタ９２７６によってフィルタリングされ、ＡＤＣブロック９２７８によってデジタル信号に変換されてから、モデム９２６４によって処理される。
ＲＦＥＭ９２０２に関連する送信動作の一例では、モデム９２６４によって出力されたデジタル信号は、ＤＡＣブロック９２８６によってアナログ信号に変換することができる。次いで、アナログ信号は、ローパスフィルタ９２８４によってフィルタリングされ、次いで、シンセサイザ９２６８により生成されたＬＯ信号を使用して、ミキサ９２８２によってＩＦ信号にアップ変換される。ＩＦ信号は、ＩＦ増幅器８９２６によって増幅され、ＩＦ信号９２５６を生成することができる。ＩＦ信号９２５６は、基板トレース９２１４を介してコンパニオンチップ９２０６に通信され、ＩＦ送信器９２４０によってさらに処理される。送信器９２４０内で、ＩＦ信号９２５６は、増幅器９２５４によって増幅され、増幅器９２５０によって増幅されたＬＯ信号９２４３を使用して、ミキサ９２５２によってＲＦ信号にアップ変換される。ＲＦ信号は、デュプレクサ９２３６および同軸ケーブル９２１２を介してＲＦＥＭ９２０４に通信され、ＲＦＥＭアンテナアレイによるさらなる処理および送信が行われる。
コンパニオンチップ９２０６は、ＲＦＥＭ９２０２および９２０４に関連する２つのデュプレクサおよび２つの別々の処理チェーン（各処理チェーンに受信器および送信器を有する）のみを有するものとして図９２に示されているが、この点に関して、開示は限定されない。より具体的には、コンパニオンチップ９２０６は、追加のＲＦＥＭによってサービスされる他の無線帯域内の信号を処理するための追加の処理チェーンを含むことができる。
図９１～９２では、ＬＯ発生器としてサブシステム９１０８、９１３４、９２２２、９２４２、および９２６８を説明したが、これらのサブシステムはまた、他のタイプの周波数ソース（例えば、周波数乗算器など）を含むことができる。
図８３～９２は、トリプレクサ（またはデュプレクサ）と受信器および／または送信器および／または周波数ソースとの間の直接的な接続を図示しているが、この点に関して本開示は限定されず、対応するＴＸ／ＲＸスイッチを使用して、１つの結合された信号のみをトリプレクサ（またはデュプレクサ）に通信することができる。例えば、図８３を参照すると、トリプレクサ８３４８とＬＯ発生器（または周波数ソース）８３４４との間にＴＸ／ＲＸスイッチを設けることができ、ＴＸまたはＲＸ信号のみがトリプレクサ８３４８を介して一度に通信されることを可能にする。同様のＴＸ／ＲＸスイッチを、トリプレックサ／デュプレクサ８４０２、８５５０、８６３６、８７０２、８８３６、８９０２、８９０６、９０３６、９１０２、９２１６、および９２３６に関連して使用することができる。
ＲＦ通信システムは、しばしば、半導体ダイ上に形成されるサブシステム（例えば、電圧制御発振器（ＶＣＯ）、電力増幅器、トランシーバ、モデムなど）を利用する。しかし、オンチップ集積デバイスは、任意のプロセスノード、特に高度なプロセスノードに関連する金属スタックと、それらの受動要素に関連する劣悪な品質ファクタとを含むことがある。この点で、特にチップ上に実装される大規模電力コンバイナに対する全体的な電力結合効率が低くなり得る。
図９３は、幾つかの態様による、双方向電力コンバイナ（ｔｗｏ－ｗａｙ ｐｏｗｅｒ ｃｏｍｂｉｎｅｒ）の例示的なオンチップ実装を示す。図９３を参照すると、抵抗９３０６に結合された電力増幅器９３０２および９３０４を含むことができる双方向電力コンバイナ９３００が図示されている。双方向電力コンバイナ９３００は、図３Ａに示されるｍｍＷａｖｅ通信回路３００のＲＦ回路３２５に組み込まれてもよいが、これらに限定されない。さらに、電力増幅器９３０２は、伝送ライン９３０８に結合され、電力増幅器９３０４は、伝送ライン９３１０に結合される。伝送ライン９３０８および９３１０は、１／４波長伝送ラインであり得る。両方の伝送ライン９３０８および９３１０の出力は、結合されて、アンテナ９３１２で終端され得る。図９３に見られるように、双方向電力コンバイナ９３００は、半導体ダイ又はチップ９３２０内に完全に実装される。チップ９３２０は、ＰＣＢ基板９３３０と共にパッケージすることができる。アンテナ９３１２は、ＰＣＢ基板９３３０上に実装することができ、例えば、フェーズドアンテナアレイを含むことができる。
図９４は、幾つかの態様による、大規模電力コンバイナ（ｌａｒｇｅ ｓｃａｌｅ ｐｏｗｅｒ ｃｏｍｂｉｎｅｒ）の例示的なオンチップ実装を示す。図９４を参照すると、複数の電力増幅器９４０６、９４０８、．．．、９４１０に結合された電力コンバイナ９４１２が図示されている。電力増幅器出力は、電力コンバイナ９４１２の入力に結合され得る。電力コンバイナ９４１２は、３つ以上の電力増幅器に結合されてもよく、従って、大規模電力コンバイナと呼び得る。
電力コンバイナ９４１２は、出力数は減少する（最後の結合段は単一の出力を有する）複数の結合段となる、伝送ラインおよび抵抗のカスケード接続を含む。例えば、電力増幅器９４０６および９４０８は、それぞれ伝送ライン９４１４および９４１６に結合され得る。電力増幅器９４０６および９４０８の出力は、抵抗９４３６によって結合することができる。伝送ライン９４１４及び９４１６の出力は、単一の出力９４２２に結合され、それは次の結合段に出力される。同様に、電力増幅器９４１０および隣接する電力増幅器（図９４には図示されていない）は、伝送ライン９４１８および９４２０、ならびに抵抗９４３８に結合される。伝送ライン９４１８及び９４２０の出力は、単一の出力９４２４に結合され、それは次の結合段に出力される。
前の段の出力を結合し、次の結合段への少ない数の入力を生成するこのプロセスは、最後の２つの伝送ライン９４２６および９４２８まで続く。伝送ライン９４２６および９４２８への入力は、抵抗９４４０を介して結合され、伝送ライン９４２６および９４２８の出力は、電力コンバイナ９４１２の単一の出力９４３０に結合される。電力コンバイナ９４１２の出力信号９４３０は、接続端子９４３２を介してアンテナ９４３４に通信される。図９４に見られるように、電力増幅器９４０６～９４１０および電力コンバイナ９４１２は、半導体ダイまたはチップ９４０２内に実装される。チップ９４０２は、ＰＣＢ基板９４０４と共にパッケージすることができる。いくつかの態様において、接続端子９４３２は、チップ９４０２をＰＣＢ基板９４０４に接続するために使用される複数の半田ボールのうちの１つであってもよい。
図９５は、いくつかの態様による、インピーダンス変換ネットワークの例示的なオンチップ実装を示す。図９５を参照すると、インピーダンス変換ネットワーク９５０８を介してアンテナ９５１２に結合された電力増幅器９５０６が示されている。インピーダンス変換ネットワーク９５０８は、適切な回路、論理、インターフェースおよび／またはコードを含んでもよく、電力増幅器９５０６の出力におけるインピーダンスを、アンテナ９５１２の入力におけるインピーダンスとマッチングするように構成されてもよい。インピーダンス変換ネットワーク９５０８は、接続端子９５１０を介してアンテナ９５１２に結合することができる。
いくつかの態様において、接続端子９５１０は、試験または測定装置を電力増幅器９５０６に結合するために使用することができる。試験または測定装置は、５０オームの抵抗を伴うことができるが、これは電力増幅器９５０６には高すぎるかもしれない。インピーダンス変換ネットワーク９５０８は、接続端子９５１０において電力増幅器９５０６と試験装置とを結合し、インピーダンスを適宜調整するために使用することができる。図９５に見られるように、電力増幅器９５０６およびインピーダンス変換ネットワーク９５０８は、半導体ダイまたはチップ９５０２内に実装される。チップ９５０２は、ＰＣＢ基板９５０４と共にパッケージすることができる。いくつかの態様において、接続端子９５１０は、チップ９５０２をＰＣＢ基板９５０４に接続するために使用される複数の半田ボールのうちの１つであってもよい。
図９３、図９４、および図９５に見られるように、電力増幅器、電力コンバイナ、およびインピーダンス変換ネットワークは、チップ上に実装される。しかしながら、オンチップ電力結合およびインピーダンス変換は、パッシブかつ損失のあるシリコン基板の品質が悪いと、損失が大きくなり、全体的な伝送効率を低下させる。このような損失は、より高いレベルの結合および／または急激なインピーダンス変換と共に急速に増大し得る。損失的（ｌｏｓｓｙ）電力結合とインピーダンス変換は、シリコンメタライゼーションの悪い先進的な技術ノードにおいては、さらに悪化されることがある。いくつかの態様において、損失的（ｌｏｓｓｙ）な電力結合およびインピーダンス変換は、電力結合に、半導体ダイに関連するＰＣＢ基板上のインピーダンス変換ネットワークを実装することによって、改善することができる。この点に関し、オンパッケージ損失（ｏｎ ｐａｃｋａｇｅ ｌｏｓｓｅｓ）は、電力結合のために大幅に低減することができる。これは、大幅な効率向上を提供でき、特に、１／４波長伝送ラインまたは複数の伝送ラインを使用するアーキテクチャの場合に、大規模電力結合に十分に適している。インピーダンス変換ネットワークおよび電力結合がＰＣＢ基板上に実装される例示的な態様は、図９６、図９７、図９８、および図９９を参照して以下に図示される。
図９６は、幾つかの態様による、双方向電力コンバイナ（ｔｗｏ－ｗａｙ ｐｏｗｅｒ ｃｏｍｂｉｎｅｒ）の例示的なオンパッケージ実装を示す。図９６を参照すると、抵抗９６０６に結合された電力増幅器９６０２および９６０４を含むことができる双方向電力コンバイナ９６００が図示されている。さらに、電力増幅器９６０２は、伝送ライン９６０８に結合され、電力増幅器９６０４は、伝送ライン９６１０に結合される。伝送ライン９６０８および９６１０は、１／４波長伝送ラインであり得る。両方の伝送ライン９６０８および９６１０の出力は、結合されて、アンテナ９６１２で終端され得る。
図９６に見られるように、電力増幅器９６０２および９６０４は、半導体ダイまたはチップ９６２０内に実装することができる。チップ９６２０は、ＰＣＢ基板９６３０と共にパッケージすることができる。抵抗器９６０６、伝送ライン９６０８および９６１０、およびアンテナ９３１２は、ＰＣＢ基板９６３０上に実装することができる。伝送ライン９６０８および９６１０および抵抗器９６０６は、接続端子９６１４および９６１６を介して電力増幅器９６０２および９６０４に結合され得る。いくつかの態様において、接続端子９６１４および９６１６は、チップ９６２０をＰＣＢ基板９６３０に接続するために使用される複数の半田ボールのうちの１つであってもよい。
図９７は、幾つかの態様による、大規模電力コンバイナ（ｌａｒｇｅ ｓｃａｌｅ ｐｏｗｅｒ ｃｏｍｂｉｎｅｒ）の例示的なオンパッケージ実装を示す。図９７を参照すると、複数の電力増幅器９７０６、９７０８、．．．、９７１０に結合された電力コンバイナ９７１２が図示されている。電力増幅器出力は、電力コンバイナ９７１２の入力に結合され得る。電力コンバイナ９７１２は、３つ以上の電力増幅器に結合されてもよく、従って、大規模電力コンバイナと呼び得る。いくつかの態様において、電力コンバイナ９７１２は、Ｎ：１ ＲＦ電力コンバイナであり得る。
電力コンバイナ９７１２は、出力数は減少する（最後の結合段は単一の出力を有する）複数の結合段となる、伝送ラインおよび抵抗のカスケード接続を含む。例えば、電力増幅器９７０６および９７０８は、それぞれ伝送ライン９７１４および９７１６に結合され得る。電力増幅器９７０６および９７０８の出力は、抵抗９７４０によって結合することができる。伝送ライン９７１４及び９７１６の出力は、単一の出力９７２２に結合され、それは次の結合段に出力される。同様に、電力増幅器９７１０および隣接する電力増幅器（図９７には図示されていない）は、伝送ライン９７１８および９７２０、ならびに抵抗９７４２に結合される。伝送ライン９７１８及び９７２０の出力は、単一の出力９７２４に結合され、それは次の結合段に出力される。
前の段の出力を結合し、次の２つの結合段への入力数を低減するこのプロセスは、最後の２つの伝送ライン９７２６および９７２８まで続く。伝送ライン９７２６および９７２８への入力は、抵抗９７４４を介して結合され、伝送ライン９７２６および９７２８の出力は、電力コンバイナ９７１２の単一の出力９７３０に結合される。電力コンバイナ９７１２の出力信号９７３０は、アンテナ９７３２に通信される。
図９４に見られるように、電力増幅器９７０６ー９７１０は、半導体ダイまたはチップ９７０２内に実装することができる。チップ９７０２は、ＰＣＢ基板９７０４と共にパッケージすることができる。電力増幅器９７０６～９７１０の出力は、接続端子９７３４、９７３６、．．．、９７３８を介して電力コンバイナ９７１２の対応する伝送ラインに結合することができる。いくつかの態様において、接続端子９７３４ー９７３８は、チップ９７０２をＰＣＢ基板９７０４に接続するために使用される複数の半田ボールのうちの１つであってもよい。
いくつかの態様において、電力コンバイナ９７１２、電力増幅器９７０６～９７１０、および／またはアンテナ９７３２は、無線トランシーバの一部であり得る。無線トランシーバを用いて、Ｗｉｒｅｌｅｓｓ Ｇｉｇａｂｉｔ Ａｌｌｉａｎｃｅ（ＷｉＧｉｇ）プロトコルまたは５Ｇプロトコルのような１つ以上の無線プロトコルに準拠した信号を受信および送信できる。
図９８は、いくつかの態様による、インピーダンス変換ネットワークの例示的なオンパッケージ実装を示す。図９８を参照すると、インピーダンス変換ネットワーク９８０８を介してアンテナ９８１２に結合された電力増幅器９８０６が示されている。インピーダンス変換ネットワーク９８０８は、適切な回路、論理、インターフェースおよび／またはコードを含んでもよく、電力増幅器９８０６の出力におけるインピーダンスを、アンテナ９８１２の入力におけるインピーダンスとマッチングするように構成されてもよい。インピーダンス変換ネットワーク９８０８は、接続端子９８１０を介して電力増幅器９８０６に結合することができる。いくつかの態様において、接続端子９８１０は、試験または測定装置を電力増幅器９８０６に結合するために使用することができる。試験または測定装置は、５０オームの抵抗を伴うことができるが、これは電力増幅器９８０６には高すぎるかもしれない。インピーダンス変換ネットワーク９８０８は、接続端子９８０６において電力増幅器９８１０と試験装置とを結合し、インピーダンスを適宜調整するために使用することができる。
図９８に見られるように、電力増幅器９８０６は、半導体ダイまたはチップ９８０２内に実装することができる。チップ９８０２は、ＰＣＢ基板９８０４と共にパッケージすることができる。インピーダンス変換ネットワーク９８０８およびアンテナ９８１２は、ＰＣＢ基板９８０４内に実装することができる。いくつかの態様において、接続端子９８１０は、チップ９８０２をＰＣＢ基板９８０４に接続するために使用される複数の半田ボールのうちの１つであってもよい。
図９９は、幾つかの態様による、Ｄｏｈｅｒｔｙ電力増幅器の例示的なオンパッケージ実装を示す。図９９を参照すると、Ｄｏｈｅｒｔｙ電力増幅器９９００は、キャリア電力増幅器９９０６およびピーキング電力増幅器９９０８を含むことができる。信号入力端子９９２２は、キャリア電力増幅器９９０６の入力に直接結合することができる。信号入力端子９９２２はまた、１／４波長伝送ライン９９１０を介してピーキング電力増幅器９９０８の入力に結合されてもよい。搬送波電力増幅器９９０６の出力は、オフセット伝送ライン９９１２ならびに１／４波長伝送ライン９９１６および９９１８を介して、アンテナ９９２０に結合することができる。ピーキング増幅器９９０８の出力は、オフセット伝送ライン９９１４および１／４波長伝送ライン９９１８を介してアンテナ９９２０に結合することができる。伝送ライン９９１８の出力における結合出力信号９９２４は、伝送のためにアンテナ９９２０に通信することができる。
図９９に示すように、キャリア（ｃａｒｒｉｅｒ）電力増幅器９９０６、ピーキング（ｐｅａｋｉｎｇ）電力増幅器９９０８、および１／４波長伝送ライン９９１０は、半導体ダイまたはチップ９９０２内に実装することができる。チップ９９０２は、ＰＣＢ基板９９０４と共にパッケージすることができる。伝送ライン９９１２、９９１４、９９１６、および９９１８、ならびにアンテナ９９２０は、ＰＣＢ基板９９０４内に実装することができる。この点に関し、ＰＣＢ基板９９０４上に複数の長い伝送ラインを実装することにより、Ｄｏｈｅｒｔｙ電力増幅器９９００の効率を改善することができる。
ｍｍＷａｖｅ周波数範囲で動作するマイクロ波アンテナサブシステムは、ミクロン範囲で非常に小さい。従って、シャーシサイズの要件のため、及び部品及びアンテナの密なパッケージングのために、空間が貴重（ｐｒｅｍｉｕｍ）であるモバイル装置に使用するために、アンテナ及び無線サブシステムのサイズ、特に厚さを低減する方法を発見することが重要である。同時に、熱的、電気的、機械的オーバーレイ（ｍｅｃｈａｎｉｃａｌ ｏｖｅｒｌａｙ）の問題に対処し、低減すべきである。コスト改善も大きな課題である。コンポーネント、アンテナ及びアンテナのサブシステムを互いにオーバーレイ（ｏｖｅｒｌａｙ）することにより、サブシステムのサイズ及び厚さの両方が減少する。オーバーモールド（ｏｖｅｒｍｏｌｄ）における相互接続を有するオーバーモールドの使用は、アンテナをサブシステムの側面に配置することを可能にし、競合する技術よりも熱的および機械的改善を提供する別の概念である。
図１００Ａは、幾つかの態様による、コネクタを使用する非成形積層パッケージ・オン・パッケージ埋め込みダイ無線システム（ｕｎｍｏｌｄｅｄ ｓｔａｃｋｅｄ ｐａｃｋａｇｅ－ｏｎ－ｐａｃｋａｇｅ ｅｍｂｅｄｄｅｄ ｄｉｅ ｒａｄｉｏ ｓｙｓｔｅｍ）を示す側面図である。埋め込みダイ無線システムは、図３Ａに示されるｍｍＷａｖｅ通信回路３００のアンテナアレイ回路３３０に組み込まれてもよいが、埋め込みダイ無線システムは、これに限定されない。この態様は、未成形パッケージ１０００５およびパッケージ１０００７を含む、非成形積層パッケージオンパッケージ埋め込みダイ１００００を含む。パッケージ１０００５は、ＰＣＢのような積層構造を含んでもよく、その中にＲＦＩＣ１０００６が埋め込まれている。この文脈で使用されるように、「非成形（ｕｎｍｏｌｄｅｄ）」とは、ダイ１０００６が金型に包まれていないか、またはカプセル化されていないことを意味する。パッケージの種々の部品のｚ－高さに対して図示される寸法は、例示を目的としたものであり、パッケージが使用を見出すモバイル装置の容積が非常に制限されている場合に処理される非常に小さい寸法を図示するのに役立つ。
また、ＰＣＢ１０００５の上部および下部の最初の数ミクロンは、ＲＦＩＣが埋め込まれるＰＣＢのコアの前にあってもよいプレ含浸（ｐｒｅ－ｉｍｐｒｅｇｎａｔｉｏｎ（ＰｒｅＰｒｅｇ））層であってもよい。ＰｒｅＰｒｅｇは、その非常に薄い厚さのおかげで使用できる。ＰｒｅＰｒｅｇは非常に薄く、例えば、２５ｕｍまたは３０ｕｍであり得る。ＰｒｅＰｒｅｇは、エポキシ材料であってもよいが、積層材料、例えば銅クラッドラミネート（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ（ＣＣＬ））であってもよい。この技術は、有機ポリマーを基材とする積層材だけでなく、セラミックを基材とする無機層にも及ぶ。
アンテナ基板産業で使用されるように、「コア（ｃｏｒｅ）」は、基板の内部部分であって、基板の他の領域、例えばＰｒｅＰｒｅｇよりも厚く、かつより剛性であり得るものを意味し得る。パッケージ１０００５は、パッケージ内にカプセル化されていないＰＣＢのような層状基板であるという点で、成形されない。シールド１０００１はパッケージ１０００５の上部にあり、構成要素１０００３をＲＦＩ／ＥＭＩからシールドする。コネクタ１００２３は、１つ以上のパッケージを外部の世界に接続することができる。或る態様では、コネクタ１００２３は、システムによる伝送のための中間周波数（ＩＦ）信号を提供する。いくつかの態様では、パッケージ１０００５は、適宜、トレース及びビアによって、以下で説明する様々なアンテナ及びアンテナアレイに給電するＲＦＩＣダイ１０００６を含む。
１つのＲＦＩＣダイ１０００６を図示したが、当業者には言うまでもなく、１つ以上の周波数帯域で動作するように、複数のＲＦＩＣダイを設けることができる。換言すれば、態様では、少なくとも１つのＲＦＩＣダイが存在し得る。
図示されたパッケージは、いくつかの態様に従って、多くの異なる構成、動作周波数、および帯域幅のアンテナおよびアンテナアレイを含むことができる。図１００Ａでは、アンテナ構造１０００９、１００１１、１００１３、１００１５、および１００１９が図示されている。これらは、サイドビューにおける単一のアンテナ、または図のページを見る１ｘＮ、２ｘＮ、．．．、ＮｘＮ要素アレイなどのアンテナアレイであってもよい。一例において、アンテナ１０００９は、デュアルパッチアンテナであってもよく、パッチアンテナ要素１００１０と１００１２との間の距離ｄ２（この態様では１００６５ミクロン）と、パッチアンテナ要素１００１０と接地との間の別の距離ｄ１を有する。距離ｄ１およびｄ２に依存して、アンテナの帯域幅は、パッチアンテナの容積が変化するため、変化する。記号ｄ１およびｄ２は、図１００Ｂにおいてより明確に見ることができる。
図１００Ｂは、いくつかの態様によるデュアルパッチアンテナの側面図である。図では、Ｐ１はデュアルパッチアンテナの第１の要素であり、Ｐ２はデュアルパッチアンテナの第２の要素または駆動要素である。ｄ２はＰ１とＰ２間の距離であり、ｄ１はＰ１と接地面ＧＮＤ間の距離であることが分かる。Ｐ１とＧＮＤの間の所与の距離ｄ１に対して、Ｐ１とＰ２の間の距離ｄ２を変えると、アンテナの体積が増加する。
ある態様では、帯域幅は、この態様では、変化する距離ｄ２の関数であるアンテナの体積の変化に基づいて変化する。これは図１００Ｃに見られる。図１００Ｃは、いくつかの態様による、アンテナの体積が増加するにつれて、図１００Ｂのデュアルパッチアンテナの戻り損失（ｒｅｔｕｒｎ ｌｏｓｓ）のシミュレーショングラフであり、アンテナの体積が変化したときの帯域幅の変動を示す。この態様では、帯域幅は、ｄ２を変化させることによって測定される。帯域幅は、図１００Ｃのシミュレーションにおける－１０ｄＢの戻り損失グラフの幅として示されるが、Ｐ１とＧＮＤとの間の大きさｄ１が与えられると、ｄ２が増加するにつれて増加する。
後述するように、ＰＣＢ１０００５は、この態様ではレベルＬ１からＬ６として示される層状構造を有する。種々のレベルのため、１００１０、１００１２などのアンテナ要素は、デュアルパッチアンテナ要素間の種々の距離ｄ２に配置することができ、またレベルが多様であるため、パッチアンテナ要素１００１０とＧＮＤとの間の距離ｄ１も種々の距離に設定することができ、その結果、所与の設計に必要とされる帯域幅の選択をもたらす。言い換えると、デュアルパッチアンテナ要素１００１０と１００１２との間の距離は、１００６５ミクロンに限定されないが、密に充填された積層板のレベルが利用可能であるため、いくつかの距離のいずれにも設定可能である。これは、デュアルパッチアンテナ要素１００１０と接地面１００１４との間の距離と同じであり、図１００Ｃに示すように帯域幅を測定する能力を設定する。しかし、レベルＬ１－Ｌ６は多くの態様の一つに過ぎない。他の態様は、示された６層Ｌ１～Ｌ６よりもはるかに多くの非常に高密度に充填された層を有してもよく、これらの非常に高密度に充填された層は、必要に応じて様々な機能に使用され得る。
図１００Ａの説明を続けると、１００２４は、いくつかの態様において、簡単に上述した１ｘＮ、２ｘＮ、．．．、ＮｘＮ要素アレイなどのアンテナまたはアンテナアレイであり得る。いくつかの態様において、１００２４は、表面実装技術（ＳＭＴ）と呼ばれることがある表面実装デバイス（ＳＭＤ）によって構成される自立型アンテナであり得る。いくつかの態様において、ＰＣＢ１０００５内の必要なアンテナまたはアンテナアレイに十分な高さがない場合、アンテナまたはアンテナアレイ１００１０、１００１２は、いくつかの態様では、例えば、アンテナ要素１００１２をＰＣＢ１０００５の上部に配置し、必要体積を提供するように構成することができる。
別の例では、デュアルパッチアンテナ要素１００１２は、ＰＣＢ１０００５の上ではなく、表面実装デバイス１００２４の上に配置して、アンテナまたはアンテナアレイに追加の高さを与えることができ、これは、いくつかの態様において、上述のように、体積を増加させ、帯域幅を改善する。
別の例は、アンテナ１００１５で見られる。この例では、アンテナ（または上述のアンテナアレイ）１００１５は、基板１０００５内にアンテナパッチ１００１８を含み、これは、上述のように、複雑かつ非常に密に充填された基板であってもよく、デュアルパッチ要素１００１７は、第２のアンテナボード１０００７上にあり得る。幾つかの態様では、アンテナボード１０００７は、誘電体、セラミック、ＰＣＢ等であってもよく、ＰＣＢ１０００５のように密に充填された層状基板であってもよい。その結果、アンテナ機能は、パッケージ・オン・パッケージ構成で生じる２つ以上のアンテナ・ボード間、またはその間に割り当てることができる。従って、１つの媒体上に十分なｚ高さ（ｚ－ｈｅｉｇｈｔ）がない場合、アンテナの一部は、いくつかの態様において、帯域幅、低損失などの所望のパラメータを提供するボリュームを得るために、所望のｚ高さを与えるために、１０００７などの第２の媒体上に実装されることができる。換言すれば、場合によっては、ｍｍＷａｖｅ周波数で動作するためのフォームファクタ要件による基板の厚さが極端に小さい寸法であるとき、アンテナ要素（およびディスクリート部品）は、いくつかの態様において、ＰＣＢ１０００５の上部および／または下部、ＰＣＢ１０００５の側面、および種々の追加構成で配置され得る１つ以上の追加媒体上に配置され得、その結果、追加の基板厚さおよび必要に応じて増加する帯域幅が得られる。
同様に、アンテナ機能は、例えば、主媒体とみなすことができるＰＣＢ１０００５と、二次媒体とみなすことができるアンテナボード１０００７などの異なるアンテナ基板の間で、または異なるアンテナボード間で分割することができる。さらに、基板の上、または下、またはサイドのこのような媒体は、接地、シールド、給電等の種々の機能に使用することができる。
さらに、ＰＣＢ１０００５の上に、２つ以上の媒体１００２４が存在し得る。ＰＣＢ１０００５の上部には、多数のアンテナ媒体が存在し、各々は、上述のように、アンテナまたはアンテナアレイの一部または全部を提供することもできる。ＰＣＢ１０００５の下側または側面にアンテナ媒体を配置する場合も同様である。さらに、二次媒体は、必要に応じて、アンテナのゲインを改善し、またはパターンを成形するために、寄生要素（ｐａｒａｓｉｔｉｃ ｅｌｅｍｅｎｔｓ）に使用することができる。
アンテナ１００１１、１００１３、１００１５、および１００１９は、アンテナボード１０００７上に構成され、ＲＦＩＣダイ１０００６から給電（ｆｅｅｄ）される他のアンテナまたはアンテナアレイであり得る。また、ビア１００２０、１００２２も示されている。いくつかの態様では、多くのビアが存在し得る。一般に、基板１０００５が厚ければ厚いほど、ビア１００２０、１００２２の直径は大きくなる。極薄基板が必要とされるいくつかの態様において、ビアは、他の態様について後述するように、はるかに小さい直径とすることができる。１００２８のようなビアは、１００２７のようなはんだ接続によってＲＦＩＣダイ１０００６に接続されてもよい。ビアは、無線サブシステム内の他の場所の構成要素に接続するために、１つ以上の水平層１００３０によって接続されてもよく、水平層１００３０は、ページの紙面方向である。
図１０１Ａは、幾つかの態様による、フレックス相互接続を使用する非成形積層パッケージオンパッケージ埋め込みダイ無線システムを示す図である。図１０１Ｂは、幾つかの態様による、フレックス相互接続を写真的表現で示す、フレックス相互接続を使用する非成形積層パッケージオンパッケージ埋め込みダイ無線システムを示す側面図である。図１０１Ａは、図１００１Ａとほぼ同じであるが、相違点は、図１０１Ａにはコネクタ１００２３が存在しないことである。代わりに、フレックス相互接続１００２６が使用され、１つのＰＣＢを第２のＰＣＢに接続しており、第２のＰＣＢは、ＰＣＢの外部へのコネクタを有してもよい。フレックスコネクタ１００２６は、ＰＣＢ１０００５の適切な内部トレース、または適切な内部トレースおよび１つ以上のビアによってＲＦＩＣダイ１０００６に接続されてもよい。フレックス相互接続は、半田、クリンピング、または他のプロセスによってＰＣＴに接続されてもよく、いくつかの態様において、同様に第２のＰＣＢに接続されてもよい。
図１０２は、幾つかの態様による、非成形積層パッケージ・オン・パッケージ埋め込みダイ無線システム（ｕｎｍｏｌｄｅｄ ｓｔａｃｋｅｄ ｐａｃｋａｇｅ－ｏｎ－ｐａｃｋａｇｅ ｅｍｂｅｄｄｅｄ ｄｉｅ ｒａｄｉｏ ｓｙｓｔｅｍ）を示す側面図である。図１０２では、パッケージ１０２００は、いくつかの態様では、ＰＣＢのようなアンテナボードなどのレベル１０２０１と、モールドまたはカプセル化であるレベル１０２０３と、ＰＣＢのようなアンテナボードを含むレベル１０２０５とを含む基板を含む。レベル１０２０１は、トレースのような導電レベル１０２０７を含んでもよい。レベル１０２０３は、１０２０９のような導電レベルと、１０２１９、１０２１９Ａなどの、しばしば「スルーモールドビア」と呼ばれるビアを含んでもよい。レベル１０２０５は、導電レベル１０２０９への半田接続によって接続される導電レベル１０２１１を含んでもよい。
パッケージ１０２００の導電性レベルおよびビアは、幾つかの態様において、ダイ１０２０６、１０２０８から種々のアンテナおよびその他の構成要素に給電（ｆｅｅｄ）するように構成可能である。導電レベル１０２０７および１０２１１は、図１０２において短い水平層として示されるが、実際には、それらは、種々の態様によると、図１０３における１０３０９、１０３１１のようなより長い導電層であってもよく、または図１０３における１０３０７、１０３１１Ａのような種々の層構成であってもよく、または図１０５の基板１０５０１における１０５０２または図１０５の基板１０５０５における１０５１１に示されるような基板を実質的に完全に横切っていてもよい。
いくつかの態様において、導電性レベル１０２０７、１０２１１は、図１０４を参照して後述する再分配層（ＲＤＬ）を用いて作製されてもよい。ビア（または成形パッケージ内のスルーモールドビア）は、銅製スタッド、モールドその他の層を貫通するレーザー、および導電性インク、またはその他の手段によって作ることができる。
ビア、導電層、および／またはＲＤＬの使用を通して、ダイは、パッケージの任意の側面のアンテナおよびアンテナアレイに非常に迅速に接続することができ、これらのアレイは、いくつかの態様において、ＳＭＤ１０２１６、１０２１８、１０２２０の上または内部に具現化されたアンテナであってもよい。密に充填されたビア、および密に充填された水平層により、ダイは、基板１０２０１、１０２０５上のアンテナまたはアンテナアレイに接続することができ、給電構造（ｆｅｅｄ ｓｔｒｕｃｔｕｒｅ）からのファンアウト（ｆａｎ－ｏｕｔ）はほとんどまたは本質的に無い。
さらに、１０２１９、１０２１９Ａのようなスルーモールドビアは、幾つかの態様において、ダイおよび他の構成要素をＲＦＩおよびＥＭＩからシールドするファラデーケージ（Ｆａｒａｄａｙ ｃａｇｅ）を構成するために、ダイまたはダイ（複数）の周囲の金属化層（本明細書では層１０２０９のみを例示するが、１０２１９または１０２１９Ａのようなビアの頂部は、ビアの頂部（現在図示される）の金属化層に接続されてもよい）に接続された密にパックされたビアのトレンチ内に構成されてもよい。ビアは、単一のポストのような非常に小さいビアであり得る。１０２１９、１０２１９Ａ（スルーモールドビア）のようなパッケージ間の高密度相互接続を有するパッケージ・オン・パッケージを使用する場合、パッケージを別々に構築し、上部またはその下の他のダイに対して、下部ダイ用に調整された異なる材料を使用することができる。また、個々のダイを積み重ねる前に、それぞれのパッケージで試験することができるので、歩留まりが改善される。
また、必要に応じて金型を完全に除去することができ、スルーモールドビア（ｔｈｒｏｕｇｈ ｍｏｌｄ ｖｉａｓ）を、上部パッケージに接続され垂直相互接続として機能する半田ボールと置き換えることができることを理解することも重要である。図１０２の態様において、２つ以上のダイ１０２０６、１０２０８は、基板内に含まれ、銅充填剤であってもよいはんだバンプ、１０２１０のようなはんだ接点、またはＬＧＡ／ＶＧＡパッドであってもよいし、或る態様ではパッケージであってもよい接点によって固定されてもよい。
また、いくつかの態様において、ディスクリート要素１０２１２、１０２１４が図示される。ダイ１０２０６、１０２０８は、フリップチップ・ダイ、ウェハ・レベル・チップ・スケール・パッケージ（ＣＳＰ）、ワイヤ・ボンダブル・ダイなどの任意のタイプのダイであってもよい。
あるいは、単一のダイを用いることもできる。いくつかの態様において、１０２１６、１０２１８、１０２２０などのＳＭＤアンテナは、基板の第１の側面に構成されてもよく、ＳＭＤアンテナ１０２１６Ａ、１０２１８Ａ、１０２２０Ａは、基板の反対側面に構成されてもよい。他の態様では、アンテナは、ＳＭＤ上またはＳＭＤ内の代わりに基板上に構成されてもよい。前述のアンテナは、図１００Ａに関して説明したものと同じタイプのアンテナであってもよく、いくつかの態様では、ＳＭＤ上またはＳＭＤ内にあってもよい。さらに、アンテナ１０２１６、１０２１８、１０２２０は、アンテナアレイとして構成されてもよい。さらに、前述のアンテナのいずれかまたは全部のようなアンテナは、図１００Ａのアンテナ（またはアンテナ・アレイ）１００２４に関して説明したようなＳＭＤ上またはＳＭＤ内に実現されてもよい。
また、パッケージ１０２００の一方または両側（例えば、１０２０１、１０２０５）は、ディスクリート部品１０２２２、１０２２４、および１０２２２Ａ、１０２２４Ａであってもよい。さらに、システムインパッケージ（ＳＩＰ）またはパッケージとも呼ばれることがあるシステム１０２２１、１０２２１Ａは、いくつかの態様において、パッケージ１０２００の上部（例えば、上部１０２０１の上）および／または下部（例えば、１０２０５の下）および／または側面に設定され、パッケージオンパッケージ構成を提供してもよい。ＳＩＰ１０２２１、１０２２１Ａは、ＳＩＰ１０２２１、１０２２１Ａが構成されるレベル１０２０１、１０２０３、１０２０５を含むパッケージと非常によく似たシステムであってもよい。ＳＩＰ１０２２１、１０２２１Ａは、いくつかの方法でパッケージに積み重ねられ、パッケージに物理的に接続されてもよい。
さらなるダイ１０２０６、１０２０８は、いくつかの態様において、１０２２６に示される適切な接点によって基板１０２０３に接続されてもよい。このような適切な接点は、銅充填剤、はんだバンプ、またはパッケージさえ含み得る。接点１０２２６は、パッケージ・オン・パッケージの態様の本体内の非常に小さな接続であってもよい。このようなシステム構成は、パッケージ・オン・パッケージ構成を示す。
さらに、各パッケージの１つ以上のダイは、上述したパッケージ内の密度が非常に高いため、５Ｇ周波数で動作する１つのダイおよびＷｉＧｉｇ周波数で動作する第２のダイのように、同じ周波数または異なる周波数で動作するように構成される。
さらに、パッケージ・オン・パッケージの態様のアンテナ／アンテナ・アレイは、例えば、モバイル・デバイスの方向性のために、必要に応じて、多数の方向のいずれかに、または基本的にあらゆる方向に放射されてもよい。換言すれば、アンテナ、およびアンテナアレイは、パッケージ１０２００の上方、下方、および側面にパッケージ１０２２１、１０２２１Ａを積み重ね、物理的に接続することによって、または必要に応じてそれらの組み合わせによって、ある態様に従って、パッケージ１０２２１、１０２２１Ａの上方または内側のアンテナおよびアンテナアレイ構成で、パッケージの基本的にあらゆる所望の方向で、パッケージ１０２００中に配置することができる。
上記に加えて、パッケージ１０２００は、半田ボール１０２１３、１０２１５によってさらに別の基板（図示せず）上に半田付けされてもよく、これは、半田ボールまたはコンタクト１０２２６よりも大きいものとして図示した。半田ボール１０２２６はパッケージオンパッケージ態様内にあり、非常に小さく且つ非常に狭い間隔で配置してもよいが、いくつかの態様では、半田ボール１０２１３、１０２１５は「外部の世界への」接続だからである。
例えば、パッケージ１０２００が、半田ボール１０２１３、１０２１５によってさらにはんだ付けされるボードは、いくつかの態様によれば、電話、タブレット、モバイルデバイス、または他のエンドユーザ機器のためのホストボードであってもよい。図１００Ａと図１０２の主な相違点は、図１０２のダイが、基板内のダイの形状を保護し強化するモールドによって包囲されていることである。
成形態様（ｍｏｌｄｅｄ ａｓｐｅｃｔ）の利点は、図１００Ａの非成形基板に埋め込まれたダイを大量生産することが困難だということである。成形基板（ｍｏｌｄｅｄ ｓｕｂｓｔｒａｔｅ）の構成は、上述のように、個々のダイを積み重ねる前に、それぞれのパッケージで試験することができるので、歩留まりが改善されるため、大量生産により適合性が高い。
さらに、１０２１２、１０２１４のような成形構成要素は、成形基板内に容易に構成することができる。図１００Ａの具体化ダイは、いくつかの態様によれば、単一のダイのみを埋め込むことに特有であることが多い。
さらに、成形構成（ｍｏｌｄｅｄ ｃｏｎｆｉｇｕｒａｔｉｏｎ）は、非成形構成（ｕｎｍｏｌｄｅｄ ｃｏｎｆｉｇｕｒａｔｉｏｎ）よりも多くの高密度層を可能にする。図１００Ａの埋め込みダイにおいて、各構成要素は、１つのシステムとして接続される。１つのビアなどの１つの部品が故障した場合、基板内のシステム全体が故障する。
他方、図１０２の成形構成では、基板自体を別々に形成することができ、ダイを接続する層を別々に接続することができ、システムは、最終ステップまで、接続されない。ここで、最終ステップは、すべての部品を一緒に半田付けすることであってもよい。図１００Ａの態様では、内部にははんだは存在せず、このシステムは、ほとんどまたは全てが同時に組み立てられる銅ビアを含んでいる。言い換えると、成形積層パッケージを構成するプロセスは、未成形パッケージを構成するプロセスとはまったく異なる。
スタッドは、上部パッケージの底部層上に配置またはめっきされ、これらは、高いアスペクト比および非常に小さな直径でめっきされ得る。次に、上部パッケージと下部パッケージを、はんだまたは熱機械的圧縮を用いて接続する。オーバーモールドは、液体であってもよく、射出され、次いで流れてギャップを覆う。これは非成形パッケージよりも高密度で高歩留まりプロセスである。
図１０３は、幾つかの態様による、付加的詳細を示す成形パッケージ・オン・パッケージ埋め込みダイ無線システム（ｍｏｌｄｅｄ ｐａｃｋａｇｅ－ｏｎ－ｐａｃｋａｇｅ ｅｍｂｅｄｄｅｄ ｄｉｅ ｒａｄｉｏ ｓｙｓｔｅｍ）を示す側面図である。レベルＡないしＧは、幾つかの態様において、表１に示す個々の構成要素技術を含む。
Figure 2024059722000005
図１０３において、要素１０３２６は、パッケージからの信号ソースであるコネクタであってもよい。また、アンテナ要素またはアンテナアレイ１０３２４が図示され、これは、場合に応じて、表面実装型デバイスアンテナまたはアレイであってもよい。アンテナ要素は、１０３２９のような図示された水平基板導電層の適当な１つによってダイ１０３０６によって給電されるビア１０３２２を含む。ダイおよび以下に説明するビアは、モールド１０３３２によってカプセル化されてもよい。トレース層または水平層１０３２９は、アンテナまたはアンテナアレイ１０３２４に給電する目的で、ダイ１０３０６（接続は図示せず）に接続されてもよく、さらに詳細に後述する。
前述のように、ＳＭＤは、いくつかの態様では、図面のページを見つつ、１０３２２のようなアンテナ要素のアレイの一部であってもよい。以下に説明する水平導電性レベルおよび垂直ビアの密度は、ダイをビア１０３２２に接続することを可能にし、表面実装デバイス１０３２４を、いくつかの態様において、本質的に垂直パッチアンテナにする。ＳＭＤ１０３２４内の部品を含むビア１０３２２は、共振目的のために所望の長さを提供する。いくつかの態様において、ビア１０３２２は、動作の周波数に必要なアンテナ長の一部であってもよく、必要な長さの残りは、ＳＭＤ１０３２４の上部に構成されたトレース（図示せず）であってもよい。必要な接触は、いくつかの態様において、はんだを使用して達成可能である。その結果、アンテナ１０３２２、および以下で説明する１０３１８、１０３２０は、アンテナまたはアンテナアレイの一部としてのパッケージのｚ高さの有利な利用を示す。
製造が容易な実装は、ＳＭＤ上または内部の垂直モノポールまたはダイポールである。別の実施形態は、上述したＳＭＤおよびモールドのエッジ上にメッキされるパッチアンテナであってもよい。レベルＢ及びＥに示されるような密な水平導電層及びビアの利用可能性（導電層は、図に対して水平であり且つ図の紙面方向にあってもよい（ｉｎｔｏ ｔｈｅ ｐａｇｅ ｏｆ ｔｈｅ ｄｒａｗｉｎｇ ｏｆ ｔｈｅ ｆｉｇｕｒｅ））は、水平及び垂直（或る態様では、ビアによるような垂直）の両方の多重相互接続の柔軟性を与え、或る態様に従って垂直パッチアンテナ、垂直蛇行アンテナ、垂直螺旋アンテナ及び同様のアンテナを構成する能力を提供する。
アンテナ要素（または図の紙面方向の（ｌｏｏｋｉｎｇ ｉｎｔｏ ｔｈｅ ｐａｇｅ ｏｆ ｔｈｅ ｄｒａｗｉｎｇ）アンテナアレイ）１０３１８、１０３２０は、ＳＭＤ１０３２４の上または内部に構成されてもよく、いくつかの態様において、スルーモールドビア１０３２２を含んでもよい。このようなスルーモールドビアのいくつかを図に示し、そのうちの１つだけをここでは１０３２５とした。図１０３において、要素１０３２５は、半田ボールまたはモールドが構成の周りに充填されるめっきされたスタッドのようなその他の導電性要素であってもよい。ビア１０３２５は、接続されたビア１０３２１、１０３２３、１０３２５、１０３２７などのアンテナ要素の一部であってもよく、ビア１０３２１は、ＳＭＤ１０３２０内にあり、いくつかの態様において、共振目的のための追加のアンテナ長さの必要性に応じて、ビア１０３２１、１０３２３、１０３２５、１０３２７に実質的に垂直なトレースを有してもよい。
アンテナは、水平導電層１０３３１によってダイ１０３０６に接続されてもよい（図示しないが、実際には、１０３３１は、ダイ１０３０６への接続であってもよい）。ディスクリート要素１０３２８が含まれてもよく、いくつかの態様において、シールド１０３３０によってＲＦＩ／ＥＭＩからシールドされてもよい。アンテナまたはアンテナアレイ１０３１８は、１０３２０に示されているものと同様であるか、または同じであり、１０３２０について説明されたものと同様の方法でダイに接続されてもよい。同様に、アイテム１０３１８Ａ、１０３２０Ａは、１０３１８、１０３２０と同様のＳＭＤアンテナであり、ＳＭＤアンテナ１０３１８、１０３２０と同様の方法でダイ１０３０６によって給電されてもよい。いくつかの態様において、アイテム１０３１８、１０３２０、１０３２４は、図の紙面方向に（ｌｏｏｋｉｎｇ ｉｎｔｏ ｔｈｅ ｐａｇｅ ｏｆ ｔｈｅ ｆｉｇｕｒｅ）、アンテナアレイとしてアンテナボード（図示せず）上に構成されてもよい。同様の状況は、ＳＭＤ１０３１８Ａ、１０３２０Ａにも当てはまる。従って、図１０３の組み合わせレベルＢ、Ｃ、およびＥ、ならびに１０３１８、１０３２０、１０３２４が構成されるアンテナボードは、説明の態様に従って、パッケージ・オン・パッケージ構成を含む。いくつかの態様において、上記アンテナ要素は、場合に応じて、ＳＭＤ１０３１８、１０３２０、１０３２４、または１０３１８’、１０３２０’、１０３２４’の中または中へ、関連するアンテナボードのうちの１つを通って進むことができる。
図１０４は、幾つかの態様による、再分配層を使用するパッケージ・オン・パッケージ埋め込みダイ無線システム（ｐａｃｋａｇｅ－ｏｎ－ｐａｃｋａｇｅ ｅｍｂｅｄｄｅｄ ｄｉｅ ｒａｄｉｏ ｓｙｓｔｅｍ）を示す側面図である。基板１０４００は、アルファベット順のレベルＡないしＦを含み、その各々は、下記の表２に示される材料および／またはコンポーネントを含んでもよく、それらのいくつかまたは全ては、手元の設計に従って、種々の態様であってもよい。
Figure 2024059722000006
基板１０４００は、いくつかの態様において、レベルＤに少なくとも１つの埋め込みダイ１０４０６を含み、これは、幾つかの態様では、ダイからの信号を複数のパッケージに再分配する非常に薄い導電層を有する、ウェハレベルパッケージであってもよい。再分配に使用されるこのような非常に薄い導電層は、再分配層（ＲＤＬ）と呼ばれることがある。さらに、例えば、基板１０４１９の上部には、１つ以上のアンテナが、１０４１６などの１つ以上の表面実装デバイスの上または内部にあってもよく、上述のように、ダイ１０４０６から、相互接続部１０４２１、１０４２３、１０４２５および基板中の利用可能なビア（図示せず）を介して、ならびに、いくつかの態様において、そのようなビアに接続され得るＲＤＬによって給電されてもよい。
ダイ１０４０６は、例えば、上述したようなフロープロセスによって、金型１０４１８によってカプセル化されてもよい。種々のアンテナは、他の図を参照して上述したように、レベルＡ上に、またはレベルＡ内にあってもよい。レベルＡは、いくつかの態様では、パッケージ・オン・パッケージ・システムをもたらすＳＩＰのためにも使用され得る。さらに、ディスクリート部品１０４２８は、幾つかの態様において、レベルＡの上または内部であってもよく、所望に応じて、シールド１０４３０によってＲＦＩ／ＥＭＩからシールドされてもよい。１０４３２のような他の構成要素は、シールドを必要とせず、ある態様では提供され得るいかなるシールドの外であってもよい。
さらに、異なる層で接続を利用可能にする再分配層（ＲＤＬ）が図に示されている。ＲＤＬのうちの２つは、１０４０７、１０４０９に示されるが、表２が示すように、それらは、いくつかの態様において、層Ｄの上部および下部に、および必要に応じた数であり得る。１０４１５のような水平層は、非常に高密度のモールドレベルＤに見られ、上述のように、いくつかの態様において、層間の追加の接続性およびダイ１０４０６との接続性を提供し得る。
さらに、ＲＬＤは、１０４１３－１０４１３’におけるように、水平層間の垂直接続性を提供し得る。ここで、１０４１３’は、ＲＤＬの垂直接続である。この点に関し、態様によっては、１０４１３’のような導電性水平層をモールド内に非常に高密度に配置することを可能にする。
ＲＤＬは、いくつかの態様において、例えば１０４１０で示されるシリコン・ダイ上に直接プリントされてもよく、これにより、ダイ１０３０６からアンテナ又はアンテナ・アレイに信号を再分配するために、それらを超高密度にする。説明したＲＤＬ構成では、図１０３の１０３２５のようなはんだボールビアのバンプは必要ではない。ダイ１０４０６はそのままにしておき、ＲＤＬは信号分配に使用され、これは大きな利点を提供する。
再分配レイヤは、互いの上にスピンコーティングされ、非常に薄い材料と重合体とを用いて作製することができる。これにより、非常に微細なピッチビアおよび非常に微細なビア直径が可能になる。１０４０７、１０４０９などのＲＤＬは、いくつかの態様において、はんだＬＧＡ／ＶＧＡパッド、または他のはんだ接点１０４４０、１０４４２、．．．、１０４５０を介して、アンテナボード１０４１２にはんだ付けされてもよい。アンテナボード１０４１２は、別の基板の一部であってもよく、パッケージオンパッケージ構成で基板１０４００上に積み重ねられ、基板１０４００に物理的に接続されてもよい。アンテナボード１０４１２にはアンテナが図示されていないが、このようなアンテナは、図１００Ａのパッケージ１０００７上のアンテナおよび図１０２のアンテナ１０２１６’、１０２１８’、１０２２０’ならびに他の図のアンテナと同様であり得る。
図１０５は、幾つかの態様による、Ｚ方向の高さを得るために、成形レイヤ（ｍｏｌｄｅｄ ｌａｙｅｒｓ）に凹部を有する成形積層パッケージオンパッケージ埋め込みダイ無線システム（ｍｏｌｄｅｄ ｓｔａｃｋｅｄ ｐａｃｋａｇｅ－ｏｎ－ｐａｃｋａｇｅ ｅｍｂｅｄｄｅｄ ｄｉｅ ｒａｄｉｏ ｓｙｓｔｅｍ）を示す側面図である。図１０５の基板１０５００は、図１０２のパッケージ１０２００と同様である。
いくつかの態様において、材料１０５０１、１０５０３、１０５０５は、図１０２の材料１０２０１、１０２０３、１０２０５と同一または同様であり得る。アンテナ１０５１６、１０５１６’、１０５１６”およびディスクリート部品１０５２８、１０５２８’は、基板レイヤであってもよいレイヤ１０５０１の第１の平行レイヤ上またはその内部に構成されてもよい。同様に、アンテナおよびディスクリート部品は、基板レイヤであってもよい第３の平行レイヤ１０５０５の上または内部に構成されてもよい。いくつかの態様において、ＳＩＰ１０５２１は、パッケージオンパッケージ構成を含む、レベル１０５０１、１０５０３、１０５０５、およびＳＩＰ１０５２１の組み合わせであるレベル１０５０５と物理的に接触し、それに接続されてもよい。
密に充填された導電性水平レイヤは、そのうちの２つが１０５０２、１０５０４とされ、レイヤ１０５０１、１０５０５内に構成されてもよい。しかし、図１０２とは異なり、幾つかの態様によれば、成形レイヤ１０５０３には、導電性水平レイヤが全くまたはほとんどなくてもよい。図１０５は、いくつかの態様において、いくつかの態様において必要とされ得るｚ高さを調整するために材料１０５０１の凹部１０５２７内に配置され得るコネクタ１０５２６を示す。図１０５は、説明の態様による、図１０２の複数のダイ１０２０６、１０２０８の代わりに、単一のダイ１０５０６を示す。当業者には言うまでもないが、図１０２および図１０５のコンポーネントの一部または全部は、所望の解決法の要件に従って、任意の所与の態様に存在してもよく、およびいくつかの態様は複数の埋め込みダイを含み得る。モールド１０５２４は、ダイ１０５０６およびビア１０５１４をカプセル化することができる。モールドには、水平相互接続レイヤはない、またはほとんどない。相互接続は、ＲＤＬによって行うことができる（図１０５には示されていないが、いくつかの態様において図１０３に示されている）。
図１０６は、非成形積層パッケージオンパッケージ埋め込みダイ無線システム（ｍｏｌｄｅｄ ｓｔａｃｋｅｄ ｐａｃｋａｇｅ－ｏｎ－ｐａｃｋａｇｅ ｅｍｂｅｄｄｅｄ ｄｉｅ ｒａｄｉｏ ｓｙｓｔｅｍ）を示す側面図である。上述のように、１０６０２のようなビアは、トレンチとしてダイを取り囲み、ファラデーケージシールドを提供することができる。追加のシールドが望ましい場合、またはビアが十分に密な形態で利用できない場合、機械的シールド１０６０２が、いくつかの態様に従って、ＲＦＩ／ＥＭＩシールドおよび熱拡散のために含まれてもよい。図１０６のモールド基板１０６００は、モールド１０６２４と、図１０５の材料１０５０１、１０５０３、１０５０５と同様であるかまたは同じ材料１０６０１、１０６０３、１０６０５とを含む。機械的シールド１０６０２は、いくつかの態様に従って、パッケージにはんだ付けされてもよい。はんだ付けされたシールドは、最終的にモールド（ｍｏｌｄ）にカプセル化される基板のコア内にはんだ付けする能力を示し、はんだの機能は、未成形シールド（ｕｎｍｏｌｄｅｄ ｓｈｉｅｌｄ）における大量生産には困難な機能である。幾つかの態様に従って、ダイ１０６０６は、はんだボール１０６０８によってボリューム１０６０３の「ルーフ（ｒｏｏｆ）」表面にはんだ付けされ、この表面は、最終的にモールド材料によってカプセル化される。
図１０７は、幾つかの態様による、横方向に配置されたアンテナ又はアンテナアレイを有するパッケージ無線システム内の積み重ねられた極薄システムの斜視図である。図１０７のシステムの一態様の推定パラメータは、いくつかの態様について以下の表３に示される。
Figure 2024059722000007
図１０７において、パッケージ１０７００は、コアレス基板と呼ばれることがある基板１０７０１、１０７０３、１０７０５の下の機械的シールド１０７０９によってシールドされる、シールドダイ（ｓｈｉｅｌｄｅｄ ｄｉｅ）１０７０６を含む極薄の用途を含む。いくつかの態様において、コアレス基板は、製造中に犠牲材料上に積層されるＰｒｅＰｒｅｇのみを使用する。従って、剛性の犠牲材料のために剛性が存在する。上述のコアベースの基板では、コア（犠牲ではない）が剛性を与え、従ってより厚くなる。
この文脈で使用される「コアレス」とは、（より厚い基板を含む）コアとは異なり、非常に薄い基板を意味する。材料１０７０１、１０７０３、１０７０５は、コアレスまたはコアベースの基板のレイヤを形成することができる。材料１０７０４は、性能のために、アンテナがより多くの体積を必要とするのでより厚い。いくつかの態様において、材料１０７０１、１０７０３、１０７０５は、いくつかの態様に従って、極薄ＰｒｅＰｒｅｇであり得る。
パッケージ１０７００は、さらに、いくつかの態様において、機械的シールド１０７０８によってシールドされるコネクタ１０７０７およびコンポーネント１０７１０を含んでいてもよい。基板の上（ｔｏｐ）と下（ｂｏｔｔｏｍ）の要素は、Ｚ次元とＸ次元のほとんどを占め、説明の態様では、アンテナを配置する余裕はほとんどない。その結果、アンテナは、いくつかの態様では、表面実装デバイスであってもよいアンテナボード１０７０４、１０７０４’を使用することによって、基板の両側に１０７０２で横方向に配置されてもよい。
アンテナは、基板の上のＳＭＤ１０７０４上に構成されるアンテナ要素１０７１４－１０７１４’、１０７１６－１０７１６’、および１０７１８－１０７１８’を含むアンテナアレイであってもよく、アンテナは、基板の下のＳＭＤ１０７０４’上に構成されるアンテナ要素１０７２２－１０７２２’、１０７２４－１０７２４’、および１０７２６－１０７２６’を含むアンテナアレイであってもよい。極薄基板に隣接してアンテナを配置することにより、Ｘ－ＹおよびＺ次元で追加の余地が提供され、これにより容積が増大し、上述のように、帯域幅および利得が向上し、損失が少なくなる。
２ｘ４アレイを図示したが、当業者には言うまでもなく、所望のソリューションに応じて、基板の上部、底部または側面に、ＮｘＭアレイを構成してもよい。いくつかの態様において、アンテナアレイがＳＭＤの上部、下部および側面に沿って配置される場合、放射方向は、アンテナ発射およびアンテナ極性のアルゴリズム制御に応じて、どの方向に制御されてもよい。
極薄用途の例は、ＧＯＯＧＬＥ（登録商標）ＧＬＡＳＳ（登録商標）、薄いヘッドセット、非常に薄いタブレットなどの非常に薄い領域に必要なアンテナであってもよく、ここでは、利用可能なリアルエステート（ｒｅａｌ ｅｓｔａｔｅ）が非常に薄く、利用可能なリアルエステートがアンテナに使用される可能性は非常に低い。このような環境において、アンテナは、上述したようにパッケージに隣接して配置することができ、アンテナの種類または配置によるだけでなく、アンテナの発射シーケンスにより、無指向性アンテナを生成することができる。
アンテナおよびアレイは、ダイ１０７０６によって供給され、超薄コアレス基板のさらなる利点は、より薄い材料のために、上述のように、より高密度のラインおよびビア（スペース的制約のため図示せず）が使用され得ることである。例えば、図１００Ａのビア１００２０および１００２２、ならびに図１０２のビア１０２１９、１０２１９’から分かるように、より厚い材料は、通常、通らなければならない厚さのため、より大きなビアを必要とする。他方、ほぼ毛髪サイズの直径のビアは、ビアが通るのに必要とされる距離がずっと短いため、極薄コアレス基板に具現化できる。
図１０８Ａないし１０８Ｃは、いくつかの態様による、埋め込みダイパッケージを示す。２．４ＧＨｚ、３．６ＧＨｚ、４．９ＧＨｚ、５ＧＨｚ、および５．９ＧＨｚの周波数帯などのＷｉ－Ｆｉ周波数で動作する場合、ダイ、給電ライン、およびアンテナの寸法は、ＷｉＧｉｇまたは５ＧｍｍＷａｖｅ周波数帯で動作する場合よりも、上記の６０ＧＨｚまたは他のＷｉＧｉｇ範囲においてはるかに大きくなる。Ｗｉ－Ｆｉ周波数における寸法または給電ラインによって維持される電力損失は、ＷｉＧｉｇまたは５ＧｍｍＷａｖｅ周波数で動作する場合、非常に大きくなり、いくつかの態様では、本質的に耐えられなくなる。
従って、主に、機能を低減したダイに非常に近接して配置された少数の「専用」アンテナアレイグループに必要な電子的機能のみを、ダイに実質的に組み込むことによってダイのサイズを低減すると、供給ライン相互接続が非常に短くなり、従って電力損失が低減し得る。換言すれば、ダイのサイズおよび形状は、主に、ダイがサービスする専用アンテナの数および電子信号要件によって設定される。いくつかの態様において、電子信号要件は、信号パラメータのうち、１つ以上の極性の信号、１つ以上の周波数範囲の信号、１つ以上の振幅の信号、または所与の電力の信号を含むことができる。
前述のように、この機能の低減により、ダイのサイズを低減することが可能になり、それにより、ダイを、これらの電子信号を使用する専用アンテナまたはアンテナグループに非常に近接して配置されることを可能にする。これにより、給電ライン・ルーティングがより短くなり、電力損失が相応に低くなる。幾つかの態様では、大型ダイは、直列の非常に小さなダイに縮小され、その各々は、基板の上部及び／又は底部の専用アンテナ又は専用アンテナアレイに給電し、その結果、非常に近接し、従って、非常に短く且つ低損失の相互接続となる。いくつかの態様において、これは、ダイの制限された電子的機能を使用するアンテナアレイに物理的に非常に近い基板中の基板位置に、ダイを埋め込むことによって行うことができる。
このような態様の１つが、図１０８Ａに見られ、いくつかの態様によれば、複数のダイが、特定のダイのそれぞれの機能を使用するアンテナの上下の基板に埋め込まれている。図１０８Ａでは、いくつかの態様では、ダイ１０８０９および１０８１０におけるような関連ディスクリート部品が、パッケージ１０８０１に埋め込まれる。アンテナ１０８０３および１０８１１は、基板１０８０１の上部および下部に構成されるが、パッケージが存在する移動装置の向きに応じて、アンテナが適切な方向に送信する必要があるためである。
ダイとアンテナが近接しているため、非常に短い給電機構（この図には示されていない）が、ダイとアンテナ１０８０３および１０８１１とを相互接続する。さらに、空間条件が要求する場合、１つのダイが基板の一方の側のアンテナ（またはアンテナアレイ）に給電するように構成することができ、第２のダイは基板の他方の側の第２のアンテナ（またはアンテナアレイ）に給電するように構成することができ、アンテナまたはアンテナアレイの２組は、適切な制御プログラムによってアルゴリズム的に駆動することができる。
例えば、図１０８Ａにおいて、ダイ１０８０９は、アンテナ１０８０３を駆動することができ、一方、ダイ１０８０９’は、アンテナ１０８０３および１０８１１’が所望のシーケンス、すなわち偏波、または方向において発射する、アルゴリズム的に制御されたプログラムにおいて、アンテナ１０８１１’を駆動することができる。言い換えると、１つの大きなダイは、複数の小さなダイに構成されて、その複数の小さなダイに近接して接続されるアンテナを制御し、手元の設計の要件を満たすために任意の所望のシーケンスで発射するようにプログラムされてもよい。
アイテム１０８１３、１０８１３’は、はんだボール、ビア、スラグ、または密に間隔をあけて配置され、上述したようなダイのＲＦＩ／ＥＭＩシールド用のファラデーケージを形成するように構成された他の接点のような接点とすることができる。他の形態のシールドも使用でき、例えば、ビア、またはダイおよび関連コンポーネントの全周をシールドするため導電性材料でメッキされたトレンチさえも使用できる。
基板１０８０１内に埋め込まれたシールドダイおよび関連部品と、専用アンテナ１０８０３、１０８１９とのこの組み合わせは、埋め込みダイ専用アンテナのコンビネーション１０８０１－１を含む。このような埋め込みダイ専用アンテナコンビネーション１０８０１－１、１０８０１－２、１０８０１－３、．．．、１０８０１－Ｎがあり得る。
図１０８Ａでは、Ｎは４に等しいが、任意の適切な数のこのような組み合わせをパッケージ内に実装してもよく、いくつかの態様では、単一のパッケージのみを含む複数ダイ埋込サブシステム（ｍｕｌｔｉ－ｅｍｂｅｄｄｄ ｄｉｅ ｓｕｂ－ｓｙｓｔｅｍ）１０８００を形成することができる。他の態様では、パッケージオンパッケージの態様に関して上述したように、複数のパッケージを積み重ねることができる。各ダイは、アルゴリズム制御を介して互いに通信し、移動デバイスの方向、および場合に応じて所望の偏波またはダイバーシティに応じて、所与の時間にどのアンテナまたはアンテナアレイが発射するかを決定する。他の態様では、縮小サイズ、縮小機能およびアンテナ限定ダイ（ダイに非常に近接して配置された専用アンテナまたはアンテナをサービスするという意味でアンテナ限定のもの）の概念は、本明細書で説明した態様の埋め込みダイに限定されず、上述したタイプの積み重ねパッケージを使用する態様で実装することもできる。
図１０８Ｂは、幾つかの態様では、図１０８Ａのパッケージ１０８０１の上部に構成された、Ｎ個の専用アンテナアレイ１０８０１’－１、１０８０１’－２、１０８０１’－３、１０８０１’－Ｎの上面図１０８０２を示す（ここで、Ｎ＝４である）。アンテナアレイ１０８０３Ａ－１９８０３Ｂは、専用アンテナアレイ１０８０２を含み、これは、図１０８Ａの埋め込みダイ専用アンテナコンビネーション（ｅｍｂｅｄｄｅｄ ｄｉｅ－ｄｅｄｉｃａｔｅｄ ａｎｔｅｎｎａ ｃｏｍｂｉｎａｔｉｏｎ）１０８０１－１の一部であり得るアンテナアレイを示す。図１０８Ｃは、幾つかの態様による、図１０８Ａの表面１０８１９の底部に構成されたＮ個の専用２ｘ４アンテナアレイの底面図１０８０４で示す。
２つのアンテナまたはアンテナアレイを有する１０８０１－１のような埋め込みダイ専用アンテナコンビネーションが図示され、説明されている態様であるが、他の態様では、他のコンビネーションも実現可能である。例えば、単一のダイは、２つ以上の専用アンテナまたはアンテナアレイに給電することができ、次いで、ダイはそれに応じて電子的に構成され得る。このような場合、専用ダイは、アンテナが非常に短い給電ラインで給電されることを可能にするために、専用アンテナと合理的に可能な限り近接して維持される。
さらに、ダイの受信器の低雑音増幅器（ＬＮＡ）の前、またはダイの送信器の電力増幅器（ＰＡ）の後の電力損失は大きな損失であることを理解することが重要である。これを防ぐために、アンテナへの接続は一般に非常に短く保たれる。換言すれば、ダイ内の損失は、ＲＦチェーンがダイのトランシーバのＰＡを離れた後、またはＲＦチェーンがダイのトランシーバのＬＮＡによって増幅される前における損失ほど、システムに対して大きな負の影響を及ぼさない。なぜなら、これらの後者の場合（ＰＡ後およびＬＮＡ前）の損失は、システム全体の信号対雑音比に深刻な負の影響を及ぼす可能性があるからである。従って、ダイとアンテナとの間の相互接続が非常に短いことが極めて重要であり、本明細書に記載する埋め込みダイ専用アンテナの態様をもたらす。従って、説明された態様は、アンテナに近接したダイの空間的位置を提供する。
パッケージの積み重ねおよび互いの上にコンポーネントを積み重ねることの重要な利点は、複数の無線器および複数のシステムが互いの上に積み重ねられることを可能にすることである。ある態様では、アンテナは、Ｗｉ－Ｆｉ周波数帯域内で動作するＷｉ－Ｆｉシステムの無線に結合されてもよく、スタックされたパッケージ構成の同一または異なるパッケージ内の他のアンテナは、ｍｍＷａｖｅ Ｗｉｒｅｌｅｓｓ Ｇｉｇａｂｉｔ （ＷｉＧｉｇ）システムの無線に結合されてもよく、ある態様では、同じダイがＷｉ－Ｆｉシステム構成およびｍｍＷａｖｅ ＷｉＧｉｇシステム構成を有してもよい。
いくつかの態様において、ダイは、実際には、複数のダイを含んでいてもよく、例えば、第１のグループのアンテナに接続されたＷｉ－Ｆｉ動作のために構成された第１のダイと、第２のグループのアンテナに接続されたｍｍＷａｖｅ ＷｉＧｉｇ動作のために構成された第２のダイを含んでいてもよい。上述のように、ダイは、パッケージオンパッケージ構成の同じパッケージに含まれてもよいし、またはパッケージオンパッケージ構成の異なるパッケージに含まれてもよい。さらに、パッケージオンパッケージ構成におけるアンテナ要素のオーバーレイのために、パッチ要素などのアンテナアレイが互いに対向する場合、および複数のアンテナが一緒に放射するように制御される場合、放射線は、エッジファイア動作において横向きになり得る。さらに、幾つかの態様において、パッケージの対向する側のアンテナアレイの放射は、反対方向に、たとえ１８０度の角度対向であっても、放射するようにアルゴリズム的に制御することができ、幾つかの態様において、パッケージの対向する側のアンテナアレイの放射は、同じ方向で放射するようにアルゴリズム的に制御することができる。
ミリ波周波数帯域で利用可能な広い帯域幅は、毎秒ギガビットのデータレートを必要とする無線バックホールなどのアプリケーションにとって特に興味深い。ＦＣＣ（Ｆｅｄｅｒａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｃｏｍｍｉｓｓｉｏｎ）は最近、６４ＧＨｚから７１ＧＨｚのスペクトルを５Ｇユースケースに開放し、各々２．１６ＧＨｚの帯域幅を持つ６つの周波数チャネルの使用を可能にした。従って、無線フロントエンドと空中線インターフェース（ａｉｒ ｉｎｔｅｒｆａｃｅ）とをインターフェースするアンテナは、大きな周波数帯域幅にわたって動作しなければならない。
広い帯域幅を有するプリントアンテナアレイの設計に存在する課題に対処するために、厚い基板を積み重ね共振器と組み合わせて使用して、特定のプリントアンテナの帯域幅を広げることができる。いくつかの態様では、積み重ねられたパッチアンテナを用いて、アンテナ帯域幅を向上させることができる。より具体的には、２つの垂直に積み重ねられたパッチアンテナ（またはパッチ）は、結合共振器として動作することができ、ここで、２つの共振器間の結合は、アンテナのインピーダンス帯域幅を調整するように制御することができる。
カップリングは、種々の基板厚さを用いて、磁気的性質を有するカップリングを制御することによって制御することができる。特に、積み重ねられたパッチ間の高さの増加（すなわち、基板厚の増加と同等なもの）により、より広い帯域幅をもたらし得る。積み重ねられた共振器間のより厚い基板は、一般に、アンテナ要素のより広い有効帯域幅をもたらし得るが、基板厚の増加は、プリントされたフェーズドアレイの視野においてヌルの走査（ｓｃａｎｎｉｎｇ ｎｕｌｌｓ）を生じ得る。本明細書で説明される態様はそのような課題に対処し、アンテナ帯域幅を広げるために３つ以上の容量結合共振器を有する積層リング共振器（ＳＲＲ）アンテナを含む。
図１０９は、幾つかの態様による、例示的な積層リング共振器（ＳＲＲ）アンテナパッケージセルの側面図のブロック図を示す。アンテナパッケージセルは、図３Ａに示されるｍｍＷａｖｅ通信回路３００のアンテナアレイ回路３３０に組み込まれてもよいが、アンテナパッケージセルは、そのようなものに限定されない。
図１０９を参照すると、ＳＲＲアンテナパッケージ１０９００が示され、これは多層ＰＣＢ上に実装することができる。ＳＲＲアンテナパッケージ１０９００は第１の金属化レイヤを含むことができ、これは接地面１０９０２を形成することができる。ＳＲＲアンテナパッケージ１０９００は、さらに、単一リング共振器１０９０６を形成することができる第２の金属化レイヤを含むことができる。第３の金属化レイヤは、リング共振器１０９１０および１０９１２のような追加のリング共振器を形成することができる。図１０９は、第３の金属化レイヤ内に２つのリング共振器を示すが、本開示はこれに関して限定されず、他の構成のリング共振器を使用することができる。例えば、図１１１に示すように、３番目のレイヤに４つのリング共振器を使用することができる。
いくつかの態様では、接地面レイヤ１０９０２は、１つまたは複数のＰＣＢレイヤ１０９０４によって単一共振器１０９０６から分離され、単一共振器１０９０６は、１つまたは複数の追加のＰＣＢレイヤ１０９０８によってリング共振器１０９１０および１０９１２から分離される。いくつかの態様において、単一リング共振器１０９０６は、リング共振器１０９１０および１０９１２に容量的に結合され、リング共振器１０９１０および１０９１２は、互いに容量的に結合され得る。この点に関し、ＳＲＲアンテナパッケージ１０９００の帯域幅は、ＰＣＢレイヤ１０９０４および１０９０８の厚さを調整することによって、ならびに共平面リング共振器１０９１０および１０９１２の間の距離を調整することによって、共振器リング間の容量性結合を変えるように制御することができる。
いくつかの態様において、複数のアンテナパッケージ（ＳＲＲアンテナパッケージ１０９００など）は、図１１４に示されるように、大規模ミリ波フェーズドアンテナアレイなどのアンテナアレイ内のアンテナセルとして使用することができる。
図１１０は、幾つかの態様において、図１０９のアンテナパッケージセルの１つ以上のレイヤで使用することができる例示的なリング共振器を示す。本明細書に開示されるリング共振器は、アンテナパッケージセルの一部であってもよく、共振器は、アンテナパッケージの１つ以上のレイヤを占有し、アンテナパッケージセルを介して受信または送信される信号を増幅および／またはそれと共振する。図１１０を参照すると、ＳＲＲアンテナパッケージ１０９００の第２の金属化レイヤの単一リング共振器１０９０６と、ＳＲＲアンテナパッケージ１０９００の第３の金属化レイヤからの共平面容量結合リング共振器１０９１０および１０９１２とが示されている。いくつかの態様において、ＳＲＲアンテナパッケージ１０９００は、アンテナポート１１０００において単一の給電線を使用することができ、これは単一リング共振器１０９０６に結合され、単一の直線偏波を生成し得る。
図１１１は、幾つかの態様において、図１０９のアンテナパッケージセルの１つ以上のレイヤで使用することができる、異なる偏波を利用する複数の給電線を有する例示的なリング共振器を示す。図１１１を参照すると、ＳＲＲアンテナパッケージ１０９００の第２の金属化レイヤで使用され得る単一リング共振器１１１０２が図示されている。いくつかの態様において、ＳＲＲアンテナパッケージ１０９００の第３の金属化レイヤは、複数の共平面結合リング共振器１１１０４を含むことができる。より具体的には、複数の共振器１１１０４は、リング共振器１１１０６、１１１０８、１１１１０、および１１１１２を含むことができ、これらは、互いに、ならびに単一リング共振器１１１０２に容量的に結合することができる。
いくつかの態様において、ＳＲＲアンテナパッケージ１０９００は、単一リング共振器１１１０２において二重給電線給電アンテナポート１１１１４および１１１１６を使用して、２つの直線直交偏波を生成することができる。図１１１に見られるように、アンテナポート１１１１４は、水平信号偏波に使用することができ、アンテナポート１１１１６は、垂直信号偏波に使用することができる。
図１１２は、いくつかの態様による、図１０９のＳＲＲアンテナのＥプレーン内の電場線１１２００を示す。図１１２を参照すると、ＳＲＲアンテナパッケージ１０９００の第１、第２および第３の金属化レイヤ間に形成される電場線１１２００が図示されている。より具体的には、電場線１１２００は、接地面１１２０２、（第２の金属化レイヤ上の）単一リング共振器１１２０４、および２つの共平面リング共振器１１２０６、１１２０８の間の容量性結合によって形成される。図１１２はまた、単一リング共振器１１２０４上のアンテナ給電ポート１１２１０も示す。
図１１３は、いくつかの態様による、図１０９のＳＲＲアンテナパッケージセルの反射係数およびボアサイト実現利得（ｂｏｒｅｓｉｇｈｔ ｒｅａｌｉｚｅｄ ｇａｉｎ）のグラフである。より具体的には、図１１３は、図１１１のＳＲＲアンテナトポロジのシミュレーション性能に基づく、反射係数グラフ５０２（戻り損失を示す）およびボアサイト実現利得グラフ５０４を示す。図１１３に見られるように、１０ｄＢ戻り損失帯域幅（１０ｄＢ ｒｅｔｕｒｎ ｌｏｓｓ ｂａｎｄｗｉｄｔｈ）は、５５ＧＨｚから７４ＧＨｚまで、すなわち１９ＧＨｚの帯域幅に及ぶ。
さらに、３ｄＢボアサイト実現利得帯域幅は、５４ＧＨｚから６９ＧＨｚまで、すなわち１５ＧＨｚの帯域幅に及ぶ。図１１３に見られるように、７０ＧＨｚを超えると、ボアサイト利得は急速に低下し始め、その時点で、要素はもはやブロードサイド型の放射挙動を示さない。したがって、ＳＲＲアンテナパッケージ（例えば、１０９００）は、ブロードサイドで放射しながら、５５ＧＨｚ－６９ＧＨｚの実効帯域幅内で利用されてもよい。上半球において指向性ビームを生成するため、フェーズドアレイ応用においては、ブロードサイドパターンが興味深い。また、ＳＲＲアンテナパッケージ（例えば、１０９００）は、用途に応じて、より具体的な周波数帯をカバーするように、周波数を拡大または縮小することができる。
図１１４は、いくつかの態様による、図１０９のＳＲＲアンテナパッケージセルを使用する例示的アンテナアレイのブロック図を示す。図１１４を参照すると、アンテナアレイ１１４００は、図１０９のＳＲＲアンテナパッケージ１０９００と同様の複数のアンテナパッケージセルを含む、大規模ミリ波フェーズドアレイアンテナである。いくつかの態様において、アンテナアレイ１１４００は、任意の数のＳＲＲアンテナパッケージセル（例えば、４×４、８×８、および１６×１６）を含む、タイル構成で配置されたＳＲＲアンテナパッケージセルの配列を含む。特定の電場（Ｅ－フィールド）ベクトル（図１１４に図示される）および特定の磁界（Ｍ－フィールド）ベクトル（図１１４に図示されていない）が、アンテナアレイ１１４００（ならびに各ＳＲＲアンテナパッケージセル（例えば、ＳＲＲアンテナパッケージ１０９００））と関連付けられる。
アンテナアレイ１１４００は、ＳＲＲアンテナパッケージ１０９００などの複数のＳＲＲアンテナパッケージを使用して形成することができる。図１１４は、アンテナアレイ１１４００内の第２の金属化レイヤ１１４０２および第３の金属化レイヤ１１４０８を示す。第２の金属化レイヤ１１４０２は、複数の単一リング共振器１１４０４を含む。単一のリング共振器１１４０４のそれぞれは、第３の金属化レイヤ１１４０８内に対応するリング共振器１１４１０のセット（例えば、４つの共面容量結合リング共振器）を有する。
いくつかの態様では、レイヤ１１４０２および１１４０８内のリング共振器の要素間間隔は、０．５λに設定することができるが、アンテナアレイ１１４００の走査範囲要件に基づいて変更されてもよい。
いくつかの態様では、ビルドアップパッケージ上の金属密度を等しくするために、非共振ダイポール（またはダミー金属ストリップ）１１４０６および１１４１２を隣接する共振器素子間に追加することができる。アンテナアレイ１１４００において、ＳＲＲアンテナ共振器（例えば、１１４０４）の各々は、単一のアンテナポートから給電され、単一の直線偏波（いくつかの例では、二重偏波を代わりに使用することができる）を形成することができる。図１１４に見られるように、非共振ダイポール１１４０６および１１４１２は、放射要素と非共振ダイポールとの間の結合を低減するために、電場ベクトルに対して直交している。
図１１６は、いくつかの態様による、図１０９のＳＲＲアンテナパッケージセルの積み重ねのブロック図を示す。ＳＲＲアンテナパッケージセル１１６００は、それぞれ１１６０４－１１６２２として参照される１０個の基板レイヤ（Ｍ１－Ｍ１０）を用いて形成することができる。ＳＲＲアンテナパッケージセル１１６００は、上基板レイヤ１１６２２上に配置される共面リング共振器１１６３６、基板レイヤ１１６１８内に配置される単一リング共振器１１６３４、基板レイヤ１１６１４内に配置されるアンテナ接地面１１６３２、基板レイヤ１１６１２内に配置されるアンテナ給電部１１６３０、基板レイヤ１１６１６、１１６１８、１１６２０および１１６２２上に配置される非共振ダイポール１１６３８、および基板レイヤ１１６０４および１１６１４の間に配置されるインピーダンストランスフォーマ（例えば、同軸インピーダンストランスフォーマ１１６４０）を含む。
ＳＲＲアンテナパッケージセル１１６００は、信号ルーティングを提供する１０レイヤの基板レイヤを含むが、態様はこれに限定されず、アンテナパッケージセル１１６００は、異なる数の基板レイヤを含むことができる。いくつかの態様では、アンテナパッケージセル１１６００の基板レイヤ（例えば１１６０４～１１６１２）は、アンテナパッケージセル１１６００の反りを軽減するために積み重ね対称性を提供する。ＳＲＲアンテナパッケージセル１１６００は、ＰＣＢのような表面上に実装されてもよい。
いくつかの態様において、ＳＲＲアンテナパッケージセル１１６００は、アンテナアレイのサブアレイ（例えば、図１１４に見られるようなフェーズドアンテナアレイ）の一部としてのサブアレイ要素である。ある態様では、ＳＲＲアンテナパッケージセル１１６００は、同軸インピーダンストランスフォーマ１１６４０を介して、集積回路、例えば高周波集積回路１１６０２、の複数のポートのうちの１つに結合される。しかし、態様はこれに限定されず、ＳＲＲアンテナパッケージセル１１６００は、より大きいまたはより小さいサブアレイのサブアレイ要素でもあってもよく、他の方法を介してＲＦＩＣに結合してもよい。さらに、いくつかの態様において、各サブアレイは、フェーズドアレイアンテナ（例えば、大規模ｍｍＷａｖｅ通信のためのフェーズドアレイアンテナ）を構成するように構成され得る。
ある態様では、アンテナ給電１１６３０は、基板レイヤ１１６１４上の接地面に隣接して、基板レイヤ１１６１２上に配置される。さらに、いくつかの態様において、アンテナ給電１１６３０は、インピーダンストランスフォーマ１１６４０に結合される。インピーダンストランスフォーマ１１６４０に結合することによって、アンテナ給電部１１６３０は、ＳＲＲアンテナパッケージセル１１６００による送信のためにＲＦ信号を受信するか、またはアンテナ給電部１１６３０にＲＦ信号、例えば、ＳＲＲアンテナパッケージセル１１６００によって受信されたＲＦ信号を送信することができる。いくつかの態様において、インピーダンストランスフォーマは、複数の基板レイヤ（例えば、基板レイヤ１１６０４－１１６１２）内に配置される複数のビアを含む。このようなビアは、複数の基板レイヤ（例えば、基板レイヤ１１６０４－１１６１２）を介して、ＲＦＩＣ１１６０２（例えば、ＲＦＩＣバンプ１１６０３を介して）をアンテナ給電部１１６３０に結合することができる。特に、インピーダンストランスフォーマ１１６４０のビアは、ＲＦＩＣ１１６０２をアンテナ給電部１１６３０に結合する１つのビアを含むことができる。
いくつかの態様において、ＳＲＲアンテナパッケージセル１１６００のアンテナ給電１１６０３は、２５Ωのストリップラインで設計された等相給電分配ネットワーク（ｅｑｕｉｐｈａｓｅ ｆｅｅｄ ｄｉｓｔｒｉｂｕｔｉｏｎ ｎｅｔｗｏｒｋ）から給電され得る。従来の５０Ωのストリップラインと比較してストリップラインへのオーミック損失を低減するために、インピーダンスシステムを２５Ωと選択することができる。
いくつかの態様では、ＳＲＲアンテナパッケージセル１１６００は、基板レイヤ（例えば、レイヤ１１６１６－１１６２２のうちの１つまたは複数）上に配置された複数の非共振ダイポール１１６３８をさらに含む。いくつかの態様において、非共振ダイポール１１６３８は、反りを緩和し得るＳＲＲアンテナパッケージセル１１６００の金属密度を増加し得る。さらに、非共振ダイポール１１６３８は、ＳＲＲアンテナパッケージセル１１６００の電場に直交して、基板レイヤ１１６１６－１１６２２のうちの１つまたは複数の上に配置されて、非共振を確実にすることができる。
いくつかの態様において、ＲＦＩＣ１１６０２は、リング共振器１１６３６および１１６３４、アンテナ給電１１６３０、およびインピーダンストランスフォーマ１１６４０から、ＳＲＲアンテナパッケージセル１１６００に対するＲＦ信号を受信するように構成される。さらに、いくつかの態様では、ＲＦＩＣ１１６０２は、ＳＲＲアンテナパッケージセル１１６００から、インピーダンストランスフォーマ１１６４０、アンテナ給電１１６３０、およびリング共振器１１６３４および１１６３６を介してＲＦ信号を送信するように構成される。いくつかの態様では、態様はこれに限定されないが、ＲＦＩＣ１１６０２は、フリップチップ取り付けによってＳＲＲアンテナパッケージセル１１６００に取り付けられる。ＲＦＩＣ１１６０２は、（例えば、無線通信装置内の）ＳＲＲアンテナパッケージセル１１６００の一部であってもよく、またはＳＲＲアンテナパッケージセル１１６００から分離されて、ＳＲＲアンテナパッケージセル１１６００に動作可能に結合されてもよい。さらに、ある態様では、ＲＦＩＣ１１６０２は、ＳＲＲアンテナパッケージセル１１６００から送信され、ＳＲＲアンテナパッケージセル１１６００によって受信される通信信号を処理するため、制御信号およびベースバンド信号を受信するように制御およびベースバンド回路に動作可能に結合することができる。
図１１５は、幾つかの態様による例示的なＳＲＲアンテナパッケージセル（例えば、１１６００）を構成する一組のレイヤ１１５００を示す。より具体的には、図示された基板レイヤ１１５０２－１１５２０は、図１１６の基板レイヤ１１６０４－１１６２２に対応する。図１１５に見られるように、共平面リング共振器１１５２８は、上部基板レイヤ１１５２０内に配置され、一方、単一リング共振器１１５２６は、基板レイヤ１１５１６内に配置され、積み重ねられたリング共振器のセットを形成する。単一リング共振器１１５２６は、基板レイヤ１１５１０に位置するアンテナ給電部１１５２２に結合されるアンテナポート１１５２４を含む。
いくつかの態様では、ＳＲＲアンテナパッケージセル１１６００は、基板レイヤ１１５１４－１１５２０上に配置された複数の非共振ダイポール１１５３０をさらに含む。図１１６と同様に、非共振ダイポール１１５３０は、基板レイヤ１１５１４－１１５２０間の金属密度を増加させることによって、ＳＲＲアンテナパッケージセル１１６００の反りを緩和するために使用され得る。非共振ダイポール１１５３０は、非共振を確実にするために、ＳＲＲアンテナパッケージセル１１６００の電場に直交して配置され得る。
図１１７は、いくつかの態様では、図１０９のＳＲＲアンテナパッケージセルのための給電線として使用することができる複数のストリップラインのブロック図を示す。図１１７を参照すると、接地平面レイヤ間に配置された、基板レイヤＭ５（または図１１５の１１５１０）の給電線の別の図１１７００が図示されている。より具体的には、レイヤＭ５は、接地面レイヤＭ４（１１５０８）とＭ６（１１５１２）との間に配置された複数のストリップ線（例えば、１１７０２）を含むことができる。例えば、図１１７は、接地平面レイヤのうちの１つ（例えば、Ｍ４または１１５０８）の金属化表面１１７０８を示す。ストリップライン１１７０２は、非金属化領域１１７１０内に配置され、複数の接地ビア１１７０４によって遮蔽され得る。いくつかの態様において、各ストリップライン１１７０２は、２５Ωのストリップラインであり得る。参照番号１１７０２は、図１１７における２つのストリップラインのみに接続されているが、図１１７に示される残りのストリップラインも参照番号１１７０２で参照される（同様に、１１７０４は図示されたすべての接地ビアを指し、１１７０６はすべてのストリップラインベンドを指し、１１７１０は、図１１７におけるすべての非金属化領域を指す）。
ＳＲＲアンテナパッケージセル１１６００の給電ネットワークは、ミリ波周波数領域（ｍｍＷａｖｅ ｆｒｅｑｕｅｎｃｙ ｒｅｇｉｍｅ）におけるＲＦＩＣ１１６０２と放射素子（例えば１１６３４および１１６３６）との間の損失の原因となり得る。いくつかの態様において、アンテナアレイ内の各ＳＲＲアンテナパッケージセル（例えば、複数のＳＲＲアンテナパッケージセルを使用する図１１４に示されるアレイ）に対する各２５Ωストリップライン１１７０２は、アレイ内のすべてのアンテナ要素に対して同じ挿入位相を保証するために同じ長さであり得る。さらに、アンテナアレイ内の各ＳＲＲアンテナパッケージセルに対する各２５Ωのストリップライン１１７０２は、（例えば、オーバーモーディングを防止するために）接地ビア１１７０４によって遮蔽されてもよい。さらに、アンテナアレイ内の各ＳＲＲアンテナパッケージセルに対する各２５Ωストリップライン１１７０２は、アンテナアレイの全ての給電ラインに対する周波数に関して平坦な挿入位相応答を保証するために、なめらかな曲げ（例えば、曲げ１１７０６は、鋭い角度の曲げを含まない）を有するＰＣＢパッケージにルーティングされ得る。
ＲＦ通信システムは、しばしば、半導体ダイ上に形成されるサブシステム（例えば、電圧制御発振器（ＶＣＯ）、電力増幅器、トランシーバ、モデム、アンテナサブシステムなど）を利用する。携帯機器に適用される無線通信規格数の増加は、アンテナに対する大きな設計課題を引き起こす可能性がある。アンテナは、携帯機器内の他のコンポーネントとは根本的に異なる可能性のあるコンポーネントのカテゴリーを表す。例えば、アンテナは、自由空間において効率的に放射するように構成されてもよく、一方、他のコンポーネントは、それらの周囲から分離されてもよい。
ミリメートル波（ｍｍＷａｖｅ）周波数で動作するアンテナ（高データレート短距離リンク用）は、人気を集めると予想される。ここで動作する通信システムの一例は、無線ギガビットアライアンス（ＷｉＧｉｇ）と呼ばれる、適切な回路、論理、インターフェースおよび／またはコード波周波数（ｃｏｄｅ－ｗａｖｅ ｆｒｅｑｕｅｎｃｉｅｓ）を含んでもよく、これは、６０ＧＨｚ周波数帯域で動作する。加えて、ｍｍＷａｖｅ無線システムの利用は、５Ｇセルラ無線のような標準で大きな役割を果たすことが予測される。典型的には、これらの短距離ｍｍ波無線システムは、送信機と受信アンテナとの間の視線（ＬＯＳ）が妨害されないことを必要とする。ＬＯＳ要件では、送信アンテナと受信アンテナの方向は、無線リンクを最大化するために、それぞれのメインローブを互いに向き合わせる必要がある。ラップトップコンピュータ、タブレット、スマートフォンなどのようなモバイル機器用の現在のアンテナ設計は、カバレッジが制限されており、ミリ波動作周波数で大きな損失を被る。さらに、適切な回路、論理、インターフェース及び／又はコード波通信システムを含んでもよく、しばしば、アンテナシステム内で導波路を使用することができる。通信のための導波路の使用は、適切な回路、論理、インターフェース及び／又は符号波信号を含むことができるが、コストがかかり得る精密な微細加工されたコンポーネントを伴う。
本明細書に記載の導波路構造は、図３Ａに示されるミリ波通信回路３００のアンテナアレイ回路３３０に組み込むことができるが、導波路構造はこれに限定されない。図１１８Ａは、幾つかの態様による複数の導波路アンテナを使用する例示的な移動装置を示す。図１１８Ａを参照すると、移動装置１１８００は、導波路１１８０８を介して信号を無線で送信または受信するために使用され得る無線周波数フロントエンドモジュール１１８０２を含むことができる。いくつかの態様において、導波路１１８０８は、デバイス１１８００の内部およびデバイス１１８００の外部で、ミリ波無線信号などの無線信号（例えば、ＷｉＧｉｇまたは５Ｇセルラ信号）を通信するために使用され得る。図１１８Ａに見られるように、４つの別個の導波路１１８０８は、アンテナとして使用することができ、デバイス１１８００の外側の異なるアンテナローブ内の信号を案内する。
図１１８Ｂは、幾つかの態様による導波路遷移要素を有する例示的な無線周波数フロントエンドモジュールを示す。図１１８Ｂを参照すると、ＲＦＥＭ１１８０２は、トランシーバサブシステム１１８０４、遷移構造１１８０６、および導波路１１８０８を含む。いくつかの態様において、無線信号は、トランジション構造１１８０６を介してトランシーバ１１８０４と導波路１１８０８との間で通信され得る。トランジション構造１１８０６は、トランシーバ１１８０４と導波路１１８０８との間で無線信号を通信するストリップライン間の遷移に使用することができる。
導波路１１８０８は、導電性材料（例えば、金属被覆テフロン（登録商標）材料または他の材料）で被覆された低損失プラスチック材料で作ることができる。遷移構造１１８０６は、接地されたコネクタシャーシの内部に給電プローブを有する微細加工コネクタまたはアダプタを使用してもよい。使用可能な信号給電技術は、導波路の内部に配置されたマイクロストリップパッチアンテナの近接場結合を含む。しかし、遷移構造１１８０６は、微細加工されたコネクタまたはアダプタのため、製造コストがかかることがある。
いくつかの態様において、異なるタイプの導波路遷移構造（図１１９Ａ－１２３を参照して本明細書に開示されるようなもの）が、ＰＣＢ（または別の基板）上の伝送ラインから導波路に無線信号（例えば、ｍｍＷａｖｅ無線信号）を給電するために使用されてもよい。遷移構造は、多レイヤＰＣＢ上の平面伝送ラインに接続された給電プローブ（例えば、電場または磁界給電プローブ）を含むことができる。導波路遷移構造のより大きな部分は、ＰＣＢと導波路との間の接地接続、ならびに、ＰＣＢに取り付けられた金属アダプタで実現可能な、導波路への機械的取り付けおよび機械的支持を含むことができる。アダプタは、ＰＣＢにはんだ付けまたは（図から分かるように）ネジを使用して取り付けることができる。遷移構造の最小部分（例えば、給電プローブ）がＰＣＢ内に実装されるので、提案した導波路遷移構造設計は、機械にとって困難で費用がかかる小さくて公差に敏感な部品を利用する必要がないかもしれない。
図１１９Ａおよび図１１９Ｂは、いくつかの態様によるＰＣＢと導波路アンテナとの間を遷移するための導波路構造の斜視図を示す。図１１９Ａを参照すると、ＰＣＢ１１９０２と導波路１１９０６との間の遷移に使用されるアダプタ１１９０４の分解図１１９００が図示されている。ＰＣＢ１１９０２は、接地レイヤ１１９１０Ａと１１９１０Ｂとの間の複数レイヤ１１９０８を含むことができる。伝送ライン１１９１８は、ＰＣＢ１１９０２の片側（例えば、レイヤ１１９１０Ａ）に配置することができ、導波路１１９０６とトランシーバサブシステム（例えば、１１８０４）との間でミリ波無線信号を伝送するために使用することができる。伝送ライン１１９１８は、マイクロストリップライン、ストリップライン、または共平面導波路伝送ラインを含む平面伝送ラインとすることができる。いくつかの態様において、伝送ライン１１９１８は、グラウンドバック共平面（ｇｒｏｕｎｄ－ｂａｃｋｅｄ ｃｏｐｌａｎａｒ）導波路（ＣＰＷ）伝送ラインであり得る。幾つかの態様では、伝送ライン１１９１８は、同軸または別の導波路のような非平面型であってもよい。さらに、伝送線路１１９１８は、基板レイヤ１１９０８のＤＬ電気レイヤによって接地面（例えばレイヤ１１９１０Ａ）から分離されている導電性コンポーネントを含むことができる。伝送線路１１９１８は、（例えば、図１２０Ａ～図１２０Ｂに示すように）導波路１１９０６との間で信号をやり取りするためのフィードプローブを含み得る。
ＰＣＢ１１９０２はさらに、切欠き１１９１２を含み、これは、ＰＣＢ１１９０２および導波路１１９０６がアダプタ１１９０４を介して取り付けられたときに、導波路１１９０６を受けるために使用することができる。アダプタ１１９０４は、ネジ１１９１４を介してまたは他の手段を介してＰＣＢ１１９０２に取り付けられてもよい（例えば、アダプタ１１９０４は、他の手段を介してＰＣＢ１１９０２に接着または取り付けられてもよい）。
導波路１１９０６は、低損失材料（テフロン（登録商標）など）で作製することができ、金属化（または金属）レイヤ１１９１６によって覆うことができる。アダプタ１１９０４は、金属から製造することができ、ＰＣＢ１１９０２および導波路１１９０６が、アダプタ１１９０４を介して結合されるとき、金属化レイヤ１１９１６が、ＰＣＢ１１９０２の接地レイヤ（例えば、１１９１０Ａおよび１１９１０Ｂ）に結合され得る。図１１９Ｂは、ＰＣＢ１１９０２、アダプタ１１９０４、および導波路１１９０６の組み立て図１１９２０を示す。
図１２０Ａ、図１２０Ｂ、および図１２０Ｃは、幾つかの態様による、図１１９Ａ－１１９Ｂの導波路遷移構造の様々な断面を示す。図１２０Ａを参照すると、ＰＣＢ１１９０２と導波路１１９０６に取り付けられるアダプタ１１９０４の断面１２０００が示されている。いくつかの態様において、ＰＣＢ１１９０２は、接地ビアフェンス１２０１０を形成する複数のビアを含むことができる。接地ビアフェンス１２０１０の少なくとも一部は、接地レイヤ１１９１０Ａおよび１１９１０Ｂを結合することができる。
図１２０Ｂおよび図１２０Ｃは、ねじ１１９１４を使用してＰＣＢ１１９０２および導波路１１９０６に取り付けられたアダプタ１１９０４を含む導波路構造の追加のビュー１２００２および１２００４を示す。ビュー１２００２に見られるように、アダプタ１１９０４は、ＰＣＢ１１９０２上に実装されたとき、伝送ライン１１９１８を受けるための開口１２０１６を含むことができる。いくつかの態様において、ＰＣＢ１１９０２は、さらに、ＰＣＢ１１９０２を通るメッキされた１以上のビアおよび給電プローブ１２０１２を形成する伝送ライン１１９１８を含むことができる。給電プローブ１２０１２は、給電線１１９１８と導波路１１９０６との間で無線信号を通信するために使用することができる。この点に関し、伝送ライン１１９１８の接地部分は、金属アダプタ１１９０４を介して導波路の接地部分（例えば、金属化レイヤ１１９１６）と、接地ビアフェンス１２０１０（例えば、電気接点は、接地レイヤ１１９１０Ａ、１１９１０Ｂ、接地ビアフェンス１２０１０、金属アダプタ１１９０４、および導波路１１９０６の金属化レイヤ１１９１６との間に形成される）とに結合され得る。
いくつかの態様において、ＰＣＢ伝送ライン－導波路遷移アダプタ１１９０４は、ＰＣＢ１１９０２および導波路１１９０６がアダプタ１１９０４に取り付けられる場合、ＰＣＢ１１９０２のエッジ（例えば、給電プローブ１２０１２の位置に近いＰＣＢのエッジ）と、導波路１１９０６のエッジとの間に形成される空隙１２０１４をさらに含むことができる。空隙１２０１４は、インピーダンス整合を目的として設定可能な寸法（例えば、幅、高さ、および／または深さ）を有することができる。
図１２１Ａ、図１２１Ｂ、および図１２１Ｃは、幾つかの態様によるインピーダンス整合空洞を含む、図１１９Ａ－１１９Ｂの導波路遷移構造（ｗａｖｅｇｕｉｄｅ ｔｒａｎｓｉｔｉｏｎｉｎｇ ｓｔｒｕｃｔｕｒｅ）の様々な斜視図を示す。図１２１Ａ、図１２１Ｂ、および図１２１Ｃを参照すると、ＰＣＢ１１９０２、アダプタ１１９０４、および導波路１１９０６を含む導波路遷移構造の追加図１２１００、１２１０２、および１２１０４が図示されている。より具体的には、図１２１０２および１２１０４は、フェンス１２０１０および給電プローブ１２０１２を介した接地に対する空隙１２０１４の位置を示す。
図１２２は、幾つかの態様による、ＰＣＢおよび導波路が図１１９Ａ－１１９Ｂの導波路遷移構造を介して取り付けられているときの空気キャビティの他のビューを示す。図１２２を参照すると、ダイアグラム１２２００は、ＰＣＢ１１９０２、空隙（または空洞）１２０１４、およびテフロン（登録商標）導波路１１９０６の相対誘電率（Ｅｒ）を示す。より具体的には、相対誘電率Ｅｒ＝１は、空隙１２０１４内の空気と関連しており、相対誘電率Ｅｒ＝３は、ＰＣＢ１１９０２および導波路１１９０６と関連している。図１２２に見られるように、インターフェース境界（例えば、ＰＣＢ１１９０２と空隙１２０１４との間の境界、および空隙１２０１４と導波路１１９０６との間の境界）における反射信号１２２０２および１２２０４は、ＰＣＢ１１９０２と導波路１１９０６との間を伝搬する２つの信号波のインピーダンスとみなすことができる。従って、空隙１２０１４の寸法を調整することにより、インピーダンス整合を目的としてインピーダンスを変化させることができる。
図１２３は、いくつかの態様による、空隙幅に関する反射係数値のシミュレーション結果のグラフ的表現を示す。より具体的には、ダイアグラム１２３００は、空隙１２０１４の幅に対する反射係数Ｓ１１の値を示す例示的なシミュレーション結果を示す。図１２３に見られるように、空隙１２０１４は、アダプタ１１９０４を用いて遷移構造のインピーダンス整合を最適化するために使用され得る。いくつかの態様において、幅以外の空隙寸法、または空隙形状は、インピーダンス整合の目的のために変更されてもよい。
偏波多入力多出力（ＭＩＭＯ）アンテナ構造と偏波ダイバーシティは、将来の５Ｇミリメートル波無線システムにとって非常に高いデータレートを可能にする鍵の１つとなることが計画されている。このことは、ｍｍＷａｖｅ無線通信システムにおける使用に適した二重偏波アンテナ及びアンテナアレイの必要性を生み出す。
従来のソリューションは、二重偏波放射応答を生成するための複雑な、または比較的複雑な給電ネットワークまたはアンテナパターン形状を有する様々なタイプの平面マイクロストリップおよびプリントダイポールアンテナを含む。５ＧおよびＷＩＧＩＧ偏波ＭＩＭＯシステムに対して最適または改善された特性を提供するために、アンテナは、信号給電ポート間の高分離でほぼ純粋な二重偏波応答を示すべきである。更に、アンテナは、小型で、ＰＣＢ／シリコンに組み込むことが容易であり、アンテナアレイ内の単一のアンテナ要素として使用可能であるべきである。第２の問題は、ＰＣＢ／基板集積アンテナで発生する有害で損失の多い基板波（ｓｕｂｓｔｒａｔｅ ｗａｖｅｓ）の励起を防止することである。従来のソリューションは、二重偏波放射応答を生成するための複雑な、または比較的複雑な給電ネットワークまたはアンテナパターン形状を有する様々なタイプの平面マイクロストリップおよびプリントダイポールアンテナを含む。
上記の必要性に対する１つのソリューションは、いくつかの態様では、共有ダイポールアームを有する２つの９０度折り畳みダイポールアンテナを使用することである。このような適切に配置されたダイポールのアンテナ構造は、直交偏波アンテナ対を生成する。ダイポールの信号給電が良くバランスしている時、アンテナ間の結合は非常に弱い。上述のアンテナは、アンテナ構造がマルチレイヤＰＣＢまたは基板に一体化される態様で実現可能である。さらに、基板波の励起は、適切に配置されたＰＣＢホールを、前述のアンテナ構造の平面ダイポールアームストリップおよびアンテナ領域のＰＣＢ誘電体に設計することにより、防止または大幅に低減することができる。いくつかの態様において、表４のシミュレートされた設計パラメータを実現することができる。
Figure 2024059722000008
以下に説明するアンテナ構造は、共用アンテナアームが、非常にコンパクトなアンテナ構造で二重偏波応答（ｄｕａｌ ｐｏｌａｒｉｚｅｄ ｒｅｓｐｏｎｓｅ）を実現することを可能にし、ダイポールのバランスが取れた性質が、余分な労力と複雑さを伴わずにアンテナ間の低相互結合を提供し、複雑な給電とインピーダンス整合ネットワークなしで二重偏波応答を達成するという点で、上記のニーズに対する現在知られているソリューションを改善する。開示されたアンテナ構造の他の改良点は、ＰＣＢまたは他のタイプの多層基板に一体化することが非常に容易であることである。更に、アンテナの平坦な部分に孔を配置する簡単な技術を、有害な基板波を抑制するために使用することができる。このような孔はまた、アンテナ構造内の誘電損失を低減する。更に、開示されたアンテナ構造は、コンパクトなアンテナアレイの構成ブロックとして使用することが容易である。当業者には言うまでもなく、前述の改良は１以上の態様で実現することができ、本明細書に記載のアンテナ構造の種々の態様は、手近な設計問題に応じて、前述の改良の全部または一部を提供することができる。
図１２４は、いくつかの態様による二重偏波アンテナ構造を示す。アンテナ構造１２４００は、２つの９０度折り畳みダイポールアンテナ１２４０１、１２４０３を含む。アンテナ構造１２４００は、図３Ａに示されるミリ波通信回路３００のアンテナアレイ回路３３０に組み込むことができるが、導波路構造はこれに限定されない。折り畳まれたダイポール１２４０１は、平面アーム１２４０２および垂直アーム１２４１０を含む。折り畳まれたダイポール１２４０３は、平面アーム１２４０６および垂直アーム１２４１０を含む。折り畳まれたダイポール１２４０１、１２４０３は、並べて配置される。並列配置は、直交偏波アンテナ対を生成する。
各ダイポール１２４０１、１２４０３は、それ自身の「アンテナアーム」１２４１０を有し、１２４０４、１２４０８に象徴的に示される個々の給電を有する。アンテナアーム１２４１０は、両方のダイポールに共通である。換言すれば、アーム１２４１０は、いくつかの態様によれば、２つの折り畳まれたダイポールの共用アンテナアームである。図１２４に示されるように、各折り畳まれたダイポールは、４５度傾斜した直線偏波を生成する。このような二つの隣り合ったダイポールは、直交偏波アンテナ対を生成する。これについては、以下でさらに詳細に説明する。更に、２つのアンテナが十分にバランスしている場合、アンテナ間の結合はほとんどない。
図１２５Ａ－１２５Ｃは、いくつかの態様による、多層ＰＣＢ上に実装される図１２４の二重偏波アンテナ構造を示す。一態様では、図示されたダイポールは、約２９ＧＨｚの周波数で動作するように設計される。図１２５Ａ－１２５Ｃにおいて、ＰＣＢ１２５０３は、約２０×１０ｍｍの接地面を含み、アンテナ構造１２５１１が集積される部分である。図１２５Ｃで付番され、図１２５Ａ－１２５Ｃの各々に図示したダイポールアーム１２５０２、１２５０６は、説明中の態様では、各アンテナに特異的であり、長さが約２ｍｍの平面ＰＣＢ銅ストリップで実装される。両方のアンテナと共有される垂直ダイポールアーム１２５１０は、ＰＣＢに取り付けられた長さ約２．５の垂直金属バーで実施される。平面ダイポールアーム１２５０２、１２５０６上のＰＣＢの孔１２５０７は、有害な基板波の励起を防止または低減するために使用される。ＰＣＢ１２５０３および拡張部１２５０９は、物理的に同じＰＣＢである。換言すれば、拡張部１２５０９は単なるＰＣＢの輪郭の形状である。
図１２６は、いくつかの態様による、図１２５Ａ－１２５Ｃに示されるアンテナ構造のシミュレートされたＳパラメータを示す。図１２５Ａの１２５１１として付番したが、図１２５Ａ－１２５Ｃの各々に示したアンテナ構造は、ＣＳＴ ＭＩＣＲＯＷＡＶＥ ＳＴＵＤＩＯ（登録商標） （ＣＳＴ（登録商標） ＭＷＳ（登録商標））電磁シミュレーションソフトウェア（ＳＷ）を用いてシミュレーションされた。この実施例におけるＰＣＢ１２５０３材料は、ＦＲ４（εｒ＝４．４）であり、この特定の態様の場合、説明したシミュレーションではすべての導体材料は銅である。シミュレートされたＳパラメータを図１２６に示す。結果が示すところでは、両方のアンテナ（例えば、記号的には図１２４の１２４０１、１２４０３、および図的には図１２５Ａ－１２５Ｃの１２５０１、１２５０３）が２９ＧＨｚ帯で良好にインピーダンス整合され、アンテナ間の結合が低い。
図１２７Ａおよび１２７Ｂは、幾つかの態様による、図１２５Ａ－１２５Ｃに示されるアンテナ構造のシミュレーションされたファーフィールド放射パターンを示す。幾つかの態様によれば、ダイポールの放射は、主偏波成分よりも１０－３０ｄＢ低い交差偏波成分で直交偏波される。このＰＣＢ実装において、ダイポール１２５０１、１２５０３の両方は、約４ ｄＢｉの最大指向性および約３ ｄＢｉの最大利得を有する。シミュレーション結果は、アンテナ構造１２５１１が意図されたように動作することを示す。
望ましくない有害な表面または基板波モードへの電力漏れは、ｍｍＷａｖｅ回路において問題となり得る。実際には、これは、ＲＦ電力が基板に漏れ込み、さらなる誘電損失を生じ、放射パターンとアンテナの偏波を損なうことを意味する。このアンテナ構造１２５１１において、表面波および基板波の励起は、アンテナ領域のＰＣＢに穴をあけることによって防止または低減される。図１２８Ａは、図１２５Ａー１２５Ｃのアンテナ構造の上面図を示し、いくつかの態様によれば、表面波孔がダイポールアームの平面アームに穿孔されている。図１２８Ｂは、図１２５Ａー１２５Ｃのアンテナ構造の上面図を示し、いくつかの態様によれば、他の構成において表面波孔が穿孔されている。図１２８Ａは、孔のうちの１つが１２８０７で付番され、いくつかの態様では、直径が０．２ｍｍである孔が、それらが電場最大の領域にほぼ位置するように、平面ダイポールアーム１２８０２、１２８０６に配置される技術を示す。
代替の実施形態を図１２８Ｂに示し、ここで、表面および基板波の励起をさらに抑制するために、領域１２８１２、１２８１４、１２８１６において、アンテナから離れてＰＣＢ内に追加の孔が存在する。ダイポール構造では、電場の最大位置は、典型的には、ダイポールアームの開放端付近である。しかし、この態様では、孔は、アンテナの他の、それほど重要でない領域にも配置される。なぜなら、一般に、可能な限りアンテナに近い損失材料を除去することが有益であるからである。損失的材料（ｌｏｓｓｙ ｍａｔｅｒｉａｌ）は、基板を含み、いくつかの態様では、基板は、難燃剤４（Ｆｌａｍｅ Ｒｅｔａｒｄａｎｔ ４（ＦＲ４））である。
図１２９は、いくつかの態様による二重偏波アンテナ構造の他の実施形態を示す。図１３０Ａは、幾つかの態様による、図１２９のアンテナの上面図を示し、図１３０Ｂおよび図１３０Ｃは、いくつかの態様による、図１２９のアンテナの斜視図である。図１２９において、図１２５Ａから１２５Ｃに示す共通ダイポールアーム１２５１０は、各アンテナについてそれぞれ密接に分離された個々のダイポールアーム１２９０６、１２９０８と置き換えられる。図１２５Ａ－１２５Ｃにおけるように、各アンテナは、個々の給電１２９０３、１２９０５を含み、４５度傾斜した直線偏波を生成する。誘電体基板１３００３は、εｒ＝４．３かつ損失正接＝０．０２＠２９ＧＨｚの誘電体であってもよい。図１３０Ａのアンテナは、いくつかの態様では、二重垂直要素１３０１０、１３０１１、および平面ダイポールアーム１３００２、１３００６を含む。一態様では、両方の平面アームの孔１３０１５は、ＰＣＢ１３００３上の表面波または基板波を防止または低減するのに役立つ。追加の孔１３０１２、１３０１４、１３０１６が図示のように配置されてもよく、速度表面または基板波（ｒａｔｅ ｓｕｒｆａｃｅ ｏｒ ｓｕｂｓｔｒａｔｅ ｗａｖｅｓ）を防止または低減する役に立つ。給電１３００５、１３００７は、基板１３００３内の無線周波数集積回路（ＲＦＩＣ）などの信号源に接続されてもよい。一般的には、接続は、マイクロストリップまたはストリップライン伝送ラインによって行われる。ミリ波回路では、通常ビアが回避されるが、これはビアが引き起こす可能性があるインピーダンス整合の問題による。場合によっては、ビアを使用する必要がある（例えば、ＲＦＩＣが給電とは反対側にある場合）。図示の寸法はシミュレーション目的で使用されているが、当業者には言うまでもなく、当面の設計問題に従って他の寸法を使用できる。
図１３０Ｂおよび１３０Ｃは、いくつかの態様による、図１２９のアンテナの斜視図である。図１３０Ｂのカットアウェイ（ｃｕｔ－ａｗａｙ）は、１３０１１における２つの垂直アームのうちの１つを示し、一方、図１３０Ｃは、両方の垂直アーム１３０１０、１３０１１を示す。
図１３１Ａは、いくつかの態様による、図１３０Ａ－１３０Ｃのアンテナ構造に対する総放射効率対周波数のシミュレーションを示す。ここで使用される「総放射効率」という用語は、アンテナによって放射される電力の、ソース（例えば、ＲＦトランシーバのような５０オームの信号発生器）から利用可能な最大電力に対する比（ｄＢ単位）を意味する。総放射効率は、インピーダンス不整合損失とアンテナ構造における損失（ＲＦエネルギーが熱になる誘電損失と抵抗損失）の両方を占める。図１３１Ａは、図１３１Ｃのアンテナの１つの効率をプロットする（これは対称である２つの直交アンテナを有するので、両方のアンテナの効率は同じになる）。
図１３１Ｂは、いくつかの態様による、図１３０Ａ－１３０Ｃに示されるタイプのアンテナの４ｘ１アレイの上面図を示す。図１３１Ｃは、いくつかの態様による、図１３１Ｂに示されるタイプのアンテナの４ｘ１アレイの斜視図である。４ｘ１デュアル偏波アンテナアレイは、幾つかの態様では、各タイプを図１３０Ａ－１３０Ｃに示した４つの二重偏波アンテナ要素１３１２１、１３１２３、１３１２５、１３１２７を含む。アンテナ要素の各々は、２つの垂直ダイポールアーム１３１１０、１３１１１および２つの平面ダイオードアーム１３１０２、１３１０６を含む。アレイは、シミュレーションの目的で示された寸法であり、構造１３１０９を介して主ＰＣＢ１３１０３に取り付けられる。アンテナ素子は、ＰＣＢ１３１０３の端部までコンパクトなアンテナアレイを形成することを可能にし、それは、スペースが貴重である移動体無線装置における実装にとって魅力的である。
図１３１Ｄおよび１３１Ｅは、いくつかの態様に従って、１２０ｏ位相における、図１３１Ｂおよび図１３１Ｃの４×１アンテナアレイのシミュレーション放射パターン１３１００Ｄおよび１３１００Ｅを示す。図１３１Ｆおよび１３１Ｇは、いくつかの態様では、１２０ｏ位相における、図１３１Ｂおよび図１３１Ｃの４×１アンテナアレイのシミュレーション放射パターン１３１００Ｆおよび１３１００Ｇを示す。各シミュレーションパターンは、シミュレーションパターン図に示されるように、＋４５ｏアレイまたは－４５ｏアレイを示す。これらの図の結果は、図１３１Ｃの構造から得られ、”＋４５”は、それぞれ、他のダイポールに対して＋４５度傾斜ダイポールと、－４５度傾斜ダイポールとによって形成されるアンテナアレイを指す。図１３１Ｄおよび１３１Ｅは、すべての個々のアンテナ給電が入力信号の同じ位相で励起される場合である。図１３１Ｆおよび１３１Ｇは、各給電の位相がその隣の要素から１２０度シフトされる場合である。これにより、アレイパターンのメインローブが中心からオフセットする。位相調整は、アンテナメインローブを所望の方向に誘導するために使用される。
図１３２のプロットは、いくつかの態様による、図１３２のアンテナアレイの隣接アンテナ間の最悪ケースの結合のシミュレーションを示す。図１３２のアンテナアレイは、基板１３２０３上のアンテナを含む。アンテナは、１３２０９で始まり、隣接するアンテナ１３２０２を含む。一例として、シミュレーションプロットは、図１３２の１３２０２に示される２つのアンテナのような隣接するアンテナ間の結合を示す。Ｓ４４およびＳ５５は、２つの隣接するアンテナ１３２０２の入力整合（「戻り損失」）であり、Ｓ４５は、これら２つのアンテナ間の結合である。パターンから分かるように、幾つかの態様によれば、アンテナ間の結合は、関心のある全ての周波数において－１０ｄＢ未満であることが示され、これはＭＩＭＯ性能のために十分な分離である。
図１３３は、幾つかの態様による、０度位相調整における、図１３１Ｂおよび１３１Ｃの４ｘ１アンテナアレイに対するエンベロープ相関を示す。図１３３は、図１３１Ｂおよび図１３１Ｃ（「＋４５アレイ」および「－４５アレイ」）の２つのアンテナアレイ間のシミュレーションされたエンベロープ相関である。エンベロープ相関を用いて２つのアンテナ間の相関を定量化する。エンベロープ相関が１である場合、両方のアンテナは正確に同じ信号を受信するので、ＭＩＭＯまたはダイバーシティ受信には役に立たない。理想的なケースでは、エンベロープの相関はゼロになる。一般に、０．４以下のエンベロープ相関はＭＩＭＯ性能に非常に良いと考えられる。
図１３４は、いくつかの態様では、以下に説明する極性シミュレーション放射パターンの座標系を示す。
現在、ＷｉＧｉｇサブシステムのための２つの実装、すなわち埋め込みダイ無線サブシステムとパッケージオンパッケージ無線サブシステムが提案されている。ダイは、いくつかの態様において、シリコントランシーバであってもよく、アンテナに接続されてもよい。埋め込みダイの実装において、幾つかの態様では、無線システムの主基板の内部に埋め込まれたダイと、主基板の上に表面実装されたデバイスとがあり、両方をカバーする共形シールドを有する。場合によっては、シールドの下に選択的モールドが存在する。さらに、アンテナが主基板の底面に設けられ、アンテナコネクタがシールド近くに設けられてもよい。これは、ＸＹフォームファクタが小さいとの利点を有するが、放射線が底部のアンテナからのみであるという欠点を有する。
第２の実施形態は、主基板の上側に配置されたダイおよび表面実装デバイスを有するパッケージオンパッケージ無線サブシステムを含み、この基板は、表面実装デバイスおよびダイのためのキャビティを有する別の基板によって覆われてもよい。いくつかの実施態様では、アンテナは、主基板の下、パッケージオンパッケージ・サブシステムの上に、上側及び下側に配置されてもよい。再び、主基板上のパッケージオンパッケージモジュールの近くに信号コネクタが存在していてもよい。この実装は、パッケージの両側からの放射があるという利点を有するが、ＸＹフォームファクタ（ｆｏｒｍ ｆａｃｔｏｒ）が大きくなるという欠点があり、これは給電線が長くなることによる電力損失をもたらし得る。
本明細書に開示される態様において、アンテナその他のコンポーネントのような所定数の要素を記載してもよい。当業者には言うまでもないが、説明した数のアンテナその他のコンポーネントは例示のためのものであり、他の態様では、異なる数のアンテナその他のコンポーネントを、手近なソリューションのために必要に応じて構成することができる。
図１３５は、いくつかの態様による、主基板の内側に埋め込まれたダイと、主基板の上のシールドされた表面実装デバイスとを有する無線システムパッケージを示す。本明細書に記載の無線システムパッケージは、図３Ａに示すｍｍＷａｖｅ通信回路３００のＲＦ回路３２５およびアンテナアレイ回路３３０に組み込むことができるが、無線システムパッケージはこれに限定されない。
無線サブシステム１３５００を図１３５に示す。サブシステムの主基板は１３５０２で示す。主基板に接続されるのは、無線周波数干渉（ＲＦＩ）および電磁干渉（ＥＭＩ）に対してシールドするための機械的シールド１３５１６である。シールドの内側１３５１８にあるのは、インダクタ、抵抗器、キャパシタなどであり得る表面実装デバイスである。ダイ１３５０４は主基板１３５０２内に埋め込まれ、アンテナ１３５０６、１３５０８、１３５１０、１３５１２およびアンテナコネクタ１３５２０は主基板に取り付けられ、ダイ１３５０４に接続される。或る態様では、アンテナは、主基板の底部に他のアンテナとともに構成され、アンテナアレイを形成する。一般的に、アンテナはシールドを介して放射できないため、その領域にアンテナは配置されない。従って、いくつかの実装では、ＸＹフォームファクタは小さくてもよいが、実装の底部からの放射線しかない。
図１３６は、いくつかの態様による、副基板のキャビティ内で主基板の上方に配置されたダイおよび表面実装デバイスを有する無線サブシステムを示す。無線サブシステム１３６００を図１３６に示す。サブシステムは、その底部にアンテナ１３６０６、１３６０８、１３６１０、１３６１２を有する主基板１３６０２を含み、これは、いくつかの態様において、主基板の底部に他のアンテナを有する１つ以上のアンテナアレイに構成される。ダイおよび表面実装デバイス（図示せず）は、副基板１３６０４内に構成されてもよい。アンテナ１３６１４、１３６１６は、アンテナアレイとして、副基板１３６０４の上面上に他のアレイと共に構成されてもよい。コネクタ１３６１８が設けられ、いくつかの態様では、放射される無線信号を給電するようにダイに接続される。上記の結果は、パッケージオンパッケージ無線サブシステムである。上述のように、両側からの放射があるが、パッケージオンパッケージ構成は、幾つかの場合には、大きなＸＹフォームファクタを有するという欠点を有し、これは、この実装が使用できる移動装置において利用できるよりも多くのスペースを必要とすることがある。
図１３７は、いくつかの態様による、主基板の内側に埋め込まれたダイと、副基板のキャビティ内の主基板の上に配置された表面実装デバイスとを有する無線システムパッケージを示す。無線パッケージ１３７００は、いくつかの態様によれば、組込みダイとパッケージオンパッケージサブシステムとを組み合わせたものである。パッケージは、いくつかの態様によれば、第２の基板、すなわち副基板１３７１３に取り付けられた第１の基板すなわち主基板１３７０２を含む。ダイ１３７０４は、説明中の態様において、主基板１３７０２内に埋め込まれる。キャビティ１３７１７は、隠れビュー（ｈｉｄｄｅｎ ｖｉｅｗ）で表示される。アンテナ１３７１８およびディスクリートデバイス１３７２０など（および各々が複数であってもよく、アンテナは、単独でまたは１つ以上のアレイ内に構成され得る）の表面実装デバイスは、主基板にはんだ付けされるかまたは接続され、いくつかの態様では、キャビティ１３７１７によって覆われ、またはその中に配置される。幾つかの態様によれば、いくつかの表面実装デバイスは、単独で構成される、又は１つ以上のアンテナアレイ内に構成されるアンテナを含み、副基板のキャビティ１３７１７内に配置される。アンテナ１３７０６、１３７０８、１３７１０、１３７１２は、いくつかの態様では、主基板１３７０２の底部に取り付けられる。以下の図から分かるように、いくつかの態様のアンテナは、１つ以上のアンテナアレイとして他のアンテナとともに構成することができる。コネクタ１３７２０は、幾つかの態様では、ダイ１３７０４に無線信号を給電するために提供されてもよい。他の態様では、可撓性相互接続は、第１の基板または第２の基板を、システム全体の１つ以上の第３の基板、パッケージ、またはボードに接続することができる。埋め込みダイ１３７０４を有する主基板１３７０２、および副基板１３７１３のキャビティ内に取り付けられたアンテナを含む表面実装デバイスを有する取り付けられた副基板は、いくつかの態様では、埋め込みダイにパッケージオンパッケージをプラスした組み合わせを含む。さらに、幾つかの態様では、アンテナ及び／又はアンテナアレイは、上部及び下部に加えて、主基板若しくは副基板のいずれか、又は両方の側面に配置されて、側面方向に放射線を提供することができる。このような装置は、いくつかの態様では、エンドファイアモード（ｅｎｄ－ｆｉｒｅ ｍｏｄｅ）で動作し得る。
図１３８Ａは、幾つかの態様による、主基板内に埋め込まれたダイと、副基板のキャビティ内かつ主基板上に配置された表面実装デバイスとを有する無線システムパッケージの斜視切り取り図である。組み合わされた埋め込みダイ／パッケージオンパッケージの組み合わせ１３８００は、主基板１３８０２に埋め込まれたダイ１３８０４、および表面実装デバイス１３８１８を有する副基板１３８１３を含み、これは、いくつかの態様では、副基板１３８１３内のキャビティ１３８１７内のアンテナおよびアンテナアレイであり得る。１３８２０におけるような、キャビティ１３８１７内の図示された表面実装デバイスのいくつかは、幾つかの態様では、必要とされ得るディスクリート回路部品であり得る。主基板１３８０２の底部には、上述の構成のアンテナ１３８０６、１３８０８、１３８１０、１３８１２がある。いくつかの態様によれば、副基板１３８１３の頂部には、上述のように単独でまたはアンテナアレイとして取り付けられたアンテナ１３８１４Ａ、１３８１４Ｂ、１３８１６Ａ、１３８１６Ｂがある。
図１３８Ｂは、いくつかの態様による、主基板の底面を図示する、図１３８Ａの無線システムの斜視図である。組み合わされた埋め込みダイ／パッケージオンパッケージの組み合わせ１３８０１は、主基板１３８０２および副基板１３８１３に埋め込まれたダイ（図示せず）を含み、表面実装デバイス１３８１８、１３８２０は、いくつかの態様において、副基板１３８１３内のキャビティ１３８１７内に実装されたアンテナ１３８１８またはアンテナアレイを含んでもよい。キャビティ１３８１７内の図示された表面実装デバイスのいくつかは、幾つかの態様では、必要とされ得るディスクリート回路部品１３８２０であり得る。主基板１３８０２の底部には、上述の構成のアンテナ１３８０６、１３８０８、１３８１０、１３８１２がある。いくつかの態様によれば、副基板１３８１３の頂部には、単独でまたはアンテナアレイとして取り付けられたアンテナ１３８１４Ａ、１３８１４Ｂ、１３８１６Ａ、１３８１６Ｂがある。
図１３９は、いくつかの態様による、副基板の内部を図示する、図１３８Ａの無線システムの斜視図である。埋め込みダイ／パッケージオンパッケージの組み合わせ１３９００は、いくつかの態様において、主基板１３９０２に埋め込まれたダイ１３９０４と、１３９１８のような表面実装デバイスを有する副基板１３９１３とを含む。ダイ１３９０４は、はんだ接点１３９２５によって基板１３９０２に接続されてもよい。１３９１８などの表面実装デバイスは、いくつかの態様では、副基板１３９１３内のキャビティ１３９１７内に実装されるアンテナまたはアンテナアレイを含んでもよい。キャビティ１３９１７内の図示された表面実装デバイスのいくつかは、幾つかの態様では、必要とされ得るディスクリート回路部品１３９２０であり得る。主基板１３９０２の底部には、上述の構成のアンテナ１３９０６、１３９０８、１３９１０、１３９１２がある。いくつかの態様によれば、副基板１３９１３の頂部には、単独でまたはアンテナアレイとして取り付けられたアンテナ１３９１４Ａ、１３９１６Ａがある。コネクタ１３９２２は、幾つかの態様において、ダイ１３９１０に対して無線信号源として提供されてもよい。
図１４０Ａは、図１３８Ａの無線システムの部分透視上面図である。ダイ（図示せず）は、いくつかの態様において、主基板１４００２内に埋め込まれてもよい。上述のタイプの表面実装デバイス１４０１８、１４０２０は、いくつかの態様では、主基板１４００２に接続される。幾つかの態様では、上述の幾つかの図に示されるように、キャビティを有する副基板は、表面実装デバイスを覆う。はんだ接点は、１４０２２、１４０２４および１４０２６、１４０２８で示したが、これを使用して副基板に接続する。さらに詳細は後で説明する。コネクタ１４０２０はいくつかの態様で提供されてもよい。
図１４０Ｂは、幾つかの態様による、図１４０Ａのはんだ接点に一致するように副基板上に構成されたはんだ接点を示す図１３８Ａの無線システムの部分斜視図である。上部副基板１４０１３は、全体を１４０００で示したが、いくつかの態様において、上述したタイプのキャビティ１４０１７を含む。はんだ要素は、その一部を１４０２２Ａ、１４０２４Ａおよび１４０２６Ａ、１４０２８Ａで示したが、図１４０Ａに示したはんだコンポーネントと一致するように副基板１４０１３上に構成され、２組みのはんだ接続がリフローされると、２つの基板間の機械的接続およびいくつかの態様では、電気的接続のために使用され得るはんだ接続を提供する。２×２要素アレイおよび２×４要素アレイを本明細書では例示するが、当業者には言うまでもなく、Ｎ×Ｍ要素アレイは、所望の解決法に応じて、主基板および／または副基板の上部、底部または側面に構成してもよい。いくつかの態様において、アンテナアレイが主基板及び／又は副基板の上部に、下部に、および側面に沿って配置される場合、放射方向は、アンテナ発射およびアンテナ極性のアルゴリズム制御に応じて、どの方向に制御されてもよい。
アンテナのエッジファイア動作（ｅｄｇｅ－ｆｉｒｅ ｏｐｅｒａｔｉｏｎ）が必要なので、及びこのようなアンテナが使用され得るモバイルデバイス内のスペースが非常に限られているので、非常に小さく、５Ｇ ｍｍＷａｖｅ周波数で動作し、よりハイエンドのマルチレイヤスタックアップアンテナ（ｍｕｌｔｉｌａｙｅｒ ｓｔａｃｋ－ｕｐ ａｎｔｅｎｎａｓ）よりもスペースが小さく、製造コストがより低いエッジファイアアンテナのオプションを見出すことが望ましい。１つのソリューションは、小さな表面コンポーネントを、ユーザのモバイルデバイスで使用する主ＰＣＢのエッジにはんだ付けまたはその他の方法で取り付けられ得ることである。このソリューションは、センタビアを有するモバイルデバイスに一般的に見られる低コストの（表６に示し、後で説明するように）ＰＣＢの一部をカットし、主ＰＣＢ接地に接続して導波路のように機能する部分的にめっきされた側壁をカットすることによって実現することができる。表面コンポーネントの非めっき部分は、導波路から空気へのインピーダンス変換を提供する拡張誘電体材料（ｅｘｔｅｎｄｅｄ ｄｉｅｌｅｃｔｒｉｃ ｍａｔｅｒｉａｌ）である。拡張誘電体材料の長さは、所与の設計において所望の目的を達成するために、インピーダンス整合およびビーム成形のための同調ノブとして機能し得る。このような表面成分は、かなり広い帯域幅で、２８ＧＨｚで約３０％であり、通常のモノポールアンテナと比較して、より指向性の高いビームで達成することができ、二重偏波動作にも使用できることが分かった。いくつかの態様において、表５のシミュレートされた設計パラメータを実現することができる。
Figure 2024059722000009
図１４１Ａは、一態様による、ＰＣＢに取り付けられた表面コンポーネントを含む単一要素エッジファイアアンテナを示す。単一要素エッジファイアアンテナ（ｓｉｎｇｌｅ ｅｌｅｍｅｎｔ ｅｄｇｅ－ｆｉｒｅ ａｎｔｅｎｎａ）は、図３Ａに示されるｍｍＷａｖｅ通信回路３００のアンテナアレイ回路３３０に組み込むことができるが、単一要素エッジファイアアンテナはこれに限定されない。
表面コンポーネント１４１０１は、モバイルデバイスの主ＰＣＢであり得る主ＰＣＢ１４１０３にはんだ付けされるか、または別様に取り付けられる。表面コンポーネントの要素は、以下に説明するようにメッキされており、図中に示されている寸法であり、モノポールアンテナは１４１０５で表面コンポーネント内にある。モノポールアンテナ１４１０５は、ＰＣＢの底部から６ｍｍのマイクロストリップ・給電１４１０７によって給電されてもよく、ここで、無線周波数集積回路（ＲＦＩＣ）のような信号源に取り付けられてもよい。モノポールアンテナ１４１０５は、給電ライン１４１０７に取り付けられた小型ＰＣＢ１４１０１内のビアであり得る。表面コンポーネントは導波路状のカバーとして機能し、モノポールから放射されるビームを通常のモノポールのビームと比較して大幅により指向性のあるものにする。拡張誘電体１４１０９は、アンテナ１４１０５を含む表面実装されためっき表面要素１４１０１を空中（ａｉｒ）に拡張するものと見なすことができる。拡張誘電体１４１０９は、導波路内のモノポールから自由空間（ｆｒｅｅ ａｉｒ）への漸進的なインピーダンス移行を提供する。誘電体の長さは同調ノブとして作用することができ、長さは所望の設計に対するインピーダンス要件に対して決定され、空中に対して開放端にある通常の導波路アンテナと比較して広い帯域幅を提供するのに役立つ。さらに、拡張誘電体の長さはわずか数ｍｍであるため、このエッジファイアアンテナはスペースが貴重なモバイルデバイスのＰＣＢのエッジに配置できる。
図１４１Ｂは、一態様によると、図１４１Ａの単一要素アンテナ構造のめっきおよび材料の詳細を示す。例えば、Ｉｓｏｌａ ＦＲ４０８ＨＲ材料であり得る表面コンポーネントの、底面を含む５側面の銅めっきは３０ミクロン銅であってもよく、拡張誘電体部分はめっきされなくてもよい。換言すれば、アンテナ要素は、組み合わせずに単一の小さなＰＣＢ片で実現でき、これにより大量生産のコストを下げることができる。金属および誘電体の例を表６に示す。金属導電率がメートル当たりシーメンスで測定され、この態様では銅の導電率である。この態様では、使用される材料の誘電率εｒおよび損失正接は、表６にも示した。表６から分かるように、示された金属は、定期的に使用される安価なＰＣＢである。さらに、拡張誘電体材料は、同じ表面コンポーネントの非めっき部分である。アンテナを実装する１つの方法は、２つのコンポーネント（導波路＋拡張誘電体）を作り、それらを互いに取り付けるのではなく、通常のＰＣＢ（内蔵ビア／モノポールを有する）の小片および表面のめっき部分をカットすることである。これは、この態様が低コストで製造容易である理由の一つである。
Figure 2024059722000010
図１４１Ｃは、一態様による、図１４１Ａおよび１４１Ｂに示される単一要素アンテナの端面図を示す。この態様では、モノポールアンテナ１４１０５を所与の寸法で示し、ＰＣＢ上レイヤを具体的な厚さ、ここでは３２ミクロンで示している。当業者には言うまでもなく、記載された種々の寸法および金属、ならびに種々の誘電体は、幾つかの態様にのみ使用され、ならびに、手近な特定の設計に応じて、他のこのような材料を使用可能である。モノポールアンテナ１４１０５は、いくつかの態様において、給電ライン１４１０７に取り付けられたビアによって形成され得る。
図１４１Ｄは、一態様による、各々が半波長（λ／２）分離した、図１４１Ａおよび図１４１Ｂに示されるタイプの４つのアンテナ要素を含む４アンテナ要素アレイを示す。この態様では、各アンテナ要素は、寸法、材料、その他のパラメータに関して、図１４１Ａ－１４１Ｃのアンテナ要素と同じであり、アレイは、同じ偏波で放射（ｆｉｒｅ）するように構成される。
図１４２は、一態様による、拡張誘電体の２つの異なる長さに対する、図１４１Ａおよび１４１Ｂに示されるアンテナの帯域幅を示す。曲線１４２０１は、３．５ｍｍの拡張誘電体の示された周波数範囲にわたるシミュレートされた帯域幅を示す。曲線１４２０３は、５ｍｍの拡張誘電体の示された周波数範囲にわたる帯域幅を示す。ここで、Ｓ１１は、入力インピーダンス整合のために通常行われるように、－１０ｄＢポイントにおける帯域幅を測定するために使用される。図１４２の曲線は、６ｍｍの給電ラインを含む態様でシミュレートされる。シミュレーションは、長さ３．５ｍｍのより短い拡張誘電体が、長さ５ｍｍのより長い拡張誘電体を有する態様よりも良好な帯域幅を有することを示す。図から分かるように、曲線１４２０１の帯域幅は、約２３ＧＨｚから約３４ＧＨｚである。しかし、下のシミュレートされた曲線に示される利得は、２つのサイズの拡張誘電体の帯域幅および利得に関してトレードオフがあることを示す。
図１４３は、一態様による、図１４１Ａおよび１４１Ｂに示されるアンテナの周波数範囲にわたる総合効率を示す。このグラフは放射電力におけるアンテナ構造の効率を測定したものである。最良の効率は一般に０ｄＢであるが、負のｄＢ測定値はアンテナ構造の損失を示し、したがって周波数範囲にわたって効率が低いことを示す。シミュレーション結果を図１４３に示し、１４３０１は、長さ３．５ｍｍの拡張誘電体であり、１４３０３は、長さ５ｍｍの拡張誘電体である。グラフから分かるように、２つの長さの拡張誘電体のクロスオーバー点は、約２８．２ＧＨｚであり、この図示のアンテナ構造では、３．５ｍｍのより短い拡張誘電体は、２７ＧＨｚから２８．２ＧＨｚの間で、減少するがより良い効率を有する。点１４３０５を超えると、グラフ１４３０３によって示される５ｍｍの拡張誘電体は、２８．２ＧＨｚ－２９．５ＧＨｚの間でより良い効率を有する。図示のポイントは、異なる長さの拡張誘電体は異なる周波数で異なる効率を提供することができるため、長さの調整を所望のソリューションのパラメータの１つとして使用することができるということである。
図１４４は、一態様による、図１４３の周波数範囲よりも大きい周波数範囲にわたって、図１４１Ａおよび１４１Ｂに示されるアンテナの全効率を示す。図１４４のより広い周波数範囲は、全体的な性能のより良い指標である。グラフ１４４０１は、長さ３．５ｍｍの拡張誘電体のものであり、グラフ１４４０３は、長さ５ｍｍの拡張誘電体のものである。２８．２ＧＨｚにおける全効率についてのクロスオーバー点１４４０５は、図１４３におけるクロスオーバー点１４３０５と同じである。図１４４は、第２のクロスオーバー点１４４０７が約３０．３ＧＨｚのより高い周波数にあり、その点においてグラフ１４４０３は非常に急速に効率が低下し始めるが、グラフ１４４０１は比較的一定の効率を維持し、実際にはその周波数範囲の一部にわたって効率が増加する。その結果、検討中のアンテナ構造の総効率は、検討中の具体的な周波数範囲に依存することが分かる。図１４４は、グラフ１４４０１が、３．５ｍｍの拡張誘電体長を示すが、５ｍｍの拡張誘電体についてのグラフ１４４０３よりも良好な帯域幅を有するということをより良く示している。これは、図１４２から導かれた結論の確認である。
図１４５は、一態様による、図１４１Ａおよび１４１Ｂに示されるアンテナの周波数範囲にわたる最大実現利得を示す。この文脈で使用される場合、最大実現利得とは、アンテナ構造そのものに起因するだけでなく、アンテナへの入力におけるインピーダンス不整合を考慮したシミュレーション利得にもよる主（最大）放射方向において実現するシミュレーション利得を意味する。例えば、シミュレートされた最大実現利得は、６ｍｍの給電ラインを考慮に入れ、その結果、理論的利得だけでなく、実際のアンテナにおいて主張される理論的利得および他の要因による実際の利得をもたらす。シミュレーションされた量を示す他の図は、同様に６ｍｍの給電ラインを考慮に入れている。グラフ１４５０１は、長さ３．５ｍｍの拡張誘電体の周波数範囲にわたる最大実現利得を示し、グラフ１４５０３は、５ｍｍの拡張誘電体の示された周波数にわたる最大実現利得を示す。２つのグラフから分かるように、長さ３．５ｍｍの拡張誘電体が図１４２に見られるようにより広い帯域幅を有しても、長い方の拡張誘電体、すなわち１４５０３は、図１４５に示される周波数範囲にわたってより良好な実現最大利得を有する。
図１４６は、一態様による、図１４１Ａおよび１４１Ｂに示されるアンテナの他の周波数範囲にわたる最大実現利得を示す。図１４５の周波数範囲は、図１４６の周波数範囲の一部である。図１４６のより広い周波数範囲２４ＧＨｚ－３４ＧＨｚにわたって見ると、グラフ１４６０１が示す、長さ５ｍｍの拡張誘電体を有するアンテナ構造の最大実現利得は、グラフ１４６０３が示す、長さ３．５ｍｍの拡張誘電体を有するアンテナ構造の最大実現利得よりも、一貫してかつますます大きくなることが分かる。従って、図１４２は、より短い長さの拡張誘電体を有するアンテナ構造が、より広い－１０ｄＢの帯域幅を有することを示し、図１４６は、より長い拡張誘電体を有するアンテナ構造が、より大きな最大実現利得を有することを示す。
図１４７は、一態様による、図１４１Ｄに示されるアンテナアレイの２つの隣接するアンテナ要素間の分離を示す。図示された周波数範囲にわたって、グラフ１４７０３は、隣接要素間の分離を図示するが、その各々が長さ５ｍｍの拡張誘電体を有し、グラフ１４７０１によって示される長さ３．５ｍｍの拡張誘電体を有するアレイの２つの隣接要素間の分離よりも優れていることを示す。負のｄＢが大きいほど、隣接する要素間の結合レベルは低く、したがって分離が良好である。図１４２－１４７を合わせて見ると、ある設計に対する所望のソリューションに応じて、拡張誘電体の長さの多くのトレードオフを設計者が有することが明らかである。この一組の図は、図示された態様に対して、拡張誘電体長同調をどのように実装するか、言い換えると、３．５ｍｍ長の拡張誘電体または５ｍｍ長の拡張誘電体を使用するかどうかを示している。当業者には言うまでもなく、２つの拡張誘電体長さ、すなわち３．５ｍｍおよび５ｍｍのみがこれらのグラフにおいてシミュレートされているが、他の寸法の拡張誘電体長を、所与の設計のために必要に応じてシミュレートし、使用することができる。
図１４８Ａは、一態様による、図１４１Ａおよび１４１Ｂに示されるアンテナ要素についての２８．２５ＧＨｚにおける三次元放射パターンを示す。図１４８Ｂは、一態様による、図１４１Ａおよび１４１Ｂに示されるアンテナ要素についての２８．２５ＧＨｚにおける三次元放射パターンを示す。この態様は、単一のアンテナ要素だが、異なる拡張誘電体長を有するものに対するものである。この２つの図では、検討中のアンテナの態様がエッジファイア動作のために実装されるので、放射の主方向はＰＣＢのエッジに向かっている。２つの図に見られるように、図１４８Ａおよび図１４８Ｂの各々の実現利得のｄＢ単位の最大値は、それぞれ３．９３ｄＢおよび５．１７ｄＢである。方向は、図１４８Ａおよび１４８Ｂの各々のシェーディングが、各放射パターンに隣接する垂直実現利得テーブルにキーイングされるということから分かる。検討中の態様において、Ｚ－Ｘ平面に沿った図１４８Ａまたは１４８Ｂの放射パターンのカットを取れば、Ｅ平面の放射パターンを見ることができ、図１４８Ａまたは１４８ＢのＸ－Ｙ平面に沿ったカットを取れば、アンテナ要素のＨ平面の放射パターンを見ることができる。
図１４８Ｃは、図１４１Ｄに示される４アンテナ要素アレイの２８．２５ＧＨｚにおける三次元放射パターンを示し、各アンテナ要素は、一態様に従って、第１の拡張誘電体長を有する。図１４８Ｄは、図１４１Ｄに示される４アンテナ要素アレイの２８．２５ＧＨｚにおける三次元放射パターンを示し、各アンテナ要素は、一態様に従って、第２の拡張誘電体長を有する。Ｅ平面およびＨ平面カットに関して図１４８Ａおよび１４８Ｂに関してなされたように、図１４８Ｃおよび１４８Ｄに関して同様のコメントをつけることができるが、各拡張誘電体長に対する利得は、各放射パターンに隣接して実現された利得テーブルにキー付けされるアンテナパターンに見られるように異なる。実現利得の注記として、１．０５Ｅ＋０１は１．０５×１０＾１ ＝ １０．５ ｄＢを意味する。７．６５Ｅ＋００は、７．６５×１０＾０ ＝ ７．６５ｄＢを意味する。この場合も、５ｍｍの誘電体を有するアレイは、より高い利得（より合焦されたビーム／エネルギー）を達成する。
図１４９は、一態様による、図１４１Ａおよび１４１Ｂに示されるアンテナ要素についての所与の周波数におけるＥ平面放射パターンを示す。図１４９において、放射パターン１４９０１は、長さ３．５ｍｍの拡張誘電体に対する放射パターンを示し、放射パターン１４９０３は、長さ５ｍｍの拡張誘電体に対する放射パターンを示す。図１４９から分かるように、３．５ｍｍの長さの拡張誘電体に対する放射パターン１４９０１は、１４９０３で示される５ｍｍの長さの拡張誘電体を有する要素よりも利得が少ない。
図１５０は、一態様による、図１４１Ａおよび１４１Ｂに示されるアンテナについての所与の周波数におけるＥ平面交差偏波放射パターンを示す。図１４８Ａおよび１４８Ｂに戻り、Ｚ－Ｘ平面でカットを行う場合、そのカットは、φを０度に固定することと等価であり、図１４９のようにＥ平面のビューをもたらす。検討中のタイプの送信アンテナに対して共偏波（ｃｏ－ｐｏｌａｒｉｚａｔｉｏｎ）（例えば、送信アンテナと実質的に同一の偏波）を有する受信アンテナについては、アンテナがエッジファイア動作のために構成されているならば、送信アンテナの３ ｄＢより良い利得は、移動装置のエッジ方向である主方向で測定されるであろう。他方、図１５０の放射パターンの場合のように、受信アンテナが検討中のタイプの送信アンテナと交差偏波（例えば、送信アンテナと実質的に直交偏波）にある場合、測定される送信アンテナの利得は非常に小さく、例えば、主方向において最大約－３７ｄＢである。
図１５１は、一態様による、図１４１Ａおよび１４１Ｂに示されるアンテナ要素についてのＨ平面共偏波放射パターンを示す。図１４８Ａおよび１４８Ｂに戻り、図１４８Ａまたは図１４８ＢのＸ－Ｙ平面でカットを行う場合、そのカットは、θを９０度に固定することと等価であり、Ｈ平面のビューをもたらす。検討中のタイプの送信アンテナに関して共偏波を有する受信アンテナについては、図１５１に示すように、３ ｄＢ以上の利得が、図１５１の主方向において測定されるだろう。
図１５２は、一態様による、図１４１Ａおよび１４１Ｂに示されるアンテナについての所与の周波数におけるＨ平面交差偏波放射パターンを示す。この放射パターンは、検討中のタイプの送信アンテナと交差偏波している受信アンテナのものである。この場合も、交差偏波のため、例えば、主方向において約－３５ｄＢなど、送信利得は非常に小さくなる。
図１５３Ａは、一態様による、図１４１Ａ－図１４１Ｂに示す単一偏波アンテナと同様のアンテナ素子を実装するための代替案を示す。表面コンポーネントは、メッキ部分１５３０１および非メッキ部分１５３０９を含み、これはアンテナの上部であってもよく、アンテナの下部は、メインＰＣＢ１５３０３と一体化（ｍｅｒｇｅ）してもよい。参照番号１５３０４は、導波路形状に適合するようにカットされた主ＰＣＢ １５３０３の拡張誘電体部分を示し、参照番号１５３０５は、この態様による、小さい表面コンポーネントＰＣＢ内のビアによって形成されたモノポールである。アンテナ構造の一部を主ＰＣＢと結合することにより、主ＰＣＢ １５３０３の表面上の総高さが下がり、これは、一定のコンパクトな用途において重要になる可能性がある。主ＰＣＢ１５３０３の誘電材料は、電磁波の一部が主ＰＣＢ１５３０３を通って進むので、小型表面コンポーネントＰＣＢの誘電損失と同様の誘電損失を有すると予想される。換言すれば、アンテナの一部は、高さを低減するために、主ＰＣＢ１５３０３の表面の下にある。主ＰＣＢ１５３０３は、表面コンポーネントの誘電材料と同様の誘電材料を有する。この２つが組み合わせられ（幾つかの態様では、はんだ付けされ）、導波路構造を形成する。
例えば、いくつかの態様において、表面コンポーネントＰＣＢおよび主ＰＣＢの誘電体材料は、１０ＧＨｚの周波数においてεｒが４．６であり、１０ＧＨｚの周波数においてＴａｎＤ＝０．００４の損失正接（ｌｏｓｓ ｔａｎｇｅｎｔ）を有してもよい。これらのパラメータを有するＰＣＢは、一般的に使用されるＰＣＢである。また、導波路部品の主ＰＣＢ部分を形成することにより、以下で説明するように、二重偏波を提供することができる水平給電（ｈｏｒｉｚｏｎｔａｌ ｆｅｅｄ）も可能になる。前述のパラメータのＰＣＢがこの特定の態様のシミュレーションに使用されたが、具体的な設計要件に応じて、上述のパラメータとは異なるパラメータを有するＰＣＢを使用することができる。
図１５３Ｂは、一態様による、より厚い主ＰＣＢ１５３０３と、垂直給電ポートおよび水平給電ポートを示すその他の詳細と、水平モノポール１５３０７とを有する、図１５３Ａに示されるアンテナ要素を示す。各々は、幾つかの態様によれば、ＲＦＩＣに接続する給電トレースを有する。主ＰＣＢ１５３０３の厚さが導波路高さの少なくとも半分である場合、水平モノポールが導波路高さの半分であれば、水平マイクロストリップ１５３１２は、中間点で水平モノポール１５３０７に給電することができる。垂直モノポール１５３０５は、主ＰＣＢ（図示せず）の底面からマイクロストリップによって給電することができる。垂直モノポールおよび水平モノポールは、互いに直交しており、以下にさらに詳細に説明するように、二重偏波を提供する。この態様では、導波路の一部は主ＰＣＢにあるため、主ＰＣＢ内に垂直な金属壁を設けるべきである。これは、後述する高密度の垂直ビアによって実現することができる。図１４１Ａおよび１４１Ｂにおいて、ＰＣＢは、表面コンポーネントアンテナであるように小さなピースにカットされる。その場合、幾つかの態様では、主ＰＣＢのカットはない。
図１５４Ａは、いくつかの態様による、サンドイッチ構造としての図１４１Ａおよび１４１Ｂの表面コンポーネントを示す。サンドイッチ構造の表面コンポーネントは１５４０１および１５４０１’に見られる。表面コンポーネント１５４０１は、主ＰＣＢ１５４０３の上部にあり、表面コンポーネント１５４０１’は、主ＰＣＢ１５４０３の底部にある。
図１５４Ｂは、一態様による、図１５４Ａに示したアンテナ要素をさらに詳細に示す。主ＰＣＢ内の給電ストリップライン１５４０７は、表面コンポーネント１５４０１のモノポール１５４０５に接続される。この場合、主ＰＣＢはサンドイッチ導波路構造の中央にあるため、１５４０７はもはやアンテナ構造の底部から給電することができない。幾つかの態様では、図示のように、導波路の端部から給電する必要がある。これは、実現利得に関して上述したように、利得および整合に影響を及ぼす可能性がある。拡張誘電体１５４０９は、表面コンポーネント１５４０１の非めっき部分である。
図１５５Ａは、一態様による、小さな表面コンポーネントおよび主ＰＣＢを一緒にはんだ付けした後の、図１５３Ｂの二重偏波アンテナの斜視図である。導波路１５５０１の一部は、拡張誘電体１５５０９と共に、主ＰＣＢ１５５０３と一体化（ｍｅｒｇｅ）される。二重偏波アンテナのある態様の寸法を示す。主ＰＣＢ上の水平マイクロストリップ１５５１２は、導波路内に延在し、水平モノポールとして作用する。ビア１５５１４は、主ＰＣＢの上部および第２の接地金属レイヤを接続するために使用される。図１５５Ｂは、一態様による、垂直モノポール１５５０５のための主ＰＣＢの底面上の導波路およびマイクロストリップ給電線１５５１１の内側寸法を含む図１５５Ａの透視図を示す。シミュレーションでは、主ＰＣＢの表面下の導波路の垂直接地壁の一部を理想（固体）金属で近似した。実際には、密な接地ビアによって実現することができる。
図１５５Ｃは、一態様による、図１５５Ａおよび１５５Ｂの二重偏波アンテナの正面図である。正面図は、図１５５Ａまたは１５５Ｂの拡張誘電体１５５０９を見ている。幾つかの態様では、寸法は、アンテナ１５５０５に関して見られる。１５５１５は、水平モノポールとして機能する水平マイクロストリップの拡張部分であり、１５５０５は、この態様において垂直モノポールである。
図１５５Ｄは、一態様による、図１５５Ａおよび１５５Ｂの二重偏波アンテナの側面図である。この図では、垂直モノポールは、導波路の垂直接地壁によってブロックされて見えず、水平モノポールも、主ＰＣＢの上部金属レイヤによってブロックされている。１５５１６は、水平マイクロストリップ給電部１５５１４が入る導波路垂直接地壁上の開口を示す。１５５１１は、垂直モノポール用のマイクロストリップ給電である。いくつかの態様において、開口部１５５１６は長方形であってもよい。
図１５６Ａは、一態様による、図１５５Ａのアンテナの水平給電部（１５６０３）および垂直給電部（１５６０１）の両方に対する戻り損失（Ｓ１１）曲線のプロットである。垂直および水平給電（偏波）の両方が２７ＧＨｚから３４ＧＨｚまでの広帯域入力インピーダンス整合（Ｓ１１＜－１０ｄＢ）を達成し、２８ＧＨｚ付近の潜在的な５Ｇ帯域をカバーする。曲線１５７０１によって示される垂直給電のための最適インピーダンス整合は、２９．８ＧＨｚに現れ、一方、水平給電のための最適ポイントは、３０．２－３０．４ＧＨｚに現れる。
図１５６Ｂと図１５６Ｃは、一態様による、図１５５Ａのアンテナの垂直フィードおよび水平フィードについての２８ＧＨｚでのシミュレートされた３Ｄ実現利得パターンを示す。２つの図は、各給電（偏波）の最大実現利得が同様であり、垂直給電の最大実現利得が５．２ｄＢ、水平給電の最大実現利得が４．７ｄＢである。
図１５７Ａは、一態様による、示された周波数範囲に対するシミュレートされた垂直給電Ｅ平面パターン掃引を示す。それは周波数範囲にわたって１．１ｄＢの利得変動（２７ＧＨｚで４．７ｄＢ、２９．６ＧＨｚで５．８ｄＢ）を示す。図１５７Ｂは、一態様による、示された周波数範囲に対するシミュレートされた水平給電Ｈ平面パターン掃引を示す。また、周波数範囲（２７ＧＨｚで３ｄＢ、２９．６ＧＨｚで４ｄＢ）にわたって１ｄＢ付近の利得変動を示す。
図１５８は、一態様による、３つのφ設定（ｔｈｒｅｅ ｐｈｉ ｓｅｔｔｉｎｇｓ）における、図１５５Ａのアンテナの水平給電Ｅ平面パターンの実現利得を示す。パターン１５８０１は、６０度に設定されたφの利得を示し、パターン１５８０３は、９０度に設定されたφの利得を示し、パターン１５８０５は、１２０度に設定されたφの利得を示す。その結果、水平偏波パターンはブロードサイド（９０°）から左右約３０度でより高い利得を達成することを示した。
偏波ダイバーシティは、マルチパス干渉とフェージングを軽減するのに役立つだけでなく、信号品質と信頼性を向上させるのに役立つアンテナダイバーシティ技術の１つである。偏波ダイバーシティは一般に、余分な帯域幅および／またはアンテナ間の物理的分離を必要とせず、１つの二重偏波アンテナのみを実施に使用することができる。残念ながら、二重偏波アンテナ（ｄｕａｌ－ｐｏｌａｒｉｚｅｄ ａｎｔｅｎｎａｓ）は、その二つのポート間のクロスカップリングが問題となる。このようなアンテナがその２つの偏波をどの程度うまく分離するかを指定するために、アンテナポート間アイソレーション、交差偏波、および偏波アイソレーションという用語が通常使用される。ダイバーシティ利得はアンテナのクロスカップリングに依存しており、交差偏波が実際にうまく機能している偏波ダイバーシティ方式にとって重要であることを示している。例えば、１つの二重偏波アンテナ上の２つの励起ポートは、互いに分離され、対になった相補的な偏波アンテナが、不整合偏波によって引き起こされる干渉に対するイミュニティ（ｉｍｍｕｎｉｔｙ）を高めることができるようにする。
図１５９Ａは、いくつかの態様による、直交垂直および水平励起を有するアンテナ要素を示す。本明細書に記載のアンテナ要素は、図３Ａに示されるミリ波通信回路３００のアンテナアレイ回路３３０に組み込むことができるが、アンテナ要素はこれに限定されない。図１５９Ｂは、いくつかの態様による、＋４５°およびー４５°励起を有するアンテナ要素を示す。パッチ要素１５９０１、１５９０３を用いる２つの主要な二重偏波アンテナ構造１５９００、１５９０２が、図１５９Ａおよび１５９Ｂに示される。
偏波ダイバーシティ技術は、図１５９Ａに示されるアンテナ要素１５９０１の２つの直交励起方式１５９０７、１５９０９および図１５９Ｂに示されるアンテナ要素１５９０３の２つの直交励起方式１５９０８、１５９１０を利用することができる。
図１５９Ａにおいて、２つのポート１５９０７、１５９０９は、各ポートがそれぞれ垂直偏波（Ｖ偏波）および水平偏波（Ｈ偏波）を表すように、直交的に配置される。図１５９Ｂにおいて、２つの励起ポート１５９０８、１５９１０は、±４５度の傾斜励起に配置される。偏波は、図１５９Ｂの両方のポートにおける励起信号間の位相関係によって決定することができる。
図１５９Ａに示される第１の方法は、２つの直交偏波が無相関であるということに基づいている。したがって、２つの直交整列アンテナ要素（ｔｗｏ ｏｒｔｈｏｇｏｎａｌｌｙ ａｌｉｇｎｅｄ ａｎｔｅｎｎａ ｅｌｅｍｅｎｔｓ）は、互いに偏波分離を達成することができる。図１５９Ｂに示される別の方法は、±４５度傾斜アンテナ励起要素上の位相関係による信号キャンセル機構を利用する。図１６０Ａは、いくつかの態様による、Ｖ偏波を決定するための零度位相差プロセスの使用を示し、図１６０Ｂは、いくつかの態様による、Ｈ偏波を決定するための１８０度プロセスの使用を示す。両図とも±４５度傾斜励起を示す。
図１６０Ａは、垂直偏波１６０１３が、両方のポートに対して同相励起によって実現され得ることを示す。この場合、１６００９、１６０１１の水平偏波は逆位相信号となる。従って、幾つかの態様によれば、それは相殺され、垂直方向に偏波された放射線１６０１３を生じる。
図１６０Ｂは、水平偏波が、２つのポート間の１８０度の位相差によって実現可能であることを示す。この場合、垂直偏波１６０１９、１６０２１は、逆位相信号であり、相殺される。従って、いくつかの態様によれば、これは、水平偏波放射線１６０２７を生じる。
上記の２つの方法は異なる問題がある。図１５９Ａに示される第１の方法について、このタイプのアンテナは、励起ポートまたは要素１５９０７、１５９０９の配置に起因する偏波分離を達成する。
図１６１Ａは、いくつかの態様による、垂直および水平励起ポートを有する図１５９Ａのアンテナ要素を示す。図１６１Ａにおいて、励起ポート１６１０７、１６１０９の各々は、直交して配置され、それぞれ垂直偏波および水平偏波を表す。図１６１Ａ１６１００は、レイヤ状構造１６１０１上のアンテナ１６１０３を示す。図１６１Ｂは、いくつかの態様による、共偏波および交差偏波のシミュレートされた放射パターンを示す。
図１６１Ｂにおいて、上部トレース１６１２１は、共偏波（ｃｏ－ｐｏｌａｒｉｚａｔｉｏｎ）を示し、下部トレース１６１２３は、交差偏波（ｃｒｏｓｓ－ｐｏｌａｒｉｚａｔｉｏｎ）を示す。共偏波と交差偏波の差は偏波分離であり、このシミュレートされたケースでは、約２３．８６ｄＢの分離が得られる（例えば、ゼロ度における点ｍ１と点ｍ２の間のｄＢ単位の差）。偏波ダイバーシティのために、より良い放射信号品質が各偏波に対して得られるように、より高い偏波分離を有することが望ましい。各ポート１６１０７、１６１０９は、それぞれ、各偏波を表すので、ポート間分離は、偏波分離に比例する。したがって、ポート間分離は有限であるため、偏波分離は、このタイプのアンテナでは容易に劣化する。
図１６１Ｂから分かるように、有限のポート間分離のために、他の偏波ポートへの望ましくないカップリング信号は、このアンテナ構造において高い交差偏波レベルをもたらす。
他方、図１５９Ｂに示されるアンテナ構造は、両方のポートに対して実質的に同時励起を必要とし、偏波は、上述のように、励起信号の位相に依存する。このタイプのアンテナ構造１５９０５は、ポート－ポート信号結合に対するイミュニティを有し、従って、より高い偏波分離をもたらす。しかし、この構成は、同時励起条件の必要性により、それ自身の問題を有する。
このため、このアンテナでは、偏波ダイバーシティのために２つの偏波を分離するために、ラットレースリングなどのいくつかの態様で１８０度ハイブリッドカプラを必要とするする。ラットレースリングおよび他のハイブリッドのサイズは比較的大きいため、アンテナ要素のサイズおよび信号給電線の複雑さが増大し、同様に信号損失を増大させる可能性がある。これは、所望の要素間隔を有する大きなアンテナアレイを作成する際の課題を提起する。
図１６２Ａは、いくつかの態様による、直交励起アンテナ要素を使用する４×４アレイの概略図を示す。アンテナアレイ１６２００は、基板１６２０１上にあるものとして示される。この二重偏波アンテナアレイ態様も短いコミング（ｃｏｍｉｎｇｓ）を有する。要素１６２０３、１６２０５、１６２０７、１６２０９は、４×４アレイの４つのアンテナ要素の例として示されている。ポートＰ１１およびＰ１２は、それぞれ、水平極性励起ポートおよび垂直励起ポートを表す。
ポートＰ１３、Ｐ１４、ポートＰ１５、Ｐ１６、およびポートＰ１７、Ｐ１８は、それぞれ、対水平偏波および垂直偏波励起ポートを表す。４×４アレイの残りは、アレイの上記の４つのアンテナ要素がセットアップされるときにセットアップされる。
図１６２Ｂは、いくつかの態様による、二重偏波アンテナ要素を有する、図１６２Ａの４ｘ４アレイに対してシミュレートされた放射パターンを示す。いくつかの態様では、プロット１６２２１は共偏波を示し、プロット１６２２３は交差偏波を示す。
図１６２Ｃは、幾つかの態様による、二重偏波アンテナアレイによる＋４５度の走査角におけるシミュレートされた放射パターンを示す。シミュレーション結果に基づいて、このアレイアンテナは、点ｍ１と点ｍ２の差に示されるように、図１６２Ｂに示されるように、約２３ｄＢの偏波分離のみを達成し、これは、図１６２Ｃに示されるように、より高い走査角度でさらに劣化することがある。
図１６２Ｃは劣化を示し、これと比較して、より高い走査角の方がより劣化することは明らかである。さらに、図１６２Ｃの点ｍ１と点ｍ２の差で示されるように、図のシミュレーション結果グラフは、＋４５度の走査角度で１９．６ｄＢの偏波分離のみが達成可能であることを示す。フェーズドアレイシステムにおいて交差偏波が困難になるにつれて、理想的なビーム形成ＭＩＭＯ応用においては、改良されたまたは可能な限り高い偏波分離が望まれる。
従来の直交二重偏波アンテナと比較して、以下に述べる信号キャンセルのための提案したアンテナ構成は、いくつかの態様に従って、より高い交差偏波抑制を可能にする。このようなアレイの単一アンテナ要素に対して、提案したアンテナトポロジをシミュレートし、従来のアンテナトポロジと比べて１１ｄＢ以上の交差偏波抑制を示した。４ｘ４アレイについて、新しいトポロジーをシミュレートし、アンテナ要素を用いた４ｘ４アレイと比較して３８ｄＢのより強い交差偏波抑制を示した。
シミュレーションは、交差偏波性能が、従来のフェーズドアレイシステムにおいてより高い走査角度で（例えば、開示された抑圧技術なしで）さらに劣化することを示した。しかし、開示されたアンテナアレイスキームは、より高い走査角度でさえも高い交差偏波抑制を維持し、その結果、無線通信システムにおける信号のより良い品質がもたらされ、これは特にアップリンク伝送にとって重要である。また、±４５度傾斜アンテナと比較して、これらの提案した方法は、かさばる１８０度ハイブリッドまたはラットレースカプラーの使用を回避でき、従って信号給電ネットワークの複雑さを低減する。交差偏波抑制は、図１６３Ａ、１６３Ｂ、および１６３Ｃのアンテナ要素に関連して以下に図示し、説明する提案の４ポートアプローチによって達成されるので、図１６５Ａ－１６５Ｃに説明されるように、単純でコンパクトな信号スプリッタを使用して、給電ネットワークを置換することができる。下記の図１６６Ａ－図１６６Ｃに示され、これに関連して説明されるように、アンテナアレイのいくつかの態様についても、同様の利点を達成することができる。
上述した二重偏波アンテナ構成の両方に関する問題のソリューションとして、逆位相相殺技術を直交励起アンテナ構造に適用して、ある態様では、他の偏波ポートへの望ましくない結合信号によって生じる交差偏波レベルを抑制することができる。各偏波ポートに余分な逆位相ポートを設けることができる。したがって、二重偏波アンテナ構成は、４つのポート（垂直、水平、反垂直、および反水平）を含む。別の偏光ポートへの不要な結合信号は、逆位相ポートからのカップリング信号によって相殺され、その一方で、共偏波信号は結合されて増強される。このような態様は、図１６３Ａ－１６３Ｃのアンテナ要素に見られる。図１６３Ａは、いくつかの態様による、逆位相構成における二重偏波差動４ポートパッチアンテナを示す。図１６３Ａの４ポートアンテナ素子は、垂直および水平方向の励起ポートが直交して配置された図１５９Ａに示す直交励起構造に基づいている。さらに、交差偏波抑制を強化するためのトポロジーを作るために、２つの追加ポート（反水平（アンチＨ）および反垂直（アンチＶ））を導入する。この４ポート構成では、対向ポートは、１８０度の位相差（例えば、図１６３Ａに示すように、水平偏波に対してはＨおよびアンチＨ、垂直偏波に対してはＶおよびアンチＶ）で共に励起することができる。図１６３Ａの提案されたアンテナ要素構造１６３００では、ラジエータは１６３０１で見られ、カップラは１６３０３で見られる。４ポート構造は、アンテナポート１６３０７（垂直偏波）、１６３０９（水平偏波）、１６３１１（反垂直）および１６３１３（反水平）を含む。交差偏波は、単一要素で抑制されるので、４ポートアンテナ要素１６３０７、１６３０９、１６３１１、１６３１３を含むアレイアンテナも、高偏波分離を達成することができる。
図１６３Ｂは、いくつかの態様による、図１６３Ａのアンテナ構成を側面図で示す。図１６３Ｃは、いくつかの態様による、図１６３Ａおよび１６３Ｂのアンテナ構成のためのレベルＬ１－Ｌ６を含む積層構造スタックアップを示すが、レベルは６より多くてもよい。図１６３Ｂの１６３０２において、ラジエータ１６３０１は、図１６３Ｃの６レベルのスタックアップ１６３０４の図のレベルＬ１に実装されることが分かる。カップラ１６３０３は、この態様では、スタックアップのレベルＬ４で実装される。アンテナポートは、Ｔ接合スプリッタによって給電される。これについては、以下でさらに詳細に説明する。種々のポートは、レベルＬ５にあり、Ｔ接合スプリッタから接続するビアによって給電される。このＴ接合スプリッタは、説明の態様において、ＧＮＤレベルＬ６の下のレイヤ、例えばレベルＬ７（図示せず）にある。ビア１６３０９Ａ’（水平ポートに給電する）、１６３０７Ａ’（垂直ポートに給電する）、および１６３１３Ａ’（反水平ポートに給電する）が示され、ビア１６３１１Ａ’（反垂直ポートに給電する）は、ビア１６３０７Ａ’の後ろに隠れており、従って、図１６３Ｂの側面図では見えない。パッチアンテナの各対向エッジ上の電場は、図１６３Ｄに示されるように、反対の極性（すなわち、１８０度の位相差）を有するため、追加の逆位相信号（ａｎｔｉ－ｐｈａｓｅ ｓｉｇｎａｌ）は、図１６３Ｅに示されるように、放射エッジにおける共偏波を結合及び維持しつつ、望ましくない信号の交差偏波（非放射エッジ）とのカップリングをキャンセルすることによって、交差偏波レベルの抑制を可能にする。
図１６４は、いくつかの態様による、図１６３Ａ－１６３Ｃの４ポートアンテナ構成態様のシミュレーション放射パターンを示す。図１６４において、上部トレース１６４２１は、共偏波（ｃｏ－ｐｏｌａｒｉｚａｔｉｏｎ）を示し、下部トレース１６４２３は、交差偏波（ｃｒｏｓｓ－ｐｏｌａｒｉｚａｔｉｏｎ）を示す。このシミュレーション結果に基づいて、３９．４ｄＢの偏波分離を達成した。これは、図１６１Ａの直交ポートの場合、図１６１Ｂに示される結果と比較して、交差偏波抑制の約１６ｄＢの改善である。
図１６５Ａは、いくつかの態様では、４つのポートのそれぞれへの給電源からの給電線を有する４ポート励起アンテナトポロジを示す。給電源は、幾つかの態様によれば、４つのポートの各々に対する無線周波数集積回路（ＲＦＩＣ）であってもよい。図１６５Ｂは、図１６５Ａの４ポート構成における給電線を示し、いくつかの態様に従って、積層パッチアンテナの被駆動パッチが給電線に重ね合わされている。図１６５Ａにおいて、給電ラインは、基板１６５０１上にあるものとして示される。１６５０８における垂直給電源Ｐ１Ｖは、いくつかの態様によるＲＦＩＣポートであり、垂直偏波のためにアンテナの給電点１６５０７に接続する線１６５０７Ａに接続されるＴ接合スプリッタ１６５０５に接続される。線１６５０９Ａは、いくつかの態様では、Ｔ接合スプリッタ１６５０５から反偏波Ｖの給電点１６５０９に接続する。水平給電源Ｐ１Ｈは、幾つかの態様によるＲＦＩＣポートであり、Ｔ接合スプリッタ１６５１４に接続されたものとして１６５１２に示される。ライン１６５１１Ａは、スプリッタ１６５１４から接続され、水平偏波給電点１６５１１に進み、一方、スプリッタ１６５１４に接続されるライン１６５１３Ａは、反Ｈ給電点１６５１３に進む。図１６５Ｂにおいて、図１６５Ａの給電線構成は、積み重ねられたパッチアンテナの駆動要素が１６５１５に重ねられた状態で示される。残りの給電源および給電ラインは、図１６５Ａにおけるものと同様であるか、または同じである。このような構成は、増大した分離および交差偏波パラメータを維持しながら、サイズ、給電ネットワーク損失、およびコストを低減するのに役立つ。
図１６５Ｃは、図１６５Ｂの態様の１２レベルのスタックアップを示す。ＲＦＩＣ１６５１０からストリップラインＴ接合スプリッタまでの経路および構成は、いくつかの態様では、図１６５ＣのパッケージスタックアップのレイヤＬ７に実装される。レイヤＬ７は、幾つかの態様によれば、図１６５Ｃに示されるように、Ｌ８の別の接地レイヤより上にある。提案した４ポートアンテナ構造は、（図１６５Ａ、１６５０５、１６５１４に見られる）単純でコンパクトなＴ接合スプリッタを信号給電ネットワークとして使用することができる。なぜなら、それは、偏波を分離するためにラットレースリング（ｒａｔ－ｒａｃｅ ｒｉｎｇ）を必要とせず、従って、信号給電ネットワークを単純化する結果となるからである。
図１６５Ｃのスタックアップにおいて、いくつかの態様において、接地付きアンテナは、最初の６レイヤ（Ｌ１－Ｌ６）に設計され、信号給電線は、レイヤＬ７に設計される。検討中の態様では、Ｔ接合電力スプリッタ１６５０５、１６５１４は、Ｌ７の信号給電レイヤに実装される。ＲＦＩＣ１６５１０の垂直偏波源１６５０８は、Ｔ接合スプリッタ１６５０５に接続される。スプリッタ１６５０５は、垂直ポート１６５０７に接続するライン１６５０７Ａに接続する。ライン１６５０９Ａはスプリッタ１６５０５から反Ｖポート１６５０９に接続する。ＲＦＩＣ１６５１０の水平偏波源１６５１２は、Ｔ接合スプリッタ１６５１４に接続される。スプリッタ１６５１４は、ライン１６５１１Ａに接続し、Ｈポート１６５１１に給電する。ライン１６５１３Ａはスプリッタ１６５１４に接続され、アンチＨポート１６５１３にアンチＨ信号を給電する。各偏波ポートに対する１８０度の位相差は、幾つかの態様において、物理的伝送線長差または移相器によって設計される位相遅延によって生成されてもよい。当業者には言うまでもなく、他のスタックアップ設計が可能である。
上述のように、交差偏波レベルを抑制するために、相殺ポートが直交励起アンテナ構造に導入される。２つの対向ポートは１８０度の位相差を有するため、望ましくない結合信号をキャンセルすることができる。このようにして、偏波分離の強化がもたらされる。しかし、アレイ構成における交差偏波抑制の追加の方法が実装されてもよい。そのような方法の１つは、以下で論じる４ポートアンテナアレイ励起である。
上述のように、交差偏波は単一要素において抑制されるので、４ポート励起アンテナを含むアレイアンテナは、より高い偏波分離および交差偏波抑制も達成することができる。図１６６Ａは、いくつかの態様による、給電ネットワークと一体化された４ポート要素を使用する４ｘ４アンテナアレイの概略図を示す。１６６００に示されているのは、ＰＣＢ１６６０１上の４ｘ４アンテナアレイであり、１６６０３、１６６０５、１６６０７、および１６６０９に列挙された１６個のアンテナ要素のうちの４個を有する。アンテナ要素１６６０３に対する給電ネットワーク１６６０３Ｈ（水平）および１６６０３Ｖ（垂直偏波）は、図１６５Ｂの二重Ｔスプリッタ給電回路と同様である。各アンテナアレイは、図１６５Ｂに示されるように、各アンテナ要素間の距離が０．５ｌの４ポート励起アンテナ要素を含む。
図１６６Ｂおよび図１６６Ｃは、いくつかの態様による、図１６６Ａの４ポートアンテナアレイに対するシミュレートされた放射パターン結果を示す。シミュレートされた結果に基づいて、図１６６Ｂのシミュレートされたパターン１６６２１および１６６２３上の点ｍ１と点ｍ２の差によって見られるように、約６１ｄＢの偏波分離が達成され、ここで、上部トレース１６６２１は共偏波を示し、下部トレース１６６２３は交差偏波を示す。これは、図４Ｂの二重偏波アレイと比較して約３７ｄＢの改善である。
加えて、＋４５度の走査角におけるシミュレートされた放射パターンの結果は、図１６６Ｃのシミュレートされたパターン１６６２２および１６６２４上の点ｍ１と点ｍ２の差によって示され、ここで、上部トレース１６６２２は共偏波を示し、下部トレース１６６２４は交差偏波を示す。約５９ｄＢの偏波分離が達成される。これは、図１６２Ｃに示される結果と比較して、交差偏波抑制の約４０ｄＢの改善である。６０度の走査角度であっても、図１６６Ｃに見られるように、５７ｄＢの偏波分離を達成することができる。これは、提案した４ポートアンテナ要素を含むアレイが、より高い走査角度でもより高い偏波アイソレーションを達成できることを確認する。
４ポート励起アレイアンテナに加えて、逆位相相殺技術は、Ｎ×Ｍアレイ構成（ＮおよびＭは、偶数、例えば２ｘ２、２ｘ４、４ｘ４など）において適切に２ポート直交励起アンテナ要素を用いてアレイを作成することによって実現することができる。垂直方向および／または水平方向に反転された、１つのアレイサブセクションと他の隣接するアレイサブセクションとを整列させることによって、開示された逆位相相殺技術は、以下に説明するように、アンテナアレイ構成で実現することができる。
第１の構成は、図１６７Ａに示される。図１６７Ａは、いくつかの態様による、２ポート二重偏波アンテナ要素を使用するアレイ構成を示す。上述したような２ポート二重偏波アンテナ要素のアレイは、アレイ１６７０６、１６７０８、１６７１０および１６７１２を含むように図１６７Ａの１６７００に示される２ポート二重偏波アンテナ要素を使用する。各アンテナ要素は、アレイサブセクション１６７０６のための［Ｐ１１、Ｐ１２］、［Ｐ１３、Ｐ１４］、［Ｐ２１、Ｐ２２］、［Ｐ２３、Ｐ２４］に見られるような２ポートを有し、ポートは、いくつかの態様では、Ｖ偏波およびＨ偏波信号とペアで給電されるように構成される。各２ｘ２要素サブセクションは、配列内の他のサブセクションのそれぞれに対して反転され、４ｘ４アレイを構成する。
例えば、アレイ１６７０６と１６７０８との間の水平反転は、ポートＰ１１、Ｐ１３、Ｐ２１、およびＰ２３に対して水平に反転されているポートＰ１５、Ｐ１７、Ｐ２５、Ｐ２７によって示されている。アレイ１６７０６および１６７１０間の垂直反転は、ポートＰ１２、Ｐ１４、Ｐ２２およびＰ２４に対して垂直反転されるポートＰ３２、Ｐ３４、Ｐ４２およびＰ４４によって示される。残りの２ｘ２サブセクションの要素のポート間の水平および垂直の反転も同様に示されている。各２ｘ２アレイサブセクションを１８０度の位相差信号で励起することにより、この４ｘ４アレイアンテナは交差偏波をさらに抑制することができる。図１６７Ｂおよび図１６７Ｃは、いくつかの態様による、図１６７Ａのアンテナアレイのシミュレートされた放射パターン結果を示す。
図１６７Ｂにおいて、上部トレース１６７２１は、共偏波（ｃｏ－ｐｏｌａｒｉｚａｔｉｏｎ）を示し、下部トレース１６７２３は、交差偏波（ｃｒｏｓｓ－ｐｏｌａｒｉｚａｔｉｏｎ）を示す。シミュレーション結果に基づいて、約５４．８ｄＢの偏波分離が達成され、これは、図１６２Ｂと比較して約３２ｄＢの改善である。加えて、＋４５度の走査角におけるシミュレートされた放射パターンが、図１６７Ｃに示され、ここで、上部トレース１６７２２は共偏波を示し、下部トレース１６７２４は交差偏波を示す。約５６ｄＢの偏波分離が達成される。これは、図１６２Ｃに示される結果と比較して、交差偏波抑制の約３６ｄＢの改善である。また、この場合、図１６７Ｂおよび１６７Ｃのそれぞれの共偏波プロットおよび交差偏波プロット間のｄＢ差の比較から分かるように、６０度走査角よりも高い角度でもより高い交差偏波抑制が維持される。
図１６８Ａは、いくつかの態様による、２ポート二重偏波アンテナ要素を使用する他のアレイ構成を示す。図示は、２ｘ２アレイサブセクション１６８０６、１６８０８、１６８１０および１６８１２である。２ｘ２アレイのアンテナ要素は、２ｘ２アレイサブセクション内の各隣接アンテナ要素を、２ｘ２アレイサブセクション内の他のアンテナ要素のそれぞれに対して反転させる。例えば、要素１６８０６ＡのポートＰ１１は、要素１６８０６ＢのポートＰ１３に対して水平に反転される。要素１６８０６ＡのポートＰ１２は、要素１６８０６ＣのポートＰ２２に対して垂直に反転される。要素１６８０６ＡのポートＰ１１およびＰ１２は、要素１６８０６ＤのポートＰ２４およびＰ２３に関して、各々反転され、要素１６８０６Ａに対して直径方向で反対である。この場合、ポートＰ１１はポートＰ２３に対して水平に反転され、ポートＰ１２はポートＰ２４に対して垂直に反転される。一般に、各エレメントは、サブセクションにおいてそのエレメントと直角に位置する別のエレメントに対して反転された１つのポートを有し、サブセクションにおいてそのエレメントと直径方向に対向して位置するエレメントに関して反転された２つのポートを有する。一般に、理想的な対称アレイ構成と比較して、ある程度の劣化が予想される。非対称性の回避は、より良いアンテナ性能を達成することが期待できる。
１８０度の位相差信号で各隣接アンテナ要素を励起することにより、このアレイアンテナ構成は交差偏波レベルを抑制できる。図１６８Ｂおよび図１６８Ｃは、いくつかの態様による、図１６８Ａのアンテナアレイ構成に対する放射パターンに関するシミュレーション結果を示す。図１６８Ｂにおいて、上部トレース１６８２１は、共偏波（ｃｏ－ｐｏｌａｒｉｚａｔｉｏｎ）を示し、下部トレース１６８２３は、交差偏波（ｃｒｏｓｓ－ｐｏｌａｒｉｚａｔｉｏｎ）を示す。シミュレーション結果に基づいて、約６３．５ｄＢの偏波分離が達成され、これは、図１６２Ｂと比較して約４０ｄＢの改善である。加えて、＋４５度の走査角におけるシミュレートされた放射パターンが、図１６８Ｃに示され、ここで、上部トレース１６８２２は共偏波を示し、下部トレース１６８２４は交差偏波を示す。約７４ｄＢの偏波分離が達成され、これは図１６２Ｃに示される結果と比較して約５５ｄＢの交差偏光抑制の改善である。この場合、走査角度が６０°より高くても交差偏波抑制の高い値も維持される。
ワイヤレス通信のユビキタス化は、多くの困難な問題を提起し続けている。特に、異なるニーズを持つ多種多様なデバイスと使用されるスペクトルの両方のため、５Ｇの出現と共にさらなる挑戦が進化した。とりわけ、困難な問題は、放射された電波の空間的カバレッジの必要性、移動装置が異なる場所に移動する際の信号強度の維持の必要性、又はユーザが移動装置を時々異なる方向に向けるかもしれないことに起因する。これは、多数のアンテナの使用、様々な極性、放射線の方向、様々な時間における様々な放射電波の空間的多様性、および関連する問題につながる。特に、通信に使用される周波数帯域の範囲は増加しており、これは最近ではライセンス帯域と非ライセンス帯域のキャリアアグリゲーションとｍｍＷａｖｅ帯域の近くの使用が原因である。
増大する懸念の１つの問題は、ミリ波ビーム形成アンテナに関連する非効率性である。より具体的には、ミリ波ビーム形成アンテナは、一般的に、一方向をカバーし、狭いビームを有する。ミリ波アンテナが移動式である場合（例えば、Ｖ２Ｘ ｍｍＷａｖｅ通信）、しばしば、ある方向の基地局に整列（ａｌｉｇｎ）する必要があり、一定時間後に、異なる方向に整列する必要がある。さらに、１つのミリ波アンテナは、高周波数で通信する場合、空気を通しての信号透過損失が高い可能性があるため、非効率的であり得る（例えば、２Ｇ／３Ｇ／４Ｇ通信の場合は、１番目のメータでは３６－３８ｄＢの損失であるのに対し、１目のメータでは６０ｄＢの損失となる）。
態様は、３６０°のカバレッジを提供するための、ｍｍＷａｖｅビームステアリングおよびアンテナスイッチングのためのシステム、デバイス、装置、アセンブリ、方法、およびコンピュータ読み取り可能媒体に関する。ｍｍＷａｖｅビームステアリングおよびアンテナスイッチングの態様は、図３Ａに示されるｍｍＷａｖｅ通信回路３００に組み込むことができるが、ｍｍＷａｖｅビームステアリングおよびアンテナスイッチングの態様は、かかる態様に限定されない。アンテナブロックは、複数の（例えば、少なくとも４つ）フェーズドアンテナアレイを含むことができ、各アンテナアレイは、ビームを水平方向または垂直方向にステアリングできるように、二重偏波（例えば、水平方向または垂直方向偏波）にすることができる。さらに、アンテナブロック内のフェーズドアンテナアレイの各々は、１つ以上のトランシーバが利用可能なｅＮＢのスキャン専用にできるように、別個のトランシーバと関連付けることができ、残りの１つ以上のトランシーバがｍｍＷａｖｅ信号通信に使用可能である。例えば、利用可能なトランシーバのうちの２つは、ｅＮＢとの２×２ＭＩＭＯ通信に使用することができ、残りの２つのトランシーバは、後続のハンドオーバのために利用可能なｅＮＢのスキャンに使用することができる。
図１６９は、幾つかの態様による、Ｖ２Ｘ（ｖｅｈｉｃｌｅ－ｔｏ－ｅｖｅｒｙｔｈｉｎｇ）通信のための複数のアンテナアレイを有するマスト取り付けｍｍＷａｖｅアンテナブロックを示す。図１６９を参照すると、アンテナブロック１６９００は、アンテナマスト１６９１６上に取り付けることができるアンテナアレイ１６９０６、１６９０８、１６９１０、および１６９１２を含むことができる。アンテナアレイ１６９０６－１６９１２を有するアンテナマスト１６９１６は、プラットフォーム１６９１４上に取り付けることができる。プラットフォーム１６９１４は、プリント回路基板であってもよく、図１７４に示されるトランシーバおよび／または他のコンポーネントなどの１つ以上の他のコンポーネントを含んでもよい。いくつかの態様において、アンテナブロック１６９００は、移動ユニット（例えば、車両）におけるミリ波通信に使用することができる。この点に関し、アンテナブロック１６９００は、車両の屋根に取り付けるための「シャークフィン」カバーのような空気力学的カバー１６９０２を含むことができる。
図１６９に示されるように、４つのアンテナアレイ１６９０６－１６９１２のそれぞれは、構成１６９０４において、アンテナマスト１６９１６上に実装することができ、ここで、アレイのそれぞれは、隣接するアンテナアレイから９０°だけオフセットされる。これに関して、第１のアンテナアレイ（１６９０６）が西方向に向いている場合、残りのアレイ（１６９０８、１６９１０、および１６９１２）は、それぞれ北方向、東方向、および南方向に向いている。アンテナブロック１６９００は、４つのアンテナアレイで示されているが、本開示はこの点に関して開示は限定されず、異なる構成の異なる数のアンテナアレイを使用することもできる。
図１７０は、いくつかの態様による、単一のｅｖｏｌｖｅｄ Ｎｏｄｅ Ｂ（ｅＮＢ）と通信するミリ波アンテナアレイにおける例示的なビームステアリングおよびアンテナ切替えを示す。図１７０を参照すると、通信システム１７０００は、ｅＮＢ１７００２と通信する４つのアンテナアレイ１６９０６～１６９１２を有する、図１６９のアンテナブロック１６９００を含むことができる。アンテナブロック１６９００は移動中の車両に配置することができ、図１７０は、車両が位置Ｐ１から位置Ｐ３に移動するときのアンテナブロック１６９００の３つの別々の位置を示している。図１７０に見られるように、時点Ｔ１において、アンテナブロック１６９００を有する車両は、位置Ｐ１にあり、アンテナアレイ１６９１０を使用してｅＮＢ１７００２と通信している。アンテナブロック１６９００を有する車両が時点Ｔ２において位置Ｐ２に移動すると、アンテナブロック１６９００は、ｅＮＢ１７００２と通信するために、（位置Ｐ１において使用されるビームとは異なるビームで）アンテナアレイ１６９１０を引き続き使用することができる。アンテナブロック１６９００を有する車両が時刻Ｔ３においてＰ３の位置に移動すると、アンテナブロック１６９００は、アンテナアレイを切り替え、アンテナアレイ１６９０８を使用してｅＮＢ１７００２と通信することができる（アンテナアレイ１６９０８はｅＮＢ１７００２の方向に向いているため）。ｅＮＢ１７００２から発信される信号の受信信号強度は、受信信号の方向（例えば、ｅＮＢ１７００２の方向）を決定（または推定）するために使用でき、ｅＮＢの決定された方向と整列された対応するアンテナアレイを使用することができる。
図１７１は、いくつかの態様による、複数のｅＮＢと通信するミリ波アンテナアレイにおける例示的なビームステアリングおよびアンテナ切替えを示す。図１７１を参照すると、通信システム１７１００は、ｅＮＢ１７００２および１７１０４と通信する４つのアンテナアレイ１６９０６～１６９１２を有する、図１６９のアンテナブロック１６９００を含むことができる。アンテナブロック１６９００は、位置Ｐ０から位置Ｐ４に、方向１７１０６に移動する車両上に配置することができる。いくつかの態様において、４つのアンテナアレイ１６９０６－１６９１２の各々は、１つ以上のミリ波帯域で動作することができる対応するトランシーバと関連付けることができる。図１７１に見られるように、時点Ｔ０において、アンテナブロック１６９００を有する車両は、位置Ｐ０にあり、アンテナアレイ１６９１２を使用して、アンテナビーム１７１１２を介してｅＮＢ１７１０４と通信している。
いくつかの態様において、アンテナアレイ１６９０６－１６９１２のそれぞれは、二重偏波フェーズドアンテナアレイであり得、その結果、１つの水平偏波ビームおよび１つの垂直偏波ビームは、２つのトランシーバを使用して、アンテナアレイ（例えば、２Ｘ２ＭＩＭＯ構成）から同時に通信され得る。例えば、アンテナアレイ１６９１２は、ビーム１７１１２として表される垂直および水平偏波ビームを使用して、２ｘ２ＭＩＭＯ構成で２つのトランシーバを介してｅＮＢ１７１０４と通信することができる（例えば、１つのトランシーバは、垂直偏波ビームでアンテナアレイ１６９１２と通信することができ、第２のトランシーバは、同じアンテナアレイ１６９１２を使用して水平偏波ビームと通信することができる）。
２つのトランシーバがｅＮＢ１７１０４との通信に使用されるので、残りのトランシーバ（例えば、図１７４に示されるように、第４のトランシーバ通信装置が車両内で使用される場合における２つの残りのトランシーバ）が、別のｅＮＢについて利用可能な通信チャネルを走査するために使用され得る。例えば、図１７１に見られるように、残りのアンテナアレイ１６９０６－１６９１０のうちの１つ以上は、利用可能なｅＮＢをスキャンするために１つ以上のビーム１７１０８を使用することができる。いくつかの態様において、走査ビーム１７１０８のうちの１つ以上は、別のｅＮＢ１７１０２が通信のために利用可能であることを決定することができる。走査ビーム１７１０８に関連するトランシーバを使用して、ｅＮＢ１７１０２からの信号を受信することができ、受信信号をさらに処理して、これらの信号に関連する受信信号強度インジケータ（ＲＳＳＩ）または他の信号品質メトリックを決定することができる。新しいｅＮＢに切り替えるか否かの決定は、ＲＳＳＩまたはその他の品質メトリックに基づいて行われる。
時点Ｔ１では、アンテナブロック１６９００を有する車両は、位置Ｐ１にあり、アンテナアレイ１６９１２および１６９１０を使用して、それぞれ、アンテナビーム１７１１４および１７１１６を使用して、同時にｅＮＢ１７１０４および１７１０２と通信している。アンテナブロック１６９００とｅＮＢ１７１０４および１７１０２とを用いた車両間の通信は、４つの利用可能なトランシーバ全てを使用して、二重偏波アンテナアレイ１６９１２および１６９１０との２×２ＭＩＭＯ通信を使用することができる。時点Ｔ１で、アンテナブロック１６９００に関連するプロセッサ（例えば、図１７４におけるアプリケーションプロセッサ１７４０３）は、信号品質測定に基づいて、ｅＮＢ１７１０４からｅＮＢ１７１０２へ切り替えることを決定することができ、一方、アンテナブロックはｅＮＢ１７１０４および１７１０２の両方に接続される。例えば、ｅＮＢ間のスイッチングは、閾値レベルを下回る受信信号品質（例えば、受信信号強度）に基づくことができる。
時刻Ｔ２において、アンテナブロック１６９００を有する車両は位置Ｐ２にあり、アンテナアレイ１６９１０に関連するアンテナビーム１７１１８を使用して、ｅＮＢ１７１０２とのみ通信している。同様に、時刻Ｔ３において、アンテナブロック１６９００を有する車両は位置Ｐ３にあり、アンテナアレイ１６９１０に関連するアンテナビーム１７１２０を使用して、ｅＮＢ１７１０２と通信している。位置Ｐ３において、残りのトランシーバは、ビーム１７１２０を送信するために使用されないが、これらを使用して、残りのアンテナアレイのうちの１つ以上を使用して、ｅＮＢ１７１０２への利用可能な通信チャネルを走査することができる。
時刻Ｔ４において、車両は位置Ｐ４にあり、アンテナビーム１７１２２を使用してｅＮＢ１７１０２と通信するためにアンテナアレイ１６９１０からアンテナアレイ１６９０８に切り替わっている。ｅＮＢ１７１０２との通信は、２つのトランシーバおよびアンテナアレイ１６９０８のための二重偏波（例えば、１つのトランシーバから垂直に偏波されたものと、第２のトランシーバからの水平に偏波されたものを、ｅＮＢ１７１０２との通信のために使用することができる）を使用して、ミリ波２×２ＭＩＭＯ構成を使用して行うことができる。アンテナブロック１６９００を使用するミリ波通信装置（例えば、１７４００）は、アンテナビーム１７１２２および利用可能なトランシーバのうちの２つを介してｅＮＢ１７１０２と通信しているが、残りのトランシーバは、残りのアンテナアレイのうちの１つ以上を使用して、走査ビーム１７１１０を使用して利用可能な通信チャネルを走査することができる。
いくつかの態様において、ミリ波通信装置内の１つ以上のトランシーバ（例えば、図１７４における１７４００）は、専用の走査トランシーバであってもよく、１つ以上のアンテナアレイ１６９０６－１６９１２を使用して、新しいｅＮＢまたは基地局の利用可能な通信チャネルを常に走査する。この点に関し、ミリ波通信装置は、第１のｅＮＢ（例えば、１７１０４）に接続することができ、専用の走査トランシーバが第２のｅＮＢ（例えば、ｅＮＢ１７１０２）を位置決め（ｌｏｃａｔｅ）した後、（位置Ｐ１における図１７１に見られるように）ｅＮＢ１７１０４および１７１０２の両方に接続を確立することができる。時刻Ｔ２では、ミリ波通信装置がｅＮＢ１７１０４への接続を中断し、アンテナビーム１７１１８を介してｅＮＢ１７１０２のみと通信するため、ソフト・ハンドオフが実現される。
いくつかの態様では、ミリ波通信装置内の１つまたは複数の受信機は、新しいｅＮＢの利用可能な通信チャネルを、スキャンを専用にすることができる。新しいｅＮＢが検出され、信号品質インジケータが受信信号の閾値レベルを超えると、現在のｅＮＢとの通信を停止し、次いで新しいｅＮＢとの接続を開始することによって、ハードハンドオフを実行することができる。
図１７２は、幾つかの態様による、複数のアンテナアレイを有するアンテナブロックを使用する複数のデバイスとの同時ミリ波通信を示す。図１７２を参照すると、通信システム１７２００は、複数の車両（１７２０４、１７２０６、および１７２０８）およびｅＮＢ１７２０２を含む。車両１７２０４－１７２０８の各々は、１以上のミリ波周波数帯域および／または１以上の他の通信帯域で通信するように構成されたアンテナブロック（例えば、１６９００）およびミリ波通信装置（例えば、１７４００）で構成され得る。
いくつかの態様において、車両１７２０８は、１７２１０として示される事故または他の道路危険のために動かない場合がある。車両１７２０６は、走査信号１７２１２を使用して道路危険度１７２１０を検出することができる車載用カメラおよび／または近接センサを含むことができる。車両１７２０６は、第１のアンテナアレイを使用してビーム１７２１６を介してｅＮＢ１７２０２と通信し、第２のアンテナアレイを使用してビーム１７２２０を介して隣接する車両１７２０４と通信することができる。いくつかの態様において、車両１７２０６は、ビーム１７２１６を介してｅＮＢ１７２０２と通信している間に、ビーム１７２２０を介した通信を使用して、車両１７２０４に検出された道路危険度１７２１０を通知する。
いくつかの態様において、ｅＮＢ１７２０２は、（例えば、車両１７２０８または他の車両により）道路危険性１７２１０について通知されることができ、ｅＮＢ１７２０２は、道路危険性１７２１０と通信していることを他の車両に通知することができる。車両１７２０４が、車両１７２０６が行う前に、道路危険性１７２１０の通知を受信した場合、車両１７２０４は、ビーム１７２１８を介した通信を使用して、近づく道路危険性１７２１０を車両１７２０６に通知することができる。
この点に関し、車両１７２０４－１７２０８の各々は、複数の送信および受信通信経路を同時に使用することができる。例えば、送信／受信パスがｅＮＢと通信している場合、残りのパスを、Ｖ２Ｖ通信（またはＶ２Ｘ通信を使用するインフラストラクチャまたは人との通信）を使用する隣接車両との通信に使用することができる。
いくつかの態様において、アプリケーションプロセッサ（例えば、１７４０３）は、ｅＮＢ１７２０２との４Ｇ／ＬＴＥ通信、他の車両との５Ｇ通信（Ｖ２Ｖ通信）、および車両対個人インターフェースのためのＷｉ－Ｆｉ／８０２．１１通信を使用することができる。
図１７３は、幾つかの態様による複数のアンテナアレイを含むアンテナブロックによるミリ波通信に使用することができる複数のビームを示す。図１７３を参照すると、通信システム１７３００は、ｅＮＢ１７３０２と通信するアンテナブロック１７３０４（デバイス１７４００などのミリ波通信デバイスの一部であり得る）を含むことができる。アンテナブロック１７３０４は、二重偏波アンテナアレイ１７３０６－１７３１２を含むことができる。
アンテナブロック１７３０４を使用するミリ波通信装置は移動可能であるため、ｅＮＢ１７３０２とミリ波通信リンクが確立されると、ビーム取得が実行可能である。例えば、ミリ波通信装置は、利用可能なビーム１７３１４－１７３１８を調べ（ｇｏ ｔｈｒｏｕｇｈ）、各利用可能なビームについてＲＳＳＩ （または別の信号品質インジケータ）を測定し、最も高い測定された信号品質インジケータ（例えば、ビーム１７３１６）を有するビームを選択することができる。測定された信号品質インジケータの表は、後で参照するために記憶され、ビームの切り替えまたはハンドオーバを実行するために使用される。
幾つかの態様では、通信ビームは、所定の領域をカバーして、各ビームの方向が分かるように、予め選択することができる（又は、位相シフタがビームに使用される面設定に基づいて、方向を計算することができる）。この点で、ｅＮＢとの通信のためにビームが選択されると、ｅＮＢの方向を決定することができる。車両が移動するにつれて、走行方向と現在のｅＮＢの方向に基づいて異なるビームを選択することができる。
図１７４は、幾つかの態様による、図１６９の複数のアンテナアレイを有するアンテナブロックを使用するミリ波通信デバイスの例を示すブロック図である。図１７４を参照すると、通信装置１７４００は、アプリケーションプロセッサ１７４０３、モデム１７４０２、中間周波数変換ブロック１７４０４、トランシーバアレイ１７４４０、スイッチアレイ１７４５０、およびアンテナアレイセット１７４６０を含むことができる。
アンテナアレイセット１７４６０は、図１６９のアンテナブロック１６９００と同様であってもよい。より具体的には、アンテナアレイセット１７４６０は、二重偏波アンテナアレイ１７４２４、１７４２６、１７４２８、および１７４３０を含むことができる。アンテナアレイ１７４２４－１７４３０の各々は、トランシーバアレイ１７４４０内の対応するトランシーバ１７４４２、１７４４４、１７４４６、および１７４４８と関連している。図１７４に見られるように、アンテナアレイ１７４２４－１７４３０の各々は、二重偏波アンテナアレイ（例えば、４×４アンテナアレイ）であり、２つの別個のＩＦデータ入力を受け取ることができる。これらは、異なる偏波（例えば、水平または垂直）であってもよく、トランシーバアレイ１７４４０内の２つのトランシーバよって同時に送信されてもよい
スイッチアレイ１７４５０は、対応するＩＦデータ入力１７４０６に結合され得る信号スイッチ１７４０８、１７４１０、１７４１２、および１７４１４を含む。スイッチ１７４０８－１７４１４の各々は、アンテナアレイセット１７４６０に通信される対応するスイッチ出力信号１７４１６、１７４１８、１７４２０、および１７４２２を生成する。
動作中、モデム１７４０２からのデータは、ＩＦ変換ブロック１７４０４を介してＩＦデータ１７４０６に変換することができる。ＩＦデータ１７４０６は、スイッチ１７４５０に通信することができる。アプリケーションプロセッサ１７４０３は、どのトランシーバ、及びどのアンテナアレイが、ｅＮＢおよび／または他の車両と信号を通信するために使用され得るか、また、どのトランシーバおよびアンテナアレイが、利用可能なｅＮＢまたは基地局のための１つまたは複数の通信チャネルを走査するために使用され得るかを決定することができる。これに関して、アプリケーションプロセッサ１７４０３は、スイッチアレイ１７４５０内のスイッチ１７４０８－１７４１４のうちの１つ以上を放射することができ、スイッチ出力信号１７４１６－１７４２２のうちの１つ以上は、アンテナアレイセット１７４６０内の対応するアンテナアレイに通信される。
ＲＦサブシステム（（ＲＦサブシステム）または（ＲＦＳ））は、高いデータレート要件のため、ＷｉＧｉｇおよび５Ｇの態様のため、新しいモバイル無線デバイスに統合する必要がある。このような種類のＲＦ－サブシステムは、ＷｉＧｉｇおよび５Ｇ周波数での動作に望ましい小さなサイズのため、マイクロストリップアレイとして構成されたマイクロストリップアンテナを使用することが多い。マイクロストリップアンテナ（プリントアンテナとしても知られる）は、通常、プリント回路基板（ＰＣＢ）上にマイクロストリップ技術を用いて製造されるアンテナを意味する。個々のマイクロストリップアンテナは、通常、ＰＣＢの表面に種々の形状の金属箔のパッチ（パッチアンテナ）を含み、基板の反対側に金属箔接地面、またはＰＣＢの内部レベルに接地面を有する。マイクロストリップアンテナは、主にブロードサイドで放射し、５ＧおよびＷｉＧｉｇ動作のすべての使用例には適していない可能性がある。ＷｉＧｉｇ ＲＦサブシステムは、使用されるマイクロストリップアンテナの放射方向の制約のため、ラップトップの蓋にしばしば配置される。さらに、５Ｇミリ波ハンドヘルドシステムでアンテナが人体に向かって（またはディスプレイに向かって）放射する場合、ブロードサイド放射（ｂｒｏａｄｓｉｄｅ ｒａｄｉａｔｉｏｎ）が比吸収率（ＳＡＲ）の問題を引き起こす可能性がある。これらの問題のソリューションには、５Ｇの包括的なカバレッジを得るために、バック・ツー・バックで積み重ねられた複数のＲＦＳを使用することが含まれる。しかし、これは装置の厚さおよびコストを増大させ、ＰＣＢの表面上に広い面積を必要とし、サブシステムを最適設計または改良設計に必要とされるよりも大きくする。さらに、マイクロストリップアンテナは、一般に、広い帯域幅を達成することができず、実際、時には、狭い帯域幅しか達成することができない。このようなマイクロストリップアンテナのアレイは、ある状況では、全方向に放射するように設計することができるが、帯域幅やＲＦＳサイズの改善のような全体的性能を改善するのに利用可能な広い範囲が依然として存在する。パッチアンテナは一般に広い帯域幅を持たず、このタイプの改良には役立たないかもしれない。従って、ＷｉＧｉｇおよび５Ｇ技術に用いられる、及びその他のｍｍＷａｖｅアンテナ設計に用いられるアンテナおよびアンテナアレイが必要である。
上記のソリューションは、ＰＣＢ製造プロセスによって製造される基板ビアを含むビアアンテナである。様々な態様において、ビアアンテナは、他のアンテナよりも占める表面積が小さく、ビアアンテナに使用されるビアの３Ｄ構造のために５Ｇ技術において使用可能な帯域幅を有する。ビアアンテナは、幾つかの態様では、誘電体レイヤを含むＰＣＢのＲＦＳ、またはマザーボードの内部レイヤにおいて、設計することができるという点で製造上の利点を提供する。さらに、ビアアンテナは、ＰＣＢの内部の、目に見えないレイヤに配置することができるので、本質的に目に見えないようにすることができる。ビアアンテナは、モノポールまたはダイポールとして設計することができる。例えば、単一の給電ビア態様は、モノポール・ビア・アンテナとして機能し、一方、バック・ツー・バック・ビア・態様は、ダイポールとして機能するビアアンテナになる。さらに、ビアアンテナは、５Ｇテクノロジー使用ケースに非常に望ましい、エンド放射（ｅｎｄ－ｆｉｒｅ ｒａｄｉａｔｉｏｎ）を提供するアレイとして構成することができる。ビアアンテナのエンド放射パターンは、ラップトップの基部におけるＷｉＧｉｇ ＲＦＳの配置に有用であり得、従って、ケーブルの長さ及び損失を低減する。さらに、いくつかの態様では、５ＧおよびＷｉＧｉｇ技術のためにボード内ビアアンテナを設計して、ラップトップのベースにＷｉＧｉｇ ＲＦＳまたは５Ｇ ＲＦＳのいずれかを配置するオプションを提供することができる。ビアアンテナは、所望の放射方向を失うことなくマザーボードと一体化することもできる。他の利点には、５Ｇ動作に必要なＲＦＳ数の減少が含まれる。なぜなら、ビアアンテナアレイは、少なくとも２つのカバレッジ方向を有するエンド放射（ｅｎｄ－ｆｉｒｅ ｒａｄｉａｔｉｏｎ）のために構成することができ、その結果、以前の設計で複数のＲＦＳを利用した。
また、ビアアンテナはＰＣＢの一体部分であり得るので、設計コストの節約も提供される。ビアアンテナは、ビアアンテナのための給電ネットワークと共に、実質的にＰＣＢの任意の中間レイヤに設計することもできる。上述のように、ある状況では、１つのＲＦのみで３６０度の完全なカバレッジを得ることは困難である。これに対するソリューションは、バック・ツー・バックでスタックされた複数のＲＦＳを使用して、５Ｇに対する３６０度のカバレッジを得ることを含み得る。しかし、これは装置の厚さおよびコストを増大させ、ＰＣＢの表面上に広い面積を必要とし、サブシステムを最適設計または改良設計に必要とされるよりも大きくする。一方、Ｖｉａ－Ａｎｔｅｎｎａは、バック・ツー・バックで配置される場合、良好な全周カバレッジを提供し、単一のＲＦＳのみを使用してこの問題を解決することができる。
５Ｇ ＲＦＳに利用可能なソリューションは、ＰＣＢ上にプリントされたパッチアンテナを含む。パッチアンテナの一方向性放射のため、５Ｇシステムは、最大指向性カバレッジのために複数のＲＦＳを必要とすることがある。システムにより多くのＲＦＳを追加すると、より多くのスペースと追加のコストを占める。同様に、既存のＷｉＧｉｇ ＲＦＳは、マイクロストリップおよび平面ダイポールアンテナのアクティブアンテナアレイを有する。アレイはあらゆる方向に放射するように設計されているが、それでも帯域幅やＲＦＳサイズの向上など、全体的なパフォーマンスを向上させるために利用できる広い範囲（ｗｉｄｅ ｓｃｏｐｅ）がある。パッチアンテナは一般に広い帯域幅を持たず、このタイプの改良には役立たないかもしれない。
現在の標準的なＷｉＧｉｇ ＲＦＳサイズは約２０×７×１．７ｍｍ（長さ×幅×高さ）である。ＲＦＳ長は、性能を犠牲にすることなく、提案したビアアンテナアレイを使用することによりさらに短縮できる。現在のＷｉＧｉｇ ＲＦＳは、主にノートパソコンのＬＩＤに配置できる。しかし、提案したビアアンテナ実装をＲＦＳで使用することにより、いくつかの態様では、ＲＦＳをノートパソコンのベースに、および他の場所に配置するオプションが提供される。ビアアンテナは、ＰＣＢの複数の内部誘電体レイヤを使用して、ＰＣＢ内部に設計することができる。これは、幾つかの態様では、基本的にＰＣＢの任意のレイヤに、ビアアンテナアレイ及び給電ネットワークを設計する柔軟性を与えることによって、アンテナパラメータの調整を助ける。
図１７５Ａは、いくつかの態様による、携帯電話内に構成されたビアアンテナアレイの図である。本明細書に記載のビアアンテナ要素は、図３Ａに示されるミリ波通信回路３００のアンテナアレイ回路３３０に組み込むことができるが、ビアアンテナ要素はこれに限定されない。図１７５Ａは、携帯電話上のビアアンテナ１７５０５、１７５０７のアレイを示す。ビアアンテナが２方向に放射する能力のため、ビアアンテナ、またはここでは、１７５０５におけるような４要素ビアアンテナアレイを、Ｘ軸に実質的に平行に配置して、１７５０５Ａ、１７５０７Ａのように、図示された携帯電話のＹ方向に放射することができる。同じ理由で、いくつかの態様では、４要素ビアアンテナ１７５０７をＹ軸に実質的に平行に配置して、１７５０７Ａ、１７５０７Ｂのように、図示された携帯電話のＸ方向に放射することができる。
図１７５Ｂは、いくつかの態様による、マザーボードＰＣＢ上に構成されたビアアンテナアレイの図である。１７５０９に回路部品および導電線を含むマザーボード１７５０２は、１７５１１にビアアンテナアレイを含む。ビアアンテナは、２つの方向に放射する能力があるため、携帯電話の場合のように、放射は、１７５１１Ａおよび１７５１１Ｂの２つの方向にもなり得る。
図１７５Ａは、いくつかの態様による、ノートブック内に構成されたビアアンテナアレイの図である。上述のビアアンテナの二方向放射のため、ビアアンテナアレイの配置は、放射線方向１７５１７Ａを有するノートパソコンの蓋に限定されず、いくつかの態様によれば、１７５１９に配置して、放射線方向１７５１９Ａおよび１７５２１としてもよいし、１７５２１に配置して、放射方向１７５２１Ａとしてもよい。
一般的に言えば、ビアアンテナアレイは、手元の使用ケースの方向、周波数、および放射パターンの要件を満たす任意の位置に配置することができる。１つの重要な利点は、ビアアンテナを配置して、比吸収速度（ＳＡＲ）を減少させることができることである。換言すれば、携帯電話の図１７５Ａに示したように、携帯電話に話しかけるときに、その最も強い放射が人の耳から離れる方向にあるように、ビアアンテナアレイを配置することができる。図１７５Ａに見られるように、一次放射線は、いくつかの態様において、Ｙ方向（１７５０５Ａ、１７５０７Ａ）またはＸ方向（１７５０７Ａ、１７５０７Ｂ）であり得、一方、携帯電話の使用者は、概して、Ｚ方向（Ｚ方向は、ページに向かうまたはページから離れる方向）であり得る。
さらなる利点は、所望であれば、単一の方向の放射することである。ビアアンテナの放射は一般に２つの反対方向にあるが、もし放射が一方向であることが望まれるならば、幾つかの態様では、所望の方向に放射線を反射するために、ビアアンテナまたはビアアンテナアレイの反対方向に、望ましくない放射線の方向に金属反射体を配置し得る。
ＰＣＢ内のビアは、一般的に、金属トレースを複数のレイヤに相互接続するために使用されてきた。ＰＣＢビアは、円筒形、長方形、円錐形、および他の幾何学的形状など、異なる形状およびサイズを有することができる。ビアアンテナは、幾つかの態様において、中空又は中実（ｓｏｌｉｄ）に設計することができる。ビアがメッキされ、ビアの孔が金属で満たされず、ビアが中空になることがある。他の例において、ビアの孔は、金属によって完全にまたは部分的に充填されて、それを固めることができる。この差は、ビアのＰＣＢ製造プロセスおよび／またはユースケースの要件に依存してもよい。いくつかの態様では、所望の要件を実現するため、性能をシミュレートすることができる。いくつかの態様では、ビアアンテナは、ビアの底部のエッジまたは中央で給電することができる。ビアアンテナの接地と底部は同一平面内に設計でき、共平面導波路（ＣＰＷ）線を用いて給電できる。ビアは、任意の数のレイヤを介してＰＣＢ内に作成することができる。説明のビアアンテナは、幾つかの態様では、同じアプローチを用いて設計することもできる。
図１７６Ａは、いくつかの態様による、マルチレイヤＰＣＢ内のビアアンテナの断面図である。ＰＣＢ１７６００は、いくつかの態様では、Ｎレイヤ、レイヤ１－レイヤＮを有するスタックアップ１７６０１として示される。ここでＮは整数である。１つ以上のレイヤは、誘電体レイヤであってもよい。他のレイヤは、導電レイヤであってもよい。ビア１７６０３は、ビアが円錐形ビアである場合に湾曲し得る内部セクションを有するものとして示される。しかし、ビアアンテナのビアは、円錐形状に限定されない。ビアは、円錐形、円筒形、または必要とされるソリューションの要件を満たす任意の他の形状とすることができる。図中、ビアの外側表面は１７６０３Ａおよび１７６０３Ｂの断面で示され、内部断面は１７６０３Ａおよび１７６０３Ｂの間である。ライン１７６０５は、いくつかの態様によれば、給電ラインであり得る。
図１７６Ｂは、いくつかの態様による、ビアアンテナの斜視図である。ビア１７６０３は、いくつかの態様において、ＰＣＢ１７６０１内の複数のレイヤにあるものとして等角図で示される。上述のように、ビアアンテナの動作は、モノポールアンテナとして機能する。その結果、ビアアンテナは、マイクロストリップアンテナよりも広い帯域幅を有し、ビアアンテナは、特にミリメートル波長において利点を与える。一般に、ビアアンテナの性能は、ＰＣＢに依存しない。更に、図１７６Ａにおけるビアアンテナと接地ＧＮＤとの間のギャップＧ、及びこの態様におけるビアアンテナの略円錐形状は、通常のマイクロストリップアンテナと比較して帯域幅を増加させるように機能する。
性能はまた、ビアに使用されるレイヤおよびレイヤ数によっても影響を受ける。ビアに使用されるレイヤは、様々な態様において、当面のアプリケーションの性能特性を提供するように調整され得るパラメータであってもよく、時としてアンテナの「同調（ｔｕｎｉｎｇ）」と呼ばれる。いくつかの態様では、ＰＣＢの上レイヤにおけるビアアンテナの性能を評価して、設計の所与の周波数における性能要件が満たされているかどうかを判定することができる。要件が満たされない場合、ＰＣＢのより深いレイヤを、同調プロセスにおいてビアアンテナのために使用して、所望の性能を実現することができる。
利点の１つの例として、所望の性能がビアの１つの態様において付加的な高さを必要とする場合、１つ以上の付加的なレイヤにおいてビアを再構成して、その高さを増加させることができる。利点の別の例として、図１７６Ｂのビアアンテナ１７６０３は、図示された構造体の上部に現れ、これは、いくつかの態様において、ラップトップの蓋であり得る。アンテナが蓋に見えないようにすることが望ましい場合、ビアは、第１のレイヤまたは底層ではなく、内部レイヤで作ることができ、ビアアンテナは見えないようにすることができる。
図１７７Ａは、いくつかの態様による、ＰＣＢのビアの上面からの内部図におけるＰＣＢのビアアンテナを示す図である。ビアアンテナ１７７０３は、様々な積層レイヤ内に構成されたＰＣＢ１７７０１に見られる。図１７７Ｂは、いくつかの態様による、ＰＣＢの底から見たＰＣＢビアアンテナを示す図である。給電は、ＰＣＢの任意の所望のレイヤで行うことができる。給電ライン１７７０５は、この例ではＣＰＷである。しかし、ストリップライン、マイクロストリップライン、または他の任意の適切な伝送ラインのような、任意の平面給電機構を使用することができる。放射は、ビアに対して垂直ではなく、ビアアンテナのビアの周囲の方向にあるので、放射方向は、いくつかの態様では、ビアアンテナが配置される場所に依存する。いくつかの態様では、ビアアンテナは、中空または中実（ｓｏｌｉｄ）に設計でき、ビアの底部のエッジまたは中央で給電することができる。ビアアンテナの接地および底部は、同じ平面内に設計することができる。
図１７８Ａは、いくつかの態様による、ビアアンテナアレイの上面図である。図１７８Ａは、ＰＣＢ１７８０１におけるビアアンテナアレイ設計を示し、ここで、アレイ内のアンテナ要素１７８０３の数は、いくつかの態様では、アンテナ利得およびビーム幅の要件に基づいて決定され得る。ビアアンテナは、上述のように、モノポールアンテナおよびダイポールアンテナの特性であるエッジファイア放射（ｅｄｇｅ－ｆｉｒｅ ｒａｄｉａｔｉｏｎ）で動作する。ビアアンテナアレイは、ＲＦＳの中またはその一部として、またはＲＦＳの近くに配置されてもよい。或る態様では、ビアアンテナアレイは、別個の小さなＰＣＢ内に設計され、その後、マザーボードまたはＲＦＳに固着され、または他の方法で接続されて、アンテナ放射に対する表面波の影響を回避するか、他のノイズを低減するか、またはアレイが使用する装置内の障害物によってブロックされ得る到達困難な方向に放射することができる。図１７８Ｂは、いくつかの態様による、ビアアンテナに対する垂直給電の図である。
図１７８Ｃは、いくつかの態様による、ビアアンテナに対する水平給電の図である。ビアアンテナは、垂直給電または水平給電により給電されてもよく、垂直給電または水平給電の選択は、設計によって決定されるアンテナ性能に対する給電線干渉を低減するために行われても良い。概して、垂直給電は１７８０５Ａで示され、いくつかの態様では、給電されるビアは図１７８Ｂに見られるように１７８０３である。水平給電を１７８０５Ａ’に示し、ここで、給電されるビアは、いくつかの態様では、１７８０３’である。どちらの構成も円錐を垂直に励起し、偏波は給電の種類毎に同じになる。
放射は二つの方法で起こりうる。一つは、アンテナから空中を通って所定のカバレッジ方向への放射である。もう一つは、ＰＣＢ自体の誘電体材料を通過し、最終的に空中（ｔｈｅ ａｉｒ）を通る放射である。従って、選択される誘電体材料の選択は、誘電体を通る望ましくない放射線を低減する上で重要である。このような放射を低減するためには、誘電率がより低い、非常に低い誘電損失が望ましい。この種の不要輻射に対抗するための追加の方法は、ビアの近くの誘電材料に穴を開けることであり、これはこの不要輻射を除去しないとしても減少する傾向がある。この一例は、いくつかの態様による、図１８８に見られる。図示の態様では、孔１８８０７は、ビアアンテナ１８８０３に隣接するＰＣＢ１８８０１内にドリル加工される。孔は、不要な放射を減らし、アレイ－アンテナ放射に対するその影響を減らすように機能する。なぜなら、その孔は、この放射が、ときに表面波と呼ばれるが、移動できる連続平面が存在することを妨げるからである。換言すれば、孔は効果的に不連続ＰＣＢを作り出し、その結果、表面波が生成されると、ダイはダウンし、アンテナ性能に影響を及ぼさない傾向がある。
図１７９Ａは、いくつかの態様による、ダイポールビアアンテナとして構成されたバック・ツー・バック・ビアの斜視図である。ダイポールビアアンテナ１７９００は、バックツーバックビア１７９０３Ａ、１７９０３Ｂを含み、いくつかの態様によれば、１．６ｍｍ厚の難燃剤４（ＦＲ４）基板内に構成される。いくつかの態様によれば、単一円錐形ビアの高さは０．７ｍｍ、頂部直径および底部直径はそれぞれ４ｍｍおよび０．２５ｍｍであり、ダイポールの底部間のギャップは０．２ｍｍである。図１７９Ｂは、いくつかの態様による、ＰＣＢ積層体レイヤを示すダイポールビアアンテナとして構成される、図１７９Ａのバックツーバックビアの斜視図である。ＰＣＢ１７９０１の積層レイヤは、いくつかの態様では、１７９０３Ａ、１７９０３Ｂに示されるバック・ツー・バック・ビアを用いて側面図で示される。給電は、いくつかの態様では、２つのビア１７９０３Ａ、１７９０３Ｂの間に配置された上記のような給電ラインによって示される。給電ラインは、１７９０４において円筒形の周囲に配置されてもよく、ここで、給電は、いくつかの態様において、それぞれ＋および－であり得る。設計寸法は、ユースケースに望ましい性能を得るために、シミュレーションにより求められる。
図１８０は、いくつかの態様による、図１７９Ａおよび１７９Ｂのダイポールビアアンテナ構成に対する戻り損失のグラフである。ダイポールビアアンテナ動作は、２７．５ＧＨｚから３０．５ＧＨｚの広い帯域幅で示される。三角形内の４つのデータポイントは、説明中の態様について表７に示されるシミュレーション結果の指標を提供する。
Figure 2024059722000011
図１８１Ａは、幾つかの態様による、Ｌｕｄｗｉｇ定義を使用して２７．５ＧＨｚの周波数における図１７９Ａおよび１７９Ｂのダイポールビアアンテナ構成のための、シミュレートされた遠距離場共平面放射パターンである。メインローブの大きさは、５５．１度の角度ビーム幅（３ｄＢ）で、０度で２．０８ｄＢであり、説明中の態様に関してサイドローブレベルは－１２．７ｄＢとしてシミュレートされている。この設計は、良好なエッジファイア利得を示し、パターンは、２つの反対方向にカバレッジを提供する。
図１８１Ｂは、幾つかの態様による、Ｌｕｄｗｉｇ定義を使用して２８ ＧＨｚの周波数における図１７９Ａおよび１７９Ｂのダイポールビアアンテナ構成のための、シミュレートされた遠距離場共平面放射パターンである。説明中の態様の場合、メインローブの大きさは、５４．９度の角度ビーム幅（３ｄＢ）で、０度で２．３８ｄＢであり、サイドローブレベルは－１２．２ｄＢとしてシミュレートされている。この設計は再び、良好なエッジファイア利得を示し、パターンは、２つの反対方向にカバレッジを提供する。
図１８１Ｃは、幾つかの態様による、Ｌｕｄｗｉｇ定義を使用して２９．５ ＧＨｚの周波数における図１７９Ａおよび１７９Ｂのダイポールビアアンテナ構成のための、シミュレートされた遠距離場共平面放射パターンである。説明中の態様の場合、メインローブの大きさは、５４．９度の角度ビーム幅（３ｄＢ）で、０度で２．０３ｄＢであり、サイドローブレベルは－１０．０ｄＢとしてシミュレートされている。この設計は再び、良好なエッジファイア利得を示し、パターンは、２つの反対方向にカバレッジを提供する。
図１８２は、幾つかの態様による、５Ｇ技術のための２８ ＧＨＺでの動作のための２要素ビアアンテナアレイ設計である。２要素ビアアンテナアレイ設計は５Ｇ技術に対し２８ＧＨｚである。ビアアンテナは、２７．５ＧＨｚから２９．５ＧＨｚの５Ｇミリ波周波数帯をカバーするように設計されている。円錐の最上径は３．６ｍｍ、円錐の最下径は０．４ｍｍである。コーンの高さは０．６ｍｍである。コーンは、誘電率４．４を有する０．８ｍｍ厚のＦＲ４ ＰＣＢ上に設計される。アンテナは、エンドファイア放射する給電に対応して水平に配置され、ビアの中心間の距離は８．８０ｍｍである。
図１８３は、いくつかの態様によると、図１８２の２要素ビアアンテナアレイ設計のためのアンテナ戻り損失のシミュレーショングラフである。シミュレーション結果は、１８３０１および１８３０５におけるアンテナの両方の戻り損失、および１８３０２におけるアンテナ間の分離を含む。最小戻り損失は２９．５度である。点５での分離は２７．７ＧＨｚで－２０．２ ｄＢであり、点７での分離は３１．８ＧＨｚで－２６．３ ｄＢである。
図１８４Ａは、いくつかの態様による、２７．５ＧＨｚの周波数で動作する、図１８２の２要素ビアアレイのシミュレートされた放射パターンである。図は、２７．５ＧＨｚにおけるアンテナアレイ放射パターン１８４０１Ａを示す。
図１８４Ｂは、いくつかの態様による、２９．５ ＧＨｚの周波数で動作する、図１８２の２要素ビアアレイのシミュレートされた放射パターンである。図は、２９．５ＧＨｚにおけるアンテナアレイ放射パターン１８，４０１Ｂを示す。
図１８５は、いくつかの態様による、ＰＣＢ中に設計されたビアアンテナを示す斜視図である。図は、ＰＣＢが６つの誘電体レイヤと０．８ｍｍ厚さを有することを示している。誘電体材料の電気的誘電率は３．３であり、第４および第５レイヤの厚さは０．２ｍｍであり、他のレイヤの厚さは０．１ｍｍである。ビアアンテナは、ＰＣＢの第３レイヤを通って第４レイヤまでで設計されている。ビアの設計寸法と形状は、５７ＧＨｚ－６６ＧＨｚをカバーするＷｉＧｉｇ周波数帯をカバーするシミュレーションによって得られた。
図１８６Ａは、いくつかの態様による、図１８５のビアアンテナの接地面の底面図である。アンテナは、円錐のより小さい直径の端部で給電される。
図１８６Ｂは、いくつかの態様による、図１８５のビアアンテナの側面図である。寸法は、図１８５の寸法と一致する。
図１８６Ｃは、いくつかの態様による、図１８５のビアアンテナの斜視図である。寸法は、図１８５および図１８６Ｂの寸法と一致する。
図１８７は、いくつかの態様による、図１８５のビアアンテナに対するビアアンテナ戻り損失のシミュレーショングラフである。点１において、戻り損失は５７．０ＧＨｚで－６．４ ｄＢである。点２において、戻り損失は６６．２ ＧＨｚで－８．７ ｄＢである。
アンテナまたはアンテナアレイの所望の偏波放射に対する望ましくない偏波放射の比は、交差偏波（ｃｒｏｓｓ ｐｏｌａｒｉｚａｔｉｏｎ）として知られている。交差偏波は、アンテナアレイの異なる偏波アンテナ要素間のアンテナ放射効率と分離に影響する。典型的には、連続する接地面上の３Ｄアンテナ要素は、あるレベルの望ましくない交差偏波と、アンテナ単独の効率およびアンテナアレイ効率を低下させる隣接要素への望ましくない結合を示す。少なくとも１つの発表された論文は、平面アンテナジオメトリのための欠陥接地構造（ＤＧＳ）を用いたアンテナ交差偏波低減について述べている。「Ｐｒｉｎｔｅｄ Ａｎｔｅｎｎａ Ｄｅｓｉｇｎｓ Ｕｓｉｎｇ Ｄｅｆｅｃｔｅｄ Ｇｒｏｕｎｄ Ｓｔｒｕｃｔｕｒｅｓ－ＦＥＲＭＡＴ ｗｗｗ．ｅ－ｆｅｒｍａｔ．ｏｒｇ／ｆｉｌｅｓ／ａｒｔｉｃｌｅｓ／１５３４ｄ５３８０ｅ９７９０．ｐｄｆ」と題するレビューペーパーは、交差偏波を低減するためのマイクロストリップパッチアンテナ要素の下での種々のＤＧＳジオメトリを示す。以下の図に示すＤＧＳ構造のいくつかは、３Ｄコーンアンテナでシミュレートされている。これらの構造は交差偏波の有意な減少を示さない。このような構造は、平面アンテナに適しているが、３Ｄモノポール／コーンタイプのアンテナ構造には適していない。
接地に垂直であり得る３Ｄアンテナの下の接地面を修正することにより、アレイの交差偏波および要素対要素結合を低減でき、従って、幾つかの態様では、アンテナスタンドアロン効率およびアンテナアレイ効率を改善することが分かった。図１８９Ａ－１９０Ｃは、幾つかの態様による、３Ｄコーンアンテナのための修正された接地構造のコンポーネントを示す。
図１８９Ａは、ＰＣＢ１８９０３上の３Ｄ円錐アンテナ要素１８９０１の上面図を示し、ここで、アンテナ要素は、ＰＣＢの上部にはんだ付けされてもよい。アンテナ要素は、いくつかの態様では、ＰＣＢ１８９０３の上部にある給電ライン１８９０５によって給電される。図１８９Ａは、いくつかの態様では、図１８９Ａの円錐３Ｄアンテナのための接地面１８９０７を示す。この接地面は、ＰＣＢ内にある。
図１８９Ｂは、いくつかの態様による、３Ｄアンテナの下の接地面を示す。接地面１８９０７は、銅であってもよい。
図１８９Ｃにおいて、いくつかの態様では、修正された接地面１８９０８のような接地面修正が、ＰＣＢレイヤ１８９０９上に示されており、それは、いくつかの態様において、３Ｄ－アンテナ１８９０１の下の、１８９１１に見られるように、選択的スロッティングと、それによる連続接地面の修正を含み、これは交差偏波を低減し、所望の放射利得を改善する電磁効果を生じる。エリア１８９１０、１８９１２は、金属を含まないエリアである。
アレイ内に構成される場合、このような態様は、連続接地面を分割し、また、アレイ内の要素間結合を減少させ、１つ以上の付随表面波を減少させる。このような態様は、５ＧおよびＷｉＧｉｇアンテナアレイ放射効率を改善し、アンテナが何らかの種類のＰＣＢ上で動作するように設計されるアンテナタイプのような５Ｇ、ＷｉＧｉｇおよび／または他のミリ波モノポールに有用である。このような修飾を使用するいくつかの態様は、交差偏波において顕著な改善を示すことが分かった。
交差偏波放射は幾つかの態様で－７ｄＢだけ低減され、共偏波放射線はこれらの態様で１ ｄＢだけ改善され、従って、本明細書に記載の改良は、多入力多出力（ＭＩＭＯ）システムにおける偏波ダイバーシティに対して理想的である。
図１８９Ｄは、１８９１１’などの様々な欠陥接地面を有する１８９０１などの３Ｄコーンアンテナを示す。この図の実装の少なくともいくつかをシミュレートした。シミュレーションの結果は、これらの欠陥のある接地構造は、図１８９Ａおよび図１８９Ｃの構成のように交差偏波において有意な排除を示さないことが分かった。欠陥接地構造は、３Ｄモノポール／コーン型アンテナの交差偏波を減少させるのに適していないようである。
本明細書に記載される改良は、いくつかの態様において、ＰＣＢ内の接地面上に存在する３Ｄモノポールアンテナ要素の性能および挙動を改善する。これは、アンテナアレイが一般的に使用されるミリ波（ｍｍＷａｖｅ）用途に特に適用可能である。このようなアンテナアレイでは、各アンテナは、理想的には所望の偏波で放射するように設計される。しかし、実際には、所望の放射偏波に加えて、所望の偏波に本質的に垂直な偏波へのリークが存在する。幾つかの態様では、アンテナ放射要素の下の開示された接地面修正は、望ましくない偏波への漏れを減少させ、所望の偏波における放射を改善し、従って、アンテナ効率を改善し、アンテナアレイの一部として使用されることをより適切なものにする。
小型のフォームファクタデバイスにおける５ＧおよびＷｉＧｉｇアプリケーションのためのモノポール型アンテナの使用は、いくつかの態様において、マイクロストリップパッチアンテナよりも幾らかの物理的利点を有する。しかし、モノポールアンテナは、アンテナ放射効率に影響する、より高い交差偏波、および垂直偏波と水平偏波の間の分離を示す。交差偏波問題を解決するために、またはいくつかの態様において交差偏波問題を改善するために、モノポールアンテナの下のアンテナ接地を、幾つかの態様について、上述したような望ましくない偏波への放射線漏れを低減するように選択的に修正することができる。
本明細書に記載のアンテナ構造は、図３Ａに示されるミリ波通信回路３００のアンテナアレイ回路３３０に組み込むことができるが、アンテナ構造はこれに限定されない。図１９０Ａ－１９０Ｃは、幾つかの態様による、異なるタイプの接地面を有する円錐形状のモノポールアンテナ構造の一例を示す。図１９０Ａにおいて、１９０００は、大きな接地面１９００７上のモノポール３Ｄアンテナ１９００１を示す。図１９０Ｂにおいて、１９００２は、有限正方形の接地面１９００９を有する３Ｄ円錐単極アンテナ１９００１の図である。正方形の接地面を図示するが、長方形または円形などの他の形状も使用することができる。１９００４において、図１９０Ｃは、いくつかの態様による、円錐形状のアンテナ１９００１の下の対角線状にスロットが設けられた有限接地面１９００９を示し、対角線状のスロットは１９０１１に見られる。
図１９０Ａ－１９０Ｂにおいて、アンテナ１９００１は基本的に垂直であり、接地面は水平であり、例えば、２つの面は互いに直角である。図１９０Ａ－１９０Ｃに示されるように、異なる接地面を有するアンテナ１９００１は、開示された態様の結果を示すために、ＥＭシミュレーションソフトウェアであるコンピュータシミュレーションテクノロジー（登録商標）（ＣＳＴ）を用いてシミュレーションされた。これらの結果は、図１９１Ａおよび１９１Ｂに示されている。図１９１Ａおよび１９１Ｂは、いくつかの態様による、図１９０Ａから１９０Ｃのアンテナ構造間の放射パターン比較を示す。
図１９１Ａは、図１９０Ａの大きな接地面の場合、図１９０Ｂの正方形の接地面の場合、及び図１９１Ｃのスロット付き接地面の場合に、交差偏波比較を示す。図１９１Ａは、大きな接地１９００３および有限正方形形接地面１９００９が、いくつかの態様によれば、ほぼ－３ｄＢのピークを有する非常に類似した交差偏波レベルを有することを示す。いくつかの態様によれば、修正された接地は、同じ円錐アンテナ１９００１について約－１０ｄＢの非常に低いピークを伴って、著しく低い交差偏波レベルを有する。
図１９１Ｂは、３つの異なる接地構造に対するアンテナ共偏波放射利得を示す。いくつかの態様によれば、図１９０Ｃの修正された接地面１９０１１は、実際に、図１９０Ａの大きな接地面１９００３または図１９０Ｂの正方形の接地面よりも所望の方向に高い利得を有することが分かる。従って、交差偏波の減少が望まれる場合、対角スロット接地面１９０１１のような修正された接地面が非常に有用であり得る。図１９２Ａおよび１９２Ｂは、いくつかの態様による、図１９０Ａから１９０Ｃのアンテナ構造間の放射パターン比較を示す。円錐形の３次元アンテナは、図１９２Ａの斜視図において、１９２０１に見られる。上部（または最大）直径１９２０１および下部（または最小）直径１９２０３を説明する。アンテナ構造は、５Ｇアプリケーションに対して２８ＧＨｚで放射するように設計されている。円錐の寸法は図１９２Ａに示され、円錐アンテナは、３つの異なる接地面を用いてシミュレートされる。接地は、図１９０Ａ－１９０Ｃに示されている。図１９２Ｂは、対角状にスロットが設けられた有限の接地面１９０１１の寸法を示し、幾つかの態様では、円錐アンテナの底部直径は、１９２０３に点線で示され、ＰＣＢの反対側への円錐の配置を示している。接地面１９２１１は、幾つかの態様では、アンテナの下の電流進行経路を分割するために斜めにスロット化される。
図１９３Ａおよび１９３Ｂは、いくつかの態様による、３Ｄアンテナ構造の上面および下面図を示す。３Ｄアンテナ要素は、図１９３Ａの１９３０１に見られ、対向して設けられたにスロットを有する接地面１９３１１は、図１９３Ｂに見られ、領域１９３１０、１９３１２は、金属化されていない。
図１９４は、いくつかの態様による、図１９２Ａおよび１９２Ｂのアンテナの戻り損失間のグラフ比較である。図では、大きな接地面の場合は１９４０３であり、有限正方形形接地平面の場合は１９４０７であり、修正された対角状配置スロット付き接地平面の場合は１９４１１であり、ここで参照番号は、いくつかの態様において、図１９０Ａ－１９０Ｃの参照番号に対応する。プロット１９４０３の２８ＧＨｚにおける－６．５ｄＢの戻り損失図と、プロット１９４０７の－１０．０ ｄＢの戻り損失図と、プロット１９４１１の－１８．０ｄＢの戻り損失図とは、いくつかの態様では、修正された、またはこの構成において、対角線状にスロットされた接地面１９４１１は、大きな接地面の場合１９４０３または正方形接地面の場合１９４０７のいずれかよりも有意に優れた戻り損失を有することを示す。
図１９５Ａ－１９５Ｃは、いくつかの態様による、１９０Ａ－１９０Ｃの接地構造の電場分布（Ｅ－ｆｉｅｌｄ ｄｉｓｔｒｉｂｕｔｉｏｎ）を示す。図１９５Ａにおいて、円錐形アンテナは１９０５１に見られる。この場合の電場分布は１９５０２、１９５０４、および１９５０６に示されている。図１９５Ｂにおいて、円錐形アンテナは１９５０１’に見られ、この場合の電場分布は１９５０２’、１９５０４’および１９５０６’で示されている。図１９５Ｂにおいて、円錐形アンテナは１９５０１”に見られ、この場合の電場分布は１９５０２”、１９５０４”および１９５０６”で示されている。図１９５Ｃから明らかなように、対角状にスロットされた有限接地面アンテナは、他の２つの接地面のそれとは異なる電場分布を有し、図１９５Ａおよび１９５Ｂの電場と比較して、修正された対角状にスロットが設けられた接地面を有する電場変化は、幾つかの態様では、交差偏波を大幅に低減する。
図１９６Ａ－１９６Ｃは、幾つかの態様による、修正された接地面を有さない及び有する５要素コーンアンテナアレイを示す。図１９６Ａは、１９６０１として示された１つのアンテナと、反射器１９６０２とを有する円錐アンテナアレイ１９６００を示す。図１９６Ｂおよび図１９６Ｃは、それぞれ、接地面修正の有無による接地面を示す。図１９７Ａおよび１９７Ｂは、幾つかの態様による、修正された接地面の有無による交差偏波放射パターンの比較を示す。図１９７Ａは、交差偏波利得が約７ ｄＢだけ減少することを示し、一方、図１９７Ｂは、２８．２５ＧＨｚで実行される比較で、修正された接地面では２．５ ｄＢだけ増加する共偏波利得を示す。シミュレーション結果は、３Ｄアンテナの下の修正接地面の利点を示す。
図１９８Ａおよび１９８Ｂは、幾つかの態様では、２つの図の各々に示されたアレイの５つのアンテナ要素のうちの２つだけの、アンテナ放射に対する接地面の効果を図示する。図１９８Ａは、修正を加えずに、接地面について図１９７Ｂのアンテナアレイのエッジに向かう方向を示す。ある態様によれば、最大放射は円錐に対して直角にある。いくつかの態様によれば、図１９８Ｂは、修正された接地面を有するアレイがエッジの両側で放射のバランスをとり、非常に対称的なエッジファイア放射を示していることを示す。言い換えると、図１９８Ｂにおいて、放射パターンは、図１９８Ａに見られるように、スロット付き接地面がない接地面と比較して、放射がほぼ完全に円錐アレイに対して直角であることを示す。
図１９９は、幾つかの態様による、改良された接地面を有するアンテナアレイに対する戻り損失と分離比較とを示す。図２００は、幾つかの態様による、修正された接地面を有するアンテナアレイの戻り損失と分離比較とを示す。この２つの図は、修正された接地面の戻り損失と分離における改善を示している。より高い分離は、アンテナアレイ設計にとって重要であり、従って、３Ｄアンテナの下の改良された接地面には別の利点がある。
図２０１Ａ－図２０１Ｃは、いくつかの態様に従う、試験のために３Ｄアンテナとともに使用したスロット付き接地面を有するＰＣＢを例示している。図２０１Ａは、２０１００にて、十字スロット付き接地面２０１１１を有するＰＣＢ２０１０１を示している。ＰＣＢの頂面がアンテナ給電アレイ及び取り付けパッド（図示せず）を有し、ＰＣＢの底面が対角状にスロットされた有限接地面を有する。複数の円錐アンテナ要素（うち１つに参照符号２０１０３を付している）の底部が示されている。これらの円錐アンテナ要素は給電線（うち１つに参照符号２０１０７を付している）によって給電される。
図２０１Ｂは、このセットアップを、スロットは図示せずに複数の供給線（うち１つに参照符号２０１０７を付している）を図示して示している。図２０１Ｃは、２０１１２にて示すアレイの１つの３Ｄ円錐アンテナ要素を備えたＰＣＢの頂部を、給電線２０１０７を図示して示している。楕円形の要素（うち１つに参照符号２０１０９を付している）は、様々な要素をこの態様のための試験装置に接続するためのコネクタである。アンテナ取り付けパッド、アンテナ給電線、及びグランドの間に、誘電率３．５、厚さ０．１５ｍｍのＦＲ－４材料が使用されている。一部の態様によれば、アンテナ取り付けパッドＰＡＤ及びアンテナ給電線はＰＣＢの同じ面上に作製され、スロット付き接地面はＦＲ４基板の他方側に作製され得る。必要に応じて、ＰＣＢを強化するために、もう数層の誘電体層を追加することができる。
試験の結果が示したことには、改良されていない接地での戻り損失は、許容できないほど高い１５ｄＢであった一方、改良された（ここでは、スロット付き）接地面の場合の戻り損失は、許容可能な広い帯域幅で、より許容可能な（約）－５ｄＢであった。
モバイルデータ使用量は、年々倍増に近い割合で指数関数的に増加し続けており、この傾向が続くと予想される。セルラー技術における最近の進歩がモバイルネットワークの性能及び容量における改善をもたらしてきたが、そのような進歩は依然としてモバイルデータネットワークサービスに対して予測される需要に応えるにはなおも達しないと広く考えられている。
モバイルネットワーク容量を増大させるための１つのアプローチは、より高周波数の無線帯域を利用することである。例えば、ミリメートル波通信は、３０－３００ＧＨｚのレンジ内の無線周波数を使用して、例えば２０Ｇｂ／ｓ程度の、今日の標準による非常に広い帯域幅を提供しています。ミリメートル波無線信号の伝播は、より身近な２－５ＧＨｚレンジの無線信号とはかなり異なる。一つには、それらのレンジは、比較として、大気中での減衰によって有意に制限される。さらに、ミリメートル波信号は、より低い周波数の信号よりも遥かに大きい程度で、壁、建物及び他の物体によるブロック、反射、屈折、及び散乱を経験する。これらの物理的な難題は、通信システムの設計者に有益な機会を与えもする。例えば、限られた範囲でのミリメートル波伝送は、それを、多数のユーザ機器装置が存在し得る都市ブロック、オフィスビル、学校、スタジアム、及びこれらに類するものの中での高密度配備において、リソース－要素（タイムスロット及び周波数）の再利用に適したものとする。さらに、正確な指向性制御の可能性が、マルチユーザ多入力多出力（ＭＵ－ＭＩＭＯ）技術を広く使用する機会をもたらす。高度に指向性のある無線ネットワークでこれらの機会を実際に使用するためのソリューションが必要とされる。
ミリメートル波通信システム又は類似の高周波通信システムは典型的に、リンク構築に適した信号対雑音比（ＳＮＲ）を達成するとともに、５Ｇ／ＮＲ（ｎｅｗ ｒａｄｉｏ）通信に共通するチャネルブロック問題を克服するために、基地局及びユーザ装置において指向性ビームフォーミングを使用する。５Ｇ通信システムは、８つという多さのアグリゲートされるコンポーネントキャリア（８－ＣＡ）を用いて少なくとも１つのミリメートル波帯での動作をサポートすることになると予想されている。この種の通信を取り扱うことができる５Ｇ受信器回路を実装することは、ミキサポートでの局所発振器（ＬＯ）多重化問題に関連する制約のために難題であり得る。
ここで使用されるとき、用語「スイッチモード」は、単一のベースバンド出力を生成するように到来ＲＦ信号が処理されて使用され得る受信器動作モードを指す。これに関連して、スイッチモードは、ＡＤＣ処理前にチャネルフィルタの帯域幅よりも小さい帯域幅を有するベースバンド信号をもたらす連続的なキャリアアグリゲーション信号をＲＦ入力信号が含む場合に使用されることができる。
ここで使用されるとき、用語「スプリットモード」は、２つのベースバンド出力信号を生成するように到来ＲＦ信号が分割されて処理され得る受信器動作モードを指す。これに関連して、スプリットモードは、ＡＤＣ処理前にチャネルフィルタの帯域幅よりも高い帯域幅を有するベースバンド信号をもたらす非連続的なキャリアアグリゲーション信号又は連続的なキャリアアグリゲーション信号をＲＦ入力信号が含む場合に使用されることができる。
ここに記載されるスケーラブル受信器アーキテクチャは、図３Ａに示したミリメートル波通信回路３００のＲＦ回路３２５に組み込まれることができるが、このスケーラブル受信器アーキテクチャはそのように限定されるものではない。図２０２は、スイッチモード及びスプリットモードで動作する受信器のブロック図を示している。図２０２を参照するに、それぞれスイッチモード及びスプリットモードで動作する受信器２０２０２及び２０２３０が示されている。受信器２０２０２は、低雑音増幅器（ＬＮＡ）２０２１８、ミキサ２０２１４、バッファ２０２０６及び２０２１２、デバイダ２０２０８、並びにマルチプレクサ２０２１０及び２０２２２を含むことができる。
受信器２０２０２の動作において、差動ＬＯ信号２０２０４が、先ず、バッファ２０２０６によってバッファリングされ、次いで、デバイダ２０２０８及びマルチプレクサ２０２１０に伝達される。マルチプレクサ２０２１０の出力におけるＬＯ信号が、バッファ２０２１２によってバッファリングされ、次いで、ダウンコンバージョンミキサ２０２１４に伝達される。到来ＲＦ信号２０２２０が、分割され、ＬＮＡ２０２１８によって増幅され、次いで、ミキサ２０２１４によってバッファ２０２１２の出力からの差動ＬＯ信号を用いてダウンコンバートされる。これらのミキサ２０２１４のダウンコンバート出力が、マルチプレクサ２０２２２を介して共に結合されて、単一のベースバンド出力信号２０２２４（ＢＢ１）として伝達される。
受信器２０２３０は、ＬＮＡ２０２４４、ミキサ２０２４０、バッファ２０２３２及び２０２３８、デバイダ２０２３４、並びにマルチプレクサ２０２３６及び２０２４８を含むことができる。受信器２０２３０の動作において、差動ＬＯ信号２０２０５が、先ず、バッファ２０２３２によってバッファリングされ、次いで、デバイダ２０２３４及びマルチプレクサ２０２３６に伝達される。マルチプレクサ２０２３６の出力におけるＬＯ信号が、バッファ２０２３８によってバッファリングされ、次いで、ダウンコンバージョンミキサ２０２４０に伝達される。到来ＲＦ信号２０２４６が、分割され、ＬＮＡ２０２４４によって増幅され、次いで、ミキサ２０２４０によってバッファ２０２３８の出力からの差動ＬＯ信号を用いてダウンコンバートされる。これらのミキサ２０２４０のダウンコンバート出力が、マルチプレクサ２０２４８を介して別々に出力され、別々のベースバンド出力信号２０２５０（ＢＢ１及びＢＢ２）として伝達される。
受信器２０２０２及び２０２３０は、６ＧＨｚを超える周波数で動作するときに欠点を伴い得る。より具体的には、ＬＯ分配回路内のスイッチ２０２１０及び２０２３６が、特にミリメートル波周波数で動作するときに、ミキサ２０２１４及び２０２４０を駆動するのに必要なＬＯ駆動において難題を生み出し得る。より具体的には、ミキサをミリメートル波周波数で２５％デューティサイクルのＬＯ波形で駆動する必要があるとき、ＬＯ分配の電流ドレインが難題になり得る。キャリアアグリゲーション（ＣＡ）のケースを処理するようにスプリットモードで動作することが必要になるとき、電流ドレインがより高くなり得る。
一部の態様において、図２０２の受信器アーキテクチャにおけるＬＯ分配は、ＬＯ分配ネットワーク内のマルチプレクサ２０２１０及び２０２３６を取り除くことによって単純化されることができる。さらに、ＬＯ分配ネットワーク内のマルチプレクサ２０２１０及び２０２３６を除去することにより、受信器２０２０２及び２０２３０は更に、ダウンコンバージョンミキサの出力におけるマルチプレクサ２０２２２及び２０２４８を取り除くことによって単純化されることができ、それが、ミキサの各々への負荷を低減することにつながる。いくつかの態様に従うアップデートされた受信器アーキテクチャの高レベル図及び関連する真理値表を図２０３に示す。
図２０３は、いくつかの態様に従う、複数のセグメント化低雑音増幅器（ＬＮＡ）及び複数のセグメント化ミキサを使用する受信器２０３００のブロック図を示している。受信器２０３００は、２つの別々のＲＦ処理パス２０３０６及び２０３０８を含んでいる。各処理パスが、１つのセグメント化ＬＮＡ及び１つのセグメント化ミキサを含むことができる。例えば、ＲＦ処理パス２０３０６は、ＬＮＡ１－Ａ ２０３１２及びＬＮＡ１－Ｂ ２０３１４を含むセグメント化ＬＮＡと、ミキサ２０３１６及び２０３１８を含むセグメント化ミキサとを含んでいる。同様に、ＲＦ処理パス２０３０８は、ＬＮＡ２－Ａ ２０３２２及びＬＮＡ２－Ｂ ２０３２４を含むセグメント化ＬＮＡと、ミキサ２０３２６及び２０３２８を含むセグメント化ミキサとを含んでいる。ダウンコンバージョンミキサ２０３１６及び２０３１８は、ＬＯ信号２０３１０を使用することができ、ダウンコンバージョンミキサ２０３２６及び２０３２８は、ＬＯ信号２０３１１を使用することができる。ＬＯ信号２０３１０及び２０３１１は、差動ＬＯ信号とすることができる（例えば、ＬＯ信号２０３１０及び２０３１１は、１つ以上の同相（Ｉ）及び直交（Ｑ）ＬＯ信号成分を含むことができる）。
図２０３に見られるように、受信器２０３００は、同じ設計で連続的及び非連続的なキャリアアグリゲーション（ＣＡ）伝送の受信を可能にするようにして、ＬＮＡ及びダウンコンバージョンミキサカスケードのセグメント化した実装を使用する。ＬＮＡ及びミキサは、各ＲＦ処理パス内の２つの等しい半分部分に分割され、それらを、ダウンリンク信号の構成に応じて（例えば、図２０４に見られるように、制御回路により生成される制御信号によって）イネーブル又はディセーブルすることができる。ＬＮＡのどのセグメント（２０３１２、２０３１４、２０３２２、２０３２４）及びミキサのどのセグメント（２０３１６、２０３１８、２０３２６、２０３２８）をイネーブルするかを選択することによって、開示された受信器２０３００のソリューションは、入力ＲＦ信号２０３０４を受信する受信器入力を覗き込んでの入力インピーダンスを基本的に一定に維持しながら、非連続的及び連続的なキャリアアグリゲーションダウンリンク信号を受信するように構成されることができる。キャリアアグリゲーションダウンリンク信号を受信する。図２０２の受信器２０２０２及び２０２３０と比較して、受信器２０３００の構成は、ミキサ（２０３１６／２０３１８及び２０３２６／２０３２８）へのＬＯ入力２０３１０及び２０３１１を多重化することなく達成されることができる。ミキサへのＬＯ入力の多重化は５Ｇ用途では必要ないので、この例の受信器２０３００は、図２０２の受信器と比較して単純で効率的である。
真理値表２０３０２は、受信器２０３００の動作モード（例えば、スイッチ動作モード又はスプリット動作モード）に基づいてどのＬＮＡが起動され得るかを示している。例えば、受信器２０３００は、スイッチ動作モードを使用して、（ＡＤＣ処理前にチャネルフィルタの帯域幅よりも小さい帯域幅を有するベースバンド信号をもたらす）連続的なキャリアアグリゲーション信号を処理することができる。スイッチ動作モードにおいて、入力ＲＦ信号２０３０４は、第１のベースバンド出力信号２０３２０を生成するために、ＬＮＡ１－Ａ及び１－Ｂ並びにミキサ２０３１６及び２０３１８を使用するＲＦ処理パス２０３０６のみに伝達されることができる。ＬＮＡ２－Ａ及び２－Ｂ（並びにミキサ２０３２６及び２０３２８）は、非アクティブのままであってもよいし、電源を切られてもよい。同様に、スイッチモードにおいて、入力ＲＦ信号２０３０４は、第２のベースバンド出力信号２０３３０を生成するために、ＬＮＡ２－Ａ及び２－Ｂ並びにミキサ２０３２６及び２０３２８を使用するＲＦ処理パス２０３０８のみに伝達されることができる。ＬＮＡ１－Ａ及び１－Ｂ（並びにミキサ２０３１６及び２０３１８）は、非アクティブのままであってもよいし、電源を切られてもよい。
受信器２０３００は、スプリット動作モードを使用して、非連続的なキャリアアグリゲーション信号（又は、ＡＤＣ処理前にチャネルフィルタの帯域幅よりも高い帯域幅を有するベースバンド信号をもたらす連続的なキャリアアグリゲーション信号）を処理することができる。スプリット動作モードにおいて、入力ＲＦ信号２０３０４は、第１の信号部分がＲＦ処理パス２０３０６で処理され、第２の信号部分がＲＦ処理パス２０３０８で処理されるように分割されることができる。一部の態様において、ＬＮＡ１－ＢをオフにしてＬＮＡ１－Ａをアクティブにすることができるとともに、ＬＮＡ２－ＢをオフにしてＬＮＡ２－Ａをアクティブにすることができる。別のスプリット動作モードの例では、ＬＮＡ１－ＢをオフにしてＬＮＡ１－Ａをアクティブにすることができるとともに、ＬＮＡ２－ＡをオフにしてＬＮＡ２－Ｂをアクティブにすることができる。
図２０４は、いくつかの態様に従う、連続的なキャリアアグリゲーション信号を処理するために、スプリットモードで動作する複数のセグメント化低雑音増幅器（ＬＮＡ）及び複数のセグメント化ミキサを使用する受信器のブロック図を示している。図２０４を参照するに、受信器２０４００は、２つの別々のＲＦ処理パス２０４０２及び２０４０４を含んでいる。各処理パスが、１つのセグメント化ＬＮＡ及び１つのセグメント化ミキサを含むことができる。例えば、ＲＦ処理パス２０４０２は、ＬＮＡ１－Ａ ２０４０６及びＬＮＡ１－Ｂ ２０４０８を含むセグメント化ＬＮＡと、ミキサ２０４１０及び２０４１２を含むセグメント化ミキサとを含んでいる。同様に、ＲＦ処理パス２０４０４は、ＬＮＡ２Ａ ２０４１４及びＬＮＡ２－Ｂ ２０４１６を含むセグメント化ＬＮＡと、ミキサ２０４１８及び２０４２０を含むセグメント化ミキサとを含んでいる。ダウンコンバージョンミキサ２０４１０及び２０４１２は、ＬＯ信号２０４０３を使用することができ、ダウンコンバージョンミキサ２０４１８及び２０４２０は、ＬＯ信号２０４０５を使用することができる。ＬＯ信号２０４０３及び２０４０５は、差動ＬＯ信号とすることができる（例えば、ＬＯ信号２０４０３及び２０４０５は、１つ以上の同相（Ｉ）及び直交（Ｑ）ＬＯ信号成分を含むことができる）。
スプリットモード動作の一例において、受信器２０４００はＲＦ入力信号２０４０１を受信することができる。ＲＦ入力信号２０４０１は、連続的なキャリアアグリゲーション信号２０４０３とすることができる。図２０４に見られるように、連続的なキャリアアグリゲーション信号２０４０３は、８００ＭＨｚの総信号帯域幅で８つのコンポーネントキャリア（ＣＣ１－ＣＣ８、各々１００ＭＨｚ）を含むことができる。スプリット動作モードにおいて、連続的なキャリアアグリゲーション信号２０４０３は、コンポーネントキャリアＣＣ１－ＣＣ４が第１のＲＦ処理パス２０４０２によって処理され得るとともにコンポーネントキャリアＣＣ５－ＣＣ８が第２のＲＦ処理パス２０４０４によって処理され得るように分割されることができる。このケースでは、アグリゲートされた信号帯域幅（８００ＭＨｚ）がチャネルフィルタ（２０４２４又は２０４３４）の帯域幅を超えているので、スプリットモードが使用される。
第１のＲＦ処理パス２０４０２は、ベースバンド信号２０４２２を生成することができ、それがチャネルフィルタ２０４２４によってフィルタリングされて、フィルタリングされたベースバンド信号２０４２６を生成することができる。フィルタリングされたベースバンド信号２０４２６がＡＤＣ２０４２８によってデジタル化されることで、コンポーネントキャリアＣＣ１－ＣＣ４を含む連続したコンポーネントキャリア信号に対応するデジタル信号２０４３０を生成することができる。
同様に、第２のＲＦ処理パス２０４０４は、ベースバンド信号２０４３２を生成することができ、それがチャネルフィルタ２０４３４によってフィルタリングされて、フィルタリングされたベースバンド信号２０４３６を生成することができる。フィルタリングされたベースバンド信号２０４３６がＡＤＣ２０４３８によってデジタル化されることで、コンポーネントキャリアＣＣ５－ＣＣ８を含む連続したコンポーネントキャリア信号に対応するデジタル信号２０４４０を生成することができる。
一部の態様において、受信器２０４００は更に制御回路２０４５０を含むことができ、制御回路２０４５０は、適切な回路、ロジック、インターフェイス、及び／又はコードを含み得るとともに、スプリット動作モードとスイッチ動作モードとの間の切り換え及び他の制御機能のために使用される１つ以上の制御信号を生成するように構成されることができる。例えば、制御回路２０４５０は、ＲＸ１制御信号２０４５２及びＲＸ２制御信号２０４５４を生成することができ、これらが、それぞれ、第１のＲＦ処理パス２０４０２及び第２のＲＦ処理パス２０４０４内の１つ以上の回路をアクティブにする（例えば、電源オンする）又は非アクティブにする（例えば、電源オフする）するために使用され得る。
例えば、制御回路２０４５０は、入力ＲＦ信号２０４０１に関連する信号特性の情報を（例えば、基地局から）受信することができる。入力特性の例は、入力ＲＦ信号２０４０１が連続的なキャリアアグリゲーション信号であるのか非連続的なキャリアアグリゲーション信号であるのかを指し示す情報や信号２０４０１の帯域幅などを含み得る。制御回路２０４５０はまた、外部装置からの支援なしに、入力ＲＦ信号２０４０１についてそのような決定をすることができる。例えば、制御回路２０４５０は、到来ＲＦ信号２０４０１が、８００ＭＨｚの総帯域幅で８つのコンポーネントキャリアを含む連続的なキャリアアグリゲーション信号２０４０３であると判定することができる。すると、制御回路２０４５０は、スプリット動作モードをアクティブにする制御信号２０４５２及び２０４５４を発行することができる。より具体的には、制御信号２０４５２及び２０４５４は、出力信号２０４３０及び２０４４０を生成するために双方の処理パスをアクティブにすべく、ＬＮＡ２０４０６と２０４１４又は２０４０６と２０４１６（及び対応するミキサ）をイネーブルすることができる。一部の態様において、制御回路２０４５０は、到来ＲＦ信号２０４０１の帯域幅が、チャネルフィルタ２０４２４及び２０４３４に関連する帯域幅よりも、又はＡＤＣ２０４２８及び２０４３８に関連する帯域幅よりも高いことが判定されたときに、スプリット動作モードをアクティブにすることができる。一部の態様において、制御信号２０４５２及び２０４５４はまた、スプリット動作モード中に使用されないＬＮＡ、ミキサ、又は他の回路のうちの１つ以上を非アクティブにする（又は電源オフする）ことにも使用されることができる。
一部の態様において、制御回路２０４５０は、入力ＲＦ信号２０４０１が連続的なキャリアアグリゲーション信号であると判定されたときにスイッチ動作モードを起動することができる。スイッチ動作モードにおいて、制御回路は、第１のＲＦ処理パス２０４０２をアクティブにして入力ＲＦ信号２０４０１全体を処理するようにするものである制御信号２０４５２を生成することができる。制御回路２０４５０はまた、第２のＲＦ処理パス２０４０４全体を非アクティブにする又は電源オフするものである制御信号２０４５４を生成することができる。
一部の態様において、制御信号２０４５２及び２０４５４を使用して、ゲートバイアスを切り替えることによって、イネーブル／ディセーブルピンを用いることによって、又は他の方法によって、受信器２０４００内の様々な回路をアクティブ又は非アクティブにすることができる。ＬＮＡイネーブルピンの例が、図２０５、図２０６、図２０８、及び図２０９を示される。
ここに記載されるソリューションは更に、チャネルフィルタ（例えば、２０４２４及び２０４３４）及びアナログデジタル変換器（ＡＤＣ、２０４２８及び２０４３８）における帯域幅制約に対処するスケーラブル受信器アーキテクチャの実装を可能にする。５Ｇ通信システムは、８つという多さのアグリゲートされるコンポーネントキャリアを用いて少なくとも１つのミリメートル波帯での動作をサポートすることになるであろう。各コンポーネントキャリアは、８００ＭＨｚの総ＲＦ信号帯域幅（例えば、信号２０４０３）に対して１００ＭＨｚの帯域幅を有し得る。フィルタ（２０４２４、２０４３４）及びＡＤＣ（２０４２８、２０４３８）は、８００ＭＨｚのＲＦ帯域幅を取り扱うための性能及び線形性の目標を達成する上で大きな難題を有することになる。ＡＤＣを強力な妨害要因から保護するために、高次のチャネルフィルタが必要となり得る。受動ＲＣフィルタはＡＤＣの前で十分な保護（フィルタリング）を提供できないことがあり、故に、アクティブフィルタが必要とされ得る。しかしながら、８００ＭＨｚのＲＦ帯域幅を取り扱うことができるアクティブフィルタを達成することは、アクティブフィルタ内で使用されるオペアンプにおいて必要となる非常に高い利得・帯域幅積のために、既存のＣＭＯＳテクノロジで実現するのが難題となり得る。
ここで説明される受信器アーキテクチャ実装技術は、（１）受信信号をダウンコンバートするために使用される局所発振器波形の多重化を除去すること、及び（２）スプリット動作モードで使用されていないときに、受信器を覗き込んで見た入力インピーダンスに影響を与えることなく、ＲＦ処理パスの半分を電源オフ（又はシャットダウン）することを含み得る。
提案されるアーキテクチャには、図２０２に示示した受信器ソリューションに対する幾つかの利点が存在する。第１に、提案されるアーキテクチャ（例えば、図２０３－図２０９に見られる）は、受信したコンポーネントキャリアを２つ（又は複数）の専用パスに分割することによって、非常に広帯域幅のアクティブチャネルフィルタ及び非常に高性能なＡＤＣを実装することにおける難題を克服する。開示されるアーキテクチャ又は技術の第2の利点は、マルチプレクサ回路におけるＬＯ信号のミキシングによる相互変調生成物の減少又は除去をもたらすＬＯ信号の多重化の除去から得られる。開示されるアーキテクチャ又は技術の第３の利点は、（例えば、スイッチ動作モード中に）受信器の半分をシャットダウン（又は電源オフ）することから得られ、それが電力効率の良さ及びより長いバッテリ寿命につながる。開示されるアーキテクチャ又は技術の第４の利点は、ＬＯ分配における単純化であり、これは、６ＧＨｚよりも高い周波数での電力節減につながる（特に、スプリット動作モードで動作しているとき）。最後に、受信器アーキテクチャ全体の単純化により、制御ロジック（例えば、制御回路２０４５０）も単純化され得る。
図２０５は、いくつかの態様に従う、ＬＮＡ入力で信号分割してスイッチモードで動作するセグメント化ＬＮＡ及びセグメント化ミキサを使用する受信器のブロック図を示している。図２０５を参照するに、受信器２０５００は、それぞれ図２０３及び図２０４に示した受信器２０３００及び２０４００の更に詳細な図を表し得る。受信器２０５００は、ＬＮＡスライス２０５０４、２０５０６、２０５０８、及び２０５１０を含んだ、複数のセグメント化されたＬＮＡを含むことができる。例えば、ＬＮＡ２０５０４及び２０５０６が１つのセグメント化ＬＮＡを形成することができ、ＬＮＡ２０５０８及び２０５１０が他の１つのセグメント化ＬＮＡを形成することができる。１つのセグメント化ＬＮＡが実効サイズＷを有する場合、図２０５に見られるように、例えばＬＮＡ２０５０４及び２０５０６などのＬＮＡスライスの各々は実効サイズＷ／２を有する。同様に、ＬＮＡスライス２０５０８及び２０５１０を含んだセグメント化ＬＮＡは有効サイズＷを有することができ、ＬＮＡスライス２０５０８及び２０５１０は実効サイズＷ／２を有する。
ＬＮＡ２０５０４、２０５０６、２０５０８、及び２０５１０は各々、対応するダウンコンバージョンミキサ２０５１２、２０５１４、２０５１６、及び２０５１８、並びにチャネルフィルタ２０５３６、２０５３８、２０５４０、及び２０５４２に結合される。ミキサ２０５１２、２０５１４、２０５１６、及び２０５１８は各々、対応するＬＮＡから受信した増幅ＲＦ信号をダウンコンバートするために使用する差動ＬＯ信号を受信するように構成される。
スイッチ動作モードの一例において、入力ＲＦ信号２０５０２を、ＬＮＡ２０５０４及び２０５０６のみに伝達することができる。ＬＮＡ２０５０４、ミキサ２０５１２、及びフィルタ２０５３６を含んだＲＦ処理パスを用いて、ベースバンド出力信号の同相（Ｉ）成分２０５４４を生成することができる。より具体的には、ミキサ２０５１４からの信号出力２０５１５Ａ及び２０５１５Ｂを、ミキサ２０５１２からの信号出力２０５１３Ａ及び２０５１３Ｂと共に用いて、差動ベースバンド信号２０５２０及び２０５２２を生成することができ、これらがフィルタ２０５３６によってフィルタリングされることで、ベースバンド出力信号のＩ信号成分２０５４４が生成される。
同様に、ＬＮＡ２０５０６、ミキサ２０５１４、及びフィルタ２０５３８を含んだＲＦ処理パスを用いて、ベースバンド出力信号の直交（Ｑ）成分２０５４６を生成することができる。より具体的には、ミキサ２０５１４からの信号出力２０５１５Ｃ及び２０５１５Ｄを、ミキサ２０５１２からの信号出力２０５１３Ｃ及び２０５１３Ｄと共に用いて、差動ベースバンド信号２０５２４及び２０５２６を生成することができ、これらがフィルタ２０５３８によってフィルタリングされることで、ベースバンド出力信号のＱ信号成分２０５４６が生成される。図２０５に示したスイッチ動作モード例では、ＬＮＡ２０５０８及び２０５１０、並びにこれらのＬＮＡに結合された処理パス全体（差動ＬＯ信号分配を含む）は、効率のために非アクティブにされてオフにされることができる。図２０５に見られるように、ミキサ２０５１２－２０５１６の各々がＩ及びＱの双方の信号出力を生成する。
一部の態様において、スイッチ動作モードは、ＬＮＡ２０５０８及び２０５１０に結合されたＲＦ処理チェーンのみによって実行されてもよく、その間、ＬＮＡ２０５０４及び２０５０６に結合されたＲＦ処理チェーンは非アクティブされてオフにされることができる。ＲＦ入力信号２０５０２がＬＮＡ２０５０８及び２０５１０によって処理される場合、対応する増幅信号が、差動ＬＯ信号に基づくダウンコンバージョンのためにミキサ２０５１６及び２０５１８に伝達される。ミキサ２０５１６が差動ベースバンド信号２０５２８及び２０５３０を生成し、これらがフィルタ２０５４０によってフィルタリングされることでベースバンド出力信号のＩ信号成分２０５４８が生成される。ミキサ２０５１８が差動ベースバンド信号２０５３２及び２０５３４を生成し、これらがフィルタ２０５４２によってフィルタリングされることでベースバンド出力信号のＱ信号成分２０６５０が生成される。
図２０６は、いくつかの態様に従う、ＬＮＡ入力で信号分割してスプリットモードで動作するセグメント化ＬＮＡ及びセグメント化ミキサを使用する受信器のブロック図を示している。図２０６を参照するに、受信器２０６００は、それぞれ図２０３及び図２０４に示した受信器２０３００及び２０４００の更に詳細な図を表し得る。受信器２０６００は、ＬＮＡスライス２０６０４、２０６０６、２０６０８、及び２０６１０を含んだ、複数のセグメント化されたＬＮＡを含むことができる。例えば、ＬＮＡ２０６０４及び２０６０６が１つのセグメント化ＬＮＡを形成することができ、ＬＮＡ２０６０８及び２０６１０が他の１つのセグメント化ＬＮＡを形成することができる。１つのセグメント化ＬＮＡが実効サイズＷを有する場合、図２０６に見られるように、例えばＬＮＡ２０６０４及び２０６０６などのＬＮＡスライスの各々は実効サイズＷ／２を有する。同様に、ＬＮＡスライス２０６０８及び２０６１０を含んだセグメント化ＬＮＡは有効サイズＷを有することができ、ＬＮＡスライス２０６０８及び２０６１０は実効サイズＷ／２を有する。
ＬＮＡ２０６０４、２０６０６、２０６０８、及び２０６１０は各々、それぞれ。対応するダウンコンバージョンミキサ２０６１２、２０６１４、２０６１６、及び２０６１８、並びにチャネルフィルタ２０６３６、２０６３８、２０６４０、及び２０６４２に結合される。ミキサ２０６１２、２０６１４、２０６１６、及び２０６１８は各々、対応するＬＮＡスライスから受信した増幅ＲＦ信号をダウンコンバートするために使用する差動ＬＯ信号を受信するように構成される。
スプリット動作モードの一例において、入力ＲＦ信号２０６０２を（例えば、図２０４に見られるように）分割して、第１のＲＦ信号部分をＬＮＡ２０６０６に伝達するとともに、第２の（残りの）ＲＦ信号部分をＬＮＡ２０６０８に伝達することができる。ＬＮＡ２０６０６、ミキサ２０６１４、並びにフィルタ２０６３６及び２０６３８を含んだＲＦ処理パスを用いて、第１のベースバンド出力信号のＩ成分２０６４４及びＱ成分２０６４６を生成することができる。ＬＮＡ２０６０８、ミキサ２０６１６、並びにフィルタ２０６４０及び２０６４２を含んだＲＦ処理パスを使用して、第２のベースバンド出力信号のＩ成分２０６４８及びＱ成分２０６５０を生成することができる。
より具体的には、ミキサ２０６１４からの信号出力２０６１５Ａ及び２０６１５Ｂを用いて、差動ベースバンド信号２０６２０及び２０６２２を生成することができ、これらがフィルタ２０６３６によってフィルタリングされることで第１のベースバンド出力信号のＩ信号成分２０６４４が生成される。ミキサ２０６１４からの信号出力２０６１５Ｃ及び２０６１５Ｄを用いて、差動ベースバンド信号２０６２４及び２０６２６を生成することができ、これらがフィルタ２０６３８によってフィルタリングされることで第１のベースバンド出力信号のＱ信号成分２０６４６が生成される。
同様に、ミキサ２０６１６からの信号出力を用いて、差動ベースバンド信号２０６２８及び２０６３０を生成することができ、これらがフィルタ２０６４０によってフィルタリングされることで第２のベースバンド出力信号のＩ信号成分２０６４８が生成される。また、ミキサ２０６１６からの信号出力を用いて、差動ベースバンド信号２０６３２及び２０６３４を生成することができ、これらがフィルタ２０６４２によってフィルタリングされることで第２のベースバンド出力信号のＱ信号成分２０６５０が生成される。
図２０６に示されるように、スプリット動作モードは、ＬＮＡ２０６０６及び２０６０８に結合されたＲＦ処理チェーンのみによって実行されることができ、ＬＮＡ２０６０４及び２０６１０に結合されたＲＦ処理チェーン、並びに対応するミキサ２０６１２及び２０６１８（並びにこれらのミキサにＬＯ信号を提供するＬＯ分配回路の部分）は、非アクティブにされてオフにされることができる。
図２０７は、いくつかの態様に従う、局所発振器（ＬＯ）信号生成回路の一例のブロック図を示している。図２０７を参照するに、ここに開示される受信器（例えば、図２０３、図２０４、図２０５、図２０６、図２０８、及び図２０９に示す受信器）に関連して使用されることがでるＬＯ分配アーキテクチャ２０７００が示されている。ＬＯ分配アーキテクチャ２０７００は、ＬＯ発生器２０７０２及び２０７１２を含んでおり、これらが、複数のセグメント化ミキサ用の差動ＬＯ信号を生成するために使用され得る。ＬＯ発生器２０７０２によって生成されたＬＯ信号は、デバイダブロック２０７０４によって分割され、次いで、強度１のバッファ２０７０６内にバッファリングされることができる。これらバッファリングされたＬＯ信号の各々が、分割され、強度２のバッファ２０７０８によって再びバッファリングされ得る。これらのバッファから、必要に応じて、最終的な差動ＬＯ信号２０７１０を出力することができる。例えば、どのＬＯ差動信号２０７１０を対応するミキサスライスに伝達することができるかを指し示すために使用され得るイネーブル信号を、制御回路２０４５０が生成することができる。ＬＯ発生器２０７１２によって生成されたＬＯ信号は、デバイダブロック２０７１４によって分割され、次いで、強度１のバッファ２０７１６内にバッファリングされることができる。これらバッファリングされたＬＯ信号の各々が、分割され、強度２のバッファ２０７１８によって再びバッファリングされ得る。これらのバッファから、必要に応じて、最終的な差動ＬＯ信号２００を出力することができる。図２０７には強度２のバッファが示されているが、本開示はこれに関して限定されるものではなく、他のタイプのバッファも同様に使用されることができる。
ここに開示される受信器アーキテクチャの様々な動作モードのためにどの差動ＬＯ信号をアクティブにして使用することができるかの例を、真理値表２０７２２が提示している。例えば、（例えば、図２０５に見られるように）ＬＯ１を用いるスイッチモードにおいては、ＬＯ１発生器２０７０２がオンであり、ＬＯ２発生器２０７１２はオフである。アクティブにされる具体的な動作モード及び具体的なＬＯ差動信号は、表２０７２２にて見てとれる。表２０７２２に見られるように、受信器がスイッチ動作モードで動作しているのか、それともスプリット動作モードで動作しているのかに応じて、ＬＯ分配アーキテクチャ２０７００の一部をオフにすることができ、それが効率の良さ及び電力節減をもたらす。
表２０７２２の最下行に見られるように、ＬＯ１及びＬＯ２を用いるスプリットモードにおいては、４つの「ａ」出力がオンであり、４つの「ｂ」出力はオフである。他の一態様では、ＬＯ１及びＬＯ２を用いるスプリットモードにおいて、４つの「ｂ」出力をオンにするとともに、４つの「ａ」出力をオフにすることができる。
図２０８は、いくつかの態様に従う、ＬＮＡ出力で信号分割してスイッチモードで動作するセグメント化出力ＬＮＡ及びセグメント化ミキサを使用する受信器のブロック図を示している。図２０８を参照するに、受信器２０８００は、ＬＮＡスライス２０８１２、２０８１４、２０８１６、及び２０８１８を含んだ、セグメント化された出力ＬＮＡ２０８０２を含むことができる。ＬＮＡ２０８１２、２０８１４、２０８１６、及び２０８１８は各々、対応するダウンコンバージョンミキサ２０８０４、２０８０６、２０８０８、及び２０８１０、並びにチャネルフィルタ２０８２８、２０８３０、２０８４４、及び２０８４８に結合される。ミキサ２０８０４、２０８０６、２０８０８、及び２０８１０は各々、ＬＮＡ２０８０２の対応するＬＮＡスライスから受信した増幅ＲＦ信号をダウンコンバートするために使用する差動ＬＯ信号を受信するように構成される。
スイッチ動作モードの一例において、入力ＲＦ信号２０８５２を、ＬＮＡ２０８０２に伝達し、次いで、ＬＮＡスライス２０８１２及び２０８１４のみによって増幅されるようにルーティングすることができる。これに関連して、入力ＲＦ信号は、ＬＮＡ２０８０２出力でルーティング又は分割される。図２０８に示すスイッチ動作モードシナリオでは、ＲＦ入力信号２０８５２の複製が、ＬＮＡスライス２０８１２及び２０８１４に伝達され、次いで、対応するミキサ２０８０４及び２０８０６に出力される。ＬＮＡ２０８１２、ミキサ２０８０４、及びフィルタ２０８２８を含んだＲＦ処理パスを用いて、ベースバンド出力信号の同相（Ｉ）成分２０８３２を生成することができる。より具体的には、ミキサ２０８０４及び２０８０６からの信号出力を用いて、差動ベースバンド信号２０８２０及び２０８２２を生成することができ、これらがフィルタ２０８２８によってフィルタリングされることで、ベースバンド出力信号のＩ信号成分２０８３２が生成される。
同様に、ＬＮＡ２０８１４、ミキサ２０８０６、及びフィルタ２０８３０を含んだＲＦ処理パスを用いて、ベースバンド出力信号の直交（Ｑ）成分２０８３４を生成することができる。より具体的には、ミキサ２０８０４からの信号出力を、ミキサ２０８０６からの信号出力と共に用いて、差動ベースバンド信号２０８２４及び２０８２６を生成することができ、これらがフィルタ２０８３０によってフィルタリングされることで、ベースバンド出力信号のＱ信号成分２０８３４が生成される。図２０８に示したスイッチ動作モード例では、ＬＮＡ２０８１６及び２０８１８、並びにこれらのＬＮＡに結合された処理パス全体（差動ＬＯ信号分配及びダウンコンバージョンミキサを含む）は、効率のために非アクティブにされてオフにされることができる。図２０８に見られるように、ミキサ２０８０４－２０８１０の各々がＩ及びＱの双方の信号出力を生成する。
一部の態様において、スイッチ動作モードは、ＬＮＡ２０８１６及び２０８１８に結合されたＲＦ処理チェーンのみによって実行されてもよく、その間、ＬＮＡ２０８１２及び２０８１４に結合されたＲＦ処理チェーンは非アクティブされてオフにされることができる。ＲＦ入力信号２０８５２がＬＮＡ２０８１６及び２０８１８によって処理される場合、対応する増幅信号が、差動ＬＯ信号ＬＯ２に基づくダウンコンバージョンのためにミキサ２０８０８及び２０８１０に伝達される。ミキサ２０８０８が差動ベースバンド信号２０８３６及び２０８３８を生成し、これらがフィルタ２０８４４によってフィルタリングされることでベースバンド出力信号のＩ信号成分２０８４６が生成される。ミキサ２０８１０が差動ベースバンド信号２０８４０及び２０８４２を生成し、これらがフィルタ２０８４８によってフィルタリングされることでベースバンド出力信号のＱ信号成分２０８５０が生成される。
図２０９は、いくつかの態様に従う、ＬＮＡ出力で信号分割してスプリットモードで動作するセグメント化出力ＬＮＡ及びセグメント化ミキサを使用する受信器のブロック図を示している。図２０９を参照するに、受信器２０９００は、ＬＮＡスライス２０９１２、２０９１４、２０９１６、及び２０９１８を含んだ、セグメント化された出力ＬＮＡ２０９０２を含むことができる。ＬＮＡ２０９１２、２０９１４、２０９１６、及び２０９１８は各々、対応するダウンコンバージョンミキサ２０９０４、２０９０６、２０９０８、及び２０９１０、並びにチャネルフィルタ２０９２８、２０９３０、２０９４４、及び２０９４８に結合される。ミキサ２０９０４、２０９０６、２０９０８、及び２０９１０は各々、ＬＮＡ２０９０２の対応するＬＮＡスライスから受信した増幅ＲＦ信号をダウンコンバートするために使用する差動ＬＯ信号を受信するように構成される。
スプリット動作モードの一例において、入力ＲＦ信号２０９５２を、ＬＮＡ２０９０２に伝達し、次いで、ＬＮＡスライス２０９１４及び２０９１６による増幅のために分割することができる。これに関連して、入力ＲＦ信号２０９５２は、図２０９に見られるように、ＬＮＡ２０９０２出力で分割される。図２０９に示すスプリット動作モードシナリオでは、ＲＦ入力信号２０９５２の２つの部分がそれぞれＬＮＡスライス２０９１４及び２０９１６に伝達され、次いで、対応するミキサ２０９０６及び２０９０８に伝達される。ＬＮＡ２０９１４、ミキサ２０９０６、並びにフィルタ２０９２８及び２０９３０を含んだＲＦ処理パスを用いて、ＬＮＡスライス２０９１４に伝達されたＲＦ入力信号２０９５２の第１の部分に対応する第１のベースバンド出力信号の同相（Ｉ）成分２０９３２及び直交（Ｑ）成分２０９３４を生成することができる。より具体的には、ミキサ２０９０６からの信号出力を用いて、差動ベースバンド信号２０９２０及び２０９２２を生成することができ、これらがフィルタ２０９２８によってフィルタリングされることで、第１のベースバンド出力信号のＩ信号成分２０９３２が生成される。また、ミキサ２０９０６からの信号出力を用いて、差動ベースバンド信号２０９２４及び２０９２６を生成することができ、これらがフィルタ２０９３０によってフィルタリングされることで第１のベースバンド出力信号のＱ信号成分２０９３４が生成される。
同様に、ＬＮＡ２０９１６、ミキサ２０９０８、並びにフィルタ２０９４４及び２０９４８を含んだＲＦ処理パスを用いて、ＬＮＡスライス２０９１６に伝達されたＲＦ入力信号２０９５２の第２の部分に対応する第２のベースバンド出力信号のＩ成分２０９４６及びＱ成分２０９５０を生成することができる。より具体的には、ミキサ２０９０８からの信号出力を用いて、差動ベースバンド信号２０９３６及び２０９３８を生成することができ、これらがフィルタ２０９４４によってフィルタリングされることで、第２のベースバンド出力信号のＩ信号成分２０９４６が生成される。また、ミキサ２０９０８からの信号出力を用いて、差動ベースバンド信号２０９４０及び２０９４２を生成することができ、これらがフィルタ２０９４８によってフィルタリングされることで第２のベースバンド出力信号のＱ信号成分２０９５０が生成される。
図２１０は、いくつかの態様に従う、スイッチモードで動作する受信器用のＬＯ分配方式の例を示している。図２１０を参照するに、第１のＬＯ分配方式２１０００は、例えば図２０２の受信器２０２０２などの、スイッチモードで動作する受信器に関連して使用されることができる。第２のＬＯ分配方式２１０４０は、例えば図２０５の受信器２０５００などの、スイッチモードで動作する他の受信器に関連して使用されることができる。第１のＬＯ分配方式２１０００は、分周器２１００４及び２１０２２、並びにバッファ２１００２、２１００６、２１００８、２１０１０、２１０１２、２１０１４、２１０２０、２１０２４、２１０２６、２１０２８、２１０３０、及び２１０３２を含んでいる。第１のＬＯ分配方式２１０００はまた、入力ＬＯ信号ＬＯ１及びＬＯ２に対応して生成される差動ＬＯ信号を使用するダウンコンバージョンミキサ２１０１６、２１０１８、２１０３４、及び２１０３６を含んでいる。
第２のＬＯ分配方式２１０４０は、分周器２１０４４及び２１０６２、並びにバッファ２１０４２、２１０４６、２１０４８、２１０５０、２１０５２、２１０６０、２１０６４、２１０６６、２１０６８、及び２１０７０を含んでいる。第２のＬＯ分配方式２１０４０はまた、入力ＬＯ信号ＬＯ１及びＬＯ２に対応して生成される差動ＬＯ信号を使用するダウンコンバージョンミキサ２１０５４、２１０５６、２１０７２、及び２１０７４を含んでいる。
図２１０に見られるように、第１のＬＯ分配方式２１０００は、１つの分周器と、７つのバッファと、２組のミキサとを使用する。比較して、第２のＬＯ分配方式２１０４０は、１つの分周器と、５つのバッファと、単一の組のミキサとを使用する。これに関連して、第２のＬＯ分配方式２１０４０では、ＬＯ分配ネットワークの単純化により、シミュレーションに基づく見積もりで約２０％の電流節約が実現され得る。
図２１１は、いくつかの態様に従う、スプリットモードで動作する受信器用のＬＯ分配方式の例を示している。図２１１を参照するに、第１のＬＯ分配方式２１１００は、例えば図２０２の受信器２０２３０などの、スプリットモードで動作する受信器に関連して使用されることができる。第２のＬＯ分配方式２１１４０は、例えば図２０６の受信器２０６００などの、スプリットモードで動作する他の受信器に関連して使用されることができる。第１のＬＯ分配方式２１１００は、分周器２１１０４及び２１１２２、並びにバッファ２１１０２、２１１０６、２１１０８、２１１１０、２１１１２、２１１１４、２１１２０、２１１２４、２１１２６、２１１２８、２１１３０、及び２１１３２を含んでいる。第１のＬＯ分配方式２１１００はまた、入力ＬＯ信号ＬＯ１及びＬＯ２に対応して生成される差動ＬＯ信号を使用するダウンコンバージョンミキサ２１１１６、２１１１８、２１１３４、及び２１１３６を含んでいる。
第２のＬＯ分配方式２１１４０は、分周器２１１４４及び２１１６２、並びにバッファ２１１４２、２１１４６、２１１４８、２１１５０、２１１５２、２１１６０、２１１６４、２１１６６、２１１６８、及び２１１７０を含んでいる。第２のＬＯ分配方式２１１４０はまた、入力ＬＯ信号ＬＯ１及びＬＯ２に対応して生成される差動ＬＯ信号を使用するダウンコンバージョンミキサ２１１５４、２１１５６、２１１７２、及び２１１７４を含んでいる。
図２１１に見られるように、第１のＬＯ分配方式２１１００は、１０個のバッファと４個のミキサとを使用する。比較して、第２のＬＯ分配方式２１１４０は、６個のバッファと２つのみのミキサとを使用する。これに関連して、第２のＬＯ分配方式２１１４０では、ＬＯ分配ネットワークの単純化により、シミュレーションに基づく見積もりで約４０％の電流節約が実現され得る。
ミリメートル波周波数レンジ内で動作するマイクロ波アンテナサブシステムは極めて小さく、ミクロン域にある。従って、筐体サイズ要件のため並びに部品及びアンテナの高密度パッケージングのためにスペースが重視されるミリメートル波モバイルデバイスでの使用のために、アンテナ及びラジオサブシステムのサイズ、特に厚さ、を縮小する手法を発見することが重要である。サイズの縮小に特にニーズがある１つの分野は、非ディスクリート部品よりも多くの容積を占めるものであるディスクリート部品である。従って、極薄技術によりそれらを作製することによってディスクリート部品の体積を小さくすることが望まれる。同時に、熱的、電気的及び機械的な重ね合わせ（オーバーレイ）の問題も対処されて抑制されるべきである。コスト改善も主要な検討事項である。互いの上又は横での、部品、アンテナ、及びアンテナサブシステムの重ね合わせは、サブシステムのサイズ及び厚さの双方を縮小することになる。オーバーモールド内にインターコネクトを備えたオーバーモールドの使用は、アンテナをサブシステムの側面に配置することを可能にして競合技術に対する熱的及び機械的な改善を提供する別の概念である。
図２１２は、いくつかの態様に従う、コネクタを用いた、非成形積層型パッケージオンパッケージ埋込ダイラジオシステムの側面図である。ここに記載される埋込ダイラジオシステムは、図３Ａに示したミリメートル波通信回路３００のアンテナアレイ回路３３０に組み込まれることができるが、埋込ダイラジオシステムはそのように限定されるものではない。
この態様は、非成形のパッケージ２１２０５及びパッケージ２１２０７を含む非成形積層型パッケージオンパッケージ埋込ダイ２１２００を含む。パッケージ２１２０５は、例えばＰＣＢなどのラミネート基板を含むことができ、その中にＲＦＩＣ２１２０６が埋め込まれている。この文脈において使用されるとき、「非成形」とは、ダイ２１２０６がモールド又は封入体の中に包まれていないことを意味する。パッケージの様々な部分のｚ高さについて示されている寸法は、単に例示目的に過ぎず、その中でこれらのパッケージが使用され得るモバイルデバイスの容積が非常に限られているときに扱われる極めて小さい寸法を例示する役割を果たす。さらに、ＰＣＢ２１２０５の頂部及び底部の最初の数ミクロンは、ＲＦＩＣが埋め込まれているＰＣＢのコアの前にあり得るプレ含浸（プリプレグ）層であり得る。プリプレグは、その厚さのために使用される。プリプレグの厚さは、非常に薄くすることができ、例えば２５μｍ又は３０μｍである。プリプレグはエポキシ材料とし得るが、例えば銅張積層板（ＣＣＬ）といったラミネート材料とすることもできる。この技術は、有機ポリマー系のラミネートに限定されるものではなく、セラミック系の無機層であってもよい。アンテナ基板業界で使用されているように、「コア」は、例えばプリプレグといった基板の他領域よりも厚くてそれよりも剛性であるとし得る基板の内部部分を意味し得る。パッケージ２１２０５は、パッケージ内に封入体を有しない例えばＰＣＢなどの層状基板であるという点で非成形である。コンポーネント２１２０３をＲＦＩ／ＥＭＩから遮蔽するために、パッケージ２１２０５の上にシールド２１２０１がある。コネクタ２１２２３が、これらパッケージのうち１つ以上を外界に接続し得る。一部の態様において、コネクタ２１２２３は、システムによる伝送のための中間周波数（ＩＦ）信号を提供する。パッケージ２１２０５は、一部の態様によれば、適宜にトレース及びビアにより、以下に説明する様々なアンテナ及びアンテナアレイへの給電を提供するＲＦＩＣダイ２１２０６を含む。
１つのＲＦＩＣダイ２１２０６が示されているが、当業者が認識することには、１つ又は２つ以上の周波数帯域で動作するよう、２つ以上のＲＦＩＣダイを設けることができる。換言すれば、態様において少なくとも１つのＲＦＩＣダイが存在し得る。例示したパッケージは、一部の態様によれば、数多くの異なる構成、動作周波数、及び帯域幅のアンテナ及びアンテナアレイを含むことができる。図２１２には、アンテナ構造体２１２０９、２１２１１、２１２１３、２１２１５、及び２１２１９が示されている。これらは、側面図において単一アンテナとすることができ、あるいは、図の紙面を覗き込んで例えば１×Ｎ、２×Ｎ、…、Ｎ×Ｎ素子のアレイなどのアンテナアレイとすることができる。一例において、アンテナ２１２０９は、デュアルパッチアンテナとすることができ、パッチアンテナ素子２１２１０と２１２１２との間にこの態様では１６５ミクロンである距離ｄ２を有し、パッチアンテナ素子２１２１０とグランドとの間に別の寸法ｄ１を有している。距離ｄ１及びｄ２に応じて、パッチアンテナの体積が変化するためにアンテナの帯域幅が変化することになる。
以下にて説明するように、ＰＣＢ２１２０５は、この態様においては階層Ｌ１－Ｌ６として図示されている層状構造を有している。様々な階層に起因して、例えば２１２１０、２１２１２などのアンテナ素子は、デュアルパッチアンテナ素子間の様々な距離ｄ２に配置されることがあり、また、多数の階層に起因して、パッチアンテナ素子２１２１０とＧＮＤの間の距離ｄ１も様々に設定されることがあり、帯域幅の選択が所与の設計に必要とされるようにされ得ることをもたらす。言い換えれば、デュアルパッチアンテナ素子２１２１０及び２１２１２間の距離は１６５ミクロンに限定されず、密に詰め込まれたラミネート階層が利用可能なことにより、幾つかの距離のうちのいずれかに設定され得る。このことは、デュアルパッチアンテナ素子２１２１０と接地面２１２１４との間の距離についても同じであり、帯域幅を測定する能力を定める。しかしながら、階層Ｌ１－Ｌ６は数多くの態様のうちの１つにすぎない。他の設計は、図示した６階層Ｌ１－Ｌ６よりも遥かに多くの、もっと非常に密に詰め込まれた層を有していてもよく、それらの非常に密に詰め込まれた層は、必要に応じて様々な機能に使用されることができる。
図２１２の説明を続けるに、２１２２４は、一部の態様において、上で簡単に説明したアンテナ又は例えば１×Ｎ、２×Ｎ、…、Ｎ×Ｎ素子アレイなどのアンテナアレイとし得る。一部の態様において、２１２２４は、表面実装技術（ＳＭＴ）と呼ばれることがある表面実装型デバイス（ＳＭＤ）によって構成された自立型アンテナとし得る。一部の態様において、必要とされるアンテナ又はアンテナアレイのための十分な高さがＰＣＢ２１２０５内に存在しない場合、アンテナ又はアンテナアレイ２１２１０、２１２１２は、一部の態様によれば、例えば必要な体積を設けるために、アンテナ素子２１２１２をＰＣＢ２１２０５の頂面に配置して構成されることができる。他の一例では、一部の態様において上述の増大された体積及び改善された帯域幅を提供することになる追加の高さをアンテナ又はアンテナアレイに提供するために、デュアルパッチ要素２１２１２は、ＰＣＢ２１２０５の頂面に代えて、表面実装型デバイス２１２２４の頂面に配置されてもよい。
他の一例をアンテナ２１２１５に見てとることができる。この例では、アンテナ（又は上述のようなアンテナアレイ）２１２１５は、上述のように複雑で非常に密に詰め込まれた基板とし得るものである基板２１２０５内にパッチアンテナ素子２１２１８を含んでいる。デュアルパッチアンテナ素子２１２１７は、第２のアンテナボード２１２０７上にあることができる。一部の態様において、アンテナボード２１２０７は、誘電体、セラミック、ＰＣＢ、及びこれらに類するものとすることができ、これもまた、ＰＣＢ２１２０５によく似た密に詰め込まれた層状基板とし得る。従って、アンテナ機能は、パッケージオンパッケージ構成をもたらす２つ以上のアンテナボードの間で分配されることができる。故に、１つの媒体上では十分なｚ高さが存在しない場合、例えば２１２０７などの第２の媒体上にアンテナの一部を実装することで、例えば一部の態様において帯域幅、低損失、及びこれらに類するものなどの所望のパラメータを提供するための体積を得るために、所望のｚ高さを提供することができる。換言すれば、一部の例でミリメートル波又は他の周波数での動作のためのフォームファクタ要件に起因して基板の厚さが極めて小さい寸法になることを所与として、アンテナ素子（及びディスクリート部品）を１つ以上の追加媒体上に配置することができる。
一部の態様において、アンテナ要素は、ＰＣＢ２１２０５の頂面及び／又は底面に、ＰＣＢ２１２０５の側面に、そして、必要に応じて追加の基板厚さ及び帯域幅の増大をもたらす様々な追加の構成内に配置され得る。同様に、アンテナ機能は、例えば主媒体と見なすことができるものであるＰＣＢ２１２０５と補助媒体と見なすことができるものであるアンテナボード２１２０７との間といった、複数の異なるアンテナボードの間で同様に分割されることができる。
さらに、基板の上若しくは下、又は基板の側面の、このような媒体は、例えば接地、遮蔽、給電、及びこれらに類するものなどの様々な機能のために使用されることができる。また、ＰＣＢ２１２０５の頂面に２つ以上の媒体２１２２４が存在することができる。ＰＣＢ２１２０５の頂面に、各々が上述のようにアンテナ又はアンテナアレイの一部又は全てを提供する多数のアンテナ媒体が存在してもよい。同じことが、ＰＣＢ２１２０５の下又は側面のアンテナ媒体の配置にも当てはまる。さらに、必要なように利得を改善し又はアンテナのパターンを整形するための寄生要素のために補助媒体を使用してもよい。
アンテナ２１２１１、２１２１３、２１２１５、及び２１２１９は、アンテナボード２１２０７上に構成されてＲＦＩＣダイ２１２０６から給電される他のアンテナ又はアンテナアレイとし得る。ビア２１２２０、２１２２２も図示されている。一部の態様では、多くのビアが存在し得る。一般に、基板２１２０５が厚いほど、ビア２１２２０、２１２２２２の直径が大きくなる。超薄型基板が必要とされる一部の態様では、ビアは、他の態様に関して後述するように、遥かに小さい直径のものとすることができる。例えば２１２２８などのビアは、例えば２１２２７などのはんだ接続によってＲＦＩＣダイ２１２０６に接続され得る。ビアは、ラジオサブシステム内の他の箇所のコンポーネントへの接続のために、紙面を覗き込んで見られる１つ以上の水平層２１２３０によって接続され得る。
図２１３は、いくつかの態様に従う、成形積層型パッケージオンパッケージ埋込ダイラジオシステムの側面図である。図２１３において、パッケージ２１３００は、一部の態様によれば、例えばＰＣＢなどのアンテナボードといった階層２１３０１と、（例えば、ＰＣＢ製造中に射出されることができる）モールド又は封入体とし得るものである階層２１３０３と、例えばＰＣＢなどのアンテナボードを含み得るものである階層２１３０５とを含んでいる。階層２１３０１は、例えばトレースなどの導電階層２１３０７を含むことができ、階層２１３０３は、例えば２１３０９などの導電階層と、「モールド貫通ビア」としばしば呼ばれる例えば２１３１９、２１３１９’などのビアを含むことができ、そして、階層２１３０５は、導電階層２１３０９にはんだ接続２１２２６によって接続された導電階層２１３１１を含むことができ、パッケージ２１３００の導電階層及びビアは、一部の態様において、ダイ２１３０６、２１３０８から様々なアンテナ及び他のコンポーネントに給電するように構成可能である。導電階層２１３０７及び２１３１１は短い水平層として図示されているが、実際には、様々な態様に従って、もっと長い導電層とすることができる。
一部の態様において、導電階層２１３０７、２１３１１は、再配線層（ＲＤＬ）を用いて作製され得る。ビア（又は成形パッケージにおけるモールド貫通ビア）は、銅スタッド、モールド若しくは他の層を貫通するレーザ、及び導電性インク、又は他の手段によって作製され得る。ビア、導電層、及び／又はＲＤＬの使用により、（１つ以上の）ダイを、パッケージのいずれかの側のアンテナ及びアンテナアレイ（一部の態様では、ＳＭＤ２１３１６、２１３１８、２１３２０の上又は中に組み込まれたアンテナとし得る）に非常に迅速に接続することができる。密集したビア及び密に詰め込まれた水平層により、給電構造のファンアウトを殆ど又は基本的に全く用いずに、ダイを基板２１３０１、２１３０５上のアンテナ又はアンテナアレイに接続し得る。また、例えば２１３１９、２１３１９’などのモールド貫通ビアは、一部の態様において、ダイ又は他のコンポーネントをＲＦＩ及びＥＭＩから遮蔽するファラデーケージを形成するように１つ以上のダイの周りでメタライズ層に接続された（ここでは層２１３０９のみが図示されているが、例えば２１３１９又は２１３１９’などのビアの頂部が、ビアの上のメタライズ層（図示せず）に接続され得る）、密集したビアのトレンチ内に構成され得る。一部の態様では、ダイの周囲のビア（図示せず）の上に層を形成する。ビアは、シングルポストなどの非常に小さいビアにすることができる。
例えばビア２１３１９、２１３１９’（モールド貫通ビア）などのパッケージ間の高密度インターコネクトを有するパッケージオンパッケージを使用するとき、パッケージを別々に構築し、底部のダイと、その上又は下の別のダイとに対して、全く異なる材料を使用することができる。そうすることはまた、個々のダイをそれぞれのパッケージを積層する前にそれぞれのパッケージにて試験することができるので、歩留まりを向上させる。必要な場合にはモールドを完全に排除して、モールド貫通ビアを、頂部パッケージに接続されて垂直インターコネクトとして機能するはんだボールで置き換え得ることを理解することも重要である。
図２１３の態様では、２つ以上のダイ２１３０６、２１３０８が基板内に含められ、例えば銅フィラーとし得るはんだバンプ、２１３１０などのはんだコンタクト、又はＬＧＡ／ＶＧＡパッド、又は一部の態様ではパッケージなどの、コンタクトによって固定され得る。ダイ２１３０６、２１３０８は、フリップチップダイ、ウエハレベルチップスケールパッケージ（ＣＳＰ）、ワイヤボンド可能なダイ、及びこれらに類するものなどの、任意の態様のダイとし得る。それに代えて、単一のダイが使用されてもよい。一部の態様において、例えば２１３１６、２１３１８、２１３２０などのアンテナは、基板の第１の面上に構成される一方で、アンテナ２１３１６’、２１３１８’、２１３２０’は基板の反対側の面上に構成され得る。
上述のアンテナは、図２１３に関して説明されたものと同じタイプのアンテナとすることができ、一部の態様では、ＳＭＤの上又は中にあり得る。さらにまた、アンテナ２１３１６、２１３１８、２１３２０はアンテナアレイとして構成され得る。さらに、例えば上述のアンテナのいずれか又は全てなどのアンテナは、例えば図２１３のアンテナ（又はアンテナアレイ）に関して説明したものなどのＳＭＤの上又は中に組み込まれてもよい。
パッケージ２１３００の片面又は両面（例えば２１３０１、２１３０５など）には、ディスクリート部品２１３２２、２１３２４、及び２１３２２’、２１３２４’も構成され得る。また、システムインパッケージ（ＳＩＰ）と呼ばれることもあるシステム２１３２１、２１３２１’が、パッケージ２１３００の頂部（例えば、階層若しくはＰＣＢ２１３０１の頂面など）及び／又は底部（例えば２１３０５の底面など）及び／又は側面に構成されてもよく、一部の態様では、パッケージオンパッケージ構成を提供する。
ＳＩＰ２１３２１、２１３２１’は、その上にＳＩＰ２１３２１、２１３２１’が構成され階層２１３０１、２１３０３、２１３０５を含むパッケージによく似たシステムとし得る。ＳＩＰ２１３２１、２１３２１’は、幾つかの手法でパッケージ上に積み重ねられて物理的に接続され得る。一部の態様では、更なるダイ２１３０６、２１３０８が、２１３２６で示す好適なコンタクトによって基板２１３０３に接続されてもよい。そのような好適なコンタクトは、銅フィラー、はんだバンプ、又はパッケージを含み得る。コンタクト２１３２６は、パッケージオンパッケージ態様の本体内の非常に小さい接続とし得る。このようなシステム構成は、パッケージオンパッケージ構成を例示するものである。
また、上述のパッケージにおける密度はとても高いので、各パッケージの１つ以上のダイは、同じ周波数で動作するように構成されてもよいし、異なる周波数で動作するように構成されてもよく、例えば、１つのダイが５Ｇ周波数で動作し、第２のダイがＷｉＧｉｇ周波数で動作するなどとし得る。また、パッケージオンパッケージ態様のアンテナ／アンテナアレイは、例えばモバイルデバイスの向きのためといった必要に応じて、数ある方向のうちのいずれか又は基本的に全方向に放射し得る。換言すれば、アンテナ及びアンテナアレイは、パッケージ２１３００の全体にわたって配置されることができ、すなわち、パッケージ２１３００の頂面、底面、及び側面に、又は必要に応じてそれらの組み合わせにて、そして、一部の態様によれば、必要に応じてパッケージ２１３２１、２１３２１’の上又は中のアンテナ及びアンテナアレイ構成にて、パッケージ２１３２１、２１３２１’を積み重ねて物理的に接続することによって、基本的に全ての所望方向に配置されることができる。以上に加えて、パッケージ２１３００は、はんだボール２１３１３、２１３１５によって更なる他のボード（図示せず）にはんだ付けされ得る。はんだボール２１３１３、２１３１５は、はんだボール又はコンタクト２１３２６よりも大きいように図示されている。何故なら、はんだボール２１３２６は、パッケージオンパッケージ態様の内部にあって、非常に小さく且つ非常に狭い間隔にされ得るのに対し、はんだボール２１３１３、２１３１５は、一部の態様によれば、“外界への”接続であるからである。
例えば、パッケージ２１３００がはんだボール２１３１３、２１３１５によって更にはんだ付けされるボードは、一部の態様によれば、電話、タブレット、モバイルデバイス、又は他のエンドユーザ装置のためのホストボードとし得る。
図２１２と図２１３との間の主な違いは、図２１３のダイが、基板内のダイの構成を保護して強化するモールドによって包まれていることである。この成形態様の１つの利点は、図２１２の非成形基板内の埋込ダイは大量生産するのが難しいことである。
成形基板構成は、上述のように、個々のダイを、それらを積み重ねる前にそれらそれぞれのパッケージにて試験することができるので、向上された歩留まりによって、大量生産にいっそう適合している。さらに、成形構成では、２１３１２、２１３１４のようなコンポーネントを成形基板内に容易に構成することができる。図２１２の統合されたダイは、一部の態様によれば、単一のダイのみを埋め込むことに特有であることが多い。また、図２１３の成形構成は、非成形構成よりも密な多数の層を可能にする。図２１２の埋込ダイでは、全てのコンポーネントが１つのシステムとして接続されている。
例えば１つのビアなどの１つの部分が故障すると、基板内のシステム全体が故障する。図２１３の成形構成では、基板それ自体を別々に作製することができ、ダイを接続する層を別々に接続することができ、そして、システムは、全ての部分を共にはんだ付けする最終工程まで共に接続されない。図２１２の態様では、内部にはんだが存在せず、システムが銅ビアを含んでおり、それらの殆ど又は全てがほぼ同時に組み立てられ得る。別の言い方をすれば、成形積層型パッケージを構築するプロセスは、非成形パッケージを構築するものとは非常に異なる。
例えば、図２１３では、頂部パッケージの最下層上にスタッドを配置又はめっきすることができ、それらは、非常に小さい直径で高アスペクト比にめっきされることができる。その後、はんだ又は熱機械的な圧接を用いて、上下のパッケージが接続される。オーバーモールドは液体であり、注入された後に流動して隙間を覆う。これは、非成形パッケージの場合よりも高密度で高歩留りのプロセスである。
成形態様の１つの利点は、図２１２の非成形基板内の埋込ダイは大量生産するのが難しいことである。成形基板構成は、上述のように、個々のダイを、それらを積み重ねる前にそれらそれぞれのパッケージにて試験することができるので、向上された歩留まりによって、大量生産にいっそう適合している。さらに、成形構成では、２１３１２、２１３１４のようなコンポーネントを成形基板内に容易に構成することができる。図２１２の統合されたダイは、一部の態様によれば、単一のダイのみを埋め込むことに特有であることが多い。
また、成形構成は、非成形構成よりも密な多数の層を可能にする。図２１２の埋込ダイでは、全てのコンポーネントが１つのシステムとして接続されている。例えば１つのビアなどの１つの部分が故障すると、基板内のシステム全体が故障する。図２１３の成形構成では、基板それ自体を別々に作製することができ、ダイを接続する層を別々に接続することができ、そして、システムは、全ての部分を共にはんだ付けする最終工程まで共に接続されない。図２１２の態様では、内部にはんだが存在せず、システムが銅ビアを含んでおり、それらの殆ど又は全てがほぼ同時に組み立てられ得る。
図２１４は、いくつかの態様に従う、更なる詳細を示す成形積層型パッケージ又は埋込ダイサブシステムラジオシステムの側面図である。一部の態様において、階層の個々のコンポーネント技術が表８に示される。
Figure 2024059722000012
パッケージ２１４０１は第１のパッケージを示しており、パッケージ２１４０３は第２のパッケージを示している。図２１４は、パッケージング基板（例えば、ラミネート）又はラジオサブシステムのホストＰＣＢにおいてＳＭＤ他のコンポーネントを印刷することによって形成される例えば集積基板フロントエンド（ｉＳＦＥ）又は外部基板フロントエンド（ｅＳＦＥ）機能などの超薄型技術の使用による劇的な高さ及び体積の減少を示している。例えば、図２１４において、アイテム２１４１５は、ノイズを低減するのに有用なデカップリングキャパシタ（ＤＥＣＡＰ）であり、２１４１４は、例えばフィルタ、バラン（例えば、変成器）、マルチプレクサ、カプラ、高調波フィルタ、若しくはアンテナ、又はこれらに類するものなどの、後述するｅＳＦＥとして実装される機能である。矢印２１４１３は、基板内のｉＳＦＥとして基板内に印刷されたＲＦ機能を指し示している。アイテム２１４２９、２１４３１、２１４３３は、一部の態様によれば、それぞれミリメートル波（ｍｍＷａｖｅ）、Ｗｉ－Ｆｉ、及びＬＴＥラジオシステムを具現化するダイである。特筆すべきことには、ｅＳＦＥ２１４１４及びＤＥＣＡＰ２１４１５は、ほぼダイの高さであり、それにより、更に詳細に後述するように、これらの機能に関する高さ及び体積の劇的な減少を可能にする。
矢印２１４０９は、必要に応じて上から下へ及び外側への短い同軸型のグランド－信号－グランド（ＧＳＧ）遷移を有するＰＣＢ階層を指し示している。ＧＳＧは、高度に制御されたインピーダンスを可能にするとともに、上から下へのモールド又は空気を介した放出信号を低減するランチ（launch）である。矢印２１４１１は、外部への短くて低損失の遷移を指し示しており、目標インピーダンスは必要に応じて３０オームから６０オームであり、これははんだボール２１４１２により得る。
例えば２１４３５などの位置のＤＥＣＡＰ及びｅＳＦＥ２１４３７によって実装される機能にダイ２１４０６を接続し得る水平接続２１４１７も図示されている。モールド２１４２４内のダイ２１４０６はまた、例えば２１４１９などの水平接続と、はんだ接続２１４２３を介して階層２１４３０１内の水平接続に接続され得る例えば２１４２１などのモールド貫通ビアとによって、ダイ２１４２９、２１４３１、２１４３３に接続され得る。
図２１４は、１つのパッケージが階層２１４３０１上のダイ２１４２９、２１４３１、２１４３３にて例えばｍｍＷａｖｅ、Ｗｉ－Ｆｉ、又はＬＴＥなどの１つ以上の周波数レンジ内で動作する無線を実装し得るとともに、第２のパッケージがダイ２１４０６にて例えばｍｍＷａｖｅ、Ｗｉ－Ｆｉ、又はＬＴＥなどの別の周波数レンジで動作する無線を実装し得るパッケージオンパッケージ実装を示している。パッケージ２１４０１内の機能２１４１４、２１４１５及びパッケージ２１４０３内の機能２１４３５、２１４３７は、もはやディスクリート機能にて実装される必要はなく、代わりに、まさにＰＣＢ自体にインプリントされることができる。表８にて見て取れることには、例えばフィルタ、バラン、マルチプレクサ、カプラ、高調波フィルタ、又はアンテナなどの機能を実装するために使用される例えばＤＥＣＡＰ及びインダクタなどのコンポーネントの劇的に薄い寸法が超薄型にされるため、これらのコンポーネントはＰＣＢ自体にインプリントされ得る。以下にて説明するように、ｉＳＦＥ及びｅＳＦＥテの技術は、これらのコンポーネントを、望ましい場合にはダイと同じ面内で、まさにＰＣＢ上にインプリントできることを提供する。
図２１５は、いくつかの態様に従う、ＲＦフロントエンドのスタンドアロンコンポーネントを有するコンピューティングプラットフォームの断面図を示している。図２１５は、コンピューティングプラットフォーム（例えば、ハンドヘルド電話の回路基板）の断面２１５００を示している。断面２１５００は、ＰＣＢ２１５０１、はんだボール２１５０２、マイクロバンプ及び再配線層を有するラミネート又は基板２１５０３、ＲＦ能動及び受動デバイス２１５０４（例えば、無線チップ）、表面実装型デバイス（ＳＭＤ）２１５０５及び２１５０６、並びに成形コンパウンド２１５０７を含んでいる。
ＳＭＤ２１５０５及び２１５０６は、例えば先述のバラン、アンテナ、ダイプレクサ、マルチプレクサ、フィルタ（例えば、バンドパスフィルタ及びローパスフィルタ）などのフロントエンドコンポーネントを含み得る。これらのＳＭＤは重要な機能を実行する。例えば、バランはコモンモードノイズを除去するために使用され、ダイプレクサ及びマルチプレクサはアンテナ共有を可能にし、バンドパス／ローパスフィルタは不要な信号及びブロッカを排除する。追加のサービスを提供するためにより多くの周波数帯域がコンピューティングプラットフォームに追加されるとき、コンポーネントの数がさらに増加する。しかしながら、これらのコンポーネントはプラットフォームの約５０％から７０％の領域を占め得るとともに、部品表（ＢＯＭ）全体の約３０％から５０％のコストを占め得る。
一部の態様は、ＳＭＤ及び他のコンポーネントをパッケージング基板（例えば、ラミネート）又はホストＰＣＢ内に印刷することによって形成される集積基板フロントエンド（ｉＳＦＥ）又は外部基板フロントエンド（ｅＳＦＥ）を記述する。そうして、プラットフォームの横方向の面積及び高さの節減が実現される。加えて、高度に統合されたコンピューティングプラットフォームが達成される。
一部の態様は、第１の面を有するダイ（例えば、プロセッサダイ）と、該第１の面に沿ってダイに結合された第１組のはんだボールとを含む装置（例えば、コンピューティングプラットフォーム）を記述する。当該装置は更に、第１組のはんだボールに隣接するラミネートベースの基板を含み、該ラミネートベースの基板はその中に埋め込まれた平衡フィルタを含み、該平衡フィルタは、第１組のはんだボールのうちの少なくとも１つを介して第１のダイに通信可能に結合される。ここで、ラミネートがｉＳＦＥを形成する。一部の態様において、利用可能なレイヤ数に応じて、ｉＳＦＥ部分もダイの真下にあることができる。
一部の態様において、第１の周波数帯域用の第１の送信パスと、第１の周波数帯域とは異なる第２の周波数帯域用の第２の送信パスとを含む装置が提供される。一部の態様において、当該装置は更に、第１及び第２の送信パスに共通のノードを、該ノードがアンテナに結合されることになるように含む。一部の態様では、当該装置は、共通ノードに結合された伝送ゼロ回路を含む。
一部の態様において、伝送ゼロ回路は、入力と出力との間の信号伝送が停止される周波数である伝送ゼロを提供する。例えば、フィルタが、当該フィルタの入力と出力との間の伝達関数を形成し、フィルタの応答を整形するために、伝送ゼロ周波数を、通過帯域エッジ周波数及び通過帯域リップルとともに使用する。一部の態様において、伝送ゼロ回路を有する装置はｉＳＦＥの一部である。
様々な態様のｉＳＦＥは、例えば、低温同時焼成セラミック（ＬＴＣＣ）プロセス、又はＳＯＩ（シリコンオンインシュレータ）若しくは高抵抗Ｓｉ上のＩＰＤ（集積受動デバイス）、又はより高コストなラミネートパッケージなどの、他の集積方式よりもコスト的に低くなり得る。様々な態様のｉＳＦＥは、スタンドアロンコンポーネントとしてシリコン（Ｓｉ）にカスタマイズされることができ、あるいは、Ｓｉパッケージ内に又はＳｉが上に位置するＰＣＢに集積されることができる。断面２１５００は、集積されたＳＭＤ２１５０５及び２１５０６を有するラミネート２１５０３を示している。
図２１６は、いくつかの態様に従う、ラミネート又は基板内にＲＦフロントエンドの集積コンポーネントを有するコンピューティングプラットフォームの断面図を示している。図２１６は、コンピューティングプラットフォームの断面２１６００を示している。他の図の要素と同じ参照符号（又は名称）を有する図２１６の要素は、説明されたものと同様の方法で動作又は機能することができるが、そのように限定されるものではない。図２１６は、ここでは、ｉＳＦＥ及びｅＳＦＥを説明するために使用される。図２１６はアンテナを図示していないが、ここでの以降の図が、図２１６で説明されるコンポーネント及び／又は技術が、超薄型プロセッサダイ－アンテナコンポーネントチップを得るために、どのようにしてミリメートル波レンジ又は他の周波数レンジのアンテナとともに実装され得るかを示す。
断面２１６００は、集積されたＳＭＤ２１６０５及び２１６０６を有するラミネート２１６０３を示している。断面２１５００と比較して、ここでは、ディスクリート部品２１５０５及び２１５０６がもはやスタンドアロンコンポーネントとして必要とされず、ラミネート２１６０３内に完全に一体化されて完全なｉＳＦＥコンポーネントを形成しているので、ＢＯＭが短縮される。一部の態様において、ラミネート２１６０３は、最小限のレイヤ数（例えば、５層未満）でフロントエンド全体の機能を基板２１６０３に集積／印刷する標準的なシリコンパッケージ基板技術を使用する。様々な態様のラミネートベースの基板２１６０３は、例えばコアベースの基板又はコアレス基板などの伝統的な方式を用いて、低コストで製造される。様々な態様のラミネートベースの基板２１６０３は、薄いコア及び薄い予め含浸された層を有するシリコンパッケージ又はスタンドアロンコンポーネントに資する。様々な態様のラミネートベースの基板２１６０３はまた、ファンアウト及びｉＳＦＥにも資する。一部の態様において、ラミネート２１６０３は、基板の厚さの利用可能性に応じて、最小数の層又は複数の層として１つの金属層を有することができる。
一部の態様において、単層又は１．５層のラミネート又は少ないレイヤ数を使用するとき、ビアの代わりにはんだ接続を使用することができ、メインＰＣＢ上のデバイスの下の領域をインダクタ及びキャパシタの部分としても使用することができる。図２１６は基板の頂面及び底面にはんだボールを示しているが、理解されることには、はんだボールが通常の表面実装技術（ＳＭＴ）接続で置き換えられる場合、はんだボールをランドグリッドアレイ（ＬＧＡ）接続で置き換えることができる。一部の態様において、頂面及び底面に、又はこれらの面の一方に、Ｃｕ（銅）ピラーを使用することができる。一部の態様において、基板は、集積受動部品と並んでダイ用のキャビティを有することができる。
一部の態様において、ラミネート２１６０３は、一般的なパッケージ及びＰＣＢに使用される材料を用いて作製されることができる。一部の態様において、ラミネート２１６０３の材料の透磁率（εｒ）は、２－３０の範囲である。一部の態様において、ラミネート２１６０３の厚さは、密度及び絶縁の要件に応じて２μｍから２００μｍの範囲とすることができる。一部の態様において、ラミネート２１６０３は、マイクロビア及びスルーホールを用いて、あるいは、これらのインターコネクトのうち１つだけを用いて作製されることができる。一部の態様において、ラミネート２１６０３は、１つのコア／プリプレグ材料を備えた２つの金属層と同じ少なさとし得る。一部の態様において、ラミネートベースの基板はマイクロビアから独立である。
最小数の金属層又は薄いパッケージング基板を使用するとき、理解されることには、局所的なグランドの存在が、かなりの寄生成分が追加することがあり、そのような寄生成分は特定の場合には非常に有用であるが、それらはまた、相互に結合されるインダクタ間のカップリングを劣化させてしまい得る。そのような一態様において、パッケージの主たる層が、特定の領域内に局所的に存在するグランドを有しないようにし得る。さらに、これまた理解されることには、概略図中のコンポーネントのうち幾つかを、例えばＳＭＴバンドパスフィルタ、ＳＭＴキャパシタ及びインダクタ、又はオンＳｉキャパシタ及びインダクタなどの、ディスクリート部品を用いて実装してもよい。全ての部分が常に、基板上にプリントされたコンポーネントとして集積されるといったことは必須ではない。一部の態様はまた、このような基板のコアレス実装において奇数個の層を有することができる。最小数の層を使用するとき、様々な態様の技術は、それら自身を、フレキシブル／屈曲可能エレクトロニクスにとって極めて良好なものとする。
材料、厚さ、設計ルール、及びアーキテクチャの正しい組み合わせを使用することによって、完全なＷｉ－Ｆｉ、ＢＴ（ブルートゥース（登録商標））、及び全地球的航法衛星システム（ＧＮＳＳ）フロントエンドを基板２１６０３に集積して実装することができる。しかしながら、これらの態様は上での通信規格に限定されるものではない。一部の例では、１０ＧＨｚを超えるものである例えばＷｉＧｉｇ又は５Ｇ信号などの他の規格に関連付けられたハードウェアを基板２１６０３に集積して実装してもよい。従って、シリコンチップ２１６０４の周りの全てではないにしても多くのスタンドアロンコンポーネントを、完全に又はほぼ完全に排除することができ、パッケージを、より薄く、より安価に、より小さく、そして、より高性能にすることができる。例えば、成形コンパウンド２１６０７の厚さは成形コンパウンド２１５０７の厚さよりも小さく、従って、パッケージ厚さ（例えば、高さ）が低減される。
一部の態様において、ラミネート２１６０３は、最小限の回路で他の周波数帯域の他の平衡フィルタに接続されることができる各周波数帯域用の集積平衡フィルタを含む。従って、一部の態様によれば、複数の帯域にわたるシングルエンドアンテナ共有又はダイポールアンテナ共有が達成される。一部の態様において、有意な追加の処理コストなしで、及び標準的ではないＰＣＢ／基板材料を必要とせずに、フロントエンドコンポーネントを超薄型基板２１６０３及びＰＣＢ２１６０１に集積するために、支配的誘導性及び支配的寄生容量性の設計が採用される。寄生容量を使用することにより、帯域内及び帯域外の所望の応答を達成するために、最小限の数の物理的に実現可能なコンポーネントが使用される。一部の態様では、パッケージそれ自体内では物理的なグランドが使用されない。代わりに、一部の態様では、リファレンスボードのグランドを使用することで、ラミネート２１６０３及び／又はＰＣＢ２１６０１の金属層が解放される。
図２１７は、いくつかの態様に従う、ラミネート／基板内に部分的に実装されるスマートデバイス又はコンピュータシステム又はＳｏＣ（システムオンチップ）を示している。接続２１７７０は、複数の異なるタイプの接続を含むことができる。一般化するために、セルラー接続２１７７２及びワイヤレス接続２１７７４を有するコンピューティングデバイス２１７００を示す。セルラー接続２１７７２は、一般に、例えば、ＧＳＭ（グローバル・システム・フォー・モバイル・コミュニケーションズ）若しくは変形又は派生形、ＣＤＭＡ（符号分割多重アクセス）若しくは変形又は派生形、ＴＤＭ（時間分割多重）若しくは変形若しくは派生形、又は他のセルラーサービス規格を介して提供されるなどの、無線キャリアによって提供されるセルラーネットワーク接続を指す。ワイヤレス接続（又はワイヤレスインターフェイス）２１７７４は、セルラーではない無線接続を指し、パーソナルエリアネットワーク（例えばブルートゥース（登録商標）、ニアフィールドなど）、ローカルエリアネットワーク（例えばＷｉ－Ｆｉなど）、及び／又はワイドエリアネットワーク（例えばＷｉＭａｘなど）、又は他のワイヤレス通信を含むことができる。一部の態様において、例えばアンテナ、バラン、ダイプレクサ、トリプレクサ、マルチプレクサ、バンドパスフィルタ、ローパスフィルタなどの、セルラー接続２１７７４の様々なフロントエンドコンポーネントがｉＳＦＥとして実装される。
上での技術は、とりわけ、モバイルデバイス実装に用途を見出すことになる。モバイルデバイスＩＣ－アンテナ用途の過去の実装では、プロセッサＩＣがアンテナと直接的にインターフェイスをとっていた。しかしながら、将来のミリメートル波及び他の周波数レンジ用途は、例えばマルチプレクサ、バラン、フィルタ、及びこれらに類するものなどの中間機能を、プロセッサダイとアンテナとの間の回路内に配置することを必要とすることになる。例えば携帯電話などのユーザデバイス内のスペースは非常に小さいので、今日においてはディスクリート部品及び表面実装型デバイス（ＳＭＤ）によって実装されるのが通常であるこれらの機能を、そのようなディスクリート部品及びＳＭＤよりも遥かに薄くして、遥かに小さい体積のみを占めるようにしなければならないことになる。例えば、将来の積層厚さは、ダイについて１００ミクロン未満、そしてコンポーネントについて２００ミクロン未満の範囲内になると予想される。従って、これらのコンポーネントを極薄にしなければならないことになる。
さらに、将来の実装はまた、ミリメートル波アプリケーションをＷｉ－Ｆｉ、ＷｉＧｉｇ、及びＬＴＥアプリケーションと組み合わせるかもしれない。従って、様々な周波数レンジで動作するネットワーク間の接続が必要になる。故に、例えばパッケージオンパッケージ又はサイドバイサイド実装をしたｍｍＷａｖｅアンテナソリューションとＷｉ－Ｆｉアンテナソリューションとの間に、中間回路が存在することを必要とすることになる。同じことが、ＬＴＥ及びＷｉＧｉｇのアンテナソリューションとの相互接続についても言える。換言すれば、中間コンポーネントを有する異なる周波数の積層無線が望ましいことがあり得る。チップとアンテナの間のＳＭＤ及びコンポーネントが、超薄型、超低プロファイル、及びＰＣＢライクなソリューションであることが必要不可欠である。何故なら、パッケージオンパッケージでは、より多くの無線、より多くのフィルタリング、及びより多くの他の無線コンポーネントが存在し、それらが継続的に密度を増しそうであるからである。ｉＳＦＥ及びｅＳＦＥ技術は、これらの機能及び相互接続のための超薄型コンポーネントを必要とすることに対するソリューションを提供する。ｉＳＦＥ及びｅＳＦＥ技術の使用は、バラン、フィルタ、及びこれらに類するものなどの必要機能をまさに基板それ自体に印刷して、ＰＣＢライクな超薄型部品を作製し、例えば上述のディスクリート部品などの高背コンポーネント及び比較的大きいＳＭＤを排除又は実質的に減らすことを可能にする。換言すれば、ｉＳＦＥ及びｅＳＦＥ技術を使用して、必要な機能を、部品としてではなく、プリントされた、インダクタ、及びキャパシタ、及びディスクリート部品にて通常見られる他の機能として、基板それ自体にプリントすることができる。多数の異なるインダクタ及びキャパシタを基板にプリントして、とりわけ、パッケージオンパッケージ構成にて実装された異なるネットワーク（Ｗｉ－Ｆｉ周波数から、ＬＴＥ周波数まで、ｍｍ波周波数までとし得る）の相互接続に使用することができる。一例として、キャパシタプレートを２０ミクロンから３０ミクロンの間の範囲としたキャパシタとして二層構造が実装されている。これらの結果は、コンポーネントを（厚さに関して）可能な限りほぼ見えないものとし、ダイと同じ平面内に配置されるほどに薄くする。
図２１８は、いくつかの態様に従う、ダイと（１つ以上の）アンテナの間に構成され得る上述の超薄型コンポーネントを使用した、成形パッケージオンパッケージ埋込ダイラジオシステムの側面図である。図２１８のパッケージオンパッケージ実装は、図２１５の実装と非常に似ているが、一部の態様によれば、図２１８においては、ｅＳＦＥ技術によって実装される例えばバラン、フィルタ、及びこれらに類するものなどの機能が、ＰＣＢ２１８０８それ自体にインプリントされ得る。パッケージ２１８０１は第１のパッケージを示し、パッケージ２１８０３は第２のパッケージを示している。図２１８は、パッケージング基板（例えば、ラミネート）中又はラジオサブシステムのホストＰＣＢにＳＭＤその他のコンポーネントを印刷することによって形成される例えば集積基板フロントエンド（ｉＳＦＥ）機能又は外部基板フロントエンド（ｅＳＦＥ）機能などの超薄型技術の使用による劇的な高さ及び体積の減少を例示している。例えば、図２１８において、アイテム２１８０５はデカップリングキャパシタ（ＤＥＣＡＰ）であり、２１８１１はｉＳＦＥコンポーネントであり、これらの双方が、上述のｉＳＦＥとして実装されるフィルタ、バラン、マルチプレクサ、カプラ、高調波フィルタ、若しくはアンテナ、又はこれらに類するものなどのＲＦ機能を実装する回路において使用され得る。これらのＲＦ機能は、ｉＳＦＥとして基板に印刷され得る。アイテム２１８０６、２１８０７、２１８０９は、一部の態様によれば、それぞれ、ミリメートル波、Ｗｉ－Ｆｉ、及びＬＴＥラジオシステムを具現化するダイである。特筆すべきことには、ｅＳＦＥ２１８１１及びＤＥＣＡＰ２１８０５がダイの高さの範囲内にあり、このことは、それらがｉＳＦＥ及び／又はｅＳＦＥ技術にて実装されるので、これらの機能に関する高さ及び体積の劇的な減少を可能にする。矢印２１８２１は、必要に応じて上から下へ及び外側への短い同軸型のグランド－信号－グランド（ＧＳＧ）遷移を有するＰＣＢ階層を指し示している。矢印２１８２３は、外部への短くて低損失の遷移を指し示しており、目標インピーダンスは必要に応じて３０オームから６０オームであり、これははんだボール２１８１９により得る。ダイ２１８０６及びｅＳＦＥコンポーネント２１８０７はどちらもＰＣＢ２１８０８上にインプリントされることができ、ｅＳＦＥコンポーネント２１８０７は、ダイ２１８０６とアンテナ（この図ではスペースを考慮して示されていない）との間に結合される例えば上述のもののような回路の一部であるか、あるいはそれを形成するかである。ダイ２１８０６を、例えば２１８１５にあるものなどのＤＥＣＡＰによって実装される機能、及びｅＳＦＥ２１８１７に接続し得る水平接続２１８１０、２１８１２も図示されている。モールド２１８２４内のダイ２１８０６はまた、例えば２１８１２などの水平接続及びモールド貫通ビア（やはり図示せず）によって、ダイ２１８０６と（１つ以上の）アンテナ（図示せず）との間の機能を実装し得るＤＥＣＡＰ２１８１５及びｉＳＦＥ２１８１７に接続され得る。
図２１８は、１つのパッケージが、階層２１８０１上の例えば２１８０７、２１８０９にあるＷｉ－Ｆｉ又はＬＴＥなどの１つ以上の周波数レンジで動作する無線を実装することができ、そして、第２のパッケージが、ダイ２１８０６において例えばｍｍＷａｖｅなどの別の周波数レンジで動作する無線を実装することができるパッケージオンパッケージ実装を例示している。パッケージ２１８０１内の機能２１８０５、２１８１１、及びパッケージ２１８０３内又はその上の機能２１８１３、２１８１５、２１８１７は、ディスクリート部品として実装されておらず、その代わりに、まさにＰＣＢそれ自体上にインプリントされている。これは、ｉＳＦＥ及び／又はｅＳＦＥ技術が、ここでは２１８０６であるダイと同じ階層に例えばｅＳＦＥ２１８１３などの機能をインプリントするという更なる利点を伴って、上で説明したように実装される望ましい場合にはダイと同一面内のＰＣＢそれ自体上にこれらのコンポーネントをインプリントする能力を提供するという１つの利点である。さらに、記載されるパッケージオンパッケージ態様においては、ｅＳＦＥ機能とｉＳＦＥ機能とを交換することができる。例えば、Ｗｉ－Ｆｉダイ２１８０７を支援するｉＳＦＥ又はｅＳＦＥを、ｍｍＷａｖｅダイ２１８０６の真下又は同じレベルに配置することができ、その逆も然りである。換言すれば、特定の周波数レンジの特定のダイを支援するｉＳＦＥ／ｅＳＦＥは、それが支援するダイと同一面内にある必要はない。一部の態様によれば、これは、或るダイを支援するｉＳＦＥ／ｅＳＦＥ回路を、支援されるそのダイとは異なる面内に配置して、異なる面内で利用可能であり得るより多くの余地を利用するという利点を提供する。
図２１９は、いくつかの態様に従う、３つのパッケージが互いに上下に積み重ねられた成形積層型パッケージオンパッケージ埋込ダイラジオシステムの側面図である。全体として２１９００にて、３つのパッケージが２１９０１、２１９０２、及び２１９０３にて示されている。一部の態様において、これらのパッケージは、それぞれ、ダイ２１９０６の動作によるＬＴＥ周波数、ダイ２１９０８の動作によるＷｉ－Ｆｉ周波数、及びダイ２１９１０の動作によるｍｍＷａｖｅ周波数で動作するとして示される。パッケージは、２１９２４、２１９２６にてモールドを有する成形パッケージとし得る。図示のコンポーネントは、一部の態様によれば、図２１８にて説明したそれぞれのコンポーネントと基本的に同じであり、一部の態様において、ｅＳＦＥコンポーネント及びｉＳＦＥコンポーネントがダイとアンテナとの間の回路機能を提供して同様に機能し得る。ｅＳＦＥ機能とｉＳＦＥ機能とを交換することができる。例えば、Ｗｉ－Ｆｉダイ２１９０８を支援するｉＳＦＥ又はｅＳＦＥを、一部の態様においてスペースの使用にとって有利であり得るように、ｍｍＷａｖｅダイ２１９１０の真下又は同じレベルに配置することができる。
ここで企図されるサブシステムの各々は、集積チップ、システムインパッケージ、プロセッサ上で走るソフトウェアなどを使用して実装されることができる。
５Ｇ ３０ＧＨｚ及び４０ＧＨｚ帯域用のミリメートル波ＲＦアーキテクチャが、ＷｉＧｉｇ ６０ＧＨｚ帯域とともに開示され、これらは、ＢＢＩＣ及びここではＲＦＩＣとも称する無線周波数フロントエンド（ＲＦＦＥ）の２つのチップに基づくことができる。一部の態様によれば、ＢＢＩＣ及びＲＦＩＣは単一のＲＦケーブルを介して互いに接続される。開示されるアーキテクチャは、５７－７０ＧＨｚスペクトルでのＷｉＧｉｇ ２×２ ＭＩＭＯの同時且つ自律的な送信及び受信と並行して、２４－２９．５ＧＨｚスペクトル又は３７－４５ＧＨｚスペクトルのいずれかでの、５Ｇ ２×２多入力多出力（ＭＩＭＯ）アンテナアレイの同時且つ自律的な送信及び受信を可能にする。前述の２つの５Ｇ周波数帯域は、一部の態様によれば、最新のＷｉＧｉｇチャネルと組み合わされる、新興の５Ｇ合意スペクトルを含む世界的な最小在庫管理単位（stock keeping unit；ＳＫＵ）製品をサポートするために一般に使用される周波数帯域である。換言すれば、携帯電話は、その電話があり得る所与の地域でサポートされる（すなわち、所与の地域での送信及び受信に使用される）５Ｇ周波数帯域に関係なく、世界中で動作するように構成されることができる。開示されるシステムは、ＩＣサブシステム間で１本のケーブルのみを使用するという追加の利点を有して、また、非常に少ない数の周波数シンセサイザ（一部の態様では最小限の数のシンセサイザ）を使用して、この能力を提供する。周波数シンセサイザは一般に、デジタル位相ロックループ（ＤＰＬＬ）と電圧制御発振器（又はデジタル制御発振器）とを含む。用語ＤＰＬＬ及びシンセサイザは、ここでは、交換可能に使用されることがある。開示されるアーキテクチャは２４－２９．５ＧＨｚスペクトル及び３７－４５ＧＨｚスペクトルの使用事例に関するものであるが、当業者が認識することには、開示されるアーキテクチャはこの使用事例に限定されるものではない。様々な地域によって最終的に他の周波数帯域が決定されれば、開示されるアーキテクチャはその決定された使用事例のスペクトルで動作することになる。
ここでの一部の例では、単に略記法の問題として、２４－２９．５ＧＨｚのスペクトルは、２８ＧＨｚ、２９．５ＧＨｚ、又は３０ＧＨｚと称されることがあり、３７－４５ＧＨｚのスペクトルは３９ＧＨｚ又は４０ＧＨｚと称されることがあり、５７－７０ＧＨｚスペクトルは、６０ＧＨｚ又は７０ＧＨｚスペクトルと称されることがある。
５Ｇに関する標準化団体は現在、５Ｇエコシステムについて、上記の２つの５Ｇ周波数帯域のうちの一方のみが任意の所与の時点でデバイスに使用されることに合意している。例えば、米国ではこれらの５Ｇ周波数帯域のうちの１つがサポートされて使用され、欧州ではこれらの５Ｇ周波数帯域のうちの別の１つがサポートされて使用されることがあり得る。他国の例も挙げることができる。あるいは、１つのインターネットサービスプロバイダ（ＩＳＰ）がこれらの５Ｇ周波数帯域のうちの１つでサービスを提供し、同じ国の別のＩＳＰがこれらの５Ｇ周波数帯域のうちの２つ目でサービスを提供することがあり得る。上記の２つの５Ｇ周波数帯域のうちの一方のみが任意の所与の時点でデバイスに使用されることが合意されているため、２つの５Ｇ周波数帯域のうちの一方は特定の地域で「不使用」又は「サポートなし」となり（すなわり、その所与の地域での送信又は受信には使用されない）、その特定の不使用帯域は、そのデバイスが使用される国、又は使用されているＩＳＰに依存する。
２×２ＭＩＭＯアンテナサブシステムの場合、同じ周波数帯域で送受信される２つの情報ストリーム（例えば、垂直偏波情報ストリーム及び水平偏波情報ストリーム）が存在する。懸案事項は、ＭＩＭＯアンテナサブシステムから最終的に同じ周波数で放射されることになる２つの情報ストリームを、同時に、許容できない歪みやその他のＲＦ問題なしに、どのようにして、ＢＢＩＣ又は同様のサブシステムから、単一のＲＦケーブルを横切って、ＲＦＩＣ又は同様のサブシステムに送るかである。開示されるシステムの一態様は、上記の２つの５Ｇ帯域のうちの「不使用」周波数帯域を使用して、２つのＭＩＭＯストリームのうちの一方をその周波数帯域にて、ＢＢＩＣとＲＦＩＣとを接続するＲＦケーブルを介して送受信し、それにより、２つの５Ｇ周波数帯域間の隔たりによって２つの情報ストリーム間の十分なアイソレーションを提供して、信号によって引き起こされる歪みを、送受信を無線ユーザデバイスにとって商業的に許容できるものにするレベルまで減少させる。動作において、一部の態様によれば、ＢＢＩＣは、ベースバンドから／へのＲＦへの／からの直接変換を実行し、ＲＦＩＣは主に、５Ｇ及びＷｉＧｉｇ用の統合アンテナサブシステムにて配置されたミリメートル波アンテナ素子への送信／からの受信のために信号を分割／結合することを実行する。一部の態様により、以下にて、そのシステムを図２２０に示す。
第２のＭＩＭＯストリームに代替の（「不使用」）５Ｇ帯域を使用することは、各帯域についてＢＢＩＣ内に単一のチェーンのみを必要とし、故に、シリコンサイズを節約する。双方のＭＩＭＯストリームに対する単一のＤＰＬＬは、より多くのシリコンスペースを節約するとともに、消費電力を節減することを可能にする。双方のＭＩＭＯストリームに対する単一のＤＰＬＬは、共通リファレンスクロックを用いる２シンセサイザソリューションとは対照的に、２つのストリーム間に位相雑音コヒーレンシを提供し、例えばリンクバジェット及び受信感度といったＭＩＭＯ性能に寄与する。ＲＦＩＣ内のシンセサイザを回避することは、シリコンサイズを節約することを可能にし、シンセサイザＶＣＯの引き込み効果及び周波数ジャンプを排除又は大幅に低減し、故に、ＴＸからＲＸ又はその逆への遥かに高速な移行を可能にし、最終的に、より良好なシステム性能につながる。さらに、ＲＦＩＣ内にシンセサイザを持たないことは、一部の態様において、ＲＦＩＣが、大規模アレイビームフォーミングを実行するための、独立したシンセサイザを有する複数のＲＦＩＣ間での複雑な同期スキーム及びキャリブレーションを必要としないことを意味する。ＲＦミリメートル波周波数への直接変換は、不所望なスプリアスやエミッションに対する回復力を向上させ、通常は大きなフィルタを回避して、故にシリコンサイズを節約することになる。さらに、ここに記載されるようなミリメートル波周波数への直接変換は、例えばロングタームエボリューション（ＬＴＥ）、無線ローカルエリアネットワーク（ＷＬＡＮ）、ブルートゥース（登録商標）（ＢＴ）、及び全地球航法衛星システム（ＧＮＳＳ）などの他の通信プロトコルとの共存性を、これらのプロトコルの６ＧＨｚ以下の周波数とミリメートル波周波数との間の良好な隔たり（後述する）によって向上させる。
図２２０は、いくつかの態様に従う、５Ｇ及びＷｉＧｉｇのためのミリメートル波ＲＦアーキテクチャのハイレベルブロック図である。システム２２０００は、ＲＦケーブル２２００２－２２００２を介して１つ以上のＲＦＩＣ２２００３－２２００３に結合されるＢＢＩＣ２２００１を含んでいる。一部の態様において、図中で縦方向のドットで指し示されるように、それ自身のＲＦＩＣを有する１つ以上のケーブルが存在することができる。換言すれば、Ｎ本のケーブルとＮ個のＲＦＩＣとが存在し得る。一部の態様において、Ｎの値は、例えば基地局の場合に８とすることができ、例えば携帯電話の場合に２とすることができる。当業者は、設計要求に応じて、異なる最大値のＮを有するシステムを実装し得る。各ＲＦＩＣが、５Ｇ及びＷｉＧｉｇ用の１つのｍｍＷａｖｅアンテナサブシステム２２００５－２２００５に結合される。一部の態様において、図中の縦方向のドットで指し示されるように、１つ以上のアンテナサブシステムが存在することができる。換言すれば、上述したようにＮに対する値の例を有するＮ個のアンテナサブシステムが存在し得る。ＢＢＩＣ２２００１で実行されるベースバンドからＲＦへの変換（及びその逆）は、一部の態様において、２つのシンセサイザのみで行われ、後述するように、１つのシンセサイザは、５７－７０ＧＨｚスペクトルでのＷｉＧｉｇ用の直接アップ／ダウンコンバージョン用であり、それと並列のもう１つのシンセサイザは、ストリーム対のうちの１つが２４－２９．５ＧＨｚスペクトルにあり且つストリーム対のうちの１つが３７－４５ＧＨｚスペクトルにある５ＧデュアルＭＩＭＯストリーム用である。ＲＦＩＣ２２００３－２２００３に追加のシンセサイザは必要ない。
図２２１は、いくつかの態様に従う、５Ｇ及びＷｉＧｉｇのためのミリメートル波ＲＦアーキテクチャの周波数変換計画を示している。図２２１におけるアップコンバージョン方式は送信器（ＴＸ）に関するものである。受信器（ＲＸ）に関するダウンコンバージョンは、概念的に基本的に同じである。一般に、５Ｇ ＭＩＭＯデュアルストリームは、十分なアイソレーションを持って単一のＲＦケーブルにわたって分割される。（２つのうちの）第１のＭＩＭＯストリームは、５Ｇの２４－２９．５ＧＨｚ周波数帯域又は５Ｇの３７－４５ＧＨｚ周波数帯域のいずれかで、送信においてベースバンドからＲＦに直接アップコンバートされ、受信においてＲＦからベースバンドに直接ダウンコンバートされる。第２のＭＩＭＯストリームは、３７－４５ＧＨｚ帯域又は２４－２９．５ＧＨｚ帯域のいずれかの、現在使用されていない代替のＲＦ帯域を使用する。単一のシンセサイザが、２４－２９．５ＧＨｚ帯域の場合はＲＦに３／２を乗算し、あるいは３７－４５ＧＨｚ帯域の場合はＲＦに２／３を乗算することによって、ＲＦ周波数と中間周波数（ＩＦ）との双方を生成する。そして、一部の態様によれば、ＩＦからＲＦを減算することから、ＬＯ周波数が生成される。ＩＦ及びＬＯの双方が、ＲＦの第１のＭＩＭＯストリームからの十分なアイソレーションを持って、単一のケーブルを横切って駆動される。一部の態様において、ＲＦＩＣ内で、送信において、ミキサを使用してＩＦ信号とＬＯ信号とを乗算することによって第２のＭＩＭＯストリームのＲＦ周波数が再生される（又は受信において、ＲＦ信号にＢＢＩＣからのＬＯ信号を乗算することによって、ＲＦ信号がＩＦに変換される）。これらのＭＩＭＯストリームの各々が、ＲＦチェーン（ＰＡ、ＬＮＡ、位相シフタ、及びコンバイナ／スプリッタを含む）を介して専用のアンテナアレイに接続され、一部の態様において、各ストリームが異なる偏波（一方のストリームは水平偏波、他方のストリームは垂直偏波）を持つ。上述の乗算及び上述の減算は、一部の態様によれば、乗算回路を含む周波数変換器及び減算回路を含む周波数変換器による、又は両方の回路の組み合わせによる周波数変換と見なすことができる。
システム２２１００は、ＢＢＩＣ２２１０１を含むものである結合アナログＲＦシリコンを含む。この態様では、ＤＡＣ２２１１０がミキサ２２１１２に結合され、ミキサ２２１１２が増幅器２２１１４に結合され、増幅器２２１１４が、バンドパスフィルタ（ＢＢＦ）２２１６０のバンク内のＢＰＦ２２１１６に結合されている。デジタルアナログ変換器（ＤＡＣ）２２１１０は、５Ｇ水平偏波ブロードバンド信号をミキサ２２１１２に伝える。ＤＡＣ２２１１１がミキサ２２１１３に結合され、その出力が増幅器２２１１５に結合され、該増幅器がＢＰＦ２２１１７に結合されている。デジタル位相ロックループ（ＤＰＬＬ）２２１１８を含むとともに、デジタル制御発振器（ＤＣＯ）（図示せず）を含み得るシンセサイザが、５Ｇ ３７ＧＨｚ－４５ＧＨｚスペクトル信号を生成し、それが、ＤＡＣ２２１１１からのブロードバンド垂直偏波信号を、ミキサ２２１１３を介して、５Ｇ ３７ＧＨｚ－４５ＧＨｚ帯域へとアップコンバートし、そしてそれが、増幅され、ＢＰＦ２２１１７によって、ケーブル２２１０２を介してＲＣＩＦ２２１０３に送信される。２２１２２にて、５Ｇ ３７ＧＨｚ－４５ＧＨｚ帯域にある信号に１／３を乗算することによって、局所発振器（ＬＯ）信号である５Ｇ ＬＯ １２－１５ＧＨｚが生成され、そして、そのＬＯ信号が、増幅器２２１２４及びＢＰＦ２２１２６を介してケーブル２２１０２上に送信される。２２１２０にて、シンセサイザ出力信号に２／３を乗算することによって、２４－２９．５ＧＨｚ帯域信号である第２の５Ｇ ＲＦ信号が生成される。そして、２４－２９．５ＧＨｚ帯域にあるこの５Ｇ ＲＦ信号が、ミキサ２２１１２において、ＤＡＣ２２１１０からのベースバンド水平偏波信号とミキシングされることで、ベースバンド水平偏波信号が２４－２９．５ＧＨｚ帯域にアップコンバートされる。
さらに、一部の態様において、垂直偏波ストリーム及び水平偏波ストリームは、２×２ＭＩＭＯアンテナサブシステムによるＴＸ又はＲＸに関して同じ５Ｇ周波数帯域にあるので、これら２つのストリームを、ＢＢＩＣから同一ケーブルを横切ってＲＦＩＣまで、一ケーブル上で一方のストリームが他方のストリームを歪めることなく伝送する必要がある。これは、一部の態様において、２つのストリームがケーブルを横切って伝送されるときに２つのストリーム間のアイソレーションを提供するよう、十分な周波数だけ隔てられた２つの周波数帯域で２つのストリームを伝送するために、ＢＢＩＣにてストリームのうちの一方を異なる（すなわち「不使用」）周波数帯域にシフトすることによって達成され得る。２つのストリームがＲＦＩＣによって受信されるときに、異なる周波数帯域にシフトされたストリームを、ＲＦチェーンを介して、アンテナサブシステムによる送信のためにその周波数帯域にシフトし返すことができる。別の言い方をすれば、ＢＢＩＣからケーブルを横切って伝送されるときは、２つのストリームは周波数帯域によって分離され、そして、ＲＦＩＣによって受信された後は、２つのストリームはシリコン内の別々のＲＦチェーンによって分離される。一例として、２つのストリームが３０ＧＨｚ帯域の垂直偏波信号及び３０ＧＨｚ帯域の水平偏波信号である場合、２つのストリームのうちの一方を、ケーブルを横切っての伝送のために４０ＧＨｚ帯域にアップコンバートすることができ、その後、それがＲＦＩＣで受信されたときに３０ＧＨｚ帯域に下方シフトし返すことができる。アップコンバージョン及びダウンコンバージョンにかかわらず、一方の周波数帯域に存在することがあって他方の周波数帯域にノイズを生じさせ得る自己誘導ノイズを最小化又は解消するために、２つのストリームが比較的同じ電力レベルにあること（とにかくＭＩＭＯの要件である）を供するように注意を払うことができる。比較的同じ電力レベルにある２つのストリームとは、一部の態様において、互いに約１０ｄＢ以内の電力レベルを意味し得る。また、後述するように、各周波数帯域の信号は、各信号を分離するために、ケーブルへの入力の位置でＢＢＩＣ上に、そして、ケーブルの出力の位置でＲＦＩＣ上に、それ自身のＢＰＦを有するべきであり、これもまた上述のノイズを抑制することになる。そして、ユーザデバイスが使用されている特定の地域でサポートされて使用されている５Ｇ周波数帯域による一方のストリームと、その特定の地域で使用されていない又は「サポートされていない」５Ｇ周波数帯域による他方のストリームとの、２つのストリームを伝送することができる。
以下の説明では、ユーザデバイスに関連する地域又はＩＳＰが２８ＧＨｚ帯域で動作する場合に、一部の態様に従って、スイッチ２２１３０Ａの接点２２１３１が位置２２１３４に設定され、スイッチ２２１５０Ａの接点が位置２２１５４に設定され、「不使用」周波数帯域は３９ＧＨｚ帯域である。同様に、ユーザデバイスが３９ＧＨｚ帯域をサポートする地域又はＩＳＰ領域に移動されるときに、一部の態様に従って、スイッチ２２１３０Ａの接点２２１３１は位置２２１３２に設定され、スイッチ２２１５０Ａの接点２２１５１は位置２２１５２に設定され、「不使用」周波数帯域は２８ＧＨｚ帯域である。用語「接点」は機械的接続の意味を含み得るが、ここで使用されるとき、「接点」はまた、電子デバイスが特定の位置へとバイアスされる又はその他の方法で「設定」される電気的接続をも意味し得る。ここでのスイッチは、例えば電界効果トランジスタ（ＦＥＴ）回路及び他のデバイス回路などの適切な電子デバイス回路として実装され得る。電子デバイスは、ここに記載されるスイッチとして機能し得るとともに、この段落で上述したように、ユーザデバイスが１つの地域又はＩＳＰ領域から別の地域又はＩＳＰ領域に移動して「不使用」周波数帯域が「使用」周波数帯域になるときに、自動的に適切な位置に設定されるように構成され得る。
ＲＦＩＣ２２１０３は、ＢＰＦバンク２２１６２内に例示されるＢＰＦ２２１３０、２２１４０、及び２２１５０を含んでいる。ＢＰＦ２２１３０は、上述のように地域又はＩＳＰに応じて位置２２１３２及び２２１３４に設定可能な接点２２１３１を有するスイッチ２２１３０Ａに接続される。位置２２１３２はミキサ２２１３８に接続し、そして、ミキサ２２１３８はスプリッタ／増幅器２２１３９に接続し、その出力がアンテナサブシステム２２１９０に結合される。一部の態様によれば、ＢＰＦ２２１３０、２２１４０及び２２１５０はケーブル２２１０２に接続される。ＢＰＦ２２１３０は、入力２２１２９で、ＢＰＦ２２１１６によってケーブル２２１０２に入る帯域２４－２９．５ＧＨｚ内の水平偏波ＲＦ信号を受信する。ＢＰＦ２２１４０は、入力２２１４１で、ＢＰＦ２２１２６によってケーブルに入る１２－１５ＧＨｚの間のＬＯ信号を受信する。ＢＰＦ２２１５０は、２２１４９で、ＢＰＦ２２１１７によってケーブルに入る３７－４５ＧＨｚ帯域内の水平偏波信号を受信する。ＢＰＦ２２１５０は、位置２２１５２及び２２１５４に設定可能な接点２２１５１を有するスイッチ２２１５０Ａに接続される。一部の態様によれば、位置２２１５４はスプリッタ／電力増幅器２２１５８に接続し、それにより、３９ＧＨｚ帯域の垂直偏波信号をアンテナサブシステム２２１９０に提供する。入力２２１４１で受信された１２－１５ＧＨｚ帯域内のＬＯ信号は、ＢＰＦ２２１４０からライン２２１４２上でミキサ２２１３８及び２２１５６に進む。ミキサ２２１５６はスプリッタ／電力増幅器２２１５８に接続されている。スイッチ２２１３０Ａの接点２２１３１が位置２２１３２に設定されるとき、２４－２９．５ＧＨｚ帯域内の水平偏波信号が、ミキサ２２１３８に進み、そこで１２－１５ＧＨｚ帯域内のＬＯ信号とミキシングされて、スプリッタ／電力増幅器２２１３９への、そしてひいてはアンテナサブシステム２２１９０への３９ＧＨｚ帯域内の水平偏波信号を提供する。従って、位置２２１５２からスプリッタ／電力増幅器２２１５３を介して直接的に３９ＧＨｚ帯域内の垂直偏波信号が進む。一部の態様によれば、スイッチ２２１３０Ａの接点が位置２２１３２によってミキサ２２１３８に接続されて、ミキサ２２１３８におけるＬＯ信号と２４－２９．５ＧＨｚ信号とのミキシングが水平偏波された３９ＧＨｚ信号を生成すると、３９ＧＨｚ帯域内の水平偏波信号が生成される。
スイッチ２２１３０の接点２２１３１が位置２２１３４に設定されるとき、ＢＰＦ２２１１６を介してＢＰＦ２２１３０の入力２２１３９で受信された２４－２９．５ＧＨｚ帯域内の水平偏波信号が、次いで直接的にスプリッタ／電力増幅器２２１３６に進み、そして、アンテナサブシステム２２１９０に伝えられる。スイッチ２２１５０Ａの接点２２１５１が２２１５４位置に設定されるとき、ＢＰＦ２２１１７を介してＢＰＦ２２１５０の入力２２１３９で受信された３７－４５ＧＨｚ帯域内の垂直偏波信号が、ミキサ２２１５６にて、ＢＰＦ２２１４０からの１２－１５ＧＨｚ帯域内のＬＯ信号とミキシングされて、２８ＧＨｚ帯域内の垂直偏波信号を生成する。故に、２８ＧＨｚ帯域内の垂直偏波信号はミキシングによって生成され、２８ＧＨｚ帯域内の水平偏波信号は、スイッチ２２１３０Ａの接点２２１３１が位置２２１３４に設定されて当該水平偏波信号を直接的にスプリッタ／電力増幅器２２１３６に伝えることによって生成される。図２２１Ａは、いくつかの態様に従う、図２２１に関して説明した５Ｇ ４０ＧＨｚ周波数帯域に関する周波数割り当ての概略図である。図２２１の周波数アップコンバージョン方式は、送信に関するものである。受信に関するダウンコンバージョン方式は、送信に関する方式と概念的に基本的に同じである。図２２１Ａにおいて、ＤＰＬＬ１は、一部の態様に従って、５Ｇの垂直偏波信号を３７－４３．５ＧＨｚ周波数帯域にアップコンバートするのに使用され得る５Ｇの３７－４３．５ＧＨｚ周波数帯域内の信号を提供するものとして示されている。一部の態様によれば、３７－４３．５ＧＨｚ周波数帯域内の信号に２／３を乗算することが、水平偏波された５Ｇ信号を２４－２９．５ＧＨｚ周波数帯域にアップコンバートするために使用され得る５Ｇの２４－２９．５ＧＨｚ周波数帯域内の信号を生み出す。一部の態様によれば、ＤＰＬＬ１からの出力信号はまた、図示のように、１２－１５ＧＨｚ周波数帯域内のＬＯ信号を形成するように１／３を乗算されることができる。図２２１Ａにおいて、ＤＰＬＬ２は、ＷｉＧｉｇの５７－７０ＧＨｚ周波数帯域内の信号を提供するものとして示されている。このＷｉＧｉｇ信号は、送信のためのアップコンバージョンについても、５Ｇの４０ＧＨｚ周波数帯域の周波数割り当ての概略図について説明したのとほぼ同じようにして、ＷｉＧｉｇ水平偏波信号及びＷｉＧｉｇ垂直偏波信号を変調するために使用されることができる。
異なるＭＩＭＯストリーム間の位相雑音コヒーレンシは、図２２１Ｂに見られるように、一方のストリームを２つの帯域（４０ＧＨｚ又は３０ＧＨｚ）のうちの１つから不使用の５Ｇ周波数帯域にわたってシフトするために使用されるシンセサイザソースが、そのストリームをその適切な送信周波数にシフトし返すためにも使用されるという概念に頼ることによって保存される。図２２１Ｂは、いくつかの態様に従う、２つの周波数帯域のストリームのうち第２の周波数帯域のストリームを不使用の５Ｇ周波数帯域にわたってシフトするのに使用されるシンセサイザソースを例示している。図２２１Ｂにおいて、一部の態様によれば、ケーブル２２１０２は、信号ＩＦ１、ＩＦ２、及び局所発振器信号ＬＯを、当該ケーブル内の個別のライン上で搬送する。信号ＩＦ２が２２１１２Ｂで局所発振器信号ＬＯとミキシングされることで、ＩＦ２信号が適切な５Ｇ帯域にアップコンバートされる。そして、アップコンバートされた信号がミキサ２２１３８Ｂに入力され、そこで同じＬＯ信号を用いて、信号が適切な５Ｇ帯域にダウンコンバートされる。アップコンバージョンが位相雑音を追加するが、ダウンコンバージョンが、以下の式（１）及び（２）に従って同じ位相雑音を減算する。結果は実験室試験によって検証されている。
Figure 2024059722000013
一部の態様において、信号ＩＦ２対信号ＩＦ１は、１ＧＨｚに相当するおよそΔＴ＜１ｎｓｅｃの遅延差を有する。図２２１Ｃは、１００ＭＨｚの周波数帯域にわたる位相雑音電力に関する位相雑音スペクトルを例示している。この周波数帯域にわたるカーブ２２１７０は、１００ＭＨｚよりも上での非有意な雑音寄与を示している。
図２２２は、いくつかの態様に従う、４０ＧＨｚ周波数帯域での５Ｇに関する送信アップコンバージョン周波数方式を示している。「不使用」の５Ｇ ３０ＧＨｚ帯域を利用して５Ｇ ４０ＧＨｚ帯域にアップコンバートすることの一例が示されており、垂直偏波ストリームは３０ＧＨｚ帯域に直接的に変換され、水平偏波ストリームは、３０ＧＨｚ帯域を使用し、その後、ＬＯとミキシングによって４０ＧＨｚ帯域に再変換され返す。
図２２２において、システム２２２００は、ケーブル２２２０２によってＲＦＩＣ２２２０３に接続されたＢＢＩＣ２２２０１を含んでいる。図２２２は、図２２１と非常に似ているが、２つの５Ｇ信号と並列にＷｉＧｉｇ信号を追加している。ＢＢＩＣ２２２０１内で、ＤＡＣ２２２３１が出力としてベースバンドＷｉＧｉｇを有している。ＤＡＣ２２２３１はミキサ２２２３３に接続されている。ここでは５７－７１ＧＨｚである適切なＷｉＧｉｇ周波数帯域用のＤＰＬＬ２２２３４が、ミキサ２２２３３への第２の入力として接続されている。そして、そのミキシング機能が、一部の態様によれば、ＷｉＧｉｇ帯域５７－７１ＧＨｚ内のＷｉＧｉｇ ＲＦを供給し、それが、増幅器２２２３５に、そしてひいては、ＢＰＦバンク２２２６０内のＢＰＦ２２２３７に進む。一部の態様によれば、ＲＦＩＣ２２２０３は、ＢＰＦバンク２２２６２内にＢＰＦ２２２４１を含んでおり、それが、２２２３８で入力として、ケーブル２２２０２上のＷｉＧｉｇＲＦ５７－７１ＧＨｚ帯域信号を受信し、それが直接的に、ここでは６０ＧＨｚとして表記された適切なギガヘルツ周波数帯域でスプリッタ／電力増幅器２２２４３に伝えられ、ひいてはアンテナサブシステム２２２９０に伝えられる。
ＤＡＣ２２２１０、ミキサ２２２１２、ＤＰＬＬ２２２１８、乗算器２２２２０及び２２２２２、増幅器２２２１４、２２２２４、並びにＢＰＦ２２２１６、２２２２６の組み合わせは、それぞれ、図２２１のＤＡＣ２２１１０、ミキサ２２１１２、ＤＰＬＬ２２１１８、乗算器２２１２０及び２２１２２、増幅器２２１１４、２２１２４、並びにＢＰＦ２２１１６、２２１２６の組み合わせと基本的に同じ組み合わせであり、基本的に同じ機能を提供する。換言すれば、ＤＰＬＬ２２２１８は、図２２１のＤＰＬＬ２２１１８と同様に、３７－４５ＧＨｚの周波数帯域内の垂直偏波５Ｇ信号を生成する。同様に、一部の態様によれば、図２２１においてのように、３７－４５ＧＨｚ帯域内の信号に１／３が乗算されて、１２．３－１５ＧＨｚ帯域内の局所発振器信号ＬＯが提供され、そしてそれが、増幅器２２２２４で増幅され、ＢＰＦ２２２２６を介してケーブル２２２０２上で伝送される。一部の態様によれば、ＤＰＬＬ２２２１８からの信号はまた、２２２２０で２／３を乗算されて２４－２９．５ＧＨｚの周波数帯域内の信号を提供し、それが、ミキサ２２２１２によって、ＤＡＣ２２２１０からの５Ｇ水平偏波ベースバンド信号を２４－２９．５ＧＨｚ帯域内の水平偏波信号にアップコンバートする。同様に、ＤＡＣ２２２１１、ミキサ２２２１３、増幅器２２２１５、及びＢＰＦ２２２１５の組み合わせは、図２２１のＤＡＣ２２１１１、ミキサ２２１１３、増幅器２２１１５、及びＢＰＦ２２１１７の組み合わせと基本的に同じであり、基本的に同じ機能を提供する。換言すれば、一部の態様によれば、ＤＡＣ２２２１１からの垂直偏波ベースバンド信号が、ミキサ２２２１３を介して３７－４５ＧＨｚ帯域内の垂直偏波信号にアップコンバートされ、そしてそれが、増幅器２２２１５及びＢＰＦ２２２１７を介してケーブル２２２０２に提供される。
ＲＦＩＣ２２２０３は、バンドパスフィルタ２２２３０、スイッチ２２２３０Ａ、接点２２２２１、ミキサ２２２３８、及びスプリッタ／電力増幅器２２２３９の組み合わせを含んでおり、これらは、図２２１のＢＰＦ２２１３０、スイッチ２２１３０Ａ、接点２２１３１、及びミキサ２２１３８と基本的に同じ組み合わせであり、基本的に同じ機能を提供する。同様に、ＢＰＦ２２２４０がライン２２２４２を介してミキサ２２２３８及びミキサ２２２５６に接続されており、この組み合わせは、図２２１のＢＰＦ２２１４０、ライン２２１４２、ミキサ２２１３８、及びミキサ２２１５６の組み合わせと基本的に同じであり、基本的に同じ機能を提供する。最後に、ＢＰＦ２２２５０、スイッチ２２２５０Ａ、接点２２２５１、及びスプリッタ／電力増幅器２２２５３の組み合わせは、図２２１のＢＰＦ２２１５０、スイッチ２２１５０Ａ、接点２２１５１、ミキサ２２１５６、及びスプリッタ／電力増幅器２２１５８と基本的に同じであり、基本的に同じ機能を提供する。従って、図２２１においてのように、位置２２２３２に設定された接点２２２３１によって３９ＧＨｚ帯域内の水平偏波信号が提供され、それ故に、水平偏波された２４－２９．５ＧＨｚ信号がＢＰＦ２２２１６を介してＢＰＦ２２２３０へとケーブル２２２０２を通って進むことによって、３９ＧＨｚ帯域内の水平偏波信号が生成される。その信号は、その後、ＢＰＦ２２２２６を介してＲＦＩＣ２２２０３のＢＰＦ２２２４０の入力２２２４４へとケーブル２２２０２上で進む１２．３－１５ＧＨｚ帯域内のＬＯ信号を用いたキサ２２２３８の動作によってダウンコンバートされる。図２２１と同様に、ＲＦＩＣ２２２０３のスイッチ２２２５０Ａがその接点２２２５１を位置２２２５２に設定するとき、ＢＢＩＣ２２２０１内のＢＰＦ２２２１７を介してＢＰＦ２２２５０の入力２２２４９へのケーブル２２２０２上の３７－４５ＧＨｚ信号から直接的に、３９ＧＨｚ帯域内の垂直偏波信号が、スプリッタ／電力増幅器２２２５３に進む。故に、垂直偏波された３９ＧＨｚ周波数信号帯域は直接的に生成される。
図２２３は、いくつかの態様に従う、２８ＧＨｚ送信シナリオのための送信アップコンバージョン方式を示している。この場合、２８ＧＨｚ帯域は、地域的要件又はＩＳＰ要件のために稼働中であると想定されるので、スイッチ２２３３０Ａはその接点を位置２２３３３に設定し、スイッチ２２３５０Ａはその接点を位置２２３５２に設定することになる。図２２３において、一部の態様によれば、ＢＰＦ２２３３０、スイッチ２２３３０Ａ、位置２２３３３に設定された接点２２３３１、及びスプリッタ／電力増幅器２２３３６の組み合わせは、図２２１のＢＰＦ２２１３０、スイッチ２２１３０Ａ、位置２２１３４に設定された接点２２２３１、及びスプリッタ／電力増幅器２２１３６と基本的に同じ組み合わせであり、基本的に同じ機能を提供する。一部の態様によれば、ＢＰＦ２２３４０、ミキサ２２３５６、スイッチ２２３５０Ａ、位置２２３５２に設定された接点２２３５１、及びスプリッタ／電力増幅器２２３５８の組み合わせは、図２２１のＢＰＦ２２１５０、スイッチ２２１５０Ａ、位置２２１５４に設定された接点２２１５１、ミキサ２２１５６、及びスプリッタ／電力増幅器２２１５８と基本的に同じ組み合わせであり、基本的に同じ機能を提供する。
ここで、２８ＧＨｚ帯域内の垂直偏波信号及び水平偏波信号を含むストリームに目を向けるに、一部の態様によれば、水平偏波信号は、ＢＢＩＣ２２３０１のミキサ２２３１２でベースバンドから２４－２９．５ＧＨｚ帯域にアップコンバートされ、増幅器２２３１４及びＢＰＦ２２３１６を介してケーブル２２３０２の入力に伝えられる。故に、一部の態様によれば、この２４－２９．５ＧＨｚ帯域内の水平偏波信号が、ＢＰＦ２２３３０の入力２２３２９で受信され、アンテナサブシステム２２３９０への伝送のために直接的にスプリッタ／電力増幅器２２３３６に伝えられる。
一部の態様によれば、垂直偏波信号は、ＢＢＩＣ２２３０１のミキサ２２３１３で３７－４５ＧＨｚ帯域にアップコンバートされ、増幅器２２３１５及びＢＰＦ２２３１７を介してケーブル２２３０２の入力に伝えられる。この垂直偏波信号が、ケーブル２２３０２を介してＢＰＦ２２３５０の入力２２３４９で受信される。この信号が、上述のように位置２２３５２に結成されているスイッチ２２３５０Ａの接点２２３５１を介して伝送される。故に、３７－４５ＧＨｚ帯域内の垂直偏波信号が、ミキサ２２３５６に伝えられる。一部の態様によれば、１２．３－１５ＧＨｚ帯域内の局所発振器信号ＬＯが、ＢＢＩＣ２２３０１の増幅器２２３２４及びＢＰＦ２２３２６を介してケーブル２２３０２に伝えられる。その信号が、ＢＰＦ２２３４０の入力２２３４１でＲＦＩＣによって受信され、ライン２２３４２上でミキサ２２３３８及び２２３５６の双方に伝送される。一部の態様によれば、このＬＯ信号を用いて、ミキサ２２３５６で３７－４５ＧＨｚ帯域内の垂直偏波信号がダウンコンバートされることで、もはや２８ＧＨｚ周波数帯域内の垂直偏波信号が生成され、それが、スプリッタ／電力増幅器２２３５８に、そしてひいては、アンテナサブシステム２２３９０に伝えられる。
上述のシステムは、所与の地域において双方の５Ｇ周波数帯域が同時に動作しない（サポートされていない）という仮定の下で動作する。一部の地域において双方の５Ｇ周波数帯域が同時に動作する必要があるように状況が変化した場合、それは、一部の態様によれば、双方の５Ｇ周波数帯域が同時にケーブルを横切って伝送され得るようにＢＢＩＣに追加の周波数シンセサイザを設けることによって達成され得る。これは、上述のようにケーブルを横切って伝送されるＷｉＧｉｇ周波数帯域及び５Ｇ周波数帯域によく似ている。この場合、ＲＦＩＣ内に各５Ｇ周波数帯域用のＲＦチェーンがなおもなければならないことになるが、ミキサが信号をその元々の５Ｇ周波数帯域にシフトし返す必要はないことになる。
図２２４Ａは、いくつかの態様に従う、ＢＢＩＣブロック図の第１部分である。図２２４Ｂは、いくつかの態様に従う、ＢＢＩＣブロック図の第２部分である。図２２４Ａ及び２２４Ｂは、上述のＬＯ信号を欠いている。しかしながら、図２２４Ａ及び図２２４Ｂは、後述する機能を説明するために含められている。
図２２４Ａは、図２２２及び２２３に示したシステムの更なる詳細を示している。この態様では、同相及び直交（ＩＱ）成分に関して回路を説明する。例えば、２２４０１は、要素２２４０３Ａが同相信号源を示し、２２４０５ＡがＷｉＧｉｇ用の直交信号源を示した、送信方式を示している。要素２２４０７は適切なクロック生成を示している。２２４０３には、同じタイプの要素について受信方式が示されている。送信方式及び受信方式の双方で、２つの５Ｇ周波数帯域の各々について同じ要素が示されている。図２２４Ｂにおいて、スイッチ２２４５１、２２４５３、２２４５５は、システムをＴＸモード、ＲＸモード、又は試験及び較正のために望まれる場合にループバックモードに置くように動作する。ループバックとは、電子信号、デジタルデータストリーム、又はそれらの送信元からのアイテムの流れを、意図的な処理又は変更なしで、システムを経由してそれらの送信元に戻るようにルーティングすることを指す。これは主に、システムの伝送又は輸送インフラストラクチャを試験する方法である。様々な実装又は態様が存在する。一例として、唯一の通信エンドポイントを有する通信チャネルが試験され得る。そのようなチャネルによって送信されたメッセージは、ただちにその同じチャネルによってのみ受信される。遠隔通信において、サービス提供する交換センタからのアクセス回線の伝送テストをループバック装置が実行し、それは通常、サービス提供される端末における要員の支援を必要としない。一部の態様によれば、開示されるシステムは、システムの試験及び較正のために、通常はＢＢＩＣの較正のために、スイッチがＲＦＩＣを切断してＴＸとＲＸとの間のループを閉じることによってこの能力を持つ。一部の態様において、試験及び較正はＩＱインバランスに対処する。ＴＸ、ＲＸ及びループバックモードは、図示しないプロセッサユニット（２つ以上のデジタルプロセッサを含み得る）から制御信号を受信する無線トランシーバ制御（radio transceiver control；ＲＴＣ）２２４５７によって制御される。一部の態様によれば、スイッチ２２４５１、２２４５３、２２４５５は各々３つの位置を有し、２２４５３としてこれらのスイッチのうちの１つについて列挙すれば、２２４５３Ａ（上）、２２４５３Ｂ（下）、及び２２４５３Ｃ（中央）を有する。スイッチ２２４５３の接点が２２４５３Ａに切り換えられる（そしてスイッチ２２４５１及び２２４５５の接点も上位置に切り換えられる）とき、システムはＴＸモードになる。スイッチ２２４５３の接点が２２４５３Ｂに切り換えられる（そしてスイッチ２２４５１及び２２４５５の接点も下位置に切り換えられる）とき、システムはＲＸモードになる。スイッチ２２４５３の接点が２２４５３Ｃに切り換えられる（そしてスイッチ２２４５１及び２２４５５の接点も中央位置に切り換えられる）とき、システムはループバックモードになる。一部の態様において、必要に応じて、ループバックモードを使用して上述の試験及び較正が実行され得る。
中間周波数（ＩＦ）スイッチ２２４５８が、最大４つの、各々が上述のようにそれ自身のケーブルを持つＲＦＩＣへの／からのストリームの送信及び受信のためのスイッチ／スプリッタ／コンバイナとして動作する。ここでは、それらのケーブルが２２４０２－１、２２４０２－２、２２４０２－３、及び２２４０２－４として示されている。４つのストリームのうちの１つ以上が、このようにして送信／受信のために切り換えられ得る。
図２２４Ｂには、シンセサイザＡ及びシンセサイザＢのブロック図の例も示されている。周波数シンセサイザを設計するとき、合成される正確な周波数は一般にシンセサイザの当初周波数ではない。一般に、当初周波数は、最終的な周波数に２を掛けたもの又は２で割ったものにすることができる。ここで、シンセサイザは、電圧制御発振器（ＶＣＯ）又はデジタル制御発振器（ＤＣＯ）（図示せず）と、例えば２２４６０などのＤＰＬＬとを含む。ＤＣＯは、ＤＰＬＬによって厳密に制御される特定の周波数を生成する。一部の態様によれば、シンセサイザは最終的に、例えば送信されるべき周波数といった特定の周波数を提供することになる。２つの分周器２２４６２、２２４６４が、ここでは４６－６０ＧＨｚ帯域内の信号であるそれらの入力周波数を２で分周し、表記した信号（２３－３０ＧＨｚ帯域内及び１１．５－１５ＧＨｚ帯域内）を提供する。そして、図示のようにこれらの信号をそれぞれ加算して、例えば、ここでは、５Ｇ用の３７－４５ＧＨｚ帯域内のＬＯ周波数（ここでは、簡略表記として４０ＧＨｚと示す）などの所望の周波数を生成する。シンセサイザＢは、当初周波数帯域（４６－６０ＧＨｚ）内の信号が１１．５－１５ＧＨｚ帯域内の信号と加算されてＷｉＧｉｇ用の５７－７０ＧＨｚ帯域内の信号（ここでは、簡略表記としてＬＯ－６０ＧＨｚと示す）に到達することを除いて、同様に動作する。
図２２５は、いくつかの態様に従う、詳細な無線周波数集積回路（ＲＦＩＣ）ブロック図である。図２２５は、図２２２及び２２３のＲＦＩＣコンポーネントと同様であるが、更なる詳細を伴っている。ＲＦＩＣ２２５００では、ＲＦＩＣへの及びＲＦＩＣからのデュプレクサ２２５０５を介するデュプレックス制御が、無線トランシーバ制御（ＲＴＣ）２２５０３によって制御される。低電力デジタル位相ロックループ（ＬＰＤＰＬＬ）２２５０１がクロッキングを提供する。ＬＰＤＰＬＬ２２５０１は、低下した周波数性能を持つが、非常に低い電力消費を持つ。ＬＰＤＰＬＬ２２５０１は、一部の態様において、ＲＴＣ２２５０３用のクロックとして使用される。ＬＰＤＰＬＬ２２５０１は、電力節減のために意図的に低下されているとしても、クロック用途によく適している。一部の態様によれば、ＲＴＣ２２５０３は、例えば、システムを送信モードに置くこと、システムを受信モードに置くこと、システムをループバックモードに置くこと、様々な機能のために特定のレジスタを設定すること、改善された又は最適な構成のために様々な増幅器の増幅を調整すること、及びこれらに類すること、などの機能のために使用される。無線はとてもアナログなシステムであるが、デジタルに制御される必要がある例えば上述のものなどの機能が存在し、それらをＲＴＣによって達成することができる。ＲＴＣは、ＲＴＣ２２５０３に入力される専用の制御情報（ここでは、ＲＴＣ ＤＡＴＡとして示す）をサンプリングするデジタルシステムである。このＲＴＣ ＤＡＴＡは、このような情報をシステムプロセッサから受信するＢＢＩＣから、ケーブルを横切って来る。
一部の態様では、全ての情報がケーブルを介して送受信され、故に、ケーブルを横切る４つの信号（５Ｇ ２８ＧＨｚ帯域信号、５Ｇ ３９ＧＨｚ帯域信号、ＬＯ、及びＷｉＧｉｇ帯域信号）に加えて、制御信号もケーブルを横切って来る。従って、開示される５Ｇミリメートル波システム内に無線トランシーバ制御システムが存在する。一部の態様によれば、ＲＴＣは、ケーブルの各側にコンポーネントを有し、それ自身が宿るミリメートル波システムの周波数と干渉しないそれ自身の周波数を有して、開示のミリメートル波システムとＲＴＣシステムとの間の通信を提供する。別の言い方をすれば、図２２５に示したＲＦＩＣは、一部の態様によれば、その制御命令を制御プロセッサからケーブル上で受信するＲＴＣ２２５０３によって制御される。一部の態様において、ＢＢＩＣはモバイルデバイスのマザーボード上に配置され得るが、ＲＦＩＣは一般に、アンテナサブシステムを介した空中への信号の放射を可能にする場所に配置される。一部の態様において、ＲＦＩＣは、モバイルデバイスの内部で、スクリーンのすぐ下で、ガラスに接着され得る。
図２２５はまた、例えば２２５０２などのクワッドアンテナ制御の対（ペア）を示しており、それは、例えば２２５０４などの位相シフタと、双方向増幅器２２５０６とを含んでいる。双方向増幅器２２５０６は、送信のための電力増幅と、受信のための低雑音増幅とを表すために、反対向きの２つの三角形として図示されている。増幅器２２５０６はまた、送信用に１つ及び受信用に１つで、個別の増幅器であってもよい。増幅器がいずれかの方向でも増幅する双方向増幅器である場合、それらは、一部の態様において、後述するＲＴＣからのコマンドによって、送信では電力増幅器（ＰＡ）に、そして受信では低雑音増幅器（ＬＮＡ）に切り換えられる。図２２５において、クワッドペア２２５１５、２２５１７は、ＷｉＧｉｇ ５７－７０ＧＨｚ帯域用であり、クワッドペア２２５４４、２２５４６は、５Ｇ ２４－２９ＨＧｚ帯域用であり、クワッドペア２２５６５、２２５６８は、５Ｇ ３７－４４ＧＨｚ帯域用である。クワッドペア２２５１５、２２５１７は、双方向増幅器２２５１１、２２５１３を介してスプリッタ／コンバイナ２２５０９に接続されている。スイッチ２２５３１、２２５５１及びミキササブシステム２２５３８、２２５５６は、図２２２及び図２２３のＲＦＩＣスイッチ－ミキサ回路の概略図である。
図２２６は、いくつかの態様に従う、ケーブル上の制御信号を示す全体システムのブロック図である。ＢＢＩＣ２２６０１がケーブル２２６０２によってＲＦＩＣ２２６０３に接続されている。水平偏波５ＧストリームＨが、ＤＡＣ２２６１０及びＡＤＣ２２６１１にて、それぞれ、ＲＦＩＣ２２６０３への送信のために生成され、及び、ＲＦＩＣ２２６０３から受信されることが見て取れる。ＤＡＣ２２６１０、ＡＤＣ２２６１１、及びＤＰＬＬ２２６１３は、図２２２及び図２２３の対応するコンポーネントに関して説明したように動作する。垂直偏波５ＧストリームＶが、ＤＡＣ２２６２１及びＡＤＣ２２６２３にて、それぞれ、ＲＦＩＣ２２６０３への送信及びＲＦＩＣ２２６０３からの受信のために生成及びシフトされることが見て取れる。ＤＡＣ２２６２１、ＡＤＣ２２６２３、及びＤＰＬＬ２２６１３も、図２２２及び図２２３の対応するコンポーネントに関して説明したように動作する。１２．３－１５ＧＨｚ帯域内のＬＯ信号が、図２２２及び図２２３で説明したように生成されて、ライン２２６４３を介してケーブル２２６０２によって伝送される。増幅器２２６１５、２２６１７は、それぞれＨ送信ストリーム及びＨ受信ストリーム用の増幅器であり、スイッチ２２６２０によってアクティブな増幅器が選択される。同様に、増幅器２２６２６、２２６２８は、それぞれ、Ｖ送信ストリーム及びＶ受信ストリーム用の増幅器であり、スイッチ２２６２２によってアクティブな増幅器が選択される。一般的に言えば、これらのスイッチは、システムの送信及び受信を制御しているとし得る制御プロセッサによって制御されることができる。一般に、これらのスイッチは、全てが送信モードであるか、全てが受信モードであるかである。
ＲＦＩＣ側で、送信及び受信のためにＶストリーム及びＨストリーム並びにＬＯが受信される。垂直偏波ストリーム及び水平偏波ストリームの送信のためのアンテナ制御クワッドが、それぞれ、全体として２２６６４及び２２６６６で示されている。制御クワッドは、位相シフタ、ＰＡ及びＬＮＡを含んでおり、ＰＡ及びＬＮＡは、一部の態様において、送信／受信のためにそれぞれＰＡ及びＬＮＡに切り換え可能な双方向増幅器へと統合され得る。２４－２９．５ＧＨｚ帯域内の水平偏波信号が、ライン２２６５２を介して受信される。スイッチ２２６３０Ａが２２６３４位置にあるとき、２４－２９．５ＧＨｚ帯域内の水平偏波信号はクワッドアンテナ制御２２６７４に伝えられる。スイッチ２２６３０Ａが２２６３２位置にあるときには、２４－２９．５ＧＨｚ帯域内の水平偏波信号は、ミキサ２２６３８にて、１２－１５ＧＨｚ帯域内の５Ｇ ＬＯ信号とミキシングされ、得られた３７－４５ＧＨｚ帯域内の水平偏波信号がミキサ２２６３８からアンテナ制御クワッド２２６７０に伝えられる。３７－４５ＧＨｚ帯域内の垂直偏波信号がライン２２６５４で受信される。スイッチ２２６５０Ａが２２６６１位置にあるとき、３７－４５ＧＨｚ帯域内の垂直偏波信号はアンテナ制御クワッド２２６７２に伝えられる。スイッチ２２６５０Ａの接点が２２６６３位置にあるときには、３７－４５ＧＨｚ帯域内の垂直偏波信号はミキサ２２６５６に伝えられ、そこで、ライン２２６５３を介しての１２－１５ＧＨｚ帯域内のＬＯ信号とミキシングされ、そして、得られた垂直偏波２４－２９．５ＧＨｚ信号がミキサ２２６５６からアンテナ制御クワッド２２６７６に伝えられる。以上は送信モードに関するものであった。受信モードでは、動作が正反対であり、受信した信号をＢＢＩＣ２２６０１に提供する。
図２２５に関して上述したように。一部の態様によれば、その制御信号を制御プロセッサからケーブル上で受信するＲＴＣ２２５０３によって、ＲＦＩＣが制御される。これは図２２６に示されており、制御モデム２２６６４、ＬＰＤＰＬＬ２２６６２、及びリファレンスクロック２２６６６が、ライン２２６６８を介してプロセッサから受信した制御信号を、それぞれライン２２６４５及び２２６４６を介してＲＦＩＣ２２６０３に提供する。リファレンスクロック２２６７６は、（図２２５で説明したように）ＲＦＩＣのＲＴＣ２２６０３に対するクロッキングを提供するとともに、ＬＰＤＰＬＬ２２６６２及び制御モデム２２６６４に対するクロッキングも提供する。また、ライン２２６４１、２２６４２、２２６４３、２２６４４、２２６４５、及び２２６４６、並びに、ライン２２６５１、２２６５２、２２６５３、２２６５４、２２６５５、及び２２６５６から見て取れるように、ＢＢＩＣ２２６０１からの及びへの、並びにＲＦＩＣ２２６０３への及びからの、全ての情報が、ケーブル２２６０２のみを介して伝送される。興味深いのは、制御に使用されるものであるリファレンスクロック２２６６６がケーブル２２６０２上で一方向にのみ伝送される、すなわちＲＦＩＣに伝送されることである。制御モデム２２６６４はＢＰＦ２２６７１に接続しており、ＬＰＤＰＬＬ２２６６２及びリファレンスクロック２２６６６はＢＢＩＣ側のローパスフィルタ２２６７３に接続している。制御モデム２２６６３は、ＢＢＩＣ内の制御モデム２２６６４からの制御信号を受信するよう、ライン２２６５５を介してＢＰＦ２２６６５に接続している。同様に、ＲＦＩＣ側で、一部の態様によれば、ＬＰＤＰＬＬ２２６６１はＬＰＦ２２６６７に接続してライン２２６５６から信号を受信する。
更に興味深いことは、全ての信号が上述のライン上を進むので、双方向で信号が適切なコンポーネントに送られるようにケーブル２２６０２の各側で信号を分離するために、ケーブル２２６０２の各側にＢＰＦ（及び一部の制御信号ではＬＰＦ）のバンクが必要とされることである。一部の態様によれば、送信モード及び受信モードで、信号はＢＢＩＣから及びＢＢＩＣへ、そしてＲＦＩＣへ及びＲＦＩＣから伝送される。
図２２７は、いくつかの態様に従う、様々なチャネル選択肢の間でのスイープのための無線周波数（ＲＦ）、中間周波数（ＩＦ）、及び局所発振器（ＬＯ）周波数の概略的な割り当てを例示している。図２２７は、ＷｉＧｉｇチャネル及び５Ｇチャネルの組み合わせである幾つかのチャネル選択肢、ここでは１２の可能なチャネル、が存在することを示している。図２２７は、２２７０１にてＷｉＧｉｇ ＤＰＬＬ信号を示している。５Ｇの垂直偏波の３０ＧＨｚ信号及び水平偏波の３０ＧＨｚ ＩＦ信号が２２７０３及び２２７０５に示されている。局所発振器信号が２２７０７に示されている。５Ｇ制御信号が２２７０９に示され、ＷｉＧｉｇ制御信号が２２７１１に示されている。
図２２７は、縦軸から見られるように、選択されるチャネルにかかわらず、これらの信号の全ての間に良好な周波数分離が存在することを示している。この周波数分離は、上述のように、ケーブルを横切って伝送されるときにこれらの周波数帯域の十分なアイソレーションを可能にする。一般に、ケーブル上に追加のアイソレーションを設けられず、周波数帯域の隔たり所望のアイソレーションを提供し、周波数帯域は、一部の態様において、図２２２、２２３、及び２２６に関して説明したようにＢＰＦ（及び１つの制御事例ではＬＰＦ）を介して受信される。図２２７に関する情報は、単純なシミュレーションから導出されたものである。線の太さは帯域幅と同等である。例えば、ＷｉＧｉｇ信号は５７－７１ＧＨｚ帯域内にあり、４ＧＨｚ幅とすることができ、５Ｇ信号は１ＧＨｚ幅とすることができる。ＬＯ信号は非常に狭い帯域幅であることがわかる。５Ｇ制御信号は、帯域幅で３００ＭＨｚとし得る。各線の太さは、その帯域内のチャネルの幅を反映している。
図２２８は、いくつかの態様に従う、固定周波数ＬＯ送信器アップコンバージョン方式を例示している。最初に言及しておくこととして、図２２８は、開示されるシステムにとって重要であるとして上述した図２２６のＢＢＩＣ側とＲＦＩＣ側の双方に示されていたＢＰＬ及びＬＰＬの図示を省略している。同様に、後述する図２２９は、ＢＢＩＣ側のＢＰＬ及びＬＰＬを省略している。双方の図でＢＰＬ及びＬＰＬが省略されているのは、単に、図のスペースの不足のためである。しかしながら、理解されるべきことには、実際には、図２２８及び図２２９の双方において、ＢＰＬ及びＬＰＬが、図２２６に図示して説明したように配置されて機能することになる。
図２２８において、ＢＢＩＣ２２８０１は、単一のケーブル２２８０２によってＲＦＩＣ２２８０３に接続されている。ＢＢＩＣ２２８０１は、送信構成において、増幅器２２８１６に取り付けられるミキサ２２８１２に取り付けられるＤＡＣ２２８１０を含んでいる。増幅器２２８１６の出力は、後述するように５Ｇ ２３．８－３０．３ＧＨｚ周波数帯域の垂直偏波信号であり、図２２２、２２３、及び２２６にいてと同じようにしてケーブル２２８０２上で伝送される。上述のように、図のスペースを考慮して、ケーブルの各側のＢＰＦは示されていない。２３．８－３０．３ＧＨｚの５Ｇ周波数レンジを持つＤＰＬＬ２２８１８もミキサ２２８１２に接続される。一部の態様によれば、ＤＰＬＬ２２８１８はミキサ２２８１２Ａにも接続される。第２のシンセサイザ２２８１８Ａ（低電力デジタル位相ロックループ（ＬＰＤＰＬＬ）と称する）が１３．２ＧＨｚの固定周波数信号を生成する。ＬＰＤＰＬＬ２２８１８Ａは、ミキサ２２８１２Ａと増幅器２２８２４とに接続されている。増幅器２２８２４の出力信号は、１３．２ＧＨｚ周波数の信号であり、一部の態様によれば、ＬＯ信号としてケーブル２２８０２上でＲＦＩＣ２２８０３に伝送される。ＤＡＣ２２８１１がミキサ２２８１３に接続され、このミキサ２２８１３もミキサ２２８１２Ａに接続される。ミキサ２２８１３の出力は増幅器２２８１５に接続されている。一部の態様によれば、増幅器２２８１５の出力は、後述するように３７－４３．５ＧＨｚの周波数帯域内の垂直偏波信号であり、ケーブル２２８０２上でＲＦＩＣ２２８０３に伝送される。ＲＦＩＣ２２８０３は、一部の態様によれば、図２２２、２２３、及び２２６のＲＦＩＣ２２２０３、２２３０３、及び２２６０３と基本的に同じ構成にあり、基本的に同じ機能を提供する。ＢＢＩＣ２２８０１はまた、ＷｉＧｉｇ回路２２８３１、２２８３３、２２８３４及び２２８３５を含んでおり、また、ＲＦＩＣ２２８０３内にその関連回路が含まれている。ＷｉＧｉｇ ５７－７２ＧＨｚ周波数帯域内にある増幅器２２８３５の出力信号が、図２２２、２２３、及び２２６においてと同じようにしてケーブル２２８０２上で伝送される。この回路の動作は上述した通りであるので、ここで説明する必要はない。
動作において、一部の態様によれば、ＤＡＣ２２８１０からの水平偏波ベースバンド信号が、ミキサ２２８１２にて、ＤＰＬＬ２２８１８からの５Ｇ ２３．８－３０．３ＧＨｚ帯域内の信号とミキシングされる。一部の態様によれば、ミキサ２２８１２の出力は２３．８－３０．３ＧＨｚ周波数帯域内の水平偏波５Ｇ信号であり、そして、それが増幅器２２８１６を介してケーブル２２８０２上でＲＦＩＣ２２８０３に伝送される。一部の態様によれば、ＬＰＤＰＬＬ２２８１８Ａの出力が、１３．２ＧＨｚのＬＯ信号として、ケーブル２２８０２上でＲＦＩＣ２２８０３に伝送される。ＤＰＬＬ２２８１８の出力と、ＬＰＤＰＬＬ２２８１８Ａの出力とがミキサ２２８１２Ａにてミキシングされて５Ｇ ３７－４３．５ＧＨｚ周波数帯域内の５Ｇ信号を提供し、それがミキサ２２８１３に接続される。一部の態様によれば、ＤＡＣ２２８１１のベースバンド出力とミキサ２２８１２Ａの出力とがミキサ２２８１３にてミキシングされて、５Ｇ ３７－４３．５ＧＨｚ周波数帯域内の垂直偏波５Ｇ信号を提供し、それがケーブル２２８０２上でＲＦＩＣに伝送される。ケーブル２２８０２上で伝送された信号に関するＲＦＩＣ２２８０３の動作は、図２２２、２２３、及び２２６に関して説明したのと基本的に同じであり、ここで説明する必要はない。
ＬＯ周波数として例えば１３．２ＧＨｚを使用する図２２８に示した固定ＬＯ方式はまた、ＭＩＭＯ位相雑音周波数雑音コヒーレンスを可能にし、正確な制御タイミングのために使用されることができる固定ＬＯリファレンスをＲＦＩＣ内に持つという利点を有する。この方式は、固定ＬＯを生成するために、図２２８の追加のシンセサイザ２２８１８Ａを必要とする。換言すれば、図２２２、２２３、及び２２６においてのような２つのシンセサイザの代わりに、図２２８のこの態様には３つのシンセサイザが存在することになる。しかしながら、この追加のシンセサイザ２２８１８Ａはアップコンバージョン及びダウンコンバージョンの双方に使用されるので、誘起されるその位相雑音が相殺され、故に、少なくとも、ここで使用される他のシンセサイザと比較したとき、１０のオーダーで低い電力のみを消費することになり得る。
図２２９は、いくつかの態様に従う、固定ＬＯを用いた第１の変換と、それに続く可変ＬＯを用いた第２の変換とを用いるラジオシステムにおけるデュアル変換を例示している。ベースバンドから直接的にＲＦに移行するここに記載される直接変換は利点を有するが、同相及び直交（ＩＱ）キャリブレーションの問題を生じさせ得る。一部の態様では、そのような問題に対処してＩＱキャリブレーションを単純化するために、デュアル変換を使用することができる。デュアル変換は、最終的に望まれる周波数よりも低い周波数への第１の変換と、それに次ぐ、最終的に望まれる周波数への第２の変換とを用いて実現され得る。図２２９は、デュアル変換が使用されることを除いて、図２２２及び２２３に関して説明したように動作する。図２２９では、ＤＡＣ２２９１０が、第２のミキサ２２９４４に接続された第１のミキサ２２９１２に接続され、水平偏波ベースバンド信号を出力する。一部の態様によれば、第１のＤＰＬＬ２２９１８が、４８ＧＨｚにある固定５Ｇ信号を生成し、それに１／６を乗じて８ＧＨｚ信号が達成され、その信号がミキサ２２９１２に接続される。第２のＤＰＬＬ２２９４２が、第２のミキサ２２９４４に送られる１３－２１ＧＨｚ帯域内の５Ｇ信号を生成する。ミキサ２２９１２における第１の変換にて、ＤＡＣ２２９１０からの水平偏波信号が、固定８ＧＨｚ周波数の水平偏波信号にアップコンバートされる。この時点で、システムは、図２２４Ｂのスイッチ２２４５１、２２４５３、及び２２４５５に関して上述したループバックモードに置かれることができ、そして、最終的に望まれる周波数よりも低い固定周波数（ここでは８ＧＨｚ）への第１の変換の後に、キャリブレーション問題を解決することができる。このデュアル変換は、第１の変換が比較的低い周波数レンジ内の固定周波数へのものである場合に、ＩＱインバランスがいっそう容易に解消されるという利点を提供する。
第２のミキサ２２９４４における第２の変換は、水平偏波８ＧＨｚ信号を、所望の２２－２９．５ＧＨｚ周波数レンジの水平偏波５Ｇ信号にアップコンバートする。一部の態様によれば、所望の２２－２９．５ＧＨｚ周波数レンジ内のこの水平偏波信号は、ケーブル２２９０２上で伝送される増幅器２２９１４の出力である。ＤＡＣ２２９１１からの垂直偏波信号は、同様にデュアル変換にて変換され、一部の態様によれば、このデュアル変換は、以下を除いて、ＤＡＣ２２９１０からの水平偏波信号に対するデュアル変換と同様に動作し、すなわち、低い方の周波数が２４ＧＨｚであり、それ故に、ミキサ２２９４６での第２の変換が垂直偏波信号を所望の３７－４８ＧＨｚ周波数レンジまでアップコンバートし、それが増幅器２２９１５を介してケーブル２２９０２上で伝送されることを除いて、同様に動作する。一部の態様によれば、ＤＰＬＬ２２９３４の４８ＧＨｚ出力信号に１／３が乗じられて１６ＧＨｚの５Ｇ ＬＯ信号となり、それが、増幅器２２９２４の出力としてケーブル２２９０２上で伝送される。ＲＦＩＣ２２９０３は、図２２２、２２３、及び２２６の第２のＲＦＩＣと同じように機能し、ここで説明する必要はない。
図２３０は、いくつかの態様に従うＤＴＣ構造２３０００を示している。ＤＴＣ構造２３０００は、通信デバイスのＤＴｘ送信器内に設けられ得る。ＤＴＣ構造２３０００は、図３Ｃに示した送信回路３１５のデジタル送信回路３６５に組み込まれ得るが、構造２３０００はそのように限定されるものではない。図２３０は、簡略化されたアーキテクチャを示しており、ＤＴＣ構造２３０００は、他の態様に示されるものよりも多くの要素を含み得る。図２３０に示すＤＴＣ構造２３０００は、より詳細に後述するように、ミリメートル波注入同期型発振器２３０２４内の分数調波注入同期と結合されたタイムインターリーブ型ＤＴＣ２３０１０を提供し得る。ＤＴＣベースの位相変調器及び位相シフタにおけるタイムインターリーブ型ＤＴＣ２３０１０とミリメートル波注入同期型発振器２３０２４との組み合わせの使用は、次世代システムで使用される帯域幅にわたる振幅・位相変調信号を作り出すことを可能にし得る。
ＤＴＣ構造２３０００は、目標ミリメートル波周波数よりも低いＲＦ周波数で動作し得る。ＤＴＣ２３０１０用のクロック２３００２は、リファレンス信号（ＲＥＦ）から導出され得る。特に、リファレンス信号は、位相ロックループ（ＰＬＬ）又は乗算遅延ロックループ（ＭＤＬＬ）２３００４のいずれかを介してクロック２３００２に供給され得る。ＰＬＬ／ＭＤＬＬ２３００４の出力は、デジタル制御発振器に供給され得る。ＤＣＯ２３００６の出力は、例えば１７００ＭＨｚから所望のミリメートル波周波数までといった、チャネル帯域幅にわたって範囲とし得る。ＤＣＯ２３００６の出力は、タイムインターリーブ型ＤＴＣ２３０１０の個々のＤＴＣ２３０１２の各々に入力として供給され得るとともに、ＰＬＬ／ＭＤＬＬ２３００４へのフィードバックとして供給され得る。一部の態様において、リファレンス発振信号を受信する手段及び／又はリファレンス発振信号の周波数をより低い周波数の信号に低減する手段が、ＤＣＯ２３００６によって実装され得る。
タイムインターリーブ型ＤＴＣ２３０１０は、個々のＤＴＣ２３０１２及び論理コンバイナ２３０１４を含み得る。論理コンバイナ２３０１４は、一部の態様において、ＯＲゲート又は排他的ＯＲ（ＸＯＲ）ゲートとし得る。一部の態様において、単一の論理コンバイナ２３０１４が使用され得る。複数の個々のＤＴＣ２３０１２を論理コンバイナ２３０１４と共に使用することは、個々のＤＴＣ２３０１２単独の動作よりも高い動作速度を可能にし得る。タイムインターリーブ型ＤＴＣ２３０１０は、最高で約６ＧＨｚの周波数で動作するように制限され得るが、一部の態様では、より高い周波数を得てもよい。一部の態様において、入力信号に応じてＤＴＣにおける低い方の周波数信号の位相を変調して、低い方の周波数信号の周波数よりも高い周波数にある位相変調信号を生成する手段、及び／又はＤＴＣからの位相変調信号を発振器回路に送信する手段が、タイムインターリーブ型ＤＴＣ２３０１０によって実装され得る。
ＱＰＳＫ以上の変調では、Ｉ／Ｑデータが矩形ポーラー変換器２３０２８に供給され得る。一部の態様において、矩形入力信号をポーラー出力信号に変換する手段が、矩形ポーラー変換器２３０２８によって実装され得る。矩形ポーラー変換器２３０２８は複素数をポーラー形式に変換し得る。結果はアナログ位相変調信号であるとし得る。位相変調信号は、当該位相変調信号を所定量だけ前進又は遅延させるために、コンバイナ２３０３０にて所定の位相シフト（ψ１）と結合され得る。コンバイナ２３０３０からの出力は、シリアルパラレル変換器２３０２６に供給され得る。シリアルパラレル変換器２３０２６は、コンバイナ出力をデジタルワードに変換して、デジタルワードの複数のコピーを同時にタイムインターリーブ型ＤＴＣ２３０１０の個々のＤＴＣ２３０１２の全てに提供し得る。デジタルワードは、個々のＤＴＣ２３０１２のうちどれが特定の時間にパルスを提供すべきかのタイミングを指し示し得る。個々のＤＴＣ２３０１２は各々、個々のＤＴＣ２３０１２が異なる時間にアクティブになって非アクティブになるように、ＲＦ－ＤＣＯ２３００６よりも低い周波数で、それらの位相が異なるパルスを提供し得る。
上での例示態様においてのように、個々のＤＴＣ２３０１２は、タイムインターリーブ型ＤＴＣ２３０１０内の個々のＤＴＣ２３０１２の個数をｎとして、個々のＤＴＣ２３０１２単独の周波数よりもｎ倍高い周波数とし得る中間周波数信号を提供するように論理コンバイナ２３０１４にて結合され得る。個々のＤＴＣ２３０１２は、デジタルワードに基づいて所望の位相変調を適用し得る。従って、一部の態様において、タイムインターリーブ型ＤＴＣ２３０１０はまた、ポーラー出力信号に依存するデジタルワードをタイムインターリーブ型ＤＴＣ２３０１０の複数の個々のＤＴＣ２３０１２に提供する手段、デジタルワードに基づいて個々のＤＴＣ２３０１２をトリガーする手段、ポーラー出力信号に基づいて個々のＤＴＣ２３０１２に送信するためのデジタルワードの並列コピーを生成する手段、個々のＤＴＣ２３０１２からの出力を論理的に結合して位相変調信号を生成する手段、位相変調を導入して位相変調信号を生成するために周期毎にリファレンス発振器信号のエッジを動的に遅延させる手段、又はエッジ補間を用いて低い方の周波数信号に基づくセルフアライン位相信号を生成する手段、のうちの１つ以上を実装し得る。
タイムインターリーブ型ＤＴＣ２３０１０の出力は、出力クロック回路２３０２０に供給され得る。出力クロック回路２３０２０は、パルス整形器２３０２２及びミリメートル波注入同期型発振器２３０２４を含み得る。ＤＴＣ２３０１０の出力は、その相対高調波成分（すなわち、ｍ×ｆＤＴＣ）を増幅するためにパルス整形器２３０２２にて調整され得る。高調波成分は、目標ミリメートル波周波数にあるとし得る。パルス整形器２３０２２からの調整されたＤＴＣ出力を注入同期型発振器２３０２４に注入することができ、注入同期型発振器２３０２４は、高調波成分にロックして目標ミリメートル波周波数にある出力を生成し得る。一部の態様では、後述の図２３３に示すように、パルス整形器２３０２２が注入同期型発振器２３０２４に組み入れられてもよい。一部の態様において、位相変調信号に基づいて発振器回路でミリメートル波周波数にある位相変調信号を生成する手段が、出力クロック回路２３０２０によって実装され得る。出力クロック回路２３０２０はまた、一部の態様において、位相変調信号の高調波を増幅する手段、及び発振器回路の発振器信号を高調波にロックして出力発振器信号を生成する手段、又は直列接続されたトランジスタを介してタンク回路に電流を注入して、タンク回路がミリメートル波周波数で共振することを誘起する手段、のうちの１つ以上を実装し得る。
図２３１は、いくつかの態様に従う、開ループ較正されるＤＴＣアーキテクチャ２３１００を示している。ＤＴＣアーキテクチャ２３１００は、図２２０に示したものと同じＤＴＣアーキテクチャとし得る。ＤＴＣアーキテクチャ２３１００は、ＰＬＬ／ＭＰＬＬ２３１０４及び位相注入（phase injection；ＰＩ）回路２３１３０を含み得る。電圧制御発振器（ＶＣＯ）２３１０２が、ＰＬＬ／ＭＰＬＬ２３１０４に供給される出力を提供し得る。ＶＣＯ２３１０２及びＰＬＬ／ＭＰＬＬ２３１０４は、ＰＬＬ／ＭＰＬＬ２３１０４内の更なる詳細な回路を示していることを除いて、図２３０に示したものと同じとし得る。
ＰＬＬ／ＭＰＬＬ２３１０４は、マルチモジュラス分周器（multi-modulus divider；ＭＭＤ）２３１０６及び一対のフリップフロップ２３１０８を含み得る。ＭＭＤ２３１０６は、ＶＣＯ２３１０２からの信号の周波数を、ＤＴＣによって管理可能な（且つあまり電力集中的でない）周波数まで低減させ得る。ＭＭＤ２３１０６の出力が、フリップフロップ２３１０８の各々の入力に供給され得る。ＶＣＯ２３１０２からのクロック信号の正エッジ及び負エッジを使用して、正エッジフリップフロップ及び負エッジフリップフロップとも称する異なるフリップフロップ２３１０８をトリガし得る。正エッジ及び負エッジフリップフロップ２３１０８からの出力が、ＰＩ回路２３１３０に供給され得る。
正エッジ及び負エッジフリップフロップ２３１０８からの出力は、ＰＩ回路２３１３０内のインバータ（バッファ）２３１１０の組（セット）に供給され得る。インバータ２３１１０の組は、例えば、２対のインバータを含み得る。２つのフリップフロップ２３１０８からの出力が、各対のインバータ２３１１０への入力として供給され得る。第１の対のインバータ２３１１０からの出力がマルチプレクサ（ＭＵＸ）２３１１２に供給されるとともに、第２の対のインバータ２３１１０からの出力が、コースエッジ補間器（Course Edge Interpolator；ＣＥＩ）２３１１４に供給され得る。
ＭＵＸ２３１１２及びＣＥＩ２３１１４からの出力が、プログラム可能なデジタル制御コースエッジ補間器（ＰＧ－ＤＣＥＩ）２３１２０に供給され得る。ＭＵＸ２３１１２及びＣＥＩ２３１１４は、インバータ２３１１０からの信号のうちの１つを選択するために使用され得る。ＰＧ－ＤＣＥＩ２３１２０は、ＭＵＸ２３１１２及びＣＥＩ２３１１４からの信号を受信する一対のインバータ２３１２２を含み得る。この入口インバータ出力が、各々がＭＯＳＦＥＴチェーンを有する複数のセル２３１２４に送られ、それらセル２３１２４の出力の各々はグランドと電源電圧との間でスイングする。セル２３１２４の個数は、Ｎは正の整数であるとして、一部の態様において２Ｎとし得る。各セル２３１２４の出力が、ＤＴＣの出力として論理コンバイナに供給される前に、出口インバータ２３１２６に提供され得る。
図２３２Ａは、いくつかの態様に従う、クロック周波数を高めるためのＤＴＣのタイムインターリービングを示しており、図２３２Ｂは、いくつかの態様に従う、図２３２Ａのクロック信号を示している。図２３２Ａに示すアーキテクチャ２３２００は、図２３０に示したＤＴＣの一バージョンであるとし得る。アーキテクチャ２３２００は、例えば、一対のＤＴＣを含むことができ、それらの各々がアナログ部分２３２１０とデジタル部分２３２２０とを含み得る。これは、図２３０及び２３１に示したアーキテクチャの便宜上の単純化と見なし得る。実際には、アナログ部分２３２１０及びデジタル部分２３２２０の数は２つよりも多くてもよい。上でのようにＭＭＤ２３２１２とＰＩ２３２１４とを含み得るアナログ部分２３２１０に、リファレンス発振器信号が供給され得る。ＭＭＤ２３２１２の出力が、デジタル部分２３２２０にクロック信号として供給され、代わってデジタル部分２３２２０の出力が、ＭＭＤ２３２１２に送り返されるとともに、ＰＩ２３２１４に提供され得る。ＤＴＣアナログ部分２３２１０からの出力信号（ｆ０）が、ＤＴＣ周波数を２ｆ０へと２倍にするために使用され得るものである排他的論理和（ＸＯＲ）２３２２２に供給され得る。
図２３２Ｂに示すように、ＤＣＯクロック信号を生成するために複数の段（ステージ）が使用される。リファレンスクロック信号に基づいて、タイムインターリーブ型ＤＴＣ内の各ＤＴＣが、ＶＣＯからのＤＣＯクロック信号の周波数よりも低い周波数を有するフォワード及びリバースクロック信号を提供し得る。図２３２Ｂに示したＤＴＣの数は２（Ｎ＝２）であるが、この数は上でのように様々とし得る。図示のように、第１のＤＴＣのリバースクロック信号（ＲＣＬＯＣＫ１）及びフォワードクロック信号（ＦＣＬＯＣＫ１）は、それぞれ、サイクルの０及び１／４だけオフセットされ、第２のＤＴＣのリバースクロック信号（ＲＣＬＯＣＫ２）及びフォワードクロック信号（ＦＣＬＯＣＫ２）は、それぞれ、サイクルの１／２及び３／４だけオフセットされる。ＤＴＣの各々のリバース及びフォワードクロック信号を個別にＸＯＲ演算することができ、それにより、リファレンスクロック信号の周波数を２倍にした、ＸＯＲ演算されたクロック信号が生成される。次いで、異なるＤＴＣからのＸＯＲ演算されたクロック信号もＸＯＲ演算されて、所望のミリメートル波周波数にあるＤＣＯクロック信号が生成される。ＤＴＣ２３０１０によって生成され、発振器２３０２４に注入される信号は、態様に応じて、ＲＦ－ＤＣＯ２３００６の周波数にあってもよいし、あるいは異なっていてもよい。
図２３３は、いくつかの態様に従う、パルス整形を用いる直列注入同期型発振器２３３００を例示している。図２３３の態様に示すように、パルス整形器２３０２２及び注入同期型発振器２３０２４は、別々の回路又はチップで提供される代わりに、注入同期型発振器２３３００として一体的に形成されてもよい。しかしながら、他の態様では、これら２つの回路（所望の高調波を増幅するための第１の回路、及び高調波にロックして出力信号を生成するための回路）は異なる回路で提供されてもよい。
注入同期型発振器２３３００は、タンク回路２３３０２と、注入同期回路２３３２０とを含み得る。注入同期回路２３３００は、タンク回路２３３０２に摂動を注入するために交差結合対２３３１０に並列デバイス（ＭＯＳＦＥＴ）２３３０６を追加することに頼り得る。摂動は、ＲＣシャント２３３０４を介して並列回路の入力に導入される。
位相雑音を改善するために、発振器２３３００は、例えば自動バンク選択（automatic bank selection；ＡＢＳ）プロセスなどのプロセスを通して、注入信号のほぼ厳密な高調波にあるように調整されることができる。並列注入では、タンク電流２３３０２が、自走発振器電流と注入信号との重ね合わせである信号を提供し得る。これは、タンクの電圧及び電流が注入信号に対する位相シフトを経験することを可能にする。タンク回路２３３０２への注入信号の強度を高めるために、ＲＣシャント２３３０４が大型化されてもよい。これは、注入強度、位相雑音、及び発振器固有周波数の調整の間のトレードオフを生み出し得る。
単一の注入デバイスを使用する代わりに、図示のように直列注入同期回路２３３２０を使用してもよい。なお、一部の態様では、直列注入同期回路２３３２０が正及び負のエッジ入力の双方に設けられてもよい。直列注入同期回路２３３２０は、異なる信号が注入される複数のデバイス２３３０６を含み得る。具体的には、双方の個々の信号が、個々の信号のパルス長さと比較して相対的に短い期間にわたってのみ（正で示す）同じ値であるように、注入信号は、異なる位相を持つ個々の信号を有し得る。タンク回路２３３０２は、注入信号（電流）と同相になるように強制又は調整されることができ、上述のトレードオフを改善させ得る。加えて、これは、消費電流を増加させることなく、又は負荷ありでの発振器のＱを悪化させることなく、注入強度の増大をもたらし得る。
位相変調局所発振器（ＬＯ）が、ポーラー送信器を提供するように飽和電力増幅器を駆動し得る。一部の態様において、クラスＡ又はＡ／Ｂ増幅器ではなくクラスＣ／Ｄ／Ｄ－１／Ｅ／Ｆ／Ｆ－１電力増幅器を使用することができ、それによって増幅器の電力消費が低減される。例えば重み付けた電流、静電容量、又は電源変調などの様々な手段を通じて振幅変調を電力増幅器に導入することができる。
図２３４は、いくつかの態様に従うミリメートル波周波数信号を提供する方法を例示している。この方法は、図２３０－図２３３に示した構造によって実行され得る。動作２３４０２にて、リファレンス発振器がＲＦ発振信号を生成し得る。ＲＦ発振信号は、例えば約６ＧＨｚよりも高いといった、ＤＴＣ動作の非効率さの増大をもたらす周波数レンジで生成され得る。このＲＦ発振信号は、ミリメートル波周波数にある位相変調された出力信号を生成するために使用され得る。
受信されたＲＦ発振信号は、動作２３４０４にて、より低い周波数の信号へと下げられ得る。より低い周波数の信号は、マルチモジュラスサブシステムによって下げられることができ、故に、整数で分周されたＲＦ発振信号であり得る。低減された周波数の信号は、実質的に約６Ｈｚ未満であり、例えば数百ＭＨｚから数ＧＨｚまでであり得る。
動作２３４０６にて、矩形（Ｉ／Ｑ）入力信号が受信され得る。その矩形入力信号が、ポーラー信号（振幅／位相）に変換され得る。ポーラー信号が更にデジタルワードに変換されてＤＴＣに供給され得る。ＤＴＣは、複数の個々のＤＴＣを含むことができ、それらの出力が、論理ＯＲ又はＸＯＲゲートを用いて結合される。それら個々のＤＴＣに同時にデジタルワードが提供され得る。
動作２３４０８にて、この低周波信号の位相がＤＴＣにて変調され得る。位相変調は、変換された入力信号によって制御され得る。個々のＤＴＣからの出力が結合されて、上記低周波信号の周波数よりも高い周波数にある位相変調信号が生成され得る。いくつかの態様において、このより高い周波数はＲＦ発振信号の周波数である。
位相変調された信号が、ＤＴＣから発振器回路に送られ得る。動作２３４１０にて、発振器回路が、ミリメートル波周波数にある位相変調された信号を生成し得る。発振器回路は、ミリメートル波周波数にある入力位相変調信号の高調波を増幅し、その高調波でタンク回路に電流を注入して、タンク回路がミリメートル波周波数で共振することを誘起し得る。この電流注入が、発振器回路の出力信号を高調波にロックして、ミリメートル波周波数の出力発振器信号を生成し得る。電流注入は、直列接続されたトランジスタを介し得る。
通信において、通信デバイスはまた、送信器チェーン及び受信器チェーン内で、信号をアナログ信号とデジタル信号との間で変換し得る。一部の通信装置において、送信器チェーン及び受信器チェーンは、とりわけ、フィルタ及び増幅器を含み得る。このような回路は、バックプレーンの問題と同様に、出力信号の生成において不均一性を生じさせ、理想的ではない出力信号が生成されてしまい得る。通信デバイス設計者は、信号の理想からの逸脱の原因を突き止め、ハードウェア又はソフトウェアのソリューションの一方又は双方を使用するチャネル等化を通じて、その逸脱を補正することを続けている。
チャネル等化は、判定帰還型等化器（ＤＦＥ）を使用したフィードバック等化を通じて、及び／又は受信器内のフィードフォワード型等化器（ＦＦＥ）を介したフィードフォワード等化を通じて実行され得る。受信器ＦＦＥ設計は一般に、送信器ＦＦＥがアナログドメインのみで実装され得るのとは異なり、一部の要求に対しては不十分であることがある。アナログ実装は、高められたデータレート、タップ数、及びエネルギー効率に対する要望、並びに、限られた回路面積のみが利用可能なことに起因して、設計及び実装するのが困難であり得る。マルチギガビット（ｍｍＷａｖｅ）通信及びそれに付随した様々なコンポーネントの高速性能、並びにマルチパス効果の出現と共に、送信器から送信されて受信器によって受信されるシンボルは、ある量の符号間干渉（inter-symbol interference；ＩＳＩ）を経験し得る。所与のシンボルの前に現れるエネルギーが、プレシンボルＩＳＩ又はプレカーソルであり、シンボルの後に現れるエネルギーが、ポストシンボルＩＳＩ又はポストカーソルであり、これらはどちらもミリメートル波帯域の使用と共に増大し得る。高速ミリメートル波通信の１つの考慮点は、より低周波数で低速の通信とは異なり、低い又は中程度のポストカーソルＩＳＩの広がり（１－４ｎｓ）を有し得るものであるＬＯＳチャネルと、より広い、約１２ｎｓに至るＩＳＩスプレッドを有し得るものえあるＮＣＯＳチャネルとで、ポストカーソル及びプレカーソルの広がりに大きな違いが存在し得ることである。
プレカーソル効果を補正するために、マルチタップ有限インパルス応答（ＦＩＲ）フィルタが使用され得る。高速マルチＧｂ／ｓデータ通信の使用は、単一のＵＩにおけるアナログ信号の遅延、乗算、及び加算を含み得る、含まれる機能性のために実装難度を高め得る。一部のミリメートル波無線チャネルは長いプレカーソルテールを有する。例えば、５ＧＳ／ｓのミリメートル波チャネルの場合、プレカーソルテールは約１０ｎｓの長さ（５０ＵＩ）であり得る。この延びたテールを高いデータレートで補正するために、多数のタップ（例えば５０）がＦＦＥにおいて使用され得る。多数のタップを使用するＦＦＥ実装は、それに対応して大量の回路面積を使用し、また、より多くの電力を使用し得る。ＦＦＥにおける電力消費はタップの数と共に指数関数的に増加し得るものであり、また、占有面積はスイッチングマトリックス設計におけるタップの数の二乗に比例する。これは、４位相偏移変調（ＱＰＳＫ）変調又はより高次の変調が使用されるときに更に関与され得る。
二重偏波無線受信器において、ＦＦＥ設計は、クロストークキャンセルに関して複雑さを増し得る。特に、Ｉ／Ｑ信号が使用される通信装置では、例えばＱＰＳＫ、１６ＱＡＭなどのようなＩ／Ｑベースのコヒーレント変調が、ＩストリームとＱストリームとの間のクロストークＩＳＩを示し得る。二重偏波トランシーバでは、垂直偏波（Ｖ）ストリームと水平偏波（Ｈ）ストリームとが、直接ＩＳＩ及びクロストークＩＳＩに遭遇し得る。ここに記載される態様は、ＶＩ対ＶＳ、ＶＩ対ＶＱ、ＶＩ対ＨＩ、ＶＩ対ＨＱ、ＶＱ対ＶＩ、ＶＱ対ＶＱ、ＶＱ対ＨＩ、ＶＱ対ＨＱ、ＨＩ対ＶＩ、ＨＩ対ＶＱ、ＨＩ対ＨＩ、ＨＩ対ＨＱ、ＨＱ対ＶＩ、ＨＱ対ＶＱ、ＨＱ対ＨＩ、及びＨＱ対ＨＱ、のＩＳＡのうちの１つ以上を含んだ、複数の異なるタイプのＩＳＩを独立にキャンセルし得る。
図２３５は、いくつかの態様に従う受信器を例示している。図２３５は、受信器２３５００の基本コンポーネントを示している。例えばフィルタ及び（受信信号をベースバンドへと下方にミキシングするための）ミキサなどの他の回路も存在し得るが、単純さのために図示していない。受信器２３５００は、例えばｅＮＢ、ＡＰ又はＵＥなどの通信デバイスに組み込まれることができ、アンテナ２３５０２、ＦＦＥ２３５０４、ＤＦＥ２３５０６、コントローラ２３５１０、及びベースバンドプロセッサ２３５１２を含み得る。ＦＦＥ２３５０４は、更に詳細に後述するように、カスケード接続されたＦＦＥとし得る。アンテナ２３５０２は、同じ又は異なる無線アクセス技術上で、例えば２４ＧＰＰ又はＩＥＥＥ８０２．１１などの１つ以上の異なる規格を用いて、１つ以上の送信器からの信号を受信するように構成され得る。信号は、例えばｅＮＢ、ＡＰ、又は他のＵＥなどの１つ以上の通信デバイスによって提供され得る。アンテナ２３５０２は、送信器から、ビームフォーミングされた信号を受信し得る。一部の態様において、ビームフォーミングされた信号は、Ｖ偏波信号及びＨ偏波信号を含む二重偏波信号とし得る。他の態様において、カスケードＦＦＥ構成は二重偏波トランシーバに限定されないとし得る。
受信された信号がＦＦＥ２３５０４に提供され、それが、信号内のプレカーソルテールを補償するために使用され得る。そして、プレカーソル補償された信号がＤＦＥ２３５０６に供給され、それが更に、ポストカーソルテールを補償し得る。プレカーソル補償され且つポストカーソル補償された信号がベースバンドプロセッサ２３５１２に供給され得る。ＦＦＥ係数、ＤＦＥ係数、比較器閾値、クロックタイミング、及び、例えばＦＦＥ２３５０４、ＤＦＥ２３５０６のうちの１つ以上の出力のタイミングなどの他の回路設定が、コントローラ２３５１０によって制御され得る。一部の態様では、ベースバンドプロセッサ２３５１２がコントローラ２３５１０として機能してもよい。
図２３６が、いくつかの態様に従うＦＦＥの基本的な実装を示している。図２３６に示すＦＦＥ２３６００は、受信器内に設けられることができ、複数のアナログドメイン遅延回路（遅延）２３６０２（例えばトラック・アンド・ホールド回路など）、複数の乗算器２３６０４、及びコンバイナ２３６０６を含み得る。ＦＦＥ２３６００の入力及び出力はアナログとし得る。各遅延回路２３６０２は、例えば、スイッチ２３６１２と最後のスイッチ２３６１２からの出力をバッファするバッファ２３６１６との間にグランドへのキャパシタ２３６１４を配置した、直列のスイッチ２３６１２などの、アナログ回路部品から形成され得る。
複数の遅延２３６０２が直列に配置され得る。各遅延２３６０２にアナログ電圧が供給され得る。遅延２３６０２によって提供される遅延の量は予め決定されることができ、単一の単位インターバル（ＵＩ）とし得る。遅延は、クロック周波数を変化させることによって調整可能であり得るが、他の態様では、ＵＩ又はシンボルレートが固定されている場合、遅延は変更されることができなくてもよい。トラック・アンド・ホールド回路の遅延２３６０２は、キャパシタンスではなくクロック周波数／周期によって決定され得る。
各遅延２３６０２に供給される電圧はまた、乗算器２３６０４で重み付けされ得る。各乗算器２３６０４は、それに関連付けられた個々の係数（すなわち重み）ｃ０、ｃ１、…、ｃｎを有し得る。乗算器２３６０４の係数ｃ０、ｃ１、…ｃｎは、同じであってもよいし、少なくとも１つが他の少なくとも１つの重みと異なっていてもよい。係数は、１又は０を含め、任意の正又は負の値をとることができる。係数は、チャネルによって決定されることができ、例えば、ＮＬＯＳチャネル及びＬＯＳチャネルに対して異なり得る。
乗算器２３６０４からの重み付けされた信号がコンバイナ２３６０６に供給され得る。コンバイナ２３６０６は、遅延２３６０２の前の重み付けされた出力と、同じ遅延２３６０２の後の重み付けされた出力とを結合し得る。コンバイナ２３６０６は、これら複数の遅延２３６０２の全てからの出力がＦＦＥ２３６００の出力として結合され得るように配置され得る。これら複数の乗算器２３６０４からの出力が共に同時に結合され得る。この場合、入力信号は連続アナログ信号であり得るが、出力信号は離散アナログ信号であり得る。
電力消散は、タップ数及び寄生容量に基づいて増加し得る。これを軽減するのを助けるため、図２３７Ａ及び図２３７Ｂは、いくつかの態様に従うＦＦＥ２３７００を例示している。ＦＦＥ２３７１０は、図２３５に示した受信器内で使用され得る。ＦＦＥ２３７００は、ベースバンドで動作し得るものである複数のＦＦＥ段（ステージ）２３７１０を有し得る。各ＦＦＥステージ２３７１０は、１つ以上の遅延２３７０４、乗算器２３７０２、及びコンバイナ２３７０６を含み得る。一部の態様において、遅延／ＦＦＥステージ２３７１０の数は、設計最適化によって制限されることがあり、また、プロセス技術に依存することがある。ＦＦＥ２３７００は、図３Ｅに示したベースバンド処理回路３９２に組み込まれることができるが、ＦＦＥ２３７００はそのような組み込みに限定されるものではない。一部の態様において、複数の直列接続されたＦＦＥ段に複数の種類の信号を提供するための手段が、ＦＦＥ２３７００によって実装され得る。
アンテナ（図２３７Ａ－図２３７Ｂには示されていない）から各ＦＦＥ段２３７１０への信号は、偏波直交信号に分割され得る。Ｉ／Ｑベースのコヒーレント変調では、信号はＩ成分とＱ成分との双方を有し得る。二重偏波トランシーバでは、垂直偏波信号と水平偏波信号とが存在し得る。Ｖ信号及びＨ信号の各々が、２つ（Ｉ及びＱ）のデータストリームを有し得る。故に、図２３７Ａ－図２３７Ｂに示すように、二重偏波トランシーバには全部で４つのデータストリーム（ＶＩ、ＶＱ、ＨＩ、ＨＱ）が存在し得る。直接ＩＳＩ（例えば、ＶＩ対ＶＩのＩＳＩ）とクロストークＩＳＩ（例えば、ＶＱ対ＶＩ、ＶＱ対ＨＩ、ＶＱ対ＨＱなど）との２種類のＩＳＩがキャンセルされ得る。
従って、各ＦＦＥ段２３７１０への個々の信号は、垂直及び水平偏波信号の双方、又はＩ／Ｑ信号のいずれか又は双方を含み得る。垂直及び水平偏波信号は、それぞれ、垂直及び水平偏波信号ライン上の遅延２３７０４への入力として、垂直及び水平偏波信号ラインに沿って提供されることができ、同様に、Ｉ及びＱ信号は、それぞれ、Ｉ及びＱ信号ライン上の遅延２３７０４への入力として、Ｉ及びＱ信号ラインに沿って提供されることができる。図示のように、個々の信号が各遅延２３７０４の前及び後のタップでクロスカップリングされることで、データストリーム間での打消しを提供し得る。個々のストリームの各々は、ＦＦＥ段２３７１０からのそれ自身の出力を有し得る。故に、例えば、各遅延２３７０４の前及び後に、Ｉ／Ｑ入力信号の各々についての垂直及び水平が、重み係数を用いて重み付けされ、そして、結合され得る。例えば図２３７Ａ－図２３７Ｂに示したものなどの、垂直及び水平偏波入力信号並びにＩ／Ｑ入力信号の双方が提供される一部の態様では、各信号が、各遅延２３７０４の前及び後に他の各信号と結合され得る。
２つのＦＦＥ段２３７１０のみが示されているが、２つよりも多いＦＦＥ段が使用されてもよい。多数のＦＦＥ段２３７１０の使用は、各ＦＦＥ段２３７１０当たりのタップ数を減らすことができ、それにより、電力消費、面積、及び複雑さを低減させ得る。一部の態様では、ＦＦＥ２３７００は故にまた、図示のように、以下の手段のうちの１つ以上を実装することができ、すなわち、一連の遅延を介して入力ＶＩ、ＶＱ、ＨＩ及びＨＱ信号を遅延させて複数組の遅延されたＶＩ、ＶＱ、ＨＩ及びＨＱ信号を形成する手段、各タップで複数タイプの重み係数の各々でＶＩ、ＶＱ、ＨＩ及びＨＱ信号の各々を重み付けて、そのタップの重み付けされたＶＩ、ＶＱ、ＨＩ及びＨＱ信号を形成する手段、各タップの重み付けされたＶＩ信号を結合してＶＩ出力信号を形成し、各タップの重み付けされたＶＱ信号を結合してＶＩ出力信号を形成し、各タップの重み付けされたＨＩ信号を結合してＨＩ出力信号を形成し、各タップの重み付けされたＨＱ信号を結合してＨＩ出力信号を形成する手段、ＶＩ、ＶＱ、ＨＩ及びＨＱ出力信号の各々を、他のＦＦＥ段へのＶＩ、ＶＱ、ＨＩ及びＨＱ入力信号として、又はＦＦＥのＶＩ、ＶＱ、ＨＩ及びＨＱ出力として一方で提供する手段、各タップの重み付けされたＶＩ、ＶＱ、ＨＩ及びＨＱ信号を用いて異なるプレカーソルＩＳＩタイプをキャンセルする手段、続くＦＦＥ段の入力信号に対して、遅延させること、重み付けすること、及び結合することを繰り返す手段、最初のタップ以外で、最初に、ＶＩ、ＶＱ、ＨＩ及びＨＱ信号の各々に対するＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数を、予め定められた値に設定する手段、及び／又は、重み付けにおけるＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数を収束及び安定化させるために適応プロセス中にＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数を更新する手段、のうちの１つ以上を実装し得る。
各ＦＦＥ段の電力消費はタップ数の指数関数に比例し、面積はタップ数の二乗に比例する。電力消費の低減の例を提供するため、ＦＦＥタップの総数＝Ｎｔａｐとすると、以下のとおりである。
Figure 2024059722000014
見てとれるように、段数が増えるにつれて電力及び面積の双方が減少され得るが、所与のＦＦＥタップの総数に対して段当たりのタップ数は減少する。一部の態様において、例えば２などのタップの最小数が各ＦＦＥ段に存在し得る。ＦＦＥ段２３７１０は、同じチップ又は回路上に配置されてもよいし、異なるチップ又は回路上に配置されてもよい。一部の態様において、タップ数は各ＦＦＥ段２３７１０で同じ（均等に分布される）とし得る。一部の態様では、ＦＦＥ段２３７１０のうちの少なくとも１つにおいてタップ数が異なっていてもよい。例えば、タップ数は、全体的な性能を向上させるために、より多数のタップから、より少数のタップへと徐々に減ってもよいし、より少数から、より多数へと徐々に増えてもよい。
また、ＦＦＥ段２３７１０のうちの１つ以上の中のタップは、個別にアクティブ化又は非アクティブ化されることができ、あるいは、２つ以上のタップのグループでアクティブ化又は非アクティブ化されることができる。グループで（例えば、図２３５に示したコントローラによって）制御されることができる場合、タップは、一貫した分布を有するように制御され得る。例えば、１つおきのタップがアクティブであるとすることができ、あるいは、２つおきのタップがアクティブであるとすることができる。そのような態様では、非アクティブ化されたタップはバイパスされ得る。
同様に、ＦＦＥ段２３７１０は、コントローラによって個別にアクティブ化又は非アクティブ化されることができるとし得る。アクティブ化及び非アクティブ化は、１つ以上の要因に依存し得る。それらの要因は、数ある要因の中でもとりわけ、クロックレート、変調方式、信号タイプ（例えば、使用される規格、信号周波数）、チャネル状態、及びタップ数を含み得る。そのような態様では、アクティブなＦＦＥステージ２３７１０同士が互いに接続されるように、非アクティブ化されたＦＦＥ段２３７１０はバイパスされ得る（例えば、スイッチを用いる）。これは、例えば、電力消費が望み通りに調整されることを可能にし得る。各遅延２３７０４は１ＵＩに固定され得る。
また、特定のＦＦＥ段２３７１０内の各乗算器２３７０２は、それに関連付けられた個々の重みを有し得る。特定のＦＦＥ段２３７１０内の乗算器２３７０２の重みは同じであってもよいし、あるいは、少なくとも１つが他の少なくとも１つの重みと異なっていてもよい。上でのように、ＦＦＥ段２３７１０内の乗算器２３７０２の詳細は、他のＦＦＥ段２３７１０のそれとは異なっていてもよい。これが言わんとすることは、例えば、１つのＦＦＥ段２３７１０の乗算器２３７０２は遅延２３７０４間で及び／又は異なる個々の信号間で同じ重みを有し得るが、異なるＦＦＥ段２３７１０では、いずれか又は双方が同じでないことがあるということである。
一部の態様において、数ある要因の中でもとりわけ、チャネル状態及び／又は信号タイプへの適応のために、各ＦＦＥ段２３７１０内の重み係数が同時に更新され得る。一部の態様では、各ＦＦＥ段２３７１０内の重み係数が異なる時点で更新されてもよく、それにより、１つ以上のＦＦＥ段２３７１０における係数乗算による適応化が、特定の時点で、１つ以上の他のＦＦＥ段２３７１０における重み係数は固定されたままである間に行われ、そして、上記１つ以上の他のＦＦＥ段２３７１０における係数適応化が、異なる時点で、上記１つ以上のＦＦＥ段２３７１０における重み係数が固定されたままである間に実行され得る。
図２３８は、いくつかの態様に従うアナログ信号等化を提供する方法を例示している。方法２３８００は、図２３７に示したＦＦＥによって実行され得る。動作２３８０２にて、入力された垂直及び水平偏波信号が、複数のＦＦＥ段を含むＦＦＥの最初のＦＦＥ段に提供され得る。それら複数のＦＦＥ段は直列接続されることができ、入力は並列とすることができる。一部の態様では、Ｉ／Ｑ信号がＦＦＥ段に提供されてもよい。一部の態様では、ＶＩ、ＶＱ、ＨＩ、ＨＱ信号が各ＦＦＥ段に提供されてもよい。
動作２３８０４にて、タップにおける様々な信号が重み付けされ得る。垂直及び水平偏波信号は、それぞれ、重み付けされた垂直及び水平偏波信号を形成する。Ｉ／Ｑ信号は、同様に、それぞれ、重み付けされたＩ／Ｑ偏波信号を形成するように重み付けされ得る。上でのように、Ｖ信号及びＨ信号の各々が、２つ（Ｉ及びＱ）のデータストリームを有し得る。各タイプの信号が、複数の独立した重み付けされた信号を形成するように複数の独立した係数を用いて重み付けされ得る。故に、例えば、各信号が、ＶＩ係数、ＶＱ係数、ＨＩ係数、及びＨＱ係数で重み付けされ得る。さらに、各信号に関する係数は、同じタイプの係数に関して独立であるとし得る。故に、ＶＩ信号に対するＶＩ係数は、ＨＱ信号に対するＶＩ係数とは独立とし得る。
動作２３８０６にて、同一タイプの係数で重み付けされた現在タップにおける各重み付けされた信号が結合されて、結合信号を形成し得る。すなわち、例えば、ＶＩ係数で重み付けされた現在タップにおける全ての信号が結合されて、結合された重み付けされたＶＩ信号を形成し得る。各タイプの信号（ＶＩ、ＨＩ、ＶＱ、ＨＱ）が、結合された重み付けされた信号を形成し得る。これは信号間の相互相関を提供する。
動作２３８０８にて、そのＦＦＥ段に更なるタップが存在するかが判定される。上でのように、ＦＦＥ段は、複数の遅延及び故にタップを有し得る。タップ数は、ＦＦＥ段の間で独立であることができ、故に、各ＦＦＥ段で同じであってもよいし、異なっていてもよい。
更なるタップが存在する場合、動作２３８１０にて、各信号が遅延に供給され得る。動作２３８０４に戻る前に、各信号が同じ量だけ遅延され得る。従って、各結合信号が、先行タップからの同様の信号と結合され得る。すなわち、例えば、ＶＩ係数で重み付けされた現在タップにおける信号の全てが、ＶＩ係数で重み付けされた全ての先行タップにおける信号の全てと結合されて、結合された重み付けされたＶＩ信号を形成し得る。全てのタップからの結合された重み付けされた信号はまた、ＶＩ’、ＶＱ’、ＨＩ’、ＨＱ’として指し示し得る。
更なるタップが存在しない場合には、動作２３８０８にて、現在のＦＦＥ段の最後の遅延に達したと判定されることができる。動作２３８１２にて、最後のＦＦＥ段に達したかが判定され得る。ＦＦＥは、少なくとも２つのＦＦＥ段を有し得る。
動作２３８１２にて、最後のＦＦＥ段に達していないと判定された場合、次のＦＦＥ段における遅延に対して、動作２３８０４－２３８０８のプロセス（重み付け、結合、及び遅延）が繰り返され得る。動作２３８１４にて、一番後のＦＦＥ段からの出力信号（ＶＩ’、ＶＱ’、ＨＩ’、ＨＱ’）が次のＦＦＥ段の入力信号として使用され得る。
動作２３８１２にて、最後のＦＦＥ段に達したと判定された場合には、このプロセスは出力信号を提供し得る。これが言わんとすることは、各タイプの結合信号が、動作２３８１６で、ＦＦＥからの出力信号であると見なされ得るということである。ＦＦＥは、入力信号と係数とに応じた出力信号を生成し得る。この適応化プロセスは、ＦＦＥが動作している間に、各ステージでの各信号に対する係数を計算して更新し得る。当初、メインタップを除いて、係数はすべてゼロ（又は何らかの予め定められた値）とし得る。その後、受信データ及び適応化プロセスに基づいて係数が更新され得る。最終的に、適応化によって係数が収束して安定になり得る。この適応化は、プロセス（２３８０４－２３８１４）を継続的に辿り得る。
上でのように、限られたチャネル帯域幅、反射及び干渉を補償するために等化が使用され得る。等化はまた、ミリメートル波信号について考慮すべき側面であり得るＬＯＳ及びＮＬＯＳ条件の双方の下での長チャネル応答のシンボルの応答をキャンセルするために使用され得る。とりわけ減衰の増大及びマルチパスの問題に起因して、ミリメートル波帯域（例えば、６０ＧＨｚ帯）には、増加した量の符号間干渉（ＩＳＩ）（数十シンボル内）が存在し得る。等化を用いることで、プレカーソルＩＳＩ及びポストカーソルＩＳＩを補償又は相殺し得る。たとえチャネルが理想的であるとしても、通信デバイス内の送信器回路及び受信器回路が、全体の帯域幅を制限してしまうことがある。一部のケースでは、等化を用いて、送信器回路及び受信器回路によって構築される帯域幅制限をないものとすることができる。
ＤＦＥは、ポストカーソルＩＳＩの影響に対抗するために使用されることができる等化器のうちの１つである。ＤＦＥは受信器で使用され得る。ＮＬＯＳチャネルの方がＬＯＳチャネルよりも多量のポストカーソルＩＳＩを受け得るが、ポストカーソルＩＳＩはかなりであり得る。ＬＯＳチャネルは、ＮＩＯＳチャネルよりも、相対的に少ないＩＳＩタップを有し得るとともに、１６ＱＡＭ及び６４ＱＡＭのような、より効率的な変調を可能にし得る。従って、ＮＬＯＳチャネルに対するＤＦＥタップの数を増やすことが望ましいことがある。ＤＦＥで使用されるタップの数はハードコードされ得る。変調に伴ってタップ数が変化しないので、これは、他の目的のために使用され得るハードウェアリソース及びチップ／ボード領域の浪費につながり得る。
例示的な態様によれば、構成可能（コンフィギュラブル）ＤＦＥ設計が提供される。使用される変調に従ってＤＦＥタップ数を調整し得る。一部の態様において、ＤＦＥタップ設計は、単一の信号を制御することによって、無線通信用に４位相偏移変調（ＱＰＳＫ）又は１６直交振幅変調（ＱＡＭ）を選択し得る（なお、これは、有線通信用にパルス振幅変調（ＰＡＭ２）又はＰＡＭ４にも適用可能であり得るが、ここでは便宜上、ＱＰＳＫ及び１６ＱＡＭを参照することとする）。一部の態様では、より高い信号対雑音比（ＳＮＲ）及びより少ないポスカーソルＩＳＩを有するＬＯＳチャネルについて、１６ＱＡＭモードで、最大１５０のポストカーソルをキャンセルすることができ、ポストカーソルの約半分をキャンセルすることができる。
最初のＤＦＥタップに関するタイミングは、後のＤＦＥタップに関してよりも厳密であり得る。図２３９Ａ及び図２３９Ｂは、いくつかの態様に従う再構成可能（リコンフィギュラブル）ＤＦＥの構成を例示している。ＤＦＥ２３９００は、図３Ｅに示したベースバンド処理回路３９２に組み込まれ得るが、ＤＦＥ２３９００はそのような組み込みに限定されるものではない。図２４０Ａ及び図２４０Ｂは、いくつかの態様に従う再構成可能ＤＦＥのセレクタ／ＤＦＦコンビネーション構成を例示している。図２３９Ａ及び図２３９Ｂに示すように、ＤＦＥ２３９００は、比較器２３９１０、ＳＲラッチ２３９２０、ラッチ２３９３０、及びセレクタ／Ｄフリップフロップ（ＤＦＦ）コンビネーション２３９４０を有し得る。アンテナからのダウンコンバートされた信号が、ＤＦＥ２３９００で受信され、ＤＦＥ２３９００の出力を生成するために使用され得る。ＤＦＥ２３９００のこれらコンポーネントは、同じクロック信号（ＣＬＫ）を提供され得る。比較器２３９１０には差動入力が供給され得る。比較器２３９１０のバイナリ出力がＳＲラッチ２３９２０に供給され得る。ＳＲラッチ２３９２０の差動入力が、その出力でのシングルエンド信号に変換され得る。ＳＲラッチ２３９２０の出力が、一対のラッチ２３９３０に供給され得る。ＳＲラッチ２３９２０と第１のラッチ２３９３０との間から第１のＤＦＥタップが取られ得る。
ＤＦＥ２３９００からの出力が、第２のラッチ２３９３２を介して提供され得る。第２のラッチ２３９３２の出力が、第２のＤＦＥタップとして取られ得る。第２のラッチ２３９３２の出力が、セレクタ／ＤＦＦコンビネーション２３９４０のうちの第１のものに提供され得る。一部の態様において、第１のセレクタ／ＤＦＦコンビネーション２３９４０は、ＤＦＦのみを含み得る。他の態様では、複数のセレクタ／ＤＦＦコンビネーション（後でラッチとしても参照する）２３９４２、２３９４４、２３９４６、２３９４８の各々が、マルチプレクサ及びＤＦＦ双方を含み得る。（第１のセレクタ／ＤＦＦコンビネーション２３９４０の各々の後ろの）最小限の数のタップが示されているが、一部の態様では、ＤＦＥ２３９００内の各チェーンに最大７４個のフリップフロップ（遅延）が使用され得る。従って、遅延ひいてはタップの総数は１５０（２×７４＋２）となり得る。しかしながら、他の態様では、フリップフロップの数は最大７４に制限されなくてもよい。
各セレクタ／ＤＦＦコンビネーション２３９４０のセレクタは、一部の態様においてマルチプレクサとし得る。セレクタの入力は、２つの異なるセレクタ／ＤＦＦコンビネーション２３９４０からの出力とし得る。セレクタ／ＤＦＦコンビネーション２３９４０は、（最初の２つ以外の）セレクタ／ＤＦＦコンビネーション２３９４０の入力が、シーケンシャル及びパラレルのセレクタ／ＤＦＦコンビネーション２３９４０からであるように、チェーンとしても参照するパスを形成するように構成され得る。これが言わんとすることは、これらの入力が、次に小さい番号のセレクタ／ＤＦＦコンビネーション２３９４０（すなわち、すぐ前の番号）からと、１つ飛ばして小さい番号のセレクタ／ＤＦＦコンビネーション２３９４０（すなわち、そのセレクタ／ＤＦＦコンビネーション２３９４０が偶数番であるのか奇数番であるのかに応じて、すぐ前の偶数又は奇数番号のセレクタ／ＤＦＦコンビネーション２３９４０）からと、とし得るということである。セレクタ／ＤＦＦコンビネーション２３９４０は、隣り合う番号が、それらセレクタ／ＤＦＦコンビネーション２３９４０の各々を通るシーケンシャルチェーンを形成し、１つ飛ばしの番号が、それらセレクタ／ＤＦＦコンビネーション２３９４０を通るパラレルチェーンを形成するように構成され得る。
セレクタ／ＤＦＦコンビネーション２３９４０は、セレクタを用いてパスを調整することで、これら２つのチェーンのうちの一方を選択し得るように接続され得る。特に、セレクタ／ＤＦＦコンビネーション２３９４０内のセレクタは、セレクタ／ＤＦＦコンビネーション２３９４０の入力（データ入力）を選択するために使用されるのと同じ選択信号（制御入力）に接続され得る。これは、第１のセレクタ入力に対して図２３９Ａに示すシーケンシャルチェーンの選択をイネーブルにし、第２のセレクタ入力に対して図２３９Ｂに示すパラレルチェーンの選択をイネーブルにし得る。各セレクタの入力は、シリアル及びパラレルチェーン内の直前の遅延／タップの出力とし得る。
タップの数（及びセレクタ／ＤＦＦコンビネーション２３９４０内の位置）は、セレクタ入力ひいてはチェーンに依存し得る。例えば、１ビット出力のＤＦＥを示すものである図２３９Ａに示したシーケンシャルチェーンに示されるように、第１のセレクタ／ＤＦＦコンビネーション２３９４２の出力が、第３のＤＦＥタップとして取られて、第３のセレクタ／ＤＦＦコンビネーション２３９４６への入力として提供され得る。第３のセレクタ／ＤＦＦコンビネーション２３９４６の出力が、第４のＤＦＥタップとして取られて、第２のセレクタ／ＤＦＦコンビネーション２３９４４への入力として提供され得る。第２のセレクタ／ＤＦＦコンビネーション２３９４４の出力が、第４のセレクタ／ＤＦＦコンビネーション２３９４８への入力として提供される。第２及び第４のセレクタ／ＤＦＦコンビネーション２３９４４、２３９４８の出力が、それぞれ、ＤＦＥタップ５及び６として取られ得る。
一部の態様において、ＤＦＥで受信される信号の変調方式を決定する手段が、ＤＦＥ２３９００によって実装され得る。一部の態様において、ＤＦＥ２３９００はまた、図示のように、以下の手段のうちの１つ以上を実装することができ、すなわち、ＤＦＥにおいて使用するタップのタップ数を変調方式に基づいて決定する手段、ＤＦＥにおいてシリアルチェーンとパラレルチェーンとのうちどちらを使用すべきかをタップ数に基づいて選択する手段、及び／又は、タップからの出力を用いて信号のポストカーソルＩＳＩを補償する手段、のうちの１つ以上を実装し得る。更なる態様において、ＤＦＥ２３９００はまた、図示のように、以下の手段のうちの１つ以上を実装することができ、すなわち、複数の遅延を同時にトリガする手段、及び／又は、パラレルチェーンが選択されたときに、最上位ビット（ＭＳＢ）の第１及び第２のタップ間のラッチされた出力を用いて最下位ビット（ＬＳＢ）を選択する手段、及び／又は、以下の手段を提供することによって、すなわち、第１のラッチの入力からの第１のタップを取るとともに第２のラッチの出力から第２のタップを取る手段と、第１のラッチの出力を、第１の並列パスのうちの第１のパス内の第２のラッチの入力及び並列パスのうちの第２のパス内のマルチプレクサのセレクタ入力に接続する手段とを提供することによって、第１のタップの遅延への影響を回避する手段、のうちの１つ以上を実装し得る。一部の態様において、シリアルチェーンとパラレルチェーンとのうちどちらを使用すべきかを選択する手段は、各々が異なる遅延と関連付けられ且つ関連付けられた遅延の入力と接続された出力を有する複数のマルチプレクサに同一のセレクタ信号を与える手段、及び／又は、ＱＰＳＫに対してシリアルチェーンを選択し、１６ＱＡＭまたはそれより高次なものに対してパラレルチェーンを選択する手段を有し得る。
セレクタ／ＤＦＦコンビネーション２３９４０を、図２４０Ａに更に詳細に示す。図示のように、単一の遅延チェーンを形成するように、各セレクタ（ＭＵＸ）２４０１０、２４０１２、２４０１４、２４０１６の出力が、異なる遅延２４０２０、２４０２２、２４０２４、２４０２６の入力に供給され得る。各遅延２４０２０、２４０２２、２４０２４、２４０２６は、単一のＤ型フリップフロップから形成され得る。各遅延２４０２０、２４０２２、２４０２４、２４０２６の出力が、次のセレクタ２４０１０、２４０１２、２４０１４、２４０１６の入力のうちの１つ（０として示されているが、他の態様では１であり得る）に供給され得る。各セレクタ２４０１０、２４０１２、２４０１４、２４０１６は同じとすることができ、すなわち、同一の選択信号を各セレクタ２４０１０、２４０１２、２４０１４、２４０１６に適用し得る。
４つのＤＦＥタップのみが示されているが、一部の態様では、これは、例えば、最大１５０のポストカーソルを相殺するために最大１５０のＤＦＥ １ビットタップが使用され得るように拡張され得る。一部の態様では、１５０よりも多いタップが使用されてもよく、従って、１５０よりも多いポストカーソルがキャンセルされ得る。しかしながら、他の態様では、ＤＦＥ １ビットタップの数は最大１５０に制限されなくてもよい。図２３９Ａに示す構成は、ＱＰＳＫモードで使用されて、図示のように単一のデイジーチェーン内の複数の遅延を提供し得る。
図２３９Ｂは、２７ビット出力ＤＦＥ内の最下位ビット（ＬＳＢ）及びＭＳＢ用の回路を更に含む構成を示している。ＤＦＥ２３９００のＬＳＢ部分は、ＬＳＢ比較器２３９１２、２３９１４を含み得る。ＬＳＢ比較器２３９１２、２３９１４の出力が、それぞれ、ＬＳＢ ＳＲラッチ２３９２２、２３９２４と結合され得る。ＳＲラッチ２３９２０、２３９２２、２３９２４からの出力が、第１のＤＦＥタップとして並列に取られ得る。ＳＲラッチ２３９２２、２３９２４からの出力が、それぞれ、ＬＳＢラッチ２３９３６、２３９３８への入力として提供され得る。ＬＳＢラッチ２３９３６、２３９３８からの出力が、ＬＳＢマルチプレクサ２３９５０への入力として提供され得る。ＭＳＢビットが、ＬＳＢマルチプレクサ２３９５０のためのセレクタ信号として使用され、そして、ＬＳＢマルチプレクサ２３９５０がＬＳＢを提供し得る。ＬＳＢが、続いて、第３のラッチ２３９３４に提供され、その出力が第３のセレクタ／ＤＦＦコンビネーション２３９４６へのもう１つの入力として取られ得る。セレクタ／ＤＦＦコンビネーション２３９６０制御ビットは、図２３９Ａに示したセレクタ／ＤＦＦコンビネーション２３９４０のものとは異なり得るが、ハードウェアは同じとし得る。図２３９Ｂに示すように２つのパラレルチェーンが提供されるようにして、セレクタ／ＤＦＦコンビネーション２３９４０間のクロスカップリングが排除され得る。第２のＤＦＥタップが、第２及び第３のラッチ２３９３２、２３９３４の並列出力から取られ得る。第３のＤＦＥタップが、第１及び第３のラッチ２３９４２、２３９４６の並列出力から取られ得る。第４のＤＦＥタップが、第２及び第４のラッチ２３９４２、２３９４８の並列出力から取られ得る。図２３９Ｂに示す構成は、１６ＱＡＭ（ＰＡＭ４）モードに使用されて、２つのパラレルチェーン内の遅延を提供し得る。４つのＤＦＥタップのみが示されているが、これは、一部の態様では、最大７６のポストカーソルを相殺するために（３ビットＤＦＥタップ１以外に）最大７６のＤＦＥ ２ビットタップが使用され得るように拡張され得る。上でのように、他の態様では、７６ビットよりも多いビット数が使用されてもよい。
一部の態様において、セレクタ／ＤＦＦコンビネーションの出力は、最上位ビット（ＭＳＢ）及び最下位ビット（ＬＳＢ）とし得る。特に、１６ＱＡＭは、Ｉ及びＱのＰＡＭ４ストリーム（２つの直交ＰＡＭ４ストリーム）を有し得る。これが言わんとすることは、４つのレベルを表すために、１つのＭＳＢと１つのＬＳＢとの２つのビットが使用され得るということである。一部の態様において、タップ１にて、１（ＳＲラッチ２３９２０の出力）、１（ＳＲラッチ２３９２２の出力）、１（ＳＲラッチ２３９２４の出力）が最も高いレベルを表し、その他のレベルは、１－０－１、０－０－１、０－０－０（最も低いレベル）によって表され得る。図示のように、スライサ２３９１０の閾値（THRESHOLD）が０であるので、スライサ２３９１２の閾値は＋２であり、スライサ２３９１４の閾値は－２である。ここで、０、＋２、－２は、－３、－１、＋１、及び＋３という４つの信号レベルに基づく相対数であり、絶対数ではない。タップ１設計（図２３９Ａ及び図２３９Ｂ）を使用して、厳格なＤＦＥタップ１遅延制約に基づく出力を提供し得る。従って、フリップフロップを２つのシリアルラッチ（図２３９Ａの２３９３０及び２３９３２）に分離することによって、最初のラッチ（２３９３０、２３９３６、２３９３８）の後ろにＭＵＸ２３９５０を配置することが可能になる。従って、ＭＵＸ２３９５０によって引き起こされる遅延により、ＤＦＥタップ１遅延への影響が回避され得る。もし、ＭＵＸ２３９５０がラッチ２３９３０、２３９３６、２３９３８の前に配置されるとしたら、ＭＵＸ２３９５０の高い遅延に起因して、そのＤＦＥタップ１遅延はＤＦＥタップ１遅延制約を満たすことができないことになる。
セレクタ／ＤＦＦコンビネーション２３９６０を、更なる詳細とともに図２４０Ｂに示す。図２４０Ａのチェーンの半分の長さの並列ＭＳＢ及びＬＳＢ遅延チェーンを形成するように、セレクタ２４０３０、２４０３２、２４０３４、２４０３６の出力が、異なる遅延２４０４０、２４０４２、２４０４４、２４０４６の入力に供給され得る。遅延２４０４０、２４０４２、２４０４４、２４０４６の出力は、次のセレクタ２４０３０、２４０３２、２４０３４、２４０３６の入力のうちの一方（１として示されているが、他の態様では０である）に供給され得る。セレクタ２４０３０、２４０３２、２４０３４、２４０３６の選択は同じとすることができ、すなわち、同じ選択信号がセレクタ２４０３０、２４０３２、２４０３４、２４０３６に与えられ得る。
図２４１は、いくつかの態様に従うＤＦＥを構成する方法である。方法２４１００は、図２３９Ａ－２３９Ｂ及び２４０Ａ－２４０Ｂの構造を用いて実行され得る。動作２４１０２にて、変調方式が決定され得る。ＤＦＥが変調方式を特定し得る。変調方式は、例えば、チャネルＩＳＩに依存し得る。送信器及び受信器の双方が同じ変調方式を使用するように構成され得る。変調方式は、一部の態様において、ＱＰＳＫ（ＰＡＭ２）及び１６ＱＡＭ（ＰＡＭ４）とし得る。ミリメートル波周波数を使用するとき、変調方式は更に、チャネルのタイプ（ＬＯＳ又はＮＬＯＳ）及びＬＯＳチャネルの場合の並列チェーンに依存し得る。
変調方式が決定されると、動作２４１０４にて、ＤＦＥが、ＤＦＥで使用するチェーンタイプ及びタップ数を決定し得る。一部の態様において、タップ数は、ＮＬＯＳチャネルについてはＰＡＭ２で最大約１５０タップ、ＬＯＳチャネルについてはＰＡＭ４モードでは約半分（７６タップ）とし得る。タップからの信号が、ミリメートル波周波数におけるポストカーソルをキャンセルするために使用され得る。
動作２４１０６にて、ＤＦＥが、タップ数に基づいて、シリアルチェーンとパラレルチェーンとのうちどちらを使用すべきかを選択し得る。シリアルチェーン及びパラレルチェーンは異なるタップ数を持つことができ、シリアルチェーンはＮＬＯＳチャネルに関するシングルビットを提供し、パラレルチェーンはＬＯＳチャネルに関するＭＳＢ及びＬＳＢを提供し得る。一部の態様において、動作２４１０２、２４１０４、及び２４１０６のうちの任意の２つ以上が組み合わされ得る。
動作において、ＤＦＥは、シリアルチェーン及びパラレルチェーンを形成する複数のＤＦＦをトリガし得る。ＤＦＥは複数のＤＦＦを同時にトリガし得る。タップは異なるＤＦＦの出力から取られ得る。各ＤＦＦへの入力をマルチプレクサが提供し得る。各マルチプレクサが異なるＤＦＦに付随し得る。各マルチプレクサは、シリアルチェーン又はパラレルチェーンのどちらを使用するかを選択するために同じセレクタ信号を提供され得る。パラレルチェーンが選択されるとき、ＬＳＢマルチプレクサを使用してＬＳＢを選択し得る。ＬＳＢマルチプレクサ出力は、ＭＳＢのタップのうち第１タップと第２タップとの間のラッチ出力を用いて選択され得る。これが言わんとすることは、第１のタップは第１のラッチの前に取られることができ、第２のタップは第２のラッチの後に取られることができるということである。シリアルチェーンが使用されようと、パラレルチェーンが使用されようと、動作２４１０８にて、タップからの出力を使用してシンボルのＩＳＩがキャンセルされ得る。
通信に使用される周波数帯域の数は、認可された帯域及び認可されていない帯域のキャリアアグリゲーションの組み込み及び来るミリメートル波帯域の使用のために増加している。ミリメートル波ＵＥは、高周波数（６ＧＨｚより上）及び低周波数（ＬＴＥ帯域）の双方を使用し得る。高い方の周波数はデータ通信のために大量の帯域幅を提供して、非常に高いデータレートを可能にし、低い方の周波数はより高い信頼性を提供し得る。より高い帯域幅は、通信データレートを高めるために使用されるが、システム電力消費を含む動作の側面に影響を及ぼし得る。
通信するために、受信されたＲＦ信号が、モバイルデバイス又はＵＥにおける処理のためにデジタル信号に変換され得る一方で、デジタルデータが、モバイルデバイス又はＵＥからの送信のためにＲＦ信号に変換され得る。受信器チェーン内の要素は、アンテナからＲＦ信号を受信し、そのＲＦ信号をデジタル信号に変換するアナログデジタル変換器（ＡＤＣ）を含み得る。ＡＤＣからのデジタル信号が、アナログフロントエンド及びデジタルフロントエンドを含み得るものであるフロントエンドに提供され得る。デジタルフロントエンドは、ＲＦからベースバンドへのＲＦ信号のチャネライゼーション及びフィルタリング、デジタル化、サンプルレート変換、及びおそらくは同期を提供し得る。
大気吸収と固体材料中での高い減衰とによって引き起こされる高いパス損失のため、ミリメートル波帯域での伝送にはマッシブＭＩＭＯ（多入力他出力）システムが使用され得る。ブロックされない指向空間チャネルを探索するためのビームフォーミングの使用は、ＷＰＡＮ／ＷＬＡＮを介した通信に使用されるアーキテクチャと比較したとき、ミリメートル波アーキテクチャに関する追加の検討事項を伴い得る。そのようなＭＩＭＯシステムでは、各アンテナ出力が、例えば低レイテンシ初期アクセス、空間多重化、及びマルチユーザ通信などのデジタル処理のために一対のＡＤＣを使用し得る。ＡＤＣの電力消費は、サンプリングレートとともに線形に増加し得るとともに、サンプルあたりの分解能ビット数とともに指数関数的に増加し得る。結果として、高分解能ＡＤＣが使用されるとき、多数のアンテナ及び広帯域通信に起因して、ＡＤＣでの総電力消散が大きくなり得る。これは、多種多様なモバイル機器にとってのバッテリ寿命に関する問題を生み出し得るものであり、また、そのバッテリが小さくて、より長い期間にわたって持続することが期待されるマシンタイプ通信（ＭＴＣ）装置で深刻化し得る。
図２４２は、いくつかの態様に従うｍｍＷａｖｅアーキテクチャ２４２００を示している。ｍｍＷａｖｅアーキテクチャ２４２００は、ハイブリッドビームフォーミングを提供し得る。ｍｍＷａｖｅアーキテクチャ２４２００は、図３Ｅに示した受信回路３２０に組み込まれ得るが、ｍｍＷａｖｅアーキテクチャ２４２００はそのような組み込みに限定されるものではない。ハイブリッドビームフォーミングアーキテクチャは、デジタル及びアナログの双方のビームフォーミングを含み得る。デジタルビームフォーミングは、送信器ＲＦチェーンとアンテナとの間の一対一の対応関係が、多数のアンテナが広い帯域幅にわたって動作することに起因して、コスト、複雑さ及び電力消費を増加させるという犠牲の下で、ビーム整形における柔軟性を提供し得る。送信器と受信器のアンテナ対の間でのチャネル推定が、デジタルビームフォーミングの複雑さを更に高め得る。一方、アナログビームフォーミングは、位相シフタを使用する１つのＲＦチェーンだけで出力ビームを整形し得る。アナログビームフォーミングは、送信器及び受信器における最適なビームを見つけるためにビームサーチを使用し得る。ビームサーチはコードブックを用いることができ、ビームサイズを狭くするにつれてコードブックのサイズ及びアラインメント問題が増大し得る。デジタルビームフォーミングとは異なり、アナログビームフォーミングは、使用される単一のＲＦチェーンによる指向性利得に制限され得る。アナログビームフォーミングだけでは更に、例えばマルチユーザ通信、干渉除去、及びマルチビーム形成などの能力の欠如、並びに、例えばＵＥとｅＮＢとの間での遅い初期リンク層接続及び進行中の同期などの要因によって引き起こされる制御プレーン内での最大レイテンシに起因して、データプレーン内で非常に高い潜在的性能損失を有し得る。一部の態様において、ハイブリッドビームフォーミングは、ＲＦチェーンの数を制限しながらアンテナ素子の数を増加させるために、デジタル及びアナログの双方のビームフォーミングを使用し得る。
図２４２に示すｍｍＷａｖｅアーキテクチャ２４２００は、アナログビームフォーミングアーキテクチャ２４２１０（アナログフェーズドアレイアーキテクチャとしても参照される）及びデジタルビームフォーミングアーキテクチャ２４２２０を含み得る。アナログビームフォーミングアーキテクチャ２４２１０及びデジタルビームフォーミングアーキテクチャ２４２２０は、低雑音増幅器（ＬＮＡ）２４２１２、ミキサ２４２１４、を可変ゲイン増幅器（ＶＧＡ）２４２１６、ローパスフィルタ２４２１８及び発振器２４２２２を含んだ共有回路２４２０６を含み得る。デジタルビームフォーミングアーキテクチャ２４２２０は、複数の可変（又は低）分解能ＡＤＣ２４２３２を含むことができ、アナログビームフォーミングアーキテクチャ２４２１０は、単一の高分解能ＡＤＣ２４２３４を含むことができる。低分解能ＡＤＣ２４２３２の分解能は、例えば、２９－３ビットとし得る。ｍｍＷａｖｅアーキテクチャ２４２００は、制御プレーンにおける低いレイテンシと、データプレーンにおける高いスループットとを有し得る。図示していないが、例えばフィードフォワード又はフィードバック補償回路などの他の要素も存在し得る。
図示のように、ｍｍＷａｖｅアーキテクチャ２４２００は、複数のアンテナ２４２０２からＲＦ信号を受信し得る。アンテナ２４２０２からの信号が、アナログビームフォーミングアーキテクチャ２４２１０及びデジタルビームフォーミングアーキテクチャ２４２２０のＬＮＡ２４２１２に供給され得る。各ＬＮＡ２４２２０の出力が、異なる対のミキサ２４２１４に供給され得る。ミキサ２４２１４が、発振器２４２２２からの局所発振器信号を使用して、複素（Ｉ／Ｑ）ＲＦ信号をベースバンド又は中間周波数（ＩＦ）信号へとダウンコンバートし得る。ミキサ２４２１４からのダウンコンバートされた信号の各々が、異なるＶＧＡ２４２１６に提供され得る。ＶＧＡ２４２１６からの増幅された信号が、ローパスフィルタ２４２１８に提供され、ローパスフィルタ２４２１８が、増幅された信号をベースバンドへとフィルタリングする。
上でのように、アナログビームフォーミングアーキテクチャ２４２１０内の位相シフタ２４２２６を用いて、対応するアンテナ２４２０２を起源とする信号の各対の位相を調整し得る。そして、位相シフタ２４２２６からの位相シフトされた信号が、コンバイナ２４２２８にて結合されて、単一のＡＤＣ２４２３４又は単一対のＡＤＣ２４２３４に供給され得る。一部の態様において、ＡＤＣ２４２３４は、高分解能ＡＤＣ（例えば、８ビット以上）とし得る。デジタルビームフォーミングアーキテクチャ２４２２０においては、フィルタリングされた各信号が、位相シフトされることなく、異なる可変分解能又は低分解能ＡＤＣ２４２３２に供給され得る。
ｍｍＷａｖｅアーキテクチャ２４２００は更に、フィルタ２４２１８の後ろにカレントミラー又はスイッチ２４２２４（以下では便宜上単にスイッチとして参照する）を含み得る。スイッチ２４２２４は、受信信号を位相シフタ２４２２６又は可変（低）分解能ＡＤＣ２４２３２のいずれかに導くことを可能にし得る。スイッチ２４２２４は、コントローラ２４２４０によって制御され得る。コントローラ２４２４０は、ベースバンドプロセッサ又は他のプロセッサとし得る。コントローラ２４２４０は、とりわけ、チャネルタイプ（例えば、ＬＯＳ又はＮＬＯＳ）、信号タイプ（例えば、制御プレーン又はデータプレーン）、１つ以上の測定品質（例えば、ＳＮＲ、ブロック）に基づくチャネル条件、ＵＥ可動性（例えば、低い）、及び／又は変調方式を決定し得る。コントローラ２４２４０は、これらの特性のうちの１つ以上に基づいて、アナログパスを使用するように切り換えるべきか、それともデジタルパスを使用するように切り換えるべきかを決定し得る。
図２４３は、いくつかの態様に従う送信器ハイブリッドビームフォーミングアーキテクチャ２４３００を示している。送信器ハイブリッドビームフォーミングアーキテクチャ２４３００は、図２４２に示した受信器ｍｍＷａｖｅアーキテクチャ２４２００と同様とし得る。送信器ハイブリッドビームフォーミングアーキテクチャ２４３００は、アナログビームフォーミングアーキテクチャ２４３１０（アナログフェーズドアレイアーキテクチャとしても参照される）及びデジタルビームフォーミングアーキテクチャ２４３２０を含み得る。アナログビームフォーミングアーキテクチャ２４３１０及びデジタルビームフォーミングアーキテクチャ２４３２０は、電力増幅器（ＰＡ）２４３１２、ミキサ２４３１４、可変ゲイン増幅器（ＶＧＡ）２４３１６、ローパスフィルタ２４３１８及び発振器２４３２２を含んだ共有回路２４３０６を含み得る。例示的な一態様において、デジタルビームフォーミングアーキテクチャ２４３２０は、複数の可変（又は低）分解能ＤＡＣ２４３３２を含むことができ、アナログビームフォーミングアーキテクチャ２４３１０は、単一の高分解能ＤＡＣ２４３３４を含むことができる。低分解能ＤＡＣ２４３３２の分解能は、例えば、１ビット又は２ビットとし得る。
図示のように、送信器ハイブリッドビームフォーミングアーキテクチャ２４３００は、ＤＦＥ（図示せず）からデジタル信号を受信し得る。ＤＦＥからの信号が、ＤＡＣ２４３３４に供給され、そしてＤＡＣ２４３３４から分離器２４３２８に供給され得る。アナログビームフォーミングアーキテクチャ２４３１０からアナログ信号の対が、位相シフタ２４３２６に提供され得る。位相シフタ２４３２６からの位相シフトされた信号が、デジタルビームフォーミングアーキテクチャ２４３２０のＤＡＣ２４３３２からの信号とともに、スイッチ２４３２４に提供され得る。スイッチ２４３２４は、位相シフトされた信号の対とデジタル（低分解能）ＤＡＣ２４３３２からの出力との間での切り換えを可能にし得る。スイッチ２４３２４からの各信号がローパスフィルタ２４３１８を供給され、ローパスフィルタ２４３１８が、その信号を、ＶＧＡ２４３１６による増幅に先立ってベースバンドへとフィルタリングする。そして、増幅された信号が、発振器からの局所発振器信号を供給されるミキサ２４３１４を用いて、ＲＦ周波数へとアップコンバートされ得る。そして、それらのＲＦ信号が、複数のアンテナ２４３０２に提供される前に、ＰＡ２４３１２によって増幅され得る。
一態様において、図２４２及び２４３の送信器アーキテクチャ及び受信器アーキテクチャは、モジュール式アーキテクチャ用に設計されることができる。例えば、Ｍ個のアンテナ受信器及び送信器を含むアーキテクチャを構築することができ、その場合、アーキテクチャの複数のコピーを用いてＮ＝ｋ＊Ｍアンテナシステムを構築することができる。
一部の態様において、通信されるミリメートル波信号のチャネル及び信号特性を決定する手段が、受信器ｍｍＷａｖｅアーキテクチャ２４２００及び／又は送信器ハイブリッドビームフォーミングアーキテクチャ２４３００によって実装され得る。一部の態様において、図示のように、受信器ｍｍＷａｖｅアーキテクチャ２４２００及び／又は送信器ハイブリッドビームフォーミングアーキテクチャ２４３００は更に、ミリメートル波信号のチャネル及び信号特性からの、高分解能での受信器ｍｍＷａｖｅアーキテクチャ２４２００における量子化又は送信器ハイブリッドビームフォーミングアーキテクチャ２４３００におけるデジタルからアナログへの変換が使用されるべきとの決定に基づいて、ミリメートル波信号を通信する際に使用すべく、アナログビームフォーミングアーキテクチャ及びデジタルビームフォーミングアーキテクチャを含むハイブリッドビームフォーミングアーキテクチャのうちアナログビームフォーミングアーキテクチャを選択する手段を実装し得る。一部の態様において、図示のように、受信器ｍｍＷａｖｅアーキテクチャ２４２００及び／又は送信器ハイブリッドビームフォーミングアーキテクチャ２４３００は更に、ミリメートル波信号のチャネル及び信号特性からの、低分解能での量子化又はデジタルからアナログへの変換が使用されるべきとの決定に基づいて、例えばコントローラ２４２４０により、ミリメートル波信号を通信する際に使用すべくデジタルビームフォーミングアーキテクチャを選択する手段を実装し得る。一部の態様において、図示のように、受信器ｍｍＷａｖｅアーキテクチャ２４２００及び／又は送信器ハイブリッドビームフォーミングアーキテクチャ２４３００は更に、例えばアンテナ２４２０２、２４３０２により、選択されたアナログ又はデジタルのビームフォーミングアーキテクチャを用いたビームフォーミングを介してミリメートル波信号を通信する手段を実装し得る。一部の態様において、図示のように、受信器ｍｍＷａｖｅアーキテクチャ２４２００及び／又は送信器ハイブリッドビームフォーミングアーキテクチャ２４３００は更に、例えばコントローラ２４２４０とＡＤＣ２４２３２及び／又はＤＡＣ２４３３４とにより、ミリメートル波信号のチャネル及び信号特性に応じてＡＤＣ及びＤＡＣの各々の分解能を変える手段を実装し得る。一部の態様において、図示のように、アナログビームフォーミングアーキテクチャが選択されるとき、受信器ｍｍＷａｖｅアーキテクチャ２４２００及び／又は送信器ハイブリッドビームフォーミングアーキテクチャ２４３００は更に、例えば位相シフタ２４２２６、２４３２６により、ミリメートル波信号の各々を位相シフトさせて、位相シフトされた信号を生成する手段と、例えばコンバイナ２４２２８により、位相シフトされた信号を結合して、量子化されるべき結合信号を形成する手段とを実施し得る。一部の態様において、図示のように、受信器ｍｍＷａｖｅアーキテクチャ２４２００及び／又は送信器ハイブリッドビームフォーミングアーキテクチャ２４３００は更に、少なくとも、ミリメートル波信号を通信するためにＬＯＳ又はＮＬＯＳのどちらのチャネルが使用されるべきか、ミリメートル波信号が制御信号又はデータ信号のどちらであるか、信号対雑音比（ＳＮＲ）、及びミリメートル波信号を通信するために使用されるべき変調方式、に基づいて、例えばコントローラ２４２４０により、アナログ又はデジタルのビームフォーミングアーキテクチャの選択を制御する手段を実装し得る。一部の態様において、図示のように、受信器ｍｍＷａｖｅアーキテクチャ２４２００及び／又は送信器ハイブリッドビームフォーミングアーキテクチャ２４３００は更に、アナログ及びデジタルのビームフォーミングアーキテクチャの間でアナログコンポーネントを共有する手段を実装し得る。
一部の態様において、ＬＯＳチャネル、非常に高いＳＮＲ、低いＵＥ可動性、及びブロックが存在するとき、高ＳＮＲ及び高分解能ＡＤＣは高次の変調方式の使用につながり得るので、アナログビームフォーミング部分が使用され得る。さらに、高い空間的干渉、帯域内干渉、又は隣接チャネル干渉が存在するとき、アーキテクチャは、高速動作のために最適な位相値をデジタル的に計算するために位相シフタを設定することによって、デジタルビームフォーミングからアナログビームフォーミングに切り換わり得る。一方で、図２４２及び２４３に示す受信器及び送信器を含むトランシーバが制御プレーンで動作していて、複数の方向から同時に信号を受信し（アナログビームフォーミングは高い遅延を持つセクタスイープを行う）、高速同期、初期アクセス、ＵＥ発見、及びブロックからの高速回復を有するべきであるとき、又は、高分解能ＡＤＣの使用を回避し得る低次の変調（例えば、ＢＰＳＫ、ＱＰＳＫ）を使用し得るシグナリングである制御プレーンシグナリングを通信するときには、デジタルビームフォーミング部分が使用され得る。デジタルビームフォーミング部分は、トランシーバがデータプレーンで動作していて：実効的なＳＮＲを高めるために複数のパスを結合するものとして複数のパスを有するＮＬＯＳチャネル上で通信するとき；ＳＮＲを低くすることができ、それが、無視できる損失で又は損失なしで低分解能ＡＤＣによって達成され得るとき；空間多重化のとき；干渉無効化のとき；及びマルチユーザ通信であるとき；に使用され得る。
制御プレーン通信に関する１つの検討事項は、初期アクセス及びＵＥ発見のためのレイテンシであり得る。アナログビームフォーミングアーキテクチャは、高度に指向性のある送信を当てにし得る。これを達成するために、ＵＥ及びｅＮＢの双方がビームサーチを実行して最適ビームを決定し得る。ビームサーチは、大きいビーム空間に起因して初期アクセスを遅くさせ得る。ＵＥ及びｅＮＢの双方が指向性ビームフォーミングを使用するとき、アクセス遅延が増大し得る。複数の方向が同時に決定され得る完全デジタルアーキテクチャは、初期アクセスにおける低減を許容し得る。
上述のように、トータルの受信器消散電力を決めると、アンテナの数とＡＤＣの分解能との間にトレードオフが存在する。図２４４は、いくつかの態様に従う通信レートの例示的なシミュレーションを示している。特に、図２４４は、アンテナの数及びＡＤＣの分解能が最適化されたときにトータル消散電力消費の下で達成可能な通信レートを示している。図示のように、デジタルビームフォーミングは空間的なサンプリング及び結合の利点を有するので、デジタルビームフォーミングはアナログ結合よりも高い達成可能レートを有し得る。
ＮＬＯＳチャネルは、低いＳＮＲを有し得る。これは、例えばＢＰＳＫ及びＱＰＳＫなどの低次の変調の使用につながり、それが、高分解能ＡＤＣを低分解能ＡＤＣで置き換えることを可能にする。ＬＯＳチャネルの場合、ＳＮＲは大きくなり得る。これは、高分解能ＡＤＣ又は多数のアンテナを使用する高次の変調をサポートすることができる。図２４５は、いくつかの態様に従うＳＮＲのシミュレーションを示している。特に、図２４５は、ミリメートル波チャネル上のアナログ及びデジタルアーキテクチャでの実効的なＳＮＲのシミュレーションを示している。決定性のミリメートル波チャネルの場合、アナログビームフォーミングによるＳＮＲ損失が決定され得る。一部のシミュレーションにおいて、アナログビームフォーミングは、パス間の相関に応じて、３ｄＢの結合損失を有し得る。また、送信器側に６４アンテナとし、受信器側に１６アンテナとした統計的ミリメートル波チャネルシミュレーションでは、ＬＯＳチャネルにおいて、アナログビームフォーミングによるＳＮＲ損失は観察されなかった。例示的なシミュレーションにおいて、ＮＬＯＳチャネルでのデジタルビームフォーミングは、５－７ｄＢのＳＮＲの利益をもたらした。
図２４２及び２４３に示したハイブリッド構造における電力消費は、アナログベースバンドビームフォーミングとデジタルビームフォーミングとがコンポーネントの大部分を共有しているので合理的である。違いは、アナログビームフォーミングではアナログベースバンド位相シフタ及び単一対の高分解能ＡＤＣを使用し、デジタルビームフォーミングでは可変（又は低）分解能ＡＤＣを使用することであるとし得る。一部の態様において、単一の位相回転器（位相シフタ）は、２Ｇｂｐｓで一対の低－中分解能ＡＤＣと同様の電力を消費し得る。従って、一態様において、位相シフタをＡＤＣで置き換えると、アナログベースバンド及びデジタルビームフォーミングは、例えば、同じ電力を消費し得る。結果として、ここに開示された態様に従った混合アーキテクチャは、性能上の利益を持ちながら、アナログビームフォーミングと同様の電力消費を有することができ、高分解能ＡＤＣが使用されるときには少なくなる。
図２４６は、いくつかの態様に従うビームフォーミングされたｍｍＷａｖｅ信号を通信する方法２４６００を示している。方法２４６００は、図２４２及び２４３に示したハイブリッドアーキテクチャによって実行され得る。動作２４６０２にて、方法２４６００は、通信されるミリメートル波信号の様々な特性を決定し得る。それらの特性は、チャネル特性及び信号特性の双方を含み得る。前者は、例えば、チャネルがＬＯＳであるのかＮＬＯＳであるのかを含むことができ、後者は、例えば、ＳＮＲ、ＲＳＳＩ、又は他の信号品質指標を含むことができる。この決定は、ハイブリッドアーキテクチャによって送信又は受信された以前のビームフォーミングされたミリメートル波信号に対して行われ得る。
動作２４６０４にて、ミリメートル波信号のチャネル及び信号特性からの、高分解能での量子化又はデジタルからアナログへの変換が使用されるべきとの決定に基づいて、アナログビームフォーミングアーキテクチャとデジタルビームフォーミングアーキテクチャとを有するハイブリッドビームフォーミングアーキテクチャのうち、アナログビームフォーミングアーキテクチャが、ミリメートル波信号を通信する際に使用されるべく選択され得る。アナログビームフォーミング構造は、受信器アーキテクチャが使用されるのか、送信器アーキテクチャが使用されるのかに応じて、単一のＡＤＣ又は単一のＤＡＣのいずれかを有する。同様に、デジタルビームフォーミング構造は、複数のＡＤＣ又は複数のＤＡＣのいずれかを有する。アナログビームフォーミング構造では、ミリメートル波信号の各々が位相シフトされて、位相シフトされた信号が生成され得る。その後、位相シフトされた信号同士が結合されて、量子化されるべき結合信号が形成され得る。
動作２４６０６にて、ミリメートル波信号のチャネル及び信号特性からの、低分解能での量子化又はデジタルからアナログへの変換が使用されるべきとの決定に基づいて、デジタルビームフォーミングアーキテクチャが、ミリメートル波信号を通信する際に使用されるべく選択され得る。アナログビームフォーミングアーキテクチャ（１つの変換器）及びデジタルビームフォーミングアーキテクチャ（複数の変換器）における変換器の数は異なるとし得る。デジタルビームフォーミングアーキテクチャの変換器の分解能は、固定（低い）又は可変とし得る。
動作２４６０８にて、選択されたアナログ又はデジタルのビームフォーミングアーキテクチャを用いて、ミリメートル波信号が通信（受信又は送信）され得る。ビームフォーミングが使用され得る。
トランシーバは、アナログ、デジタル、又はハイブリッドのビームフォーミングを提供し得る。デジタルビームフォーミングは、送信器ＲＦチェーンとアンテナとの間の一対一の対応関係が、多数のアンテナが広い帯域幅にわたって動作することに起因して、コスト、複雑さ及び電力消費を増加させるという犠牲の下で、ビーム整形における柔軟性を提供し得る。送信器と受信器のアンテナ対の間でのチャネル推定が、デジタルビームフォーミングの複雑さを更に高め得る。デジタルアーキテクチャはまた、帯域内及び隣接チャネル干渉が存在するとき、又はＳＮＲが非常に高いとき、性能低下に悩まされ得る。アナログビームフォーミングは、位相シフタを使用する１つのＲＦチェーンだけで出力ビームを整形し得る。アナログビームフォーミングは、送信器及び受信器における最適なビームを見つけるためにビームサーチを使用し得る。ビームサーチはコードブックを用いることができ、ビームサイズを狭くするにつれてコードブックのサイズ及びアラインメント問題が増大し得る。デジタルビームフォーミングとは異なり、アナログビームフォーミングは、使用される単一のＲＦチェーンによる指向性利得に制限され得る。アナログビームフォーミングはまた、高分解能のＡＤＣ及びＤＡＣの使用に起因して電力を大量消費する。アナログビームフォーミングだけでは更に、例えばマルチユーザ通信、干渉除去、及びマルチビーム形成などの能力の欠如、並びに、例えばＵＥとｅＮＢとの間での遅い初期リンク層接続及び進行中の同期などの要因によって引き起こされる制御プレーン内での最大レイテンシに起因して、データプレーン内で非常に高い潜在的性能損失を有し得る。一部の態様において、ハイブリッドビームフォーミングは、ＲＦチェーンの数を制限しながらアンテナ素子の数を増加させるために、デジタル及びアナログの双方のビームフォーミングを使用し得る。
ハイブリッドビームフォーミングは、欠点を制限しながら、アナログビームフォーミング及びデジタルビームフォーミングの双方の利益を提供するように使用され得る。また、適応型のＡＤＣ及び／又はＤＡＣが組み込まれ得るハイブリッドアーキテクチャが使用されてもよい。ハイブリッドアーキテクチャは、とりわけ、チャネル、干渉、ＳＮＲ、及び／又はＵＥの数に従って、ＡＤＣ（ＤＡＣ）の分解能を適応させ得る。分解能ビットの減少とともにＡＤＣ及びＤＡＣの電力消費が指数関数的に減少するので、このようなアーキテクチャは低電力のミリメートル波システムを可能にし得る。
図２４７Ａ及び２４７Ｂは、いくつかの態様に従うトランシーバ構造を示している。図２４７Ａは、いくつかの態様に従うｍｍＷａｖｅ受信器アーキテクチャ（又は受信器ビームフォーミングアーキテクチャ）２４７００を示している。ｍｍＷａｖｅ受信器アーキテクチャ２４７００は、デジタルビームフォーミングを提供し得る。ｍｍＷａｖｅ受信器アーキテクチャ２４７００は、図３Ｅに示した並列受信回路３８２に組み込まれ得るが、ｍｍＷａｖｅ受信器アーキテクチャ２４７００はそのような組み込みに限定されるものではない。図２４７Ａに示すｍｍＷａｖｅ受信器アーキテクチャ／受信器ビームフォーミングアーキテクチャ２４７００は、低雑音増幅器（ＬＮＡ）２４７１２、ミキサ２４７１４、可変ゲイン増幅器（ＶＧＡ）２４７１６、ローパスフィルタ２４７１８、ＡＤＣ２４７３２、及び発振器２４７２２を含み得る。ＡＤＣ２４７３２は、可変分解能ＡＤＣ２４７３２とし得る。可変分解能ＡＤＣ２４７３２の分解能は、必要に応じて、例えば、３４又は３５ビットと、遥かに多くのビット数との間で変化し得る。図示のように、受信器ビームフォーミングアーキテクチャ２４７００は、複数のアンテナ２４７０２からＲＦ信号を受信し得る。アンテナ２４７０２からの信号が、ＬＮＡ２４７１２に供給され得る。各ＬＮＡ２４７１２からの増幅された信号が、２つの増幅された信号に分割され、そして、一対のミキサ２４７１４に供給され得る。各ＬＮＡ２４７１２からの増幅された信号は、異なる重複しないミキサ対のミキサ２４７１４に供給され得る。ミキサ２４７１４が、発振器２４７２２からの局所発振器を使用してＲＦ信号をベースバンド又は中間周波数（ＩＦ）信号にダウンコンバートし得る。ミキサ２４７１４からのダウンコンバートされた信号の各々が、異なるＶＧＡ２４７１６に提供され得る。ＶＧＡ２４７１６からの増幅された信号がローパスフィルタ２４７１８に供給され、ローパスフィルタ２４７１８が、増幅された信号をベースバンドへとフィルタリングする。各アンテナ２４７０２が、一対の適応分解能ＡＤＣ２４７３２に接続され得る。従って、ＡＤＣ２４７３２の総数２Ｎｒは、故に、受信アンテナの数Ｎｒの２倍であるとし得る。
ｍｍＷａｖｅ送信器アーキテクチャ（又は送信器ビームフォーミングアーキテクチャ）２４７１０が図２４７Ｂに示されている。送信器ビームフォーミングアーキテクチャ２４７１０は、デジタルビームフォーミングを提供し得る。送信器ビームフォーミングアーキテクチャ２４７１０は、例えば、電力増幅器（ＰＡ）２４７２８、ミキサ２４７１４、可変ゲイン増幅器（ＶＧＡ）２４７１６、ローパスフィルタ２４７１８、可変分解能ＤＡＣ２４７３４、及び発振器２４７２２（符号付けは図２４７Ａに示されている）を含み得る。可変分解能ＤＡＣ２４７３４の分解能は、ＡＤＣ２４７３２と同様に変化し得る。図示のように、送信器ビームフォーミングアーキテクチャ２４７１０は、ＤＦＥ（図示せず）からデジタル信号を受信し得る。ＤＦＥからのデジタル信号がＤＡＣ２４７３４に供給され、そこで信号がアナログ信号へと変換され得る。各ＤＡＣ２４７３４からのアナログ信号が、ＶＧＡ２４７１６による増幅の前にアナログ信号をベースバンドにフィルタリングするものであるローパスフィルタ２４７１８に提供され得る。そして、ＶＧＡ２４７１６からの増幅された信号が、発振器２４７２２からの局所発振器信号を供給されるミキサ２４７１４用いて、ＲＦ周波数（ｍｍＷａｖｅ）へとアップコンバートされ得る。そして、対応する対のミキサ２４７１４からのＲＦ信号が、複数のアンテナ２４７０２に提供される前に、ＬＮＡ２４７１２（又はＰＡ）によって増幅され得る。ＤＡＣ２４７３４の総数２Ｎｔは、故に、送信アンテナの総数Ｎｔの２倍であるとし得る。
図２４８Ａ及び２４８Ｂは、いくつかの態様に従うトランシーバ構造を示している。特に、例示的なｍｍＷａｖｅ送信器アーキテクチャ（又は送信器ビームフォーミングアーキテクチャ）２４８１０が図２４８Ａに示されている。送信器ビームフォーミングアーキテクチャ２４８１０は、アナログビームフォーミングを提供し得る。送信器ビームフォーミングアーキテクチャ２４８１０は、例えば、電力増幅器（ＰＡ）２４８２８、ミキサ２４８１４、可変ゲイン増幅器（ＶＧＡ）２４８１６、ローパスフィルタ２４８１８（符号付けは図２４８Ｂに示される）、可変分解能ＤＡＣ２４８３４、位相シフタ２４８２４、分離器２４８２８、及び発振器２４８２２を含み得る。図示のように、送信器ビームフォーミングアーキテクチャ２４８１０は、ＤＦＥ（図示せず）からデジタル信号を受信し得る。ＤＦＥからのデジタル信号がＤＡＣ２４８３４に供給され、そこで信号がアナログ信号へと変換され得る。ＤＡＣ２４８３４からのアナログ信号が分離器２４８２８に供給され、分離器２４８２８が信号をアナログ信号の対へと分離し得る。各位相シフタ２４７２４からの位相シフトされた信号が、一対のローパスフィルタ２４８１８に供給され、一対のローパスフィルタ２４８１８が、一対のＶＧＡ２４８１６による増幅に先立って、アナログ信号をベースバンドへとフィルタリングし得る。そして、一対のＶＧＡ２４８１６からの増幅された信号が、発振器２４８２２からの局所発振器信号を供給される一対のミキサ２４８１４を用いて、ＲＦ周波数（ｍｍＷａｖｅ）へとアップコンバートされ得る。そして、一対のミキサ２４８１４からのＲＦ信号が、複数のアンテナ２４８０２に提供される前に、ＰＡ２４８２８によって増幅され得る。
図２４８Ｂは、いくつかの態様に従うｍｍＷａｖｅ受信器アーキテクチャ（又は受信器ビームフォーミングアーキテクチャ）を示している。ｍｍＷａｖｅ受信器アーキテクチャ２４８００は、アナログビームフォーミングを提供し得る。図２４８Ｂに示すｍｍＷａｖｅ受信器アーキテクチャ／受信器ビームフォーミングアーキテクチャ２４８００は、低雑音増幅器（ＬＮＡ）２４８１２、ミキサ２４８１４、可変ゲイン増幅器（ＶＧＡ）２４８１６、ローパスフィルタ２４８１８、位相シフタ２４８２４、コンバイナ２４８２６、ＡＤＣ２４８３２、及び発振器２４８２２を含み得る。ｍｍＷａｖｅ受信器アーキテクチャ２４７００においてのように、ＡＤＣ２４８３２は可変分解能ＡＤＣとし得る。受信器ビームフォーミングアーキテクチャ２４８００は、複数のアンテナ２４８０２からＲＦ信号を受信し得る。アンテナ２４８０２からの信号が、ＬＮＡ２４８１２に供給され得る。各ＬＮＡ２４８１２からの増幅された信号が、２つの増幅された信号へと分割され、そして、一対のミキサ２４８１８に供給され得る。各ＬＮＡ２４８１２からの増幅された信号は、異なる重複しないミキサ２４８１４に供給され得る。ミキサ２４８１４が、発振器２４８２２からの局所発振器信号を用いて、ＲＦ信号をベースバンド又は中間周波数（ＩＦ）信号へとダウンコンバートし得る。ミキサ２４８１４からのダウンコンバートされた信号の各々が、異なるＶＧＡ２４８１６に提供され得る。ＶＧＡ２４８１６からの増幅された信号が各々、ローパスフィルタ２４８１８に提供され、ローパスフィルタ２４８１８が、増幅された信号をベースバンドへとフィルタリングする。ｍｍＷａｖｅ受信器アーキテクチャ２４７００においてのように複数のＡＤＣに提供されるのではなく、対応する対のフィルタ２４８１８からの信号が位相シフタ２４８２４に供給され得る。位相シフタ２４８２４は、対応するアンテナを起源とするフィルタリングされた信号の各対の位相を調整するために使用され得る。そして、位相シフタ２４８２４からの位相シフトされた信号が、コンバイナ２４８２６で結合され、単一のＡＤＣ２４８３２又は単一対のＡＤＣ２４８３２に供給される。
図２４７Ａ及び２４７Ｂに示したデジタルアーキテクチャ２４７００及び２４７１０と図２４８Ａ及び２４８Ｂに示したアナログアーキテクチャ２４８００及び２４８１０とを並列に組み合わせることで、交番選択可能な送信器及び受信器アーキテクチャを提供し得る。図示していないが、フィルタと、デジタルアーキテクチャの位相シフタ、又は直接的に可変分解能ＡＤＣ若しくはＤＡＣ、のいずれかとの間で信号を方向付けるために、ローパスフィルタの後ろにスイッチが配置され得る。ハイブリッドアーキテクチャは、送信器にＮｔ ｒｆ個のＲＦチェーン及びＮｔ個のアンテナを有し、受信器にＮｒ ｒｆ個のＲＦチェーン及びＮｒ個のアンテナを有し得る。上でのように、送信器における各ＲＦチェーンが一対の適応分解能ＤＡＣに接続され得るとともに、受信器における各ＲＦチェーンが一対の適応分解能ＡＤＣに接続され得る。
一部の態様において、アーキテクチャは、使用事例での最適な電力消費及び所望の信号忠実度（ＳＮＲ）のためにＡＤＣ／ＤＡＣのダイナミックレンジを適応的に設定し得る。一部の態様において、例えば、同期、初期アクセス、及びＵＥ発見などの制御プレーン通信のために分解能が低下され得る。一部の態様では、例えばＳＮＲ又は変調次数が低下したときなど、チャネル状態に基づいて分解能が低下されてもよい。逆に、ＳＮＲ又は変調次数が増加したときに、分解能が増加されてもよい。分解能はまた、帯域内又は隣接チャネルのいずれか又は双方でのかなりの量の干渉の存在のために高いダイナミックレンジが使用されるべきであるときに増加され得る。分解能はまた、ＭＵ－ＭＩＭＯにおいてｅＮＢによってサービス提供されるＵＥの数が減少したときに低下されてもよく、これは低いピーク対平均電力比（ＰＡＰＲ）に対応し得る。一方で、ｅＮＢによってサービス提供される様々なＵＥが多様なＳＮＲを有するとき、又は多重化されるＵＥの数が増加した（及び、より高いＰＡＰＲを有する）ときに、低いＳＮＲを持つＭＵ－ＭＩＭＯ ＵＥに対する量子化雑音の影響を低減するために分解能が増加されてもよい。分解能は更に、測定されたＤＣオフセット、すなわち、平均推定値が所定の設定点よりも小さい又は大きいときに、それぞれ、増加又は低下されてもよい。一部の態様において、分解能は、例えばｅＮＢ（又はアクセスポイント）探索中又はプリアンブル若しくはミッドアンブルの通信中などのタイミング条件に基づいて低下されてもよい。一部の態様では、マルチパスの数が増え、それ故に、より高いＰＡＰＲを持つＮＬＯＳチャネルに対して、分解能が低下されてもよい。
一部の態様において、複数のアンテナで第１組のミリメートル波のビームフォーミングされた信号を受信する手段が、ｍｍＷａｖｅ受信器アーキテクチャ２４７００及び／又はｍｍＷａｖｅ受信器アーキテクチャ２４８００によって実装され得るとともに、アンテナから第２組のミリメートル波のビームフォーミングされた信号を送信する手段が、送信器アーキテクチャ２４７１０及び／又は送信器アーキテクチャ２４８１０によって実装され得る。一部の態様において、図示のように、受信器アーキテクチャ２４７００／２４８００及び送信器アーキテクチャ２４７１０／２４８１０は更に、それぞれ、受信の際に使用されるＡＤＣ及び送信の際に使用されるＤＡＣの分解能を、ＡＤＣ又はＤＡＣの数を減らすことなく、トランシーバ電力消散制約に基づいて設定する手段を実装し得る。装置は更に、第１組又は第２組のミリメートル波のビームフォーミングされた信号を、ＡＤＣ又はＤＡＣの分解能に基づいて、アナログ信号とデジタル信号との間で変換する手段を有し得る。
一部の態様において、図示のように、受信器アーキテクチャ２４７００／２４８００及び送信器アーキテクチャ２４７１０／２４８１０は更に、ミリメートル波のビームフォーミングされた信号を受信又は送信するために、例えばコントローラにより、ハイブリッドビームフォーミングアーキテクチャのアナログビームフォーミングアーキテクチャとデジタルビームフォーミングアーキテクチャとのどちらを使用すべきかを選択する手段を実装し得る。一部の態様において、図示のように、受信器アーキテクチャ２４７００／２４８００及び送信器アーキテクチャ２４７１０／２４８１０は更に、例えば同様にコントローラ及びＡＤＣ／ＤＡＣを用いて、アナログ及びデジタルのどちらのビームフォーミングアーキテクチャが選択されるかに基づいてＡＤＣ及びＤＡＣの分解能を調整する手段を実装し得る。一部の態様において、図示のように、受信器アーキテクチャ２４７００／２４８００は更に、図示のように、例えばコンバイナ２４８２６（図２４８Ａ）により、アンテナから受信された複素ミリメートル波信号を結合信号へと結合する手段と、その結合信号を、単一のＤＡＣに入力として供給する手段とを実装し得る。
図２４９は、いくつかの態様に従う適応分解能ＡＤＣの電力消費を示している。特に、図２４９は、ＭＩＭＯダウンリンクシステムでの適応分解能ＡＤＣを用いた固有ビームフォーミングの達成可能レートを示している。このシミュレーションでは、送信器でＮｔ＝６４アンテナとし、受信器でＮｒ＝１６アンテナとし、そして、レイリーフェージングチャネルであるとしている。Ｗａｌｄｅｎの性能指数（ＦＯＭ）（経験的）：
Figure 2024059722000015
 を検討する。ここで、ｆｓ＝サンプリング周波数、ＥＮＯＢ＝実効的なビット数（これは、オフセット、利得誤差、微分及び積分非線形性、高調波歪み、ジッタ雑音などに起因して、総ビット数よりも少ない）である。ＭＩＭＯダウンリンクチャネルの性能は：
ｙｑ＝Ｑ（Ｈｘ＋ｎ）
とすることができ、ここで、Ｈはチャネル、ｘは入力、ｎは単位分散を持つ付加的なガウス雑音である。受信器における達成可能レートは、数値相互情報Ｒ＝ＥＨ｛Ｉ（ｘ，ｙｑ）｝を計算することによって決定され得る。非量子化ＡＤＣの性能は、低（１－３）ビットのＡＤＣを用いてほぼ達成され得る。例えば、２ビットＡＤＣを使用することは、１６ＱＡＭ変調の容量に非常に近くなる。表９に示すように、受信器における１６アンテナでの２ビットＡＤＣに関する総電力消費は２５．６ｍＷとなり得る。１６ビット変調に対して８ビットの固定ＡＤＣ分解能が使用される場合、消費電力は５０倍に増加して例えば１６３８．４ｍＷになる。従って、一部の態様に従って適応ＡＤＣを使用する際、電力節減は約９８．４％になり得る。結果として、変調次数に応じて、電力消費を低減するようにＡＤＣの分解能が適応され得る。
Figure 2024059722000016
図２５０は、いくつかの態様に従うビットエラーレート（ＢＥＲ）性能を例示するものであり、いくつかの態様に従うミリメートル波チャネルにおける適応分解能ＡＤＣ非符号化ビットエラーレート（ＢＥＲ）性能を示している。図２５０に示されるように、非量子化ＡＤＣを有する受信器の性能は、低ビットＡＤＣを使用することによってほぼ達成され得る。
図２５１は、いくつかの態様に従うビームフォーミングされたミリメートル波信号を通信する例示的な方法２５１００を示している。方法２５１００は、図２４７及び２４８に示したハイブリッドアーキテクチャによって実行され得る。動作２５１０２にて、方法２５１００は、ミリメートル波信号が通信されるべきかを決定し得る。ミリメートル波信号は、ＬＯＳ又はＮＬＯＳチャネルを介して通信され得るビームフォーミングされたＭＩＭＯ信号とし得る。
ミリメートル波信号は、動作２５１０４にて受信されることができ、又は動作２５１１８にて送信されることができる。ミリメートル波信号は、ハイブリッドアナログ／デジタルビームフォーミングアーキテクチャに接続された複数のアンテナを介して通信され得る。ハイブリッドアナログ／デジタルビームフォーミングアーキテクチャは、ミリメートル波のビームフォーミングされた信号を受信及び／又は送信するために使用され得る。
動作２５１０４でミリメートル波信号が受信された後、動作２５１０６にて、受信中に使用される１つ以上のＡＤＣの分解能が設定され得る。アナログドメインでは、アンテナからの複素（Ｉ／Ｑ）出力が、単一のＡＤＣに供給される前に結合され得る。デジタルドメインでは、各アンテナに対して２つのＡＤＣ（一方はＩ用、他方はＱ用）が存在し得る。
同様に、動作２５１１８でのミリメートル波信号の送信前に、動作２５１１４にて、送信中に使用される１つ以上のＤＡＣの分解能が設定され得る。アナログドメインでは、アンテナに提供される複素（Ｉ／Ｑ）信号が、単一のＤＡＣに提供される前に分離され得る。 デジタルドメインでは、各アンテナに対して３５個のＤＡＣ（一方はＩ用、他方はＱ用）が存在し得る。ミリメートル波信号が受信されるか送信されるのかにかかわらず、分解能はトランシーバの電力消散制約に基づき得る。電力低減は、ハイブリッド構造内に設けられる又は変換プロセス中に使用されるＡＤＣ又はＤＡＣの数を削減することから自由であることができる。
動作２５１０６でＡＤＣの分解能が設定された後、動作２５１０８にて、ミリメートル波のビームフォーミングされた信号がデジタル信号へと変換され得る。変換された信号は、例えば帯域内干渉又は隣接チャネル干渉を補償するために、ベースバンドプロセッサにて処理され得る。一部の態様において、分解能は、ミリメートル波のビームフォーミングされた信号が送信されるか受信されるのかに応じて異なることができ、あるいは、アナログとデジタルとのどちらのビームフォーミングアーキテクチャが選択されるのかに基づいて異なることができる。
同様に、動作２５１１４でＤＡＣの分解能が設定された後、動作２５１１６にて、ミリメートル波のビームフォーミングされた信号が、アンテナを介した送信のためにアナログ信号へと変換され得る。デジタル信号は、ベースバンドプロセッサから供給され得る。
一部の態様において、ＡＤＣ又はＤＡＣの分解能は、１つ以上の要因に依存することができ、ＡＤＣ／ＤＡＣのダイナミックレンジとその要因とに応じて、単一のバイナリ変更（増加／低下）又は複数の変更を実装することができ得る。要因は、例えば、信号タイプ（制御／データ）、信号品質（例えば、ＳＮＲ）、変調（例えば、１６ＱＡＭ）、サービスされるＵＥの数（ｅＮＢの場合）、又はミリメートル波のビームフォーミングされた信号に関連する動作を含み得る。一部の態様において、測定されたＤＣオフセットが所定の設定点よりも小さいときに、又は（信号ロードとは対照的に）信号のプリアンブル又はミッドアンブルの間に、ＳＮＲ／変調次数／ＵＥの数（低いＰＡＰＲ）の低減を伴って、同期、初期アクセス、ＵＥ発見又はｅＮＢ探索のために分解能が低下され得る。一方で、ＳＮＲ又は変調次数が増加すること、干渉のために高ダイナミックレンジが使用されること、ハイブリッド構造が配置されているｅＮＢと通信するＵＥが多様なＳＮＲを有すること（これは、低ＳＮＲを持つＵＥに対する量子化雑音の影響を抑制するために使用され得る）、測定されたＤＣオフセットが所定の設定点よりも大きいこと、及び、多重化されるＵＥの増加（より高いＰＡＰＲ）若しくはＮＬＯＳチャネルにおけるマルチパス数の増加（より高いＰＡＰＲ）、の結果として、分解能が増加されてもよい。
アナログ及びハイブリッドビームフォーミング構造内の位相シフタの電力消費が位相シフタの分解能と共に増加するので、低電力のミリメートル波システムにとっては低ビットの位相シフタが魅力的である。しかしながら、一部のケースにおいて、低ビットの位相シフタは、高いゲーティングローブ、メインビームでのパワー損失、及び量子化雑音によるビームステアリング角度誤差をもたらし得る。メモリサイズは、ビームステアリングに使用される角度を含むコードブックに関して縮小され得る。縮小されたコードブックが、サブアレイアンテナ（アナログ又はハイブリッドビームフォーミング）のための最適位相値の決定に関して使用され得る。
図２５２Ａ及び２５２Ｂは、いくつかの態様に従うトランシーバ構造を示している。特に、図２５２Ａは、いくつかの態様に従うｍｍＷａｖｅ受信器アーキテクチャ（又は受信器ビームフォーミングアーキテクチャ）２５２００を示している。ｍｍＷａｖｅ受信器アーキテクチャ／受信器ビームフォーミングアーキテクチャ２５２００は、アナログビームフォーミングを提供し得る。図２５２Ａに示す受信器ビームフォーミングアーキテクチャ２５２００は、低雑音増幅器（ＬＮＡ）２５２１２、ミキサ２５２１４、可変ゲイン増幅器（ＶＧＡ）２５２１６、ローパスフィルタ２５２１８、位相シフタ２５２２４、コンバイナ２５２２６、ＡＤＣ２５２３２、及び発振器２５２２２を含み得る。受信器ビームフォーミングアーキテクチャ２５２００は、複数のアンテナ素子２５２０２からＲＦ信号を受信し得る。アンテナ素子２５２０２からの信号がＬＮＡ２５２１２に供給され得る。各ＬＮＡ２５２１２からの増幅された信号が、２つの増幅された信号へと分割され、そして、一対のミキサ２５２１４に供給され得る。各ＬＮＡ２５２１２からの増幅された信号は、異なる重複しないミキサ２５２１４に供給され得る。ミキサ２５２１４が、発振器２５２２２からの局所発振器信号を用いて、ＲＦ信号をベースバンド又は中間周波数（ＩＦ）信号へとダウンコンバートし得る。ミキサ２５２１４からのダウンコンバートされた信号の各々が、異なるＶＧＡ２５２１６に提供され得る。ＶＧＡ２５２１６からの増幅された信号が各々、ローパスフィルタ２５２１８に供給され、ローパスフィルタ２５２１８が、増幅された信号をベースバンドへとフィルタリングする。
デジタル受信器アーキテクチャにおいてのように複数のＡＤＣに提供されるのではなく、対応する対のフィルタ２５２１８からの信号が位相シフタ２５２２４に供給され得る。位相シフタ２５２２４は、対応するアンテナを起源とするフィルタリングされた信号の各対の位相を調整するために使用され得る。そして、位相シフタ２５２２４からの位相シフトされた信号が、コンバイナ２５２２６で結合され、単一のＡＤＣ２５２３２又は単一対のＡＤＣ２５２３２に供給され得る。一組の位相シフタ２５２２４のみが示されているが、複数組が使用されてもよい。これらの組は、ＲＦ及びベースバンド用の一次位相シフタと、ＩＦ及びデジタル位相シフタ用の二次位相シフタとを含み得る。
例示的なｍｍＷａｖｅ送信器アーキテクチャ（又は送信器ビームフォーミングアーキテクチャ）２５２１０が図２５２Ｂに示されている。送信器ビームフォーミングアーキテクチャ２５２１０は、アナログビームフォーミングを提供し得る。送信器ビームフォーミングアーキテクチャ２５２１０は、例えば、電力増幅器（ＰＡ）２５２３０、ミキサ２５２１４、可変ゲイン増幅器（ＶＧＡ）２５２１６、ローパスフィルタ２５２１８、可変分解能ＤＡＣ２５２３４、位相シフタ２５２２４、分離器２５２２８、及び発振器２５２２２を含み得る。図示のように、送信器ビームフォーミングアーキテクチャ２５２１０は、ＤＦＥ（図示せず）からデジタル信号を受信し得る。ＤＦＥからのデジタル信号がＤＡＣ２５２３４に供給され、そこで信号がアナログ信号へと変換され得る。ＤＡＣ２５２３４からのアナログ信号が分離器２５２２８に供給され、分離器２５２２８が信号をアナログ信号の対へと分離し得る。そして、各対のアナログ信号が位相シフタ２５２２４に提供され得る。各位相シフタ２５２２４からの位相シフトされた信号が、一対のローパスフィルタ２５２１８に提供され、一対のローパスフィルタ２５２１８が、一対のＶＧＡ２５２１６による増幅に先立ってアナログ信号をベースバンドへとフィルタリングし得る。そして、一対のＶＧＡ２５２１６からの増幅された信号が、発振器２５２２２からの局所発振器信号を供給される一対のミキサ２５２１４を用いてＲＦ周波数（ｍｍＷａｖｅ）へとアップコンバートされ得る。そして、一対のミキサ２５２１４からのＲＦ信号が、複数のアンテナ素子２５２０２に提供される前に、ＰＡ２５２３０によって増幅され得る。
アナログビームフォーミングは、位相シフタを用いる１つのＲＦチェーンのみで出力ビームを整形し得る。図２５２Ａ及び２５２Ｂのトランシーバ構造（すなわち、アーキテクチャ２５２００、２５２１０）におけるアンテナ素子は、アンテナアレイ全体を複数のサブアレイアンテナに分割することができるようにして、固定の予め定められたパターンで配置され得る。各アンテナ素子が単一のアナログ位相シフタに接続され得るので、コードブックエントリとして知られる各アンテナ素子に固有の位相シフト値の組が、固有の信号ビーム方向を規定し得る。トランシーバによってサポートされる全てのコードブックエントリの組が、コードブックへと編成され、それがトランシーバに事前にロードされ得る。アナログビームフォーミングは、送信器及び受信器における最適なビームを見つけるためにビームサーチを使用し得る。ビームサーチに使用されるコードブックのサイズ、及び故に、使用されるメモリは、ビームサイズを狭くするにつれて増大し得る。
位相シフタの電力消費が位相シフタの分解能と共に増加するので、図２５２Ａ及び２５２Ｂに示したトランシーバの電力消費を減らすために、低（１－３）ビットの位相シフタが使用され得る。しかしながら、一部のケースにおいて、低ビットの位相シフタの使用は、高いゲーティングローブ、メインビームでのパワー損失、及び量子化雑音によるビームステアリング角度誤差の存在をもたらすことを含め、幾つかの悪影響を有し得る。この目的のため、低ビットの位相シフタを用いた低電力のフェーズドアレイ通信システム用の一次及び二次の双方の位相シフタに関して、新たなコードブックが使用され得る。最適なビームステアリングの特性を使用することで、コードブックに使用されるメモリサイズが縮小され得るとともに、縮小されたコードブックを使用して、サブアレイアンテナに最適な位相値が見出される。コードブックサイズの縮小に加えて、コードブックは、最小のメインビームパワー損失、より小さいグレーティングローブ電力（ひいては、より少ない干渉）、及びより良好なビームステアリング精度をもたらし得る。コードブックは、図３Ａに示したプロトコル処理回路３０５、及び／又は図３Ｄに示した無線チェーン回路３７２に組み込まれ得るが、コードブックはそのような組み込みに限定されるものではない。
図２５３は、いくつかの態様に従うアレイ構造２５３００を示している。アレイ構造２５３００は、アナログ又はハイブリッドのビームフォーミングアーキテクチャで使用され得る。アレイ構造２５３００は、サブアレイ構造を有する一様な線形アレイを含み得る。他の態様では、図２５３の構成が、３次、４次などのサブアレイ構造へと拡張されてもよい。図２５３において、各隣接サブアレイ内にＭ個の二次位相シフタ（ＩＦ位相シフタ、デジタル位相シフタなど）２５３１４及びＬ個の一次（低ビット、例えば、３９－３ビット）位相シフタ２５３１２が存在する場合、ビームステアリング角度φに関するアレイファクタを：
Figure 2024059722000017
 のように書くことができる。ここで、
Figure 2024059722000018
 は、アンテナ素子ｉに対する一次位相シフタ値であり、
Figure 2024059722000019
 は、サブアレイｊに対する二次位相シフタ値である。また、ｋ＝２π／λは波数であり、λは波長であり、ｄは各アンテナ素子間の距離である。一般性を失うことなく、ｄ＝λ／２である。なお、ここに記述される計算は、例えばアナログ又はハイブリッドビームフォーミングアーキテクチャのベースバンドプロセッサなどのプロセッサによって実行され、アンテナのステアリング角度を生成するために使用されるコードブックとして格納され得る。
このアプローチにおいて、位相シフタ２５３１２、２５３１４（ＩＦ及びＲＦの双方）の位相値は、互いに対する相対位置に基づいて漸進的に増加され得る。すなわち、θ（ｍ－１）Ｌ＋ｌ＝（（ｍ－１）Ｌ＋ｌ）θ、且つ
Figure 2024059722000020
 であり、θ及び
Figure 2024059722000021
 は漸進的な位相値である。しかしながら、グレーティングローブが現れることがある。図２５４は、いくつかの態様に従うグレーティングローブのシミュレーションを示している。これは、二次位相シフタ２５３１４間の距離がｄ＝２λであることに起因し得る。なお、グレーティングローブの数は２ｄ／λに等しい。
一部の態様において、アンテナのビームステアリングに使用されるコードブックのサイズを、アンテナがステアリングされるステアリング角度のサブセットに制限する手段が、受信器アーキテクチャ２５２００及び／又は送信器アーキテクチャ２５２１０によって実装され得る。一部の態様において、図示のように、受信器アーキテクチャ２５２００及び／又は送信器アーキテクチャ２５２１０は更に、例えばコントローラにより、アンテナをステアリングすべき、ステアリング角度の上記サブセットの外側の、特定のステアリング角度を決定する手段と、その特定のステアリング角度に対応した、ステアリング角度の上記サブセット内の制限されたステアリング角度を決定する手段と、その制限されたステアリング角度を上記特定のステアリング角度にシフトさせるためのシフト値を決定する手段と、上記制限されたステアリング角度及び上記シフト値を適用することによってアンテナをステアリングする手段とを実装し得る。
一部の態様において、図示のように、受信器アーキテクチャ２５２００及び／又は送信器アーキテクチャ２５２１０は更に、制限されたステアリング角度値を複数の一次位相シフタに適用してアンテナを上記制限されたステアリング角度へとステアリングする手段と、上記シフト値を複数の二次位相シフタに適用して、上記制限されたステアリング角度を上記特定のステアリング角度へとシフトさせる手段、及び／又は、上記特定のステアリング角度が上記制限されたステアリング角度及びシフト値によって直接的に設定されるのか、それとも、上記特定のステアリング角度が１８０°周りの上記制限されたステアリング角度及びシフト値の反射によって設定されるのかを指し示すユニタリ乗数を適用する手段、のうちの１つ以上を実装し得る。
図２５４に示すように、グレーティングローブの数は２ｄ／λ＝４λ／λ＝４に等しい。見て取れるように、第１のグレーティングローブのパワーは第１のサイドローブよりも高い。これは、他のＵＥへの高い干渉を生み出すとともに、メインビームのパワーを低下させ得る。メインローブのパワーを増大させ且つグレーティングローブを低減させるために、最適化が使用され得る。アレイファクタを用いると、ステアリング角度φに関する最適化問題は、
Figure 2024059722000022
 のように記述されることができる。
ここで、ｂｐ及びｂｓは、二次及び一次の位相シフタの分解能ビットである。なお、上で与えられた最適化問題は、非決定性多項式時間（ＮＰ）ハード混合整数プログラムであるとし得る。また、目的関数は凸でなく、一次位相シフタに関してのみで２ＬＭ個の取り得る解を有し得る。
目的関数の最大値は、目的関数の項：
Figure 2024059722000023
 が、∀ｍ，ｌについて定数であるときに達成されることができる。１つの特別なケースは、最適性を失うことなく、
Figure 2024059722000024
 である。すると、この最適化問題は、
Figure 2024059722000025
 のように書き直されることができる。
次に、量子化位相シフタの特性を用いて、探索空間のサイズが縮小され得る。式（４）に与えられたアレイファクタに戻り、最適な一次位相シフタベクトル：
Figure 2024059722000026
 及び二次位相シフタベクトル：
Figure 2024059722000027
 が、ビーム角φについて得られている、すなわち、
Figure 2024059722000028
 であると仮定する。
すると、上の式は、
Figure 2024059722000029
 のように変形され得る。ここで、
Figure 2024059722000030
 はｂｐビットの一次位相シフタによるものである。上の式で与えられた指数項同士を比較すると：
Figure 2024059722000031
 である。結果として、（１／２ｂｐ－１）°＜φ≦９０°の間のステアリング角度についての最適コードブックがわかれば、全てのステアリング角度０＜φ≦９０°について最適な一次及び二次位相値が決定され得る。
Figure 2024059722000032
図２５５は、いくつかの態様に従う最適位相値のシミュレーションを示しており、３ビット一次位相シフタについての最適な一次及び二次位相値の決定の一例を提供している。図示のように、フェーズドアレイシステムが、例えば７５．５°と９０°との間（陰影領域）のステアリング角度についての最適コードブックを有する場合、矢印同士の間の８つの領域についての最適コードワードが計算され得る。さらに、アレイファクタのバックローブを使用して、コードブックのサイズが更に、（１／２ｂｐ－１）°＜φ＊≦９０°まで縮小され得る。そして、ユニタリ乗数が使用され得る。最適な一次及び二次位相値に単に－１を掛けることによって、ステアリング角１８０－φ＊を得ることができる。すなわち、
Figure 2024059722000033
 である。
一次及び二次位相シフタは、同数のビットを有していてもよく、あるいは、異なる態様では異なるビットを有し得る。故に、一次位相シフタが、ビームステアリングが行われるべき領域を決定し、二次位相シフタが、選択された領域内のどこにビームステアリング角度が位置するかを決定する。
図２５６は、いくつかの態様に従う最適位相値の他のシミュレーションを示しており、４ビット一次位相シフタについての最適な一次及び二次位相値の決定の一例を提供している。図示のように、フェーズドアレイシステムが、例えば８２．８１°と９０°との間（陰影領域）のステアリング角度についての最適コードブックを有する場合、最適位相値に－１を掛けることによって、斜線領域のＲＨＳについて最適コードワードが計算され得る。その後、式（６）を用いて、１６個の領域全てについて最適位相値が決定され得る。一次及び二次位相シフタの設定は、最初のトレーニングシーケンスにおいて確立され、そして、最後のトレーニングセッションから所定の時間量が経過することに基づいて定期的に更新され得る。
結果として、コードブックサイズは、（１／２ｂｐ）°＜φ＊≦９０°のステアリング角度を決定することまで縮小され得る。メインビームは、その後、単純な漸進的位相変化を用いることによって任意の所望の角度にステアリングされ得る。この特性は、（１／２ｂｐ）°＜φ＊≦９０°のステアリング角度に対応するコードブックのみを記憶することを可能にし、素早くステアリング角度を切り換えることを可能にする。
メモリサイズの縮小に移って、４１ビットの一次位相シフタ及び１２ビットの二次位相シフタについての例を提供する。Ｍ＝８、Ｌ＝４と仮定する。８２．８１°＜φ＊≦９０°内で０．５°のビーム分解能の場合、メモリサイズは従来の４３ｋｂの代わりに２．６９ｋｂとすることができ、コードブックサイズを９３．７％縮小させる。さらに、コードブックは、（１／２ｂｐ）°＜φ＊≦９０°のステアリング角度についてのみ最適化されればよい。φが、（１／２ｂｐ）°＜φ＊≦９０°に制限され得るので、１番目のサブアレイの一次位相シフタ値は、［０，０，０，…，０］と［０，１，２，・・・，Ｌ－１］π／２ｂｐとの間に制限され得る。例えば、Ｌ＝４、且つｂｐ＝３の場合、一次位相値は、以下の行列：
Figure 2024059722000034
 の行のうちの１つに制限され得る。
ｍ番目のサブアレイについての一次位相シフタの値は、行列（Ｔ＋４５ｍｌ）、ｍ＝０，１，…，Ｍ－１、ｌ＝１，…，Ｌ（すなわち、行列Ｔが４５ｍｌだけ上にシフトされる）の行のうちの１つとすることができる。なお、位相オフセット、すなわち、４５ｍｌは、二次位相シフタによって実行されることができる。従って、式（５）の最適化問題は、
Figure 2024059722000035
 へと縮小されることができる。
図２５７は、いくつかの態様に従う位相シフタについてのプロセスを示している。図２５７には、８５°のステアリング角度に対するプロセスの例示が、２つのサブアレイ、Ｍ＝２、Ｌ＝４、３ビット一次位相シフタに関して与えられている。サブアレイ毎に、このプロセスは行列Ｔから行を選択し、そして、理想的な位相と量子化された位相との間の距離が最小化されるように、最適な二次位相シフタ値を見つけ得る。図示のように、最適な位相値は概して、理想的な位相値の周りで変調する。
図２５８は、いくつかの態様に従う位相値決定を示しており、ステアリング角度８５°についての理想的な位相値及び量子化された位相値を示している。上でと同様に、図２５８は、２つサブアレイ、Ｍ＝２、Ｌ＝４、３ビット一次位相シフタ、及び無限分解能の二次位相シフタに関して提供されている。見て取れるように、最適化された位相値はアンテナインデックスの理想値に近い。
一部の態様において、このプロセスは、
Figure 2024059722000036
 とし得る。
先ず、（１／２ｂｐ）°＜φ≦９０°のステアリング角度についてのコードブックを、
Figure 2024059722000037
 を用いて見つける。
次いで、
Figure 2024059722000038
 によって、上で得られたφのコードブックを使用して、角度φｓの位相シフタ値を計算する。
Ｍ＝８、Ｌ＝４の２ビット一次位相シフタ分解能及び無限分解能二次位相シフタの場合の性能の例を以下に提供する。上のプロセスを単純な量子化であるθｍ＝Ｑ（（ｍ－１）ｋｄｃｏｓ（φ））と比較する。ここで、φはステアリング角度であり、ｍはアンテナインデックスであり、Ｑ（ ）はｂビット量子化器である。図２５９は、いくつかの態様に従う性能比較を示している。具体的に、図２５９は、最適化されたコードブックと単純な量子化との間での性能の比較を示している。図示のように、最適化されたコードブックは、単純な量子化の使用よりも０．５ｄＢ大きい利得及び少ないグレーティングローブパワーを有する。
図２６０は、いくつかの態様に従う他の性能比較を示している。特に、図２６０は、メインビームのパワー損失を示している。見て取れるように、最適化されたコードブックが使用されるとき、ステアリング角度が９０°から移動するにつれてメインビームのパワー損失は比較的ゆっくりと増加する。単純量子化アプローチを使用することは、９０°近くでの急激に低下と、その後の比較的一定なパワー損失とをもたらす。最適化されたコードブックはまた、より良好なビームステアリング精度を有し得る。
図２６１は、いくつかの態様に従う通信デバイスにおいてビームステアリングを提供する方法２６１００を示している。方法２６１００は、例えば図２５２Ａ－２５２Ｂ及び２５３に示したものなどのアナログ又はハイブリッドアーキテクチャによって実行され得る。動作２６１０２にて、方法２６１００は、アンテナのビームステアリングに使用されるコードブックのサイズを、アンテナがステアリングされるべきステアリング角度のサブセットに制限することができる。複数のアンテナが、ミリメートル波信号をビームステアリングするように使用され得る。一部の態様において、コードブックは、（１／２ｂｐ）°＜φ≦９０°の間のステアリング角度に制限されることができ、ここで、ｂｐは各一次位相シフタのビット数である。一部の態様において、コードブックは、（１／２ｂｐ－１）°＜φ≦９０°の間のステアリング角度に制限され得る。
動作２６１０４にて、処理回路が、アンテナをステアリングする所望のステアリング角度を決定し得る。処理回路は、所望のステアリング角度がステアリング角度のサブセット内にあるのか、又はステアリング角度のサブセットの外側にあるのかを決定し得る。
動作２６１０４で所望のステアリング角度を決定した後、動作２６１０６にて、処理回路は、ステアリング角度のサブセット内の制限されたステアリング角度を決定し得る。制限されたステアリング角度は、各アンテナ用の各位相シフタに制御信号を与えるために使用され得る。各アンテナを制御するために使用される値は、他のアンテナに使用される値とは独立とし得る。制限されたステアリング角度は、所望のステアリング角度に対応し得る。一次位相シフタの値は、［０，０，０，…，０］と［０，１，２，・・・，Ｌ－１］π／２ｂｐとの間に制限されることができ、ここで、Ｌは一次位相シフタの数である。一部の態様において、制限されたステアリング角度の値の範囲は、特定のステアリング角度が制限されたステアリング角度及びシフト値（＋１）によって直接的に設定されるのか、それとも、特定のステアリング角度が１８０°周り（－１）の制限されたステアリング角度及びシフト値の反射によって設定されるのかを指し示すユニタリ乗数（＋１／－１）の使用を通じて更に制限され得る。
動作２６１０６で制限されたステアリング角度を決定した後、処理回路は、動作２６１０８にてシフト値を決定し得る。シフト値は、制限されたステアリング角度を所望のステアリング角度までシフトさせるために使用される値であるとし得る。二次位相シフタの各々がシフト値を適用し得る。これは、制限されたステアリング角度の領域を適切な領域へとシフトさせ得る。一部の態様において、シフト値は、正及び負の値を取ってもよいし、あるいは、二次位相シフタの総ビット数によって提供される値に対応する正の値を取ってもよい。なお、動作２６１０４及び２６１０６は、必要に応じて任意の順序で行われ得る。
制限されたステアリング角度及びシフト値（並びにおそらくユニタリ乗数）が決定された後、動作２６１１０にて、処理回路は、一次及び二次位相シフタを介してアンテナを所望のステアリング角度に調整し得る。決定された値が、一次及び二次位相シフタに適用され得る。
電荷ポンプは、特定のレベルで電力を発生させるために使用され得るＤＣ－ＤＣコンバータである。所望の電力レベルを提供するためにエネルギーを蓄積するため、１つ以上のキャパシタが使用され、これらのキャパシタは、エネルギーが蓄積されるべきときには蓄積モードで電圧源に接続され、エネルギーが放散されるべきときには使用モードで負荷回路に接続される。
図２６２Ａ及び２６２Ｂは、いくつかの態様に従う電荷ポンプの一態様を示している。電荷ポンプ２６２００は、図３Ｄに示した無線チェーン回路に組み込まれ得るが、電荷ポンプ２６２００はそのような組み込みに限定されるものではない。図示のように、電荷ポンプ２６２００は、制御ロジック２６２０２からの１つ以上のデジタル入力を使用して、出力負荷キャパシタ２６２０６でのアナログ出力電圧を変調又は制御する回路であるとし得る。制御ロジック２６２０２は、図２６２Ａに示すように、キャパシタ２６２０６のそれぞれの側に配置されてそれぞれ電圧レール及びグランドに接続された電流源２６２０４に適用され得る。制御ロジック２６２０２は、所望の電圧ステップを生成するように出力キャパシタ２６２０６に電荷を注入する電流源２６２０４の起動を担い得る。それに代えて、キャパシタ２６２０６を、電流源２６２０４のうち異なる１つに接続されたスイッチ２６２０８及びスイッチ２６２０８の間に接続して、制御ロジック２６２０２はそれらのスイッチ２６２０８に適用されてもよい。制御ロジック２６２０２は、キャパシタ２６２０６への電荷のパルス注入を提供するよう、クロックトリガーされた又はその他の方法でトリガーされた制御信号を提供し得る。
電荷ポンプ２６２００は、少なくとも２つの一般的な代替目的又は分類の用途に使用されることができる。第１分類の用途は、電源の電圧よりも高い電圧を提供し、次いでシステムオンチップ（ＳｏＣ）の内部でより高い供給電圧を生成するためのパワー集積回路（ＩＣ）にて見受けられ得る。第２分類の用途は、より広いものであり、供給レール内にある電圧を生成することを狙いとする。この後者の分類の用途は、クロック又は他のデジタル制御されたレートで細かく制御され得る。
図２６３は、いくつかの態様に従う電荷ポンプ２６３００の一態様を示している。電荷ポンプ２６３００は、上述の第２分類の用途に使用され得る。電荷ポンプ２６３００は、例えば比較器又は位相周波数検出器などの基本回路、又は通信デバイスのフロントエンド内のビルディングブロックを表す例えば周波数シンセサイザ又はＡＤＣなどのいっそう大型のシステムに設けられ得る。電荷ポンプ２６３００は、例えば、無線規格用のミリメートル波トランシーバ及びそれに類するものなどの高速トランシーバに組み込まれ得る。
パワーＩＣ内の電荷ポンプは、例えば位相ロックループ（ＰＬＬ）、周波数ロックループ（ＦＬＬ）又はＡＤＣなどのミクスト信号用途において、妥当な、電荷転送に使用される総キャパシタンスの大きさ及び動作周波数の範囲内で、それらの出力パワーを増加させるために、高い周波数で、調整可能なクロックと共に使用され得るが、動作周波数が回路の動作レート（ＰＬＬにおけるリファレンスクロック及びＡＤＣにおけるサンプリングクロック）によって設定され得るので、動作周波数を容易に調整することができないことがある。従って、電荷ポンプは、用途にて予期される周波数範囲内で動作し得る。また、無線規格や例えばモノのインターネット（ＩｏＴ）用のものなどのポータブル用途でＳｏＣに採用されるためには、ある一定の機能が望まれる。ここに開示される態様は、ＳｏＣ面積及び電力効率への影響を回避するのを助けるべく回路面積に関してコンパクトとし得る電荷ポンプを含む。これらは、比較器及びＡＤＣの電荷ポンプにとって興味深いものであり得る。何故なら、それらは、面積の点でも電力消費の点でも支配的ではないものとし得る補助的なキャリブレーション回路として機能し得るからである。
電荷ポンプトポロジは、スイッチ、電流発生器、及びキャパシタに加えて、有限状態機械を起源とする２つの入力信号（ＵＰ－ＤＯＷＮ）を使用し得る。高速な用途では、精緻な電圧レギュレーション、低い消費電力、コンパクトな面積、及び高いスピードを備えた電荷ポンプを設計することは、幾つもの検討事項を伴う。例えば、高速で正確な応答は、制御信号と出力ノードとの間の容量結合効果によって影響を受け得る。電流発生器及びリファレンスは、電流精度を保証するのを助けるために、静的電力を消費するとともに複雑な回路を使用することがある。電流リファレンスのための正確なカレントミラーは、良好なマッチングのために大型のデバイスを使用することがあり、また、高度にスケーリングされたＣＭＯＳプロセスにおける低くて（ｎＡレンジ）正確な電流の生成は、リーク現象のために困難であることがある。細かい分解能は、非常に低い電流及び／又は大きい出力キャパシタンス（例えば、いっそう大きい面積）のいずれかを使用し、使用される高速で低抵抗のスイッチはスイッチング雑音を導入する可能性が高い。一部のケースでは、故に、とりわけ、電荷ポンプ内での電流発生器の使用を避けることが適当であるとし得る。
図２６３の電荷ポンプ２６３００は、例えばＵＥ、ｅＮＢ、又はＡＰなどの通信デバイス内に設けられ得る。電荷ポンプ２６３００は、出力キャパシタ２６３２０に所望の電荷を注入するために、電流発生器を使用する代わりに、容量結合効果及びそれに続くサブスレッショルド注入を利用し得る。これは、正確な低電流発生器又はＤＣバイアス回路を使用することなく、且つ出力ノイズを制限することなく、ステップ当たりの注入電荷量を少なくすることを可能にし得る。
電荷ポンプ２６３００は、２つの制御信号（ＵＰ／ＤＯＷＮ）を提供し得る制御ロジック２６３０２を含み得る。制御ロジック２６３０２は、通信デバイスのベースバンドプロセッサ内にあってもよいし、又はベースバンドプロセッサとは別のロジックであってもよい。制御ロジック２６３０２は、デジタルロジックを介して一対の動的に駆動されるスイッチ２６３１０と接続され得る。動的駆動されるスイッチ２６３１０は、１つ以上のｐＭＯＳ（ＭＰ）及びｎＭＯＳ（ＭＮ）サブスレッショルドスイッチ２６３１２の組（セット）に接続され得る。スイッチ２６３１２の組は、プリセットされたビットによってオン又はオフになるように構成され得る。それらプリセットビットは、ＭＰ２及びＭＮ２デバイスの等価長（ＤＰ及びＤＮ）、制御信号のパルス幅（ｄｄｅｌ，Ｎ、ｄｄｅｌ，Ｐ）、及び出力キャパシタ（Ｄｃ）２６３２０のためのものとし得る。如何なる数のスイッチ２６３１２が使用されてもよく、スイッチ２６３１２の数が増加するにつれて、最終的に得られる出力電圧の変化がより細かくなる。一部の態様において、とりわけ電力を考慮して、１つから５つのスイッチ２６３１２が使用され得る。
一部の態様において、プリセットビットは、デバイス試験中に事前プログラムされ、通信デバイスの不揮発性メモリに格納され得る。一部の態様において、電荷ポンプ２６３００の較正（及び故にプリセットビットの値）は、通信デバイスの電源投入シーケンス中及び／又は通信デバイスが動作中のバックグラウンドで決定され得る。通信デバイスは、特定のサイクル数の後及び／又は温度の関数として、電荷ポンプ２６３００を再較正し得る。容量結合とサブスレッショルド電流は温度に依存し得るため、較正は様々な温度で行われ得る。一部の態様において、複数の異なる値のプリセットビットがメモリに格納されることができ、各セットのプリセットビットが電荷ポンプ２６３００の異なる温度で使用され得る。特定の温度に達したとき、又は電荷ポンプ２６３００の温度変化が所定の閾値を満たすときのいずれかに、異なるセットのプリセットビットが使用されてもよい。
タイミング回路２６３１６が、制御ロジック２６３０２と、ＵＰ及びＤＯＷＮ制御信号の双方用の動的駆動されるスイッチ２６３１０の各々とに接続し得る。タイミング回路２６３１６は、制御ロジック２６３０２（又は他のプロセッサ）からの制御信号を入力として受信するとともにプリセットビットを使用して制御信号のパルス幅を設定するようにプログラムされることができる遅延線２６３０４を含み得る。遅延線２６３０４の出力が、インバータ２６３０６の入力に送られ得る。インバータ２６３０６の出力がＡＮＤゲート２６３０８の入力に供給され、ＡＮＤゲート２６３０８の他方の入力には制御ロジック２６３０２からの制御信号が供給され得る。インバータ２６３０６からの反転出力が、遅延線２６３０４によって設定された時間量だけ遅延されるので、これによりパルス幅を制御することができる。
出力キャパシタ２６３２０は、複数のキャパシタ－スイッチコンビネーションを並列に含み得る。それらのスイッチは、上述のようにプリセットビットによって作動／非作動にされることができ、それにより、出力キャパシタ２６３２０のキャパシタンスが調整される。出力キャパシタ２６３２０の各キャパシタは、例えば、約０．５ｆＦから約１０ｆＦの間とし得る。出力キャパシタ２６３２０を充電及び放電し、それにより制御可能な出力電圧を提供する例示的な方法を、図２６４Ａ－２６６Ｂを参照して説明する。図２６３に示した態様は、アナログ電流源も含んで使用するものでないとすることができ、限られたマッチング及び精度のスケーリングされたＣＭＯＳ技術にて実装されることができる。
一部の態様において、ダイナミックスイッチのゲート－ドレインキャパシタンスにわたって電荷を注入する手段が、電荷ポンプ２６３００によって実装され得る。一部の態様において、図示のように、電荷ポンプ２６３００は更に、例えばスイッチ２６３１２及び制御ロジック３０２によって、電荷の注入後にサブスレッショルドドレイン電流を用いて、サブスレッショルドスイッチを横切って電荷ポンプの出力キャパシタンスに電荷を転送する手段と、電荷の転送後に出力電圧の電圧変化を停止させるために、出力キャパシタンスにおける電荷転送及び電流フローを終了させる手段とを実装し得る。一部の態様において、図示のように、電荷ポンプ２６３００は更に、例えばタイミング回路２６３１６により、電荷注入フェーズ中に制御信号のパルス幅を制御する手段を実装することができ、それは、制御信号と該制御信号の遅延反転コピーとをＡＮＤゲートに供給する手段と、制御信号の遅延反転コピーの遅延量を制御するための一組のプリセットビットとを有し得る。一部の態様において、図示のように、電荷ポンプ２６３００は更に、例えば出力キャパシタ２６３２０により、プリセットビットの組のプリセットビットの数に等しい数のサブスレッショルドスイッチを横切って電荷を出力キャパシタンスに転送する手段、及び／又は、出力キャパシタを形成する多数の並列内部キャパシタの組み込みを制御する手段を実装し得る。
図２６４Ａは、いくつかの態様に従う電荷ポンプ２６４００の出力部分のスキームを示している。図２６４Ｂは、いくつかの態様に従う電荷ポンプ２６４００の信号のタイミング図を示している。電荷ポンプ２６４００は、ＵＰ又はＤＯＷＮ制御信号が供給され得る一対のダイナミックスイッチ２６４１０を含み得る。ＵＰ制御信号を供給されるダイナミックＵＰスイッチ２６４１０は供給電圧（又はレール電圧／レールの一方）に接続されることができ、ＤＯＷＮ制御信号を供給されるダイナミックＤＯＷＮスイッチ２６４１０はグランド（又はレールの他方）に接続されることができる。ダイナミックＵＰスイッチ２６４１０と出力キャパシタ２６４２０との間、及びダイナミックＤＯＷＮスイッチ２６４１０と出力キャパシタ２６４２０との間に、それぞれ、ＭＰ及びＭＮスイッチ２６４１２が接続され得る。
一部の態様において、図２６４Ａに示す出力部分に制御信号が供給されないとき、ＭＮ１及びＭＰ１スイッチ２６４１２はどちらもオンであるとし得る。電荷ポンプ２６４００は、図２６４Ａに示す例えば相互接続部などのネットａｎ及びａｐを、それぞれ、低チャネル抵抗ＲＯＮ，ｎ、及びＲＯＮ，ｐを介してグランド及びＶｃｃに結び付け得る。この状況において、Ｖｏｕｔは依然として、状態がオフにプリセットされているＭＰ２及びＭＮ２スイッチ２６４１２を介して供給レールから絶縁されており、ネットａｎ、ａｐ、及びＶｏｕｔ間に非常に高抵抗のパスを提供し得る。
図２６４Ｂに示すように、キャパシタ２６４２０の出力電圧は、所望の制御信号の発生下で変化することができる。制御信号ＵＰ、デバイスＭＰ１、ＭＰ２スイッチ２６４１０、２６４１２、及び出力キャパシタ２６４２０の出力キャパシタンスＣｏｕｔによって制御され得るものである電荷ポンプ２６４００のｐブランチは、出力電圧を上昇させるために使用され得る。出力キャパシタ２６４２０は最初、ダイナミックＶｃｍの半分まで充電され得る。ＵＰ制御信号は、「スリープ」モードでローであるとし得る。ＵＰ制御信号がＭＰ１スイッチ２６４１２に供給される都度、ネットａｐにおける電圧が、主に電荷注入及び／又はクロックフィードスルーによって、同じ期間にわたってパルスΔＶａｐをもたらし得る。パルスΔＶａｐは、ＭＰ２スイッチ２６４１２を通るサブスレッショルド電流又はリーク電流をもたらすことができ、そして最終的に、出力キャパシタ２６４２０の充電を通じて、出力キャパシタ２６４２０の出力キャパシタンスＣｏｕｔの正のステップ上昇ΔＶｏｕｔをもたらし得る。同様に、ＤＯＷＮ制御信号がＭＰ２スイッチ２６４１２に供給される都度、ネットａｎにおける電圧が同じ期間にわたって負のパルスΔＶａｎをもたらし得る。パルスΔＶａｐは、出力キャパシタ２６４２０の出力キャパシタンスＣｏｕｔのΔＶｏｕｔの低下ΔＶｏｕｔをもたらし得る。出力キャパシタ２６４２０の出力キャパシタンスＣｏｕｔのこれらの上昇及び低下は対称的であるとし得る。
図２６５Ａ－２６５Ｃは、いくつかの態様に従う電荷ポンプの例示的な動作を示している。図２６５Ａは、出力キャパシタが充電されているときの回路のｐブランチの寄生キャパシタンスを示している。図２６５Ｂは、出力キャパシタが充電されているときのｐブランチの回路モデルを示している。図２６５Ｃは、ｐブランチのタイミング図を示している。図２６５Ａに示すように、ＵＰ信号の正エッジで、ｐＭＯＳスイッチ２６５１０がターンオフされ、ネットａｐにおける電圧が高インピーダンス状態に入る。同時に、ＭＰ１スイッチ２６５１０のゲート－ドレインキャパシタンス（Ｃｇｄ，ｍｐ１）を通して電荷が注入され、それが、ネットａｐ及びＭＰ２スイッチ２６５１２のソースに正の電圧ステップスパイクを生じさせる。
ＭＰ１スイッチ２６５１０に付随する他の漏れキャパシタは、スイッチ２６５１０、２６５１２のゲート、ドレイン及びソースに関連し、すなわち、Ｃｇｄ，ｍｐ１、Ｃｓｇ，ｍｐ２、Ｃｓｂ，ｍｐ２、Ｃｓｄ，ｍｐ２とし得る（一般性のため）。図２６５Ｂに示すＣｐ，ａｐ２６５１４は、ネットａｐに影響を及ぼす寄生キャパシタを単一のモデル化したキャパシタとしてまとめたものとし得る。一般に、Ｃｓｄ，ｍｐ２を介した間接的な容量結合により、ＭＰ１ゲートでのＵＰ信号の急峻なエッジが直接的に出力に結合し得る。しかしながら、Ｃｓｄ，ｍｐ２は他のデバイス寄生キャパシタンスと比較して非常に小さいとすることができ（固有及びレイアウト関連の双方で）、また、ＭＰ２スイッチ２６５１２のバルク及びゲートは低インピーダンスネット（Ｖｃｃ）であるとし得るので、そのような現象は無視できると考えることができる。例えば、有意なものとなり得るような、制御信号のエッジに関連する直接的な電荷注入の量が、回避され得る。
また、ＵＰが上がるとき、ＭＰ１スイッチ２６５１０はターンオフされ得る。この場合、ネットａｐは、制御信号エッジにより電荷注入を受ける高インピーダンスネットになり得る。ＵＰの正エッジに対応するネットａｐの電圧の変動は、近似的に、
Figure 2024059722000039
 によって与えられ得るが、出力電圧はなおも安定である。この動作の後、ネットａｐの電圧は、電源レベルよりも数１０ｍＶから１００ｍＶ高いとし得る値に落ち着き得る。結果として生じるＶｓｇ，ＭＰ２の上昇により、サブスレッショルド電流がＭＰ２スイッチ２６５１２（及び同様にＭＰ１スイッチ２６５１０）を流れ得る。サブスレッショルド電流は、Ｃｐ，ａｐの放電及びネットａｐ電圧低下ΔＶｄｒｏｐ，ｐに寄与し得る。ＭＰ２スイッチ２６５１２を流れる電流の部分は、出力キャパシタ２６５２０に送られることができ、出力電圧の上昇を決定する。この電荷は、出力電圧における正ステップを生じさせ得るとともに、基本的にＣｐ，ａｐからＣｏｕｔに転送され得る。
ＵＰの負エッジが発生すると、ｐＭＯＳ ＭＰ１は再びターンオンし得る。先ず、Ｃｇｄ，ｍｐ１結合パスを介してネットａｐによって電荷が引き出され得る。これが、ネットａｐの電圧のステップダウンと、初期値ＶｃｃからΔＶａｐを引いたものに近い電圧へのＣｐ，ａｐ放電とを決定し得る。その間、チャネル抵抗に関連した時定数による小さい遅延で、ＭＰ１スイッチ２６５１０がオン状態に戻ってネットａｐをＶｃｃに引き戻し得る。ネットａｐをＶｃｃに引き戻すための電荷は、完全に電源によって供給され、出力キャパシタンスから引き戻されることはない。またこのステップでは、出力ノードへの直接的な電荷注入は起こらず、ＭＰ２サブスレッショルド電流がＣｏｕｔに流れ込むのが止まり、それにより、出力電圧を最後の高めの値に据え置かせ得る。
新たなＵＰパルスが発生すると、説明した過渡現象が繰り返さし得る。これは、出力電圧にもう一度正ステップが発生することをもたらし得る。要するに、電荷ポンプのｐブランチの動作原理は、数ステップに合成されて記述され得る。図２６６Ａ－２６６Ｃは、いくつかの態様に従う電荷ポンプの例示的な動作を示している。
図２６６Ａは電荷注入フェーズを示している。電荷注入フェーズは、ＵＰ制御信号の正エッジで起こり得る。このエッジで、ＭＰ１がターンオフし、ネットａｐの電圧が上昇して正のＶｓｇ，ＭＰ２を誘起し得る。
図２６６Ｂは電荷転送フェーズを示している。電荷転送フェーズは、電荷注入フェーズの後に起こり得る。特に、電荷転送フェーズでは、ＭＰ２のサブスレッショルドドレイン電流が、Ｃｐ，ａｐからＣｏｕｔに電荷を転送して、出力電圧Ｖｏｕｔの上昇を決定し得る。
図２６６Ｃはシャットダウンフェーズを示している。シャットダウンフェーズは、電荷転送フェーズの後に起こり得る。特に、シャットダウンフェーズはＵＰ制御信号の負エッジで起こり、正エッジに対するその遅延が遅延線２６３０４によって制御され得る。この時点で、ＭＰ１がターンオンし、ネットａｐの電圧がＶｃｃに戻り得る。この時点で、Ｃｏｕｔを流れる電流が止まり得る。
ＭＮ１、ＭＮ２、ＤＯＷＮ制御信号、及びネットａｎを含むｎＭＯＳブランチにも、３動作モデル及び分析を拡張することができる。ｎＭＯＳブランチにおいては、ネットａｐをＶｃｃ＋Ｃｏｕｔに充電する代わりに、ネットａｎの電圧の負電圧への低下をｎＭＯＳブランチが決定し得る。
一部の態様において、各動作にて転送されることができる最大電荷量は、電荷注入フェーズ中にＣｐ，ａｐに注入された電荷：
ΔＶａｐ・Ｃｐ，ａｐ≒Ｖｃｃ・Ｃｇｄ，ＭＰ１
とし得る。
供給電圧１Ｖ、出力容量５０ｐＦ、及びＭＰ１のゲート－ドレインキャパシタンス５０ｆＦを考えると、電荷は１ｍＶの出力電圧ステップに対応することになる。最初にＣｐ，ａｐに蓄積される電荷はＣｐ，ａｐの大きさに依存しないとし得るが、ネットａｐの電圧における対応する上昇は、対照的に、Ｃｐ，ａｐの大きさに依存し得る。これは一般に、電荷転送フェーズ中にＭＰ２が出力キャパシタンスに注入することができる電流量に影響を及ぼし得る。
この回路の設計及び寸法決め段階において、ステップサイズ、ひいては、回路の感度を決定するために、何らかのソリューションを採用することができる。デバイスのサブスレッショルド電流はトランジスタの長さに線形に依存し得るので、ＭＰ２の長さを所望のように寸法決めすることができる。それに代えて、デバイス長さの寸法決めにおける自由度を製造プロセスが許さない状況では、より多くのデバイスを直列に配置することができる。出力キャパシタに注入される電荷は電荷転送フェーズの持続時間にも依存し得るので、ＵＰ信号及びＤＯＷＮ信号の波形を制御するために、図２６３に示すようなプログラム可能な遅延線を有するパルス幅コントローラを導入することができる。これは、利用可能な電荷のうちの多くの量又は完全なる量を出力に転送することを可能にし得る。一部の状況では、十分でないパルス幅が、少なすぎる電荷転送をもたらすことがある。電荷注入フェーズ中の電荷注入の量は、ＭＰ１（又はｎＭＯＳブランチでのＭＮ１）のゲート－ドレインキャパシタンスに依存し得るので、ＭＯＳを所望のように寸法決めすることができる。一定量の注入電荷での出力電圧ステップは出力キャパシタンスの大きさに依存し得るので、コンフィギュラブルな容量アレイを用いて出力キャパシタンスをプログラムしてもよい。
比較器のバックグラウンドキャリブレーションに関し、１４ｎｍ ＦｉｎＦＥＴ １０ビットＡＤＣテストチップに実装された電荷ポンプについてシミュレーションを行った。採用した出力キャパシタンスは５０ｆＦである。これを検証するために、ファストコーナーシミュレーションに重点が置いている。交番する一連のＵＰ及びＤＯＷＮ制御信号のパルス幅を５０ｐｓに設定し、出力キャパシタンスを５０ｆＦに設定し、そして、更新レートを１ＧＨｚとした。シミュレーションは、２７℃でノミナル、ファスト、及びスローコーナーで行った。見られた電圧ステップは約６００μＶ（＞１１ビットの完全差動、レール・ツー・レールコンバータのＬＳＢと同等）であり、コーナーで安定していた。この回路は概して、より高い分解能の用途に適合し得る。
リーク電流（ファストコーナー）に関して好ましくない条件が存在する場合でさえも、プログラム可能であることを証明するために、ｐブランチに焦点を当て、ＭＰ１デバイスのサイズ、制御信号のパルス幅、及びＭＰ２デバイスの等価長を変化させてシミュレーションを行った。実装されたプロトタイプに関して、及びＭＰ１デバイスの複数の異なる幅に関して、１ＧＨｚレート、一定５０ｐｓのＵＰパルス幅で、一連のＵＰコマンド中の出力電圧変動を決定するために、ファストコーナー、２７°Ｃで、シミュレーションを行った。４２ｎｍ、８４ｎｍ、１６８ｎｍ、３３６ｎｍのＭＰ１デバイス幅に対し、対応する電圧ステップは、それぞれ、６００μＶ、１ｍＶ、１．３ｍＶ、１．５ｍＶであると決定された。また、複数の異なるパルス幅を使用して、１ＧＨｚレートのＵＰコマンドに対する出力電圧変動を決定するためのシミュレーションも行った。２０ｐｓ－８００ｐｓのＵＰ信号パルス幅に関して、４２ｎｍ／２８ｎｍのＭＰ１／ＭＰ２アスペクト比を有するデバイスについて行ったこれら後者のシミュレーションは、パルス幅と出力電圧との間の線形関係を示した。さらに、ＭＰ２デバイスの複数の異なる幅（５６ｎｍ、８４ｎｍ、及び１１２ｎｍ）に関して、１ＧＨｚレート、一定５０ｐｓのＵＰパルス幅で、一連のＵＰコマンド中の電荷ポンプ出力電圧を決定するためのシミュレーションを行った。電荷ポンプ出力電圧は時間とともに線形に変化するとともに、ＭＰ２の幅にほぼ対応した。シミュレーションで示された１ＧＳ／ｓの更新レートでの電荷ポンプの電力消費は、ノミナルコーナー、２７℃で１０μＷ未満であり、従って、ＧＨｚレートの現状効率のＡＤＣ及びＰＬＬと比較し多場合に無視できるものである。
一部の態様によれば、電流リファレンス又は出力キャパシタンス以外の電荷蓄積／格納デバイスの使用を回避する助けとなる電荷ポンプが斯くして提供される。この電荷ポンプは、ＰＬＬ及びＡＤＣ比較器のオフセットキャリブレーションアプリケーションに、また一般に、例えば高速レート（＞１ＧＳ／ｓ）、細かい分解能（＜１ｍＶ）、及び超低電力消費が望まれる全ての用途に適し得る。一部の態様は、超低電力ＰＬＬにおいて使用されて、回路面積を縮小させることができ、また、高速ＡＤＣのための高効率な比較器キャリブレーションを実行するためにも使用され得る。
図２６７は、いくつかの態様に従う電荷ポンプに電荷を注入する方法２６７００を示している。方法２６７００は、２６２Ａ－２６６に示した構造のうちのいずれか１つ以上によって実行され得る。動作２６７０２にて、（１つ以上の）構造内に電荷が注入され得る。電荷は、電荷注入フェーズ中にダイナミックスイッチ（ＭＯＳＦＥＴ）のゲート－ドレインキャパシタンスを横切って注入され得る。電荷注入は、ダイナミックスイッチに供給される制御信号の正エッジで、ダイナミックスイッチのゲート－ドレインキャパシタンスを横切って起こり得る。電荷注入は、制御信号のパルス幅を制御することによって制御され得る。一部の態様において、制御信号のパルス幅は、制御信号と該制御信号の遅延反転コピーとをＡＮＤゲートに供給し、一組のプリセットビットが、制御信号の遅延反転コピーの遅延量を制御することによって制御され得る。
動作２６７０４にて、電荷の注入後、電荷がサブスレッショルドスイッチを横切って電荷ポンプの出力キャパシタンスに転送され得る。電荷は、電荷転送フェーズ中のサブスレッショルドドレイン電流を使用して転送され得る。電荷転送フェーズにおいて、電荷は、プリセットビットの組のプリセットビットの数に等しい数のサブスレッショルドスイッチを横切って、出力キャパシタンスに転送され得る。各プリセットビットが、異なるサブスレッショルドスイッチを制御し得る。さらに、並列内部キャパシタの数が、異なるプリセットビットを用いて、出力キャパシタを形成するように制御され得る。
電荷が転送された後、動作２６７０６にて、電荷転送及び出力キャパシタンス内の電流フローが終了され得る。これは、シャットダウンフェーズ中の出力電圧の電圧変化を止め得る。この終了は、ダイナミックスイッチに供給される制御信号の負エッジで起こり得る。ダイナミックスイッチとサブスレッショルドスイッチとの間のネットにおける電圧が、ダイナミックスイッチが接続されているレール電圧に戻り得る。
ｍｍＷａｖｅ通信システムは複数のパス上での複数の指向性送信に頼るものであるので、ネットワークが密になると、ｍｍＷａｖｅ受信器は、異なる方向からの干渉を経験し得る。これに対処する助けとなるよう、上述のように、受信器はアナログ、デジタル又はハイブリッドビームフォーミングを使用し得る。アナログビームフォーミングは、一部のケースで、高いサイドローブ及び広いビーム幅に起因して全方向性干渉を軽減するのに十分でないことがあり、また、デジタルドメインでのビームフォーミングは、干渉が低分解能ＡＤＣ（低ダイナミックレンジ）において所望の信号をブロックし得るので、干渉を軽減するのに十分でない。これを軽減するために、ここに開示される態様は、受信器におけるＡＤＣのダイナミックレンジ及び電力消費を低減するために量子化の前に干渉をゼロ化（ヌリング）する助けとなるアーキテクチャを提供する。例えば、粗く量子化された受信信号を処理して高い干渉を推定し、次いで、アナログドメインで干渉を差し引くように、空間的な干渉軽減のためにフィードフォワードループが提供される。ゼロ化は、ＡＤＣフィードバックループでの反復的なフィルタ設計のために長いトレーニングシーケンスを使用せずに、複数の干渉角度に対して有効にされ得る。これは、低電力の完全デジタルｍｍＷａｖｅ受信器を可能にし得る。図２６８は、いくつかの態様に従う受信器アーキテクチャ２６８００を示している。受信器アーキテクチャ２６８００は、図３Ｅに示した並列受信回路３８２に組み込まれ得るが、受信器アーキテクチャ２６８００はそのような組み込みに限定されるものではない。
図２６８に示す受信器アーキテクチャ２６８００は、例えば、ＲＦフロントエンド２６８２０、遅延線（ＤＬ）２６８０２、コンバイナ２６８１０、２６８１２、２６８１４、２６８１８のセット、量子化器２６８０４、２６８１６のセット、フィードフォワードフィルタ２６８０６、デジタル－アナログ変換器（ＤＡＣ）２６８０８、及びベースバンドプロセッサ２６８３９を含み得る。ＲＦ信号が、アンテナ（図示せず）によって受信されて、ＲＦフロントエンド２６８２０に提供され得る。複数のアンテナ出力ｒｉ（ｔ）、ｉ＝１，…，Ｎｒが、ＲＦフロントエンド２６８２０によって提供され、干渉を特定するための１つと、ゼロ化の１つとの２つのパスに分割され得る。具体的には、各アンテナ出力が、遅延線２６８０２のうちの１つと第１のコンバイナ２６８１０のうちの１つとの双方に供給され得る。アナログ遅延線２６８０２は、複数のタップ付きラッチ（例えばＤラッチ）を含むことができ、異なるタップから出力を取ることによって遅延が変化することを可能にし得る。それに代えて、遅延長が固定されて、アナログ遅延線２６８０２の唯一の出力が最後のラッチから取られてもよい。
第１のコンバイナ２６８１０において、干渉に関するディザリングノイズｎ１がアンテナ出力に加えられ得る。ディザリングノイズｎ１は、干渉ゼロ化を提供するのに先立って決定され得るものである干渉の推定値に依存し得る。第１のコンバイナ２６８１０からの出力がｂ１ビット量子化器２６８０４に供給され、ｂ１ビット量子化器２６８０４が、そのアナログ信号を粗く量子化するとともに、そのアナログ信号をデジタル信号へと変換し得る。そして、量子化された信号が、ＤＡＣ２６８０８によってデジタル化されるのに先立って、フィードフォワードフィルタ２６８０６に提供され得る。フィードフォワードフィルタ２６８０６は、受信した量子化された信号を処理して干渉信号を推定するために使用されるマルチタップフィルタとし得る。
そして、干渉信号が、ｄビットＤＡＣ２６８０８によってアナログ信号へと変換され返す。ＤＡＣ２６８０８の分解能は、量子化器２６８０４、２６８１６のように、固定であってもよいし可変であってもよい。後者の場合、ＤＡＣ２６８０８及び量子化器２６８０４、２６８１６のうちの１つ以上の分解能は、とりわけ、信号タイプ（例えば、制御／データ）又はチャネル状態に依存し得る。そして、変換された干渉信号が、第２のコンバイナ２６８１２において、アナログ遅延線２６８０２からの遅延されたアンテナ出力から減算されて、補正された信号が生成され得る。第３のコンバイナ２６８１４において、補正された信号にディザリングノイズｎ２が加えられ他後に、ディザリングされた補正信号が量子化される。ディザリングノイズｎ２は、１つ以上の信号品質特性を用いて測定され得るものである受信器性能に依存し得る。例えば、ディザリングノイズｎ２は、ＢＥＲ性能に依存し得る。ディザリングされた補正された信号を量子化することには、ｂ２ビット量子化器２６８１６が使用され得る。一部の態様において、ｂ１ビット量子化器２６８０４の分解能は、ｂ２ビット量子化器２６８１６の分解能よりも低いとし得る。干渉を大まかに決定するための粗い分解能の使用は、受信器によって使用される電力の低減を可能にし得るとともに、ビームフォーミングされた信号の補償後のインライン量子化器のダイナミックレンジを下げることを可能にし得る。
そして、量子化器２６８１６からの量子化された信号が、更なる処理のためにベースバンドプロセッサ２６８３０に供給され得る。受信信号強度インジケータ（Received Signal Strength Indicator；ＲＳＳＩ）を生成するために、量子化器２６８１６からの出力とフィードフォワードフィルタ２６８０６からの干渉信号とが、第４のコンバイナ２６８１８で結合され得る。ＲＳＳＩは、（ｂ２ビット量子化器２６８１６の各々から及びフィルタ２６８０６の出力の各々からの）量子化された出力の全てに基づいて決定されてもよいし、あるいは、全てよりは少ない出力に基づいてもよい。ＲＳＳＩは、例えば、一方又は双方の量子化器分解能、ＤＡＣ分解能、及び／又は一方又は双方のディザリングノイズを調整するために使用され得る。
図２６８に示した受信器は、故に、複数のアナログビームを形成するための例えば位相シフタなどの他のコンポーネントの追加なしで、複数のビームフォーミングされた信号内の複数の干渉源からの干渉を同時に軽減（又はゼロ化）することができ得る。この受信器はまた、係数が所望の信号及び干渉信号に依存するフィルタの使用なしで、ひいては、長いトレーニングシーケンスの使用なしで、干渉を軽減することができ得る。
一部の態様において、複数のアンテナからビームフォーミングされた信号を受信する手段が、受信器アーキテクチャ２６８００によって実装され得る。一部の態様において、図示のように、受信器アーキテクチャ２６８００は更に、例えば受信器アーキテクチャ２６８００内のフィードフォワードルーティングにより、補償された信号を出力のために量子化することに先立って、ビームフォーミングされた信号を干渉信号に関してフィードフォワード補償することによって、補償された信号を形成する手段と、例えば量子化器２６８１６により、補償された信号を量子化して、量子化された出力信号を形成する手段とを実装し得る。
一部の態様において、図示のように、受信器アーキテクチャ２６８００は更に、フィードフォワードパスに沿ってビームフォーミングされた信号を量子化して、量子化されたフィードフォワード信号を形成する手段、例えばフィルタ２６８０６により、量子化されたフィードフォワード信号内の干渉信号を補償して、デジタル補償信号を提供する手段、例えばＤＡＣ２６８０８により、デジタル補償信号をアナログ補償信号へと変換する手段、及び／又は、例えばコンバイナ２６８１２により、アナログ補償信号をビームフォーミングされた信号と結合して、補償された信号を形成する手段、のうちの１つ以上を実装し得る。一部の更なる態様において、図示のように、受信器アーキテクチャ２６８００は更に、例えばコンバイナ２６８１０及び２６８１４により、ビームフォーミングされた信号を量子化するのに先立って、ビームフォーミングされた信号に第１のディザリングノイズを加える手段と、補償された信号に第２のディザリングノイズを加える手段、例えばベースバンドプロセッサ２６８３０及びコンバイナ２６８１８により、デジタル補償信号と補償された信号のデジタルバージョンとを結合して信号品質を提供する手段と、該信号品質に基づいて、ビームフォーミングされた信号の量子化、補償された信号の量子化、第１のディザリングノイズ、又は第２のディザリングノイズのうちの少なくとも１つを制御する手段、例えばベースバンドプロセッサ２６８３０により、
Figure 2024059722000040
 から、各方向からの干渉を推定する手段、及び／又は、例えば遅延線２６８０２により、ビームフォーミングされた信号をアナログ補償信号と結合することを可能にするのに十分なだけビーム形成信号を遅延させる手段、のうちの１つ以上を実装し得る。
数学的に、受信器にＮｒ個のアンテナをもつ一様な線形アレイを検討する。受信信号は、
ｒ（ｔ）＝ｘ（ｔ）＋ｉ１（ｔ）ａｒ（θ１）＋…＋ｉＩ（ｔ）ａｒ（θＩ）＋ｎ
のように記述されることができ、ここで、ｘ（ｔ）は所望の信号ベクトル、ｎは雑音ベクトル、ｉｉ（ｔ）、ｉ＝１，…，Ｉは干渉信号（Ｉは干渉方向の数）であり、アレイベクトルａｒ（θｉ）、ｉ＝１，…，Ｉは、
Figure 2024059722000041
 によって与えられる。
ここで、θｉは到来角度、ｄはアンテナ間距離、そして、λは波長である。フィードフォワードループで、アンテナの出力で受信信号を相関解除するためにノイズが加えられ、次いで、例えば低ビット（１－３ビット）ＡＤＣを用いて、
ｙ［ｎ］＝Ｑ１（ｒ（ｔ）＋ｎ１）
のように信号が量子化され得る。ここで、ｎ１はディザリングノイズであり、ベクトルＱ１（ ）はｂ１ビット量子化器である。干渉ｋは、推定ベクトルを用いてフィードフォワードフィルタにて推定され得る。一部の態様において、推定ベクトルは最大比合成（maximum ratio combining；ＭＲＣ）：
Figure 2024059722000042
 を使用することができ、ここで、ａｒ（θｋ）は方向θｋからの干渉の推定ベクトルである。干渉の方向は、例えばマルチシグナル分類（Multiple Signal Classification；ＭＵＳＩＣ）プロセスなどのデジタルプロセスを使用して決定され得る。Ｉは干渉方向（干渉するもの）の総数であるとし得る。なお、受信器は、ｌ≠ｋのときにａｒ Ｈ（θｋ）ａｒ（θｌ）≒０であるような大きいアンテナアレイを有すると考えられる。すると、次式のように、到来角度に従ってベクトルが形成され得る：
Figure 2024059722000043
ｄビットＤＡＣを用いてデジタルサンプルがアナログドメインに変換された後、受信信号から干渉が減算され、そして、次式のように、ディザリングノイズｎ２が加えられた後に、ｂ２ビットＡＤＣで量子化される：
ｚ［ｎ］＝Ｑ２（ｒ（ｔ）－ｉ（ｔ）＋ｎ２）
図２６９は、いくつかの態様に従う受信器のフィルタ特性を示している。シミュレーションしたフィルタでは、Ｎｒ＝６４アンテナであり、ｄ＝５ビットＤＡＣであり、ｂ２＝５ビットＡＤＣであり、そして、θ＝７０°及びθ＝１１０°２つの干渉方向が存在する。２つのケースが示されており、すなわち、１ビットＡＤＣ（ｂ１＝１）、ｎ１～Ｎ（０，０．４σｒ ２）、ｎ２～Ｎ（０，０）というケース１と、２ビットＡＤＣ、ｎ１～Ｎ（０，０．３σｒ ２）、ｎ２～Ｎ（０，０）というケース２とが示されている。図示のように、この受信器アーキテクチャは、１ビットＡＤＣが使用されるときに最大約１３．６ｄＢの干渉をキャンセルすることができ、また、２ビットＡＤＣが使用されるときには最大約２３．３２ｄＢの干渉をキャンセルすることができる。
図２７０は、いくつかの態様に従う受信器のＢＥＲ性能を示している。このグラフは、アナログビームフォーミング、デジタルビームフォーミング、及び図２６８のアーキテクチャのＢＥＲ性能を示している。上でのように、９０°の所望の信号方向とＳＩＲ＝－２０ｄＢを持つ７０°及び１１０°の干渉方向とを有するライン・オブ・サイト（ＬＯＳ）チャネルの受信器でＮｒ＝６４アンテナとしている。１６ＱＡＭ変調が使用され、使用しているＡＤＣは、ｂ１＝２ビットＡＤＣ、ｄ＝５ビットＤＡＣ、ｂ２＝５ビットＡＤＣである。量子化誤差をランダム化するために処理回路によってガウスディザリングノイズの分散が選択され得る。帯域幅は１ＭＨｚであり、干渉及び所望の信号が同じ帯域上で通信するとし得る。パルス整形フィルタは、フィルタ長８シンボル、ロールオフ係数０．２の平方根コサインロールオフフィルタです。図２７０に示されるように、ＡＤＣの前に空間的な干渉キャンセルを用いないデジタル受信器は、不十分なダイナミックレンジを有することに起因して、より低いＢＥＲ性能を有する。アナログビームフォーミングも、高いサイドローブに起因して、図２６８のアーキテクチャよりも劣った性能となる。
図２７１は、いくつかの態様に従う更なる受信器アーキテクチャを示している。上でのように、９０°の所望の信号方向を有するライン・オブ・サイト（ＬＯＳ）チャネルの受信器でＮｒ＝６４アンテナとしている。１６ＱＡＭ変調が使用され、使用しているＡＤＣは、ｂ１＝２ビットＡＤＣ、ｄ＝５ビットＤＡＣ、ｂ２＝５ビットＡＤＣである。このケースでは、ＳＩＲ＝－１３ｄＢを持つ７５°の干渉方向を使用した。フィードフォワードループに１ビットＡＤＣが使用されるとき、図２６８のアーキテクチャは、アナログビームフォーミング及び完全デジタルのビームフォーミングよりも良好な性能となる。
図２７２は、いくつかの態様に従う受信器において干渉を補償する方法２７２００を示している。方法２７２００は、図２６８の受信器を用いて実行され得る。動作２７２０２にて、受信器が、複数のアンテナからビームフォーミングされた信号を受信し得る。ビームフォーミングされた信号は、ある角度範囲にわたって走査され得る。特定の角度における複数のビームフォーミングされた信号のうち少なくとも一部の各々が、送信器からの信号と干渉信号とを含み得る。
ビームフォーミングされた信号は、再結合される前に異なる経路に分割され得る。動作２７２０４にてデジタル補償信号を形成するために、フィードフォワード経路内で、ビームフォーミングされた信号が量子化され、フィルタを用いて干渉が推定される。ビームフォーミングされた信号を量子化することに先立って、信号を相関解除するためにディザリングノイズが加えられ得る。そして、デジタル補償信号が、アナログ補償信号を形成するように変換され得る。
ダイレクト経路内で、信号を結合するのに適したタイミングを提供するために、元のビームフォーミングされた信号が遅延され得る。動作２７２０６にて、ビームフォーミングされた信号とアナログ補償信号とが結合され得る。一部の態様において、干渉推定を含んでいるとし得るアナログ補償信号が、ビームフォーミングされた信号から差し引かれ得る。
得られた結果信号にディザリングノイズが加えられ、次いでそれらの信号が量子化され得る。ビームフォーミングされた信号の量子化の分解能は、補償された信号の量子化の分解能よりも低いとし得る。動作２７２０８にて、量子化された結果信号が、処理のためにベースバンドプロセッサに供給され得る。例えばＲＳＳＩ、ＳＩＮＲ又はＳＮＲなどの信号品質を決定するために、量子化された結果信号とデジタル補償信号とが結合され得る。この品質は、ビームフォーミングされた信号の量子化、補償された信号の量子化、及び／又はディザリングノイズを制御するために使用され得る。
ビームフォーミングに加えて、送信器と受信器のアンテナ対の間のチャネル推定は、デジタルビームフォーミングの複雑さを更に高め得る。デジタルアーキテクチャはまた、帯域内干渉及び隣接チャネル干渉が存在するときに性能低下に悩まされ得る。図２７３Ａ及び２７３Ｂは、いくつかの態様に従う干渉を示している。両方の図のシステム２７３００に示されるように、基地局（ＢＳ）２７３０２が、データ及び制御信号を提供して、ＵＥ２７３０４にサービス提供し得る。ＬＯＳ通信のみが示されているが、ＢＳ２７３０２はまた、ＮＬＯＳ通信を介してＵＥ２７３０４と通信し得る。アクセスポイントともし得るものである隣接ＢＳ２７３０６が、ＵＥ２７３０４の位置に干渉信号を生成することがある。干渉信号は、サービス提供しているＢＳ２７３０２の通信と同様に、ＬＯＳ又はＮＬＯＳであることができ、サービス提供しているＢＳ２７３０２からの信号と干渉し得る。干渉するＢＳ２７３０６からの干渉信号の代わりに又はそれに加えて、１つ以上の干渉するＵＥ２７３０８が、ＵＥ２７３０４の位置に干渉信号を生成することがある。干渉するＵＥ２７３０８からの干渉信号は、サービス提供しているＢＳ２７３０２、干渉するＢＳ２７３０６、又はＵＥ２７３０４に向けられ得る。
デジタルビームフォーミングとは異なり、アナログビームフォーミングは、使用される単一のＲＦチェーンに起因して指向性利得に制限され得る。しかしながら、アナログビーム形成は、場合によっては、高いサイドローブ及び広いビーム幅による全方向性干渉を軽減するのに不十分であり得、デジタルドメインビーム形成は、低分解能ＡＤＣ（低ダイナミックレンジ）が使用されるとき、低分解能ＡＤＣの場合干渉が所望の信号をブロックし得るので、干渉を軽減するのに十分ではない。これが言わんとすることは、アンテナ素子が干渉の方向又はその近くに設定されるときに、他方向の所望の信号を識別するのに十分であり得るＡＤＣのダイナミックレンジを干渉が圧倒するほどに、１つ以上の方向からの干渉が所望の信号よりも大きくなることがあるということである。このことは特に、ミリメートル波周波数が使用されるとき、ＵＥの移動によって引き起こされるＬＯＳチャネル及びＮＬＯＳチャネルに対する急速な干渉及び信号品質の変化のために一般的であり得る。しかしながら、ＡＤＣのダイナミックレンジを広げることは、電力集中的となり得るとともに、設計が困難となり得る。これを軽減するために、ここに開示される態様は、量子化する前に干渉をゼロ化する助けとなり得るとともにその後に元の信号がデジタル処理されることを可能にするために調整をデジタル的に反転させ得るアーキテクチャを提供する。これは、そのような干渉が存在するときに、受信器におけるＡＤＣのダイナミックレンジ及びＡＤＣの電力消費の低減を可能にし得る。信号は量子化器でサンプリングされることができ、それにより、受信信号がデジタルドメインで処理されるとともに、干渉がアナログドメインでキャンセルされる。低電力の完全デジタルｍｍＷａｖｅ受信器を実現するために、フィードバックループを有する並列デルタシグマＡＤＣが使用され得る。
図２７４は、いくつかの態様に従う受信器アーキテクチャ２７４００を示している。受信器アーキテクチャ２７４００は、図３Ｅに示した並列受信回路３８２に組み込まれ得るが、受信器アーキテクチャ２７４００はそのような組み込みに限定されるものではない。図２７４に示す受信器アーキテクチャ２７４００は、例えば、ＲＦフロントエンド２７４１０、コンバイナ２７４０２、ローパスフィルタ（ＬＰＦ）２７４０４、２７４１２のセット、ゲイン２７４０６、２７４２２のセット、量子化器２７４０８、デシメータ２７４１４、フィルタ２７４１６、ＤＡＣ２７４１８、及びベースバンドプロセッサ２７４２０を含み得る。ＲＦ信号が、複数のアンテナ素子を含むアンテナ２７４３０によって受信され、ＲＦフロントエンド２７４１０に提供され得る。
ＲＦ信号ｒｉ［ｎ］、ｉ＝１，…，Ｎｒは、アンテナ２７４３０からの出力であるとし得る。これらのＲＦ信号は、受信器アーキテクチャ２７４００においてＮｒ個のアンテナからの一様な線形アレイとして示され得る。Ｎｒは、受信器アーキテクチャ２７４００におけるビームフォーミング利得及び電力消費に応じて選択され得る。受信信号は、
ｒ（ｔ）＝ｘ（ｔ）＋α１ｉ１（ｔ）ａｒ（θ１）＋…＋αＩｉＩ（ｔ）ａｒ（θＩ）＋ｎ
のように記述されることができ、ここで、ｘ（ｔ）は所望信号ベクトルであり、ｎは雑音ベクトルであり、ｉｉ（ｔ）、ｉ＝１，…，Ｉは干渉信号であり、ただし、Ｉは、ゼロ化されるべき干渉方向の総数である。角度ベクトルａｒ（θｉ）、ｉ＝１，…，Ｉは、
Figure 2024059722000044
 によって与えられることができ、ここで、θｉは到来角度であり、ｄはアンテナ２７４３０間のアンテナ間距離である。ＲＦフロントエンド２７４１０によって提供される複数のアンテナ出力ｒｉ（ｔ）、ｉ＝１，…，Ｎｒの各々が、コンバイナ２７４０２のうちの１つに供給され得る。更に詳細に後述するデシメータ２７４１４からの変更された信号が、ＲＦフロントエンド２７４１０からのアンテナ出力と結合され得る。この変更された信号は、受信信号の量子化に先立って干渉を少なくとも部分的に軽減し、それにより、量子化器２７４０８のダイナミックレンジの低減を可能にする。
コンバイナ２７４０２は、アナログドメインの積分器によって形成され得るとともに、補償回路の一部を形成し得る。結合された信号が、コンバイナ２７４０２から第１のＬＰＦ２７４０４に供給され得る。第１のＬＰＦ２７４０４は、結合された信号内の量子化雑音を帯域外へと整形し得る。アンテナ２７４３０からの信号は、例えばＲＦフロントエンド２７４１０内でなど、第１のＬＰＦ２７４０４に到達するのに先立ってベースバンドへとミキシングされ得る。
第１のＬＰＦ２７４０４からのローパスフィルタリングされた信号が、可変ゲイン２７４０６に供給され得る。これら異なるアンテナ信号に対するゲイン出力は、ｇｉ［ｎ］、ｉ＝１，…，Ｎｒとして示され得る。ゲイン２７４０６は、入力を量子化器ダイナミックレンジに調整するために、ローパスフィルタリングされた信号に対する増幅又は減衰を提供し得る。ゲイン２７４０６は、チャネル又はチャネル品質（例えばＳＮＲ又はＳＩＮＲなど）に応じて最適化されることができ、あるいは一部の態様では、複雑度の低い受信器に対して固定ゲインに設定されることができる。ゲイン２７４０６は、所望の信号及び干渉のように、経時的に変化し得る。
ゲイン２７４０６からの信号が、続いて、ｂ１ビット量子化器２７４０８を有する量子化回路に提供され得る。量子化器２７４０８は、信号のｂビットデジタルバージョンを提供し得る。ｂは、所望のＢＥＲ及びフィルタ特性に応じて選択され得る。一部の態様において、量子化器分解能は、とりわけ、信号のタイプ（例えば、制御又はデータ）又は量子化器２７４０８の動作モード（例えば、平均化モード又はタイムインターリーブモードなど）など、高速さが望まれるのか、それとも高い信頼性が望まれるのかに応じて、様々とし得る。ｂｉ［ｎ］、ｉ＝１，…，Ｎｒビットを有する量子化器２７４０８の出力は、故に、すなわち、ｂｉ［ｎ］＝Ｑｂ（ｇｉ［ｎ］）とし得る。量子化器２７４０８の各々からの出力は、干渉をフィルタリングするために使用されるデータ行列であるＢを形成し得る。
一部の態様において、データ行列Ｂは、干渉を軽減するためにフィードバックされるのに先立って、フィルタ２７４１６によってフィルタリング（又は重み付け）され得る。使用されるフィルタ２７４１６は、例えば、時間ベースであるとともに、干渉の到来方向に依存し得る。フィルタリングされた信号がＤＡＣ２７４１８に供給され、ＤＡＣ２７４１８がｄビットデジタル信号をアナログ出力へと変換し得る。上でと同様に、ｄは、所望のＢＥＲ及びフィルタ特性に応じて選択され得る。一部の態様において、ＤＡＣ２７４１８は、量子化器２７４０８がアナログ入力をデジタル信号に変換するのに使用するのと同じ数のビットを使用して、デジタル入力をアナログ信号に変換し得る。他の態様では、量子化器２７４０８及びＤＡＣ２７４１８によって使用されるビット数は相異なっていてもよい。一部の態様において、変換の分解能は、量子化に使用されるのと同様の要因に応じて可変であるとし得る。量子化分解能と変換分解能との間の相対的な差は、上記の要因とともに変わり得る。ＤＡＣ２７４１８からのアナログ出力が、第２のゲイン２７４２２であるｃｉ［ｎ］、ｉ＝１，…，Ｎｒに供給され得る。第２のゲイン２７４２２は、チャネル又はＳＮＲに応じて最適化されることができ、あるいは一部の態様では、複雑度の低い受信器に対して固定ゲインに設定されることができる。第２のゲイン２７４２２は、上でのように、増幅又は減衰を提供することができ、また、経時的に変化し得る。そして、ＤＡＣ２７４１８からの変更された信号が、上述のように、ＲＦフロントエンド２７４１０からの信号から差し引かれ得る。
量子化器２７４０８からの信号ｂｉ［ｎ］、ｉ＝１，…，Ｎｒはまた、第２のローパスフィルタ２７４１２に供給され得る。第２のローパスフィルタ２７４１２は、量子化器２７４０８によって導入される高調波を除去するために使用され得る。一部の態様において、量子化器２７４０８は入力信号をオーバーサンプリングし得る。これらの態様では、その後、第２のローパスフィルタ２７４１２からの信号が、更なる処理のためにベースバンドプロセッサ２７４２０に供給されるのに先立って、デシメータ２７４１４でデシメートされ（間引かれ）得る。デシメータ２７４１４は、デジタルデータのサンプリングをナイキストレートまで減らし得る。デシメーション（間引き）は、デジタルを処理して、ローパス特性を有するように信号をダウンサンプリングし得る。一部の態様において、量子化器２７４０８はオーバーサンプリングを避けてもよく、デシメータ２７４１４は排除され得る。
一部の態様において、ベースバンドプロセッサ２７４２０は、信号を、量子化によって生じる誤差の範囲内で、アンテナ２７４３０からの元々の（オリジナルの）信号のものに基本的に復元するために、フィルタを反転させ得る。これは、オリジナル信号が量子化器２７４０８に供給されることなく、ベースバンドプロセッサ２７４２０が、例えばデジタル相互相関などを通じて、オリジナル信号をデジタル処理することを可能にし得る。代わりに、アナログドメインで干渉を補償する補償信号が量子化器２７４０８に提供されることができ、それにより、干渉に関連する振幅スパイクが低減されるとともに、量子化器のダイナミックレンジを減ずることが可能になる。
一部の態様において、複数のビームフォーミングアンテナから複数のビームフォーミングされた信号を受信する手段が、受信器アーキテクチャ２７４００によって実装され得る。一部の態様において、図示のように、受信器アーキテクチャ２７４００は更に、ビームフォーミングされた信号の各々に対して、例えば図示のフィードバックループにより、ビームフォーミングされた信号が量子化器に供給されるのに先立って、ビームフォーミングされた信号を干渉源からの干渉に関して補償し、補償された信号を量子化器に供給することによって、ビームフォーミングされた信号が提供される量子化器のダイナミックレンジを低減する手段と、例えば量子化器２７４０８により、補償された信号を量子化する手段と、例えばＢＢプロセッサ２７４２０により、ビームフォーミングされた信号に適用された補償をデジタル反転させて、ビームフォーミングされた信号のデジタルバージョンを再生する手段及びビームフォーミングされた信号のデジタルバージョンを処理する手段とを実装し得る。
一部の態様において、図示のように、受信器アーキテクチャ２７４００は更に、その係数が干渉源の方向に依存するフィルタ２７４１６を用いて、量子化された出力をフィルタリングして、フィルタリングされた信号を生成する手段、例えばＤＡＣ２７４１８により、フィルタリングされた信号をアナログ信号へと変換する手段、及び／又は、例えばコンバイナ２７４０２により、上記アナログ信号をビームフォーミングされた信号と結合して、補償された信号を生成する手段、のうちの１つ以上を実装し得る。一部の態様において、図示のように、受信器アーキテクチャ２７４００は更に、ＬＰＦ２７４０４を用いて、補償された信号内の量子化雑音を帯域外へと整形して、ＬＰＦ信号を生成する手段、例えばゲイン２７４０６を使いて、ＬＰＦ信号を量子化するのに先立ってＬＰＦ信号のゲインを調整して、量子化器２７４０８のダイナミックレンジを低減する手段、及び／又は、ＬＰＦ２７４１６を用いて、量子化器２７４０８によって導入された高調波を除去して、ＬＰＦ信号を生成する手段と、例えばデシメータ２７４１４を用いて、ＬＰＦ信号をナイキストレートにダウンサンプリングする手段を実装し得る。
例示的なアーキテクチャの数学に移って、フィルタＷの設計、データ行列Ｂ、及びデシメーション演算について以下に説明する。一部の態様において、フィルタＷを設計するプロセスは、（１つ以上の）干渉の方向、すなわち、θｉ、ｉ＝１，…，Ｉを使用し得る。干渉の方向は、先立つ計算によって知ることができ、例えば、ＭＵＳＩＣプロセスなどのデジタルプロセスの使用によってなど、数あるプロセスのうちのいずれかで決定され得る。下三角行列Ｌとスケーリングベクトルαを次のように定義する。
Figure 2024059722000045
すると、フィルタ係数行列：
Figure 2024059722000046
 は、次式のように決定されることができ、
Figure 2024059722000047
 ここで、［・］＋は疑似逆演算子であり、×を○で囲んだ記号はクロネッカー積を表す。オーバーサンプリングレートをＫによって表記すると、Ｋ≧２の場合、
Figure 2024059722000048
 は次のように形成され得る。
Figure 2024059722000049
Ｋが高いほど、ＢＥＲにとっては良く、消費電力には良くない。従って、受信器アンテナの数はＮｒ、干渉の方向はθｉ、ｉ＝１，…，Ｉ、オーバーサンプリングレートはＫ≧２とし得る。
次に、データ行列：
Figure 2024059722000050
 の構造を提示する。メモリの初期状態はゼロ、すなわち、ｂ［０］＝０に設定され得る。オーバーサンプリングレートＫに対して、Ｋ－１個のサンプルが各アンテナ出力から使用され得る。データベクトルｂ［ｉ］は、
ｂ［ｉ］＝［ｂ１［ｎ］，ｂ２［ｎ］，…，ｂＮｒ［ｎ］］Ｔ
として表記されることができ、ここで、ｉは（ｎ ｍｏｄｕｌｏ Ｋ）であり、ｂｍ［ｎ］はｍ番目の量子化器の出力におけるｎ番目のデジタルサンプルであり、ｍ＝１，…，Ｎｒである。すると、データ行列は次のようになり得る。
Figure 2024059722000051
従って、ｍｏｄ（ｎ，Ｋ）＝０の場合、干渉が信号よりも大きくて信号部分が無視され得ると仮定して、ＤＡＣ入力はｂ［ｎ］とし得る。それ以外の場合には、ＤＡＣ入力はＷＴｂ（ｉ）とすることができ、ここで、ｉ＝ｍｏｄ（ｎ，Ｋ）、且つｂ［ｉ］＝［ｂ１［ｎ］，ｂ２［ｎ］，…，ｂＮｒ［ｎ］］Ｔである。
デシメーション演算は、オーバーサンプリングされたものであり得る信号をダウンサンプリングするように実行され得る。Ｋ個ごとのサンプルの最初のサンプルは大きい干渉を有し得るので、Ｋ個ごとのサンプルのうちＫ－１個のサンプルが使用され得る。図２７５は、いくつかの態様に従うオーバーサンプリングされた信号を示している。図２７５に示すように、（ｎ ｍｏｄｕｌｏ Ｋ）≠１を満たすデシメータにおけるサンプルｎがゼロで置換され得る。そして、残っている信号が、例えば櫛形フィルタなどのローパスフィルタを用いてダウンサンプリングされ得る。一部の態様において、ｂ＞１ビットの量子化器の場合、乗算ＷＴｂ（ｉ）は、サンプル当たりＯ（Ｎｒ ２）の実乗算及び加算ビットを使用し得る。一方、１ビット量子化器が使用される場合には、実加算がＯ（Ｎｒ ２）のみに制限され得る。
第１及び第２のゲインのゲイン制御パラメータは、
ｃ［ｉ］＝［ｃ１［ｎ］，ｃ２［ｎ］，…，ｃＮｒ［ｎ］］Ｔ，ｉ＝ｍｏｄ（ｎ，Ｋ）
ｇ［ｉ］＝［ｇ１［ｎ］，ｇ２［ｎ］，…，ｇＮｒ［ｎ］］Ｔ，ｉ＝ｍｏｄ（ｎ，Ｋ）
として決定され得る。
一部の態様において、ゲイン制御パラメータはシミュレーションによって選択されることができ、あるいは、自動ゲイン制御プロセスを使用してサンプリングの間に見出されることができる。他の態様では、ゲイン制御パラメータは上でのように設定され得る。
図２７６Ａ及び２７６Ｂは、いくつかの態様に従う受信器のフィルタ特性を示している。図２７６Ａに示すように、Ｎｒ＝８のアンテナを有する受信器は、Ｋ＝４で４ビット量子化器のみが使用されるとき、θ＝４０°及びθ＝１２０°における干渉を最大で－３０から－４０ｄＢだけ軽減することができる。これは、無限分解能量子化器が使用されるとき、とりわけ余分な電力損失という犠牲の下で、干渉の緩和を約－２５０ｄＢまで増大させる。なお、アナログビームフォーミングは、所与の方向に対して干渉をキャンセルする柔軟性を持たないことがある（すなわち、アナログビームフォーミングのアレイパターンは、干渉方向に関係なく固定パターンを有するように設計される）。代わりに、アナログビームフォーミングは所望の方向に対してのみビームフォーミングし得る。
図２７７は、いくつかの態様に従うビームフォーミングパターンを示している。図２７７は、θ＝９５°に関するアナログビームフォーミングを示している。見て取れるように、このアナログビームフォーミングは、θ＝４０°及びθ＝１２０°において、それぞれ、－１８ｄＢ及び－１５ｄＢだけ干渉をキャンセルすることができるのみであり得る。上でのように、アナログビームフォーミングは、柔軟性のないビームパターンを有し得る。
図２７８は、いくつかの態様に従うＢＥＲ性能を示している。特に、図２７８は、アナログビームフォーミング、デジタルビームフォーミング、及び図２４７に示したアーキテクチャのＢＥＲ性能を示している。図２７８に示す異なる受信器アーキテクチャは、１１０°の所望信号方向及び９０°の干渉方向を有するＬＯＳチャネルにおいて受信器にＮｒ＝８個のアンテナを有し得る。シミュレーション目的で、帯域幅は１ＭＨｚとし、干渉及び所望信号が同じ帯域上で通信する。パルス整形フィルタが使用され得る。パルス整形フィルタは、８シンボルのフィルタ長及び０．２のロールオフ係数を有する平方根コサインフィルタとし得る。このシミュレーションでは、ＳＩＲ＝－３０ｄＢ及びＱＰＳＫ変調が使用されている。図２７８に示されるように、アナログビームフォーミングは干渉を－１３ｄＢだけ減少させることができるのみであるので、アナログビームフォーミングアーキテクチャは干渉によって完全にブロックされ得る。４ビットＡＤＣを有する完全デジタル受信器も、図２７４のアーキテクチャよりも劣った性能となり得る。何故なら、４ビットＡＤＣは強い干渉の下で飽和するからである。一方、図２７４のアーキテクチャは、量子化の前の干渉ゼロ化により最良の性能となり得る。
図２７９は、いくつかの態様に従う、受信器において量子化器ダイナミックレンジを低減する方法２７９００を示している。方法２７９００は、図２７４に示した構造によって実行され得る。動作２７９０２にて、複数のビームフォーミングアンテナから複数のビームフォーミングされた信号が受信され得る。ビームフォーミングアンテナは全ての角度にわたって走査して、各角度にビームフォーミング信号を生成し得る。
動作２７９０４にて、各角度の各ビームフォーミングされた信号について、ビームフォーミングされた信号が、ビームフォーミングされた信号のデジタル化及び変更されたバージョンによって補償され得る。この変更は、干渉源及び関連する角度に基づき得る。干渉源の角度は、先に決定されて変更中に使用され得る。これは、ビームフォーミングされた信号が供給される量子化器のダイナミックレンジを低減させ得る。
動作２７９０６にて、補償された信号が更に処理され得る。この処理は、ローパスフィルタ（ＬＰＦ）を用いて、補償された信号内の量子化雑音を帯域外へと整形することを含み得る。ＬＰＦ信号のゲインが、量子化器のダイナミックレンジを低減するためにＬＰＦ信号を量子化することに先立って調整され得る。ゲインは、予め決定されてもよいし、あるいは、可変であって、チャネル特性に応じて設定されてもよい。
そして、動作２７９０８にて、調整された信号が量子化され得る。量子化分解能は、予め決定されていてもよいし、あるいは、信号タイプ、チャネル、又は他の変数に応じて変化してもよい。
動作２７９１０にて、量子化された信号が変更されて、ビームフォーミングされた信号にフィードバックされ得る。フィードバックループ内で、その係数が干渉源の方向に依存するフィルタを用いて、量子化された信号がフィルタリングされ、そして、フィルタリングされた信号がアナログ信号へと変換され得る。このアナログ信号は、フィードフォワード部分のゲインと同様のゲインに供給され得るが、それらのゲインは互いに独立であるとし得る。一部の態様において、ゲインは異なるタイプ（例えば、固定又は可変）のものであってもよい。補償された信号を量子化する際の分解能、及びフィルタリングされた信号を変換する際の分解能は、互いに独立であるとすることができ、これらの分解能の少なくとも一方は、例えば、所望のビットエラーレート（ＢＥＲ）又はフィルタ特性に依存し得る。
動作２７９１２にて、量子化された信号が更に処理され得る。量子化された信号の処理はデシメーションを含むことができ、例えば、ビームフォーミングされた信号が量子化中にオーバーサンプリングされる場合、量子化された信号は、量子化器によって導入された高調波を別のＬＰＦを用いて除去した後に、ナイキストレートまでダウンサンプリングされ得る。得られた信号が、デシメーションされたか否かにかかわらず、ベースバンドプロセッサに供給され、そこで、ビームフォーミングされた信号のデジタルバージョンを再生するために、補償がデジタル的に反転され得る。得られたデジタル信号が、ベースバンドプロセッサによって信号処理され得る。
通信システムにおいて、受信されたＲＦ信号が、ＵＥでの処理のためにデジタル信号に変換され得るとともに、デジタルデータが、ＵＥからの送信のためにＲＦ信号に変換され得る。受信器チェーン内のＡＤＣが、アンテナからのＲＦ信号を受信し、そのＲＦ信号をデジタル信号へと変換し得る。送信器チェーン内のＤＡＣが、デジタル信号を受信し、そのデジタル信号を、アンテナからの送信のためにＲＦ信号へと変換し得る。ＡＤＣの設計トレードオフは、電力、ＡＤＣの分解能、及び信号帯域幅の間の比を組み込んだ性能指数（ＦｏＭ）：
ＦＯＭ＝電力／（ダイナミックレンジ・帯域幅） （７）
によって表され得る。
もうすぐやって来る、ｍｍＷａｖｅ通信を使用し得る規格は、以前の規格とは異なる要件を有し得る。例えば、５Ｇベースバンド又は８０２．１１ａｙ（ＷｉＧｉｇ）は、低分解能（４ｂ－７ｂ）で高変換レートのＡＤＣを使用し得る一方で、８０２．１１ａｘ ＷｉＦｉは、中－高（１０ｂ－１２ｂ）分解能だが低帯域幅のベースバンドコンバータを使用し得る。より多くのチャネル（ＡＤＣ）をインターリーブすることがＦｏＭを向上させ得る。何故なら、単一のチャネルの変換速度が技術の限界に近づくにつれて、電力と速度とのトレードオフが非線形になるからである。これは、これらの限界で単一のＡＤＣの速度における所望の上昇のために不相応に高い電力を要求することになり得る。タイムインターリーブ型ＡＤＣは、トレードオフの線形性を維持し、より低レートの単一のＡＤＣによって達成可能なＦｏＭを有する高速ＡＤＣにつながり得る。
しかしながら、タイムインターリーブ型ＡＤＣは、低分解能で高速のＡＤＣアーキテクチャにとっては望ましい選択であり得るが、そのようなタイムインターリーブ型ＡＤＣの使用は、もっと高い分解能ともっと低い帯域幅とを使用することになるアーキテクチャにとっては適切でないことがある。そのようなアーキテクチャは、設計目標を達成するために、オーバーサンプリング、ノイズシェーピング、及びフィルタリングを使用し得る。ナイキスト信号帯域幅と比較して遥かに高いサンプリングレートを用いるタイムインターリーブ型ＡＤＣはオーバーサンプリング機能を備えてはいるものの、オーバーサンプリング及びフィルタリング（ノイズシェーピングなし）を組み込むことは、オーバーサンプリング比ひいてはチャネル数Ｎｃｈを２倍にするごとに（理論的に）若干３ｄＢの分解能改善を達成するのに限られ得る。このことは、規格ごとに幾つかの異なるタイプの専用ＡＤＣを使用し得るものマルチスタンダード受信器に、設計時間、複雑さ及び統合リソース使用の対応するオーバーヘッドを伴って、タイムインターリーブ型ＡＤＣを採用することを、制限してしまい得る。
ここに開示される態様は、例えば、複数の規格の通信信号を受信するように構成される受信器の要求を満たすのに十分に柔軟な、再構成可能（リコンフィギュラブル）ＡＤＣアーキテクチャ（又はＡＤＣシステム－ＡＤＣＳ）を提供し得る。このＡＤＣＳは、所望に応じて、Ｎｃｈチャネルのタイムインターリーブ型ＡＤＣから、相対的なオフセットを持つＮｃｈ並列ＡＤＣへと再構成され得る。これは、ＡＤＣＳが、チャネルをタイムインターリーブすることに代えて、チャネルの出力を平均することによって、より低い帯域幅で、より高い分解能を達成することを可能にし得る。一部の態様において、このアーキテクチャによって提供される分解能改善は、チャネル数Ｎｃｈが２倍になるごとに６ｄＢとなり得る。
図２８０は、いくつかの態様に従うＡＤＣＳ２８０００を示している。ＡＤＣＳ２８０００は、通信システムの受信器、例えばベースバンド又はＲＦサブシステムといった通信システムの受信器内で使用され得る。ＡＤＣＳ２８０００は、図３Ｅに示したＡＤＣ３９４に組み込まれ得るが、ＡＤＣＳ２８０００はそのような組み込みに限定されるものではない。従って、ＡＤＣＳ２８０００は、例えばＵＥ、ｅＮＢ、ＡＰ又は他の装置などの通信デバイスに組み込まれ得る。ＡＤＣＳ２８０００は、レガシー（例えば、３Ｇ、４Ｇ通信）及び次世代規格（例えば、５Ｇ通信）などを含め、任意の数の規格に基づく通信が使用される環境で使用され得る。ＡＤＣＳ２８０００は、タイムインターリーブモード及び平均化モードを含む異なる動作モード間で構成可能であるとし得る。これは、異なる速度対分解能トレードオフ設定点を持つ異なる規格／仕様にＡＤＣＳ２８０００が適応することを可能にし得る。例えば、平均化は、ＡＤＣＳ速度を低下させるという犠牲の下で精度を向上させることができ、従って、例えば制御シグナリングなどの低めの速度でのシグナリングに適し得る。
ＡＤＣＳ２８０００は、オーバーサンプリング及びデシメーションのためのサンプリング回路２８００４を各々が含む複数のＮｃｈ ＡＤＣ２８００２（コアＡＤＣ（ＣＯＲＥ－ＡＤＣ）とも称する）を含み得る。ＡＤＣ２８００２のトポロジーは一般的なものとすることができ、用途（例えば、ＳＡＲ、パイプライン、デルタシグマ）に基づいて変わることができる。各コアＡＤＣ２８００２の入力は、信号・クロック分配回路２８００８及びＴＵ２８００６と接続され得る。各コアＡＤＣ２８００２の出力は、処理回路２８０１０に供給され得る。各コアＡＤＣ２８００２は、Ｎｑビットの分解能、ｆｓｃの最大速度、及び対応するＰｃｏｒｅ－ＡＤＣ＠ｆｓｃの電力消費を有し得る。コアＡＤＣ２８００２は、ＡＤＣ ０からＡＤＣ Ｎｃｈ－１まで番号を付けられ得る。コアＡＤＣ２８００２のサンプリング回路２８００４は、コアＡＤＣ２８００２が信号・クロック分配回路２８００８からのアナログ入力信号Ｖｉｎ，ｎ及びＶｉｎ，ｐをオーバーサンプリング及びデシメートすることを可能にし得る。
信号・クロック分配回路２８００８は、アンテナ２８０３０からのアナログ入力信号Ｖｉｎ，ｎ及びＶｉｎ，ｐを（フロントエンドを通じて）提供されて、コアＡＤＣ２８００２の間に分配し得る。アナログ入力信号Ｖｉｎ，ｎ及びＶｉｎ，ｐは、ＡＤＣＳ２８０００とは別個のドライバ回路２８０２０から受信され得る。信号・クロック分配回路２８００８はまた、局所発振器又は他のタイミング回路（図示せず）からマスタクロック信号（ＭＣＫ）を提供され得る。ＭＣＫは、コアＡＤＣ２８００２に付随するタイミング回路（ＴＵ）２８００６に供給されることができ、ＴＵ２８００６は、付随するコアＡＤＣ２８００２のみへの配給のためにローカルマスタークロック信号（ＬＭＣＫ）及びシステムクロック（ＳＣＫ）を生成し得る。ＭＣＫはＴＵ２８００６にて分周されることができ、故に、ＭＣＫは、ＬＭＣＫの整数倍である周波数を有し得る。ＴＵ２８００６の各々によって提供されるＬＭＣＫ信号は同じあるとし得る。ＴＵ２８００６は、ＡＤＣＳ２８０００の動作モードに依存するＳＣＫを生成し得る。ＴＵ２８００６は、コアＡＤＣ ０に付随するタイミングユニットからコアＡＤＣ Ｎｃｈ－１に付随するタイミングユニットまで一緒に結び付けられ得る。
これら複数のコアＡＤＣ２８００２からのデジタル出力がデジタル処理回路２８０１０に供給され得る。処理回路２８０１０は、複数の動作を実行することができ、そのうちの少なくとも一部はＡＤＣＳ２８０００の動作モードに依存し得る。処理回路２８０１０は、タイムインターリーブモードにおいて、コアＡＤＣ２８００２のうち少なくとも一部からのデジタル出力を個別に重み付けしてから加算し得る。一部の態様において、コアＡＤＣ２８００２からの入力は、等しくても異なっていてもよいデジタルでプリセットされた重みを有するように重み付けされることができ、処理回路２８０１０が等化器として機能する。一部の態様において、平均化モードにおいて、処理回路２８０１０は、代わりに、コアＡＤＣ２８００２のうち少なくとも一部のための多重化されたバッファ２８０１０を提供し得る。一部の他の態様では、処理回路２８０１０は、一部又は全てのコアＡＤＣ２８００２の出力をメモリに書き込み得る。
ＡＤＣＳ２８０００はまた、コントローラ２８０４０からのモード信号を使用して、ＡＤＣＳ２８０００の動作モードを決定し得る。モード信号は、コアＡＤＣ２８００２だけでなく、タイミングユニット２８００６にも供給され得る。これら複数のタイミングユニット２８００６は、ともに直列に接続されてもよく、例えば、各タイミングユニット２８００６にとって適切な時点にＬＭＣＫをトリガするために使用され得る。タイミングユニット２８００６は、例えば、隣接するタイミングユニット２８００６によってトリガされる１つ以上のラッチを含み得る。各ＡＤＣ２８００２は、サンプリング回路２８００４に関連するサンプリングタイミングスキューと具体的なオフセットとを特徴付け得る。モード信号は、動作構成を設定するプリセットビットとし得る。コントローラ２８０４０は、一部の態様において処理回路２８０１０とすることができ、他の態様では、別のプロセッサとすることができる。
一部の態様において、モード信号は、２つのモードのうちのどちらでＡＤＣＳ２８０００が動作すべきか、ひいては、どのＡＤＣ構成を使用すべきかを指し示す単一ビットとし得る。一部の態様において、モード信号は、いくつのコアＡＤＣ２８００２を使用すべきかを指し示す１つ以上の追加ビットを含み得る。一部の態様において、限られた数のコアＡＤＣ２８００２が使用される場合、モード信号内のそれら追加ビットは、コアＡＤＣ２８００２のうちのどれを使用すべきかを指し示し得る。例えば、コアＡＤＣ２８００２は一部の態様では隣接し合うことができ、従って、並びのＡＤＣ番号を有し得る。この場合、一部の態様において、モード信号はまた、使用する連続したコアＡＤＣ２８００２のうちの最初のものを指し示すオフセットビットを有し得る。一部の態様において、モード信号はまた、コアＡＤＣ２８００２の各々についての、そのコアＡＤＣ２８００２を使用するかを指し示すビットを有し得る。一部の態様において、タイムインターリーブモードで使用されるコアＡＤＣ２８００２は、例えば、複合タイムインターリーブ信号のタイミングが一様になるように、均一に分散されて（例えば、１つおきのコアＡＤＣ２８００２）、コアＡＤＣ２８００２のタイミングを同じに保ち得る。これは、例えば、一部の態様において、使用されるコアＡＤＣ２８００２の数、ひいては、電力消費を減らすために使用され得る。
一部の態様において、コアＡＤＣ２８００２は、モードとは無関係に固定ビットの分解能を有し得る。コアＡＤＣ２８００２は、例えば８－１２ビットの分解能を有し得る。一部の態様において、コアＡＤＣ２８００２はモードに依存する可変分解能を有し得る。この場合、コアＡＤＣ２８００２の分解能は、並列演算（平均化モード）で、より多くのビット数（例えば８－１１ビット）を有し、直列演算（タイムインターリーブモード）で、より少ないビット数（例えば１－３ビット）を有し得る。
一部の態様において、より高い分解能、より低い帯域幅での動作のための平均化モードＡＤＣ構成と、より低い分解能、より高速な動作のためのタイムインターリーブモードＡＤＣ構成との間で、ＡＤＣ構成を調整する手段が、ＡＤＣＳ２８０００によって実装され得る。一部の態様において、図示のように、ＡＤＣＳ２８０００は更に、例えば処理回路２８０１０により、平均化モードＡＤＣ構成においてコアＡＤＣ２８００２からの出力の平均を取って、平均化されたＡＤＣ出力を生成する手段と、タイムインターリーブモードＡＤＣ構成においてコアＡＤＣからの出力を結合して、タイムインターリーブされたＡＤＣ出力を生成する手段とを実装し得る。
一部の態様において、図示のように、ＡＤＣＳ２８０００は更に、例えば信号・クロック分配回路２８００８、ＴＵ２８００６及びコントローラ２８０４０により、タイミングユニット２８００６に供給されるマスタークロック信号に基づいて、システムクロック信号及びローカルマスタークロック信号を各コアＡＤＣ２８００２に提供する手段と、ＡＤＣ構成に応じてシステムクロック信号を調整する手段とを実装し得る。一部の態様において、図示のように、ＡＤＣＳ２８０００は更に、例えばコントローラ２８０４０及びＡＤＣ２８００２により、ＡＤＣ構成に応じてコアＡＤＣ２８００２の分解能を調整する手段、及び／又は、例えばＴＵ２８００６、コントローラ２８０４０、及びサンプリング回路２８００４により、入力信号を量子化して量子化された信号を生成するのに先立って、コアＡＤＣ２８００２の各々への入力信号をオーバーサンプリング及びデシメーションする手段、のうちの１つ以上を実装し得る。
図２８１Ａ及び２８１Ｂは、いくつかの態様に従うＡＤＣＳ２８１００の異なる動作モードを示している。図２８１Ａに示すように、ＡＤＣＳ２８１００は、タイムインターリーブモードで動作し得る。タイムインターリーブモードは、例えば単一ビットによる、タイミングユニット２８１０６及びコアＡＤＣ２８１０２へのモード入力によってシグナリングされ得る。タイムインターリーブモードは、高い帯域幅Ｎｃｈ・ｆｓｃ／２又はＮｃｈ・ｆｓｃの変換速度、及びＮｑ（又はそれ以下）の分解能のアナログデジタル変換をＡＤＣＳ２８１００が達成することを可能にし得る。
タイムインターリーブモードにおいて、ＳＣＫは、コアＡＤＣ２８１０２に順番に供給され得る。例えば、ＡＤＣ Ｎ＋１用のＳＣＫ信号がＡＤＣ Ｎ用の信号の直後に発生し、最終的にコアＡＤＣ ０用のＳＣＫ信号がコアＡＤＣ Ｎｃｈ－１用の信号の直後に発生するまで繰り返され得る。従って、タイムインターリーブモードでは、各チャネルが、グローバルクロックＭＣＫレートで変換サンプルを提供し得る。タイムインターリーブモードにおいて、コアＡＤＣ２８１０２からの出力は、メモリ／バイパス（処理回路）２８１１０に提供されることができ、それが、例えばパラレルインシリアルアウト（ＰＩＳＯ）シフトレジスタなどのバッファ、メモリ又はバイパスとして動作して、コアＡＤＣ出力をＡＤＣＳ２８１００の出力として提供し得る。
図２８１Ｂに示すように、ＡＤＣＳ２８１００はまた、平均化モードで動作し得る。平均化モードは、ＴＵ２８１０６及びコアＡＤＣ２８１０２（符号付けは図２８１Ａに示されている）へのモード入力によってシグナリングされ得る。平均化モードにおいて、各コアＡＤＣ２８１０２は特定のオフセットを有し得る。平均化モードでは、信号・クロック分配回路２８１０８が、図２８０に示したように信号を供給して、ＡＤＣＳ２８１００は、コアＡＤＣ２８１０２を並列にして動作し、チャネル間のオフセット及びタイミングスキューを利用して、ｆｓｃ／２に等しいナイキスト帯域幅又はｆｓｃの変換速度を上回るＮｑよりも高い分解能（最大でＮｑ＋３．３２ｌｏｇ１０（Ｎｃｈ））を達成し得る。図示のように、各コアＡＤＣ用のＳＣＫが同時に同じ周波数で発生し得る。従って、平均化モードでは、各チャネルが、ローカルクロック（ＳＣＫ、ＬＭＣＫ）を用いてｆｓｃ＝ｆＭＣＫ／Ｎｃｈで同時に動作し得る。コアＡＤＣ出力が処理回路２８１１０に提供され、処理回路２８１１０が、コアＡＤＣ２８１０２からの信号を重み付けして出力を等化するように動作して、コアＡＤＣ出力をＡＤＣＳ２８１００の出力として提供し得る。一部の態様において、コアＡＤＣ出力を平均して、ＡＤＣＳ出力を生成し得る。処理デジタル回路は、例えば、ＴＩモードでは、パラレルインシリアルアウト（ＰＩＳＯ）シフトレジスタなどのシフトレジスタ、メモリ若しくはバイパスとして、又はＡＶＧモードでは加算器若しくは等化器として働くことができる。
ＡＤＣＳの再構成可能性によって可能にされる、制御された相対オフセットを有するＮｃｈ並列チャネルの平均化動作モードは、タイムインターリーブアーキテクチャを用いた、同等の、Ｎｃｈによるオーバーサンプリングよりも、良好な分解能を達成することができ得る。Ｎｃｈタイムインターリーブ型オーバーサンプリングシステムでのＡＤＣナイキスト周波数ｆｓｃ／２に等しい帯域幅を持つ信号についての分解能改善は、
△ＳＮＤＲｏｖｅｒｓａｍｐｌｉｎｇ＝１０ｌｏｇ１０（Ｎｃｈ）
となり得る。
一部の態様において、Ｎｃｈ並列チャネル平均化システムでは、分解能改善は、
△ＳＮＤＲａｖｇ＝２０ｌｏｇ１０（Ｎｃｈ）
に至ることができる。
一部の態様において、システム電力はこれら２つの構成間で変わらないとし得る。システム電力（Ｐｓｙｓ）は、フルレートで動作しているとき、一次では：
Ｐｓｙｓ＝Ｎｃｈ×Ｐｃｏｒｅ－ＡＤＣ＠ｆｓｃ
によって与えられる。
例えばスキュー、微分非直線性（ＤＮＬ）又は積分非直線性（ＩＮＬ）などの、較正されていない誤差源が存在しても、平均化技術は、タイムインターリーブモードで動作する同数のチャネルの較正済みのオーバーサンプリングコアＡＤＣの分解能改善と同等の分解能改善を提供し得る。しかしながら、オーバーサンプリング式のコアＡＤＣとは異なり、ＡＤＣＳは、例えば少なくとも最小振幅を有するように入力信号を制約するといったことを回避し得る。
なお、相関のない雑音源は二乗和平方根（ＲＳＳ）ベースで加わるが、信号電圧は線形ベースで加わる。従って、複数のコアＡＤＣの平均をとることはＳＮＲを高め得る。図２８２は、いくつかの態様に従うコアＡＤＣ平均化を示している。相対的なオフセットを有するＭ個の等しいコアＡＤＣの平均した変換特性のＬＳＢは、単一のコアＡＤＣのＬＳＢのそれよりもＭ倍小さくなり得る。図２８２は、一方が所定量のオフセットを有する２つの量子化器を用いたシミュレーションを示しており、単一チャネルの分解能と比較して、分解能が高められることが明瞭に示されている。
さらに、一部の態様において、相対的なオフセットを有する複数の並列コアＡＤＣの出力を平均することによって、チャネル数Ｎｃｈを２倍にするごとに最大で１ビットの分解能を増やすことが可能である。一部の態様において、コアＡＤＣのナイキスト周波数に等しい帯域幅を持つ信号をオーバーサンプリングするＮｃｈタイムインターリーブ型ＡＤＣ構成を採用することから得られる最大の分解能改善は、次のとおりである：
△ＳＮＤＲｏｖｅｒｓａｍｐｌｉｎｇ，ｍａｘ＝１０ｌｏｇ１０（ＯＳＲ）
＝１０ｌｏｇ１０（Ｎｃｈ） （α）
これは、オーバーサンプリングレート（ＯＳＲ）ひいてはチャネル数を２倍にするごとに３ｄＢ（ハーフビット）と等価である。代わって、一部の態様において、相対的なオフセットを有するＮｃｈ個のコアＡＤＣを平均することによって得ることができる最大の分解能改善は、次のとおりである：
△ＳＮＤＲａｖｇ（ＯＳ），ｍａｘ＝２０ｌｏｇ１０（Ｎｃｈ）
＝２△ＳＮＤＲｏｖｅｒｓａｍｐｌｉｎｇ，ｍａｘ （β）
△ＥＮＯＢａｖｇ（ＯＳ），ｍａｘ＝３．３２ｌｏｇ１０（Ｎｃｈ）
≒２△ＥＮＯＢｏｖｅｒｓａｍｐｌｉｎｇ，ｍａｘ （γ）
式（β）は、式（α）と比較して、より良好な分解能改善を目立たせており、斯くして示されることには、チャネル間のオフセットを用いる平均化技術が、単一量子化器限界を超えて分解能を改善するためのより効率的な手法であり、この再構成可能アーキテクチャは固定的な（タイムインターリーブのみの）ものよりも有益であり得る。実際、一部の態様においてシステム電力はこれら２つの構成の間で変わらないとし得るので、システム電力（Ｐｓｙｓ）は、一次では：
Ｐｓｙｓ＝Ｎｃｈ×Ｐｃｏｒｅ－ＡＤＣ＠ｆｓｃ
となり得る。
また、平均化アーキテクチャは、タイムインターリーブアーキテクチャに対して、タイミングスキュー及びＤＮＬ／ＩＮＬミスマッチの影響を受けにくいとし得る。実際、例えばチャネル間のタイミングスキュー及びＤＮＬ／ＩＮＬなどの、較正されていない誤差源の存在下であっても、平均化はなおも、オーバーサンプリングと同等の分解能改善を達成し得る。量子化器及びシステム出力の較正が適用されてもよい。一部の態様では、稼働環境での実装に先立って較正を適用することができる。一部の他の態様では、較正は、回路動作と同時に適用されて、バックグラウンドで走り得る。較正は、コントローラ２８０４０を含むフィードバックループを介して実行されることができ、コントローラ２８０４０が、処理回路２８０１０からのＡＤＣ出力に基づいて、所望の動作点及び性能に近づくようにＡＤＣＳ２８０００を調整するための適切な設定ビットを計算し得る。
図２８３は、いくつかの態様に従う平均化システムの分解能改善を示している。このＡＤＣＳのシミュレーションは、各チャネルに中程度の分解能（例えば、９ビット）を有する理想的な量子化器を使用した。コアＡＤＣは、１ＧＳ／ｓにおいて、及び１８０ＭＨｚ入力信号（例えば、ＩＥＥＥ８０２．１１ａｘ推定仕様を用いる）に対して、異なるオフセットを有し得る。結果は、異なるチャネル数Ｎｃｈ＝２、５、１０に対するＬＳＢのＳＮＤＲの変動を示している。
図２８３の結果は、チャネル数とは無関係に、分解能の改善が存在することを示している。さらに、図２８３にて見て取れるように、ＬＳＢコア／Ｎｃｈの倍数であるオフセット値に関して、その改善は、平均されるチャネルの数に等しい単純なオーバーサンプリングファクタによって達成可能なものよりも高くなり得る。図示のように、その改善は、例えば、Ｎｃｈが２倍になるごとに６ｄＢに等しいとし得る。ＬＳＢ／Ｎｃｈよりも多い相対オフセットを特徴とするＮｃｈ＝１０チャネルの平均化ＡＤＣ動作（Ｖｅｒｉｌｏｇ－Ａモデル）のＣａｄｅｎｃｅモデル（Ｖｅｒｉｌｏｇ－Ａ及び回路図構築ブロックを使用）シミュレーション結果は、２０ｄＢの分解能改善を示しており、Ｎｃｈによる同等のオーバーサンプリングが達成するであろうものよりも１０ｄＢ良好である。較正されていない誤差源（ＤＮＬ／ＩＮＬ、チャネル間に２ｐｓスキュー、ゲインミスマッチ）の存在下での、α・ＬＳＢ９ｂ／Ｎｃｈ（αは整数）に等しい工学設計オフセットを持つ１０チャネル／９ビットコアＡＤＣ平均化構成の他のモンテカルロ統計シミュレーションは、０．１ＬＳＢのＤＮＬ／ＩＮＬ標準偏差、チャネル間の１％のゲインミスマッチ、及び最大で９／９．５ｄＢ分解能改善を示しており、故に、較正済みのオーバーサンプリング技術のものと同等である。
図２８４は、いくつかの態様に従うフレキシブルなＡＤＣアーキテクチャを提供する方法２８４００を示している。方法２８４００は、図２８０に示した他の回路と共にコントローラ２８０４０によって実行され得る。動作２８４０２にて、平均化モードＡＤＣ構成とタイムインターリーブモードＡＤＣ構成との間でＡＤＣ構成が調整（又は選択）され得る。平均化モードは、例えば、高分解能、低帯域幅動作に使用され得る。タイムインターリーブモードＡＤＣ構成は、例えば、コアＡＤＣからの出力が平均化される、より低い分解能、より高速の動作のために使用され得る。選択されたモードとは無関係に、タイミングユニットに供給されるマスタークロック信号に基づいて、システムクロック信号及びローカルマスタークロック信号が各コアＡＤＣに提供され得る。システムクロック信号は、ＡＤＣ構成に応じて調整され得る。一部の態様において、システムクロック信号は、ＡＤＣ構成を指し示すモード信号に基づいて調整され得る。モード信号は、例えば、ＡＤＣ構成を指し示す単一ビットと、コアＡＤＣのうちいくつを使用すべきかを指し示す少なくとも１つの追加ビットとを有し得る。コアＡＤＣの分解能はＡＤＣ構成に応じて調整され得る。量子化において、アナログ入力はオーバーサンプリング及びデシメーションされ得る。
動作２８４０４にて、平均化モードＡＤＣ構成にあるコアＡＤＣからの出力が平均されて、平均化されたＡＤＣ出力が生成され得る。そして、平均化されたＡＤＣ出力が更に処理され得る。この処理は、コアＡＤＣの各々からの量子化された信号をバッファリングすることを有し得る。
動作２８４０６にて、タイムインターリーブモードＡＤＣ構成にあるコアＡＤＣからの出力が結合されて、タイムインターリーブされたＡＤＣ出力が生成され得る。そして、上でのように、タイムインターリーブモードＡＤＣ出力が更に処理され得る。量子化された信号は、ＡＤＣ構成に応じて異なるように処理され得る。この処理は、コアＡＤＣの各々からの量子化された信号を等化することを有し得る。
ビームフォーミングに使用される方法及びビームフォーミング位置は、受信器及びシステム性能の双方に広範な意味合いを持ち得る。デジタルビームフォーミングに対する（ＲＦ又はＩＦのいずれかでの）アナログビームフォーミングの選択は、最終的に、受信器の線形性、ブロッカ除去、ＡＤＣのダイナミックレンジ、及び電力消費におけるトレードオフを表し得る。
デジタルビームフォーミングは、ＮＬＯＳ環境における制御プレーンレイテンシ及び実効ＳＮＲに関して利点を有し得る。デジタルビームフォーミングはビーム整形における柔軟性を提供し得るが、それは送信器ＲＦチェーンとアンテナとの間の一対一対応という犠牲の下でそうすることができる。特に、デジタルビームフォーミングでの電力消費は、部分的に、それらのうちの１つが各ＲＦチェーンに使用され得るものである多数のＡＤＣ及びＤＡＣに起因し得る。特に、ＡＤＣ及びＤＡＣの電力消費は、サンプリングレートとともに線形に増加し、また、サンプルあたりの分解能ビット数とともに指数関数的に増加し得る。ＡＤＣの数量及び分解能は、データコンバータ、及びそれに付随した、ベースバンドプロセッサへのデータリンクに、かなりの電力消費が生じさせ得る。また、特に、１つ以上の強力な干渉源が存在するとき、ＡＤＣのダイナミックレンジが問題となり得る。干渉を処理するのに十分なダイナミックレンジをＡＤＣが有することが望ましいとし得るが、ＡＤＣ入力は空間的な干渉除去を欠いている。
アナログビームフォーミングを組み込み得るものであるハイブリッドビームフォーミングは、電力消費の問題をある程度まで抑制又は軽減し得るが、個々のアンテナ信号をデジタル処理からマスキングすること、並びに、制御レイテンシ及びＮＬＯＳ欠損への追加となることという犠牲を伴う。あるいは、典型的に使用される高分解能ＡＤＣではなく、低分解能ＡＤＣ（例えば１－３ビットＡＤＣなど）でのデジタルビームフォーミングの使用は、ＡＤＣ及びデジタル処理の電力消費を低減させ得るが、高ＳＮＲの状況においてスループットの犠牲を伴う。
一部の態様において、使用されるＡＤＣ仕様、特にダイナミックレンジが、デジタル処理のために個々のアンテナ信号を保持しながら、アナログ加算によって低減され得る。特に、動作するＡＤＣの数量の動的調整は、信号の状態及びシステムの活動に依存し得る。一部の態様において、空間的な干渉除去のために複数素子にわたるアナログ加算が使用され得るが、高速な制御プレーン動作のためにデジタルドメインでは可逆的なやり方にされ得る。従って、一部の態様において、制御プレーン性能がデジタルビームフォーミングの性能と合致し、故に、制御プレーンレイテンシがアナログビームフォーミングでのものよりも小さくなり得る。さらに、アナログビームフォーミングにおいて存在するアナログ位相シフタ及び同相／直交位相（Ｉ／Ｑ）不均衡補償回路の使用を回避することができ、すなわち、一部の態様において、このアーキテクチャは、Ｉ／Ｑ合成を回避して、スイッチング信号極性を当てにするのみとし得る。また、デジタルビームフォーミングの、低い制御レイテンシ、高い実効ＳＮＲ、高い非ラインオブサイトスループット及びＭＵ－ＭＩＭＯ能力で、空間的な干渉除去と、より少ないＡＤＣがアナログビームフォーミングに使用されることとが達成され得る。
図２８５は、いくつかの態様に従う受信器アーキテクチャ２８５００を示している。受信器アーキテクチャ２８５００は、図３Ｅに示した並列受信回路３８２に組み込まれ得るが、受信器アーキテクチャ２８５００はそのような組み込みに限定されるものではない。受信器アーキテクチャ２８５００は、ＵＥ、ＮＢ、ＡＰ又は他の通信デバイスの中に配置され得る。通信デバイスは、便宜上図示していないが、例えば送信器回路などの他の回路を有し得る。アーキテクチャ２８５００は、ＲＦフロントエンド２８５０２、乗算器２８５０４、コンバイナ２８５０６、可変ゲインコントロール２８５０８、ＡＤＣ２８５１０、及びベースバンドプロセッサ２８５２０を含む受信器回路を有し得る。例えばローパスフィルタなどの他の要素も設けられ得るが、便宜上、図示していない。ＲＦフロントエンド２８５０２の出力が、ＲＦフロントエンド２８５０２と接続されたアンテナ２８５３０のアンテナ素子（図示せず）からの出力ｓｉ［ｔ］、ｉ＝１，…，Ｎを提供し得る。
複数の乗算器２８５０４と共に、各ＡＤＣ２８５１０が、異なるコンバイナ２８５０６及び可変ゲインコントロール２８５０８に付随させられ得る。各乗算器２８５０４は、ＲＦフロントエンド２８５０２からの異なる出力ｓｉ［ｔ］、ｉ＝１，…，Ｎと結合されるとともに、それらの信号を重み付けるために使用される個々の信号重みｗｉｊ、ｉ，ｊ＝１，…，Ｎを有し得る。一部の態様において、信号重みは－１又は１のいずれかの値を取り得る。重みをこれらの値に制限することは、より容易な計算をもたらし得るが、一部の態様では、重みは他の整数又は非整数の実数若しくは複素数を取り得る。異なるＡＤＣ２８５１０が異なる量の干渉を見ているとき、異なる重み付けが使用され得る。重み付けは、所望信号の信号対干渉雑音（ＳＩＮＲ）を最大化又は増大させるために所望信号及び干渉信号の条件（又は他の変数）に応じて適応的であるようにされることができ、あるいは、固定にされ、故に、信号及びチャネルの状態とは無関係にされてもよい。
従って、各アンテナ素子について、コンバイナ２８５０６にて、特定のアンテナ素子からのアナログ出力が、他のアンテナ素子各々からの重み付けされたアナログ出力と結合され得る。コンバイナ２８５０６からの結合された出力が、可変ゲインコントロール２８５０８に供給され得る。可変ゲインコントロール２８５０８は、ＡＤＣ２８５１０への入力であるｖｉ［ｔ］、ｉ＝１，…，Ｎを調整するためのゲインｇｉ、ｉ＝１，…，Ｎを提供し得る。
可変ゲインコントロール２８５０８は、ＡＤＣ２８５１０への提供に先立って、可能性ある干渉源に関する可逆的なアナログ補償を提供することによって、ＡＤＣ２８５１０のダイナミックレンジの低減を可能にし得る。ＡＤＣ２８５１０のダイナミックレンジは、所望のアレイ干渉除去及び角度分解能に従って、ベースバンドプロセッサ２８５２０（又は別のプロセッサ）によって選択され得る。より小さな角度を分解するため、より大きなアレイ又はより大きなＡＤＣダイナミックレンジが使用され得る。ＡＤＣ２８５１０からの出力がベースバンドプロセッサ２８５２０に供給され、そこで、コンバイナ２８５０６によって提供されるアナログ補償がデジタル的に反転され得る。この反転は、一部の態様において、ＡＤＣ２８５１０の分解能に制限され得る。
一部の態様において、アナログ加算は、電流モード加算を用いて実装され得る。他の態様では、他の信号加算方法が使用されてもよい。使用される加算方法は、所望の電力及び性能を満たすものとし得る。図示のように、一部の態様において、図２８５の構成は、アナログビームフォーミングで使用されるアナログ位相シフタ及びＩ／Ｑ不均衡補償回路の使用を削減又は排除し得る。
一部の態様において、アンテナの複数のアンテナ素子からビームフォーミングされた信号を受信する手段が、受信器アーキテクチャ２８５００によって実装され得る。一部の態様において、図示のように、受信器アーキテクチャ７２００は更に、例えば乗算器２８５０４及びコンバイナ２８５０６により、ビームフォーミングされた信号をＡＤＣに提供するのに先立って干渉信号に関して補償する手段と、例えばＡＤＣ２８５１０により、補償された信号を量子化する手段と、例えばベースバンドプロセッサ２８５２０により、量子化された信号を処理するのに先立って、補償を反転させる手段とを実装し得る。
一部の態様において、図示のように、受信器アーキテクチャ２８５００は更に、例えばベースバンドプロセッサ２８５２０により、所望信号若しくは干渉信号又は量子化された信号の処理中のチャネルサウンディングのうち少なくとも１つの方向を決定する手段を実装し得る。一部の態様において、図示のように、干渉信号に関して補償する手段は更に、例えばコンバイナ２８５０６により、ビームフォーミングされた信号の各々の重み付けされたコピーを結合する手段を有し得る。一部の態様において、図示のように、受信器アーキテクチャ２８５００は更に、例えば、可変ゲインコントロール２８５０８により、ＡＤＣ２８５１０の対応するＡＤＣに供給される信号の電力レベルを正規化するように、各補償された信号の可変ゲインを調整する手段、特定の動作中に使用するＡＤＣ２８５１０の数を調整する手段、及び／又は、例えばベースバンドプロセッサ２８５２０により、所望のアレイ干渉除去及び角度分解能に応じて各ＡＤＣ２８５１０のダイナミックレンジを選択する手段、のうちの少なくとも１つを実装し得る。
一部の態様において、ＡＤＣ２８５１０の数は、例えばＡＤＣ２８５１０の全てではないといった、利用可能なＡＤＣ２８５１０のうち所定の数又はパーセントに制限され得る。ベースバンドプロセッサ２８５２０が、使用されるＡＤＣ２８５１０の数を選択し得る。ベースバンドプロセッサ２８５２０は、例えば、とりわけ、制御プレーン動作、所望方向及び干渉方向の発見、又はチャネルサウンディングのために全てのＡＤＣ２８５１０をイネーブルにし得る。一部の態様において、ベースバンドプロセッサ２８５２０は、使用されるＡＤＣ２８５１０の数を、例えばアクティブリンクにおいて利用可能なＡＤＣ２８５１０のサブセットに制限し得る。
数学的に、上述の動作は、以下に示すようにベクトルを用いて記述され得る。特に、ベクトルｓ（アンテナ出力）及びｖ（ＡＤＣ入力）は、それぞれ、要素ｓｉ及びｖｉで構成され、Ｗ（重み付け）はｗｉｊ要素で構成される重み付け行列であり、Ｇはｇｉ要素で構成されるテプリッツ行列（可変ゲインコントロール）である。アレイサイズＮは、所望のアレイゲイン、干渉除去、及び電力量に応じて選択され得る。
Figure 2024059722000052
ＡＤＣ入力ｖは、ｓの行列変換：
ｖ＝ｓＷＧ
として表されることができる。
オリジナルのアンテナ信号はｖから、
ｓ’＝ｖ ｐｉｎｖ（ＷＧ）
として計算されることができ、ここで、ｐｉｎｖは行列の擬似逆行列である。アナログ行列変換を基本的に反転させてオリジナル信号の処理を可能にするために、ベースバンドプロセッサによる使用のために、デジタルドメインで、ｖの量子化バージョンが利用可能であり得る。特に、所望信号及び干渉源の方向を、ｓ’を用いて見出すことができる。様々な信号の方向を見つけることには、様々なプロセスが使用され得る。そのようなプロセスの一例は、ＭＵＳＩＣプロセスとし得る。ＡＤＣの前でのアナログ加算の使用は、ＡＤＣに空間的な干渉除去を依然として提供しながら、個々のアンテナ素子信号を保持することを可能にする。
一部の態様において、行列変換は静的なままとし得る。これが言わんとすることは、通信デバイスのメモリに記憶され得るものである重み付けが、干渉とは無関係に同じままであり得るということである。他の態様では、重み付けは動的であって干渉に依存し得る。この場合、ＲＦフロントエンドからの信号のサンプリングが周期的に実行され、行列係数を調整するために使用され得る。一部の態様において、ベースバンドプロセッサは、どのＡＤＣが最も低いＳＮＲを有するかを決定し、可能であれば干渉源を単一のＡＤＣに押し付け、そして、それに従ってアンテナ素子からの信号を重み付け得る。
所望信号及び（１つ以上の）干渉信号の方向の知識を用いて、ベースバンドプロセッサは、ＳＩＮＲを増大又は最大化させるためにイネーブルにすべき１つ以上のパスを選択し得る。図２８６は、いくつかの態様に従う空間応答のシミュレーションを示している。この空間応答は、４素子線形アレイについてのものであり、アダマールの重み付けを使用し得る。一部の態様において、最大化ＳＩＮＲのパスの決定後、ベースバンドプロセッサは電力を節減するために不使用パスのＡＤＣをディセーブルにし得る。このシミュレーションに示されるように、所望の方向は０°である。
図２８７は、いくつかの態様に従うＢＥＲのシミュレーションを示している。特に、図２８７は、１６ＱＡＭでの、８素子アレイ、４ビットＡＤＣ、２０ｄＢの信号／干渉比について、図２８５に示した設計での例示的なＢＥＲ性能を、アナログ及びデジタルのビームフォーミング構造に対して示している。所望の方向は、図２８６に示したものと同様に０°であり、干渉方向は２０°である。見て取れるように、アナログＢＥＲは、アンテナ当たりのＳＮＲに関係なく、基本的に一定のままであるのに対し、デジタルＢＥＲは着実に減少し、最終的には頭打ちになる。一方、図２８５に示した設計に関する例示的なＢＥＲ性能は、低ＳＮＲではデジタル性能と一致し、この例ではＳＮＲが高まるにつれてＢＥＲが急速に低下する。
一部の態様では、アダマール行列以外の行列が使用されてもよい。図２８８は、いくつかの態様に従う干渉除去のシミュレーションを示している。このシミュレーションは、８要素アレイ及び適応重み行列Ｗを有する４ビットＡＤＣについてのものとし得る。図２８８は、アダマールの重み付けと、やはり集合｛－１，＋１｝内の重みに制約された最適化されたコードブックとについて、方位角に対する干渉除去のシミュレーションを示している。どちらのコードブックも、全ての角度で１２ｄＢよりも大きい干渉除去を提供している。これは、ＡＤＣ量子化における２ビットの削減を可能にし得るものであり、それにより電力消費を低減させ得る。
図２８９は、いくつかの態様に従う、受信器において量子化器ダイナミックレンジを低減する方法２８９００を示している。方法２８９００は、図２８５に示したＲＦフロントエンド２８５０２、乗算器２８５０４、コンバイナ２８５０６、可変ゲインコントロール２８５０８、ＡＤＣ２８５１０及びベースバンドプロセッサ２８５２０によって実行され得る。動作２８９０２にて、ＲＦフロントエンド２８５０２で、アンテナ２８５３０の複数のアンテナ素子から、複数のビームフォーミングされた信号が受信され得る。各ビームフォーミングされた信号が、所望信号と干渉信号とを含み得る。使用するＡＤＣ２８５１０の数が、とりわけ、チャネル状態又は信号タイプに応じて調整され得る。
動作２８９０４にて、ビームフォーミングされた信号を量子化するのに先立って、干渉信号に関して補償が行われ得る。この補償は、コンバイナ２８５０６で、ビームフォーミングされた信号の各々の重み付けられたコピーを結合することを有し得る。この重み付けは、その重み付けが固定される可逆的なアナログ加算重み行列によって規定されてもよいし、あるいは、例えば所望信号のＳＩＮＲなどの信号品質を最大化するように所望信号及び干渉信号の条件に依存してもよい。一部の態様において、アナログ加算重み行列はアダマール行列を有し得る。一部の態様において、補償された信号が各々、異なるＡＤＣに提供され得る。一部の態様では、補償された信号の一部又は全てが、１つ以上の同じＡＤＣ２８５１０に提供され得る。
次いで、動作２８９０６にて、補償された信号がＡＤＣ２８５１０で量子化されて、量子化された信号が形成され得る。量子化に先立って、ＡＤＣ２８５１０のうち対応するＡＤＣに供給される信号の電力レベルを正規化するために、各補償された信号の可変ゲインが調整され得る。補償された信号を量子化することは、所望信号及び／又は干渉信号又はチャネルサウンディングのうちの少なくとも１つの方向を決定することを含み得る。
量子化された信号は、ベースバンドプロセッサ２８５２０に供給され得る。動作２８９０８にて、ベースバンドプロセッサ２８５２０が補償をデジタル的に反転させ得る。ベースバンドプロセッサ２８５２０は、その後、ビームフォーミングされた信号のデジタルバージョンを更に処理し得る。
本開示の一部の態様は、概して、外部試験機器を使用しないタイムインターリーブ型アナログデジタル変換器（ＡＤＣ、まとめてＴＩ－ＡＤＣ）のためのループバックベースの時間スキューキャリブレーションに関する。ＴＩ－ＡＤＣは、無線周波数トランシーバで使用され得る。
最新の遠隔通信デバイスが動作する周波数は、関連するハードウェアコンポーネントに伴う困難を生じさせ得る。そのようなデバイスで信号を処理するために使用されるＡＤＣは、単一のＡＤＣの能力を超えてしまい得る。これに対処するために、共通のクロックによって制御されて、インターリーブされて順次トリガされ得る別々のチャネル内の多数のＡＤＣ回路を使用することが可能であり得る。
チャネル要素が全て同じであったとすれば、これらのコンポーネントは全て同じように振る舞うことになる。しかしながら、実世界のコンポーネントは製造プロセスに起因して多少の違いを有しており、それが代わって、ＴＩ－ＡＤＣで使用されるチャネル間にミスマッチを生じさせて、例えば信号対雑音比（ＳＮＲ）及びスプリアスフリーダイナミックレンジ（spurious free dynamic range；ＳＦＤＲ）を低下させるなど、システムの性能を低下させる。チャネル間には、例えば、１）ＤＣオフセットミスマッチ、２）ゲインミスマッチ、３）時間スキューミスマッチ、及び４）帯域幅ミスマッチなどの、異なるタイプのミスマッチが現れ得る。本開示の一部の態様は、例えばループバック方式を使用することによって、外部試験機器（ＴＥ）を使用せずに時間スキューミスマッチに対処するために、どのように時間スキューを較正するかを検討する。
図２９０は、Ｍ個の並列低速ＡＤＣチャネル（例示目的で、チャネルＡ ＣＨ－Ａ、チャネルＢ ＣＨ－Ｂ、及びチャネルＣ ＣＨ－Ｃという３つのチャネルが示されている）を用いて高速変換を達成するタイムインターリーブ型アナログデジタル変換器（ＴＩ－ＡＤＣ）アーキテクチャ２９０００の一例のブロック図である。ＴＩ－ＡＤＣは、上述のＡＤＣ回路３９４であってもよいし、あるいは、異なる構成を有していてもよい。アナログ入力２９０１０が、共通のクロック２９０２５を使用して、３つの異なる位相時間φ０、φ１、及びφＭ－１でそれぞれサンプリングされ得るＭ個の異なるサンプル・アンド・ホールド回路２９０２０Ａ、２９０２０Ｂ、２９０２０Ｃに提供され得る。サンプリングされた信号が、アナログデジタル変換器（ＡＤＣ）２９０３０Ａ、２９０３０Ｂ、２９０３０Ｃに提供され得る。そして、マルチプレクサ２９０４０を用いてデジタル信号が結合され、デジタル出力信号２９０５０が生成され得る。
図２９１は、どのように全てのチャネルが、Ｍ個の均一間隔の位相で、同じサンプリング周波数ＦＳ（又は、図示のように、その反転ＴＳ）で動作するかを示すタイミング図２９１００である。各位相のφサンプル・アンド・ホールドは時間ＴＳだけ続き（すなわち、ｍ番目の位相ではｍＴＳ）、全て位相の全体のサンプル時間はｎＭＴＳである。従って、φ０のサンプルは時刻Ｔ０で始まり、φ１のサンプルは時刻Ｔ１で始まり、等々で、時刻Ｔｎサイクルが繰り返す。全体でのサンプリング周波数はＭＦＳ（これは１／ＭＴＳである）に等しい。
図２９２は、ループバック設計を有するトランシーバ２９２００の一例を示すブロック図である。リファレンス信号発生器２９２０５が、例えば正弦波又は複素指数関数信号とし得るリファレンス信号２９２０７を発生し、それが、単側波帯（シングルサイドバンド；ＳＳＢ）生成器２９２１０の入力に提供され得る。ＳＳＢ生成器２９２１０は、Ｉ（同相）及びＱ（直交）成分又はサブチャネルを有する直交出力を生成し得る。これらの成分が、それぞれのデジタルアナログ変換器（ＤＡＣ）２９２２０Ｉ、２９２２０Ｑの入力に提供され得る。ＤＡＣ２９２２０Ｉ、２９２２０Ｑ出力がＩＱ変調器２９２３０のそれぞれの入力に提供され、ＩＱ変調器２９２３０が、その信号を送信パス増幅器２９２４０に、そして送信（ＴＸ）パスに提供する。一態様において、増幅器２９２４０は中間周波数（ＩＦ）増幅器とし得る。
送信パス増幅器２９２４０の入力に提供された信号は、リファレンス信号２９２０７を含めて送信信号を受信器に導くものであるループバック接続２９２５０を介して、対応する受信パス増幅器２９２６０の出力に接続され得る。他の一構成において、ループバック接続２９２５０は、送信パス増幅器２９２４０の出力と受信パス増幅器２９２６０の入力とに接続されてもよい。これらの構成において、ループバック接続２９２５０は、増幅器２９２４０、２９２６０のすぐ近隣にある。しかしながら、ループバック接続２９２５０に関する他の配置も可能である。例えば、ループバック接続２９２５０は、ＩＱ変調器２９２３０及びＩＱ復調器２９２７０の前に適用されてもよく、この構成では別々のループバックラインが使用され得る。
結合された受信パス信号及びループバック信号がＩＱ復調器２９２７０に供給され、それが信号をそれぞれのＩ成分及びＱ成分に分解する。これらの信号が、図１に関して説明したように、クロック２９０２５によって制御されるそれぞれのサンプル・アンド・ホールド回路（例えば、図示されたチャネルＡ用）２９０２０ＡＩ、２９０２０ＡＱの入力に提供され、次いで、それぞれのＡＤＣ２９０３０ＡＩ、２９０３０ＡＱに提供され、そして、得られたアナログ信号が、リファレンス信号２９２０７の位相を推定するために、各信号用の位相推定器２９２９０Ｉ、２９２９０Ｑに提供され得る。この推定された位相から、Ｉ及びＱサブチャネルの時間スキュー：
Figure 2024059722000053
 が計算され得る。これらの推定時間スキューを用いて、クロック２９０２５によって生成される信号を調整するそれぞれの補正回路２９２８０Ｉ、２９２８０Ｑによって、信号が補正され得る。これは、キャリブレーション信号を生成するためのループバックを使用することによって、追加のＡＤＣを使用しないキャリブレーションを可能にする。デバイスがＩＱ不均衡キャリブレーション用の位相シフタループバックを既に有している場合には、一部の態様において、このキャリブレーションを実装するための如何なる追加ハードウェアも使用しないとし得る。
以下の説明は、例として、時間スキューの決定及び補正を行う際に使用され得る分析を提供する。
１つのＡＤＣの場合、デジタル送信器のリファレンス信号発生器２９２０５は、その出力が正弦波信号であり得るように構成され得る（単一のＤＡＣ２９２２０（例えば、２９２２０Ｉ又は２９２２０Ｑのうちの１つで十分であり得る））。ｍ番目のＡＤＣチャネルの出力は、
ｘｍ［ｎ］＝ｓ（ｎＭＴＳ＋ｍＴＳ＋τｍ）
とすることができ、ここで、
ｍ：チャネル番号
ｎＭＴＳ：ＡＤＣ全体（集合でのＡＤＣチャネル）のサンプリング間隔
ｍＴＳ：１つのチャネルのサンプリング間隔
τｍ：ｍ番目のＡＤＣチャネルの時間スキュー
ｓ（ｔ）：ＡＤＣへのアナログ信号入力
である。
この場合、（それをチャネルに分割する前の）リファレンス信号についてのｓ（ｔ）は、
ｓ（ｔ）＝Ａｓｉｎ（２πｆｔ＋θ）
によって与えられることができ、ここで、
ｆ：正弦波周波数
θ：正弦波の位相
Ａ：正弦波の未知の振幅
である。
リファレンス信号２９２０７を複数のチャネルに分割した後、ｓ（ｔ）はｓ（ｎＭＴＳ＋ｍＴＳ＋τｍ）によって置き換えられ、従って、ｍ番目のＡＤＣチャネルの出力は、
ｘｍ［ｎ］＝Ａｓｉｎ（２πｆ（ｎＭＴＳ＋ｍＴＳ＋τｍ）＋θ）
＝Ａｓｉｎ（ｗｎ＋θ［ｍ］）
とすることができ、ここで、
Figure 2024059722000054
 である。
位相θ［ｍ］は、ＡＤＣチャネル当たりＮサンプルと仮定して、
Figure 2024059722000055
 によって推定され得る（これはタイミングスキュー（キャップτｍ（＾付のτｍ、以下同様）の導出を可能にする）。
単純化のために２πｆＴＳｍを減算し、
Figure 2024059722000056
 を用いることによって線形トレンド除去を適用する。
Figure 2024059722000057
 の平均として、
Figure 2024059722000058
 を計算し、次に、時間スキュー推定：
Figure 2024059722000059
 を計算する。
時間スキュー補正が、例えば、ＡＤＣチャネルの各々の入力における信号を遅延させるデジタル制御遅延線によって、又はＡＤＣチャネルの各々の出力のデジタル補正によって実行され得る。
（Ｉ及びＱチャネル用の）２つのＡＤＣの場合には、
ｓＩ（ｔ）＝ＡＩｃｏｓ（２πｆｔ＋θ），
ｓＱ（ｔ）＝ＡＱｓｉｎ（２πｆｔ＋θ）
の形態の複素指数リファレンス信号が使用され得る。
使用される手順は以下のようになり得る：
１． ＡＤＣチャネルの各々について、１つのＡＤＣの場合と同じアプローチを用いて、受信された正弦波／余弦波の位相が推定され得る。
２． キャップθＩ［ｍ］推定の全てが１つの線上に置かれ、そして、キャップθＱ［ｍ］推定が、キャップθＩ［ｍ］の線に対してπ／２ラジアンのオフセットを持つ別の線上に置かれる。これを補正するため、キャップθＩ［ｍ］からπ／２ラジアンを引く。その結果が、キャップθＩ［ｍ］、キャップθＱ［ｍ］と表記される。
３． キャップθＩ［ｍ］、キャップθＱ［ｍ］から２πｆＴＳｍを引くことによって線形トレンド除去を適用する。
４． 全ての位相の平均を計算する。
５． 全ての位相から平均位相を引く。
６． ２πｆで割ることによって位相差をスキューに変換する。
７． 時間スキュー補正を実行する。
図２９３は、上述された方法８０００のコンポーネントを示すフローチャートである。トランシーバ２９２００は、タイムインターリーブ型アナログデジタル変換器（ＡＤＣ）のための、ループバックに基づく時間スキューキャリブレーション回路を動作させる方法を実行する手段を構成し得る一例であるが、手段はこれに限定されない。動作Ｓ２９３１０において、リファレンス信号は送信側で生成されてよく、動作Ｓ２９３２０において、このリファレンス信号は受信器側に通信されてよい。動作Ｓ２９３３０において、推定スキュー時間が、リファレンス信号に基づいて位相推定器で計算されてよい。最後、動作Ｓ２９３４０において、Ｓ／Ｈ回路のクロックタイミングが、推定時間スキューを補償するために補正されてよい。
時間スキュー推定及び補正は１つのショット内で行われてよく、あるいは（補正の正確さに依存して）反復的に行われてよい。周波数の選択に関して、一般に、周波数がより高いほど推定の品質がより良好である（なぜならば、スキューに変換するとき周波数による除算が存在し得るからである）。別様に言うと、位相の測定の所与の正確さについて、より大きい周波数で分割することは、時間スキュー推定がより正確であることを一般に可能にすることになる。測定は、測定の正確さを向上させるために複数の周波数に対して実行されてよい。この方法は、例えば、デバイスの生産の間に、電源投入時に、周期的に、又は何らかの予め定義されたスケジュール若しくはイベントに従って使用できる。
現代の電気通信デバイスが動作する高周波数は、関連したハードウェアコンポーネントとの間に困難さを生じ得る。こうしたデバイスにおいて信号を扱うために使用されるＡＤＣは、単一のＡＤＣの能力を超え得る。これに対処するために、共通クロックにより制御される、インターリーブされ及び順次トリガされ得る別個のチャネルで、複数のより遅い（すなわち、より長いサイクル時間の）ＡＤＣ回路を利用することが可能であり得る。
チャネル要素がすべて同一である場合、コンポーネントがすべて同じ方法で挙動することになるため、インターリーブ型設計は簡素になる。しかしながら、現実世界のコンポーネントは製造プロセスに起因していくつかの差を有し、これは次に、タイムインターリーブ型（Time Interleaved、ＴＩ）‐ＡＤＣにおいて使用されるチャネル間のミスマッチを生じ、信号対雑音比（signal to noise ratio、ＳＮＲ）及びスプリアスフリーダイナミックレンジ（spurious free dynamic range、ＳＦＤＲ）を低減するなど、システムの性能を低減する。チャネル間の４つの異なるタイプのミスマッチ：１）ＤＣオフセットミスマッチ、２）ゲインミスマッチ、３）時間スキューミスマッチ、及び４）帯域幅ミスマッチが出現し得る。本開示は、外部テスト機器（Test Equipment、ＴＥ）を使用することなくゲインミスマッチを扱うためにゲインを較正する方法を検討する。
ＴＩ‐ＡＤＣを使用するとき、複数の個々のＡＤＣにわたりキャリブレーションを実行することが望ましい場合がある。より高い変調次数（６４‐ＱＡＭ、２５６‐ＱＡＭ、及び１０２４‐ＱＡＭなど）が、２６４０ＭＨｚサンプルレートにおいて９ビットの有効ビット数（effective number of bits、ＥＮｏＢ）を使用し得る。これらの状況において、所望の性能は、ゲインキャリブレーションを含め、ＴＩ‐ＡＤＣチャネル（「スライス」とも呼ばれる）における個々のＡＤＣのキャリブレーションを望ましいものにし得る。
一般的な意味では、様々な構成によれば、ＴＩ‐ＡＤＣは通常動作及びキャリブレーションモードなどのモードで動作し得る。通常動作では、ＡＤＣチャネル／スライスにおけるゲイン分散が補正され得、キャリブレーションモードでは、既知の信号がＡＤＣチャネル／スライス内に提供され得、ゲイン補正値が後の時間に適用するよう計算され得る。様々なリファレンス電圧がゲイン補正値を決定するために使用されてよく、これらの値は様々な方法で保存されてよい。システムは、温度にわたり変動し得るゲイン補正値を許容する温度リファレンスを利用してよい。
図２９４は、例示的なＴＩ‐ＡＤＣ２９４００のブロック図である。ＴＩ‐ＡＤＣ２９４００は、上述されたＡＤＣ回路３９４であってよいが、異なる回路を同様に含んでもよい。通常動作の間のデバイス入力信号２９４０５とキャリブレーション動作の間の電圧リファレンス２９４１５ソースとの間で切り替えるスイッチ２９４１０が提供されてよい。電圧リファレンス２９４１５は、バンドギャップリファレンス、オンチップ抵抗器から導出されるリファレンス、及びバッテリなどによる供給を含む外部リファレンスなどの、任意の形式の安定的な電圧リファレンスであってよい。電圧リファレンス２９４１５は、正確又は不正確な絶対値を有してよく、それはその電圧を維持してよく、それにより、どんな電圧値がキャリブレーションの間に１つのＡＤＣ２９４３５に提供されても、他に同様に正確に提供され得る。
いずれの場合も、スイッチ２９４１０からのスイッチド信号（アナログ入力）２９４２０が、リンケージを介して並列に配置され且つカスケード方式で動作する複数のトラック・アンド・ホールド（track and hold、Ｔ／Ｈ）回路２９４２５に提供されてよい。これらの回路２９４２５は、特定の時間に入力信号２９４０５を獲得し、サイクルの一部に対して不変に値を保持して、安定的な入力をＡＤＣ２９４３５に提供するために使用されてよい。Ｔ／Ｈ回路２９４２５は、サンプル・アンド・ホールド（sample and hold、Ｓ／Ｈ）回路として構成されてもよい。いくつかの態様において、値が、何らかの制御された時点で収集され、維持されてよい。用語「トラック・アンド・ホールド」又は「Ｔ／Ｈ回路２９４２５」は本明細書において、サンプル・アンド・ホールド又はＳ／Ｈ回路を同様に含む。
一変形において、スイッチ２９４１０は、Ｔ／Ｈ回路２９４２５の後に提供されてよい。これは、スイッチ２９４１０が複数のチャネルを切り替える点でいくらかの複雑さをもたらし得るが、こうした構成は各チャネルの独立した切り替えを可能にし、さらに、Ｔ／Ｈ回路２９４２５にわたり任意の種類のゲイン変化を較正することを可能にする。
図２９５においてタイミングが示され、図２９５は、Ｍ個の並列低速ＡＤＣチャネルを使用して高速変換を達成するＴＩ‐ＡＤＣ２９４００アーキテクチャの一例のブロック図である（チャネルＡ ＣＨ‐Ａ、チャネルＢ ＣＨ‐Ｂ、及びチャネルＣ ＣＨ‐Ｃの３つのチャネルが例示目的で示され得る）。共通クロック信号２９４８０を利用して、３つの異なる位相時間φ０、φ１、及びφＭ‐１でそれぞれサンプリングされ得るアナログ入力２９４２０が、Ｍ個の異なるトラック又はサンプル・アンド・ホールド回路２９４２５Ａ、２９４２５Ｂ、２９４２５Ｃに提供されてよい。サンプリングされた信号は、アナログデジタル変換器（ＡＤＣ）２９４３５Ａ、２９４３５Ｂ、２９４３５Ｃに提供されてよく、これらは例えば、いくつか例を挙げると、フラッシュＡＤＣ、シグマ‐デルタＡＤＣ、デュアルスロープ変換器ＡＤＣ、及び連続近似変換器ＡＤＣであってよい。本明細書で説明されるアーキテクチャは、使用されるＡＤＣデバイスの特定のタイプとは独立であってよい。カスケードされたＡＤＣ２９４３５からのデジタル出力信号２９４４０（図２９４）は、次いで、単一ストリームデジタル出力信号２９４５５（図２９４）を生じるように、マルチプレクサ２９４５０と結合されてよい。
図２９６は、一例示的な態様においてすべてのチャネルが如何にしてＭ個の均等に離間された位相を有し同じサンプリング周波数ＦＳ（又は、図に示されるその逆数ＴＳ）で動作するかを示すタイミング図２９６００である。各位相φのサンプル・アンド・ホールドは、時間ＴＳ（又は、ｍ番目の位相についてｍＴＳ）の間持続し、すべての位相の全体サンプル時間はｎＭＴＳである。ゆえに、φ０のサンプルは時間Ｔ０で開始し、φ０のサンプルは時間Ｔ０で開始し、以下同様であり、サイクルは時間Ｔｎで繰り返す。全体サンプリング周波数はＭＦＳ（これは１／ＭＴＳである）に等しい。
通常動作において、コントローラ２９４７５（図２７４）は、通常入力信号２９４０５を選択するようにスイッチ２９４１０を設定する。コントローラ２９４７５は、リンケージ２９４３０を介して対応するＡＤＣ２９４３５に接続され得るＴ／Ｈ回路２９４２５の各々に対してリンケージ２９４８０を介したタイムインターリーブ型制御信号をさらに生成する。コントローラ２９４７５は、適切なＡＤＣデジタル出力信号２９４４０の後の選択と共に、ＡＤＣサイクルを開始する。
図２９４に戻り、マルチプレクサ２９４５０に続き、デジタル測定及び補正（measure and correction、ＭＣ）ユニット２９４６０が存在してよく、これは、通常動作モード及びキャリブレーションモードの双方において動作し得る。通常動作モードで動作するとき、ＭＣユニット２９４６０は、（例えば、アナログ調整がＡＤＣの前又はＡＤＣ内でいつ行われるのかを調整しないことにより、）どのＡＤＣ２９４３５が現在の時間に選択され得るかに依存し得る出力信号に補正ゲイン調整値を適用する、又は適用するのをサポートするために、使用されてよい。それは次いで、ゲイン調整された出力信号２９４９５をデバイスの後続部分に転送してよい。
キャリブレーションモードで動作するとき、ＭＣユニット２９４６０は、測定信号関連データ２９４７０をコントローラ２９４７５に提供してよい。測定データのゲイン値への変換は、ＭＣユニット２９４６０又はコントローラ２９４７５のいずれかで行われてよい。ＭＣユニット２９４６０は、コントローラ２９４７５の拡張と見られてよい。この収集されたデータ２９４７０は、例えばゲインオフセットでよく、これは、乗数がそれぞれのＡＤＣ２９４３５の出力に適用されることを結果としてもたらす。ゲイン調整値は、ルックアップテーブル（ＬＵＴ）により提供され、かつ／あるいは補間を可能性として含む何らかの他の区分的線形補正モデルを利用してもよい。電圧リファレンス２９４１５は、マルチポイントキャリブレーションを可能にするために異なる値に設定されてよく、これは、非線形性を追い出し得る。電圧リファレンス２９４１５は、次いで測定され得る一連の出力又は波形を提供してよく、これは、より複雑なＬＵＴの構築を可能にする。ゲインオフセット及び／又はＬＵＴ値は、通常動作モードの間、後の使用のためにメモリ２９４９０に記憶されてよい。線形補間が、電圧リファレンス２９４１５により実際に供給される電圧間で電圧のゲイン値を推定するために利用されてよい。一構成において、出力信号２９４７２の直接ループバック／フィードバックが電圧リファレンスとして利用されてよい。これは、（図示されていない）ＤＡＣを使用する複素指数関数の送信を可能にし得る。したがって、システムはキャリブレーション波形を送信し、次いでそれを捕捉することができる。それは、上記で論じられたマルチポイントキャリブレーションなどの精巧なキャリブレーションを可能にする。
ゆえに、コントローラ２９４７５は、どのＡＤＣ２９４３５がコントローラ２９４７５により選択され得るかにその値が依存する、メモリ２９４９０に記憶されたゲイン補正を適用し、あるいはその適用をサポートし得る（例えば、ＭＣユニット２９４６０が調整するとき）。この補正は、簡素な形式又は複雑な形式であってよい。複雑な形式は、例えば記憶された多項式係数を使用する、線形補正を含んでよい。別の実装において、ゲイン及びオフセットの補正は、個々のＡＤＣ２９４３５に入力されるアナログ又はデジタル制御信号２９４８２を直接設定することにより達成できる。
ゆえに、いくつかの態様において、キャリブレーション（ビルトインセルフテスト（built-in self-test）（ＢＩＳＴ））モードにおいて、コントローラ２９４７５は、電圧リファレンス２９４１５をＡＤＣ２９４３５に入力し、結果として生じる出力を監視するようにスイッチ２９４１０を設定する。コントローラ２９４７５は、通常動作の間、後の調整のためにメモリ２９４９０に記憶される補正値のテーブルを生成してよい。メモリ２９４９０は、ゲイン値、ＬＵＴ、又は他の関連データを記憶するレジスタのセット又はより精巧なスタティックＲＡＭデバイスであってよい。コントローラ２９４７５は、温度リファレンス２９４８５（例えば、サーモメータ）を監視し、温度が閾量より多く変化したと検知された場合にキャリブレーションサイクルを再実行してもよい。別の構成において、メモリ２９４９０は、異なる温度におけるゲイン値の複数のセットを記憶してよく、それにより、特定の温度における後の動作は再キャリブレーションを採用しない。一構成において、システムは、測定されていない温度におけるゲイン値を導出するために温度間の値の線形補間を実行してよい。さらなる構成において、温度とゲイン値との間の正確な関係が数学的に決定され得る場合、異なる温度でデバイスを動作させるときにキャリブレーションの間に１つの温度に対して決定されたゲイン値に、式が適用されてよい。さらなる構成において、温度は無視でき、（時間の大部分であり得る）受信モードでないときにバックグラウンドキャリブレーションが連続的に実行されてよい。
いくつかの態様において、外部テスト機器の使用は回避され得、製造中の余分な時間が浪費されなくてよい。ゲインキャリブレーションは、デバイス起動時に、周期的に、又は何らかの他の条件に基づいて行われてよい。進行中のゲインキャリブレーションは、ゲイン不完全性が（例えば、温度変動に起因して）時間変動している場合、特に有益であり得る。
一実装において、ＡＤＣ出力のある時間にわたる波形の平均値を見るアルゴリズムが実装されてよい。このアルゴリズムは、送信器の局所発振器（ＬＯ）漏れ及び受信パスのＤＣオフセットを有するとき、Ｉ／Ｑインバランスが較正されたことを仮定し得る。送信パスは、複素指数波形を送信するために使用されてよく、これは、Ｉ／Ｑ変調器の後に連続波（continuous wave、ＣＷ）信号（例えば、単一ＲＦ周波数）を提供する。ループバックが送信側から受信側に提供されてよく、各ＡＤＣスライスの信号電力出力が別個に計算されてよい。次いで、スライスのすべての平均電力がＩ及びＱの双方について計算されてよい。各スライスの信号電力は平均で除算され、この比率の二乗根が計算されてよく、これは、補正されるべきゲインエラーを生じる。
例として、１０個のＡＤＣ２９４３５が存在する場合、出力値は例えば１０個の別個のテーブルに配置されてよく、該テーブルは各１つが１０個のスライス（時間におけるオフセット）ごとに取得している。次いで、テーブルの各々にわたり、平均電力計算が行われる。これは特定のＡＤＣ２９４３５に複数のスライスの平均電力を提供し、これはゲイン補正の基礎を提供する。
各スライスの信号電力を計算するために、まず、処理は各スライスからＮ個のサンプルを収集する。Ｎは、Ｎ個のサンプルが測定される正弦信号の整数のサイクル数を形成するように選択されてよい。各スライスについて、値は二乗され、加算され、次いでＮで除算されてよい。代わりに、各スライスについて、信号は、受信信号をｅ２πｊｆｔで乗算することにより復調されてよい。ここで、ｆは信号周波数であり、ｔはＡＤＣ２９４３５のサンプリング時間である。復調された信号は加算されＮで除算されてよく、これは二乗振幅を計算する。
補正は、（ＡＤＣ２９４３５の後）アナログで又はデジタルで行われてよい。補正がアナログドメインで行われる場合、較正の第２のラウンドは、結果が良好であることを検証するため、又はさらなる変更が発生すべきであることを決定するために行われてよい。アナログ補正は、閉ループシステムを使用し、ＡＤＣ２９４３５に提供されるアナログ制御信号により提供できる。この配置は、いくらかの期間の間、測定された電力（ＡＤＣ２９４３５の平均電力）が所望のレベルになるまでそのＡＤＣ２９４３５への制御入力を調整し、実行できる。これは、各ＡＤＣ２９４３５のレベルを調整するよう順次実行されてよい。
図２９７は、ゲイン補正をＴＩ‐ＡＤＣに適用する処理２９７００の例示的な実装を示すフローチャートである。ＴＩ‐ＡＤＣ２９４００は、ゲイン補正デバイスを有するタイムインターリーブ型アナログデジタル変換器（ＴＩ‐ＡＤＣ）を動作させる手段を構成し得る一例であるが、手段はこれに限定されない。動作Ｓ２９７１０において、ＴＩ‐ＡＤＣは、例えば、コントローラ２９４７５により、キャリブレーションモードで動作するように設定されてよく、既知の信号が、ＡＤＣスライスの各々に順次適用されてよい。動作Ｓ２９７２０において、ＡＤＣスライスの出力が測定及び補正ユニット２９４６０により測定されてよく、動作Ｓ２９７３０において、ゲイン補正が、そのＡＤＣスライスのために、それが収集された条件に関連した任意の他の情報と共にメモリ２９４９０に記憶されてよい。ひとたび各ＡＤＣスライスのゲインが収集されると、動作Ｓ２９７４０において、動作の通常モードにおいて、保存されたゲイン調整が、例えば、コントローラ２９４７５により、動作の特定のスライス内でアクティブであり得るＡＤＣに適用されてよい。
本明細書で説明されるデバイスの様々な実装を利用することで、製造の時にキャリブレーションを実行する必要又は当該分野で提供されるテスト機器の使用を防止し、より頻繁なキャリブレーションが実行されることを可能にし、最終的にデバイスのより正確且つ信頼可能な動作を結果としてもたらす。
無線送信に使用される電力増幅器（ＰＡ）は、その送信電力能力の限られた範囲にわたり線形特性を典型的に有する。真の線形ＰＡは、ＰＡの入力信号及びゲインにのみ比例する出力信号（振幅及び位相）を生じることになる（例えば、入力信号のレベルに依存する振幅又は位相歪みがない）。実際のＰＡは、（ＰＡの入力信号及びゲインに比例する）望まれる出力信号と、ＰＡ非線形性に起因して生成され得る他の望まれない信号とを生じる。これらの望まれない信号は、相互変調積（intermodulation product、ＩＭ）と呼ばれる。これらのＩＭ信号は、ＰＡ出力において信号の品質を劣化させる相互変調歪み（intermodulation distortion、ＩＭＤ）を引き起こす。ＰＡの非線形挙動は、いくつかの方法、すなわち、多項式ＰＡモデル、ＰＡ入力対出力挙動を記述するルックアップテーブル（ＬＵＴ）、（現在のＰＡ出力が現在のＰＡ入力とさらに前の入力信号とに依存する）メモリを有するＰＡモデルのボルテラ級数で、モデル化及び提示できる。
図２９８は、ＡＭ／ＡＭ（入力振幅対出力振幅）のＰＡ特性曲線の一例を示し、図２９９は、以下の適用可能な式を用いたＡＭ／ＰＭ（入力振幅対出力位相変動）のＰＡ特性曲線の一例である。
Figure 2024059722000060
しかしながら、送信の前にデジタルプリディストーション（digital pre-distortion、ＤＰＤ）として知られるものを適用することにより、ＰＡの線形範囲を拡張し、線形振幅及び位相を生じることが可能であり得る。ＤＰＤはＰＡに信号を適用し、それによりＰＡ出力は、ＩＭＤを有するその出力において望まれる信号のみを（理想的には）有することになる。例えば、ＰＡがＡＭ／ＡＭ及びＡＭ／ＰＭ多項式を使用してモデル化される場合、ＤＰＤの後に続くＰＡは、理想的なＰＡに近くなり得る同等のＡＭ／ＡＭ及びＡＭ／ＰＭを生じることになる。図２９８の破線により分かるように、ＤＰＤの適用は、飽和出力電力ＰＳＡＴに至るまで線形ゲインを生じることができる。ＤＰＤにより計算及び補正を実行するために、ＰＡのモデルが提供されてよい。モデルがより良好であるほど、ＤＰＤ補正がより良好に適用され得る。ＰＡ特性はＰＶＴ‐ｆ（プロセス、電圧、温度、及び動作周波数）に依存し、ＰＡモデルはリアルタイムで又はリアルタイム情報に基づいて更新されてよい。これを行うために、ＰＡ出力のフィードバック及び検知が使用されてよく、デジタルドメインへのデータの供給であってよい。フィードバックに基づく設計において、増幅器特性に関連した情報がＤＰＤにフィードバックされてよく、それにより、ＤＰＤは信号に適切な補正を行うことができる。
多くのＰＡを多くのアンテナと共に利用し得るフェーズドアレイシステムは、電波のビームがアンテナを物理的に移動することなく電子的にステアリングされることを可能にする。これらのシステムにおいて、各増幅器にフィードバック信号を提供することは非実際的であり、あるいはコストがかかる可能性がある。
図３００は、フェーズドアレイ送信器の一部のゲインモデル３００００の一例のブロック図である。無線周波数（ＲＦ）信号が、独立したコンポーネント（例えば、増幅器、スイッチ、アンテナ）を各々含み得る複数のチャネルＣＨＡＮｘに信号を分割するフェーズドアレイ送信電力スプリッタ３００１０において受信され得る。これらのコンポーネントは製造変動に起因してすべて同一ではない可能性があり、ゆえに、その性能は（ＰＶＴ‐ｆにわたり）変動する。図３００は変動のソース数を取り出し、これは、スプリッタ３００１０とＰＡとの間の回路のゲインＧＴＸｎ３００２０（これは、ゲインファクタが１より小さい場合、実際のゲイン又は減衰であってよい）、適用された信号電力ＰＴＸｎに対するＰＡ自体のゲインＧＰＡｎ３００２２、適用された信号電力ＰＰＡｎに対するスイッチＧＳＷｎ３００２４のゲイン、適用された信号電力ＰＳＷｎに対するアンテナトレースＧｔｒａｃｅｎ３００２６のゲイン、及び適用された信号電力Ｐｔｒａｃｅｎに対するアンテナＧＡＮＴｎ３００２８のゲインを含んでよい。２つの問題が、例えば、各ＰＡの出力におけるＩＭに影響し得る。第１は、特定の特徴づけ（例えば、ＡＭ／ＡＭ及びＡＭ／ＰＭ曲線）であり、第２は、各ＰＡに対する特定の入力電力である（例えば、我々が同一のＰＡを有するが、これらのうち１つがその入力において（他のＰＡと比較して）かなり高い入力レベルを扱っている可能性があり、このＰＡは支配的なＩＭを生じることになると仮定する）。第３の問題は、ＰＡの後のロス（ライン及びアンテナゲイン）が総計電力及びＩＭにさらに影響し得ることである。
集合的に、各チャネルにおいて、電力は、
Figure 2024059722000061
 により表されてよく、ここで、
Ｐｄｅｓｉｒｅｄは、所望の出力信号であり、
ＩＭは、所与のソースの相互変調歪み電力であり、
ｎは、ソース数である。
フェーズドアレイ送信器は、通信リンクの他方側に到達する単一の主ビームを生成する。ＰＴＸはこの信号を表す。まとめてすべてのチャネルについて、送信電力は、
Figure 2024059722000062
 又は
Figure 2024059722000063
 である。
送信電力式３００５０からの値ＰＴＸは、ＰＡの線形部分からの所望の成分Ｐｄｅｓｉｒｅｄと、所望されない相互変調成分：
Figure 2024059722000064
 とを含む、送信器デバイスのフェーズドアレイアンテナからの総計電力出力を表す。ここで、ＰＩＭは、総計非所望相互変調成分電力である。
これらの値は、本トランシーバの送信器部分による送信信号を受信する外部トランシーバ（external transceiver、ＥＴ）により決定されてよい。反対に、これらの値は、外部フェーズドアレイトランシーバ（external phased array transceiver、ＥＰＡＴ）から受信された信号について、本フェーズドアレイトランシーバにより決定されてよい。外部トランシーバは、フェーズドアレイトランシーバである必要はない。それは、本フェーズドアレイトランシーバから信号を受信し、非線形データを返信することが可能であり得る。外部トランシーバは、例えば、フェーズドアレイトランシーバ、マルチセクタトランシーバ、又は無指向性トランシーバとして実装されてよい。
図３０１は、上記で説明された送信器モデルが表し得る切り替え可能トランシーバ部分３０１００の一例のブロック図である。ここで、トランシーバ部分３０１００の他の部分からのＲＦ送信信号３０１１５が、フェーズドアレイビームの制御を可能にする位相シフタ３０１３０に信号の分割部分を提供する送信電力スプリッタ３０１１０（これは、図３００においてモデル化された送信電力スプリッタＢ４‐１１０の一例であり得る）に供給されてよい。これはＰＡ３０１４０に対する入力として提供されてよい。信号はＰＡ３０１４０により増幅され、出力信号ＴＸＯＵＴがスイッチＳＷ３０１５０を通されてよく、スイッチＳＷ３０１５０は図３０１において送信位置にあり、それをフェーズドアンテナアレイ３０１６５内のアンテナ３０１６０のうち１つに接続する。上記の式３００５０からの総計送信電力ＰＴＸは、アンテナアレイ３０１６５からの出力であると示されている。
トランシーバ部分３０１００内の受信コンポーネントは、チャネルの各々において、フェーズドアレイビームの制御を可能にする位相シフタ３０１８０に信号を提供する低雑音増幅器３０１７０を含み得る。集合的出力が、受信電力コンバイナ３０１２０により結合されてよく、結合されたＲＦ受信信号３０１２５は、トランシーバ部分３０１００の他の受信器コンポーネントに提供されてよい。図３０１は、アンテナアレイ３０１６５の入力において提供されるトランシーバ部分３０１００の非線形データ３０１９０を含むループバック信号をさらに示す。
図３０２は、本質的に図３０１に示されるトランシーバ部分３０１００の複製のトランシーバ部分３０１００’であるが、スイッチ３０１５０が受信構成に入れられている。スイッチ３０１５０がＲＸＩＮ位置にあるとき、トランシーバは受信モードで動作しており、アンテナ３０１６０から受信された信号は低雑音増幅器３０１７０を通じて受信電力コンバイナ３０１２０に向けられる。スイッチ３０１５０がＴＸＯＵＴ位置にあるとき、トランシーバは送信モードで動作しており、ＴＸ電力スプリッタ３０１１０からの信号は電力増幅器３０１４０を通じてアンテナ３０１６０に向けられる。コンポーネントの説明及び動作はここで繰り返されない。
図３０３Ａ及び３０３Ｂは、上記で説明されたトランシーバ部分３０１００などのトランシーバ部分を含み得る全体のトランシーバ３０３００の例のブロック図の一部である。さらに、ＲＦ受信器３０３１０部分の他のコンポーネントが示され、例えば上記で説明された、受信電力コンバイナ３０１２０から結合信号を受信するＲＦ増幅器３０３１２と、コンポーネント３０３１６により増幅され又はその他の方法で条件づけられ得る局所発振器発生器（例えば、ＲＦシンセサイザ）３０３４０により生成された信号を利用する復調器３０３１４とが含まれる。復調信号は、次いで、トリプレクサ及びスイッチ３０３４５に提供される前に中間周波数（intermediate frequency、ＩＦ）増幅器３０３３２に提供されてよく、トリプレクサ及びスイッチ３０３４５において、復調信号は、接続、例えば同軸ケーブル３０３５０を通じて、トランシーバ３０３００の他の部分に送信されてよい。
トランシーバ３０３００の対応する送信部分が同様に提供されてよい。送信されるべき信号は接続３０３５０を通じて提供され、ＩＦ増幅器３０３３４に提供されてよく、ＩＦ増幅器３０３３４の出力はＲＦ送信器３０３２０部分に提供されてよい。ＲＦ送信器３０３２０部分は、局所発振器発生器３０３４０により生成され可能性として増幅器３０３２６により増幅された信号を利用するＲＦ変調ミキサを含んでよく、変調ＲＦ信号は、次いで、送信電力スプリッタ３０１１０に送出される前にＲＦ増幅器３０３２２に提供されてよく、送信電力スプリッタ３０１１０において、信号は、例えば、上記で説明されたように最終的に送信されてよい。
図３０３Ｂは、トランシーバ３０３００の別の部分を示すブロック図である。受信側において、ＩＦへ下方に復調された受信信号が、接続３０３５０並びにトリプレクサ及びスイッチ３０３５５を介して受信され得る。ＩＦ受信器３０３６０部分において、ＩＦ信号はＩＦ増幅器３０３６２に提供されてよい。図面に明示的に示されていないが、システムは直交符号化信号を扱うよう設計されてよく、ＩＦ受信器３０３６０部分及びＩＦ送信器３０３７０部分に示される２つのパスは信号の同相成分Ｉ及び直交成分Ｑを表し、各々について別個のパスが提供されてよい。ＩＦ復調器３０３６４は、ベースバンド信号のアナログＩ／Ｑ成分を生成するために提供されてよい。このＩＦ復調器３０３６４は、例えば、水晶発振器３０３８４及びＩＦシンセサイザ３０３８２により生成された信号を受信してよい。分周器３０３８０が、周波数シンセサイザ３０３８２から来る信号により供給され、ＣＯＡＸケーブルを通じて渡されるＲＦＥＭに対するリファレンス信号を生成してよい。例えば、絶対周波数精度が＋／－２０ｐｐｍ（百万分率（part per million））であるべき場合、＋／－２０ｐｐｍの周波数精度を有する外部クォーツ水晶（及び内部水晶発振器）が使用できる。すべての周波数発生ブロックが、この周波数又はこの周波数の乗算／除算により供給されてよい。ローパスフィルタ３０３６６及びアナログデジタル変換器（ＡＤＣ）３０３６８が、Ｉ／Ｑ成分の各々について、ベースバンド（ＢＢ）信号をＢＢプロセッサ３０３９０に供給するために提供されてよい。ＢＢプロセッサ３０３９０は、以下でより詳細に論じられる。
送信側において、ＢＢプロセッサ３０３９０により生成されるベースバンドデジタル信号は、ＩＦ送信器３０３７０部分に提供されてよく、Ｉ／Ｆ送信器３０３７０部分は、デジタルアナログ変換器３０３７８とローパスフィルタ３０３７６とＩＦ変調器３０３７４とを有するＩ／Ｑ部分を含み得る。Ｉ／Ｑ信号はＩＦ増幅器３０３７２に提供されてよく、ＩＦ信号がトリプレクサ及びスイッチ３０３５５を介して接続３０３５０を通じて送出されてよい。図３０３Ａ及び３０３ＢはＩＦ段階の部分間でユニットを分離する接続３０３５０を示すが、同様にＲＦ段階の部分間でユニットを分離すること（又は、ユニットを全く分離しないこと）も可能であり得る。
ＢＢプロセッサ３０３９０のコンポーネントをより良く説明するために、図３０４が最初に簡潔に論じられる。図３０４は、外部フェーズドアレイトランシーバ（ＥＰＡＴ）３０３００’と通信するフェーズドアレイトランシーバ３０３００を示すブロック図である（例えば、１つの組み合わせは、ハンドヘルドデバイスと５Ｇ基地局又は他のタイプの基地局である）。これらトランシーバ３０３００、３０３００’の各々は同様に動作してよく、それぞれの電力送信を他のそれぞれのトランシーバからの送信の電力式３００５０、３００５０’特性から決定し（これは、例えば、基地局がＤＰＤを使用しているか又はそのＤＰＤの異なるキャリブレーションに依存することになる間、モバイルデバイスをＤＰＤで最適化することが望ましい可能性がある場合に当てはまり得る）、受信した送信に基づいてそれぞれの非線形データ３０１９０、３０１９０’を通信してよい。図３０４は、外部フェーズドアレイトランシーバ３０３００’をフェーズドアレイトランシーバであるとして示すが、それがフェーズドアレイトランシーバであるという要件はなく、例えば、それは単に通常の外部トランシーバ（ＥＴ）でもよい。トランシーバ、例えばトランシーバ３０３００’は、フェーズドアレイトランシーバ３０３００から送出された信号を解釈し、関連した非線形データ３０１９０で応答することが可能であり得る。
図３０３Ｂに戻り、ＢＢプロセッサ３０３９０は、デジタルプリディストーション（ＤＰＤ）プロセッサ３０３９４が存在し得るモデム３０３９２を含み得る。ＤＰＤは、全体送信器増幅器特性曲線の反転であり得る歪みを適用するために使用されてよく、それにより、全体送信器増幅器は、最大で電力飽和ＰＳＡＴ点までより線形的に動作し得る。
ＤＰＤ３０３９４の制御は、内部非線形プロセッサ３０３９６により提供されてよく、内部非線形プロセッサ３０３９６は、ＥＴ３０３００’により送出された非線形データ３０１９０を受信してよい。１つの例示的な構成において、非線形データ３０１９０は、電力送信特性曲線ＰＴＸ３００５０の反転曲線を記述する多項式係数により表されてよい。非線形性のソースの性質を所与として、５次の多項式が、いくつかの態様において電力送信特性曲線ＰＴＸ３００５０又はその反転を正確に反映するのに適切なことを証明している。さらなる例において、非線形データ３０１９０は、反転特性をマッピングするルックアップテーブル（ＬＵＴ）により表されてよい。内部非線形プロセッサ３０３９６は、受信した非線形データ３０１９０を処理し、それをＤＰＤ３０３９４を制御するために使用され得る制御パラメータに変換してよい。
外部非線形プロセッサ３０３９８は、ＥＰＡＴ３０３００’の電力送信特性曲線ＰＴＸ３００５０’を取得し、ＥＰＡＴ３０３００’に送出されるべきであり得る非線形データ３０１９０’を決定する。図３０３Ｂは、この非線形データ３０１９０’が他のデータと組み合わせられＤＰＤ３０３９４を通じて送出されることを示すが、この情報がＤＰＤ３０３９４を使用してＥＰＡＴ３０３００’に送信されることは必要でなくてよく、送信はＤＰＤ３０３９４を使用することなく発生してよい。
以下で２つの例示的な態様を説明する。第１は図３０５に提示され、図３０５は、トランシーバ３０３００により使用され得る処理３０５００の一例を示すフローチャートであり、フェーズドアレイ送信器が、（低いＥＶＭに起因して低いコンステレーションであり得る）他の側における受信を可能にし、かつ適用可能なレギュレーションに違反しないレベルのＩＭを含む信号を、（可能性として初期ＤＰＤ設定（これは工場で予め定義されてよい）を使用して）送信するシーケンスを示す。他の側が非線形情報を評価し、返信した後、ＤＤＰは、最適な条件の近くで動作し、より高い出力電力及び／又は高いデータスループット（より高いコンステレーション）を送信し得る。
動作Ｓ３０５１０において、送信信号は、上述されたものなどの送信チャネルに分割されてよい。次いで、動作Ｓ３０５２０において、信号は次いで、フェーズドアレイアンテナの各々内のアンテナから送信されてよい。動作Ｓ３０５３０において、フェーズドアレイアンテナの加算出力の特性曲線の反転を含む、上述されたものなどの非線形データが受信されてよい。動作Ｓ３０５４０において、この非線形データは、上述されたものなどのデジタルプリディストーションプロセッサのための制御信号に変換されてよく、デジタルプリディストーションプロセッサは出力信号を変更する。最後、動作Ｓ３０５５０において、ＤＰＤプロセッサ変更データはトランシーバにより送信されてよい。
第２の例示的な方法が図３０６に提示され、送信のかなり最初に補正（及び最適に近い）ＤＰＤ設定を設定することを可能にし得るデータベース（例えば、ルックアップテーブル）を生成するための、図３０５のものと類似点を有するシーケンスを示している。図３０５との類似点はここで繰り返されない。データベースは、動作Ｓ３０６３８において各動作からある時間にわたり収集され（例えば、異なる受信器が使用されてよく、これは線形化されるべきＴＸ側に影響しない）、他の側から受信される動作Ｓ３０６３５におけるフィードバックを利用することができる。これは、送信器ＤＰＤの使用ケースの正確さ及びスパンを向上させ得る。
動作条件は、動作Ｓ３０６３３、すなわち、送信周波数、アクティブＴＸチェーン、（ＲＦＥＭ上の電力検出器からの、又は各チェーンの出力における）出力電力レベル、（ＲＦＥＭ内の）温度センサ、（ＲＦＥＭ内の）電圧センサなどを含んでよい。ＬＵＴの動作は任意選択で、他の側からのリアルタイムフィードバックと組み合わせられてよい。また、ＤＰＤデータの高速及び正確な抽出を可能にすることになる予め定義された「ハンドシェイク」（例えば、プリアンブル又はデータシーケンス）が利用されてよい。動作Ｓ９３４０において、システムは、非線形データ及び／又は動作条件をＤＰＤ制御データに変換してよい。
現代の通信デバイスにおける無線周波数受信器は、典型的に、有意な範囲の入力電力レベルを扱うように構成され得る。このため、受信増幅器が、様々な強度の入来信号を増幅し得る複数のＡＧＣゲイン設定を含んでよい。特定の増幅ＡＧＣゲイン設定を選択して性能を向上又は最大化することは困難であり得る。入力電力レベルの広範囲が、入力信号レベルの関数として増幅のレベルを変更することにより、受信器により扱われてよい。低い入力レベル信号が、使用可能な雑音指数（noise figure、ＮＦ）を提供するために高い増幅を使用してよく、一方で、高い入力信号レベルが、受信器の圧迫を防止するために低いレベルの増幅を使用してよい。
図３０７Ａ及び３０７Ｂは、全体的な分散フェーズドアレイトランシーバシステム３０７００の一例のブロック図の一部であるが、本明細書で説明される概念はこの特定のタイプのトランシーバに限定されない。こうしたトランシーバシステムは、上述されたように無線チェーン回路３７２に関連し得るが、異なる回路に同様に関連し得る。フェーズドアレイアンテナ３０７０２を通して来る受信信号ＲＸＩＮは、増幅器３０７０３により受信されてよく、増幅信号は、受信電力コンバイナ３０７０５に送出されてよい。例えば上述されたように受信電力コンバイナ３０１２０から結合信号を受信するＲＦ増幅器３０７１２が提供されてよく、コンポーネント３０７１６により増幅され又はその他の方法で条件づけられ得る局所発振器発生器（例えば、ＲＦシンセサイザ）３０７４０により生成された信号を利用する復調器３０７１４が提供されてよい。復調信号は次いで、トリプレクサ及びスイッチ３０７４５に提供される前に中間周波数（ＩＦ）増幅器３０７３２に提供されてよく、トリプレクサ及びスイッチ３０７４５において、復調信号は、接続３０７５０、例えば同軸ケーブルを通じて、トランシーバシステム３０７００の他の部分に送信されてよい。
トランシーバ３０７００の対応する送信部分が同様に提供されてよい。送信されるべき信号は接続３０７５０を通じて提供され、ＩＦ増幅器３０７３４に提供されてよく、ＩＦ増幅器３０７３４の出力はＲＦ送信器３０７２０部分に提供されてよい。ＲＦ送信器３０７２０部分は、局所発振器発生器３０７４０により生成され可能性として増幅器３０７２６により増幅された信号を利用するＲＦ変調ミキサを含んでよく、変調ＲＦ信号は、送信電力スプリッタ３０７０６に送出される前にＲＦ増幅器３０７２２に提供されてよい。ＲＦ送信信号は、送信電力スプリッタ３０７０６に供給されてよく、送信電力スプリッタ３０７０６は、信号の３０７０４への分割部分を提供する。信号の分割部分は、ＰＡ３０７０７への入力に提供されてよく、ＰＡ３０７０７において、信号は増幅されてよく、出力信号ＴＸＯＵＴがフェーズドアレイアンテナ３０７０２に提供されてよい。
図３０７Ｂは、トランシーバシステム３０７００の別の部分を示すブロック図である。受信側において、ＩＦへ下方に復調された受信信号が、接続３０７５０並びにトリプレクサ及びスイッチ３０７５５を介して受信され得る。ＩＦ受信器３０７６０部分において、ＩＦ信号はＩＦ増幅器３０７６２に提供されてよい。これは図面に明示的に示されていないが、システム３０７００は直交符号化信号を扱うよう設計されてよく、ＩＦ受信器３０７６０部分及びＩＦ送信器３０７７０部分に示される２つのパスは信号の同相成分Ｉ及び直交成分Ｑを表し、各々について別個のパスが提供されてよい。ＩＦ復調器３０７６４は、ベースバンド信号のアナログＩ／Ｑ成分を生成するために提供されてよい。このＩＦ復調器３０７６４は、例えば、水晶発振器３０７８４及びＩＦシンセサイザ３０７８２により生成された信号を受信してよい。ローパスフィルタ３０７６６及びアナログデジタル変換器（ＡＤＣ）３０７６８が、Ｉ／Ｑ成分の各々について、ベースバンド（ＢＢ）信号をＢＢプロセッサ３０７９０に供給するために提供されてよい。ここで、ＢＢプロセッサ３０７９０はモデム３０７９２を含んでよく、モデム３０７９２は、ＲＦ ＡＧＣゲイン設定を制御するために使用されてよい。
送信側において、ＢＢプロセッサ３０７９０により生成されるベースバンドデジタル信号は、ＩＦ送信器３０７７０部分に提供されてよく、Ｉ／Ｆ送信器３０７７０部分は、デジタルアナログ変換器３０７７８とローパスフィルタ３０７７６とＩＦ変調器３０７７４とを有するＩ／Ｑ部分を含み得る。Ｉ／Ｑ信号はＩＦ増幅器３０７７２に提供されてよく、ＩＦ信号がトリプレクサ及びスイッチ３０７５５を介して接続３０７５０を通じて送出されてよい。図３０７Ａ及び３０７ＢはＩＦ ＡＧＣゲイン設定の部分間でユニットを分離する接続３０７５０を示すが、同様にＲＦ ＡＧＣゲイン設定の部分間でユニットを分離すること（又は、ユニットを全く分離しないこと）も可能であり得る。周波数分周器ＤＩＶ３０７８０が、シンセサイザ３０７８２の後に提供されてよい。
図３０８は、受信器３０８００のブロック図であり、受信器３０８００は、上記で論じられた増幅器３０７０３の一例であるか又はこれを含んでよく、あるいは、各々がその独自のゲインＡＧＣゲイン設定を有する、システム内の増幅器の組み合わせでもよい。増幅器は、スイッチ３０８１０を含むか、あるいは該増幅器に関連づけられたスイッチ３０８１０を有してよく、スイッチ３０８１０は、受信信号、例えば、ＲＸＩＮ ＲＦ信号強度を決定し、その決定に基づいて、処理のための比較的一定の入力信号を受信回路の残りに提供するために、自動ゲイン制御（automatic gain control、ＡＧＣ）ゲイン設定３０８２０からの制御を使用して適切なゲイン設定を選択する。
スイッチ３０８１０は、例えば、プロセッサ３０８１２と、メモリ３０８１４と、いずれのＡＧＣゲイン設定３０８２０が所与の電力入力レベルで動作するべきかを決定するため並びに電力及びＥＶＭ測定を実行し以下でより詳細に説明されるディザリング動作モードを実装するための（可能性としてメモリ３０１８４に存在するプログラム命令及び／又は回路のハードウェアロジックとして存在する）ロジックとを含んでよい。スイッチ３０８１０は、ＡＧＣアルゴリズムを実装する任意のハードウェア又はソフトウェア機構を含んでよい。また、簡潔さのためスイッチ３０８１０は単一の要素として示されているが、スイッチ３０８１０は、単一のデバイスであるか又は信号（受信ＲＦ信号、ＩＦ信号、モデム内のベースバンド信号等）の単一部分で動作するかである必要はなく、信号のそれぞれの部分を扱う複数のデバイスでもよい。
向上したＡＧＣゲイン設定３０８２０は、所与の電力レベルにおいてより良い信号品質指標（signal quality measure、ＳＱＭ）を生じるものである。１つのＳＱＭはエラーベクトル振幅（error vector magnitude、ＥＶＭ）であり、これは、直交符号化信号において、コンステレーションマップ内のポイントがその理想的位置からどれほど遠いかの指標である。
図３０８に示されるＡＧＣゲイン設定３０８２０は、異なるレベルのゲインの論理構成を表し、必ずしも別個のゲイン増幅器の物理構成を表さない。例えば、物理ゲイン要素が、次レベルのゲインを達成するために一緒にチェーン化され又は連続してアクティブにされてよく、それにより、ＡＧＣゲイン設定２がＡＧＣゲイン設定１からの要素を使用できる。しかしながら、同様に又はさらに、ＡＧＣゲイン設定のうち１つ以上を実行するために、別個の物理ＡＧＣゲイン設定コンポーネントが存在してもよい。
図３０９は、３０８２０の所与のＡＧＣゲイン設定について、受信電力ＲＸ ＰＩＮに対するＥＶＭをプロットしたグラフ３０９００である。図３０９に示されるように、高いＥＶＭは、（他の中でも）関心のある２つの原因に起因し得る。第１の原因は、信号対雑音比（ＳＮＲ）であり得、ここで、雑音は、受信器ブロックにより生成される熱雑音である。低いＲＸ Ｐｉｎにおいて、熱雑音は支配的であり得、ＡＧＣゲイン設定は、ＲＸ ＮＦを最小化する（例えば、ＲＸ熱雑音を最小化する）ためにＲＸゲインを高いレベルのゲインに設定する。これらの低いレベルのＲＸ Ｐｉｎにおいて、熱雑音は信号に対してより際立ち、より低いＳＮＲを、ゆえにより高いＥＶＭを結果としてもたらし得る。
第２の原因は、高いレベルの入力信号を扱うときに受信器に存在する非線形性から結果として生じる相互変調歪みであり得る。受信器の入力における信号がより高いとき、それはより非線形的に挙動し、より高いＥＶＭを作成し、受信器における相互変調歪み（ＩＭＤ）のレベルを低下させ、線形性を向上させて受信器のゲインを低下させ、ゆえにＮＦ（より高い熱雑音）を劣化させる。図３０９は、全体ＥＶＭに対するＳＮＲ及びＩＭＤの双方の効果を示し、全体ＥＶＭを最小化するのに役立つ「スイートスポット」又は動作範囲を示す。この曲線は、チャネル又は動作周波数を含む、供給電圧、製造変動に起因したプロセス変動、及びデバイスの動作温度を含む、様々な曲線シフトファクタに基づき変動し得る。
受信電力は、モデム３０７９２（図３０７Ｂ）内の電力レベル検出器により決定されてよく、あるいは、受信電力は、アンテナ自体、ＲＦ処理、ＩＦ処理、及びベースバンド処理からのいずれかの場所を含む、受信チェーンに沿って位置する他の電力レベル検出器により決定できる。
図３１０は、図３０９に示されるものと同様のグラフ３１０００であるが、複数のＡＧＣゲイン設定についてのＥＶＭ対受信電力曲線を含み、ここで、ＡＧＣゲイン設定は、互いにある程度の重なりを有する。ＥＶＭ曲線は各々の受信入力電力レベルについて重なるが、特定の受信電力レベルについてＥＶＭを最小化する最適なＡＧＣゲイン設定が存在し得る。システムが最良の可能なＥＶＭを維持するために、システムは、図３１１に示されるように最適な閾値（ＰＯＰＴ＿ＴＨ）において適切なスイッチを選択することにより、ゲイン設定間で切り替えてよい。
図３１１は、特定のＡＧＣゲイン設定をアクティブにするための最適閾値ＰＯＰＴ＿ＴＨを示すグラフ３１１００である。電力入力に対する最適閾値ＰＯＰＴ＿ＴＨを決定するために、システムは、受信器ＡＧＣゲイン設定のためのすべての受信電力点においてＥＶＭを最小化する最適なゲイン設定点を提供するために、受信器（これは異なる測定温度に結び付けられてよい）の異なるＡＧＣゲイン設定から測定値を取得してよい。曲線形状が動作の間にシフトするとき、上述された曲線シフトファクタに基づいて、最適閾値ＰＯＰＴ＿ＴＨが同様に、例えば、グラフ３１１００においてＰＯＰＴ＿ＴＨ１＿ＯＬＤからＰＯＰＴ＿ＴＨ１にシフトしてよい。最適閾値ＰＯＰＴ＿ＴＨがシフトしたが切り替え閾値が同じままである（例えば、ＰＯＰＴ＿ＴＨ１＿ＯＬＤにとどまる）場合、準最適な切り替えが生じ、より高いＥＶＭを信号にもたらし、最終的な結果が所望のスループットをサポートしない可能性がある劣化信号であることになる。
図３１２は、最適閾値ＰＯＰＴ＿ＴＨを決定するために利用され得る例示的な方法３１２００を示すフローチャートである。トランシーバ３０７００は、受信器のためのゲイン制御デバイスを動作させる手段を構成し得る一例であり、これは、ディザリング動作モードにおいて第１の入力信号を第１の信号電力レベルで受信することと、スイッチを使用して、第１及び第２のＡＧＣゲイン設定を入力信号に別個に適用し、第１及び第２のＡＧＣゲイン設定についての第１及び第２の信号品質指標（ＳＱＭ）をそれぞれ測定することと、第１及び第２のＳＱＭに基づいて第１のＡＧＣゲイン設定及び第２のＡＧＣゲイン設定を使用することの間で切り替えるために使用される電力レベルを表す最適閾値を決定及び記憶することと、通常動作モードにおいて最適閾値に基づいて第１の信号電力レベルにおいて第２の入力信号について第１又は第２のＡＧＣゲイン設定を使用すべきかを決定することとを含み得るが、手段はこれに限定されない。動作Ｓ３１２１０において、入力信号が受信されてよく、その電力が決定されてよい。動作Ｓ３１２２０において、ディザリング動作が、周期的に呼び出され得る時間の満了などの予め定義された条件に基づいて、又は何らかの形式の提供される信号に従って開始されてよい。こうしたトリガは、新しいチャネルに移動することによる周波数変化、温度又は電圧変化などの、動作条件の変化でもよい。ディザリング動作は、異なるＡＧＣゲイン設定が所与の受信電力レベルについて使用されることを可能にし、ＥＶＭが、可能性として現在の動作温度と共に測定されてよい。ディザリング動作は、所与の電力レベルについて指示されたＡＧＣゲイン設定のいずれかの側のＡＧＣゲイン設定を選択してよく、この選択は、例えば、ランダムに又は何らかの予め定義されたパターンに従って発生してよい。ゆえに、ＥＶＭの測定及び／又はディザリング動作は、あらゆる受信フレームで生じる必要はなく、通常動作との干渉を最小化するようにより少ない頻度で、又はさらにはまれに行われてもよい。動作Ｓ３１２３０において、ＥＶＭと、任意選択で、曲線の形状及び位置に影響し得る温度又は他のファクタとが測定されてよく、その値が記憶されてよい。ＥＶＭは、例えば、モデム３０７９２において測定されてよいが、同様にデジタルドメインにおいて他の場所で測定されてもよい。
動作Ｓ３１２４０において、決定が、最適閾値ＰＯＰＴ＿ＴＨを決定するために行われてよい。これは、ディザリング動作（例えば、その電力レベルで通常使用されるものに隣接したＡＧＣゲイン設定）の対象であった特定の電力レベルにおける現在のＥＶＭ値を、通常使用されるその電力レベルにおける記憶されたＥＶＭ値と比較することにより行われてよい。ディザリング動作からのＥＶＭ値がより低い場合、閾値は調整されてよく、それにより、動作Ｓ３１２５０において、後の通常（非ディザリング）動作において、更新された閾値が使用され得る。調整の量又は閾値の設定は、ＥＶＭ値における差のファクタでよい。
例として、及び図３１１を参照し、電力ＰＤにおける入力電力が受信されてよい。例のため、元の閾値ＰＯＰＴ＿ＴＨ１＿ＯＬＤがＰＤの右にあり、ＡＧＣゲイン設定＃１が使用されるべきであることを意味する。しかしながら、（ＡＧＣゲイン設定＃１が通常動作において指示されることになるとしてもＡＧＣゲイン設定＃２を使用するようにディザリングする）ディザリング動作において実際に測定され得るものが、図３１１に示されるものである。例示されるように、ＡＧＣゲイン設定＃２動作のＥＶＭ値は、ＡＧＣゲイン設定＃１動作のものより低い可能性がある。したがって、システムは、それが閾値点ＰＯＰＴ＿ＴＨ１を左に移動するべきであり、それにより、それが図３１１に示される点を占有することを決定する。ゆえに、後の通常モード動作において、ＡＧＣゲイン設定＃２がＡＧＣゲイン設定＃１の代わりに電力レベルＰＤで使用されることになる。２つの異なるＡＧＣゲイン設定についてのＥＶＭ値における差が、閾値点ＰＯＰＯＴ＿ＴＨ１をどれほど遠くに移動するかを規定してよい。さらに、電力対ＥＶＭ又はＳＱＭ曲線の形状に関する何らかの知識が、閾値点ＰＯＰＴ＿ＴＨ１をより正確に決定するために利用されてよい。
ＡＧＣゲイン設定、ゲイン、ＥＶＭ、温度の測定値、並びに測定値及び閾値に関連づけられた他の値又はパラメータは、後の使用のため、ＬＵＴにおいてなどでメモリに記憶されてよい。現在の動作温度又は他のパラメータにおけるＥＶＭが前に決定されていた場合、その値が通常（非ディザリング）動作モードにおいて使用されてよい。そうでない場合、前に捕捉された２つの温度又は他のパラメータの間で補間が実行されてよい。
図３１３は、動作の第１の方法のための構成を示す無線周波数（ＲＦ）フェーズドアレイシステム３１３００のブロック概略図である。システムは、上述されたように、並列受信回路３８２、及び／又は結合受信回路３８４の１つ以上を組み込んでよく、あるいは他の形式の受信回路を組み込んでよい。複数のアンテナ３１３１０が各々、その信号を、各々の送信（又は受信）信号を調整するために使用され得るＲＦ位相シフタ３１３２０及び可変ゲイン増幅器（ＶＧＡ）３１３３０により処理される。これらの送信信号は、スプリッタ３１３４０により分割されてよい（あるいは、受信信号は、コンバイナ３１３４０により結合されてよい）。これは、フェーズドアレイシステムの一形式でよい。システム３１３００の恩恵の１つは簡素さであり得、なぜならば、サンプル又はトラック・アンド・ホールドデバイスとアナログデジタル変換器（ＡＤＣ）３１３７０とを含む１つのみのミキサ３１３５０及びベースバンドチェーンが使用され得るからである。システム３１３００は、以下の特性、すなわち、ａ）スケーラビリティの欠如（ＲＦ周波数においていくつかのパスを追加することは帯域幅ボトルネックを形成する）、ｂ）受信器における追加の雑音指数（雑音のあるフェーズアレイ及びＶＧＡがアンテナのより近くに追加され得るため）、及びｃ）追加の電力消費（フェーズアレイシステムを可能にする２つのブロックがミリメートル波周波数において動作する）、のうち１つ以上を有し得る。
図３１４は、局所発振器（ＬＯ）フェーズドアレイシステム３１４００として参照され得るフェーズドアレイ無線トランシーバの別のトポロジを示すブロック概略図である（個々のコンポーネントの説明については図３１３を参照する）。このトポロジにおいて、ＬＯフェーズドアレイシステム３１４００は信号パス内のＶＧＡ３１３３０に依然として依存するが、位相シフタ３１３２０がＬＯパスに移転され得る。図３１３に示されるＲＦフェーズドアレイシステム３１３００に対するこのトポロジの恩恵は、低減された雑音であり得る。別の特性は、いくつかのミキサ３１３５０及びＬＯ位相シフタ３１３２０が（各アンテナ３１３１０について１つ）使用されてよいことであり得る。ミリメートル波周波数で動作するＬＯ信号をルーティングすることは困難である可能性があり、これが、この手法がいくつかの場合に非スケーラブルであると考えられ得る理由である。しかしながら、ＬＯフェーズドアレイシステム３１４００は、完全デジタルＰＬＬ（all-digital PLL、ＡＤＰＬＬ）についてより将来有望な可能性があり、なぜならば、位相シフトがＡＤＰＬＬループ内でデジタルに達成できるからである。これは、（電力消費の観点でコストがかかり、信号パスに歪み及び挿入損失をもたらす可能性がある）ＲＦ位相シフタの使用を除去する。ＡＤＰＬＬ内の位相シフトはまた、大規模フェーズドアレイシステムについてＬＯ分配を緩和する。
図３１５は、フェーズドアレイ無線トランシーバ設計に対する第３の選択肢を示すブロック概略図であり、デジタルフェーズドアレイシステム３１５００として参照され得る。このトポロジにおいて、サンプル又はトラック・アンド・ホールドデバイス３１３６０及びＡＤＣ３１３７０を含むトランシーバチェーン全体が各アンテナ３１３１０について複製され得る。フェーズドアレイ結合は、デジタルドメインにおいて実行されてよい。その特性は、増加した複雑さ（チップ面積）及び電力消費を含み得る。その増加した電力消費は、トランシーバブロックからだけでなく、フェーズドアレイ結合が発生するデジタルバックエンドからも来る。しかしながら、１つの主な恩恵は、複数のユーザを同時にサポートするその能力であり、各ユーザがフルのアンテナアレイゲインを活用し得る。しかしながら、このサポートは、各ユーザについて専用のデジタル結合パスを使用するコストがかかり得る。
すべての上記のフェーズドアレイのストラテジ（フェーズドアレイシステム３１３００、ＬＯフェーズドアレイシステム３１４００、及びデジタルフェーズドアレイシステム３１５００）において、すべてのフェーズドアレイ受信器（又は送信器）の和が異なる振幅重み及び／又は位相シフトと結合され得る再結合点（結合ノード／コンバイナ３１３４０）が存在し得る。この結合ノード３１３４０は、しばしば、性能及び複雑さの観点でフェーズドアレイ受信器におけるボトルネックであり得る。異なるサイズのフェーズドアレイが所望される場合、この結合ノード３１３４０は再設計され、設計複雑性を有意に増加させる可能性がある。フェーズドアレイ設計のこの側面は、フェーズドアレイのスケーラビリティに対する主要な障害であり得る。
本開示のいくつかの態様において、サイズをうまくスケーリングするスケーラブルフェーズドアレイ無線トランシーバアーキテクチャ（scalable phased array radio transceiver architecture、ＳＰＡＲＴＡ）が提供される。これは、複数のアプリケーション及び製品に対するこのアーキテクチャの再使用性に大きく役立ち、市場に出るまでの時間を低減し得る。提案のアーキテクチャはさらに自己構成可能でもあり、デバイスのプログラム化可能性を容易にし得る。従来の動作モードをサポートすることに追加で、ＳＰＡＲＴＡはさらに、以下で説明されるように、より良いフェーズドアレイゲイン又は低い電力消費を可能にする新しい動作モードをサポートすることができ得る。
図３１６は、ＳＰＡＲＴＡアレイの例示的なセル要素３１６００のブロック図である。本図が示すように、ＳＰＡＲＴＡアレイセル要素３１６００は、送信器（ＴＸ）３１６１０、受信器（ＲＸ）３１６２０、局所発振器（ＬＯ）３１６３０、及びデジタルブロック（ＤＩＧ）３１６４０を含み得る。マルチプレクサ及びデマルチプレクサのセット３１６５０が、隣接セルとの通信を可能にするためにＳＰＡＲＴＡアレイセル要素３１６００の４つのエッジにタイル状にされてよい。このセル要素３１６００は、フェーズドアレイ無線トランシーバを動作させる手段を構成し得る一例であり、これは、複数のタイル状にされ相互接続されたトランシーバセルで信号を送信及び受信することを含み得るが、手段はこの処理に限定されない。
ＳＰＡＲＴＡアレイセル３１６００を近隣セルに接続してセルのタイル状化を可能にするアナログ及びデジタル双方の並列バス３１６６０が存在し得る。ＴＸ３１６１０及びＲＸ３１６２０は単一又は複数いずれかの受信器及び送信器を有することができ、複数のＲＸ及びＴＸセルが（電力消費を節減するように）単一のＬＯ３１６３０を共有することを可能にすることに留意する。水晶発振器（ＸＯ）信号がすべてのセル間でバッファリングされてよい。ループバックが、各セル要素３１６００内のＸＯバッファによりもたらされた遅延を測定及び較正するために使用されてよい。各セル要素３１６００は、それを近隣セルに接続する制御信号と、静的であり得るグローバル制御信号とを有してもよい。ＳＰＡＲＴＡアレイセル要素３１６００は、アナログ及びデジタル係数セット並びにパイプライン要素をさらに含むＩ／Ｏ及び位相結合ユニット３１６７０をさらに含んでよい。以下で論じられる位置接続ポート３１６８０が提供されてもよい。
図３１７は、セルのタイル状ＳＰＡＲＴＡアレイ３１７００を示すブロック図である。図が示すように、同一セル１０３００のアレイ３１７００が示される。これは、セル３１６００（ダイ）が正確なコピーであり得ることを意味する。セル要素３１６００間の通信は、アナログ及びデジタルバス３１６６０を含む。バス３１６６０の幅は、（以下で論じられる）フェーズドアレイシステムがサポートできる同時ユーザの数に等しくてよい。各ＳＰＡＲＴＡアレイセル要素３１６００は、隣接セル要素のみに接続されてよい。これは、提案の手法のスケーラビリティを提供するのに役立つ可能性がある。
いくつかの態様において、この提案のアーキテクチャは有利には、異なるアプリケーションについてウェハの異なる形状へのダイシングを可能にする。図３１８及び３１９は、ウェハダイシングの絵図である。図３１８は、低電力アプリケーションに対するＳＰＡＲＴＡセル要素３１６００のダイシングされた部分３１８１０を有するウェハ３１８００を示し、図３１９は、高性能アプリケーションに対するＳＰＡＲＴＡ要素のダイシングされた部分３０９１０を有するウェハ３１９００を示す。
図３１８が示すように、異なる数の要素が様々なシステムレベル要件に対してダイシングされてよい。いくつかの低電力アプリケーションにおいて、例えば、４つのみのＳＰＡＲＴＡ要素が使用されてよい。基地局などの高性能システムにおいて、例えば、図３１９に示されるように、ウェハ全体が使用されてよい。換言すると、同じウェハが、異なるフォームファクタで満たされ、処理された正確なコピーのウェハを有すると同時にスキューを生成することができる。パッケージングコストを低減するためのウェハ統合のレベルは、より大きいダイ面積から結果として生じる生産高とバランスをとられ、最大生産高のための最大アレイサイズを結果としてもたらし得る。
図３２０は、ウェハ処理されアンテナアレイ３２０２０と結合され得る３２０００、結合３２０００ＳＰＡＲＴＡアレイ３２０１０の絵図である。この処理ステップでは、アンテナアレイ３２０２０レイヤは、フルのシステムソリューションを提供するために単にかみ合わせられ（meshed）てもよい。
提案のフェーズドアレイシステムは、以下のとおり説明される自己認識構成可能構造を有してもよい。識別番号（ＩＤ）が、ＩＤ割り当てルーチンによって電源投入時に決定されてよい。これは、どれほど多くのＳＰＡＲＴＡアレイセル要素３１６００がアレイ３１７００で使用されるかをシステムが知ることを可能にする。チップの４つのサイドは、北（Ｎ）、南（Ｓ）、西（Ｗ）、及び東（Ｅ）として参照され得る。図３１７により示される１つの例示的な識別スキームにおいて、ＩＤ＃１が、ＮＷコーナーセル要素３１６００に割り当てられてよい。ＮＷコーナーは、ポートがオープンである又は別のポートに接続されている可能性があるかどうかを検出できる位置接続ポート３１６８０により決定されてよい。例えば、Ｎ及びＷ双方のポートがオープンである場合、ＩＤ＃１はそのセル要素３１６００に割り当てられてよい。次いで、そのセル要素３１６００は順次番号付けシーケンスを開始し、ここで、ＩＤ番号は１だけインクリメントされ、東のセル要素３１６００に渡されてよい。
現在のセル要素３１６００がＥポート接続を有さず、それがそのＩＤ番号を西のセル要素３１６００から受信した場合（例えば、セル＃４）、それはＩＤ番号を（＃５で示される）南のセル要素３１６００に渡す。現在のセル要素３１６００がＥポート接続を有さず、それがそのＩＤ番号を北のセル要素３１６００から受信した場合、それはＩＤ番号を（接続されている場合に）西のセル要素３１６００に渡す（その他の場合、それもまたＩＤ番号を南のセル要素３１６００に渡す）。同様のアルゴリズムが、アレイ３１７００の西の境界について続けられてよい。このルーチンは、ＳＥ又はＳＷコーナーセル要素３１６００が到達されるまで継続されてよい。その時点で、ＩＤ番号付けが完了し、各セル要素３１６００はアレイ内の一意識別子を有する。また、セルのＩＤ番号が割り当てられたとき、セル要素３１６００は、その送信及び受信双方の振幅及び位相値の、局所的な振幅及び位相較正を受けてよい。セル要素３１６００内の一意識別子を生成する他の番号付けスキームが同様に可能であり得る。
ＳＰＡＲＴＡアレイセル要素３１６００は、ａ）ＬＯフェーズドアレイ動作モード、ｂ）デジタルフェーズドアレイ動作モード、ｃ）アナログフェーズドアレイ動作モード、及びｄ）ハイブリッド動作モード、などの動作のモードをサポートしてよい。すべてが、サイズスケーラブル動作を可能にするＳＰＡＲＴＡアレイセル要素３１６００を使用して実装されてよい。
図３２１は、デジタルフェーズアレイタイル状化に使用され得る（ＳＰＡＲＴＡセル３１６００の一実装であり得る）ＳＰＡＲＴＡアレイセル要素３２１００を示すブロック図である。デジタルフェーズドアレイ動作において、ＳＰＡＲＴＡセル３２１００内のトランシーバ要素全体が使用されてよい。受信モードにおいて、受信信号はデジタル信号に変換され、次いで、前のＩＤ番号を有するＳＰＡＲＴＡセル要素３２１００とベクトル加算されてよい。スケーラビリティを維持するために、各段階間の加算がパイプライン化されてよい。これは、データバスラインに対する負荷を制限するために提供されてよい。また、総計ｋ人のユーザをサポートするために、各ユーザについて１つで、ｋ個のバスラインが使用されてよい。バスラインの数がハードウェアにおいて固定され得るため、ＳＰＡＲＴＡセル要素３２１００は、大抵のシステムがデジタルフェーズドアレイ動作をサポートするために使用することになるユーザ数の最大値をサポートするハードウェアを用いて設計されてよい。また、データラインがパイプライン化され得るため、ＮＤの深さの内部パイプラインレジスタが維持されてよい。パイプライン深さＮＤは最大ＳＰＡＲＴＡアレイサイズを制限し、ここで、個々の要素はデジタルフェーズドアレイモードで接続されてよい。
図が示すように、ｋ個のデジタルバス３２１１０がすべての方向（Ｎ、Ｓ、Ｅ、Ｗ）に存在してよい。送信器（ＴＸ）３２１２０及び受信器（ＲＸ）３２１３０ブロックの双方に対するデジタルマルチプレクサが、いずれのセル３２１００から入力を受信するか及びいずれのセル３２１００に出力するかを選択する。
図３２２は、ＬＯ位相結合モードにおいて隣接セル要素３１６００間でパイプライン化したＬＯフェーズドアレイを示すブロック図である。ＬＯフェーズドアレイ結合動作モードにおいて、各セル要素３１６００はその位相シフトを中央制御ユニットから受信する。受信パスにおいて、すべてのミキサ段階の出力がアナログドメインにおいて加算され、アナログデジタル変換器（ＡＤＣ）をバイパスし得る。次いで、１つのＡＤＣ３１７３０（図３２３）のみが結合出力を取得し、これらをデジタル形式に変換する。この結合は、隣接ＳＰＡＲＴＡセル要素３１６００間でインターフェイスするアナログバス３１６６０を通じて実行されてよい。これは、ＡＤＣ３１７３０がフェーズドアレイシステム内の最大電力消費ブロックのうちの１つであり得るため、有意な電力低減の恩恵を有する。
ＬＯ位相シフト動作モードは、上記で論じられたように、ＬＯフェーズドアレイ結合の１つの方法であり得る。ＳＰＡＲＴＡアーキテクチャは、この手法の新規のスケーラビリティを提供する。スケーラビリティを維持するために、アナログバス３１６６０ラインは、パイプライン深さＮＡのサンプル・アンド・ホールドベクトルバスを通じて「アナログパイプライン化され」てよい。パイプライン深さＮＡは最大ＳＰＡＲＴＡアレイサイズを制限してよく、ここで、個々の要素はアナログフェーズドアレイモードで接続されてよい。各セル間のアナログ値は、スイッチドキャパシタアナログ積分器３２２１０により加算されてよい。
本図は、前のセル要素３１６００と加算する積分器と、セルを接続するバス３１６６０を通じて通信される前の遅延１０９２０とを示す。ＬＯ位相シフトを有するＳＰＡＲＴＡアレイ３１７００全体が図３２３に示され、図３２３は、ＬＯフェーズアレイを使用するＳＰＡＲＴＡセルタイル状化を示し、アクティブデータ変換器（active data converter）ＡＤＣを示すブロック図である。
図３２４は、ハイブリッドモードにおけるＳＰＡＲＴＡアレイ３１７００を示すブロック図であり、ここで、各行は、あるＬＯ位相シフトにおいてタイル状にされ、単一のＡＤＣ３１３７０を共有し得る。マルチユーザ動作が、ハイブリッド動作モードを使用することによりＬＯフェーズドアレイ動作モードにおいてサポートされてよい。このハイブリッド動作モードにおいて、アレイ３１７００は階層的に分割されてよく、ここで、より低レベルのセルはＬＯフェーズドアレイモードで結合されてよく、より高レベルのセルはデジタルフェーズドアレイモードで結合されてよい。いくつかの態様において、ＬＯフェーズドアレイクラスタごとに、データ変換器の１つのペアのみが使用されてよい。いくつかの態様において、アレイクラスタのいくつか又はすべてで、データ変換器のペアが使用されなくてよく、いくつかの態様において、ＬＯフェーズドアレイクラスタごとに、データ変換器の２つ以上のペアが使用されてよい。図３２４に示される構成は少なくとも２つの恩恵を提供する。第１に、それは、ソフトウェアを通じて制御され得る電力消費とアレイゲイン効率との間のトレードオフを提供する。第２に、それは、現在使用され得るＳＰＡＲＴＡセル要素１０３００の総数がＮ＝ＮＤ＊ＮＡであるため、ユーザあたりのアレイゲインを最大化するための方法を提供する。
図３２５は、アナログフェーズドアレイ結合動作モードに対する隣接セル要素３１６００間のアナログフェーズドアレイ結合のパイプライン化を示すブロック図である。この動作モードは、例えば、ユーザごとに１つのみのデータ変換器がアクティブである点で、ＬＯフェーズドアレイ結合（及び、ハイブリッドフェーズドアレイ結合）と類似する。アナログパイプライン化は、図３２５に示されるように、重み付け加算結合で拡張されてよく、ここで、ＳＰＡＲＴＡセル３１６００は、フェーズドアレイ結合をアナログドメインにおいてパイプライン化する新規の能力を有してアナログフェーズドアレイ結合で示される。関数Ａ１（ｓ） ３２５１０及びＡ２（ｓ） ３２５２０は、アナログドメインにおいて実現可能な一般的な複素関数でよい。異なるアナログ係数重みが、（レジスタ、キャパシタ、又は電流源などの）異なるアナログコンポーネントのデジタル結合により実現されてよい。上述されたアナログ加算器３２２１０及び遅延３２２２０と共に、パイプライン化されたベクトル加算演算が実現されてよい。このタイプの動作において、いくつかの態様において、ユーザごとに１つのみのデータ変換器がアクティブであり、フェーズドアレイセル３１６００ごとに有意な電力消費を除去し得る。
例示的な動作モードが以下の表１０に要約される。いくつかの態様においてアレイがサポートできる最大同時ユーザ数は、（並列アナログ及びデジタルバス幅により規定される）Ｍ人のユーザであり得る。総計最大ユーザ数は、（アレイサイズ並びにデジタル及びアナログパイプライン深さにより規定される）Ｎ個のアレイ要素であり得る。「アパーチャ」は、アンテナアレイゲインを計算するときに考慮に入れられ得る要素数を参照する。デジタル結合のためのすべてのＡＤＣの使用は、（サイズスケーラビリティについて）大きいアレイに対するデジタルパイプライン化でマルチユーザ／マルチビーム動作を可能にするが、より大きい電力を消費する。並列アナログパイプライン化段階（ユーザごとに１つ）を用いたアナログベースバンド結合によりユーザごとに１つのみのＡＤＣを用いたユーザごとのアレイアパーチャ全体の使用は、電力を節減し得る。ＬＯ位相シフト及び単一のユーザに対する単一のＡＤＣの使用は、ＡＤＣ電力を節減し、アナログパイプライン化を使用して大規模アレイにスケーリングする。それは、ＡＤＣについて増加した又は最大のレベルの干渉緩和を提供する。ハイブリッド構成は、ＬＯ結合及びユーザごとに１つのＡＤＣを用いたユーザごとのアレイ全体のサブセクションを使用し得る。
Figure 2024059722000065
本明細書でいくつかの態様に従って開示されるのは、同等の基本周波数変調より低い電力で高速位相変調を可能にするために、分数調波周波数においてＩＬを利用するシステムである。こうした手法は、大きい利用可能な比帯域幅（及び、ゆえに高いスループット）を効率的に実装するために、ミリメートル波周波数において特に有用であり得る。直接デジタル変調は、キャリア信号の分数調波において注入同期型発振器（injection-locked oscillator）の自走周波数を変調する容量型デジタルアナログ変換器（digital-to-analog converter、ＤＡＣ）を通じて達成されてよい。次いで、変調信号は、キャリア周波数で動作するミリメートル波発振器をさらに注入同期する（injection-lock）ために使用されてよい。
直接基本周波数変調と対照的に、こうした分数調波注入はより低い位相変調範囲を使用し、ゆえに、いくつかの態様においてより少ない注入強度を、したがってより低い電力を可能にする。高速開始／停止発振器を使用する直接ＶＣＯ変調に基づく手法と対照的に、いくつかの態様において、提案の手法は、ａ）フェーズドアレイ要素間のＶＣＯ周波数ミスマッチを予防し、ｂ）ベースバンドサンプルレートの整数倍であるというキャリア周波数に対する制限を除去する。
従来の狭帯域フェーズドアレイトランシーバは、ビームフォーミングに対してＲＦ／ＬＯ／ベースバンド位相シフトを使用する。こうした手法がより高い比帯域幅及び／又は（マッシブＭＩＭＯにおいてなどで）多数のフェーズドアレイ要素にスケーリングされるとき、この手法は有意なシンボル間干渉（inter-symbol-interference、ＩＳＩ）と、したがって信号対雑音比（ＳＮＲ）劣化とを結果としてもたらす。ＩＬに基づく遅延変調を使用することにより、このアーキテクチャは実時間遅延（true-time delay）に基づくビームフォーミングの使用を可能にする。各フェーズドアレイ要素上で変調キャリアを直接遅延させることにより、この手法はいかなるこうした劣化も除去する。
従来の基本周波数ＬＯ分配は、ミリメートル波周波数においてチャレンジングであり得、特に、大きいシリコンダイサイズを有するマルチ要素アレイに分配されるとき、全体電力消費に有意に寄与する。代わりに、（組み込みの変調及びビームフォーミングと共に）２つの連続した分数調波注入を採用することにより、いくつかの態様において、この手法は低周波数（及び、ゆえに低電力）ＬＯ分配を可能にする。結果として、アーキテクチャは、多数のアレイ要素にかなり効率的にスケーリングできる。
以下の様々な態様は、本明細書で説明されるシステムに組み込まれてよい。ロック周波数に関して、第１の態様は、基本周波数においてＩＬを利用し得るシステムと異なり、分数調波周波数においてＩＬを利用することであり得る。位相シフト／変調範囲に関して、一実装において、位相変調は出力周波数の１／３でよく、ゆえに、フルの±１８０°カバレッジに対して±６０°範囲のみが使用され得る。これは、さらなる極性反転を除去し、電力を節減する。これは、最大で±９０°まで位相シンボルを生成する設計に対して、向上であり得る。したがって、位相変調についてフルの±１８０°カバレッジを生成することは、さらなる信号極性反転を使用する。こうしたブロックがキャリア周波数で動作するため、それは有意な電力オーバヘッドであり得る。
注入強度に関して、本設計においていくつかの態様によれば、低減された位相範囲のため、注入強度と、したがってＬＯ分配電力とは、強いＩＬが±９０°位相シフトを達成するために使用され得る設計と対照的に、より低くできる。
ＬＯ分配に関して、本設計においていくつかの態様によれば、出力ミリメートル波周波数がｆ０である場合、２段階分数調波ＩＬを採用することにより、ＬＯ分配はｆ０／９に低減され、それにより、電力消費及び設計複雑性を有意に低減させ得る。これは、ミリメートル波周波数及び／又は多数のフェーズドアレイ要素に対して有意な電力オーバヘッドを有する、ＬＯ分配が基本周波数におけるものである設計と、対照をなす。
ビームフォーミングに関して、本設計においていくつかの態様によれば、容量型ＤＡＣに基づくＩＬがビームフォーミングに使用されてよく、これは、実時間遅延ビームフォーミングを構成する。こうしたビームフォーミングは、基本的にＩＳＩがない可能性がある。これは、ベースバンド／ＬＯ又はＲＦドメインに位相シフトを配置し、かつ広帯域及び／又はマルチ要素フェーズドアレイに対してＩＳＩを生じる狭帯域位相シフトに基づくアーキテクチャを利用する設計に対して、向上であり得る。
実時間遅延に基づくアーキテクチャであることに追加で、本設計においていくつかの態様によれば、位相シフトが容量型ＤＡＣ設定の単に一機能であり得るため、ベースバンド変調信号は有意に緩いジッタ仕様を有する。これは、マルチ要素フェーズドアレイに対する分配の電力オーバヘッドを緩める。これは、実時間遅延ビームフォーミングを可能にするために発振器を急速に開始及び停止し、ベースバンド変調信号分配に対してかなり厳しいジッタ仕様が存在し得る手法を使用する設計に対して、このジッタがミリメートル波キャリアを使用する位相シフトに直接変換され、多数のフェーズドアレイ要素にスケーリングすることをチャレンジングにするため、向上であり得る。
本設計は、いくつかの態様によれば、多数の要素に対してスケーラブルな周波数ロックシステムであり得、シンボルレートに対する制限を有さなくてよい。これは、（フェーズドアレイ要素間の周波数ミスマッチに起因する）スケーラビリティ問題に追加で、ベースバンドシンボルレートをかなり特定の値にさらに制限する周波数ロックされないアーキテクチャに対して、向上であり得る。
図３２６は、いくつかの態様による、ＩＬに基づく位相変調回路３２６００のコンポーネントを例示する概略図であり、これは、同期型発振器（locked oscillator）の位相シフト特性を活用する。変調回路３２６００は、上述されたようにアップコンバージョン回路３５０を組み込んでよく、あるいは他の形式のアップコンバージョン回路を組み込んでよい。（図３２８において例として示される）データ信号３２６１０が、容量型ＤＡＣ３２６２５を含む発振器タンク回路３２６２０に提供されてよい。この回路３２６００は、フェーズドアレイトランシーバについて注入同期型変調回路を動作させる手段を構成し得る一例であるが、手段はこの処理に限定されない。
図３２７は、周波数３２６３５がロック注入周波数ｆＩＮＪ３２６３０に依然としてロックされている間、ロック周波数ｆＩＮＪ３２６３０、出力位相、及び振幅変化に関して発振器３２６２０の中心周波数が如何に変更され得るかを示すグラフ３２７００である。発振器３２６２０内の容量型ＤＡＣ３２６２５を利用することにより、ほぼ又は純粋にデジタルな仕方で位相シフト範囲内の複数の位相シンボルを生成することができる。
図３２８は、データ入力３２６１０としてベースバンド変調ビットを用いて容量型ＤＡＣ３２６２５を制御することにより生成される、位相φ１及びφ２を有する２つのシンボルを示すタイミンググラフ３２８００である。この回路３２６００において、注入周波数３２６３０は所望の中心周波数ｆの３分の１の分数調波でよい。これは、ＬＯ分配網における有意により低い電力消費につながる。より旧式の設計において、ＩＬ位相シフト範囲は典型的に±９０°に制限される可能性があり、これは、高い電力コストにおいて強い注入と共に実装されるべきである。さらに、より旧式の設計において、位相シンボルのフルの±１８０°カバレッジを確保するために、さらなる位相反転ブロック（ギルバートセル電流転換器（Gilbert cell current commutator）など）が典型的に使用され、さらにより高い電力消費につながる可能性がある。
図３２９は、キャリア周波数ｆＣＡＲＲＩＥＲ３２９４０に関してカスケードされた分周調波注入同期型アーキテクチャを使用してフルの３６０°位相変調を有するＩＬに基づく位相変調回路３２９００のブロック図である。図３２９は、キャリア周波数ｆＣＡＲＲＩＥＲ３２９４０の３分の１の分周調波（ｆＣＡＲＲＩＥＲ／３）周波数３２６３５における位相シフトが如何に±６０°のみの位相シフトを使用するかを示し、これは、３倍にした後、基本周波数ｆＣＡＲＲＩＥＲ３２９４０においてフルの±１８０°カバレッジに変換される。この分数調波変調器は、今度は、カスケード設計においてその３分の１の分数調波ｆＣＡＲＲＩＥＲ／９ ３２９３０に注入同期され得る。この設計は、従来の（及び典型的に帯域制限される）アップコンバージョンミキサと同相／直交（Ｉ／Ｑ）に基づく送信器要素とを除去し、それにより電力消費を低減させる。
本明細書で開示される様々な設計の別の態様は、同じアーキテクチャを使用して実時間遅延に基づくビームフォーミングを組み込む能力である。各アンテナがこれらの注入同期型位相変調発振器の１つにより供給され得るフェーズドアレイシステムについて、要素間の相対的遅延もまた、同じ容量型ＤＡＣに基づく位相シフトを使用することによりチューニングできる。
図３３０は、要素１ ３３０１０及び要素２ ３３０２０が２つの異なるオフセット（０、ΔＴ）において同じベースバンドデータ信号（“１１”、“００”）３３０３０を供給され、実時間遅延に基づくシグナリングをエミュレートする遅れた又は進んだ波形に至り得る、実時間遅延に基づくビームフォーミングを示す結合グラフ３３０００である。従来のＲＦ／ＬＯ／ベースバンド位相シフトアーキテクチャは、広い比帯域幅及びマルチ要素フェーズドアレイと共にビームフォーミングに使用され得る実時間遅延を生成できない。
図３３１は、高調波ＩＬに基づく位相変調を実時間遅延ビームフォーミングと結合することを実装する４要素フェーズドアレイ送信器３３１００の例示的なアーキテクチャの概略ブロック図である。１／９のキャリア周波数ｆＣＡＲＲＩＥＲにおける位相ロックループ（phase-locked loop、ＰＬＬ）３３１１０（すなわち、３分の１の分数調波ｆＣＡＲＲＩＥＲ／９ ３２９３０）が中心ロックネットワークにおいて利用され、それにより、大分より低い電力のＬＯ分配網を使用し得る。
変調及びビームフォーミングの双方が、ｆＣＡＲＲＩＥＲ／３にチューニングされた発振器３２６３５内のＩＬ機構を通じて生じる。これは、位相シフト範囲を増加又は最大化することを可能にし、ゆえに、フルの±１８０°位相シンボルカバレッジと拡張されたビームフォーミング範囲とを確保する。
次いで、振幅変調が、電力バックオフ効率向上のためにデジタルＰＡ３３１２０のような極性アーキテクチャを使用することによりシステムに組み込まれてよい。次いで、信号は、フェーズドアレイアンテナ３３１３０を介して出力されてよい。アーキテクチャは、より旧式のアーキテクチャより低電力であり、（多数の要素についてより高い電力に変換されるベースバンド信号分配ジッタに対してより敏感でない可能性がある。結果として、提案の配置は、例えば１０個の要素を有するアレイに電力効率良くスケーリングする。
図３３２は、図３２９に示されるものと同様のＩＬに基づく位相変調回路１１９００のブロック図であり、キャリア周波数ｆＣＡＲＲＩＥＲの１／３で動作する注入同期型発振器の一例を示し、これにおいて、位相変調及びビームフォーミングは、Ｉ／Ｑミキサ又は位相シフタの使用なく単一のブロックに結合され得る。図においてトリプラ３３２４０として示される、周波数及び位相乗算のための逓倍器が提供され得る。３の値がここで使用されるが、別の整数Ｎが、３３２３０及び３２６３５のｆＣＡＲＲＩＥＲ／Ｎ、並びに逓倍器３３２４０の逓倍器 ×Ｎとしての双方で使用できる。有利には、より高いＮ値は、より低い周波数及びより低い電力分配と緩い注入同期とを結果としてもたらす。しかしながら、より高いＮ値の欠点は、より低い比帯域幅であり得る。より低いＮ値により、より高速の変調及びより高い比帯域幅と、さらにより効率的な乗算とが存在し得る。しかしながら、これは、より高い周波数分配を結果としてもたらす。
図３３３は、図３２９及び３３２に示されるものと同様のＩＬに基づく位相変調回路３３３００のブロック図であり、キャリア周波数ｆＣＡＲＲＩＥＲの１／２で動作する注入同期型発振器の一例を示し、これにおいて、位相変調及びビームフォーミングは、Ｉ／Ｑミキサ又は位相シフタの使用なく単一のブロックに結合され得る。周波数及び位相乗算のためのダブラ３３３４０が提供され得る。さらに、極性フリップ並びに周波数及び位相乗算のためのギルバートクアッド／極性スイッチ（Gilbert quad / polarity switch）３３３４５が提供されてよい。ｆＣＡＲＲＩＥＲ／３の代わりのｆＣＡＲＲＩＥＲ／２ ３３３３５と、ギルバートクアッド／極性スイッチ３３３４５と使用することにより、より広い比帯域幅が達成され得、±６０°のみの位相シフトが使用される。さらに、ｆＣＡＲＲＩＥＲにおいて分配がなくてもよく、これは電力を節減する。
１６‐ＱＡＭなどの独立したＩ／Ｑストリームを利用する無線ボーレートクロックデータリカバリ（clock data recovery、ＣＤＲ）を扱うことについて、様々なシステム及び方法が開示される。
図３３４は、ＱＰＳＫパルス振幅２（ＰＡＭ２）変調のためのコンステレーションマップ３３４００と、可能なそれぞれのＩ及びＱ値３３４１０とを示す絵図である。
図３３５は、１６‐ＱＡＭ（ＰＡＭ４）変調のためのコンステレーションマップ３３５００と、可能なそれぞれのＩ及びＱ値３３５１０とを示す絵図である。
図３３６は、（ＺＫの計算に基づく）タイミング調整を決定するために使用され得るテーブル３３６５０を伴うＰＡＭ２変調タイミング推定器３３６００と、値を決定するための回路ブロック図３３６７０とについての設計の絵図である。これらの回路は、上述されたようにベースバンド処理回路３９２を組み込んでよく、あるいは何らかの他の形式のベースバンド処理回路を組み込んでよい。この図３３６７０において、ＰＡＭ２について、２つのデータレベル、プラス１及びマイナス１が存在する。入力ストリームから、データ値ＤＫ及びエラーＥＫが決定されてよい。データがプラス１である場合、ｓｉｇｎはプラス１でありエラーはプラス１である。データがプラス１より小さくゼロより大きい場合、データはプラス１でありエラーはマイナス１である。値ＺＫが、現在のデータ、前のデータ、現在のエラー、及び前のエラーを使用して計算されてよい。Ｚが正である場合、サンプリング位相は早い。Ｚが負である場合、サンプリング位相は遅い。サンプリング位相は、計算されたＺ値に基づいて調整されてよい。これは、ＰＡＭ２に対するボーレートＣＤＲである。
しかしながら、概念をＰＡＭ４（１６‐ＱＡＭ）に拡張することは新規の手法を表し、この変調の文脈においてボーレートＣＤＲを適用することの決定は、以下の議論で示される。図３３７を参照すると、これは、第１の手法に従って提供されるデータ及びエラー値の第１の推定器テーブル３３７００であり、第１の推定器テーブル３３７００は、１６‐ＱＡＭに関連づけられたマルチビット値に対する可能な適用を示す。テーブルに示されるエラー値を使用し、ＣＤＲが動作するが、準最適な方法においてである。
図３３８は、Ｚについての式及び第１の推定器テーブル３３８００の使用を示すグラフ３３８００である。ＰＡＭ２（ＱＰＳＫ）曲線３３８１０は、それが時間１において０値を跨いで０．５から－０．５に移行するとき、ＣＤＲの正しいロック点３３８３０を示す。しかしながら、ＰＡＭ４（１６‐ＱＡＭ）曲線３３８２０について、それもまた時間１における正しいロック点３３８３０の跨ぎを示すが、２つの偽のロック点３３８４０がさらに存在し、これの間には正から負の値への移行が発生するが、これはＣＤＲのロック点として機能すべきでない。テーブル３３７００がこれら偽のロック点を生成するため、それは受け入れ可能なソリューションでない可能性がある。
図３３９は、第２の例示的な手法を示す第２の推定器テーブル３３９００であり、これにおいて、エラー値は、プラス３値を上回る及びマイナス３値を下回るものを除き、すべてマイナス１である。図３４０は、第２のテーブル３３９００を使用するＺ関数のグラフ３４０００である。第１に、参照のため、第１の手法（ＰＡＭ４／１６‐ＱＡＭ）３３８２０の関数が、正しいロック点３３８３０及び偽のロック点３３８４０と共にこのグラフ３４０００に再プロットされる。次いで、第２の手法３４０１０の関数がプロットされ、第２のテーブル３３９００を用いて計算された値に基づき得る。グラフ３４０００に見られるように、第２の手法３４０１０の関数は、第１のテーブル３３７００に基づく曲線３３８３０に関して偽のロック点が存在した場所に、これらを有さない（３４０２０）。したがって、第２のテーブル３３９００値は効果的なＣＤＲを表す。
図３４０に示されるグラフ３４０００は、マルチパスシンボル間干渉（ＩＳＩ）又は雑音を含まず、これらは、第２のテーブル３３９００を使用しても、偽のロックの周波数に対して何らかの関係を有することになる。特定の環境下で、第２のテーブル値３３９００は他の値（例えば、ＥＫ ＋１， ＋１， －１， －１， ＋１， ＋１， －１， ＋１）で代替でき、いずれの値セットが特定の環境セット下で最良の結果を生じるかについて、何らかの決定が実験的に測定され、かつ／あるいは行われてよい。
図３４１は、いくつかの論理計算３４１１０と、位相検出器（ＭＭＰＤ）３４１２０と、多数決３４１３０フィルタリングと、累算器を有する上部に積分パス及び底部に比例パスを備えたデジタルループフィルタ３４１４０（２次フィルタ）とを有する、ワイヤラインの典型的なボーレートＣＤＲループ３４１００のブロック概略図である。累算器がさらに、ルックアップテーブル（ＬＵＴ）及びさらなる処理を有し、デジタルループフィルタ３４１４０の後に続く。
図３４２は、同相（Ｉ）及び直交（Ｑ）双方の入力を有する、無線ＣＤＲループ３４２００のブロック概略図である。さらに、このループ３４２００は、ＣＤＲ回路の部分を含み得、かつ多数決ブロックから２つのデータ（Ｉ、Ｑ）出力を受信する、モードユニット３４２１０を有する。
図３４３は、サンプリング位相の調整を決定するためにモードユニット３４２１０により使用され得る様々なモード値及び調整指示を含むテーブル３４３００である。モード０において、アーリー及びレイトが双方ゼロである場合、判断はなく、現在のサンプリング位相が維持されてよい。モード１において、アーリーが１である場合、信号は早く、サンプリング位相はより遅い点に移動されてよい。モード２において、レイトが１である場合、信号は遅く、サンプリング位相はより早い点に移動されてよい。モード３について、モード０と同様に、アーリー及びレイトが双方１である場合、判断はなくてよい。
モード４において、Ｑ出力は使用されなくてよく、Ｉ入力のみが使用されてよい。モード５は、それがＱ入力のみ使用することを除き、同じである。モード６の場合、Ｉ又はＱのいずれかが早い場合、信号は早く、サンプリング位相はより遅い点に移動されてよい。Ｉ又はＱのいずれかが遅い場合、信号は遅く、サンプリング位相はより早い点に移動されてよい。モード７は同様であるが、それは「ｏｒ」関数と対照的に「ａｎｄ」関数である。ゆえに、Ｉ及びＱの双方が早くてサンプリング位相をより遅い点に移動させ、逆もまた同様である。モードテーブル３４３００と組み合わせてこのモードユニット３４２１０を使用し、偽のロックの確率が低減できる。
ＩＳＩ及び雑音が偽のロックを生じる可能性があることを思い出し、１つの目的は、偽のロックの確率を低減させることであり得る。無線通信は２つの独立したデータストリームを有するため、システムがこれらストリームの双方を利用できる。ボーレートＣＤＲについてＩ及びＱ双方を使用することは、偽のロックの確率を有意に低減させる。より多くの設定が、異なる状況を扱うためにテーブルに追加でき、テーブルに追加できる多くの論理組み合わせが存在する。例えば、ＩでなくＱ、などである。
モードは様々な基準に従って選択されてよいが、Ｉ及びＱ双方のチャネルを利用するモードはよりロバストである傾向があり、ゆえに、モード６及び７が好まれる傾向がある。第１の例において、ＱＰＳＫ変調方式で動作するとき、これはかなりロバストであり、一般に偽のロックの影響を受けにくい可能性があり、ＱＰＳＫ訓練信号が、最初に任意のモードを使用して正しいロック点を見つけるために使用されてよい。次に、モードはモード６（Ｉ又はＱ）又はモード７（Ｉ及びＱ）に設定されてよい。これらモードの双方がＩ及びＱ双方のストリームを見ており、これは単一のストリームを見ているよりロバストであり得、偽のロックの確率を低減できる。第２の例において、Ｉ及びＱ信号の偽のロック点が異なる場合、モード６又はモード７が、多くの場合に結合グラフの偽ロック点を除去するために使用されてよい。第３の例において、ＰＡＭ２変調を使用するときなど、Ｉ又はＱのいずれかが２つのレベルを有する場合、モードをモード４又は５に設定することが可能でよい（しかし、例えば、モード６及び７がここでも動作してよい）。
上述されたように、一般に、双方のチャネルを考慮することがより良い結果を生み出すが、これは常に当てはまるわけではない可能性がある。いくつかの例において、チャネルの１つを無視することがより良い結果を生み出すことになる。第４の例において、Ｉチャネルは有意なＩＳＩを有さないがＱチャネルは有し、ゆえに、モード４が最良の結果を提供するとして選択されてよい。
モード設定は動的に変更されてよい。この例において、モードは３ビットで表されてよく、これらは、様々な条件が検出され得るとき、リアルタイムで変更できる。例えば、送信器が訓練信号を送出するがこれらが受信器により受信されない場合、モードは、訓練信号が異なるモードで受信できるかどうかを確認するために変更されてよい。何らかの形式のディザリングを行うことが可能でもよい。例えば、モード４がいくらかの期間について選択でき、次いで、我々は次の時間にモード５に切り替えることができる。ゆえに、モード４及びモード５はディザリングでき、条件が、いずれのモードが特定の時点において及び変化する条件に応答してより良く又は最良であるかを決定するために検出及び監視されてよい。この概念は、より大きいデータビット値について６４‐ＱＡＭ又はより高次の変調モードに一般化可能でよい。より高次の変調モードについて、テーブルは、図３３９のテーブル３３９００と同様に、プラス１が極値においてエラーに対して提供されマイナス１が他の値に対して提供されて、作成されてよい。
本開示のいくつかの態様は、低電力ＭＩＭＯシステムの低分解能ＡＤＣの使用に関し、低分解能アナログデジタル変換器（ＡＤＣ）を有する受信器におけるＡＧＣ設計のための新しいほぼ最適の信号電力推定器を提供し、低電力低遅延アプリケーションを対象にする。
本開示は、受信信号電力がＡＤＣのダイナミックレンジを上回るときに量子化雑音の効果を低減させ電力推定の正確さを有意に増大させるほぼ最大尤度の電力推定アルゴリズムを提供する。正確な電力推定は、ＭＩＭＯ通信システムの遅延を低減させ、低電力ＭＩＭＯシステムについて低分解能ＡＤＣの使用を可能にする。この解決策は、ＡＧＣフィードバックループへの変更を採用せず、シングルインプットシングルアウトプット（single-input-single-output、ＳＩＳＯ）及びＭＩＭＯシステムについて高分解能ＡＤＣを使用せず、それはまた、ＭＩＭＯシステムの各アンテナ出力においてＡＧＣ回路を使用しない。したがって、提案の解決策は電力効率が良い可能性がある。低分解能を用いた平均電力計算を使用すると、ＡＤＣは、遅延（解決時間）をも増加させる高い推定エラーを有する。したがって、本明細書における提案の解決策は高精度及び低遅延を有する。
ＡＤＣにおける総計電力損失を低減させるために、本明細書で説明されるシステム及び方法は、いくつかの態様により、１）各アンテナ出力及び単一のデジタルＡＧＣフィードバックループにおいて低分解能ＡＤＣを利用し、２）量子化ビン（まとめて同相／直交信号（Ｉ／Ｑ）量子化ビン）の各々について、何らかの量子化ビンセットについて受信信号の確率を作成又はシミュレートし、ルックアップテーブルを作成し、３）何らかの特定の量子化ビンセットに該当するサンプルの総計数を数え、数えられたサンプル数についてルックアップテーブルから電力レベルを決定してよい。本開示のいくつかの態様は、この最適検出解決策の属性を使用することにより、任意タイプのコンステレーション及びチャネル並びに任意数のＡＤＣビット分解能を有する電力検出アルゴリズムを提供する。受信器におけるＡＧＣの機能性は、ＡＤＣの入力における一定振幅を維持するためでよい。この開示において、いくつかの態様により、低分解能ＡＤＣ及び新しい電力検出器アルゴリズムを有する受信器システムが提案される。
図３４４Ａは、例示的なＡＧＣ回路３４４００のブロック概略図であり、これは、受信信号の振幅が受信器の動作の間に変わる受信器に実装されてよい。ＡＧＣ回路３４４００は、上記で説明されたようにデジタルベースバンド回路３１０を組み込んでよく、あるいは、他の形式のデジタルベースバンド回路を含んでよい。信号がアンテナ３４４１０で受信されてよく、ＲＦ増幅器３４４１５に供給されてよい。信号はミキサ３４４２０に提供されてよく、ミキサ３４４２０は局所発振器を使用してそれをＲＦから中間周波数（ＩＦ）信号に変換する。ＩＦ信号は可変ゲイン増幅器（variable gain amplifier、ＶＧＡ）３４４２５に提供されてよく、出力がサンプル・アンド・ホールド（Ｓ／Ｈ）回路３４４３０に提供されてよく、該回路においてそれは低分解能ＡＤＣ３４４３５によりデジタル化できる。デジタル信号の一部が電力決定器３４４４０に入力として提供されてよい。出力電圧はリファレンス電圧ＶＲＥＦと組み合わせられ（３４４４５）、ループフィルタ３４４５０に提供されてよい。ループフィルタ３４４５０は出力をＶＧＡ３４４２５に対する制御として利用し、それにより制御ループを完成させる。
図３４４Ｂは、例示的なＡＧＣ処理３４４６０のフローチャートであり、該処理は、直交変調信号からの複数の量子化信号を受信するステップＳ３４４６５と、量子化信号を同相（Ｉ）／直交（Ｑ）量子化ビンから構成されるコンステレーションマップの領域にその量子化電力レベルに従って割り当てるステップＳ３４４７０と、割り当てられた量子化信号に基づいて最尤推定量（maximum likelihood estimator、ＭＬＥ）を決定するステップＳ３４４７５と、ＭＬＥに基づいて電力を推定するステップＳ３４４８０と、推定された電力に基づいてさらなる受信信号に対して可変ゲイン増幅器を調整するステップＳ３４４８５とを含む。ＡＧＣ回路３４４００は、無線周波数（ＲＦ）受信器の自動ゲイン制御（ＡＧＣ）のための方法を実行する手段を構成し得る一例であるが、手段はこれに限定されない。
図３４５は、直交符号化のコンステレーショングラフ３４５００であり、該グラフは、単一アンテナ受信器システムにおいて受信器信号のＩ／Ｑ成分の各々にｂ＝ｌｏｇ２（２ｎ）ビットを有する低分解能ＡＤＣのための量子化ビンを示す。量子化後の受信信号は、以下のとおり書くことができる：ｙｑ，ｉ＝Ｑ（ｈｉｘｉ＋ｎ）、ｉ＝１，．．．，Ｎ。ここで、Ｎはサンプルの総計数である。ここで、ｘｎはチャネル入力信号であり、１６‐ＱＡＭ、８ＰＳＫ、６４‐ＱＡＭ、ＢＰＳＫ等などのサイズＭコンステレーションから選択されてよく、ｈｎはチャネルゲインであり、ｎはゼロ平均及び単位分散を有する加算性白色ガウス雑音（additive white Gaussian noise、ＡＷＧＮ）である。
上記式において、Ｑ（）は量子化器であり、量子化器の閾値レベルがｔｊとして表され、ｊ＝－ｎ，．．．－１，０，１，．．．，ｎであり、したがってｔ－ｎ＝－∞及びｔｎ＝∞であり、ゆえにしたがって
Figure 2024059722000066
 のとき
Figure 2024059722000067
 である。
上記量子化演算は、受信信号の虚数成分について同様に同じでよい。
領域ｒｉ、ｉ＝１，．．．，２ｂ－２（２ｂ－１＋１）が、Ｉ／Ｑ量子化ビン上にその量子化電力レベルに従って定義されてよく、それにより、各領域内のサンプルは図３４５に示されるように同じ電力レベルを有する。例えば、領域ｒ１は、
Figure 2024059722000068
 に等しい電力レベルを有する。
次いで、最尤（ＭＬ）推定量が以下のとおり定式化されてよい。
Figure 2024059722000069
 ここで、ｎｒｉは領域ｒｉ内で量子化されたＮのうちのサンプル数であり、Ｐは平均受信信号電力であり、これは、
Figure 2024059722000070
 として計算されてよい。所与のコンステレーション選択について、Ｐはチャネルｈの分散にのみ依存する。
次に、最適解が上記のＭＬ推定量及び条件付き分布の属性に対して決定されてよく、Ｐ（ｒｉ｜Ｐ）が以下のとおり識別される。
Figure 2024059722000071
上記式において、第１の不等式はｌｎ ｘ≧（ｘ－１）という事実に起因し、等式はｘ＝１のときに満たされ得る。このことから以下が生じる。
Figure 2024059722000072
 上記不等式の左辺（left-hand side、ＬＨＳ）は有界であり、上界は
Figure 2024059722000073
 のとき達成され得る（例えば、ｘ＝１のとき、ｌｎ ｘ＝（ｘ－１）である）ことに留意する。
したがって、条件付き分布Ｐ（ｒｉ｜Ｐ）及び量子化サンプル数ｎｒｉを使用し、電力が推定され得る。しかしながら、以下の問題が存在し得る。ｉ）条件付き分布は複数の解を有する可能性がある、ｉｉ）領域の数ｒｉ、ｉ＝１，．．．，２ｂ－２（２ｂ－１＋１）は大きい可能性がある、ｉｉｉ）サンプル数Ｎは遅延要件に起因して小さい可能性がある。
以下で条件付き分布の属性を論じ、上記問題を解決し、受け入れ可能な精度が達成され得るように検索数を制限することにより推定アルゴリズムを簡素化する。これは以下のステップにより達成されてよい。
１． 単調に増加又は減少する条件付き分布Ｐ（ｒｉ｜Ｐ）を有する領域ｒｉを選択する。
２． ステップ１において選択された領域ｒｉから、関心のあるＰにわたり、
Figure 2024059722000074
 であるような領域のセットを選択する。これは、数えられたサンプル数の感度を低減する。
３． 最適化問題：
Figure 2024059722000075
 を解く。
図３４６は、以下の例で使用される３ビットＡＤＣのための量子化領域を示す直交符号化のコンステレーショングラフ３４６００である。６４‐ＱＡＭ入力信号、及び単一アンテナ受信器のＩ／Ｑ成分の各々における３ビットＡＤＣ、並びにＳＮＲ＝１０ｄＢを考え、領域が図３４６に強調されるとおり定義される。領域を使用し、条件付き分布が図３４７のグラフ３４７００により提供されて示されるように計算されてよく、これは条件付き確率分布を示すグラフであり、ここで、ｒ１及びｒ５のみが単調に増加及び減少している。図に示されるように、ｒ１及びｒ５の条件付き分布のみが、Ｐに関して単調に増加及び減少している（上記から、ステップ１）。次いで、図３４８（これは条件付き確率分布の導関数を示すグラフ３４８００である）に与えられるように（ステップ２）、ｒ１及びｒ５の条件付き確率分布の導関数が調べられる。図に示されるように、０＜√Ｐ＜５．３のとき、ｒ１は最大傾斜を有し、これは、推定エラーが領域ｒ１内の数えられた数のサンプルの変動の影響をより受けない可能性があることを意味する。５．３＜√Ｐ＜６５のとき、ｒ５はより良い推定精度を有する。次いで、Ｐ（ｒ１｜Ｐ）及びＰ（ｒ５｜Ｐ）を使用し、ステップ３における最適化問題が解かれ得る。いくつかの態様において、ルックアップテーブルが作成され、解を見つけるために使用されてよい。
図３４９は、従来の平均電力決定と比較した提案の電力推定アルゴリズムの推定性能の例を示すグラフ３４９００である。ここで、従来の電力推定は以下のように平均電力推定であり得る。
Figure 2024059722000076
図３４９に示されるように、新規のアルゴリズムは、周知の平均電力推定と比較して有意により良い性能を有する。平均電力計算方法は、ＡＤＣの制限されたダイナミックレンジに起因して有限点に収束する。図において、領域のすべてを使用して電力推定がさらに提供される。さらに図に示されるように、ｒ１及びｒ５のみの使用に起因した性能劣化は最小である。
例として、１０ｄＢ ＳＮＲにおいて１６‐ＱＡＭ及び２ビットＡＤＣの使用を考え、０．３ステップサイズを有するログフィードバックループと共に新規アルゴリズムの遅延を最初考える。図３５０（これは新規アルゴリズムの遅延を示すグラフ３５０００である）において新規アルゴリズムを平均電力推定と比較するために、初期√Ｐ＝９．４８が設定され、最良収束値が√Ｐ＝３．１６である。図３５０に示されるように、提案のアルゴリズムは平均電力計算と比較してかなり速く収束し、なぜならば、新規アルゴリズムがより良い精度を有するからである。
図３５１は、正規化された平均二乗誤差（mean square error、ＭＳＥ）を比較するグラフ３５１００である。図に示されるように、新規アルゴリズムは平均電力計算より有意により良い可能性がある。
図３５２は、均一４５°位相雑音で性能を評価する、この４５°位相雑音を有する平均二乗誤差（ＭＳＥ）を示すグラフ３５２００である。図に示されるように、位相雑音は電力検出の観点で助けになり得、なぜならば、それが受信信号をランダム化するからである。条件付き確率分布が雑音（信号対雑音比（ＳＮＲ））に依存するため、性能はＳＮＲ値に依存して変化し得る。しかしながら、ディザリングアルゴリズムを使用し、任意のＳＮＲに対する最良の可能な解が発見できる。
図３５３は、デジタルプロセッサ３５３１０（電力決定器３４４４０を含み得る）とデジタルＡＧＣ３５３２０と複数のフェーズドアレイアンテナ及びＩ／Ｑ入力チャネルを有する低分解能ＡＤＣ３４４２５とを有する、ＭＩＭＯ受信器３５３００の例を示すブロック概略図である（図３４３において説明された他のコンポーネントはここで繰り返されない）。この設計において、ＡＤＣ３４４３５の各々からのサンプルのすべてが一緒に使用され得る。これは、各ＡＤＣ３４４３５がより少ないサンプルを使用するため、遅延の低減を可能にする。
この設計による新しい電力推定器は、様々な低電力受信器において使用できるＡＧＣゲインのかなり高速な適応を可能にする。
いくつかの態様によりここで開示されるのは、受信モードで動作する受信器と送信モードで動作する送信器との双方についてアンテナアレイをゲイン制御要素として使用するシステム及び方法である。時分割複信（ＴＤＤ）システム（及び／又は周波数分割複信（ＦＤＤ）システム）において、受信器及び送信器は同時に動作しないため、アンテナアレイは受信器及び送信器について独立したゲイン制御を可能にするように構成されてよい。アンテナアレイにおけるゲイン制御は、アレイの要素を選択的にオン（又はオフ）することにより実現されてよく、それにより、アンテナアレイのゲイン及び指向性が動作条件に合わせられ得る。
送信時間スロットの間にアンテナアレイの要素を選択的にオン（又はオフ）にすることは、放射電力を制御することを可能にし、一方でまた、要素がオフにされたときバッテリ電力節減をもたらす。受信時間スロットの間にアンテナアレイの要素を選択的にオン（又はオフ）にすることは、最初の増幅段階の前のゲイン制御の実装を可能にする。アレイの要素がオフにされたとき、この段階への駆動レベルが低減され、それによりその線形性要件が低減し得る。
これを実装することにおける１つの挑戦は、アンテナアレイが受信又は送信いずれかのモードにおいてゲイン制御を実行するためにいつ使用されるべきかを決定する方法であり得る。これは、（受信の場合に）干渉電力を感知することと、（信号条件下で）より高いか又はさらには最も高いスループットに適した信号対雑音歪み比（signal-to-noise distortion ratio、ＳＮＤＲ）を維持することによりユーザ装置（user equipment、ＵＥ）及び基地局（ＢＳ）の間のリンクが劣化しないようにビーム探索を実行することとを含む。
ここで説明されるシステム及び方法は、ネットワーク条件に対する電流ドレイン低減に基づくアンテナアレイの増加又は最適化された制御にさらに使用されてよい。レーダ又は固定ポイントツーポイントシステムなどの既存のミリメートル波システムにおいて、トランシーバは、リンク品質を維持するために精巧なゲイン制御を使用しない。対照的に、モバイルセルラーシステムは、受信器及び送信器の双方においてより複雑なゲイン制御を日常的に使用する。
図３５４は、ビームフォーミング回路３５４００の実装を示すブロック図であり、Ｎ個の同一トランシーバスライス３５４１０及びＮ個のアンテナ素子３５４２０を示す。システムは上記で論じられたように並列受信回路３８２及び／又は結合受信回路３８４を利用してよく、あるいは、それは異なる受信回路を含んでよい。ＴＤＤトランシーバの一実装が第１のスライス３５４１０に示される。特定のビームパターンを達成するために、アンテナ素子３５４２０が、特定の振幅及び位相を有する信号を供給され得る。スイッチ３５４３０が、トランシーバが送信モードで動作しているか又は受信モードで動作しているかを設定するために使用されてよい。トランシーバは、ゲイン制御（受信パスにおける可変ゲイン低雑音増幅器（low noise amplifier、ＬＮＡ）３５４４０及び送信パスにおける可変ゲイン電力増幅器（power amplifier、ＰＡ））と、所与のビームパターンに対する振幅及び位相を設定するための位相シフタ３５４５０、３５４７０とを含む。図３５４は、以下でより詳細に論じられるゲインテーブル３５４９０を利用してフェーズドアレイを制御するために使用され得るプロセッサ３５４８０をさらに含む。
アンテナアレイは、矩形パターン、例えば、８素子アンテナに対して２×４パターンなどの様々な構成で配置されたアンテナを有してよい。それは、同様に無指向性アンテナ素子をさらに含んでよい。１つの例示的な構成において、受信信号（所望の信号及び干渉信号）は、２０ｌｏｇ（ｎ）により与えられるアンテナアレイにおけるゲインを経験し、一方で、熱雑音が１０ｌｏｇ（ｎ）のゲインで増幅される。この状況において、アンテナアレイの有効受信ゲインは２０ｌｏｇ（ｎ）－１０ｌｏｇ（ｎ）である。
形成されるビームは、いくつの素子がアクティブ化されるかに依存して異なり得る。２×４パターンにおける全８素子がオンにされたとき、ゲインは最も高く（例えば、１３．２ｄＢ）、ビームは最も狭い。反対に、８素子のうち４つのみがオンにされたとき、ゲインは最も低く（例えば、１０．１ｄＢ）、ビームは最も広い。素子のうち６つがオンにされたとき、ゲインはこれら極値の間であり（例えば、１１．７ｄＢ）、ビーム幅も同様である。
以下の表１１は、オンにされた所与の数のアレイ素子について理論上の受信ゲイン、シミュレートされた受信ゲイン、及びゲイン（理論上及びシミュレート）の差を要約している。表１１から、アンテナアレイは、８つのうち２つの素子のみが受信時間スロットの間にオンにされたとき、少なくともさらなる５．５ｄＢのゲイン制御範囲を提供できることが分かり得る。アレイのうち１つの素子のみがオンにされた場合、さらなる３ｄＢ（理論上）のゲイン低減が可能であり得る。
Figure 2024059722000077
ビームフォーミングは、アクティブ素子の位置構成に基づいてもよい。例えば、ビームは、８つのアンテナ素子のうち外側４つがアクティブ化されるか又は内側４つがアクティブ化されるかに依存して、より広く又はより狭くなり得る。
図３５５及び３５６は、アンテナアレイがゲイン制御機構として使用される場合に実現できる受信器ダイナミックレンジの向上を示すグラフ３５５００、３５６００である。これらグラフは、２つの場合についてのアンテナにおける入力電力に対するＳＮＤＲのプロットである。図３５５は、アンテナアレイゲインが一定に保たれる場合を示す。電力曲線に対する、重なっているＳＮＤＲ信号３５５１０及びアナログデジタル変換（ＡＤＣ）有りＳＮＤＲ３５５２０並びにＡＤＣ駆動レベル３５５３０がプロットされている。アンテナにおける電力が十分高いとき、低減ダイナミックレンジ領域３５５４０において、ＳＮＤＲ３５５１０、３５５２０は有意に降下し、ＡＤＣ駆動レベル３５５３０が有意に上昇することが分かり得る。
図３５６は、アンテナアレイゲインがゲイン制御を可能にするために変えられる場合を示す。電力曲線に対する、重なっているＳＮＤＲ信号３５６１０及びアナログデジタル変換（ＡＤＣ）有りＳＮＤＲ３５６２０並びにＡＤＣ駆動レベル３５６３０がプロットされている。アンテナにおける電力が高いとき、前の図において低減ダイナミックレンジ領域３５５４０により占有される電力範囲において、ＳＮＤＲ３５６１０、３５６２０はそのレベルを維持し、ＡＤＣ駆動レベル３５６３０はおおよそ同じままとどまることが分かり得る。
図３５５及び３５６を比較すると、アンテナアレイをゲイン制御機構として利用することは、８素子アンテナアレイについて少なくとも１０ｄＢだけ受信器のダイナミックレンジを増加させることが分かり得る。より多数のアンテナ素子は、受信器の有効ダイナミックレンジのより大きい増加を可能にすることになる。さらに、トランシーバにおいてスライスを遮断することにより、電流ドレイン節減が実現されてよい。例えば、８つのアレイ素子うち４つのみを使用することは、受信器のフロントエンドにおいて約５０％の電流ドレイン節減をもたらすことになる。
同様に、送信信号がアンテナアレイに起因したゲインを経験する。送信器に対して得られるゲイン制御範囲は、８素子アレイについて２０ｌｏｇ（Ｎｏｎ／８）として表されてよく、Ｎｏｎはアレイ内のアクティブ素子の数である。この関連は、素子の各々に対する入力が相互に関連づけられ得るため、持続する。アレイの要素がゲイン制御機構の一部としてオフにされたとき、電流ドレイン節減が送信器において得られてもよい。
図３５７は、アンテナアレイにおけるアクティブ素子数に対する放射電力３５７１０及び相対電流ドレイン３５７２０を示すグラフ３５７００である。
上記から分かり得るように、アンテナアレイにおけるゲイン制御を可能にすることの恩恵は有意であり得る。以下で論じられる態様は、アンテナアレイにおいてゲイン制御を如何に及びいつ適用するかのアルゴリズム及び原理である。
受信器ダイナミックレンジは、受信信号強度表示（received signal strength indicator、ＲＳＳＩ）測定を使用することにより拡張されてよい。さらに、高い信号レベルに対するゲインバックオフ（電力増幅器の飽和を下回るレベルで動作する）が、所望の信号及び／又は干渉検出に基づいてよい。低い乃至中間の信号レベルに対するゲインバックオフは、電流ドレインの低減に使用されてよい。また、偶数のチェーンが対称性を維持するために使用されてよく、一方で、奇数のチェーンが増加させた制御ステップ／範囲のために使用されてよい。送信に関し、要求された／プログラムされた送信電力は、アクティブチェーンの数を決定してよい。高い電力レベルに対するゲインバックオフが電流ドレインを低減させるために考慮されてよく、一方で、低い電力レベルに対するゲインバックオフが送信器ゲイン制御範囲を拡張するために考慮されてよい。また、受信と同様に、偶数のチェーンが対称性を維持するために使用されてよく、一方で、奇数のチェーンが増加させた制御ステップ／範囲のために使用されてよい。
図３５８及び３５９は、信号電力レベル、ＲｘのＲＳＳＩ及びＴｘの要求電力に対する、アンテナアレイにおけるアクティブ素子数の制御のための動作ウィンドウの境界をフレーム化したグラフである。動作ウィンドウは、電流ドレインに対するトレードオフをさらに表す。
図３５８は、Ｒｘについて動作条件トレードオフを示すグラフ３５８００である。ここで、アクティブ素子の数は、左のパス３５８１０で示されるように、受け入れ可能な信号雑音比（ＳＮＲ）を維持して電流ドレインを向上させる最も低い信号レベルにおいて低減できる。これは、受信器がビームフォーミングゲインなしで動作する、広い範囲の信号レベルを結果としてもたらすことができる。これは、低干渉条件下での動作モードの例である。対照的に、右のパス３５８２０は高干渉の条件にうまく適し得、なぜならば、アンテナパターンが所望の信号に焦点を合わせた狭いビーム幅を有するからである。狭いビーム幅条件は、見通し線（line-of-sight、ＬＯＳ）動作にうまく適し得、より広いビーム幅条件は非ＬＯＳ動作にうまく適し得る。
図３５９は、Ｔｘについて動作条件トレードオフを示すグラフ３５９００である。ここで、アクティブ素子の数は、右のパス３５９１０で示されるように、受け入れ可能ＳＮＲを維持して電流ドレインを向上させる最も高い信号レベルにおいて低減できる。これは、送信器がビームフォーミングゲインなしで動作し得る、広い範囲の信号レベルを結果としてもたらすことができる。これは、最も低い電力消費のための動作モードであり得る。対照的に、左のパス３５９２０は、より少ない又は最も少ない量の干渉を放射するのにうまく適し得、なぜならば、アンテナパターンが所望の基地局に焦点を合わせた狭いビーム幅を有するからである。
図３６０及び３６１は、それぞれ、アンテナアレイを構成するための例示的な受信３６０００及び送信３６１００処理のフローチャートである。これら処理３６０００は、動作の送信モード（ＴＭ）及び受信モード（ＲＭ）の間で切り替え可能な送信及び受信スイッチを切り替えることを含み得る、フェーズドアレイトランシーバにおけるアンテナアレイを制御する方法を実行する手段を構成し得る例であるが、手段はこの処理に限定されない。これらフローチャートに定義される動作は、デバイスのメモリに記憶された命令を実行するプロセッサ３５４８０（図３５４）により実行されてよい。図３６０は受信処理３６０００を示し、該処理は、動作Ｓ３６０１０においてアンテナアレイの最小電流ドレイン設定のためにゲインテーブル３５４９０（図３５４）を構成することにより開始する。動作Ｓ３６０２０において、ＡＧＣ動作がゲインテーブル３５４９０を使用して実行されてよい。これら動作は、可変低雑音増幅器３５４４０を調整すること及び／又はアクティブアンテナ素子３５４２０の数又は構成を調整することにより、ゲインに対する通常の調整を含んでよい。動作Ｓ３６０３０において、ワイドバンド及びナローバンド信号検出が実行されてよい。動作Ｓ３６０４０において、干渉が存在するかどうかについて決定が行われてよい。そうである場合（Ｓ３６０４０：Ｙ）、動作Ｓ３６０５０において、ゲインテーブル３５４９０がアンテナアレイのより狭いビーム幅設定のために構成されてよく、処理は動作Ｓ３６０２０で継続してよい。そうでない場合（Ｓ３６０４０：Ｎ）、処理は動作Ｓ３６０１０で継続してよい。
図３６１は送信処理３６１００を示し、該処理は、動作Ｓ３６１１０においてアンテナアレイの最小電流ドレイン設定のためにゲインテーブル３５４９０を構成することにより開始する。動作Ｓ３６１２０において、電力制御動作がゲインテーブル３５４９０を使用して実行されてよい。これら動作は、電力増幅器３５４６０を調整すること及び／又はアクティブアンテナ素子３５４２０の数又は構成を調整することにより、ゲインに対する通常の調整を含んでよい。動作Ｓ３６１３０において、既知の共存又は干渉懸念が存在するかどうかについて決定が行われてよい。そうである場合（Ｓ３６１３０：Ｙ）、動作Ｓ３６１４０において、ゲインテーブル３５４９０がアンテナアレイのより狭いビーム幅設定のために構成されてよく、処理は動作Ｓ３６１２０で継続する。そうでない場合（Ｓ３６１３０：Ｎ）、動作Ｓ３６１５０において、ネットワークがより狭いビーム幅を要求したかどうかについて決定が行われてよい。そうである場合（Ｓ３６１５０：Ｙ）、処理は前のように動作Ｓ３６１４０で継続してよい。そうでない場合（Ｓ３６１５０：Ｎ）、処理はＳ３６１１０で継続してよい。
考慮され得る他のファクタにはモバイルデバイスの移動速度が含まれ、例えば、セルフォンと共に歩いている歩行者対それを車の中で使用することである。移動しているデバイスはより広いビームからの恩恵をより受ける可能性があり、なぜならば、ビームフォーミング指示があまり頻繁に行われる必要がなくなるからである。身体により吸収されるエネルギーの測定値である比吸収率（specific absorption rate、ＳＡＲ）が同様に安全の理由で考慮されてよい。例えば、ユーザの近さ及び方向がビームフォーミング判断に関わってよい。送信の方向を所与として、ナロービームを作成することがビームをユーザから離すことになる場合、より多くの素子をアクティブ化し、ビームフォーミングを行うことが望ましい可能性があり、なぜならば、これが、より大きい帯域幅で動作するよりもユーザに対してより安全な構成になるからである。反対に、送信の方向がユーザに向かう場合、より少ない素子をアクティブ化してより広い（及び、いずれの方向においてもより強力でない）ビームを作成することが望ましい可能性があり、なぜならば、これがユーザに対してより安全になるからである。
上記で論じられたシステム及び方法を利用することは、増大されたトランシーバ性能及び増大されたバッテリ寿命を可能にし得る。
無線チャネルにおいて、すべてのタップが等しい強度で同時に使用されるわけではない。通常の使用の間、タップのほとんど（例えば８０％以上）は低い強度（例えば、その最大値の２５％未満）に設定され得る。通信信号におけるより遅いポストカーソルタップはより早いタップよりもより低い強度を有し、この事実が利用できる。ＤＡＣのフルスケールを低減し、分解能の範囲をトレードオフすることにより、低強度タップの量子化雑音の低減が実現され得る。
図３６２は、典型的なＤＡＣアーキテクチャ３６２００の概略図である。ＤＡＣ３６２００は、上記で説明されたようにＤＡＣ３４０を、又は異なるアーキテクチャを含んでよい。こうしたＤＡＣは、トランジスタ３６２２０を通じて電流を提供する電流源３６２１０を含む電流ミラー１４９０５を使用し、トランジスタ３６２２０のゲートにおける電圧レベルを確立する。ゲートはスイッチ３６２３０をさらに有してよく、それにより、ゲートは、ＤＡＣの分解能を構成するビットを含む複数のＤＡＣレッグ３６２５０を含む回路の右手部分から切断され得る。アクティブ化されたＤＡＣレッグの数に関連した電圧レベルが提示される出力３６２５５が提供される。アクティブ化は、スイッチとして動作し電流がトランジスタ３６２７０を通じて流れることを可能にするトランジスタ３６２６０を介してでよく、これは、電流ミラー３６２０５を通じて流れるものと同じである。こうしたＤＡＣは、例として、１２８個の異なるレベルを有する高分解能７ビットＤＡＣでよい。これらレベルは、例えば、５ボルトにわたり拡散でき、それにより、ＤＡＣの各ステップは、約５ｖ／１２８ステップ＝０．０３９１Ｖ／ステップの電圧レベルを表す。
図３６３は、本明細書で説明されるデバイスの一実装による、階層構造化されたＤＡＣ３６３００の概略図である。前の図と共通の要素は同様の方式で機能し、それらの説明はここで繰り返されない。このＤＡＣ３６３００は、デジタルアナログ回路デバイスを動作させる方法を実行する手段の例であり、これは、第１コンポーネントにおいて、少なくとも２つの切り替え可能パスを提供することと、電流源から少なくとも２つの切り替え可能パスを通じて電流を流して、オンに切り替えられたパスの数に依存したリファレンス電圧点におけるリファレンス電圧を確立することと、第２コンポーネントにおいて、少なくとも２つの切り替え可能パスを提供することと、第２コンポーネントに関連づけられた出力が、第２のオンに切り替えられたパス数及び電圧リファレンス点に依存することと、電圧リファレンス点が第１コンポーネントを第２コンポーネントに接続することと、を含み得るが、手段はこれに限定されない。この設計のさらなる特徴は回路の左手部分における第２のＤＡＣレッグ３６３３０であり、左手部分は以下の理由で「粗ＤＡＣ（coarse DAC）」とラベル付けされている。このＤＡＣレッグ３６３３０が、スイッチとして動作するトランジスタ３６３４５を介してオンにされたとき、電流源３６２１０からの電流は、それを通じてトランジスタ３６３４０に流れる。トランジスタ３６２２０を含む（及びその独自のスイッチ３６３２０を介してさらに動作可能な）、このレッグ３６３３０と初期レッグ３６２５０とが、オンであり、ソース３６２１０の電流ドレインの役割を果たすとき、電流は２つのレッグ間で分割され、ゲートにおける（及びスイッチ３６２３０における）電圧は、１つのレッグのみがアクティブであるときのその値の２分の１に低減される。これは、右側の精細ＤＡＣ部分と考えられてよいものの有効範囲を低減させる。
上記で提供された例を使用し、１２８ステップを有する７ビットＤＡＣは依然として右側に存在するが、回路の左手側で２つのレッグにより分割される電流に起因して、その範囲は半分に、例えば２．５Ｖにカットされる。分解能が存続するため、これは、ＤＡＣの各ステップが今や約２．５Ｖ／１２８ステップ＝０．１９５３Ｖ／ステップの電圧レベルを表すことを意味する。ゆえに、ＤＡＣレッグ３６３３０の１つを係合又は係合解除することにより、ＤＡＣの動作を０～５Ｖ間から０～２．５Ｖに切り替えることができ、本質的に、２つのレベル間で切り替えるように動作可能な粗ＤＡＣとして動作する。
粗ＤＡＣ側は、２つのレッグを有することに限定されない。さらなるレッグが追加され、トランジスタ３６３４５と同様の上側スイッチを介して係合可能及び係合解除可能であるように構成されてよい。４つのＤＡＣレッグ３６３３０が粗ＤＡＣ側に提供される場合、ＤＡＣは、フルレンジ（１つのレッグがアクティブ化される）、ハーフレンジ（２つのレッグがアクティブ化される）、３分の１レンジ（３つのレッグがアクティブ化される）、及び４分の１レンジ（４つのレッグがアクティブ化される）で動作することができる。
設計時に、Ｎビットの粗ＤＡＣを含むことは、（ＤＡＣの同じ全体分解能を有するために）最大Ｎビットの分解能の精細ＤＡＣを低減させる可能性がある。しかし、Ｎビットだけ精細ＤＡＣを低減することは、その面積を２Ｎ倍だけ低減させる可能性がある。ゆえに、この階層構造でＤＡＣを配置することにより、機能性に対してほとんど影響なく相当なチップスペースが節減され得る。
いくつかの態様に従い本明細書で開示されるのは、多重化のためにミリメートル波無線通信において偏波を使用して、さらなるデータストリームとして多重チャネルを使用することによりスペクトル利用効率を向上させるシステム及び方法である。無線チャネルは、特に数百のタップを有するマッシブＭＩＭＯ構成について、ギガバイト／秒（ＧＢ／ｓ）レートにおいてマルチパス反射からＩＳＩ及び交差偏波（cross-polarization）に困難さを有する。従来、これらの問題を扱うことは、これらの問題を解析及び補正するためにアナログデジタル変換器（ＡＤＣ）を使用し、次いでデジタル信号プロセッサ（ＤＳＢ）を利用し、デジタルドメインで実行されることになったであろう。しかしながら、この解決策は、秒あたり複数ギガビットのオーダであり得るミリメートル波無線通信に使用されるデータ速度において実際的でない。さらに、こうした解決策は、複雑かつ高価な傾向がある。いくつかの態様により本明細書で開示されるシステムは、ＡＤＣ＋ＤＳＰ解決策より低い電力を利用し、ミリメートル波帯域幅において信号を適切に扱うのに十分な速度を有する、混合信号フィードフォワード＋フィードバックポラライザ＋等化器（mixed signal feedforward + feedback polarizer + equalizer、ＭＳＦＦＰＥ）設計である。
図３６４は、送信アンテナ３６４３０と受信アンテナ３６４４０とが整列している／並列であるときの主偏波（co-polarization）３６４１０及び交差偏波３６４２０を示すグラフの対を含む、組み合わせの絵チャート図３６４００である。図は、交差偏波信号の受信振幅が比較的低いことを示す。
しかしながら、特にモバイルデバイスに関して、アンテナが整列していることに常に依存できない。図３６５は、送信アンテナ３６５３０と受信アンテナ３６５４０とが不整列である／並列でないときの主偏波３６５１０及び交差偏波３６５２０を示すグラフの対を含む、組み合わせの絵チャート図３６５００である。図は、交差偏波信号の受信振幅が、図３６４に示される整列したアンテナの状況よりもこの状況において有意により高いことを示す。
図３６６は、いくつかの態様による、ＭＳＦＦＰＥ設計を使用する受信器３６６００の例である。受信器３６６００は、ＭＳＦＦＰＥを動作させる方法の手段を構成し得る一例であるが、手段はこれに限定されない。受信器３６６００は、垂直３６６１０Ｖ及び水平３６６１０Ｈコンポーネントを有する複数のビームフォーミングアンテナを含んでよい。これらの各々が、ビームフォーミング要素３６６２０内の（別個にラベル付けされていない）処理コンポーネントをさらに有してよい。受信器１５３００は、上記で説明されたようにベースバンド処理回路３９２を利用してよく、あるいは、他の回路を含んでよい。これらは、低雑音増幅器（ＬＮＡ）、別個のＩ及びＱミキサ、並びに信号を結合するための加算器を含んでよい。垂直３６６１０Ｖ及び水平３６６１０Ｈコンポーネントの各々についてのＩ及びＱ信号は、可変ゲイン増幅器（ＶＧＡ）３６６３０及びキャリアリカバリ回路３６６４０に提供されてよい。ＡＤＣ３６６５０は、ＶＩ、ＶＱ、ＨＩ、及びＨＱ信号線の各々に提供されてよい。図３６６で分かり得るように、信号がデジタルに変換された後にこれらを獲得する新規のＭＳＦＦＰＥ３６６６０が提供され、これらはクロック遅延３６６６４を受け得る。遅延信号は、等化及び偏波処理を介してフィルタリングを提供するためにポラライザ及び等化器コンポーネント３６６６２により処理されてよく、出力信号はＡＤＣ３６６５０のアナログ側に提供されてよい。等価は、以下でより詳細に説明される積分（integrating）判定帰還型等化器（decision feedback equalizer、ＤＦＥ）加算器を利用することにより実行されてよい。
図３６７は、従来の加算器３６７００を示す回路図であり、図３６８は、関連する差分が強調された、積分ＤＦＥ加算器３６８００を示す回路図である。従来の加算器３６７００において、帯域幅は、抵抗器３６７１０及びキャパシタンス３６７２０により作成されたＲＣ時間定数により制限される。帯域幅が制限されることに追加で、この設計は静的電流とゲイン・帯域幅トレードオフとに起因して高い電力消費を有する。
対照的に、積分ＤＦＥ加算器３６８００は、静的電流及び解決時間要件が存在しないため、低電力設計を有する。従来の加算器３６７００の抵抗器３６７１０はリセット可能キャパシタ３６８１０で置換され、出力キャパシタ電圧は（ＣＬＫ＝０の）リセットの間にリセットされる。キャパシタンス３６８２０は、上記で説明されたキャパシタンス３６７２０と同じである。次いで、電荷が（ＣＬＫ＝１の）積分の間に積分され、次いで、これは端部でサンプリングされる。
図３６９は、ＤＦＥ加算器３６９００設計に関してさらなる詳細を提供する概略図である。オペアンプ３６９１０が、帯域幅増大及びオフセット相殺のためにブーストデバイス３６９５０に関連したコモンモードフィードバックに提供される。信号は、プリアンプ３６９２０に、次いで出力のためにスライサ３６９３０に提供されてよい。回路はまた、ＤＦＥフィードバックタップ３６９４０及びＤＦＥ入力３６９６０を含む。
図３７０は、加算増幅器出力信号３７０１０とｓｔｒｏｎｇ－ａｒｍ－１（ＳＡ１）信号３７０２０とに関してクロック信号３７００５を示すＤＦＥ加算器３６９００設計に関連したグラフ３７０００である。加算器は、２つのフェーズ、すなわちリセット及び積分で、上記で論じられたリセットスイッチを利用する。それは、５Ｇシンボル／ｓについてフルの５ＧＨｚクロックレートをサポートでき、コモンモードフィードバックを提供する。カスコード構成された（cascode-configured）デバイスは帯域幅増大を提供し、ブーストデバイスが帯域幅及びオフセット相殺のために提供されてよい。ＡＣ結合キャパシタがオフセットを除去するために提供されてよく、７つのプリアンプ及びスライスの使用が７つの異なる閾値（オフセット）のために提供されてよい。意図的クロックスキューが、最適点における加算器出力のサンプリングを可能にするためにＣＬＫ＿ＳＵＭとＣＬＫ＿ＳＬＩＣＥＲとの間に提供されてよい。
図３７１が参照され、図３７１は、いくつかの例示的な態様に従う、ＲＦデバイス３７１１００のブロック図を概略的に示す。図３７１に示されるように、いくつかの例示的な態様において、ＲＦデバイス３７１１００はトランシーバを含んでよい。例えば、トランシーバは、半二重トランシーバ、全二重トランシーバなどを含んでよい。本明細書で説明されるＲＦデバイスは、図３Ａに示されるミリメートル波通信回路３００のＲＦ回路３２５（図３Ｄ）内の１つ以上の回路に組み込まれてよいが、ＲＦデバイスはこのようなものに限定されない。
いくつかの例示的な態様において、ＲＦデバイス３７１１００は、例えば上記で説明されたように、１つ以上のタイプの無線通信信号及び／又はシステムと関連して使用されてよい。
いくつかの例示的な態様において、ＲＦデバイス３７１１００は、少なくとも１つのアンテナ３７１１０１を含んでよく、かつ／あるいは該アンテナに動作上結合されてよい。例えば、アンテナ３７１１０１は、フェーズドアレイアンテナ、複数素子アンテナ、切り替えビームアンテナのセットなどを含んでよい。
いくつかの例示的な態様において、少なくとも１つのアンテナ３７１１０１は、別個の送信及び受信アンテナ素子を使用して送信及び受信機能性を実装してよい。いくつかの例示的な態様において、少なくとも１つのアンテナ３７１１０１は、共通の及び／又は一体化された送信／受信要素を使用して送信及び受信機能性を実装してよい。
いくつかの例示的な態様において、ＲＦデバイス３７１１００は、例えばＴｘ／Ｒｘスイッチ３７１１０５を含んでよく、これは、例えば以下で説明されるように、例えば、Ｒｘ信号を例えばＲｘデバイス３７１１００のＲｘパスに適用するように少なくとも１つのアンテナを切り替え、あるいは、Ｔｘ信号を例えばＲＦデバイス３７１１００のＴｘパスから受信するように少なくとも１つのアンテナ３７１１０１を切り替えるように構成されてよい。
いくつかの例示的な態様において、ＲＦデバイス３７１１００は、例えば電力増幅器（ＰＡ）３７１１１０を含んでよく、これは、例えば以下で説明されるように、Ｔｘ ＲＦ信号をＴｘ信号に増幅するように構成されてよい。例えば、ＰＡ３７１１１０は、広帯域ＰＡ、低帯域ＰＡ、アナログＰＡ、デジタルＰＡ、結合アナログ及びデジタルＰＡ、アウトフェージングＰＡ、ドハティＰＡなどを含んでよい。
いくつかの例示的な態様において、ＲＦデバイス３７１１００は、例えば低雑音増幅器（ＬＮＡ）３７１１１５を含んでよく、これは、例えば以下で説明されるように、Ｒｘ信号をＲｘ ＲＦ信号に増幅するように構成されてよい。例えば、ＬＮＡ３７１１１５は、広帯域増幅器、低帯域増幅器、アナログ増幅器、デジタル増幅器、結合デジタル及びアナログ増幅器などを含んでよい。
いくつかの例示的な態様において、ＲＦデバイス３７１１００は、例えば位相シフタ３７１１２０を含んでよく、これは、例えば以下で説明されるように、Ｔｘ ＲＦ信号の位相をシフトするように構成されてよい。
いくつかの例示的な態様において、ＲＦデバイス３７１１００は、例えば位相シフタ３７１１２５を含んでよく、これは、例えば以下で説明されるように、Ｒｘ信号の位相をシフトするように構成されてよい。
いくつかの例示的な態様において、位相シフタ３７１１２０及び／又は位相シフタ３７１１２０は、例えばトランジスタ回路を含んでよい。
いくつかの例示的な態様において、ＲＦデバイス３７１１００は、例えばＴｘ／Ｒｘスイッチ３７１１３０を含んでよく、これは、例えば以下で説明されるように、例えば、ＴｘパスからＴｘ信号を受信するようにミキサ３７１１２５を切り替え、あるいは、例えば、Ｒｘ信号をＲＦパスに提供するようにミキサ３７１１２０を切り替えるように構成されてよい。例えば、Ｔｘ／Ｒｘスイッチ３７１１３０は、複数の電界効果トランジスタ（Field Effect Transistor、ＦＥＴ）、スイッチング回路、スイッチング論理、スイッチングサブシステムなどを含んでよい。
いくつかの例示的な態様において、ＲＦデバイス３７１１００は、例えばスプリッタ／コンバイナ３７１１３５を含んでよく、これは、例えば、１つ以上のＲＦ信号を結合し、かつ／あるいは、例えば、１つ以上のＲＦ信号を分割するように構成されてよい。例えば、スプリッタ／コンバイナ３７１１３５は、１：４スプリッタ／コンバイナ、１：６スプリッタ／コンバイナ、２：６スプリッタ／コンバイナ、ウィルキンソンスプリッタ／コンバイナ、アナログスプリッタ／コンバイナ、デジタルスプリッタ／コンバイナ、及び／又はアナログスプリッタ／コンバイナのデジタルスプリッタ／コンバイナとの任意の組み合わせを含んでよい。
いくつかの例示的な態様において、ＲＦデバイス３７１１００は、例えばＴｘ／Ｒｘスイッチ３７１１４０を含んでよく、これは、例えば以下で説明されるように、例えば、ＴｘパスからＴｘ信号を受信するよう又はＲｘ信号をＲＦパスに提供するように、スプリッタ／コンバイナ３７１１３５を切り替えるよう構成されてよい。例えば、Ｔｘ／Ｒｘスイッチ３７１１４０は、例えば、複数のＦＥＴ、スイッチング回路、スイッチング論理、スイッチングサブシステムなどを含んでよい。
いくつかの例示的な態様において、ＲＦデバイス３７１１００は、例えばＲｘ増幅器３７１１４５を含んでよく、これは、例えば、Ｒｘ ＲＦ信号を増幅するように構成されてよい。
いくつかの例示的な態様において、ＲＦデバイス３７１１００は、例えばＴｘ増幅器３７１１５０を含んでよく、これは、例えば、Ｔｘ ＲＦ信号を増幅するように構成されてよい。
いくつかの例示的な態様において、Ｒｘ増幅器３７１１４５及び／又はＴｘ増幅器３７１１５０は、例えば、広帯域増幅器、低帯域増幅器、ＩＦ増幅器、アナログ増幅器、デジタル増幅器、及び／又は任意の他の増幅器を含んでよい。
いくつかの例示的な態様において、ＲＦデバイス３７１１００は、例えばミキサ３７１１５５を含んでよく、これは、例えば以下で説明されるように、例えば、Ｔｘ ＩＦ信号をＴｘ ＲＦ信号にアップコンバートするように構成されてよい。
いくつかの例示的な態様において、ＲＦデバイス３７１１００は、例えばミキサ３７１１６０を含んでよく、これは、例えば以下で説明されるように、例えば、Ｒｘ ＲＦ信号をＲｘ ＩＦ信号にダウンコンバートするように構成されてよい。
いくつかの例示的な態様において、ミキサ３７１１３５及び／又はミキサ３７１１６０は、例えば、ギルバートセルミキサ、アナログミキサ、デジタルミキサ、及び／又は任意の他のミキサを含んでよい。
いくつかの例示的な態様において、ＲＦデバイス３７１１００はＩＦユニット３７１１７０を含んでよく、これは、例えば以下で説明されるように、例えばＴｘ ＩＦ信号を生成し、かつ／あるいは例えばＲｘ ＩＦ信号を処理するように構成されてよい。
いくつかの例示的な態様において、ＩＦユニット３７１１７０は、デジタル回路、アナログ回路、及び／又は任意の他のＩＦ回路を含んでよい。
いくつかの態様において、例えば、ＲＦデバイス３７１１００は、Ｔｘモード又はＲｘモードで動作するように構成されてよい。
いくつかの例示的な態様において、ＲＦデバイス３７１１００がＴｘモードであるとき、Ｔｘ／Ｒｘスイッチ３７１１４０、３７１１３０、及び３７１１０５は、Ｔｘパスを接続するように切り替えられてよい。一例において、ＩＦユニット３７１１７０がＴｘ ＩＦ Ｔｘを生成してよく、Ｔｘ ＩＦ信号をミキサ３７１１５５に提供してよい。ミキサ３７１１５５は、所望の周波数帯域、例えば、６０ＧＨｚ周波数帯域で、Ｔｘ ＩＦをＴｘ ＲＦ信号にアップコンバートしてよい。
いくつかの例示的な態様において、Ｔｘモードにおいて、Ｔｘ増幅器３７１１４５はＴｘ ＲＦ信号を増幅してよく、スプリッタ／コンバイナ３７１１３５は、例えばスプリッタモードにおいて、Ｔｘ／Ｒｘスイッチ３７１１３０を介してＴｘ ＲＦ信号を位相シフタ３７１１２５に提供してよい。位相シフタ３７１１２５は、例えばコンステレーションポイントマップに従って、例えばＴｘ ＲＦ信号の位相を所望の位相にシフトしてよい。ＰＡ３７１１１０は、Ｔｘ ＲＦ信号をＴｘ信号に増幅してよい。Ｔｘ信号は、少なくとも１つのアンテナ３７１１０１を介して送信されてよい。
いくつかの例示的な態様において、ＲＦデバイスがＲｘモードであるとき、Ｔｘ／Ｒｘスイッチ３７１１４０、３７１１３０、３７１１０５は、Ｒｘパスを少なくとも１つのアンテナ３７１１０１に接続するように設定されてよい。
いくつかの例示的な態様において、Ｒｘモードにおいて、Ｒｘ信号は、Ｔｘ／Ｒｘスイッチ３７１１０５を介して少なくとも１つのアンテナ３７１１０１からＬＮＡ３７１１１５により受信されてよい。ＬＮＡ３７１１１５は、Ｒｘ信号をＲｘ ＲＦ信号に増幅してよい。位相シフタ３７１１２０は、例えばコンステレーションポイントマップに従って、Ｒｘ ＲＦ信号の位相を所望の位相にシフトしてよい。
いくつかの例示的な態様において、Ｒｘモードにおいて、コンバイナ／スプリッタ３７１１３０は、コンバイナモードで動作してよい。このモードにおいて、コンバイナ／スプリッタ３７１１３０は、Ｒｘ ＲＦ信号をＲｘ増幅器３７１１５０に提供してよい。ミキサ３７１１６０は、Ｒｘ ＲＦ信号をＲｘ ＩＦ信号にダウンコンバートしてよい。Ｒｘ ＩＦ信号は、例えば、ＩＦ回路３７１１７０に提供されてよい。ＩＦ回路３７１１７０は、Ｒｘ ＩＦ信号を処理するように構成されてよい。
図４に戻り、いくつかの例示的な態様において、ＲＦ回路４２５は無線アーキテクチャに従って構成されてよく、これは、少なくとも１つの双方向増幅器を含んでよく、これは、例えば以下で説明されるように、ＲＦ回路４２５のＴｘ方向において及び／又はＲＦ回路４２５のＲｘ方向においてＲＦ信号を増幅するように構成されてよい。
いくつかの例示的な態様において、いくつかのユースケース及び／又はシナリオにおいて、例えば以下で説明されるように、送信及び受信パスについて１つ以上の回路を共有し得る無線アーキテクチャを実装することは有利であり得る。受信及び／又は送信パスは、例えば、１つ以上の増幅器、１つ以上のスプリッタ、１つ以上のコンバイナ、１つ以上のミキサ、及び／又は必要な場合、１つ以上の他の追加的又は代替的コンポーネントを含んでよい。
いくつかの例示的な態様において、無線アーキテクチャは、例えば以下で説明されるように、双方向増幅器回路を含んでよい。有利には、双方向増幅器回路は、例えば、送信パスについての別個の回路、例えばＰＡと、受信パスについての別個の回路、例えばＬＮＡと、ＰＡ及びＬＡＮの間で切り替えるための１つ以上のスイッチと、含む回路と同様の性能を提供し得る。
いくつかの例示的な態様において、双方向増幅器は無線アーキテクチャ内に実装されたとき、例えば以下で説明されるように、例えばスイッチの必要を除去することにより１つ以上の恩恵を提供し及び／又は１つ以上の技術的問題を解決し得、挿入損失を除去することにより性能を向上させ得、かつ／あるいは、無線アーキテクチャ回路の面積サイズを例えば５０％まででさえ低減し得る。
いくつかの例示的な態様において、無線アーキテクチャは、例えば以下で説明されるように、例えば、少なくとも１つの双方向増幅器、少なくとも１つの双方向ミキサ、及び少なくとも１つの双方向スプリッタ／コンバイナを含んでよい。
いくつかの例示的な態様において、双方向増幅器回路は、アップコンバージョン及びダウンコンバージョン回路の一部として、例えばサブシステム４１５（図４）の一部として、フィルタリング及び増幅器回路の一部として、例えばサブシステム４２４（図４）の一部として、電力結合及び分割回路の一部として、例えばサブシステム４３０（図４）の一部として、及び／又は無線チェーン回路の一部として、例えばサブシステム４３５（図４）の一部として、及び／又は所望される場合任意の他のサブシステム及び／又は要素の一部として含まれてよく、かつ／あるいはこれらの１つ以上の動作及び／又は機能性を実行してよい。
次に図３７２が参照され、図３７２は、いくつかの例示的な態様に従う、ＲＦデバイス３７２１００のブロック図を概略的に示す。例えば、ＲＦデバイス３７２１００の１つ以上の要素及び／又はコンポーネントが、例えば上記で図１及び／又は図１Ａを参照して説明されたように、トランシーバの一部として実装されてよい。本明細書で説明されるＲＦデバイスは、図３Ａに示されるミリメートル波通信回路３００のＲＦ回路３２５（図３Ｄ）内の１つ以上の回路に組み込まれてもよいが、ＲＦデバイスはこのようなものに限定されない。
いくつかの例示的な態様において、ＲＦデバイス３７２１００は、例えば以下で説明されるように、Ｔｘ信号を送信するよう及びＲｘ信号を受信するように構成されたトランシーバを含んでよい。
いくつかの例示的な態様において、トランシーバは、第５世代（５Ｇ）セルラートランシーバを含んでよい。
いくつかの例示的な態様において、トランシーバは、６０ＧＨｚ周波数帯域を通じてＴｘ信号を送信するよう及びＲｘ信号を受信するように構成された６０ＧＨｚトランシーバを含んでよい。しかしながら、他の態様において、トランシーバは、任意の他の周波数帯域、例えば４５ＧＨｚを上回る周波数帯域を通じて、Ｔｘ信号を送信するよう及び／又はＲｘ信号を受信するように構成されたトランシーバを含んでよい。
他の態様において、トランシーバは、任意の他の追加的又は代替的な周波数帯域を通じて送信及び受信するように構成された任意の他タイプのトランシーバを含んでよい。
いくつかの例示的な態様において、トランシーバは半二重トランシーバを含んでよい。
いくつかの例示的な態様において、ＲＦデバイス３７２１００は、例えば１つ以上のフェーズアレイアンテナ及び／又は任意の他タイプのアンテナを含む、少なくとも１つのアンテナ３７２１０１を含んでよく、かつ／あるいは該アンテナに動作上結合されてよい。
いくつかの例示的な態様において、ＲＦデバイス３７２１００は、例えば以下で説明されるように、例えば双方向増幅器３７２１０５を含む、１つ以上の双方向増幅器を含んでよい。
いくつかの例示的な態様において、双方向増幅器３７２１０５は、例えば以下で説明されるように、ＰＡ及び／又はＬＮＡの１つ以上の動作及び／又は機能性を実行するように構成されてよい。
いくつかの例示的な態様において、ＲＦデバイス３７２１００は、例えば以下で説明されるように、双方向増幅器３７２１０５に動作上結合される位相シフタ３７２１１０を含んでよい。
いくつかの例示的な態様において、ＲＦデバイス３７２１００は、複数のアンテナパスを介して複数のアンテナ３７２１０１（図示されていない）に結合されてよい。例えば、アンテナパスは、双方向増幅器３７２１０５及び位相シフタ３７２１１０を含んでよい。
いくつかの例示的な態様において、ＲＦデバイス３７２１００は、例えば以下で説明されるように、位相シフタ３７２１１０及び双方向増幅器３７２１２０に動作上結合されるスプリッタ／コンバイナ３７２１１５を含んでよい。例えば、スプリッタ／コンバイナ３７２１１５は、例えば以下で説明されるように、Ｔｘ信号を複数のアンテナパスに分割するよう、及び複数のアンテナパスからの複数のＲｘ信号を結合するように構成されてよい。
いくつかの例示的な態様において、双方向増幅器３７２１２０は、例えば以下で説明されるように、Ｔｘ ＩＦ増幅器及び／又はＲｘ ＩＦ増幅器の１つ以上の動作及び／又は機能性を実行するように構成されてよい。Ｔｘ ＩＦ増幅器及び／又はＲｘ ＩＦ増幅器は、例えば以下で説明されるように、例えば、広帯域増幅器、低帯域増幅器、デジタル増幅器、アナログ増幅器、及び／又は結合アナログデジタル増幅器により実装されてよい。
いくつかの例示的な態様において、ＲＦデバイス３７２１００は、例えば以下で説明されるように、双方向増幅器３７２１２０に動作上結合されるミキサ３７２１２５を含んでよい。
いくつかの例示的な態様において、ＲＦデバイス３７２１００は、例えば以下で説明されるように、ミキサ３７２１２５に結合されたＩＦ回路３７２１７０を含んでよい。
いくつかの例示的な態様において、ＲＦデバイス３７２１００は制御回路３７２１８０を含んでよく、これは、例えば以下で説明されるように、双方向増幅器３７２１０５及び／又は３７２１２０を、例えばＴｘ信号を扱うためのＴｘモードと例えばＲｘ信号を扱うためのＲｘモードとの間で切り替えるように構成されてよい。
いくつかの例示的な態様において、Ｔｘモードにおいて、例えば、ＩＦ回路３７２１２０はＴｘ ＩＦ信号をミキサ３７２１５５に提供してよく、ミキサ３７２１５５は、所望の周波数帯域、例えば６０ＧＨｚ周波数帯域及び／又は任意の他の周波数帯域で、Ｔｘ ＩＦ信号をＴｘ ＲＦ信号にアップコンバートしてよい。
いくつかの例示的な態様において、双方向増幅器３７２１２０は、Ｔｘ ＲＦ信号を増幅してよく、増幅されたＴｘ ＲＦ信号をスプリッタ／コンバイナ３７２１１５に提供してよい。例えば、スプリッタ／コンバイナ３７２２１５は、例えば、複数のアンテナパス間でＴｘ ＲＦ信号を分割することにより、増幅されたＴｘ ＲＦ信号を位相シフタ３７２１１０に提供してよい。例えば、位相シフタ３７２１１０は、例えば変調方式に基づいて、増幅されたＴｘ ＲＦ信号の位相を所望の位相にシフトしてよい。
いくつかの例示的な態様において、双方向増幅器３７２１０５は、位相シフタ３７２１１０からの増幅されたＴｘ ＲＦ信号を増幅してよく、Ｔｘ信号をアンテナ３７２１０１に提供してよい。
いくつかの例示的な態様において、ＲＸモードにおいて、Ｒｘ信号が１つ以上のアンテナ３７２１０１により受信されてよい。双方向増幅器３７２１２０は、例えばアンテナ３７２１０１からのＲｘ信号を増幅してよく、増幅されたＲｘ ＲＦ信号を位相シフタ３７２１１０に提供してよい。位相シフタ３７２１１０は、例えば、変調方式、例えば直交振幅変調（ＱＡＭ）方式又は任意の他の方式に基づいて、増幅されたＲｘ ＲＦ信号の位相を所望の位相にシフトしてよい。コンバイナ／スプリッタ３７２１１５は、例えば、複数のアンテナパスからの増幅されたＲｘ ＲＦ信号を結合することにより、増幅されたＲｘ ＲＦ信号を双方向増幅器３７２１２０に提供してよい。
いくつかの例示的な態様において、双方向増幅器３７２１２０は、増幅されたＲｘ ＲＦ信号を増幅してよく、増幅されたＲｘ ＲＦ信号をミキサ３７２１２５に提供してよい。ミキサ３７２１２５は、増幅されたＲｘ ＲＦ信号をＲｘ ＩＦ信号にダウンコンバートしてよい。ＩＦ回路３７２１２０はＲｘ ＩＦ信号を処理してよい。
いくつかの例示的な態様において、双方向増幅器、例えば双方向増幅器３７２１０５及び／又は双方向増幅器３７２１２０は、例えば以下で説明されるように、Ｔｘモードにおいて増幅されたＴｘ信号を提供するためにＴｘ信号を増幅する第１増幅器と、Ｒｘモードにおいて増幅されたＲｘ信号を提供するためにＲｘ信号を増幅する第２増幅器とを含んでよい。
いくつかの例示的な態様において、双方向増幅器、例えば双方向増幅器３７２１０５及び／又は双方向増幅器３７２１２０は、例えば以下で説明されるように、Ｔｘモードにおいて第１入力部／出力部から第１増幅器にＴｘ信号を提供し、及びＲｘモードにおいて第２増幅器からの増幅されたＲｘ信号を第１入力部／出力部で出力する、第１変圧器を含んでよい。
いくつかの例示的な態様において、双方向増幅器、例えば双方向増幅器３７２１０５及び／又は双方向増幅器３７２１２０は、例えば以下で説明されるように、Ｒｘモードにおいて第２入力部／出力部から第２増幅器にＲｘ信号を提供し、Ｔｘモードにおいて第１増幅器からの増幅されたＴｘ信号を第２入力部／出力部で出力する、第２変圧器を含んでよい。
いくつかの例示的な態様において、双方向増幅器、例えば双方向増幅器３７２１０５及び／又は双方向増幅器３７２１２０は、例えば以下で説明されるように、Ｔｘモードにおいて複数の作動電圧を第１増幅器に、及び複数の非作動電圧を第２増幅器に切り替える、複数のスイッチを含んでよい。
いくつかの例示的な態様において、例えば、第１の実装方式によれば、複数のスイッチは、例えば以下で説明されるように、Ｒｘモードにおいて、複数の作動電圧を第２増幅器に、及び複数の非作動電圧を第１増幅器に切り替えるように構成されてよい。
いくつかの例示的な態様において、複数の作動電圧は、例えば以下で説明されるように、Ｔｘモードにおいて第１増幅器の少なくとも１つのドレインに印加され、及びＲｘモードにおいて第２増幅器の少なくとも１つのドレインに印加される、ドレイン電圧を含んでよい。一例において、スイッチは、例えば以下で説明されるように、Ｔｘモードにおいて第１増幅器の少なくとも１つのドレインに、及びＲｘモードにおいて第２増幅器の少なくとも１つのドレインに、ドレイン電圧を印加するように構成されてよい。
いくつかの例示的な態様において、複数の非作動電圧は、例えば以下で説明されるように、Ｔｘモードにおいて第２増幅器の少なくとも１つのドレインに印加され、及びＲｘモードにおいて第１増幅器の少なくとも１つのドレインに印加される、ソース電圧を含んでよい。一例において、スイッチは、例えば以下で説明されるように、Ｔｘモードにおいて第２増幅器の少なくとも１つのドレインに、及びＲｘモードにおいて第１増幅器の少なくとも１つのドレインに、ソース電圧を印加するように構成されてよい。
いくつかの例示的な態様において、複数のスイッチは、例えば以下で説明されるように、第２増幅器の少なくとも１つのドレインをＴｘモードにおけるドレイン電圧とＲｘモードにおけるソース電圧との間で切り替える第１スイッチと、第１増幅器の少なくとも１つのドレインをＴｘモードにおけるソース電圧とＲｘモードにおけるドレイン電圧との間で切り替える第２スイッチとを含んでよい。
いくつかの例示的な態様において、双方向増幅器３７２１０５及び／又は双方向増幅器３７２１２０は、例えば以下で説明されるように、第１変圧器から第１増幅器の第１入力部にＴｘ信号を提供する第１キャパシタと、第１変圧器から第１増幅器の第２入力部にＴｘ信号を提供する第２キャパシタと、第２変圧器から第２増幅器の第１入力部にＲｘ信号を提供する第３キャパシタと、第２変圧器から第２増幅器の第２入力部にＲｘ信号を提供する第４キャパシタとを含んでよい。
いくつかの例示的な態様において、双方向増幅器３７２１０５及び／又は双方向増幅器３７２１２０の第１及び第２増幅器のうち少なくとも１つの増幅器は、例えば以下で説明されるように、コモンソース負性金属酸化膜半導体（Negative Metal Oxide Semiconductor、ＮＭＯＳ）ＦＥＴを含んでよい。
いくつかの例示的な態様において、例えば、第２の実装方式によれば、複数の作動電圧は、例えば以下で説明されるように、Ｔｘモードにおいて第１増幅器の少なくとも１つのドレインに印加され、及びＲｘモードにおいて第２増幅器の少なくとも１つのドレインに印加される、ドレイン電圧を含んでよい。
いくつかの例示的な態様において、複数の作動電圧は、例えば以下で説明されるように、Ｔｘモードにおいて第１増幅器の少なくとも１つのゲートに印加され、及びＲｘモードにおいて第２増幅器の少なくとも１つのゲートに印加される、バイアス電圧を含んでよい。
いくつかの例示的な態様において、複数の作動電圧は、例えば以下で説明されるように、Ｔｘモードにおいて第１増幅器の少なくとも１つのソースに印加され、及びＲｘモードにおいて第２増幅器の少なくとも１つのソースに印加される、ソース電圧を含んでよい。
いくつかの例示的な態様において、複数の非作動電圧は、例えば以下で説明されるように、Ｔｘモードにおいて第２増幅器の少なくとも１つのゲートに印加され、及びＲｘモードにおいて第１増幅器の少なくとも１つのゲートに印加される、ドレイン電圧と、Ｔｘモードにおいて第２増幅器の少なくとも１つのソースに印加され、及びＲｘモードにおいて第１増幅器の少なくとも１つのソースに印加される、バイアス電圧とを含んでよい。
いくつかの例示的な態様において、複数のスイッチは、例えば以下で説明されるように、第２増幅器の少なくとも１つのドレイン及び第１増幅器の少なくとも１つのゲートをＴｘモードにおけるドレイン電圧とＲｘモードにおけるバイアス電圧との間で切り替える第１スイッチ、第１増幅器の少なくとも１つのソースをＴｘモードにおけるバイアス電圧とＲｘモードにおけるソース電圧との間で切り替える第２スイッチ、第２増幅器の少なくとも１つのソースをＴｘモードにおけるソース電圧とＲｘモードにおけるバイアス電圧との間で切り替える第３スイッチ、及び／又は第２増幅器の少なくとも１つのドレイン及び第１増幅器の少なくとも１つのゲートをＴｘモードにおけるバイアス電圧とＲｘモードにおけるドレイン電圧との間で切り替える第４スイッチを含んでよい。
いくつかの例示的な態様において、例えば、第３の実装方式によれば、複数の作動電圧は、例えば以下で説明されるように、Ｔｘモードにおいて第１増幅器の少なくとも１つのソースに印加され、及びＲｘモードにおいて第２増幅器の少なくとも１つのドレインに印加される、ドレイン電圧を含んでよい。
いくつかの例示的な態様において、複数の作動電圧は、例えば以下で説明されるように、Ｔｘモードにおいて第１増幅器の少なくとも１つのドレインに印加され、及びＲｘモードにおいて第２増幅器の少なくとも１つのソースに印加される、ソース電圧を含んでよい。
いくつかの例示的な態様において、複数の作動電圧は、例えば以下で説明されるように、Ｔｘモードにおいて第１増幅器の少なくとも１つのゲートに印加される第１バイアス電圧と、Ｒｘモードにおいて第２増幅器の少なくとも１つのゲートに印加される第２バイアス電圧とを含んでよい。
いくつかの例示的な態様において、複数の非作動電圧は、例えば以下で説明されるように、Ｔｘモードにおいて第２増幅器の少なくとも１つのドレインに及び第２の増幅器の少なくとも１つのソースに印加される第１バイアス電圧と、Ｒｘモードにおいて第１増幅器の少なくとも１つのドレインに及び第１増幅器の少なくとも１つのソースに印加される第２バイアス電圧とを含んでよい。
いくつかの例示的な態様において、複数のスイッチは、例えば以下で説明されるように、第２増幅器の少なくとも１つのドレイン及び第１増幅器の少なくとも１つのゲートをＴｘモードにおけるソース電圧とＲｘモードにおける第２バイアス電圧との間で切り替える第１スイッチ、第１増幅器の少なくとも１つのソースをＴｘモードにおける第１バイアス電圧とＲｘモードにおける第２電圧との間で切り替える第２スイッチ、第２増幅器の少なくとも１つのソースをＴｘモードにおけるドレイン電圧とＲｘモードにおける第２バイアス電圧との間で切り替える第３スイッチ、及び／又は第１増幅器の少なくとも１つのドレイン及び第２増幅器の少なくとも１つのゲートをＴｘモードにおける第１バイアス電圧とＲｘモードにおけるドレイン電圧との間で切り替える第４スイッチを含んでよい。
いくつかの例示的な態様において、例えば以下で説明されるように、第１増幅器は１つ以上の正性金属酸化膜半導体（Positive Metal Oxide Semiconductor、ＰＭＯＳ）ＦＥＴを含んでよく、かつ／あるいは、第２増幅器は１つ以上の負性金属酸化膜半導体（ＮＭＯＳ）ＦＥＴを含んでよい。
いくつかの例示的な態様において、制御回路３７２１８０は、例えば以下で説明されるように、例えばＴｘモード又はＲｘモードに従って、双方向増幅器３７２１０５及び／又は双方向増幅器３７２１２０の第１増幅器と第２増幅器との間で複数のスイッチを制御可能に切り替えるために複数の制御信号を提供するように構成されてよい。
いくつかの例示的な態様において、例えば以下で説明されるように、双方向増幅器３７２１０５及び／又は双方向増幅器３７２１２０の第１増幅器は、例えばＰＡを含んでよく、かつ／あるいは、双方向増幅器３７２１０５及び／又は双方向増幅器３７２１２０の第２増幅器は、例えばＬＮＡを含んでよい。
いくつかの例示的な態様において、例えば以下で説明されるように、双方向増幅器３７２１０５及び／又は双方向増幅器３７２１２０の第１増幅器は、例えば第１のコモンソースＦＥＴ対を含んでよく、かつ／あるいは、双方向増幅器３７２１０５及び／又は双方向増幅器３７２１２０の第２増幅器は、例えば第２のコモンソースＦＥＴ対を含んでよい。
図３７３が参照され、図３７３は、いくつかの例示的な態様に従う双方向増幅器回路３７３１００を概略的に示す。例えば、双方向増幅器３７２１０５（図３７２）及び／又は双方向増幅器３７２１２０（図３７２）は、双方向増幅器回路３７３１００の１つ以上の要素及び／又は機能性を実装してよい。本明細書で説明される双方向増幅器は、図３Ａに示されるミリメートル波通信回路３００のＲＦ回路３２５（図３Ｄ）内の１つ以上の回路（例えば、無線チェーン回路３２５）に組み込まれてよいが、増幅器はこのようなものに限定されない。
いくつかの例示的な態様において、双方向増幅器３７３１００は、例えば以下で説明されるように、トランジスタ（Ｑ１）３７３１１０及び（Ｑ２）３７３１２０のコモンソースＦＥＴ差動対と、トランジスタ（Ｑ３）３７３１３０及び（Ｑ３）３７３１４０のコモンソースＦＥＴ差動対と、入力／出力ノード１３１５０と、入力／出力ノード３７３１５５と、入力／出力ノード３７３１６０と、入力／出力ノード３７３１６５と、変圧器３７３１７０と、変圧器３７３１３５と、例えばスイッチ３７３１８０、３７３１８５、３７３１９０及び／又は１３１９５を含む複数のスイッチとを含んでよい。
いくつかの例示的な態様において、第１のコモンソーストランジスタ対、例えばトランジスタ（Ｑ１）３７３１１０、（Ｑ２）３７３１２０、並びに第２のコモンソーストランジスタ対、例えばトランジスタ（Ｑ３）３７３１３０及び（Ｑ４）３７３１４０は、同じタイプのものでよく、ＮＭＯＳＦＥＴ又はＰＭＯＳＦＥＴなどを含んでよい。
いくつかの例示的な態様において、ＦＥＴは、３つの端子、ソース（Ｓ）、ドレイン（Ｄ）、及びゲート（Ｇ）を含んでよい。ソース（Ｓ）は、キャリアがトランジスタのチャネルに入る端子でよい。例えば、ソースＳでチャネルに入る電流は、ソース電流ＩＳにより示されてよい。ドレイン（Ｄ）は、キャリアがトランジスタのチャネルを出る端子でよい。例えば、ドレイン（Ｄ）端子でチャネルに入る電流は、ＩＤにより示されてよく、ドレイン対ソース電圧は、ＶＤＳとして示されてよい。ゲート（Ｇ）端子は、チャネル導電性を変調してよく、例えば、ＩＤは、ゲート（Ｇ）端子に電圧を印加することにより制御されてよい。
いくつかの例示的な態様において、双方向増幅器３７３１００は、ＲＦデバイス、例えばＲＦデバイス３７２１００（図３７２）の、ＲｘパスにおけるＬＮＡとして、及び／又はＴｘパスにおけるＰＡとして実装されてよい。
いくつかの例示的な態様において、スイッチ３７３１８０、３７３１８５、３７３１９０、及び／又は３７３１９５は、例えば以下で説明されるように、双方向増幅器３７３１００をＴｘモード乃至Ｒｘモードの間で切り替えてよい。
いくつかの例示的な態様において、スイッチ３７３１８０、３７３１８５、３７３１９０、及び／又は３７３１９５は、例えば以下で説明されるように、第１のコモンソーストランジスタ対（Ｑ１）３７３１１０、（Ｑ２）３７３１２０、及び／又は第２のコモンソーストランジスタ対（Ｑ３）３７３１３０及び（Ｑ４）３７３１４０を、例えば、複数の作動電圧及び／又は非作動電圧をコモンソーストランジスタ対（Ｑ１）３７３１１０、（Ｑ２）３７３１２０、及び／又はコモンソーストランジスタ対（Ｑ３）３７３１３０及び（Ｑ４）３７３１４０に接続することにより、アクティブ及び／又は非アクティブにしてよい。
いくつかの例示的な態様において、複数の作動電圧は、例えばＴｘモードにおいて、例えば、第１のコモンソーストランジスタ対（Ｑ１）３７３１１０、（Ｑ２）３７３１２０のドレイン（Ｄ）で印加され得るドレイン電圧ＶＤＤを含んでよい。例えば、ドレイン電圧ＶＤＤは、例えばＲｘモードにおいて、第２のコモンソーストランジスタ対（Ｑ３）３７３１３０及び（Ｑ４）３７３１４０のドレイン（Ｄ）に印加されてよい。
いくつかの例示的な態様において、複数の作動電圧は、例えばＴｘモードにおいて、第１のコモンソーストランジスタ対（Ｑ１）３７３１１０、（Ｑ２）３７３１２０のゲート（Ｇ）に印加され得るバイアス電圧Ｖｂｉａｓを含んでよい。例えば、バイアス電圧Ｖｂｉａｓは、例えばＲｘモードにおいて、第２のコモンソーストランジスタ対（Ｑ３）３７３１３０及び（Ｑ４）３７３１４０のゲートに印加されてよい。
いくつかの例示的な態様において、複数の作動電圧は、例えばＴｘモードにおいて、第１のコモンソーストランジスタ対（Ｑ１）３７３１１０、（Ｑ２）３７３１２０のソース（Ｓ）に印加され得るソース電圧ＶＳＳを含んでよい。例えば、ソース電圧ＶＳＳは、例えばＲｘモードにおいて、第２のコモンソーストランジスタ対（Ｑ３）３７３１３０及び（Ｑ４）３７３１４０のソース（Ｓ）に印加されてよい。
いくつかの例示的な態様において、複数の非作動電圧は、例えばＴｘモードにおいて第２のコモンソーストランジスタ対（Ｑ３）３７３１３０及び（Ｑ４）３７３１４０のゲート（Ｇ）に印加され得、及び例えばＲｘモードにおいてコモン第１ソーストランジスタ対（Ｑ１）３７３１１０、（Ｑ２）３７３１２０のゲート（Ｇ）に印加され得る、ドレイン電圧ＶＤＤを含んでよい。例えば、バイアス電圧Ｖｂｉａｓが、例えばＴｘモードにおいて、第２のコモンソーストランジスタ対（Ｑ３）３７３１３０及び（Ｑ４）３７３１４０のソース（Ｓ）に印加されてよく、例えばＲｘモードにおいて、第１のコモンソーストランジスタ対（Ｑ１）３７３１１０、（Ｑ２）３７３１２０のソース（Ｓ）に印加されてよい。
いくつかの例示的な態様において、スイッチ３７３１８０は、第２のコモンソーストランジスタ対（Ｑ３）３７３１３０及び（Ｑ４）３７３１４０のドレイン（Ｄ）並びに第１のコモンソーストランジスタ対（Ｑ１）３７３１１０、（Ｑ２）３７３１２０のゲート（Ｇ）を例えばＴｘモードにおけるドレイン電圧ＶＤＤと例えばＲｘモードにおけるバイアス電圧Ｖｂｉａｓとの間で切り替えてよい。
いくつかの例示的な態様において、スイッチ３７３１８５は、第１のコモンソーストランジスタ対（Ｑ１）３７３１１０、（Ｑ２）３７３１２０のソース（Ｓ）を例えばＴｘモードにおけるバイアス電圧Ｖｂｉａｓと例えばＲｘモードにおけるソース電圧ＶＳＳとの間で切り替えてよい。
いくつかの例示的な態様において、スイッチ３７３１９０は、第２のコモンソーストランジスタ対（Ｑ３）３７３１３０及び（Ｑ４）３７３１４０のソース（Ｓ）を例えばＴｘモードにおけるソース電圧ＶＳＳと例えばＲｘモードにおけるバイアス電圧Ｖｂｉａｓとの間で切り替えてよい。
いくつかの例示的な態様において、スイッチ３７３１９５は、第２のコモンソーストランジスタ対（Ｑ３）３７３１３０及び（Ｑ４）３７３１４０のドレイン（Ｄ）並びに第１のコモンソーストランジスタ対（Ｑ１）３７３１１０、（Ｑ２）３７３１２０のゲート（Ｇ）を例えばＴｘモードにおけるバイアス電圧Ｖｂｉａｓと例えばＲｘモードにおけるドレイン電圧ＶＤＤとの間で切り替えてよい。しかしながら、ＴｘモードとＲｘモードとは交換可能であり、Ｔｘモードの上記例はＲｘモードに適用可能であり得、その逆も同様であることが理解されるべきである。
図３７４が参照され、図３７４は、いくつかの例示的な態様に従う双方向増幅器回路３７４１００を概略的に示す。例えば、双方向増幅器３７２１０５（図３７２）及び／又は双方向増幅器３７２１２０（図３７２）は、双方向増幅器回路３７４１００の１つ以上の要素及び／又は機能性を実装してよい。本明細書で説明される双方向増幅器は、図３Ａに示されるミリメートル波通信回路３００のＲＦ回路３２５（図３Ｄ）内の１つ以上の回路（例えば、無線チェーン回路３２５）に組み込まれてよいが、増幅器はこのようなものに限定されない。
いくつかの例示的な態様において、双方向増幅器３７４１００は、例えば以下で説明されるように、トランジスタ３７４１１０及び３７４１２０のコモンソースＦＥＴ差動対と、トランジスタ３７４１３０及び３７４１４０のコモンソースＦＥＴ差動対と、入力／出力ノード３７４１５０と、入力／出力ノード３７４１５５と、変圧器３７４１５３と、入力／出力ノード３７４１６０と、入力／出力ノード３７４１６５と、変圧器３７４１６３と、キャパシタ３７４１７０と、キャパシタ３７４１７２と、キャパシタ３７４１７４と、キャパシタ３７４１７６と、抵抗器３７４１８０と、抵抗器３７４１８２と、抵抗器３７４１８４と、抵抗器３７４１８０と、スイッチ３７４１９０と、スイッチ３７４１９５とを含んでよい。
いくつかの例示的な態様において、例えば、トランジスタ３７４１１０、３７４１２０、３７４１３０、及び／又は３７４１４０のサイズに基づいて、キャパシタ３７４１７０、３７４１７２、３７４１７４、及び／又は３７４１７６の値は約１０フェムトファラド（femtofarad、ｆＦ）乃至約１０ピコファラド（picofarad、ｐＦ）の間で変動してよく、抵抗器３７４１８０、３７４１８２、３７４１８４、及び／又は３７４１８０の値は約１００オーム乃至約１０Ｋオームの間で変動してよい。いくつかの例示的な態様において、他の範囲が使用されてよい。
いくつかの例示的な態様において、第１のコモンソーストランジスタ対、例えばトランジスタ（Ｑ１）３７４１１０、（Ｑ２）３７４１２０、並びに第２のコモンソーストランジスタ対、例えばトランジスタ（Ｑ３）３７４１３０及び（Ｑ４）３７４１４０は、同じタイプのものでよく、ＮＭＯＳＦＥＴ又はＰＭＯＳＦＥＴなどを含んでよい。
いくつかの例示的な態様において、双方向増幅器３７４１００は、ＲＦデバイス、例えばＲＦデバイス３７２１００（図３７２）の、ＲｘパスにおけるＬＮＡとして、及び／又はＴｘパスにおけるＰＡとして実装されてよい。
いくつかの例示的な態様において、スイッチ３７４１９０、及び／又は３７４１９５は、例えば以下で説明されるように、双方向増幅器３７４１００をＴｘモード乃至Ｒｘモードの間で切り替えてよい。
いくつかの例示的な態様において、スイッチ３７４１９０、及び／又は３７４１９５は、例えば以下で説明されるように、第１のコモンソーストランジスタ対（Ｑ１）３７４１１０及び（Ｑ２）３７４１２０、及び／又は第２のコモンソーストランジスタ対（Ｑ３）３７４１３０及び（Ｑ４）３７４１４０を、例えば、複数の作動電圧及び／又は非作動電圧をコモンソーストランジスタ対（Ｑ１）３７４１１０、（Ｑ２）３７４１２０、及び／又はコモンソーストランジスタ対（Ｑ３）３７４１３０及び（Ｑ４）３７４１４０に接続することにより、アクティブ及び／又は非アクティブにしてよい。
いくつかの例示的な態様において、複数の作動電圧は、例えばＴｘモードにおいて第１のコモンソーストランジスタ対（Ｑ１）３７４１１０及び（Ｑ２）３７４１２０のドレイン（Ｄ）に印加され得、及び／又は例えばＲｘモードにおいて第２のコモンソースＦＥＴ差動対トランジスタ（Ｑ３）３７４１３０及び（Ｑ４）３７４１４０のドレイン（Ｄ）に印加され得る、ドレイン電圧ＶＤＤを例えば含んでよい。
いくつかの例示的な態様において、複数の非作動電圧は、例えばＴｘモードにおいて第２のコモンソーストランジスタ対（Ｑ３）３７４１３０及び（Ｑ４）３７４１４０のドレイン（Ｄ）に印加され得、及び／又は例えばＲｘモードにおいて第１のコモンソーストランジスタ対（Ｑ１）３７４１１０及び（Ｑ２）３７４１２０のドレイン（Ｄ）に印加され得る、ソース電圧ＶＳＳを含んでよい。
いくつかの例示的な態様において、スイッチ３７４１９５は、コモンソーストランジスタ対（Ｑ３）３７４１３０及び（Ｑ４）３７４１４０のドレイン（Ｄ）を例えばＴｘモードにおけるドレイン電圧ＶＤＤと例えばＲｘモードにおけるソース電圧ＶＳＳとの間で切り替えてよい。
いくつかの例示的な態様において、スイッチ３７４１９０は、第１のコモンソーストランジスタ対（Ｑ１）３７４１１０及び（Ｑ２）３７４１２０のドレインを例えばＴｘモードにおけるソース電圧ＶＳＳと例えばＲｘモードにおけるドレイン電圧ＶＤＤとの間で切り替えてよい。しかしながら、ＴｘモードとＲｘモードとは交換可能であり、Ｔｘモードの上記例はＲｘモードに適用可能であり得、その逆も同様であることが理解されるべきである。
いくつかの例示的な態様において、例えば、キャパシタ３７４１７０は、変圧器３７４１５３からトランジスタ（Ｑ３）３７４１３０のゲート（Ｇ）に入力信号を提供してよく、キャパシタ３７４１７６は、変圧器３７４１５３からトランジスタ（Ｑ４）３７４１４０のゲート（Ｇ）に入力信号を提供してよく、キャパシタ３７４１７２は、変圧器３７４１６３からトランジスタ（Ｑ１）３７４１１０のゲート（Ｇ）に入力信号を提供してよく、かつ／あるいは、キャパシタ３７４１７４は、変圧器３７４１６３からトランジスタ（Ｑ２）３７４１２０のゲート（Ｇ）に入力信号を提供してよい。
いくつかの例示的な態様において、例えば、トランジスタ（Ｑ１）３７４１１０、（Ｑ２）３７４１２０、（Ｑ３）３７４１３０、及び／又は（Ｑ４）３７４１４０は、同じタイプのものでよく、ＮＭＯＳＦＥＴ又はＰＭＯＳＦＥＴなどを含んでよい。
図３７５が参照され、図３７５は、いくつかの例示的な態様に従う双方向増幅器回路３７５１００を概略的に示す。例えば、双方向増幅器３７２１０５（図３７２）及び／又は双方向増幅器３７２１２０（図３７２）は、双方向増幅器回路３７５１００の１つ以上の要素及び／又は機能性を実装してよい。
いくつかの例示的な態様において、双方向増幅器３７５１００は、例えば以下で説明されるように、トランジスタ（Ｑ１）３７５１１０及び（Ｑ２）３７５１２０のコモンソースＦＥＴ差動対と、トランジスタ（Ｑ３）３７５１３０及び（Ｑ４）３７５１４０のコモンソースＦＥＴ差動対と、入力／出力ノード３７５１５０と、入力／出力ノード３７５１５５と、入力／出力ノード３７５１６０と、入力／出力ノード３７５１６５と、変圧器３７５１７０と、変圧器３７５１７５と、例えばスイッチ３７５１８０、３７５１８５、３７５１９０及び／又は３７５１９５を含む（上記でも固定する）複数のスイッチとを含んでよい。
いくつかの例示的な態様において、第１のコモンソーストランジスタ対、例えばトランジスタ（Ｑ１）３７５１１０、（Ｑ２）３７５１２０は、同じタイプのものでよく、ＮＭＯＳＦＥＴを含んでよく、かつ／あるいは、第２のコモンソーストランジスタ対、例えばトランジスタ（Ｑ３）３７５１３０及び（Ｑ４）３７５１４０は、同じタイプのものでよく、ＰＭＯＳＦＥＴを含んでよい。
いくつかの例示的な態様において、第１のコモンソーストランジスタ対、例えばトランジスタ（Ｑ１）３７５１１０、（Ｑ２）３７５１２０は、同じタイプのものでよく、ＰＭＯＳＦＥＴを含んでよく、かつ／あるいは、第２のコモンソーストランジスタ対、例えばトランジスタ（Ｑ３）３７５１３０及び（Ｑ４）３７５１４０は、同じタイプのものでよく、ＮＭＯＳＦＥＴを含んでよい。
他の態様において、トランジスタ３７５１１０、３７５１２０、３７５１３０、及び／又は３７５１４０は、任意の他タイプのトランジスタを含んでよい。
いくつかの例示的な態様において、双方向増幅器３７５１００は、ＲＦデバイス、例えばＲＦデバイス３７２１００（図３７２）の、ＲｘパスにおけるＬＮＡとして、及び／又はＴｘパスにおけるＰＡとして実装されてよい。
いくつかの例示的な態様において、スイッチ３７５１８０、３７５１８５、３７５１９０、及び／又は３７５１９５は、例えば以下で説明されるように、双方向増幅器３７５１００をＴｘモード乃至Ｒｘモードの間で切り替えてよい。
いくつかの例示的な態様において、スイッチ３７５１８０、３７５１８５、３７５１９０、及び／又は３７５１９５は、例えば以下で説明されるように、第１のコモンソーストランジスタ対（Ｑ１）３７５１１０及び（Ｑ２）３７５１２０、及び／又は第２のコモンソーストランジスタ対（Ｑ３）３７５１３０及び（Ｑ４）３７５１４０を、例えば、複数の作動電圧及び／又は非作動電圧を第１のコモンソーストランジスタ対（Ｑ１）３７５１１０、（Ｑ２）３７５１２０、及び／又は第２のコモンソーストランジスタ対（Ｑ３）３７５１３０及び（Ｑ４）３７５１４０に接続することにより、アクティブ及び／又は非アクティブにしてよい。
いくつかの例示的な態様において、複数の作動電圧は、例えばＴｘモードにおいて第２のコモンソーストランジスタ対（Ｑ３）３７５１３０及び（Ｑ４）３７５１４０のソース（Ｓ）に印加され得、及び／又は例えばＲｘモードにおいて第１のコモンソーストランジスタ対（Ｑ１）３７５１１０及び（Ｑ２）３７５１２０のドレイン（Ｄ）に印加され得る、ドレイン電圧ＶＤＤを例えば含んでよい。
いくつかの例示的な態様において、複数の作動電圧は、例えばＴｘモードにおいて第２のコモンソーストランジスタ対（Ｑ３）３７５１３０及び（Ｑ４）３７５１４０のドレイン（Ｄ）に印加され得、及び／又は例えばＲｘモードにおいて第１のコモンソーストランジスタ対（Ｑ１）３７５１１０及び（Ｑ２）３７５１２０のソース（Ｓ）に印加され得る、ソース電圧ＶＳＳを例えば含んでよい。
いくつかの例示的な態様において、複数の作動電圧は、例えばＴｘモードにおいて第２のコモンソーストランジスタ対（Ｑ３）３７５１３０及び（Ｑ４）３７５１４０のゲート（Ｇ）に印加され得る第１バイアス電圧Ｖｂｉａｓ１、及び／又は例えばＲｘモードにおいて第１のコモンソーストランジスタ対（Ｑ１）３７５１１０及び（Ｑ２）３７５１２０のゲート（Ｇ）に印加され得る第２バイアス電圧Ｖｂｉａｓ２を例えば含んでよい。
いくつかの例示的な態様において、複数の非作動電圧は、例えばＴｘモードにおいて第１のコモンソーストランジスタ対（Ｑ１）３７５１１０及び（Ｑ２）３７５１２０のドレイン（Ｄ）に及びソース（Ｓ）に印加され得る第１バイアス電圧Ｖｂｉａｓ１、及び／又は例えばＲｘモードにおいて第２のコモンソーストランジスタ対（Ｑ３）３７５１３０及び（Ｑ４）３７５１４０のドレイン（Ｄ）に及びソース（Ｓ）に印加され得る第２バイアス電圧Ｖｂｉａｓ２を含んでよい。
いくつかの例示的な態様において、スイッチ３７５１９５は、第２のコモンソーストランジスタ対（Ｑ３）３７５１３０及び（Ｑ４）３７５１４０のドレイン（Ｄ）並びに第１のコモンソーストランジスタ対（Ｑ１）３７５１１０及び（Ｑ２）３７５１２０のゲート（Ｇ）をＴｘモードにおけるソース電圧ＶＳＳとＲｘモードにおける第２バイアス電圧Ｖｂｉａｓ２との間で切り替えてよい。
いくつかの例示的な態様において、スイッチ３７５１９０は、第１のコモンソーストランジスタ対（Ｑ１）３７５１１０及び（Ｑ２）３７５１２０のソース（Ｓ）を例えばＴｘモードにおける第１バイアス電圧Ｖｂｉａｓ１と例えばＲｘモードにおけるソース電圧ＶＳＳとの間で切り替えてよい。
いくつかの例示的な態様において、スイッチ３７５１８５は、第２のコモンソーストランジスタ対（Ｑ３）３７５１３０および（Ｑ４）３７５１４０のソース（Ｓ）を例えばＴｘモードにおけるドレイン電圧と例えばＲｘモードにおける第２バイアス電圧Ｖｂｉａｓ２との間で切り替えてよい。
いくつかの例示的な態様において、スイッチ３７５１８０は、第１のコモンソーストランジスタ対（Ｑ１）３７５１１０及び（Ｑ２）３７５１２０のドレイン（Ｄ）並びに第２のコモンソーストランジスタ対（Ｑ３）３７５１３０および（Ｑ４）３７５１４０のゲート（Ｇ）を例えばＴｘモードにおける第１バイアス電圧Ｖｂｉａｓ１と例えばＲｘモードにおけるドレイン電圧ＶＤＤとの間で切り替えてよい。
図４に戻り、いくつかの例示的な態様において、ＲＦ回路４２５は無線アーキテクチャに従って構成されてよく、これは、少なくとも１つの双方向スプリッタ及びコンバイナ回路を含んでよく、これは、例えば以下で説明されるように、ＲＦ回路４２５のＴｘ方向においてＲＦ信号を分割し、及び／又はＲＦ回路４２５のＲｘ方向において複数のアンテナからのＲＦ信号を結合するように構成されてよい。
いくつかの例示的な態様において、例えば、５Ｇのセルラーシステム、及び／又は約６０ＧＨｚの通信周波数を有するＷＬＡＮ、例えばＷｉＧｉｇなどの、ミリメートル波アプリケーションが、例えば以下で説明されるように、双方向スプリッタ及びコンバイナ回路を含んでよい。
いくつかの例示的な態様において、双方向スプリッタ及びコンバイナ回路は複数の低電流増幅器を含んでよい。例えば、低電流増幅器は、例えば以下で説明されるように、例えば、ＲＦ負荷／ソース、例えば、低電流増幅器への共通ポートに、例えば複数の抵抗器により、動作上結合され得る変圧器を使用することにより、例えば５０オームインピーダンス又は任意の他のインピーダンスに対して構成されてよい。
いくつかの例示的な態様において、ＲＦ負荷／ソースは、例えば以下で説明されるように、例えばＲＦソースとして、分割ネットワークの一部として実装され、該分割ネットワークに結合され、かつ／あるいは該分割ネットワークにおいて使用されてよい。
いくつかの例示的な態様において、ＲＦ負荷／ソースは、例えば以下で説明されるように、例えばＲＦ負荷として、結合ネットワークの一部として実装され、該結合ネットワークに結合され、かつ／あるいは該結合ネットワークにおいて使用されてよい。
いくつかの例示的な態様において、ＲＦ負荷／ソースは、例えば、双方向スプリッタ及びコンバイナ回路に結合され得る回路、例えば増幅器回路の、インピーダンスを表してよい。
一例において、変圧器及び／又はＲＦ負荷は、例えば以下で説明されるように、分割ネットワークの一部として実装され、該分割ネットワークに結合され、かつ／あるいは該分割ネットワークにおいて使用されてよい。分割ネットワークは、例えば以下で説明されるように、入力ポートからの信号を例えば６つ以上の出力ポートへ分割してよい。他の態様において、任意の他の数の出力ポートが使用されてよい。
一例において、変圧器及び／又はＲＦ負荷／ソースは、例えば以下で説明されるように、結合ネットワークの一部として実装され、該結合ネットワークに結合され、かつ／あるいは該結合ネットワークにおいて使用されてよい。結合ネットワークは、例えば６つ以上の入力ポートからの信号を出力ポートにおける信号に結合してよい。他の態様において、任意の他の数の入力ポートが使用されてよい。
いくつかの例示的な態様において、アクティブ双方向スプリッタ及びコンバイナ（active bidirectional splitter and combiner、ＡＢＤＳＣ）が複数のトランジスタを利用してよく、該トランジスタは、例えば、低電流増幅器のトポロジへ実装されてよい。例えば、低電流増幅器は、例えば以下で説明されるように、その寄生、例えば内部キャパシタンス及び／又は抵抗に起因して、電流スイッチ及び／又は整合要素の双方として動作するために使用されてよい。
有利には、いくつかの例示的な態様において、ＡＢＤＳＣは、例えば低い電流消費、ポート間の高い絶縁、低い挿入損失、全ポートにおける良い整合性能を有する、例えば小さいサイズのパッケージにおいてでさえ、実装されてよい。いくつかの態様において、ＡＢＤＳＣは、これら属性、技術的利点、及び／又は恩恵のうちいくつか又はすべてを提供し、及び／又は１つ以上の追加的又は代替的な属性及び／又は技術的利点及び／又は恩恵を提供するように構成されてよい。
いくつかの例示的な態様において、ＡＢＤＳＣは、例えば以下で説明されるように、２つの動作モード、例えば結合モード及び／又は分割モードで動作するように構成されてよい。
いくつかの例示的な態様において、例えば結合モードにおいて、低電流増幅器は、例えば以下で説明されるように、その電流をＲＦ負荷／ソース及び／又は変圧器を通じて駆動してよく、１つ以上の、例えばすべてのアクティブ増幅器からの電流の結合を結果としてもたらす。
いくつかの例示的な態様において、例えば分割モードにおいて、共通入力が、例えば以下で説明されるように、ＲＦ負荷／ソース、例えばＲＦソース、及び／又は変圧器により、複数の増幅器を駆動してよい。
いくつかの例示的な態様において、ＡＢＤＳＣは、例えば５Ｇ、ＷｉＧｉｇなどの複数の放射素子をサポートする例えば少なくともいくつかのアプリケーションについて、例えば向上した又は最適な電力結合及び／又は電力分割さえ可能にするために、例えば１つ以上の技術的恩恵及び／又は利点を提供するように構成されてよい。例えば、５Ｇ及び／又はＷｉＧｉｇデバイスは、フェーズドアレイアンテナ及び／又はマルチプルインプットマルチプルアウトプット（multiple-input-multiple-output、ＭＩＭＯ）アーキテクチャを含んでよい。他の態様において、ＡＢＤＳＣは、任意の他の技術と共に、及び／又は任意の他の無線通信周波数帯域及び／又はデバイスに関して実装されてよい。
いくつかの例示的な態様において、ＡＢＤＳＣは、例えば以下で説明されるように、例えばカスコードトポロジに従って実装されてよい。
いくつかの例示的な態様において、ＡＢＤＳＣは、例えば以下で説明されるように、例えばコモンソース（ＣＳ）トポロジに従って実装されてよい。
いくつかの例示的な態様において、ＡＢＤＳＣは、例えば以下で説明されるように、例えばコモンソース／コモンゲート（ＣＧ／ＣＳ）トポロジに従って実装されてよい。
いくつかの例示的な態様において、ＡＢＤＳＣは、例えば以下で説明されるように、例えばコモンゲートトポロジ（ＣＧ）トポロジに従って実装されてよい。
他の態様において、ＡＢＤＳＣは、トポロジの組み合わせに基づいて、及び／又は任意の他の追加的又は代替的なトポロジに従って実装されてよい。
いくつかの例示的な態様において、ＡＢＤＳＣは、電力結合／分割回路の一部として、例えば、所望される場合にサブシステム４３０（図４）の一部として含まれてよく、かつ／あるいは電力結合／分割回路の１つ以上の動作及び／又は機能性を実行してよい。
次に図３７６が参照され、図３７６は、いくつかの例示的な態様に従う、ＡＢＤＳＣ３７６１００のカスコードトポロジを含むトランシーバ３７６０００のブロック図を概略的に示す。
いくつかの例示的な態様において、トランシーバ３７６０００は、例えば以下で説明されるように、１つ以上のＴｘ信号を送信し、１つ以上のＲｘ信号を受信するように構成されてよい。
いくつかの例示的な態様において、トランシーバ３７６０００は、例えば、６０ＧＨｚ周波数帯域を通じてＴｘ信号を送信し及びＲｘ信号を受信するように構成された６０ＧＨｚトランシーバを含んでよい。
いくつかの例示的な態様において、トランシーバは半二重トランシーバを含んでよい。
いくつかの例示的な態様において、トランシーバ３７６０００は５Ｇセルラートランシーバを含んでよい。
他の態様において、トランシーバ３７６０００は任意の他タイプのトランシーバを含んでよく、かつ／あるいは任意の他の周波数帯域を通じてＴｘ及び／又はＲｘ信号を通信するように構成されてよい。
いくつかの例示的な態様において、トランシーバ３７６０００は、１つ以上のアンテナ３７６２００を含んでよく、あるいは該アンテナに動作上結合されてよい。
いくつかの例示的な態様において、アンテナ３７６２００は、１つ以上のフェーズアレイアンテナ及び／又は任意の他タイプのアンテナを含んでよい。
いくつかの例示的な態様において、ＡＢＤＳＣ３７６１００は、例えば以下で説明されるように、コンバイナモードとスプリッタモードとの間で切り替え可能であってよい。
いくつかの例示的な態様において、ＡＢＤＳＣ３７６１００は複数のアンテナインターフェイス３７６１１５を含んでよく、該アンテナインターフェイスは、例えば以下で説明されるように、コンバイナモードにおいてそれぞれの複数のアンテナポート１６１９０から複数のＲｘ信号を受信し、及びスプリッタモードにおいて複数のＴｘ信号をそれぞれの複数のアンテナポート３７６１９０に出力するように構成されてよい。
いくつかの例示的な態様において、ＡＢＤＳＣ３７６１００は、例えば以下で説明されるように、ＡＢＤＳＣ３７６１００を増幅回路３７６１０５に動作上結合するためにＲＦ負荷／ソース３７６１０１、例えば変圧器３７６１１０を含んでよい。
いくつかの例示的な態様において、ＲＦ負荷／ソース、例えばＲＦ負荷／ソース３７６１０１、例えば変圧器３７６１１０のインピーダンスは、例えば以下で説明されるように、スプリッタモードにおいて増幅回路３７６１０５から複数のアンテナインターフェイス３７６１１５にＴｘ信号を転送するように構成されてよい。
いくつかの例示的な態様において、ＲＦ負荷／ソース３７６１０１、例えば変圧器３７６１１０は、例えば以下で説明されるように、コンバイナモードにおいて、複数のＲｘ信号を増幅回路３７６１０５に提供される結合Ｒｘ信号へと結合するように構成されてよい。
いくつかの例示的な態様において、複数のアンテナインターフェイス３７６１１５のうちのアンテナインターフェイス３７６１１５は、例えば、カスコード接続における第１トランジスタ対、例えばトランジスタ３７６１２０及び３７６１３０を含んでよく、これは、例えば以下で説明されるように、例えば、第１トランジスタ対のトランジスタ、例えばトランジスタ３７６１３０により、例えば、スプリッタモードにおいてアクティブにされ、コンバイナモードにおいて非アクティブにされてよい。
いくつかの例示的な態様において、アンテナインターフェイス３７６１１５は、例えば、カスコード接続における第２トランジスタ対、例えばトランジスタ３７６１４０及び３７６１５０を含んでよく、これは、例えば以下で説明されるように、例えば、第２トランジスタ対のトランジスタ、例えばトランジスタ３７６１５０により、例えば、コンバイナモードにおいてアクティブにされ、スプリッタモードにおいて非アクティブにされてよい。
いくつかの例示的な態様において、例えば以下で説明されるように、第１トランジスタ対、例えばトランジスタ３７６１２０及び３７６１３０は、ＦＥＴの第１の対を含んでよく、かつ／あるいは、第２トランジスタ対、例えばトランジスタ３７６１４０及び３７６１５０は、ＦＥＴの第２の対を含んでよい。他の態様において、任意の他タイプのトランジスタが使用されてよい。
いくつかの例示的な態様において、複数のアンテナインターフェイス３７６１１５は、例えば以下で説明されるように、少なくとも４つのアンテナインターフェイスを含んでよい。
いくつかの例示的な態様において、アンテナインターフェイス３７６１１５の数はアンテナポート及び／又はアンテナの数と同様であってよい。例えば、４つのアンテナ及び／又はアンテナポートについて、ＡＢＤＳＣ３７６１００は４つのアンテナインターフェイス３７６１１５を含んでよい。この例において、ＡＢＤＳＣ３７６１００は、１：４ ＡＢＤＳＣと呼ばれてよい。
いくつかの例示的な態様において、ＡＢＤＳＣ３７６１００は、例えば６つのアンテナ及び／又はアンテナポートからの／への信号を分割及び／又は結合するように６つのアンテナインターフェイス３７６１１５を含んでよい。この例において、ＡＢＤＳＣ３７６１００は、１：６ ＡＢＤＳＣと呼ばれてよい。
他の態様において、ＡＢＤＳＣ３７６１００は任意の他の数のアンテナインターフェイス３７６１１５を含んでよく、かつ／あるいは、ＡＢＤＳＣ３７６１００は任意の他の１：Ｘ ＡＢＤＳＣを含んでよく、ここでＸ＞１である。
いくつかの例示的な態様において、例えば、トランジスタ３７６１２０、３７６１３０、３７６１４０、及び／又は３７６１５０は、ＦＥＴ、金属酸化膜半導体ＦＥＴ（ＭＯＳＦＥＴ）トランジスタ、バイポーラ接合トランジスタ（bipolar junction transistors、ＢＪＴ）、及び／又は任意の他タイプのトランジスタを含んでよい。ＭＯＳＦＥＴトランジスタは、負性ＭＯＳＦＥＴ及び／又は正性ＭＯＳＦＥＴ（ＰＭＯＳ）を含んでよい。例えば、ＢＪＴは、ネガティブ・ポジティブ・ネガティブ（Negative-Positive-Negative、ＮＰＮ）トランジスタ及び／又はポジティブ・ネガティブ・ポジティブ（Positive-Negative-Positive、ＰＮＰ）トランジスタを含んでよい。
いくつかの例示的な態様において、例えば、トランジスタ３７６１２０、３７６１３０、３７６１４０、及び／又は３７６１５０は、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ、及び／又はＮＭＯＳ及び／又はＰＭＯＳトランジスタの組み合わせを含んでよい。
有利には、ＮＭＯＳ及びＰＭＯＳトランジスタの組み合わせは、例えばＤＣブロックキャパシタなどのＡＢＤＳＣ３７６１００内のコンポーネントの数を低減し、異なるバイアス条件下でトランジスタの寄生を低減し得、かつ／あるいはＡＢＤＳＣ３７６１００の全体性能を向上させ得る。
いくつかの例示的な態様において、ＡＢＤＳＣ３７６１００は、例えばトランジスタ３７６１２０に動作上結合される抵抗器３７６１８０を含んでよい。例えば、抵抗器３７６１８０は、例えば、トランジスタ（Ｑ１）のドレイン（Ｄ）に少なくともバイアスをかけるために構成された、１５０Ω抵抗及び／又は任意の他の適切な値を有してよい。
いくつかの例示的な態様において、ＡＢＤＳＣ３７６１００は、アクティブ負荷３７６１８０、例えば抵抗器を含んでよい。例えば、アクティブ負荷３７６１８０は、例えば、その三極間領域（triode region）にあるように構成されたトランジスタを含んでよい。
いくつかの例示的な態様において、ＡＢＤＳＣ３７６１００は、例えば、ＤＣ電圧をトランジスタ３７６１２０のゲート（Ｇ）に提供するように動作上結合される、直流（Direct Current、ＤＣ）電圧源３７６１６０を含んでよい。
いくつかの例示的な態様において、ＡＢＤＳＣ３７６１００は、例えば、ＤＣ電圧を例えば抵抗器３７６１８０を通じてトランジスタ３７６１２０のドレイン（Ｄ）に提供するように動作上結合される、ＤＣ電圧源３７６１７０を含んでよい。
いくつかの例示的な態様において、ＡＢＤＳＣ３７６１００は、コントローラ回路３７６１０７を含んでよく、かつ／あるいは該コントローラ回路に動作上結合されてよく、これは、例えば以下で説明されるように、ＡＢＤＳＣ３７６１００をスプリッタモードとコンバイナモードとの間で制御可能に切り替えるように構成されてよい。
いくつかの例示的な態様において、コントローラ回路３７６１０７は、例えばスプリッタモードにおいて、トランジスタ（Ｑ４）３７６１５０をＯＦＦ状態に切り替えるように構成されてよい。例えば、スプリッタモードにおいて、ＲＦ負荷／ソース３７６１０１、例えば変圧器３７６１１０は、例えば増幅回路３７６１０５から提供されるＲＦ信号を、少なくともいくつかのトランジスタ、例えばトランジスタ３７６１３０に提供してよい。例えば、複数のアンテナ３７６２００のうち１つ以上の、例えば各々のアンテナに提供される信号は、トランジスタ３７６１２０のドレイン（Ｄ）から提供されてよい。
いくつかの例示的な態様において、コントローラ回路３７６１０７は、例えばコンバイナモードにおいて、トランジスタ３７６１２０をＯＦＦ状態に切り替えるように構成されてよい。例えば、コンバイナモードにおいて、複数のアンテナ３７６２００のうち１つ以上の、例えば各々のアンテナからのＲＦ信号は、トランジスタ３７６１４０のゲート（Ｇ）に提供されてよい。例えば、コンバイナモードにおいて、例えば複数のアンテナインターフェイス３７６１１５のうち各アンテナインターフェイスのトランジスタ３７６１５０は、アンテナ信号をＲＦ負荷／ソース３７６１０１、例えば変圧器３７６１１０に提供してよい。例えば、ＲＦ負荷／ソース３７６１０１、例えば変圧器３７６１１０は、複数のアンテナインターフェイス３７６１１５のトランジスタ３７６１５０からの信号を結合して、結合信号を増幅回路３７６１０５に提供してよい。
以下は、いくつかの例示的な態様に従う、コンバイナモードおいて及びスプリッタモードにおいて例えば１：４ ＡＢＤＳＣ、例えば１：４ ＡＢＤＳＣ ３７６１００により達成され得る、シミュレートされたパラメータの一例である。
Figure 2024059722000078
以下は、いくつかの例示的な態様に従う、コンバイナモードおいて及びスプリッタモードにおいて例えば１：６ ＡＢＤＳＣ、例えば１：６ ＡＢＤＳＣ ３７６１００により達成され得る、測定されたパラメータの一例である。
Figure 2024059722000079
いくつかの例示的な態様において、増幅回路３７６１０５は、例えばＴｘ信号を増幅するための少なくとも１つの電力増幅器（ＰＡ）、及び／又はＲｘ信号を増幅するための少なくとも１つの低雑音増幅器（ＬＮＡ）を含んでよい。
いくつかの例示的な態様において、ＡＢＤＳＣ ３７６１００は、増幅回路３７６１３０における双方向増幅器からＴｘ信号を受信し、及び／又は増幅回路３７６１５０における双方向増幅器に結合Ｒｘ信号を提供するように動作上結合されてよい。例えば、増幅回路３７６１０５は、例えば上記で説明されたように、双方向増幅器３７２２０５（図３７２）の１つ以上の要素を含むよう、及び／又は１つ以上の機能性を実行するように構成されてよい。
他の態様において、増幅回路３７６１５０は、例えば双方向増幅器の代わりに、１つ以上の別個の増幅器、例えばＴｘ増幅器及びＲｘ増幅器を含んでよい。
いくつかの例示的な態様において、例えば、増幅回路３７６１０５は、結合Ｒｘ信号を増幅Ｒｘ信号へ増幅するように構成されてよく、かつ／あるいはアップコンバートされたＴｘ信号を増幅することによりＴｘ信号を生成するように構成されてよい。
いくつかの例示的な態様において、トランシーバ３７６０００は、ミキサ、例えばミキサ３７２２２５（図３７２）を含んでよく、これは、ＩＦ Ｔｘ信号をアップコンバートＴｘ信号にアップコンバートし、及び／又は増幅Ｒｘ信号をＩＦ Ｒｘ信号にダウンコンバートするように構成されてよい。
いくつかの例示的な態様において、トランシーバ３７６０００は、１つ以上のＩＦ信号をミキサに提供するために、例えばＩＦサブシステム３７２１７０（図３７２）の１つ以上の要素を含む、ＩＦ回路を含んでよい。例えば、ＩＦ回路は、ＩＦ Ｒｘ信号に基づき第１デジタル信号を生成し、及び／又は第２デジタル信号に基づきＩＦ Ｔｘ信号を生成するように構成されてよい。
次に図３７７が参照され、図３７７は、いくつかの例示的な態様に従う、ＡＢＤＳＣ３７７１００のコモンソーストポロジの回路図を概略的に示す。
いくつかの例示的な態様において、例えば、ＡＢＤＳＣ３７７１００は、トランシーバの一部として、例えばトランシーバ３７６００（図３７６）の一部として、例えばＡＢＤＳＣ３７６１００（図３７６）の代わりに実装されてよい。本明細書で説明されるＡＢＤＳＣは、図３Ａに示されるミリメートル波通信回路３００のＲＦ回路３２５（図３Ｄ）内の１つ以上の回路（例えば、電力結合及び分割回路３７４）に組み込まれてよいが、ＡＢＤＳＣはこのようなものに限定されない。
いくつかの例示的な態様において、ＡＢＤＳＣ３７７１００は、例えば以下で説明されるように、コンバイナモードとスプリッタモードとの間で切り替え可能であってよい。
いくつかの例示的な態様において、ＡＢＤＳＣ３７７１００は、例えば以下で説明されるように、例えば、ＲＦ負荷／ソース３７７１０１と、変圧器３７７１１０と、複数のアンテナインターフェイス３７７１１５とを含んでよい。
いくつかの例示的な態様において、アンテナインターフェイス３７７１１５の数は、アンテナポート及び／又はアンテナの数と同様であってよい。例えば、４つのアンテナ及び／又はアンテナポートについて、ＡＢＤＳＣ３７７１００は４つのアンテナインターフェイス３７７１１５を含んでよい。例えば、ＡＢＤＳＣ３７７１００は、１：４ ＡＢＤＳＣと呼ばれてよい。６つのアンテナ及び／又はアンテナポートについて、ＡＢＤＳＣ３７７１００は６つのアンテナインターフェイス３７７１１５を含んでよい。例えば、ＡＢＤＳＣ３７７１００は、１：６ ＡＢＤＳＣと呼ばれてよい。他の態様において、ＡＢＤＳＣ３７７１００は任意の他の数のアンテナインターフェイス３７７１１５を含んでよく、かつ／あるいは、ＡＢＤＳＣ３７７１００は任意の他の１：Ｘ ＡＢＤＳＣを含んでよく、ここでＸ＞１である。
いくつかの例示的な態様において、複数のアンテナインターフェイス３７７１１５のうちのアンテナインターフェイス３７７１１５は、例えば、コモンソース接続を有する第１トランジスタ３７７１２０を含んでよい。例えば、トランジスタ３７７１２０は、例えば以下で説明されるように、スプリッタモードにおいてアクティブにされてよく、コンバイナモードにおいて非アクティブにされてよい。
いくつかの例示的な態様において、アンテナインターフェイス３７７１１５は、コモンソース接続を有する第２トランジスタ３７７１３０を含んでよい。例えば、トランジスタ３７７１３０は、例えば以下で説明されるように、コンバイナモードにおいてアクティブにされてよく、スプリッタモードにおいて非アクティブにされてよい。
いくつかの例示的な態様において、例えば、トランジスタ３７７１２０及び３７７１３０は、ＦＥＴ、ＭＯＳＦＥＴトランジスタ、ＢＪＴなどを含んでよい。例えば、ＭＯＳＦＥＴは、ＮＭＯＳ及び／又はＰＭＯＳトランジスタを含んでよい。例えば、ＢＪＴは、ＮＰＮ及び／又はＰＮＰトランジスタを含んでよい。
一例において、トランジスタ３７７１２０及び３７７１３０は、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ、及び／又はＮＭＯＳ及びＰＭＯＳトランジスタの組み合わせを含んでよい。
有利には、ＮＭＯＳ及びＰＭＯＳトランジスタの組み合わせは、例えばＤＣブロックキャパシタなどのＡＢＤＳＣ３７７１００内のコンポーネントの数を低減し、異なるバイアス条件下でトランジスタの寄生を低減し得、かつ／あるいはＡＢＤＳＣ３７７１００の全体性能を向上させ得る。
他の態様において、トランジスタ３７７１２０及び／又は３７７１３０は、任意の他タイプのトランジスタを含んでよい。
いくつかの例示的な態様において、アンテナインターフェイス３７７１１５は抵抗器３７７１８０を含んでよく、これは、トランジスタ３７７１２０のドレイン（Ｄ）に動作上結合されてよい。例えば、抵抗器３７７１８０は、例えばトランジスタ３７７１２０のドレイン（Ｄ）にバイアスをかけるために、１５０Ω抵抗及び／又は任意の他の適切な値を有してよい。いくつかの他の態様において、アンテナインターフェイス３７７１１５は負荷３７７１８０、例えば抵抗器３７７１８０を含んでよい。例えば、負荷３７７１８０は、アクティブ負荷、例えばトランジスタの三極間領域にあるように構成されたトランジスタを含んでよい。
いくつかの例示的な態様において、アンテナインターフェイス３７７１１５は、例えば抵抗器３７７１８５などの高抵抗コンポーネントを含んでよく、これは、トランジスタ３７７１２０のゲート（Ｇ）に動作上結合されてよい。例えば、抵抗器３７７１８５は、例えばトランジスタ３７７１２０のドレイン（Ｄ）にバイアスをかけるために、２ＫΩ抵抗及び／又は任意の他の適切な値を有してよい。いくつかの他の態様において、抵抗器３７７１８５は、アクティブ負荷、例えばその三極間領域にあるように構成されたトランジスタ、及び／又は任意の他のアクティブ負荷で置換されてよい。
いくつかの例示的な態様において、アンテナインターフェイス３７７１１５は抵抗器３７７１９０を含んでよく、これは、トランジスタ３７７１３０のゲート（Ｇ）に動作上結合されてよい。例えば、抵抗器３７７１９０は、例えばトランジスタ（Ｑ１）３７７１３０のゲート（Ｇ）にバイアスをかけるために、２ＫΩ抵抗及び／又は任意の他の適切な値を有してよい。いくつかの他の態様において、抵抗器３７７１９０は、アクティブ負荷、例えばその三極間領域にあるように構成されたトランジスタ、及び／又は任意の他のアクティブ負荷で置換されてよい。
いくつかの例示的な態様において、アンテナインターフェイス３７７１１５はキャパシタ３７７１４０を含んでよく、これは、トランジスタ３７７１２０のゲート（Ｇ）に動作上結合されてよい。例えば、キャパシタ３７７１４０は、例えば、１５のＱファクタで６０ＧＨｚ帯域について１００フェムトファラド（ｆＦ）などの、低／中Ｑキャパシタを含んでよく、これは、例えば、変圧器３７７１１０をトランジスタ３７７１２０のゲートバイアス電圧から切り離すように構成されてよい。他の態様において、任意の他のキャパシタンス値及びＱファクタが使用されてよい。他の態様において、キャパシタは、例えばＰＭＯＳ及び／又はＮＭＯＳトランジスタが一緒に使用され得るとき、冗長であってよい。
いくつかの例示的な態様において、アンテナインターフェイス３７７１１５はキャパシタ３７７１５０を含んでよく、これは、トランジスタ３７７１３０のゲート（Ｇ）に動作上結合されてよい。例えば、キャパシタ３７７１５０は、例えば、１５のＱファクタで６０ＧＨｚ帯域について１００ｆＦなどの、低／中Ｑキャパシタを含んでよく、これは、例えば、トランジスタ３７７１２０のドレインバイアスをトランジスタ３７７１３０のゲートバイアス電圧から切り離すように構成されてよい。他の態様において、任意の他のキャパシタンス値及びＱファクタが使用されてよい。他の態様において、キャパシタは、例えばＰＭＯＳ及び／又はＮＭＯＳトランジスタが一緒に使用され得るとき、冗長であってよい。
いくつかの例示的な態様において、トランジスタ３７７１２０及び／又は３７７１３０は、二重の機能性で動作するように構成されてよい。例えば、第１機能性モードにおいて、トランジスタ３７７１２０及び／又は３７７１３０は増幅器として機能してよく、かつ／あるいは、第２機能性モードにおいて、トランジスタ３７７１２０及び／又は３７７１３０はスイッチとして機能してよい。例えば、トランジスタ３７７１２０及び／又は３７７１３０は、例えば以下で説明されるように、ＡＢＤＳＣ３７７１１０の方向性を、例えばスプリッタ方向及び／又はコンバイナ方向の間で切り替えるように構成されてよい。
いくつかの例示的な態様において、ＤＣ電圧源３７７１６０が、ＤＣ電圧をトランジスタ３７７１２０のゲート（Ｇ）に供給してよい。例えば、ＤＣ電圧源３７７１７０は、ＤＣ電圧を例えば抵抗器３７７１８０を通じてトランジスタ３７７１２０のドレイン（Ｄ）に供給してよい。
いくつかの例示的な態様において、ＡＢＤＳＣ３７７１００は、コントローラ回路３７６１０７（図３７６）を含んでよく、かつ／あるいは該コントローラ回路に動作上結合されてよく、これは、例えば以下で説明されるように、ＡＢＤＳＣ３７７１００をスプリッタモードとコンバイナモードとの間で制御可能に切り替えるように構成されてよい。
いくつかの例示的な態様において、コントローラ回路３７６１０７（図３７６）は、例えばスプリッタモードにおいて、トランジスタ３７７１３０をＯＦＦ状態に切り替えるように構成されてよい。例えば、スプリッタモードにおいて、ＲＦ負荷／ソース３７７１０１、例えば変圧器３７７１１０は、例えば増幅回路３７６１０５から提供されるＲＦ信号を、アンテナインターフェイス３７７１１５の少なくともいくつかのトランジスタ、例えばトランジスタ３７７１２０に提供してよい。例えば、複数のアンテナ３７６２００のうち１つ以上の、例えば各々のアンテナ、例えばアンテナ３７６２００（図３７６）に提供される信号は、複数のアンテナインターフェイス３７７１１５のうち１つ以上の、例えば各々のアンテナインターフェイスの、トランジスタ３７７１２０のドレイン（Ｄ）から提供されてよい。
いくつかの例示的な態様において、コントローラ回路３７６１０７（図３７６）は、例えばコンバイナモードにおいて、トランジスタ３７７１２０をＯＦＦ状態に切り替えるように構成されてよい。例えば、コンバイナモードにおいて、複数のアンテナ、例えばアンテナ３７６２００（図３７６）のうち１つ以上の、例えば各々のアンテナからのＲＦ信号は、複数のアンテナインターフェイス３７７１１５のうち１つ以上の、例えば各々のアンテナインターフェイスの、トランジスタ３７７１３０のゲート（Ｇ）に提供されてよい。例えば、コンバイナモードにおいて、複数のアンテナインターフェイス３７７１１５のうち１つ以上のアンテナインターフェイス、例えば各々のアンテナインターフェイスの、トランジスタ３７７１３０は、アンテナ信号をＲＦ負荷／ソース３７７１０１、例えば変圧器３７７１１０に提供してよい。例えば、ＲＦ負荷／ソース３７７１０１、例えば変圧器３７７１１０は、１つ以上のアンテナインターフェイス３７７１１５のトランジスタ３７７１３０からの信号を結合してよく、結合信号を増幅回路３７６１０５（図３７６）に提供してよい。
以下は、いくつかの例示的な態様に従う、コンバイナモードおいて及びスプリッタモードにおいて例えば１：４ ＡＢＤＳＣ、例えば１：４ ＡＢＤＳＣ ３７７１００により達成され得る、シミュレートされたパラメータの一例である。
Figure 2024059722000080
以下は、いくつかの例示的な態様に従う、コンバイナモードおいて及びスプリッタモードにおいて例えば１：６ ＡＢＤＳＣ、例えば１：６ ＡＢＤＳＣ ３７７１００により達成され得る、シミュレートされたパラメータの一例である。
Figure 2024059722000081
表Ｔ４
次に図３７８が参照され、図３７８は、いくつかの例示的な態様に従う、ＡＢＤＳＣ３７８１００のコモンゲートトポロジを概略的に示す。
いくつかの例示的な態様において、例えば、ＡＢＤＳＣ３７８１００は、トランシーバの一部として、例えばトランシーバ３７６００（図３７６）の一部として、例えばＡＢＤＳＣ３７６１００（図３７６）の代わりに実装されてよい。
いくつかの例示的な態様において、ＡＢＤＳＣ３７８１００は、例えば以下で説明されるように、コンバイナモードとスプリッタモードとの間で切り替え可能であってよい。
いくつかの例示的な態様において、ＡＢＤＳＣ３７８１００は、例えば以下で説明されるように、ＲＦ負荷／ソース３７８１０１、例えば変圧器３７８１１０と、複数のアンテナインターフェイス３７８１１５とを含んでよい。
いくつかの例示的な態様において、アンテナインターフェイス３７８１１５の数は、アンテナポート及び／又はアンテナの数と同様であってよい。例えば、４つのアンテナ及び／又はアンテナポートについて、ＡＢＤＳＣ３７８１００は４つのアンテナインターフェイス３７８１１５を含んでよい。例えば、ＡＢＤＳＣ３７８１００は、１：４ ＡＢＤＳＣと呼ばれてよい。６つのアンテナ及び／又はアンテナポートについて、ＡＢＤＳＣ３７８１００は６つのアンテナインターフェイス３７８１１５を含んでよい。例えば、ＡＢＤＳＣ３７８１００は、１：６ ＡＢＤＳＣと呼ばれてよい。他の態様において、ＡＢＤＳＣ３７８１００は任意の他の数のアンテナインターフェイス１７１１５を含んでよく、かつ／あるいは、ＡＢＤＳＣ３７７１００は任意の他の１：Ｘ ＡＢＤＳＣを含んでよく、ここでＸ＞１である。
いくつかの例示的な態様において、複数のアンテナインターフェイス３７８１１５のうちのアンテナインターフェイス３７８１１５は、例えば、コモンゲート接続を有するトランジスタ３７８１２０を含んでよい。例えば、トランジスタ３７８１２０は、例えば以下で説明されるように、コンバイナモードにおいて、トランジスタ３７８１２０のドレインでドレイン電圧（Ｖｄ）を、トランジスタ３７８１２０のソースでソース電圧（Ｖｓ）を、及びトランジスタ３７８１２０のゲートでゲート電圧（Ｖｇ）を受けてよい。
いくつかの例示的な態様において、トランジスタ３７８１２０は、例えば以下で説明されるように、スプリッタモードにおいて、ドレインでソース電圧（Ｖｓ）を、ソースでドレイン電圧（Ｖｄ）を、及びゲートでゲート電圧（Ｖｇ）を受けてよい。
いくつかの例示的な態様において、例えば、トランジスタ３７８１２０は、ＦＥＴ、ＭＯＳＦＥＴトランジスタ、ＢＪＴなどを含んでよい。例えば、ＭＯＳＦＥＴは、ＮＭＯＳ及び／又はＰＭＯＳトランジスタを含んでよい。
有利には、ＮＭＯＳ及び／又はＰＭＯＳトランジスタの組み合わせは、ＡＢＤＳＣ３７８１００内のコンポーネントの数を低減し、異なるバイアス条件下でトランジスタの寄生を低減し得、かつ／あるいはＡＢＤＳＣ３７８１００の全体性能を向上させ得る。
いくつかの例示的な態様において、複数のアンテナインターフェイス３７８１１５のうちのアンテナインターフェイス３７８１１５、例えば各アンテナインターフェイス３７８１１５は、抵抗器３７８１８０を含んでよく、これは、トランジスタ３７８１２０に動作上結合されてよい。例えば、抵抗器３７８１８０は、例えばトランジスタＱ１ ３７８１２０のドレイン（Ｄ）にバイアスをかけるために、１５０Ω抵抗及び／又は任意の他の適切な値を有してよい。いくつかの他の態様において、アンテナインターフェイス３７８１１５は、抵抗器３７８１２０の代替としてアクティブ負荷を、例えば、三極間領域にあるように構成されたトランジスタを含んでよい。
いくつかの例示的な態様において、コンバイナモードにおいて、複数のアンテナのうちの１つ以上のアンテナ、例えば各アンテナ、例えばアンテナ３７６２００からのＲＦ信号が、トランジスタ３７８１２０のドレイン（Ｄ）に提供されてよい。
いくつかの例示的な態様において、ソース電圧（Ｖｓ）が、トランジスタ３７８１２０のドレイン（Ｄ）に提供されてよい。例えば、トランジスタ３７８１２０は、ＲＦ信号をＲＦ負荷／ソース３７８１０１、例えば変圧器３７８１１０に提供するように構成されてよい。ＲＦ負荷／ソース３７８１０１、例えば変圧器３７８１１０は、複数のアンテナのうちの１つ以上のアンテナ、例えば各アンテナ、例えばアンテナ３７６２００（図３７６）からの信号を結合してよく、結合信号を増幅回路、例えば増幅回路３７６１０５（図３７６）に提供してよい。
次に図３７９が参照され、図３７９は、いくつかの例示的な態様に従う、ＡＢＤＳＣ３７９１００のコモンゲート／コモンソース（ＣＳ／ＣＧ）トポロジを概略的に示す。
いくつかの例示的な態様において、例えば、ＡＢＤＳＣ３７９１００は、トランシーバの一部として、例えばトランシーバ３７６００（図３７６）の一部として、例えばＡＢＤＳＣ３７６１００（図３７６）の代わりに実装されてよい。
いくつかの例示的な態様において、アンテナインターフェイス３７９１１５の数は、アンテナポート及び／又はアンテナの数と同様であってよい。例えば、４つのアンテナ及び／又はアンテナポートについて、ＡＢＤＳＣ３７９１００は４つのアンテナインターフェイス３７９１１５を含んでよい。例えば、ＡＢＤＳＣ３７９１００は、１：４ ＡＢＤＳＣと呼ばれてよい。６つのアンテナ及び／又はアンテナポートについて、ＡＢＤＳＣ３７９１００は６つのアンテナインターフェイス３７９１１５を含んでよい。例えば、ＡＢＤＳＣ３７９１００は、１：６ ＡＢＤＳＣと呼ばれてよい。
いくつかの例示的な態様において、例えば、ＡＢＤＳＣ３７９１００は、２つの変圧器及び／又はＲＦ負荷／ソースと、６つのアンテナインターフェイス１９１１５とを含んでよい。この例において、ＡＢＤＳＣ３７９１００は、２：６ ＡＢＤＳＣと呼ばれてよい。
他の態様において、ＡＢＤＳＣ３７９１００は任意の他の数のアンテナインターフェイス３７９１１５を含んでよく、かつ／あるいは、ＡＢＤＳＣ３７９１００は任意の他の１：Ｘ ＡＢＤＳＣを含んでよく、ここでＸ＞１である。
いくつかの例示的な態様において、複数のアンテナインターフェイス３７９１１５のうちの１つ以上のアンテナインターフェイス３７９１１５、例えば各々のアンテナインターフェイス３７９１１５は、例えば以下で説明されるように、コンバイナモードにおいてアクティブにされ、スプリッタモードにおいて非アクティブにされるように構成された、コモンゲート接続を有する第１トランジスタ３７９１３０と、スプリッタモードにおいてアクティブにされ、コンバイナモードにおいて非アクティブにされるように構成された、コモンソース接続を有する第２トランジスタ３７９１２０とを含んでよい。
いくつかの例示的な態様において、例えば、トランジスタ３７９１２０及び／又は３７９１３０は、ＦＥＴ、ＭＯＳＦＥＴトランジスタ、ＢＪＴなどを含んでよい。ＭＯＳＦＥＴは、ＮＭＯＳ及び／又はＰＭＯＳトランジスタを含んでよい。例えば、ＢＪＴは、ＮＰＮ及び／又はＰＮＰトランジスタを含んでよい。
一例において、トランジスタ３７９１２０及び３７９１３０は、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ、及び／又はＮＭＯＳ及びＰＭＯＳトランジスタの組み合わせを含んでよい。
有利には、ＮＭＯＳ及びＰＭＯＳトランジスタの組み合わせは、ＡＢＤＳＣ３７９１００内のコンポーネントの数を低減し、異なるバイアス条件下でトランジスタの寄生を低減し得、かつ／あるいはアンテナインターフェイスＡＢＤＳＣ３７９１００の全体性能を向上させ得る。
他の態様において、トランジスタ３７９１２０及び／又は３７９１３０は、任意の他タイプのトランジスタを含んでよい。
いくつかの例示的な態様において、アンテナインターフェイス３７９１１５は抵抗器３７９１８０を含んでよく、これは、トランジスタ３７９１２０のドレイン（Ｄ）に動作上結合されてよい。例えば、抵抗器３７９１８０は、例えばトランジスタ（Ｑ１）３７９１２０のドレイン（Ｄ）にバイアスをかけるように構成され、１５０Ω抵抗及び／又は任意の他の適切な値を有してよい。いくつかの他の態様において、アンテナインターフェイス３７９１１５は、抵抗器３７９１８０の代替としてアクティブ負荷を、例えば、三極間領域にあるように構成されたトランジスタを含んでよい。
いくつかの例示的な態様において、アンテナインターフェイス３７９１１５は抵抗器３７９１８５を含んでよく、これは、トランジスタ３７９１２０のゲート（Ｇ）に動作上結合されてよい。例えば、抵抗器３７９１８５は、例えばトランジスタ３７９１２０のゲート（Ｇ）にバイアスをかけるように構成され、２ＫΩ抵抗及び／又は任意の他の適切な値を有してよい。いくつかの他の態様において、アンテナインターフェイス３７９１１５は、抵抗器３７９１８５の代替としてアクティブ負荷を、例えば、三極間領域にあるように構成されたトランジスタを含んでよい。
いくつかの例示的な態様において、アンテナインターフェイス３７９１１５は抵抗器１９１９０を含んでよく、これは、トランジスタ３７９１９０のゲート（Ｇ）に動作上結合されてよい。例えば、抵抗器１９１９０は、２ＫΩ抵抗及び／又は任意の他の適切な値を含んでよく、これは、トランジスタ３７９１３０のゲート（Ｄ）にバイアスをかけるように構成されてよい。いくつかの他の態様において、アンテナインターフェイス３７９１１５は、抵抗器３７７１８０の代替としてアクティブ負荷を、例えば、三極間領域にあるように構成されたトランジスタを含んでよい。
いくつかの例示的な態様において、アンテナインターフェイス３７９１１５はキャパシタ３７９１４０を含んでよく、これは、トランジスタ３７９１２０のゲート（Ｇ）に動作上結合されてよい。例えば、キャパシタ３７９１４０は、例えば、１５のＱファクタで６０ＧＨｚ帯域について約１００ｆＦなどの、低／中Ｑキャパシタを含んでよく、これは、例えば、変圧器３７９１１０をトランジスタ３７９１２０のゲートバイアス電圧から切り離すように構成されてよい。いくつかの例示的な態様において、例えば、トランジスタ３７９１２０はコモンソーストポロジで実装されてよく、かつ／あるいは、トランジスタ３７９１３０はコモンゲートトポロジで実装されてよい。例えば、ＤＣ電圧源３７９１５０が、ＤＣ電圧をトランジスタ３７９１３０のドレイン（Ｄ）に供給してよい。例えば、ＤＣ電圧源３７９１５５が、必要な場合、ＤＣ電圧をトランジスタ３７９１２０のソース（Ｓ）に供給してよい。例えば、ＤＣ電圧源３７９１６０が、ＤＣ電圧を例えば抵抗器３７９１９０を通じてトランジスタ３７９１３０のゲート（Ｇ）に供給してよい。例えば、ＤＣ電圧源３７９１６５が、ＤＣ電圧を例えば抵抗器３７９１８５を通じてトランジスタ３７９１２０のゲート（Ｇ）に供給してよい。例えば、ＤＣ電圧源３７９１７０が、ＤＣ電圧をトランジスタ（Ｑ１）３７９１２０のドレイン（Ｄ）に、例えば抵抗器３７９１８０を通じて供給してよい。いくつかの他の態様において、抵抗器３７９１９０及び３７９１８５は、抵抗器３７７１８０としてのアクティブ負荷及び／又は電流ミラーによる代替であってよい。抵抗器３７９１８０は、トランジスタの三極間領域にあるように構成されたトランジスタによる代替であってよい。
いくつかの例示的な態様において、ＡＢＤＳＣ３７９１００は、コントローラ回路３７６１０７（図３７６）を含んでよく、かつ／あるいは該コントローラ回路に動作上結合されてよく、これは、例えば以下で説明されるように、ＡＢＤＳＣ３７９１００をスプリッタモードとコンバイナモードとの間で制御可能に切り替えるように構成されてよい。
いくつかの例示的な態様において、コントローラ回路、例えばコントローラ回路３７６１０７（図３７６）は、例えばスプリッタモードにおいて、トランジスタ３７９１３０をＯＦＦ状態に切り替えるように構成されてよい。例えば、スプリッタモードにおいて、変圧器３７９１１０は、例えば増幅回路３７６１０５（図１６）から提供されるＲＦ信号を、複数のアンテナインターフェイス３７９１１５の少なくともいくつかのトランジスタに、例えばトランジスタ３７９１２０に提供してよい。例えば、複数のアンテナのうち１つ以上の、例えば各々のアンテナ、例えばアンテナ３７６２００（図３７６）に提供される信号は、複数のアンテナインターフェイス３７９１１５のうち１つ以上の、例えば各々のアンテナインターフェイスの、トランジスタ３７９１２０のドレイン（Ｄ）から提供されてよい。
いくつかの例示的な態様において、コントローラ回路３７６１０７（図３７６）は、例えばコンバイナモードにおいて、トランジスタ３７９１２０をＯＦＦ状態に切り替えるように構成されてよい。例えば、複数のアンテナのうちの各アンテナ、例えばアンテナ３７６２００（図３７６）からのＲＦ信号は、例えば、複数のアンテナインターフェイス３７９１１５のうち１つ以上のアンテナインターフェイス、例えば各々のアンテナインターフェイスの、トランジスタ３７９１３０のソース（Ｓ）に提供されてよい。例えば、複数のアンテナインターフェイス３７９１１５のうち１つ以上の、例えば各々のアンテナインターフェイスの、トランジスタ３７９１３０は、アンテナ信号を変圧器３７９１１０に提供してよい。例えば、変圧器３７９１１０は、１つ以上のアンテナインターフェイス３７９１１５のトランジスタ３７９１３０からの信号を結合してよく、結合信号を増幅回路３７６１０５（図３７６）に提供してよい。
以下は、いくつかの例示的な態様に従う、コンバイナモードおいて及びスプリッタモードにおいて例えば１：４ ＡＢＤＳＣ、例えば１：４ ＡＢＤＳＣ ３７９１００により達成され得る、測定されたパラメータの一例である。
Figure 2024059722000082
以下は、いくつかの例示的な態様に従う、コンバイナモードおいて及びスプリッタモードにおいて例えば１：６ ＡＢＤＳＣ、例えば１：６ ＡＢＤＳＣ ３７９１００により達成され得る、測定されたパラメータの一例である。
Figure 2024059722000083
図４に戻り、いくつかの例示的な態様において、ＲＦ回路４２５は無線アーキテクチャに従って構成されてよく、これは、少なくとも１つのデジタルＥ級積層ＰＡを含んでよく、これは、例えば以下で説明されるように、ＲＦ信号を増幅するように構成されてよい。
いくつかの例示的な態様において、いくつかのユースケース、シナリオ、及び／又は実装において、例えば、ミリメートル波（ｍｍ‐Ｗａｖｅ）５Ｇアプリケーション及び／又は任意の他の実装の高いデータレートをサポートするために、例えば、高い速度、高い振幅、及び／又は位相分解能を有する、スペクトル効率の良いポーラーコンステレーション（polar constellations）、例えばマルチレベル振幅位相シフトキーイング（Multi-level Amplitude-Phase Shift Keying、Ｍ‐ＡＰＳＫ）、及び／又はデカルトコンステレーション（Cartesian constellations）、例えばマルチレベル直交振幅変調（Multi-Level Quadrature Amplitude Modulation、ｍ‐ＱＡＭ）を実現する技術的必要があり得る。
いくつかの例示的な態様において、高振幅分解能を例えばミリメートル波送信器フロントエンドにおいて実現するために、送信器におけるミリメートル波ＰＡが、例えば以下で説明されるように、複数のセグメント、例えばバイナリスケーリングされたセグメントにセグメント化されてよい。
いくつかの例示的な態様において、増幅器セグメントのうち１つ以上、例えばさらには各増幅器セグメントが、例えば以下で説明されるように、例えば所望の振幅分解能を実現するために、デジタル制御されてよい。
いくつかの例示的な態様において、例えば一方のトランジスタが他方のトランジスタの上に接続され、直列に積層された２つのトランジスタを有するスイッチング電力増幅器アーキテクチャ、例えばＥ級／Ｆ級ＰＡなどが、直列変調制御スイッチの損失を緩和するために使用されてよい。例えば、積層型上部トランジスタが、変調制御スイッチとしてさらに動作するように構成されてよい。例えば、上部トランジスタのゲート電圧が制御信号によりデジタル制御されてよく、例えば、それにより、上部トランジスタの電流が、底部トランジスタを枯渇させて遮断し、例えば、変調出力振幅、例えばミリメートル波変調出力振幅が、例えば制御信号のデジタル制御ビットに従ってハイ又はローであるよう強制してよい。
いくつかの例示的な態様において、Ｎビット分解能デジタル電力増幅器が、例えば以下で説明されるように、例えば、Ｎ個の同一積層型トランジスタセグメントを複製し及びバイナリスケーリングすることにより実装されてよい。
いくつかの例示的な態様において、Ｎビット分解能デジタル電力増幅器は、例えば、増幅器セグメントの各々の入力部において損失のある直列スイッチの必要を除去するように構成されてよい。
いくつかの例示的な態様において、上部積層型トランジスタは、例えば以下で説明されるように、電力増幅段階と変調制御スイッチとの二重の役割を果たしてよい。例えば、変調スイッチ寄生を例えばｍｍ波ＰＡ設計ネットワークに組み込むことにより、より大きいスイッチサイズ、例えば２５μｍ乃至２５０μｍが、例えば、大きいスイッチ寄生キャパシタンス、例えば２０～２００フェムトファラド（ｆＦ）のペナルティを払うことさえなく、スイッチオン抵抗損失を低減するために使用されてよい。
いくつかの例示的な態様において、ＮビットデジタルＰＡは、所望される場合、無線チェーン回路４３５（図４）に含まれてよい。
次に図３８０が参照され、図３８０は、いくつかの例示的な態様に従う、送信器３８０１００のアーキテクチャのブロック図を概略的に示す。
いくつかの例示的な態様において、送信器３８０１００は、例えば、集積回路（integrated circuit、ＩＣ）の一部として組み込まれてよい。
いくつかの例示的な態様において、送信器３８０１００は、例えば以下で説明されるように、ミリメートル波周波数帯域を通じて信号を送信するミリメートル波送信器を含んでよい。他の態様において、送信器３８０１００は、任意の他の周波数帯域を通じて信号を送信する任意の他タイプの送信器を含んでよい。
いくつかの例示的な態様において、送信器３８０１００は、アナログ送信器、広帯域送信器、デジタル送信器、デジタル制御送信器などを含んでよい。例えば、送信器３８０１００の１つ以上の要素が、送信器３７１１１０（図３７１）の一部として実装されてよい。
いくつかの例示的な態様において、送信器３８０１００は、ＬＯ３８０１１０、例えば６０ＧＨｚ ＬＯ、又は任意の他のＬＯを含んでよい。
いくつかの例示的な態様において、送信器３８０１００は、位相データ３８０１２５を生成するベースバンド３８０１２０を含んでよい。例えば、ベースバンド３８０１２０は、位相データ３８０１２５を生成し得る位相データサブシステム（図示されていない）の一部として含まれてよい。位相データ３８０１２５は、例えば、アナログ位相データ及び／又はデジタル位相データを含んでよい。
いくつかの例示的な態様において、送信器３８０１００は、例えば、ＬＯ発生器３８０１１０からのＬＯ信号に従って位相データ３８０１２５を変調することにより、入力信号３８０１３５を生成するように構成された位相変調器３８０１３０を含んでよい。一例において、入力信号３８０１３５は、６０ＧＨｚ ＲＦ信号、又は任意の他の周波数帯域の任意の他の信号を含んでよい。
いくつかの例示的な態様において、送信器３８０１００は、例えば、振幅データを表すデジタル制御信号３８０１４５を生成するために、振幅データ信号源３８０１４０を含んでよい。
いくつかの例示的な態様において、送信器３８０１００はＮビットデジタルＰＡ３８０１５０を含んでよく、これは、例えば以下で説明されるように、例えば制御信号３８０１４５に基づいて、入力信号３８０１３５を増幅するように構成されてよい。
いくつかの例示的な態様において、送信器３８０１００は、例えば以下で説明されるように、例えば、入力信号３８０１３５に基づいて少なくとも１つの信号を送信するデジタルＰＡ３８０１５０に結合された、少なくとも１つのアンテナ３８０１７０を含んでよく、あるいは該アンテナに動作上結合されてよい。
いくつかの例示的な態様において、送信器３８２１００は、例えば以下で説明されるように、例えば、デジタルＰＡ３８２１５０に結合された、１つ以上のフェーズアレイアンテナ３８０１７０を含んでよい。
いくつかの例示的な態様において、ＮビットデジタルＰＡ３８０１５０は、例えば以下で説明されるように、コンバイナ３８０１５９に動作上結合される複数の積層型ゲート制御式増幅器３８０１５５を含んでよい。
いくつかの例示的な態様において、ＮビットデジタルＰＡ３８０１５０は、例えば以下で説明されるように、コンバイナ３８０１５９を含んでよい。
いくつかの例示的な態様において、デジタルＰＡ３８０１５０は、例えば以下で説明されるように、例えばデジタル制御信号３８０１４５に基づいて、入力信号３８０１３５を制御可能に増幅及び変調するように構成されてよい。
いくつかの例示的な態様において、複数の積層型ゲート制御式増幅器３８０１５５は、例えば以下で説明されるように、例えば複数の増幅され変調された信号３８０１５７を提供するために、デジタル制御信号３８０１４５により制御可能であってよい。
いくつかの例示的な態様において、複数の積層型ゲート制御式増幅器３８０１５５のうちの積層型ゲート制御式増幅器３８０１５１は、例えば以下で説明されるように、入力信号３８０１３５を受信する第１入力部３８０１５２と、デジタル制御信号３８０１４５を受信する第２入力部２０１５３と、増幅され変調された信号３８０１５７を提供する出力部３８０１５４とを含んでよい。
いくつかの例示的な態様において、コンバイナ３８０１５９は、例えば以下で説明されるように、複数の増幅され変調された信号３８０１５７を、例えばデジタル制御信号３８０１４５に基づく出力電力レベル及び変調を有する、コンバイナ出力信号３８０１８０へと結合するように構成されてよい。
いくつかの例示的な態様において、積層型ゲート制御式増幅器３８０１５２は、例えば以下で説明されるように、第１トランジスタ及び第２トランジスタを含んでよい。
いくつかの例示的な態様において、積層型ゲート制御式増幅器３８０１５２の第１トランジスタは、例えば以下で説明されるように、例えばデジタル制御信号３８０１４５に基づいて、例えば積層型ゲート制御式増幅器３８０１５２の第２トランジスタのゲートにおいて入力信号３８０１３５を増幅及び変調することにより、増幅され変調された信号３８０１５７を提供するように構成されてよい。
いくつかの例示的な態様において、積層型ゲート制御式増幅器３８０１５２の第１トランジスタは、例えば以下で説明されるように、例えばデジタル制御信号３８０１４５に基づいて、積層型ゲート制御式増幅器３８０１５２の第２トランジスタの増幅をデジタル制御するように構成されてよい。
いくつかの例示的な態様において、積層型ゲート制御式増幅器３８０１５２の第２トランジスタは、例えば以下で説明されるように、例えばデジタル制御信号３８０１４５のビット値に基づいて、例えば積層型ゲート制御式増幅器３８０１５２をオン状態とオフ状態との間で切り替えるように構成されてよい。
いくつかの例示的な態様において、積層型ゲート制御式増幅器３８０１５２の第１トランジスタは、例えば第１ＦＥＴを含んでよく、かつ／あるいは、積層型ゲート制御式増幅器３８０１５２の第２トランジスタは、例えば第２ＦＥＴを含んでよい。他の態様において、第１及び／又は第２トランジスタは、任意の他タイプのトランジスタを含んでよい。
いくつかの例示的な態様において、積層型ゲート制御式増幅器３８０１５２の第１トランジスタは、例えば以下で説明されるように、例えばデジタル制御信号３８０１４５のビットに基づいて、例えば２倍に、入力信号３８０１３５を増幅するように構成されてよい。
いくつかの例示的な態様において、デジタルＰＡ３８０１５０は、例えば、変調方式、例えば、図１２Ａ、１２Ｂ、１２Ｃ、１３Ａ、及び／又は１３Ｂを参照して上記で説明された変調方式、及び／又は任意の他の変調方式に従って、デジタル制御信号２０１４５に基づいて入力信号３８０１３５を変調するように構成されてよい。
いくつかの例示的な態様において、変調方式は、例えば図１２Ａ、１２Ｂ、１２Ｃ、１３Ａ、及び／又は１３Ｂを参照して上記で説明されたように、ＱＡＭ方式を含んでよい。
いくつかの例示的な態様において、ＱＡＭ方式は、例えば以下で説明されるように、６４ＱＡＭ方式を含んでよい。他の態様において、ＱＡＭ方式は、任意の他のＱＡＭ方式、例えば、２５６ＱＡＭ方式又は任意の他のより高度若しくはより低度のＱＡＭを含んでよい。
一例において、ＮビットデジタルＰＡ２０１５０は、６４ＱＡＭ又は１２８ＱＡＭの高い変調速度をサポートする６つのセグメントを含んでよい。他の態様において、任意の他の数のセグメントが実装されてよい。
いくつかの例示的な態様において、デジタル制御信号３８０１４５は、例えば以下で説明されるように、６ビットを含んでよい。他の態様において、デジタル制御信号３８０１４５は、例えば６ビットより小さいか又は大きい、任意の他のビット数を含んでよい。
いくつかの例示的な態様において、複数の積層型ゲート制御式増幅器３８０１５５は、例えば以下で説明されるように、６つの積層型ゲート制御式増幅器を含んでよい。他の態様において、複数の積層型ゲート制御式増幅器３８０１５５は、任意の他の数の積層型ゲート制御式増幅器を含んでよい。
いくつかの例示的な態様において、位相変調器３８０１３０は、例えば位相データ３８０１２５に基づいて、入力信号３８０１３５をデジタルＰＡ３８０１５５に提供してよい。ベースバンド３８０１２０は、例えば以下で説明されるように、例えば位相データ３８０１２５に基づいて、デジタル制御信号３８０１４５をデジタルＰＡ３８０１５０に提供してよい。
いくつかの例示的な態様において、ベースバンド３８０１２０は、Ｎビットデジタル信号３８０１２５をＮビットデジタルＰＡ３８０１５０に提供してよい。ベースバンド３８０１２０は、位相データ３８０１２５関連デジタル信号を位相変調器３８０１３０に提供してよい。位相変調器３８０１３０は、ＬＯ３８０１１０からＬＯ信号を受信してよい。ＬＯ３８０１１０は、例えば、６０ＧＨｚ変調信号を位相変調器３８０１３０に提供してよい。位相変調器３８０１３０は、ＬＯ信号と位相データ３８０１２５を変調してよく、入力信号３８０１３５をＮビットデジタルＰＡ３８０１５０に提供してよい。
いくつかの例示的な態様において、複数の積層型ゲート制御式増幅器３８０１５５の第１入力部３８０１５２は、位相変調器３８０１３０に接続されてよく、複数の積層型ゲート制御式増幅器３８０１５５の第２入力部３８０１５３は、振幅データ信号源３８０１４０に接続されてよく、かつ／あるいは、複数の積層型ゲート制御式増幅器３８０１５５の出力部３８０１５４は、コンバイナ３８０１５９に接続されてよい。コンバイナ３８０１５９は、例えば変調されたＲＦ信号を含む出力信号３８０１８０を１つ以上のアンテナ３８０１７０に提供してよい。
いくつかの例示的な態様において、デジタル制御信号３８０１３５、例えば、複数の積層型ゲート制御式増幅器３８０１５５の第２入力部３８０１５３におけるＮビットデジタル信号は、例えば以下で説明されるように、コンバイナ３８０１５９の出力信号３８０１８０の出力電力レベル及び／又は変調を制御してよい。
図３８１Ａ及び３８１Ｂが参照され、図３８１Ａ及び３８１Ｂは、いくつかの例示的な態様に従う、積層型ゲート制御増幅器３８１１００の電子回路を概略的に示す。例えば、積層型ゲート制御増幅器３８０１５０（図３８０）は、積層型ゲート制御増幅器３８１１００の１つ以上の要素を含んでよい。
いくつかの例示的な態様において、積層型ゲート制御増幅器３８１１００は、入力信号３８１１７０を受信するトランジスタ（Ｍ１）３８１１１０を含んでよい。一例において、入力信号は、例えば約６０ＧＨｚの周波数において、約１ボルトの振幅を有してよい。他の態様において、任意の他の振幅及び／又は周波数が実装されてよい。
いくつかの例示的な態様において、積層型ゲート制御増幅器３８１１００は、デジタル制御信号３８１１８０を受信するトランジスタ（Ｍ２）３８１１２０を含んでよい。例えば、デジタル制御信号は、１ボルトと０ボルトとの間で、又は任意の他の電圧範囲の間で振れてよい。
いくつかの例示的な態様において、積層型ゲート制御増幅器３８１１００はキャパシタ３８１１３０を含んでよい。例えば、トランジスタ３８１１２０のゲートにおけるキャパシタ３８１１３０が、トランジスタ（Ｍ１）３８１１１０及び（Ｍ２）３８１１２０において同相で信号を増幅するために、最適なスイングを導入してよい。
いくつかの例示的な態様において、積層型ゲート制御増幅器３８１１００は、例えばキャパシタ分割器ネットワークとして構成された、キャパシタ３８１１４０及び／又はキャパシタ３８１１５０を含んでよい。
いくつかの例示的な態様において、積層型ゲート制御増幅器３８１１００はインダクタ３８１１６０を含んでよく、これは、トランジスタ（Ｍ１）３８１１１０を遮断するため、及び／又は出力部３８１１９０における出力振幅をロー、例えば０ボルトにするために、供給電圧ＶＤＤから引き込まれた電流をクランプするように制御信号により構成されてよい。
いくつかの例示的な態様において、積層型ゲート制御式増幅器３８１１００は、図３８１Ｂに示されるように、例えばデジタル制御信号３８１１８０に基づいて、トランジスタ３８１１７０のゲートにおける入力信号３８１１７０を増幅及び変調することにより増幅され変調された信号を提供するトランジスタ３８１１２０、及び／又は、例えばデジタル制御信号３８１１８０に基づいて、トランジスタ３８１１７０の増幅をデジタル制御するトランジスタ３８１１２０を含んでよい。
いくつかの例示的な態様において、例えば、図３８１Ａに示されるように、トランジスタ３８１１８０は、例えばデジタル制御信号３８１１７０のビット値に基づいて、積層型ゲート制御式増幅器３８１１００をオン状態とオフ状態との間で切り替えるように構成されてよい。例えば、トランジスタ３８１１８０は、例えばトランジスタ３８１１２０のゲートにおけるビットが「ハイ」値を有するとき、積層型ゲート制御式増幅器３８１１００をオン状態に切り替えるよう、及び例えばトランジスタ３８１１２０のゲートにおけるビットが「ロー」であるとき、積層型ゲート制御式増幅器３８１１００をオフ状態に切り替えるように構成されてよい。
いくつかの例示的な態様において、トランジスタ（Ｍ１）３８１１１０及びトランジスタ（Ｍ２）３８１１２０は、例えばＦＥＴを含んでよく、これは、カスコード接続に従って互いに接続されてよい。
いくつかの例示的な態様において、トランジスタ（Ｍ２）３８１１２０のゲート電圧がデジタルハイで、例えば１ボルトであり得るとき、２つの直列の積層型トランジスタ、例えばトランジスタ（Ｍ１）３８１１１０及びトランジスタ（Ｍ２）３８１１２０は、スイッチングＰＡとして動作してよい。例えば、キャパシタ３８１１４０及び３８１１５０により例えば形成される、キャパシタ分割器ネットワークは、トランジスタ（Ｍ１）３８１１１０及びトランジスタ（Ｍ２）３８１１２０において同相で信号を増幅するために、最適なスイングを導入するように構成されてよい。
一例において、デジタル制御信号３８１１８０の論理「１」ビットレベルは、例えばトランジスタ（Ｍ２）３８１２０により、入力信号３８１１７０の２倍の増幅をもたらしてよい。デジタル制御信号３８１１８０の論理ゼロ信号レベルは、出力信号３８１１９０におけるゼロレベル信号をもたらしてよい。入力信号３８１１７０の１ボルト振幅は、出力信号３８１１９０における２ボルト振幅をもたらしてよい。
図３８１Ｂを参照し、いくつかの例示的な態様において、変調の間、トランジスタ（Ｍ２）３８１１２０のゲート（Ｇ）電圧は、例えば、積層型ゲート制御増幅器３８１１００をオフ状態にするために、デジタル的に低く、例えば０ボルトであってよい。これは、例えば、トランジスタ（Ｍ１）３８１１１０のゲート（Ｇ）における信号スイングにかかわらず、トランジスタ（Ｍ２）３８１１２０をオフにさせ得る。トランジスタ（Ｍ２）３８１１２０が遮断し得るとき、それは、供給電圧ＶＤＤからインダクタ３８１１６０を通じて引き込まれた電流をクランプし得、これは、トランジスタ（Ｍ１）３８１１１０を遮断することと、出力３８１１９０における出力振幅をロー、例えば０ボルトにすることとを結果としてもたらし得る。
いくつかの例示的な態様において、ベースバンドプロセッサ、例えばベースバンドサブシステム３８０１４５（図３８０）が、例えば積層型ゲート制御増幅器３８１１００の出力信号の出力電力レベル及び／又は変調を制御するために、例えばＮビットデジタル信号の形式で、デジタル制御信号３８１１８０を生成してよい。
図３８２が参照され、図３８２は、いくつかの例示的な態様に従う、積層型ゲート変調式デジタルＰＡ３８２１１０を含む送信器３８２１００のブロック図を概略的に示す。例えば、積層型ゲート変調式デジタルＰＡ３８２１１０は、ＮビットデジタルＰＡ３８０１５０（図３８０）の１つ以上の要素を含んでよい。本明細書で説明される電力増幅器は、図３Ａに示されるミリメートル波通信回路３００のＲＦ回路３２５（図３Ｄ）内の１つ以上の回路（例えば、無線チェーン回路３７２）に組み込まれてよいが、電力増幅器はこのようなものに限定されない。
いくつかの例示的な態様において、送信器３８２１００はプロセッサ３８２１２０を含んでよく、これは、デジタル制御信号３８２１２５を提供するように構成されたベースバンドプロセッサを含んでよい。例えば、ベースバンドプロセッサ３８２１２０は、振幅データ信号源３８０１４０（図３８０）の１つ以上の動作及び／又は機能性を実行してよい。
いくつかの例示的な態様において、送信器３８２１００は変調器３８２１３０を含んでよい。例えば、変調器３８２１３０は、位相変調器３８０１３０（図３８０）の１つ以上の動作及び／又は機能性を実行してよい。
いくつかの例示的な態様において、積層型ゲート変調式デジタルＰＡ３８２１１０は、出力信号３８２１４５を生成するために、複数の積層型ゲート制御式増幅器３８２１５０を含んでよい。
いくつかの例示的な態様において、送信器３８２１００は、出力信号３８２１４５を少なくとも１つのアンテナ、例えばフェーズドアレイアンテナ又は任意の他タイプのアンテナに提供するために、アンテナポート３８２１４０を含んでよい。
いくつかの例示的な態様において、プロセッサ３８２１２０は、例えば上記で説明されたように、例えば、Ｎビットデジタル信号を複数の積層型ゲート制御式増幅器３８２１５０のトランジスタ３８２１５２のゲートに提供してよい。
いくつかの例示的な態様において、例えば、Ｎビットデジタル信号３８２１２５のビットが、複数の積層型ゲート制御式増幅器３８２１５０のうちそれぞれの積層型ゲート制御式増幅器のトランジスタのゲートに提供されてよい。
一例において、Ｎビットデジタル信号３８２１２５は６ビットを含んでよい。この例によれば、Ｎビットデジタル信号の第１ビット、例えばビット０は、複数の積層型ゲート制御式増幅器３８２１５０のうち第１積層型ゲート制御式増幅器に提供されてよく、Ｎビットデジタル信号の第２ビット、例えばビット１は、複数の積層型ゲート制御式増幅器３８２１５０のうち第２積層型ゲート制御式増幅器に提供されてよく、Ｎビットデジタル信号の第３ビット、例えばビット２は、複数の積層型ゲート制御式増幅器３８２１５０のうち第３積層型ゲート制御式増幅器に提供されてよく、Ｎビットデジタル信号の第４ビット、例えばビット３は、複数の積層型ゲート制御式増幅器３８２１５０のうち第４積層型ゲート制御式増幅器に提供されてよく、Ｎビットデジタル信号の第５ビット、例えばビット４は、複数の積層型ゲート制御式増幅器３８２１５０のうち第５積層型ゲート制御式増幅器に提供されてよく、かつ／あるいは、Ｎビットデジタル信号の第６ビット、例えばビット５は、複数の積層型ゲート制御式増幅器３８２１５０のうち第６積層型ゲート制御式増幅器に提供されてよい。
いくつかの例示的な態様において、変調器３８２１３０は、ＲＦ変調信号を複数の積層型ゲート制御式増幅器３８２１５０のトランジスタ３８２１５４に提供してよい。複数の積層型ゲート制御式増幅器３８２１５０は、Ｎビットデジタル信号のビット系列に従ってＲＦ変調信号を増幅してよい。積層型ゲート変調式デジタルＰＡ３８２１１０は、複数の積層型ゲート制御増幅器３８２１５０からのＴｘ ＲＦ信号、例えば出力信号３８２１４５、例えばＴｘ ＲＦ信号を、アンテナポート３８２１４０に出力してよい。
図３８３Ａ及び３８３Ｂが参照され、図３８３Ａ及び３８３Ｂは、いくつかの例示的な態様に従う、マルチレベル高速アイダイアグラム３８３１００の動的実現を概略的に示す。
いくつかの例示的な態様において、例えば、変調器３８２１３０は、ＱＡＭ方式、例えば１６ＱＡＭ、３２ＱＡＭ、６４ＱＡＭなどに従って、ＩＦ信号を変調してよい。例えば、結合出力信号３８２１４５は、例えば１６ＱＡＭについて図３８３に、及び６４ＱＡＭについて図３８３に示されるように、ＱＡＭ変調方式の所望のコンステレーションポイントに整合するようにＮビットデジタル信号により形成されてよい。
図３８４Ａ及び図３８４Ｂが参照され、図３８４Ａ及び図３８４Ｂは、いくつかの例示的な態様に従う、入力直列切り替え増幅器に対応する性能向上グラフ（図３８４Ａ）及び電力低減グラフ（図３８４Ｂ）を表す。
いくつかの例示的な態様において、図３８４Ａ及び図３８４Ｂに示されるように、積層型ゲート制御式増幅器、例えば積層型ゲート制御式増幅器３８２１５０（図３８２）は、例えば変調制御切り替え増幅器と比較して、電力低減における２５％の向上、及び電力付加効率（power-added efficiency、ＰＡＥ）の少なくとも１５０％の増加を達成し得る。
図３８５Ａ及び図３８５Ｂが参照され、図３８５Ａ及び図３８５Ｂは、いくつかの例示的な態様に従う、ＮビットデジタルＰＡ、例えばデジタルＰＡ３８２１５０（図３８２）に対応する、振幅分解能グラフ（図３８５Ａ）及び電力効率グラフ（図３８５Ｂ）を表す。
一例において、６ビット振幅分解能が、ビット設定に基づき線形に近い（図３８５Ａ）。
一例において、６ｄＢ電力バックオフ下のピーク効率の５０％が、例えば図３８５Ｂに示されるように、積層型ゲートデジタル増幅器により達成され得る。
図３８６が参照され、図３８６は、いくつかの例示的な態様に従う、積層型ゲート制御式増幅器及びそれの前のドライバ増幅器の電力飽和に対するドレイン効率のグラフを表す。
いくつかの例示的な態様において、例えば、積層型ゲート制御式増幅器の前にドライバ増幅器を有するＮビットデジタルＰＡは、６ｄＢバックオフにおいて、効率が例えば５０％であり得る図３８５と比較して、低減した効率（例えば、３９％）を有し得る。一例において、ドライバ増幅器電力は、例えばデジタルＰＡのセグメントがオフに切り替えられているときでさえ、実質的に同じままになり得、ゆえに、全体システムが６ｄＢバックオフにおいてそのピーク効率の５０％を維持することを可能にする。
いくつかの例示的な態様において、複数のドライバ増幅器が、積層型ゲート制御式増幅器の出力段階において例えば５０％効率を受けるために、積層型ゲート制御式増幅器の前に追加されてよい。
いくつかの例示的な態様において、有利には、積層型ゲート制御式増幅器アーキテクチャ、例えば積層型ゲート制御式増幅器３８１１００（図３８１）又は積層型ゲート制御式増幅器３８０１５１（図３８０）は、ＰＡチェーンの、例えば－２ｄＢｍから８ｄＢｍの電力ゲイン、及び／又は、ミリメートル波帯域幅、例えば６０ＧＨｚ帯域幅において、例えば最大３９％の送信器効率を提供し得る。
図４に戻り、いくつかの例示的な態様において、ＲＦ回路４２５は、無線アーキテクチャに従って構成されてよく、これは、サブクォーター波長バラン（sub-quarter wavelength balun）を有する少なくとも１つの直列ドハティコンバイナを含んでよく、これは、例えば以下で説明されるように、複数のＲＦ信号を一ＲＦ信号へと結合するよう、及び該ＲＦ信号を１つ以上のアンテナを介して送信するように構成されてよい。
いくつかの例示的な態様において、積層型ゲート制御式増幅器、例えば積層型ゲート制御式増幅器３８１１００（図３８１）及び／又は積層型ゲート制御式増幅器３８０１５１（図３８０）は、変調制御スイッチとして設計において、積層型上部トランジスタ、例えばトランジスタ３８１１２０（図３８１）、例えば積層型ミリメートル波スイッチング増幅器を再使用してよく、ゆえに、ＮビットデジタルＰＡのドレイン効率を、例えば電力飽和２．５ｄＢｍ乃至８ｄＢｍにおいて最大３９％又はそれ以上、向上させる。
いくつかの例示的な態様において、いくつかのユースケース及び／又はシナリオにおいて、例えば以下で説明されるように、送信及び受信パスについて１つ以上の回路を共有し得る無線アーキテクチャを実装することは有利であり得る。受信及び／又は送信パスは、例えば、１つ以上の増幅器、１つ以上のスプリッタ、１つ以上のコンバイナ、１つ以上のミキサ、及び／又は必要な場合、１つ以上の他の追加的又は代替的コンポーネントを含んでよい。
いくつかの例示的な態様において、無線アーキテクチャは、例えば以下で説明されるように、少なくとも１つのドハティ電力増幅器を含んでよい。
いくつかの例示的な態様において、無線アーキテクチャにドハティ電力増幅器を実装することは、例えば、より少ないダイ面積を占有すると同時に電力増幅器の効率を少なくとも増加させることにより、１つ以上の恩恵を提供し、かつ／あるいは１つ以上の技術的問題を解決し得る。例えば、出力電力の効率は、９ｄＢ又は任意の他のレベルだけ増加し得る。
いくつかの例示的な態様において、ドハティ電力増幅器は、例えば以下で説明されるように、ＲＦ信号の高効率増幅を提供するように構成されてよい。例えば、ＲＦ信号の高効率増幅を提供する能力は、例えば、低減した電力消費の技術的恩恵を少なくとも可能にし得る。
いくつかの例示的な態様において、ドハティ電力増幅器は、例えば以下で説明されるように、例えばコンパクトなダイ面積においてでさえ、例えば効率的な電力結合を提供するために、サブクォーター波長バラン概念を採用するように構成されてよい。
いくつかの例示的な態様において、無線アーキテクチャは、例えば以下で説明されるように、例えば、少なくとも１つのミキサに動作上結合される少なくとも１つのドハティ電力増幅器回路を含んでよい。
いくつかの例示的な態様において、ドハティ電力増幅器は、無線チェーン回路の一部として、例えばサブシステム４３５（図４）、及び／又は所望される場合任意の他のサブシステム及び／又は要素の一部として含まれてよく、かつ／あるいはこれらの１つ以上の動作及び／又は機能性を実行してよい。
いくつかの例示的な態様において、本明細書で説明されるドハティ電力増幅器及び／又はドハティコンバイナは、図３Ａに示されるミリメートル波通信回路３００のＲＦ回路３２５（図３Ｄ）内の１つ以上の回路（例えば、無線チェーン回路３７２）に組み込まれてよいが、増幅器及びコンバイナはこのようなものに限定されない。
図３８７が参照され、図３８７は、いくつかの例示的な態様に従う、送信器２７０００のブロック図を概略的に示す。例えば、送信器３８７１００の１つ以上の要素及び／又はコンポーネントが、例えば図１、１Ａ、及び／又は３７１を参照して上記で説明されたように、トランシーバの一部として実装されてよい。
いくつかの例示的な態様において、送信器３８７０００は、例えば以下で説明されるように、Ｔｘ信号を送信するように構成されてよい。例えば、送信器３８７０００は、例えば以下で説明されるように、Ｉ／Ｑ送信器を含んでよい。
いくつかの例示的な態様において、送信器３８７０００は、少なくとも１つのアンテナ３８７１００を含んでよく、かつ／あるいは該アンテナに結合されてよい。例えば、少なくとも１つのアンテナ３８７１８０は、例えば以下で説明されるように、フェーズドアレイアンテナ、ダイポールアンテナ、アンテナのアレイなどを含んでよい。
いくつかの例示的な態様において、送信器３８７０００は、例えば以下で説明されるように、ドハティ電力増幅器３８７１１０を含んでよい。
いくつかの例示的な態様において、ドハティ電力増幅器３８７１１０は、例えば以下で説明されるように、例えば、シャント接続負荷タイプの二段式ドハティ電力増幅器、直列接続負荷タイプの二段式ドハティ電力増幅器、又は任意の他タイプのドハティ電力増幅器を含んでよい。
いくつかの例示的な態様において、ドハティ電力増幅器３８７１１０は二段式ドハティ電力増幅器を含んでよく、これは、例えば以下で説明されるように、少なくとも１つの第１段増幅器３８７１１３と、少なくとも１つの第２段増幅器３８７２００とを含んでよい。
いくつかの例示的な態様において、例えば、第１段増幅器３８７１１３はドライバ増幅器を含んでよく、これは、例えば以下で説明されるように、ドライバＲＦ信号をドハティ電力増幅器３８７１１０の第２段に提供するように構成されてよい。
いくつかの例示的な態様において、例えば、第２段増幅器３８７２００は、例えば以下で説明されるように、少なくとも１つのメイン増幅器３８７２１０（「キャリア増幅器（carrier amplifier、ＣＡ）」とも呼ばれる）と、少なくとも１つの制御可能なピーキング増幅器（peaking amplifier、ＰＡ）３８７２２０とを含んでよい。例えば、メイン増幅器３８７２１０及び制御可能ＰＡ３８７２２０は、例えば以下で説明されるように、ドライバＲＦ信号を増幅するように構成されてよい。
いくつかの例示的な態様において、ドハティ電力増幅器３８７１１０は、例えば以下で説明されるように、例えば第１及び第２段を含む、サブクォーター波長（Sub-Quarter-Wavelength、ＳＱＷＬ）バラン３８７２３０を含んでよい。例えば、ＳＱＷＬバラン３８７２３０は、例えば以下で説明されるように、例えば、第２段においてメイン増幅器３８７２１０及び制御可能ＰＡの出力において直列負荷として使用される、第２段への第１段の信号を結合するように構成されてよい。
いくつかの例示的な態様において、例えば、ドハティ電力増幅器３８７１１０は、シャント接続負荷構成で動作するように構成されてよい。例えば、シャント接続負荷構成において、ＺＬＰと表される増幅器負荷が増幅器３８７２１０及び／又は制御可能ＰＡ３８７２２０に適用されてよい。
いくつかの例示的な態様において、例えば、ドハティ電力増幅器３８７１１０は、直列接続負荷構成で動作するように構成されてよい。例えば、直列接続負荷構成において、ＺＬＳと表される増幅器負荷が増幅器３８７２１０及び／又は制御可能ＰＡ３８７２２０に適用されてよい。
いくつかの例示的な態様において、例えばシャント接続負荷タイプ構成について、以下の関係が保持され得る。
Figure 2024059722000084
 ここで、ＺＣＬはＣＡ負荷を表し、ＺＬＰは増幅器負荷を表し、ＺＰＬはＰＡ負荷を表し、ＺＴは総計負荷を表す。
いくつかの例示的な態様において、ＣＡ負荷ＺＣＬは、例えば直列接続負荷タイプ構成として、例えば以下のように表され得る。
Figure 2024059722000085
いくつかの例示的な態様において、例えば直列接続負荷タイプ構成及びシャント接続負荷タイプ構成の双方について、以下の式が保持され得る。
Figure 2024059722000086
例えば、
Figure 2024059722000087
 の場合においてであり、ここでＺ０は負荷インピーダンスを表す。
いくつかの例示的な態様において、例えば、負荷インピーダンスＺ０は、アンテナインピーダンス、例えば５０Ωのインピーダンスを含んでよく、表してよく、かつ／あるいは該インピーダンスに基づいてよい。他の態様において、負荷インピーダンスＺ０は、任意の他の追加的又は代替的なインピーダンスを含んでよく、表してよく、かつ／あるいは該インピーダンスに基づいてよい。
いくつかの例示的な態様において、ＺＰＬは、例えば、制御可能ＰＡ３８７２２０がオフ状態である、例えば、例えば６ｄＢ下回る電力飽和（Ｐｓａｔ）、例えば６ｄＢバックオフの、出力電力レベルに対応するローＲＦ入力レベルであるとき、有限であり得る。例えば、このような場合、キャリア（メイン）増幅器負荷、例えばＺＣＬは、例えば１／４波長インピーダンス変圧器を考慮し、２Ｚ０になり得る。
いくつかの例示的な態様において、例えば、最大出力電力（Ｐｓａｔ）に対応するハイＲＦ入力レベルにおいて、制御可能ＰＡ３８７２２０はアクティブになり得、ＺＰＬの値は減少し得る。例えば、ＺＰＬがＺ０に等しい電力レベルにおいて、ＺＣＬはＺ０になり得る。したがって、キャリア（メイン）増幅器負荷、例えばＺＣＬは、例えば、制御可能ＰＡ３８７２２０の状態に依存して、例えば、制御可能ＰＡ３８７２２０がオフかどうか、及び／又は制御可能ＰＡ３８７２２０がどれほどの間オンにされている可能性があるかに依存して、例えば、Ｚ０及び２Ｚ０の間で変調してよい。
いくつかの他の例示的な態様において、制御可能ＰＡ３８７２２０の状態は、例えば、入力電力レベルの量により制御されてよい。
いくつかの例示的な態様において、ＳＱＷＬバラン３８７２３０は、例えば以下で説明されるように、制御可能ＰＡ３８７２２０及びメイン増幅器３８７２１０に対する直列接続負荷として動作するように構成されてよい。
いくつかの例示的な態様において、二段式ドハティ増幅器３８７１１０は、例えば以下で説明されるように、例えばＳＱＷＬバラン３８７２３０により実装され得る直列負荷を含んでよい。他の態様において、二段式ドハティ増幅器３８７１１０は、任意の他の追加的又は代替的な負荷を含んでよく、これは、任意の他の追加的又は代替的な他のバランにより実装されてよい。
いくつかの例示的な態様において、第２段増幅器３８７２００は、例えば以下で説明されるように、デジタル信号３８７１１５により制御されてよい。
いくつかの例示的な態様において、送信器３８７０００は、例えば以下で説明されるように、ＬＯ信号３８７１２５を生成するＬＯ３８７１２０を含んでよい。例えば、ＬＯ信号３８７１２５は６０ＧＨｚ信号であってよい。他の態様において、ＬＯ信号３８７１２５は任意の他の周波数を含んでよい。例えば、ＬＯ３８７１２０は、水晶発振器、可変周波数発振器、周波数シンセサイザなどを含んでよい。
いくつかの例示的な態様において、送信器３８７０００は、例えば以下で説明されるように、ＬＯ信号３８７１２５に基づきＩ信号３８７１３５を生成するように構成され得る同相（Ｉ）ミキサ３８７１３０と、ＬＯ信号３８７１２５に基づきＱ信号３８７１２５を生成するように構成され得る直交位相（Ｑ）ミキサ３８７１４０とを含んでよい。
いくつかの例示的な態様において、送信器３８７０００は、例えば以下で説明されるように、例えばドライバ増幅入力信号３８７１５５を提供するために、Ｉ信号３８７１３５をＱ信号３８７１２５と結合するように構成され得るコンバイナ回路３８７１５０を含んでよい。
いくつかの例示的な態様において、Ｉミキサ回路３８７１３０は、例えば、ＬＯ信号３８７１２５をＲＦ信号、例えばＩ ＲＦ信号３８７１３２と混合することにより、Ｉ信号３８７１３５を生成するように構成されてよく、該ＲＦ信号は、例えば、位相変調器から受信されてよい。他の態様において、Ｉ信号３８７１３５は、任意の他の回路により、及び／又は任意の他の信号に基づいて、生成され、かつ／あるいはドハティ増幅器３８７１１０に提供されてよい。
いくつかの例示的な態様において、Ｑミキサ回路３８７１４０は、例えば、ＬＯ信号３８７１２５をＲＦ信号、例えばＱ ＲＦ信号３８７１４２と混合することにより、Ｑ信号３８７１４５を生成するように構成されてよく、該ＲＦ信号は、例えば、位相変調器から受信されてよい。他の態様において、Ｑ信号は、任意の他の回路により、及び／又は任意の他の信号に基づいて、生成され、かつ／あるいはドハティ増幅器３８７１１０に提供されてよい。
いくつかの例示的な態様において、コンバイナ回路３８７１５０は、Ｉ信号３８７１３５及びＱ信号３８７１４５をドライバ増幅入力信号３８７１５５へと結合するように構成されてよい。例えば、コンバイナ３８７１５０は、ウィルキンソンコンバイナ、２対１コンバイナ、４対２コンバイナなどを含んでよい。他の態様において、任意の他タイプのコンバイナが使用されてよい。
いくつかの例示的な態様において、１つ以上のアンテナ３８１７８０が、二段式ドハティ増幅器３８７１１０に動作上結合されてよい。
いくつかの例示的な態様において、少なくとも１つの第１段増幅器３８７１１３は、例えば以下で説明されるように、ドライバ増幅入力信号３８７１５５を増幅するように構成されてよく、第１段階においてドライバＲＦ信号３８７１５７を提供してよい。
いくつかの例示的な態様において、第２段階の少なくとも１つのメイン増幅器、例えばＣＡ３８７２１０は、例えば以下で説明されるように、ドライバＲＦ信号３８７１５７を増幅するよう、及び第２段階においてメイン増幅器信号３８７２１５を提供するように構成されてよい。
いくつかの例示的な態様において、少なくとも１つの制御可能ＰＡ３８７２２０は、例えばドライバＲＦ信号３８７１５７のレベルに基づいて、オン状態にされるように構成されてよい。例えば、オン状態において、二段式ドハティ増幅器３８７１１０は、例えば以下で説明されるように、例えばピーキング増幅器信号３８７２２５を提供するために、ドライバＲＦ信号３８７１５７を増幅してよい。
いくつかの例示的な態様において、ＳＱＷＬバラン３８７２３０は、例えば以下で説明されるように、メイン増幅器信号３８７１２５をピーキング増幅器信号３８７２２５と結合するように構成されてよい。
いくつかの例示的な態様において、ＳＱＷＬバラン３８７２３０は、例えば以下で説明されるように、例えば、少なくとも１つのドライバ増幅器、例えば第１段増幅器３８７１１３の少なくとも１つの出力部と、少なくとも１つのメイン増幅器３８７２１０の少なくとも１つの入力部と、少なくとも１つの制御可能ＰＡ３８７２２０の少なくとも１つの入力部との間のインピーダンスを整合させる第１伝送線路３８７２３２を含んでよい。
いくつかの例示的な態様において、ＳＱＷＬバラン３８７２３０は、例えば以下で説明されるように、例えば、少なくとも１つのメイン増幅器３８７２１０の少なくとも１つの出力部と、少なくとも１つの制御可能ＰＡ３８７２２０の少なくとも１つの出力部との間のインピーダンスを整合させる第２伝送線路３８７２３５を含んでよい。
いくつかの例示的な態様において、ＳＱＷＬバラン３８７２３０は、例えば、第３の伝送線路３８７２３７と、複数のスタブとを含んでよい。例えば、第３の伝送線路３８７２３７は第１インピーダンスを有してよく、複数のスタブのうちのスタブ、例えば各スタブは、例えば以下で説明されるように、第２インピーダンスを有してよい。
いくつかの例示的な態様において、スタブ（「共振スタブ（resonant stub）」とも呼ばれる）は、例えば、ある長さの要素、例えば伝送線路又は導波路を含んでよく、これは、一端で接続されてよい。
いくつかの例示的な態様において、第１インピーダンスは第２インピーダンスの２倍であってよい。例えば、例えば以下で説明されるように、第３伝送線路３８７２３７が５０Ωのインピーダンスを有してよく、かつ／あるいは、複数のスタブのうちのスタブが２５オームのインピーダンスを有してよい。他の態様において、任意の他のインピーダンスが使用されてよい。
いくつかの例示的な態様において、複数のスタブは、例えば以下で説明されるように、例えば、少なくとも１つのドライバ増幅器、例えば第１段増幅器３８７１１３の少なくとも１つの入力部を第３伝送線路３８７２３７に動作上結合してよく、少なくとも１つのドライバ増幅器、例えば第１段増幅器３８７１１３の少なくとも１つの出力部を第１伝送線路３８７２３２に動作上結合してよく、少なくとも１つのメイン増幅器３８７２１０の少なくとも１つの入力部を第１伝送線路３８７２３２に動作上結合してよく、少なくとも１つの制御可能ＰＡ３８７２２０の少なくとも１つの入力部を第１伝送線路３８７２３２に動作上結合してよく、少なくとも１つのメイン増幅器３８７２１０の少なくとも１つの出力部を第２伝送線路３８７２３５に動作上結合してよく、かつ／あるいは、少なくとも１つの制御可能ＰＡ３８７２２０の少なくとも１つの出力部を第２伝送線路３８７２３５に動作上結合してよい。
いくつかの例示的な態様において、スタブの長さは、例えば以下で説明されるように、例えば、ドライバＲＦ信号３８７２５７の波長の８分の１に基づいてよい。
いくつかの例示的な態様において、第２伝送線路３８７２３５及び複数のスタブは、例えば以下で説明されるように、メイン増幅器３８７２１０の少なくとも１つの出力部において、及び制御可能ＰＡ３８７２２０の少なくとも１つの出力部において、直列負荷を提供するように構成されてよい。
いくつかの例示的な態様において、少なくとも１つのドライバ増幅器、例えば第１段増幅器３８７１１３は、例えば以下で説明されるように、複数のスタブのうち第１スタブに動作上結合される第１入力部を含み得る第１整合ネットワークと、複数のスタブのうち第２スタブに動作上結合される第２入力部を有する第２整合ネットワークとを含んでよい。
いくつかの例示的な態様において、第１及び第２整合ネットワークは、例えば以下で説明されるように、第１及び第２スタブのインピーダンスを第３伝送線路３８７２３７のインピーダンスと整合させるように構成されてよい。
いくつかの例示的な態様において、少なくとも１つのドライバ増幅器、例えば第１段増幅器３８７１１３は、第１電力増幅器を含んでよく、これは、例えば以下で説明されるように、第１整合ネットワークの第１出力部に動作上結合され得る第１入力部と、複数のスタブのうち第３スタブに動作上結合され得る第１出力部とを含んでよい。
いくつかの例示的な態様において、少なくとも１つのドライバ増幅器、例えば第１段増幅器３８７１１３は、第２電力増幅器を含んでよく、これは、例えば以下で説明されるように、第２整合ネットワークの第２出力部に動作上結合され得る第２入力部と、複数のスタブのうち第４スタブに動作上結合され得る第２出力部とを含んでよい。
いくつかの例示的な態様において、第３及び第４スタブは、例えば以下で説明されるように、第１及び第２電力増幅器の第１及び第２と第１伝送線路との間のインピーダンスを整合させるように構成されてよい。
いくつかの例示的な態様において、少なくとも１つのメイン増幅器３８７２１０は、例えば以下で説明されるように、第１整合ネットワーク及び第２整合ネットワークを含んでよい。例えば、メイン増幅器３８７２１０の第１整合ネットワークは、例えば、複数のスタブのうち第１スタブに動作上結合される第１入力部を含んでよく、メイン増幅器３８７２１０の第２整合ネットワークは、例えば、複数のスタブのうち第２スタブに動作上結合され得る第２入力部を含んでよい。例えば、メイン増幅器３８７２１０の第１整合ネットワーク及び／又は第２整合ネットワークは、例えば以下で説明されるように、第１及び第２スタブのインピーダンスを第１伝送線路３８７２３２のインピーダンスと整合させるように構成されてよい。
いくつかの例示的な態様において、少なくとも１つのメイン増幅器３８７２１０は、例えば以下で説明されるように、第１電力増幅器及び／又は第２電力増幅器を含んでよい。例えば、メイン増幅器３８７２１０の第１電力増幅器は、メイン増幅器３８７２１０の第１整合ネットワークの第１出力部に動作上結合され得る第１入力部と、複数のスタブのうち第３スタブに動作上結合され得る第１出力部とを含んでよい。例えば、メイン増幅器３８７２１０の第２電力増幅器は、第２整合ネットワークの第２出力部に動作上結合され得る第２入力部と、複数のスタブのうち第４スタブに動作上結合され得る第２出力部とを含んでよい。例えば、第３及び第４スタブは、例えば以下で説明されるように、メイン増幅器３８７２１０の第１及び第２電力増幅器の第１及び第２出力部と第２伝送線路３８７２３５との間のインピーダンスを整合させるように構成されてよい。
いくつかの例示的な態様において、少なくとも１つの制御可能ＰＡ３８７２２０は、第１整合ネットワーク及び第２整合ネットワークを含んでよい。例えば、制御可能ＰＡ３８７２２０の第１整合ネットワークは、複数のスタブのうち第１スタブに動作上結合され得る第１入力部を含んでよく、制御可能ＰＡ３８７２２０の第２整合ネットワークは、複数のスタブのうち第２スタブに動作上結合され得る第２入力部を含んでよい。例えば、制御可能ＰＡ３８７２２０の第１整合ネットワークは、例えば以下で説明されるように、第１及び第２スタブのインピーダンスを第１伝送線路３８７２３２のインピーダンスと整合させるように構成されてよい。
いくつかの例示的な態様において、少なくとも１つの制御可能ＰＡ３８７２２０は、第１電力増幅器及び／又は第２電力増幅器を含んでよい。例えば、制御可能ＰＡ３８７２２０の第１電力増幅器は、制御可能ＰＡ３８７２２０の第１整合ネットワークの第１出力部に動作上結合され得る第１入力部と、複数のスタブのうち第３スタブに動作上結合され得る第１出力部とを含んでよい。制御可能ＰＡ３８７２２０の第１電力増幅器は、制御可能ＰＡ３８７２２０の第２整合ネットワークの第２出力部に動作上結合され得る第２入力部と、複数のスタブのうち第４スタブに動作上結合され得る第２出力部とを含んでよい。一例において、第３及び第４スタブは、例えば以下で説明されるように、制御可能ＰＡ３８７２２０の第１及び第２電力増幅器の第１及び第２出力部と第２伝送線路３８７２３５との間のインピーダンスを整合させるように構成されてよい。
図３８８が参照され、図３８８は、いくつかの例示的な態様に従う、ＳＱＷＬバランを採用し得る二段式ドハティ増幅器３８８０００のブロック図を概略的に示す。例えば、ＳＱＷＬバランを有する二段式ドハティ増幅器３８８０００は、二段式ドハティ増幅器３８７１００（図３８７）の１つ以上の動作及び／又は機能性を実行するように実装されてよい。
いくつかの例示的な態様において、二段式ドハティ増幅器３８８０００は、例えば、第１ドライバ増幅器３８８１００及び第２ドライバ増幅器３８８１１０を含んでよい。例えば、第１ドライバ増幅器３８８１００及び／又は第２ドライバ増幅器３８８１１０は、ＲＦ入力信号３８８３５０を増幅するように構成されてよく、第１段階において第１ドライバＲＦ信号３８８３６０及び第２ドライバＲＦ信号３８８３６５を提供してよい。
いくつかの例示的な態様において、二段式ドハティ増幅器３８８０００は、例えば、第１メイン増幅器３８８３００及び第２メイン増幅器３８８３１００を含んでよく、これらは、ドライバＲＦ信号３８８３６０を増幅するよう、及び第２段階においてメイン増幅器信号３８８３４０を提供するように構成されてよい。
いくつかの例示的な態様において、二段式ドハティ増幅器３８８０００は、例えば、第１制御可能ＰＡ３８８２００及び第２制御可能ＰＡ３８８２１０を含んでよい。例えば、第１制御可能ＰＡ３８８２００及び／又は第２制御可能ＰＡ３８８２１０は、例えばドライバＲＦ信号３８８３６０のレベルに基づいて、オン状態にされるように構成されてよい。例えば、オン状態において、二段式ドハティ増幅器３８８０００は、ドライバＲＦ信号３８８３６０を増幅してＰＡ信号３８８２４０を提供してよい。
いくつかの例示的な態様において、二段式ドハティ増幅器３８８０００は、例えば、ＳＱＷＬバラン３８８４００を含んでよく、これは、メイン増幅器信号３８８３４０をＰＡ信号３８８２４０と結合するように構成されてよい。
いくつかの例示的な態様において、ＳＱＷＬバラン３８８４００は、例えば、第１ドライバ増幅器３８８１００の出力部対第１メイン増幅器２８３００の入力部、第２ドライバ増幅器３８８１１０の出力部対第２メイン増幅器３８８３１０の入力部、及び／又は第１制御可能ＰＡ３８８２００の入力部対第２制御可能ＰＡ３８８２１０の入力部の間のインピーダンスを整合させる第１伝送線路３８８５００を含んでよい。
いくつかの例示的な態様において、ＳＱＷＬバラン３８８４００は、例えば、第１メイン増幅器３８８３００の出力部と第２メイン増幅器３８８３１０の出力部との間のインピーダンスを整合させるように構成された第２伝送線路３８８６００を含んでよい。第２伝送線路３８８６００は、第１制御可能ＰＡ３８８２００の出力部と第２制御可能ＰＡ３８８２１０の出力部との間のインピーダンスを整合させるように構成されてよい。
いくつかの例示的な態様において、ＳＱＷＬバラン３８８４００は、例えば、例えば５０オームのインピーダンスと複数のスタブとを有する、第３伝送線路３８８７００を含んでよい。例えば、複数のスタブ３８８８００のうち少なくとも１つのスタブ、例えば各スタブ３８８８００が、例えば２５オームのインピーダンスを有してよい。
いくつかの例示的な態様において、複数のスタブ３８８８００は、例えば、第１ドライバ増幅器３８８１００の入力部及び第２ドライバ増幅器３８８１１０の入力部を第３伝送線路３８８７００に動作上結合してよい。
いくつかの例示的な態様において、複数のスタブ３８８８００は、例えば、第１ドライバ増幅器３８８１００の出力部及び第２ドライバ増幅器３８８１００の出力部を伝送線路３８８５００に動作上結合してよい。
いくつかの例示的な態様において、複数のスタブ３８８８００は、例えば、第１メイン増幅器３８８３００の入力部及び／又は第２メイン増幅器３８８３１０の入力部を第１伝送線路３８８５００に動作上結合してよい。
いくつかの例示的な態様において、複数のスタブ３８８８００は、例えば、第１制御可能ＰＡ３８８２００の入力部及び／又は第２制御可能ＰＡ３８８２１０の入力部を第１伝送線路３８８５００に動作上結合してよい。
いくつかの例示的な態様において、複数のスタブ３８８８００は、例えば、第１メイン増幅器３８８３００の出力部及び／又は第２メイン増幅器３８８３１０の出力部を第２伝送線路３８８６００に動作上結合してよい。
いくつかの例示的な態様において、複数のスタブ３８８８００は、例えば、第１制御可能ＰＡ３８８２００の出力部及び／又は第２ＰＡ３８８２１０の出力部を第２伝送線路３８８６００に動作上結合してよい。
いくつかの例示的な態様において、スタブ３８８８００の長さは、例えば、ドライバＲＦ信号３８８３６０及び／又はＲＦドライバ信号３８８３６５の波長の８分の１に基づいてよい。
いくつかの例示的な態様において、第２伝送線路３８８６００及び複数のスタブ３８８８００は、第１メイン増幅器３８８３００の第１出力部において、第２メイン増幅器３８８３１０の出力部において、及び出力第１制御可能ＰＡ３８８２００において、及び／又は第２制御可能ＰＡ３８８２１０の出力部において、直列負荷を提供するように構成されてよい。
いくつかの例示的な態様において、第１ドライバ増幅器３８８１００及び／又は第２ドライバ増幅器３８８１１０は、例えば、第１整合ネットワーク３８８１３０及び第２整合ネットワーク３８８１３５を含んでよい。例えば、第１整合ネットワーク３８８１３０の入力部が、複数のスタブ３８８８００のうちの第１スタブに結合されてよく、第２整合ネットワーク３８８１３５の入力部が、複数のスタブ３８８８００のうちの第２スタブに結合されてよい。
いくつかの例示的な態様において、第１及び／又は第２整合ネットワーク、例えば整合ネットワーク３８８１３０及び／又は３８８１３５は、第１及び第２スタブのインピーダンスを第３伝送線路３８８７００のインピーダンスと整合させるように構成されてよい。
いくつかの例示的な態様において、例えば、第１ドライバ増幅器３８８１００は、第１整合ネットワーク３８８１３０の第１出力部に動作上結合され得る入力部を有する第１電力増幅器３８８１２０を含んでよい。第１ドライバ増幅器３８１００は、複数のスタブ３８８８００のうちのスタブに動作上結合され得る第１出力部を含んでよい。
いくつかの例示的な態様において、第１ドライバ増幅器３８８１００は、第２整合ネットワーク３８８１３５の第２出力部に動作上結合され得る入力部を有する第２電力増幅器３８８１２５を含んでよい。例えば、第１ドライバ増幅器３８８１００は、複数のスタブ３８８８００のうちのスタブに動作上結合され得る第２出力部を含んでよい。
いくつかの例示的な態様において、例えば、第２ドライバ増幅器３８８１１０は、第２ドライバ増幅器３８８１１０の第１整合ネットワークの第１出力部に動作上結合され得る入力部を有する第１電力増幅器を含んでよい。第２ドライバ増幅器３８８１１０は、複数のスタブ３８８８００のうちのスタブに動作上結合され得る第１出力部を含んでよい。
いくつかの例示的な態様において、第２ドライバ増幅器３８８１１０は、第２ドライバ増幅器３８８１１０の第２整合ネットワークの第２出力部に動作上結合され得る入力部を有し得る第２電力増幅器を含んでよい。例えば、第２ドライバ増幅器３８８１１０は、複数のスタブ３８８８００のうちのスタブに動作上結合され得る第２出力部を含んでよい。
いくつかの例示的な態様において、スタブ３８８８００のうち１つ以上が、第１及び第２電力増幅器の出力部をドライバＲＦ信号３８８３６０及び／又はドライバＲＦ信号３８８３６５へと結合するために、２対１コンバイナとして使用されてよい。
いくつかの例示的な態様において、第１メイン増幅器３８８３００は、第１整合ネットワーク３８８３２０及び第２整合ネットワーク３８８３２５を含んでよい。例えば、第１整合ネットワーク３８８３２０は、例えば、複数のスタブ３８８８００のうちのスタブに動作上結合される第１入力部を含んでよく、第２整合ネットワーク３８８３２５は、複数のスタブ３８８８００のうち別のスタブに動作上結合され得る第２入力部を含んでよい。例えば、第１整合ネットワーク３８８３２０及び／又は第２整合ネットワーク３８８３２５は、スタブ３８８８００のインピーダンスを第１伝送線路３８８６００のインピーダンスと整合させるように構成されてよい。
いくつかの例示的な態様において、第１メイン増幅器３８８３００は、第１電力増幅器３８８３３０及び／又は第２電力増幅器３８８３３５を含んでよい。例えば、第１電力増幅器３８８３３０は、第１整合ネットワーク３８８３２０の第１出力部に動作上結合され得る第１入力部と、複数のスタブ３８８８００のうちのスタブに動作上結合され得る第１出力部とを含んでよい。第２電力増幅器３８８３３５は、第２整合ネットワーク３８８３２５の第２出力部に動作上結合され得る第２入力部と、複数のスタブのうち別のスタブに動作上結合され得る第２出力部とを含んでよい。例えば、伝送線路３８８６００及び伝送線路３８８６００に動作上結合されるスタブは、４対１コンバイナとして構成されてよい。
いくつかの例示的な態様において、第２メイン増幅器３８８３１０は、例えば上記で説明されたように、例えば、第１及び第２整合ネットワークと、例えば第１及び第２整合ネットワークとして動作するように構成され得る第１及び第２電力増幅器と、第１メイン増幅器３８８３００の第１及び第２電力増幅器とを含んでよい。
いくつかの例示的な態様において、第１制御可能ＰＡ３８８２００は、第１整合ネットワーク３８８２２０及び第２整合ネットワーク３８８２２５を含んでよい。例えば、第１整合ネットワーク３８８２２０は、複数のスタブ３８８８００のうちのスタブに動作上結合される第１入力部を含んでよく、第２整合ネットワーク３８８２２５は、複数のスタブ３８８８００のうち別のスタブに動作上結合され得る第２入力部を含んでよい。例えば、第１整合ネットワーク３８８２２０は、スタブのインピーダンスを第１伝送線路３８８５００のインピーダンスと整合させるように構成されてよい。
いくつかの例示的な態様において、第１制御可能ＰＡ３８８２００は、第１電力増幅器３８８２３０及び／又は第２電力増幅器３８８２３５を含んでよい。例えば、第１電力増幅器３８８２３０は、第１整合ネットワーク３８８２２０の第１出力部に動作上結合され得る第１入力部と、複数のスタブ３８８８００のうちのスタブに動作上結合され得る第１出力部とを含んでよい。第２電力増幅器３８８２３５は、第２整合ネットワーク３８８２２５の第２出力部に動作上結合され得る第２入力部と、複数のスタブ３８８８００のうち別のスタブに動作上結合され得る第２出力部とを含んでよい。一例において、スタブ３８８８００は、第１電力増幅器３８８２３０の第１出力部及び第２電力増幅器３８８２３５の第２出力部と、第２伝送線路３８８６００との間のインピーダンスと整合させるように構成されてよい。
いくつかの例示的な態様において、ＲＦ入力信号３８８３５０は４方向に分割されてよく、第１ドライバ増幅器３８８１３０及び第２ドライバ増幅器３８８１１０に供給されてよい。例えば、第１ドライバ増幅器３８８１３０及び第２ドライバ増幅器３８８３１０はＲＦ入力信号３８８３５０を増幅してよく、４つの出力ＲＦ信号を提供してよい。
一例において、４つのＲＦ出力信号の各ペアが、例えばＳＱＷＬバラン３８８４００により、第１段階の上半分及び下半分において結合されてよく、ＳＱＷＬバラン３８８４００は、例えば、その出力インピーダンスが例えば５０Ωであり得る第１及び／又は第２の２対１電力コンバイナを含んでよい。第１及び／又は第２の２対１電力コンバイナは、ドライバＲＦ信号３８８３６０を増幅してよく、かつ／あるいはドライバＲＦ信号３８８３６５を増幅してよい。例えば、ドライバＲＦ信号３８８３６０を増幅すること及び／又はドライバＲＦ信号３８８３６５を増幅することは、第２段階の上半分及び下半分において、第１メイン増幅器３８８３００、第２メイン増幅器３８８３１０、第１制御可能増幅器３８８２００、及び／又は第２制御可能増幅器３８８２１０の間で分けられてよい。例えば、ＳＱＷＬバラン３８８４００は、その入力インピーダンスが例えば５０Ωであるように構成され得る少なくとも２つの４対１スプリッタを含んでよく、これらは、第１メイン増幅器３８８３００、第２メイン増幅器３８８３１０、第１制御可能増幅器３８８２００、及び／又は第２制御可能増幅器３８８２１０の間で、ドライバＲＦ信号３８８３６０を分割し、及び／又はドライバＲＦ信号３８８３６５を増幅するために使用されてよい。
一例において、ＳＱＷＬバラン３８８４００は８方向電力コンバイナを含んでよく、これは、ＳＱＷＬバラン３８８４００の上半分と下半分との間の２方向並列コンバイナとして挙動してよい。
いくつかの例示的な態様において、ＳＱＷＬバラン３８８４００は４方向直列コンバイナを含んでよく、これは、第１ＰＡ３８８２００の出力及び／又は第２ＰＡ３８８２１０の出力を、第１メイン増幅器３８８３００の出力及び／又は第２メイン増幅器３８８３１０の出力と結合するように構成されてよい。例えば、４方向直列コンバイナは、第２伝送線路３８８６００及び複数のスタブ３８８８００を含んでよい。
図４に戻り、いくつかの例示的な態様において、ＲＦ回路４２５は無線アーキテクチャに従って構成されてよく、これは、ＴＤＤモードにおいて動作するように構成されてよい。いくつかの例示的な態様において、ＲＦ回路４２５はＴｘチェーンを含んでよく、例えば以下で説明されるように、Ｔｘチェーンのいくつかのコンポーネント及び／又は機能性が、Ｒｘチェーンにおいて再使用されるように構成されてよい。
いくつかの例示的な態様において、無線アーキテクチャは少なくとも１つのＩ／Ｑ発生器を含んでよく、これは、例えば以下で説明されるように、例えば、無線のＲｘモードの間にＴｘチェーンの１つ以上の要素を再使用するように構成されてよい。
いくつかの例示的な態様において、Ｉ／Ｑ発生器は、例えば以下で説明されるように、例えばＲｘモードの間に、例えば、ポーラー送信器の位相変調チェーンの１つ以上の要素を再使用するように構成されてよい。
いくつかの例示的な態様において、ＲｘモードにおいてＴｘチェーンの要素を再使用するＩ／Ｑ発生器を実装することは、１つ以上の恩恵を提供し、かつ／あるいは１つ以上の技術的問題を解決し得る。例えば、Ｒｘモードの間にポーラー送信器の位相変調チェーンの１つ以上の要素を再使用することは、ダイ面積を低減することを可能にし得る。例えば、Ｔｘモードにおいて使用され得る、注入同期ベース発振器変調器（injection locking based oscillator modulator）が、例えば以下で説明されるように、Ｒｘモードの間にＩ又はＱ ＬＯとして再使用されてよい。
いくつかの例示的な態様において、ミリメートル波送信器及び／又は受信器、及び／又は任意の他タイプの送信器及び／又は受信器が、時分割複信（time division duplex、ＴＤＤ）モードにおいて動作してよい。例えば、ＴＤＤモードにおいて、同じ周波数帯域及び／又は少なくとも部分的に重なる周波数帯域が、Ｔｘ及びＲｘの双方に使用されてよい。例えば、周波数帯域は、例えば以下で説明されるように、送信及び受信動作に交互の時間スロットを割り当てることにより、Ｔｘモード及びＲｘモードの間で共有されてよい。
いくつかの例示的な態様において、トランシーバチップ、例えば半二重トランシーバが、ＴＤＤモードにおいて動作するように構成されてよい。例えば、トランシーバチップは、大きいチップ面積を必要とし得る大きい受動素子を含んでよい。例えば、受動素子間に寄生結合を有しての大きいチップ面積は、望まれない効果を引き起こす可能性がある。
いくつかの例示的な態様において、大きい受動素子のうち１つ以上が、例えば、トランシーバがＴｘモード及び／又はＲｘモードにおいて動作し得るとき、再使用されてよい。例えば、ポーラーＴｘの位相変調チェーンの１つ以上の要素が、例えば以下で説明されるように、Ｒｘ動作モードの間に再使用されてよい。
いくつかの例示的な態様において、ポーラーＴｘの位相変調チェーンは、例えば、例えばＴｘモードにおいて注入同期ベース発振器変調器として使用され得る１つ以上の要素を含んでよく、例えば、例えばＲｘモードにおいてＩ ＬＯ及び／又はＱ ＬＯとして再使用されてよい。例えば、単一のＬＯが、ＬＯ位相シフトを実行するためにＲｘモード及びＴｘモードの双方において使用されてよく、これは、例えば、少なくともフェーズドアレイ適用に対して実装されてよい。
いくつかの例示的な態様において、Ｉ／Ｑ発生器は、アップコンバータ及び／又はダウンコンバータの一部として、例えばサブシステム４１５（図４）及び／又は無線チェーンの一部として、例えばサブシステム４３５（図４）及び／又は所望される場合任意の他のサブシステム及び／又は要素の一部として含まれてよく、かつ／あるいはこれらの１つ以上の動作及び／又は機能性を実行してよい。
次に図３８９が参照され、図３８９は、いくつかの例示的な態様に従う、トランシーバ３８９１００のブロック図を概略的に示す。一例において、トランシーバ３８９１００の１つ以上の要素が、トランシーバ３７１１００（図３７１）の一部として実装され、かつ／あるいは該トランシーバの１つ以上の機能性を実行してよい。
図３８９に示されるように、いくつかの例示的な態様において、トランシーバ３８９１００は半二重トランシーバを含んでよい。例えば、トランシーバ３８９１００は、ＴＤＤモードにおいて動作し得る半二重トランシーバを含んでよい。
いくつかの例示的な態様において、トランシーバ３８９１００は、２．４ＧＨｚ帯域、５ＧＨｚ帯域、ミリメートル波帯域、サブ１ＧＨｚ（Ｓ１Ｇ）帯域、及び／又は任意の他の帯域を通じて通信するように構成されてよい。
他の態様において、トランシーバ３８９１００は、任意の他の追加的又は代替的な周波数帯域を通じて通信する任意の他タイプのトランシーバを含んでよい。
いくつかの例示的な態様において、トランシーバ３８９１００は、例えば以下で説明されるように、１つ以上のアンテナ３８９１８５を結合する少なくとも１つのアンテナポート３８９１８０を含んでよい。
いくつかの例示的な態様において、トランシーバ３８９１００は、アンテナ３８９１８５のうち１つ以上を含んでよく、かつ／あるいは、該アンテナのうち１つ以上へ少なくとも１つのアンテナポート３８９１８０を通じて動作上結合されてよい。
いくつかの例示的な態様において、アンテナ３８９１８５のうち１つ以上は、内部アンテナ、ダイポールアンテナ、フェーズドアレイアンテナ、八木アンテナ、アンテナアレイなどを含んでよい。
いくつかの例示的な態様において、トランシーバ３８９１００はＬＮＡ３８９１７０を含んでよく、これは、例えば以下で説明されるように、例えば１つ以上のアンテナポート３８９１８０から受信される信号３８９１８２に基づいて、Ｒｘ信号３８９１７５を生成するように構成されてよい。
いくつかの例示的な態様において、トランシーバ３８９１００はＰＡ３８９１６０を含んでよく、これは、例えば、Ｔｘ信号３８９１２６を増幅するよう、及び増幅信号を１つ以上のアンテナポート３８９１８０を通じて１つ以上のアンテナ３８９１８５に提供するように構成されてよい。
いくつかの例示的な態様において、トランシーバ３８９１００は、例えば以下で説明されるように、１つ以上のＩ及び／又はＱ信号を生成するＩ／Ｑ信号発生器３８９１１０を含んでよい。
いくつかの例示的な態様において、Ｉ／Ｑ発生器３８９１１０は、例えば以下で説明されるように、ＬＯ信号３８９１１７を生成するＬＯ３８９１１５を含んでよい。
いくつかの例示的な態様において、Ｉ／Ｑ発生器３８９１１０は制御可能位相変調チェーン３８９１２０を含んでよく、これは、例えば以下で説明されるように、ＬＯ信号３８９１１７の位相を例えばＴｘモードにおいて及び／又はＲｘモードにおいて変調するように構成されてよい。
いくつかの例示的な態様において、Ｉ／Ｑ発生器３８９１１０は制御可能位相変調チェーン３８９１３０を含んでよく、これは、例えば以下で説明されるように、ＬＯ信号３８９１１７に基づくＱ位相シフト信号３８９１３６を例えばＲｘモードにおいて生成するように構成されてよい。
いくつかの例示的な態様において、Ｉ／Ｑ発生器３８９１１０はミキサ回路３８９１４０を含んでよく、これは、例えば以下で説明されるように、例えば１つ以上のアンテナポート３８９１８０からのＲｘ信号３８９１７５を１つ以上のＬＯ信号と例えばＲｘモードにおいて混合するように構成されてよい。
いくつかの例示的な態様において、ＬＯ３８９１１５は、ある周波数を有するＬＯ信号３８９１１７を生成するように構成されてよく、該周波数は、ｆｃａｒｒｉｅｒと表されるキャリア周波数の３分の１、例えば（ｆｃａｒｒｉｅｒ／３）であってよい。一例において、ＬＯ信号３８９１１７は、例えば以下で説明されるように、例えばトランシーバ３８９１００が６０ＧＨｚ周波数帯域において動作するために構成されるとき、２０ＧＨｚの周波数を有してよい。
いくつかの例示的な態様において、ＬＯ３８９１１５は、例えば、水晶発振器、可変周波数発振器、周波数シンセサイザなどを含んでよい。
いくつかの例示的な態様において、制御可能位相変調チェーン３８９１２０は位相シフタ３８９１２２を含んでよく、これは、例えば以下で説明されるように、例えば位相シフト信号３８９１２３を生成するように構成されてよい。
いくつかの例示的な態様において、制御可能位相変調チェーン３８９１２０はトリプラ３８９１２４を含んでよく、これは、例えば以下で説明されるように、位相シフト信号３８９１２３を例えばＴｘモードにおいて３倍にすることによりＴｘ信号３８９１２６を生成するよう、及び位相シフト信号３８９１２３を例えばＲｘモードにおいて３倍にすることにより位相シフトＩ信号３８９１２８を生成するように構成されてよい。
いくつかの例示的な態様において、制御可能位相変調チェーン３８９１２０は、例えば以下で説明されるように、例えばＬＯ信号３８９１１７に基づくＴｘ信号３８９１２６を例えばＴｘモードにおいて生成するよう、及び例えばＬＯ信号３８９１１７に基づく位相シフトＩ信号３８９１２８を例えばＲｘモードにおいて生成するように構成されてよい。
いくつかの例示的な態様において、位相シフタ３８９１２２及び／又はトリプラ３８９１２４は、例えば以下で説明されるように、Ｔｘ信号３８９１２６を例えばＴｘモードにおいて生成するように構成されてよく、位相シフトＩ信号３８９１２８を例えばＲｘモードにおいて生成するために再使用されてよい。
いくつかの例示的な態様において、位相シフタ３８９１２２は、ＬＯ信号３８９１１７の位相を例えば第１位相シフト、例えばΔφ／３だけシフトするように構成されてよく、ここで、Δφは、ＬＯ信号３８９１１７の位相からの位相シフトを表し、Δφは、ＬＯ信号３８９１１７の位相に対する、制御可能位相変調チェーン２９１２０の出力、例えばＴｘ信号３８９１２６及び／又は位相シフトＩ信号３８９１２８の、位相シフトを表す。
いくつかの例示的な態様において、位相シフタ３８９１２２は、位相シフト信号３８９１２３を例えばＬＯ信号３８９１１７に基づいて生成するように構成されてよい。
いくつかの例示的な態様において、トリプラ３８９１２４は、例えばＴｘモードにおいて例えば位相変調信号３８９１２３の位相及び周波数を３倍にすることにより、Ｔｘ信号３８９１２６を生成するように構成されてよい。
いくつかの例示的な態様において、トリプラ３８９１２４は、例えばＲｘモードにおいて例えば位相シフト信号３８９１２３の位相及び周波数を３倍にすることにより、位相シフトＩ信号３８９１２８を生成するように構成されてよい。
いくつかの例示的な態様において、Ｉ／Ｑ発生器３８９１１０はスイッチ３８９１５５を含んでよく、これは、選択的に制御可能位相変調チェーン３８９１２０をＰＡ３８９１６０に接続し、又は制御可能位相変調チェーン３８９１２０をＰＡ３８９１６０から切断するように構成されてよい。例えば、スイッチ３８９１５５は、制御可能位相変調チェーン３８９１２０をＰＡ３８９１６０に例えばＴｘモードにおいて接続するよう、及び／又は制御可能位相変調チェーン３８９１２０をＰＡ３８９１６０から例えばＲｘモードにおいて切断するように制御されてよい。
例えば、Ｔｘモードにおいて、スイッチ３８９１５５はＴｘ信号３８９１２６をＰＡ３８９１６０に適用してよく、ＰＡ３８９１６０はＴｘ信号３８９１２６を増幅して、増幅Ｔｘ信号をアンテナポート３８９１８０を通じて１つ以上のアンテナ３８９１８５に、例えばフェーズアレイアンテナ３８９１８５の素子に提供してよい。
いくつかの例示的な態様において、Ｉ／Ｑ発生器３８９１１０はスイッチ３８９１５０を含んでよく、これは、選択的に制御可能位相変調チェーン３８９１２０をミキサ回路３８９１４０に接続し、又は制御可能位相変調チェーン３８９１２０をミキサ回路３８９１４０から切断するように構成されてよい。例えば、スイッチ３８９１５０は、制御可能位相変調チェーン３８９１２０をミキサ回路３８９１４０に例えばＲｘモードにおいて接続するよう、及び／又は制御可能位相変調チェーン３８９１２０をミキサ回路３８９１４０から例えばＴｘモードにおいて切断するように制御されてよい。
例えば、Ｒｘモードにおいて、スイッチ３８９１５０は、位相シフトＩ信号３８９１２８をミキサ回路３８９１４０に適用してよく、ミキサ回路３８９１４０は、Ｒｘ Ｉ信号３８９１７５をＩＦ信号へ、例えば位相シフトＩ信号３８９１２８に基づいてダウンコンバートしてよい。
いくつかの例示的な態様において、例えば、スイッチ３８９１５０及び／又はスイッチ３８９１５５は、ＦＥＴ、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、及び／又は任意の他のスイッチを含んでよい。
いくつかの例示的な態様において、スイッチ３８９１５５及び／又はスイッチ３８９１５０は、例えばコントローラ３８９２００により、例えばトランシーバ３８９１００の動作モードに基づいて制御されてよい。例えば、コントローラ３８９２００は、ベースバンドコントローラ若しくは任意の他の制御回路、サブシステム、及び／又は論理を含んでよく、あるいはこれらの一部として実装されてよい。
例えば、Ｔｘモードにおいて、コントローラ３８９２００は、トリプラ３８９１２４の出力とＰＡ３８０１６０の入力との間で動作上接続するようにスイッチ３８９１５５を制御してよく、かつ／あるいは、コントローラ３８９２００は、トリプラ３８９１２４の出力をミキサ回路３８９１４０から動作上切断するようにスイッチ３８９１５０を制御してよい。
例えば、Ｒｘモードにおいて、コントローラ３８９２００は、トリプラ３８９１２４の出力をＰＡ３８０１６０の入力から動作上切断するようにスイッチ３８９１５５を制御してよく、かつ／あるいは、コントローラ３８９２００は、トリプラ３８９１２４の出力をミキサ回路３８９１４０に動作上接続するようにスイッチ３８９１５０を制御してよい。
他の態様において、任意の他のスイッチング構成が、制御可能位相変調チェーン３８９１２０とＰＡ３８９１６０及び／又はミキサ３８９１４０との間で切り替え可能に接続するために実装されてよい。一例において、１つのスイッチ又は２つより多くのスイッチが、信号３８９１２６をＰＡ３８０１６０に又はミキサ３８９１４０に切り替え可能に提供するために実装されてよい。
いくつかの例示的な態様において、制御可能位相変調チェーン３８９１３０は位相シフタ３８９１３２を含んでよく、これは、例えば以下で説明されるように、例えば位相シフト信号３８９１３８を生成するように構成されてよい。
いくつかの例示的な態様において、制御可能位相変調チェーン３８９１３０はトリプラ３８９１３４を含んでよく、これは、例えば以下で説明されるように、位相シフト信号３８９１３８を位相シフトＱ信号３８９１３６へと３倍にするように構成されてよい。
いくつかの例示的な態様において、制御可能位相変調チェーン３８９１３０は、例えば以下で説明されるように、例えばＲｘモードにおいて、ＬＯ信号３８９１１７に基づいて位相シフト信号３８９１３８を生成するように構成されてよい。
いくつかの例示的な態様において、例えば、位相シフタ３８９１３２及び／又はトリプラ３８９１３４は、例えば以下で説明されるように、位相シフトＱ信号３８９１３６を例えばＲｘモードにおいて生成するように構成されてよい。
いくつかの例示的な態様において、位相シフタ３８９１３２は、ＬＯ信号３８９１１７の位相を例えば第２位相シフト、例えばΔφ／３±３０ｏだけシフトするように構成されてよい。他の例示的な態様、例えば、トリプラ３８９１３４及び／又はトリプラ３８９１３４を含み得ない態様において、位相シフタ３８９１３２は、ＬＯ信号３８９１１７の位相を例えば第２位相シフト、例えばΔφ±９０ｏだけシフトするように構成されてよい。
いくつかの例示的な態様において、位相シフタ３８９１３２は、位相シフト信号３８９１３８を例えばＬＯ信号３８９１１７に基づいて生成するように構成されてよい。
いくつかの例示的な態様において、トリプラ３８９１２４は、例えばＲｘモードにおいて例えば位相シフト信号３８９１３８の位相及び周波数を３倍にすることにより、位相シフトＱ信号３８９１３６を生成するように構成されてよい。
いくつかの例示的な態様において、位相シフタ３８９１３２は、ＬＯ信号３８９１１７の位相を、例えば第２位相シフトだけ、例えばＲｘモードにおいてシフトするように構成されてよい。例えば、第２位相シフトは、第１位相シフト、例えばΔφ／３の、９０度回転を含んでよい。
例えば、位相シフトＱ信号３８９１３６は、例えば以下で説明されるように、例えば、９０度回転の位相シフト、例えばΔφ±９０ｏを有するキャリア周波数ｆｃａｒｒｉｅｒを含んでよい。
いくつかの例示的な態様において、例えば、位相シフトＩ信号３８９１２８及び／又は位相シフトＱ信号３８９１３６は、例えば、位相シフト、例えば位相シフトΔφを有するキャリア周波数ｆｃａｒｒｉｅｒを含んでよい。
いくつかの例示的な態様において、トリプラ３８９１３４は、例えば以下で説明されるように、位相シフトＱ信号２９１３６をミキサ回路３８９１４０に提供してよい。
いくつかの例示的な態様において、Ｒｘモードにおいて、ミキサ回路３８９１４０は、例えば以下で説明されるように、Ｒｘ信号３８９１７５を例えばＬＮＡ３８９１７０から受信してよく、Ｒｘ信号３８９１７５を位相シフトＩ信号３８９１２８と混合してＩ位相信号３８９１４３にしてよい。
いくつかの例示的な態様において、Ｒｘモードにおいて、ミキサ回路３８９１４０は、例えば以下で説明されるように、Ｒｘ信号３８９１７５を位相シフトＱ信号３８９１３６と混合してＱ位相信号３８９１４６にしてよい。
いくつかの例示的な態様において、ミキサ回路３８９１４０は、ミキサ３８９１４２及び／又はミキサ３８９１４５を含んでよい。例えば、Ｒｘモードにおいて、ミキサ３８９１４２は、Ｒｘ信号３８９１７５を位相シフトＩ信号３８９１２８と混合してＩ位相信号３８９１４３にしてよく、かつ／あるいは、ミキサ２９１４５は、Ｒｘ信号３８９１７５を位相シフトＱ信号３８９１３６と混合してＱ位相信号３８９１４６にしてよい。
いくつかの例示的な態様において、Ｉ位相信号３８９１４３及び／又はＱ位相信号３８９１４６は、例えばベースバンド信号を含んでよい。
いくつかの例示的な態様において、例えば、ベースバンド、例えば、送信回路３１５及び／又は受信回路３２０（図３Ａ）内のＩＦ及びベースバンド処理回路に提供されるために、Ｉ位相信号３８９１４３はＩ－ＩＦ信号として使用されてよく、かつ／あるいは、Ｑ位相信号３８９１４６はＱ－ＩＦ信号として使用されてよい。
図４に戻り、いくつかの例示的な態様において、ＲＦ回路４２５は無線アーキテクチャに従って構成されてよく、これは、少なくとも１つのアウトフェージング電力増幅器を含んでよく、これは、ＲＦ信号を増幅するように構成される。いくつかの例示的な態様において、少なくとも１つのアウトフェージング電力増幅器は、例えば以下で説明されるように、例えばキレイクス（Chireix）サブクォーター波長バランにより実装されてよい。
いくつかの例示的な態様において、無線アーキテクチャにアウトフェージング電力増幅器を実装することは、例えば、より少ないダイ面積を占有すると同時に電力増幅器の効率を増加させること及び／又は高い電力レベルを提供すること、及び／又は任意の他の追加的又は代替的な技術的恩恵及び／又は利点を提供することにより、１つ以上の恩恵を提供し、かつ／あるいは１つ以上の技術的問題を解決し得る。
いくつかの例示的な態様において、アウトフェージング電力増幅器は、例えば以下で説明されるように、ＲＦ信号の高効率増幅を提供するように構成されてよい。例えば、複数の電力増幅器の出力を効率良く結合する能力は、例えば、高電力レベル信号を達成する技術的恩恵を少なくとも可能にし得る。
いくつかの例示的な態様において、アウトフェージング電力増幅器は、サブクォーター波長（ＳＱＷＬ）バランに動作上結合されてよい。例えば、ＳＱＷＬバランは、例えば以下で説明されるように、例えば少なくとも効率的電力結合及び／又は高電力レベルを可能にするために、キレイクスコンバイナを採用するように構成されてよい。
いくつかの例示的な態様において、ＳＱＷＬバランは選択的インダクタンスバンクを採用するように構成されてよく、これは、デジタル制御されてよく、例えば、キレイクスコンバイナの帯域幅を増加させることを結果として可能にし得る。
いくつかの例示的な態様において、アウトフェージング電力増幅器は、無線チェーン回路の一部として、例えばサブシステム４３５（図４）、及び／又は所望される場合任意の他のサブシステム及び／又は要素の一部として含まれてよく、かつ／あるいはこれらの１つ以上の動作及び／又は機能性を実行してよい。
次に図３９０が参照され、図３９０は、いくつかの例示的な態様に従う、送信器３９００００のブロック図を概略的に示す。例えば、送信器３９００００の１つ以上の要素及び／又はコンポーネントが、例えば図３７１を参照して上記で説明されたように、トランシーバ３７１１００の一部として実装されてよい。
いくつかの例示的な態様において、送信器３９００００はＲＦ増幅器３９０１００を含んでよい。例えば、ＲＦ増幅器３９０１００は、例えば以下で説明されるように、例えば第１アウトフェージング増幅器３９０２００及び／又は第２アウトフェージング増幅器３９０３００を含む、複数のアウトフェージング増幅器を含んでよい。
いくつかの例示的な態様において、アウトフェージング増幅器３９０２００及び／又はアウトフェージング増幅器３９０３００は、例えば以下で説明されるように、例えば定エンベロープ増幅器（constant envelope amplifiers）として構成されてよい。
いくつかの例示的な態様において、例えば、第１定エンベロープ増幅器、例えばアウトフェージング増幅器３９０１１０が、例えば以下で説明されるように、第２定エンベロープ増幅器、例えばアウトフェージング増幅器３９０１２０と異なる位相で動作するように構成されてよい。
他の態様において、アウトフェージング増幅器３９０２００及び／又はアウトフェージング増幅器３９０３００は、任意の他の構成を有してよく、かつ／あるいは任意の他のパラメータに従って動作してよい。
いくつかの例示的な態様において、例えば、振幅変調信号Ｓｉｎ（ｔ）＝Ａ（ｔ）ｃｏｓ（ωｔ）は、２つの「定振幅」信号Ｓ１（ｔ）及びＳ２（ｔ）の和として書き換えられてよく、例えば、
Figure 2024059722000088
 である。
一例において、角度θ＝ｃｏｓ－１（Ａ（ｔ））は、アウトフェージング角度を表してよく、これは、例えば、第１アウトフェージング増幅器３９０２００と第２アウトフェージング増幅器３９０３００との間の位相シフトを示すメトリックにおいて採用されてよい。例えば、第１アウトフェージング増幅器３９０２００及び第２アウトフェージング増幅器３９０３００がＧのゲインを有する場合、結合信号は、例えば以下のように決定されてよい。
Figure 2024059722000089
いくつかの例示的な態様において、変調信号が、例えば以下で説明されるように、異なる位相を有する２つの定エンベロープ増幅器、例えば第１アウトフェージング増幅器３９０２００及び第２アウトフェージング増幅器３９０３００を通じて増幅されてよい。
有利には、定エンベロープ増幅器においてに任意の所与の入力増幅レベルに対して定振幅を有することは、例えばすべての入力電力レベルに対してでさえ、高い効率を提供し得る。
いくつかの例示的な態様において、ＲＦ増幅器３９０１００は、例えば以下で説明されるように、ＳＱＷＬ４方向コンバイナバラン３９０４００を含んでよい。
いくつかの例示的な態様において、ＳＱＷＬ４方向コンバイナバラン３９０４００は、例えばキレイクスコンバイナを含んでよい。
いくつかの例示的な態様において、ＳＱＷＬ４方向コンバイナバラン３９０４００は、例えば非絶縁コンバイナを含んでよい。
他の態様において、ＳＱＷＬ４方向コンバイナバラン３９０４００は、任意の他のコンバイナを含んでよい。
いくつかの例示的な態様において、ＳＱＷＬ４方向コンバイナバラン３９０４００は、例えば以下で説明されるように、ロードプルを提供するため、及び結果として効率を増加させるために、非絶縁コンバイナ、例えばキレイクスコンバイナとして構成されてよい。例えば、非絶縁コンバイナの場合、第１アウトフェージング増幅器３９０２００及び第２アウトフェージング増幅器３９０３００のインピーダンスは、Ｚ１＝ＲＬ／２＋ｊ＊ｔａｎ（θ）／２、及びＺ２＝ＲＬ／２－ｊ＊ｔａｎ（θ）／２により決定されてよい。
いくつかの例示的な態様において、キレイクスコンバイナは、各増幅器、例えば第１アウトフェージング増幅器３９０２００及び第２アウトフェージング増幅器３９０３００の出力部にキャパシタンス及びインピーダンスを追加することと、各増幅器により見られる反応的要素ｊ＊ｔａｎ（θ）／２を共振させることとにより、非絶縁コンバイナの効率を最適化する技術を提供し得る。この例において、各増幅器は、例えば以下で説明されるように、ＲＬ／２の純粋な実インピーダンスが見える可能性がある。
いくつかの例示的な態様において、第１アウトフェージング増幅器３９０２００は第１アウトフェージング増幅器回路３９０２１０を含んでよく、これは、例えば以下で説明されるように、例えば第１入力信号に基づく第１Ｉ信号、及び／又は例えば第２入力信号に基づく第１Ｑ信号を提供するように構成されてよい。
いくつかの例示的な態様において、第２アウトフェージング増幅器回路３９０２２０が、例えば以下で説明されるように、例えば第１入力信号に基づく第２Ｉ信号、及び／又は例えば第２入力信号に基づく第２Ｑ信号を提供するように構成されてよい。
いくつかの例示的な態様において、第２アウトフェージング増幅器３９０３００は第３アウトフェージング増幅器回路３９０３１０を含んでよく、これは、例えば以下で説明されるように、例えば第３入力信号に基づく第３Ｉ信号、及び／又は例えば第４入力信号に基づく第３Ｑ信号を提供するように構成されてよい。
いくつかの例示的な態様において、第２アウトフェージング増幅器３９０３００は第４アウトフェージング増幅器回路３９０３２０を含んでよく、これは、例えば以下で説明されるように、例えば第３入力信号に基づく第４Ｉ信号、及び例えば第４入力信号に基づく第４Ｑ信号を提供するように構成されてよい。
いくつかの例示的な態様において、ＳＱＷＬ４方向コンバイナバラン３９０４００は、例えば以下で説明されるように、第１Ｉ信号及び第２Ｉ信号を第１伝送線路に結合する第１誘導スタブ、第３Ｉ信号及び第４Ｉ信号を第１伝送線路に結合する第２誘導スタブ、第１Ｑ信号及び第２Ｑ信号を第１伝送線路に結合する第１容量スタブ、及び／又は第３Ｑ信号及び第４Ｑ信号を第２伝送線路に結合する第２容量スタブを含んでよい。
いくつかの例示的な態様において、第１伝送線路は、例えば以下で説明されるように、例えば第１Ｉ信号、第２Ｉ信号、第１Ｑ信号、及び／又は第２Ｑ信号の組み合わせに基づいて、第１ＲＦ信号を提供するように構成されてよい。
いくつかの例示的な態様において、第２伝送線路は、例えば以下で説明されるように、例えば第３Ｉ信号、第４Ｉ信号、第３Ｑ信号、及び／又は第４Ｑ信号の組み合わせに基づいて、第２ＲＦ信号を提供するように構成されてよい。
いくつかの例示的な態様において、第１アウトフェージング増幅器回路３９０２１０は、例えば以下で説明されるように、第１誘導スタブに動作上結合され得る第１増幅器、及び／又は第１容量スタブに動作上結合され得る第２増幅器を含んでよい。
いくつかの例示的な態様において、第２アウトフェージング増幅器回路３９０２２０は、例えば以下で説明されるように、第１誘導スタブに動作上結合され得る第１増幅器、及び／又は第１容量スタブに結合され得る第２増幅器を含んでよい。
いくつかの例示的な態様において、第３アウトフェージング増幅器回路３９０３１０は、例えば以下で説明されるように、第２誘導スタブに動作上結合され得る第１増幅器、及び／又は第２容量スタブに動作上結合され得る第２増幅器を含んでよい。
いくつかの例示的な態様において、第４アウトフェージング増幅器回路３９０３２０は、例えば以下で説明されるように、第２誘導スタブに動作上結合され得る第１増幅器３９０３２５、及び／又は第２容量スタブに動作上結合され得る第２増幅器を含んでよい。
いくつかの例示的な態様において、例えば、第１アウトフェージング増幅器３９０２１５、第２アウトフェージング増幅器３９０２２５、第３アウトフェージング増幅器３９０３１５、及び／又は第４アウトフェージング増幅器３９０３２５のうちのアウトフェージング増幅器、例えば各アウトフェージング増幅器が、例えば以下で説明されるように、ＬＯ Ｉ信号に基づいて初期Ｉ信号を生成し、及びＬＯ Ｑ信号に基づいて初期Ｑ信号を生成するＩ／Ｑ発生器を含んでよい。
例えば、例えば以下で説明されるように、第１アウトフェージング増幅器３９０２１５はＩ／Ｏ発生器３９０１２７を含んでよく、第２アウトフェージング増幅器３９０２２５はＩ／Ｏ発生器３９０２２７を含んでよく、第３アウトフェージング増幅器３９０３１５はＩ／Ｏ発生器３９０３１７を含んでよく、かつ／あるいは第４アウトフェージング増幅器３９０３２５はＩ／Ｏ発生器３９０３３７を含んでよい。
いくつかの例示的な態様において、例えば、第１アウトフェージング増幅器３９０２１５、第２アウトフェージング増幅器３９０２２５、第３アウトフェージング増幅器３９０３１５、及び／又は第４アウトフェージング増幅器３９０３２５のうちのアウトフェージング増幅器、例えば各アウトフェージング増幅器が、例えば以下で説明されるように、アウトフェージング増幅器の第１入力に基づいて初期Ｉ信号を変調することにより位相変調Ｉ信号を生成し、及びアウトフェージング増幅器の第２入力に基づいて初期Ｑ信号を変調することにより位相変調Ｑ信号を生成する位相変調器回路を含んでよい。
いくつかの例示的な態様において、例えば、第１アウトフェージング増幅器３９０２１５、第２アウトフェージング増幅器３９０２２５、第３アウトフェージング増幅器３９０３１５、及び／又は第４アウトフェージング増幅器３９０３２５のうちのアウトフェージング増幅器、例えば各アウトフェージング増幅器が、例えば以下で説明されるように、位相変調Ｉ信号を増幅することにより増幅Ｉ信号を出力する第１増幅器、及び位相変調Ｑ信号を増幅することにより増幅Ｑ信号を出力する第２増幅器を含んでよい。
いくつかの例示的な態様において、例えば、ＳＱＷＬ４方向コンバイナバラン３９０４００の第１誘導スタブは、例えば以下で説明されるように、所定のインピーダンス、例えば２５Ωインピーダンス又は任意の他のインピーダンスを、アウトフェージング増幅器３９０２１５、３９０２２５、２９０３１５、及び／又は３９０３２５の第１増幅器の出力に適用するように構成されてよい。
いくつかの例示的な態様、例えば、ＳＱＷＬ４方向コンバイナバラン３９０４００の第１誘導スタブは、例えば以下で説明されるように、所定のインピーダンス、例えば２５Ωインピーダンス又は任意の他のインピーダンスを、アウトフェージング増幅器３９０２１５、３９０２２５、３９０３１５、及び／又は３９０３２５の第２増幅器の出力に適用するように構成されてよい。
いくつかの例示的な態様において、例えば、第２誘導スタブは、例えば以下で説明されるように、例えば２５Ωインピーダンス又は任意の他のインピーダンスを、アウトフェージング増幅器３９０２１５、３９０２２５、３９０３１５、及び／又は３９０３２５の第１増幅器の出力に適用するように構成されてよい。
いくつかの例示的な態様において、例えば、第２容量スタブは、例えば以下で説明されるように、例えば２５Ωインピーダンス又は任意の他のインピーダンスを、アウトフェージング増幅器３９０２１５、３９０２２５、３９０３１５、及び／又は３９０３２５の第２増幅器の出力に適用するように構成されてよい。
いくつかの例示的な態様において、ＲＦ増幅器３９０１００は、ＬＯ Ｉ信号及びＬＯ Ｑ信号を生成するＬＯ３９０５００を含んでよい。
いくつかの例示的な態様において、送信器３９００００は、例えばＲＦ増幅器３９０１００に動作上結合される１つ以上のアンテナ３９０７００を含んでよく、あるいは該アンテナに動作上結合されてよい。例えば、１つ以上のアンテナ３９０７００は、フェーズドアレイアンテナ、ダイポールアンテナ、内部アンテナ、アンテナのアレイなどを含んでよい。
いくつかの例示的な態様において、送信器３９００００は、信号プロセッサ３９０６００を含んでよい。例えば、信号プロセッサ３９０６００は、Ｉ及びＱ入力信号を生成するように構成されてよい。例えば、Ｉ及びＱ入力信号は、アウトフェージング増幅器３９０２１５、３９０２２５、３９０３１５、及び／又は３９０３２５の入力部に適用されてよい。
図３９１が参照され、図３９１は、いくつかの例示的な態様に従う、負荷としてＳＱＷＬバラン３９１１００を採用するアウトフェージング増幅器３９１０００のブロック図を概略的に示す。例えば、ＳＱＷＬバラン３９１１００を有するアウトフェージング増幅器３９１０００は、ＲＦ増幅器３９０１００（図３９０）の１つ以上の動作及び／又は機能性を実行してよい。
いくつかの例示的な態様において、アウトフェージング増幅器３９１０００は、例えば以下で説明されるように、第１アウトフェージング増幅器３９１２００、第２アウトフェージング増幅器３９１３００、第３アウトフェージング増幅器３９１４００、及び／又は第４アウトフェージング増幅器３９１５００を含んでよい。例えば、アウトフェージング増幅器３９１２００、３９１３００、３９１４００、及び／又は３９１５００は、ＲＦ増幅器の１つ以上の動作を実行するように構成されてよい。
いくつかの例示的な態様において、第１アウトフェージング増幅器回路３９１２００は、第１入力信号３９１０２０、例えば入力Ｉ信号に基づいて、第１Ｉ信号３９１２１２を提供するよう、及び第２入力信号３９１０１０、例えば入力Ｑ信号に基づいて、第１Ｑ信号３９１２１４を提供するように構成されてよい。
いくつかの例示的な態様において、第２アウトフェージング増幅器回路３９１３００は、例えば第１入力信号３９１０２０に基づいて第２Ｉ信号３９１３１２を提供するよう、及び例えば第２入力信号３９１０１０に基づいて第２Ｑ信号３９１３１４を提供するように構成されてよい。
いくつかの例示的な態様において、第３アウトフェージング増幅器回路３９１４００は、例えば第３入力信号３９１０３０に基づいて第３Ｉ信号３９１４１２を提供し、例えば第４入力信号３９１０４０に基づいて第３Ｑ信号３９１４１４を提供してよい。
いくつかの例示的な態様において、第４アウトフェージング増幅器回路３９１５００は、例えば第３入力信号３９１０３０に基づいて第４Ｉ信号３９１５１２を提供し、例えば第４入力信号３９１０４０に基づいて第４Ｑ信号３９１５１４を提供してよい。
いくつかの例示的な態様において、ＳＱＷＬ４方向コンバイナバラン３９１１００は第１誘導スタブ３９１１１０を含んでよく、これは、第１Ｉ信号３９１２１２及び第２Ｉ信号３９１３１２を第１伝送線路３９１１２０に結合し得る。
いくつかの例示的な態様において、ＳＱＷＬ４方向コンバイナバラン３９１１００は第２誘導スタブ３９１１３０を含んでよく、これは、第３Ｉ信号３９１４１２及び第４Ｉ信号３９１５１２を第１伝送線路３９１１２０に結合し得る。
いくつかの例示的な態様において、ＳＱＷＬ４方向コンバイナバラン３９１１００は第１容量スタブ３９１１４０を含んでよく、これは、第１Ｑ信号３９１２１４及び第２Ｑ信号３９１３１４を第１伝送線路３９１１２０に結合し得る。
いくつかの例示的な態様において、ＳＱＷＬ４方向コンバイナバラン３９１１００は、第３Ｑ信号３９１４１４及び第４Ｑ信号３９１５１４を第２伝送線路３９１１６０に結合する第２容量スタブ３９１１５０を含んでよい。
いくつかの例示的な態様において、第１伝送線路３９１１２０は、例えば第１Ｉ信号３９１２１２、第２Ｉ信号３９１３１２、第１Ｑ信号３９１２１４、及び／又は第２Ｑ信号３９１３１４の組み合わせに基づいて、第１ＲＦ信号３９１０５０を提供してよい。
いくつかの例示的な態様において、第２伝送線路３９１１６０は、例えば第３Ｉ信号３９１４１２、第４Ｉ信号３９１５１２、第３Ｑ信号３９１４１４、及び／又は第４Ｑ信号３９１５１４の組み合わせに基づいて、第２ＲＦ信号３９１０６０を提供してよい。
いくつかの例示的な態様において、第１アウトフェージング増幅器回路３９１２００は、第１誘導スタブ３９１１１０に動作上結合され得る第１増幅器３９１２１０と、第１容量スタブ３９１１４０に動作上結合され得る第２増幅器３９１２２０とを含んでよい。
いくつかの例示的な態様において、第２アウトフェージング増幅器回路３９１３００は、第１誘導スタブ３９１１１０に動作上結合され得る第１増幅器３９１３１０と、第１容量スタブ３９１１４０に動作上結合され得る第２増幅器３９１３２０とを含んでよい。
いくつかの例示的な態様において、第３アウトフェージング増幅器回路３９１４００は、第２誘導スタブ３９１１３０に動作上結合され得る第１増幅器３９１４１０と、第２容量スタブ３９１１５０に動作上結合され得る第２増幅器３９１４２０とを含んでよい。
いくつかの例示的な態様において、第４アウトフェージング増幅器回路３９１５００は、第２誘導スタブ３９１１３０に動作上結合され得る第１増幅器３９１５１０と、第２容量スタブ３９１１５０に動作上結合され得る第２増幅器３９１５２０とを含んでよい。
いくつかの例示的な態様において、第１アウトフェージング増幅器３９１２００は、第１増幅器３９１２１０のインピーダンスを例えば５０Ωに整合させるように構成され得る第１整合ネットワーク３９１２３０と、第２増幅器３９１２２０のインピーダンスを例えば５０Ωに整合させるように構成され得る第２整合ネットワーク３９１２４０とを含んでよい。他の態様において、任意の他の整合インピーダンスが使用されてよい。
いくつかの例示的な態様において、第２アウトフェージング増幅器３９１３００は、第１増幅器３９１３１０のインピーダンスを例えば５０Ωに整合させるように構成され得る第１整合ネットワーク３９１３３０と、第２増幅器３９１３２０でのインピーダンスを例えば５０Ωに整合させるように構成され得る第２整合ネットワーク３９１３４０とを含んでよい。他の態様において、任意の他の整合インピーダンスが使用されてよい。
いくつかの例示的な態様において、第３アウトフェージング増幅器３９１４００は、第１増幅器３９１４１０でのインピーダンスを例えば５０Ωに整合させるように構成され得る第１整合ネットワーク３９１４３０と、第２増幅器３９１４２０でのインピーダンスを例えば５０Ωに整合させるように構成され得る第２整合ネットワーク３９１４４０とを含んでよい。他の態様において、任意の他の整合インピーダンスが使用されてよい。
いくつかの例示的な態様において、第４アウトフェージング増幅器３９１５００は、第１増幅器３９１５１０でのインピーダンスを例えば５０Ωに整合させるように構成され得る第１整合ネットワーク３９１５３０と、第２増幅器３９１５２０でのインピーダンスを例えば５０Ωに整合させるように構成され得る第２整合ネットワーク３９１５４０とを含んでよい。他の態様において、任意の他の整合インピーダンスが使用されてよい。
いくつかの例示的な態様において、例えば、アウトフェージング増幅器３９１２００、３９１３００、３９１４００、及び／又は３９１５００のうちのアウトフェージング増幅器、例えば各アウトフェージング増幅器が、Ｉ／Ｑ発生器を含んでよい。例えば、アウトフェージング増幅器３９１２００はＩ／Ｑ発生器３９１２５０を含んでよく、アウトフェージング増幅器３９１３００はＩ／Ｑ発生器３９１３５０を含んでよく、アウトフェージング増幅器３９１４００はＩ／Ｑ発生器３９１４５０を含んでよく、かつ／あるいは、アウトフェージング増幅器３９１５００はＩ／Ｑ発生器３９１５５０を含んでよい。
いくつかの例示的な態様において、Ｉ／Ｑ発生器３９１２５０は、ＬＯ Ｉ信号、例えばＬＯ Ｉ信号３９１０７０に基づいて、初期Ｉ信号、例えば初期Ｉ信号３９１２６０を生成するよう、及びＬＯ Ｑ信号、例えばＬＯ Ｑ信号３９１０８０に基づいて、初期Ｑ信号、例えば初期Ｑ信号３９１２７０を生成するように構成されてよい。
いくつかの例示的な態様において、Ｉ／Ｑ発生器３９１２５０は、ＬＯ Ｉ信号、例えばＬＯ Ｉ信号３９１０７１に基づいて、初期Ｉ信号、例えば初期Ｉ信号３９１３６０を生成するよう、及びＬＯ Ｑ信号、例えばＬＯ Ｑ信号３９１０８１に基づいて、初期Ｑ信号、例えば初期Ｑ信号３９１３７０を生成するように構成されてよい。
いくつかの例示的な態様において、Ｉ／Ｑ発生器３９１４５０は、ＬＯ Ｉ信号、例えばＬＯ Ｉ信号３９１０７２に基づいて、初期Ｉ信号、例えば初期Ｉ信号３９１４６０を生成するよう、及びＬＯ Ｑ信号、例えばＬＯ Ｑ信号３１０８２に基づいて、初期Ｑ信号、例えば初期Ｑ信号３９１４７０を生成するように構成されてよい。
いくつかの例示的な態様において、Ｉ／Ｑ発生器３９１５５０は、ＬＯ Ｉ信号、例えばＬＯ Ｉ信号３９１０７３に基づいて、初期Ｉ信号、例えば初期Ｉ信号３９１５６０を生成するよう、及びＬＯ Ｑ信号、例えばＬＯ Ｑ信号３１０８３に基づいて、初期Ｑ信号、例えば初期Ｑ信号３９１５７０を生成するように構成されてよい
いくつかの例示的な態様において、例えば、アウトフェージング増幅器３９１２００、３９１３００、３９１４００、及び／又は３９１５００のうちのアウトフェージング増幅器、例えば各アウトフェージング増幅器が、例えば以下で説明されるように、アウトフェージング増幅器の第１入力に基づいて初期Ｉ信号を変調することにより位相変調Ｉ信号を生成し、及び／又はアウトフェージング増幅器の第２入力に基づいて初期Ｑ信号を変調することにより位相変調Ｑ信号を生成する位相変調器回路を含んでよい。
いくつかの例示的な態様において、例えば、第１アウトフェージング増幅器３９１２００は、位相変調Ｉ信号３９１２８２を増幅することによりＩ信号３９１２１２を出力するように構成され得る第１増幅器３９１２１０、及び／又は位相変調Ｑ信号３９１２８４を増幅することによりＱ信号３９１２１４を出力するように構成され得る第２増幅器３９１２２０を含んでよい。
いくつかの例示的な態様において、例えば、第２アウトフェージング増幅器３９１３００は、位相変調Ｉ信号３９１３８２を増幅することによりＩ信号３９１３１２を出力するように構成され得る第１増幅器３９１３１０、及び／又は位相変調Ｑ信号３９１３８４を増幅することによりＱ信号３９１３１４を出力するように構成され得る第２増幅器３９１３２０を含んでよい。
いくつかの例示的な態様において、例えば、第３アウトフェージング増幅器３９１４００は、位相変調Ｉ信号３９１４８２を増幅することによりＩ信号３９１４１２を出力するように構成され得る第１増幅器３９１４１０、及び／又は位相変調Ｑ信号３９１４８４を増幅することによりＱ信号３９１４１４を出力するように構成され得る第２増幅器３９１４２０を含んでよい。
いくつかの例示的な態様において、例えば、第４アウトフェージング増幅器３９１５００は、位相変調Ｉ信号３９１５８２を増幅することによりＩ信号３９１５１２を出力するように構成され得る第１増幅器３９１５１０、及び／又は位相変調Ｑ信号３９１５８４を増幅することによりＱ信号３９１５１４を出力するように構成され得る第２増幅器３９１２０を含んでよい。
いくつかの例示的な態様において、例えば、第１アウトフェージング増幅器３９１２００は位相変調器３９１２８０を含んでよく、これは、例えば、内部Ｉ信号３９１２６０及び／又は内部Ｑ信号３９１２７０を例えば入力Ｉ信号３９１０２０及び／又は入力Ｑ信号３９１０２０で変調することにより、位相変調Ｉ信号３９１２８２及び／又は位相変調Ｑ信号３９１２８４を生成するように構成されてよい。
いくつかの例示的な態様において、例えば、第２アウトフェージング増幅器３９１３００は位相変調器３９１３８０を含んでよく、これは、例えば、内部Ｉ信号３９１３６０及び／又は内部Ｑ信号３９１３７０を例えば入力Ｉ信号３９１０２０及び／又は入力Ｑ信号３９１０２０で変調することにより、位相変調Ｉ信号３９１３８２及び／又は位相変調Ｑ信号３９１３８４を生成するように構成されてよい。
いくつかの例示的な態様において、例えば、第３アウトフェージング増幅器３９１４００は位相変調器３９１４８０を含んでよく、これは、例えば、内部Ｉ信号３９１４６０及び／又は内部Ｑ信号３９１４７０を例えば入力Ｉ信号３９１０２０及び／又は入力Ｑ信号３９１０２０で変調することにより、位相変調Ｉ信号３９１４８２及び／又は位相変調Ｑ信号３９１４８４を生成するように構成されてよい。
いくつかの例示的な態様において、例えば、第４アウトフェージング増幅器３９１５００は位相変調器３９１５８０を含んでよく、これは、例えば、内部Ｉ信号３９１５６０及び／又は内部Ｑ信号３９１５７０を例えば入力Ｉ信号３９１０２０及び／又は入力Ｑ信号３９１０２０で変調することにより、位相変調Ｉ信号３９１５８２及び／又は位相変調Ｑ信号３９１５８４を生成するように構成されてよい。
いくつかの例示的な態様において、例えば、誘導スタブ、例えば第１誘導スタブ３９１１１０及び／又は第２誘導スタブ３９１１３０は、アウトフェージング増幅器３９１２００、３９１３００、３９１４００、及び／又は３９１５００の第１増幅器の出力、例えば各出力に、２５オームインピーダンスを適用するように構成されてよい。
いくつかの例示的な態様において、容量スタブ、例えば第１容量スタブ３９１１４０及び／又は第２容量スタブ３９１１５０は、アウトフェージング増幅器３９１２００、３９１３００、３９１４００、及び／又は３９１５００の第２増幅器の出力、例えば各出力に、２５オームインピーダンスを適用するように構成されてよい。
他の態様において、第１誘導スタブ３９１１１０、第２誘導スタブ３９１１３０、第１容量スタブ３９１１４０、及び／又は第２容量スタブ３９１１５０は、アウトフェージング増幅器３９１２００、３９１３００、３９１４００、及び／又は３９１５００の第１増幅器及び／又は第２増幅器の出力の１つ以上に、任意の他のインピーダンスを提供するように構成されてよい。
いくつかの例示的な態様において、アウトフェージング増幅器３９１０００は、ＬＯスプリッタ３９１６００及び／又はＬＯスプリッタ３９１６５０を含んでよい。例えば、ＬＯスプリッタ３９１６００及び／又はＬＯスプリッタ３９１６５０は、ＬＯ、例えばＬＯ３９０５００（図３９０）からＬＯ信号を受信するように構成されてよい。例えば、ＬＯスプリッタ３９１６００は、ＬＯ信号を、例えばＬＯ Ｉ信号３９１０７０及び／又は３９１０７３へと、及び／又はＬＯ Ｑ信号３９１０８０及び／又は３９１０８３へと分割してよい。例えば、ＬＯスプリッタ３９１６５０は、ＬＯ信号を、例えばＬＯ Ｉ信号３９１０７１及び／又は３９１０７２へと、及び／又はＬＯ Ｑ信号３９１０８１及び／又は３９１０８２へと分割してよい。
図４に戻り、いくつかの例示的な態様において、ＲＦ回路４２５は、無線アーキテクチャに従って構成されてよく、これは、少なくとも１つの位相シフタ（「位相回転器」とも呼ばれる）を含んでよく、これは、例えば以下で説明されるように、例えば１つ以上の所定の位相値に基づいて、信号の位相を所望の位相にシフト及び／又は回転するように構成されてよい。
いくつかの例示的な態様において、位相シフタは、制御可能位相シフタ、例えば電圧制御式位相シフタとして実装されてよく、これは、例えば以下で説明されるように、例えば低電力及び／又は高分解能を提供するように構成されてよい。
いくつかの例示的な態様において、制御可能位相シフタは、無線チェーン回路の一部として、例えば、サブシステム４３５（図４）、及び／又は所望される場合任意の他のサブシステム及び／又は要素の一部として含まれてよく、かつ／あるいはこれらの１つ以上の動作及び／又は機能を実行してよい。
いくつかの例示的な態様において、制御可能位相シフタは、例えば以下で説明されるように、例えば同相（Ｉ）信号の位相及び／又は直交位相（Ｑ）信号の位相をシフトするように構成されてよい。
いくつかの例示的な態様において、制御可能位相シフタは、例えば以下で説明されるように、例えば制御可能位相シフタの最大ゲインにおいて例えば高いレベルの正確さ及び／又は高い分解能を提供するために、例えばコンステレーションマップに従って較正されてよい。
いくつかの例示的な態様において、制御可能位相シフタは、Ｉ／Ｑゲイン及び／又は位相インバランスを例えば高い精度で補正するために較正されてよい。
いくつかの例示的な態様において、制御可能位相シフタは、例えばＩ位相シフト回路を含んでよく、これは、例えば以下で説明されるように、例えばＩ信号及びＱ信号に基づいて、位相シフトＩ信号を提供するように構成されてよい。
いくつかの例示的な態様において、Ｉ位相シフト回路は、例えば以下で説明されるように、Ｉ信号の位相を例えば第１制御信号に従ってシフトすることにより、第１シフトＩ信号を提供するように構成されてよい。
いくつかの例示的な態様において、Ｉ位相シフト回路は、例えば以下で説明されるように、Ｑ信号の位相を例えば第２制御信号に従ってシフトすることにより、第１シフトＱ信号を提供するように構成されてよい。
いくつかの例示的な態様において、Ｉ位相シフト回路は、例えば以下で説明されるように、例えば第１シフトＩ信号を第１シフトＱ信号と結合することにより、位相シフトＩ信号を提供するように構成されてよい。
いくつかの例示的な態様において、制御可能位相シフタは、例えばＱ位相シフト回路を含んでよく、これは、例えば以下で説明されるように、例えばＱ信号及びＩ信号に基づいて、位相シフトＱ信号を提供するように構成されてよい。
いくつかの例示的な態様において、Ｑ位相シフト回路は、例えば以下で説明されるように、Ｉ信号の位相を例えば第３制御信号に従ってシフトすることにより、第２シフトＩ信号を提供するように構成されてよい。
いくつかの例示的な態様において、Ｑ位相シフト回路は、例えば以下で説明されるように、Ｑ信号の位相を例えば第４制御信号に従ってシフトすることにより、第２シフトＱ信号を提供するように構成されてよい。
いくつかの例示的な態様において、Ｑ位相シフト回路は、例えば以下で説明されるように、例えば第２シフトＩ信号を第２シフトＱ信号と結合することにより、位相シフトＱ信号を提供するように構成されてよい。
いくつかの例示的な態様において、Ｉ位相シフト回路及び／又はＱ位相シフト回路は、例えば以下で説明されるように、例えば電圧制御式位相シフト回路を含んでよい。
いくつかの例示的な態様において、Ｉ位相シフト回路は、例えば第１電圧デジタルアナログ変換器（Voltage Digital to Analog Convertor、ＶＤＡＣ）を含んでよく、これは、例えば以下で説明されるように、第１制御信号をＩ制御電圧に変換するように構成されてよい。
いくつかの例示的な態様において、Ｉ位相シフト回路は、例えば以下で説明されるように、例えばＩ制御電圧に従って、Ｉ信号の位相をシフトするように構成されてよい。
いくつかの例示的な態様において、Ｉ位相シフト回路は、例えば第２ＶＤＡＣを含んでよく、これは、例えば以下で説明されるように、第２制御信号をＱ制御電圧に変換するように構成されてよい。
いくつかの例示的な態様において、Ｉ位相シフト回路は、例えば以下で説明されるように、例えばＱ制御電圧に従って、Ｑ信号の位相をシフトするように構成されてよい。
いくつかの例示的な態様において、Ｑ位相シフト回路は、例えば以下で説明されるように、例えば、第３制御信号をＩ制御電圧に変換する第１ＶＤＡＣを含んでよい。
いくつかの例示的な態様において、Ｑ位相シフト回路は、例えば以下で説明されるように、例えばＩ制御電圧に従って、Ｉ信号の位相をシフトするように構成されてよい。
いくつかの例示的な態様において、Ｑ位相シフト回路は、例えば第２ＶＤＡＣを含んでよく、これは、例えば以下で説明されるように、第４制御信号をＱ制御電圧に変換するように構成されてよい。
いくつかの例示的な態様において、Ｑ位相シフト回路は、例えば以下で説明されるように、例えばＱ制御電圧に従って、Ｑ信号の位相をシフトするように構成されてよい。
いくつかの例示的な態様において、制御可能位相シフタは、例えば以下で説明されるように、送信（Ｔｘ）パスにおける１つ以上の電力増幅器（ＰＡ）への、及び／又は受信（Ｒｘ）パスにおける１つ以上の低雑音増幅器（ＬＮＡ）からの、位相シフトＩ信号及び／又は位相シフトＱ信号を提供するように構成されてよい。
いくつかの例示的な態様において、例えば本明細書で説明されるような制御可能位相シフタを実装することは、例えば、例えば分解能とは独立して電力消費と共に高度に線形な位相シフタを提供すること、及び／又は任意の他の追加的又は代替的な技術的恩恵及び／又は利点を提供することにより、１つ以上の恩恵を提供し得、かつ／あるいは１つ以上の技術的問題を解決し得る。
幾つかの例証的態様では、例えば後述のように、制御可能な位相シフタは、例えば、ほぼ低及び／又は高ゲイン設定であっても高分解能を提供するよう構成されてよい。
図３９２を参照すると、幾つかの例証的態様による、トランシーバ３９２０００のブロック図を概略的に示す。例えば、トランシーバ３９２０００の１つ以上の要素及び／又はコンポーネントは、例えば図３８１を参照して上述したようなトランシーバ３７１１００の部分として実装されてよい。
幾つかの例証的態様では、例えば後述のように、トランシーバ３９２０００は、例えば、半二重通信トランシーバ、及び／又は全二重トランシーバを含んでよい。
幾つかの例証的態様では、トランシーバ３９２０００は、６０ＧＨｚ周波数帯に渡り動作するよう構成されてよいミリメートル波トランシーバを含んでよい。他の態様では、トランシーバ３９２０００は、任意の他の追加又は代替周波数帯で動作するよう構成される任意の他の種類のトランシーバを含んでよい。
幾つかの例証的態様では、例えば後述のように、トランシーバ３９２０００は、複数のＲｘアンテナ３９２１００に、及び／又は複数のＴｘアンテナ３９２１５０に動作可能に結合されてよい。例えば、Ｒｘアンテナ３９２１００及び／又はＴｘアンテナ３９２１５０は、例えば１つ以上のアンテナ素子、１つ以上のフェーズドアレイアンテナ、１つ以上のダイポールアンテナ、１つ以上の内部アンテナ、及び／又は任意の他の種類のアンテナを含んでよい。
幾つかの例証的態様では、トランシーバ３９２００は、例えば、例えば後述のように例えば局所発振器（ＬＯ）信号３９２２０５を生成するよう構成されてよいＬＯ３９２２００を含んでよい。
幾つかの例証的態様では、ＬＯ３９２２００は、例えば、水晶発振器、位相ロックループ（ＰＬＬ）、注入ＬＯ（ＩＬＯ）、及び／又は任意の他の種類のＬＯを含んでよい。
幾つかの例証的態様では、例えば後述のように、トランシーバ３９２０００は、例えば、位相シフトＬＯ信号を例えば１つ以上の送信器及び／又は受信器コンポーネント、回路及び／又はサブシステムに分配するよう構成されてよいＬＯ分配網回路３９２３００を含んでよい。
幾つかの例証的態様では、例えば後述のように、位相シフトＬＯ信号は、例えば、サイン信号３９２２６４及び／又はコサイン信号３９２２７４を含んでよい。他の態様では、任意の他の追加又は代替ＬＯ信号が使用されてよい。
幾つかの例証的態様では、トランシーバ３９２００は、例えば、例えば後述のように例えば１つ以上のＲｘ無線周波数（ＲＦ）信号を例えばＲｘアンテナ３９２１００から受信するよう構成されてよい受信器３９２２００を含んでよい。
幾つかの例証的態様では、受信器３９２２００は、例えば、例えばそれぞれ複数のＲｘアンテナ３９２１００に動作可能に結合されてよい複数のＬＮＡ３９２２１０を含んでよい。例えば、ＬＮＡ３９２２１０は、Ｒｘアンテナ３９２１００に動作可能に結合されてよく、例えば後述のように、例えばＲｘアンテナ３９２１００からのＲＦ信号３９２２２０を増幅することにより、Ｒｘ信号を提供するよう構成されてよい。
幾つかの例証的態様では、受信器３９２２００は、例えば、例えばそれぞれ複数のＬＮＡ３９２２１０に動作可能に結合されてよい複数のミキサ３９２２５０を含んでよい。例えば、ＬＮＡ３９２２１０に結合されたミキサ３９２２５０は、例えば後述のように、ＬＮＡ３９２２１０からのＲＦ信号３９２２２０に従い、Ｉ信号３９２２６２及び／又はＱ信号３９２２７２を生成するよう構成されてよい。
幾つかの例証的態様では、受信器３９２２００は、例えば、例えばそれぞれ複数のミキサ３９２２５０に動作可能に結合されてよい複数の制御可能な位相シフタ３９２２４０を含んでよい。例えば、制御可能な位相シフタ３９２２４０は、ミキサ３２２５０に動作可能に結合されてよく、例えば後述のように、ミキサ３９２２５０からのＩ信号３９２２６２の位相及び／又はＱ信号３９２２７２の位相をシフトするよう構成されてよい。
幾つかの例証的態様では、ミキサ３９２２５０は、例えば後述のように、例えば、制御可能な位相シフタ３９２２４０の第１入力３９２２６５に動作可能に結合されてよい第１ミキサ３９２２６０を含んでよい。
幾つかの例証的態様では、第１ミキサ３９２２６０は、例えば後述のように、例えばサイン信号３９２２６４に従い、Ｒｘ信号３９２２２０を混合することにより、Ｉ信号３９２２６２を生成するよう構成されてよい。
幾つかの例証的態様では、ミキサ３９２２５０は、例えば後述のように、例えば、制御可能な位相シフタ３９２２４０の第２入力３９２２７５に動作可能に結合されてよい第２ミキサ３９２２７０を含んでよい。
幾つかの例証的態様では、第２ミキサ３９２２７０は、例えば後述のように、例えばコサイン信号３９２２７４に従い、Ｒｘ信号３９２２０を混合することにより、Ｑ信号３９２２７２を生成するよう構成されてよい。
幾つかの例証的態様では、複数の制御可能な位相シフタ３９２２４０は、例えば後述のように、複数のそれぞれの位相シフトを複数のＲｘアンテナ３９２１００に制御可能に適用するよう構成されてよい。例えば、位相シフタ３９２２４０は、例えば後述のように、例えばＲｘビームフォーミング方式に従いビームを生成し及び／又はステアリングするよう構成されてよいＲｘアンテナ３９２１００に、各々の複数の位相シフトを適用するよう制御されてよい。
幾つかの例証的態様では、制御可能な位相シフタ３９２２４０は、例えば後述のように、例えば第１制御信号３９２４１０に従い、Ｉ信号３９２２６２の位相をシフトし、及び位相シフトされたＩ信号３９２２８０を提供するよう構成されてよい。
幾つかの例証的態様では、制御可能な位相シフタ３９２２４０は、例えば後述のように、例えば第２制御信号３９２４２０に従い、Ｑ信号３９２２７２の位相をシフトし、及び位相シフトされたＱ信号３９２２９０を提供するよう構成されてよい。
幾つかの例証的態様では、トランシーバ３９２０００は、それぞれ複数の制御可能な位相シフタ３９２２４０に動作可能に結合されてよいＱ Ｒｘコンバイナ３９２５１０を含んでよい。例えば、Ｑ Ｒｘコンバイナ３９２５１０は、複数の制御可能な位相シフタ３９２２４０からの複数の位相シフトされたＱ信号３９２２９０をＱ中間周波数（ＩＦ）Ｒｘ信号３９２２９５に混合するよう構成されてよい。
幾つかの例証的態様では、トランシーバ３９２０００は、複数の制御可能な位相シフタ３９２２４０に動作可能に結合されてよいＩ Ｒｘコンバイナ３９２５２０を含んでよい。例えば、Ｉ Ｒｘコンバイナ３９２５２０は、複数の制御可能な位相シフタ３９２２４０からの複数の位相シフトされたＩ信号３９２２８０をＩ ＩＦ Ｒｘ信号３９２２８５に混合するよう構成されてよい。
幾つかの例証的態様では、トランシーバ３９２０００は、例えば、Ｉ Ｒｘコンバイナ３９２５２０及びＱ Ｒｘコンバイナ３９２５１０に動作可能に結合されてよいベースバンド３９２５００を含んでよい。例えば、ベースバンド３９２５００は、例えば後述のように、ＩＦ信号、例えばＩ ＩＦ Ｒｘ信号３９２２８５及び／又はＱ ＩＦ Ｒｘ信号３９２２９５を処理するよう構成されてよい。
幾つかの例証的態様では、トランシーバ３９２００は、例えば、例えば後述のように、例えば１つ以上のＴｘ信号をＴｘアンテナ３９２１５０へ送信するために、ベースバンド３９２５００に動作可能に結合されてよい送信器３９２３００を含んでよい。
幾つかの例証的態様では、ベースバンド３９２５００は、例えば後述のように、送信器３９２３００により送信されてよい１つ以上のＩＦ Ｔｘ信号、例えばＩ ＩＦ Ｔｘ信号３９２５８０及び／又はＱ ＩＦ Ｔｘ信号３９２５９０を生成するよう構成されてよい。
幾つかの例証的態様では、送信器３９２３００は、例えば後述のように、複数のＴｘアンテナ３９２１５０を介して複数のＴｘ ＲＦ信号３９２３２０を送信するよう構成されてよい。
幾つかの例証的態様では、トランシーバ３９２０００は、例えば、ベースバンド３９２５００に動作可能に結合されてよいＩ Ｔｘスプリッタ３９２５３０を含んでよい。例えば、Ｉ Ｔｘスプリッタ３９２５３０は、例えばＩ ＩＦ Ｔｘ信号３９２５８０を、例えばそれぞれ複数のＴｘアンテナ３９２１５０を介して送信されるべき複数のＴｘ Ｉ信号３９２２８５に分けるよう構成されてよい。
幾つかの例証的態様では、トランシーバ３９２０００は、例えば、ベースバンド３９２５００に動作可能に結合されてよいＱ Ｔｘスプリッタ３９２５４０を含んでよい。例えば、Ｑ Ｔｘスプリッタ３９２５４０は、例えばＱ ＩＦ Ｔｘ信号３９２５９０を、例えばそれぞれ複数のＴｘアンテナ３９２１５０を介して送信されるべき複数のＴｘ Ｑ信号３９２２９５に分けるよう構成されてよい。
幾つかの例証的態様では、送信器３９２３００は、例えば、Ｑ Ｔｘスプリッタ３９２５４０及びＩ Ｔｘスプリッタ３９２５３０に動作可能に結合されてよい複数の制御可能な位相シフタ３９２３４０を含んでよい。例えば、制御可能な位相シフタ３９２３４０は、例えば後述のように、Ｉ Ｔｘスプリッタ３９２５３０からのＴｘ Ｉ信号の位相、及び／又はＱ Ｔｘスプリッタ３９２５４０からのＴｘ Ｑ信号の位相をシフトするよう構成されてよい。
幾つかの例証的態様では、複数の制御可能な位相シフタ３９２２４０は、例えば後述のように、複数のそれぞれの位相シフトを複数のＴｘアンテナ３９２１５０に制御可能に適用するよう構成されてよい。例えば、位相シフタ３９２３４０は、例えば後述のように、例えばＴｘビームフォーミング方式に従いビームを生成し及び／又はステアリングするよう構成されてよいＴｘアンテナ３９２１５０に、各々の複数の位相シフトを適用するよう制御されてよい。
幾つかの例証的態様では、送信器３９２３００は、例えば、例えばそれぞれ複数の制御可能な位相シフタ３９２３４０に動作可能に結合されてよい複数のミキサ３９２３５０を含んでよい。例えば、制御可能な位相シフタ３９２３４０に結合されたミキサ３９２３５０は、例えば後述のように、例えば制御可能な位相シフタ３９２３４０からのＩシフト信号３９２３６０及び／又はＱシフト信号３２３６５に従い、ＲＦ信号３９２３３０を生成するよう構成されてよい。
幾つかの例証的態様では、複数のミキサ３９２３５０は、例えば後述のように、例えば、制御可能な位相シフタ３９２３４０の第１出力３９２３４１に動作可能に結合されてよい第１ミキサ３９２３７０を含んでよい。
幾つかの例証的態様では、第１ミキサ３９２３７０は、例えば後述のように、例えばサイン信号３９２２６４に従い、Ｉシフト信号３９２３６０を混合することにより、第１ＲＦ信号３９２３３２を生成するよう構成されてよい。
幾つかの例証的態様では、複数のミキサ３９２２５０は、例えば後述のように、例えば、制御可能な位相シフタ３９２３４０の第２出力３９２３４２に動作可能に結合されてよい第２ミキサ３９２３８０を含んでよい。
幾つかの例証的態様では、第２ミキサ３９２３８０は、例えば後述のように、例えばコサイン信号３９２２７４に従い、Ｑシフト信号３９２３６５を混合することにより、第２ＲＦ信号３９２３３４を生成するよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、制御可能な位相シフタ３９２３４０からの第１ＲＦ信号３９２３３２及び第２ＲＦ信号３９２３３４は、例えば各々のＴｘアンテナ３９２１５０を介して送信されるべきＲＦ信号３９２３３０に混合されてよい。
幾つかの例証的態様では、送信器３９２３００は、例えば、例えばそれぞれ複数のミキサ３９２３８０に動作可能に結合されてよい複数のＰＡ３９２３１０を含んでよい。例えば、ＰＡ３９２３１０は、ミキサ３９２３５０に動作可能に結合されてよく、例えば後述のように、例えばミキサ３９２３５０からのＲＦ信号３９２３３０を増幅するよう構成されてよい。
幾つかの例証的態様では、ＰＡ３９２３１０は、例えば後述のように、Ｔｘ ＲＦ信号３９２３２０をＴｘアンテナ３９２１５０に供給するよう構成されてよい。
幾つかの例証的態様では、制御可能な位相シフタ３９２２４０及び／又は制御可能な位相シフタ３９２３４０は、例えば後述のように、例えばＩ信号３９２２６２及びＱ信号３９２２７２に基づき例えば位相シフトされたＩ信号３９２２８０を提供するよう構成されてよいＩ位相シフト回路３９２２４２を含んでよい。
幾つかの例証的態様では、Ｉ位相シフト回路３９２２４２は、例えば後述のように、例えば第１制御信号、例えば制御信号３９２４１０に従い、Ｉ信号３９２２６２の位相をシフトすることにより、第１のシフトＩ信号を提供するよう構成されてよい。
幾つかの例証的態様では、Ｉ位相シフト回路３９２２４２は、例えば後述のように、例えば第２制御信号、例えば制御信号３９２４２０に従い、Ｑ信号３９２２７２の位相をシフトすることにより、第１のシフトＱ信号を提供するよう構成されてよい。
幾つかの例証的態様では、Ｉ位相シフト回路３９２２４２は、例えば後述のように、例えば第１のシフトＩ信号を第１のシフトＱ信号と混合することにより、位相シフト信号３９２２８０を提供するよう構成されてよい。
幾つかの例証的態様では、制御可能な位相シフタ３９２２４０及び／又は制御可能な位相シフタ３９２３４０は、例えば後述のように、例えばＱ信号３９２２７２及びＩ信号３９２３６２に基づき例えば位相シフトされたＱ信号３９２２９０を提供するよう構成されてよいＱ位相シフト回路３９２２４４を含んでよい。
幾つかの例証的態様では、Ｑ位相シフト回路３９２２４４は、例えば後述のように、例えば第３制御信号、例えば制御信号３９２４３０に従い、Ｉ信号３９２２６２の位相をシフトすることにより、第２シフトＩ信号を提供するよう構成されてよい。
幾つかの例証的態様では、Ｑ位相シフト回路３９２２４４は、例えば後述のように、例えば第４制御信号、例えば制御信号３９２４４０に従い、Ｑ信号３９２２７２の位相をシフトすることにより、第２シフトＱ信号を提供するよう構成されてよい。
幾つかの例証的態様では、Ｑ位相シフト回路３９２２４４は、例えば後述のように、例えば第２のシフトＩ信号を第２のシフトＱ信号と混合することにより、位相シフトＱ信号３９２２９０を提供するよう構成されてよい。
幾つかの例証的態様では、Ｉ位相シフト回路３９２２４２は、例えば後述のように、第１制御信号をＩ制御電圧に変換するよう構成されてよい、例えば第１ＶＤＡＣ（図３９２に図示しない）を含んでよい。
幾つかの例証的態様では、Ｉ位相シフト回路３９２２４２は、例えば後述のように、例えばＩ制御電圧に従い、Ｉ信号３９２２６２の位相をシフトするよう構成されてよい。
幾つかの例証的態様では、Ｉ位相シフト回路３９２２４２は、例えば後述のように、制御信号３９２４２０をＱ制御電圧に変換するよう構成されてよい、例えば第２ＶＤＡＣ（図３９２に図示しない）を含んでよい。
幾つかの例証的態様では、Ｉ位相シフト回路３９２２４２は、例えば後述のように、例えばＱ制御電圧に従い、Ｑ信号３９２２７２の位相をシフトするよう構成されてよい。
幾つかの例証的態様では、Ｉ位相シフト回路３９２２４２は、例えば後述のように、例えばＩ制御電圧に従い第１のシフトＩ信号を生成するよう構成されてよい、例えばカスコードゲート配置（図３９２に図示しない）にある第１の複数のトランジスタを含んでよい。
幾つかの例証的態様では、Ｉ位相シフト回路３９２２４２は、例えば後述のように、例えばＱ制御電圧に従い第１のシフトＱ信号を生成するよう構成されてよい、例えばカスコードゲート配置（図３９２に図示しない）にある第２の複数のトランジスタを含んでよい。
幾つかの例証的態様では、Ｑ位相シフト回路３９２２４４は、例えば後述のように、制御信号３９２４３０をＩ制御電圧に変換するよう構成されてよい、例えば第１ＶＤＡＣ（図３９２に図示しない）を含んでよい。
幾つかの例証的態様では、Ｑ位相シフト回路３９２２４４は、例えば後述のように、例えばＩ制御電圧に従い、Ｉ信号３９２２６２の位相をシフトするよう構成されてよい。
幾つかの例証的態様では、Ｑ位相シフト回路３９２２４４は、例えば後述のように、制御信号３９２４４０をＱ制御電圧に変換するよう構成されてよい、例えば第２ＶＤＡＣ（図３９２に図示しない）を含んでよい。
幾つかの例証的態様では、Ｑ位相シフト回路３９２２４４は、例えば後述のように、例えばＱ制御電圧に従い、Ｑ信号３９２２７２の位相をシフトするよう構成されてよい。
幾つかの例証的態様では、Ｑ位相シフト回路３９２２４４は、例えば後述のように、例えばＩ制御電圧に従い第２のシフトＩ信号を生成するよう構成されてよい、例えばカスコードゲート配置（図３９２に図示しない）にある第１の複数のトランジスタを含んでよい。
幾つかの例証的態様では、Ｑ位相シフト回路３９２２４４は、例えば後述のように、例えばＱ制御電圧に従い第２のシフトＱ信号を生成するよう構成されてよい、例えばカスコードゲート配置（図３９２に図示しない）にある第２の複数のトランジスタを含んでよい。
幾つかの例証的態様では、第１制御信号、例えば制御信号３９２４１０は、例えば後述のように、例えば予め定義されたコンステレーションポイントマップに基づき、第１データをＩ位相シフト回路３９２２４２に適用する例えば第１デジタル信号を含んでよい。
幾つかの例証的態様では、第２制御信号、例えば制御信号３９２４２０は、例えば後述のように、例えば予め定義されたコンステレーションポイントマップに基づき、第２データをＩ位相シフト回路３９２２４２に適用する例えば第２デジタル信号を含んでよい。
幾つかの例証的態様では、第３制御信号、例えば制御信号３９２４３０は、例えば後述のように、例えば予め定義されたコンステレーションポイントマップに基づき、第３データをＱ位相シフト回路３９２２４４に適用する例えば第３デジタル信号を含んでよい。
幾つかの例証的態様では、第４制御信号、例えば制御信号３９２４４０は、例えば後述のように、例えば予め定義されたコンステレーションポイントマップに基づき、第１データをＱ位相シフト回路３９２２４４に適用する例えば第４デジタル信号を含んでよい。
幾つかの例証的態様では、トランシーバ３９２０００は、例えばベースバンド３９２５００、制御可能な位相シフタ３９２２４０、及び／又は制御可能な位相シフタ３９２３４０を含む、トランシーバ３９２０００の１つ以上の要素に動作可能に結合されてよい、例えばキャリブレーション及び制御サブシステム３９２４００を含んでよい。例えば、キャリブレーション及び制御サブシステム３９２４００は、例えば後述のように、例えば１つ以上の制御信号、例えば制御信号３９２４１０、制御信号３９２４２０、制御信号３９２４３０、及び／又は制御信号３９２４４０を用いて制御可能な位相シフタ３９２２４０及び／又は制御可能な位相シフタ３９２３４０を制御し及び／又は較正するよう構成されてよい。
幾つかの例証的態様では、キャリブレーション及び制御サブシステム３９２４００は、例えば後述のように、制御可能な位相シフタ３９２２４０及び／又は制御可能な位相シフタ３９２３４０の１つ以上のパラメータを較正するよう構成されてよい。
幾つかの例証的態様では、キャリブレーション及び制御サブシステム３９２４００は、例えば後述のように、複数の制御可能な位相シフタ３９２２４０及び／又は複数の制御可能な位相シフタ３９２３４０の線形性及び／又は分解能を例えば予め定義されたコンステレーションポイントマップに従い較正するよう構成されてよい。
幾つかの例証的態様では、キャリブレーション及び制御サブシステム３９２４００は、例えば後述のように、複数の制御可能な位相シフタ３９２２４０及び／又は複数の制御可能な位相シフタ３９２３４０を例えばルックアップテーブル（ＬＵＴ）３９２４５０に従い制御し及び／又は較正するよう構成されてよい。
幾つかの例証的態様では、ＬＵＴ３９２４５０は、キャリブレーション及び制御サブシステム３９２４００により生成され及び／又は更新されてよい。他の態様では、ＬＵＴ３９２４５０は、キャリブレーション及び制御サブシステム３９２４００により生成されなくてよい。例えば、ＬＵＴ３９２４５０は、例えば後述のように、例えばトランシーバ３９２０００において予め構成されてよい例えば予め定義されたＬＵＴを含んでよい。
幾つかの例証的態様では、ＬＵＴ３９２４５０は、例えば後述のように、例えば予め決定されたコンステレーションポイントマップに従い、各々の複数のコンステレーションポイントに対応する例えば複数の電圧値の対を含んでよい。
幾つかの例証的態様では、例えば、複数の電圧値の対のうちの電圧値の対は、例えば後述のように、例えば第１制御信号、例えば制御信号３９２４１０に適用されるべき第１Ｉ電圧値、第２制御信号、例えば制御信号３９２４２０に適用されるべき第１Ｑ電圧値、第３制御信号、例えば制御信号３９２４３０に適用されるべき第２Ｉ電圧値、及び第４制御信号、例えば制御信号３９２４４０に適用されるべき第２Ｑ電圧値を含んでよい。
図３９３を参照すると、幾つかの例証的態様による、位相シフト回路３９３０００の電子回路面を概略的に示す。例えば、位相シフト回路３９３０００の１つ以上の要素及び／又はコンポーネントは、例えば図３９２を参照して上述したような制御可能な位相シフタ３９２２４０の部分及び／又は制御可能な位相シフタ３９２３４０の部分として実装されてよい。ここに記載される位相シフト回路は、図３Ａに示されるｍｍＷａｖｅ通信回路３００のＲＦ回路３２５（図３Ｄ）内の１つ以上の回路（例えば、無線チェーン回路３７２）に組み込まれ得る。しかしながら、位相シフト回路はこれに限定されない。
一例では、位相シフト回路３３０００の１つ以上の要素及び／又はコンポーネントは、例えば図３９２を参照して上述したようなＱ位相シフト回路３９２２４４の部分及び／又はＩ位相シフト回路３９２２４２の部分として実装されてよい。
幾つかの例証的態様では、位相シフト回路３９３０００は、例えば後述のように、Ｉ信号３９３０７０、例えば差動Ｉ信号、及びＱ信号３９３０８０、例えば差動Ｑ信号に基づき、正位相シフト信号３９３０１５及び負位相シフト信号３９３０２０を含む、例えば位相シフト信号、例えば差動位相シフト信号３９３０１０を提供するよう構成されてよい。例えば、位相シフト信号３９３０１０は、位相シフトＩ信号、例えば位相シフトＩ信号３９２２８０（図３９２）を含んでよい。
幾つかの例証的態様では、位相シフト回路３９３０００は、例えば後述のように、Ｉ信号３９３０７０、例えば差動Ｉ信号、及びＱ信号３９３０８０、例えば差動Ｑ信号に基づき、正位相シフト信号（図３９３に図示されない）及び負位相シフト信号（図３９３に図示されない）を含む、例えば位相シフト信号、例えば差動位相シフト信号３９３０９０提供するよう構成されてよい。例えば、位相シフト信号３９３０９０は、位相シフトＱ信号、例えば位相シフトＱ信号３９２２９０（図３９２）を含んでよい。
幾つかの例証的態様では、図３９３に示すように、位相シフト回路３９３０００は、例えば後述のように、例えばＩ制御電圧３９３５１０に従いシフトＩ信号３９３０５０を生成するよう構成されてよい、例えばカスコードゲート配置にある例えば第１の複数のトランジスタ３９３６００を含んでよい。
幾つかの例証的態様では、第１の複数のトランジスタ３９３６００は、例えば、１つ以上の電界効果トランジスタ（ＦＥＴ）、１つ以上のバイポーラ接合トランジスタ（ＢＪＴ）、及び／又は任意の他の種類のトランジスタを含んでよい。
幾つかの例証的態様では、位相シフト回路３９３０００は、例えば後述のように、第１の複数のトランジスタ３９３６００に結合されてよい、例えば第１ＶＤＡＣ３９３５００を含んでよい。例えば、第１ＶＤＡＣ３９３５００は、例えば後述のように、第１制御信号３９３３００、例えばＩ制御信号をＩ制御電圧３９３５１０に変換し、及びＩ制御電圧３９３５１０を第１の複数のトランジスタ３９３６００に提供するよう構成されてよい。
幾つかの例証的態様では、第１制御信号３９３３００は、例えば後述のように、例えば予め定義されたコンステレーションポイントマップに基づき、第１データを位相シフト回路３９３０００に適用するよう構成されてよい例えば第１デジタル信号、例えば制御信号３９２４１０（図３９２）を含んでよい。
幾つかの例証的態様では、第１ＶＤＡＣ３９３５００は、例えば５ビットＶＤＡＣ、６ビットＶＤＡＣ、及び／又は任意の他の分解能のＶＤＡＣを含んでよい。
幾つかの例証的態様では、位相シフト回路３９３０００は、第１の複数のトランジスタ３９３６００に動作可能に結合されてよい、例えば第１Ｉ符号スイッチ３９３６１０及び／又は第２Ｉ符号スイッチ３９３６２０を含んでよい。例えば、第１Ｉ符号スイッチ３９３６１０及び／又は第２Ｉ符号スイッチ３９３６２０は、正Ｉ信号又は負Ｉ信号を第１の複数のトランジスタ３９３６００に適用するよう構成されてよい。例えば、第１Ｉ符号スイッチ３９３６１０及び／又は第２Ｉ符号スイッチ３９３６２０は、例えば第１Ｉ符号制御信号３９３０３０が第１Ｉ符号スイッチ３９３６１０及び／又は第２Ｉ符号スイッチ３９３６２０に適用されるとき正Ｉ信号を第１の複数のトランジスタ３９３６００に適用することと、例えば第２Ｉ符号制御信号３９３０４０が第１Ｉ符号スイッチ３９３６１０及び／又は第２Ｉ符号スイッチ３９３６２０に適用されるとき負Ｉ信号を第１の複数のトランジスタ３９３６００に適用することとの間で切り替えるよう構成されてよい。
幾つかの例証的態様では、第１Ｉ符号スイッチ３９３６１０及び／又は第２Ｉ符号スイッチ３９３６２０は、例えば、１つ以上のＦＥＴ、１つ以上のＢＪＴ、及び／又は任意の他の種類のトランジスタ及び／又は切り替え回路を含んでよい。
幾つかの例証的態様では、図３９３に示すように、位相シフト回路３９３０００は、例えば後述のように、例えばＱ制御電圧３９３５２０に従いシフトＱ信号３９３０６０を生成するよう構成されてよい、例えばカスコードゲート配置にある例えば第２の複数のトランジスタ３９３６５０を含んでよい。
幾つかの例証的態様では、第２の複数のトランジスタ３９３６５０は、例えば、１つ以上のＦＥＴ、１つ以上のＢＪＴ、及び／又は任意の他の種類のトランジスタを含んでよい。
幾つかの例証的態様では、位相シフト回路３９３０００は、第２の複数のトランジスタ３９３６５０に結合されてよい、例えば第２ＶＤＡＣ３９３５５０を含んでよい。例えば、第２ＶＤＡＣ３９３３５０は、例えば後述のように、第２制御信号３９３３５０、例えばＱ制御信号をＱ制御電圧３９３５２０に変換し、及びＱ制御電圧３９３５２０を第２の複数のトランジスタ３９３６５０に提供するよう構成されてよい。
幾つかの例証的態様では、第２制御信号３９３３５０は、例えば後述のように、例えば予め定義されたコンステレーションポイントマップに基づき、第２データを位相シフト回路３９３０００に適用するよう構成されてよい例えば第２デジタル信号、例えば制御信号３９２４２０（図３９２）を含んでよい。
幾つかの例証的態様では、第２ＶＤＡＣ３９３５５０は、例えば５ビットＶＤＡＣ、６ビットＶＤＡＣ、及び／又は任意の他の分解能のＶＤＡＣを含んでよい。
幾つかの例証的態様では、位相シフト回路３９３０００は、第２の複数のトランジスタ３９３６５０に動作可能に結合されてよい、例えば第１Ｑ符号スイッチ３９３６３０及び／又は第２Ｑ符号スイッチ３９３６４０を含んでよい。例えば、第１Ｑ符号スイッチ３９３６３０及び／又は第２Ｑ符号スイッチ３９３６４０は、正Ｑ信号又は負Ｑ信号を例えば第２の複数のトランジスタ３９３６５０に適用することを切り替えるよう構成されてよい。例えば、第１Ｑ符号スイッチ３９３６３０及び／又は第２Ｑ符号スイッチ３９３６４０は、正Ｑ信号又は負Ｑ信号を第２の複数のトランジスタ３９３６５０に適用するよう構成されてよい。例えば、第１Ｑ符号スイッチ３９３６３０及び／又は第２Ｑ符号スイッチ３９３６４０は、例えば第１Ｑ符号制御信号３９３０３５が第１Ｑ符号スイッチ３９３６３０及び／又は第２Ｑ符号スイッチ３９３６４０に適用されるとき正Ｑ信号を第２の複数のトランジスタ３９３６５０に適用することと、例えば第２Ｑ符号制御信号３９３０４５が第１Ｑ符号スイッチ３９３６３０及び／又は第２Ｑ符号スイッチ３９３６４０に適用されるとき負Ｑ信号を第２の複数のトランジスタ３９３６５０に適用することとの間で切り替えるよう構成されてよい。
幾つかの例証的態様では、第１Ｑ符号スイッチ３９３６３０及び／又は第２Ｑ符号スイッチ３９３６４０は、例えば、１つ以上のＦＥＴ、１つ以上のＢＪＴ、及び／又は任意の他の種類のトランジスタ及び／又は切り替え回路を含んでよい。
幾つかの例証的態様では、位相シフト回路３９３０００は、第１の複数のトランジスタ３９３６００及び第２の複数のトランジスタ３９３６５０に動作可能に結合されてよい、例えばコンバイナ３９３４００を含んでよい。例えば、コンバイナ３９３４００は、例えば後述のように、例えばシフトＩ信号３９３０５０及びシフトＱ信号３９３０６０を混合するよう構成されてよい。例えば、コンバイナ３９３４００は、正シフトＩ信号３９３１００を正シフトＱ信号３９３２００と混合してよく、例えば負シフトＩ信号３９３１１０を負シフトＱ信号３９３２１０と混合してよい。
幾つかの例証的態様では、位相シフト回路３９３０００は、例えば後述のように、例えば第１制御信号３９３３００に従い、Ｉ信号３９３０７０の位相をシフトすることにより、シフトＩ信号、例えば正シフトＩ信号３９３１００及び負シフトＩ信号３９３１１０を提供するよう構成されてよい。
幾つかの例証的態様では、位相シフト回路３９３０００は、例えば後述のように、例えば第２制御信号３９３３５０に従い、Ｑ信号３９３０４０の位相をシフトすることにより、シフトＱ信号、例えば正シフトＱ信号３９３２００及び負シフトＱ信号３９３２１０を提供するよう構成されてよい。
幾つかの例証的態様では、位相シフト回路３９３０００は、例えばシフトＩ信号３９３０５０をシフトＱ信号３９３０６０と混合することにより、位相シフト信号３９３０１０を提供するよう構成されてよい。
図３９４を参照すると、幾つかの例証的態様による、コンステレーションポイントマップの第１象限３９４０００を概略的に示す。
幾つかの例証的態様では、制御可能な位相シフタ、例えば制御可能な位相シフタ３９２２４０（図３９２）及び／又は制御可能な位相シフタ３９２３４０（図３９２）は、図３９４のコンステレーションポイントマップ内のポイントに従い、Ｉ信号の位相及び／又はＱ信号の位相をシフトするよう構成されてよい。
幾つかの例証的態様では、図３９４に示すように、コンステレーションポイントマップの第１象限３９４０００は、例えば、例えば第１軸（「Ｉ軸」）に沿う複数のＩ値及び例えば第２軸（「Ｑ軸」）に沿う複数のＱ値により定められる複数のコンステレーションポイントを含んでよい。例えば、図３９４に示すように、Ｉ軸及びＱ軸は、コンステレーションポイントマップの第１象限を表し得る０～１の間の範囲の値を含んでよい。
幾つかの例証的態様では、例えば、コンステレーションポイントマップの第２象限内で、Ｉ軸は０～－１の間の範囲にある値を含んでよく及びＱ軸は０～１の間の範囲にある値を含んでよく、コンステレーションポイントマップの第３象限内で、Ｉ軸は０～－１の間の範囲にある値を含んでよく及びＱ軸は０～－１の間の範囲にある値を含んでよく、コンステレーションポイントマップの第４象限内で、Ｉ軸は０～１の間の範囲にある値を含んでよく及びＱ軸は０～－１の間の範囲にある値を含んでよい。
図３９５を参照すると、幾つかの例証的態様による、コンステレーションポイントの利得変化に対する理想位相シフトコンステレーションポイントを示すグラフ３９５０００を概略的に示す。
幾つかの例証的態様では、制御可能な位相シフタ、例えば制御可能な位相シフタ３９２２４０（図３９２）及び／又は制御可能な位相シフタ３９２３４０（図３９２）は、コンステレーションポイントマップ、例えば図３９４のコンステレーションポイントマップに従い、Ｉ／Ｑ利得及び／又は位相インバランスを例えば高精度で正すために較正されてよい。
幾つかの例証的態様では、グラフ３９５０００は、例えば理想コンステレーションマップの理想ポイント３９５１００に対する、較正された制御可能な位相シフタ、例えば制御可能な位相シフタ３９２２４０（図３９２）及び／又は制御可能な位相シフタ３９２３４０の較正位相シフトコンステレーションポイント３９５２００を示す。
幾つかの例証的態様では、図３９５に示すように、較正された制御可能な位相シフタの較正位相シフトコンステレーションポイント３９５２００は、理想コンステレーションマップの理想ポイントから３９５１００＋／－０．５ｄＢ又は同様の不一致の範囲内であってよい。
図４に戻ると、幾つかの例証的態様では、ＲＦ回路４２５は、無線アーキテクチャに従い構成されてよく、例えば、後述のように、ＰＡからのＴｘ信号の漏れを相殺することにより信号アンテナからＰＡ又はＬＮＡへの間をインターフェイス接続するよう構成されてよい少なくとも１つのＰＡ－ＬＮＡインターフェイスを含んでもよい。
幾つかの例証的態様では、後述のように、無線アーキテクチャはＰＡ－ＬＮＡインターフェイスを含んでよい。
幾つかの例証的態様では、後述のように、ＰＡ－ＬＮＡインターフェイスは、少なくとも１つのアンテナとＰＡ及びＬＮＡとの間の信号を、例えばアンテナからのＲｘ信号をＬＮＡへ及び／又はＰＡからのＴｘ信号をアンテナへ、インターフェイスしてよい。
幾つかの例証的態様では、望ましい場合には、ＰＡ－ＬＮＡインターフェイスは、例えばサブシステム４３５（図４）及び／又は任意の他のサブシステム及び／又は要素の部分のような無線チェーン回路の部分として含まれてよく、及び／又はその１つ以上の動作及び／又は機能を実行してよい。
幾つかの例証的態様では、ＰＡ－ＬＮＡインターフェイスを無線アーキテクチャに実装することは、例えばＰＡからＬＮＡへのＴｘ信号の漏れを緩和し、低減し、及び／又は相殺し、及び／又は任意の他の追加又は代替の技術的利益及び／又は利点を提供することにより、１つ以上の利益を提供し及び／又は１つ以上の技術的問題を解決し得る。
ここで漏れに関して使用される用語「相殺」は、漏れ及び／又は１つ以上の信号、入力、出力、要素、及び／又はコンポーネントに与える漏れの影響の、部分的又は全体的な相殺、低減、軽減、減衰、及び／又は緩和を含んでよい。
幾つかの例証的態様では、ＰＡ－ＬＮＡインターフェイスは、例えば後述のように、例えばＴｘモードにおけるＬＮＡ信頼性を保証するために、ＴｘパスとＲｘパスとの間の所望レベルの分離、例えば高い分離を提供するよう構成されてよい。
幾つかの例証的態様では、ＰＡ－ＬＮＡインターフェイスは、例えば後述のように、例えばＲｘモードで例えば雑音図（ＮＦ）電力の低下を低減する、例えば最小化すること、及び／又はＴｘモードで例えば出力電力の低下を低減する、例えば最小化することを可能にするために、を低減されたレベルの挿入損失、例えば低挿入損失を維持するよう構成されてよい。
幾つかの例証的態様では、ＰＡ－ＬＮＡインターフェイスは、例えば後述のように、Ｔｘ信号の漏れをＬＮＡの入力で相殺信号に加算することによりＴｘ信号の漏れを相殺するよう構成されてよい。
図３９６を参照すると、幾つかの例証的態様による、トランシーバ３９６０００のブロック図を概略的に示す。例えば、トランシーバ３９６０００の１つ以上の要素及び／又はコンポーネントは、例えば図３７１を参照して上述したようなトランシーバ３７１１００の部分として実装されてよい。
幾つかの例証的態様では、例えば後述するように、トランシーバ３９６０００は、例えばアンテナ端子３９６１５０に動作可能に結合されてよい１つ以上のアンテナ３９６４００を含んでよく又は動作可能に結合されてよい。
幾つかの例証的態様では、１つ以上のアンテナ３９６４００は、例えば、フェーズドアレイアンテナ、ダイポールアンテナ、内部アンテナ、及び／又は任意の他の追加又は代替種類のアンテナを含んでよい。
幾つかの例証的態様では、トランシーバ３９６０００は、例えば後述のように、アンテナ端子３９６１５０をＰＡ３９６３１０及びＬＮＡ３９６３１０とインターフェイス接続するよう構成されるＰＡ－ＬＮＡインターフェイス３９６１００を含んでよい。
幾つかの例証的態様では、トランシーバ３９６０００は、例えば後述のように、例えば、ＬＮＡ３９６２１０を含む例えばＲｘ回路を含む受信器３９６２００、及び／又はＰＡ３９６３１０を含む例えばＴｘ回路を含む送信機３９６３００を含んでよい。
幾つかの例証的態様では、ＰＡ－ＬＮＡインターフェイス３９６１００は、Ｔｘ信号３６０１０をＰＡ３９６３１０からアンテナ端子３９６１５０へ例えばＴｘモードで供給し、及びＲｘ信号３９６０５０をアンテナ端子３９６１５０からＬＮＡ３９６１４０へ例えばＲｘモードで供給するよう構成されてよい。
幾つかの例証的態様では、トランシーバ３９６０００は、例えば後述するように、Ｒｘ信号３９６０５０の受信及びＴｘ信号３９８０１０の送信を別個に及び／又は重なり合わない時間期間中に扱うよう構成されてよい半二重トランシーバを含んでよい。
幾つかの例証的態様では、トランシーバ３９６０００は、例えば後述するように、Ｒｘ信号３９６０５０の受信及びＴｘ信号３９６０１０の送信を同時に及び／又は重なり合う時間期間中に扱うよう構成されてよい全二重トランシーバを含んでよい。
幾つかの例証的態様では、送信器３９６３００は、例えばアウトフェージング送信器、ドハティ送信器、デジタル送信器、等のうちの１つ以上の要素及び／又はコンポーネントを含んでよく、及び／又はその１つ以上の機能を実行してよい。
幾つかの例証的態様では、送信器３９６３００は、例えば、ＬＯ信号３９６０２０をデータ信号３９６０３０、例えば要求される位相のデータと混合して位相変調信号３９６０４０を生成するミキサを含んでよい。
幾つかの例証的態様では、送信器３９６３００は、例えば後述のように、位相変調信号３９６０４０を増幅してＴｘ信号３９６０１０生成するよう構成されてよいＰＡ３９６３１０を含んでよい。
幾つかの例証的態様では、送信器３９６３００は、図３９６に示される一部又は全部の要素を含んでよく、及び／又は１つ以上の追加又は代替機能を実行する１つ以上の追加又は代替要素を含んでよい。例えば、送信器３９６３００は、送信器３８０１００（図３８）の１つ以上の要素を含み、及び／又は１つ以上の機能を実行してよい。
幾つかの例証的態様では、受信器３９６２００は、例えば後述のように、例えばＲｘモードでＰＡ－ＬＮＡインターフェイス３９６１００によりアンテナポート３９６１５０において受信したＲｘ信号３９６０５０に基づき供給されてよいＬＮＡ入力信号３９６０５５をダウンコンバートするよう構成されてよい。
幾つかの例証的態様では、受信器３９６２００は、例えばＬＮＡ入力信号３９６０５５を増幅し及び増幅Ｒｘ信号３９６０５７をスプリッタ３９６２２０に供給するよう構成されてよいＬＮＡ３９６２１０を含んでよい。例えば、スプリッタ３９６２２０は、増幅Ｒｘ信号３９６０５７をＩ Ｒｘ信号３９６０５８及びＱ Ｒｘ信号３９６０５９に分けてよい。
幾つかの例証的態様では、スプリッタ３９６２２０は、ウィルキンソンスプリッタ、１対２スプリッタ、及び／又は任意の他の種類のスプリッタを含んでよい。
幾つかの例証的態様では、受信器３９６２００は、例えば直交ハイブリッド回路３９６２５０に動作可能に結合されてよい、例えばＩ信号平衡ミキサ３９６２４０及び／又はＱ信号平衡ミキサ３９６２３０を含んでよい。例えば、Ｉ信号平衡ミキサ３９６２４０はＩ Ｒｘ信号３９６０５８をスプリッタ３９６２２０から、及び第１位相、例えば０度又は任意の他の位相の位相を有するＬＯ信号を直交ハイブリッド回路３９６２５０から受信してよく、正Ｉ信号及び負Ｉ信号を生成してよい。
幾つかの例証的態様では、Ｑ信号平衡ミキサ３９６２３０はＱ Ｒｘ信号３９６０５９をスプリッタ３９６２２０から、及び第２位相、例えば９０度又は任意の他の位相の位相を有するＬＯ信号を直交ハイブリッド回路３９６２５０から受信してよく、正Ｑ信号及び負Ｑ信号を生成してよい。
幾つかの例証的態様では、受信器３９６２００は、例えば、ドライバ増幅器３９６２６０及び／又はドライバ増幅器３６２５０を含んでよい。例えば、ドライバ増幅器３６２５０は、負Ｑ信号及び正Ｑ信号を、例えばベースバンドに出力するよう構成されてよい。例えば、ドライバ増幅器３６２６０は、負Ｉ信号及び正Ｉ信号を、例えばベースバンドに出力するよう構成されてよい。
幾つかの例証的態様では、受信器３９６２００は、図３９６に示される一部又は全部の要素を含んでよく、及び／又は１つ以上の追加又は代替機能を実行する１つ以上の追加又は代替要素を含んでよい。
幾つかの例証的態様では、ＰＡ－ＬＮＡインターフェイス３９６１００は、例えば後述のように、例えばＴｘモードで、例えば高インピーダンスをＬＮＡ３９６２１０の入力に適用するよう構成されてよい。
幾つかの例証的態様では、ＰＡ－ＬＮＡインターフェイス３９６１００は、例えばＲｘモードで、例えば高インピーダンスをＰＡ３９６３１０の出力に適用するよう構成されてよい。
幾つかの例証的態様では、ＰＡ－ＬＮＡインターフェイス３９６１００は、例えば後述のように、例えばＴｘ信号３９６０１０のＬＮＡへの漏れを相殺し、緩和し、減衰し、及び／又は減少させることにより、Ｔｘ信号３９６０１０のＬＮＡ３９６２１０に与える影響を相殺し、緩和し、減衰し、及び／又は減少させるよう構成されてよい。
幾つかの例証的態様では、ＰＡ－ＬＮＡインターフェイス３９６１００は、例えば後述のように、ＰＡ３９６３１９からのＴｘ信号３９６０１０に基づいてよい検知信号３９６０６０を供給するよう構成されてよいセンサ３９６１３０を含んでよい。例えば、センサ３９６１３０は、容量性センサを有してよい。他の態様では、センサ３９６１３０は、誘導性センサ及び／又は任意の他の種類のセンサを含んでよい。
幾つかの例証的態様では、ＰＡ－ＬＮＡインターフェイス３９６１００は、例えば検知信号３９６０６０の位相を回転することにより、位相回転信号３９６０７０を供給する位相回転器３９６１１０を含んでよい。
幾つかの例証的態様では、位相回転器３９６１１０は、検知信号３９６０６０の位相を例えば１８０度だけ回転するよう構成されてよい。他の態様では、任意の他の位相回転が使用されてよい。
幾つかの例証的態様では、ＰＡ－ＬＮＡインターフェイス３９６１００は、例えば位相回転信号３９６０７０を例えばＴｘ信号３９６０１０の振幅に基づき増幅することにより、Ｔｘ漏れ相殺信号３９６０８０を供給するよう構成される可変ゲイン増幅器（ＶＧＡ）３９６１２０を含んでよい。
幾つかの例証的態様では、ＰＡ－ＬＮＡインターフェイス３９６１００は、例えば後述のように、例えば第１コンバイナ入力信号３９６０８５を第２コンバイナ入力信号３９６０９５と結合するよう構成されてよいコンバイナ３９６１４０を含んでよい。
幾つかの例証的態様では、例えば後述のように、第１コンバイナ入力信号３９６０８５はＴｘ漏れ相殺信号３９６０８０を含んでよく、第２コンバイナ入力信号３９６０８５は例えばＴｘ信号３９６０１０からＬＮＡ３９６２１０へのＴｘ漏れ３９６０９０を含んでよい。
幾つかの例証的態様では、コンバイナ３９６１４０は、ウィルキンソン（Wilkinson）コンバイナを有してよい。他の態様では、コンバイナ３９６１４０は、任意の他の種類の２対１コンバイナを含んでよい。
幾つかの例証的態様では、位相回転器３９６１１０及び／又はＶＧＡ３９６２１０は、Ｔｘ漏れ３９６０９０の影響を相殺し、緩和し、減衰し、及び／又は低下させるよう構成されてよい、位相及び振幅を有するＴｘ漏れ相殺信号３９６０８０を供給するよう構成されてよい。
幾つかの例証的態様では、位相回転器３９６１１０は、例えば検知信号３９６０６０の位相を例えば１８０度だけ回転することにより、位相回転信号３９６０７０を供給して、例えばＴｘ漏れ相殺信号３９６０８０の結果として生じる位相がＴｘ漏れ３９６０９０の位相と実質的に反対になるよう、構成されてよい。
幾つかの例証的態様では、ＶＧＡ３９６１２０は、例えば位相回転信号３９６０７０を増幅して、結果として生じるＴｘ漏れ相殺信号３９６０８０の振幅がＴｘ漏れ３９６０９０の振幅に実質的に等しくなるようにすることにより、Ｔｘ漏れ相殺信号３９６０８０を供給するよう構成されてよい。
幾つかの例証的態様では、Ｔｘ漏れ３９６０９０の振幅とＴｘ信号３９６０１０の振幅及び／又は周波数レベルとの間の関係は、例えばシミュレーションに基づき決定され及び／又は先験的に知られていてよい。例えば、Ｔｘ漏れ３９６０９０は、シミュレーションを通じて、Ｔｘ信号３９６０１０の種々の振幅及び／又は周波数レベルについて第２コンバイナ入力信号３９６０９５を観察することにより、特徴付けられてよい。
幾つかの例証的態様では、ＶＧＡ３９６１２０のゲインは、Ｔｘ漏れ３９６０９０を相殺するよう設定されてよい。例えば、ＶＧＡ３９６１２０のゲインは、ベースバンドコントローラ（図３９６に図示しない）、例えばベースバンドサブシステム１１０（図１）により、例えばＴｘ信号３９６０１０の振幅及び／又は周波数レベルに基づき設定されてよい。一例では、Ｔｘ信号３９６０１０の複数の振幅及び／又は周波数レベルに対応する複数のゲイン値は、例えばルックアップテーブル（ＬＵＴ）に格納されてよく、ＶＧＡ３９６１２０のゲインは、例えばベースバンドコントローラにより、例えばＴｘ信号３９６０１０の振幅及び／又は周波数に対応する複数のゲインに基づき設定されてよい。
他の態様では、ＶＧＡ３９６１２０のゲインは、例えばＴｘ信号３９６０１０に対応する任意の追加又は代替パラメータに従い設定され及び／又は制御されてよい。
幾つかの例証的態様では、コンバイナ３９６１４０は、例えばＲｘ信号３９６０５０がＴｘ信号の送信３９６０１０のための時間期間と少なくとも部分的に重なり合う時間期間中に受信されるべき場合に、Ｒｘ信号３９６０５０をＴｘ漏れ相殺信号３９６０８０と結合してよい。
幾つかの例証的態様では、Ｒｘモードで、例えば第２コンバイナ入力信号３９６０９５は、アンテナ端子３９６１５０からのＲｘ信号３９６０５０及びＴｘ信号３９６０１０からＬＮＡ３９６１３０へのＴｘ漏れ３９６０９０の結合を含んでよい。
幾つかの例証的態様では、Ｒｘモードで、例えばコンバイナ３９６１４０は、第１コンバイナ入力信号３９６０８５及び第２コンバイナ入力信号３９６０９５の和に基づき、ＬＮＡ３９６２１０にＬＮＡ入力信号３９６０５５を供給するよう構成されてよい。
図４に戻ると、幾つかの例証的態様では、ＲＦ回路４２５は、例えば後述のように、ＬＯ Ｉ及びＱ信号をＲＦ回路１０００のコンポーネント及び／又はサブシステムに例えばＬＯ信号に基づき分配するよう構成されてよい少なくとも１つの直交ＬＯ分配網回路を含んでよい無線アーキテクチャに従い構成されてよい。
幾つかの例証的態様では、無線アーキテクチャは、例えば後述のように、例えばＩ信号及び／又はＱ信号をＬＯ信号に基づき生成するよう構成されてよい直交ＬＯ発生器を含んでよい。
幾つかの例証的態様では、直交ＬＯ発生器は、例えば後述のように、Ｉ信号及び／又はＱ信号を、送信器及び／又は受信器の１つ以上の要素、サブシステム、回路、及び／又はコンポーネントに分配するよう構成されてよい。
幾つかの例証的態様では、直交ＬＯ発生器は、例えば後述のように、例えばＩ及び／又はＱ信号をＬＯ信号に基づき生成し及び分配するよう構成されてよいＬＯ分配網を含んでよい。
幾つかの例証的態様では、ＬＯ分配網は、例えば後述のように、例えばキャリア周波数とＬＯ信号の周波数との間の比に基づいてよいＸと表記される逓倍係数に基づき、Ｉ及び／又はＱ信号を生成するよう構成されてよい。
幾つかの例証的態様では、例えば、キャリア周波数は、送信及び／又は受信されるべき１つ以上の信号を伝達するキャリア信号の周波数を含んでよい。
幾つかの例証的態様では、ＬＯ分配網は、例えば後述のように、例えばＬＯ信号がキャリア周波数の３分の１である周波数を有する場合、逓倍係数Ｘ＝３に基づき、Ｉ及び／又はＱ信号を生成するよう構成されてよい。
幾つかの例証的態様では、例えば、キャリア周波数は、例えば６０ＧＨｚ周波数を含んでよく、ＬＯ信号は２０ＧＨｚ周波数を有してよい。これらの態様によると、例えば、ＬＯ分配網は、逓倍係数Ｘ＝３に基づき、Ｉ及び／又はＱ信号を生成するよう構成されてよい。他の態様では、ＬＯ分配網は、任意の他の逓倍係数、任意の他のキャリア周波数、任意の他のＬＯ信号周波数、及び／又はそれらの任意の他の組み合わせに基づきＩ及び／又はＱ信号を生成するよう構成されてよい。
幾つかの例証的態様では、ＬＯ分配網は、例えば後述のように、例えばＬＯ信号の位相をシフトして位相シフト信号を提供することにより、及び位相シフト信号の位相及び周波数を逓倍係数Ｘに従い逓倍することにより、Ｉ及び／又はＱ信号を生成するよう構成されてよい。
幾つかの例証的態様では、ＬＯ分配網は、例えば後述のように、ＬＯ信号に、例えば逓倍係数Ｘに従い構成されてよいφと表記される位相シフトを適用するよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、例えば、逓倍係数Ｘ及び／又は位相シフトφは、例えば９０度（°）の位相シフトを有するＩ及びＱ信号を生成するために、例えばＸ＊φ＝９０度のように構成されてよい。
幾つかの例証的態様では、例えば後述のように、例えば、ＬＯ分配網は、ＬＯ信号に、φ＝３０°の位相シフトを適用して、３０°の位相シフトを有する第１及び第２シフト信号を生成し、及び例えば周波数トリプラを用いて第１及び第２シフト信号の周波数及び位相を３倍するよう構成されてよい。他の態様では、任意の他の位相シフト及び／又は乗算器が使用されてよい。
幾つかの例証的態様では、直交ＬＯ発生器を無線アーキテクチャに実装することは、例えば位相変動の低減、例えば４８～７２ＧＨｚの周波数帯域に渡り２度より小さい位相変動を達成し、周波数トリプラの出力においてＩ及びＱ信号の殆ど等しい振幅を供給し、低電力しか消費せず、及び／又は１つ以上の他の追加又は代替の技術的利点及び／又は利益を提供することにより、１つ以上の利点を提供し及び／又は１つ以上の技術的問題を解決してよい。
幾つかの例証的態様では、直交ＬＯ発生器は、例えばアップコンバージョン及び／又はダウンコンバージョン回路、サブシステム、及び／又は要素の部分として、例えばサブシステム４１５（図４）、シンセサイザ回路、例えばサブシステム４２０（図４）の部分として、及び／又は望ましい場合には任意の他のサブシステム及び／又は要素の部分として含まれてよく、及び／又はその１つ以上の動作及び／又は機能を実行してよい。
図３９７を参照すると、幾つかの例証的態様による、トランシーバ３９７０００のブロック図を概略的に示す。例えば、トランシーバ３９７０００の１つ以上の要素及び／又はコンポーネントは、トランシーバ３７１１００（図３７１）の部分として実装されてよい。
幾つかの例証的態様では、例えば後述するように、トランシーバ３９７０００は、例えば、半二重通信トランシーバを含んでよい。
幾つかの例証的態様では、トランシーバ３９７０００は、６０ＧＨｚ周波数帯に渡り動作するよう構成されてよいミリメートル波トランシーバを含んでよい。他の態様では、トランシーバ３９７０００は、任意の他の追加又は代替周波数帯で動作するよう構成される任意の他の種類のトランシーバを含んでよい。
幾つかの例証的態様では、例えば後述するように、トランシーバ３９７０００は、例えば、ＬＯ信号３９７０８０を生成するＬＯ３９７６００を含んでよい。
幾つかの例証的態様では、ＬＯ３９７６００は、例えば、水晶発振器、位相ロックループ（ＰＬＬ）、注入ＬＯ（ＩＬＯ）、及び／又は任意の他の種類のＬＯを含んでよい。
幾つかの例証的態様では、ＬＯ３９７６００は、例えば後述のように、例えば、例えばトランシーバ３９７０００により実施されるべきキャリア周波数の例えば分数に基づく周波数を有するＬＯ信号３９７０８０を生成するよう構成されてよい。
幾つかの例証的態様では、ＬＯ３９７６００は、例えば後述のように、キャリア周波数の３分の１である周波数を有するＬＯ信号３９７０８０を生成するよう構成されてよい。
幾つかの例証的態様では、ＬＯ３９７６００は、例えば後述のように、例えば６０ＧＨｚキャリア周波数帯域の３分の１である２０ＧＨｚ周波数帯域にある周波数を有するＬＯ信号３９７０８０を生成するために、例えば２０ＧＨｚＬＯを含んでよい。他の態様では、ＬＯ３９７６００は、任意の他のキャリア周波数に基づいてよい任意の他の周波数を有するＬＯ信号３９７０８０を生成するよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、トランシーバ３９７０００は、例えば、位相シフトＬＯ信号を例えば１つ以上の送信器及び／又は受信器コンポーネント、回路及び／又はサブシステムに分配するよう構成されてよいＬＯ分配網回路３９７５００を含んでよい。
幾つかの例証的態様では、例えば後述のように、ＬＯ分配網回路３９７５００は、例えば１つ以上のＴｘ信号、例えばＴｘ Ｉ信号３９７０５５及び／又はＴｘ Ｑ信号３９７０７０を、例えばＩＱ送信器３９７３００に、及び／又は１つ以上のＲｘ信号、例えばＲｘ Ｉ信号３９７０２５及び／又はＲｘ Ｑ信号３９７０４０を例えばＩＱ受信器３９７１００に分配するよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、ＬＯ分配網回路３９７５００は、Ｉ信号及びＱ信号の少なくとも１つの各々のペアを、ＬＯ３９７６００からのＬＯ信号３９７０８０に基づき生成するために少なくとも１つのＩＱ発生器を含んでよい。
幾つかの例証的態様では、例えば後述のように、少なくとも１つのＩＱ発生器は、直交ＬＯ発生器を含んでよく、その部分として実装されてよく、及び／又はその１つ以上の機能を実行してよい。
幾つかの例証的態様では、ＬＯ分配網回路３９７５００は、例えば少なくとも１つのＩＱ発生器へのＬＯ信号を駆動するよう構成されてよい例えば複数のドライバ増幅器、例えばドライバ増幅器３９７５３０、ドライバ増幅器３９７５４０、ドライバ増幅器３９７５５０、及び／又はドライバ増幅器３９７５６０を含んでよい。他の態様では、任意の他の数及び／又は構成のドライバ増幅器及び／又は任意の他の追加又は代替回路又はコンポーネントが、少なくとも１つのＩＱ発生器にＬＯ信号３９７０８０を分配するために実装されてよい。
幾つかの例証的態様では、ＬＯ分配網回路３９７５００は、第１Ｉ信号、例えばＴｘ Ｉ信号３９７０５５、及び第１Ｑ信号、例えばＴｘ Ｑ信号３９７０７０を例えばＬＯ信号３９７０８０に基づき生成するよう構成されてよい第１ＩＱ発生器、例えばＴｘ ＩＱ発生器３９７５１０、及び／又は第２Ｉ信号、例えばＲｘ Ｉ信号３９７０２５及び第２Ｑ信号、例えばＲｘ Ｑ信号３９７０４０を例えばＬＯ信号３９７０８０に基づき生成するよう構成されてよい第２ＩＱ発生器、例えばＲＸ ＩＱ発生器３９７５２０、を含んでよい。
幾つかの例証的態様では、例えば後述のように、Ｔｘ ＩＱ発生器３９７５１０及び／又はＲｘ ＩＱ発生器３９７５２０は、直交ＬＯ発生器の部分として実装されてよく、及び／又はその１つ以上の機能を実行してよい。
幾つかの例証的態様では、例えば図３９７に示すように、ＬＯ分配網回路３９７５００は、２つのＩＱ発生器、例えばＴｘ ＩＱ発生器３９７５１０及びＲｘ ＩＱ発生器３９７５２０を含んでよい。他の態様では、ＬＯ分配網回路３９７５００は、任意の他の数のＩＱ発生器、例えば１つのＩＱ発生器、例えば１つのＴｘ ＩＱ発生器又は１つのＲｘ ＩＱ発生器、又は２つ以上のＩＱ発生器を含んでよい。
幾つかの例証的態様では、Ｔｘ ＩＱ発生器３９７５１０は、例えば後述のように、１つ以上のアンテナ３９７３２５を介して送信されてよいＴｘ信号にアップコンバートされるべきＴｘ Ｉ信号３９７０５５及びＴｘ Ｑ信号３９７０７０を生成するＴｘ ＩＱ発生器として構成されてよい。
幾つかの例証的態様では、Ｒｘ ＩＱ発生器３９７５２０は、例えば後述のように、例えば１つ以上のアンテナにより受信されてよいＲｘ信号に基づき１つ以上のＩＦ信号にダウンコンバートされるべきＲｘ Ｉ信号３９７０２５及びＲｘ Ｑ信号３９７０４０を生成するＲｘ ＩＱ発生器として構成されてよい。
幾つかの例証的態様では、ＬＯ分配網３９７５００のＩＱ発生器、例えば後述のように、例えばＩＱ発生器３９７５１０及び／又はＲｘ ＩＱ発生器３９７５２０は、例えば、第１位相シフト信号及び第２位相シフト信号を例えば第１周波数を有してよいＬＯ信号３９７０８０に基づき生成する位相シフト回路を含んでよく、第２位相シフト信号の位相が位相シフト、例えば３０°だけ又は任意の他の位相シフトだけ第１位相シフト信号の位相からシフトされ得るようにする。
幾つかの例証的態様では、Ｔｘ ＩＱ発生器３９７５１０は、例えば、第１位相シフト信号３９７０５２及び第２位相シフト信号３９７０７２を、第１周波数、例えば２０ＧＨｚ周波数を有してよい例えばＬＯ信号３９７０８０に基づき生成する位相シフト回路３９７５１２を含んでよい。例えば、第２位相シフト信号３９７０７２の位相は、例えば後述のように、第１位相シフト信号３９７０５２の位相から３０°だけシフトされてよい。例えば、第１位相シフト信号３９７０５２及び／又は第２位相シフト信号３９７０７２は、例えばＬＯ信号３９７０８０が２０ＧＨｚの周波数を有するとき、２０ＧＨｚの周波数を有してよい。
幾つかの例証的態様では、第１位相シフト信号３９７０５２は、例えば複数の信号（図３９７に図示しない）を含む差動信号を含んでよい。例えば、差動信号は、例えば後述のように、例えば第１Ｉ位相シフト信号及び第２Ｉ位相シフト信号を含んでよい。
幾つかの例証的態様では、第２位相シフト信号３９７０７２は、例えば複数の信号（図３９７に図示しない）を含む差動信号を含んでよい。例えば、差動信号は、例えば後述のように、例えば第１Ｑ位相シフト信号及び第２Ｑ位相シフト信号を含んでよい。
幾つかの例証的態様では、Ｒｘ ＩＱ発生器３９７５２０は、例えば、第３位相シフト信号３９７０２２及び第４位相シフト信号３９７０４２を、第１周波数を有してよい例えばＬＯ信号３９７０８０に基づき生成する位相シフト回路３９７５２２を含んでよい。例えば、第４位相シフト信号３９７０４２の位相は、例えば後述のように、第３位相シフト信号３９７０２２の位相から３０°又は任意の他の位相シフトだけシフトされてよい。例えば、第３位相シフト信号３９７０２２及び／又は第４位相シフト信号３９７０４２は、例えばＬＯ信号３９７０８０が２０ＧＨｚの周波数を有するとき、２０ＧＨｚの周波数を有してよい。
幾つかの例証的態様では、第１周波数はキャリア周波数の３分の１であってよい。例えば、ＬＯ信号３９７０８０、第１位相シフト信号３９７０５２、第２位相シフト信号３９７０７２、第３位相シフト信号３９７０２２、及び／又は第４位相シフト信号３９７０４２は、例えばキャリア周波数が６０ＧＨｚ周波数を含むとき、２０ＧＨｚの周波数を有してよい。他の態様では、ＬＯ信号３９７０８０、第１位相シフト信号３９７０５２、第２位相シフト信号３９７０７２、第３位相シフト信号３９７０２２、及び／又は第４位相シフト信号３９７０４２は、任意の他の周波数、及び／又はキャリア周波数の任意の他の比を有してよい。
幾つかの例証的態様では、第３位相シフト信号３９７０２２は、例えば複数の信号（図３９７に図示しない）を含む差動信号を含んでよい。例えば、差動信号は、例えば後述のように、例えば第１Ｉ位相シフト信号及び第２Ｉ位相シフト信号を含んでよい。
幾つかの例証的態様では、第４位相シフト信号３９７０４２は、例えば複数の信号（図３９７に図示しない）を含む差動信号を含んでよい。例えば、差動信号は、例えば後述のように、例えば第１Ｑ位相シフト信号及び第２Ｑ位相シフト信号を含んでよい。
幾つかの例証的態様では、例えば後述のように、ＬＯ分配網３９７５００のＩＱ発生器、例えばＴｘ ＩＱ発生器３９７５１０及び／又はＲｘ ＩＱ発生器３９７５２０は、ＩＱ発生器により生成された第１位相シフト信号の位相を３倍することにより及びＩＱ発生器により生成された第１位相シフト信号の周波数を３倍することにより、第２周波数を有するＩ信号を生成する例えば第１トリプラ回路を含んでよい。
幾つかの例証的態様では、Ｔｘ ＩＱ発生器３９７５１０は、例えば、第１位相シフト信号３９７０５２の位相を３倍し及び第１位相シフト信号３９７０５２の周波数を３倍することにより、第２周波数を有するＴｘ Ｉ信号３９７０５５を生成する第１トリプラ回路３９７５１４を含んでよい。
幾つかの例証的態様では、Ｔｘ ＩＱ発生器３９７５１０は、キャリア周波数、例えば６０ＧＨｚに等しい周波数を有してよいＴｘ Ｉ信号３９７０５５を生成するよう構成されてよい。例えば、Ｔｘ Ｉ信号３９７０５５は、第１位相シフト信号３９７０５２が２０ＧＨｚの周波数を有するとき、６０ＧＨｚの周波数を有してよい。他の態様では、Ｔｘ Ｉ信号３９７０５５は、例えば第１位相シフト信号３９７０５２の周波数の倍数に基づく任意の他のキャリア周波数を有してよい。ここで第１位相シフト信号３９７０５２の周波数は任意の他のキャリア周波数の分数であってよい。
幾つかの例証的態様では、Ｒｘ ＩＱ発生器３９７５２０は、例えば、第３位相シフト信号３９７０２２の位相を３倍し及び第３位相シフト信号３９７０２２の周波数を３倍することにより、第２周波数を有するＲｘ Ｉ信号３９７０２５を生成する第１トリプラ回路３９７５２４を含んでよい。例えば、Ｒｘ Ｉ信号３９７０２５は、第１位相シフト信号３９７０５２が２０ＧＨｚの周波数を有するとき、６０ＧＨｚの周波数を有してよい。他の態様では、Ｒｘ Ｉ信号３９７０２５は、例えば第３位相シフト信号３９７０２２の周波数の倍数に基づく任意の他のキャリア周波数を有してよい。ここで第３位相シフト信号３９７０２２の周波数は任意の他のキャリア周波数の分数であってよい。
幾つかの例証的態様では、例えば後述のように、ＬＯ分配網３９７５００のＩＱ発生器、例えばＴｘ ＩＱ発生器３９７５１０及び／又はＲｘ ＩＱ発生器３９７５２０は、第２位相シフト信号の位相を３倍することにより及び第２位相シフト信号の周波数を３倍することにより、第２周波数を有するＱ信号を生成する例えば第２トリプラ回路を含んでよい。
幾つかの例証的態様では、Ｔｘ ＩＱ発生器３９７５１０は、例えば、第２位相シフト信号３９７０７２の位相を３倍し及び第２位相シフト信号３９７０７２の周波数を３倍することにより、第２周波数を有するＴｘ Ｑ信号３９７０７０を生成する第２トリプラ回路３９７５１６を含んでよい。例えば、Ｔｘ Ｑ信号３９７０７０は、第２位相シフト信号３９７０７２が２０ＧＨｚの周波数を有するとき、６０ＧＨｚの周波数を有してよい。他の態様では、Ｔｘ Ｑ信号３９７０７０は、例えば第２位相シフト信号３９７０７２の周波数の倍数に基づく任意の他のキャリア周波数を有してよい。ここで第２位相シフト信号３９７０７２の周波数は任意の他のキャリア周波数の分数であってよい。
幾つかの例証的態様では、Ｒｘ ＩＱ発生器３９７５２０は、例えば、第４位相シフト信号３９７０４２の位相を３倍し及び第４位相シフト信号３９７０４２の周波数を３倍することにより、第２周波数を有するＲｘ Ｑ信号３９７０４０を生成する第２トリプラ回路３９７５２６を含んでよい。例えば、Ｒｘ Ｑ信号３９７０４０は、第４位相シフト信号３９７０４２が２０ＧＨｚの周波数を有するとき、６０ＧＨｚの周波数を有してよい。他の態様では、Ｒｘ Ｑ信号３９７０４０は、例えば第４位相シフト信号３９７０４２の周波数の倍数に基づく任意の他のキャリア周波数を有してよい。ここで第４位相シフト信号３９７０４２の周波数は任意の他のキャリア周波数の分数であってよい。
幾つかの例証的態様では、例えば後述のように、ＩＱ発生器の第１トリプラ回路、例えばＴｘ ＩＱ発生器３９７５１０の第１トリプラ回路３９７５１４及び／又はＲｘ ＩＱ発生器３９７５２０の第１トリプラ回路３９７５２４は、例えばＩＱ発生器の第２Ｑ位相シフト信号、例えば負Ｑ位相シフト信号に従い、ＩＱ発生器の位相シフト回路により生成された第１Ｉ位相シフト信号、例えば正Ｉシフト信号の振幅の平衡を保つ、及び／又は例えば第１Ｑ位相シフト信号、例えば正Ｑ位相シフト信号に従い、第２Ｉ位相シフト信号、例えば負Ｉ位相シフト信号の振幅の平衡を保つ、第１インバランス及び振幅回路（図３９７に図示しない）を含んでよい。
幾つかの例証的態様では、例えば後述のように、ＩＱ発生器の第２トリプラ回路、例えばＴｘ ＩＱ発生器３９７５１０の第２トリプラ回路３９７５１６及び／又はＲｘ ＩＱ発生器３９７５２０の第２トリプラ回路３９７５２６は、例えばＩＱ発生器の第２Ｉ位相シフト信号、例えば負Ｉ位相シフト信号に従い、ＩＱ発生器の位相シフト回路により生成された第１Ｑ位相シフト信号、例えば正Ｑ位相シフト信号の振幅の平衡を保つ、及び／又は例えば第１Ｉ位相シフト信号、例えば負Ｉ位相シフト信号に従い、第２Ｑ位相シフト信号、例えば負Ｑ位相シフト信号の振幅の平衡を保つ、第２インバランス及び振幅回路（図３９７に図示しない）を含んでよい。
幾つかの例証的態様では、例えば後述のように、位相シフト回路３９７５１２及び／又は位相シフト回路３９７５２２は、受動型位相シフト回路（図３９７に図示しない）を含んでよい。
幾つかの例証的態様では、例えば後述のように、ＩＱ発生器の位相シフト回路、例えばＴｘ ＩＱ発生器３９７５１０の位相シフト回路３９７５１２及び／又はＲｘ ＩＱ発生器３９５７５２０の位相シフト回路３９７５２２は、ＩＱ発生器の第１位相シフト信号を生成する第１注入ＬＯ（injection LO）（ＩＬＯ）回路（図３９７に図示しない）、及び／又はＩＱ発生器の第２位相シフト信号を生成する第２ＩＬＯ回路（図３９７に図示しない）を含んでよい。
幾つかの例証的態様では、例えば後述のように、ＩＱ受信器３９７１００は、例えば１つ以上のアンテナからの１つ以上のＲｘ信号に基づき例えばＩ ＩＦ信号及び／又はＱ ＩＦ信号を生成するために、Ｒｘ Ｉ信号及び／又はＲｘ Ｑ信号を利用するよう構成されてよい。例えば、ＩＱ発生器３９７１００は、例えばアンテナ３９７１３０及び／又は３９７１４０を含む例えば１つ以上のアンテナを含んでよく及び／又はそれに動作可能に結合されてよい。
幾つかの例証的態様では、アンテナ３９７１３０及び／又は３９７１４０は、例えば、少なくとも１つのフェーズドアレイアンテナ、ダイポールアンテナ、及び／又は任意の他の種類のアンテナを含んでよい。
幾つかの例証的態様では、ＩＱ受信器３９７１００は、例えばＲｘ信号、例えばＲｘ信号３９７０１０及び／又はＲｘ信号３９７０１１に基づき少なくとも１つの増幅Ｒｘ信号、例えば増幅器Ｒｘ信号３９７０１５及び／又は増幅Ｒｘ信号３９７０３０を生成するよう構成されてよい、例えばＬＮＡ３９７１１０及び／又はＬＮＡ３９７１２０を含む１つ以上の低雑音増幅器（ＬＮＡ）を含んでよい。
幾つかの例証的態様では、例えば後述のように、ＩＱ受信器３９７１００は、例えばＲｘ Ｉ信号３９７０２５に基づき増幅Ｒｘ信号３９７０１５をダウンコンバートＩ信号３９７０２０へとダウンコンバートし、及び／又は例えばＲｘ Ｑ信号３９７０４０に基づき増幅Ｒｘ信号３９７０３０をダウンコンバートＱ信号３９７０３５へとダウンコンバートするよう構成されてよいＲＦミキサ３９７２００を含んでよい。
幾つかの例証的態様では、Ｒｘミキサ３９７２００は、例えばＲｘ Ｉ信号３９７０２５に基づき増幅Ｒｘ信号３９７０１５をダウンコンバートＩ信号３９７０２０へとダウンコンバートするよう構成されてよい例えば第１ミキサ、例えばＩミキサ３９７２１０を含んでよい。
幾つかの例証的態様では、Ｒｘミキサ３９７２００は、例えばＲｘ Ｑ信号３９７０４０に基づき増幅Ｒｘ信号３９７０３０をダウンコンバートＱ信号３９７０３５へとダウンコンバートするよう構成されてよい例えば第２ミキサ、例えばＱミキサ３９７２２０を含んでよい。
幾つかの例証的態様では、ＩＱ送信器３９７３００は、例えば後述のように、例えば１つ以上のアンテナ３９７３１０を介して送信されるべき増幅Ｔｘ Ｒｘ信号３９７３２５を生成するよう構成されてよい。
幾つかの例証的態様では、ＩＱ送信器３９７３００は、１つ以上のアンテナ３９７３１０を含んでよく、及び／又はそれに結合されてよい。
幾つかの例証的態様では、アンテナ３９７３１０は、例えば、少なくとも１つのフェーズドアレイアンテナ、ダイポールアンテナ、及び／又は任意の他の種類のアンテナを含んでよい。
幾つかの例証的態様では、例えば後述のように、ＩＱ送信器３９７３００は、例えばＴｘ Ｉ信号３９７０５５に基づきＩＦ Ｉ信号３９７０４５をアップコンバートＩ信号３９７０５０へとアップコンバートするよう構成されてよいＴｘミキサ３９７４００を含んでよい。
幾つかの例証的態様では、例えば後述のように、Ｔｘミキサ３９７４００は、例えばＴｘ Ｑ信号３９７０７０に基づきＩＦ Ｑ信号３９７０６０をアップコンバートＱ信号３９７０６５へとアップコンバートするよう構成されてよい。
幾つかの例証的態様では、Ｔｘミキサ３９７４００は、例えばＴｘ Ｉ信号３９７０５５に基づきＩＦ Ｉ信号３９７０４５をアップコンバートＩ信号３９７０５０へとアップコンバートするよう構成されてよい例えば第１ミキサ、例えばＩミキサ３９７４２０を含んでよい。
幾つかの例証的態様では、Ｔｘミキサ３９７４００は、例えばＴｘ Ｑ信号３９７０７０に基づきＩＦ Ｑ信号３９７０６０をアップコンバートＱ信号３９７０６５へとアップコンバートするよう構成されてよい例えば第２ミキサ、例えばＱミキサ３９７４１０を含んでよい。
幾つかの例証的態様では、ＩＱ送信器３９７３００は、アップコンバートＩ信号３９７０５０及びアップコンバートＱ信号３９７０６５をＴｘ信号３９７０７５へと結合するよう構成されてよい例えばコンバイナ３９７３３０を含んでよい。
幾つかの例証的態様では、ＩＱ送信器３９７３００は、Ｔｘ信号３９７０７５を増幅Ｔｘ信号３９７３２５へと増幅するよう構成されてよいＰＡ３９７３２０を含んでよい。例えば、増幅Ｔｘ信号３９７３２５は、１つ以上のアンテナ３９７３１０を介して送信されてよい。
図３９８を参照すると、幾つかの例証的実施形態による、直交ＬＯ発生器３９８０００を概略的に示す。
幾つかの例証的態様では、直交ＬＯ発生器３９８０００の１つ以上のコンポーネントは、例えばＩ及びＱ信号を例えば送信器、例えばＩＱ送信器３９７３００（図３９７）及び／又は受信器、例えばＩＱ受信器３９７１００（図３９７）に供給する例えばＬＯ分配網、例えばＬＯ分配網３９７５００（図３９７）の部分として実装されてよい。
幾つかの態様では、ここに記載される直交ＬＯ発生器は、図３Ａに示されるｍｍＷａｖｅ通信回路３００の送信回路３１５（図３Ｂ）内の１つ以上の回路（例えば、アップコンバージョン回路３５０）に組み込まれ得る。
幾つかの例証的態様では、直交ＬＯ発生器３９８０００の１つ以上のコンポーネント、サブシステム、及び／又は回路は、例えばＴｘ ＩＱ発生器、例えばＴｘ ＩＱ発生器３９７５１０（図３９７）の部分として、及び／又はＲｘ ＩＱ発生器、例えばＲｘ ＩＱ発生器３９７５２０（図３９７）の部分として、実装されてよい。
幾つかの例証的態様では、直交ＬＯ発生器３９８０００は、例えば後述のように、例えばＬＯ３９８１００により供給されてよいＬＯ信号３９８０１０及び／又はＬＯ信号３９８０２０に基づきＩ及びＱ信号を生成するよう構成されてよい。
幾つかの例証的態様では、直交ＬＯ発生器３９８０００は、例えば後述のように、例えばＬＯ信号３９８０１０及び／又はＬＯ信号３９８０２０に基づき、第１Ｉシフト信号３９８０３０及び／又は第２Ｉシフト信号３９８０４０を生成するよう構成されてよいＩＬＯ３９８２００を含んでよい。
幾つかの例証的態様では、ＩＬＯ３９８２００は、例えばインダクタ（Ｌ）－キャパシタ（ＬＣ）ブロック及び例えばトランジスタ３９８２３０、３９８２４０、３９８２５０及び／又は３９８２６０を含む複数のトランジスタの形式で、例えば制御可能な共振サブシステム３９８２０５を含んでよい。例えば、ＬＯ３９８１００は、第１ＬＯ信号３９８０１０をトランジスタ３９８２５０に、及び／又は第２ＬＯ信号３９８０２０をトランジスタ３９８２６０に供給してよい。
幾つかの例証的態様では、トランジスタ３９８２３０、３９８２４０、３９８２５０及び／又は３９８２６０は、ＦＥＴ、ＢＪＴ、及び／又は任意の他の種類のトランジスタを含んでよい。
幾つかの例証的態様では、ＬＯ信号３９８０２０は、ＬＯ信号３９８０１０と位相がずれていてよい。例えば、ＬＯ信号３９８０１０は２０ＧＨｚ周波数及び＋３０°の位相を有してよく、及び／又はＬＯ信号３９８０２０は２０ＧＨｚ周波数及び－３０°の位相を有してよい。他の態様では、他の周波数及び／又は他の位相シフトが使用されてよい。
幾つかの例証的態様では、トランジスタ３９８２３０及びトランジスタ３９８２４０は、制御可能な共振サブシステム３９８２０５を所望の周波数、例えば２０ＧＨｚで共振させるよう構成されてよい。例えば、制御可能な共振サブシステム３９８２０５は、それぞれＬＯ信号３９８０１０及び／又はＬＯ信号３９８０２０に基づき、第１Ｉシフト信号３９８０３０及び／又は第２Ｉシフト信号３９８０４０を生成してよい。例えば、第２Ｉシフト信号３９８０４０は、第１Ｉシフト信号３９８０３０と位相がずれていてよい。
幾つかの例証的態様では、例えば後述のように、制御可能な共振サブシステム３９８２０５は、例えば制御信号３９８０５０に従い、第１Ｉシフト信号３９８０３０及び／又は第２Ｉシフト信号３９８０４０を制御可能に生成してよい。
幾つかの例証的態様では、制御信号３９８０５０は、例えばコントローラ３９８８００、例えばベースバンドコントローラ及び／又は任意の他のコントローラにより供給されてよい。
幾つかの例証的態様では、制御信号３９８０５０は、第１Ｉシフト信号３９８０３０及び／又は第２Ｉシフト信号３９８０４０の位相をシフトするよう例えば制御可能な共振サブシステム３９８２０５を制御してよい。例えば、制御信号３９８０５０は、例えば７ビットキャパシタデジタルアナログ変換器（Capacitors－Digital－to－Analog－Convertor）（ＣＡＰＤＡＣ）制御及び／又は任意の他の制御データを有してよい。
幾つかの例証的態様では、直交ＬＯ発生器３９８０００は、例えば後述のように、例えばＬＯ信号３９８０１０及び／又はＬＯ信号３９８０２０に基づき、第１Ｑシフト信号３９８０６０及び／又は第２Ｑシフト信号３９８０７０を生成するよう構成されてよいＩＬＯ３９８３００を含んでよい。
幾つかの例証的態様では、ＩＬＯ３９８３００は、例えばＬＣブロック及び例えばトランジスタ３９８３３０、３９８３４０、３９８３５０及び／又は３９８３６０を含む複数のトランジスタの形式で、例えば制御可能な共振サブシステム３９８３０５を含んでよい。例えば、ＬＯ３９８１００は、第１ＬＯ信号３９８０１０をトランジスタ３９８３５０に、及び／又は第２ＬＯ信号３９８０２０をトランジスタ３９８３６０に供給してよい。
幾つかの例証的態様では、トランジスタ３９８３３０、３９８３４０、３９８３５０及び／又は３９８３６０は、ＦＥＴ、ＢＪＴ、及び／又は任意の他の種類のトランジスタを含んでよい。
幾つかの例証的態様では、トランジスタ３９８３３０及びトランジスタ３９８３４０は、制御可能な共振サブシステム３９８３０５を所望の周波数、例えば２０ＧＨｚで共振させるよう構成されてよい。例えば、制御可能な共振サブシステム３９８３０５は、それぞれＬＯ信号３９８０１０及び／又はＬＯ信号３９８０２０に基づき、第１Ｑシフト信号３９８０６０及び／又は第２Ｑシフト信号３９８０７０を生成してよい。例えば、第２Ｑシフト信号３９８０７０は、第１Ｑシフト信号３９８０６０と位相がずれていてよい。
幾つかの例証的態様では、例えば後述のように、制御可能な共振サブシステム３９８３０５は、例えば制御信号３９８０８０に従い、第１Ｑシフト信号３９８０６０及び／又は第２Ｑシフト信号３９８０７０を制御可能に生成してよい。
幾つかの例証的態様では、制御信号３９８０８０は、例えばコントローラ３９８８００、例えばベースバンドコントローラ及び／又は任意の他のコントローラにより供給されてよい。
幾つかの例証的態様では、制御信号３９８０８０は、第１Ｑシフト信号３９８０６０及び／又は第２Ｑシフト信号３９８０７０の位相をシフトするよう例えば制御可能な共振サブシステム３９８３０５を制御してよい。例えば、制御信号３９８０８０は、例えば７ビットＣＡＰＤＡＣ制御及び／又は任意の他の制御データを有してよい。
幾つかの例証的態様では、例えば７ビットＣＡＰＤＡＣ制御及び／又は任意の他の制御方式に従い制御されてよい制御可能な共振サブシステム、例えば共振サブシステム３９８２０５及び／又は共振サブシステム３９８３０５、例えばＬＣブロックに２０ＧＨｚ ＩＬＯを実装することは、例えば受動型位相シフタと比べて、位相シフト調整に対するさらなる及び／又は向上した制御を提供してよい。追加又は代替として、ＩＬＯ３９８２００及び／又は３９８３００の動作中の特性は、例えば受動型位相シフタと比べて、より多くのゲインを保証し得る。
幾つかの例証的態様では、直交ＬＯ発生器３９８０００は、例えば後述のように、第１Ｉシフト信号３９８０３０及び／又は第２Ｉシフト信号３９８０４０の位相及び／又は周波数を３倍するよう構成されてよいトリプラ３９８４００を含んでよい。例えば、トリプラ３９８４００は、例えば第１Ｉシフト信号３９８０３０を直列の負荷３９８２７０及びキャパシタ３９８２８０を通じて受信してよく、第１Ｉシフト信号３９８０３０の位相及び／又は周波数を３倍してよい。例えば、トリプラ３９８４００は、例えば第２Ｉシフト信号３９８０４０を直列の負荷３９８２７５及びキャパシタ３９８２８５を通じて受信してよく、第２Ｉシフト信号３９８０４０の位相及び／又は周波数を３倍してよい。
幾つかの例証的態様では、トリプラ３９８４００は、例えばコモンソース構成で電流源３９８４７０に結合されてよい例えばトランジスタ３９８４３０及びトランジスタ３９８４５０を含んでよい。例えば、電流源３９８４７０は、予め定義された電流、例えば１．２ミリアンペア（ｍＡ）又は任意の他の電流を、必要な場合にトランジスタ３９８４３０及びトランジスタ３９８４５０のソースに供給してよい。
幾つかの例証的態様では、トランジスタ３９８４４０は第１Ｉシフト信号３９８０３０をトランジスタ３９８４３０のドレインに供給するよう構成されてよい。
幾つかの例証的態様では、トランジスタ３９８４６０は第２Ｉシフト信号３９８０４０をトランジスタ３９８４５０のドレインに供給するよう構成されてよい。
幾つかの例証的態様では、トリプラ３９８４００は、例えば、キャパシタ３９８４２０及び／又は変圧器３９８４１０を含んでよい。例えば、キャパシタ３９８４２０は、例えばトリプラ３９８４００が例えばトランジスタ３９８４３０及びトランジスタ３９８４５と組み合わされて、第１Ｉシフト信号３９８０３０及び／又は第２Ｉシフト信号３９８０４０の位相及び振幅を３倍するとき、変圧器３９８４１０と共振するよう構成されてよい。
幾つかの例証的態様では、トランジスタ３９８４３０、３９８４４０、３９８４５０及び３９８４６０は、ＦＥＴ、ＢＪＴ、及び／又は任意の他の種類のトランジスタを含んでよい。
幾つかの例証的態様では、トリプラ３９８４００は、３倍正Ｉ信号及び３倍負Ｉ信号をミキサ３９８７００に供給してよい。
幾つかの例証的態様では、直交ＬＯ発生器３９８０００は、例えば後述のように、第１Ｑシフト信号３９８０６０及び／又は第２Ｑシフト信号３９８０７０の位相及び／又は周波数を３倍するよう構成されてよいトリプラ３９８５００を含んでよい。例えば、トリプラ３９８５００は、例えば第１Ｑシフト信号３９８０６０を直列の負荷３９８３７５及びキャパシタ３９８３８５を通じて受信してよく、第１Ｑシフト信号３９８０６０の位相及び／又は周波数を３倍してよい。例えば、トリプラ３９８５００は、例えば第２Ｑシフト信号３９８０７０を直列の負荷３９８３７５及びキャパシタ３９８３８５を通じて受信してよく、第２Ｑシフト信号３９８０７０の位相及び／又は周波数を３倍してよい。
幾つかの例証的態様では、トリプラ３９８５００は、例えばコモンソース構成で電流源３９８５７０に結合されてよい例えばトランジスタ３９８５３０及びトランジスタ３９８５５０を含んでよい。例えば、電流源３９８４７０は、予め定義された電流、例えば１．２ｍＡ又は任意の他の電流を、必要な場合にトランジスタ３９８４３０及びトランジスタ３９８４５０のソースに供給してよい。
幾つかの例証的態様では、トランジスタ３９８５４０は第１Ｑシフト信号３９８０６０をトランジスタ３９８５３０のドレインに供給するよう構成されてよい。
幾つかの例証的態様では、トランジスタ３９８５６０は第２Ｑシフト信号３９８０７０をトランジスタ３９８５５０のドレインに供給するよう構成されてよい。
幾つかの例証的態様では、トリプラ３９８５００は、例えば、キャパシタ３９８５２０及び／又は変圧器３９８５１０を含んでよい。例えば、キャパシタ３９８５２０は、変圧器３９８５１０と共振するよう構成されてよい。例えば、トリプラ３９８４００は、例えばトランジスタ３９８４３０及びトランジスタ３９８４５０と組み合わされて、第１Ｑシフト信号３９８０６０及び／又は第２Ｑシフト信号３９８０７０の位相及び振幅を３倍してよい。
幾つかの例証的態様では、トランジスタ３９８５３０、３９８５４０、３９８５５０及び３９８５６０は、ＦＥＴ、ＢＪＴ、及び／又は任意の他の種類のトランジスタを含んでよい。
幾つかの例証的態様では、トリプラ３９８５００は、３倍正Ｑ信号及び３倍負Ｑ信号をミキサ３９８６００に供給してよい。
幾つかの例証的態様では、直交ＬＯ発生器、例えば直交ＬＯ発生器３９８０００は、周波数トリプラ、例えばトリプラ３９８４００及びトリプラ３９８５００の並列接続を実装しており、例えば直列の周波数トリプラと比べて、より広いロッキングレンジを提供してよい。
幾つかの例証的態様では、直交ＬＯ発生器、例えば直交ＬＯ発生器３９８０００は、ＩＬＯ３９８２００及びＩＬＯ３９８３００を実装しており、例えば受動型ＬＯ発生器と比べて、位相調整に対するより多くの制御を提供してよく、少ない振幅インバランスしか有さず、及び／又は６０ＧＨｚ周辺のより広いロッキングレンジ有してよい。
図３９９を参照すると、幾つかの例証的態様による、受動型直交ＬＯ発生器３９９０００を概略的に示す。
幾つかの例証的態様では、受動型直交ＬＯ発生器３９９０００は、例えば後述のように、第１ＬＯ信号３９９０１０及び第２ＬＯ信号３９９０２０の位相を、予め定義された位相シフト、例えば９０°位相シフト又は任意の他の位相シフトだけシフトするよう構成されてよい。
幾つかの例証的態様では、受動型直交ＬＯ発生器３９９０００の１つ以上のコンポーネントは、例えばＩ及びＱ信号を例えば送信器、例えば送信器３９７３００及び／又は受信器、例えば受信器３９７１００（図３９７）に供給する例えばＬＯ分配網、例えばＬＯ分配網３９７５００（図３９７）の部分として実装されてよい。
幾つかの例証的態様では、受動型直交ＬＯ発生器３９９０００の１つ以上のコンポーネント、サブシステム、及び／又は回路は、例えばＴｘ ＩＱ発生器、例えばＴｘ ＩＱ発生器３９７５１０（図３９７）の部分として、及び／又はＲｘ ＩＱ発生器、例えばＲｘ ＩＱ発生器３９７５２０（図３９７）の部分として、実装されてよい。
幾つかの例証的態様では、受動型直交ＬＯ発生器３９９０００は、例えば後述のように、例えばＬＯ３９９１００により供給されてよいＬＯ信号３９９０１０及び／又はＬＯ信号３９９０２０に基づきＩ及びＱ信号を生成するよう構成されてよい。
幾つかの例証的態様では、ＬＯ３９９１００は、例えば後述のように、ＬＯ信号３９９０１０及び／又はＬＯ信号３９９０２０を生成するよう構成されてよい。
幾つかの例証的態様では、ＬＯ信号３９９０２０は、ＬＯ信号３９９０１０と位相がずれていてよい。例えば、ＬＯ信号３９９０１０は２０ＧＨｚ周波数及び＋０°の位相を有してよく、及び／又はＬＯ信号３９９０２０は２０ＧＨｚ周波数及び９０°の位相を有してよい。他の態様では、他の周波数及び／又は他の位相シフトが使用されてよい。
幾つかの例証的態様では、受動型直交ＬＯ発生器３９９０００は、ＬＯ信号３９９０１０の位相及び／又はＬＯ信号３９９０２０の位相を例えば３０°だけシフトするよう構成されてよい位相シフタ３９９２００を含んでよい。他の態様では、位相シフタ３９９２００は、必要な場合にはＬＯ信号３９９０１０の位相及び／又はＬＯ信号３９９０２０の位相を任意の他の位相にシフトするよう構成されてよい。
幾つかの例証的態様では、位相シフタ３９９２００は、例えば第１Ｉシフト信号３９９０５０、例えば正Ｉシフト信号、及び／又は第２Ｉシフト信号３９９０６０、例えば負Ｉシフト信号を、例えば第１ＬＯ信号３９９０１０に基づき生成するよう構成されてよい。
幾つかの例証的態様では、位相シフタ３９９２００は、例えば後述のように、例えば第１Ｑシフト信号３９９０４０、例えば正Ｑシフト信号、及び／又は第２Ｑシフト信号３９９０３０、例えば負Ｑシフト信号を、例えば第２ＬＯ信号３９９０２０に基づき生成するよう構成されてよい。
幾つかの例証的態様では、位相シフタ３９９２００は、例えば後述のように、例えば第１Ｉシフト信号３９９０５０、第２Ｉシフト信号３９８０４０、第１Ｑシフト信号３９９０４０、及び／又は第２Ｑシフト信号３９９０３０を生成するよう構成されてよい受動型インダクタ－抵抗器－キャパシタ（ＬＲＣ）回路３９９２０５を含んでよい。
幾つかの例証的態様では、ＬＲＣ回路３９９２０５は、例えばインダクタンスＬを有するインダクタ３９９２１０、例えばインダクタンスＬを有するインダクタ３９９２２０、例えばキャパシタンスＣを有するキャパシタ３９９２３０、例えばキャパシタンスＣを有するキャパシタ３９９２４０、抵抗値２Ｒを有する抵抗器３９９２５０、及び／又は抵抗値２Ｒを有する抵抗器３９９２６０の構成を含んでよい。例えば、ＬＲＣ回路３９９２０５の構成は、例えば後述のように、例えば第１Ｉシフト信号３９９０５０、第２Ｉシフト信号３９８０４０、第１Ｑシフト信号３９９０４０、及び／又は第２Ｑシフト信号３９９０３０を、例えば予め定義された位相シフト、例えば３０°位相シフト又は任意の他の位相シフトで生成するよう構成されてよい。
幾つかの例証的態様では、インダクタ３９９２１０、キャパシタ３９９２４０、及び／又は抵抗器３９９２５０は、例えば第１Ｉシフト信号３９９０５０及び／又は第２Ｑシフト信号３９９０３０を、例えばＬＯ信号３９９０１０に基づき供給するよう構成されてよい。
幾つかの例証的態様では、インダクタ３９９２２０、キャパシタ３９９２３０、及び／又は抵抗器３９９２６０は、例えば第１Ｑシフト信号３９９０４０及び／又は第２Ｉシフト信号３９９０６０を、例えばＬＯ信号３９９０２０に基づき供給するよう構成されてよい。
幾つかの例証的態様では、位相シフタにより適用される位相シフトは、例えばＬＲＣ回路３９９０２５の最大又はピークエネルギーに関連してよい例えばＱと表記される品質（Ｑ）係数に基づいてよい。例えば、Ｑ係数がＱ＝１の場合、９０°の位相シフトが適用されてよく、及び／又はＱ係数がＱ＝０．２５の場合、３０°の位相シフトが適用されてよい。例えば、ＬＯ信号３９９０１０及び／又はＬＯ信号３９９０２０の位相は、例えば以下の通り決定されてよい例えばＱ係数に基づき構成されてよい。
Ｑ＝√（Ｌ／Ｃ）／Ｒ （８）
ω０＝１／√（ＬＣ） （９）
Ｑ＝√（Ｌ／Ｃ）／２Ｒ＝０．２５ （１０）
ここで、Ｑは品質係数を表し、Ｌはインダクタンスを表し、Ｃはキャパシタンスを表し、Ｒは抵抗値を表し、ω０は各振動数を表す。
幾つかの例証的態様では、直交ＬＯ生成器３９９０００の入力インピーダンスは、抵抗値Ｒを例えば５０オームのインピーダンスに設定することにより、例えば５０オームのインピーダンス又は任意の他のインピーダンスに構成されてよい。例えば、位相シフタ３９９２００の入力インピーダンスは、５０オームのインピーダンス又はそれより高いインピーダンスのために設計されてよい。
幾つかの例証的態様では、位相シフタ３９９２００は、例えば５０オームのインピーダンスを有する６０ＧＨｚ直交生成器のための３０°位相シフタを含んでよい。一例では、３０°位相シフタは、４８～７２ＧＨｚの周波数帯域に渡り２°より少ない位相変動を達成してよい。例えば、位相シフタ３９９２００のＩ及びＱ信号の間の振幅インバランスは、例えば後述のように、トリプラの入力で例えば０．３ｄＢｍであってよい。
幾つかの例証的態様では、受動型直交ＬＯ発生器３９９０００は、例えば後述のように、第２Ｑシフト信号３９９０３０及び／又は第１Ｑシフト信号３９９０４０の位相及び／又は周波数を３倍するよう構成されてよいトリプラ３９９３００を含んでよい。例えば、トリプラ３９９３００は、第１Ｑシフト信号３９９０４０をトランジスタ３９９３７０のゲートで、及び第２Ｑシフト信号３９９０３０をトランジスタ３９９３６０のゲートで受信してよい。
幾つかの例証的態様では、トランジスタ３９９３６０は、例えば第２Ｑシフト信号３９９０３０に従い発振するよう構成されてよい。
幾つかの例証的態様では、トランジスタ３９９３７０は、例えば第１Ｑシフト信号３９９０４０に従い発振するよう構成されてよい。
幾つかの例証的態様では、トリプラ３９９３００は、トランジスタ３９９３６０から第２Ｑシフト信号３９９０３０を受信し及び第２Ｑシフト信号３９９０３０の位相及び周波数を３倍するよう構成されてよいトランジスタ３９９３３０を含んでよい。
幾つかの例証的態様では、トリプラ３９９３００は、第１Ｑシフト信号３９９０４０を受信し及び第１Ｑシフト信号３９９０４０の位相及び周波数を３倍するよう構成されてよいトランジスタ３９９３５０を含んでよい。
幾つかの例証的態様では、トリプラ３９９３００は、例えば６０ＧＨｚの周波数及び例えば９０°の位相でキャパシタ３９９３２０と共振するよう構成されてよい変圧器３９９３１０を含んでよい。他の態様では、共振周波数は任意の他の周波数に設定されてよい。例えば、トランジスタ３９９３７０及び／又はトランジスタ３９９３５０は、第１Ｑシフト信号の位相及び周波数を３倍してよく、及び／又はトランジスタ３９９３６０及び／又はトランジスタ３９９３３０は、共振周波数に従い、第２Ｑシフト信号３９９０３０の位相及び周波数を３倍してよい。
幾つかの例証的態様では、トリプラ３９９３００は、例えば後述のように、第２Ｑシフト信号３９９０３０及び／又は第１Ｉシフト信号３９９０５０の振幅の間の平衡を保つよう構成されてよいインバランス及び振幅回路３９９３９０を含んでよい。
幾つかの例証的態様では、インバランス及び振幅回路３９９３９０は、第２Ｑシフト信号３９９０３０と第１Ｉシフト信号３９９０５０との間の位相及び振幅インバランスの平衡を保つよう構成されてよいトランジスタ３９９３４０、例えば結合トランジスタＭ５又は任意の他のトランジスタを含んでよい。
幾つかの例証的態様では、トリプラ回路３９９３００は、例えば後述のように、第１Ｑシフト信号３９９０４０及び第２Ｉシフト信号３９９０６０の振幅の間の平衡を保つよう構成されてよいインバランス及び振幅回路３９９３９５を含んでよい。
幾つかの例証的態様では、インバランス及び振幅回路３９９３９５は、第１Ｑシフト信号３９９０４０と第２Ｉシフト信号３９９０６０との間の位相及び振幅インバランスの平衡を保つよう構成されてよいトランジスタ３９９３８０、例えば結合トランジスタＭ６又は任意の他のトランジスタを含んでよい。
幾つかの例証的態様では、トランジスタ３９９３３０、３９９３４０、３９９３５０、３９８３６０、３９９３８０及び／又は３９９３９０は、ＦＥＴ、ＢＪＴ、及び／又は任意の他の種類のトランジスタを含んでよい。
幾つかの例証的態様では、ＩＱ発生器３９９０００は、第１の３倍Ｑ信号３９９０７０、例えば正３倍Ｑ信号を第２の３倍Ｑ信号３９９０７５、例えば負３倍Ｑ信号と混合して、例えばＱシフト信号３９９５１０を供給するよう構成されてよいミキサ３９９５００を含んでよい。
幾つかの例証的態様では、受動型直交ＬＯ発生器３９９０００は、例えば後述のように、第１Ｉシフト信号３９９０５０及び／又は第２Ｉシフト信号３９９０６０の位相及び／又は周波数を３倍するよう構成されてよいトリプラ３９９４００を含んでよい。例えば、トリプラ３９９４００は、第１Ｉシフト信号３９９０５０をトランジスタ３９９４６０のゲートで、及び第２Ｉシフト信号３９９０６０をトランジスタ３９９４７０のゲートで受信してよい。
幾つかの例証的態様では、トランジスタ３９９４６０は、例えば第１Ｉシフト信号３９９０５０に従い発振するよう構成されてよい。
幾つかの例証的態様では、トランジスタ３９９４７０は、例えば第２Ｉシフト信号３９９０６０に従い発振するよう構成されてよい。
幾つかの例証的態様では、トリプラ３９９４００は、トランジスタ３９９４６０から第１Ｉシフト信号３９９０５０を受信し及び第１Ｉシフト信号３９９０５０の位相及び周波数を３倍するよう構成されてよいトランジスタ３９９４３０を含んでよい。
幾つかの例証的態様では、トリプラ３９９４００は、第２Ｉシフト信号３９９０６０を受信し及び第２Ｉシフト信号３９９０６０の位相及び周波数を３倍するよう構成されてよいトランジスタ３９９４５０を含んでよい。
幾つかの例証的態様では、例えば後述のように、トリプラ３９９４００は、例えば６０ＧＨｚの周波数及び例えば９０°の位相でキャパシタ３９９４２０と共振するよう構成されてよい変圧器３９９４１０を含んでよい。幾つかの他の態様では、共振周波数は任意の他の周波数に設定されてよい。例えば、トランジスタ３９９４６０及び／又はトランジスタ３９９４７０は、共振周波数に従い、第１Ｉシフト信号３９９０５０及び／又は第２Ｉシフト信号３９９０６０の位相及び周波数を３倍してよい。
幾つかの例証的態様では、トリプラ３９９４００は、例えば後述のように、第２Ｑシフト信号３９９０３０及び／又は第１Ｉシフト信号３９９０５０の振幅の間の平衡を保つよう構成されてよいインバランス及び振幅回路３９９４９０を含んでよい。
幾つかの例証的態様では、インバランス及び振幅回路３９９４９０は、第２Ｑシフト信号３９９０３０と第１Ｉシフト信号３９９０５０との間の位相及び振幅インバランスの平衡を保つよう構成されてよいトランジスタ３９９４４０、例えば結合トランジスタＭ５又は任意の他のトランジスタを含んでよい。
幾つかの例証的態様では、トリプラ回路３９９４００は、例えば後述のように、第１Ｑシフト信号３９９０４０及び第２Ｉシフト信号３９９０６０の振幅の間の平衡を保つよう構成されてよいインバランス及び振幅回路３９９４９５を含んでよい。
幾つかの例証的態様では、インバランス及び振幅回路３９９４９５は、第１Ｑシフト信号３９９０４０と第２Ｉシフト信号３９９０６０との間の位相及び振幅インバランスの平衡を保つよう構成されてよいトランジスタ３９９４８０、例えば結合トランジスタＭ６又は任意の他のトランジスタを含んでよい。
幾つかの例証的態様では、トランジスタ３９９４３０、３９９４４０、３９９４５０、３９９４６０、３９９４８０及び／又は３９９４９０は、ＦＥＴ、ＢＪＴ、及び／又は任意の他の種類のトランジスタを含んでよい。
幾つかの例証的態様では、ＩＱ発生器３９９０００は、第１の３倍Ｉ信号３９９０８５、例えば正３倍Ｉ信号を第２の３倍Ｉ信号３９９０８０、例えば負３倍Ｉ信号と混合して、例えばＩシフト信号３９９６１０を供給するよう構成されてよいミキサ３９９６００を含んでよい。
有利なことに、トリプラ３９９３００及び３９９４００は、トリプラ３９９３００及び３９９４００の出力においてＩ及びＱ信号の実質的に等しい振幅を提供してよい。
図４に戻ると、幾つかの例証的態様では、例えば後述のように、ＲＦ回路４２５は、無線アーキテクチャに従い構成されてよく、第１チャネルからのＲＦ信号を第２チャネルからのＲＦ信号と共に広帯域ＲＦ信号へと増幅するよう構成されてよい少なくとも１つの二重チャネル広帯域増幅器を含んでよい。
幾つかの例証的態様では、例えば後述のように、無線アーキテクチャは、例えば１つ以上のチャネル結合及び／又はチャネルアグリゲーション技術に従い複数のチャネルをサポートするよう、例えば２つ以上のチャネルに渡る同時通信をサポートするよう構成されてよい例えば広帯域トランシーバを含んでよい。
幾つかの例証的態様では、広帯域トランシーバは、１つ以上の無線チャネルを介してＲＦ信号を送信するよう構成されてよい。例えば、無線媒体は、周波数帯域、例えば６０ＧＨｚ帯域、２．４ＧＨｚ帯域、５ＧＨｚ帯域、等に関して定められてよい。
幾つかの例証的態様では、例えば後述のように、周波数帯域は、予め定義されたチャネル帯域幅、例えば２．４ＧＨｚ又は５ＧＨｚ帯域の中の例えば２０メガヘルツ（ＭＨｚ）又は４０ＭＨｚ、例えば６０ＧＨｚ帯域の中の２．１６ＧＨｚ、４．３２ＧＨｚ、６．４８ＧＨｚ又は８．６４ＧＨｚ、及び／又は任意の他の帯域幅を有する１つ以上のチャネルに分けられてよい。
幾つかの例証的態様では、１つ以上のチャネル結合及び／又はチャネルアグリゲーション技術は、例えばより広いチャネル帯域幅を提供するために使用されてよい。
幾つかの例証的態様では、例えば、２．４ＧＨｚ又は５ＧＨｚ周波数帯域では、チャネル結合は、例えば２つの２０ＭＨｚチャネルを１つの５０ＭＨｚチャネルに、２つの４０ＭＨｚチャネルを１つの８０ＭＨｚチャネルに、２つの８０ＭＨｚチャネルを１つの１６０ＭＨｚチャネルに、及び／又は任意の他のチャネル帯域幅の任意の他の数のチャネルに結合し及び／又は組み合わせることにより、データ伝送を向上してよい。
幾つかの例証的態様では、例えば、４５ＧＨｚのチャネル周波数より上の指向性マルチギガビット（Directional Multi Gigabit）（ＤＭＧ）周波数帯域、例えば６０ＧＨｚ周波数帯域では、１つ以上のメカニズムが、２つ以上のチャネル、例えば２つ以上の２．１６ＧＨｚチャネルを含む１つ以上のチャネル帯域幅（ＢＷ）（「広チャネル（wide channel）」、「ＥＤＭＧチャネル」、又は「結合チャネル」としても表される）を介する通信をサポートするよう実装されてよい。
幾つかの例証的態様では、チャネル結合メカニズムは、例えば、２つ以上のチャネル、例えば２．１６ＧＨｚチャネルが例えばより高い帯域幅のパケット送信のために結合されて、例えば単一チャネルを介する送信と比べてより高いデータレートを達成可能にするメカニズム及び／又は動作を含んでよい。
幾つかの例証的態様が２つ以上の２．１６ＧＨｚチャネルを含むチャネルＢＷを介する通信に関してここに記載された。しかしならが、他の態様は、任意の他の数の２つ以上のチャネル、例えば２つ以上のチャネルのアグリゲーションを含む集約されたチャネルを含む又はそれらにより形成されるチャネル帯域幅、例えば「広」チャネルを介する通信に関して実装されてよい。
幾つかの例証的態様では、１つ以上のチャネル結合メカニズムは、例えばチャネル帯域幅の増大、例えば４．３２ＧＨｚのチャネルＢＷ、６．４８ＧＨｚのチャネルＢＷ、８．６４ＧＨｚのチャネルＢＷ、及び／又は任意の他の追加又は代替チャネルＢＷをサポートするよう実装されてよい。
幾つかの例証的態様では、広帯域トランシーバは、例えば２つ以上の異なるネットワークにより２つ以上の異なるチャネルを介する通信をサポートするよう構成されてよい。
一例では、幾つかの無線ネットワークは、第１チャネル帯域幅、例えば２０ＭＨｚチャネル帯域幅を占有するよう構成されてよく、及び／又は幾つかの他の無線ネットワークは、第２チャネル帯域幅、例えば４０ＭＨｚチャネル帯域幅、又は別のより広いチャネル帯域幅を占有するよう構成されてよい。
一例では、幾つかの無線ネットワークは、第１チャネル帯域幅、例えば２．１６ＧＨｚチャネル帯域幅を占有するよう構成されてよく、及び／又は幾つかの他の無線ネットワークは、第２チャネル帯域幅、例えば４．３２ＧＨｚチャネル帯域幅、又は別のより広いチャネル帯域幅を占有するよう構成されてよい。
幾つかの例証的態様では、例えば平坦な周波数応答を達成するよう構成され得る、したがって例えば電力損失を補償するためにより多くの電力を引き出し得る例えば低Ｑ整合ネットワークを有する１つ以上の増幅器を含む広帯域送信器を実装することは効率的ではないことがある。例えば、単一チャネルで動作するとき、増幅器は、例えば帯域幅の一部が使用されないことがあるために、電力効率が悪いことがある。
幾つかの例証的態様では、広帯域帯域幅に渡る送信のために構成されてよい広帯域送信器は、例えば後述のように、広帯域帯域幅の中の２つ以上の異なる帯域幅に渡り送信されるべき信号を増幅するよう構成されてよい広帯域ＰＡを含んでよい。
幾つかの例証的態様では、広帯域ＰＡは、例えば後述のように、広帯域帯域幅内の２つ以上のそれぞれ異なる帯域幅で送信されるべき信号を増幅するよう構成されてよい２つ以上のＰＡを含んでよい。
幾つかの例証的態様では、広帯域ＰＡは、例えば後述のように、２つ以上の帯域幅を含む広帯域帯域幅に渡り送信されるべき広帯域信号を増幅するために、２つ以上のＰＡを例えば組み合わせて利用するよう構成されてよい。例えば、２つ以上のＰＡは、例えば広帯域ＲＦ信号を送信するとき、平坦な高ゲイン広帯域応答を生成するよう構成されてよい。
幾つかの例証的態様では、広帯域ＰＡは、例えば後述のように、広帯域帯域幅より狭い帯域幅に渡り送信されるべき信号を増幅するために、２つ以上のＰＡのうちの一部のみを選択的に利用するよう構成されてよい。
幾つかの例証的態様では、例えばここに記載されたような２つ以上のＰＡを含む広帯域ＰＡを実装することは、例えばＰＡのうちの少なくとも１つのＰＡがオフにされ、且つ少なくとも１つの他のＰＡが広帯域周波数チャネルの一部を介してＲＦ信号を送信するために使用されるとき、例えば広帯域ＰＡの全体の電力消費を削減することを可能にし得る。
幾つかの例証的態様では、広帯域ＰＡは、例えば後述のように、入力ＲＦ信号をＰＡのうちの１つ以上に選択的に結合する選択的ネットワーク電力コンバイナ、及び／又は出力ＲＦ信号をＰＡのうちの１つ以上に選択的に結合する選択的ネットワーク電力スプリッタを含んでよい。
幾つかの例証的態様では、例えば後述のように、選択的ネットワーク電力コンバイナは変圧器（「コンバイナ変圧器」）を含んでよく又はそれにより実装されてよく、選択的ネットワーク電力スプリッタは変圧器（「スプリッタ変圧器」）を含んでよく又はそれにより実装されてよい。他の態様では、選択的ネットワーク電力コンバイナは任意の他のコンバイナにより実装されてよく、及び／又は選択的ネットワーク電力スプリッタは任意の他のスプリッタにより実装されてよい。
幾つかの例証的態様では、例えば後述のように、スプリッタ変圧器は入力ＲＦ信号を２つ以上のＰＡに選択的にそれぞれ結合する２つ以上の部分を含んでよく、及び／又はコンバイナ変圧器は出力ＲＦ信号を２つ以上のＰＡから選択的にそれぞれ結合する２つ以上の部分を含んでよい。
幾つかの例証的態様では、例えば後述のように、コンバイナ変圧器の部分は、例えば後述のように、該部分に結合されるべきそれぞれのＰＡの動作周波数及び／又は帯域幅に基づいてよい物理的構造及び／又はサイズを有するよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、スプリッタ変圧器の部分は、例えば後述のように、該部分に結合されるべきそれぞれのＰＡの動作周波数及び／又は帯域幅に基づいてよい物理的構造及び／又はサイズを有するよう構成されてよい。
幾つかの例証的態様では、例えば変圧器の部分、例えばコンバイナ変圧器の部分及び／又はスプリッタ変圧器の部分のサイズは、該部分に結合されるべきＰＡの周波数に比例するよう構成されてよい。例えば変圧器の第１部分、例えばコンバイナ変圧器の第１部分及び／又はスプリッタ変圧器の第１部分は、第１ＰＡの第１周波数のために構成された第１サイズを有してよく、及び／又は変圧器の第２部分、例えばコンバイナ変圧器の第２部分及び／又はスプリッタ変圧器の第２部分は、第２ＰＡの第２周波数のために構成された第２サイズを有してよい。例えば、例えば第２周波数が第１周波数より高いとき、第２サイズは第１サイズより大きくてよい。
幾つかの例証的態様では、例えば後述のように、スプリッタ変圧器及び／又はコンバイナ変圧器の異なる部分のために異なるサイズを実装することは、例えば広帯域ＰＡのチップ面積を縮小することを可能にし得る。
幾つかの例証的態様では、例えば後述のように、例えばここに記載のように複数のＰＡを有する広帯域ＰＡを実装することは、例えば利用される帯域幅に基づき例えば複数のＰＡのうちの１つ以上のＰＡの選択的切換を可能にすることにより、例えば電力消費の削減を達成し、線形性を向上し、及び／又は効率を向上することにより、１つ以上の利点を提供し及び／又は１つ以上の技術的問題を解決してよい。
幾つかの例証的態様では、望ましい場合には、広帯域ＰＡは、例えばサブシステム１０３５（図１０）及び／又は任意の他のサブシステム及び／又は要素の部分のような無線チェーン回路の部分として含まれてよく、及び／又はをの１つ以上の動作及び／又は機能を実行してよい。
図４００を参照すると、幾つかの例証的態様による、送信器４０００００のブロック図を概略的に示す。
幾つかの例証的態様では、送信器４０００００は、例えば後述のように、広帯域ＲＦ信号及び／又は高周波数ＲＦ信号を、例えば６０ＧＨｚ周波数帯域及び／又は任意の他の周波数帯域で送信するよう構成されてよい。
幾つかの例証的態様では、送信器４０００００は、例えば１つ以上のアンテナ４００１００に動作可能に結合されてよく及び／又はそれを含んでよい。例えば、１つ以上のアンテナ４００１００は、フェーズドアレイアンテナ、ダイポールアンテナ、内部アンテナ、等を含んでよい。他の態様では、他の異なる種類のアンテナが使用されてよい。
幾つかの例証的態様では、送信器４０００００は、例えば後述のように、例えば１つ以上のアンテナ４００１００を介して送信されてよい広帯域ＲＦ信号を増幅するよう構成されてよい広帯域増幅器４００２００を含んでよい。
幾つかの例証的態様では、送信器４０００００は、ＩＦ入力信号４００３１０を生成するよう構成されてよいベースバンド回路４００３００を含んでよい。
幾つかの例証的態様では、送信器４０００００は、例えばＩＦ入力信号４００３１０をＲＦ入力信号４００４１０へとアップコンバートすることにより例えばＲＦ入力信号４００４１０を生成するよう構成されてよいＲＦ回路４００４００を含んでよい。例えば、ＲＦ入力信号４００４１０は、送信のために使用されるべきチャネルの周波数帯域幅に従い構成されてよい。
幾つかの例証的態様では、ベースバンド回路４００３００は、例えばＲＦケーブル４００５００によりＲＦ回路４００４００に動作可能に結合されてよい。例えば、ＲＦケーブル４００５００は、同軸ケーブル等を含んでよい。他の態様では、他の種類のＲＦケーブル、コネクタ、及び／又はインターフェイスが使用されてよい。他の態様では、任意の他の追加又は代替要素及び／又はサブシステムが、ベースバンド回路４００３００とＲＦ回路４００４００との間を結合するために実装されてよい。
幾つかの例証的態様では、例えば、送信器４０００００は、例えば図４０４を参照して後述するように、ベースバンド４００３００と複数のＲＦ回路要素４００４００との間を動作可能に結合する１つ以上のスイッチを含んでよい。
幾つかの例証的態様では、広帯域増幅器４００２００は、例えば後述のように、ＲＦ信号４００４１０を増幅するよう構成されてよい。
幾つかの例証的態様では、広帯域増幅器４００２００は、例えば後述のように、６０ＧＨｚ周波数帯域の中のＲＦ信号４００４１０を増幅するよう構成される６０ＧＨｚ増幅器を含んでよい。他の態様では、広帯域増幅器４００２００は、任意の他の追加又は代替周波数帯域のために構成されてよい。
幾つかの例証的態様では、広帯域増幅器４００２００は、例えば後述のように、ＲＦ入力信号４００４１０を高帯域周波数及び低帯域周波数へと分け、高帯域周波数を高帯域増幅器により増幅し、低帯域周波数を低帯域増幅器により増幅し、及び高帯域増幅信号を低帯域増幅信号と共に広帯域増幅信号へと結合することにより、例えば広帯域周波数に渡り例えばＲＦ入力信号４００４１０を増幅するよう構成されてよい。
幾つかの例証的態様では、広帯域増幅器回路４００２００は、ＲＦ入力信号４００４１０をそれぞれ複数の周波数帯域に渡る複数の信号へと分けるよう構成されてよいスプリッタ４００２１０を含んでよい。例えば、複数の信号は、例えば後述のように、第１及び第２のそれぞれの周波数帯域に渡る少なくとも第１及び第２信号を含んでよい。例えば、スプリッタ４００２１０は、ＲＦ入力信号４００４１０を、例えば高周波数帯域に渡る高周波数帯域信号４００２２０及び／又は低周波数帯域に渡る低周波数帯域信号４００２３０に分けるよう構成されてよい。
幾つかの例証的態様では、高周波数帯域は、例えば、５Ｇ周波数帯域の１つ以上の第１チャネルを含む周波数帯域、及び／又は５Ｇ周波数帯域の１つ以上の第２チャネルを含む周波数帯域を含んでよい。一例では、１つ以上の第１チャネル及び／又は１つ以上の第２チャネルは、１つ以上の５００ＭＨｚチャネル及び／又は任意の他の追加又は代替チャネルを含んでよい。一例では、５Ｇ周波数帯域は、例えば３７～４３．５ＧＨｚの周波数帯域、２４．５～３９．５ＧＨｚの周波数帯域、又は任意の他の周波数帯域を含んでよい。他の態様では、任意の他の追加又は代替周波数帯域が実装されてよい。
幾つかの例証的態様が、２つの周波数帯域、例えば高周波数帯域及び／又は低周波数帯域を実装する広帯域増幅器に関してここに記載された。他の態様では、広帯域増幅器は、任意の他の数の周波数帯域、例えば少なくとも３つの周波数帯域を実装してよい。
幾つかの例証的態様では、スプリッタ４００２１０は、例えば抵抗性スプリッタ、ハイブリッドスプリッタ、トランジスタにより実装されるスプリッタ、ウィルキンソンスプリッタ、及び／又は任意の他の種類のスプリッタを含んでよい。
幾つかの例証的態様では、スプリッタ４００２１０は、例えばＲＦ入力信号４００４１０を変圧器４００２１５の第１部分４００２１８で受信して、例えば変圧器４００２１５の第２部分４００２１２により低周波数帯域信号４００２３０を低帯域増幅器４００２５０に供給し及び変圧器４００２１５の第２部分４００２１２と低帯域増幅器４００２５０との間のインピーダンスを整合するよう構成されてよい例えば変圧器４００２１５を含んでよい。例えば、変圧器４００２１５は、例えば５０オームのインピーダンスを第２部分４００２１２と低帯域増幅器４００２５０との間で整合するよう構成されてよい。他の態様では、第２部分４００２１２と低帯域増幅器４００２５０との間のインピーダンスは、任意の他のインピーダンス値を有してよい。
幾つかの例証的態様では、変圧器４００２１５は、例えば変圧器４００２１５の第３部分４００２１４により、高周波数帯域信号４００２２０を高帯域増幅器４０２４０に供給するよう、及び例えば変圧器４００２１５の第３部分４００２１４と高帯域増幅器４００２４０との間のインピーダンスを整合するよう構成されてよい。例えば、変圧器４００２１５は、第２部分４００２１４と高帯域増幅器４００２４０との間の例えば５０オームのインピーダンスを整合するよう構成されてよい。他の態様では、第３部分４００２１４と高帯域増幅器４００２４０との間のインピーダンスは、任意の他のインピーダンス値を有してよい。
幾つかの例証的態様では、スプリッタ４００２１０は、例えば後述のように、低周波数帯域信号４００２３０をＲＦ入力信号４００４１０からフィルタリングする例えば第１回路４００２１１、及び高周波数帯域信号４００２２０をＲＦ入力信号４００４１０からフィルタリングする第２回路４００２１３を含んでよい。
幾つかの例証的態様では、第１回路４００２１１は、例えば変圧器４００２１５の第２部分４００２１２及び変圧器４００２１５の第１部分４００２１８の少なくとも一部により実装されてよく、及び／又は第２回路４００２１３は、例えば変圧器４００２１５の第３部分４００２１４及び変圧器４００２１５の第１部分４００２１８の少なくとも一部により実装されてよい。他の態様では、第１回路４００２１１及び／又は第２回路４００２１３は、任意の他の追加又は代替要素により実装されてよい。例えば、第１回路４００２１１及び／又は第２回路４００２１３は、例えば複数のトランジスタ、集積回路、ハイブリッド回路、及び／又は任意の他のコンポーネントにより実装されてよい。
幾つかの例証的態様では、高帯域増幅器４００２４０は、例えば後述のように、例えば高周波数帯域信号４００２２０を増幅するよう構成されてよく、第１増幅信号、例えば高帯域増幅信号４００２４５を供給してよい。
幾つかの例証的態様では、高帯域増幅器４００２４０は、例えば図３９０を参照して上述したようなアウトフェージング増幅器、例えば図３８７を参照して上述したようなドハティ増幅器、例えば図３８０を参照して上述したようなデジタル電力増幅器、及び／又は任意の他の増幅器を含んでよい。
幾つかの例証的態様では、低帯域増幅器４００２５０は、例えば後述のように、例えば低周波数帯域信号４００２３０を増幅するよう構成されてよく、第２増幅信号、例えば低帯域増幅信号４００２５５を供給してよい。
幾つかの例証的態様では、低帯域増幅器４００２５０は、例えば図３９０を参照して上述したようなアウトフェージング増幅器、例えば図３８７を参照して上述したようなドハティ増幅器、例えば図３８０を参照して上述したようなデジタル電力増幅器、及び／又は任意の他の増幅器を含んでよい。
幾つかの例証的態様では、広帯域増幅器４００２００は、例えば後述のように、例えば第１増幅信号、例えば高帯域増幅信号４００２４５及び第２増幅信号、例えば低帯域増幅信号４００２５５を例えば増幅ＲＦ信号４００２７０へと結合するよう構成されてよいコンバイナ４００２６０を含んでよい。
幾つかの例証的態様では、コンバイナ４００２６０は、抵抗性コンバイナ、ハイブリッドコンバイナ、トランジスタにより実装されるコンバイナ、ウィルキンソンコンバイナ、及び／又は任意の他の種類のコンバイナを含んでよい。
幾つかの例証的態様では、コンバイナ４００２６０は、例えば後述のように、第１（「高帯域」）増幅信号４００２４５を高帯域増幅器４００２４０から変圧器４００２６５の第１部分４００２６２で受信するよう、及び変圧器４００２６５の第１部分４００２６２と高帯域増幅器４００２４０との間の５０オームのインピーダンスを整合するよう構成されてよい例えば変圧器４００２６５を含んでよい。他の態様では、例えば第１部分４００２４５と高帯域増幅器４００２４０との間のインピーダンスは、任意の他のインピーダンス値を有してよい。
幾つかの例証的態様では、変圧器４００２６５は、例えば後述のように、第２（「低帯域」）増幅信号４００２５５を低帯域増幅器４００２５０から変圧器４００２６５の第２部分４００２６４で受信するよう、及び変圧器４００２６５の第２部分４００２６４と低帯域増幅器４００２５０との間の例えば５０オームのインピーダンスを整合するよう構成されてよい。他の態様では、第２部分４００２６４と低帯域増幅器４００２５０との間のインピーダンスは、任意の他のインピーダンス値を有してよい。
幾つかの例証的態様では、変圧器４００２６５は、変圧器４００２６５の第１部分４００２６２からの第１増幅信号４００２４５を変圧器４００２６５の第２部分４００２６４からの第２増幅信号４００２５５と共に増幅ＲＦ信号４００２７０へと結合する例えば第３部分４００２６７を含んでよい。
幾つかの例証的態様では、第３部分４００２６７は、低帯域増幅器４００２５０と例えば１つ以上のアンテナ４００１００との間の、及び高帯域増幅器４００２４０と１つ以上のアンテナ４００１００との間の、例えば５０オームのインピーダンスを整合するよう構成されてよい。他の態様では、第３部分４００２６７と１つ以上のアンテナ４００１００との間のインピーダンスは、任意の他のインピーダンス値を有してよい。
幾つかの例証的態様では、第１部分４００２６２及び第２部分４００２６４は、例えば後述のように、例えば異なる物理的サイズを有してよい。幾つかの例証的態様では、変圧器４００２６５の部分は、該部分に結合されるべきそれぞれのＰＡの動作周波数及び／又は帯域幅に基づいてよい物理的構造及び／又はサイズを有するよう構成されてよい。例えば、変圧器４００２６５の第１部分４００２６２の物理的サイズは、変圧器４００２６５の第２部分４００２６４の物理的サイズより大きくてよい。
幾つかの例証的態様では、例えば後述のように、広帯域増幅器回路４００２００は、例えばＲＦ入力信号４００４１０が例えば低帯域増幅器４００２５０により増幅されるべき低周波数帯域を含む少なくとも第１周波数帯域に渡るとき、低帯域増幅器４００２５０をアクティブにするよう構成されてよい第１スイッチ４００２７０を含んでよい。
幾つかの例証的態様では、例えば後述のように、広帯域増幅器回路４００２００は、例えばＲＦ入力信号４００４１０が例えば高帯域増幅器４００２４０により増幅されるべき高周波数帯域を含む少なくとも第２周波数帯域に渡るとき、高帯域増幅器４００２４０をアクティブにするよう構成されてよい第２スイッチ４００２８０を含んでよい。
幾つかの例証的態様では、例えば後述のように、スイッチ４００２７０は、例えばＲＦ入力信号４００４１０が少なくとも部分的に第１周波数帯域に渡らないとき、低帯域増幅器４００２５０を非アクティブにするよう構成されてよく、及び／又は、スイッチ４００２７０は、例えばＲＦ入力信号４００４１０が少なくとも部分的に第２周波数帯域の外側にあるとき、低帯域増幅器４００２５０を非アクティブにするよう構成されてよい。
幾つかの例証的態様では、スイッチ４００２７０及び／又はスイッチ４００２８０は、例えばベースバンド回路４０３１０により、例えばＲＦ信号４００４１０の周波数帯域に基づき、制御可能にアクティブにされ及び／又は非アクティブにされてよい。
図４０１を参照すると、幾つかの例証的態様により実装されてよい、複数のチャネル帯域幅に対応する複数のチャネルの帯域プラン４０１０００を概略的に示す。
幾つかの例証的態様では、広帯域増幅器、例えば広帯域増幅器４００２００（図４００）は、図４０１の帯域プランに従い複数のチャネル帯域幅のうちの１つ以上のチャネル帯域幅に渡りＲＦ信号を送信するよう構成されてよい。
幾つかの例証的態様では、帯域プラン４０１０００は、例えばＩＥＥＥ８０２．１１－２０１６仕様に従い例えば複数の２．１６ＧＨｚチャネル４０１４００を例えば周波数範囲５７．２４ＧＨｚ～６５．８８ＧＨｚにおいて含んでよい。例えば、図４０１に示すように、帯域プラン４０１０００は、＃１、＃２、＃３、及び＃４として表記される４個の２．１６ＧＨｚチャネルを含んでよい。
幾つかの例証的態様では、例えば後述のように、広帯域増幅器、例えば広帯域増幅器４００２００（図４００）は、例えば２つ以上のチャネル４０１４００により形成されてよい１つ以上の広チャネル帯域幅に渡りＲＦ信号を送信するよう構成されてよい。
幾つかの例証的態様では、チャネル帯域幅４０１１００は、例えば周波数範囲５７．２４ＧＨｚ～６５．８８ＧＨｚにおいて、例えば８．６４ＧＨｚ周波数帯域幅を有してよい。例えば、チャネル帯域幅４０１１００は、例えば上述のように、例えば低帯域増幅器４００２５０（図４００）と高帯域増幅器４００２４０（図４００）との間で分けられてよい。例えば、低帯域増幅器４００２５０（図４００）は、例えば第１の４．３２ＧＨｚチャネル、例えば図４０１のチャネル＃９のために構成されてよく、高帯域増幅器４００２４０（図４００）は、例えば第２の４．３２ＧＨｚチャネル、例えば図４０１のチャネル＃１１のために構成されてよい。
幾つかの例証的態様では、広帯域増幅器４００２００（図４００）は、４個の増幅器を含んでよく、例えばチャネル帯域幅４０１１００を形成する４個のチャネル４０１４００のうちの各チャネルは、チャネルの周波数帯域及び増幅器の周波数帯域に従い、４個の増幅器のうちの別のそれぞれの増幅器に供給されてよい。
幾つかの例証的態様では、例えば周波数範囲５７．２４ＧＨｚ～６３．７２ＧＨｚにおいて、チャネル帯域幅４０１２００は例えば帯域幅６．４８ＧＨｚを有してよい。例えば、チャネル帯域幅４０１２００は、例えば上述のように、例えば低帯域増幅器４００２５０（図４００）と高帯域増幅器４００２４０（図４００）との間で分けられてよい。一例では、低帯域増幅器４００２５０（図４００）は、例えば第１の２．１６ＧＨｚチャネル、例えば図４０１のチャネル＃１のために構成されてよく、高帯域増幅器４００２４０（図４００）は、例えば図４０１のチャネル＃２及びチャネル＃３を含む４．３２ＧＨｚ帯域幅のために構成されてよい。別の例では、低帯域増幅器４００２５０（図４００）は、例えば４．３２ＧＨｚチャネル、例えば図４０１のチャネル＃９のために構成されてよく、高帯域増幅器４００２４０（図４００）は、例えば２．１６ＧＨｚチャネル、例えば図４０１のチャネル＃４のために構成されてよい。
幾つかの例証的態様では、例えば、周波数範囲５７．２４ＧＨｚ～６５．８８ＧＨｚにおいて、チャネル帯域幅４０１３００は、例えば４．３２ＧＨｚ帯域幅を含んでよく、例えば２つのチャネル、例えば低チャネル帯域５７．２４ＧＨｚ～６１．５６ＧＨｚ、及び高チャネル帯域、例えば６１．５６ＧＨｚ～６５．８８ＧＨｚを含んでよい。例えば、例えば上述のように、低チャネル帯域は低帯域増幅器４００２５０（図４００）に供給されてよく、高チャネル帯域は高帯域増幅器４００２４０（図４００）に供給されてよい。一例では、低帯域増幅器４００２５０（図４００）は、例えば第１の２．１６ＧＨｚチャネル、例えば図４０１のチャネル＃１のために構成されてよく、高帯域増幅器４００２４０（図４００）は、例えば第２の２．１６ＧＨｚチャネル、例えば図４０１のチャネル＃２のために構成されてよい。別の例では、低帯域増幅器４００２５０（図４００）は、例えば第３の２．１６ＧＨｚチャネル、例えば図４０１のチャネル＃３のために構成されてよく、高帯域増幅器４００２４０（図４００）は、例えば第４の２．１６ＧＨｚチャネル、例えば図４０１のチャネル＃４のために構成されてよい。
図４０２を参照すると、幾つかの例証的態様による、低帯域増幅器及び高帯域増幅器のゲイン応答を示すグラフ４０２０００を概略的に示す。幾つかの態様では、ここに記載される増幅器回路は、図３Ａに示されるｍｍＷａｖｅ通信回路３００のＲＦ回路３２５（図３Ｄ）内の１つ以上の回路（例えば、無線チェーン回路３７２）に組み込まれ得る。しかしながら、増幅器回路はこれに限定されない。
幾つかの例証的態様では、広帯域増幅器４００２００（図４００）は、ゲイン応答４０２１００を有する低帯域増幅器４００２５０（図４００）、及び／又はゲイン応答４０２２００を有する高帯域増幅器４００２４０（図４００）を含んでよい。例えば、ゲイン応答４０２１００を有する低帯域増幅器４００２５０（図４００）のゲイン応答４０２２００を有する高帯域増幅器４００２４０（図４００）との結合は、結果として例えば広帯域増幅器において、例えば平坦なゲイン応答を有する広帯域増幅器４００２００（図４００）をもたらし得る。
図４０３を参照すると、幾つかの例証的実施形態による、変圧器４０３０００を概略的に示す。
幾つかの例証的態様では、変圧器４０３０００は、望ましい場合には、例えば変圧器４００２６５（図４００）の部分のようなコンバイナ、及び／又は変圧器４００２１５（図４００）の部分のようなスプリッタ、及び／又は任意の他のサブシステム及び／又は要素の１つ以上の動作及び／又は機能の部分として含まれてよく及び／又はそれを実行してよい。幾つかの態様では、ここに記載される変圧器は、図３Ａに示されるｍｍＷａｖｅ通信回路３００のＲＦ回路３２５（図３Ｄ）内の１つ以上の回路（例えば、無線チェーン回路３７２）に組み込まれ得る。しかしながら、変圧器はこれに限定されない。
幾つかの例証的態様では、変圧器４０３０００は、例えば後述のように、入力／出力ポート４０３４００により低帯域周波数を受信し及び／又は出力するよう構成されてよい例えば低帯域部分４０３１００を含んでよい。
幾つかの例証的態様では、変圧器４０３０００は、例えば後述のように、入力／出力ポート４０３３００により高帯域周波数を受信し及び／又は出力するよう構成されてよい例えば高帯域部分４０３２００を含んでよい。
幾つかの例証的態様では、変圧器４０３０００は、例えば後述のように、入力／出力ポート４０３５００においてＲＦ信号を受信し及び結合ＲＦ信号を出力するよう構成されてよい例えば共通部分４０３６００を含んでよい。
幾つかの例証的態様では、変圧器４０３０００は、例えば後述のように、例えばコンバイナとして及び／又はスプリッタとして動作するよう構成されてよい。
幾つかの例証的態様では、例えばコンバイナとして動作するとき、変圧器４０３０００は低帯域周波数信号を低帯域部分４０３１００の入力ポート４０３４００で受信してよく、例えば高帯域周波数信号を高帯域部分４０３２００の入力ポート４０３３００で受信してよく、例えば結合信号を共通部分４０３６００の出力ポート４０３５００で出力してよい。
幾つかの例証的態様では、例えばスプリッタとして動作するとき、変圧器４０３０００は例えば入力ＲＦ信号を共通部分４０３６００の入力ポート４０３５００で受信してよく、例えば低帯域周波数信号を低帯域部分４０３１００の出力ポート４０３４００で出力してよく、例えば高帯域周波数信号を高帯域部分４０３２００の出力ポート４０３３００で出力してよい。
幾つかの例証的態様では、低帯域部分４０３１００の物理的サイズは、例えば高帯域部分４０３２００の物理的サイズより小さくてよい。
図１Ａに戻ると、幾つかの例証的態様では、後述のように、ベースバンドサブシステム１１０及び／又はＲＦＥＭ１１５は、無線アーキテクチャに従い構成されてよく、モデムコア、例えばベースバンドサブシステム、例えばベースバンドプロセッサ１１０と複数のラジオコア、例えばＲＦＥＭ１１５との間のインピーダンスを複数のラジオコアの数に基づき整合するよう構成されてよい複数のインピーダンス整合スイッチを含んでよい。幾つかの例証的態様では、モデムコアは、例えば１つ以上のラジオコアを介する無線通信のために信号を生成し及び／又は処理するベースバンドプロセッサ及び／又は１つ以上の追加又は代替処理コンポーネントを含んでよい。
幾つかの例証的態様では、例えば後述のように、トランシーバは、複数のラジオコア及び少なくとも１つのモデムコアを含んでよい。
幾つかの例証的態様では、例えば後述のように、５Ｇトランシーバは、例えば同軸及び／又は任意の他のＲＦ互換接続要素及び／又はサブシステムにより接続された少なくとも２つの主コアを含んでよい。例えば、少なくとも２つの主コアは、モデム－ベースバンド（Ｍコア）及び２つ以上のラジオフロントエンド（Ｒコア）を含んでよい。
幾つかの例証的態様では、Ｒコアは、望ましい場合には例えばサブシステム４３５（図４）及び／又は任意の他のサブシステム及び／又は要素の部分のような１つ以上の無線チェーン回路及び／又はサブシステムの部分として含まれてよく、及び／又はその１つ以上の動作及び／又は機能を実行してよい。
幾つかの例証的態様では、複数のスイッチは、Ｍコアを複数のＲコアに接続するよう構成されてよい。例えば、複数のスイッチは、例えば後述のように、無線デバイス要件に従い切り替えられてよい。例えば、例えば後述のように、Ｍコアは、一度に１つのＲコアに、及び／又は例えば同時に動作する複数のＲコアに、接続されてよい。
幾つかの例証的態様では、例えば後述のように、複数のスイッチのうちの少なくとも１つのスイッチ、例えばスイッチのうちの一部のみ、又はスイッチのうちの各々の１つは、複数のＲコアのうちのＲコアとＭコアとの間のインピーダンスを、例えばＭコアに接続されてよいＲコアの数に基づき整合するよう構成されてよい。
幾つかの例証的態様では、複数のＲコアのうちのＲコアとＭコアとの間のインピーダンスを例えばＭコアに接続されてよいＲコアの数に基づき整合することは、１つ以上の利点を提供し及び／又は１つ以上の技術的問題を解決してよい。例えば、ＲコアとＭコアとの間のインピーダンスをＭコアに接続されるＲコアの数に基づき整合することは、ＭコアとＲコアとの間で、例えばＭコアとＭコアに接続されるＲコアのうちの各々との間で、例えば実質的に一定のインピーダンス、例えば５０オームのインピーダンス又は任意の他のインピーダンスを維持することを可能にし得る。
図４０４を参照すると、幾つかの例証的態様による、無線通信装置４０４０００のブロック図を概略的に示す。幾つかの態様では、ここに記載される無線通信装置（例えば、送信器、受信器、トランシーバ、等）は、図３Ａに示されるｍｍＷａｖｅ通信回路３００内の１つ以上の回路に組み込まれ（又はそれとして実装され）得る。しかしながら、通信装置はこれに限定されない。
幾つかの例証的態様では、例えば後述のように、無線通信装置４０４０００は、無線ＲＦ信号を、例えば２．４ＧＨｚ周波数帯域、５ＧＨｚ周波数帯域、６０ＧＨｚ周波数帯域、５Ｇ通信ネットワークの周波数帯域、及び／又は任意の他の周波数帯域で、送信し及び／又は受信するよう構成されてよい。
幾つかの例証的態様では、無線通信装置４０４０００は、例えばベースバンドの部分として、例えばベースバンド回路及び／又はロジックの部分として、及び／又は任意の他の追加又は代替要素、サブシステム、及び／又は回路の部分として実装されてよいＭコア４０４３００を含んでよい。
幾つかの例証的態様では、無線通信装置４０４０００は、Ｍコア４０４３００に選択的に結合されるべき複数のＲコア４０４１００を含んでよい。例えば図４０４に示すように、例えば後述のように、複数のＲコア４０４１００は、Ｍコア４０４３００に選択的に結合されるべき少なくとも２つのＲコア、例えばＲコア４０４１３０及びＲコア４０４１６０を含んでよい。例えば、Ｒコア４０４１３０及び／又はＲコア４０４１６０は無線フロントエンドを含んでよい。例えば、無線フロントエンドは、例えば電力増幅器（ＰＡ）、低雑音増幅器（ＬＮＡ）、アンテナインターフェイス、等のような、ＲＦ信号を受信し及び／又は送信する１つ以上の回路、コンポーネント、及び／又はサブシステムを含んでよい。一例では、Ｒコア４０４１３０及び／又はＲコア４０４１６０は、無線フロントエンドモジュール１１５（図１）の１つ以上の要素を含み及び／又はその１つ以上の機能を実行してよい。
幾つかの例証的態様では、例えば後述のように、Ｒコア４０４１３０及び／又はＲコア４０４１６０は、半二重無線フロントエンド、半二重無線トランシーバ、等を含んでよい。幾つかの例証的態様では、Ｒコア４０４１３０及び／又はＲコア４０４１６０は全二重無線機を含んでよい。
幾つかの例証的態様では、無線通信装置４０４０００は、例えばアンテナ４０４４００及び／又は４０４４５０を含む例えば１つ以上のアンテナを含んでよく及び／又はそれに動作可能に結合されてよい。例えば、Ｒコア４０４１３０は少なくとも１つのアンテナ４０４４００に動作可能に結合されてよく、及び／又は無線コア４０４１６０は少なくとも１つのアンテナ４０４４５０に動作可能に結合されてよい。
幾つかの例証的態様では、アンテナ４０４４００及び／又は４０４４５０は、例えば、１つ以上のフェーズドアレイアンテナ、１つ以上のダイポールアンテナ、及び／又は任意の他の種類のアンテナを含んでよい。
幾つかの例証的態様では、複数のＲコア４０４１００は、複数のＲＦケーブル４０４５００を介してＭコア４０４３００に結合されてよく、例えばＭコア４０４３００が少なくとも１つのＲＦケーブルを介してＲコアに接続され得るようにする。例えば、例えば後述のように、Ｒコア４０４１３０は、ＲＦケーブル４０４５３０を介してＭコア４０４３００に結合されてよく、及び／又はＲコア４０４１６０は、ＲＦケーブル４０４５６０を介してＭコア４０４３００に結合されてよい。
幾つかの例証的態様では、ＲＦケーブル４０４５３０及び／又はＲＦケーブル４０４５６０は同軸ケーブルを含んでよい。他の態様では、ＲＦケーブル４０４５３０及び／又はＲＦケーブル４０４５６０は任意の他のＲＦ互換ケーブルを含んでよい。
幾つかの例証的態様は、Ｍコアを複数のＲコアに結合する１つ以上のＲＦケーブルを実装するアーキテクチャに関してここに記載された。しかしながら、他の態様では、任意の他の追加又は代替コネクタ、ケーブル、及び／又は要素が、Ｍコアを複数のＲコアに結合するために実装されてよい。
幾つかの例証的態様では、例えば後述のように、無線通信装置４０４０００は、Ｍコア４０４３００を複数のＲコア４０４１００のうちの１つ以上のＲコアに切り替え可能に結合する複数のインピーダンス整合スイッチ４０４６００を含んでよい。例えば図４０４に示すように、例えば後述のように、複数のインピーダンス整合スイッチ４０４６００は、Ｍコア４０４３００をＲコア４０４１３０に切り替え可能に結合するインピーダンス整合スイッチ４０４６３０、及び／又はＭコア４０４３００をＲコア４０４１６０に切り替え可能に結合するインピーダンス整合スイッチ４０４６３０を含んでよい。
幾つかの例証的態様では、図４０４に示すように、複数のインピーダンス整合スイッチ４０４６００は、Ｍコア４０４３００を２つの各々のＲコア、例えばＲコア４０４１３０及びＲコア４０４１６０に切り替え可能に結合する２つのスイッチ、例えばスイッチ４０４６３０及び４０４６６０を含んでよい。他の態様では、複数のインピーダンス整合スイッチ４０４６００は、Ｍコア４０４３００を任意の他の数のＲコア、例えば３つ以上の各々のＲコアに切り替え可能に結合する任意の他の数のスイッチ、例えば３つ以上のスイッチを含んでよい。
幾つかの例証的態様では、例えば後述のように、複数のインピーダンス整合スイッチ４０４６００のうちのインピーダンス整合スイッチ、例えばインピーダンス整合スイッチ４０４６３０及び／又はインピーダンス整合スイッチ４０４６６０は、Ｍコア４０４３００に動作可能に結合される第１端子、及び複数のＲコア４０４１００のうちの各々のＲコアに動作可能に結合される第２端子を含んでよい。
幾つかの例証的態様では、例えば後述のように、インピーダンス整合スイッチ４０４６３０は、Ｍコア４０４３００に動作可能に結合される第１端子４０４６１０、及びＲコア４０４１３０に動作可能に結合される第２端子４０４６２０を含んでよい。
幾つかの例証的態様では、例えば後述のように、インピーダンス整合スイッチ４０４６６０は、Ｍコア４０４３００に動作可能に結合される第１端子４０４６７０、及びＲコア４０４１６０に動作可能に結合される第２端子４０４６８０を含んでよい。
幾つかの例証的態様では、例えば後述のように、図４０４に示すように、複数のインピーダンス整合スイッチ４０４６００のうちのインピーダンス整合スイッチ、例えばインピーダンス整合スイッチ４０４６３０及び／又はインピーダンス整合スイッチ４０４６６０は、複数のＲコア４０４１００のうちのＲコアとＭコア４０４３００との間のインピーダンスを、例えば複数のインピーダンス整合スイッチ４０４６００によりＭコア４０４３００に結合されてよい複数のＲコアのうちの１つ以上のＲコアの数に基づき制御可能に整合するインピーダンス整合回路を含んでよい。
幾つかの例証的態様では、例えば後述のように、インピーダンス整合スイッチ４０４６３０は、複数のインピーダンス整合スイッチ４０４６００によりＭコア４０４３００に結合されてよい複数のＲコア４０４１００のうちの１つ以上のＲコアの数に基づき、Ｒコア４０４１３０とＭコア４０４３００との間のインピーダンスを制御可能に整合するよう構成されてよいインピーダンス整合回路を含んでよい。
幾つかの例証的態様では、例えば後述のように、インピーダンス整合スイッチ４０４６６０は、複数のインピーダンス整合スイッチ４０４６００によりＭコア４０４３００に結合されてよい複数のＲコア４０４１００のうちの１つ以上のＲコアの数に基づき、Ｒコア４０４１６０とＭコア４０４３００との間のインピーダンスを制御可能に整合するよう構成されてよいインピーダンス整合回路を含んでよい。
幾つかの例証的態様では、例えば後述のように、インピーダンス整合スイッチのインピーダンス整合回路、例えばインピーダンス整合スイッチ４０４６６０のインピーダンス整合回路及び／又はインピーダンス整合スイッチ４０４６３０のインピーダンス整合回路は、例えばＭコア４０４３００により供給されてよい制御信号に従い、複数のインピーダンス整合モードの間で切り替え可能であってよい。
幾つかの例証的態様では、例えば後述のように、インピーダンス整合スイッチ４０４６３０のインピーダンス整合回路は、例えばＭコア４０４３００により供給されてよい第１制御信号４０４０１０に従い、複数のインピーダンス整合モードの間で切り替え可能であってよい。
幾つかの例証的態様では、例えば後述のように、インピーダンス整合スイッチ４０４６６０のインピーダンス整合回路は、例えばＭコア４０４０２０からの第２制御信号４０４０２０に従い、複数のインピーダンス整合モードの間で切り替え可能であってよい。
幾つかの例証的態様では、例えば後述のように、インピーダンス整合スイッチのインピーダンス整合回路、例えばインピーダンス整合スイッチ４０４６６０のインピーダンス整合回路及び／又はインピーダンス整合スイッチ４０４６３０のインピーダンス整合回路は、例えば複数のインピーダンス整合モードのうちのインピーダンス整合モードで、例えばインピーダンス整合モードに対応するＲコアに基づき、Ｍコア４０４３００とインピーダンス整合スイッチに対応する複数のＲコア４０４１００のうちのＲコアとの間のインピーダンスを整合するよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、インピーダンス整合スイッチ４０４６３０のインピーダンス整合回路は、例えば複数のインピーダンス整合モードのうちのインピーダンス整合モードで、例えばインピーダンス整合モードに対応するＲコア数に基づき、Ｍコア４０４３００とＲコア４０４１３０との間のインピーダンスを整合するよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、インピーダンス整合スイッチ４０４６６０のインピーダンス整合回路は、例えば複数のインピーダンス整合モードのうちのインピーダンス整合モードで、例えばインピーダンス整合モードに対応するＲコア数に基づき、Ｍコア４０４３００とＲコア４０４１６０との間のインピーダンスを整合するよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、複数のインピーダンス整合モードは、例えば、インピーダンス整合回路がＭコア４０４３００とＲコア４０４１００のうちの１つのＲコア、例えばＲコア４０４１３０又はＲコア４０４１６０との間のインピーダンスを整合するよう構成されてよい少なくとも１つの第１インピーダンス整合モード、インピーダンス整合回路がＭコア４０４３００とＲコア４０４１００のうちの２つのＲコア、例えばＲコア４０４１３０及び４４１６０の両方との間のインピーダンスを整合するよう構成されてよい第２インピーダンス整合モード、及び／又はインピーダンス整合回路がＭコア４０４３００と複数のＲコア４０４１００のうちの例えばＲコア４０４１３０、Ｒコア４０４１６０、及び別のＲコア（図４０４に図示されない）を含む３つのＲコアとの間のインピーダンスを整合するよう構成されてよい第３インピーダンス整合モードを含んでよい。他の態様では、複数のインピーダンス整合モードは、Ｍコア４０４３００と任意の他の数のＲコア４０４１００との間のインピーダンスを整合する１つ以上の追加又は代替インピーダンス整合モードを含んでよい。
幾つかの例証的態様では、例えば後述のように、例えば上述のようなインピーダンス整合スイッチのインピーダンス整合回路は、例えばＭコア４０４３００をインピーダンス整合スイッチに対応するＲコアに結合するよう構成されてよい複数のトランジスタを含んでよい。
幾つかの例証的態様では、複数のインピーダンス整合スイッチ４０４６００のうちのインピーダンス整合スイッチ、例えばインピーダンス整合スイッチ４０４６３０及び／又はインピーダンス整合スイッチ４０４６６０のインピーダンス整合回路は、Ｍコア４０４３００とインピーダンス整合スイッチに対応するＲコアとの間で、例えばＭコア４０４３００に接続される１つ以上のＲコア４０４１００の数に関係なく及び／又は独立に実質的に一定のインピーダンス、例えば５０オームのインピーダンス又は任意の他のインピーダンスを維持するよう構成されてよい。
幾つかの例証的態様では、インピーダンス整合スイッチ４０４６３０は、Ｍコア４０４３００とＲコア４０４１３０との間で、例えばＭコア４０４３００に接続されるべき１つ以上のＲコア４０４１００の数に関係なく及び／又は独立に例えば実質的に一定のインピーダンス、例えば５０オームのインピーダンス又は任意の他のインピーダンスを維持するよう構成されてよい。
幾つかの例証的態様では、インピーダンス整合スイッチ４０４６６０は、Ｍコア４０４３００とＲコア４０４１６０との間で、例えばＭコア４０４３００に接続されるべき１つ以上のＲコア４０４１００の数に関係なく及び／又は独立に例えば実質的に一定のインピーダンス、例えば５０オームのインピーダンス又は任意の他のインピーダンスを維持するよう構成されてよい。
図４０５を参照すると、幾つかの例証的実施形態による、インピーダンス整合スイッチ４０５０００を概略的に示す。幾つかの態様では、ここに記載されるスイッチは、図３Ａに示されるｍｍＷａｖｅ通信回路３００のＲＦ回路３２５（図３Ｄ）内の１つ以上の回路（例えば、無線チェーン回路３７２）に組み込まれ得る。しかしながら、スイッチはこれに限定されない。
幾つかの例証的態様では、例えば後述のように、インピーダンス整合スイッチ４０５０００は、例えばＭコアに接続されるべきＲコアの数に基づき、Ｍコア、例えばＭコア４０４３００（図４０４）と複数のＲコア、例えば複数のＲコア４０４１００（図４０４）のうちのＲコアとの間のインピーダンスを整合するよう構成されてよい。
幾つかの例証的態様では、インピーダンス整合スイッチ４０５０００は、望ましい場合にはインピーダンス整合スイッチ４０４６３０及び／又はインピーダンス整合スイッチ４０４６６０（図４０４）、及び／又は任意の他のサブシステム及び／又は要素の部分として含まれてよく、及び／又はその１つ以上の動作及び／又は機能を実行してよい。
幾つかの例証的態様では、インピーダンス整合スイッチ４０５０００は、Ｍコア４０５７００、例えばＭコア４０４３００（図４０４）をインピーダンス整合回路４０５１００に結合する第１端子４０５０１０及びＲコア４０５８００、例えばＲコア４０４１３０又はＲコア４０４１６０（図４０４）をインピーダンス整合回路４０５１００に結合する第２端子４０５０２０を有するインピーダンス整合回路４０５１００を含んでよい。
幾つかの例証的態様では、インピーダンス整合回路４０５１００は、Ｍコア４０５７００に結合されてよい例えば１つ以上のＲコア、例えばＲコア４０４１００（図４０４）の数に基づき、Ｍコア４０５７００とＲコア４０５８００との間のインピーダンス、例えば５０オームのインピーダンス又は任意の他のインピーダンスを制御可能に整合するよう構成されてよい。
幾つかの例証的態様では、インピーダンス整合回路４０５１００は、例えば第１モード（モードＡ）、第２モード（モードＢ）及び第３モード（モードＣ）を含む複数のインピーダンス整合モードの間で、例えば制御信号４０５０３０に従い切り替え可能であってよい。例えば、制御信号４０５０３０は、Ｍコア４０５７００により供給されてよい。他の態様では、インピーダンス整合回路４０５１００は、例えばＲコア４０４１００（図４０４）の数に基づき、任意の他の数のインピーダンス整合モードの間で切り替えられるよう構成されてよい。
幾つかの例証的態様では、インピーダンス整合モードＡで、例えば、Ｍコア４０５７００は、複数のＲＦコア、例えば複数のＲＦコア４０４１１０（図４０４）のうちの単一のＲコア、例えばＲコア４０５８００に結合されてよい。例えば、インピーダンス整合モードＡで、インピーダンス整合回路４０５１００は、例えばＭコア４５７００がＲコア４０５８００にのみ結合されるとき、Ｒコア４０５８００とＭコア４０５７００との間のインピーダンス、例えば５０オームのインピーダンス及び／又は任意の他の所望のインピーダンスを例えば整合するよう構成されてよい。
幾つかの例証的態様では、インピーダンス整合モードＢで、例えば、Ｍコア４０５７００は、複数のＲＦコア、例えば複数のＲＦコア４０４１１０（図４０４）のうちの２つのＲコア、例えばＲコア４０５８００及び１つの他のＲコアに結合されてよい。例えば、インピーダンス整合モードＢで、インピーダンス整合回路４０５１００は、例えばＭコア４０５７００がＲコア４０５８００及び１つの他のＲコアに結合されるとき、Ｒコア４０５８００とＭコア４０５７００との間のインピーダンス、例えば５０オームのインピーダンス及び／又は任意の他の所望のインピーダンスを例えば整合するよう構成されてよい。
幾つかの例証的態様では、インピーダンス整合モードＣで、例えば、Ｍコア４０５７００は、複数のＲＦコア、例えば複数のＲＦコア４０４１１０（図４０４）のうちの４つのＲコア、例えばＲコア４０５８００及び３つの他のＲコアに結合されてよい。例えば、インピーダンス整合モードＣで、インピーダンス整合回路４０５１００は、例えばＭコア４０５７００がＲコア４０５８００及び２つの他のＲコアに結合されるとき、Ｒコア４０５８００とＭコア４０５７００との間のインピーダンス、例えば５０オームのインピーダンス及び／又は任意の他の所望のインピーダンスを例えば整合するよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、インピーダンス整合回路４０５１００は、例えばインピーダンス整合モードに従い複数の負荷のうちの負荷、例えばＲＦ負荷を介してＭコア４０５７００をＲコア４０５８００に選択的に結合してよい例えばトランジスタ４０５２００、４０５３００、及び／又は４０５４００を含む複数のトランジスタを含んでよい。
幾つかの例証的態様では、例えば後述のように、第１負荷レベル、例えばゼロ負荷は、例えばインピーダンス整合モードＡでＭコア４０５７００とＲコア４０５８００との間に適用されてよく、例えば第１負荷レベルより高い第２負荷レベルは、例えばインピーダンス整合モードＢでＭコア４０５７００とＲコア４０５８００との間に適用されてよく、及び／又は例えば第２負荷レベルより高い第３負荷レベルは、例えばインピーダンス整合モードＣでＭコア４０５７００とＲコア４０５８００との間に適用されてよい。
幾つかの例証的態様では、インピーダンス整合モードＡで、例えば、トランジスタ４５４００は、例えば制御信号４０５０６０により、例えば負荷を有しないでＭコア４０５７００をＲコア４０５８００に選択的に結合するよう制御されてよい。
幾つかの例証的態様では、インピーダンス整合モードＢで、例えば、トランジスタ４０５３００は、例えば制御信号４０５０４０により、例えば負荷４０５６００を介してＭコア４０５７００をＲコア４０５８００に選択的に結合するよう制御されてよい。
幾つかの例証的態様では、インピーダンス整合モードＣで、例えば、トランジスタ４０５２００は、例えば制御信号４０５０３０により、例えば負荷４０５５００を介してＭコア４０５７００をＲコア４０５８００に選択的に結合するよう制御されてよい。
幾つかの例証的態様では、負荷４０５５００は例えば負荷４０５６００より高くてよい。
幾つかの例証的態様では、負荷４０５６００は例えば５０オームの負荷を有してよく、負荷４０５５００は例えば１００オームの負荷を有してよい。他の態様では、任意の他の負荷値が使用されてよい。
幾つかの例証的態様では、負荷４０５５００及び／又は負荷４０５６００は、例えば抵抗器－インダクタ－キャパシタ（ＲＬＣ）網を含んでよい。他の態様では、負荷４０５５００及び／又は負荷４０５６００は、能動負荷、抵抗性負荷、容量性負荷、誘導性負荷、等を含んでよい。
幾つかの例証的態様では、ＲＬＣ網は、例えばＭコア４０４７００に接続されるべきＲコアの数に基づき、Ｍコア４０５７００とＲコア４０５８００との間で予め定義されたインピーダンス、例えば５０オームのインピーダンス又は任意の他のインピーダンスを維持するよう構成されてよい。
図４に戻ると、幾つかの例証的態様では、例えば後述のように、ＲＦ回路４２５は、無線アーキテクチャに従い構成されてよく、双方向ミキサのアップコンバージョンモードでＩＦ信号をＲＦ信号へとアップコンバートするよう、及び双方向ミキサのダウンコンバージョンモードでＲＦ信号をＩＦ信号へとダウンコンバートするよう構成されてよい少なくとも１つの双方向ミキサを含んでよい。
幾つかの例証的態様では、例えばセルラシステムの５Ｇ及び／又は訳６０ＧＨｚの通信周波数を有するＷＬＡＮのようなｍｍＷａｖｅアプリケーション、例えばＷｉＧｉｇで実装されてよいトランシーバアーキテクチャは、Ｔｘ ＩＦ信号を例えばトランシーバのＴｘモードで送信されるべきＲＦ信号へとアップコンバートするよう構成されてよい第１ミキサ、及び／又は例えばトランシーバのＲｘモードでＲｘ ＲＦ信号をＲｘ ＩＦ信号へとダウンコンバートするよう構成されてよい第２ミキサ、を含んでよい。
幾つかの例証的態様では、幾つかの使用例、実装、及び／又はシナリオでは、別個のミキサ、例えばＴｘモード及びＲｘモードのために２つの別個のミキサを含むトランシーバアーキテクチャを実装することは有利でないことがある。
幾つかの例証的態様では、例えば後述のように、トランシーバアーキテクチャは、Ｒｘモード及びＴｘモードの両方のために構成されてよい少なくとも１つの双方向ミキサを実装してよい。
幾つかの例証的態様では、トランシーバアーキテクチャにおいて双方向ミキサを実装することは、１つ以上の利点を提供し及び／又は１つ以上の技術的問題を解決してよい。例えば、双方向ミキサは、例えば１つ以上の双方向素子、例えば１つ以上の双方向増幅器、例えば双方向ＲＦ増幅器及び／又は双方向ＩＦ増幅器、及び／又は任意の他の追加又は代替双方向要素をトランシーバチップ内に実装することにより、トランシーバチップの面積を縮小することを可能にし得る。
幾つかの例証的態様では、双方向ミキサは、例えば十分なコンバージョンゲイン（Ｃ．Ｇ）を提供しつつ例えば低供給電圧及び／又は低電力消費にさえも良好に適し得る半受動型ミキサアーキテクチャを含んでよい。例えば、幾つかの双方向ミキサは、ＲＦ信号を処理するＲＦ段を含んでよい。双方向ミキサのＲＦ段を除去することは、例えば高い線形性を達成するために必要とされ得る温度依存性及び電流消費を低減することを可能にし得る。
幾つかの例証的態様では、双方向ミキサは、望ましい場合には、例えばサブシステム４１５（図４）及び／又は任意の他のサブシステム及び／又は要素の部分のような、アップコンバージョン及びダウンコンバージョン回路の部分のとして含まれてよく、及び／又はその１つ以上の動作及び／又は機能を実行してよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサは、アップコンバージョンモード及び／又はダウンコンバージョンモードで動作するよう構成されてよい。例えば、例えば後述のように、アップコンバージョンモードで、双方向ミキサは、ＩＦ信号をＲＦ信号へとアップコンバートしてよく、及び／又はダウンコンバージョンモードで、双方向ミキサは、ＲＦ信号をＩＦ信号へとダウンコンバートしてよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサは、例えばアップコンバージョンモードからダウンコンバージョンモードへと切り替えるとき、双方向ミキサにより処理されるべき信号の方向を例えば第１方向の処理信号から第２方向の処理信号へと、及び／又は例えばダウンコンバージョンモードからアップコンバージョンモードへと切り替えるとき、第２方向の処理信号から第１方向の処理信号へと切り替える１つ以上のスイッチを含んでよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサの１つ以上のスイッチは、ドレインチャネル及びソースチャネルを含んでよいパラメータ化セル（Parameterize Cell）（ＰＣｅｌｌ）を有する例えば１つ以上の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含んでよい。
幾つかの例証的態様では、ＭＯＳＦＥＴのドレインチャネル及びソースチャネルは対称的であってよい。例えば、例えば後述のように、ドレインチャネル及びソースチャネルの役割は切り替えられてよく、例えばドレインチャネルがソースチャネルとして使用されてよく、及び／又はソースチャネルがドレインチャネルとして使用されてよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサは、ギルバート（Gilbert）セルミキサ、例えば半受動型ギルバートセルミキサを含んでよい。
幾つかの例証的態様では、例えば後述のように、ギルバートセルミキサは、例えばアップコンバージョンモードで、例えばＩＦ信号をＬＯ信号と混合することにより、ＩＦ信号をＲＦ信号へとアップコンバートするよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、ギルバートセルミキサは、例えばダウンコンバージョンモードで、例えばＲＦ信号をＬＯ信号と混合することにより、ＲＦ信号をＩＦ信号へとダウンコンバートするよう構成されてよい。
図４０６を参照すると、幾つかの例証的態様による、トランシーバ４０６１００のブロック図を概略的に示す。
幾つかの例証的態様では、例えば後述のように、トランシーバ４０６１００は、例えば、半二重通信トランシーバとして構成されてよい。
幾つかの例証的態様では、例えば後述のように、半二重トランシーバ、例えばトランシーバ４０６１００は、例えばＴｘ信号を送信するＴｘモードと例えばＲｘ信号を受信するＲｘモードとの間で切り替えられてよい。
幾つかの例証的態様では、トランシーバ４０６１００は、例えば少なくとも６０ＧＨｚ周波数帯域に渡りＴｘ信号を送信し及びＲｘ信号を受信するよう構成されてよい例えば６０ＧＨｚトランシーバを含んでよい。
幾つかの例証的態様では、トランシーバ４０６１００は、５Ｇセルラトランシーバを含んでよい。
他の態様では、トランシーバ４０６１００は、任意の他の種類のトランシーバを含んでよく、及び／又は任意の他の追加又は代替周波数帯域に渡りＴｘ信号及び／又はＲｘ信号を通信するよう構成されてよい。
幾つかの例証的態様では、トランシーバ４０６１００は、１つ以上のアンテナ４０６１５０を含んでよく、又はそれに動作可能に結合されてよい。例えば、アンテナ４０６１５０は１つ以上のＲＦ信号を送信し及び／又は受信するよう構成されてよい。
幾つかの例証的態様では、アンテナ４０６１５０は、１つ以上のフェーズドアレイアンテナ、チップ内アンテナ、及び／又は任意の他の種類のアンテナを含んでよい。
幾つかの例証的態様では、例えば後述のように、トランシーバ４０６１００は、ベースバンド信号、例えばＴｘベースバンド信号４０６１１３及び／又はＲｘベースバンド信号４０６１１７を生成し及び／又は処理するよう構成されてよいベースバンド４０６１１０を含んでよい。例えば、Ｔｘベースバンド信号４０６１１３及び／又はＲｘベースバンド信号４０６１１７は、差動ベースバンド信号及び／又は任意の他の種類のベースバンド信号を含んでよい。
幾つかの例証的態様では、ベースバンド４０６１１０は、デジタルデータを処理するデジタルベースバンド及び／又は例えばデジタルデータをアナログデータに変換するアナログベースバンドを含んでよい。
幾つかの例証的態様では、例えば後述のように、トランシーバ４０６１００は、例えばＴｘモードで、ＩＦ信号、例えばＴｘ ＩＦ信号４０６１２３をＴｘ ＲＦ信号、例えばＴｘ ＲＦ信号４０６１４３へとアップコンバートするよう、及び／又は例えばＲｘモードで、Ｒｘ ＲＦ信号、例えばＲｘ ＲＦ信号４０６１４７をＲｘ ＩＦ信号、例えばＲｘ ＩＦ信号４０６１２７へとダウンコンバートするよう構成されてよい双方向ミキサ４０６１３０を含んでよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０６１３０は、差動ＩＦ信号を差動ＲＦ信号へとアップコンバートするよう及び／又は差動ＲＦ信号を差動ＩＦ信号へとダウンコンバートするよう構成されてよい差動双方向ミキサを含んでよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０６１３０は、例えばアップコンバージョンモードでＴｘ ＩＦ信号４０６１２３を入力し及び例えばダウンコンバージョンモードでＲｘ ＩＦ信号４０６１２７を出力するＩＦ端子４０６１３３を含んでよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０６１３０は、例えばアップコンバージョンモードでＴｘ ＲＦ信号４０６１４３を出力し及び例えばダウンコンバージョンモードでＲｘ ＲＦ信号４０６１４７を入力するＲＦ端子４０６１３９を含んでよい。
幾つかの例証的態様では、例えば後述のように、トランシーバ４０６１００は、ＬＯ信号４０６１３７を生成するＬＯ４０６１３５を含んでよく又はそれに動作可能に結合されてよい。例えば、ＬＯ信号４０６１３７は、６０ＧＨｚの周波数及び／又は双方向ミキサ４０６１３０に適用されてよい任意の他の必要な信号を有してよい。例えば、例えば後述のように、ＬＯ信号４０６１３７は、アップコンバージョンモードで１つ以上のＩＦ信号をアップコンバートし、及び／又はダウンコンバージョンモードで１つ以上のＲＦ信号をダウンコンバートするために使用されてよい。一例では、ＬＯ信号４０６１３７は、差動信号を含んでよい。
幾つかの例証的態様では、例えば後述のように、トランシーバ４０６１００は、Ｔｘベースバンド信号４０６１１３、Ｔｘ ＲＦ信号４０６１４３、Ｒｘ信号４０６１５５、及び／又はＲｘ ＩＦ信号４０６１２７を増幅する１つ以上の増幅器を含んでよい。
幾つかの例証的態様では、例えば後述のように、トランシーバ４０６１００は、Ｔｘベースバンド信号４０６１１３、Ｒｘ ＩＦ信号４０６１２７、Ｔｘ ＲＦ信号４０６１４３、及び／又はＲｘ信号４０６１５５を増幅する１つ以上の双方向増幅器を含んでよい。他の態様では、双方向増幅器のうちの少なくとも１つは、複数の単方向増幅器により置き換えられてよい。
幾つかの例証的態様では、トランシーバ４０６１００は、Ｒｘモードでベースバンド４０６１１０からのＲｘ信号を増幅し及び／又はＴｘモードで双方向ミキサ４０６１３０からのＴｘ信号を増幅するよう構成されてよい双方向ＩＦ増幅器４０６１２０を含んでよい。例えば、例えば後述のように、双方向ＩＦ増幅器４０６１２０は、例えばＲｘモードでＲｘ ＩＦ信号４０６１２７を増幅、及び／又は例えばＴｘモードでＴｘベースバンド信号４０６１１３を増幅するよう構成されてよい。
幾つかの例証的態様では、双方向ＩＦ増幅器４０６１２０は、例えばＴｘモードでＴｘベースバンド信号４０６１１３をＴｘ ＩＦ信号４０６１２３へと増幅し、及び／又は例えばＲｘモードで例えば双方向ミキサ４０６１３０のＩＦ端子４０６１３３からのＲｘ ＩＦ信号４０６１２７をＲｘベースバンド信号４０６１１７へと増幅するよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、双方向ＩＦ増幅器４０６１２０は、Ｔｘモードで信号を増幅する第１ＩＦ増幅器（図４０６に図示しない）、及びＲｘモードで信号を増幅する第２ＩＦ増幅器（図４０６に図示しない）を含んでよい。
一例では、双方向ＩＦ増幅器４０６１２０は、Ｔｘモードでベースバンド４０６１１０からのＴｘベースバンド信号４０６１１３をＴｘ ＩＦ信号４０６１２３へと増幅するよう構成されてよいＴｘ ＩＦ増幅器、及びＲｘモードでＲｘ ＩＦ信号４０６１２７をベースバンド４０６１１０に供給されるべきＲｘベースバンド信号４０６１１７へと増幅するよう構成されてよいＲｘ ＩＦ増幅器を含んでよい。
幾つかの例証的態様では、双方向ＩＦ増幅器４０６１２０は、例えば差動双方向ＩＦ増幅器を含んでよい。例えば、差動双方向ＩＦ増幅器は、差動ＩＦ信号を増幅してよい。例えば、Ｒｘ ＩＦ信号４０６１２７及び／又はＴｘベースバンド信号４０６１１３は、差動ＩＦ信号を含んでよい。
幾つかの例証的態様では、トランシーバ４６１００は、Ｒｘモードでアンテナ４０６１５０からのＲｘ信号を増幅し及び／又はＴｘモードで双方向ミキサ４０６１３０からのＴｘ信号を増幅するよう構成されてよい双方向ＲＦ増幅器４０６１４０を含んでよい。例えば、例えば後述のように、双方向ＲＦ増幅器４０６１４０は、例えばＲｘモードでアンテナ４０６１５０からのＲｘ信号４０６１５５を増幅し、及び／又は例えばＴｘモードでＴｘ ＲＦ信号４０６１４３を増幅するよう構成されてよい。
幾つかの例証的態様では、双方向ＲＦ増幅器４０６１４０は、例えばＴｘモードでＴｘ ＲＦ信号４０６１４３をＴｘ信号４０６１５３へと増幅し、及び／又は例えばＲｘモードで例えば１つ以上のアンテナ４０６１５０からのＲｘ ＲＦ信号４０６１５５をＲｘ ＲＦ信号４０６１４７へと増幅するよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、双方向ＲＦ増幅器４０６１４０は、Ｔｘモードで信号を増幅する第１ＲＦ増幅器（図４０６に図示しない）、及びＲｘモードで信号を増幅する第２ＲＦ増幅器（図４０６に図示しない）を含んでよい。
一例では、双方向ＲＦ増幅器４０６１４０は、Ｔｘモードで双方向ミキサ４０６１３０からのＴｘ ＲＦ信号４０６１４３をＴｘ信号４０６１５３へと増幅するよう構成されてよい第１ＲＦ増幅器（図４０６に図示しない）、例えば電力増幅器（ＰＡ）、及びＲｘモードでＲｘ信号４０６１５５を第１ＲＦ信号、双方向ミキサ４０６１３０へ供給されるべき例えばＲｘ ＲＦ信号４０６１４７へと増幅するよう構成されてよい第２ＲＦ増幅器（図４０６に図示しない）、例えば低雑音増幅器（ＬＮＡ）を含んでよい。
一例では、例えば後述のように、双方向ＲＦ増幅器４０６１４０は、差動ＲＦ信号、例えば差動ＲＦ信号４０６１５５、及び／又は差動Ｔｘ ＲＦ信号、例えば差動Ｔｘ ＲＦ信号４０６１４３を増幅する差動双方向ＲＦ増幅器を含んでよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０６１３０は、１つ以上のバイアス電圧を双方向ミキサ４０６１３０に印加するよう構成されてよい第１電圧端子４０６１３１及び第２電圧端子４０６１３２を含んでよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０６１３０は、例えば第１バイアス電圧が第１電圧端子４０６１３１に印加されるべきであり且つ第２バイアス電圧が第２電圧端子４０６１３２に印加されるべきであるとき、アップコンバージョンモードで動作するよう構成されてよいミキシング回路（図４０６に図示しない）を含んでよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０６１３０のミキシング回路は、例えば第２バイアス電圧が第１電圧端子４０６１３１に印加されるべきであり且つ第１バイアス電圧が第２電圧端子４０６１３２に印加されるべきであるとき、ダウンコンバージョンモードで動作するよう構成されてよい。
幾つかの例証的態様では、第２バイアス電圧は、第１バイアス電圧より低くてよい。
幾つかの例証的態様では、第１バイアス電圧は、正電圧、例えば１～５ボルトの範囲の電圧又は任意の他の電圧であってよく、及び／又は第２バイアス電圧は、ゼロ電圧及び／又はゼロに近い電圧であってよい。
幾つかの例証的態様では、双方向ミキサ４０６１３０のミキシング回路は、例えばダウンコンバージョンモードでＲＦ端子４０６１３９における第１ＲＦ信号、例えばＲｘ ＲＦ信号４０６１４７をＩＦ端子４０６１３３における第１ＩＦ信号、例えばＲｘ ＩＦ信号４０６１２７へとダウンコンバートするよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０６１３０のミキシング回路は、例えばアップコンバージョンモードでＩＦ端子４０６１３３における第２ＩＦ信号、例えばＴｘ ＩＦ信号４０６１２３をＲＦ端子４０６１３９における第２ＲＦ信号、例えばＴｘ ＲＦ信号４０６１４３へとアップコンバートするよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０６１３０のミキシング回路は、例えばアップコンバージョンモードで、Ｔｘ ＩＦ信号４０６１２３をＴｘ ＲＦ信号４０６１４３へとアップコンバートするよう、及び／又は例えばダウンコンバージョンモードで、Ｒｘ ＲＦ信号４０６１４７をＲｘ ＩＦ信号４０６１２７へとダウンコンバートするよう構成されてよい、例えば複数のトランジスタを含んでよい例えばギルバートセル（図４０６に図示しない）を含んでよい。
幾つかの例証的態様では、ギルバートセルの複数のトランジスタは、１つ以上の電界効果トランジスタ（ＦＥＴ）を含んでよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０６１３０のミキシング回路は、複数のトランジスタのドレインをＲＦ端子４０６１３９に及び電圧端子４０６１３１に結合するよう構成されてよい例えば第１変圧器（図４０６に図示しない）を含んでよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０６１３０のミキシング回路は、複数のトランジスタのソースをＩＦ端子４０６１３３に及び電圧端子４０６１３２に結合するよう構成されてよい例えば第２変圧器（図４０６に図示しない）を含んでよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０６１３０のミキシング回路は、ＬＯ４０６１３５からのＬＯ信号４０６１３７をギルバートセルの複数のトランジスタのゲートに結合するよう構成されてよい例えばＬＯ端子（図４０６に図示しない）を含んでよい。
幾つかの例証的態様では、例えばアップコンバージョンモードで、第２変圧器は、Ｔｘ ＩＦ信号４０６１２３及び第２バイアス電圧をギルバートセルの複数のトランジスタのソースに供給してよい。例えば、例えば後述のように、ギルバートセルは、Ｔｘ ＩＦ信号４０６１２３をＬＯ信号４０６１３７と混合して、例えば混合ＲＦ信号をギルバートセルの複数のトランジスタのドレインに供給するよう構成されてよい。
幾つかの例証的態様では、例えば、例えば後述のように、アップコンバージョンモードで、第１変圧器は、複数のトランジスタのドレインにおける混合ＲＦ信号をＴｘ ＲＦ信号４０６１４３へと結合してよい。
幾つかの例証的態様では、ダウンコンバージョンモードで、第１変圧器は、Ｒｘ ＲＦ信号４０６１４７及び第２バイアス電圧を複数のトランジスタのドレインに供給するよう構成されてよい。例えば、例えば後述のように、ギルバートセルは、Ｒｘ ＲＦ信号４０６１４７をＬＯ信号４０６１３７と混合して、例えば混合ＩＦ信号を複数のトランジスタのソースに供給するよう構成されてよい。
幾つかの例証的態様では、例えば、例えば後述のように、ダウンコンバージョンモードで、第２変圧器は、複数のトランジスタのソースにおける混合ＩＦ信号をＲｘ ＩＦ信号４０６１２７へと結合してよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０６１３０のミキシング回路は、例えばアップコンバージョンモードで、第１バイアス電圧を電圧端子４０６１３１に結合するよう、例えば第１バイアス電圧をギルバートセルの複数のトランジスタのドレインに結合するよう、及び例えばダウンコンバージョンモードで、第２バイアス電圧を電圧端子４０６１３１に結合するよう、例えば第２バイアス電圧をギルバートセルの複数のトランジスタのドレインに結合するよう構成されてよい例えば第１スイッチ（図４０６に図示しない）を含んでよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０６１３０のミキシング回路は、例えばアップコンバージョンモードで、第２バイアス電圧を電圧端子４０６１３２に結合するよう、例えば第２バイアス電圧をギルバートセルの複数のトランジスタのソースに結合するよう、及び例えばダウンコンバージョンモードで、第１バイアス電圧を電圧端子４０６１３２に結合するよう、例えば第１バイアス電圧をギルバートセルの複数のトランジスタのソースに結合するよう構成されてよい例えば第２スイッチ（図４０６に図示しない）を含んでよい。
幾つかの例証的態様では、例えば後述のように、トランシーバ４０６１００は、コントローラ、例えば双方向ＩＦ増幅器４０６１２０、双方向ミキサ４０６１３０、及び／又は双方向ＲＦ増幅器４０６１４０の動作方向を、例えばトランシーバ４０６１００のＴｘモード及び／又はＲｘモードに基づき切り替えるよう構成されてよい例えばコントローラ回路４０６１６０を含んでよい。
幾つかの例証的態様では、例えば後述のように、コントローラ回路４０６１６０は、例えばアップコンバージョンモードで第１バイアス電圧を電圧端子４０６１３１に印加するよう、及び例えばダウンコンバージョンモードで第２バイアス電圧を電圧端子４０６１３１に印加するよう構成されてよい制御線４０６１６１に動作可能に結合されてよい。
幾つかの例証的態様では、例えば後述のように、コントローラ回路４０６１６０は、例えばアップコンバージョンモードで第２バイアス電圧を電圧端子４０６１３２に印加するよう、及び例えばダウンコンバージョンモードで第１バイアス電圧を電圧端子４０６１３２に印加するよう構成されてよい制御線４０６１６２に動作可能に結合されてよい。
幾つかの例証的態様では、例えば後述のように、コントローラ回路４０６１６０は、例えば第１バイアス電圧を電圧端子４０６１３１に印加することと第２バイアス電圧を電圧端子４０６１３１に印加することとの間で例えば制御線４０６１６１を通じて切り替えることにより、及び第２バイアス電圧を電圧端子４０６１３２に印加することと第１バイアス電圧を電圧端子４０６１３２に印加することとの間で例えば制御線４０６１６２を通じて切り替えることにより、双方向ミキサ４０６１３０の方向を切り替えるよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、コントローラ回路４０６１６０は、例えば第１バイアス電圧を例えば電圧端子４０６１３１を通じて双方向ミキサ４０６１３０の複数のトランジスタのドレインに印加することにより、及び第２バイアス電圧を例えば電圧端子４０６１３２を通じて双方向ミキサ４０６１３０の複数のトランジスタのソースに印加することにより、双方向ミキサ４０６１３０をアップコンバージョンモードに切り替えるよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、コントローラ回路４０６１６０は、例えば第１バイアス電圧を例えば電圧端子４０６１３２を通じて双方向ミキサ４０６１３０の複数のトランジスタのソースに印加することにより、及び第２バイアス電圧を例えば電圧端子４０６１３１を通じて双方向ミキサ４０６１３０の複数のトランジスタのドレインに印加することにより、双方向ミキサ４０６１３０をダウンコンバージョンモードに切り替えるよう構成されてよい。
幾つかの例証的態様では、Ｔｘモードで、ベースバンド４０６１００は、ベースバンド信号、例えばベースバンド信号４０６１１３を双方向ＩＦ増幅器、例えば双方向ＩＦ増幅器４０６１２０に供給してよい。例えば、双方向ＩＦ増幅器４０６１２０は、ベースバンド信号４０６１１３をＴｘ ＩＦ信号４０６１２３へと増幅してよい。
幾つかの例証的態様では、Ｔｘモードで、双方向ミキサ４０６１３０は、Ｔｘ ＩＦ信号４０６１２３をＩＦ端子４０６１３３において受信してよく、Ｔｘ ＩＦ信号４０６１２３をＴｘ ＲＦ信号４０６１４３へとアップコンバートしてよい。
幾つかの例証的態様では、Ｔｘモードで、双方向ＲＦ増幅器４０６１４０は、双方向ミキサ４０６１３０のＲＦ端子４０６１３９からのＴｘ ＲＦ信号４０６１４３を受信してよく、Ｔｘ ＲＦ信号４０６１４３を例えば１つ以上のアンテナ４０６１５０により送信されてよいＴｘ信号４０６１５３へと増幅してよい。
幾つかの例証的態様では、Ｒｘモードで、双方向ＲＦ増幅器４０６１４０は、Ｒｘ信号４０６１５５を１つ以上のアンテナ４０６１５０から受信してよく、例えばＲｘ信号４０６１５５をＲｘ ＲＦ信号４０６１４７へと増幅してよい。
幾つかの例証的態様では、Ｒｘモードで、双方向ミキサ４０６１３０は、Ｒｘ ＲＦ信号４０６１４７をＩＦ信号４０６１２７へとダウンコンバートしてよい。
幾つかの例証的態様では、Ｒｘモードで、双方向ＩＦ増幅器４０６１２０は、双方向ミキサ４０６１３０のＩＦ端子４０６１３３からのＲｘ ＩＦ信号４０６１２７をＲｘベースバンド信号４０６１１７へと増幅してよい。
図４０７を参照すると、幾つかの例証的態様による、半二重トランシーバ４０７１００のブロック図を概略的に示す。
幾つかの例証的態様では、例えば後述のように、半二重トランシーバ４０７１００は、Ｔｘモード及び／又はＲｘモードで動作するよう構成されてよい。
幾つかの例証的態様では、半二重トランシーバ４０７１００は、例えば６０ＧＨｚ周波数帯域に渡りＴｘ信号を送信し及びＲｘ信号を受信するよう構成される例えば６０ＧＨｚトランシーバを含んでよい。他の態様では、他の周波数帯域が使用されてよい。
幾つかの例証的態様では、半二重トランシーバ４０７１００は、５Ｇセルラトランシーバを含んでよい。他の態様では、トランシーバ４０７１００は、任意の他の種類のトランシーバを含んでよく、及び／又は任意の他の周波数帯域に渡りＴｘ及び／又はＲｘ信号を通信するよう構成されてよい。
幾つかの例証的態様では、半二重トランシーバ４０７１００は、１つ以上のアンテナ４０７１５０を含んでよく又はそれに動作可能に結合されてよい。例えば、１つ以上のアンテナ４０７１５０は１つ以上のＲＦ信号を送信し及び／又は受信するよう構成されてよい。例えば、アンテナ４０７１５０は、１つ以上のフェーズドアレイアンテナ、チップ内アンテナ、及び／又は任意の他の種類のアンテナを含んでよい。
幾つかの例証的態様では、例えば後述のように、半二重トランシーバ４０７１００は、ベースバンド信号４０７１１０及び４０７０１５を生成し及び／又は処理するよう構成されてよいベースバンド４０７１１０を含んでよい。例えば、ベースバンド４０７１１０は、デジタルデータを処理するデジタルベースバンド及び／又は例えばアナログ信号を処理するアナログベースバンドを含んでよい。例えば、ベースバンド４０７１１０は、差動ベースバンド信号を処理するよう構成されてよい差動ベースバンドを含んでよい。
幾つかの例証的態様では、半二重トランシーバ４０７１００は、例えばＴｘベースバンド信号４０７０１０を第１Ｔｘ ＩＦ信号４０７０２０及／又は第２Ｔｘ ＩＦ信号４０７０２５へと増幅するよう構成されてよいＴｘ ＩＦ増幅器４０７１２０を含んでよい。
幾つかの例証的態様では、Ｔｘ ＩＦ増幅器４０７１２０は、例えば差動出力及び差動入力を有する差動ＩＦ増幅器を含んでよい。他の態様では、任意の他の差動及び／又は非差動ＩＦ増幅器が使用されてよい。
幾つかの例証的態様では、半二重トランシーバ４０７１００は、例えば第１Ｒｘ ＩＦ信号４０７０３０及び／又は第２Ｒｘ ＩＦ信号４０７０３５をＲｘベースバンド信号４０７０１５へと増幅するよう構成されてよいＲｘ ＩＦ増幅器４０７１２５を含んでよい。例えば、Ｒｘ ＩＦ増幅器４０７１２５は、例えば差動入力及び差動出力を有する差動ＩＦ増幅器を含んでよい。他の態様では、任意の他の差動及び／又は非差動ＩＦ増幅器が使用されてよい。
幾つかの例証的態様では、半二重トランシーバ４０７１００は、例えば第１Ｔｘ ＩＦ信号４０７０２０及び／又は第２Ｔｘ ＩＦ信号４０７０２５をＴｘ ＩＦ増幅器４０７１２０から双方向ミキサ４０７１３０へと分配し、例えば第１Ｒｘ ＩＦ信号４０７０３０及び／又は第２Ｒｘ ＩＦ信号４０７０３５を双方向ミキサ４０７１３０からＲｘ ＩＦ増幅器４０７１２５へと分配するよう構成されてよいスプリッタ４０７１２７を含んでよい。例えば、スプリッタ４０７１２７の使用は任意であってよく、他の態様ではスプリッタ４０７１２７は含まれなくてよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０７１３０は、第１Ｔｘ ＩＦ信号４０７０２０及び／又は第２Ｔｘ ＩＦ信号４０７０２５を第１Ｔｘ ＲＦ信号４０７０４０及び／又は第２Ｔｘ ＲＦ信号４０７０４５へとアップコンバートするよう、及び／又は例えば第１Ｒｘ ＲＦ信号４０７０５０及び／又は第２Ｒｘ ＲＦ信号４０７０５５を第１Ｒｘ ＩＦ信号４０７０３０及び／又は第２Ｒｘ ＩＦ信号４０７０３５へとダウンコンバートするよう構成されてよい。
幾つかの例証的態様では、双方向ミキサ４０７１３０は、差動双方向ミキサを含んでよい。
幾つかの例証的態様では、双方向ミキサ４０７１３０は、ＩＦ信号を入力し及び／又は出力する、例えば第１Ｔｘ ＩＦ信号４０７０２０及び／又は第２Ｔｘ ＩＦ信号４０７０２５を入力し及び／又は第１Ｒｘ ＩＦ信号４０７０３０及び／又は第２Ｒｘ ＩＦ信号４０７０３５を出力する例えばＩＦ端子４０７１３３を含んでよい。
幾つかの例証的態様では、双方向ミキサ４０７１３０は、ＲＦ信号を入力し及び／又は出力する、例えば第１Ｔｘ ＲＦ信号４０７０４０及び／又は第２Ｔｘ ＲＦ信号４０７０４５を出力し及び／又は第１Ｒｘ ＲＦ信号４０７０５０及び／又は第２Ｒｘ ＲＦ信号４０７０５５を入力する例えばＲＦ端子４０７１３４を含んでよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０７１３０は、第１制御線４０７０６０を介して第１バイアス電圧及び／又は第２バイアス電圧を受信する例えば第１電圧端子４０７１３１、及び第２制御線４０７０６５を介して第１バイアス電圧及び／又は第２バイアス電圧を受信する第２電圧端子４０７１３２を含んでよい。
幾つかの例証的態様では、例えば後述するように、半二重トランシーバ４０７１００は、第１ＬＯ信号４０７０７０及び／又は第２ＬＯ信号４０７０７５を生成するＬＯ４０７１３５を含んでよく又はに動作可能に結合されてよい。例えば、第１ＬＯ信号４０７０７０及び／又は第２ＬＯ信号４０７０７５は、６０ＧＨｚの周波数及び／又は任意の他の周波数を有してよい。
幾つかの例証的態様では、例えば後述するように、第１ＬＯ信号４０７０７０及び／又は第２ＬＯ信号４０７０７５は、例えば第１Ｔｘ ＩＦ信号４０７０２０及び第２Ｔｘ ＩＦ信号４０７０２５をアップコンバートし、及び／又は第１Ｒｘ ＲＦ信号４０７０５０及び第２Ｒｘ ＲＦ信号４０７０５５をダウンコンバートする双方向ミキサ４０７１３０に適用されてよい。一例では、第１ＬＯ信号４０７０７０及び／又は第２ＬＯ信号４０７０７５は、差動信号として実装されてよい。
幾つかの例証的態様では、例えば後述のように、トランシーバ４０７１００は、コントローラ、例えば双方向ミキサ４０７１３０の動作方向を切り替えるよう構成されてよい例えば制御回路４０７１６０を含んでよい。
幾つかの例証的態様では、例えば後述のように、制御回路４０７１６０は、例えばアップコンバージョンモードで例えば第１制御線４０７０６０を介して第１バイアス電圧を電圧端子４０７１３１に印加するよう、及び例えばダウンコンバージョンモードで第２バイアス電圧を電圧端子４０７１３１に印加するよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、コントローラ回路４０７１６０は、例えばアップコンバージョンモードで例えば第２制御線４０７０６５を介して第２バイアス電圧を電圧端子４０７１３２に印加するよう、及び例えばダウンコンバージョンモードで第１バイアス電圧を電圧端子４０７１３２に印加するよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、コントローラ回路４０７１６０は、例えば電圧端子４０７１３１に第１バイアス電圧を印加することと第２バイアス電圧を印加することとの間で例えば第１制御線４０７０６０を通じて切り替えることにより、及び／又は電圧端子４０７１３２に第２バイアス電圧を印加することと第１バイアス電圧を印加することとの間で例えば第２制御線４０７０６５を通じて切り替えることにより、双方向ミキサ４０７１３０の方向を切り替えるよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０７１３０は、第１Ｔｘ ＩＦ信号４０７０２０及び第２Ｔｘ ＩＦ信号４０７０２５を第１Ｔｘ ＲＦ信号４０７０４０及び第２Ｔｘ ＲＦ信号４０７０４５へとアップコンバートするよう、及び／又は第１Ｒｘ ＲＦ信号４０７０５５及び第２Ｒｘ ＲＦ信号４０７０５０を第１Ｒｘ ＩＦ信号４０７０３０及び第２Ｒｘ ＩＦ信号４０７０３５へとダウンコンバートするよう構成されてよい、例えばギルバートセル構成の中の複数のトランジスタを含んでよい。
幾つかの例証的態様では、例えば後述のように、コントローラ回路４０７１６０は、例えば第１バイアス電圧を例えば電圧端子４０７１３１を通じて双方向ミキサ４０７１３０の複数のトランジスタのドレインに印加することにより、及び／又は第２バイアス電圧を例えば電圧端子４０７１３２を通じて双方向ミキサ４０７１３０の複数のトランジスタのソースに印加することにより、双方向ミキサ４０７１３０をアップコンバージョンモードに切り替えるよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、コントローラ回路４０７１６０は、例えば第１バイアス電圧を例えば電圧端子４０７１３２を通じて双方向ミキサ４０７１３０の複数のトランジスタのソースに印加することにより、及び／又は第２バイアス電圧を例えば電圧端子４０７１３１を通じて双方向ミキサ４０７１３０の複数のトランジスタのドレインに印加することにより、双方向ミキサ４０７１３０をダウンコンバージョンモードに切り替えるよう構成されてよい。
幾つかの例証的態様では、半二重トランシーバ４０７１００は、例えば第１Ｒｘ ＲＦ信号４０７０５０及び／又は第２Ｒｘ ＲＦ信号４０７１５５をＲｘＴｘ増幅器４０７１４５から双方向ミキサ４０７１３０へと分配し、例えば第１Ｔｘ ＲＦ信号４０７０４０及び／又は第２Ｔｘ ＲＦ信号４０７０４５を双方向ミキサ４０７１３０からＴｘ ＲＦ増幅器４０７１４０へと分配するよう構成されてよいスプリッタ４０７１３７を含んでよい。例えば、スプリッタ４０７１３０の使用は任意であってよく、他の態様ではスプリッタ４０７１３０は含まれなくてよい。
幾つかの例証的態様では、Ｔｘ ＲＦ増幅器４０７１４０は、例えば第１Ｔｘ ＲＦ信号４０７０４０及び／又は第２Ｔｘ ＲＦ信号４０７０４５をＲＦ信号４０７０６０へと増幅してＲＦ信号４０７０６０を１つ以上のアンテナ４０７１５０に供給するよう構成されてよい。例えば、Ｔｘ ＲＦ増幅器４０７１４０は、例えば差動入力及び差動出力を有する差動ＰＡを含んでよい。
幾つかの例証的態様では、Ｔｘ ＲＦ増幅器４０７１４０は、例えば図３９０を参照して上述したようなアウトフェージング増幅器、例えば図３８７を参照して上述したようなドハティ増幅器、例えば図３８０を参照して上述したようなデジタル電力増幅器、及び／又は任意の他の増幅器を含んでよい。
幾つかの例証的態様では、Ｒｘ ＲＦ増幅器４０７１４５は、１つ以上のアンテナ４０７１５０からのＲＦ信号４０７０７０を第１Ｒｘ ＲＦ信号４０７０５０及び／又は第２Ｒｘ ＲＦ信号４０７０５５へと増幅するよう構成されてよい。幾つかの例証的態様では、Ｒｘ ＲＦ増幅器４０７１４５は、入力及び差動出力を有する差動ＬＮＡを含んでよい。他の態様では、Ｒｘ ＲＦ増幅器４０７１４５は、非差動ＬＮＡ、広帯域ＬＮＡ、及び／又は任意の他のｓｙ類のＬＮＡを含んでよい。
図４０８を参照すると、幾つかの例証的態様による、双方向ミキサ４０８０００のブロック図を概略的に示す。例えば、双方向ミキサ４０８０００の１つ以上の要素及び／又はコンポーネントは、例えば図４０６を参照して上述したような双方向ミキサ４０６１３０、及び／又は例えば図４０７を参照して上述したような双方向ミキサ４０７１３０の部分として実装されてよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０８０００は、第１ＲＦ信号４０８１０６を例えばＲｘ ＲＦ増幅器、例えばＲｘ ＲＦ増幅器４０７１４５（図４０７）から受信するよう、及び／又は第２ＲＦ信号４０８１０３を例えばＴｘ ＲＦ増幅器、例えばＴｘ ＲＦ増幅器４０７１４０（図４０７）へ供給するよう構成されてよい例えばＲＦ端子４０８１０５を含んでよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０８０００は、第１ＩＦ信号４０８１６６を例えばＴｘ ＩＦ増幅器、例えばＴｘ ＩＦ増幅器４０７１２０（図４０７）から受信するよう、及び／又は第２ＩＦ信号４０８１６３を例えばＲｘ ＩＦ増幅器、例えばＲｘ ＩＦ増幅器４０７１２５（図４０７）へ供給するよう構成されてよい例えばＩＦ端子４０８１６０を含んでよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０８０００は、例えば第１バイアス電圧４０８１７５、例えばＶＤＤ、及び／又は第２バイアス電圧４０８１８５、例えばＶＳＳを、例えば双方向ミキサ４０８０００がアップコンバージョンモード又はダウンコンバージョンモードで動作するかに基づき印加するよう構成されてよい、例えば第１電圧端子４０８１７０を含んでよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０８０００は、例えば第１バイアス電圧４０８１７５、例えばＶＤＤ、及び／又は第２バイアス電圧４０８１８５、例えばＶＳＳを、例えば双方向ミキサ４０８０００がアップコンバージョンモード又はダウンコンバージョンモードで動作するかに基づき印加するよう構成されてよい、例えば第２電圧端子４０８１８０を含んでよい。
幾つかの例証的態様では、第１バイアス電圧４０８１７５は、正電圧、例えば１～５ボルトの範囲の電圧又は任意の他の電圧であってよく、及び／又は第２バイアス電圧４０８１８５は、ゼロ電圧及び／又はゼロに近い電圧であってよい。
幾つかの例証的態様では、例えば後述のように、双方向ミキサ４０８０００は、例えば第１バイアス電圧４０８１７５、例えばＶＤＤが第１電圧端子４０８１７０に印加されるべきであり且つ第２バイアス電圧４０８１８５、例えばＶＳＳが第２電圧端子４０８１８０に印加されるべきであるとき、アップコンバージョンモードで動作するよう構成されてよい例えばミキシング回路４０８１００を含んでよい。
幾つかの例証的態様では、例えば後述のように、ミキシング回路４０８１００は、例えば第２バイアス電圧４０８１８５、例えばＶＳＳが第１電圧端子４０８１７０に印加されるべきであり、且つ第１バイアス電圧４０８１７５、例えばＶＤＤが第２電圧端子４０８１８０に印加されるべきであるとき、例えばダウンコンバージョンモードで動作するよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、ミキシング回路４０８１００は、例えばダウンコンバージョンモードで、ＲＦ端子４０８１０６における第１ＲＦ信号４０８１０６を例えばＩＦ端子４０８１６０における第１ＩＦ信号４０８１６３へとダウンコンバートするよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、ミキシング回路４０８１００は、例えばアップコンバージョンモードで、例えばＩＦ端子４０８１６０における第２ＩＦ信号４０８１６６を例えばＲＦ端子４０８１０５における第２ＲＦ信号４０８１０３へとアップコンバートするよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、ミキシング回路４０８１００は、トランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８を含む複数のトランジスタを含む例えばギルバートセル４０８１２０を含んでよい。
幾つかの例証的態様では、ギルバートセル４０８１２０の複数のトランジスタ、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８は、１つ以上のＦＥＴを含んでよい。
幾つかの例証的態様では、ギルバートセル４０８１２０の複数のトランジスタ、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８は、例えばアップコンバージョンモードで例えば第２ＩＦ信号４０８１６６を第２ＲＦ信号４０８１０３へとアップコンバートするよう、及び／又は例えばダウンコンバージョンモードで例えば第１ＲＦ信号４０８１０６を第１ＩＦ信号４０８１６３へとダウンコンバートするよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、ミキシング回路４０８１００は、例えばギルバートセル４０８１２０の複数のトランジスタのドレイン、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のドレインをＲＦ端子４０８１６０に及び第１電圧端子４０８１７０に結合するよう構成されてよい例えば第１変圧器４０８１１０を含んでよい。
幾つかの例証的態様では、例えば後述のように、ミキシング回路４０８１００は、例えばギルバートセル４０８１２０の複数のトランジスタのソース、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のソースをＩＦ端子４０８１６０に及び第２電圧端子４０８１８０に結合するよう構成されてよい例えば第２変圧器４０８１３０を含んでよい。
幾つかの例証的態様では、例えば後述のように、ミキシング回路４０８１００は、例えばＬＯ信号４０８１３６を例えばギルバートセル４０８１２０の複数のトランジスタのゲート、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のゲートに結合するよう構成されてよい例えばＬＯ端子４０８１３２を含んでよい。
幾つかの例証的態様では、ＬＯ端子４０８１３２は、ギルバートセル４０８１２０にＬＯ信号４０８１３６の正ＬＯ信号（ＬＯ＋）成分及び／又は負ＬＯ信号（ＬＯ－）成分を適用するよう構成されてよい。
幾つかの例証的態様では、第１変圧器４０８１１０は、例えばダウンコンバージョンモードで、例えば第１ＲＦ信号４０８１０６及び第２バイアス電圧４０８１８５、例えばＶＳＳをギルバートセル４０８１２０の複数のトランジスタのドレイン、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のドレインに供給するよう構成されてよい。
幾つかの例証的態様では、例えば、ギルバートセル４０８１２０は、例えばダウンコンバージョンモードで、第１ＲＦ信号４０８１０６をＬＯ信号４０８１３６と混合して、混合ＲＦ信号をギルバートセル４０８１２０の複数のトランジスタのソース、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のソースに供給するよう構成されてよい。
幾つかの例証的態様では、第２変圧器４０８１３０は、例えばダウンコンバージョンモードで、例えばギルバートセル４０８１２０の複数のトランジスタ、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のソースにおける混合ＲＦ信号を第２ＩＦ信号４０８１６３へと結合するよう構成されてよい。
幾つかの例証的態様では、例えば後述のように、第２変圧器４０８１３０は、例えばアップコンバージョンモードで、例えば第２ＩＦ信号４０８１６６及び第２バイアス電圧４０８１８５、例えばＶＤＤをギルバートセル４０８１２０の複数のトランジスタ、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のソースに供給するよう構成されてよい。
幾つかの例証的態様では、例えば、ギルバートセル４０８１２０は、例えばアップコンバージョンモードで、第２ＩＦ信号４０８１６６をＬＯ信号４０８１３６と混合して、混合ＲＦ信号をギルバートセル４０８１２０の複数のトランジスタ、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のドレインに供給するよう構成されてよい。
幾つかの例証的態様では、第１変圧器４０８１１０は、例えばアップコンバージョンモードで、例えばギルバートセル４０８１２０の複数のトランジスタ、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のドレインにおける混合ＩＦ信号を第１ＲＦ信号４０８１０３へと結合するよう構成されてよい。
幾つかの例証的態様では、ミキシング回路４０８１００は、例えば第１電圧端子４０８１７０に動作可能に結合されてよい第１スイッチ４０８１４０を含んでよい。例えば、アップコンバージョンモードで、第１スイッチ４０８１４０は、第１バイアス電圧４０８１７５、例えばＶＤＤを、ギルバートセル４０８１２０の複数のトランジスタのドレイン、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のドレインに結合してよい。例えば、例えば後述のように、ダウンコンバージョンモードで、第１スイッチ４０８１４０は、第２バイアス電圧４０８１８５、例えばＶＳＳを、ギルバートセル４０８１２０の複数のトランジスタ、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のドレインに結合してよい。
幾つかの例証的態様では、制御信号４０８１９０は、第１バイアス電圧４０８１７５、例えばＶＤＤ、又は第２バイアス電圧４８１８５、例えばＶＳＳを、ギルバートセル４０８１２０に第１変圧器４０８１１０を介して選択的に印加するよう第１スイッチ４０８１４０を制御するよう構成されてよい。
幾つかの例証的態様では、第１スイッチ４０８１４０は、例えばアップコンバージョンモードで第１バイアス電圧４０８１７５、例えばＶＤＤを例えば第１電圧端子４０８１７０からギルバートセル４０８１２０の複数のトランジスタのドレイン、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のドレインに結合するよう構成されてよい複数のトランジスタを含んでよい。
幾つかの例証的態様では、第１スイッチ４０８１４０は、例えばダウンコンバージョンモードで第２バイアス電圧４０８１７５、例えばＶＳＳを例えば第１電圧端子４０８１７０からギルバートセル４０８１２０の複数のトランジスタのドレイン、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のドレインに結合するよう構成されてよい複数のトランジスタを含んでよい。
幾つかの例証的態様では、ミキシング回路４０８１００は、例えば第２電圧端子４０８１８０に動作可能に結合されてよい第２スイッチ４０８１５０を含んでよい。例えば、アップコンバージョンモードで、第２スイッチ４０８１５０は、第２バイアス電圧４０８１８５、例えばＶＳＳを、ギルバートセル４０８１２０の複数のトランジスタ、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のソースに結合してよい。
幾つかの例証的態様では、ダウンコンバージョンモードで、第２スイッチ４０８１５０は、第１バイアス電圧４０８１７５、例えばＶＤＤを、ギルバートセル４０８１２０の複数のトランジスタ、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のソースに結合してよい。
幾つかの例証的態様では、制御信号４０８１９５は、例えば第１バイアス電圧４０８１７５、例えばＶＤＤ、又は第２バイアス電圧４０８１８５、例えばＶＳＳを、ギルバートセル４０８１２０に第２変圧器４０８１３０を介して印加するよう第２スイッチ４０８１５０を制御するよう構成されてよい。
幾つかの例証的態様では、第２スイッチ４０８１５０は、例えばダウンコンバージョンモードで第１バイアス電圧４０８１７５、例えばＶＤＤを例えば第２電圧端子４０８１８０からギルバートセル４０８１２０の複数のトランジスタのソース、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のソースに結合するよう構成されてよい複数のトランジスタを含んでよい。
幾つかの例証的態様では、第２スイッチ４０８１５０は、例えばアップコンバージョンモードで第２バイアス電圧４０８１７５、例えばＶＳＳを例えば第２電圧端子４０８１８０からギルバートセル４０８１２０の複数のトランジスタのソース、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８のソースに結合するよう構成されてよい複数のトランジスタを含んでよい。
幾つかの例証的態様では、例えば後述のように、第１スイッチ４０８１４０及び／又は第２スイッチ４８０１５０は、例えばギルバートセル４０８１２０の複数のトランジスタに印加されるべき第１及び第２バイアス電圧の間で切り替えるよう構成されてよい例えば複数のトランジスタを含んでよい。
例えば、図４０８に示すように、スイッチ４０８１５０の複数のトランジスタは、トランジスタ４０８１５６及びトランジスタ４０８１５３を含んでよい。例えば、例えば後述のように、トランジスタ４０８１５６は第１バイアス電圧４０８１７５、例えばＶＤＤを例えばギルバートセル４０８１２０の複数のトランジスタに印加するよう構成されてよい。例えば、例えば後述のように、トランジスタ４０８１５３は第２バイアス電圧４０８１７５、例えばＶＳＳを例えばギルバートセル４０８１２０の複数のトランジスタに印加するよう構成されてよい。
例えば、トランジスタ４０８１５６は、トランジスタ４０８１５６のゲートにおける制御信号４０８１９５の電圧レベルが例えば１～５ボルトの範囲内にあり得るとき、例えば第１バイアス電圧４０８１７５、例えばＶＤＤをギルバートセル４０８１２０の複数のトランジスタ、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８に印加するよう構成されてよい。例えば、トランジスタ４０８１５３は、トランジスタ４０８１５３のゲートにおける制御信号４０８１９５の電圧レベルが例えば１～５ボルトの範囲内にあり得るとき、例えば第２バイアス電圧４０８１８５、例えばＶＳＳをギルバートセル４０８１２０の複数のトランジスタ、例えばトランジスタ４０８１２２、４０８１２４、４０８１２６、及び／又は４０８１２８に印加するよう構成されてよい。
幾つかの例証的態様では、トランジスタ４０８１５３及び／又は４０８１５６はＦＥＴを含んでよい。他の態様では、トランジスタ４０８１５３及び／又は４０８１５６は任意の他の種類のトランジスタを含んでよい。
ｍｍＷａｖｅ ＲＦＥＭの課題は、高アンテナゲインを有する完全な又はほぼ完全な指向性カバレッジを提供することである。通常、これは、ビームステアリングを提供するフェーズドアレイアンテナにより達成される。しかしながら、（平面パッチアンテナのアレイのような）フェーズドアレイアンテナの使用は、それ自体では限られた角度カバレッジしか提供しない。ビームステアリングはエネルギーを対象受信器へ直接向けるのに役立ち得るが、単純なアレイはビームステアリングのステアリング角度のカバレッジを制限してしまう。さらに、ＲＦ信号の極性も、少なくともモバイルデバイスへ送信するときに、モバイルデバイスの位置又は方向が保証できず、送信信号の極性がモバイルデバイスの位置又は方向に適切に一致しないことがあるために最適より悪い信号受信をもたらすという理由で、ｍｍＷａｖｅ ＲＦＥＭの課題である。
これらの課題は、ここに記載の態様において解決される。本開示の幾つかの態様では、パッチアンテナが使用される。パッチアンテナは、アンテナ素子パターンを印刷回路基板（ＰＣＢ）のような絶縁誘導体基板に接合された金属トレースにエッチングすることにより製造される狭帯域幅広ビームアンテナを含む。幾つかの場合には、アンテナの接地面は、接地面を形成し得る基板の反対側に接合された連続的又はほぼ連続的な金属層を用いて形成できる。他の場合には、アンテナの接地面は、アンテナ素子パターンと同じ側に接合された連続的又はほぼ連続的な金属層を用いて形成できる。
本開示の幾つかの態様では、接地されてよい１つ以上の集積回路（ＩＣ）シールドカバーが、アンテナ接地面として使用されてよい。このようなシールドカバーの接地面としての使用は、パッチアンテナを制限せず、モノポールアンテナ、ダイポールアンテナ、及びこれらの全部又は一部の組み合わせにも適用可能である。
パッチアンテナの議論を続けると、パッチアンテナは、ＲＦ送信のための回路基板に印刷された金属ストリップであり得るマイクロストリップの使用により実装されてよい。一般的なマイクロストリップアンテナ形状は、正方形、長方形、円形、及び楕円形であるが、任意の連続的形状が可能である。本開示の幾つかの態様では、パッチアンテナは、誘電性基材を使用せず、代わりに誘電性スペーサを用いて接地面の上方に取り付けられた金属パッチで構成される。金属パッチは、一方で接地面として機能するシールドに出来る限り近く（他のシステム要件に相応して）取り付けられ得る。構造は、上記で示唆した狭帯域より広い帯域幅を提供するよう実装されてよい。このようなアンテナは非常に低いプロファイルを有し、機械的に頑丈であり、システムの必要に従うよう形状を定められるので、それらはモバイル無線通信デバイスに組み込むことができる。
本開示の幾つかの態様では、アンテナは厳しい空間的制限を前提とし得る。例えば、アンテナがＵＥのようなモバイルデバイスの一部として使用されるとき、アンテナは、電気ボードの間取図面積に対する制限及び／又は高さ制限を生じ得るモバイルデバイスの厚さに対する制限のような空間制限を受け得る。
空間制限を解決するために、本開示の幾つかの態様では、アンテナは、アンテナの幾つかの要件を満たすためにＩＣシールドを接地面として使用し得る。例えば、ＩＣシールドは、任意の事象におけるシステム要件であってよく、モバイルデバイス内への反射による放射電力損失が低い又は最小である、モバイルデバイスから放射を主に外へ向ける放射パターンを提供するために使用できる。これは、アンテナが所望の放射を提供すると同時に、幾つかの例ではＧＬＯＮＡＳＳ（Globalnaya Navigatsionnaya Sputnikovaya Sistema）の要件に起因する限られた空間の制限内で動作することを可能にする。
本開示の幾つかの態様では、アンテナは１つ以上のＳＭＤとして統合できる。多くの場合、ＳＭＤアンテナは薄い厚さを有することができ、これはモバイルデバイスの厚さ要件に従うのに役立つ。ＳＭＤ自体が、本特許の文脈では、ＳＭＤ上に又はその内部にアンテナ又は給電線を印刷する又は他の方法で固定するのに適する材料を有してよい。ＳＭＤは、無線周波数集積回路（ＲＦＩＣ）を収容する主パッケージの材料と同様の高周波数材料であってよい。特定のソリューションに依存して、材料は、主パッケージと同じものに又は異なる誘電率を有するよう選択され得る。例えば図４６の積層パッチソリューションを最適化し又は向上するために、誘電率は主パッケージの誘電率より低くなるよう選択できる。標準的に、良好なアンテナ性能のためには、低誘電率及び低誘電正接（loss tangent）が望ましい。本開示の幾つかの態様では、モバイルデバイスの厚さより小さい高さを有するＳＭＤアンテナは、使用されていないオンボードの利用可能な高さを生かすことができる。例えば、アンテナは、モバイルデバイス内にあるＳＭＤ上に及び／又はその内部に実装されてよく、さもなければモバイルデバイス内にはアンテナのための十分な床面積がないだろう。本開示の幾つかの態様では、ＳＭＤアンテナは、印刷回路基板（ＰＣＢ）にはんだ付けできる。
さらに、本開示の幾つかの態様では、所望の送信又は受信信号の給電の配置は、有利なことに、前述の及び他の目的のために使用できる。例えば、給電は、図５２Ｂ及び５２Ｃに関して後述するように、インピーダンス整合のために使用できる。
本開示の幾つかの態様では、アンテナ種類は、単一偏波を提供してよい。本開示の幾つかの態様では、アンテナ種類は、偏波共用を提供してよい。一般に、幾つかの偏波方向が達成のために試される。この問題は、以下に開示されるアンテナ構造及び組み合わせにより解決され又は少なくとも改善され得る。
本開示の幾つかの態様では、アンテナは、単一、二重、又は複数偏波能力を提供してよい。本開示の幾つかの態様では、異なる種類の複数のアンテナが、角度カバレッジ及び偏波カバレッジを提供するために使用される。本開示の幾つかの態様では、複数の異なるアンテナ種類が、単独で、又はアンテナのフェーズアレイの組み合わせにおけるように互いに関連して動作する。
本開示の幾つかの態様では、フェーズドアレイアンテナ内に実装される複数の異なるアンテナ種類が、互いに関連して動作しているとき、それらは、コントローラにより及び／又はコードブックにより制御されてよく、被制御アレイが、モバイルデバイスにおいて受信した偏波信号の強度に依存して必要に応じて垂直、水平、及び／又は多様な偏波を提供できるようにする。
本開示の幾つかの態様では、モバイルデバイスにおいて受信した偏波信号の強度は、アンテナ又はアンテナアレイコントローラにフィードバックされ、本開示の幾つかの態様ではＵＥであってよい受信器において適切な偏波を提供するアンテナアレイを順番に始動する又は給電するよう制御し、それにより全体的な角度カバレッジを向上する。したがって、本開示の幾つかの態様では、複数の異なるアンテナ種類が、１つ以上の方向で偏波カバレッジを提供するために一緒に動作されてよい。これらの利点は、本文書の説明において以下で一層明確にされる。
低コスト平面アレイの使用は、スキャニング制限のために縮小されたカバレッジ及び劣化したサービスをもたらすだろう。カバレッジは、追加コストで追加アンテナアレイを追加することにより復旧できる。ミリメートル波周波数における追加アンテナアレイは、少ない追加コストでカバレッジを拡張し、超高データレート通信のための低コストシステムを可能にできる。
幾つかの態様では、ここに記載されるアンテナ（又はアンテナ関連）回路は、図３Ａに示すｍｍＷａｖｅ通信回路のアンテナアレイ３０に組み込むことができる。しかしながら、アンテナ回路はこれに限定されない。
図４０９Ａは、本開示の幾つかの態様による、アンテナ４０９０５を含むフェーズアレイ４０９０３に結合されるＲＦＩＣ４０９０１内にあってよいトランシーバを４０９００で示す。トランシーバは、本開示の幾つかの態様では６０ＧＨｚ無線で動作してよいＲＦＩＣ４０９０１を含む。フェーズアレイ構成は、６０ＧＨｚにおける伝搬損失を克服するため、及び長距離に渡る数Ｇｂ／ｓ通信を可能にするために使用される。ＲＦＩＣ４０９０１は、基材４０９０７上に位置するパッチ又は他の種類のアンテナであってよいアンテナ４０９０５を含むフェーズアレイ４０９０３に結合されてよい。しかしながら、このようなフェーズアレイトランシーバは、所要システム仕様を超えてローブ性能劣化を生じることなくビームがスキャンされ得る角度を含む、限られたカバレッジ角度に悩まされ得る。
図４０９Ｂは、本開示の幾つかの態様による、元のカバレッジ角度を有するアンテナアレイを示す。元のカバレッジ角度は、ビームＡとＢとの間の角度４０９１１を含み得る。一般に、アンテナアレイのカバレッジ角度は、理想的な１８０度（半空間）より小さい。この限られたカバレッジ角度は、アンテナアレイを使用する通信システムのサービスを劣化させる傾向がある。
本開示の幾つかの態様では、アンテナアレイの通信パス内に配置されたマイクロ波要素は、カバレッジ角度を向上できる。図４０９Ｃは、本開示の幾つかの態様による、フェーズドアレイアンテナと関連して使用されるマイクロ波要素を示す。マイクロ波要素（例えば、レンズ４０９１３）は、ビームを屈折させ、アンテナアレイのカバレッジ角度を角度４０９１１（ビームＡとＢとの間）から角度４０９１５（屈折ビームＡ１とＢ１との間）に拡張するよう構成される。これは、同じ数のアンテナアレイを有する通信システムについて良好な空間カバレッジをもたらす。
図４０９Ｃでは、単純なレンズ４０９１３（例えば、プリズム）がアンテナアレイの上に配置される。レンズ４０９１３のεｒ（誘電率）は空気より高いので、ビームＡは、一直線（Ａ２）に続くのではなく、レンズのより近くに屈折されてビームＡ１になる。アレイのカバレッジ角度の他方にあるビームＢも同様である。レンズによるカバレッジ角度（Ａ１とＢ１との間の角度４０９１５）は、元のカバレッジ角度（Ａ２とＢ２との間の角度４０９１１、図４０９Ｂ及び４０９ＣのビームＡとＢとの間の角度でもある）より大きいことが分かる。この増大した角度は、無線システムのための増大したカバレッジ、及びより小さな停止確率に形を変える。
本開示の幾つかの態様では、マイクロ波要素は、所望の方向への電磁放射のフォーカスを可能にする任意のレンズアセンブリ又はレンズシステムを含み得る。レンズは安価であり得る。本開示の幾つかの態様では、レンズの変則性は、大部分の指向性ミリメートル波システムにおいて存在するビームフォーミングトレーニングにより対処される。本例におけるビームフォーミングトレーニングは、所望の方向を指す最適ビームの生成を可能にするアルゴリズム及び／又は手順を意味し得る。一例として、試験用デバイス（device under test）（ＤＵＴ）が送信器（ＴＸ）として構成されるとき、ＤＵＴのビームを較正するために基準受信器が使用できる。ＤＵＴ ＴＸビームは、各ＤＵＴアンテナ素子におけるＴＸ信号の重み（位相及び可能な振幅）を調整して、基準受信器における信号が最大化される又は高度に向上されるようにすることにより、調整できる。これは、ＲＦＩＣにおける並びにアンテナ及びレンズにおけるＴＸの非理想的性質を補償し得る。平面フェーズアレイは最も低コストなソリューションをもたらし得るので、議論において平面フェーズアレイが想定されている。しかしながら、当業者は他の種類のフェーズアレイが使用されてよいことを認識する。
本開示の幾つかの態様では、マイクロ波要素は反射体を含み得る。図４０９Ｄは、本開示の幾つかの態様による、フェーズドアレイアンテナと関連して使用されて、放射ビームを屈折させ、カバレッジ角度を拡張する、凸状反射体４０９２３を示す。図４０９Ｂ及び４０９Ｃにおけるように、アンテナフェーズアレイは、ビームＡとＢとの間の角度４０９１１を含む、元の縮小したカバレッジ角度を有する。角度４０９１１は、スキャニングによりカバーされる限られたカバレッジ角度を表す。ビームＡ及びＢは、凸状反射体４０９２３に反射され、結果として、元のカバレッジ角度（ビームＡとＢとの間の角度４０９１１）より広いカバレッジ角度（例えば、ビームＡ１とＢ１との間の角度４０９１５）を生じる。
本開示の幾つかの態様では、マイクロ波要素はレンズ４０９１３及び反射体４０９２３の組み合わせを含み得る。非反射アレイの組み合わせ（例えば、非反射体を有するアレイ）から生じる比較的小さなビームステアリングは、反射体４０９２３による反射後により大きなカバレッジ角度に対応する。例えば、図４０９Ｄの態様において反射体４０９２３からの反射後に生じる角度４０９１５は、反射体からの反射前の角度４０９１１より大きい。したがって、フェーズアレイが約プラス又はマイナス４５度のステアリングに制限される場合、本開示の幾つかの態様では、反射体は、この角度範囲をプラス又はマイナス９０度にまで増大できる。
本開示の幾つかの態様では、凸状反射体４０９２３は球形反射体を含む。凸状反射体４０９２３はシステム要件に従うよう設計され得る。幾つかの例では、凸状反射体４０９２３は、様々な種類の反射体曲率を使用でき、システム要件を満たすためにフェーズアレイからの様々な距離に配置できる。
本開示の幾つかの態様では、凸状反射体４０９２３は、過度の実験を伴わずに非線形ビーム拡張を提供するよう構成され得る。ここで、反射後のカバレッジ角度はビームステアリングの増大と共に増大する。一例として、非反射の例と比べて１．５倍の初期増大反射カバレッジが達成される場合、フェーズアレイビームステアリング範囲の限度に近付くビームステアリングは、２倍以上の増大した反射カバレッジを達成し得る。したがって、ビームステアリングの増大に起因する増大したカバレッジを示す。この向上したカバレッジは、より小さなステアリング角度におけるステアリング角度分解能の過度な量の犠牲を伴わず、利点である。この非線形ビームカバレッジ拡張は、異なる種類の反射体曲率について、反射体からのフェーズアレイの様々な距離に対するビームステアリングの量の関数としてプロットできる。
６０ＧＨｚ又は２８ＧＨｚのようなｍｍＷａｖｅ周波数を通信のために使用するとき、比較的高いアンテナゲインが使用される。一方で、高いアンテナゲインが単一ビームパラボラアンテナにより得られ、このようなアンテナは高価であり動作のために相当な電力を必要とする。
この問題を解決するために、ＲＦＥＭは、アンテナ（例えば１６個の素子）のフェーズアレイ、又は複数のこのようなフェーズアレイを、カセグレン（Cassegrain）又は一態様では印刷反射体アンテナのような他の種類の反射体アンテナの実質的に焦点において、使用するよう構成され得る。１つの効果は、焦点において、送信信号が反射体自体を用いて増幅され、結果としてより高いゲインを有するより焦点のあったビームを生じることである。さらに、一態様ではパッチアンテナの１つより多くのフェーズアレイが反射体アンテナの焦点に又はその近くに配置される場合、後に更に詳しく議論するように、同じアンテナ又は反射体からセクタ化された複数のスキャン領域が生じる。配置に関して、実装がｍｍＷａｖｅ周波数のためであるとき、ＲＦＥＭは、本開示の幾つかの態様では、目的が焦点を照射することである現在の使用における大型アンテナの固定具と類似するがそれより遙かに小さな、アームのような固定具を通じて搭載されて、中央給電で複数のＲＦＥＭの位置を可能にする。本開示の幾つかの態様における代替の配置は、カセグレンディッシュ又は印刷反射体を囲む、少数の（場合によっては２個）小さな且つより短いアームを用いてよい。ＰＡＦの配置において許容範囲が考慮されるべきである。
幾つかの態様では、許容範囲は、所望の性能を得るために、正確な中心（又は本開示の幾つかの態様では下部）から約５％～１０％の距離であると考えられる。位置が前述の許容範囲内にない場合でも、システムは、依然としてここに記載のように動作するが、性能において線形劣化が存在し得る。カセグレンアンテナ又は印刷反射体アンテナが使用されるかは、トレードオフであり得る。カセグレンアンテナは、印刷反射体アンテナより高いゲイン（及び範囲）を提供できるが、カセグレンアンテナは印刷反射体より遙かに大きく、重く、且つ高価である。多くはシステム要件に依存する。本開示の幾つかの態様では、媒体範囲だけが要求され、これらの態様では、印刷反射体がより良い選択であってよい。
５ＧｍｍＷａｖｅのようなフェーズアレイ通信システム及びこれらの技術において実装されるＷｉＧｉｇアクセスポイント及び基地局は、マルチセクタ及びマルチユーザカバレッジを提供するという目的を湯ｕｓル。ここで議論される態様は、マルチセクタ及びマルチユーザカバレッジのためのｍｍＷａｖｅフェーズドアレイアンテナの実装で低コスト、高実効輻射電力（Equivalent Isotropic Radiated Power）（ＥＩＲＰ）を可能にする。セクタは、ｍｍＷａｖｅアレイのビーム走査が効果的であるアジマスにおける角度範囲（標準的にはプラス又はマイナス６０度）を含む。さらに、開示の実装は、（セクタ毎に配置される）単一アレイのマルチ周波数能力を提供することを目的とする。これは、図４１０～４１５に示されるように、３個（以上）の別個のｍｍＷａｖｅフェーズアンテナアレイを反射体に基づくアンテナの給電領域内に物理的に搭載することにより達成できる。これらのフェーズアレイは、以下では「フェーズアレイフィーダ（Phased－Array－Feeders）」（「ＰＡＦ」）として参照されることがある。各アンテナアレイはアンテナアレイの最適給電位置に対して異なる位置に配置されてよいので、各アンテナアレイのビーム走査パターンは、後述の図４１６のセクタ化で見られるように異なるように傾けられる。
しかしながら、アンテナアレイがカセグレン又は反射体アレイの中央に置かれる場合、ｍｍＷａｖｅ周波数において、ｍｍＷａｖｅアンテナアレイ自体、及び該ｍｍＷａｖｅアンテナアレイの保持機構が反射体の放射を損なうので、問題が生じる。これは、ｍｍＷａｖｅの高い周波数においては、例えば約５ＧＨｚの周波数を有する低周波数アレイと反対に、基本的にいかなる障害物も、木又はプラスチックのような非金属物体でさえも、通信を実際に遮り又はその他の場合には干渉するために生じ得る。したがって例えば、ディッシュの真ん中に適合する小さなアンテナアレイのための比較的大きな機械的ホルダーを設置することは、放射の減損を生じることがある。１つの解決策は、アンテナアレイを実質的に焦点に置くことである。この問題を改善する別の方法は、フェーズアレイを反射体の側面又は底面に傾けて置き、ビームが反射体の焦点に当たるよう、及び照射が反射体の焦点に位置するビームをエミュレートするようにすることである。
図４１０は、アンテナアレイがカセグレンアレイ又は反射体アレイの底面に配置されるときの、フェーズアレイ／反射体の組み合わせの動作を示す。ここで、図４１０は、小さなフェーズアンテナアレイを使用することにより、ビームが基本的に反射体又はカセグレンアンテナの焦点に当たるよう、ビームが方向付けられることを示す。
本開示の幾つかの態様では、高アンテナゲインを有するマルチセクタアンテナアレイは、大規模アンテナアレイ（Massive－Antenna－Arrays）を用いて実装できる。大規模アンテナアレイは、使用されることの多い８、１６、３２、又は６４個の要素アレイより遙かに多くの番号付けされたアンテナ素子を有する１つのアレイのコヒーレントな組み合わせを含み、又は複数のアレイを含み、いずれの場合も高ゲインビームを生成する。このような素子の数は、本開示の幾つかの態様では、数百の範囲であり得る。次に、方向態様毎のこのようなマルチアレイの割り当て（例えば、互いに６０度に物理的に位置付けられた３個のマルチアンテナアレイ）は、図４１０～４１５に示した３個のＰＡＦの構成とそっくりに実装され得る。
反射体の焦点に又はその近くに配置される複数のフェーズアレイフィーダの更なる利点は、例えば以下を含む：
ａ．各セクタのアンテナの寸法を拡大することなく、単に追加ＰＡＦを追加することによって、簡単な形状因子でセクタを追加する；
ｂ．スループット又は実効輻射電力（ＥＩＲＰ）の劣化を伴わずユーザを追加する（例えば、異なるセクタ内で２つの異なるフェーズアレイフィーダ（ＰＡＦ）が作動し、大規模アンテナアレイのような他の方式では、各ユーザがアレイ要素の半分を得る）；
ｃ．反射体を変更することによりＥＩＲＰがより高くなる；
ｄ．より多くのセクタを生成するためにフェーズアレイフィーダ（ＰＡＦ）を追加することは、各ＰＡＦが「独立」であるために、熱問題を生じない。
アンテナアレイが反射体に基づくアンテナの給電部に配置される場合には、そのビーム走査能力の一部は依然として保存される。本開示の幾つかの態様では、アンテナアレイが（反射体アレイの給電部に搭載されずに）開放空気中で使用される場合、そのプラス又はマイナス３ｄＢの標準的走査範囲は、約プラス又はマイナス６０度である。このようなアレイが反射体に基づくアンテナの給電部に搭載されると、走査範囲は（約）プラス又はマイナス３０度にまで縮小される。ゼロ度基準点に対する走査範囲は、反射体アンテナの中のアンテナの物理的位置に依存して変化する。
アレイが反射体の理想的焦点の近くに搭載されるほど、その走査範囲はより対称的になり、（ゼロアジマス付近の）－３０～＋３０度の範囲になり得る。アンテナアレイが理想的焦点から遠く配置されると、その走査範囲は、（焦点からのアンテナの距離に比例する）異なる角度に中心を置く。各フェーズアレイフィーダは、１つの周波数で又は複数の周波数（例えば、それらは２の倍数なので、６０ＧＨｚ及び２８ＧＨｚ）で動作できる。
マルチ給電部は、本開示の幾つかの態様によると、図４１０、４１２、４１４に示すような印刷反射体アンテナアレイ、又は図４１１、４１３、４１５に示すようなパラボラ形状のカセグレンアンテナに搭載できる。
図４１０は、本開示の幾つかの態様による、第１構成の印刷反射体と関連して使用される複数のフェーズアレイを示す。図４１０では、参照符号は印刷反射体４１０１０を示し、３つのフェーズアレイ４１０２０、４１０３０、４１０４０がアンテナの下部に配置される。ここに記載の態様は、２つのノード又はエンドポイント間の通信のようなポイントツーポイント通信で使用され得るので、フェーズアレイは、送信モードで又は受信モードで使用されてよく、タイミングはシステム動作に従い制御される。フェーズアレイ４１０２０、４１０３０、４１０４０は、送信モードで反射体４１０００に向けて送信していてよい。側面図に、受信モードが作動しているときの入射ビーム４１０５０、４１０６０、４１０７０が示される。反射体４１０１０は、正面図（反射体の中を見ている）、側面図（反射体の側面から見ている）、及び上面図（反射体の上から下方向に見ている）に示される。これらの図面は、記載を容易にするために機械製図の観点で、伝統的に正面図、側面図、及び上面図と命名される。しかしながら、モバイルデバイス内に組み合わせが存在する場合、図面は異なる方法で命名されてよい。例えば、図４１０で正面図と呼ばれるものがモバイルデバイスの中を下方向に見るものに対応し、図４１０で上面図と呼ばれるものが反射体の下部領域を称するものを見ていてよい。図４１０に示す図面は、図４１１～４１５にも該当する。
図４１１は、本開示の幾つかの態様による、第１構成４１１００の、つまりカセグレンアンテナの底面にあるカセグレンアンテナと関連して使用される複数のフェーズアレイを示す。
図４１２は、本開示の幾つかの態様による、第２構成４１２００の、つまり中央領域にある印刷反射体と関連して使用される複数のフェーズアレイを示す。上面図は、反射体の上から下を見ている図を示す。アレイセクタ１及びアレイセクタ３は、基本的に適切な大きさに描かれるが、アレイセクタ２はアレイセクタ２を図面内の他の２つのアレイと区別するために小さく描かれる。図４１３、４１４、４１５は、上面図におけるアレイセクタ１、アレイセクタ２、及びアレイセクタ３に関して同様である（又は同様に描かれる）。
図４１３は、本開示の幾つかの態様による、第２構成４１３００の、つまり中央領域にあるカセグレンアンテナと関連して使用される複数のフェーズアレイを示す。
図４１４は、本開示の幾つかの態様による、第３構成４１４００の、つまり反射体の周囲にある、印刷反射体と関連して使用される複数のフェーズアレイを示す。
図４１５は、本開示の幾つかの態様による、第３構成４１５００の、つまり反射体の周囲にある、カセグレンアンテナと関連して使用される複数のフェーズアレイを示す。
本開示の幾つかの態様において、３つのアレイ、アレイセクタ１、アレイセクタ２、及びアレイセクタ３は、ＲＦＥＭを含み又はその部分である。ＲＦＥＭは、実際には、図４１０～４１５に示すように反射体の底面に位置しない。代わりに、それらは、図中に示されない機械的アームにより反射体の中に又はその中心近くに保持される。
各フェーズアレイフィーダの異なる物理的位置は、各アンテナアレイから特定角度だけシフトされたセクタ化された走査パターンを生成し、高ゲインのセクタ化されたような配置を生成する。理想的には、このようなアレイの各走査パターンの中心の間のバイアスは、図４１６に示すように６０～９０度の程度であるべきである。図４１６は、本開示の幾つかの態様による、反射型アンテナと関連して使用される複数のフェーズアレイから生じるセクタ化４１６００の上面図を示す。ｍｍＷａｖｅ周波数では、アンテナアレイからのビームは、概念的にはレーザビームのように非常に狭く、セクタに渡りスキャンされ得る。ナロービームは４１６０１で示され、セクタに渡るビーム走査は両矢印により示される。
図４１７は、本開示の幾つかの態様による、セクタ化走査領域の各セクタにおける走査を示す。Ｘ軸は、反射体アンテナに焦点を当てるアンテナアレイからのビームの走査角度である。Ｙ軸は、ビームの振幅である。ここでの議論は、セクタ１に関するが、セクタ２及びセクタ３（及びフェーズアレイフィーダの数に依存して、追加セクタ）についての動作も同様である。セクタ１では、走査ビームの振幅の変動がある。この議論で与えられる数値は、単なる例であり、実際にテストされる数値を表さない。
ビーム振幅４１７０１は、ビームが例えばボアサイトに比べてマイナス５０度まで調整されているとき、生じる。ビーム振幅４１７０３は、ビームが例えばボアサイトに比べてマイナス２０度近くに調整されるとき、生じる。ビーム振幅４１７０５は、ビームが例えばボアサイトに比べてマイナス１０度まで調整されているとき、生じる。ビーム振幅４１７０７は、ビームがセクタ１のボアサイトに調整されるとき生じる。各ビーム調整角度の振幅変動について、ビームがスキャンされるとき、振幅減衰が存在する傾向がある理由は、フェーズアレイフィーダを含むパッチの様々な物理的特徴による。
ここで議論されるＰＡＦ設計はリンクの利点も提供する。（例えば、１つのフェーズアレイフィーダのみを有し、アレイ内に多くのアンテナ素子を備える態様において）１つのセクタのみが使用される例を考える。ＰＡＦがプラス又はマイナス９０度の範囲で走査される場合、或いはプラス又はマイナス８０度の縮約範囲を走査する場合、アレイビームの特定の減衰量が、多くの場合「両側において」（又は「ボアサイトから非常に大きな角度」）と言及される、大きな角度において生じる。ボアサイトにおける高ゲインのアンテナであっても、両側で非常に粗悪なゲインしか提供できない（又は高い劣化を示し得る）。しかしながら、ここに記載のＰＡＦによると、両側の劣化は、マイナス３ｄＢ程度であり、多くの目的のために許容可能な劣化である。したがって、反射体アンテナへのフィーダとして使用されないフェーズアレイと比べて、記載のＰＡＦアプローチによるとリンク割り当て（budget）の利益もある。
言い換えると、多くの場合、底面の中央にフェーズアレイを配置することは有利である。したがって、ビーム給電により、６０ＧＨｚにおいて伝搬がレーザビームと非常に類似し、したがって良好に合焦され、ビーム供給の使用がビームの角度をシフトし、上述の現象が生じるようにするので、ビームは焦点に当たる。さらに、後述のように、図４１０～４１５のように複数のアレイが、異なる走査セクタを生成するために使用できる。
纏めると、フェーズドアレイアンテナは、高ゲインを生じるディッシュ又は反射体アンテナの焦点に置くことができる。フェーズドアレイアンテナを焦点に配置できるだけでなく、さらに、ディッシュにより又は反射体により生成される信号とあまり干渉しないために、反射体の底面に配置できる。さらに、複数のフェーズアレイは、ディッシュの中央に配置でき、ビームが焦点を狙うとき、セクタ化された放射が各フェーズアレイについて反射体の正面の特定領域において生成され、これはまた目標へのセクタ化された放射を生成する。上述のように、同じ現象は、フェーズアレイが反射体の底面又は周囲に配置されるときに生じる。
本開示の幾つかの態様では、ＰＡＦ設計はマルチユーザをサポートできる。システムが複数のユーザをサポートするよう設計される場合、各ユーザへの送信を低下させる（結果として全体的な信号品質を低下させる）代わりに、追加フィーダが同じ反射体に追加され、１つの場所における過度の熱消散のような問題に直面することなく、システム容量及びシステムのサポート可能なユーザ数を増大できる。３つのＰＡＦが図４１０～４１６に示されたが、追加ユーザが追加されるとき、ＰＡＦを介して送信中の送信器からの信号を受信するために、追加ＰＡＦが追加可能である。例えば、図４１５のように、３つのＰＡＦが焦点のような点の周囲の正三角形配置で使用される場合、４個のＰＡＦが該点の周囲の正方形配置で使用されてよい。５個のＰＡＦが同様に（該点の周囲の星形五角形のような配置で）配置されてよい。
この種の反射体／フェーズアレイの１つの用途は、このようなシステムがアクセスポイントに実装されることであってよい。１つのアクセスポイントは、別個のフィーダを有して各セクタの容量を増大するために、別個の異なるセクタに又は各セクタ内でカバレッジを分けることにより、多くのユーザをサポートできる。
偏波に関して、ポイントツーポイントシステムでは、反射体／フェーズアレイが垂直偏波フィーダ（Ｖフィーダ）及び水へ偏波フィーダ（Ｈフィーダ）を備えることは極めて一般的である。本開示の幾つかの態様では、上述のＶフィーダ及びＨフィーダを備える反射体は、垂直偏波及び水平偏波の両方をカバーできる。システムは、垂直偏波又は水平偏波で、又は垂直偏波及び垂直偏波と直交する水平偏波の両方で送信できる。以下に更に詳細に議論するように、一般的にフェーズアレイ内部の各パッチについて２つの給電があり、それらの一方は垂直偏波のためであり、一方は水平偏波のためである。基地局又はアクセスポイントを介してユーザを接続するとき、２つの給電のいずれか（垂直偏波又は水平偏波）は、制御プログラムにより呼び出され、走査又は「セクタスイープ」のために使用され得る。例えば、垂直偏波のみを有する６３個のセクタがある場合、水平偏波を有する１２８個のセクタが存在し得る。セクタは、実際には、フェーズアレイ、位相シフタ、及び偏波の組み合わせであり、偏波問題を軽減できる。
本開示の幾つかの態様では、ＷｉＧｉｇ実装において、偏波技術は単なる走査を含む。一組の位相シフタ及び一組の例えば垂直偏波におけるテスト送信パケットは、受信器へ送信され、受信器は受信信号強度を測定する。水平偏波を有する別のセットが受信器へ送信され、受信器は受信信号強度を測定する。続いて、受信器は、より良好な信号強度を有する偏波を送信し、送信器は次に該偏波で送信する。
本開示の幾つかの態様では、この処理は、最適偏波を連続的に送信するために継続する。これは、非常に高い処理レートを有し且つアンテナのゲインを必要としないように、非常に低い発生レートを有する制御メッセージを用いて達成できる。位相シフタの別の組み合わせを使用する代わりに、別の偏波の給電が使用される。フィーダにおいて垂直偏波及び水平偏波の間に良好な分離が存在するので、システム自体は制限されない。フェーズアレイのパッチアンテナ素子は、良好な分離を有し、反射体は該分離を有意に低下させない。基本的に、各パッチアンテナは、それぞれ同じ情報を有する１つの垂直偏波信号及び１つの水平偏波信号を二重給電し、適切な偏波が適時使用される。
他の態様では、この処理は、特定の基準が満たされると実行され得る。
ここに開示される態様は、本開示の幾つかの態様では、幾つかの小さなアレイが使用されるが、単一の反射体のみが使用されるので、比較的安価である。さらに、３つの反射体の通常のソリューションが使用される場合のように、比較的大きな領域が使用されない。記載のソリューションは、単一の反射体のみが使用されるので、電力効率も良い。記載のソリューションは、低コスト及び小容量で非常に軽量なソリューションを提供する。
順を追って受信器が簡単に議論される。図４１６で、ポイントツーポイント通信では、３つの異なるセクタにおいて送信があってよい。各セクタは、通常、受信器における対応するセクタ、別の反射体又は別の複数のセクタ、複数のフェーズアレイシステムにより見える。送信セクタは別個である。一態様では、セクタ１は第１受信器における一致するセクタ１へ送信し、セクタ２は第２受信器における一致するセクタ２へ送信し、セクタ３は第３受信器における一致するセクタ３へ送信する。上述のように、ビームは非常に狭く、セクタは実に良好に分離される。言い換えると、ビームは確かに非常に狭く、場合によっては３度であるが、図４１６の各三角形が走査を表す場合に走査される。各セクタ走査は、標準的にプラス又はマイナス３０度である。
カセグレン反射体からカセグレン反射体へ、印刷反射体からカセグレン反射体へ、印刷反射体から印刷反射体へ、又は更にはカセグレン反射体若しくは印刷反射体からマルチアンテナアレイへの送信が存在してよい。受信器において、カセグレン又は印刷反射体を使用する代わりに、４又は８個の小さなアレイが一緒に結合されて、マルチアンテナアレイにおいて高ゲインを生成し得る。放射を放出し任意のオプションが保持される。（例えば、基地局から基地局への）ポイントツーポイント通信の代わりに、受信器はスマートフォンであり得る。
前述のコンポーネント／デバイスは、基地局又はスマートフォンのようなモバイルデバイス内に配置できる。基地局内に配置されるとき、コンポーネント／デバイスは、高ゲインで構成され得る。コンポーネント／デバイスがモバイルデバイス内に配置されるとき、コンポーネント／デバイスは、基地局の場合より低いゲインで構成され得る。システムは非常に容易にアップスケールできる。より多くのセクタ又はより多くのユーザを収容するために、システムは、追加フィーダを備える同じ反射体を使用でき、結果として反射体を有しないソリューションの場合と比べて低い熱消散をもたらす。さらに、各フィーダは、他のフィーダと異なる周波数で動作できる。
さらに、送信の種類は、送信器と受信器との間み見通し線が存在するか否かに依存する。見通し線が存在する場合、送信は、走査により、受信器の位置へ向かう。受信器への見通し線が存在しない場合、送信は反射に基づく。
開示の技術は、コンポーネント／デバイスが屋外で展開されるときにも有利であり得る。例えば、開示のコンポーネント／デバイスは通りに、振動又は他の環境要因を受け易い例えば信号機設置される基地局として展開できる。このような用途では、システムは、非常に良好な追跡を提供でき、基地局自体の振動の影響を改善し、基地局は、したがって、スマートフォンを持っている歩行中のユーザを一層効率的に追跡できる。追跡は、特に多くのセクタが反射体によりサポートされるとき、セクタ間のシフトを含み得る。振動の影響は、反射コンポーネント／デバイスがフェーズアレイを利用し及びフェーズアレイがビームを調整できるという事実により、容易に改善できる。したがって、振動が有意に大きい場合、又はスマートフォンが２つのセクタ間に存在することが検出された場合、一例として、セクタ間の切換は振動の影響を軽減するのを支援できる。さらに、振動を改善しなくても、走査ビームは、スマートフォンを持っている歩行中人物の後に従い、信号強度が異なるセクタへの切り替えの必要を示す場合、システムは異なるセクタに切り替え可能である。
図４１８は、本開示の幾つかの態様による、ユーザデバイスに内蔵されてよいアンテナを内部に有するパッケージを示す。個々のパッケージ４１８００及び４１８０２が示される。アイテム４１８０１、４１８０１Ａは、ダイパッケージから外表面への熱伝導機構を含む。
本開示の幾つかの態様では、アイテム４１８０３、４１８０３Ａは、露出されたダイとその周囲のコンフォーマル（conformal）シールドとを有するフリップチップ・チップスケール・パッケージ（flip－chip chip－scale package）（ＦＣ－ＣＳＰ）を含む。他の態様では、アイテム４１８０３、４１８０３Ａは、モールド及び銅ヒートスプレッダを備えるダイを含む。
アイテム４１８０５、４１８０５Ａは、ダイから別の基板へ信号を搬送する積層基材を含む。積層基材は、例えば、プラスチックピングリッドアレイ（plastic pin grid array）（ＰＰＧＡ）、プラスチックボールグリッドアレイ（plastic ball grid array）（ＰＢＧＡ）、及び／又は基板とダイとの間の通信を提供可能な他の基材を含得る。本開示の幾つかの態様では、露出されたダイを有するオーバモールドが全く存在しなくてよい。アイテム４１８０７は、給電され又は励起されるパッチアンテナを含み得る。アイテム４１８０９、４１８０９Ａは、アンテナ４１８１１、４１８１１Ａ、及び４１８１３、４１８１３Ａのような任意の側面に印刷されたアンテナを含むＳＭＤ素子である。本開示の幾つかの態様では、筐体への電気的接続が存在しない。信号は、ダイから基材４１８０５へ、基板へ、伝達され得る。基板４１８０６、４１８０６Ａは、以下に更に詳細に議論するように、印刷された又はＳＭＤ搭載された種々の形式のアンテナを有する。代替として、種々の形式のアンテナがＳＭＤ内に構成されてよい。印刷アンテナ及びＳＭＤアンテナは、筐体内の４１８１５、４１８１５Ａのようなディレクタに結合する。本開示の幾つかの態様では、アイテム４１８１７接地面であり得る。本開示の幾つかの態様では、基材又はＰＣＢの一方又は両方は、ヒートスラグ又は熱伝達要素を含み得る。
図４１９は、本開示の幾つかの態様による、図４１８のパッケージ４１８００又は４１８０２において具現化された１×４ダイポールアンテナの実現されるゲインのグラフを示す。実現されるゲインのグラフ４１９０１は、位置の固定された筺体内のディレクタを有する３０度の角度におけるアンテナの実現されるゲインを示す。しかし、ＰＣＢ内のダイポールはディレクタから離れた種々の高さにあり、高さはグラフのＸ軸においてミクロンの単位で与えられ、“ｈｄｉｐｏｌｅ［μｍ］”はダイポールの配置高さをミクロンで示す。実現されるゲインのグラフ４１９０３は、位置の固定された筺体内のディレクタを有する６０度の角度におけるアンテナの実現されるゲインを示す。しかし、ＰＣＢ内のダイポールは、筐体から離れた種々の高さにある。実現されるゲインのグラフ４１９０５は、位置の固定された筺体内のディレクタを有する９０度の角度におけるアンテナの実現されるゲインを示す。しかし、ＰＣＢ内のダイポールは、離れた種々の高さにある。グラフは、理想的位置が、筐体内のディレクタから妥当に離してダイポールを配置することであると示す。ここで、４１９０１、４１９０３、４１９０５の実現されるゲインは、グラフの左側において通常高く（つまり、Ｘ軸に沿って高さが高くなる）、実現されるゲインのグラフの大部分（つまり、４１９０１、４１９０３）は位置がグラフの右へ移動するにつれて減少する（つまり、Ｘ軸に沿って高さが減少する）。
図４２０は、本開示の幾つかの態様による、図４１９のグラフに関連する放射パターンを示す。図４２０で、ダイポールは、ＰＣＢ４２００３内に実装され又は代替としてＳＭＤコンポーネントとして実装される。ディレクタ４２００１は、筐体の中又は上にあり、筐体内の異なる高さ及び深さに実装され得る。ＰＣＢ４２００３内の接地及び給電構造は４２００５で示される。アンテナパターンチャート４２００７は、４２００９で、アンテナパターンを（アンテナパターンチャート４２００７の外周に沿う）放射角の関数として及びディレクタの位置の関数として示す。ディレクタが４２００１に示されるように実装される場合、放射パターンは回転し、ＰＣＢ４２００３の方向に対して上方向により多くを放射できる。
垂直偏波を有する一部のＷｉＧｉｇ製品のエンドファイアゲインは、それらに非常に小さな形状因子のために、ブロード再度方向と比べて非常に低い。垂直偏波を有するエンドファイアは、ラップトップユーザにとって、タブレットユーザにとって、及びスマートフォンユーザにシナリオにとって、カバレッジにおいて非常に重要である。幾つかの場合には、エンドファイア方向に小さなゲイン及び大きな因子を有するスロット要素が使用された。良好な形状因子を有するがエンドファイア方向に弱いゲイン（ブロードサイドより９ｄＢ低い）を有するモノポールパッチも使用された。
ここに開示の態様は、良好な形状因子を維持しながら、エンドファイア放射を向上できる。本態様は、集積及び個別回路をシールドする製品において使用されるＩＣシールド構造を活用する。シールドは、モノポール積層パッチ及びプラスチック要素の組み合わせに、アンテナアレイの部分として組み込まれる。そうすることにより、アンテナのゲインは、エンドファイア方向に２ｄＢ～３ｄＢだけ向上されることが示された。要素のサイズは、また、同じ帯域幅を保ちながら、最大４０％まで削減された。単一のプラスチック要素が記載されたが、当業者は、本開示の幾つかの態様において、複数のプラスチック要素を使用することが適切であってよいことを理解する。
この組み合わせの利点は、少なくとも部分的に、垂直偏波が現代の通信において広く使用されるという事実から引き出される。これは、垂直偏波による伝搬が、地球の接地面に沿って伝搬するとき、水平偏波より小さな減衰損失を被ることに起因する。開示の組み合わせを使用する受信器及び送信器は、エンドファイア方向に送信するとき、垂直偏波に沿って使用されてよい。このようなモノポールアンテナは、簡易な構造を有しながら所望の垂直偏波を提供するので、良好なソリューションである。幾つかのモノポールアンテナは、無線通信製品においてよく見られる形状因子システム制限において許容できない４分の１波長の高いプロファイルを使用する。従来のモノポールパッチアンテナのエンドファイアゲインは、ＩＣシールド構造と結合された記載のモノポールパッチアンテナにより与えられる３ｄＢ～３ｄＢエンドファイアゲインと比べると、小さい。
図４２１は、本開示の幾つかの態様による、アンテナ接地面としてのＩＣシールドの使用、及び積層パッチアンテナのための反射体を示す。図示の態様では、ＰＣＢ基板４２１０８は、基板の内部構造を示すために透過的に示され、一部又は全部が金属層であり得る複数の平行な層を含む。
モノポールアンテナ４２１００は、金属積層パッチアンテナ素子４２１０４、４２１０６を含み、ＩＣシールド構造４２１０２と結合され、それによりＩＣシールド構造を反射体として及び接地面として使用する。組み合わせは、アンテナの必要とは独立にユーザデバイス内にあるＩＣシールドを活用する。例えば、図５Ａ及び５Ｂに示されるようなＲＦＥＭは、図４２１の４２１０２のような接地シールドを含み、ＩＣ及びＲＦＥＭの個別コンポーネントをシールド目的で覆う。このシールドの存在は、アンテナの放射パターン及びインピーダンスに影響する。むしろ、ＲＦＥＭのこの領域、それにより、その他の場合にはアンテナのために使用され得る無駄な空間を避け、シールドは、以上に示したように、アンテナをより小さく且つ正しく整合させるために、及び放射パターンを好ましい方向に向けるために、反射体及び接地面として使用されてよい。
具体的に、４分の１波モノポールアンテナは、シールドの直ぐ近傍の基板に印刷され得る。４分の１波モノポールが記載されたが、当業者は、所与の態様に適切であり得る場合には、他の波長モノポールが使用されてよいことを理解する。モノポールへの給電点は、図４５２Ｂ及び４５２Ｃに関して後述する方法と同様にインピーダンスを調整するために使用できる。無給電積層デュアルパッチ４２１０４、４２１０６は、本開示の幾つかの態様では、ＷｉＧｉｇの４つのチャネル帯域幅要件のような帯域幅要件を満たすよう広帯域を達成するために使用される。一態様では、底面パッチ４２１０６は、駆動素子であり、後述のように図４２４Ｂ及び４１４Ｃに示すものととても似ている給電線を介して励起される。本開示の幾つかの態様では、パッチ４２１０４は無給電素子である。寸法はシミュレーションにより決定される。議論中の態様では、図４２２中のＺ方向の、駆動素子４２１０６と無給電素子４２１０４との間の間隔は、１８６μｍである。本体用では、パッチアンテナとシールド４２１０２との間の寸法は、図４２２Ａに示すように１６５μｍである。シミュレーションは、パッチアンテナとシールド４２１０２との間の寸法がパッチアンテナの整合及びゲイン特性に影響することを示す。図４２２Ｂは、議論中の態様では、パッチアンテナにより使用されるＰＣＢの長さが１．２５ｍｍであることを示す。図４２２Ｃは、議論中の態様では、パッチ素子４２１０４がパッチ素子４２１０６より６０μｍだけ僅かに小さいことを示す。別の態様では、アンテナ要素４２１０４、４２０１６は同じサイズであり、パッチアンテナとシールドとの間の寸法は４０μｍである。シールド４２１０２は、図４２１及び４２２の励起されたパッチ４２１０６に対して接地層として及び反射体としても動作し、エンドファイア方向にパッチアンテナに約２ｄＢのゲインを与える。したがってパッチアンテナは、エンドファイア方向で動作するとき、モノポールアンテナのように動作する。
モバイルデバイス内の面積空間の密閉が与えられると、パッチアンテナをシールドの近くに位置付けることは困難な場合がある。しかし、目的は、エンドファイア方向のゲインを増大するために、パッチアンテナをシールドの出来る限り近くに配置することであり、シールドとパッチアンテナとの間の距離はシミュレーションにより決定できる。
本開示の幾つかの態様では、エンドファイア動作では、偏波は垂直であり得る。本開示の幾つかの態様では、ブロードサイド動作で、偏波は水平であり得る。エンドファイア方向の垂直偏波は、アンテナのブロードサイド動作での水平偏波より約７ｄＢ～８ｄＢ低いので、記載の組み合わせにより与えられる約２ｄＢ～３ｄＢのゲインは、エンドファイアゲインを向上する重要な態様であり得る。パッチに対するシールドの近さは、アンテナの整合、及びパッチを帯域幅に渡り５０オームに調整することに影響し、アンテナサイズを縮小することに貢献するパッチの幅を狭める。
図４２２は、本開示の幾つかの態様による、給電機構を介して非対称性を示す図４２１に示すモノポールアンテナの側面図である。図４２２のコンポーネントは、図４２１のコンポーネントと同じであり、明確さのために図４２１と同じ参照符号を与えられる。
ＩＣ回路４２２０２は、シールド４２１０２の下に組み込まれるとして示される。これは、図４２４Ａ～４２４Ｅ及び以下に詳細に議論するＩＣシールドを示す他の図に示したシールドと同様又は同じである。図４２２の図面は、縮尺通りではなく、シールド４２１０２は部分図で描かれる。しかし、記載の態様におけるシールドはＩＣを覆い、ＩＣをＲＦ干渉及び電磁干渉からシールドする。ＲＦシールドのより完全な説明は図４５４Ａ及び４６１Ａに示される。駆動素子４２１０６は、ビア４２２０１及び給電ストリップ４２２０３を含むビア給電により給電される。ＰＣＢ４２１０８内のビア４２２０７は、放射素子４２１０６に非常に近い。ビアとパッチとの間の距離は、エンドファイアゲインを最大化するために最適化され又は改善され得る。
図４２３は、本開示の幾つかの態様による、モバイルプラットフォームによるアンテナアレイ構成内にある、直線的であってよいシールドパッチ素子を示す。図４２３は、このようなモノポールパッチアンテナのアレイ内のシールド及びモノポールパッチアンテナの関係を、概して４２３００に示されるシールドの側面に沿って更に明確に示す。アレイの無給電パッチ素子４２１０４のみが示される。
モノポールアンテナを有するダイポールアンテナに遷移する表面実装デバイスを有するダイポールアンテナ
図４２４Ａは、本開示の幾つかの態様による、ダイポールをモノポールを有するダイポールへ遷移するＳＭＤアンテナを備えるダイポールアンテナを示す。概して、図４２１と関連して示されるように、垂直及び水平偏波の両者によりエンドファイアアンテナ放射パターンを生成することは、困難であることが分かっている。ダイポールアンテナは、所要のエンドファイア放射パターンを生成するが、両方の偏波を生成できない。垂直偏波は、壁反射特性にとって、及びドッキングステーションの設置されたベースに適合するために望ましいが、ハンドヘルドデバイスの物理的方向は保証できない。したがって、両方の偏波を提供することが望ましい。
本開示の幾つかの態様では、両方の偏波を提供するために、アンテナはＳＭＤ上に印刷される。表面実装デバイスは、表面実装技術（surface mounted technology）（ＳＭＴ）として参照される場合が多い。ＳＭＤは、組立を容易にするために、標準的なコンポーネント寸法を有し得る。ここで結合されるアンテナは、水平及び垂直偏波放射の両方を有する変形されたダイポール４２４００を含む。
本開示の幾つかの態様では、次の幾つかの段落で分かるように、アンテナは、回路基板上に印刷された２つの水平アームを有するフルダイポールで開始する。したがって、この時点でダイポールであるアンテナは、主に水平偏波を有する。本開示の幾つかの態様では、水平偏波を有意に低減させることなく垂直偏波を追加する垂直アームが、ＳＭＤにより追加される。
図４２４Ａを参照すると、モノポールを有するダイポールに変換するよう構成されるＳＭＤを有するダイポールは、概して４２４００で示される。これは、例えばＧＬＯＮＡＳＳの空間要件を満たすことにより、空間が非常に高価であるモバイルデバイス又は他のデバイス内に実装されてよい。この限られた空間は、適正に機能するアンテナを設計することを困難にする。ＰＣＢ基板又は他の回路基板は、回路基板内部のコンポーネントを示すために透過的に描かれる４２４０３で示される。
本開示の幾つかの態様では、アンテナはダイポール４２４０５、４２４０７を含む。図４２４Ｄ及び４２４Ｅに関して以下に更に詳細に示されるＳＭＤ４２４０９も示される。メタルトレース４２４１１は、後述されるモノポールの一部を含む。空間要件のために、ＳＭＤサイズ「０４０２」が使用されてよい。概して、記載のＳＭＤは特定量の垂直偏波を提供する。
図４２４Ｂは、本開示の幾つかの態様による、図４２４Ａのアンテナのダイポール部分の斜視図である。図４２４Ｂは、４２４０２に、図４２４Ａのダイポールアーム４２４０５及び４２４０７、及び図４２４Ａのビア４２４１３、４２４１３Ａの開始部分を示し、ＳＭＤ素子は未だ追加されてない。ビア４２４１３、４２４１３Ａは、後述の図４２４Ｄ及び４２４Ｅで更に明確に分かる。図４２４Ｃは、本開示の幾つかの態様による、結合ダイポール及びモノポールアンテナを示す。図４２４Ｃの４２４０４に概ね見えるアンテナでは、ＳＭＤ４２４０９は、本開示の幾つかの態様では、ビア４２４１３、４２４１３Ａの長さが例えばアンテナの使用されるユーザデバイス内の高さ制限のために不十分な高さである場合に、上側トレースを含むモノポールを追加している。言い換えると、シミュレーションがアンテナアームが、ユーザデバイスの厚さにより収容できない特定高さであるべきであると示した場合、トレース４２４１１は、本開示の幾つかの態様では、ビア４２４１３、４２４１３Ａに追加され、ＳＭＤ４２４０９の上部に「折り返し」可能である。
図４２４Ｄは、本開示の幾つかの態様による、図４２４Ａのアンテナのモノポール部分の斜視図を示す。アンテナは概して４２４０６で示される。ここでもシールドが４２４０１に見える。金属ビア４２４１３、は４２４１３Ａ、アンテナアームとして示され、メタルトレース４２４１１は必要な場合にはアーム４２４１３、４２４１３Ａを延長するよう機能する。ダイポールの１つの水平アーム４２４０５が示される。回路基板４２４０３の内部の、ストリップラインであってよい給電線４２４１５も示される。図４２４Ａで元々見えるシールド４２４０１は、スマートフォン又は他のユーザデバイスの部分として、任意のイベントで、集積回路をシールドするために使用され、シールドはアンテナの反射型として及びインピーダンス整合を向上する方法としても使用される。一態様では、遷移アンテナは、シールドの端からビアの中心へ約１．２ミリメートルに配置されてモノポールを形成し、及びシールドの端からＳＭＤの端へ約０．３８ミリメートルに配置された。実際には、距離は、距離を最大化しようとする目的の下で、主にどれだけ多くの空間がユーザデバイスの基板内で利用可能かにより与えられる。
図４２４Ｅは、本開示の幾つかの態様による、図４２４Ａ及び４２４Ｄのアンテナの側面図である。図４２４Ｅは、パッケージ全体、及び図４２４Ｂと同じコンポーネントを更に詳細に示す。例えば、給電線４２４１５は、（空間制限のために）部分的に示されるシールドにより覆われるＲＦＩＣ（空間制限のために図示されない）に取り付けられる回路基板４２４０３の内側に存在するように見える。給電線４２４１５は、メタルトレース４２４１１を含むように図示されるＳＭＤの上部へ向かう垂直アーム４２４１３、４２４１３Ａに給電する。４２４１７はアンテナの接地面を示す。
シミュレートされた放射パターンは、ＳＭＤコンポーネントをダイポール素子上に配置するとき、結合が垂直偏波を上昇させ、アンテナの水平偏波コンポーネントの性能に対していかなる有意な悪影響を伴わないことを示した。図４２５は、本開示の幾つかの態様による、図４２４Ａのアンテナの放射パターンを示す。ｘ、ｙ、及びｚ座標は、図４２４Ａに示した座標に対応する。図４２６Ａは、本開示の幾つかの態様による、図４２４Ａのアンテナの放射パターンの上昇（elevation）カット４２６００を示す。放射パターン４２６０１は垂直偏波におけるゲインを示し、放射パターン４２６０３は水平偏波におけるゲインを示す。放射パターン４２６０５は、全体ゲインを示す。図４２６Ｂは、本開示の幾つかの態様による、図４２４Ｂのアンテナの放射パターン４２６０２を示す。図４２４Ｂのアンテナは、モノポールのＳＭＤ部分を有さず、放射パターンは、基本的に図４２６Ｂの４２６０５に示される図４２４Ｂのダイポール４２４０５、４２４０７のものである。
シールドされた反射体を備えるＳＭＤ Ｌ形ダイポール
裏打ち（backed）シールドを備えるＬ形ダイポールが以下に記載される。図４２７Ａは、本開示の幾つかの態様による、反射体として使用されるＩＣシールドを有するＳＭＤ Ｌ形ダイポールの側面図を示す。ダイポールは概して４２７００で示される。ＩＣシールド４２７０３によりシールドされるＩＣ回路（図示しない）からのシングルエンド給電線４２７０１は、ダイポールの垂直部分４２７０５に給電する。垂直部分４２７０５は（ＳＭＤ４２７０８内にある）垂直部分４２７０５Ａとして続き、垂直部分４２７０５、４２７０５Ａは、はんだにより接続され、垂直部分４２７０５、４２７０５Ａ及びはんだ接合はダイポールの垂直アームを形成する。図４２７Ａの接地は、ダイポール４２７０７の第２アームとして動作するよう延長され、したがってＬ形ダイポールを形成する（以下に詳述するように図４２７Ｂで更に明確に見える）。ＩＣシールドは、モバイルデバイスの基板上にあるＩＣに渡るコンフォーマルカバーである。シールドは、通常、電磁干渉からのシールドとして基板に接地される。上述のような裏打ちシールドと結合されるＬ形ダイポールは、標準的なパッチ素子よりもエンドファイア方向（図４２７Ｂに図式的に見える）に大きなゲインを有し放射できる。
本開示の幾つかの態様では、Ｌ形素子４２７０５、４２７０５Ａ、４２７０７（４２５０５Ａは図４２７Ａの断面側面図においてＳＭＤ４２７０８の内部にあるように見える）は、シールドの近くの領域及び基板高さを利用する。通常のダイポールは２つの水平アームを有する。しかしながら、図４２７Ｂに示すダイポールは、１つの水平アーム４２７０７及び１つの垂直アーム４２７０５、４２７０５Ａを有する。ダイポールの垂直アーム４２７０５の部分は、（励起が起こる）基板内にあり、部分４２７０５ＡはＳＭＤ４２７０８内にあり、必要に応じて、より低い基板高さを可能にする。ＳＭＤ４２７０８内の金属ビア４２７０５Ａは、折り返しダイポールを形成するためにＳＭＤ４２７０８の中へと折り曲げられている第２ダイポールアームとして動作する。言い換えると、ダイポールの２つのアームはそれぞれ異なる面に存在する。
例えば、ダイポールの２つのアームはそれぞれ直交する面に存在する。これは、垂直アームから垂直及び水平アームから水平の、２つの異なる偏波を生じさせる。本開示の幾つかの態様では、垂直アーム４２７０５、４２７０５Ａは、ＳＭＤ４２７０８を完全に通過し、ＳＭＤ４２７０８の上部４２７０９へ延びてよい。起こり得る場合には、ＳＭＤ４２７０８の高さは、アームの必要な長さに対して電気的に不十分な場合、所与の態様では、銅のような水平メタルトレースが、アーム４２７０５Ａの水平折り返し延長として４２７０５Ａ（ＳＭＤの最上層４２７０９へと延びている）に追加されてよい。この水平折り返し延長又はトレースは、ビアからＳＭＤ４２７０８の上部４２７０９に延び、図４２４Ａの４２４１１に示されるメタルトレースと良く似ている。このメタルトレースは、垂直アーム４２７０５、４２７０５Ａを延長するために使用できる。
本開示の幾つかの態様では、ＳＭＤは、図４２７Ａに見られるランドグリッドアレイパッド（land grid array pad）（ＬＧＡ Ｐａｄ）を用いてＰＣＢに搭載されてよい。ここで、ＳＭＤ４２７０９は、はんだ４２７１１により取り付けられるように見える。言い換えると、ダイポールは、２つのアームを含み、１つは水平アーム４２７０７を形成する銅のような水平トレースであってＰＣＢ内にあり、１つは垂直アーム４２７０５ＡでありＳＭＤ４２７０９内にある。図示のように、ダイポールの１つの金属水平アームは接地４２７０４を形成し、１つの金属垂直アーム又は金属ビアは本例ではＳＭＤ内にある。
本開示の幾つかの態様では、メタルトレースとして機能してよい金属ビア４２７０５Ａの幅／直径は、実質的に、ダイポールの水平アームを形成する水平トレース４２７０７の幅と同じ幅を有する。したがって、垂直金属ビアは、電気的に、ダイポールの他方のアームであるかのように見える。纏めると、シールドは、図４２７Ａ及び図４２７Ｂにおいて４２７０３として見える。シールドは、図４２７Ｂに見える接地からの金属水平アーム４２７０７及び図４２７Ａのビア４２７０５、４２７０５Ａとして見える金属垂直（又は折り返し）アームを含むダイポールに対して反射体として機能する。垂直アームは、図４２７Ａの給電線４２７０１により給電される。言い換えると、水平アームは接地され、垂直アームはＩＣから給電線により信号を供給される。
ＰＣＢは一般的に複数の層を含む。本開示の幾つかの態様では、水平アーム４２７０７は、水平アーム４２７０７を形成する金属を除いて、ダイポール周辺の領域にある全ての層から金属を除去し、水平アーム４２７０７をダイポールの１つのアームとして残すことにより形成でき、垂直アーム４２７０５、４２７０５Ａはダイポールの第２のアームを形成する。ＳＭＤ４２７０９は、はんだ４２７１１によりＰＣＢに固定され得る。はんだ４２７１１は垂直アーム内で不連続を示すが、はんだが任意の実質的な方法で意図した動作を妨げないことが分かる。図４２７Ｂは、ＳＭＤ Ｌ形ダイポール４２７０２の斜視図を示し、アーム４２７０５、４２７０５Ａが部分的にＳＭＤ４２７０９内にあること、及びアーム４２７０５、４２７０５Ａが水平アーム４２７０７に対して上方に折り返されることを一層明確に示す。
ＳＭＤ Ｌ形ダイポール対称アレイ
本開示の幾つかの態様では、Ｌ形ダイポールアレイは、偏波ダイバーシティによりエンドファイア方向に高いゲインを提供するよう構成され得る。図４２８は、一態様による、４個のこれらのＳＭＤ Ｌ形ダイポールのアレイの斜視図を示す。あれいは４個のＬ形ダイポールを含むとして記載されるが、このようなアレイは、４個のＬ形ダイポールに限定されず、任意の適切な数のＬ形ダイポールを含み得る。アレイは概して４２８００で示される。各々個々のＬ形ダイポール素子４２８０１、４２８０３、４２８０５、４２８０７は、先に図４２７Ａ及び４２７Ｂに関して議論された種類のものであってよい。各々のこのようなＬ形ダイポールは、図４２７Ａ及び４２７Ｂに関して議論したように、ＳＭＤ内部に水平アーム４２７０７及び垂直アーム４２７０５、４２７０５Ａを有する。各々はシールド壁に関して位置付けられ、これも図４２７Ａ及び４２７Ｂに関して議論された。
アレイのＸ、Ｙ、及びＺ座標系は図４２８に示される通りである。シールド４２８０２は、本特許において後述されるシールド拡張を有する。アレイの各ダイポール素子は、本開示の幾つかの態様では、ＲＦチェーン入力を有し、ダイポール４２８０１はＲＦチェーン１を入力として有し、ダイポール４２８０３はＲＦチェーン２を入力として有し、ダイポール４２８０５はＲＦチェーン３を入力として有し、ダイポール４２８０７はＲＦチェーン４を入力として有する。シールドは、ここで種々の図に示される他のシールドのように、図面空間を考慮して部分的にのみ示される。実際には、シールドは、ＩＣ、本例ではＲＦチェーン１、ＲＦチェーン２、ＲＦチェーン３、及びＲＦチェーン４を提供するＩＣを覆うよう延長してよい。４個のＬ形ダイポール素子は、記載の態様では線形アレイを形成する。
本開示の幾つかの態様では、それぞれのＲＦチェーンの所与の入力位相について素子間の特定の電界相殺／追加を達成するために、Ｌ形ダイポールの水平アームの方向は、Ｌ形ダイポールアンテナ素子の隣接ペアと反対になるよう意図的に構成される。本態様の説明に従う図面では、議論中のダイポールアレイ素子は、図４２８のダイポール素子４２８０１、４２８０３、４２８０５、及び４２８０７であり、それらそれぞれの水平アームは、図４２９Ａ及び４２９Ｂのそれぞれ水平アーム１、２、３、及び４として参照される。
図４２９Ａは、本開示の幾つかの態様による、垂直偏波についての図４２８のアレイを示し、水平偏波された電界は相殺されている。図４２９Ａでは、水平アーム１、２、３、及び４について、ＲＦチェーン１、２、３、及び４からそれぞれ生じる電界は相殺される。これは、水平アーム１、２、３、及び４について、それぞれ矢印により示されるように、それらが反対（左／右）方向に配置され、電流が反対方向に流れ、したがって生成される放射電界が互いに相殺されるからである。
図４２９Ｂは、本開示の幾つかの態様による、垂直偏波についての図４２８のアレイを示し、垂直偏波された電界は加算されている。図４２９Ｂでは、（垂直の隠された線により示される）ダイポールアンテナ素子４２８０１、４２８０３、４２８０５、及び４２８０７の垂直アームについて、それらは同じ方向（垂直矢印により示されるように上向き）に配置されるので、電流が同じ方向に流れ、したがって生成される放射電界は加算される。したがって、垂直偏波が達成される。別の言い方をすると、垂直偏波を得るために、水平アームにより放射される電界が互いに相殺し且つ垂直アームにより放射される電界が加算される垂直モード（０°、０°、０°、０°）が使用されている。
図４３０Ａは、本開示の幾つかの態様による、水平偏波についての図４２８のアレイを示し、水平偏波された電界は加算されている。水平アーム１、２、３、及び４について、それらは反対方向（左／右）に配置されていても、それぞれのＲＦチェーン１、２、３、及び４からの信号の反対の位相は、電流を同じ方向に流し、したがって放射電界が加算される。
図４３０Ｂは、本開示の幾つかの態様による、水平偏波についての図４２８のアレイを示し、水平偏波された電界は相殺されている。ダイポールアンテナ素子４２８０１、４２８０３、４２８０５、及び４２８０７の垂直アームについて、それらは同じ方向（垂直矢印により示されるように上向き）に配置されていても、それぞれのＲＦチェーン１、２、３、及び４からの信号の反対の位相は電流を反対方向に流し、したがって垂直偏波された放射電界は相殺される。したがって、水平偏波が達成される。別の言い方をすると、水平偏波を得るために、垂直アームからの放射電界が相殺され且つ水平アームからの放射電界が加算される水平モード（０°、１８０°、０°、１８０°）が使用されている。
図４３１は、本開示の幾つかの態様による、垂直（θ）偏波の３次元放射パターンを示す。垂直偏波モード（位相は０°、０°、０°、０°）のときの、Ｌ形ダイポールアレイにより放射されるエネルギーの３次元放射パターンが図示される。電界の垂直成分（Ｅ－θ）について実現されるゲインがシミュレートされ、最大値７．４３ｄＢを有する。
図４３２は、本開示の幾つかの態様による、水平（φ）偏波の放射パターンを示す。水平偏波モード（位相は０°、１８０°、０°、１８０°）のときの、Ｌ形ダイポールアレイにより放射されるエネルギーの３次元パターンが図示される。電界の水平成分（Ｅ－φ）について実現されるゲインがシミュレートされ、最大値７．１４ｄＢを有する。
図４２８の開示の態様は、モバイルデバイス内の限られた空間を利用するだけでなく、利用可能なＲＦチェーンの使用も拡張する。例えば、（図示のように）利用可能な４個のＲＦチェーンのみが存在し、理想的には、システムが４個の垂直偏波ＲＦチェーン及び４個の水平ＲＦチェーンを送信できるように、システムが８個の利用可能なＲＦチェーンを有する場合、分解能は望ましい。記載のＬ形ダイポールを使用することにより、１つのＲＦチェーンが２つのＲＦチェーンに効率的に変換される。したがって、限られた空間が、４個のアンテナアレイだけを許容し、回路から利用可能なチェーンも４個のＲＦチェーンのみである場合、４個のＬ形ダイポールアンテナ素子のアレイは、４個の垂直偏波された放射素子、及び４個の水平偏波された放射素子を提供し、したがって所望の８個の素子をもたらす。４アンテナアレイが一例として使用されたが、当業者は、所与の態様に適切である場合、追加の数のアンテナ素子がアンテナアレイ内で使用可能であることを理解する。
さらに、複数の４個のＲＦチェーンが、ＩＣシールドにより覆われる回路から利用可能である場合、合計で２倍の数の有効なＲＦチェーンが達成できる。例えば、複数の４個のＲＦチェーンが四角形又は正方形サブシステムにおいて利用可能な場合、多数のＬ形ダイポールアレイが回路サブシステムの周囲に、該サブシステムの上部に、望ましい場合にはサブシステムの底面に、それぞれのアンテナに個々のＲＦチェーンを供給するために配置される。したがって、複数の４個の放射素子が達成される。
本開示の幾つかの態様では、ＳＭＤモノポールは、それ自体によりアンテナとして使用可能であり、したがって単一素子により完全に（又は実質的に完全に）垂直（θ）偏波を達成する。ＳＭＤモノポールアンテナが完全な垂直偏波を達成することを可能にする幾つかの条件は、モノポールが垂直偏波を有することである。この理由は、その位置が、ＲＦＥＭを有するユーザデバイス内で使用されるときＲＦＥＭの表面に対して直交するからである（又はＲＦＥＭと等価な特徴のためである）。さらに、反射体として機能するＩＣシールドに対するモノポールの給電の配置は、重要である。シールドの機能は、所望の方向、本例ではエンドファイアに、放射エネルギーを反射することである。シールドは、放射電界の極性に対して影響を与えることを意図しない。
図４３３は、本開示の幾つかの態様による、単一ＳＭＤモノポールアンテナ４３３０３及びＩＣシールド４３３０１を示す。ＩＣ自体は、空間を考慮して図示されないが、部分図に示されるＩＣシールド４３３０１の左にありそれにより覆われ得る。ＳＭＤモノポール４３３００は２つの部分を含んでよい：（１）ＲＦＥＭパッケージの端に構築されるビア要素４３３０７、及び（２）ＳＭＤコンポーネント４３３０３内に構築される銅ビアであってよいビア要素４３３０７Ａ、である。ビア４３３０７は、モノポールの下部を実現し、ビア要素４３３０７Ａはモノポールの上部を実現する。ＳＭＤは、１つは信号用のビア４３３０７の位置にあり、１つは機械的安定性のためのダミーパッド（図示しない）である、２つのパッドを用いて、ＲＦＥＭにはんだ付けされてよい。銅（又は他の金属）トレース４３３０９は、ＳＭＤの最上層に印刷されてよく、必要に応じてモノポールの全長を延長する。２つのパッドを用いる上述の記載、及び引用された他の詳細は、単に一例として使用され、当業者は、これらの詳細が特定の態様にとって適切な場合には変更されてよいことを理解する。
例えば、トレース４３３０９は、特にモノポールの位置するユーザデバイス内の高さ制限のために、ビア４３３０７、４３３０７Ａが十分に長くない場合、調整目的で使用されてよい。別の言い方では、ビア４３３０７、４３３０７Ａの高さが所望の送信周波数に暗転を調整する要件を満たすのに十分でない場合、トレース４３３０９は、トレースがＳＭＤ４３３０３の上部に水平に折り返されたとしても、ビア４３３０７、４３３０７Ａに必要な高さを追加するために適切な長さであってよい。本開示の幾つかの態様では、ビア４３３０７、４３３０７Ａが十分な高さである場合、トレース４３３０９は必要なくてよい。本開示の幾つかの態様では、ＳＭＤモノポール４３３００は、ＲＦＥＭパッケージからのストリップライン又は他の伝送線路４３３１１により給電されてよい。
図４３４は、本開示の幾つかの態様による、３次元放射パターンを示す。図４３４は、６０ＧＨｚにおける単一モノポールの放射パターンを示す。図４３５は、本開示の幾つかの態様による、単一モノポールのインピーダンスプロットを示す。インピーダンスプロットは、スミスチャートで表され、６０ＧＨｚにおいて、プロット４３５０１は中心点に近く、アンテナが良好に整合されていることを意味する。
関心周波数における誘電性材料内の波長に基づきモノポールの長さを計算し、同様に、ストリップライン又は他の伝送線路給電線の寸法を計算した後に、製造制約及び利用可能な限られた空間及びシールドの距離を考慮する反復３Ｄシミュレーションが実行され、アンテナインピーダンス整合を達成する。
図４３６は、本開示の幾つかの態様による、周波数に渡る単一モノポールの反射減衰量を示す。プロットは、アンテナが６０ＧＨｚにおいて良好に整合されていること、及び５６．５６ＧＨｚ～６６ＧＨｚのインピーダンス帯域幅を有することを示す。図４３７は、本開示の幾つかの態様による、単一モノポールからのＸ－Ｚ平面内の実現された垂直偏波ゲイン（θ）を示す。
図４３７は、６０ＧＨｚにおける２次元プロットであり、電界の垂直成分（Ｅ－θ）が優勢であることを示す。エンドファイア方向の実現されるゲインは３．３３ｄＢである。トレースは、Ｅ電界の異なる偏波について、Ｘ－Ｚ平面上で実現されるゲインを表す。エンドファイア方向は、本プロット上で９０°である（これは、図４３３の座標系の正のｘ軸を表す）。
図４３８は、本開示の幾つかの態様による、単一モノポールからのエンドファイアの上方１５°における、周波数に渡る実現される垂直偏波（θ）ゲインを示す。電界のＥ－θ成分の実現されるゲインは、４３８０３に示される。
送信システム及び受信システムのアンテナ偏波が実質的に良好な接続のために整合される場合、偏波共用を有するという目的は、送信器から別のデバイス（例えば、ドック、周辺機器、又はスマートフォン、等）への送信を最大化できる。
上述のものと同様のＲＦＥＭを有するスマートフォンのようなユーザデバイスは、移動し、送信器に対する自身の方向を変化していることがある。したがって、いずれかの偏波のオプションが、送信器及び受信器の相対位置に関係なく、良好な接続を提供するための努力において使用される。
本開示の幾つかの態様では、送信された偏波、したがってどの種類のアンテナが所与の時間に始動しているかは、最大強度で受信される信号の偏波の指示に基づきアルゴリズムにより制御されてよい。この指示は、ユーザデバイスから送信器へ絶えずフィードバックされ得る。この動作は、受信器における偏波と整合する送信される偏波を達成するために実施される。
本開示の幾つかの態様では、異なるアレイ結合が、ユーザデバイス内の利用可能な領域に依存して実施され得る。本開示の幾つかの態様では、垂直（θ）偏波用の２つのモノポールのアレイ及び水平（φ）偏波用の２つのモノポールのアレイを用いて、上述の図４２８に示されるような４つのＲＦチェーンからのような合計４本の給電線により、エンドファイア方向で偏波ダイバーシティが達成できる。各アレイは、所与の時間に動作するよう構成され得る。以下の図４３９に記載のパラメータは、垂直偏波用の２つのモノポール及び水平偏波用の２つのダイポールのように、単に例として与えられ、当業者は、特定の実装について適切な場合には、異なる数の又は複数のこのようなアンテナが使用されてよいことを理解する。
図４３９は、本開示の幾つかの態様による、２素子モノポール及び２素子ダイポールを示す。図４３９は、２つのアレイの上面図４３９００を示す。上述のように、上部の部分が上面図に示されるＩＣシールド４３９０１は、所望の方向の追加ゲインを提供する反射体として使用される。ＩＣ自体は、シールドにより覆われ、図４３９を超えて図面の上に向けて位置付けられ、シールドにより覆われ得るが、図面の空間制限のために図示されない。第１アレイは、モノポール４３９０３及びモノポール４３９０５を含む。モノポール４３９０３及び４３９０５は、図４３３に関して議論した同じ種類のモノポールであり得る。
アレイは上面図に示されるので、図４３３のモノポール垂直アーム４３３０７、４３３０７Ａの信号接続は、図４３９の４３９０３Ａに示され、図４３３に関して上述したダミーパッドはサポートを目的として図４３９の４３９０３Ｂに示される。当業者は、サポートが図示のように配置されたダミーパッドによる以外に設けられ得ることを理解する。２つのモノポールは、それぞれ、給電線４３９０７及び給電線４３９０９により給電される。
本開示の幾つかの態様では、ダイポール４３９１１及び４３９１３は、ＲＦＥＭパッケージ層に印刷される。ダイポールアームのコーナー（corner）は、本開示の幾つかの態様では、それらの長さを増大するために、しかしアンテナアレイのための非常に限られた空間を引き起こす同軸コネクタ４３９１５を含むそれらの周囲の他の金属との干渉を回避するために、折り返される。４個の上方に折り返されたダイポールアームのうちの１つのみが４３９１１Ａとしてエミュレートされるが、上方への折り返しは、標準的に議論中の態様において４個全部のダイポールアームについて標準的である。一態様では、アレイは、図４３９に示される寸法を有する。接地面（ＧＮＤ）は基材４３９０２の層のうちの１つの層にある。基材４３９０２は、部分図に示されるが、実際には図４３９に示すの境界を越えて延在する。モノポールは、シールドから特定距離にあり、ダイポールは、動作の向上のためにＧＮＤ面から特定距離にある必要がある。また、アレイの素子間（ダイポールからダイポール、及びモノポールからモノポール）の距離は、所与の利用可能な限られた領域で性能を向上するために設計される。上述の寸法は、シミュレーションアプリケーションを用いて、該アプリケーションにユーザデバイス内で利用可能な寸法を入力し、及びシミュレーション結果から所望の放射指向性及び他のパラメータであってよい所望の結果を得るための適切な寸法を判定することにより、決定されてよい。
図４４０は、本開示の幾つかの態様による、２ダイポールアレイの３次元放射パターンを示す。本態様では、全体の実現されるゲインが測定され、約４．１６ｄＢの最大ゲインを有する。パターンの方向＋Ｚは、図４３９に示されるように基板の下部へ向かっている。
図４４１は、本開示の幾つかの態様による、図４３９の２ダイポールアレイからのエンドファイア方向の、周波数に渡る実現される水平偏波（φ）ゲインを示す。電界のＥ－φ成分の実現されるゲインは、４４１０１に示される。
図４４２は、本開示の幾つかの態様による、６０ＧＨｚにおける図４３９の２モノポールアレイの３次元放射パターンを示す。図４４０と同様に、＋Ｚ方向は基板の下部へ向かっている。図４４３は、本開示の幾つかの態様による、実現される垂直偏波（θ）を示す。電界のＥ－θ成分の実現されるゲインは、４４３０１に示される。
複数のＳＭＤアンテナ態様
幾つかの一般的な情報が図４４４～４４７に適用され、これは以下に更に詳細に議論される。議論されるパッチアンテナの長さは、標準的にλｇ／２である。ここで、λｇは誘電体内の波長である。私達の使用している誘電性材料上の６０ＧＨｚアンテナでは（例えば、誘電率が約（～）３である）、その長さは約１．２ｍｍである。パッチアンテナの幅は、長さより僅かに長いが、二重給電／偏波共用アンテナでは、幅及び長さは両方とも同じ（～１．２ｍｍ）であるべきである。
パッチアンテナの別の重要な寸法は、パッチと基準接地との間の誘電体の厚さ、（無給電パッチが存在する場合には）主及び無給電パッチとの間の誘電体の厚さである。以下は関連する因子である。誘電体の厚さは（材料特性と組み合わせて）、アンテナのインピーダンス帯域幅に直接関連する。例えば、ＷｉＧｉｇ（６０ＧＨｚ）の基準点として、～８ＧＨｚの帯域幅が望ましい。単一パッチ（例えば、主パッチ）を有するソリューションでは、誘電体の厚さは～λｇ／１０であるべきである。ＷｉＧｉｇのように広帯域幅が望ましい場合、厚さは～３００μｍであるべきである。無給電パッチを有するソリューションでは（単一＋無給電の場合）、合計の厚さは～λｇ／１０であるべきである（言い換えると、接地と主パッチとの間の誘電体の厚さと、主と無給電パッチとの間の誘電体の厚さとを加算する）。どれがより厚いかは、各誘電体材料の誘電率に依存する。基本的考え方は、主パッチが接地により強固に結合される。概して更に以下に議論される図４４５の場合には、シールドは接地基準として動作するので、接地と主パッチとの間の誘電体は単なる空気である。
以下は、概して以下に更に詳細に議論される図４４４～４４７のＳＭＤからのシールドの距離について関連する因子である。図４４４及び４４７に開示の態様について、ＳＭＤからのシールドの距離は製造の許容する限り近くであり得る。図４４５の態様では、ＳＭＤからのシールドの距離は、接地基準と主パッチとの間の誘電体の厚さについての上述のルールに従うべきである。図４４６の態様では、距離は意図される放射方向に依存する。距離は、ブロードサイド放射では可能な限り遠く、エンドファイア放射では可能な限り近いべきである。通常、距離はこれら２つの極端な場合の間のどこかである。図４４８の態様では、利用可能な空間が与えられると（利用可能な空間は基本的にここに記載の全ての態様で限定的因子である）、距離は可能な限り遠いべきである。これは、単一及び偏波共用の両方に適用される。
図４４４は、本開示の幾つかの態様による、単一パッチ、二重給電、偏波共用垂直ＳＭＤパッチアンテナを示す。図４４４では、ＰＣＢは４４４０１に示される。ＲＦＩＣシールド４４４０５は、ＲＦＩＣ４４４０３を覆い、パッチアンテナ４４４０９の反射体として動作するよう構成され得る。
本開示の幾つかの態様では、パッチアンテナ４４４０９は、エッチングされ又は他の方法で図示のようにディレクタ４４４１７に隣接するＳＭＤ４４４０７の表面上に構成される。パッチアンテナ４４４０９は、折り返され又は折り返されなくてよい。言い換えると、４４４０９におけるようなパッチアンテナは、ＤＭＣの側面から下部へと巻き付き、必要な場合には上述の態様で説明したように追加の長さを提供する。ＳＭＤ上にエッチングされ又は他の方法でＳＭＤ上に位置する接地は、４４４１１で示される。別の言い方をすると、本開示の幾つかの態様における接地４４４１１は、図示のように側面にあり、必要に応じて図示のように巻き付き得る。
本開示の幾つかの態様では、パッチアンテナ４４４０９は、基板上の二重給電線４４４１３及び基板からの適切な給電を適切なＳＭＤ層に接続するＳＭＤ多層コンポーネント内の４４４１５により給電される。マイクロビア４４４１６は、ＳＭＤの下部又はその近くから、ＳＭＤコンポーネント内の中間高さまで延び、デバイス内の線（つまり上側の線４４４１５）により辿られる。この線は、パッチアンテナ内の位置へ給電し及び接続し、（下側の線４４４１５と組み合わせて）偏波共用アンテナとしてのアンテナ機能を生成する。
本開示の幾つかの態様では、ディレクタ４４４１７は、電話機、ラップトップ、等のようなユーザデバイスの筐体にエッチングされ又はその上に形成され、方向４４４１９の放射を受信器へ向ける。上述の図４１８は、ディレクタの配置と共に筐体を示す。アンテナが二重且つ直交給電されるので、アンテナは、２つの直交方向で偏波共用を提供し、方向は二重給電のうちのどちらが選択されるかに依存する。
本開示の幾つかの態様では、所与の時間にどの給電を使用するかの選択は、受信器において受信した偏波信号の強度に依存して、アンテナが必要に応じて一方又は他方の偏波を提供できるように、コントローラにより制御されてよい。本開示の幾つかの態様では、ユーザデバイスにおいて受信した偏波信号の強度は、コントローラによる給電選択のためにフィードバックされる。これは、コントローラが、より強い受信信号を提供可能な偏波を提供する給電を選択することを可能にし、それにより全体的な性能を向上する。
図４４５は、本開示の幾つかの態様による、積層パッチ、単一給電、単一偏波垂直ＳＭＤパッチアンテナを示す。図４４５では、ＰＣＢは４４５０１に示される。ＲＦＩＣシールド４４５０５は、ＲＦＩＣ４４５０３を覆い、パッチアンテナ４４５０９の反射体及び接地基準として動作する。パッチアンテナ４４５０９は、ＳＭＤ２２５０７の図示の表面にエッチングされ又は他の方法でその上に構成される。パッチアンテナは、折り返され又は折り返されなくてよい。４４５１１に図示されるパッチアンテナは無給電素子である。図４４５では及び他の態様に適切であるとき後述の追加ＳＭＤ説明図では追加無給電素子が使用されてよい。パッチアンテナ４４５０９は、基板上の単一の給電線４４５１３により給電される。ディレクタ４４５１５は、ユーザデバイスの筐体にエッチングされ又はその上に形成されて、放射を方向４４５１７に向ける。単一の給電のみが存在するので、単一の偏波のみが存在する。
図４４６は、本開示の幾つかの態様による、水平ＳＭＤパッチアンテナを示す。図４４６では、ＰＣＢは４４６０１に示される。ＲＦＩＣシールド４４６０５は、ＲＦＩＣ４４６０３を覆い、駆動容量型パッチアンテナ４４６０９及び無給電パッチアンテナ４４６１５を含むパッチアンテナの反射体として機能する。ＰＣＢ内には、１次容量型パッチ４４６０９の接地基準として機能する接地層４４６１１もある。接地４４６１１は縮尺通りに描かれない。接地はパッチ自体より遙かに大きい。本開示の幾つかの態様では、接地はＰＣＢの領域全体であてよい。
本開示の幾つかの態様では、容量型パッチアンテナ４４６０９は、ディレクタ４４６０７に隣接するＳＭＤ４４４０７の図示の表面上にエッチングされ又は他の方法でその上に構成される。パッチアンテナは、折り返され又は折り返されなくてよい。パッチアンテナ４４６０９は、基板上の二重給電線４４６１３により給電される。二重給電があるので、上述のようにアルゴリズムにより制御されてよい垂直及び水平偏波の両方の偏波共用があってよい。
図４４７は、本開示の幾つかの態様による、クロスハッチパターンを用いる垂直ＳＭＤパッチアンテナ４４７０８を示す。図４４７では、ＰＣＢは４４７０１に示される。ＲＦＩＣシールド４４７０５は、ＲＦＩＣ４４７０３を覆い、パッチアンテナ４４７０８の反射体として動作する。設置基準は、本開示の幾つかの態様では、ＳＭＤ４４７０７の反対側にあるクロスハッチパターンであり、ＰＣＢの最下層へと下方向へ延びる。パッチアンテナ４４７０８は、高密度クロスハッチ銅トレース及びマイクロビアを用いて生成される容量型パッチであてよい。このようなパターンは、ＳＭＤ４４７０７コンポーネントの本体内に及び主ホストＰＣＢ４４７０１内に実装可能である。クロスハッチＳＭＤコンポーネントは、複数のはんだ点４４７０９Ａ及び４４７０９Ｂを用いて接続できる。パッチアンテナ４４７０８は、折り返され又は折り返されなくてよい。パッチアンテナ４４７０８は、偏波共用のための２つの直交する給電である、基板上の二重給電線４４７１３により給電される。ディレクタ４４７１１は、筐体にエッチングされ又はその上に形成されて、放射を方向４４７１９に向ける。
図４４８は、本開示の幾つかの態様による、円偏波を有するＳＭＤスパイラルアンテナを示す。図４４８では、ＲＦＩＣ４４８０３はＰＣＢ４４８０１に接続される。ＲＦＩＣシールド４４８０５は、ＲＦＩＣ４４８０３を覆い、スパイラルアンテナ４４８０９の反射体及び接地基準として動作する。スパイラルアンテナ４４８０９は、ＳＭＤ４４８０７の最上層及び最下層上のビア及びトレースを用いて形成されてよい。ＳＭＤ４４８０７が多層である場合、スパイラルアンテナは、ＳＭＤの内部層のビア及びトレースを用いて実装され得る。スパイラルアンテナ４４８０９は、基板上の単一の給電線４４８１３により給電される。ディレクタ４４８１３は、筐体にエッチングされ又はその上に形成されて、放射を方向４４８１５に向ける。
図４４９は、本開示の幾つかの態様による、ＳＭＤ内のスパイラルアンテナの実装を示す。ＲＦＩＣは４４９０３に示され、又は本開示の幾つかの態様では、４４９０３はＲＦＩＣを保持するＰＣＢを示してよい。トレース４４９０７は、ＳＭＤ４４９０５の上部及び下部に印刷されてよい。また、ビアは、ＳＭＤの上部と下部との間に配置されてよく、図示のようにトレースを接続する。円形ではなく、スパイラルとして図示される場合が多いが、図示のトレース－ビア結合は、スパイラルの１つの円又は楕円ループとして機能してよい。複数のこのようなループは、一緒に接続されてよく、円形ループとして機能する。下部トレース４４９０７は左側が開放され（ビア４４９１０に接続されない）、第２ループに接続されてよく、第２ループは同様に第３ループに接続されてよく、以下同様にして、スパイラルを形成することに留意する。例えば、ＳＭＤコンポーネントが多層である場合、トレースループ及び接続ビアは、内部層に構成されてよく、スパイラルのより多くの旋回を可能にする。ビア４４９１１は、ＲＦＩＣ４４９０３内の単一のストリップライン給電４４９１５に接続される。ビア４４９０９は、ストリップライン給電４４９１５を基準とするＧＮＤ層を縫い合わせる接地ビアである。
図４５０は、本開示の幾つかの態様による、ＲＦＩＣから筐体上の複数のディレクタへの結合放射を図示する。ＲＦＩＣ４５００３の取り付けられたＰＣＢ４５００１が示される。４個のＳＭＤコンポーネント４５００５は、それぞれ、図４４４～４４７に図示したようなアンテナ素子を含み、ゲイン対サイズのために互いに適切な距離だけ間隔を開けられ、ＲＦＩＣ４５００３から給電機構４５００７により給電される。給電機構４５００７は、それぞれ上述したような単一給電単一偏波給電機構、又は二重給電偏波共用給電機構であてよい。また、本特許で上述したように、距離及び他のパラメータは、アンテナの使用できるデバイス内で利用可能な空間に関連して変化する。距離及び他のパラメータは、したがって多くの場合には、シミュレーションにより、利用可能な距離又は距離範囲、角度、及び他のパラメータをシミュレーションソフトウェアに入力し、距離、角度、ゲイン、放射パターン、及び他のパラメータのどのセットが所望の結果を提供するかを決定することによって、決定され得る。また、デバイス筐体４５００９上にディレクタのような４個の目標特徴４５０１１が示される。ＳＭＤコンポーネント４５００５は、２８ＧＨｚアンテナアレイを表してよく、各アンテナ素子は、同じ偏波のＲＦ信号により給電される。波線により４５０１３に示されるのは、ＳＭＤコンポーネントと目標特徴との間の放射の指示である。ＳＭＤコンポーネントと筐体特徴との間の間隔は、２８ＧＨｚにおいて０．５ｍｍ～１．０ｍｍの程度であり得る。本態様では、アンテナ素子はＳＭＤコンポーネントであるが、それらはＰＣＢ上にも実現され得る。
上述のように、ＲＦＥＭ、ＲＦＩＣ、等のようなＲＦサブシステムは、シールドを用いて無線周波数干渉（radio frequency interference）（ＲＦＩ）及び電磁干渉（electromagnetic interference）（ＥＭＩ）から保護する。シールドは、金属であり、通常はシールド内に置かれるアクティブダイを覆うようボックスを形成する。以下に、シールドのカットアウトを種々の形式及びパターンで記載する。これらは、スロットラインとして又は金属トレースを通じて若しくは別の適切な種類の結合機構を通じてシールド内にあるＲＦＩＣに接続され得るアクティブ金属ラインアンテナのようなアンテナ構造を生成する。
図４５１Ａは、本開示の幾つかの態様による、アンテナを形成するＩＣシールド壁カットアウトの透視図である。ＩＣシールド４５１００は、図示されないシールドカバーを備える透視図で示される。ＩＣシールドの固定されるＰＣＢの上部は４５１１３で示される。図４５１Ａでは、アイテム４５１１３はＰＣＢの上部から離れて見える。しかしながら、これは単に描画空間の不足によるものである。アイテム４５１１３は、ＲＦＩＣダイの配置されるＰＣＢの上部である。シールドは、はんだによりＰＣＢに固定されてよい。点４５１１５はギャップ又は開口を示す。これらは、本開示の幾つかの態様では、標準的にＰＣＢの上部の４つのコーナーの周辺にある。ＲＦＩＣダイ４５１０１も、本開示の幾つかの態様では、ＲＦＩＣダイの下部にあるはんだボールにより示されるように、はんだによりＰＣＢ４５１１３に固定される。シールド壁のうちの２つが見え、それぞれ「シールド壁」と記され、第３シールド壁は破線で見える。したがって、ＩＣシールドの内側が見える。シールド壁４５１０３内のカットアウトは、４５１０５に見え、ＰＣＢにあるシールド壁の下部へと続き、アンテナとして機能する。このカットアウトは、本態様では平面逆Ｆアンテナ（planar inverted F antenna）（ＰＩＦＡ）であるアンテナとして壁要素を形成する。以下に示すように、ＰＩＦＡは、シールドのカットアウトであり得るアンテナの単なる一例であり、態様はＰＩＦＡの使用に限定されない。議論される態様では、ＰＩＦＡアンテナは図４５１Ａのクロスハッチされた部分４５１０７である。これは金属化される（metalized）。カットアウトは、ＰＩＦＡ４５１０７の周囲にあり、クロスハッチされていない２つの部分である４５１０５である。したがって、ＰＩＦＡ４５１０７を形成する金属は、図中の斜め線の部分に示される。
図４５１Ｂには、図示の明確さのために、ＧＮＤ面の端の線より上にＰＩＦＡアンテナの周囲に取り囲む金属が示されない。しかし、図４５１Ａでは、ＰＩＦＡ４５１０７はカットアウト４５１０５内のシールドの側面内に見えるように示される。本開示の幾つかの態様では、壁要素４５１０７は、ＰＣＢにおいて、ＲＦＩＣダイ４５１０１の適切なトランシーバ回路に接続し及びカットアウト４５１０５により形成されるアンテナに給電する給電電送線路４５１１１で終了してよい。図示のコプレーナー（coplanar、同一平面）導波路、又はマイクロストリップ、等のような様々な種類の給電機構が使用されてよい。電送線路４５１１１は、金属を除去して、電送線路４５１１１を接地ＧＮＤから分離するセグメント４５１１２を露出させることにより、ＰＣＢの底４５１１３に形成されてよい。図４５１Ａに示すように、給電線４５１１１は、一部がＰＣＢ上にあり、一部がシールド壁４５１０３のＰＩＦＡ４５１０７に導かれる金属上にある。
図４５１Ａでは、本開示の幾つかの態様では、電送線路４５１１１の大部分は、ＲＦＩＣダイの位置するＰＣＢ上にある。クロスハッチされた線で満たされた領域４５１１１は、ＰＣＢ上の金属化された電送線路であり、一方で、電送線路の小さな部分のみがシールド壁に位置する。言い換えると、クロスハッチされた線で満たされた領域４５１０７及びシールド壁４５１０３の（４５１０５以外の）残り部分は、シールド金属上の金属化である。ＰＩＦＡアンテナは、本例ではシールド壁内の金属化されていないカットアウト内に形成される。電送線路４５１１１の片側では、領域４５１１２は、４５１１１をＰＩＦＡに給電する伝送線路にするために給電線４５１１１の片側４５１１２においてＰＣＢ金属化の除去された（積層除去された（delaminated））領域である。この積層除去は、通常、ＰＣＢ上のエッチングにより行われる。エッチングの代わりに削り取り（scraping）が可能であるが、正確であると考えられない。積層除去は、シールド金属に対する機械加工又は他の機械的カットアウト機構によって達成されてもよい。給電線は、複数の技術を用いて実装でき、（例えばＰＣＢ上の）１つの技術に限定されない。
カットアウト４５１０５に隣接する壁の要素４５１０９は、ＰＣＢの接地ＧＮＤに接続し、カットアウトアンテナ４５１０７の接地への短絡線として機能する。本開示の幾つかの態様では、ＧＮＤは、カットアウトにより形成されるアンテナの接地面として機能する。図４１５Ｂは、本開示の幾つかの態様による、図４１５Ａに示したアンテナを含む壁カットアウトの側面図である。図４５１Ｂは、図４５１Ａと同様に番号を付された要素と同じ、要素４５１０５及び壁要素４５１０７、４５１０９、並びに給電電送線路４５１１１を有する平面逆Ｆアンテナ（ＰＩＦＡ）を示す。本態様では、ＰＩＦＡは壁要素４５１０９を用いて接地ＧＮＤに接続する比較的簡単な方法を提示するので、さらに、ユーザデバイス内で必要な所要空間を削減する、４分の１波長におけるＰＩＦＡ自体の知られている共振により、さらに、ＰＩＦＡは良好な信号吸収レート特性を有するので、ＰＩＦＡが主として使用される。動作中、給電伝送線路４５１１１は、アンテナとして機能してシールド壁から外側へとＲＦエネルギーを放射する、カットアウト４５１０５内に存在するアンテナ素子に給電するよう構成される。本開示の幾つかの態様では、４５１０７に示されたようなＰＩＦＡでは、放射は実質的に全方向性であってよい。カットアウト及びアンテナ素子は、ノッチ又はスロット、又は適切な接地を有するパッチのような他の構成の形態であってよい。
図４５１Ｃは、本開示の幾つかの態様による、アンテナアレイのアンテナ素子を含む壁カットアウト及び上部カットアウトを有するＩＣシールドの透視図である。図４５１Ｃでは、壁は標準的に４５１０３に示され、上部は４５１０６に示される。したがって、図４５１Ｃの透視図は、ＩＣシールドのカバー４５１０６の下にあるように隠し図で示されるＲＦＩＣ４５１０１を覆うＩＣシールドを示す。上部４５１０６にあるカットアウトは、４５１０５Ａに示され、ＰＣＢによる接地への経路を提供する壁要素４５１０９Ａを備える。図４５１Ｃのカットアウト４５１０５Ａは、アンテナとして機能し、実質的に、図４５１Ｃの隠し図に示される図４５１Ａのカットアウト４５１０５と同じ種類のアンテナである。隠し線で示される給電伝送線路４５１１１Ａは、ＲＦＩＣ４５１０１からアンテナ４５１０９Ａに給電し、隠し図中の給電伝送線路と同じ又は同様である。
本開示の幾つかの態様では、２つ以上のアンテナは互いに直交して方向付けられ得る。例えば、実質的に互いに物理的に直交して方向付けられている２つのアンテナ４５１０５及び４５１０５Ａは、２つの異なる偏波及び／又は空間カバレッジをサポートする。各アンテナは、同じ信号を供給されて、新しいベクトル和を生成する、又は２つの異なる信号若しくは空間ストリームを供給されて、多入力多出力（Multiple in Multiple Out）（ＭＩＭＯ）動作モードを可能にし得る。異なる時間に供給されると、放射は、上述のように制御構成に依存して異なる時間に２つの異なる偏波で生じ得る。
本開示の幾つかの態様では、所与の時間にどの給電を使用するかの選択は、信号の送信される受信器において受信した偏波信号の強度に依存して、アンテナが必要に応じて一方又は他方の偏波を提供できるように、コントローラにより制御されてよい。本開示の幾つかの態様では、受信器において受信した偏波信号の強度は、所与の時間により強い受信信号を提供する偏波、つまり垂直又は水平を提供する給電を選択するために、制御部による給電選択のためにフィードバックされる。フィードバックは連続的に提供でき、それにより、適切な偏波を連続的に提供し及び全体的性能を向上する。本開示の幾つかの態様では、空間的直交性を有するＭＩＭＯ信号を判読するために両方の給電が使用される。
図４５１Ｄは、本開示の幾つかの態様による、アンテナアレイのアンテナ素子を含む第１壁カットアウト及び第２壁カットアウトを有するＩＣシールドの透視図である。図４５１ＤのＩＣシールド４５１０６は、図４５１Ａの４５１００に示されるものと同じである。しかしながら、シールドは、ダイに対してカットアウト４５１０５と同じ方法で位置付けられる給電伝送線路４５１１１Ａを含む第２カットアウト４５１０５Ａ、及び給電伝送線路４５１１１を有する。シールドは四角形であるので、２つのカットアウト４５１０５及び４５１０５Ａは互いに直交し、図４５１Ｃに関して議論した同じ方法で動作する。記載したものと同様の給電機構を有するシールドの上部にある２つの直交カットアウトアンテナのような他の実装、及び他の実装が可能である。
ＲＦシステムでは、アンテナは、送信／受信（Ｔ／Ｒ）スイッチに接続され、次にＴＸ及びＲＸチェーンの中でそれぞれ電力増幅器（ＰＡ）及び低雑音増幅器（ＬＮＡ）に接続される。ｍｍＷａｖｅ周波数では、Ｔ／Ｒスイッチに関連する損失は高く、ＲＦ性能の観点からは痛みを伴う。（単一及び偏波共用のための）ＲＦ製品群及びアンテナ給電網が、図４５２Ａ及び４５２Ｂの正方形パッチアンテナについて示される。しかしながら、これは、他の種類及び形状のアンテナ実装に適用可能である。
図４５２Ａは、本開示の幾つかの態様による、単一偏波設計の送信／受信（Ｔ／Ｒ）スイッチを含むパッチアンテナ及びＲＦ給電線接続を示す。図４５２Ａでは、以下に更に詳細に議論するように、パッチアンテナ４５２０１は、整合点（match point）４５２０５で接続される給電線４５２０３を有する。アンテナ４５２０７はパッチアンテナ４５２０１と同じであり、トランシーバ内の給電線４５２０３はＴ／Ｒスイッチ４５２０９に取り付けられる。ＰＡ４５２１１及びＬＮＡ４５２１３は、図示のようにそれぞれＴ／Ｒスイッチ４５２０９に接続され、Ｔ／Ｒスイッチは送信及び受信モードで切り替えられる。
図４５２Ｂは、本開示の幾つかの態様による、偏波共用設計の送信／受信（Ｔ／Ｒ）スイッチを含むパッチアンテナ及びＲＦ給電線接続を示す。図４５２Ｂでは、パッチアンテナ４５２１５は、整合点４５２１９において接続される水平偏波給電線４５２１７を有する。垂直偏波給電線４５２２４は、整合点４５２２３において接続される。アンテナ４５２２５は、パッチアンテナ４５２１５と同じである。水平偏波では、トランシーバ内の水平偏波給電線４５２１７は、Ｔ／Ｒスイッチ４５２２７に取り付けられる。ＰＡ４５２２９及びＬＮＡ４５２３１は、図示のようにそれぞれＴ／Ｒスイッチ４５２２７に接続され、Ｔ／Ｒスイッチは水平偏波信号のために送信及び受信モードで切り替えられる。垂直偏波では、トランシーバ内の垂直偏波給電線４５２２４は、Ｔ／Ｒスイッチ４５２３５に取り付けられる。ＰＡ４５２３７及びＬＮＡ４５２３９は、図示のようにそれぞれＴ／Ｒスイッチ４５２３５に接続され、Ｔ／Ｒスイッチは垂直偏波信号のために送信及び受信モードで切り替えられる。
しかしながら、本開示の幾つかの態様では、パッチアンテナの給電線特性のために、Ｔ／Ｒスイッチは除去できる。
パッチアンテナにより、第２アンテナ給電線整合点と比べて僅かにずれている１つのアンテナ給電線整合点が存在し得る。これは、図４５２Ｃに示される。図４５２Ｃは、本開示の幾つかの態様による、ＴＸ給電線整合点と比べて片側に僅かにずれているＲＸ給電線整合点のアンテナ給電線を有する、単一偏波設計のパッチアンテナ４５２０４を示す。言い換えると、図４５２Ｃでは、ＲＸ整合給電点は、ＴＸ給電点よりもアンテナの端に近い。この理由は、給電線の接続点のインピーダンスが、接続の行われるパッチアンテナ上の点により決定され、接続インピーダンスが低いほどパッチアンテナの中心に近く、接続インピーダンスが高いほどパッチアンテナの端に近いからである。送信及び受信動作のために、ＴＸ給電線及びＲＸ給電線の両方が、パッチアンテナに取り付けられる。
本開示の幾つかの態様では、ＰＡはＴＸ給電線の送信器側に取り付けられる。ＰＡは非常に低いインピーダンスで動作するので、ＴＸ給電線整合点は、ＰＡの低インピーダンス整合要件を満たすために、図４５２Ｃに示すようにパッチアンテナの中心に比較的近くなる。ＬＮＡは、ＲＸ給電線のＲＸ側に取り付けられる。ＬＮＡは高いインピーダンスで動作するので、ＴＸ給電線整合点は、パッチアンテナの端に比較的近くなり、これも図４５２Ｃに示される。これら２つの整合点は、１つがパッチアンテナの中心に近く、１つがパッチアンテナの端に近く、結果として２つの整合点の間のオフセットを生じる。
この整合点のオフセットも、図４５２Ｄに示されるように偏波共用設計について示される。図４５２Ｄは、本開示の幾つかの態様による、両方の偏波のための、ＴＸ給電線整合点と比べて片側に僅かにずれているＲＸ給電線整合点のアンテナ給電線を有する、偏波共用設計のパッチアンテナ４５２０６を示す。言い換えると、図４５２Ｄには、オフセット整合点の２つのセットがあり、１つは水平偏波動作のためであり、１つは垂直偏波動作のためである。
パッチアンテナの上述の給電線整合点特性は、ＴＸチェーンがパッチアンテナのＴＸ給電線整合点に特設接続されること、及びＲＸチェーンがパッチアンテナのＲＸ給電線整合点に直接接続されることを可能にする。したがって、ＲＦ製品群に含まれるＴ／Ｒスイッチ及び関連する挿入損失が低減される。これは、一方で、ＴＸ出力電力／効率及びＲＸ雑音指数（noise figure）（ＮＦ）の観点から、ＲＦ性能を有意に向上できる。以上は図４５３Ａ及び４５３Ｂに示される。反対方向から来る給電線に関連するＴＸ及びＲＸの間の１８０度位相反転は、システムレベルで克服できる。
図４５３Ａは、本開示の幾つかの態様による、パッチアンテナ給電線整合点に直接接続されるＴＸ給電線及びＲＸ給電線の単一偏波実装を示す。図４５３Ａでは、パッチアンテナ４５３０１は、ＲＸ給電線整合点４５３０９に接続されるＲＸ給電線４５３０７、及びＴＸ給電線整合点４５３０５に直接接続されるＴＸ給電線４５３０３を有する。パッチアンテナ４５３１１は、パッチアンテナ４５３０１と同じ又は同様であり、ＴＸ給電線を介してＰＡ４５３１３に直接接続され、ＲＸ給電線４５３０７を介してＬＮＡ４５３１５に直接接続され、Ｔ／Ｒスイッチが必要ない。
図４５３Ｂは、本開示の幾つかの態様による、Ｔ／Ｒスイッチを有しないでパッチアンテナ給電線整合点に直接接続される水平偏波ＴＸ給電線及び水平ＲＸ給電線並びに垂直偏波ＴＸ給電線及び垂直ＲＸ給電線を用いる、偏波共用実装を示す。図４５３Ｂは、図４５３Ａと同様であるが、水平偏波ＴＸ給電線４５３２７及び水平偏波ＲＸ給電線４５３３１並びに垂直偏波ＴＸ給電線４５３１９及び垂直偏波ＲＸ給電線４５３２３の両方がそれらそれぞれの給電線整合点４５３２９、４５３３３、及び４５３２１、４５３２５に接続される点が異なる。本態様では、パッチアンテナ４５３３５は、水平偏波ＴＸ給電線４５３２７によりＰＡ４５３３７に直接接続され、水平偏波ＲＸ給電線４５３３１によりＬＮＡ４５３３９に直接接続され、Ｔ／Ｒスイッチを有しない。本態様では、パッチアンテナ４５３３５は、垂直偏波ＴＸ給電線４５３１９によりＰＡ４５３４３に直接接続され、垂直偏波ＲＸ給電線４５３２３によりＬＮＡ４５３４５に直接接続され、Ｔ／Ｒスイッチを有しない。
図４５３Ａ及び４５３Ｂに示される直接接続は、Ｔ／Ｒスイッチを有しないで、ＴＸ及びＲＸが異なる時間に動作する半二重モードでの動作を可能にする。
図４５４Ａは、本開示の幾つかの態様による、ＩＣシールドを示す。ＩＣシールド４５４００は、２つの金属部分、ＰＣＢにはんだ付けされ又は他の方法で固定され及び内部に、例えばフェンス４５４０１内に図示されたカットアウト内に集積回路及び個別回路が位置付けられてよい所謂「フェンス」４５４０１、並びに、本開示の幾つかの態様ではフェンス４５４０１の上部に押し付けることによりフェンスに取り付けられるふた４５４０３を含む。２つのＩＣシールド技術は、後述のようにシールドに隣接して位置付けられるアンテナ又はアンテナアレイに対して反射体としての役目を果たすことにより、アンテナゲインを向上する選択肢を可能にする。
本開示の幾つかの態様では、ゲインは、ふた４５４０３内の空間を通じてフェンスの部分を突出させ又は拡張させることにより更に向上できる。図４５４Ｂは、本開示の幾つかの態様による、アンテナゲイン及び指向性を向上するために、ふた４５４０３内の図示の空間を通じて、４５４０５においてフェンスの突出又は拡張を有するＩＣシールドを示す。本開示の幾つかの態様では、ふた自体が拡張の中に作成されてよいが、はんだ付けされていないふたが使用される場合、ふたは例えば落下し床に衝突する態様により又は手により扱われるとき変形し得る。
図４５４Ｂの議論に戻ると、突出は折り返され又は折り返されなくてよい。突出又は拡張における折り返しは、主に機械的安定性を示す。図４５４Ｂは、ユーザデバイスの間取図の部分を示し、上述のようなアンテナアレイのための限られた空間のうちの多くを占める図４３９に最初に示した同軸コネクタ４３９１５を含む。図４５４Ｂのシールドに隣接して且つ非常に近くに、積層パッチアンテナ４５４０７Ａ及び４５４０９Ａ並びにダイポールアンテナ素子４５４０７Ｂ及び４５４０９Ｂを含み且つディレクタ４５４０７Ｃ、４５４０９Ｃ及び４５４０７Ｄ、４５４０９Ｄを含んでよいアンテナアレイがある。
本開示の幾つかの態様では、ダイポール４５４０７Ｂとディレクタ４５４０７Ｃとの間の距離は、３４０ミクロンである。ダイポールから銅層４５４１０の端までの距離は７８０ミクロンであってよい。ダイポールからふた４５４０３までの距離は２ミリメートルであってよい。本開示の幾つかの態様では、ディレクタ４５４０７Ｃと４５４０７Ｄとの間の距離は同様に３４０ミクロンである。アレイは、パッチ及びダイポールの態様について上述したように給電されてよい。突出によるエンドファイア方向（ディレクタに対して法線方向）のゲインは、約１ｄＢｉで測定された。
図４５４Ｃは、本開示の幾つかの態様による、ダイポールアンテナ素子４５４１１、４５４１３、４５４１５、４５４１７のアレイのゲインを向上するために、ＩＣシールドカバー４５４０３を通じた、フェンスの折り返し拡張４５４０５の使用を示す。図示のアレイは、上述のようなＰＣＢ内に構成される１×４ダイポールアレイである。本開示の幾つかの態様では、ＰＣＢはビスマレイミド－トリアジン（Bismaleimide－Triazine）（ＢＴ）エポキシで構成されてよい。図４５４Ｃの態様では、突出によるエンドファイア方向（ダイポールアームに対して法線方向）のゲインは、約０．５ｄＢｉで測定された。
図４５４Ｄは、本開示の幾つかの態様による、突出によりシールド構造内に形成されるホール４５４１９を示す。ふた４５４０３の内部にあるフェンス４５４２１の一部も示される。本開示の幾つかの態様では、突出は密閉されない。したがって、４５４１９におけるようなホールは構造４５４０６内に形成でき、したがってＲＦ漏れが存在し得る。したがって、金属を折り返し又は他の方法で位置付けるために突出を実装するとき、このような漏れを最小化するようホール４５４１９を可能な限り小さく作成するよう、注意を要することがある。
図４５４Ｅは、本開示の幾つかの態様による、図４５４Ｄの突出及びホールの拡大透視図である。ふた４５４０３及びフェンス４５４２１の結合は、突出５４０５及びホール４５４１９を一層明確に示す。
図４５５は、本開示の幾つかの態様による、シールド反射体を有する結合パッチアンテナ及びダイポールアンテナアレイの上面図である。４５５００には、パッチアンテナ４５５０３、４５５０５、４５５０７並びにダイポールアンテナ４５５０９及び４５５１１を含むアレイが示され、該アレイはエンドファイア方向（ダイポールアームに対して法線方向）に偏波共用ダイバーシティをサポートする。
本開示の幾つかの態様では、パッチアンテナ４５５０３、４５５０５、４５５０７は、図４５６に関して後述するような二重パッチであり得る。ＩＣシールドふた４５５０１及びＩＣシールドフェンス突出４５５０１Ａは、アンテナアレイに反射体及び接地を提供する。図４５５の４５５１３に示される複数のふたは、パッチの間に置かれ、標準的にアレイの両方のダイポールアンテナの各々の側にある。
本開示の幾つかの態様では、接地がダイポールに非常に近くにあるかのように、インピーダンス整合が低下し、ダイポールの有効性に悪影響を与えるという理由で、ホールは、シールド４５５０１により提供される接地とダイポール４５５０９、４５５１１との間の結合を取り除く（clear）。金属がアンテナの近くにある場合、ダイポール放射効率は低下し、放射を適切に反射できない。アンテナ性能を実質的に低下することなく反射を達成するために、本開示の幾つかの態様では約４分の１波長だけ、金属は放射体から離れているべきである。パッチモードは、パッチとパッチの下の接地との間にあり、広い接地が有効であることを必要としない。接地は有限なので回折が存在するが、損失は軽微である。接地４５５１３に対するダイポールの接地の隙間（clearance）は、ホールがダイポールをパッチに一層近付けることを可能にし、それにより構造を一層小型にする。エンドファイア方向を見ると、ダイポールは水平偏波を有し、パッチアンテナは垂直偏波を有し、各パッチアンテナはモノポール素子として機能する。
図４５６は、本開示の幾つかの態様による、図４５５のアンテナの側面図である。アレイの座標系は、実際には紙面の外部へと延びるＹ座標を有する隣接シールド４５５０１に示される。パッチ及びダイポールは図示のようにＰＣＢ内にある。３つのパッチアンテナのうちの１つ４５５０３、４５５０３Ａは側面図に示され、他は標準的に存在し二重パッチアンテナを含む。ここで、パッチ４５５０３Ａは無給電アンテナであり、パッチ４５５０３Ｂは一態様ではビアホールの使用により給電線４５６０１を介してエネルギーを与えられる駆動パッチである。ダイポールアンテナ４５５０９は、側面図に示され、接地層でありダイポールの部分でもあってよい給電線４５６０３により給電される。ダイポールは２つの層で構成され、１つ目のアームは接地４５６０３の部分であり、２つ目は層４５５０９から励起される層である。当業者は、各種類のアンテナの数が単に例として記載されること、及び異なる数の又は複数のこのようなアンテナが追加的態様では適切であってよいことを理解する。同様に、記載の寸法以外の他の寸法が、アンテナアレイの使用されるデバイス内の利用可能な空間に依存して、シミュレーション又は他の方法により示され得るように、他の態様において使用されてよい。
図４５７は、本開示の幾つかの態様による、ユーザデバイス内の大きな障害物を迂回するために、パッチアレイと共に使用されるインターポーザの透視図を示す。インターポーザを有する材料は、ＰＣＢ積層又は他の絶縁材料であってよい。パッチは既にＲＦサブシステム内の接地を有するので、インターポーザ材料はアンテナに大きな影響を与えない。インターポーザは、ＬＧＡパッドのようなパッドを有するはんだにより、ＰＣＢに固定されてよい。本開示の幾つかの態様では、ＩＦは、処理及び送信のためのパッチアンテナアレイへの最終的な給電のために、マザーボードからＲＦサブシステムへルーティングされ得る。
図４５７で、本開示の幾つかの態様では、ユーザデバイスの部分間取図５４７００は、低温同時焼成セラミック（low temperature co－fired ceramic）（ＬＴＣＣ）であってよいＰＣＢマザーボードを含み得る。アイテム４５７０３は、ラップトップ又は他のデバイス筐体の部分であってよく、本開示の幾つかの態様ではマグネシウムで構成されてよい。ＵＳＢコネクタは４５７０５に示され、有効なアンテナ動作を妨害する。
障害物を迂回するために、インターポーザの上部に位置付けられて反射体シールド４５７１０を備えるパッチアンテナアレイ４５７０９を有するインターポーザ４５７０７が使用されてよい。反射体シールドは、本特許で上述したもののようなＩＣシールドの部分であってよい。ＩＣシールド全体及びＩＣシールド自体は、空間制約のために図示されないが、上述のように又は図４６１Ａに関して後述するように位置付けられ得る。インターポーザ４５７０７は、高さを提供し、ＲＦＥＭ全体を上昇させることを目的とするので、接地への接続のために及びアンテナアレイに給電するために必要に応じてＧＮＤビア及びＩＦ信号ビアも含む。
図４５８Ａは、本開示の幾つかの態様による、ＩＣシールドふた４５８０１を示すインターポーザの透視図である。図４５８Ａでは、ダイポールアンテナ４５８０９のアレイ及び反射体４５８１０は、図４５７のパッチアンテナアレイ４５７０９及び反射体４５７１０と同様に、インターポーザ上に位置付けられる。アイテム４５８０９Ａは、本開示の幾つかの態様では、反射体４５８１２を有するパッチアンテナであってよい。アレイ及び反射体のエンドファイア方向が図示される。
図４５８Ｂは、本開示の幾つかの態様による、図４５８Ａのダイポールアンテナアレイの放射パターンの垂直図であり、エンドファイア方向がマイナス９０（－９０）度に示される。ブロードサイド方向はゼロ（０）度に示される。図示のように、カバレッジは、図４５８Ｂのブロードサイド方向で強い。しかしながら、インターポーザは、図４５８Ｂに示すエンドファイア方向に特定量のダイポールアレイ放射を可能にする。図４５８Ｂに示される幾つかのパターンが存在し、各パターンはインターポーザの異なる高さのものである。図４５８Ｂから分かるように、ダイポールアレイがインターポーザ上に置かれるとき、エンドファイアへの放射は低下し、全ての図示されるインターポーザ高さにおいて低いゲイン及び狭いビーム幅を有する。この理由から、パッチアレイをインターポーザ上に置くことが好ましい。
図４５９は、本開示の幾つかの態様による、種々の方向の、インターポーザの高さに対する図４５８Ａのパッチアンテナアレイの実現されるゲインを示す。３つの曲線４５９０１、４５９０３、４５９０５は、それぞれエンドファイア方向、エンドファイアの上方５度、及びエンドファイアの上方１０度のインターポーザの高さに対する、実現されるゲインを示す。
図４６０Ａは、本開示の幾つかの態様による、二重帯域偏波共用動作のための結合パッチ及びスロットアンテナを示す。図４６０Ａでは、アンテナ４６０００は、第１アンテナを形成する二重パッチアンテナ４６００１、４６００２、及び第２アンテナを形成する方形スロットアンテナ４６００３を示す。各アンテナは、２つの給電機構により給電される。該給電機構の各々は、偏波共用のために他方と直交する。
例えば、スロットアンテナは、それぞれが他方と直交する給電線４６００５及び４６００７により給電される。アイテム４６００５Ａ及び４６００５Ｂは、給電線４６００７を基準とする接地ビアと同様に、給電線４６００５を基準とする接地ビアである。パッチアンテナ４６００１、４６００２は、無給電アンテナ素子４６００１及び駆動アンテナ素子４６００２を含む。駆動アンテナ素子４６００２は、図示の態様では、図４６０Ｂの４６０１３、４６０１５におけるようにビアにより給電される。ビア４６０１３は、図４６０Ｂにも示される４６０１１のような給電線に結合されてよい。線４６０１１は、ユーザデバイスの集積回路（ＩＣ）（図示されないＩＣ）により給電されてよい。ビア４６０１５は、同様に、給電線４６０１１に直交し同様にＩＣにより給電されてよい給電線に結合されてよい。スロットアンテナ４６００３は、図示の態様では、マイクロストリップラインによるような、近接結合により又は任意の適切な給電機構により、給電されてよい。
近接結合は、図４６０Ｂに示され、後述される。図４２６Ｂは、本開示の幾つかの態様による、図４６０Ａの結合パッチアンテナ及びスロットアンテナの側面図である。側面から、図４６０Ｂは、スロットアンテナ４６００３及びスロットアンテナ４６００３の２つの給電機構のうちの１つ、例えば本開示の幾つかの態様ではマイクロストリップ給電線、メタルトレース、又は他の種類の伝送線路であってよい給電線４６００７を示す。マイクロストリップ給電線４６００７は、ＰＣＢ内にスロットアンテナ４６００３の下部から特定距離に存在するよう図示され、近接結合によりスロットアンテナ４６００３を駆動して、エネルギーが給電線４６００５、４６００７からスロットアンテナ４６００３に結合されるようにする。線４６００５、４６００７は、ユーザデバイス（図示しない）の集積回路への信号供給の目的でスロットアンテナ４６００３に結合されてよい。マイクロストリップ給電線４６００５は、給電線４６００７と直交して位置付けられる。給電線はマイクロストリップとして記載されたが、ストリップライン、トレース、等のような任意の適切な伝送線路であり得る。
本開示の幾つかの態様では、給電線は、３０ＧＨｚを含む帯域の給電線４６００５及び６０ＧＨｚを含む帯域の給電線４６００７のような二重帯域給電線を含む。給電線は、３９ＧＨｚ帯域又は７３ＧＨｚ帯域、又は他の適切な帯域にあってよく、給電線４６００５は帯域内のある周波数にあり給電線４６００７は該周波数の２倍にある。
本開示の幾つかの態様では、パッチアンテナ４６００１、４６００２は１つの周波数で動作し、スロットアンテナ４６００３は第２周波数で動作し、各アンテナの周波数はアンテナのサイズに依存する。言い換えると、パッチアンテナ及びスロットアンテナは、所望の周波数で動作するようアンテナ寸法を設計することにより、異なる周波数で動作するように作成できる。本開示の幾つかの態様では、各アンテナは異なる時間に動作し、どの偏波が所与の時間においてより良好な偏波であるかを示す受信デバイスからのフィードバックに依存して、適切な偏波の信号が適切な時間に送信できるようにする。
上述のように、本開示の幾つかの態様では、パッチアンテナ４６００１は無給電アンテナ素子であり、４６００２は駆動アンテナ素子である。図４６０Ｂに示すように、駆動アンテナ４６００２の接地は、ビアホール４６０１３及び４６０１５（図４６０Ａではビア４６０１５のみが見える）により給電されるという理由で「浮遊」しており、各ビアは上述の所与の帯域にあり、各々は駆動素子４６００２に給電するために近接結合のためにそれぞれ給電線４６００７及び４６００５に関連付けられる。このような給電線は、駆動素子に接続されるビアを含んでよい。スロット素子の内側部分は、接地目的のために十分大きく作成されアンテナが異なる時間に動作するならば、パッチアンテナに対して接地ＧＮＤとして動作してよい長方形金属である。
パッチアンテナの及びスロットアンテナの直交する給電は、空間ダイバーシティによる偏波をサポートする。例えば、Ｘ方向の放射では、励起は第１給電線を用いてよく、Ｙ方向の放射では、励起は第１給電線に直交する第２給電線を用いてよい。ブロードサイド放射では、各アンテナはブロードサイド（図４６０ＢのＺ）方向の偏波共用により動作できる。各アンテナは、アルゴリズムにより制御でき、所与の時間に所与の偏波で動作する。偏波は、どの給電線が所与の時間にアクティブにされるかに依存し、このアクティブ化は受信デバイスの方向に依存する。受信デバイスは、どの偏波が所与の時間においてより良好な受信を提供するかを指定する情報を送信器にフィードバックしている。エンドファイア方向では、各アンテナは、１つの偏波のみにより動作してよい。偏波は、励起がＸ方向（図４６０Ｂの４６０１３）又はＹ方向（図４６０Ｂの４６０１５）からであるかに依存して、通常ブロードサイド放射より低いゲインを有する。さらに、エンドファイア放射では、各アンテナは、各アンテナ素子が２つの直交する給電により励起される場合には、偏波共用でも動作してよいが、単一偏波動作の場合より遙かに低いゲインを有する。単一無給電素子が記載されたが、当業者は、複数のこのような無給電素子が、又は本開示の幾つかの態様では１つ以上のディレクタが、所与の態様で適切な場合には使用されてよいことを理解する。同様に、正方形スロットアンテナが記載されたが、他の構成のスロットアンテナも種々の態様において使用されてよい。
アンテナ又はアンテナアレイは、本開示の幾つかの態様では超厚金属（ultra－thick metal）（ＵＴＭ）である回路基板の層の中のシリコン回路又はチップ内で励起されてよい。ＵＴＭは、回路基板材料では最も低い損失の１つを有するとして知られている。図４６１Ａは、本開示の幾つかの態様による、アンテナ・オン・チップ（antenna－on－a－chip）（ＡＯＣ）の分解図である。ＡＯＣ４６１００は、ＢＴ積層基板であってもよいＰＣＢ４６１１１、及び無線周波数（ＲＦ）信号を提供するトランシーバを含んでよいシリコン回路４６１０３を含む。ＡＯＣは、本開示の幾つかの態様では２×２パッチアンテナアレイ（パッチアンテナのうちの１つは４６１０５として示されるが、他の３つは標準的に図示される）を含み得るアンテナ４６１０５を含み、並びにＩＣ金属シールド４６１０１を含んでよい議論中の態様は４個のパッチアンテナ素子を含むアレイを含むが、態様はパッチアンテナに限定されない。当業者は、スロットアンテナ又はノッチアンテナのような他のアンテナ素子、アンテナアレイの動作周波数がｍｍＷａｖｅ帯域でありＷｉＧｉｇ周波数帯域の一部又は全部をサポートする周波数範囲内にあってよいことを理解する。ＰＣＢ基板４６１１１は、アンテナアレイの下の金属の隙間（clearance）４６１１３を有する。隙間４６１１３はアンテナアレイの短絡を防ぐ。アンテナ放射は回路基板を通じ又はそれを経由するので、隙間４６１１３もアンテナアレイ放射が基板の外側へ送信されるように機能する。
図４６１Ｂは、本開示の幾つかの態様による、図４６１ＡのＡＯＣを含むアンテナ４６１０５の底面図である。変圧器４６１０７は、共役整合及び他の電子的機能のようなもののために、シリコン回路内で使用される変圧器を含む。トレースは、４６１０９に置かれてよく、パッチのための給電を含む、パッチ４６１０５の間及びそれらの間のルーティングのために使用されてよい。給電は、シリコン回路内のトランシーバに結合されてよく、電力増幅器（ＰＡ）及び低雑音増幅器（ＬＮＡ）スイッチに結合される小さなマイクロストリップラインを含んでよい。
図４６１Ｃは、図４６１ＡのＡＯＣの側面図であり、ＩＣシールド４６１０１、シリコン回路４６１０３、及びＰＣＢ基板４６１１１を示す。パッチはシリコン４６１０３の下部に実装でき、ＩＣシールド４６１０１は接地として使用できる。図４６２は、４個のパッチアンテナを含むパッチアレイの寸法を示す。４個のパッチアンテナのうちの１つが図４６２の４６１０５として描かれる。パッチ自体は、１平方ミリメートルであってよい。図４６３は、本開示の幾つかの態様による、図４６１Ａ～４６１Ｃ及び４６２のＡＯＣのシミュレートされた放射パターンである。パターン４６３０１はＥ平面を示し、パターン４６３０３はＨ平面を示す。
図４６４Ａは、本開示の幾つかの態様による、パッケージ・オン・パッケージ実装で実装されたダイのＡＯＣの別の側面図を示す。ＰＣＢ４６４０１は、シリコン４６４０５及び接地４６４０３を含む。接地４６４０３が設けられるとき、接地として使用される図４６１Ｃの４６１０３のようなＩＣシールドは必要ない。シリコン４６４０５内のアンテナと接地４６４０３との間の接続は、５０オーム接続４６４０７により形成され、バンプとして参照される場合が多い。接続４６４０７は、シリコンからＧＮＤに達するビアを含んでよく、ここでは給電機構の部分として使用されている。実際には、ＩＣをＧＮＤに接続する多くのビアが存在してよい。
図４６４Ｂは、本開示の幾つかの態様による、パッチの高さにより除算されたシリコンの高さに対する、放射効率の図である。別の言い方では、ＩＣの高さはシリコンの厚さであり、パッチの高さはＧＮＤから放射パッチまでのアンテナサイズの厚さである。図４６４Ａの、接地がダイの上方６０ミクロンである一態様では、実現されるゲインは０．４６ｄＢｉであった。図４６４Ｃは、本開示の幾つかの態様による、パッチの高さにより除算されたシリコンの高さに対する、ｄＢｉで表される実現されるゲインの図である。
図４６５は、本開示の幾つかの態様による、チップ概観を図式的に示すＡＯＣの別の図であり、チップ上のアンテナと回路との関係を含む。チップ概観４６５００は、４個のＡＯＣを備えるシリコンチップを示し、４個のＡＯＣのうちの１つが４６５０１で示される。オンチップ回路は、一連の三角形により示され、三角形のうちの１つが４６５０３で示される。この回路は、ＲＦＥＭ（又はＲＦＩＣ）を含んでよく、通常、トランシーバを含む無線回路を含み、限定ではないが電力増幅器及び低雑音増幅器を含む。オンチップ接続は、４６５０５のように直線により示され、通常、回路接続及びＡＯＣへの接続を含んでよい。
単純な基板が実装のために使用できるので、ＡＯＣは有意なコスト削減を提供する。一態様では、ＡＯＣを含む製品はＡＯＣを含むシールドされたシリコン回路として販売でき、基板を有さず、該製品を購入するＯＥＭは該製品をマザーボードに直接はんだ付けできる。代替として、ＡＯＣは、それ自体のＰＣＢに、ＩＦ又はＲＦケーブルと一緒に設置できるので、プラットフォーム内のどこにでも配置され得る。この場合、ＡＯＣの利点は、習慣的なアンテナ・オン・ボードと比べてＰＣＢを簡略化することである。代替として、ＡＯＣ製品は、マザーボードに既に設置されて販売できる。これは、ＡＯＣの一がマザーボード領域に限定されないという理由で、パッケージの必要がないので、コスト効率が良い。言い換えると、パッケージが存在せず、これは実質的な節約であり得る。
ＡＯＣは、基板ルーティングに対する要件及びはんだボール変化の劣化がないので、電力の伝導及び雑音指数が向上される。概して、パッチサイズは、基板パッチと比べて５０パーセント（５０％）だけ縮小できる。ＡＯＣは、広帯域整合、場合によっては３０４ＧＨｚ帯域幅をサポートし、これは４個より多くのチャネルのサポートを可能にできる。記載のＡＯＣは、埋込型ダイ／パッケージ・オン・パッケージ（package－on－package）（ＰＯＰ）ソリューションにより実装できる。ＰＯＰは、２つのＰＣＢを結合する技術である。主ＰＣＢはダイを含み（時々「シンプルＰＣＢ」と呼ばれ得る。）、、別のＰＣＢは、シールドとして振る舞う金属で満たされた凹部を有し、信号及びアンテナアレイがシールドの上部に配置されることを可能にする。さらに、ＡＯＣは外部アンテナへのトレースを必要としないので、アンテナはこのようなトレースに起因する損失を全く有しない又は非常に少ない。
図４６６は、本開示の幾つかの態様による、ここで議論される技術又は方法のうちの任意の１つ以上が実行されてよい例示的な機械４６６００のブロック図を示す。代替の態様では、機械４６６００は、独立型デバイスとして動作し、又は他の機械に接続（ネットワーク接続）されてよい。ネットワーク接続される展開では、機械４６６００は、サーバ－クライアントネットワーク環境におけるサーバ機械、クライアント機械、又は両者の容量内で動作してよい。一例では、機械４６６００は、ピアツーピア（Ｐ２Ｐ）（又は他の分散型）ネットワーク環境におけるピアマシンとして動作してよい。機械４６６００は、ＵＥ、ｅＮｏｄｅＢ、ＡＰ、ＳＴＡ、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話機、スマートフォン、ウェブ機器、ネットワークルータ、スイッチ若しくはブリッジ、又は該機械により行われるべき動作を指定する命令を（シーケンシャルに又は他の方法で）実行可能な機械であってよい。さらに、単一の機械のみを図示するが、用語「機械」は、個々に又は共同して、本願明細書で議論した１又は複数の方法を実行するために命令セット（又は複数のセット）を実行する機械の集合、例えばクラウドコンピューティング、サービスとしてのソフトウェア（software as a service）（ＳａａＳ）、他のコンピュータクラスタ構成を含むと考えられるべきである。
例は、ここに記載のように、ロジック又は多数のコンポーネント、サブシステム、又はメカニズムを含んでよく、又はその上で動作してよい。サブシステムは、指定動作を実行可能な有形エンティティ（例えばハードウェア）であり、特定方法で構成され又は配置されてよい。一例では、回路は（例えば、内部に、又は他の回路のような外部エンティティに関して）サブシステムとして指定方法で構成されてよい。一例では、１つ以上のコンピュータシステム（例えば、独立型、クライアント又はサーバコンピュータシステム）又は１つ以上のハードウェアプロセッサの全体又は部分は、ファームウェア又はソフトウェア（例えば、命令、アプリケーション部分、又はアプリケーション）により、指定動作を実行するよう動作するサブシステムとして構成されてよい。一例では、ソフトウェアは、機械可読媒体上に存在してよい。一例では、ソフトウェアは、サブシステムの基本ハードウェアにより実行されると、該ハードウェアに指定動作を実行させる。
したがって、用語「サブシステム」は、指定方法で動作し又はここに記載の任意の動作のうちの一部又は全部を実行するよう、物理的に構成される、具体的には構成される（例えば結線される）、又は時間的に（例えば一時的に）構成される（例えばプログラムされる）エンティティである実現可能なエンティティを包含すると理解される。サブシステムが時間的に構成される例を考えると、サブシステムの各々は任意の１つの時点にインスタンス化される必要がない。例えば、サブシステムがソフトウェアを用いて構成される汎用ハードウェアプロセッサを含む場合、汎用ハードウェアプロセッサは、異なる時間にそれぞれ異なるサブシステムとして構成されてよい。ソフトウェアは、したがって、例えばある時点で特定サブシステムを構成するよう、及び異なる時点で異なるサブシステムを構成するよう、ハードウェアプロセッサを構成してよい。
機械（例えば、コンピュータシステム）は、ハードウェアプロセッサ４６６０２（例えば中央処理ユニット（ＣＰＵ）、グラフィック処理ユニット（ＧＰＵ）、ハードウェアプロセッサコア、又はそれらの任意の組み合わせ）、メインメモリ４６６０４、及びスタティックメモリ４６６０６、を含んでよく、それらの一部又は全部は、インターリンク（例えばバス）４６６０８を介して互いに通信してよい。機械４６６００は、ビデオディスプレイユニット４６６１０、文字入力デバイス４６６１２（例えば、キーボード）、及びユーザインタフェース（ＵＩ）ナビゲーションデバイス４６６１４（例えば、マウス）を更に含んでよい。一例では、ディスプレイユニット４６６１０、入力デバイス４６６１２、及びＵＩナビゲーションデバイス４６６１４は、タッチスクリーンディスプレイであってよい。機械４６６００は、ストレージデバイス（例えば、ドライブユニット）４６６１６、信号生成デバイス４６６１８（例えば、スピーカ）、ネットワークインターフェイスデバイス４６６２０、全地球測位システム（global positioning system）（ＧＰＳ）センサ、コンパス、加速度計、又は他のセンサのような１つ以上のセンサ、を更に含んでよい。機械４６６００は、１つ以上の周辺デバイス（例えば、プリンタ、カードリーダ、等）と通信し又は制御するためにシリアル（例えばユニバーサルシリアルバス（ＵＳＢ）、パラレル、又は他の有線又は無線（例えば赤外線（ＩＲ）、近距離通信（ＮＦＣ）、等））接続のような出力コントローラ４６６２８を含んでよい。
ストレージデバイス４６６１６は、機械可読媒体４６６２２を含んでよい。機械可読媒体４６６２２には、本願明細書に記載の技術又は機能のうちの任意の１つ以上を実施する又はそれにより利用される１つ以上のデータ構造又は命令セット４６６２４（例えば、ソフトウェア）が格納される。命令４６６２４は、機械による命令の実行中に、メインメモリ４６６０４内に、スタティックメモリ４６６０６内に又はハードウェアプロセッサ４６６０２内に完全に又は少なくとも部分的に存在してよい。一例では、ハードウェアプロセッサ４６６０２、メインメモリ４６６０４、スタティックメモリ４６６０６、又はストレージデバイス４６６１６の１つ又は任意の組み合わせは、機械可読媒体を構成してよい。
機械可読媒体４６６２２は単一媒体として図示されたが、用語「機械可読媒体」は、１つ以上の命令４６６２４を格納するよう構成される単一の媒体又は複数の媒体（例えば、中央又は分散型データベース、及び／又は関連キャッシュ及びサーバ）を含んでよい。
用語「機械可読媒体」は、機械による実行のために命令を格納し、符号化し又は運ぶことができ、及び機械に本開示の技術のうちの１つ以上を実行させ、又は該命令により利用される若しくはそれに関連するデータ構造を格納し、符号化し又は運ぶことができる任意の媒体を含んでよい。非限定的機械可読媒体の例は、固体メモリ、及び光及び磁気媒体を含んでよい。機械可読媒体の特定の例は、半導体メモリデバイス（例えば、ＥＰＲＯＭ（Electrically Programmable Read－Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read－Only Memory））、不揮発性メモリ、フラッシュメモリデバイス、内部ハードディスク及び取り外し可能ディスクのような磁気ディスク、光磁気ディスク、ＲＡＭ（Random Access Memory）、及びＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭディスクを含む。幾つかの例では、機械可読媒体は、非一時的機械可読媒体を含んでよい。幾つかの例では、機械可読媒体は、一時的伝搬信号ではない機械可読媒体を含んでよい。
命令４６６２４は、さらに、多数のよく知られた転送プロトコルのうちの１つ（例えば、フレームリレー、ＩＰ（internet protocol）、ＴＣＰ（transmission control protocol）、ＵＤＰ（user datagram protocol）、ＨＴＴＰ（hypertext transfer protocol）等）を用いて、ネットワークインターフェイスデバイス４６６２０を介して、伝送媒体を用いて、通信ネットワーク４６６２６を介して送信又は受信されてよい。例示的な通信ネットワークは、特に、ＬＡＮ（local area network）、ＷＡＮ（wide area network）、パケットデータネットワーク（例えば、インターネット）、モバイル電話ネットワーク（例えば、セルラネットワーク）、ＰＯＴＳ（Plain Old Telephone）ネットワーク、及び無線データネットワーク（例えば、Ｗｉ－Ｆｉ（登録商標）として知られるＩＥＥＥ（Institute of Electrical and Electronics Engineers）８０２．１１標準ファミリ、ＷｉＭａｘ（登録商標）として知られるＩＥＥＥ８０２．１６標準ファミリ）、ＩＥＥＥ８０２．１５．４標準ファミリ、ＬＴＥ（Long Term Evolution）標準ファミリ、ＵＭＴＳ（Universal Mobile Telecommunications System）標準ファミリ、Ｐ２Ｐ（peer－to－peer）ネットワークを含んでよい。一例では、ネットワークインターフェイスデバイス４６６２０は、１つ以上の物理的ジャック（例えば、イーサネット（登録商標）、同軸、又は電話ジャック）又は通信ネットワーク４６６２６に接続する１つ以上のアンテナを含んでよい。一例では、ネットワークインターフェイスデバイス４６６２０は、ＳＩＭＯ（single－input multiple－output）、ＭＩＭＯ（multiple－input multiple－output）、又はＭＩＳＯ（multiple－input single－output）技術のうちの少なくとも１つを用いて無線通信する複数のアンテナを含んでよい。幾つかの例では、ネットワークインターフェイスデバイス４６６２０は、複数ユーザＭＩＭＯ技術を用いて無線通信してよい。用語「伝送媒体」は、機械による実行のために命令を格納し、符号化し又は運ぶことができる無形媒体を含み、デジタル又はアナログ通信信号又はソフトウェアの通信を実現する他の無形媒体を含む。
図４６７は、本開示の幾つかの態様による、無線通信デバイス内に実装されてよいプロトコル機能を示す。幾つかの態様では、プロトコルレイヤは、ＰＨＹ（physical layer、物理レイヤ）４６７１０、ＭＡＣ（medium access control）レイヤ４６７２０、ＲＬＣ（radio link control）レイヤ４６７３０、ＰＤＣＰ（packet data convergence protocol）レイヤ４６７４０、ＳＤＡＰ（service data adaptation protocol）レイヤ４６７４７、ＲＲＣ（radio resource control）レイヤ４６７５５、ＮＡＳ（non－access stratum）レイヤ４６７５７、のうちの１つ以上を、図示されない他の上位レイヤ機能に加えて含んでよい。
幾つかの態様によると、プロトコルレイヤは、２以上のプロトコルレイヤ間の通信を提供してよい１つ以上のサービスアクセスポイントを含んでよい。
幾つかの態様によると、ＰＨＹ４６７１０は、１つ以上の他の通信デバイスによりそれぞれ受信又は送信されてよい物理レイヤ信号４６７０５を送信し及び受信してよい。幾つかの態様によると、物理レイヤ信号４６７０５は、１つ以上の物理チャネルを含んでよい。
幾つかの態様によると、ＰＨＹ４６７１０のインスタンスは、１つ以上のＰＨＹ－ＳＡＰ（physical layer service access points）４６７１５を介してＭＡＣ４６７２０のインスタンスからの要求を処理し及びそれに指示を提供してよい。幾つかの態様によると、ＰＨＹ－ＳＡＰ４６７１５を介して通信される要求及び指示は、１つ以上のトランスポートチャネルを含んでよい。
幾つかの態様によると、ＭＡＣ４６７１０のインスタンスは、１つ以上のＭＡＣ－ＳＡＰ（medium access control service access points）４６７２５を介してＲＬＣ４６７３０のインスタンスからの要求を処理し及びそれに指示を提供してよい。幾つかの態様によると、ＭＡＣ－ＳＡＰ４６７２５を介して通信される要求及び指示は、１つ以上の論理チャネルを含んでよい。
幾つかの態様によると、ＲＬＣ４６７３０のインスタンスは、１つ以上のＲＬＣ－ＳＡＰ（radio link control service access points）４６７３５を介してＰＤＣＰ４６７４０のインスタンスからの要求を処理し及びそれに指示を提供してよい。幾つかの態様によると、ＲＬＣ－ＳＡＰ４６７３５を介して通信される要求及び指示は、１つ以上のＲＬＣチャネルを含んでよい。
幾つかの態様によると、ＰＤＣＰ４６７４０のインスタンスは、１つ以上のＰＤＣＰ－ＳＡＰ（packet data convergence protocol service access points）４６７４５を介して、ＲＲＣ４６７５５の１つ以上のインスタンス及びＳＤＡＰ４６７４７の１つ以上のインスタンスからの要求を処理し及びそれらに指示を提供してよい。幾つかの態様によると、ＰＤＣＰ－ＳＡＰ４６７４５を介して通信される要求及び指示は、１つ以上の無線ベアラを含んでよい。
幾つかの態様によると、ＳＤＡＰ４６７４７のインスタンスは、１つ以上のＳＤＡＰ－ＳＡＰ（service data adaptation protocol service access points）４６７４９を介して、１つ以上の上位レイヤプロトコルエンティティからの要求を処理し及びそれに指示を提供してよい。幾つかの態様によると、ＳＤＡＰ－ＳＡＰ４６７４９を介して通信される要求及び指示は、１つ以上のＱｏＳ（quality of service）フローを含んでよい。
幾つかの態様によると、ＲＲＣエンティティ４６７５５は、１つ以上のＭ－ＳＡＰ（management service access points）を介して、ＰＨＹ４６７１０、ＭＡＣ４６７２０、ＲＬＣ４６７３０、ＰＤＣＰ４６７４０、及びＳＤＡＰ４６７４７のうちの１つ以上を含んでよい１つ以上のプロトコルレイヤの態様を構成してよい。幾つかの態様によると、ＲＲＣ４６７５５のインスタンスは、１つ以上のＲＲＣ－ＳＡＰ（RRC service access points）４６７５６を介して、１つ以上のＮＡＳエンティティからの要求を処理し及びそれに指示を提供してよい。
図４６８は、本開示の幾つかの態様による、無線通信デバイス又は無線通信システムに接続されて実装されてよい種々のプロトコルエンティティを示す。さらに具体的には、図４６８は、幾つかの態様による、ユーザ機器（ＵＥ）４６８６０、ｅＮＢ（evolved node B）又はｇＮＢ（new radio node B）４６８８０と称されてよい基地局、及びＭＭＥ（mobility management entity）又はＡＭＦ（access and mobility management function）４６８９４と称されてよいネットワーク機能、のうちの１つ以上を含む無線通信デバイスに実装されてよいプロトコルエンティティの図である。
幾つかの態様によると、ｇＮＢ４６８８０は、マクロセル、フェムトセル、又は他の適切なデバイスのような専用物理デバイスのうちの１つ以上として実装されてよく、又は代替の態様では、ＣＲＡＮ（cloud radio access network）と称される仮想ネットワークの部分としてサーバコンピュータ上で実行する１つ以上のソフトウェアエンティティとして実装されてよい。
幾つかの態様によると、ＵＥ４６８６０、ｇＮＢ４６８８０、及びＡＭＦ４６８９４のうちの１つ以上に実装されてよい１つ以上のプロトコルエンティティは、レイヤがＰＨＹ、ＭＡＣ、ＲＬＣ、ＰＤＣＰ、ＲＲＣ、及びＮＡＳの順序で最下位から最上位へと順位付けられると考えられるプロトコルスタックの全部又は一部を実装するとして記載されてよい。幾つかの態様によると、ＵＥ４６８６０、ｇＮＢ４６８８０、及びＡＭＦ４６８９４のうちの１つ以上に実装されてよい１つ以上のプロトコルエンティティは、それぞれ、それぞれ通信を実行するために下位レイヤプロトコルエンティティのサービスを用いて、別のデバイスに実装されてよいピアプロトコルエンティティと通信してよい。
幾つかの態様によると、ＵＥ ＰＨＹ４６８７２及びピアエンティティｇＮＢ ＰＨＹ４６８９０は、無線媒体を介して送信され及び受信される信号を用いて通信してよい。幾つかの態様によると、ＵＥ ＭＡＣ４６８７０及びピアエンティティｇＮＢ ＭＡＣ４６８８８は、それぞれＵＥ ＰＨＹ４６８７２及びピアエンティティｇＮＢ ＰＨＹ４６８９０により提供されるサービスを用いて通信してよい。幾つかの態様によると、ＵＥ ＲＬＣ４６８６８及びピアエンティティｇＮＢ ＲＬＣ４６８８６は、それぞれＵＥ ＭＡＣ４６８７０及びｇＮＢ ＭＡＣ４６８８８により提供されるサービスを用いて通信してよい。幾つかの態様によると、ＵＥ ＰＤＣＰ４６８６６及びピアエンティティｇＮＢ ＰＤＣＰ４６８８４は、それぞれＵＥ ＲＬＣ４６８６８及び５ＧＮＢ ＲＬＣ４６８８６により提供されるサービスを用いて通信してよい。幾つかの態様によると、ＵＥ ＲＲＣ４６８６４及びｇＮＢ ＲＲＣ４６８８２は、それぞれＵＥ ＰＤＣＰ４６８６６及びｇＮＢ ＰＤＣＰ４６８８４により提供されるサービスを用いて通信してよい。幾つかの態様によると、ＵＥ ＮＡＳ４６８６２及びＡＭＦ ＮＡＳ４６８９２は、それぞれＵＥ ＲＲＣ４６８６４及びｇＮＢ ＲＲＣ４６８８２により提供されるサービスを用いて通信してよい。
一態様による媒体アクセス制御レイヤ機能を実装するために使用されてよいＭＡＣエンティティ４６９００が、図４６９に示される。
幾つかの態様によると、ＭＡＣエンティティ４６９００は、コントローラ４６９０５、論理チャネル優先順位付けユニット４６９１０、チャネルマルチプレクサ及びデマルチプレクサ４６９１５、ＰＤＵフィルタユニット４６９１５、ランダムアクセスプロトコルエンティティ４６９２０、データハイブリッド自動再送要求プロトコル（ＨＡＲＱ）エンティティ４６９２５、及びブロードキャストＨＡＲＱエンティティ４６９３０、のうちの１つ以上を含んでよい。
幾つかの態様によると、上位レイヤは、管理サービスアクセスポイント４６９４０を介してコントローラ４６９０５と制御及び状態メッセージ４６９３５を交換してよい。幾つかの態様によると、１つ以上の論理チャネル４６９４５、４６９５５、４６９６５、４６９７５に対応するＭＡＣサービスデータユニット（service data units）（ＳＤＵ）は、１つ以上のサービスアクセスポイント（service access points）（ＳＡＰ）４６９５０、４６９６０、４６９７０、４６９８０を介してＭＡＣエンティティ４６９００と交換されてよい。幾つかの態様によると、１つ以上のトランスポートチャネル４６９８５、４６９９５、４６９１０５、４６９１１５に対応するＰＨＹサービスデータユニット（ＳＤＵ）は、１つ以上のサービスアクセスポイント（ＳＡＰ）４６９９０、４６９１００、４６９１１０、４６９１２０を介して物理レイヤエンティティと交換されてよい。
幾つかの態様によると、論理チャネル優先順位付けユニット４６９１０は、１つ以上の論理チャネルの各々に対応する格納パラメータ及び状態情報を含んでよい１つ以上の論理チャネル４６９４５及び４６９５５の間で優先順位付けを実行してよい。ここで、該格納パラメータ及び状態情報は、論理チャネルが確立されるときに初期化されてよい。幾つかの態様によると、論理チャネル優先順位付けユニット４６９１０は、１つ以上の論理チャネル４６９４５及び４６９５５の各々のパラメータセットにより構成され、各セットは、優先ビットレート（prioritized bit rate）（ＰＢＲ）及びバケットサイズ存続期間（bucket size duration）（ＢＳＤ）のうちの１つ以上を含んでよいパラメータを含む。
幾つかの態様によると、マルチプレクサ及びデマルチプレクサ４６９１５は、１つ以上の論理チャネルに対応するＭＡＣ－ＳＤＵ又は部分ＭＡＣ－ＳＤＵを含んでよいＭＡＣ ＰＤＵ、１つ以上のＭＡＣサブヘッダを含んでよいＭＡＣヘッダ、１つ以上のＭＡＣ制御要素、及びパディングデータを生成してよい。幾つかの態様によると、マルチプレクサ及びデマルチプレクサ４６９１５は、１つ以上の論理チャネル４６９４５及び４６９５５に対応する受信したＭＡＣ－ＰＤＵに含まれる１つ以上のＭＡＣ－ＳＤＵ又は部分ＭＡＣ－ＳＤＵを分離してよく、１つ以上のＭＡＣ－ＳＤＵ又は部分ＭＡＣ－ＳＤＵを１つ以上のサービスアクセスポイント４６９５０及び４６９６０を介して上位レイヤに示してよい。
幾つかの態様によると、ＨＡＲＱエンティティ４６９２５及びブロードキャストＨＡＲＱエンティティ４６９３０は、１つ以上の並列ＨＡＲＱプロセスを含んでよい。該ＨＡＲＱプロセスの各々は、ＨＡＲＱ識別子に関連付けられてよく、受信又は送信ＨＡＲＱプロセスのうちの１つであってよい。
幾つかの態様によると、送信ＨＡＲＱプロセスは、送信のためにＭＡＣ－ＰＤＵを選択することにより、指定反復バージョン（redundancy version）（ＲＶ）に従いＰＨＹにより符号化されるべきトランスポートブロック（transport block）（ＴＢ）を生成してよい。幾つかの態様によると、ブロードキャストＨＡＲＱエンティティ４６９３０に含まれる送信ＨＡＲＱプロセスは、連続する送信間隔で所定回数だけ同じＴＢを再送してよい。幾つかの態様によると、ＨＡＲＱエンティティ４６９２５に含まれる送信ＨＡＲＱプロセスは、前の送信に対して肯定的な肯定応答又は否定応答が受信されたかに基づき、送信時間に前の送信ＴＢを再送すべきか又は新しいＴＢを送信すべきかを決定してよい。
幾つかの態様によると、受信ＨＡＲＱプロセスは、１つ以上の受信ＴＢに対応し且つ新規データ指示（new data indication）（ＮＤＩ）及び反復バージョン（ＲＶ）のうちの１つ以上に関連付けられてよい符号化データを提供されてよく、並びに、受信ＨＡＲＱプロセスは、各々のこのような受信符号かデータブロックが前の受信ＴＢの再送に対応するか又は前に受信されていないＴＢかを決定してよい。幾つかの態様によると、受信ＨＡＲＱプロセスは、メモリ又は他の適切なストレージデバイスとして実装されてよく且つＴＢの前に受信されたデータに基づきデータを格納するために使用されてよいバッファを含んでよい。幾つかの態様によると、受信ＨＡＲＱプロセスは、ＴＢを復号することを試みてよい。ここで、復号は。ＴＢの受信データに基づき、並びに、ＴＢの前に受信したデータに基づく格納データに更に基づいてよい。
幾つかの態様に従いＭＡＣエンティティ４６９００により符号化され及び復号されてよいＰＤＵのフォーマットは、図４７０Ａに示される。
幾つかの態様にによると、ＭＡＣ ＰＤＵ４７０００は、ＭＡＣヘッダ４７００５及びＭＡＣペイロード４７０１０で構成されてよい。ＭＡＣペイロードは０以上のＭＡＣ制御要素４７０３０、０以上のＭＡＣ ＳＤＵ部分４７０３５、及び０以上のパディング部分４７０４０で構成される。幾つかの態様にによると、ＭＡＣヘッダ４７００５は、１つ以上のＭＡＣサブヘッダで構成されてよい。各ＭＡＣサブヘッダは、ＭＡＣペイロード部分に対応し且つ対応する順序で現れてよい。幾つかの態様によると、ＭＡＣペイロード４７０１０に含まれる０以上のＭＡＣ制御要素４７０３０は、ＭＡＣヘッダ４７００５に含まれる固定長サブヘッダ４７０１５に対応してよい。幾つかの態様によると、ＭＡＣペイロード４７０１０に含まれる０以上のＭＡＣ ＳＤＵ部分４７０３５は、ＭＡＣヘッダ４７００５に含まれる可変長サブヘッダ４７０２０に対応してよい。幾つかの態様によると、ＭＡＣペイロード４７０１０に含まれるパディング部分４７０４０は、ＭＡＣヘッダ４７００５に含まれるパディングサブヘッダ４７０２５に対応してよい。
幾つかの代替的態様に従いＭＡＣエンティティ４６９１００により符号化され及び復号されてよいＰＤＵのフォーマットは、図４７０Ｂに示される。
幾つかの態様によると、ＭＡＣ ＰＤＵ４７０００は、パディングが後に続いてよい１つ以上の連結ＭＡＣ Ｓｕｂ－ＰＤＵ４７０４５で構成されてよい。幾つかの態様によると、各ＭＡＣ Ｓｕｂ－ＰＤＵ４７０４５は、サブヘッダと、固定長制御要素、可変長制御要素、及びＭＡＣ ＳＤＵのうちの１つと、を含んでよい。幾つかの態様によると、固定長制御要素を含むＭＡＣ Ｓｕｂ－ＰＤＵ４７０４５も、固定長サブヘッダ４７０１５を含んでよい。幾つかの態様によると、可変長制御要素を含むＭＡＣ Ｓｕｂ－ＰＤＵ４７０４５も、可変長サブヘッダ４７０２０を含んでよい。幾つかの態様によると、ＭＡＣ ＳＤＵを含むＭＡＣ Ｓｕｂ－ＰＤＵ４７０４５も、可変長サブヘッダ４７０２０を含んでよい。
ＭＡＣヘッダ４７００５に含まれてよい固定長ＭＡＣサブヘッダ４７０１５の態様は、図４７０Ｃに示される。
ＭＡＣヘッダ４７００５に含まれてよい可変長ＭＡＣサブヘッダ４７０２０の態様は、図４７０Ｄに示される。
ＭＡＣヘッダ４７００５に含まれてよいパディングサブヘッダ４７０２５の態様は、図４７０Ｆに示される。
幾つかの態様によると、固定長サブヘッダ４７０１５は、予約ビット４７０６５、拡張ビット４７０７０、及び論理チャネル識別子（logical channel identifier）（ＬＣＩＤ）フィールド４７０７５、のうちの１つ以上を含んでよい。
幾つかの態様によると、可変長サブヘッダ４７０２０は、予約ビット４７０６５、拡張ビット４７０７０、ＬＣＩＤフィールド４７０７５、フォーマットフィールド４７０８５、及び長さフィールド４７０９０のうちの１つ以上を含んでよい。
幾つかの態様によると、パディングサブヘッダ４７０２５は、予約ビット４７０６５、拡張ビット４７０７０、及び論理チャネル識別子（logical channel identifier）（ＬＣＩＤ）フィールド４７０７５、のうちの１つ以上を含んでよい。
幾つかの態様によると、予約ビット４７０６５はゼロに設定されてよい。幾つかの態様によると、拡張ビット４７０７０は、ＭＡＣサブヘッダの後に１つ以上の追加ＭＡＣサブヘッダが続くか否かを示す値に設定されてよい。幾つかの態様によると、ＬＣＩＤ４７０７５は、対応するＭＡＣ制御要素４７０３０の種類、対応するＭＡＣ ＳＤＵ部分４７０３５の論理チャネル識別子、又はパディング種類、のうちの１つを示す値を含んでよい。幾つかの態様によると、フォーマットフィールド４７０８５は、長さフィールド４７０９０のビット数を示してよい。幾つかの態様によると、長さフィールド４７０９０は、対応するＭＡＣ ＳＤＵ部分４７０３５の長さを示す値を含んでよい。
無線リンク制御（radio link control）（ＲＬＣ）レイヤエンティティ内に含まれる機能の態様は図４７１に示される。
幾つかの態様によると、ＲＬＣレイヤエンティティ４７１００は、透過モード（transparent mode）（ＴＭ）送信エンティティ４７１１０、ＴＭ受信エンティティ４７１１５、非認証モード（unacknowledged mode）（ＵＭ）送信エンティティ４７１２０、ＵＭ受信エンティティ４７１２５、及び認証モード（acknowledged mode）（ＡＭ）エンティティ４７１３０の各々のうちの０以上を含んでよい。
幾つかの態様によると、上位レイヤエンティティは、制御、状態及びデータメッセージ４７１６２、４７１６４、４７１６８、４７１７２、４７１７４を、１つ以上のサービスアクセスポイント４７１４０、４７１４２、４７１４４、４７１４６、４７１４８、４７１５０を介してＲＬＣレイヤエンティティ４７１００と交換してよい。幾つかの態様によると、ＲＬＣレイヤエンティティ４７１００は、制御、状態及びデータメッセージ４７１７８、４７１８０、４７１８２、４７１８４、４７１８６を、サービスアクセスポイント４７１５２、４７１５４、４７１５６、４７１５８、４７１６０を介して下位レイヤプロトコルエンティティと交換してよい。
透過モード
幾つかの態様によると、ＴＭ送信エンティティ４７１１０及びＴＭ受信エンティティ４７１１５の各々のうちの０以上は、それぞれ異なる論理チャネル識別子（ＬＣＩＤ）に対応してよく、無線リソース制御（radio resource control）（ＲＲＣ）エンティティであってよい上位レイヤ制御エンティティからの要求に従い動的に生成され、構成され、及び破棄されてよい。
幾つかの態様によると、ＴＭ送信エンティティ４７１１０は、ＳＤＵをセグメント化若しくは連結し又は任意のヘッダデータを含めることなく、ＴＭ ＳＡＰ４７１４０を介して受信されたＲＬＣ ＳＤＵから透過モードデータ（transparent mode data）（ＴＭＤ）ＰＤＵを生成してよく、ＴＭＤ ＰＤＵをＳＡＰ４７１５２を介して下位レイヤに渡してよい。
幾つかの態様によると、ＴＭ受信エンティティは、下位レイヤからＳＡＰ４７１５４を介してＴＭＤ ＰＤＵを受け取ってよく、ＴＭＤ ＰＤＵを変更を有しないでＳＡＰ４７１４２を介してＲＬＣ ＳＤＵとして上位レイヤに分配してよい。
非認証モード
幾つかの態様によると、ＵＭ送信エンティティ４７１２０及びＵＭ受信エンティティ４７１２５の各々のうちの０以上は、それぞれ異なる論理チャネル識別子（ＬＣＩＤ）に対応してよく、無線リソース制御（ＲＲＣ）エンティティであってよい上位レイヤ制御エンティティからの要求に従い動的に生成され、構成され、及び破棄されてよい。
幾つかの態様によると、ＵＭ送信エンティティ４７１２０は、ＲＬＣヘッダを各ＲＬＣ ＳＤＵに追加することにより、ＲＬＣ ＳＤＵから非認証モードデータ（unacknowledged mode data）（ＵＭＤ）ＰＤＵを生成してよく、ＲＬＣ ＳＤＵをセグメントに分割し及びＲＬＣヘッダを各セグメントに付加することにより、ＵＭＤ ＰＤＵを生成してよい。幾つかの態様によると、ＵＭ送信エンティティ４７１２０は、ＵＭＤ ＰＤＵ及びＵＭＤ ＰＤＵセグメントをＳＡＰ４７１５６を介して下位レイヤに渡してよい。
幾つかの態様によると、ＵＭ受信エンティティ４７１２５は、ＳＡＰ４７１５８を介して受信したＵＭＤ ＰＤＵを処理してよい。幾つかの態様によると、ＵＭ受信エンティティ４７１２５により受信したＵＭＤ ＰＤＵの処理は、重複して受信されたＵＭＤ ＰＤＵを検出し及び廃棄するステップと、受信したＵＭＤ ＰＤＵ及びＵＭＤ ＰＤＵセグメントをＵＭＤ ＰＤＵ及びＵＭＤ ＰＤＵセグメントに含まれるシリアル番号に従い並べ替えるステップと、受信したＵＭＤ ＰＤＵセグメントからＲＬＣ ＳＤＵを再組立するステップと、ＲＬＣ ＳＤＵをＳＡＰを介し番号の昇順に上位レイヤに分配するステップと、のうちの１つ以上を含んでよい。
認証モード
幾つかの態様によると、ＡＭエンティティ４７１３０の各々のうちの０以上は、それぞれ異なる論理チャネル識別子（ＬＣＩＤ）に対応してよく、無線リソース制御（ＲＲＣ）エンティティであってよい上位レイヤ制御エンティティからの要求に従い動的に生成され、構成され、及び破棄されてよい。
幾つかの態様によると、ＡＭエンティティ４７１３０は、ＲＬＣヘッダを各ＲＬＣ ＳＤＵに追加することにより、ＲＬＣ ＳＤＵから認証モードデータ（acknowledged mode data）（ＡＭＤ）ＰＤＵを生成してよく、ＲＬＣ ＳＤＵをセグメントに分割し及びＲＬＣヘッダを各セグメントに付加することにより、ＡＭＤ ＰＤＵを生成してよい。幾つかの態様によると、ＡＭエンティティ４７１３０は、ＡＭＤ ＰＤＵ及びＡＭＤ ＰＤＵセグメントをＳＡＰ４７１６０を介して下位レイヤに渡してよい。
幾つかの態様によると、ＡＭエンティティ４７１３０は、ＡＭＤ ＰＤＵのヘッダにポーリングビットを含めてよい。ポーリングビットは、ＰＤＵを受信するピアＡＭエンティティが、どのＡＭＤ ＰＤＵ及びＡＭＤ ＰＤＵセグメントが正しく受信されたかに関する情報を含んでよいＡＭ ＳＴＡＴＵＳ ＰＤＵに応答する必要があることを示す。
幾つかの態様によると、ＡＭエンティティ４７１３０は、１つ以上の送信ＡＭＤ ＰＤＵ及びＡＭＤ ＰＤＵセグメントを再送バッファに格納してよく、１つ以上のこのようなＰＤＵがピア受信ＡＭエンティティにより正しく受信されていないと決定された場合、該ＰＤＵを再送してよい。
幾つかの態様によると、ＡＭＤ ＰＤＵ又はＡＭＤ ＰＤＵセグメントの再送において、時間間隔の中で送信のために利用可能な容量のビット数がＰＤＵ全体を再送するのに不十分であると決定された場合、ＡＭエンティティは、ＰＤＵを２つ以上のより小さなセグメントに再セグメント化してよい。
幾つかの態様による、ＴＭ送信エンティティ４７１１０により送信され及びＴＭ受信エンティティ４７１１５により受信されてよいＴＭＤ ＰＤＵ４７２００は、図４７２Ａに示される。
幾つかの態様によると、ＴＭＤ ＰＤＵ４７２００は、データフィールド４７２０５の１つ以上のオクテットを含んでよい。
幾つかの態様による、ＵＭ送信エンティティ４７１２０により送信され及びＵＭ受信エンティティ４７１２５により受信されてよいＵＭＤ ＰＤＵ４７２２０は、図４７２Ｂに示される。
幾つかの態様によると、ＵＭＤ ＰＤＵ４７２２０はＵＭＤ ＰＤＵヘッダ及びデータフィールド４７２０５で構成されてよい。
幾つかの態様によると、ＵＭＤ ＰＤＵ４７２２０は、予約１（Ｒ１）ビット４７２２５、セグメント化フラグ（ＳＦ）ビット４７２３０、最終セグメントフラグ（ＬＳＦ）ビット４７２３５、シーケンス番号（ＳＮ）フィールド４７２４０、データ４７２０５の１つ以上のオクテット、の各々のうちの１つ以上を含んでよい。
幾つかの態様による、ＵＭ送信エンティティ４７１２０により送信され及びＵＭ受信エンティティ４７１２５により受信されてよいＵＭＤ ＰＤＵ４７２５０は、図４７２Ｃに示される。
幾つかの態様によると、ＵＭＤ ＰＤＵセグメント４７２５０は、予約１（Ｒ１）ビット４７２２５、セグメント化フラグ（ＳＦ）ビット４７２３０、最終セグメントフラグ（ＬＳＦ）ビット４７２３５、シーケンス番号（ＳＮ）フィールド４７２４０、セグメントオフセット（ＳＯ）フィールド４７２４５、データ４７２０５の１つ以上のオクテット、の各々のうちの１つ以上を含んでよい。
幾つかの態様による、ＡＭエンティティ４７１３０により送信され及び受信されてよいＡＭＤ ＰＤＵ４７２６０は、図４７２Ｄに示される。
幾つかの態様によると、ＡＭＤ ＰＤＵ４７２６０はＡＭＤ ＰＤＵヘッダ及びデータフィールド４７２０５で構成されてよい。
幾つかの態様によると、ＡＭＤ ＰＤＵ４７２６０は、データ／制御（Ｄ／Ｃ）ビット４７２６５、セグメント化フラグ（ＳＦ）ビット４７２３０、パリティ（Ｐ）ビット４７２７０、予約１（Ｒ１）ビット４７２２５、最終セグメントフラグ（ＬＳＦ）ビット４７２３５、シーケンス番号（ＳＮ）フィールド４７２４０、データ４７２０５の１つ以上のオクテット、の各々のうちの１つ以上を含んでよい。
幾つかの態様による、ＡＭエンティティ４７１３０により送信され及び受信されてよいＡＭＤ ＰＤＵセグメント４７２８０は、図４７２Ｅに示される。
幾つかの態様によると、ＡＭＤ ＰＤＵセグメント４７２８０は、データ／制御（Ｄ／Ｃ）ビット４７２６５、セグメント化フラグ（ＳＦ）ビット４７２３０、ポーリング（Ｐ）ビット４７２７０、予約１（Ｒ１）ビット４７２２５、最終セグメントフラグ（ＬＳＦ）ビット４７２３５、シーケンス番号（ＳＮ）フィールド４７２４０、セグメントオフセット（ＳＯ）フィールド４７２４５、データ４７２０５の１つ以上のオクテット、の各々のうちの１つ以上を含んでよい。
幾つかの態様によると、ＵＭＤ ＰＤＵ４７２２０、ＵＭＤ ＰＤＵセグメント４７２５０、ＡＭＤ ＰＤＵ４７２６０、又はＡＭＤ ＰＤＵセグメント４７２８０に含まれるＳＦビット４７２３０の値は、ＰＤＵがＵＭＤ ＰＤＵ又はＡＭＤ ＰＤＵのうちの１つ、又はＵＭＤ ＰＤＵセグメント又はＡＭＤ ＰＤＵセグメントのうちの１つであるか、を示してよい。ここで、０の値は、ＰＤＵがＵＭＤ ＰＤＵ又はＡＭＤ ＰＤＵのうちの１つであることを示してよく、１の値は、ＰＤＵがＵＭＤ ＰＤＵセグメント又はＡＭＤ ＰＤＵセグメントのうちの１つであることを示してよい。
幾つかの態様によると、ＡＭＤ ＰＤＵ４７２６０又はＡＭＤ ＰＤＵセグメント４７２８０に含まれるＰビットは、送信ＡＭＤ ＰＤＵエンティティ４７２３０がピア受信ＡＭＤ ＰＤＵエンティティ４７２３０がＳＴＡＴＵＳ ＰＤＵ４７２９０を送信することにより応答することを要求しているか否かを示す値に設定されてよい。
幾つかの態様によると、ＵＭＤ ＰＤＵセグメント４７２５０又はＡＭＤ ＰＤＵセグメント４７２８０に含まれるＬＳＦビット４７２３５の値は、ＵＭＤ ＰＤＵセグメント又はＡＭＤ ＰＤＵセグメントがそれぞれＵＭＤ ＰＤＵ又はＡＭＤ ＰＤＵの最後のセグメントを含むか否かを示すよう設定されてよい。
幾つかの態様によると、ＵＭＤ ＰＤＵ４７２２０又はＡＭＤ ＰＤＵ４７２６０に含まれるＳＮフィールド４７２４０の値は、ＰＤＵのシーケンス番号を示してよい。幾つかの態様によると、ＵＭＤ ＰＤＵセグメント４７２５０又はＡＭＤ ＰＤＵセグメント４７２８０に含まれるＳＮフィールドの値は、ＵＭＤ ＰＤＵセグメント又はＡＭＤ ＰＤＵセグメントがセグメントであるＵＭＤ ＰＤＵのシーケンス番号を示してよい。
幾つかの態様による、ＡＭエンティティ４７１３０により送信され及び受信されてよいＳＴＡＴＵＳ ＰＤＵ４７２９０は、図４７２Ｆに示される。
幾つかの態様によると、ＳＴＡＴＵＳ ＰＤＵ４７２９０は、Ｄ／Ｃビット及び制御プロトコル種別（control protocol type）（ＣＰＴ）フィールドの各々のうちの１つを含んでよい。幾つかの態様によると、ＳＴＡＴＵＳ ＰＤＵ４７２９０に含まれるＣＰＴフィールドは、ＰＤＵがＳＴＡＴＵＳ ＰＤＵであることを示す値に設定されてよい。
幾つかの態様によると、ＳＴＡＴＵＳ ＰＤＵ４７２９０は肯定応答フィールドグループ及び０以上の否定応答フィールドグループを含んでよい。
幾つかの態様によると、肯定応答フィールドグループは、１８ビット長であってよい肯定応答シーケンス番号（ＡＣＫ＿ＳＮ）フィールド、及び肯定応答フィールドグループの後に１つ以上の否定応答フィールドグループが続くか否かを示す値に設定されてよい拡張１（Ｅ１）ビットを含んでよい。
幾つかの態様によると、否定応答フィールドグループは、１８ビット長であってよい否定応答シーケンス番号（ＮＡＣＫ＿ＳＮ）フィールド、その後に続くＥ１ビット、拡張２（Ｅ２）ビット、拡張３（Ｅ３）ビット、及び０、１又は２個の任意的フィールドを含んでよい。Ｅ１ビットは、否定応答フィールドグループの後に追加否定応答フィールドグループが続くか否かを示す値に設定され、Ｅ２ビットは、任意的フィールドがセグメントオフセット開始（ＳＯｓｔａｒｔ）フィールドを含むか否かを示す値に設定され、Ｅ３ビットは、任意的フィールドがセグメントオフセット終了（ＳＯｅｎｄ）フィールドを含むか否かを示す値に設定される。
パケットデータコンバージェンスプロトコル（packet data convergence protocol）（ＰＤＣＰ）レイヤエンティティ４７３００内に含まれてよい機能の態様は図４７３に示される。
幾つかの態様によると、ＰＤＣＰレイヤエンティティ４７３００は、シーケンス番号付け、重複検出、及び並べ替え回路４７３２５、ヘッダ圧縮及び伸長回路４７３３０、完全性保護及び検証回路４７３３５、暗号化及び解読回路４７３４０、及びカプセル化及びカプセル化解除回路４７３４５、のうちの１つ以上を含んでよい。
幾つかの態様によると、上位レイヤエンティティは、ＰＤＣＰサービスデータユニット（service data units）（ＳＤＵ）４７３０５をＳＡＰ４７３１０を介してＰＤＣＰレイヤエンティティ４７３００と交換してよい。幾つかの態様によると、ＰＤＣＰレイヤエンティティは４７３００、ＰＤＣＰプロトコルデータユニット（protocol data units）（ＰＤＵ）４７３１５をＳＡＰ４７３２０を介して下位レイヤプロトコルエンティティと交換してよい。
幾つかの態様によると、ＰＤＣＰレイヤエンティティ４７３００は、制御ユニット４７３５０を含んでよい。制御ユニット４７３５０は、シーケンス番号付け、重複検出、及び並べ替え回路４７３２５、ヘッダ圧縮及び伸長回路４７３３０、完全性保護及び検証回路４７３３５、暗号化及び解読回路４７３４０、及びカプセル化及びカプセル化解除回路４７３４５、のうちの１つ以上に構成及び制御入力を提供し及びそれから受信してよい。幾つかの態様によると、ＰＤＣＰレイヤエンティティ４７３００は、１つ以上の構成パラメータ及び状態情報を格納するために使用されてよいメモリ４７３５５、を含んでよい。
幾つかの態様によると、上位レイヤは、インターフェイス４７３６５を介して制御ユニット４７３５０と制御及び状態メッセージ４７３６０を交換してよい。
幾つかの態様による、ＰＤＣＰエンティティ４７３００により送信され及び受信されてよいＰＤＣＰ ＰＤＵ４７４００は、図４７４に示される。
幾つかの態様によると、ＰＤＣＰ ＰＤＵ４７４００は、予約（Ｒ）ビット４７４０５、ＰＤＣＰシーケンス番号（ＳＮ）フィールド４７４１０、データ４７４２０の１つ以上のオクテット、及びデータ完全性（ＭＡＣ－Ｉ）フィールド４７４２０の４オクテットメッセージ認証コード、の各々のうちの１つ以上を含んでよい。
無線リソース制御（radio resource control）（ＲＲＣ）レイヤ４７５００のインスタンス間の通信の態様は図４７５に示される。一態様によると、ユーザ機器（ＵＥ）４７５０５に含まれるＲＲＣ４７５００のインスタンスは、それぞれ、ｅＮｏｄｅＢ（evolved node B）、ｇＮｏｄｅＢ又は他の基地局インスタンスであってよい基地局４７５１０に含まれるピアＲＲＣインスタンス４７５００へ送信され及びそれから受信されたメッセージを符号化し及び復号してよい。
一態様によると、ＲＲＣ４７５００インスタンスは、システム情報、セル選択及び選択解除パラメータ、近隣セル情報、共通チャネル構成パラメータ、及び他のブロードキャスト管理情報、のうちの１つ以上を含んでよいブロードキャストメッセージを符号化し又は復号してよい。
一態様によると、ＲＲＣ４７５００インスタンスは、ページング情報、ＲＲＣ接続を確立し、変更し、一時停止し、再開し又は解放するためのメッセージ、Ｃ－ＲＮＴＩ（cell radio network temporary identifier）を含んでよいＵＥアイデンティティを割り当て又は変更するためのメッセージ、シグナリング無線ベアラ（signaling radio bearer）（ＳＲＢ）、データ無線ベアラ（data radio bearer）（ＤＲＢ）又はＱｏＳフローを確立し、変更し、又は解放するためのメッセージ、完全性保護及び暗号化情報を含むセキュリティ関連付けを確立し、変更し、又は解放するためのメッセージ、周波数間、周波数間及び無線アクセス技術（radio access technology）（ＲＡＴ）間ハンドオーバーを制御するためのメッセージ、無線リンク障害から回復するためのメッセージ、測定情報を構成し及び報告するためのメッセージ、及び他の管理制御及び情報機能、のうちの１つ以上を含んでよいＲＲＣ接続制御メッセージを符号化し又は復号してよい。
幾つかの態様における、ユーザ機器（ＵＥ）内に実装されてよいＲＲＣ４７５００の状態は、図４７６に示される。
幾つかの態様によると、ＲＲＣエンティティ４７５００は、５Ｇ新無線（new radio）（ＮＲ）ネットワークに属するセルに接続され又はそれに留まるとき、状態ＮＲ ＲＲＣ接続４７６０５、ＮＲ ＲＲＣインアクティブ４７６２８、又はＮＲ ＲＲＣアイドル４７６２５のうちの１つであってよい。
幾つかの態様によると、ＲＲＣエンティティ４７５００は、ＬＴＥ（long term evolution）ネットワークに属するセルに接続され又はそれに留まるとき、状態Ｅ－ＵＴＲＡ ＲＲＣ接続４７６１０又はＥ－ＵＴＲＡ ＲＲＣアイドル４７６３０のうちの１つであってよい。
幾つかの態様によると、ＲＲＣエンティティ４７５００は、ＵＭＴＳ（universal mobile telecommunication system）ネットワークに属するセルに接続され又はそれに留まるとき、状態ＣＥＬＬ＿ＤＣＨ４７６１５、ＣＥＬＬ＿ＦＡＣＨ４７６４５、ＣＥＬＬ＿ＰＣＨ／ＵＲＡ＿ＰＣＨ４７６４５又はＵＴＲＡ＿Ｉｄｌｅ４７６３５のうちの１つであってよい。
幾つかの態様によると、ＲＲＣエンティティ４７５００は、ＧＳＭ（global system for mobile telecommunication）ネットワークに属するセルに接続され又はそれに留まるとき、状態ＧＳＭ＿Ｃｏｎｎｅｃｔｅｄ／ＧＰＲＳ＿Ｐａｃｋｅｔ＿Ｔｒａｎｓｆｅｒ＿mode４７６２０又はＧＳＭ＿Ｉｄｌｅ／ＧＰＲＳ＿Ｐａｃｋｅｔ＿Ｉｄｌｅ４７６４０のうちの１つであってよい。
幾つかの態様によると、ＲＲＣエンティティ４７５００は、接続状態として称されてよいＮＲ ＲＲＣ接続４７６０５、Ｅ－ＵＴＲＡ ＲＲＣ接続４７６１０、ＣＥＬＬ＿ＤＣＨ４７６１５、ＣＥＬＬ＿ＦＡＣＨ４７６４５、及びＧＳＭ＿Ｃｏｎｎｅｃｔｅｄ／ＧＰＲＳ＿Ｐａｃｋｅｔ＿Ｔｒａｎｓｆｅｒ＿Ｍode４７６４０、を含むセットの中の状態の１つから、ハンドオーバー遷移４７６６０を介して同じセット内の別の状態へ遷移してよい。
幾つかの態様によると、ＲＲＣエンティティ４７５００は、アイドル状態として称されてよいＮＲ ＲＲＣアイドル４７６２５、Ｅ－ＵＴＲＡ ＲＲＣアイドル４７６３０、ＵＴＲＡ＿Ｉｄｌｅ４７６３５、及びＧＳＭ＿Ｉｄｌｅ／ＧＰＲＳ＿Ｐａｃｋｅｔ＿Ｉｄｌｅ４７６４０、を含むセットの中の状態の１つから、セル再選択遷移４７６８０を介して同じセット内の別の状態へ遷移してよい。
幾つかの態様によると、ＲＲＣエンティティ４７５００は、ＲＲＣ接続／切断遷移４７６７０を介して、状態ＮＲ ＲＲＣ接続４７６０５及びＮＲ ＲＲＣアイドル４７６２５の間で遷移してよい。幾つかの態様によると、ＲＲＣエンティティ４７５００は、ＲＲＣ接続／切断遷移４７６７０を介して、状態Ｅ－ＵＴＲＡ ＲＲＣ接続４７６１０及びＥ－ＵＴＲＡ ＲＲＣアイドル４７６３０の間で遷移してよい。幾つかの態様によると、ＲＲＣエンティティ４７５００は、ＲＲＣ接続／切断遷移４７６７０を介して、状態ＣＥＬＬ＿ＰＣＨ／ＵＲＡ＿ＰＣＨ４７６４５及びＵＴＲＡ＿Ｉｄｌｅ４７６３５の間で遷移してよい。幾つかの態様によると、ＲＲＣエンティティ４７５００は、ＲＲＣ接続／切断遷移４７６７０を介して、状態ＧＳＭ＿Ｃｏｎｎｅｃｔｅｄ／ＧＰＲＳ＿Ｐａｃｋｅｔ＿Ｔｒａｎｓｆｅｒ＿Ｍode４７６２０とＧＳＭ＿Ｐａｃｋｅｔ＿Ｉｄｌｅ４７６４０との間で遷移してよい。
上述の詳細な説明は、詳細な説明の一部を形成する添付の図面の参照を含む。図面は、例として、本開示の態様が実施され得る特定の態様を示す。これらの実施形態は、ここで「例」としても参照される。本文書と参照により組み込まれるこれらの文書との間の矛盾した使用がある場合、組み込まれた参考文献の中の使用は、本文書の使用を補完するものと考えられるべきである。和解しがたい矛盾については、本文書における使用が支配する。
本文書において、用語「１つの（「a」又は「an」）」は、特許文書で慣例であるように、「少なくとも１つ」又は「１つ以上」の任意の他の例若しくは使用例とは独立に、１つ又は１より多くを含むために使用される。本文書では、用語「又は（or）」は、非排他的な「又は」を表すために使用される。したがって、「Ａ又はＢ」は、特に断りのない限り、「ＡであるがＢではない」、「ＢであるがＡではない」、及び「Ａ及びＢ」を含む。添付の請求項では、用語「含む（including）」及び「（in which）」は、それぞれ用語「comprising」及び「wherein」の英語の明白な等化語として用いられる。また、以下の請求の範囲では、用語「含む、有する（including、comprising）」は、制約ではない。つまり、その後に列挙される要素を含むシステム、装置、物品、又は処理は、依然としてその請求項の範囲に含まれると考えられる。さらに、以下の請求の範囲では、用語「第１の」、「第２の」、「第３の」等は、単にラベルとして用いられ、それらの目的語に数値的要件を課すことを意図しない。
上記の説明は、説明となるよう意図され、限定ではない。例えば、上記の例（又はそれらの１つ以上の態様）は、互いに組み合わせて使用されてよい。他の態様は、例えば、上記の説明を検討する当業者によって、使用され得る。また、上記の詳細な説明において、様々な特徴は、本開示を簡素化するためにグループ化されてもよい。これは、請求されない開示された特徴が任意の請求項にとって必須であることを意図するものと解釈されるべきではない。むしろ、本発明の主題は、特定の開示の態様の全ての特徴より少ないところにあってよい。したがって、ここで、添付の請求項は、各請求項が別個の態様として存在するとして、詳細な説明に組み込まれる。本明細書で開示される種々の態様の範囲は、添付の特許請求の範囲が権利を与えられる均等の全範囲とともに、添付の特許請求の範囲を参照して決定されるべきである。
読者が技術的開示の特性及び主旨を解明できるように、要約を要求する３７Ｃ．Ｆ．Ｒ Section１．７２（ｂ）に従い、要約が提供される。要旨は請求項の範囲又は意味を解釈又は限定するために用いられるべきでないことが理解される。ここで、添付の請求項は、各請求項が別個の態様として存在するとして、詳細な説明に組み込まれる。
例
例１は、印刷回路基板（ＰＣＢ）基材と；半導体ダイであり、該半導体ダイの表面に取り付けられ該半導体ダイを前記ＰＣＢ基材へ結合する複数の金属柱を含み、該複数の金属柱の夫々が複数のオーバーレイされた金属層を含む、前記半導体ダイと；前記複数の金属柱のうちの少なくとも２つの間の金属インターコネクトを含み、該金属インターコネクトが前記複数の金属層のうちの１つである、誘導構造体とを含む装置である。
例２で、例１の対象において、任意に、前記金属柱は銅ピラーであり、前記複数のオーバーレイされた金属層は複数のオーバーレイされた銅層を含む。
例３で、例１乃至２のうちのいずれか１つ以上の例の対象は、任意に、前記複数の金属柱と前記半導体ダイとの間に配置される第１の複数の金属パッド接点と；前記ＰＣＢ基材と前記複数の金属柱との間に配置される第２複数の金属パッドとを含む。
例４で、例１乃至３のうちのいずれか１つ以上の例の対象において、任意に、前記誘導構造体は、所望のインダクタンスを実現するよう固有自己インダクタンス及びオンダイの誘導部品を有する。
本明細書で使用されるように、回路の「固有自己インダクタンス」との語は、自己誘導によって回路内で生成される起電力の、起電力を生成する電流の変化の速度に対する比として、表され得る。自己インダクタンスは、単位ヘンリー（Ｈ）で表され得る。
例５で、例１乃至４のうちのいずれか１つ以上の例の対象において、任意に、前記誘導構造体は高い品質（Ｑ）係数を有し、該Ｑ係数は、前記誘導構造体の抵抗に対する前記誘導構造体のインダクタンスの比である。
例６で、例１乃至５のうちのいずれか１つ以上の例の対象において、任意に、前記金属インターコネクトは、前記複数の金属層の最上層の部分であり、該最上層は、前記ＰＣＢ基材と接している。
例７で、例１乃至６のうちのいずれか１つ以上の例の対象において、任意に、前記誘導構造体は、前記ＰＣＢ基材から独立している。
例８で、例１乃至７のうちのいずれか１つ以上の例の対象は、任意に、前記複数の金属柱のうちの少なくとも他の２つの間の第２金属インターコネクトによって形成される第２誘導構造体を含み、前記第２金属インターコネクトは、前記複数の金属層のうちの第２の１つの部分であり、前記金属インターコネクトからガルバニック分離されている。
例９で、例８の対象において、任意に、前記第２金属インターコネクトは、前記第２金属インターコネクトと前記金属インターコネクトとの間に結合区間を形成するよう、前記金属インターコネクトと少なくとも部分的に重なり合っている。
例１０で、例９の対象において、任意に、前記第２金属インターコネクト及び前記金属インターコネクトは、クロスオーバー構成において配置される。
例１１で、例９乃至１０のうちのいずれか１つ以上の例の対象において、任意に、前記第２金属インターコネクト及び前記金属インターコネクトは、平行構成において配置される。
例１２で、例８乃至１１のうちのいずれか１つ以上の例の対象において、任意に、前記誘導構造体及び前記第２誘導構造体は、変圧器を形成する。
例１３で、例１２の対象において、任意に、前記誘導構造体は、前記変圧器の１次巻線を形成し、前記第２誘導構造体は、前記変圧器の２次巻線を形成する。
例１４で、例１乃至１３のうちのいずれか１つ以上の例の対象において、任意に、前記複数の金属層は、対応する複数のエッチング処理に関連する。
例１５は、無線トランシーバと；印刷回路基板（ＰＣＢ）基材と；複数の金属柱を介して前記ＰＣＢ基材へ結合され、前記複数の金属柱の夫々が複数のオーバーレイされた金属層を含む、半導体ダイと；前記複数の金属柱のうちの少なくとも２つの間に形成され、前記複数の金属層のうちの１つの部分であり、固有自己インダクタンスを有する金属インターコネクトとを含む無線通信デバイスである。
例１６で、例１５の対象は、任意に、前記金属インターコネクトを用いて局所発振器信号を生成するよう構成される、前記ＰＣＢ基材に形成された電圧制御発振器（ＶＣＯ）を含み、該ＶＣＯは前記無線トランシーバへ結合される。
例１７で、例１６の対象において、任意に、前記金属インターコネクトは、前記電圧制御発振器の構成要素である。
例１８は、バスを介して通信されるデータを無線により送信又は受信するよう構成される無線トランシーバと；該無線トランシーバに関連する半導体パッケージとを含み、前記半導体パッケージは、ＰＣＢ基材と、該ＰＣＢ基材に形成される電圧制御発振器（ＶＣＯ）と、複数の金属柱を介して前記ＰＣＢ基材へ結合される半導体ダイであり、前記複数の金属柱の夫々が同じ複数のオーバーレイされた金属層を含む、前記半導体ダイと；前記複数の金属柱のうちの少なくとも２つの間に形成され、該少なくとも２つの支柱に関連した前記複数の金属層のうちの１つの部分であり、固有自己インダクタンスを有する金属インターコネクトとを含む、無線通信デバイスである。
例１９で、例１８の対象において、任意に、前記金属インターコネクトは前記ＶＣＯの構成要素である。
例２０で、例１８乃至１９のうちのいずれか１つ以上の例の対象において、任意に、前記半導体パッケージは、前記複数の金属柱のうちの少なくとも他の２つの間にある第２金属インターコネクトを更に含み、該第２金属インターコネクトは、前記複数の金属層のうちの第２の１つの部分であり、前記金属インターコネクトからガルバニック分離されている。
例２１は、複数の平行な層を含む積層回路基板と；該積層回路基板内の凹部（cavity）；該凹部内に配置される無線周波数集積回路（ＲＦＩＣ）と；該ＲＦＩＣのためのシールドであり、前記凹部の少なくとも１つのメタライズ層を含む前記シールドと；前記凹部の外で前記回路基板の少なくとも１つの層に配置され、前記ＲＦＩＣからのＲＦ信号の放射のために前記ＲＦＩＣへ結合される複数のアンテナ素子とを含むアンテナ構造体である。
例２２で、例２１の対象において、任意に、前記凹部は、前記ＲＦＩＣが配置される底を含み、前記シールドは、前記積層回路基板のメタライズ層と、該メタライズ層のうちの少なくとも一部へ前記底を接続するビアとを含む。
例２３で、例２１乃至２２のうちのいずれか１つ以上の例の対象において、任意に、前記シールドは、ファラデーケージを含む。
例２４で、例２１乃至２３のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子のうちの第１グループは、前記シールドの外で前記回路基板の第１層に配置され、前記複数のアンテナ素子のうちの第２グループは、前記シールドの外で前記回路基板の第２層に配置される。
例２５で、例２３乃至２４のうちのいずれか１つ以上の例の対象において、任意に、前記第１グループの中の少なくとも一部及び前記第２グループの中の少なくとも一部は、互いに対して実質的に１８０度の角度で逆方向にＲＦ信号を放射する。
例２６で、例２３乃至２５のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子のうちの第３グループは、エッジファイア動作又はエンドファイア動作のために前記シールドの外で前記回路基板の端に配置される。
例２７で、例２４乃至２６のうちのいずれか１つ以上の例の対象において、任意に、前記第１グループの中の少なくとも一部のアンテナ素子、前記第２グループの中の少なくとも一部のアンテナ素子、及び前記第３グループの中の少なくとも一部のアンテナ素子は、アンテナ素子のフェーズドアレイを含む。
例２８で、例２１乃至２７のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子のうちの少なくとも一部は、前記シールド内の前記ＲＦＩＣから、前記回路基板の１つ以上の層を通って横に走る給電線によって給電される。
例２９で、例２１乃至２８のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子のうちの少なくとも一部は、前記シールド内のＲＦＩＣから、横方向に、又は横方向に垂直に走り、その後に、前記アンテナ素子のうちの少なくとも１つに達するよう接地層における又は前記シールドにおける開口を経る給電線によって給電される。
例３０で、例２１乃至２９のうちのいずれか１つ以上の例の対象において、任意に、前記凹部の底の上にある前記積層回路基板の層は、前記凹部の底の下にある層よりもサイズ及び面積が小さく、台（pedestal）が前記凹部に対して形成される。
例３１で、例２８乃至３０のうちのいずれか１つ以上の例の対象において、任意に、前記台は、電気デバイスのソケットへ接続する電気接点を備えた面を含み、前記電気接点は、前記積層回路基板から前記電気デバイスへ熱を伝える熱伝導路を更に含む。
例３２は、複数の平行な層を含む積層回路基板と；該積層回路基板内の凹部（cavity）；該凹部内に配置される無線周波数集積回路（ＲＦＩＣ）と；該ＲＦＩＣのためのシールドであり、前記凹部の少なくとも１つのメタライズ層を含む前記シールドと；前記凹部の外で前記回路基板の少なくとも１つの層に配置され、前記ＲＦＩＣからのＲＦ信号の放射のために前記ＲＦＩＣへ結合される複数のアンテナ素子とを含むモバイルデバイスである。
例３３で、例３２の対象において、任意に、前記凹部は、前記ＲＦＩＣが配置される底を含み、前記シールドは、前記積層回路基板の少なくとも１つのメタライズ層と、該少なくとも１つのメタライズ層へ前記底を接続するビアとを含む。
例３４で、例３２乃至３３のうちのいずれか１つ以上の例の対象において、任意に、前記シールドは、ファラデーケージを含む。
例３５で、例３２乃至３４のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子のうちの第１グループは、前記シールドの外で前記回路基板の第１層に配置され、前記複数のアンテナ素子のうちの第２グループは、前記シールドの外で前記回路基板の第２層に配置される。
例３６で、例３３乃至３５のうちのいずれか１つ以上の例の対象において、任意に、前記第１グループの中の少なくとも一部及び前記第２グループの中の少なくとも一部は、互いに対して実質的に１８０度の角度で逆方向にＲＦ信号を放射する。
例３７で、例３３乃至３６のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子のうちの第３グループは、エッジファイア動作又はエンドファイア動作のために前記シールドの外で前記回路基板の端に配置される。
例３８で、例３５乃至３７のうちのいずれか１つ以上の例の対象において、任意に、前記第１グループの中の少なくとも一部のアンテナ素子、前記第２グループの中の少なくとも一部のアンテナ素子、及び前記第３グループの中の少なくとも一部のアンテナ素子は、アンテナ素子のフェーズドアレイを含む。
例３９で、例３２乃至３８のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子のうちの少なくとも一部は、前記シールド内の前記ＲＦＩＣから、前記回路基板の１つ以上の層を通って横に走る給電線によって給電される。
例４０で、例３２乃至３９のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子のうちの少なくとも一部は、前記シールド内のＲＦＩＣから、横方向に、又は横方向に垂直に走り、その後に、前記アンテナ素子のうちの少なくとも１つに達するよう接地層における又は前記シールドにおける開口を貫通する給電線によって給電される。
例４１で、例３２乃至４０のうちのいずれか１つ以上の例の対象において、任意に、前記凹部の底の上にある前記積層回路基板の層は、前記凹部の底の下にある層よりもサイズ及び面積が小さく、台（pedestal）が形成される。
例４２で、例４１の対象において、任意に、前記台は、電気デバイスのソケットへ接続する電気接点を備えた面を含み、前記電気接点は、前記積層回路基板から前記電気デバイスへ熱を伝える熱伝導路を更に含む。
例４３で、対象は、例２１乃至４２の機能のうちのいずれか１つ以上を実行する手段を含むことができる対象、又はマシンによって実行される場合に、該マシンに、例２１乃至４２の機能のうちのいずれか１つ以上を実行させる命令を含むマシン読出可能な媒体を含めるよう、例２１乃至４２のうちのいずれか１つ以上の例のいずれかの部分又はいずれかの部分の組み合わせを含むことができるか、あるいは、任意に、それと組み合わされ得る。
例４４は、複数のアンテナを有するフェーズドアンテナアレイと；該フェーズドアンテナアレイにより受信されたＲＦ信号を処理するよう構成されるＲＦ受信器サブシステムと；中間周波数（ＩＦ）信号を用いてＲＦ信号を生成するよう構成され、該生成されたＲＦ信号が前記フェーズドアンテナアレイにより送信される、ＲＦ送信器サブシステムとを含み、前記複数のアンテナの中の第１アンテナサブセットは、ＰＣＢ基材の印刷面（printed side）に配置され、前記複数のアンテナの中の第２アンテナサブセットは、前記ＰＣＢ基材の実装面（component side）に配置され、前記第１アンテナサブセットは、前記ＰＣＢ基材の前記印刷面において近距離通信（ＮＦＣ）アンテナと共同設置される、ＲＦフロントエンドモジュール（ＲＦＥＭ）である。
例４５で、例４４の対象において、任意に、前記ＲＦ受信器サブシステム及び前記ＲＦ送信器サブシステムは、前記ＰＣＢ基材の前記実装面において前記第２アンテナサブセットと共同設置される。他の例では、前記第２アンテナサブセットは、前記ＰＣＢ基材の前記実装面において前記ＮＦＣアンテナと共同設置される。
例４６で、例４４乃至４５のうちのいずれか１つ以上の例の対象において、任意に、前記フェーズドアンテナアレイは、１つ以上のミリメートル波帯域において信号を受信及び送信するよう構成される。
例４７で、例４４乃至４６のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナは、パッチアンテナを含む。
例４８で、例４４乃至４７のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナは、ダイポールアンテナを含む。
例４９で、例４４乃至４８のうちのいずれか１つ以上の例の対象において、任意に、前記第２アンテナサブセットに含まれる複数のアンテナは、前記ＰＣＢ基材の周囲に配置される。
例５０で、例４４乃至４９のうちのいずれか１つ以上の例の対象において、任意に、前記フェーズドアンテナアレイに含まれる前記複数のアンテナは、垂直偏波及び水平偏波のために配置される。
例５１で、例４４乃至５０のうちのいずれか１つ以上の例の対象において、任意に、前記ＮＦＣアンテナは、前記第１アンテナサブセットの周りに配置されたインダクタを含む。
例５２で、例４４乃至５１のうちのいずれか１つ以上の例の対象において、任意に、前記ＮＦＣアンテナは、多層インダクタを含み、該多層インダクタの各層は、前記第１アンテナサブセットの周りに配置される。
例５３で、例４４乃至５２のうちのいずれか１つ以上の例の対象は、任意に、前記フェーズドアンテナアレイの接地面を含み、前記ＮＦＣアンテナは、前記接地面の部分である。
例５４で、例４４乃至５３のうちのいずれか１つ以上の例の対象は、任意に、遮蔽構造体を含み、前記ＮＦＣアンテナは、前記遮蔽構造体の部分である。
例５５で、例４４乃至５４のうちのいずれか１つ以上の例の対象において、任意に、前記ＮＦＣアンテナは、該ＮＦＣアンテナにより受信されたＮＦＣ信号を処理するよう構成されるＮＦＣ処理サブシステムへ結合される。
例５６で、例５３乃至５５のうちのいずれか１つ以上の例の対象は、任意に、前記受信されたＲＦ信号のダウンコンバージョン又は前記ＩＦ信号のアップコンバージョンのためのＲＦ ＬＯ信号と；前記ＮＦＣ処理サブシステムのためのＮＦＣ ＬＯ信号であり、前記ＮＦＣアンテナを介して前記ＮＦＣ処理サブシステムによって受信された信号のダウンコンバージョンのための、又は前記ＮＦＣアンテナを介して送信するよう前記ＮＦＣ処理サブシステムによって生成された信号のアップコンバージョンのための前記ＮＦＣ ＬＯ信号とを生成するよう構成される局所発振器（ＬＯ）発生器を含む。
例５７は、メモリと；通信バスを介して前記メモリへ結合されるプロセッサと；前記バスを介して通信されるＲＦデータを無線により送信又は受信するよう構成されるＲＦフロントエンドモジュール（ＲＦＥＭ）と；ＮＦＣアンテナを用いて、前記バスを介して通信されるＮＦＣデータを無線により送信又は受信するよう構成される近距離通信（ＮＦＣ）サブシステム（ＮＦＣＳ）と；前記ＲＦＥＭ及び前記ＮＦＣＳに関連する半導体パッケージとを含み、前記半導体パッケージは、ＰＣＢ基材と；該基材へ接続される半導体ダイと；前記ＲＦＥＭへ結合され、前記ＲＦデータを無線により送信又は受信するよう構成される、基板上の、オフダイのフェーズドアンテナアレイと；前記ＮＦＣサブシステムへ結合されるＮＦＣアンテナであり、前記フェーズドアンテナアレイの周りに形成されたインダクタを含む前記ＮＦＣアンテナとを含む、無線通信デバイスである。
例５８で、例５７の対象は、任意に、前記ＲＦデータをダウンコンバートするためのＲＦ ＬＯ信号を生成するよう構成される局所発振器（ＬＯ）発生器を含み、該ＬＯ発生器は、前記ＮＦＣＳと前記ＲＦＥＭとの間で共有される。
例５９で、例５８の対象において、任意に、前記ＬＯ発生器は更に、前記ＮＦＣＳのために、前記ＮＦＣデータをダウンコンバート又はアップコンバートするためのＮＦＣ ＬＯ信号を生成するよう構成される。
例６０で、例５７乃至５９のうちのいずれか１つ以上の例の対象において、任意に、前記プロセッサは、前記ＮＦＣＳと前記ＲＦＥＭとの間で共有される１つ以上の制御信号を生成するよう構成され、該制御信号は、前記ＲＦデータ又は前記ＮＦＣデータの無線送信又は受信を制御する。
例６１で、例５７乃至６０のうちのいずれか１つ以上の例の対象は、任意に、前記ＮＦＣＳと前記ＲＦＥＭとの間で共有される電力管理ユニット（ＰＭＵ）を含む。
例６２で、例５７乃至６１のうちのいずれか１つ以上の例の対象において、任意に、前記フェーズドアンテナアレイは、前記ＰＣＢ基材において前記ＮＦＣアンテナと共同設置された複数のミリメートル波パッチアンテナを含む。
例６３は、フェーズドアンテナアレイと；前記フェーズドアンテナアレイにより受信されたＲＦ信号を処理するよう構成されるＲＦ受信器サブシステム、及び中間周波数（ＩＦ）信号を用いてＲＦ信号を生成するよう構成され、該生成されたＲＦ信号が前記フェーズドアンテナアレイにより送信される、ＲＦ送信器サブシステムを含むＲＦフロントエンドモジュール（ＲＦＥＭ）と；前記受信されたＲＦ信号を用いて前記ＩＦ信号又はベースバンド信号を生成するよう構成されるベースバンドサブシステム（ＢＢＳ）と；ＮＦＣアンテナを用いて、バスを介して通信されるＮＦＣデータを無線により送信又は受信されるよう構成される近距離通信（ＮＦＣ）サブシステム（ＮＦＣＳ）とを含み、前記ＮＦＣアンテナと、前記フェーズドアンテナアレイのサブセットを含む複数のアンテナとは、ＰＣＢ基材の同じ面に共同設置される、無線通信デバイスである。
例６４は、フェーズドアンテナアレイを有するＰＣＢ基材と；該ＰＣＢ基材へ結合される半導体ダイとを含み、前記半導体ダイは、トランシーバアレイ内に配置された複数の同一のトランシーバセルを含み、該複数のトランシーバセルのトランシーバセルは、前記フェーズドアンテナアレイにより無線信号を受信するよう構成される受信器回路と；局所発振器（ＬＯ）信号を生成するよう構成される局所発振器回路と；前記ＬＯ信号を用いてベースバンド信号をアップコンバートし、該アップコンバートされた信号を前記フェーズドアンテナアレイにより無線送信するよう構成される送信器回路と；前記フェーズドアンテナアレイの所望のアンテナゲインに関連した位相調整信号を用いて前記受信された無線信号又は前記アップコンバートされた信号の位相を調整するよう構成される位相調整回路とを含む、無線通信デバイスである。
例６５で、例６４の対象において、任意に、前記トランシーバアレイは、前記半導体ダイの単一の切り残し部を含む。
例６６で、例６４乃至６５のうちのいずれか１つ以上の例の対象において、任意に、前記トランシーバアレイは、前記複数のトランシーバセルを結合する通信バスを更に含み、該通信バスは、デジタルバスと平行な少なくともアナログバスを含む。
例６７で、例６６の対象において、任意に、前記トランシーバセルは、前記ＬＯ信号を生成するための水晶発振子信号をバッファリングするよう構成されるバッファリング回路を更に含み、前記水晶発振子信号は、前記複数のトランシーバセルへ供給され、前記通信バスを介して受信される。
例６８で、例６４乃至６７のうちのいずれか１つ以上の例の対象において、任意に、前記トランシーバセルは、入力デジタル信号を用いて前記ベースバンド信号を生成し、且つ、前記受信された無線信号のベースバンド処理を実行して出力デジタル信号を生成するよう構成されるデジタル回路を更に含む。
例６９で、例６４乃至６８のうちのいずれか１つ以上の例の対象において、任意に、前記フェーズドアンテナアレイ内の複数のアンテナのピッチが、前記トランシーバアレイ内の前記複数のトランシーバセルのピッチに等しい。
例７０で、例６４乃至６９のうちのいずれか１つ以上の例の対象において、任意に、前記複数のトランシーバセルの当該トランシーバセルは、プロセッサを更に含み、該プロセッサは、前記受信器回路又は前記送信器回路の一方又は両方をアクティブにする電力オン信号を受信し、且つ、前記複数のトランシーバセルの中の１つ以上の他のトランシーバセルを検出するよう構成され、前記１つ以上の他のトランシーバセルは、前記トランシーバアレイ内の当該トランシーバセルのノースエッジ、サウスエッジ、ウェストエッジ、及びイーストエッジのうちの１つ以上に沿って隣接するセルである。
例７１で、例７０の対象において、任意に、前記プロセッサは、当該トランシーバセルの前記ノースエッジ、前記サウスエッジ、前記ウェストエッジ、及び前記イーストエッジに対する前記１つ以上の他のトランシーバセルの位置に基づき当該トランシーバセルにセル識別番号を割り当てるよう構成される。
例７２で、例７１の対象において、任意に、前記プロセッサは、前記割り当てられたセル識別番号に基づき制御信号を受信するよう構成され、該制御信号は、前記受信器回路又は前記送信器回路を始動する。
例７３で、例７１乃至７２のうちのいずれか１つ以上の例の対象において、任意に、前記プロセッサは、隣接するトランシーバが当該トランシーバセルの前記ノースエッジ及び前記ウェストエッジに沿って検出されない場合に、初期セル識別番号を当該トランシーバセルに割り当て、該初期セル識別番号を当該トランシーバセルの前記イーストエッジ沿いの隣接するトランシーバセルへ送って、前記イーストウェッジ沿いの隣接するトランシーバセル内にセル識別番号を割り当てるよう構成される。
例７４で、例７０乃至７３のうちのいずれか１つ以上の例の対象において、任意に、前記プロセッサは、前記１つ以上の他のトランシーバセルが当該トランシーバセルの前記ウェストエッジ及び前記イーストエッジに沿っていることを検出し、当該トランシーバセルの前記ウェストエッジ沿いの隣接するトランシーバセルである前記１つ以上の他のトランシーバセルの中のトランシーバセルからセル識別番号を受け取るよう構成される。
例７５で、例７４の対象において、任意に、前記プロセッサは、前記ウェストエッジ沿いの隣接するトランシーバセルのセル識別番号をインクリメントし、該インクリメントされたセル識別番号をセル識別番号として当該トランシーバセルに割り当てるよう構成される。
例７６で、例７５の対象において、任意に、前記プロセッサは、当該トランシーバセルの前記イーストエッジ沿いの隣接するトランシーバセルである前記１つ以上の他のトランシーバセルの中のトランシーバセルへ前記割り当てられたセル識別番号を送り、前記イーストエッジ沿いの隣接するトランシーバセル内にセル識別番号を割り当てるよう構成される。
例７７は、単一の半導体ダイにタイル状構成において配置される複数のトランシーバセルであり、各トランシーバセルが、フェーズドアンテナアレイにより無線信号を受信するよう構成される受信器回路と、局所発振器（ＬＯ）信号を生成するよう構成される局所発振器回路と、位相調整回路と、出力デジタル信号を生成するように前記受信された無線信号のベースバンド処理を実行するよう構成されるデジタル回路とを含む、前記複数のトランシーバセルと；該複数のトランシーバセルを結合する通信バスと；前記複数のトランシーバセルの夫々のための位相調整信号を生成するよう構成される制御回路とを含み、ＬＯビームフォーミング動作モード中に、前記複数のトランシーバセル内の前記位相調整回路は、前記位相調整信号を用いて前記ＬＯ信号の位相を調整し、前記複数のトランシーバセルの前記受信器回路は、前記複数のトランシーバセルに対応する複数のダウンコンバートされた信号を生成するよう、前記位相調整されたＬＯ信号を用いて前記受信された無線信号をダウンコンバートする、フェーズドアレイ無線トランシーバ装置である。
例７８で、例７７の対象において、任意に、前記通信バスは、前記複数のダウンコンバートされた信号の夫々が隣接するトランシーバセルの間で交わされる場合に、複数のダウンコンバートされた信号を結合ダウンコンバート信号へと結合するよう前記複数のトランシーバセルの間をインターフェイス接続するアナログバスラインを含む。
例７９で、例７８の対象において、任意に、前記アナログバスラインは、サンプル・アンド・ホールド・ベクトル・パイプラインバスラインを含む。
例８０で、例７８乃至７９のうちのいずれか１つ以上の例の対象において、任意に、前記アナログバスラインは、隣接するトランシーバセルの間でやり取りされる前記複数のダウンコンバートされた信号の中のダウンコンバートされた信号を加算するよう構成されるスイッチドキャパシタアナログ積分器を含む。
例８１で、例７８乃至８０のうちのいずれか１つ以上の例の対象において、任意に、前記複数のトランシーバセルの中の１つは、前記結合ダウンコンバート信号を受信し、該結合ダウンコンバート信号をデジタル信号に変換するよう構成される。
例８２で、例７７乃至８１のうちのいずれか１つ以上の例の対象において、任意に、前記複数のトランシーバセルは、対応する複数のデジタル信号を生成するよう構成されるトランシーバセルの複数の重なり合わないサブセットを含む。
例８３で、例８２の対象において、任意に、前記トランシーバセルの複数の重なり合わないサブセットの中のサブセットは、当該サブセットのトランシーバセルに対応する前記複数のダウンコンバートされた信号のうちの一部に基づき結合ダウンコンバート信号を生成するよう構成される。
例８４で、例８３の対象において、任意に、前記サブセット内の単一のトランシーバセルは、前記結合ダウンコンバート信号を前記複数のデジタル信号の中の第１デジタル信号に変換するよう構成される。
例８５で、例８２乃至８６のうちのいずれか１つ以上の例の対象において、任意に、ハイブリッドビームフォーミング動作モード中に、前記制御回路は更に、前記複数のデジタル信号の夫々のために、前記受信された無線信号に対応する所望の出力信号ビームに関連する複数のビームフォーミング重み値を生成し、該複数のビームフォーミング重み値を前記複数のデジタル信号の夫々に適用して複数の重み付けされた信号を生成するよう構成される。
例８６で、例８５の対象は、任意に、前記所望の出力信号ビームを生成するように前記複数の重み付けされた信号を足し合わせるよう構成される加算器を含む。
例８７で、例８２乃至８６のうちのいずれか１つ以上の例の対象において、任意に、前記トランシーバセルの複数の重なり合わないサブセットの中の各サブセットは、前記タイル状構成の行に配置される。
例８８は、単一の半導体ダイにタイル状構成において配置される複数のトランシーバセルであり、各トランシーバセルが、フェーズドアンテナアレイにより無線信号を受信するよう構成される受信器回路と、局所発振器（ＬＯ）信号を生成するよう構成される局所発振器回路と、位相調整回路とを含む、前記複数のトランシーバセルと；前記複数のトランシーバセルを結合する通信バスと；前記複数のトランシーバセルの夫々のための位相調整信号を生成するよう構成される制御回路とを含み、アナログビームフォーミング動作モード中に、前記複数のトランシーバセル内の前記位相調整回路は、前記位相調整回路を用いて前記受信された無線信号の位相を調整し、前記複数のトランシーバセルの前記受信器回路は、前記複数のトランシーバセルに対応する複数のダウンコンバートされた信号を生成するよう、前記位相調整された受信された無線信号をダウンコンバートする、フェーズドアレイ無線トランシーバ装置である。
例８９で、例８８の対象において、任意に、前記通信バスは、前記複数のダウンコンバートされた信号の夫々が隣接するトランシーバセルの間で交わされる場合に、複数のダウンコンバートされた信号を結合ダウンコンバート信号へと結合するよう前記複数のトランシーバセルの間をインターフェイス接続するアナログバスラインを含む。
例９０で、例８９の対象において、任意に、前記複数のトランシーバセルの中の１つは、前記結合ダウンコンバート信号を受信し、該結合ダウンコンバート信号を、アナログデジタル変換器を用いてデジタル信号に変換するよう構成される。
例９１は、タイル状構成において配置される複数の同一のトランシーバセルを含み、各セルが、フェーズドアンテナアレイにより無線信号を受信するよう構成される受信器回路と；前記フェーズドアンテナアレイにより第２無線信号を送信するよう構成される送信器回路と；前記受信器回路と前記送信器回路とを結合する通信バスとを含み、各トランシーバセルは、前記タイル状構成を形成するよう前記通信バスを介して複数の隣接するトランシーバセルへ結合される、半導体ウェハである。
例９２で、例９１の対象において、任意に、トランシーバセルの前記タイル状構成のサイズは、当該ウェハを所定のパターンにカットすることによって選択可能である。
本明細書において参照されている出版物、特許、及び特許文献は、あたかも参照により個々に援用されているかのように、それらの全文を本明細書中で参照により援用される。本明細書と参照によりそのように援用された文献との間の矛盾した使用がある場合に、援用されている参考文献中の使用は、本明細書のそれの補足である。相容れない不一致の場合に、本明細書中の使用が支配する。
例９３は、複数の平行な層を含む第１基板を有し、第１層が前記第１基板の第１面を有し、第２層が前記第１基板の第２面を有する、第１電子パッケージと；前記第１基板の前記第１面に構成される第１の複数のアンテナと；前記第１電子パッケージに物理的に積み重ねられ且つ物理的に接続される第２電子パッケージであり、複数の層を含む第２基板を有し、第１層が前記第２基板の第１面を有し、第２層が前記第２基板の第２面を有する、前記第２電子パッケージと；前記第２基板の前記第１面に構成される第２の複数のアンテナと；前記第１基板の前記第２面に又は前記第２基板の前記第２面に構成され、前記第１の複数のアンテナへ及び前記第２の複数のアンテナへ結合される少なくとも１つの半導体ダイと；前記第１基板の前記第２面及び前記第２基板の第２面と電気的に接する複数の密集した接点（density packed contacts）であり、前記少なくとも１つの半導体ダイのための無線周波数干渉及び電磁干渉（ＲＦＩ／ＥＭＩ）シールドとして機能するよう構成される前記複数の密集した接点とを含むマルチパッケージアンテナアレイである。
例９４で、例９３の対象において、任意に、前記少なくとも１つの半導体ダイは、第１周波数帯域で動作するよう構成されるトランシーバを含む。
例９５で、例９３乃至９４のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つの半導体ダイは、第１周波数帯域で動作するよう構成される第１トランシーバと、第２周波数帯域で動作するよう構成される第２トランシーバとを含む。
例９６で、例９３乃至９５のうちのいずれか１つ以上の例の対象において、任意に、前記第１電子パッケージは、前記第１の複数のアンテナから横方向にオフセットされた複数のディスクリート部品を更に含む。
例９７で、例９６の対象において、任意に、前記ディスクリート部品は、モールドによって前記第１電子パッケージに固定される。
例９８で、例９３乃至９７のうちのいずれか１つ以上の例の対象において、任意に、前記第１電子パッケージは、前記少なくとも１つの半導体ダイから横方向にオフセットされた複数のディスクリート部品を更に含む。
例９９で、例９８の対象において、任意に、前記ディスクリート部品は、モールドによって前記第１電子パッケージに固定される。
例１００で、例９３乃至９９のうちのいずれか１つ以上の例の対象において、任意に、前記第１の複数のアンテナは、第１アレイにおいて配置され、前記第２の複数のアンテナは、第２アレイにおいて配置され、前記第１アレイ及び前記第２アレイは、異なる方向において放射するよう制御される。
例１０１で、例９３乃至１１０のうちのいずれか１つ以上の例の対象において、任意に、前記第１の複数のアンテナは、前記第１電子パッケージ及び前記第２電子パッケージに対してエッジファイア放射で動作するよう前記第１基板の端に配置されたアンテナを更に含む。
例１０２は、第１アンテナアレイを含む第１電子パッケージと；第２アンテナアレイを含む第２電子パッケージであり、前記第１電子パッケージに積み重ねられて物理的に接触し且つそれに接続されている前記第２電子パッケージと；前記第１電子パッケージ及び前記第２電子パッケージと物理的に関連し且つそれらへ結合されている少なくとも１つの半導体ダイとを含み、前記少なくとも１つの半導体ダイは、前記第１アンテナアレイ及び前記第２アンテナアレイへ結合され、前記少なくとも１つの半導体ダイは、第１周波数帯域において及び第２周波数帯域において動作するよう構成される少なくとも１つの無線トランシーバを含む、マルチパッケージアンテナアレイである。
例１０３で、例１０２の対象において、任意に、前記第１電子パッケージは、前記第１アンテナアレイが配置される第１基板と；前記第２アンテナアレイが配置される第２基板とを含み、前記少なくとも１つの半導体ダイは、前記第１基板及び前記第２基板と物理的に関連する。
例１０４で、例１０２乃至１０３のうちのいずれか１つ以上の例の対象は、任意に、前記第１基板及び前記第２基板の間にあってそれと電気的に接触している複数の密集した接点を含み、該複数の密集した接点は、前記少なくとも１つの半導体ダイのためのＲＦＩ／ＥＭＩシールドとして機能するよう構成される。
例１０５で、例１０２乃至１０４のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つの半導体ダイは、ＷｉＧｉｇ周波数で動作するよう構成されるトランシーバを含む。
例１０６で、例１０２乃至１０５のうちのいずれか１つ以上の例の対象において、任意に、前記第１周波数帯域はＷｉＧｉｇ周波数帯域であり、前記第２周波数帯域はｍｍＷａｖｅ帯域である。
例１０７で、例１０２乃至１０６のうちのいずれか１つ以上の例の対象において、任意に、前記第１アンテナアレイ及び前記第２アンテナアレイは、異なる方向において放射するよう制御される。
例１０８で、例１０７の対象において、任意に、前記異なる方向は、前記第１電子パッケージに垂直且つ前記前記第２電子パッケージに垂直な反対方向である。
例１０９で、例１０２乃至１０８のうちのいずれか１つ以上の例の対象において、任意に、前記第１アンテナアレイ及び前記第２アンテナアレイは、前記第１電子パッケージ及び前記第２電子パッケージと平行な同じ方向において放射するよう制御される。
例１１０で、例１０２乃至１０９のうちのいずれか１つ以上の例の対象において、任意に、前記第１電子パッケージは、複数のディスクリート部品を更に含み、前記少なくとも１つの半導体ダイ及び前記複数のディスクリート部品は、カプセル化によって固定される。
例１１１で、例１０２乃至１１０のうちのいずれか１つ以上の例の対象において、任意に、前記第２アンテナアレイは、前記第１アンテナアレイから横方向にオフセットされている。
例１１２で、例１０２乃至１１１のうちのいずれか１つ以上の例の対象において、任意に、前記第１電子パッケージは、前記第１電子パッケージ及び前記第２電子パッケージに対してエッジファイア放射で動作するよう前記第１基板の端に配置された複数のアンテナを更に含む。
例１１３で、例１０２乃至１１２のうちのいずれか１つ以上の例の対象は、任意に、前記少なくとも１つの半導体ダイへの電気接続を設けるフレキシブルケーブルを含み、該フレキシブルケーブルは、カプセル化によって前記第２電子パッケージに固定される。
例１１４で、例１１３の対象において、任意に、前記フレキシブルケーブルは、前記第２電子パッケージにはんだ付けされる。
例１１５で、例１０２乃至１１４のうちのいずれか１つ以上の例の対象は、任意に、前記少なくとも１つの半導体ダイへの電気接続を設けるフレキシブルケーブルを含み、該フレキシブルケーブルは、カプセル化によって前記第１電子パッケージに固定される。
例１１６で、例１１５の対象において、任意に、前記フレキシブルケーブルは、前記第１電子パッケージにはんだ付けされる。
例１１７で、例１０２乃至１１６のうちのいずれか１つ以上の例の対象は、任意に、第３アンテナアレイ及び第４アンテナアレイを含む第３電子パッケージと；該第３電子パッケージと物理的に関連し且つ物理的に接続される少なくとも１つの第２半導体ダイとを含み、前記第３電子パッケージは、前記第１電子パッケージ若しくは前記第２電子パッケージへ、又は前記第１電子パッケージ及び前記第２電子パッケージの両方に積み重ねられて物理的に接触し且つ接続され、前記少なくとも１つの第２半導体ダイは、前記第３アンテナアレイ及び前記第４アンテナアレイへ結合され、前記少なくとも１つの第２半導体ダイは、第１周波数帯域において及び第２周波数帯域において動作するよう構成される少なくとも１つの無線トランシーバを含む。
例１１８で、例１１７のマルチパッケージアンテナアレイにおいて、前記第１アンテナアレイ、前記第２アンテナアレイ、前記第３アンテナアレイ、及び前記第４アンテナアレイは、異なる方向において又は同じ方向において放射するよう制御される。
例１１９で、例１１７の対象は、任意に、第３アンテナアレイ及び第４アンテナアレイを含む第３電子パッケージを含み、前記第３電子パッケージは、前記第１電子パッケージ若しくは前記第２電子パッケージへ、又は前記第１電子パッケージ及び前記第２電子パッケージの両方に積み重ねられて物理的に接触し且つ接続され、前記第３アンテナアレイ及び前記第４アンテナアレイは、前記少なくとも１つの半導体ダイへ電気的に結合される。
例１２０で、例１１９の対象において、任意に、前記第１アンテナアレイ、前記第２アンテナアレイ、前記第３アンテナアレイ、及び前記第４アンテナアレイは、異なる方向において又は同じ方向において、あるいは、異なる方向において及び同じ方向において放射するよう制御される。
例１２１で、例１０２の対象において、任意に、モールドが前記少なくとも１つの半導体ダイを覆い、アンテナアレイは、前記少なくとも１つの半導体ダイへ結合されたスルー・モールド・ビアによって給電される。
例１２２で、対象は、例９３乃至１２１の機能のうちのいずれか１つ以上を実行する手段を含むことができる対象、又はマシンによって実行される場合に、該マシンに、例９３乃至１２１の機能のうちのいずれか１つ以上を実行させる命令を含むマシン読出可能な媒体を含めるよう、例９３乃至１２１のうちのいずれか１つ以上の例のいずれかの部分又はいずれかの部分の組み合わせを含むことができるか、あるいは、任意に、それと組み合わされ得る。
例１２３は、内部部分を備え、該内部部分の第１部分がメタライズされておらず、前記内部部分の第２部分がメタライズされた電気接続を備える、プラグインカードと；前記内部部分において固定された基板上にある集積回路と；前記第１部分に構成され、ＲＦ波の放射のために前記集積回路へ結合される少なくとも１つのアンテナとを含むアンテナカードである。
例１２４で、例１２３の対象において、任意に、前記少なくとも１つのアンテナは、アンテナアレイを含む。
例１２５で、例１２３乃至１２４のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つのアンテナは、エンドファイア動作のために構成される。
例１２６で、例１２４乃至１２５のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナアレイは、複数の垂直偏波モノポールアンテナ素子を含む。
例１２７で、例１２４乃至１２６のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナアレイは、複数の折り返しダイポールアンテナ（folded-back dipole antennas）を含む。
例１２８で、例１２３乃至１２７のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つのアンテナは、少なくとも２つのアンテナを含み、該少なくとも２つのアンテナのうちの１つは、第１ＲＦストリームの情報を送信及び受信するよう構成され、前記少なくとも２つのアンテナのうちの他は、前記第１ＲＦストリームの情報から独立した第２ＲＦストリームの情報を送信及び受信するよう構成され、多入力多出力（ＭＩＭＯ）動作を提供する。
例１２９で、例１２３乃至１２８のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つのアンテナは、少なくとも２つのアンテナを含み、該少なくとも２つのアンテナのうちの１つは、第１偏波において第１ＲＦストリームの情報を送信及び受信するよう構成され、前記少なくとも２つのアンテナのうちの他は、第２偏波において第２ＲＦストリームの情報を送信及び受信するよう構成される。
例１３０で、例１２３乃至１２９のうちのいずれか１つ以上の例の対象において、任意に、前記第１部分及び前記第２部分は、互いに向かい合って位置している。
例１３１は、マザーボードに配置される第１プラグインカードと；該第１プラグインカードから間隔をあけて前記マザーボードに配置される少なくとも１つの第２プラプラグインカードであり、前記第１プラグインカード及び前記少なくとも１つの第２プラグインカードのうちの少なくとも１つが、内部部分を備えるプラグインカードを含み、前記内部部分の第１部分がメタライズされておらず、前記内部部分の第２部分がメタライズされた電気接続を備える、前記少なくとも１つの第２プラグインカードと；前記内部部分において固定された基板上にある集積回路と；前記第１部分に構成され、ＲＦ波の放射のために前記集積回路へ結合される少なくとも１つのアンテナとを有含むアンテナアレイである。
例１３２で、例１３１の対象は、任意に、前記第１プラグインカード及び前記少なくとも１つの第２プラグインカードに実質的に垂直に配置される少なくとも１つの第３プラグインカードを含む。
例１３３は、内部部分を備え、該内部部分の第１部分がメタライズされておらず、前記内部部分の第２部分がメタライズされた電気接続を備える、プラグインカードと；前記内部部分において固定された基板上にある集積回路と；前記第１部分に構成され、ＲＦ波の放射のために前記集積回路へ結合される少なくとも１つのアンテナとを含むモバイルデバイスである。
例１３４で、例１３３の対象において、任意に、前記少なくとも１つのアンテナは、アンテナアレイを含む。
例１３５で、例１３３乃至１３４のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つのアンテナは、エンドファイア動作のために構成される。
例１３６で、例１３４乃至１３５のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナアレイは、複数の垂直偏波モノポールアンテナ素子を含む。
例１３７で、例１３４乃至１３６のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナアレイは、複数の折り返しダイポールアンテナ（folded-back dipole antennas）を含む。
例１３８で、例１３３乃至１３７のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つのアンテナは、少なくとも２つのアンテナを含み、該少なくとも２つのアンテナのうちの１つは、第１ＲＦストリームの情報を送信及び受信するよう構成され、前記少なくとも２つのアンテナのうちの他は、前記第１ＲＦストリームの情報から独立した第２ＲＦストリームの情報を送信及び受信するよう構成され、多入力多出力（ＭＩＭＯ）動作を提供する。
例１３９で、例１３３乃至１３８のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つのアンテナは、少なくとも２つのアンテナを含み、該少なくとも２つのアンテナのうちの１つは、第１偏波において第１ＲＦストリームの情報を送信及び受信するよう構成され、前記少なくとも２つのアンテナのうちの他は、第２偏波において第２ＲＦストリームの情報を送信及び受信するよう構成される。
例１４０で、例１３３乃至１３９のうちのいずれか１つ以上の例の対象において、任意に、前記第１部分及び前記第２部分は、互いに向かい合って位置している。
例１４１で、例１３３乃至１４０のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つのプラグインカードは、マザーボードに配置される第１プラグインカードと、該第１プラグインカードから間隔をあけて前記マザーボードに配置される少なくとも１つの第２プラプラグインカードとを含む。
例１４２で、例１３１乃至１４１のうちのいずれか１つ以上の例の対象は、任意に、前記第１プラグインカード及び前記少なくとも１つの第２プラグインカードに実質的に垂直に配置される少なくとも１つの第３プラグインカードを含む。
例１４３で、対象は、例１２３乃至１４２の機能のうちのいずれか１つ以上を実行する手段を含むことができる対象、又はマシンによって実行される場合に、該マシンに、例１２３乃至１４２の機能のうちのいずれか１つ以上を実行させる命令を含むマシン読出可能な媒体を含めるよう、例１２３乃至１４２のうちのいずれか１つ以上の例のいずれかの部分又はいずれかの部分の組み合わせを含むことができるか、あるいは、任意に、それと組み合わされ得る。
例１４４は、第１面及び第２面を含み、前記第２面が接点の格子を含み、該格子の特別に作られた領域には接点がない、ＰＣＢと；該ＰＣＢの前記第１面に取り付けられる遮蔽された無線周波数集積回路（ＲＦＩＣ）と；前記接点がない格子の前記領域において前記第２面に構成され、ＲＦ波の放射のために前記ＲＦＩＣへ結合される少なくとも１つの第１アンテナ素子と；前記接点の格子の個々の接点を介して前記ＰＣＢへ接続され、前記接点がない格子の前記領域に実質的にわたって切り欠き（cutout）を有するマザーボードとを含み、前記少なくとも１つの第１アンテナ素子は、前記切り欠きを通じて放射状に広がることを可能にされる、アンテナ構造体である。
例１４５で、例１４４の対象は、任意に、前記第１面に配置され、ＲＦ波の放射のために前記ＲＦＩＣへ結合される少なくとも１つの第２アンテナ素子を含む。
例１４６で、例１４５の対象において、任意に、前記第２面に配置される前記少なくとも１つの第１アンテナ素子及び前記第１面に配置される前記少なくとも１つの第２アンテナ素子は夫々が、互いに異なる方向においてＲＦ信号を放射する。
例１４７で、例１４６の対象において、任意に、前記異なる方向は、互いに実質的に１８０度の角度をなす。
例１４８で、例１４４乃至１４７のうちのいずれか１つ以上の例の対象において、任意に、前記切り欠きは、Ｕ字形の切り欠きである。
例１４９で、例１４４乃至１４８のうちのいずれか１つ以上の例の対象において、任意に、前記マザーボード及び前記ＰＣＢは、コーナー（corner）構成において接続される。
例１５０で、例１４５乃至１４９のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つの第１アンテナ素子又は前記少なくとも１つの第２アンテナ素子のうちの１つは、ブロードサイド（broadside）動作のために構成される。
例１５１で、例１４５乃至１５０のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つの第１アンテナ素子又は前記少なくとも１つの第２アンテナ素子のうちの１つは、エンドファイア又はエッジファイア動作のために構成される。
例１５２で、例１４５乃至１５１のうちのいずれか１つ以上の例の対象において、任意に、前記ＰＣＢは、ボール・グリッド・アレイ（ＢＧＡ）又はランドグリッドアレイ（ＬＧＡ）を含み、前記接点の格子は、はんだボールの格子又はＬＧＡパッドの格子を夫々含む。
例１５３は、第１面及び第２面を含み、前記第２面が接点の格子を含み、該格子の特別に作られた領域には接点がない、ＰＣＢと；該ＰＣＢの前記第１面に取り付けられる遮蔽された無線周波数集積回路（ＲＦＩＣ）と；前記接点がない格子の前記領域において前記第２面に構成され、ＲＦ波の放射のために前記ＲＦＩＣへ結合される少なくとも１つのアンテナ素子と；前記接点の格子の個々の接点を介して前記ＰＣＢへ接続され、前記接点がない格子の前記領域に実質的にわたって切り欠き（cutout）を有するマザーボードとを含み、前記少なくとも１つのアンテナ素子は、前記切り欠きを通じて放射状に広がることを可能にされ、前記ＰＣＢ、前記遮蔽されたＲＦＩＣ、前記少なくとも１つのアンテナ素子、及び前記マザーボードはアンテナサブシステムを含む、基地局である。
例１５４で、例１５３の対象において、任意に、前記少なくとも１つのアンテナ素子は、ブロードサイド動作のために構成される複数のアンテナ素子を含む。
例１５５で、例１５４の対象において、任意に、当該基地局は、実質的に全ての方向における放射のためにポールの周りに環状に配置される複数のアンテナサブシステムを含む。
例１５６は、第１面及び第２面を含み、前記第２面が接点の格子を含み、該格子の特別に作られた領域には接点がない、ＰＣＢと；該ＰＣＢの前記第１面に取り付けられる遮蔽された無線周波数集積回路（ＲＦＩＣ）と；前記接点がない格子の前記領域において前記第２面に構成され、ＲＦ波の放射のために前記ＲＦＩＣへ結合される少なくとも１つの第１アンテナ素子と；前記接点の格子の個々の接点を介して前記ＰＣＢへ接続され、前記接点がない格子の前記領域に実質的にわたって切り欠き（cutout）を有するマザーボードとを含み、前記少なくとも１つの第１アンテナ素子は、前記切り欠きを通じて放射状に広がることを可能にされる、モバイルデバイスである。
例１５７で、例１５６の対象は、任意に、前記第１面に配置され、ＲＦ波の放射のために前記ＲＦＩＣへ結合される少なくとも１つの第２アンテナ素子を含む。
例１５８で、例１５７の対象において、任意に、前記第２面に配置される前記少なくとも１つの第１アンテナ素子及び前記第１面に配置される前記少なくとも１つの第２アンテナ素子は夫々が、互いに異なる方向においてＲＦ信号を放射する。
例１５９で、例１５８の対象において、任意に、前記異なる方向は、互いに実質的に１８０度の角度をなす。
例１６０で、例１５６乃至１５９のうちのいずれか１つ以上の例の対象において、任意に、前記切り欠きは、Ｕ字形の切り欠きである。
例１６１で、例１５６乃至１６０のうちのいずれか１つ以上の例の対象において、任意に、前記マザーボード及び前記ＰＣＢは、コーナー構成において接続される。
例１６２で、例１５７乃至１６１のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つの第１アンテナ素子又は前記少なくとも１つの第２アンテナ素子のうちの１つは、ブロードサイド動作のために構成される。
例１６３で、例１５６乃至１６２のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つの第１アンテナ素子又は前記少なくとも１つの第２アンテナ素子のうちの１つは、エンドファイア又はエッジファイア動作のために構成される。
例１６４で、例１５７乃至１６２のうちのいずれか１つ以上の例の対象において、任意に、前記ＰＣＢは、ボール・グリッド・アレイ（ＢＧＡ）又はランドグリッドアレイ（ＬＧＡ）を含み、前記接点の格子は、はんだボールの格子又はＬＧＡパッドの格子を夫々含む。
例１６５は、第１面及び第２面を含み、前記第２面が接点の格子を含み、該格子の特別に作られた領域には接点がない、ＰＣＢと；前記接点の格子の個々の接点を介して前記ＰＣＢへ接続され、前記接点がない格子の前記領域に実質的にわたって切り欠きを有するマザーボードと；前記切り欠き内で前記接点がない格子の前記領域上に取り付けられる無線周波数集積回路とを含むアンテナ構造体である。
例１６６で、例１６５の対象において、任意に、少なくとも１つのディスクリート電子部品が、前記切り欠き内で前記接点がない格子の前記領域上に取り付けられる。
例１６７で、対象は、例１４４乃至１６６の機能のうちのいずれか１つ以上を実行する手段を含むことができる対象、又はマシンによって実行される場合に、該マシンに、例１４４乃至１６６の機能のうちのいずれか１つ以上を実行させる命令を含むマシン読出可能な媒体を含めるよう、例１４４乃至１６６のうちのいずれか１つ以上の例のいずれかの部分又はいずれかの部分の組み合わせを含むことができるか、あるいは、任意に、それと組み合わされ得る。
例１６８は、送信器、受信器、前記送信器へ結合されるよう構成される複数の送信（ＴＸ）アンテナ、及び前記受信器へ結合されるよう構成される複数の受信（ＲＸ）アンテナを含む複数の電子部品を含む試験対象のシステムを実装するよう構成されるテストベッドと；該テストベッドに実装され、前記送信器からＴＸアンテナを介してＲＦ信号を受信し、該ＲＦ信号をＲＸアンテナを介して前記受信器へ反射するよう構成される反射体と；コンピュータ命令を記憶しているコンピュータ読出可能なハードウェアストレージとを含み、前記コンピュータ命令は、前記コンピュータによって実行される場合に、前記試験対象のシステムのループバック試験を含む所定の試験に従って前記試験対象のシステムを試験し、前記ループバック試験の結果から前記試験対象のシステムの特性を決定し、前記ループバック試験は、前記送信器及びＴＸアンテナを含むＴＸ要素から、前記受信器及びＲＸアンテナを含むＲＸ要素へのＲＦ信号の送信を含み、該ＲＦ信号は前記反射体による反射を介して受信される、自己試験システムである。
例１６９で、例１６８の対象において、任意に、前記ＴＸ要素及び前記ＲＸ要素は、１つずつ始動され、前記ＲＦ信号は、夫々のＴＸ要素を介して送信され、夫々のＲＸ要素によって受信される。
例１７０で、例１６９の対象において、任意に、前記ＲＦ信号は、ミリメートル波（ｍｍＷａｖｅ）信号である。
例１７１で、例１６９乃至１７０のうちのいずれか１つ以上の例の対象において、任意に、前記特性は、１つずつの受信されたＲＦ信号の測定と、他の測定の夫々よりも低い１の測定の検出とによって決定される不良ＴＸパスである。
例１７２で、例１６９乃至１７１のうちのいずれか１つ以上の例の対象において、任意に、前記特性は、前記受信されたＲＦ信号と該受信されたＲＦ信号の期待値との比較によって決定される、前記試験対象のシステムのアクセプタビリティである。
例１７３で、例１６９乃至１７２のうちのいずれか１つ以上の例の対象において、任意に、前記ＴＸ要素はＴＸ位相シフタを更に含み、前記ＲＸ要素はＲＸ位相シフタを更に含み、前記特性は、前記ＴＸ位相シフタによる前記ＴＸ信号の位相の変化と、前記受信されたＲＦ信号の位相の測定とによって決定される、前記ＴＸ位相シフタの機能性である。
例１７４で、例１６９乃至１７３のうちのいずれか１つ以上の例の対象において、任意に、１つずつ始動される前記ＴＸ要素の夫々はＴＸパスを含み、前記特性は、１つのＴＸパスの振幅又は位相と、該１つのＴＸパス以外の他のＴＸパスの夫々の振幅又は位相との差の検出によって決定される、ＴＸパスの夫々の間の振幅及び位相の不一致である。
例１７５で、例１７３乃至１７４のうちのいずれか１つ以上の例の対象において、任意に、前記送信されるＲＦ信号はベースバンド信号であり、前記特性は、他の受信されたベースバンド信号が比較される基準としての第１の受信されたベースバンド信号の使用によって決定される前記ベースバンド信号の振幅及び位相である。
例１７６で、例１６８乃至１７５のうちのいずれか１つ以上の例の対象において、任意に、前記特性は、同時の全てのＴＸ要素の始動と、前記受信されたベースバンド信号の測定とによって決定される、推定されるアンテナアレイゲインである。
例１７７で、例１６８乃至１７６のうちのいずれか１つ以上の例の対象において、任意に、前記テストベッドは、該テストベッドから前記反射体を取り外されており、前記コンピュータ命令は、前記コンピュータによって実行される場合に、前記テストベッドに、前記複数の電子部品のうちの１つに対してループバック試験を実行させる命令を含み、前記ループバック試験は第１の結果をもたらす。
例１７８で、例１７６乃至１７７のうちのいずれか１つ以上の例の対象において、任意に、前記テストベッドは、該テストベッドから前記反射体を取り外されており、前記コンピュータ命令は、前記コンピュータによって実行される場合に、前記テストベッドに、前記複数の電子部品のうちの前記１つに対して前記ループバック試験を実行させる命令を含み、前記ループバック試験は第２の結果をもたらし、前記特性は、前記第２の結果からの前記第１の結果の減算によって決定されるクロストークである。
例１７９は、試験対象のシステムを試験する方法であって：送信器、受信器、前記送信器へ結合されるよう構成される複数の送信（ＴＸ）アンテナ、及び前記受信器へ結合されるよう構成される複数の受信（ＲＸ）アンテナを含む複数の電子部品を含む前記試験対象のシステムを電子試験器に実装することと；前記送信器からＴＸアンテナを介してＲＦ信号を受信し、該ＲＦ信号をＲＸアンテナを介して前記受信器へ反射するよう構成される反射体を前記試験器に実装することと；前記送信器及びＴＸアンテナを含むＴＸ要素から前記反射体へＲＦ信号を送信し、前記反射体からの反射を介して前記受信器及びＲＸアンテナを含むＲＸ要素によって前記ＲＦ信号を受信することを含む、前記試験対象のシステムのループバック試験を実行することと；前記ループバック試験の結果から前記試験対象のシステムの特性を決定することとを含む方法である。
例１８０で、例１７９の対象において、任意に、前記ＴＸ要素及び前記ＲＸ要素は、１つずつ始動され、前記ＲＦ信号は、夫々のＴＸ要素を介して送信され、夫々のＲＸ要素によって受信される。
例１８１で、例１８０の対象において、任意に、前記ＲＦ信号は、ミリメートル波（ｍｍＷａｖｅ）信号である。
例１８２で、例１８０乃至１８１のうちのいずれか１つ以上の例の対象において、任意に、前記特性は、１つずつの受信されたＲＦ信号の測定と、他の測定の夫々よりも低い１の測定の検出とによって決定される不良ＴＸパスである。
例１８３で、例１８０乃至１８２のうちのいずれか１つ以上の例の対象において、任意に、前記特性は、前記受信されたＲＦ信号と該受信されたＲＦ信号の期待値との比較によって決定される、前記試験対象のシステムのアクセプタビリティである。
例１８４で、例１８０乃至１８３のうちのいずれか１つ以上の例の対象において、任意に、前記ＴＸ要素はＴＸ位相シフタを更に含み、前記ＲＸ要素はＲＸ位相シフタを更に含み、前記特性は、前記ＴＸ位相シフタによる前記ＴＸ信号の位相の変化と、前記受信されたＲＦ信号の位相の測定とによって決定される、前記ＴＸ位相シフタの機能性である。
例１８５で、例１８０乃至１８４のうちのいずれか１つ以上の例の対象において、任意に、１つずつ始動される前記ＴＸ要素の夫々はＴＸパスを含み、前記特性は、１つのＴＸパスの振幅又は位相と、該１つのＴＸパス以外の他のＴＸパスの夫々の振幅又は位相との差の検出によって決定される、ＴＸパスの夫々の間の振幅及び位相の不一致である。
例１８６で、例１８５の対象において、任意に、前記送信されるＲＦ信号はベースバンド信号であり、前記特性は、第１の受信されたベースバンド信号以外の受信されたベースバンド信号が比較される基準としての前記第１の受信されたベースバンド信号の使用によって決定される、夫々の受信されたベースバンド信号の振幅及び位相である。
例１８７で、例１７９乃至１８６のうちのいずれか１つ以上の例の対象において、任意に、全てのＴＸ要素が同時に始動され、前記特性は、前記受信されたベースバンド信号の測定によって決定されるアレイゲインの推定である。
例１８８で、例１７９乃至１８６のうちのいずれか１つ以上の例の対象において、任意に、前記試験器は、該試験器から取り外された前記反射体を有し、コンピュータ命令は、コンピュータによって実行される場合に、前記試験器に、前記複数の電子部品のうちの１つに対してループバック試験を実行させる命令を含み、前記ループバック試験は第１の結果をもたらす。
例１８９で、例１８８の対象において、任意に、前記試験器は、該試験器から前記反射体を取り外されており、前記コンピュータ命令は、前記コンピュータによって実行される場合に、前記試験器テストベッドに、前記複数の電子部品のうちの前記１つに対して前記ループバック試験を実行させる命令を含み、前記ループバック試験は第２の結果をもたらし、前記特性は、前記第２の結果からの前記第１の結果の減算によって決定されるクロストークである。
例１９０で、対象は、例１６８乃至１８９の機能のうちのいずれか１つ以上を実行する手段を含むことができる対象、又はマシンによって実行される場合に、該マシンに、例１６８乃至１８９の機能のうちのいずれか１つ以上を実行させる命令を含むマシン読出可能な媒体を含めるよう、例１６８乃至１８９のうちのいずれか１つ以上の例のいずれかの部分又はいずれかの部分の組み合わせを含むことができるか、あるいは、任意に、それと組み合わされ得る。
例１９１は、ベースバンドサブシステム（ＢＢＳ）と；単一同軸ケーブルを介して前記ＢＢＳと結合される無線周波数（ＲＦ）フロントエンドモジュール（ＲＦＥＭ）とを含み、前記ＢＢＳは、第１周波数での第１データ信号、及び前記第１周波数と重なり合わない第２周波数での第２データ信号を生成するよう構成される第１トランシーバ回路と；第３周波数での局所発振器（ＬＯ）信号を生成するよう構成され、前記第１周波数、前記第２周波数、及び前記第３周波数が重なり合わない周波数である、ＬＯ発生器とを含み、前記ＲＦＥＭは、複数のアンテナを含むフェーズドアンテナアレイと；前記ＬＯ信号に基づき前記第１データ信号及び前記第２データ信号を所望の周波数へ変換し、該変換された第１及び第２データ信号を前記フェーズドアンテナアレイにより送信するよう構成される第２トランシーバ回路とを含み、前記変換された第１データ信号は、第１タイプのアンテナ偏波を用いて前記フェーズドアンテナアレイの第１サブアレイにより送信され、前記変換された第２データ信号は、第２タイプのアンテナ偏波を用いて前記フェーズドアンテナアレイの第２サブアレイにより送信される、無線通信デバイスである。
例１９２で、例１９１の対象において、任意に、前記アンテナ偏波は、垂直アンテナ偏波又は水平アンテナ偏波のうちの１つである。
例１９３で、例１９１乃至１９２のうちのいずれか１つ以上の例の対象において、任意に、前記第３周波数は、前記第１周波数及び前記第２周波数の差である。
例１９４で、例１９１乃至１９３のうちのいずれか１つ以上の例の対象において、任意に、前記ＬＯ発生器は、第２ＬＯ信号及び第３ＬＯ信号を生成するよう構成され、前記第２ＬＯ信号及び前記第３ＬＯ信号は、前記ＬＯ信号とともに重なり合わない信号である。
例１９５で、例１９４の対象において、任意に、前記第１トランシーバ回路は、前記第２ＬＯ信号に基づき前記第１データ信号を生成し、前記第３ＬＯ信号に基づき前記第２データ信号を生成するよう構成される。
例１９６で、例１９５の対象において、任意に、前記第１ＬＯ信号、前記第２ＬＯ信号、及び前記第３ＬＯ信号は、同じ周波数源から生成され、相関された位相雑音を有している。
例１９７で、例１９１乃至１９６のうちのいずれか１つ以上の例の対象は、任意に、前記ＢＢＳ内にあり、前記第１データ信号、前記第２データ信号及び前記ＬＯ信号を前記単一同軸ケーブル上に多重化するよう構成される第１トリプレクサと；前記ＲＦＥＭ内にあり、前記第１データ信号、前記第２データ信号及び前記ＬＯ信号を前記単一同軸ケーブルを介して受信するよう構成される第２トリプレクサとを含む。
例１９８で、例１９１乃至１９７のうちのいずれか１つ以上の例の対象において、任意に、前記第２トランシーバ回路は、垂直偏波を使用する前記フェーズドアンテナアレイの中の前記第１サブアレイへ結合される垂直偏波処理チェーンと；水平偏波を使用する前記フェーズドアンテナアレイの中の前記第２サブアレイへ結合される水平偏波処理チェーンとを含む。
例１９９で、例１９８の対象は、任意に、前記ＲＦＥＭ内にある第２ＬＯ発生器を含み、該第２ＬＯ発生器は、前記単一同軸ケーブルを介して前記ＬＯ信号を受信し、該ＬＯ信号に対して１つ以上の周波数操作を行って、前記第１データ信号及び前記第２データ信号を前記所望の周波数へ変換するための少なくとも１つの第２ＬＯ信号を生成するよう構成される。
例２００で、例１９９の対象において、任意に、前記第２ＬＯ発生器は、前記１つ以上の周波数操作を実行するよう分周器及び周波数逓倍器を更に含む。
例２０１は、ベースバンドサブシステム（ＢＢＳ）と；単一同軸ケーブルを介して前記ＢＢＳと結合される無線周波数（ＲＦ）フロントエンドモジュール（ＲＦＥＭ）とを含み、前記ＢＢＳは、第１局所発振器（ＬＯ）信号を用いて、所望の送信周波数を含む第１周波数で第１データ信号を生成するよう構成される第１トランシーバ回路と；第２ＬＯ信号を用いて第２周波数で第２データ信号を生成するよう構成される第２トランシーバ回路と；前記第１ＬＯ信号、前記第２ＬＯ信号、及び第３ＬＯ信号を生成するよう構成されるＬＯ発生器とを含み、前記ＲＦＥＭは、複数のアンテナを含むフェーズドアンテナアレイと；前記複数のアンテナの中の垂直偏波アンテナサブセットを介して前記所望の送信周波数で前記第１データ信号を送信するよう構成される第３トランシーバ回路と；前記第２データ信号を前記所望の送信周波数に変換し、該変換された第２データ信号を、前記複数のアンテナの中の水平偏波アンテナサブセットを介して送信するよう構成される第４トランシーバ回路とを含む、無線通信デバイスである。
例２０２で、例２０１の対象において、任意に、前記第３ＬＯ信号は、前記所望の送信周波数と前記第２周波数との間の差である周波数を含む。
例２０３で、例２０１乃至２０２のうちのいずれか１つ以上の例の対象において、任意に、前記第３ＬＯ信号は、前記第１周波数及び前記第２周波数と重なり合わない周波数を含む。
例２０４で、例２０１乃至２０３のうちのいずれか１つ以上の例の対象において、任意に、前記第３トランシーバ回路は、前記複数のアンテナの中の前記水平偏波アンテナサブセットを介して前記所望の送信周波数で前記第１データ信号を送信するよう構成され、前記第４トランシーバ回路は、前記複数のアンテナの中の前記垂直偏波アンテナサブセットを介して前記変換された第２データ信号を送信するよう構成される。
例２０５で、例２０１乃至２０４のうちのいずれか１つ以上の例の対象は、任意に、前記ＢＢＳ内にあり、前記第１データ信号、前記第２データ信号及び前記第３ＬＯ信号を前記単一同軸ケーブル上に多重化するよう構成される第１トリプレクサと；前記ＲＦＥＭ内にあり、前記第１データ信号、前記第２データ信号及び前記第３ＬＯ信号を前記単一同軸ケーブルを介して受信するよう構成される第２トリプレクサとを含む。
例２０６で、例２０１乃至２０５のうちのいずれか１つ以上の例の対象において、任意に、前記第４トランシーバ回路は、前記第３ＬＯ信号を用いて前記第２データ信号を前記所望の送信周波数へアップコンバートするアップコンバージョンミキサを更に含む。
例２０７で、例２０１乃至２０６のうちのいずれか１つ以上の例の対象において、任意に、前記第３トランシーバ回路は、前記複数のアンテナの中の前記垂直偏波アンテナサブセットを介して第３データ信号を受信するよう構成され、前記第４トランシーバ回路は、前記複数のアンテナの中の前記水平偏波アンテナサブセットを介して第４データ信号を受信するよう構成され、前記第３データ信号及び前記第４データ信号は、所望の受信周波数にある。
例２０８で、例２０７の対象において、任意に、前記ＲＦＥＭは、前記第４データ信号を中間周波数（ＩＦ）信号にダウンコンバートするための第４ＬＯ信号を生成するよう構成される第２ＬＯ発生を更に含む。
例２０９で、例２０８の対象において、任意に、前記ＲＦＥＭは、前記所望の受信周波数での前記第３データ信号、前記中間周波数での前記第４データ信号、及び前記第４ＬＯ信号を前記ＢＢＳへ前記単一同軸ケーブルを介して送るよう構成される。
例２１０は、ベースバンドサブシステム（ＢＢＳ）と；単一同軸ケーブルを介して前記ＢＢＳと結合される無線周波数（ＲＦ）フロントエンドモジュール（ＲＦＥＭ）とを含み、前記ＢＢＳは、第１無線周波数で第１データ信号を生成するよう構成される第１トランシーバ回路と；前記第１無線周波数とは異なる第２無線周波数で第２データ信号を生成するよう構成される第２トランシーバ回路とを含み、前記ＲＦＥＭは、複数のアンテナを含むフェーズドアンテナアレイと；所望の送信周波数に基づき第１局所発振器（ＬＯ）信号及び第２ＬＯ信号を生成するよう構成されるＬＯ発生器と；前記第１ＬＯ信号を用いて前記第１データ信号を前記所望の送信周波数に変換し、該変換された第１データ信号を、前記複数のアンテナの中の垂直偏波アンテナサブセットを介して送信するよう構成される第３トランシーバ回路と；前記第２ＬＯ信号を用いて前記第２データ信号を前記所望の送信周波数に変換し、該変換された第２データ信号を、前記複数のアンテナの中の垂直偏波アンテナサブセットを介して送信するよう構成される第４トランシーバ回路とを含む、無線通信デバイスである。
例２１１で、例２１０の対象は、任意に、前記ＢＢＳ内にあり、前記第１データ信号及び前記第２データ信号を、前記ＲＦＥＭへの通信のために、前記単一同軸ケーブル上に多重化するよう構成される第１トリプレクサと；前記ＲＦＥＭ内にあり、前記第１データ信号及び前記第２データ信号を前記単一同軸ケーブルを介して受信するよう構成される第２トリプレクサとを含む。
例２１２で、例２１０乃至２１１のうちのいずれか１つ以上の例の対象において、任意に、前記ＬＯ発生器は、前記第１ＬＯ信号及び前記第２ＬＯ信号を合成するシンセサイザを含む。
例２１３は、複数のアンテナを含むフェーズドアンテナアレイと；該フェーズドアンテナアレイにより受信された複数のＲＦ信号を処理して単一のＲＦ信号を生成するよう構成される無線周波数（ＲＦ）受信器サブシステムと；単一同軸ケーブルを介して前記ＲＦ受信器サブシステムへ結合されるベースバンドサブシステム（ＢＢＳ）を含み、前記ＢＢＳは、前記単一のＲＦ信号に基づき、ダウンコンバートされた信号を生成し、該ダウンコンバートされた信号を、無線モデムによる処理のためのデジタルデータ信号に変換するよう構成され、前記ＢＢＳは、前記ＲＦ受信器サブシステムから前記同軸ケーブルを介して前記ＲＦ信号を受信し、前記ＲＦ受信器サブシステムは、前記ＢＢＳから前記同軸ケーブルを介してＤＣ電力信号を受信する、無線通信デバイスである。
例２１４で、例２１３の対象において、任意に、前記ＲＦ受信器サブシステムは、前記複数の受信されたＲＦ信号を増幅して複数の増幅された信号を生成するよう構成される複数の増幅器を含む。
例２１５で、例２１４の対象において、任意に、前記ＲＦ受信器サブシステムは、前記複数の増幅された信号に関連する位相をシフトして複数の位相シフトされた信号を生成する複数の位相シフタと、前記複数の位相シフトされた信号を足し合わせて結合ＲＦ信号を生成するよう構成される加算器と、前記結合ＲＦ信号を増幅して前記単一のＲＦ信号を生成するよう構成される増幅器とを含む。
例２１６で、例２１５の対象において、任意に、前記ＲＦ受信器サブシステムは、前記単一同軸ケーブルを介して前記ＢＢＳから制御信号を受信するよう構成され、該制御信号は、前記複数の位相シフタによって実行される位相調整のための信号位相を指定する。
例２１７で、例２１３乃至２１６のうちのいずれか１つ以上の例の対象において、任意に、前記ＢＢＳは、前記単一同軸ケーブルを介して前記ＲＦ受信器サブシステムから受信された前記ＲＦ信号を増幅して、増幅されたＲＦ信号を生成するよう構成される増幅器と、前記増幅されたＲＦ信号をダウンコンバートして、前記ダウンコンバートされた信号を生成する少なくとも１つのダウンコンバージョンミキサと、前記ダウンコンバートされた信号を、前記無線モデムによる処理のための前記デジタルデータに変換する少なくとも１つのアナログデジタル変換器（ＡＤＣ）とを含む。
例２１８で、例２１３乃至２１７のうちのいずれか１つ以上の例の対象は、任意に、単一のＲＦ出力信号に基づき複数のＲＦ出力信号を生成するよう構成されるＲＦ送信器サブシステムを含み、前記生成された複数のＲＦ出力信号は、前記フェーズドアンテナアレイにより送信される。
例２１９で、例２１８の対象において、任意に、前記ＲＦ送信器サブシステムは、前記単一のＲＦ出力信号を増幅して、増幅された出力信号を生成するよう構成される増幅器と；前記単一のＲＦ出力信号の複数の信号レプリカを生成するよう構成される加算器と；該複数の信号レプリカに関連する位相をシフトして、複数の位相シフトされた出力信号を生成するよう構成される複数の位相シフタと；前記複数の位相シフトされた信号を増幅して、前記フェーズドアンテナアレイによる送信のために前記複数のＲＦ出力信号を生成する複数の増幅器とを更に含む。
例２２０で、例２１９の対象において、任意に、前記ＲＦ受信器サブシステムは、前記単一同軸ケーブルを介して前記ＢＢＳから制御信号を受信するよう構成され、該制御信号は、前記複数の位相シフタによって実行される位相調整のための信号位相を指定する。
例２２１で、例２１８乃至２２０のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＦ送信器サブシステムは、前記単一同軸ケーブルを介して前記ＢＢＳから前記単一のＲＦ出力信号を受信する。
例２２２で、例２２１の対象において、任意に、前記ＢＢＳは無線モデムを含み、該無線モデムは、出力データ信号を生成するよう構成される。
例２２３で、例２２２の対象において、任意に、前記ＢＢＳは、前記データ信号を出力信号に変換するデジタルアナログ変換器（ＤＡＣ）と；前記出力信号にフィルタをかけ、フィルタ処理された出力信号を生成するフィルタと；前記フィルタ処理された出力信号を前記単一のＲＦ信号にアップコンバートするアップコンバージョンミキサとを更に含む。
例２２４で、例２１３乃至２２３のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＦ受信器サブシステムは、第１の適応インピーダンス整合回路を含み、前記ＢＢＳは、第２のインピーダンス整合回路を含み、前記第１のインピーダンス整合回路及び前記第２のインピーダンス整合回路は、前記単一同軸ケーブルに関連するインピーダンスを整合させる。
例２２５は、第１ＰＣＢ基材、及び該第１ＰＣＢ基材へ単一同軸ケーブルを介して結合される第２ＰＣＢ基材とを含み、前記第１ＰＣＢ基材は、複数のアンテナを含むフェーズドアンテナアレイと；該フェーズドアンテナアレイにより受信された複数のＲＦ信号を処理してＲＦ入力信号を生成するよう構成されるＲＦ受信器サブシステムと；ＲＦ出力信号に基づき、前記フェーズドアンテナアレイにより送信される複数のＲＦ出力信号を生成するよう構成されるＲＦ送信器サブシステムとを含み、前記第２ＰＣＢ基材は、ベースバンドサブシステム（ＢＢＳ）を含み、該ＢＢＳは、前記ＲＦ入力信号を用いて、無線モデムによる処理のためのデジタルデータ信号を生成し、前記無線モデムによって生成された少なくとももう１つのデジタルデータ信号に基づき前記ＲＦ出力信号を生成するよう構成され、前記ＢＢＳは、前記ＲＦ受信器サブシステムから前記単一同軸ケーブルを介して前記ＲＦ入力信号を受信する、無線通信デバイスである。
例２２６で、例２２５の対象において、任意に、前記ＲＦ受信器サブシステム及び前記ＲＦ送信器サブシステムは、前記ＢＢＳから前記単一同軸ケーブルを介してＤＣ電力信号を受けるよう構成される。
例２２７で、例２２５乃至２２６のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＦ受信器サブシステム及び前記ＲＦ送信器サブシステムは、前記ＢＢＳから前記単一同軸ケーブルを介してＤＣ電力信号を受けるよう構成される。
例２２８で、例２２５乃至２２７のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＦ受信器サブシステムは、前記複数の受信されたＲＦ信号を増幅して、複数の増幅された信号を生成する複数の増幅器と；位相調整を行って、前記複数の増幅された信号に関連する位相をシフトし、複数の位相シフトされた信号を生成する複数の位相シフタと；前記複数の位相シフトされた信号を足し合わせて結合ＲＦ信号を生成するよう構成される加算器と；前記結合ＲＦ信号を増幅して、ＢＢＳへの送信のために前記単一のＲＦ入力信号を生成するよう構成される増幅器とを含む。
例２２９で、例２２８の対象において、任意に、前記ＲＦ受信器サブシステムは、前記ＢＢＳから前記単一同軸ケーブルを介して制御信号を受信するよう構成され、該制御信号は、前記複数の位相シフタによって実行される前記位相調整のための信号位相を特定する。
例２３０で、例２２５乃至２２９のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＦ入力信号及び前記ＲＦ出力信号は、ミリメートル波帯域周波数内の信号を含む。
例２３１で、例２２５乃至２３０のうちのいずれか１つ以上の例の対象は、任意に、Ｇワイヤレス仕様を含む。
例２３２は、第１無線周波数フロントエンドモジュール（ＲＦＥＭ）及び第２ＲＦＥＭと；ベースバンドサブシステム（ＢＢＳ）とを含み、前記第１ＲＦＥＭ及び前記第２ＲＦＥＭの夫々は、複数のアンテナのフェーズドアンテナアレイと、該フェーズドアンテナアレイにより受信された複数のＲＦ信号を処理してＲＦ入力信号を生成するよう構成されるＲＦ受信器サブシステムと；ＲＦ出力信号に基づき、前記フェーズドアンテナアレイにより送信される複数のＲＦ出力信号を生成するよう構成されるＲＦ送信器サブシステムとを含み、前記ＢＢＳは、前記第１ＲＦＥＭ及び前記第２ＲＦＥＭの夫々からの前記ＲＦ入力信号を用いて、無線モデムによる処理のためのデジタルデータ信号を生成し、局所発振器信号及び前記無線モデムによって生成された少なくとももう１つのデジタルデータ信号に基づき前記ＲＦ出力信号を生成するよう構成され、前記ＢＢＳは、前記第１ＲＦＥＭ及び前記第２ＲＦＥＭから夫々第１同軸ケーブル及び第２同軸ケーブルを介して前記ＲＦ入力信号を受信する、無線通信デバイスである。
例２３３で、例２３２の対象において、任意に、前記ＢＢＳは、前記局所発振器信号を生成するよう構成される局所発振器発生器を含み、該局所発振器発生器は、前記第１ＲＦＥＭと前記第２ＲＦＥＭとの間で共有される。
例２３４は、ヒンジで連結された（hinged）ふた（lid）を備えるユーザデバイス内のマザーボードに取り付けられる少なくとも１つの無線周波数集積回路（ＲＦＩＣ）と；少なくとも１つの導波路、又は光ファイバを有する伝送線路であり、前記少なくとも１つのＲＦＩＣへ結合される第１端部と、前記ふたにおける長さと、前記ふたにある１つ以上のアンテナへ結合される第２端部とを備える前記伝送線路とを含む伝送線路回路である。
例２３５で、例２３４の対象において、任意に、前記１つ以上のアンテナは、受信デバイスからのフィードバック情報に基づき、中央演算処理装置（central processing unit）によって実行されるコンピュータ命令の組によって制御されるよう構成される複数のアンテナを含む。
例２３６で、例２３４乃至２３５のうちのいずれか１つ以上の例の対象において、任意に、当該伝送線路は、前記ふたにおいて中空の導電性チューブを含む少なくとも１つの導波路を含み、前記導電性チューブは、ＲＦ信号を前記１つ以上のアンテナへ、前記ＲＦ信号を増幅させるよう配置された各々の無線フロントエンドモジュール（ＲＦＥＭ）を介して伝送するよう構成される。
例２３７で、例２３６の対象において、任意に、前記少なくとも１つのＲＦＩＣは、複数の周波数帯域においてＲＦ信号を生成するよう構成され、前記少なくとも１つの導波路は、周波数帯域ごとに別個の導波路を含み、夫々の導波路は、各々のＲＦＥＭへ接続される。
例２３８で、例２３６乃至２３７のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つのＲＦＩＣは、単一の周波数帯域においてＲＦ信号を生成するよう構成され、前記少なくとも１つの導波路は、前記ＲＦＩＣから、受信デバイスからのフィードバック情報に基づき、中央演算処理装置によって実行されるコンピュータ命令の組によって制御されるよう構成される複数のアンテナの夫々への別個の導波路を含み、夫々の導波路は、各々のＲＦＥＭへ接続される。
例２３９で、例２３６乃至２３８のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つの導波路の前記第１端部は、前記ヒンジを貫通するか、又は前記ヒンジの部分であり、前記少なくとも１つの導波路の前記第２端部は、前記１つ以上のアンテナへ各々のＲＦＥＭを介して結合される。
例２４０で、例２３４乃至２３９のうちのいずれか１つ以上の例の対象において、任意に、当該伝送線路は、ＲＦ信号を前記１つ以上のアンテナへ送信するよう構成される半導体集積導波路（semiconductor integrated waveguide）（ＳＩＷ）を含む。
例２４１で、例２４０の対象において、任意に、前記ＳＩＷは、コプレーナー（coplanar）伝送線路によって又はストリップラインによって給電され、前記ＳＩＷは、フレキシブルＰＣＢ又はリジッド（rigid）ＰＣＢ内に実装される。
例２４２で、例２４０乃至２４１のうちのいずれか１つ以上の例の対象において、任意に、前記ユーザデバイスはラップトップコンピュータであり、前記ＳＩＷは、前記ラップトップコンピュータのキーボードに関連する電子回路を含むＰＣＢの部分を含む。
例２４３で、例２４０乃至２４１のうちのいずれか１つ以上の例の対象において、任意に、前記ユーザデバイスはラップトップコンピュータであり、前記ＳＩＷは、前記ＳＩＷの実装に専用のＰＣＢの部分である。
例２４４で、例２４３の対象において、任意に、前記専用のＰＣＢは、前記ふた筐体に接着される。
例２４５で、例２４３乃至２４４のうちのいずれか１つ以上の例の対象において、任意に、前記専用のＰＣＢは、前記ふた筐体において実装される溝（trench）で接着される。
例２４６で、例２４３乃至２５４のうちのいずれか１つ以上の例の対象において、任意に、前記ＳＩＷは、ラップトップコンピュータの筐体にあるスクリーンの側部に固定される。
例２４７で、例２３４乃至２４６のうちのいずれか１つ以上の例の対象において、当該伝送線路は光ファイバを含む。
例２４８で、例２４７の対象において、任意に、前記光ファイバの第１端部は、ＲＦ信号光信号変換器を介して前記ＲＦＩＣへ結合される。
例２４９で、例２４８の対象において、任意に、前記ＲＦ信号光信号変換器は、ｐｉｎダイオード、アバランシェｐｉｎダイオード、又はＲＦオーバー・ファイバ・インターフェイスを含む。
例２５０で、例２４９の対象において、任意に、前記ｐｉｎダイオード又はアバランシェｐｉｎダイオードは、前記１つ以上のアンテナによる放射のためにＲＦ信号をデジタルビットとして前記ＲＦＥＭへ伝送するよう構成される。
例２５１で、例２４９乃至２５０のうちのいずれか１つ以上の例の対象において、任意に、ＲＦオーバー・ファイバ変換器は、前記ＲＦＩＣの前記ＲＦ信号により光信号を変調するよう構成される。
例２５２で、例２５２の対象において、任意に、変換デバイスは、前記変調された光信号を、前記１つ以上のアンテナによる放射のために前記ＲＦＥＭへ送信されるＲＦ信号に変換するよう構成される。
例２５３で、例２５１乃至２５２のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＦＩＣは、複数の周波数帯域においてＲＦ信号を生成するよう構成され、前記光ファイバは、前記周波数帯域の夫々において、前記ＲＦ信号により変調された光信号を伝送するよう構成される。
例２５４で、例２５２乃至２５３のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＦＩＣは、単一の周波数帯域においてＲＦ信号を生成するよう構成され、前記光ファイバは、前記ＲＦＩＣから複数のアンテナの夫々へ各々のＲＦＥＭを介して結合され、前記複数のアンテナは、受信デバイスからのフィードバック情報に基づき、中央演算処理装置によって実行されるコンピュータ命令の組によって制御されるよう構成される。
例２５５で、対象は、例２３４乃至２５４の機能のうちのいずれか１つ以上を実行する手段を含むことができる対象、又はマシンによって実行される場合に、該マシンに、例２３４乃至２５４の機能のうちのいずれか１つ以上を実行させる命令を含むマシン読出可能な媒体を含めるよう、例２３４乃至２５４のうちのいずれか１つ以上の例のいずれかの部分又はいずれかの部分の組み合わせを含むことができるか、あるいは、任意に、それと組み合わされ得る。
例２５６は、ベースバンドサブシステム（ＢＢＳ）と；変調信号及びデータ信号を受信するよう単一接続を介して前記ＢＢＳと結合される無線周波数（ＲＦ）フロントエンドモジュール（ＲＦＥＭ）とを含み、前記ＢＢＳは、局所発振器（ＬＯ）信号を生成するよう構成されるＬＯ発生器と；前記ＬＯ信号を用いて制御信号を変調して前記変調信号を生成するよう構成されるクロックスプレッディング回路とを含み、前記ＲＦＥＭは、前記変調信号を復調して前記ＬＯ信号及び前記制御信号を回復するよう構成されるクロックダイスプレッディング回路と；複数のアンテナを有するフェーズドアンテナアレイと；前記回復されたＬＯ信号に基づき前記データ信号を所望の無線周波数（ＲＦ）へアップコンバートしてＲＦ信号を生成し、前記制御信号に基づき送信モードをアクティブにして前記ＲＦ信号を前記フェーズドアンテナアレイにより送信するよう構成されるトランシーバ回路とを含む、無線通信デバイスである。
例２５７で、例２５６の対象において、任意に、前記クロックスプレッディング回路は、制御信号を受信し、帯域制限された制御信号を生成するよう構成されるパルス整形器を含む。
例２５８で、例２５７の対象において、任意に、前記クロックスプレッディング回路は、前記帯域制限された制御信号及び前記ＬＯ信号を受信して前記変調信号を生成するよう構成される変調器回路を含む。
例２５９で、例２５８の対象において、任意に、前記変調器回路は、２位相偏移変調（binary phase-shift keying）（ＢＰＳＫ）変調器、差動位相偏移変調（differential phase-shift keying）（ＤＰＳＫ）変調器、４位相偏移変調（quadrature phase-shift keying）（ＱＰＳＫ）変調器、及びガウス周波数偏移変調（Gaussian frequency shift keying）（ＧＦＳＫ）変調器の中の１つである。
例２６０で、例２５６乃至２５９のうちのいずれか１つ以上の例の対象において、任意に、前記クロックダイスプレッディング回路は、乗算器回路及び除算器回路を含むクロックリカバリ回路を含み、該クロックリカバリ回路は、前記変調信号を受信し、該変調信号に基づき前記ＬＯ信号を回復するよう構成される。
例２６１で、例２６０の対象において、任意に、前記クロックダイスプレッディング回路は、前記変調信号及び前記ＬＯ信号を受信し、前記変調信号及び前記ＬＯ信号に基づき前記制御信号を回復するよう構成される復調器回路を含む。
例２６２で、例２５６乃至２６１のうちのいずれか１つ以上の例の対象において、任意に、前記トランシーバ回路は、前記複数の受信されたＲＦ信号を増幅して複数の増幅された信号を生成する複数の増幅器を含む。
例２６３で、例２６２の対象において、任意に、前記トランシーバ回路は、前記複数の増幅された信号に関連する位相をシフトして複数の位相シフトされた信号を生成する複数の位相シフタと、前記複数の位相シフトされた信号を結合して結合ＲＦ信号を生成するよう構成されるコンバイナとを含む。
例２６４で、例２６３の対象において、任意に、前記制御信号は、前記複数の位相シフタによって実行される位相調整のための信号位相を指定するか、あるいは、前記複数の増幅器のための異なるゲイン調整をセットする。
例２６５で、例２６３乃至２６４のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＦＥＭは、前記ＬＯ信号を基準クロック信号として受信し、前記結合ＲＦ信号のダウンコンバージョンのために第２ＬＯ信号を生成するよう構成される周波数源を含む。
例２６６で、例２６５の対象において、任意に、前記ＲＦＥＭは、前記第２ＬＯ信号に基づき中間周波数（ＩＦ）信号を生成するよう前記結合ＲＦ信号をダウンコンバートするダウンコンバージョンミキサと、前記ＩＦ信号を増幅して、増幅されたＩＦ信号を生成するよう構成される増幅器とを含む。
例２６７で、例２６６の対象において、任意に、前記ＢＢＳは、前記ＬＯ信号に基づき前記増幅されたＩＦ信号をダウンコンバートして、ダウンコンバートされた信号を生成するダウンコンバージョンミキサと、前記ダウンコンバートされた信号を、無線モデムによる処理のためのデジタルデータ信号に変換するアナログデジタル変換器（ＡＤＣ）とを含む。
例２６８は、ベースバンドサブシステム（ＢＢＳ）を含む第１ＰＣＢ基材であり、前記ＢＢＳは、局所発振器（ＬＯ）基準信号上でフロントエンド制御信号を変調して変調信号を生成するよう構成される、前記第１ＰＣＢ基材と；前記変調信号及び中間周波数（ＩＦ）データ信号を受信するよう単一接続を介して前記第１ＰＣＢ基材と結合されるＲＦフロントエンドモジュール（ＲＦＥＭ）を含む第２ＰＣＢ基材であり、前記ＲＦＥＭは、前記変調信号を復調して前記ＬＯ基準信号及び前記フロントエンド制御信号を回復するよう構成されるクロックダイスプレッディング回路と；複数のアンテナを含むフェーズドアンテナアレイと；前記回復されたＬＯ基準信号に基づき前記ＩＦデータ信号を所望のＲＦへアップコンバートしてＲＦ信号を生成し、前記フロントエンド制御信号に基づき送信モードをアクティブにして前記ＲＦ信号を前記フェーズドアンテナアレイにより送信するよう構成されるトランシーバ回路とを含む、前記第２ＰＣＢ基材とを含む無線通信デバイスである。
例２６９で、例２６８の対象において、任意に、前記ＢＢＳは、前記ＬＯ基準信号を生成するよう構成されるＬＯ発生器と、前記ＬＯ基準信号を用いて前記フロントエンド制御信号を変調して前記変調信号を生成するよう構成されるクロックスプレッディング回路とを含む。
例２７０で、例２６９の対象において、任意に、前記クロックスプレッディング回路は、前記フロントエンド制御信号を受信し、帯域制限された制御信号を生成するよう構成されるパルス整形器と、前記帯域制限された制御信号及び前記ＬＯ基準信号を受信して前記変調信号を生成するよう構成される変調器回路を含む。
例２７１で、例２６９乃至２７０のうちのいずれか１つ以上の例の対象において、任意に、前記クロックスプレッディング回路は、疑似ランダムシーケンスを用いて前記ＬＯ基準信号を広げて前記変調信号を得るよう構成される。
例２７２で、例２７０乃至２７１のうちのいずれか１つ以上の例の対象において、任意に、前記変調器回路は、２位相偏移変調（ＢＰＳＫ）変調器、差動位相偏移変調（ＤＰＳＫ）変調器、４位相偏移変調（ＱＰＳＫ）変調器、及びガウス周波数偏移変調（ＧＦＳＫ）変調器の中の１つである。
例２７３で、例２６９乃至２７２のうちのいずれか１つ以上の例の対象において、任意に、前記クロックダイスプレッディング回路は、乗算器回路及び除算器回路を含むクロックリカバリ回路を含み、該クロックリカバリ回路は、前記変調信号を受信し、該変調信号に基づき前記ＬＯ基準信号を回復するよう構成される。
例２７４で、例２７３の対象において、任意に、前記クロックダイスプレッディング回路は、前記変調信号及び前記回復されたＬＯ基準信号を受信し、前記変調信号及び前記ＬＯ基準信号に基づき前記フロントエンド制御信号を回復するよう構成される復調器回路を含む。
例２７５で、例２６９乃至２７５のうちのいずれか１つ以上の例の対象において、任意に、前記トランシーバ回路は、前記フェーズドアンテナアレイにより受信された前記複数のＲＦ信号を増幅して複数の増幅された信号を生成する複数の増幅器と；前記複数の増幅された信号に関連する位相をシフトして複数の位相シフトされた信号を生成する複数の位相シフタと；前記複数の位相シフトされた信号を結合して結合ＲＦ信号を生成するよう構成されるコンバイナとを含む。
例２７６で、例２７５の対象において、任意に、前記制御信号は、前記複数の位相シフタによって実行される位相調整のための信号位相を指定するか、あるいは、前記複数の増幅器のための異なるゲイン調整をセットする。
例２７７で、例２７５乃至２７６のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＦＥＭは、前記フロントエンド制御信号に基づき、前記複数のＲＦ信号を受信する前記トランシーバ回路の受信モードをアクティブにするよう構成される。
例２７８は、複数のアンテナを含むフェーズドアンテナアレイと；該フェーズドアンテナアレイにより受信された複数のＲＦ信号を処理して単一のＲＦ信号を生成するよう構成されるＲＦ受信器サブシステムと；第１接続を介して前記ＲＦ受信器サブシステムへ結合され、前記単一のＲＦ信号に基づきＩＦ信号を生成するよう構成される補助中間周波数サブシステム（ＳＩＦＳ）と；第２接続を介して前記ＳＩＦＳへ結合されるベースバンドサブシステム（ＢＢＳ）とを含み、前記ＢＢＳは、前記ＩＦに基づき、ダウンコンバートされた信号を生成し、該ダウンコンバートされた信号を、無線モデムによる処理のためのデジタルデータ信号に変換するよう構成され、前記ＳＩＦＳは、前記ＲＦ受信器サブシステムから前記第１接続を介して前記単一のＲＦ信号を受信し、前記ＳＩＦＳは、前記単一のＲＦ信号を前記第２接続を介して前記ＢＢＳへ送る、無線通信デバイスである。
例２７９で、例２７８の対象において、任意に、前記第１接続は、同軸ケーブルであり、前記第２接続は、ＰＣＢトレース接続である。
例２８０で、例２７８乃至２７９のうちのいずれか１つ以上の例の対象において、任意に、前記ＳＩＦＳ及び前記ＢＢＳは、マルチチップ・モジュール（ＭＣＭ）又はシステム・イン・パッケージ・モジュール（ＳｉＰＭ）において一緒にパッケージ化され、前記第２接続は、前記ＭＣＭ又は前記ＳｉＰＭのパッケージ基材内の信号を介する。
例２８１で、例２７８乃至２８０のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＦ受信器サブシステムは、前記複数の受信されたＲＦ信号を増幅して複数の増幅された信号を生成する複数の増幅器を含む。
例２８２で、例２８１の対象において、任意に、前記ＲＦ受信器サブシステムは、前記複数の増幅された信号に関連する位相をシフトして、複数の位相シフトされた信号を生成する複数の位相シフタと；前記複数の位相シフトされた信号を結合して結合ＲＦ信号を生成するよう構成されるコンバイナとを含む。
例２８３で、例２８２の対象において、任意に、前記ＲＦ受信器サブシステムは、前記第１接続及び前記第２接続を介して前記無線モデムから制御信号を受信するよう構成され、前記制御信号は、前記複数の位相シフタによって実行される位相調整のための信号位相を指定するか、又は前記複数の増幅器のための異なるゲイン調整をセットする。
例２８４で、例２７８乃至２８３のうちのいずれか１つ以上の例の対象において、任意に、前記ＳＩＦＳは、前記ＢＢＳから基準クロック信号を受信し、前記単一のＲＦ信号のダウンコンバージョンのためのＬＯ信号を生成するよう構成される局所発振器（ＬＯ）信号発生器を含む。
例２８５で、例２８４の対象において、任意に、前記ＳＩＦＳは、前記ＬＯ信号に基づき前記ＩＦ信号を生成するよう前記単一のＲＦ信号をダウンコンバートするダウンコンバージョンミキサと、前記ＲＦ信号を増幅して、増幅されたＲＦ信号を生成するよう構成される増幅器とを含む。
例２８６で、例２８５の対象において、任意に、前記ＢＢＳは、ＢＢＳ ＬＯ信号を生成するＬＯ発生器と；前記ＢＢＳ ＬＯ信号を用いて前記増幅されたＲＦ信号をダウンコンバートして、前記ダウンコンバートされた信号を生成するダウンコンバージョンミキサと；前記ダウンコンバートされた信号を、前記無線モデムによる処理のための前記デジタルデータ信号に変換するアナログデジタル変換器（ＡＤＣ）とを含む。
例２８７で、例２７８乃至２８６のうちのいずれか１つ以上の例の対象は、任意に、単一のＲＦ出力信号に基づき複数のＲＦ出力信号を生成するよう構成されるＲＦ送信器サブシステムを含み、前記生成された複数のＲＦ出力信号は、前記フェーズドアンテナアレイにより送信される。
例２８８で、例２８７の対象において、任意に、前記ＲＦ送信器サブシステムは、前記単一のＲＦ出力信号を増幅して、増幅された出力信号を生成するよう構成される増幅器と；前記単一のＲＦ出力信号の複数の信号レプリカを生成するよう構成されるスプリッタと；前記信号レプリカに関連する位相をシフトして、複数の位相シフトされた出力信号を生成するよう構成される複数の位相シフタと；前記複数の位相シフトされた出力信号を増幅して、前記フェーズドアンテナアレイによる送信のために前記複数のＲＦ出力信号を生成する複数の増幅器とを更に含む。
例２８９で、例２８８の対象において、任意に、前記ＲＦ送信器サブシステムは、前記ＢＢＳから前記ＳＩＦＳを介して制御信号を受信するよう構成され、前記制御信号は、前記複数の位相シフタによって実行される位相調整のための信号位相を指定する。
例２９０で、例２８７乃至２８９のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＦ送信器サブシステムは、前記ＳＩＦＳから前記第１接続を介して前記単一のＲＦ出力信号を受信する。
例２９１で、例２９０の対象において、任意に、前記ＢＢＳは、前記無線モデムを含み、前記無線モデムは、出力データ信号を生成するよう構成される。
例２９２で、例２１９の対象において、任意に、前記ＢＢＳは、前記データ信号を出力信号に変換するデジタルアナログ変換器（ＤＡＣ）と；前記出力信号にフィルタをかけて、フィルタ処理された出力信号を生成するフィルタと；前記フィルタ処理された出力信号を中間周波数（ＩＦ）出力信号にアップコンバートするアップコンバージョンミキサとを更に含む。
例２９３で、例２９２の対象において、任意に、前記ＳＩＦＳは、前記ＩＦ出力信号をアップコンバートして、前記単一のＲＦ出力信号を生成するアップコンバージョンミキサを更に含む。
例２９４で、例２８７乃至２９３のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＦ受信器サブシステム及び前記ＲＦ送信器サブシステムは、第１の適応インピーダンス整合回路を含み、前記ＳＩＦＳは、第２のインピーダンス整合回路を含み、前記第１のインピーダンス整合回路及び前記第２のインピーダンス整合回路は、前記第１接続に関連するインピーダンスを整合する。
例２９５は、第１ＰＣＢ基材、第１接続を介して前記第１ＰＣＢ基材へ結合される第２ＰＣＢ基材、及び第２接続を介して前記第２ＰＣＢ基材へ結合される第３ＰＣＢ基材を含み、前記第１ＰＣＢ基材は、複数のアンテナのフェーズドアンテナアレイと；該フェーズドアンテナアレイにより受信された複数のＲＦ信号を処理してＲＦ入力信号を生成するよう構成されるＲＦ受信器サブシステムと；ＲＦ出力信号に基づき、前記フェーズドアンテナアレイにより送信される複数のＲＦ出力信号を生成するよう構成されるＲＦ送信器サブシステムとを含み、前記第２ＰＣＢ基材は、ＩＦ出力信号を用いて前記ＲＦ出力信号を生成し、且つ、前記ＲＦ入力信号を用いてＩＦ入力信号を生成するよう構成される補助中間周波数サブシステム（ＳＩＦＳ）を含み、前記第３ＰＣＢ基材は、前記ＩＦ入力信号を用いて、無線モデムによる処理のためのデジタルデータ信号を生成し、且つ、前記無線モデムによって生成された少なくとももう１つのデジタルデータ信号に基づき前記ＩＦ出力信号を生成するよう構成されるベースバンドサブシステム（ＢＢＳ）を含み、前記ＳＩＦＳは、前記ＲＦ受信器サブシステムから前記第１接続を介して前記ＲＦ入力信号を受信する、無線通信デバイスである。
例２９６で、例２９５の対象において、任意に、前記ＳＩＦＳは、前記ＢＢＳは：前記データ信号から前記第２接続を介して前記ＩＦ出力信号を受信するよう構成される。
例２９７で、例２９５乃至２９６のうちのいずれか１つ以上の例の対象において、任意に、前記第１接続は、単一同軸ケーブルであり、前記第２接続は、ＰＣＢトレース接続である。
例２９８で、例２９５乃至２９７のうちのいずれか１つ以上の例の対象において、任意に、前記ＳＩＦＳは、前記ＢＢＳから基準クロック信号を受信し、前記ＲＦ入力信号のダウンコンバージョン及び前記ＩＦ出力信号のアップコンバージョンのためのＬＯ信号を生成するよう構成される局所発振器（ＬＯ）信号発生器を含む。
例２９９で、例２９８の対象において、任意に、前記ＳＩＦＳは、前記ＬＯ信号に基づき前記ＩＦ入力信号を生成するよう前記ＲＦ入力信号をダウンコンバートするダウンコンバージョンミキサと；前記ＬＯ信号に基づき前記ＲＦ出力信号を生成するよう前記ＢＢＳからの前記ＩＦ出力信号をアップコンバートするアップコンバージョンミキサとを含む。
例３００で、例２９５乃至２９９のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＦ受信器サブシステムは、前記複数の受信されたＲＦ信号を増幅して、複数の増幅された信号を生成する複数の増幅器と；位相調整を実行し、前記複数の増幅された信号に関連する位相をシフトして、複数の位相シフトされた信号を生成する複数の位相シフタと；前記複数の位相シフトされた信号を結合して、前記ＳＩＦＳへの送信のために前記ＲＦ入力信号を生成するよう構成されるコンバイナとを含む。
例３０１で、例３００の対象において、任意に、前記ＲＦ受信器サブシステムは、前記ＢＢＳから前記ＳＩＦＳ及び前記第１接続を介して制御信号を受信するよう構成され、前記制御信号は、前記複数の位相シフタによって実行される位相調整のための信号位相を指定するか、又は前記複数の増幅器のための異なるゲイン調整をセットする。
例３０２で、例２９５乃至３０１のうちのいずれか１つ以上の例の対象は、任意に、Ｇワイヤレス仕様を含む。
例３０３は、少なくとも１つの第１無線周波数フロントエンドモジュール（ＲＦＥＭ）及び少なくとも１つの第２ＲＦＥＭを含み、前記少なくとも第１及び第２ＲＦＥＭの夫々は、複数のアンテナのフェーズドアンテナアレイと；該フェーズドアンテナアレイにより受信された複数のＲＦ信号を処理してＲＦ入力信号を生成するよう構成されるＲＦ受信器サブシステムと；ＲＦ出力信号に基づき、前記フェーズドアンテナアレイにより送信される複数のＲＦ出力信号を生成するよう構成されるＲＦ送信器サブシステムと；ＩＦ出力信号を用いて前記ＲＦ出力信号を生成し、且つ、前記ＲＦ入力信号を用いてＩＦ入力信号を生成するよう構成される補助中間周波数サブシステム（ＳＩＦＳ）と；前記ＩＦ入力信号を用いて、無線モデムによる処理のためのデジタルデータ信号を生成し、且つ、前記無線モデムによって生成された少なくとももう１つのデジタルデータ信号及び局所発振器（ＬＯ）信号に基づき前記ＩＦ出力信号を生成するよう構成されるベースバンドサブシステム（ＢＢＳ）とを含む、無線通信デバイスである。
例３０４で、例３０３の対象において、任意に、前記ＢＢＳは、前記ＬＯ信号を生成するよう構成される周波数源を含み、局所発振器（ＬＯ）発生器は、前記ＢＢＳと前記ＳＩＦＳとの間で共有される。
例３０５で、例３０４の対象において、任意に、前記ＳＩＦＳは、前記ＲＦ出力信号及び前記ＩＦ入力信号を生成するための第２ＬＯ信号を生成するよう構成される第２周波数源を含む。
例３０６で、例３０５の対象において、任意に、前記第２周波数源は、前記ＢＢＳ内の前記ＬＯ発生器からＬＯ基準信号を受信するよう構成される。
例３０７で、例３０３乃至３０６のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも第１ＲＦＥＭ及び前記少なくとも第２ＲＦＥＭは、異なる周波数帯域で動作する。
例３０８で、例３０７の対象において、任意に、前記ＳＩＦＳは、前記少なくとも第１及び第２ＲＦＥＭの異なる周波数帯域に対応する異なるアップコンバージョン周波数及びダウンコンバージョン周波数を用いて異なるＲＦ信号を生成するよう構成される。
例３０９は、複数の信号を対応する複数の信号線を介して受信し、該受信された信号に基づき複数の増幅された信号を生成するよう構成される複数の電力増幅器を含む半導体ダイと；該半導体ダイへ結合されるＰＣＢ基材であり、前記複数の電力増幅器へ結合され、前記複数の増幅された信号を結合して送信のための単一の結合信号を生成するよう構成されるＲＦ電力コンバイナを有する前記ＰＣＢ基材とを含む装置である。
例３１０で、例３０９の対象は、任意に、トランシーバ回路と；前記ＰＣＢ基材内のアンテナとを含み、前記トランシーバ回路は、前記単一の結合信号を前記アンテナを介して送信するよう構成される。
例３１１で、例３０９乃至３１０のうちのいずれか１つ以上の例の対象において、任意に、前記半導体ダイは、前記複数の電力増幅器を、前記電力コンバイナの対応する複数の信号入力部へ結合する複数のはんだボールを含む。
例３１２で、例３０９乃至３１１のうちのいずれか１つ以上の例の対象において、任意に、前記電力コンバイナは、ウィルキンソン２方向電力コンバイナである。
例３１３で、例３０９乃至３１２のうちのいずれか１つ以上の例の対象は、任意に、電力コンバイナを含む。
例３１４で、例３０９乃至３１３のうちのいずれか１つ以上の例の対象において、任意に、前記電力コンバイナは、前記複数の増幅された信号を受信するよう構成される複数の伝送線路を含む。
例３１５で、例３１４の対象において、任意に、前記複数の伝送線路の夫々は、４分の１波長伝送線路を含む。
例３１６は、無線トランシーバと；該無線トランシーバに関連する複数の電力増幅器を含み、該複数の電力増幅器が、複数の出力信号を対応する複数の信号線を介して受信し、前記複数の出力信号を増幅して複数の増幅された信号を生成するよう構成される、半導体ダイと；該半導体ダイへ結合されるＰＣＢ基材であり、前記複数の電力増幅器へ結合され、前記複数の増幅された信号を結合して単一の結合信号を生成するよう構成されるＲＦ電力コンバイナを含む前記ＰＣＢ基材と；アンテナとを含み、前記無線トランシーバが、前記アンテナにより前記単一の結合信号を無線により送信するよう構成される、無線通信デバイスである。
例３１７で、例３１６の対象において、任意に、前記複数の電力増幅器のうちの１つ以上は、前記無線トランシーバの構成要素である。
例３１８で、例３１６乃至３１７のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナは、前記ＰＣＢ基材に配置されたフェーズドアンテナアレイである。
例３１９で、例３１６乃至３１８のうちのいずれか１つ以上の例の対象は、任意に、前記複数の電力増幅器のうちの１つ以上のインピーダンスと前記無線トランシーバの終端点とを整合させるよう構成されるインピーダンス変換デバイスを含む。
例３２０で、例３１９の対象において、任意に、前記終端点は前記アンテナである。
例３２１で、例３１９乃至３２０のうちのいずれか１つ以上の例の対象において、任意に、前記終端点は、前記無線トランシーバの１つ以上の信号特性を測定するよう試験装置を結合する前記ＰＣＢ基材上の端子である。
例３２２で、例３１９乃至３２０のうちのいずれか１つ以上の例の対象において、任意に、前記インピーダンス変換デバイスは、前記ＰＣＢ基材上に配置される。
例３２３で、例３２２の対象において、任意に、前記インピーダンス変換デバイスは、複数のはんだボールのうちの少なくとも１つを介して前記複数の電力増幅器のうちの前記１つ以上へ結合され、前記複数のはんだボールは、半導体パッケージを形成するよう前記半導体ダイを前記ＰＣＢ基材と結合する。
例３２４で、例３１９乃至３２３のうちのいずれか１つ以上の例の対象において、任意に、前記インピーダンス変換デバイスは、前記ＲＦ電力コンバイナの構成要素である。
例３２５で、例３１６乃至３２４のうちのいずれか１つ以上の例の対象は、任意に、５Ｇ通信プロトコルを含む。
例３２６では、第１電力増幅器及び第２電力増幅器を含み、前記第１電力増幅器及び前記第２電力増幅器が入力信号を受信し、第１の増幅された信号及び第２の増幅された信号を生成するよう構成される、半導体ダイと；該半導体ダイへ結合されるＰＣＢ基材であり、前記第１電力増幅器及び前記第２電力増幅器へ結合され、前記第１の増幅された信号及び前記第２の増幅された信号を結合して、送信のための単一の結合信号を生成するよう構成されるＲＦコンバイナネットワークを含む前記ＰＣＢ基材とを含み、前記半導体ダイは、前記単一の結合信号を生成するよう、前記第１電力増幅器及び前記第２電力増幅器を夫々第１伝送線路及び第２伝送線路へ結合する複数のはんだボールを含む、装置である。
例３２７で、例３２６の対象において、任意に、前記第１電力増幅器、前記第２電力増幅器、及び前記ＲＦコンバイナネットワークは、ドハティ増幅器を含む。
例３２８で、例３２６乃至３２７のうちのいずれか１つ以上の例の対象において、任意に、前記第１電力増幅器は、キャリア電力増幅器であり、前記第２電力増幅器は、ピーキング電力増幅器である。
例３２９で、例３２８の対象において、任意に、前記ＲＦコンバイナネットワークは、前記キャリア電力増幅器へ結合された第１オフセット伝送線路と；前記ピーキング電力増幅器へ結合された第２オフセット伝送線路と；前記ＰＣＢ基材上でアンテナへ結合された少なくとも１つの４分の１波長伝送線路とを含み、前記少なくとも１つの４分の１波長伝送線路は、前記アンテナによる送信のために前記単一の結合信号を受信するよう構成される。
例３３０は、所定数のアンテナの動作のためだけに主として電子信号のみを生成するよう動作可能な電子回路を含むよう構成される少なくとも１つのシリコンダイと；複数の平行な層を含む層状基板であり、該層状基板内に前記少なくとも１つのシリコンダイが埋め込まれる、前記層状基板と；前記電子信号によりもっぱら動作するよう構成され、前記層状基板の第１層の上又は中に、あるいは、前記層状基板の前記第１層及び第２層の両方の上又は中に構成される前記所定数のアンテナと；前記少なくとも１つのシリコンダイと前記所定の数のアンテナとの間に接続され、前記電子信号を前記所定数のアンテナへ供給するよう構成される導電信号供給構造体とを含む低損失ラジオサブシステムである。
例３３１で、例３３０の対象において、任意に、前記少なくとも１つの埋め込まれたシリコンダイは、複数の埋め込みシリコンダイを含み、前記所定数のアンテナは、複数の各々所定数のアンテナを含み、前記導電信号供給構造体は、前記複数の埋め込みシリコンダイの夫々の１つへ及び前記複数の各々所定数のアンテナの夫々１つへ接続された複数のシリコン給電トレースを含む。
例３３２で、例３３０乃至３３１のうちのいずれか１つ以上の例の対象において、任意に、前記層状基板は、前記少なくとも１つの埋め込まれたシリコンダイを夫々囲み、そして、該少なくとも１つの埋め込まれたシリコンダイのための無線周波数干渉（ＲＦＩ）及び電磁干渉（ＥＭＩ）シールドを設けるよう構成される複数の密集した接点を含む。
例３３３で、例３３２の対象において、任意に、前記少なくとも１つの埋め込まれたシリコンダイは、複数の埋め込みシリコンダイを含み、前記層状基板は、前記複数の埋め込みシリコンダイの夫々１つを夫々囲み、前記複数の埋め込みシリコンダイの夫々１つのための各々のＲＦＩ及びＥＭＩシールドを設けるよう構成される複数の密集した接点を含む。
例３３４で、例３３１乃至３３３のうちのいずれか１つ以上の例の対象において、任意に、前記複数の埋め込みシリコンダイは、互いと結合され、中央演算処理装置によって実行される複数のソフトウェア命令によって制御されるよう構成される。
例３３５で、例３３１乃至３３４のうちのいずれか１つ以上の例の対象において、任意に、前記層状基板は、第２の複数の第２の各々所定数の第２アンテナを含む第２層状基板に積み重ねられ且つ物理的に接続され、前記第２層状基板は、前記第２の複数の第２の各々所定数の第２アンテナの１つずつの動作のために主として電子信号のみを生成するよう動作可能な電子回路を含むよう夫々構成される第２の複数の埋め込みシリコンダイと、前記第２の複数の第２の各々所定数の第２アンテナの夫々１つへ接続された複数の給電トレースとを含む。
例３３６で、例３３５の対象において、任意に、前記層状基板は、前記第２層状基板と平行であるか、又は前記第２層状基板と垂直である。
例３３７で、例３３５乃至３３６のうちのいずれか１つ以上の例の対象において、任意に、第１の前記複数の埋め込みシリコンダイは、第１周波数範囲で信号を生成し、第２の前記複数の埋め込みシリコンダイは、第２周波数範囲で信号を生成する。
例３３８で、複数の平行な層を含む層状基板と；該層状基板内に埋め込まれたシリコンダイと；第１パッチ及び第２パッチを含み、前記第１パッチが、前記層状基板の前記複数の層のうちの第１層の上又は中に、あるいは、前記第１層へ接続された表面実装型デバイス（ＳＭＤ）の上又は中に配置され、前記第２パッチが、前記層状基板の前記複数の層のうちの第２層の上又は中に配置され、前記シリコンダイへ結合されるデュアルパッチアンテナと；前記複数の平行な層のうちの第３層に配置される接地面とを含み、前記第１パッチと前記第２パッチの間の距離、及び前記第２パッチと前記接地面との間の距離は、所望の帯域幅を提供するよう選択される、非モールド成型ラジオサブシステムである。
例３３９で、例３３８の対象において、任意に、前記層状基板は、第２の複数の平行な層を含む第２層状基板に積み重ねられ且つ物理的に接続され、前記第２層状基板は、１つ以上のビアによって前記埋め込まれたシリコンダイへ結合された複数のアンテナを含み、該複数のアンテナは、アンテナアレイとして構成される。
例３４０で、例３３９の対象において、任意に、前記層状基板は、前記第２層状基板と平行であるか、又は前記第２層状基板と垂直である。
例３４１で、例３３９乃至３４０のうちのいずれか１つ以上の例の対象において、任意に、アンテナが第１アンテナ素子及び第２アンテナ素子を含み、前記第１アンテナ素子は、前記層状基板の上又は中に配置され、前記第２アンテナ素子は、前記第２層状基板の上又は中に配置される。
例３４２で、例３３８乃至３４１のうちのいずれか１つ以上の例の対象において、任意に、フレックス・インターコネクトが、前記層状基板を、複数のアンテナを含む第３層状基板へ接続する。
例３４３で、例３４２の対象において、任意に、前記フレックス・インターコネクトは、はんだによって又はクリンピングによって前記層状基板へ接続される。
例３４４は、第１ＰＣＢを含む第１基板と；モールドを含む第２基板と；第２ＰＣＢを含む第３基板とを含み、前記第２基板は、スルー・モールド・ビアによって及び導電再配線層（conductive redistribution layers）（ＲＤＬ）によって複数のアンテナアレイへ結合された１つ以上の埋め込みシリコンダイを含み、前記第２基板のコンポーネント部分は、別々に構成されて一緒にはんだ付けされ、前記モールドは、前記第２基板の前記コンポーネント部分が一緒にはんだ付けされた後にフロー処理によって適用される、ラジオサブシステムである。
例３４５で、例３４４の対象において、任意に、前記ＲＤＬはまた、前記第１基板又は前記第３基板内に、又は前記第１基板及び前記第３基板内にもある。
例３４６で、例３４４乃至３４５のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＤＬは、前記第２基板内にのみある。
例３４７で、例３４４乃至３５６のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＤＬは、はんだボール、ランド・グリッド・アレイ（Land Grid Array）（ＬＧＡ）パッド、又はボール・グリッド・アレイ（ball grid array）（ＢＧＡ）パッドを含む。
例３４８で、例３４４乃至３４７のうちのいずれか１つ以上の例の対象において、任意に、前記第２基板の前記コンポーネント部分は、スルー・モールド・ビア及びＲＤＬを含む。
例３４９で、例３４４乃至３４８のうちのいずれか１つ以上の例の対象において、任意に、前記スルー・モールド・ビアは、シングル・ポストを含む。
例３５０で、例３４４乃至３４９のうちのいずれか１つ以上の例の対象において、任意に、前記１つ以上の埋め込みシリコンダイは、前記第１基板、前記第２基板及び前記第３基板が互いに積み重ねられ且つ物理的に接続される前に、前記第２基板において試験される。
例３５１で、例３４４乃至３５０のうちのいずれか１つ以上の例の対象において、任意に、前記第１基板又は前記第３基板は、はんだボールによってユーザデバイスのマザーボード上にはんだ付けされ、前記ユーザデバイスは、電話機、タブレット又は他のモバイルデバイスを含む。
例３５２は、第１基板と；少なくとも１つの埋め込みシリコンダイを含む第２基板と；前記第１基板へ電気的に接続されるＳＭＤと；前記第１基板内に部分的に及び前記ＳＭＤ内に部分的に配置されたセクションを備え、前記少なくとも１つの埋め込みシリコンダイへ結合された導電層によって給電されるアンテナ素子とを含むラジオサブシステムである。
例３５３で、例３５２の対象において、任意に、前記アンテナ素子は更に、前記第２基板及び前記第３基板内に部分的に配置され、前記アンテナ素子は、前記少なくとも１つの埋め込みシリコンダイへ結合された第２導電層によって給電される。
例３５４で、例３５２乃至３５３のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナ素子は、スルー・モールド・ビアを含む。
例３５５で、例３５２乃至３５４のうちのいずれか１つ以上の例の対象において、任意に、前記ＳＭＤは、２つの平行な面を備え、前記アンテナ素子のセクションは、前記平行な面のうちの一方に配置される。
例３５６で、例３５２乃至３５５のうちのいずれか１つ以上の例の対象において、任意に、前記ＳＭＤ内に配置された前記アンテナ素子のセクションは、前記第１基板、前記第２基板、及び前記第３基板内に配置された前記アンテナ素子のセクションよりも短い。
例３５７で、例３５２乃至３５６のうちのいずれか１つ以上の例の対象において、任意に、前記ＳＭＤの前記平行な面のうちの一方に配置される前記アンテナ素子のセクションは、前記ＳＭＤ内に配置される前記アンテナ素子のセクション又は前記第１基板内に配置される前記アンテナ素子のセクションのいずれか一方よりも短い。
例３５８で、例３５２乃至３５７のうちのいずれか１つ以上の例の対象において、任意に、少なくとも１つの前記ＳＭＤは、前記第１基板に積み重ねられ且つ物理的に接続されるアンテナボードの上又は中に配置され、該アンテナボードは、前記アンテナ素子のセクションを含む。
例３５９は、少なくとも１つの埋め込みダイを含む第１基板と；該第１基板に配置される第１の複数のアンテナと；前記少なくとも１つの埋め込みダイを前記第１の複数のアンテナと結合する複数の導電再配線層（ＲＤＬ）と；第２の複数のアンテナを含むアンテナボードとを含み、前記アンテナボードは、前記第１基板に積み重ねられ且つ物理的に接続され、前記ＲＤＬは、はんだ接点によって前記少なくとも１つの埋め込みダイを前記第２の複数のアンテナと結合する、パッケージ・オン・パッケージ・ラジオサブシステムである。
例３６０で、例３５９の対象において、任意に、前記ＲＤＬは、導電性水平層を含む。
例３６１で、例３５９乃至３６０のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＤＬの少なくとも一部は、前記少なくとも１つの埋め込みダイ上に印刷される。
例３６２で、例３５９乃至３６１のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つの埋め込みダイは、モールドによってカプセル化される。
例３６３は、平行な導体の第１層と；該第１層に配置される第１の複数のアンテナと；モールドカプセル化（mold encapsulate）、複数のスルー・モールド・ビア、少なくとも１つの埋め込みダイ、及び複数の導電再配線層を含む第２層とを含み、前記少なくとも１つの埋め込みダイは、前記複数の導電再配線層のうちの１つ以上及び前記平行な導体のうちの１つ以上によって前記第１の複数のアンテナのうちの少なくとも１つのアンテナへ接続される、モールド成型パッケージ・オン・パッケージ・ラジオサブシステムである。
例３６４で、例３６３の対象は、任意に、パッケージ・オン・パッケージ構成へ無線周波数信号を送信するコネクタを含み、該コネクタは、前記第１層にある凹所に入れられる。
例３６５で、例３６３乃至３６４のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つの埋め込みダイは、前記モールドカプセル化内に配置された金属シールドによって遮蔽され、該金属シールドは、前記モールドカプセル化を前記第２層内に導入する前に、前記第２層内にはんだ付けされる。
例３６６は、平行な導電層を含むコアレス基板と；該コアレス基板に配置される少なくとも１つの半導体ダイと；前記コアレス基板から横方向に位置する複数のアンテナとを含み、前記複数のアンテナのボリュームは、前記コアレス基板のボリュームよりも大きい、極薄ラジオサブシステムである。
例３６７で、例３６６の対象において、任意に、前記複数のアンテナは、前記平行な導電層のうちの１つの導電層によって給電されるアンテナアレイを含む。
例３６８で、対象は、例３３０乃至３６７の機能のうちのいずれか１つ以上を実行する手段を含むことができる対象、又はマシンによって実行される場合に、該マシンに、例３３０乃至３６７の機能のうちのいずれか１つ以上を実行させる命令を含むマシン読出可能な媒体を含めるよう、例３３０乃至３６７のうちのいずれか１つ以上の例のいずれかの部分又はいずれかの部分の組み合わせを含むことができるか、あるいは、任意に、それと組み合わされ得る。
例３６９は、多層ＰＣＢ基材の第１基板層に配置される複数のリング共振器と；前記ＰＣＢ基材の第２基板層に配置される少なくとももう１つのリング共振器と；前記ＰＣＢ基材の第３基板層に配置されるアンテナ給電とを含み、前記アンテナ給電は、前記少なくとももう１つのリング共振器へガルバニック結合され、前記複数のリング共振器は、互いへ及び前記少なくとももう１つのリング共振器へ容量結合される、多層積層型リング共振器（multiplayer stacked ring resonator）（ＳＲＲ）アンテナデバイスである。
例３７０で、例３６９の対象は、任意に、前記ＰＣＢ基材の第４基板層に配置されるアンテナ接地面を含み、前記第４基板層は、前記第３基板層に隣接し、前記アンテナ接地面は、前記複数のリング共振器及び前記少なくとももう１つのリング共振器へ容量結合される。
例３７１で、例３７０の対象において、任意に、前記第１基板層及び前記第２基板層は、第１絶縁基板層によって分離され、前記第３基板層及び前記第４基板層は、第２絶縁基板層によって前記第２基板層から分離される。
例３７２で、例３６９乃至３７１のうちのいずれか１つ以上の例の対象は、任意に、前記第１基板層及び前記第２基板層に配置される複数のダイポールを含む。
例３７３で、例３７２の対象において、任意に、前記複数のダイポールは、前記ＳＲＲアンテナデバイスの電界に直交して配置される非共振ダイポールを含む。
例３７４で、例３７２乃至３７３のうちのいずれか１つ以上の例の対象において、任意に、前記複数のダイポールは、前記多層ＰＣＢ基材の基板反りを減らすよう前記ＳＲＲアンテナデバイスの金属密度を増大させる。
例３７５で、例３６９乃至３７４のうちのいずれか１つ以上の例の対象は、任意に、前記ＰＣＢ基材の１つ以上の更なる基板層内に配置されるインピーダンスインピーダンス変換器を含み、該インピーダンス変換器は、前記１つ以上の更なる基板層を通じて前記アンテナ給電及び集積回路へ結合される。
例３７６で、例３７５の対象において、任意に、前記インピーダンス変換器は、複数のビアを含む同軸インピーダンス変換器であり、前記複数のビアのうちの少なくとも１つは、前記１つ以上の更なる基板層を通って前記集積回路を前記アンテナ給電へ結合する。
例３７７で、例３７５乃至３７６のうちのいずれか１つ以上の例の対象において、任意に、前記インピーダンス変換器は、前記集積回路と前記アンテナ給電との間の信号パスのインピーダンスを１つ以上の共振周波数に整合させるよう構成される。
例３７８で、例３７５乃至３７７のうちのいずれか１つ以上の例の対象において、任意に、前記集積回路は、前記複数のリング共振器の反対側で少なくとも１つの更なる基板層の外面に配置される。
例３７９で、例３６９乃至３７８のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナ給電は、前記第２基板層で前記少なくとももう１つのリング共振器の１つ以上のアンテナへ結合される複数の給電線を含む。
例３８０で、例３７９の対象において、任意に、前記少なくとももう１つのリング共振器は、垂直偏波信号及び水平偏波信号の一方又は両方を複数の給電線を介して受信するよう構成される。
例３８１で、例３７９乃至３８０のうちのいずれか１つ以上の例の対象は、任意に、Ωストリップラインを含む。
例３８２で、例３７９乃至３８１のうちのいずれか１つ以上の例の対象において、任意に、前記複数の給電線の夫々は、遮蔽を形成する複数のビアを更に含む。
例３８３で、例３７９乃至３８２のうちのいずれか１つ以上の例の対象は、任意に、複数の設置ビアによって遮蔽されるΩストリップラインを含む。
例３８４は、高周波信号を通信及び／又は処理する無線通信デバイスであって：多層ＰＣＢ基材上の積層型リング共振器（ＳＲＲ）アンテナと；該ＳＲＲアンテナを介して無線信号を送信又は受信するよう構成される無線トランシーバ集積回路とを含み、前記ＳＲＲアンテナは、前記ＰＣＢ基材の第１基板層に配置される複数のリング共振器と；前記ＰＣＢ基材の第２基板層に配置される少なくとももう１つのリング共振器と；前記ＰＣＢ基材の第３基板層に配置されるアンテナ接地面と；前記第３基板層に隣接する前記ＰＣＢ基材の第４基板層に配置されるアンテナ給電とを含み、前記アンテナ接地面は、前記複数のリング共振器及び前記少なくとももう１つのリング共振器へ容量結合され、前記アンテナ給電は、１つ以上のアンテナ給電ポートで前記少なくとももう１つのリング共振器へガルバニック結合された２５Ωストリップラインである、無線通信デバイスである。
例３８５で、例３８４の対象において、任意に、前記複数のリング共振器は、互いへ及び前記少なくとももう１つのリング共振器へ容量結合される２つのリング共振器を含む。
例３８６で、例３８４乃至３８５のうちのいずれか１つ以上の例の対象において、任意に、前記複数のリング共振器は、互いへ及び前記少なくとももう１つのリング共振器へ容量結合される４つのリング共振器を含む。
例３８７で、例３８４乃至３８６のうちのいずれか１つ以上の例の対象において、任意に、前記ＳＲＲアンテナは、前記ＰＣＢ基材の１つ以上の更なる基板層内に配置されるインピーダンス変換器を更に含み、該インピーダンス変換器は、前記１つ以上の更なる基板層を通じて前記アンテナ給電及び集積回路へ結合される。
例３８８で、例３８７の対象において、任意に、前記インピーダンス変換器は、複数のビアを含む同軸インピーダンス変換器であり、前記複数のビアのうちの少なくとも１つのビアは、前記１つ以上の更なる基板層を通って前記集積回路を前記アンテナ給電へ結合する。
例３８９で、例３８７乃至３８８のうちのいずれか１つ以上の例の対象において、任意に、前記インピーダンス変換器は、前記集積回路と前記アンテナ給電との間の信号パスのインピーダンスを１つ以上の共振周波数に整合させるよう構成される。
例３９０で、例３８７乃至３８９のうちのいずれか１つ以上の例の対象において、任意に、前記集積回路は、前記複数のリング共振器の反対側で少なくとも１つの更なる基板層の外面に配置される。
例３９１は、導波路と；ＰＣＢ基材と；該ＰＣＢ基材を前記導波路へ結合する導波路アダプタとを含み、前記ＰＣＢ基材は、前記導波路を用いて無線信号を送信又は受信するよう構成される伝送線路と；該伝送線路へ結合され、前記無線信号の送信又は受信を操作するよう構成される給電プローブとを含み、前記導波路は、前記無線信号を送信又は受信するようアンテナとして動作する開放端を含み、前記給電プローブは、前記ＰＣＢ基材及び前記伝送線路を通ってめっきされた少なくとも１つのビアを含む、デバイスである。
例３９２で、例３９１の対象において、任意に、前記伝送線路は、前記ＰＣＢ基材上のＲＦサブシステムと前記導波路との間で前記無線通信をやり取りするよう構成される。
例３９３で、例３９２の対象において、任意に、前記伝送線路は、前記ＰＣＢ基材の１つ以上の層に配置される。
例３９４で、例３９２乃至３９３のうちのいずれか１つ以上の例の対象において、任意に、前記伝送線路は、接地裏打ち（ground-backed）コプレーナー導波路（ＣＰＷ）伝送線路である。
例３９５で、例３９１乃至３９４のうちのいずれか１つ以上の例の対象において、任意に、前記導波路アダプタは、該導波路アダプタが前記ＰＣＢ基材及び前記導波路に実装される場合に、前記導波路と前記ＰＣＢ基材との間に形成されるインピーダンス整合空気腔（air cavity）を含む。
例３９６で、例３９１乃至３９５のうちのいずれか１つ以上の例の対象において、任意に、前記ＰＣＢ基材は、最上接地層及び最下接地層を含み、前記最上接地層及び前記最下接地層は、前記伝送線路の接地層へ結合される。
例３９７で、例３９６の対象は、任意に、接地ビアフェンスを形成する複数の接地ビアを含み、前記接地ビアフェンスは、前記最上接地層及び前記最下接地層を結合する。
例３９８で、例３９７の対象において、任意に、前記導波路は、金属コーティングを有する絶縁体を含み、前記金属コーティングは、前記導波路アダプタが前記導波路及び前記ＰＣＢ基材に実装される場合に、前記導波路アダプタ及び前記接地ビアフェンスと電気的に接続される。
例３９９で、例３９１乃至３９８のうちのいずれか１つ以上の例の対象において、任意に、前記ＰＣＢ基材は、前記導波路アダプタが前記ＰＣＢ基材及び前記導波路に実装される場合に、前記導波路を受容する切り欠きを含む。
例４００で、例３９２乃至３９９のうちのいずれか１つ以上の例の対象において、任意に、前記導波路アダプタは、該導波路アダプタが前記ＰＣＢ基材及び前記導波路に実装される場合に、前記伝送線路を受容する開口を更に含む。
例４０１で、例３９１乃至４００のうちのいずれか１つ以上の例の対象において、任意に、前記導波路は、前記ＰＣＢ基材に関連する誘電定数とは異なる誘電定数を有する金属被膜誘電材料を含む。
例４０２で、例３９１乃至４０１のうちのいずれか１つ以上の例の対象において、任意に、前記ＰＣＢ基材は、前記導波路アダプタを前記ＰＣＢ基材に取り付ける実装手段を受容する少なくとも１つの開口を更に含む。
例４０３で、例３９２乃至４０２のうちのいずれか１つ以上の例の対象において、任意に、前記インピーダンス整合空気腔の幅は、前記伝送線路と前記導波路との間の信号反射の程度を設定するよう調整可能である。
例４０４は、導波路と；ＰＣＢ基材上にあり、ＲＦサブシステムと前記導波路との間で無線信号をやり取りするよう構成される伝送線路と；前記ＰＣＢ基材を前記導波路へ結合するアダプタと；前記伝送線路へ結合され、前記導波路を介した前記無線信号の送信又は受信を操作するよう構成される給電プローブとを含み、前記伝送線路は、前記ＰＣＢ基材及び該ＰＣＢ基材の接地面層を通ってめっきされた複数の接地ビアフェンスを介し前記接地面層へ結合される、アンテナシステムである。
例４０５で、例４０４の対象において、任意に、前記アダプタは、該アダプタが前記ＰＣＢ基材及び前記導波路に実装される場合に、前記導波路と前記ＰＣＢ基材との間に形成されるインピーダンス整合空気腔を含む。
例４０６で、例４０４乃至４０５のうちのいずれか１つ以上の例の対象において、任意に、前記伝送線路は、接地裏打ち（ground-backed）コプレーナー導波路（ＣＰＷ）伝送線路である。
例４０７で、例４０４乃至４０６のうちのいずれか１つ以上の例の対象において、任意に、前記給電プローブは、前記ＰＣＢ基材及び前記伝送線路を通ってめっきされた１つ以上のＰＣＢビアを含む。
例４０８で、例４０４乃至４０７のうちのいずれか１つ以上の例の対象において、任意に、前記ＰＣＢ基材は、最上接地層及び最下接地層を含み、前記最上接地層及び前記最下接地層は、前記接地ビアフェンスを用いて前記伝送線路へ結合される。
例４０９で、例４０８の対象において、任意に、前記導波路は、金属コーティングを有する絶縁体を含み、前記金属コーティングは、前記アダプタが前記導波路及び前記ＰＣＢ基材に実装される場合に、前記アダプタ及び前記接地ビアフェンスと電気的に接続される。
例４１０で、例４０４乃至４０９のうちのいずれか１つ以上の例の対象において、任意に、前記ＰＣＢ基材は、前記アダプタが前記ＰＣＢ基材及び前記導波路に実装される場合に、前記導波路を受容する切り欠きを含む。
例４１１で、例４０４乃至４１０のうちのいずれか１つ以上の例の対象において、任意に、前記アダプタは、該アダプタが前記ＰＣＢ基材及び前記導波路に実装される場合に、前記伝送線路を受容する開口を更に含む。
例４１２は、第１ダイポールアンテナ及び第２ダイポールアンテナを含み、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナは夫々が、各々の平面アームを備え、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナは夫々が、前記各々の平面アームに実質的に垂直なアームを備え、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナの夫々は、前記各々の平面アームに対して４５度傾けられた直線偏波を生成するよう構成される、偏波共用アンテナ（dual polarized antenna）である。
例４１３で、例４１２の対象において、任意に、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナの夫々の前記アームは、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナによって共有される共通アームである。
例４１４で、例４１２乃至４１３のうちのいずれか１つ以上の例の対象において、任意に、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナは、多層基板において実装され、穴が前記平面アーム内にあり、該穴は、基板波を減らすよう、前記多層基板内に少なくとも途中まで延在する。
例４１５で、例４１２乃至４１４のうちのいずれか１つ以上の例の対象において、任意に、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナは、多層基板において実装され、穴が、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナの前記平面アームに隣接するが通らずに前記多層基板内にあり、前記穴は、基板波を減らすよう、前記多層基板内に少なくとも途中まで延在する。
例４１６で、例４１２乃至４１５のうちのいずれか１つ以上の例の対象において、任意に、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナは、並んで置かれた折り返しダイポールである。
例４１７で、例４１６の対象において、任意に、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナは、直交偏波アンテナ対を含む。
例４１８で、例４１７の対象において、任意に、前記偏波は、前記多層基板に垂直である。
例４１９は、複数の直交偏波アンテナ素子を含み、該複数の直交偏波アンテナ素子の夫々が、第１ダイポールアンテナ及び第２ダイポールアンテナを含み、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナは夫々が、各々の平面アームを備え、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナは夫々が、前記各々の平面アームに実質的に垂直なアームを備え、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナの夫々は、前記各々の平面アームに対して４５度傾けられた直線偏波を生成するよう構成される、偏波共用アンテナ（dual polarized antenna）である。
例４２０で、例４１９の対象において、任意に、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナの夫々の前記アームは、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナによって共有される共通アームである。
例４２１で、例４１９乃至４２０のうちのいずれか１つ以上の例の対象において、任意に、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナは、多層基板において実装され、穴が前記平面アーム内にあり、該穴は、基板波を減らすよう、前記多層基板内に少なくとも途中まで延在する。
例４２２で、例４１９乃至４２１のうちのいずれか１つ以上の例の対象において、任意に、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナは、多層基板において実装され、穴が、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナの前記平面アームに隣接するが通らずに前記多層基板内にあり、前記穴は、基板波を減らすよう、前記多層基板内に少なくとも途中まで延在する。
例４２３で、例４１９乃至４２２のうちのいずれか１つ以上の例の対象において、任意に、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナは、並んで置かれた折り返しダイポールである。
例４２４で、例４２３の対象において、任意に、前記第１ダイポールアンテナ及び前記第２ダイポールアンテナは、直交偏波アンテナ対を含む。
例４２５で、例４２３乃至４２４のうちのいずれか１つ以上の例の対象において、任意に、前記偏波は垂直である。
例４２６で、対象は、例４１２乃至４２５の機能のうちのいずれか１つ以上を実行する手段を含むことができる対象、又はマシンによって実行される場合に、該マシンに、例４１２乃至４２５の機能のうちのいずれか１つ以上を実行させる命令を含むマシン読出可能な媒体を含めるよう、例４１２乃至４２５のうちのいずれか１つ以上の例のいずれかの部分又はいずれかの部分の組み合わせを含むことができるか、あるいは、任意に、それと組み合わされ得る。
例４２７は、第１基板内に埋め込まれるダイと；前記第１基板に配置され、前記ダイへ結合される少なくとも１つの第１アンテナと；前記第１基板へ接続され、少なくとも１つの第２アンテナを有する表面実装型デバイスと；凹部を含み、前記表面実装型デバイスが前記凹部によって覆われるように前記第１基板へ接続される第２基板とを含むラジオサブシステムである。
例４２８で、例４２７の対象において、任意に、前記少なくとも１つの第１アンテナは、第１アンテナアレイとして構成される複数のアンテナを含む。
例４２９で、例４２７乃至４２８のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つの第２アンテナは、第２アンテナアレイとして構成される複数の第２アンテナを含む。
例４３０で、例４２７乃至４２９のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つの第１アンテナは、第１アンテナアレイとして構成される複数のアンテナを含み、前記少なくとも１つの第２アンテナは、第２アンテナアレイとして構成される複数の第２アンテナを含み、前記第１アンテナアレイは、第１周波数帯域で動作するよう構成され、前記第２アンテナアレイは、第２周波数帯域で動作するよう構成される。
例４３１で、例４３０の対象において、任意に、前記第１周波数帯域は、ミリメートル波周波数にあり、前記第２周波数帯域は、ＷｉＧｉｇ周波数にある。
例４３２で、例４２７乃至４３１のうちのいずれか１つ以上の例の対象において、任意に、前記表面実装型デバイスは、機械接続又は電気接続であるはんだ接続によって前記第１基板へ接続される。
例４３３で、例４２７乃至４３２のうちのいずれか１つ以上の例の対象において、任意に、前記第１基板は、機械接続又は電気接続であるはんだ接続によって前記第２基板へ接続される。
例４３４で、例４２７乃至４３３のうちのいずれか１つ以上の例の対象において、任意に、前記第１基板又は前記第２基板は、フレキシブル・インターコネクトによって第３基板へ接続され、前記第３基板は、アンテナアレイとして構成された複数の第３アンテナへ結合される第２ダイを含む。
例４３５で、例４３４の対象において、任意に、前記複数の第３アンテナは、ミリメートル波周波数で動作するよう構成された第３アンテナアレイを含む。
例４３６で、例４３４乃至４３５のうちのいずれか１つ以上の例の対象において、任意に、前記第３基板は、前記第３アンテナアレイによって送信又は受信される無線信号を受信するよう構成されるコネクタへ接続される。
例４３７は、トランシーバとして構成されるダイであり、第１基板の第１層へはんだ付けされた第１アンテナアレイを含みながら前記第１基板内に埋め込まれる前記ダイと；前記第１層と平行である前記第１基板の第２層へはんだ付けされた第２アンテナアレイと；凹部を含む第２基板とを含み、前記第２基板は、前記第２アンテナアレイが前記凹部によって覆われるように前記第１基板へ接続される、モバイル装置である。
例４３８で、例４３７の対象において、任意に、前記第１アンテナアレイは、第１周波数帯域において動作するよう構成され、前記第２アンテナアレイは、第２周波数帯域において動作するよう構成される。
例４３９で、例４３８の対象において、任意に、前記第１周波数帯域は、ミリメートル波周波数にあり、前記第２周波数帯域は、ＷｉＧｉｇ周波数にある。
例４４０で、例４３７乃至４３９のうちのいずれか１つ以上の例の対象において、任意に、前記第１基板は、機械接続又は電気接続であるはんだ接続によって前記第２基板へ接続される。
例４４１で、例４３７乃至４４０のうちのいずれか１つ以上の例の対象において、任意に、前記第１基板又は前記第２基板は、フレキシブル・インターコネクトによって第３基板へ接続され、該第３基板は、トランシーバとして構成され且つ第３アンテナアレイへ結合される第２ダイを含む。
例４４２で、例４４１の対象において、任意に、前記第３基板は、前記第３アンテナアレイによって送信又は受信される無線信号を受信するよう構成されるコネクタへ接続される。
例４４３で、例４３７乃至４４２のうちのいずれか１つ以上の例の対象において、任意に、前記第２基板は、第４アンテナアレイへ結合されたトランシーバとして構成される第３ダイを含む第４基板へ接続され、前記第２基板及び前記第４基板は、前記第２基板及び前記第４基板が夫々に平行であるような構成において接続される。
例４４４で、対象は、例４２７乃至４４３の機能のうちのいずれか１つ以上を実行する手段を含むことができる対象、又はマシンによって実行される場合に、該マシンに、例４２７乃至４４３の機能のうちのいずれか１つ以上を実行させる命令を含むマシン読出可能な媒体を含めるよう、例４２７乃至４４３のうちのいずれか１つ以上の例のいずれかの部分又はいずれかの部分の組み合わせを含むことができるか、あるいは、任意に、それと組み合わされ得る。
例４４５は、複数の平行な層を含むＰＣＢと；導波路とを含み、該導波路は、前記ＰＣＢの第１導電層に取り付けられた誘電体を含むめっき面部品と、該めっき面部品内にあり、前記ＰＣＢの前記第１導電層に垂直なモノポールアンテナと、前記めっき面部品に取り付けられるか又はその部分を形成するめっきなし（un-plated）誘電部品であり、前記めっき面部品及び前記めっきなし誘電部品が所定形状を有し、前記めっきなし誘電部品が前記導波路から空中へのインピーダンス整合を提供する、前記めっきなし誘電部品とを含むアンテナ素子である。
例４４６で、例４４５の対象において、任意に、前記モノポールアンテナは、前記ＰＣＢの第２層に取り付けられたビアを含む。
例４４７で、例４４５乃至４４６のうちのいずれか１つ以上の例の対象において、任意に、前記モノポールアンテナは、無線周波数集積回路（ＲＦＩＣ）から導電トレースによって給電される。
例４４８で、例４４５乃至４４７のうちのいずれか１つ以上の例の対象において、任意に、前記ＰＣＢは、エッジ面を備え、前記めっきなし誘電部品は、前記エッジ面を超えて延在する。
例４４９で、例４４５乃至４４８のうちのいずれか１つ以上の例の対象において、任意に、前記モノポールアンテナは、エッジファイア様式で放射するよう構成される。
例４５０で、例４４５乃至４４９のうちのいずれか１つ以上の例の対象において、任意に、前記めっきなし誘電部品は、前記導波路から空中への前記インピーダンス整合を提供するようチューニング素子として機能する。
例４５１で、例４４５乃至４５０のうちのいずれか１つ以上の例の対象において、任意に、前記めっき面部品は、前記ＰＣＢの前記第１導電層にはんだ付けされる。
例４５２で、例４４５乃至４５２のうちのいずれか１つ以上の例の対象において、任意に、前記ＰＣＢは、前記所定形状に合うようカットされ、前記ＰＣＢは、前記所定形状に合うよう前記第１導電層を通って少なくとも部分的にカットされ、前記めっき面部品及び前記めっきなし誘電部品は、前記所定形状への適合を可能にするようカットによって形成される前記第１導電層のエッジに取り付けられ、前記モノポールアンテナは、前記めっき面部品内に部分的に延在する第１モノポールアンテナ、及び前記めっき面部品内に少なくとも部分的にあり、前記第１モノポールアンテナに垂直である第２モノポールアンテナであり、前記第１モノポールアンテナは第１偏波において放射し、前記第２モノポールアンテナは、前記第１偏波に垂直な第２偏波において放射する。
例４５３で、例４４５乃至４５２のうちのいずれか１つ以上の例の対象において、任意に、前記めっき面部品は、２つの平行な要素を備えたサンドウィッチ構造体を含み、前記ＰＣＢは、前記２つの平行な要素の間に配置され、前記モノポールアンテナは、前記導波路の端部から配置された伝送線路によって給電される。
例４５４は、複数の層を含むＰＣＢと；該ＰＣＢの第１導電層へ取り付けられためっき面部品と、該めっき面部品内にあり、前記ＰＣＢの前記第１層に平行な層に垂直であるモノポールアンテナと、前記めっき面部品へ取り付けられるか又はその部分を形成するめっきなし誘電部品とを含む導波路を夫々が含む複数のアンテナ素子とを含み、前記めっき面部品及び前記めっきなし誘電部品は所定形状を有し、前記めっきなし誘電部品は前記導波路から空中へのインピーダンス整合を提供する、アンテナアレイである。
例４５５で、例４５４の対象において、任意に、前記ＰＣＢは、前記所定形状に合うようカットされ、前記ＰＣＢは、前記所定形状に合うよう前記第１導電層を通って少なくとも部分的にカットされ、前記めっき面部品及び前記めっきなし誘電部品は、前記所定形状への適合を可能にするようカットによって形成される前記第１導電層のエッジに取り付けられ、前記モノポールアンテナは、前記めっき面部品内に部分的に延在する第１モノポールアンテナ、及び前記めっき面部品内に少なくとも部分的にあり、前記第１モノポールアンテナに垂直である第２モノポールアンテナであり、前記第１モノポールアンテナは第１偏波において放射し、前記第２モノポールアンテナは、前記第１偏波に垂直な第２偏波において放射する。
例４５６で、例４５４乃至４５５のうちのいずれか１つ以上の例の対象において、任意に、前記めっき面部品は、２つの平行な要素を備えたサンドウィッチ構造体を含み、前記ＰＣＢは、前記２つの平行な要素の間に配置され、前記モノポールアンテナは、前記導波路の端部から配置された伝送線路によって給電される。
例４５７は、複数の平行な層を含むＰＣＢの上又はその中に配置されるトランシーバと；該トランシーバへ結合されるアンテナアレイとを含み、前記アンテナアレイは、複数のアンテナ素子を含み、夫々のアンテナ素子は、前記ＰＣＢの第１導電層に取り付けられためっき面部品と、該めっき面部品内にあり、前記ＰＣＢの前記第１層に平行な層に垂直であるモノポールアンテナと、前記めっき面部品に取り付けられるか又はその部分を形成するめっきなし誘電部品とを含む導波路を含み、前記めっき面部品及び前記めっきなし誘電部品は所定形状を備え、前記めっきなし誘電部品は前記導波路から空中への前記インピーダンス整合を提供する、ラジオサブシステムである。
例４５８で、例４５７の対象において、任意に、前記ＰＣＢは、前記所定形状に合うようカットされ、前記ＰＣＢは、前記所定形状に合うよう前記第１導電層を通って少なくとも部分的にカットされ、前記めっき面部品及び前記めっきなし誘電部品は、前記所定形状への適合を可能にするようカットによって形成される前記第１導電層のエッジに取り付けられ、前記モノポールアンテナは、前記めっき面部品内に部分的に延在する第１モノポールアンテナ、及び前記めっき面部品内に少なくとも部分的にあり、前記第１モノポールアンテナに垂直である第２モノポールアンテナであり、前記第１モノポールアンテナは第１偏波において放射し、前記第２モノポールアンテナは、前記第１偏波に垂直な第２偏波において放射する。
例４５９で、例４５７乃至４５８のうちのいずれか１つ以上の例の対象において、任意に、前記めっき面部品は、２つの平行な要素を備えたサンドウィッチ構造体を含み、前記ＰＣＢは、前記２つの平行な要素の間に配置され、前記モノポールアンテナは、前記導波路の端部から配置された伝送線路によって給電される。
例４６０で、対象は、例４４５乃至４５９の機能のうちのいずれか１つ以上を実行する手段を含むことができる対象、又はマシンによって実行される場合に、該マシンに、例４４５乃至４５９の機能のうちのいずれか１つ以上を実行させる命令を含むマシン読出可能な媒体を含めるよう、例４４５乃至４５９のうちのいずれか１つ以上の例のいずれかの部分又はいずれかの部分の組み合わせを含むことができるか、あるいは、任意に、それと組み合わされ得る。
例４６１は、アンテナ素子と；該アンテナ素子の励振のために夫々構成される４つのアンテナポートとを含み、前記４つのアンテナポートのうちの第１アンテナポート及び第２アンテナポートは、互いに対面し、第１極性の信号によって及び該第１極性の逆相信号によって夫々駆動されるよう構成され、前記４つのアンテナポートのうちの第３アンテナポート及び第４アンテナポートは、互いに対面し、前記４つのアンテナポートのうちの前記第１アンテナポート及び前記第２アンテナポートに直交して位置付けられ、第２極性の信号によって及び該第２極性の逆相信号によって夫々駆動されるよう構成される、偏波共用差動アンテナである。
例４６２で、例４６１の対象において、任意に、前記４つのアンテナポートのうちの前記第１アンテナポート及び前記第２アンテナポートと、前記４つのアンテナポートのうちの前記第３アンテナポート及び前記第４アンテナポートとは、前記アンテナ素子の部分を夫々形成する。
例４６３で、例４６１乃至４６２のうちのいずれか１つ以上の例の対象において、任意に、前記４つのアンテナポートのうちの前記第１アンテナポート及び前記第２アンテナポートと、前記４つのアンテナポートのうちの前記第３アンテナポート及び前記第４アンテナポートとは、前記アンテナ素子へ夫々結合される。
例４６４で、例４６１乃至４６３のうちのいずれか１つ以上の例の対象において、任意に、前記４つのアンテナポートのうちの前記第１アンテナポート及び前記第２アンテナポートの少なくとも一方は、前記アンテナ素子の部分を形成する。
例４６５で、例４６１乃至４６４のうちのいずれか１つ以上の例の対象において、任意に、前記４つのアンテナポートのうちの前記第３アンテナポート及び前記第４アンテナポートの少なくとも一方は、前記アンテナ素子へ結合される。
例４６６は、複数のアンテナ素子と；互いに対面し、第１極性の信号によって及び該第１極性の逆相信号によって夫々駆動されるよう構成される第１ポート及び第２ポートと；互いに対面し、前記第１ポート及び前記第２ポートに直交して位置付けられ、第２極性の信号によって及び該第２極性の逆相信号によって夫々駆動されるよう構成される第３ポート及び第４ポートとを含む偏波共用差動アンテナアレイである。
例４６７で、例４６６の対象において、任意に、前記第１ポート及び前記第２ポートと、前記第３ポート及び前記第４ポートとは、前記アンテナ素子の部分を夫々形成する。
例４６８で、例４６６乃至４６７のうちのいずれか１つ以上の例の対象において、任意に、前記第１ポート及び前記第２ポートと、前記第３ポート及び前記第４ポートとは、前記アンテナ素子へ夫々結合される。
例４６９で、例４６６乃至４６８のうちのいずれか１つ以上の例の対象において、任意に、前記第１ポート及び前記第２ポートの少なくとも一方は、前記アンテナ素子の部分を形成する。
例４７０で、例４６６乃至４６９のうちのいずれか１つ以上の例の対象において、任意に、前記第３ポート及び前記第４ポートの少なくとも一方は、前記アンテナ素子へ結合される。
例４７１は、積層構造体と、該積層構造対の上又は中にあるアンテナ素子と；該アンテナ素子の励振のために前記積層構造体の上又は中に夫々構成される４つのアンテナポートとを含み、前記４つのアンテナポートのうちの第１アンテナポート及び第２アンテナポートは、互いに対面し、第１極性の信号によって及び該第１極性の逆相信号によって夫々駆動されるよう構成され、前記４つのアンテナポートのうちの第３アンテナポート及び第４アンテナポートは、互いに対面し、前記４つのアンテナポートのうちの前記第１アンテナポート及び前記第２アンテナポートに直交して位置付けられ、第２極性の信号によって及び該第２極性の逆相信号によって夫々駆動されるよう構成される、アンテナカードである。
例４７２で、例４７１の対象において、任意に、前記４つのアンテナポートのうちの前記第１アンテナポート及び前記第２アンテナポートと、前記４つのアンテナポートのうちの前記第３アンテナポート及び前記第４アンテナポートとは、前記アンテナ素子の部分を夫々形成する。
例４７３で、例４７１乃至４７２のうちのいずれか１つ以上の例の対象において、任意に、前記４つのアンテナポートのうちの前記第１アンテナポート及び前記第２アンテナポートと、前記４つのアンテナポートのうちの前記第３アンテナポート及び前記第４アンテナポートとは、前記アンテナ素子へ夫々結合される。
例４７４で、例４７１乃至４７３のうちのいずれか１つ以上の例の対象において、任意に、前記４つのアンテナポートのうちの前記第１アンテナポート及び前記第２アンテナポートの少なくとも一方は、前記アンテナ素子の部分を形成する。
例４７５で、例４７１乃至４７４のうちのいずれか１つ以上の例の対象において、任意に、前記４つのアンテナポートのうちの前記第３アンテナポート及び前記第４アンテナポートの少なくとも一方は、前記アンテナ素子へ結合される。
例４７６は、積層構造体と；偏波共用差動アンテナアレイにおいて配置される複数のアンテナ素子であり、該複数のアンテナ素子の夫々が、前記積層構造体の上又は中に構成され：互いに対面し、第１極性の信号によって及び該第１極性の逆相信号によって夫々駆動されるよう構成される第１ポート及び第２ポートと；互いに対面し、前記第１ポート及び前記第２ポートに直交して位置付けられ、第２極性の信号によって及び該第２極性の逆相信号によって夫々駆動されるよう構成される第３ポート及び第４ポートとを含む、前記複数のアンテナ素子とを含むアンテナカードである。
例４７７で、例４７６の対象において、任意に、前記第１ポート及び前記第２ポートと、前記第３ポート及び前記第４ポートとは、前記アンテナ素子の部分を夫々形成する。
例４７８で、例４７６乃至４７７のうちのいずれか１つ以上の例の対象において、任意に、前記第１ポート及び前記第２ポートと、前記第３ポート及び前記第４ポートとは、前記アンテナ素子へ夫々結合される。
例４７９で、例４７６乃至４７８のうちのいずれか１つ以上の例の対象において、任意に、前記第１ポート及び前記第２ポートの少なくとも一方は、前記アンテナ素子の部分を形成する。
例４８０で、例４７６乃至４７９のうちのいずれか１つ以上の例の対象において、任意に、前記第３ポート及び前記第４ポートの少なくとも一方は、前記アンテナ素子へ結合される。
例４８１は、第１偏波の第１信号及び第２偏波の第２信号によって駆動されるよう構成されるアンテナ素子と；該アンテナ素子に関連する第１ポート及び前記アンテナ素子に関連する第２ポートであり、互いに直交に位置付けられる前記第１ポート及び前記第２ポートと；前記第１偏波の前記第１信号を受信するよう構成され、前記第１ポートへ結合される第１給電線と；前記第２偏波の前記第２信号を受信するよう構成され、前記第２ポートへ結合される第２給電線と；前記アンテナ素子に関連し、前記第１ポートに向かい合って位置付けられる第３ポートと；前記アンテナ素子に関連し、前記第２ポートに向かい合って位置付けられる第４ポートと；前記第１信号と逆相の信号を受信するよう構成され、前記第３ポートへ結合される第３給電線と；前記第２信号と逆相の信号を受信するよう構成され、前記第４ポートへ結合される第４給電線とを含む偏波共用差動アンテナである。
例４８２で、例４８１の対象において、任意に、前記第１ポート、前記第２ポート、前記第３ポート、又は前記第４ポートの少なくとも１つは、前記アンテナ素子の部分を形成する。
例４８３は、フェーズドアレイにおいて構成される複数のアンテナ素子であり、該複数のアンテナ素子の夫々が、第１偏波の第１信号、該第１信号と逆相の信号、第２偏波の第２信号、及び該第２信号と逆相の信号によって駆動されるよう構成される、前記複数のアンテナ素子と；該複数のアンテナ素子の中の第１アンテナ素子に関連する第１ポート及び前記第１アンテナ素子に関連する第２ポートであり、互いに直交に位置付けられる前記第１ポート及び前記第２ポートと；前記第１偏波の前記第１信号を受信するよう構成され、前記第１ポートへ結合される第１給電線と；前記第２偏波の前記第２信号を受信するよう構成され、前記第２ポートへ結合される第２給電線と；前記第１アンテナ素子に関連し、前記第１ポートに向かい合って位置付けられる第３ポートと；前記第１アンテナ素子に関連し、前記第２ポートに向かい合って位置付けられる第４ポートと；前記第１信号と逆相の信号を受信するよう構成され、前記第３ポートへ結合される第３給電線と；前記第２信号と逆相の信号を受信するよう構成され、前記第４ポートへ結合される第４給電線とを含む偏波共用差動アンテナアレイである。
例４８４で、例４８３の対象において、任意に、前記第１ポート、前記第２ポート、前記第３ポート、又は前記第４ポートの少なくとも１つは、前記第１アンテナ素子へ結合される。
例４８５で、対象は、例４６１乃至４８４の機能のうちのいずれか１つ以上を実行する手段を含むことができる対象、又はマシンによって実行される場合に、該マシンに、例４６１乃至４８４の機能のうちのいずれか１つ以上を実行させる命令を含むマシン読出可能な媒体を含めるよう、例４６１乃至４８４のうちのいずれか１つ以上の例のいずれかの部分又はいずれかの部分の組み合わせを含むことができるか、あるいは、任意に、それと組み合わされ得る。
例４８６は、ミリメートル波（ｍｍＷａｖｅ）通信デバイスの装置であって：複数のフェーズドアンテナアレイと：複数の受信器を有し、前記複数のフェーズドアンテナアレイの中の第１フェーズドアンテナアレイを介してミリメートル波のビームフォーミングされた信号を受信するよう構成される受信器アーキテクチャと；複数の送信器を有し、前記第１フェーズドアンテナアレイを介してミリメートル波のビームフォーミングされた信号を送信するよう構成される送信器アーキテクチャとを含み、前記複数の受信器の中の第１受信器は、前記複数の受信器の中の少なくとも第２受信器が第２基地局からのミリメートル波のビームフォーミングされた信号を走査しているときに、第１基地局からのミリメートル波のビームフォーミングされた信号を受信している、装置である。
例４８７で、例４８６の対象において、任意に、前記複数のフェーズドアンテナアレイの夫々は、電磁気信号を送信及び受信するための複数の重なり合った３次元領域の中の対応する１つに関連する。
例４８８で、例４８７の対象は、任意は、垂直面における角度を含む。
例４８９で、例４８６乃至４８８のうちのいずれか１つ以上の例の対象において、任意に、前記複数のフェーズドアンテナアレイの夫々は、垂直偏波（Ｖ）信号及び水平偏波（Ｈ）信号の一方又は両方を送信するよう構成される偏波共用アンテナアレイである。
例４９０で、例４８６乃至４８９のうちのいずれか１つ以上の例の対象において、任意に、前記送信器アーキテクチャは、前記ミリメートル波のビームフォーミングされた信号を垂直偏波（Ｖ）信号及び水平偏波（Ｈ）信号として前記第１基地局へ前記第１フェーズドアンテナアレイを介して送信するよう構成される。
例４９１で、例４９０の対象は、任意に、前記第１フェーズドアンテナアレイを使用する多入力多出力（ＭＩＭＯ）構成を含む。
例４９２で、例４９０乃至４９１のうちのいずれか１つ以上の例の対象において、任意に、前記複数の送信器の中の第１送信器は、前記複数の送信器の中の第２送信器が前記Ｈ信号を前記第１アンテナアレイを介して送信しているときに、前記Ｖ信号を前記第１アンテナアレイを介して送信するよう構成される。
例４９３で、例４９１乃至４９２のうちのいずれか１つ以上の例の対象において、任意に、前記複数の受信器の中の前記少なくとも第２受信器は、前記複数のフェーズドアンテナアレイの中の第２フェーズドアンテナアレイを用いて前記第２基地局からの前記ミリメートル波のビームフォーミングされた信号を走査している。
例４９４で、例４８６乃至４９３のうちのいずれか１つ以上の例の対象において、任意に、前記受信器アーキテクチャは、前記第２基地局からの前記ミリメートル波のビームフォーミングされた信号を検出し、該検出されたミリメートル波のビームフォーミングされた信号の１つ以上の信号特性を決定するよう構成される。
例４９５で、例４９４の対象において、任意に、前記１つ以上の信号特性は、受信信号強度表示（received signal strength indicator）（ＲＳＳＩ）を含む。
例４９６で、例４９４乃至４９５のうちのいずれか１つ以上の例の対象において、任意に、前記受信器アーキテクチャは、前記１つ以上の信号特性に基づき、前記第１基地局から前記第２基地局へのソフトハンドオフを実行するよう構成される。
例４９７で、例４９６の対象において、任意に、前記ソフトハンドオフ中に、前記受信器アーキテクチャは、前記第１基地局から前記第１アンテナアレイを介して及び前記第２基地局から前記第２アンテナアレイを介してミリメートル波信号を受信するよう構成される。
例４９８は、ミリメートル波（ｍｍＷａｖｅ）通信デバイスの装置であって：３６０度カバレッジを提供する複数の３次元領域において信号を受信又は送信するよう構成される複数のフェーズドアンテナアレイと；該複数のフェーズドアンテナアレイの中の第１フェーズドアンテナアレイを介して第１基地局のミリメートル波のビームフォーミングされた信号を受信するよう構成される第１トランシーバ；前記複数のフェーズドアンテナアレイの中の少なくとも第２フェーズドアンテナアレイを用いて、第２基地局からのミリメートル波のビームフォーミングされた信号について１つ以上のミリメートル波周波数を走査するよう構成される第２トランシーバ；及び前記複数のフェーズドアンテナアレイの中の少なくとも第３フェーズドアンテナアレイを用いて、ミリメートル波のビームフォーミングされた信号を受信又は送信するよう構成される第３トランシーバを含むトランシーバアーキテクチャと；前記第２基地局からのミリメートル波のビームフォーミングされた信号の利用可能性を検出すると、前記第１基地局からのミリメートル波のビームフォーミングされた信号の受信を保留し、前記第３トランシーバを用いて前記第２基地局からのミリメートル波のビームフォーミングされた信号の受信を開始してハンドオフを実行するよう構成されるアプリケーションプロセッサとを含む装置である。
例４９９で、例４９８の対象において、任意に、前記第２トランシーバは、前記ハンドオフ中に、ミリメートル波のビームフォーミングされた信号について前記１つ以上のミリメートル波周波数を走査し続けるよう構成される。
例５００で、例４９８乃至４９９のうちのいずれか１つ以上の例の対象において、任意に、前記複数のフェーズドアンテナアレイの夫々は、垂直偏波（Ｖ）信号及び水平偏波（Ｈ）信号の一方又は両方を送信するよう構成される偏波共用アンテナアレイである。
例５０１で、例４９８乃至５００のうちのいずれか１つ以上の例の対象において、任意に、前記第１トランシーバは、前記第１フェーズドアンテナアレイを介して垂直偏波（Ｖ）信号としてミリメートル波のビームフォーミングされた信号を前記第１基地局へ送信するよう構成される。
例５０２で、例５０１の対象において、任意に、前記トランシーバアーキテクチャは、第４トランシーバを更に含み、該第４トランシーバは、前記第１トランシーバが前記Ｖ信号を送信しているときに、前記第１フェーズドアンテナアレイを介して水平偏波（Ｈ）信号としてミリメートル波のビームフォーミングされた信号を前記第１基地局へ送信するよう構成される。
例５０３で、例５０２の対象において、任意に、前記第２トランシーバは、前記第１トランシーバ及び前記第４トランシーバが前記第１フェーズドアンテナアレイを介してミリメートル波のビームフォーミングされた信号を前記第１基地局へ送信しているときに、前記複数のフェーズドアンテナアレイの中の少なくとも前記第２フェーズドアンテナアレイで前記１つ以上のミリメートル波周波数を走査するよう構成される。
例５０４で、例５０２乃至５０３のうちのいずれか１つ以上の対象は、任意に、前記第１フェーズドアンテナアレイを使用する多入力多出力（ＭＩＭＯ）構成を含む。
例５０５は、車載ミリメートル波（ｍｍＷａｖｅ）通信デバイスの装置であって：複数のフェーズドアンテナアレイであり、該複数のフェーズドアンテナアレイの夫々が、電磁気信号を送信及び受信する複数の重なり合った３次元領域の中の対応する１つに関連する、前記複数のフェーズドアンテナアレイと；複数の受信器を含み、前記複数のフェーズドアンテナアレイの中の第１フェーズドアンテナアレイを介してミリメートル波のビームフォーミングされた信号を受信するよう構成される受信器アーキテクチャと；複数の送信器を含み、前記第１フェーズドアンテナアレイを介してミリメートル波のビームフォーミングされた信号を送信するよう構成される送信器アーキテクチャとを含み、前記複数の受信器の中の第１受信器は、前記複数の受信器の中の少なくとも第２受信器が前記複数のフェーズドアンテナアレイの中の第２フェーズドアンテナアレイを用いて少なくとも第２車両から車両間（Ｖ２Ｖ）ミリメートル波信号を受信しているときに、第１基地局から前記ミリメートル波のビームフォーミングされた信号を受信している、装置である。
例５０６で、例５０５の対象は、任意に、Ｖミリメートル波信号を含む。
例５０７で、例５０５乃至５０６のうちのいずれか１つ以上の例の対象は、任意に、少なくとも１つのセンサを用いて車両に関連した１つ以上の道路ハザードを検出するよう構成されるアプリケーションプロセッサを含む。
例５０８で、例５０７の対象において、任意に、前記複数の送信器の中の第１送信器は、前記１つ以上の道路ハザードの検出時に、該検出された１つ以上の道路ハザードを示すＶ２Ｖミリメートル波信号を、前記複数のフェーズドアンテナアレイの中の第３フェーズドアンテナアレイを用いて少なくとも第３車両へ送信するよう構成される。
上記の説明は、実例となるよう意図され、限定ではない。例えば、上記の例（又はそれらの１つ以上の態様）は、他と組み合わせて使用されてよい。他の態様は、例えば、上記の説明を検討する当業者によって、使用されてもよい。要約は、技術的開示の本質を直ちに確かめることを読者に可能にすべきである。それは、特許請求の範囲の適用範囲又は意味を解釈又は制限するために使用されることはないとの理解の下で提出される。また、上記の詳細な説明において、様々な特徴は、本開示を簡素化するためにグループ化されてもよい。なお、特許請求の範囲は、本明細書で開示されているあらゆる特徴を、態様がそれらの特徴の一部を特徴とし得るということで、示していない可能性がある。更に、態様は、特定の例で開示されている特徴よりも少ない特徴を含むことがある。よって、続く特許請求の範囲は、これをもって詳細な説明に組み込まれ、請求項は別個の態様として独立している。本明細書で開示される態様の適用範囲は、添付の特許請求の範囲が権利を与えられる均等の全範囲とともに、添付の特許請求の範囲を参照して決定されるべきである。
例５０９は、複数の誘電層を含む層状基板と；該基板内のビアと；該ビアへ結合され、前記ビアによる送信のために前記ビアにＲＦ信号を供給するよう構成される給電機構とを含むアンテナである。
例５１０で、例５０８の対象において、任意に、前記ビアは、円すい形である。
例５１１で、例５０９乃至５１０のうちのいずれか１つ以上の例の対象において、任意に、前記ビアは、円筒形状又は平行六面体形状である。
例５１２で、例５０９乃至５１１のうちのいずれか１つ以上の例の対象において、任意に、前記ビアは、金属により満たされるか、又は金属により部分的に満たされており、あるいは、めっきされており金属により満たされてはいない。
例５１３で、例５０９乃至５１２のうちのいずれか１つ以上の例の対象において、任意に、前記ビアは、第１直径及び第２直径を備え、前記第１直径は、前記複数の誘電層の中の第１層の境界に配置され、前記第１直径と前記第２直径との間の前記ビアの部分は、前記複数の誘電層の中の第２層内に配置される。
例５１４で、例５１３の対象において、任意に、前記第１直径は、前記第２直径よりも大きい。
例５１５で、例５０９乃至５１４のうちのいずれか１つ以上の例の対象において、任意に、前記ビアは第１直径及び第２直径を備え、前記複数の誘電層は、Ｎが全数であるとして、Ｎ個の誘電層を含み、前記第１直径及び前記第２直径は、前記Ｎ個の誘電層の複数内に配置される。
例５１６で、例５０９乃至５１５のうちのいずれか１つ以上の例の対象において、任意に、前記ビアは、水平フィード又は垂直フィードによって給電される。
例５１７で、例５０９乃至５１６のうちのいずれか１つ以上の例の対象において、前記送信は、エンドファイア送信である。
例５１８は、複数の誘電層を含む層状基板と；該層状基板内に配置される少なくとも１つのビアを夫々が含む複数のアンテナ素子と；前記少なくとも１つのビアへ結合され、前記複数のアンテナ素子による送信のためにＲＦ信号を前記複数のアンテナ素子に供給するよう構成される給電メカニズムとを含むアンテナアレイである。
例５１９で、例５１８の対象において、任意に、前記複数のアンテナ素子の少なくとも一部は、円すい形である。
例５２０で、例５１８乃至５１９のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子の少なくとも一部は、円筒形状又は平行六面体形状である。
例５２１で、例５１８乃至５２０のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子の少なくとも一部は、金属により満たされるか、又は金属により部分的に満たされており、あるいは、めっきされており金属により満たされてはいない。
例５２２で、例５１８乃至５２１のうちのいずれか１つ以上の例の対象において、前記複数のアンテナ素子は、無線周波数サブシステム（ＲＦＳ）の部分を含む。
例５２３で、例５１８乃至５２２のうちのいずれか１つ以上の例の対象において、前記複数のアンテナ素子は、前記ＲＦＳとは別個にされて該ＲＦＳに固定される。
例５２４で、例５１８乃至５２３のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子の夫々は、第１直径及び第２直径を備え、前記第１直径は、前記複数の誘電層の中の第１層の境界に配置され、前記第１直径と前記第２直径との間の前記複数のアンテナ素子の前記夫々の部分は、前記複数の誘電層の中の第２層内に配置される。
例５２５で、例５２４の対象において、任意に、前記第１直径は、前記第２直径よりも大きい。
例５２６で、例５１８乃至５２５のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子の夫々は、水平フィード又は垂直フィードによって給電される。
例５２７で、例５１８乃至５２６のうちのいずれか１つ以上の例の対象において、前記複数のアンテナ素子の夫々は、背中合わせの関係（back-to-back relationship）において配置された２つのビアを含む。
例５２８は、トランシーバと；該トランシーバへ結合されるアンテナアレイとを含み、前記アンテナアレイは：複数の誘電層を含む層状基板と；該層状基板内に配置される少なくとも１つのビアを夫々が含む複数のアンテナ素子と；該複数のアンテナ素子へ結合され、該複数のアンテナ素子による送信のためにＲＦ信号を前記複数のアンテナ素子に供給するよう構成される給電機構とを含む、無線周波数サブシステム（ＲＦＳ）である。
例５２９で、例５２８の対象において、任意に、前記複数のアンテナ素子の少なくとも一部は、円すい形状を有するビアである。
例５３０で、例５２８乃至５２９のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子の少なくとも一部は、円筒形状を有するビアである。
例５３１で、例５２８乃至５３０のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子の少なくとも一部は、金属で満たされているか、又はめっきされており金属で満たされていないビアである。
例５３２で、例５２８乃至５３１のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子は、当該ＲＦＳとは別個にされて該ＲＦＳに固定される。
例５３３で、例５２８乃至５３２のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子はビアであり、該ビアの夫々は第１直径及び第２直径を備え、前記第１直径及び前記第２直径は、前記層状基板の層内に配置される。
例５３４で、例５３３の対象において、任意に、前記第１直径は前記第２直径よりも大きい。
例５３５で、例５２８乃至５３４のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子の夫々は、水平フィード又は垂直フィードによって給電される。
例５３６で、例５２８乃至５３５のうちのいずれか１つ以上の例の対象において、任意に、前記複数のアンテナ素子の夫々は、背中合わせの関係において配置された２つのビアを含む。
例５３７で、対象は、例５０９乃至５３６の機能のうちのいずれか１つ以上を実行する手段を含むことができる対象、又はマシンによって実行される場合に、該マシンに、例５０９乃至５３６の機能のうちのいずれか１つ以上を実行させる命令を含むマシン読出可能な媒体を含めるよう、例５０９乃至５３６のうちのいずれか１つ以上の例のいずれかの部分又はいずれかの部分の組み合わせを含むことができるか、あるいは、任意に、それと組み合わされ得る。
例５３８は、複数の層を含む層状基板と；前記複数の層のうちの１つにある３Ｄアンテナと；前記３Ｄアンテナの下に構成される、変性接地面（modified ground plane）である接地面とを含む３次元（３Ｄ）アンテナ素子である。
例５３９で、例５３８の対象は、任意に、最大直径及び最小直径を有しているＤアンテナを含み、前記変性接地面は、前記最小直径の下にある。
例５４０で、例５３９の対象は、任意に、前記最小直径にあるか又は該最小直径に隣接するストリップ伝送線路によって給電されるＤアンテナ素子を含む。
例５４１で、例５３８乃至５４０のうちのいずれか１つ以上の例の対象において、任意に、前記変性接地面は、対角にスロットを作られた接地面を含む。
例５４２で、例５３８乃至５４１のうちのいずれか１つ以上の例の対象は、任意に、円筒形状又は平行六面体形状であるＤアンテナ素子を含む。
例５４３で、例５３８乃至５４２のうちのいずれか１つ以上の例の対象は、任意に、金属で満たされているか、又は金属で部分的に満たされているか、あるいは、めっきされており金属で満たされていないＤアンテナ素子を含む。
例５４４で、例５３８乃至５４３のうちのいずれか１つ以上の例の対象は、任意に、エッジファイア動作によりミリメートル波周波数で動作するよう構成されるＤアンテナ素子を含む。
例５４５は、複数の層を含む層状基板と；前記複数の層のうちの１つに固定される複数の３Ｄアンテナ素子と；該複数の３Ｄアンテナ素子の夫々の下に構成され、平坦な平面メタライズ層の変形である接地面とを含むアンテナアレイである。
例５４６で、例５４５の例において、任意に、前記複数のアンテナ素子の少なくとも一部は、はんだによって前記複数の層のうちの前記１つに夫々固定される。
例５４７で、例５４５乃至５４６のうちのいずれか１つ以上の例の対象は、任意に、Ｄアンテナ素子を含む。
例５４８で、例５４７の対象は、任意に、最小直径にあるか又はそれに隣接するストリップラインによって給電されるＤアンテナ素子を含む。
例５４９で、例５４５乃至５４８のうちのいずれか１つ以上の例の対象において、任意に、前記変形である接地面は、対角にスロットを作られた接地面を含む。
例５５０で、例５４５乃至５４９のうちのいずれか１つ以上の例の対象は、任意に、円筒形状又は平行六面体形状であるＤアンテナ素子を含む。
例５５１で、例５４５乃至５５０のうちのいずれか１つ以上の例の対象は、任意に、無線周波数サブシステム（ＲＦＳ）の部分を含むＤアンテナ素子を含む。
例５５２で、例５４５乃至５５１のうちのいずれか１つ以上の例の対象は、任意に、前記ＲＦＳとは別個にされて該ＲＦＳに固定されるＤアンテナ素子を含む。
例５５３で、例５４５乃至５５２のうちのいずれか１つ以上の例の対象は、任意に、所望の方向で当該アンテナアレイの放射を反射するよう構成される反射体に隣接するＤアンテナ素子を含む。
例５５４で、例５４５乃至５５２のうちのいずれか１つ以上の例の対象は、任意に、水平フィード又は垂直フィードによって給電されるＤアンテナ素子を含む。
例５５５は、複数の平行な層を含む層状基板の上又は中に構成されるトランシーバと；前記層状基板のメタライズ層に夫々固定される複数の３Ｄアンテナ素子を含むアンテナアレイと；変形された平坦な平面メタライズ層であって、前記３Ｄアンテナ素子の夫々の下に構成される接地面と；前記トランシーバから前記３Ｄアンテナ素子の夫々へ結合され、前記複数の３Ｄアンテナ素子による送信のためにＲＦ信号を前記複数の３Ｄアンテナ素子に供給するよう構成される給電機構とを含む無線周波数サブシステム（ＲＦＳ）である。
例５５６で、例５５５の対象は、任意に、円すい形状又は平行六面体形状を有しているＤアンテナ素子を含む。
例５５７で、例５５５乃至５５６のうちのいずれか１つ以上の例の対象は、任意に、円筒形状を有しているＤアンテナ素子を含む。
例５５８で、例５５５乃至５５７のうちのいずれか１つ以上の例の対象は、任意に、金属で満たされているか、又はめっきされており金属で満たされてはないＤアンテナ素子を含む。
例５５９で、例５５５乃至５５８のうちのいずれか１つ以上の例の対象は、任意に、前記ＲＦＳとは別個にされて該ＲＦＳに固定されるＤアンテナ素子を含む。
例５６０で、例５５５乃至５５９のうちのいずれか１つ以上の例の対象は、任意に、Ｄアンテナ素子を含む。
例５６１で、例５５５乃至５６０のうちのいずれか１つ以上の例の対象は、任意に、水平フィード又は垂直フィードによって給電されるＤアンテナ素子を含む。
例５６２で、対象は、例５３８乃至５６１の機能のうちのいずれか１つ以上を実行する手段を含むことができる対象、又はマシンによって実行される場合に、該マシンに、例５３８乃至５６１の機能のうちのいずれか１つ以上を実行させる命令を含むマシン読出可能な媒体を含めるよう、例５３８乃至５６１のうちのいずれか１つ以上の例のいずれかの部分又はいずれかの部分の組み合わせを含むことができるか、あるいは、任意に、それと組み合わされ得る。
例５６３は、複数のセグメント化された低雑音増幅器（ＬＮＡ）であり、該複数のセグメント化されたＬＮＡの夫々が、入力無線周波数（ＲＦ）信号を増幅して増幅ＲＦ信号を生成するよう構成される複数の低雑音増幅器（ＬＮＡ）スライスを有する、前記複数のセグメント化されたＬＮＡと；複数のセグメント化されたダウンコンバージョンミキサであり、該複数のセグメント化されたダウンコンバージョンミキサの夫々が、専用の局所発振器（ＬＯ）信号に基づき前記増幅ＲＦ信号をベースバンド信号へダウンコンバートするよう構成される複数のダウンコンバージョンミキサスライスを有する、前記複数のセグメント化されたダウンコンバージョンミキサと；前記入力ＲＦ信号の少なくとも１つの信号特性の指示を受け、該受け取られた指示に基づき前記複数のＬＮＡスライスの中の少なくとも１つのＬＮＡスライス及び前記複数のダウンコンバージョンミキサスライスの中の少なくとも１つのダウンコンバージョンミキサスライスをアクティブにするよう構成される制御回路とを含む受信器装置である。
例５６４で、例５６３の対象において、任意に、前記少なくとも１つの信号特性は、前記入力ＲＦ信号の帯域幅、前記入力ＲＦ信号が連続的なキャリアアグリゲーション信号であること、又は前記入力ＲＦ信号が非連続的なキャリアアグリゲーション信号であることを示す。
例５６５で、例５６３乃至５６４のうちのいずれか１つ以上の例の対象において、任意に、前記制御回路は、前記入力ＲＦ信号の前記少なくとも１つの信号特性に基づき当該受信器装置のためにスプリット動作モード及びスイッチ動作モードから１つを選択し、該選択されたスプリット動作モード又はスイッチ動作モードの間に前記少なくとも１つのＬＮＡスライス及び前記少なくとも１つのミキサスライスをアクティブにするよう構成される。
例５６６で、例５６５の対象において、任意に、前記ＲＦ信号を受信する前記複数のセグメント化されたＬＮＡの信号入力部での入力インピーダンスは、前記スプリット動作モード及び前記スイッチ動作モードの間に一定のままである。
例５６７で、例５６５乃至５６６のうちのいずれか１つ以上の例の対象において、任意に、前記制御回路は、前記入力ＲＦ信号がチャネルフィルタの帯域幅を超える帯域幅を有する連続的なキャリアアグリゲーション信号又は非連続的なキャリアアグリゲーション信号であることを前記少なくとも１つの信号特性が示す場合に、前記スプリット動作モードを選択するよう構成される。
例５６８で、例５６５乃至５６７のうちのいずれか１つ以上の例の対象において、任意に、前記制御回路は、前記入力ＲＦ信号がチャネルフィルタの帯域幅を超えない帯域幅を有する連続的なキャリアアグリゲーション信号であることを前記少なくとも１つの信号特性が示す場合に、前記スイッチ動作モードを選択するよう構成される。
例５６９で、例５６５乃至５６８のうちのいずれか１つ以上の例の対象において、任意に、前記制御回路は、前記スイッチ動作モードの間、前記複数のセグメント化されたＬＮＡのうちの１つをアクティブにして、前記入力ＲＦ信号を増幅し前記増幅ＲＦ信号を生成し、且つ、前記複数のセグメント化されたダウンコンバージョンミキサのうちの１つをアクティブにして、前記ベースバンド信号を生成するよう前記ＬＯ信号を用いて前記増幅ＲＦ信号をダウンコンバートするよう構成される。
例５７０で、例５６９の対象において、任意に、前記制御回路は、前記スイッチ動作モードの間に、前記複数のセグメント化されたＬＮＡのうちの作動していないＬＮＡ及び前記複数のセグメント化されたダウンコンバージョンミキサのうちの作動していないミキサの電源を切るよう構成される。
例５７１で、例５６５乃至５７０のうちのいずれか１つ以上の例の対象において、任意に、前記制御回路は、前記スプリット動作モードの間に、前記複数のセグメント化されたＬＮＡのうちの少なくとも２つをアクティブにして、該アクティブにされたＬＮＡの夫々が前記入力ＲＦ信号の一部を受信して少なくとも２つの増幅されたＲＦ信号を生成するようにし、且つ、前記少なくとも２つのアクティブにされたセグメント化されたＬＮＡに対応する前記複数のセグメント化されたダウンコンバージョンミキサのうちの少なくとも２つをアクティブにして、少なくとも２つのベースバンド信号を生成するよう前記少なくとも２つの増幅されたＲＦ信号をダウンコンバートするよう構成される。
例５７２で、例５７１の対象において、任意に、前記制御回路は、前記スプリット動作モードの間に、前記複数のセグメント化されたＬＮＡのうちの作動していないＬＮＡ及び前記複数のセグメント化されたダウンコンバージョンミキサのうちの作動していないミキサの電源を切るよう構成される。
例５７３で、例５６５乃至５７２のうちのいずれか１つ以上の例の対象は、任意に、前記ＬＯ信号を生成するよう構成されるＬＯ発生器と、複数のファンアウト・バッファへ結合され、前記ＬＯ信号に対応する複数の差動ＬＯ信号を生成するよう構成される分配器とを含む。
例５７４で、例５７３の対象において、任意に、前記制御回路は、前記スプリット動作モード又は前記スイッチ動作モードの間に前記アクティブにされた少なくとも１つのミキサのために前記複数の差動ＬＯ信号から少なくとも１つを選択するよう構成される。
例５７５で、例５６５乃至５７４のうちのいずれか１つ以上の例の対象において、任意に、前記制御回路は、前記入力ＲＦ信号の前記少なくとも１つの信号特性に基づき前記スプリット動作モードと前記スイッチ動作モードとの間を動的に切り替えるよう構成される。
例５７６は、入力ＲＦ信号の第１信号部分を受信して第１増幅ＲＦ信号を生成するよう構成される第１のセグメント化された低雑音増幅器（ＬＮＡ）と、第１差動局所発振器（ＬＯ）信号を用いて前記第１増幅ＲＦ信号をダウンコンバートして第１ベースバンド信号を生成するよう構成される第１のセグメント化されたダウンコンバージョンミキサと、前記第１ベースバンド信号にフィルタをかけて第１のフィルタ処理されたベースバンド信号を生成するよう構成される第１チャネルフィルタとを含む第１ＲＦ処理チェーンと；前記入力ＲＦ信号の第２信号部分を受信して第２増幅ＲＦ信号を生成するよう構成される第２のセグメント化された低雑音増幅器（ＬＮＡ）と、第２差動ＬＯ信号を用いて前記第２増幅ＲＦ信号をダウンコンバートして第２ベースバンド信号を生成するよう構成される第２のセグメント化されたダウンコンバージョンミキサと、前記第２ベースバンド信号にフィルタをかけて第２のフィルタ処理されたベースバンド信号を生成するよう構成される第２チャネルフィルタとを含む第２ＲＦ処理チェーンとを含む受信器装置である。
例５７７で、例５７６の対象は、任意に、前記入力ＲＦ信号の少なくとも１つの信号特性の指示を受け、前記信号特性に基づき当該受信器装置のためにスプリット動作モード及びスイッチ動作モードの１つを始動させるよう構成される制御回路を含む。
例５７８で、例５７７の対象において、任意に、前記制御回路は、前記入力ＲＦ信号がチャネルフィルタの帯域幅を超える帯域幅を有する連続的なキャリアアグリゲーション信号であることを前記信号特性が示す場合に、前記スプリット動作モードを始動させるよう構成される。
例５７９で、例５７７乃至５７８のうちのいずれか１つ以上の例の対象において、任意に、前記制御回路は、前記入力ＲＦ信号の帯域幅が前記第１チャネルフィルタ又は前記第２チャネルフィルタに関連する帯域幅よりも高いことを前記信号特性が示す場合に、前記スプリット動作モードを始動させるよう構成される。
例５８０で、例５７７乃至５７９のうちのいずれか１つ以上の例の対象において、任意に、前記制御回路は、前記入力ＲＦ信号がチャネルフィルタの帯域幅を超えない帯域幅を有する連続的なキャリアアグリゲーション信号であることを前記信号特性が示す場合に、前記スイッチ動作モードを始動させるよう構成される。
例５８１で、例５７７乃至５８０のうちのいずれか１つ以上の例の対象において、任意に、前記スプリット動作モードの間に、前記制御回路は、前記第１の増幅されたＲＦ信号及び前記第２の増幅されたＲＦ信号を夫々生成するよう前記第１のセグメント化されたＬＮＡ及び前記第２のセグメント化されたＬＮＡの夫々内のＬＮＡスライスをアクティブにし、且つ、前記第１ベースバンド信号及び前記第２ベースバンド信号を夫々生成するよう前記第１のセグメント化されたダウンコンバージョンミキサ及び前記第２のセグメント化されたダウンコンバージョンミキサの夫々内のミキサスライスをアクティブにするよう構成され、前記入力ＲＦ信号は、前記第１信号部分及び前記第２信号部分を含む。
例５８２で、例５８１の対象において、任意に、前記スプリット動作モードの間に、前記制御回路は、前記第１のセグメント化されたＬＮＡ及び前記第２のセグメント化されたＬＮＡ内の複数の残りのＬＮＡスライスの電源を切り、且つ、前記第１のセグメント化されたダウンコンバージョンミキサ及び前記第２のセグメント化されたダウンコンバージョンミキサ内の複数の残りのミキサスライスの電源を切るよう構成される。
例５８３で、例５７７乃至５８２のうちのいずれか１つ以上の例の対象において、任意に、前記スイッチ動作モードの間に、前記制御回路は、前記第１の増幅されたＲＦ信号を生成するよう前記第１のセグメント化されたＬＮＡをアクティブにし、且つ、前記第１ベースバンド信号を生成するよう前記第１のセグメント化されたダウンコンバージョンミキサをアクティブにするよう構成され、前記第１のセグメント化されたＬＮＡは、前記第１信号部分が前記入力ＲＦ信号を含むように該入力ＲＦ信号を受信する。
例５８４で、例５８３の対象において、任意に、前記スイッチ動作モードの間に、前記制御回路は、前記第２のセグメント化されたＬＮＡ及び前記第２のセグメント化されたダウンコンバージョンミキサの電源を切るよう構成される。
例５８５は、ＲＦ信号を受信するよう構成されるフェーズドアンテナアレイと；増幅及びダウンコンバージョンブロックとを含み、前記ブロックは、複数の差動ＬＯ信号を生成するよう構成される局所発振器（ＬＯ）生成器と；複数の増幅段を含み、前記ＲＦ信号を増幅して増幅ＲＦ信号を生成するよう構成される低雑音増幅器（ＬＮＡ）と；対応する複数のＲＦ処理パス内にある複数のセグメント化されたダウンコンバージョンミキサであり、各ダウンコンバージョンミキサが複数のダウンコンバージョンミキサスライスを含み、前記複数の差動ＬＯ信号の１つに基づき前記増幅ＲＦ信号の少なくとも一部をベースバンド信号へダウンコンバートするよう構成される、前記複数のセグメント化されたダウンコンバージョンミキサと；前記受信されたＲＦ信号の少なくとも１つの信号特性に基づき前記複数のセグメント化されたダウンコンバージョンミキサ内の少なくとも１つのミキサスライスをアクティブにするよう構成される制御回路とを含む、無線デバイスである。
例５８６で、例５８５の対象において、任意に、前記ＬＮＡは、セグメント化された出力部を有する二段ＬＮＡである。
例５８７で、例５８６の対象において、任意に、前記受信されたＲＦ信号は、前記少なくとも１つのアクティブにされたミキサスライスへの通信のために前記ＬＮＡの前記セグメント化された出力部で分割される。
例５８８で、例５８５乃至５８７のうちのいずれか１つ以上の例の対象において、任意に、前記複数のセグメント化されたダウンコンバージョンミキサの夫々は、前記複数の差動ＬＯ信号のうちの少なくとも１つを使用する専用のＬＯドライブを使用する。
例５８９は、第１層状基板を含む第１電子パッケージと；第２層状基板を含み、前記第１電子パッケージに積み重ねられ物理的に接している第２電子パッケージと；前記第１層状基板に構成される第１アンテナアレイと；前記第２層状基板に構成される第２アンテナアレイと；前記第１電子パッケージ又は前記第２電子パッケージのうちの１つの中に埋め込まれ、前記第１アンテナアレイ及び前記第２アンテナアレイへ電気的に結合される少なくとも１つのダイであり、第１周波数範囲において及び第２周波数範囲において動作するよう構成される少なくとも１つの無線トランシーバを含む前記少なくとも１つのダイとを含むマルチパッケージアンテナアレイである。
例５９０で、例５８９の対象において、任意に、前記少なくとも１つのダイは、電子回路を介して前記第１アンテナアレイ及び前記第２アンテナアレイへ結合され、前記電子回路は、前記第１層状基板の上若しくは中に又は前記第２層状基板の上若しくは中に印刷され、前記少なくとも１つのダイと前記第１アンテナアレイ又は前記第２アンテナアレイとの間の電気機能を提供する。
例５９１で、例５９０の対象において、任意に、前記電子回路は、外付け基板フロントエンド（ｅＳＦＥ）又は内蔵基板フロントエンド（ｉＳＦＥ）によって実装される。
例５９２で、例５９１の対象において、任意に、前記電子回路は、表面実装型デバイスを含む。
例５９３で、例５９１乃至５９２のうちのいずれか１つ以上の例の対象において、任意に、前記電子回路は、前記少なくとも１つのダイと同じ面において前記第１電子パッケージ又は前記第２電子パッケージ内に印刷される。
例５９４で、例５９１乃至５９３のうちのいずれか１つ以上の例の対象において、任意に、前記電子回路は、フィルタ、バラン、マルチプレクサ、カプラ、又はアンテナのうちの１つを含む。
例５９５で、例５９１乃至５９４のうちのいずれか１つ以上の例の対象において、任意に、少なくとも１つのアンテナアレイが、前記第１電子パッケージ又は前記第２電子パッケージの一方内にある。
例５９６で、例５９１乃至５９５のうちのいずれか１つ以上の例の対象において、任意に、少なくとも１つのアンテナアレイが、前記第１電子パッケージ又は前記第２電子パッケージの一方に外付けされる。
例５９７で、例５８９乃至５９６のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つのダイは、前記第１周波数範囲で動作する第１トランシーバと、前記第２周波数範囲で動作する第２トランシーバとを含む。
例５９８で、例５９１乃至５９７のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つのダイは、前記第１電子パッケージ上又は内に埋め込まれ、前記第１周波数範囲で動作する第１ダイと、前記第２電子パッケージ内に埋め込まれ、前記第２周波数範囲で動作する第２ダイとを含み、前記印刷電子回路は、前記第１ダイを支持し、前記第１電子パッケージの上又は中に位置する。
例５９９で、例５９１乃至５９８のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つのダイは、前記第１電子パッケージ上又は内に埋め込まれ、前記第１周波数範囲で動作する第１ダイと、前記第２電子パッケージ内に埋め込まれ、前記第２州端数範囲で動作する第２ダイとを含み、前記印刷電子回路は、前記第１ダイを支持し、前記第２電子パッケージの上又は中に位置する。
例６００で、例５９１乃至５９９のうちのいずれか１つ以上の例の対象は、任意に、前記第２電子パッケージに積み重ねられ且つ物理的に接している第３電子パッケージを含み、前記少なくとも１つのダイは、前記第１電子パッケージ上に位置するか又はその中に埋め込まれ、前記第１周波数範囲で動作する第１ダイと、前記第２電子パッケージ内に埋め込まれ、前記第２周波数範囲で動作する第２ダイと、前記第３電子パッケージ内に埋め込まれ、第３周波数範囲で動作する第３ダイとを含み、前記印刷電子回路は、前記第１ダイを支持し、前記第１電子パッケージ、前記第２電子パッケージ、又は前記第３電子パッケージの上又は中に位置する。
例６０１で、例５９１乃至６００のうちのいずれか１つ以上の例の対象は、任意に、前記第２電子パッケージに積み重ねられ且つ物理的に接している第３電子パッケージを含み、前記少なくとも１つのダイは、前記第１電子パッケージ上に位置するか又はその中に埋め込まれ、前記第１周波数範囲で動作する第１ダイと、前記第２電子パッケージ内に埋め込まれ、前記第２周波数範囲で動作する第２ダイと、前記第３電子パッケージ内に埋め込まれ、第３周波数範囲で動作する第３ダイとを含み、前記印刷電子回路は、前記第２ダイを支持し、前記第１電子パッケージ、前記第２電子パッケージ、又は前記第３電子パッケージの上又は中に位置する。
例６０２で、例５９１乃至６０１のうちのいずれか１つ以上の例の対象は、任意に、前記第２電子パッケージに積み重ねられ且つ物理的に接している第３電子パッケージを含み、前記少なくとも１つのダイは、前記第１電子パッケージ上に位置するか又はその中に埋め込まれ、前記第１周波数範囲で動作する第１ダイと、前記第２電子パッケージ内に埋め込まれ、前記第２周波数範囲で動作する第２ダイと、前記第３電子パッケージ内に埋め込まれ、第３周波数範囲で動作する第３ダイとを含み、前記印刷電子回路は、前記第３ダイを支持し、前記第１電子パッケージ、前記第２電子パッケージ、又は前記第３電子パッケージの上又は中に位置する。
例６０３は、第１層状基板と；該第１層状基板に構成される第１アンテナアレイと；前記第１層状基板内に埋め込まれる少なくとも１つのダイとを含み、前記少なくとも１つのダイは、電子回路を介して前記第１アンテナアレイ又は第２アンテナアレイへ結合され、前記電子回路は、前記第１層状基板の上又は中に印刷され、前記少なくとも１つのダイと前記第１アンテナアレイ又は前記第２アンテナアレイとの間の電気機能を提供する、第１電子パッケージである。
例６０４で、例６０３の対象において、任意に、前記電子回路は、外付け基板フロントエンド（ｅＳＦＥ）又は内蔵基板フロントエンド（ｉＳＦＥ）により実装される。
例６０５で、例６０４の対象において、任意に、前記印刷電子回路は、実装基板型デバイスを含む。
例６０６で、例６０４乃至６０５のうちのいずれか１つ以上の例の対象において、任意に、前記印刷電子回路は、フィルタ、バラン、マルチプレクサ、カプラ、又はアンテナのうちの１つを含む。
例６０７で、例６０４乃至６０６のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナアレイは、前記第１電子パッケージ内にある。
例６０８で、例６０４乃至６０７のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナアレイは、前記第１電子パッケージに外付けされる。
例６０９で、例６０４乃至６０８のうちのいずれか１つ以上の例の対象は、任意に、前記第１電子パッケージに積み重ねられ且つ物理的に接続される第２電子パッケージを含み、該第２電子パッケージは、第２層状基板と、該第２層状基板に構成される第２アンテナアレイとを含み、前記少なくとも１つのダイは、前記第１電子パッケージ上又は内に埋め込まれ、第１周波数範囲で動作する第１ダイと、前記第２電子パッケージ内に埋め込まれ、第２周波数範囲で動作する第２ダイとを含み、前記電子回路は、前記第１ダイを支持し、前記第１電子パッケージの上又は中に位置する。
例６１０で、例６０４乃至６０９のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つのダイは、前記第１電子パッケージ上又は内に埋め込まれ、第１周波数範囲で動作する第１ダイと、前記第２電子パッケージ内に埋め込まれ、第２周波数範囲で動作する第２ダイとを含み、前記電子回路は、前記第１ダイを支持し、前記第２電子パッケージの上又は中に位置する。
例６１１で、対象は、例１乃至６１０の機能のうちのいずれか１つ以上を実行する手段を含むことができる対象、又はマシンによって実行される場合に、該マシンに、例１乃至６１０の機能のうちのいずれか１つ以上を実行させる命令を含むマシン読出可能な媒体を含めるよう、例１乃至６１０のうちのいずれか１つ以上の例のいずれかの部分又はいずれかの部分の組み合わせを含むことができるか、あるいは、任意に、それと組み合わされ得る。
例６１２は、複数のベースバンド信号を受信し、該複数のベースバンド信号を第１の５Ｇ周波数帯域における水平偏波無線周波数（ＲＦ）信号及び第２の５Ｇ周波数帯域における垂直偏波ＲＦ信号へアップコンバートし、該アップコンバートされたＲＦ信号を伝送線路にわたって送信するよう構成される第１トランシーバと；前記アップコンバートされたＲＦ信号を前記伝送線路にわたって受信し、前記第１の５Ｇ周波数帯域における前記水平偏波ＲＦ信号を前記第２の５Ｇ周波数帯域における水平偏波ＲＦ信号へダウンコンバートし、前記第２の５Ｇ周波数帯域における前記水平偏波ＲＦ信号及び前記第２の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号をアンテナサブシステムへ送信するよう構成される第２トランシーバとを含み、前記伝送線路は、前記第１トランシーバと前記第２トランシーバとの間に接続され、前記第１トランシーバと前記第２トランシーバとの間の前記アップコンバートされたＲＦ信号の唯一の導体であるよう構成され、前記第２の５Ｇ周波数帯域は、デュアルトランシーバシステムに関連する使用中のシステムが位置する地理においてサポートされている５Ｇエコシステム周波数帯域であり、前記第１の５Ｇ周波数帯域は、前記地理においてサポートされていない５Ｇエコシステム周波数帯域である、デュアルトランシーバシステムである。
例６１３で、例６１２の対象において、任意に、前記第１トランシーバは更に、前記伝送線路にわたってＷｉＧｉｇ周波数帯域において少なくとも１つのＲＦ信号を送信するよう構成され、前記第２トランシーバは更に、前記伝送線路にわたって前記ＷｉＧｉｇ周波数帯域において前記送信されたＲＦ信号を受信するよう、且つ、前記アンテナサブシステムへ前記ＷｉＧｉｇ周波数帯域において前記受信された少なくとも１つのＲＦ信号を送信するよう構成される。
例６１４で、例６１２乃至６１３のうちのいずれか１つ以上の例の対象において、任意に、前記第２トランシーバは、前記第２周波数帯域における前記水平偏波ＲＦ信号への前記第１周波数帯域における前記水平偏波ＲＦ信号の変換と、前記第２周波数帯域における前記変換された水平偏波ＲＦ信号の送信と、前記第２周波数帯域における前記垂直偏波ＲＦ信号の送信とを可能にする第１構成にある複数のスイッチを含み、前記第２周波数帯域における前記水平偏波ＲＦ信号及び前記第２周波数帯域における前記垂直偏波ＲＦ信号は、前記アンテナサブシステムへ送信される。
例６１５で、例６１４の対象において、任意に、前記第２トランシーバは、前記スイッチの中の第１スイッチへ、及び前記第１トランシーバからの局所発振器ＲＦ信号を送信する導体へ接続されるミキサを更に含み、該ミキサは、前記第１周波数帯域における前記水平偏波ＲＦ信号を前記第２周波数帯域における前記水平偏波ＲＦ信号へ変換するよう構成される。
例６１６で、例６１２乃至６１５のうちのいずれか１つ以上の例の対象は、任意に、前記アンテナサブシステムへ送信されるＧ周波数帯域を含む。
例６１７で、例６１６の対象は、任意に、Ｇ周波数帯域を含む。
例６１８で、例６１２乃至６１７のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナサブシステムは、多入力多出力（ＭＩＭＯ）動作のために構成された少なくとも１つのアンテナアレイを含む。
例６１９で、例６１８の対象において、任意に、ＭＩＭＯ動作のために構成された前記少なくとも１つのアンテナアレイは、垂直偏波情報ストリーム及び水平偏波情報ストリームを放射するよう構成されたアンテナアレイを含む。
例６２０で、例６１８乃至６１９のうちのいずれか１つ以上の例の対象は、任意に、Ｇ周波数帯域を含む。
例６２１で、例６１８乃至６２０の対象において、任意に、ＭＩＭＯ動作のために構成される前記少なくとも１つのアンテナアレイは、前記第２の５Ｇ周波数帯域で動作するよう夫々構成された２つのアンテナアレイを含む。
例６２２で、例６１２乃至６２１のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つのアンテナアレイは、ＷｉＧｉｇ周波数帯域で動作するよう構成されたアンテナアレイを含む。
例６２３で、例６１２乃至６２２のうちのいずれか１つ以上の例の対象は、任意に、Ｇ周波数帯域を含む。
例６２４で、例６１２乃至６２３のうちのいずれか１つ以上の例の対象は、任意に、Ｇ周波数帯域を含む。
例６２５で、例６１２乃至６２４のうちのいずれか１つ以上の例の対象は、任意に、Ｇ周波数帯域を含む。
例６２６で、例６１５乃至６２５のうちのいずれか１つ以上の例の対象は、任意に、Ｇ周波数帯域を含む。
例６２７で、例６１２乃至６２６のうちのいずれか１つ以上の例の対象において、任意に、前記第１トランシーバは、第３ブロードバンド信号を供給するよう構成される第３ＤＡＣと、ＷｉＧｉｇ周波数帯域においてＲＦ信号を供給するよう構成されるＤＰＬＬと、前記第３ＤＡＣへ及び前記第３ＤＰＬＬへ接続される第３ミキサとを含み、前記第３ミキサは、前記ＷｉＧｉｇ周波数帯域におけるＲＦ信号へ前記第３ブロードバンド信号を変換するよう構成される。
例６２８で、例６１５乃至６２７のうちのいずれか１つ以上の例の対象は、任意に、第１の複数のバンドパスフィルタを更に含む前記第１トランシーバを含み、前記第１の５Ｇ周波数帯域における前記水平偏波ＲＦ信号は、前記第１の５Ｇ周波数帯域にフィルタをかけるよう構成された前記第１バンドパスフィルタのうちの第１フィルタを介して前記伝送線路へ送られ、前記第２の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号は、前記第２の５Ｇ周波数帯域にフィルタをかけるよう構成された前記第１バンドパスフィルタのうちの第２フィルタを介して前記伝送線路へ送られ、前記ＷｉＧｉｇ周波数帯域における前記ＲＦ信号は、前記ＷｉＧｉｇ周波数帯域にフィルタをかけるよう構成された前記第１バンドパスフィルタのうちの第３フィルタを介して前記伝送線路へ送られ、前記局所発振器ＲＦ信号は、前記局所発振器周波数にフィルタをかけるよう構成された前記第１バンドパスフィルタのうちの第４フィルタを介して前記伝送線路へ送られる。
例６２９で、例６２８の対象は、任意に、第２の複数のバンドパスフィルタを更に含む前記第２トランシーバを含み、前記第１の５Ｇ周波数帯域における前記水平偏波ＲＦ信号は、前記第１の５Ｇ周波数帯域にフィルタをかけるよう構成された前記第２のバンドパスフィルタのうちの第１フィルタを介して前記伝送線路から受信され、前記第２の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号は、前記第２の５Ｇ周波数帯域にフィルタをかけるよう構成された前記第２のバンドパスフィルタのうちの第２フィルタを介して前記伝送線路から受信され、前記ＷｉＧｉｇ周波数帯域における前記ＲＦ信号は、前記ＷｉＧｉｇ周波数帯域にフィルタをかけるよう構成された前記第２のバンドパスフィルタのうちの第３フィルタを介して前記伝送線路から受信され、前記局所発振器ＲＦ信号は、前記局所発振器周波数にフィルタをかけるよう構成された第２のバンドパスフィルタのうちの第４フィルタを介して前記伝送線路から受信される。
例６３０で、例６１２乃至６２９のうちのいずれか１つ以上の例の対象は、任意に、前記第２トランシーバに位置し、該第２トランシーバを制御するよう構成されるラジオトランシーバ制御システムを含み、該ラジオトランシーバ制御システムは、前記第１トランシーバによって該第１トランシーバ内のローパスフィルタを経て前記伝送線路にわたって送信され、そして、前記伝送線路にわたって前記第２トランシーバによって該第２トランシーバ内のローパスフィルタを経て受信されるクロック情報を受信するよう構成される。
例６３１で、例６３０の対象において、任意に、前記クロック情報は、前記第１トランシーバにおいて第３ＤＰＬＬへ結合された基準クロックによって生成される。
例６３２で、例６３０乃至６３１のうちのいずれか１つ以上の例の対象において、任意に、前記ラジオトランシーバ制御システムは、前記第１トランシーバにおいて前記第３ＤＰＬＬへ結合された制御モデムによって送信された制御情報を受信するよう構成され、前記制御モデムは、プロセッサからの前記制御情報及び前記第３ＤＰＬＬからのクロッキング情報を受信し、前記第３ＤＰＬＬの周波数にフィルタをかけるよう構成された前記第１のバンドパスフィルタのうちの第５フィルタを経て前記伝送線路にわたって前記制御情報を送信する。
例６３３で、例６３２の対象において、任意に、前記制御情報は、前記第３ＤＰＬＬの周波数にフィルタをかけるよう構成された前記第２のバンドパスフィルタのうちの第５フィルタを経て前記伝送線路にわたって前記第２トランシーバによって受信される。
例６３４で、例６１２乃至６３３のうちのいずれか１つ以上の例の対象は、任意に、Ｇ周波数帯域を含む。
例６３５で、例６３４の対象は、任意に、Ｇ周波数帯域を含む。
例６３６で、例６３４乃至６３５のうちのいずれか１つ以上の例の対象は、任意に、Ｇ周波数帯域を含む。
例６３７で、例６３４乃至６３６のうちのいずれか１つ以上の例の対象において、任意に、第１の変換後に存在する同相及び直交（ＩＱ）インバランスを解消するよう、前記第１の変換後にループバック試験が実行される。
例６３８は、デュアルコンバージョン無線周波数（ＲＦ）システムであって：ブロードバンド信号を供給するよう構成されるデジタルアナログ変換器（ＤＡＣ）と；第１の５Ｇ周波数帯域においてＲＦ信号を供給するよう構成される第１デジタル位相ロックループ（ＤＰＬＬ）と；前記第１の５Ｇ周波数帯域における前記ＲＦ信号を、前記第１の５Ｇ周波数帯域よりも低い第２の５Ｇ周波数帯域におけるＲＦ信号へダウンコンバートする周波数変換器と；前記ＤＡＣへ及び前記周波数変換器へ接続される第１ミキサと；当該システムを試験モードにセットするよう構成され、前記第２の５Ｇ周波数帯域でのＲＦ信号エラーの試験及びその補正を可能にする少なくとも１つのスイッチと；第３の５Ｇ周波数帯域でのＲＦ信号を供給するよう構成される第２ＤＰＬＬと；前記第１ミキサの出力へ及び前記第２ＤＰＬＬへ接続され、前記第２の５Ｇ周波数帯域でのＲＦ信号エラーの補正の後に、前記第２の５Ｇ周波数帯域におけるＲＦ信号を、前記第２の５Ｇ周波数帯域よりも高い第４の５Ｇ周波数帯域におけるＲＦ信号へ変換するよう構成される第２ミキサとを含む前記デュアルコンバージョンＲＦシステムである。
例６３９で、例６３８の対象において、任意に、前記ＲＦ信号エラーは、同相及び直交（ＩＱ）インバランスを含む。
例６４０で、例６３８乃至６３９のうちのいずれか１つ以上の例の対象は、任意に、Ｇ周波数帯域を含む。
例６４１で、例６１７乃至６４０のうちのいずれか１つ以上の例の対象は、任意に、Ｇ周波数帯域を含む。
例６４２で、例６１７乃至６４１のうちのいずれか１つ以上の例の対象は、任意に、第１の複数のバンドパスフィルタを更に含む前記第１トランシーバを含み、前記第１の５Ｇ周波数帯域における前記水平偏波ＲＦ信号は、前記第１の５Ｇ周波数帯域にフィルタをかけるよう構成された前記第１バンドパスフィルタのうちの第１フィルタを介して前記伝送線路へ送られ、前記第２の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号は、前記第２の５Ｇ周波数帯域にフィルタをかけるよう構成された前記第１バンドパスフィルタのうちの第２フィルタを介して前記伝送線路へ送られ、前記ＷｉＧｉｇ周波数帯域における前記ＲＦ信号は、前記ＷｉＧｉｇ周波数帯域にフィルタをかけるよう構成された前記第１バンドパスフィルタのうちの第３フィルタを介して前記伝送線路へ送られ、前記局所発振器ＲＦ信号は、前記局所発振器周波数にフィルタをかけるよう構成された前記第１バンドパスフィルタのうちの第４フィルタを介して前記伝送線路へ送られる。
例６４３で、例６４２の対象は、任意に、第２の複数のバンドパスフィルタを更に含む前記第２トランシーバを含み、前記第１の５Ｇ周波数帯域における前記水平偏波ＲＦ信号は、前記第１の５Ｇ周波数帯域にフィルタをかけるよう構成された前記第２のバンドパスフィルタのうちの第１フィルタを介して前記伝送線路から受信され、前記第２の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号は、前記第２の５Ｇ周波数帯域にフィルタをかけるよう構成された前記第２のバンドパスフィルタのうちの第２フィルタを介して前記伝送線路から受信され、前記ＷｉＧｉｇ周波数帯域における前記ＲＦ信号は、前記ＷｉＧｉｇ周波数帯域にフィルタをかけるよう構成された前記第２のバンドパスフィルタのうちの第３フィルタを介して前記伝送線路から受信され、前記局所発振器ＲＦ信号は、前記局所発振器周波数にフィルタをかけるよう構成された第２のバンドパスフィルタのうちの第４フィルタを介して前記伝送線路から受信される。
例６４４は、複数のベースバンド信号を受信し、該複数のベースバンド信号を第１の５Ｇ周波数帯域における水平偏波無線周波数（ＲＦ）信号及び第２の５Ｇ周波数帯域における垂直偏波ＲＦ信号へアップコンバートし、該アップコンバートされたＲＦ信号を伝送線路にわたって送信するよう構成される第１トランシーバと；前記第２の５Ｇ周波数帯域における水平偏波ＲＦ信号への前記第１の５Ｇ周波数帯域における前記水平偏波ＲＦ信号の変換と、前記第２の５Ｇ周波数帯域における前記変換された水平偏波ＲＦ信号の送信と、前記第２の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号の送信とを可能にする第１構成にあり、前記第２の５Ｇ周波数帯域における前記水平偏波ＲＦ信号及び前記第２の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号がアンテナサブシステムへ送信される複数のスイッチ、又は前記第１の５Ｇ周波数帯域における水平偏波ＲＦ信号への前記第２の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号の変換と、前記第１の５Ｇ周波数帯域における前記変換された水平偏波ＲＦ信号の送信と、前記第１の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号の送信とを可能にする第２構成にあり、前記第１の５Ｇ周波数帯域における前記水平偏波ＲＦ信号及び前記第１の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号が前記アンテナサブシステムへ送信される複数のスイッチを含む第２トランシーバとを含み、前記伝送線路は、前記第１トランシーバと前記第２トランシーバとの間に接続され、前記第１トランシーバと前記第２トランシーバとの間の前記アップコンバートされたＲＦ信号の唯一の導体であるよう構成され、前記第２の５Ｇ周波数帯域は、デュアルトランシーバシステムに関連する使用中のシステムが位置する地理においてサポートされている５Ｇエコシステム周波数帯域であり、前記第１の５Ｇ周波数帯域は、前記地理においてサポートされていない５Ｇエコシステム周波数帯域であり、前記第１トランシーバ、前記第２トランシーバ及び前記伝送線路は、モバイルデバイスの部分を含み、前記第１構成にある複数のスイッチ及び前記第２構成にある複数のスイッチは、同じ複数のスイッチであり、該複数のスイッチは更に、前記モバイルデバイスの位置に基づき、又はインターネットへのアクセス又はその使用のためのサービスを前記モバイルデバイスへ提供するインターネット・サービス・プロバイダに基づき前記第１構成へ又は前記第２構成へ自動的にセットされるよう構成される、デュアルトランシーバシステムである。
例６４５は、複数の周波数帯域においてアンテナサブシステムへＲＦ信号を送信する方法である。当該方法は、複数のベースバンド信号を受信し、該複数のベースバンド信号を第１の５Ｇ周波数帯域における水平偏波無線周波数（ＲＦ）信号及び第２の５Ｇ周波数帯域における垂直偏波ＲＦ信号へアップコンバートし、該アップコンバートされたＲＦ信号を伝送線路にわたって送信するよう第１トランシーバを構成することと；前記アップコンバートされたＲＦ信号を前記伝送線路にわたって受信し、前記第１の５Ｇ周波数帯域における前記水平偏波ＲＦ信号を前記第２の５Ｇ周波数帯域における水平偏波ＲＦ信号へダウンコンバートし、前記第２の５Ｇ周波数帯域における前記水平偏波ＲＦ信号及び前記第２の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号をアンテナサブシステムへ送信するよう第２トランシーバを構成することと；前記第１トランシーバから前記第２トランシーバへの前記アップコンバートされたＲＦ信号の唯一の導体であるよう前記伝送線路を構成することとを含む。
例６４６で、例６４５の対象は、任意に、前記伝送線路にわたってＷｉＧｉｇ周波数帯域でＲＦ信号を送信するよう前記第１トランシーバを構成することと、前記伝送線路にわたって前記ＷｉＧｉｇ周波数帯域で前記送信されたＲＦ信号を受信するよう、且つ、該受信されたＲＦ信号を前記ＷｉＧｉｇ周波数帯域で前記アンテナサブシステムへ送信するよう前記第２トランシーバを構成することとを含む。
例６４７で、例６４５乃至６４６のうちのいずれか１つ以上の例の対象は、任意に、前記第２の５Ｇ周波数帯域における前記水平偏波ＲＦ信号への前記第１の５Ｇ周波数帯域における前記水平偏波ＲＦ信号の変換を可能にし、前記第２の５Ｇ周波数帯域における前記変換された水平偏波ＲＦ信号を送信し、前記第２の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号を送信し、前記第２の５Ｇ周波数帯域における前記水平偏波ＲＦ信号及び前記第２の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号がアンテナサブシステムへ送信されるように前記第２トランシーバ内の複数のスイッチを構成することを含む。
例６４８で、例６４７の対象は、任意に、５Ｇ周波数帯域を含む。
例６４９で、例６４５乃至６４８のうちのいずれか１つ以上の例の対象は、任意に、前記第１の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号への前記第２の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号の変換を可能にし、前記第１の５Ｇ周波数帯域における前記変換された垂直偏波ＲＦ信号を送信し、前記第１の５Ｇ周波数帯域における前記水平偏波ＲＦ信号を送信し、前記第１の５Ｇ周波数帯域における前記水平偏波ＲＦ信号及び前記第１の５Ｇ周波数帯域における前記垂直偏波ＲＦ信号が前記アンテナサブシステムへ送信されるように前記第２トランシーバ内の複数のスイッチを構成することを含む。
例６５０で、例６４９の対象は、任意に、５Ｇ周波数帯域を含む。
例６５１で、例６４５乃至６５０のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナサブシステムは少なくとも１つのアンテナアレイを含み、当該方法は、多入力多出力（ＭＩＭＯ）動作のために前記少なくとも１つのアンテナアレイを構成することを更に含む。
例６５２で、例６５１の対象は、任意に、垂直偏波情報ストリーム及び水平偏波情報ストリームを放射するよう、ＭＩＭＯ動作のために構成される前記少なくとも１つのアンテナアレイを構成することを含む。
例６５３で、例６５１乃至６５２のうちのいずれか１つ以上の例の対象は、任意に、Ｇ周波数帯域を含む。
例６５４で、例６５１乃至６５３のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つのアンテナアレイはデュアルアンテナアレイを含み、当該方法は、ＷｉＧｉｇ周波数帯域で動作するよう前記デュアルアンテナアレイを構成することを更に含む。
例６５５で、例６４５乃至６５４のうちのいずれか１つ以上の例の対象は、任意に、Ｇ周波数帯域を含む。
例６５６で、例６４５乃至６５５のうちのいずれか１つ以上の例の対象は、任意に、前記第１トランシーバによって該第１トランシーバ内のローパスフィルタを経て前記伝送線路にわたって送信されるクロック情報を受信することによって、前記第２トランシーバを制御するよう、前記第２トランシーバに位置するラジオトランシーバ制御システムを構成することを含み、前記クロック情報は、前記伝送線路にわたって前記第２トランシーバによって該第２トランシーバ内のローパスフィルタを経て受信される。
例６５７で、例６５６の対象において、任意に、前記クロック情報は、前記第１トランシーバにおいて第３ＤＰＬＬへ結合された基準クロックによって生成される。
例６５８で、例６５７の対象は、任意に、前記第１トランシーバ内の前記第３ＤＰＬＬへ結合された制御モデムによって送信された制御情報を受信することによって、前記第２トランシーバを制御するよう前記ラジオトランシーバ制御システムを構成することを含み、前記制御モデムは、プロセッサから前記制御情報を受信し且つ前記第３ＤＰＬＬからクロッキング情報を受信し、そして、前記第３ＤＰＬＬの周波数にフィルタをかけるよう構成されるバンドパスフィルタを経て前記伝送線路にわたって前記制御情報を送信する。
例６５９で、例６５８の対象において、任意に、前記制御情報は、前記伝送線路にわたって前記第２トランシーバによって該第２トランシーバ内のバンドパスフィルタを経て受信され、該バンドパスフィルタは、前記第３ＤＰＬＬの周波数にフィルタをかけるよう構成される。
例６６０で、例６４５乃至６５９のうちのいずれか１つ以上の例の対象は、任意に、Ｇ周波数帯域を含む。
例６６１で、例６６０の対象は、任意に、Ｇ周波数帯域を含む。
例６６２は、無線周波数（ＲＦ）システムにおけるデュアルコンバージョンの方法であって：ブロードバンド信号を供給するようデジタルアナログ変換器（ＤＡＣ）を構成することと；第１の５Ｇ周波数帯域においてＲＦ信号を供給するよう第１デジタル位相ロックループ（ＤＰＬＬ）を構成することと；前記第１の５Ｇ周波数帯域における前記ＲＦ信号を、前記第１の５Ｇ周波数帯域よりも低い第２の５Ｇ周波数帯域におけるＲＦ信号へダウンコンバートするよう周波数変換器を構成することと；第１ミキサを前記ＤＡＣへ及び前記周波数変換器へ接続することと；前記第２の５Ｇ周波数帯域でのＲＦ信号エラーの試験及びその補正を可能にするよう当該ＲＦシステムをループバックモードに設定することと；第３の周波数でＲＦ信号を供給するよう第２ＤＰＬＬを構成することと；第２ミキサを前記第１ミキサの出力へ及び前記第２ＤＰＬＬへ接続することと；前記第２の５Ｇ周波数帯域でのＲＦ信号エラーの補正の後に、前記第２の５Ｇ周波数帯域におけるＲＦ信号を、前記第２の５Ｇ周波数帯域よりも高い第４の５Ｇ周波数帯域におけるＲＦ信号へ変換するよう前記第２ミキサを構成することとを含む方法である。
例６６３で、例６６１乃至６６２のうちのいずれか１つ以上の例の対象において、任意に、前記ＲＦ信号エラーは、同相及び直交（ＩＱ）インバランスを含む。
例６６４で、例６６１乃至６６３のうちのいずれか１つ以上の例の対象は、任意に、Ｇ周波数帯域を含む。
例６６５は、通信デバイスの装置である。当該装置は、デジタルポーラー送信器を有してよい。該デジタルポーラー送信器は、矩形ポーラー変換器と、デジタル時間変換器（ＤＴＣ）と、出力発振器とを有してよい。前記矩形ポーラー変換器は、該矩形ポーラー変換に供給された矩形入力信号に基づきポーラー出力信号を生成するよう構成されてよい。前記ＤＴＣは、無線周波数（ＲＦ）発振器信号を受信し、それに応えて、前記ポーラー出力信号に基づきＤＴＣ出力信号を供給するよう構成されてよい。前記出力発振器は、前記ＤＴＣ出力信号を受信し、発振器信号をミリメートル波周波数で出力するよう構成されてよい。
例６６６で、例６６５の対象において、任意に、前記出力発振器は、パルス整形器及び注入発振器を有してよい。前記パルス整形器は、前記ＤＴＣ出力信号を受信し、前記ミリメートル波周波数での前記ＤＴＣ出力信号の高調波を供給するよう構成されてよい。前記注入発振器は、前記パルス整形器から前記高調波を受信し、前記発振器信号を前記高調波に同期させて前記ミリメートル波周波数での前記発振器信号を生成するよう構成されてよい。
例６６７で、例６６６の対象において、任意に、前記パルス整形器及び前記注入発振器は、積分回路を形成する。
例６６８で、例６６７の対象において、任意に、前記積分回路は、タンク回路及び注入同期回路を有してよい。前記タンク回路は、前記ミリメートル波周波数で共振するよう構成されるインダクタキャパシタ結合を有してよい。前記注入同期回路は、前記ＤＴＣ出力信号の前記高調波を受信し、前記タンク回路を前記ミリメートル波周波数で共振させるよう構成されてよい。前記注入同期回路は、前記ＤＴＣ出力信号の前記高調波が電流を前記タンク回路に注入するようゲート電圧として供給される直列接続トランジスタを有してよい。
例６６９で、例６６５乃至６６８のうちのいずれか１つ以上の例の対象において、任意に、前記ＤＴＣは、異なる時点でトリガされるよう構成される複数の個別ＤＴＣを有するタイムインターリーブＤＴＣを有してよい。
例６７０で、例６６９の対象において、任意に、前記デジタルポーラー送信器は、前記矩形ポーラー変換器からの前記ポーラー出力信号をデジタルワードに変換し、該デジタルワードを、前記ＤＴＣ出力信号を生成すべく前記複数の個別ＤＴＣへ供給するシリアルパラレル変換器を更に有してよい。
例６７１で、例６７０の対象において、任意に、前記タイムインターリーブＤＴＣは、前記個別ＤＴＣからの出力を結合して前記ＤＴＣ出力信号を生成するよう構成される論理コンバイナを更に有してよい。
例６７２で、例６６５乃至６７１のうちのいずれか１つ以上の例の対象において、任意に、前記ＤＴＣは、前記ＤＴＣ出力信号の生成において位相変調を導入するように、前記ＲＦ発振器信号のエッジを周期ごとに動的に遅延させるよう構成されてよい。
例６７３で、例６７２の対象において、任意に、前記デジタルポーラー送信器は、前記ＲＦ発振器信号の周波数を中間周波数に低減するよう構成されるマルチモジュラス（multi-modulus）分周器と、前記中間周波数を受け、それに応じてそれに基づきより高い周波数で自己整合位相信号を生成するよう構成されるデジタル制御式エッジ補間器とを更に有してよい。
例６７４で、例６６５乃至６７３のうちのいずれか１つ以上の例の対象は、任意に、前記出力発振器信号に依存する信号を送信するよう構成され得るアンテナを含む。
例６７５は、ミリメートル波周波数を供給する方法である。当該方法は、基準発振信号を受信し、多段処理を用いて、前記基準発振信号に基づきミリメートル波周波数で位相変調出力信号を生成することを有してよい。前記多段処理は、前記基準発振信号の周波数をより低い周波数の信号に低減することと、入力信号に応じて、デジタル時間変換器（ＤＴＣ）で前記より低い周波数の信号の位相を変調して、前記より低い周波数の信号の周波数よりも高い周波数で位相変調信号を生成することと、前記ＤＴＣから発振器回路へ前記位相変調信号を送ることと、該位相変調信号に基づき前記発振器回路で前記ミリメートル波周波数での位相変調出力信号を生成することとを有してよい。
例６７４で、例６７５の対象において、任意に、前記ミリメートル波周波数で前記位相変調出力信号を生成することは、前記位相変調信号の高調波を増幅し、前記発振器回路の発振器信号を前記高調波に同期させて出力発振器信号を生成することを有してよい。
例６７７で、例６７６の対象において、任意に、前記発振器回路の前記発振器信号を前記高調波に同期させることは、直列接続トランジスタにより電流をタンク回路に注入して、該タンク回路をミリメートル波周波数で共振させることを有してよい。
例６７８で、例６７５乃至６７７のうちのいずれか１つ以上の例の対象において、任意に、前記より低い周波数の信号の位相を変調することは、前記ＤＴＣの複数の個別ＤＴＣへデジタルワードを供給することを有してよい。前記デジタルワードは、前記入力信号に依存してよい。前記変調することは、前記デジタルワードに基づき前記個別ＤＴＣをトリガすることを更に有してよい。
例６７９で、例６７８の対象において、任意に、前記より低い周波数の信号の位相を変調することは、矩形入力信号をポーラー出力信号に変換し、該ポーラー出力信号に基づき、前記デジタルワードの並列コピーを生成して、該デジタルワードのコピーを前記個別ＤＴＣへ送ることを有してよい。
例６８０で、例６７９の対象において、任意に、前記より低い周波数の信号の位相を変調することは、前記位相変調信号を生成するよう前記個別ＤＴＣからの出力を論理結合することを有してよい。
例６８１で、例６７５乃至６８０のうちのいずれか１つ以上の例の対象において、任意に、前記より低い周波数の信号の位相を変調することは、位相変調を導入して前記位相変調信号を生成するよう前記基準発振信号のエッジを周期ごとに動的に遅延させることを有してよい。
例６８２で、例６８１の対象は、任意に、前記より低い周波数の信号に基づき自己整合位相信号を生成するようエッジ補間を使用することを含む。
例６８３は、デジタルポーラー送信器の装置である。当該装置は、矩形入力信号をデジタル時間変換器（ＤＴＣ）のためのポーラー出力信号に変換する手段と；基準発振信号を受信する手段と；該基準発振信号の周波数をより低い周波数の信号へと低減する手段と；入力信号に応じて、前記ＤＴＣで前記より低い周波数の信号の位相を変調して、前記より低い周波数の信号よりも高い周波数で位相変調信号を生成する手段と；該位相変調信号を前記ＤＴＣから発振器回路へ送る手段と；前記位相変調信号に基づき前記発振器回路で前記ミリメートル波周波数での位相変調出力信号を生成する手段とを有してよい。
例６８４で、例６８３の対象は、任意に、前記位相変調信号の高調波を増幅し、前記発振器回路の発振器信号を前記高調波に同期させて出力発振器信号を生成する手段を含む。
例６８５で、例６８４の対象は、任意に、直列接続トランジスタにより電流をタンク回路に注入して、該タンク回路をミリメートル波周波数で共振させる手段を含む。
例６８６で、例６８３乃至６８５のうちのいずれか１つ以上の例の対象は、任意に、前記ＤＴＣの複数の個別ＤＴＣへ、前記入力信号に依存するデジタルワードを供給する手段と、該デジタルワードに基づき前記個別ＤＴＣをトリガする手段とを含む。
例６８７で、例６８６の対象は、任意に、ポーラー出力信号に基づき、前記個別ＤＴＣへ送るべき前記デジタルワードの並列コピーを生成する手段を含む。
例６８８で、例６８７の対象は、任意に、前記位相変調信号を生成するよう前記個別ＤＴＣからの出力を論理結合する手段を含む。
例６８９で、例６８３乃至６８８のうちのいずれか１つ以上の例の対象は、任意に、位相変調を導入して前記位相変調信号を生成するよう前記基準発振信号のエッジを周期ごとに動的に遅延させる手段を含む。
例６９０で、例６８９の対象は、任意に、前記より低い周波数の信号に基づき自己整合位相信号を生成するようエッジ補間を使用する手段を含む。
例６９１は、通信デバイスの１つ以上のプロセッサによって実行される命令を記憶しているコンピュータ可読記憶媒体である。前記１つ以上のプロセッサは、基準発振信号の周波数をより低い周波数の信号へと低減するよう前記通信デバイスを構成してよい。前記１つ以上のプロセッサは、デジタル時間変換器（ＤＴＣ）で前記より低い周波数の信号の位相を変調して、前記基準発振信号の周波数で位相変調信号を生成するよう前記通信デバイスを更に構成してよい。前記１つ以上のプロセッサは、前記ＤＴＣから発振器回路へ前記位相変調信号を送るよう前記通信デバイスを更に構成してよい。前記１つ以上のプロセッサは、前記位相変調信号に基づき前記発振器回路で前記ミリメートル波周波数での位相変調出力信号を生成するよう前記通信デバイスを更に構成してよい。
例６９２で、例６９１の対象において、任意に、前記１つ以上のプロセッサは、前記位相変調信号の高調波を増幅し、前記発振器回路の発振器信号を前記高調波に同期させて出力発振器信号を生成するよう前記通信デバイスを更に構成してよい。
例６９３で、例６９２の対象において、任意に、前記１つ以上のプロセッサは、直列接続トランジスタにより電流をタンク回路に注入して、該タンク回路をミリメートル波周波数で共振させるよう前記通信デバイスを更に構成してよい。
例６９４で、例６９１乃至６９３のうちのいずれか１つ以上の例の対象において、任意に、前記１つ以上のプロセッサは、矩形入力信号をポーラー出力信号に変換するよう前記通信デバイスを更に構成してよい。前記１つ以上のプロセッサは、デジタルワードを前記ＤＴＣの複数の個別ＤＴＣへ供給するよう前記通信デバイスを更に構成してよい。前記デジタルワードは、前記入力信号に依存してよい。前記１つ以上のプロセッサは、前記デジタルワードに基づき前記個別ＤＴＣをトリガするよう前記通信デバイスを更に構成してよい。
例６９５で、例６９４の対象において、任意に、前記１つ以上のプロセッサは、ポーラー出力信号に基づき、前記個別ＤＴＣへ送るべき前記デジタルワードの並列コピーを生成するよう前記通信デバイスを更に構成してよい。
例６９６で、例６９５の対象において、任意に、前記１つ以上のプロセッサは、前記位相変調信号を生成するよう前記個別ＤＴＣからの出力を論理結合するよう前記通信デバイスを更に構成してよい。
例６９７で、受信器の装置である。当該装置は、フィードフォワード型等化器（ＦＦＥ）を有してよい。該ＦＦＥは、直列に接続された複数のＦＦＥ段を有してよく、該複数のＦＦＥ段へは、垂直及び水平に偏波された同相（Ｉ）及び直交位相（Ｑ）信号が並行して供給される。各ＦＦＥ段は、複数の遅延を有してよい。前記垂直及び水平に偏波されたＩ及びＱ信号は、各遅延に隣接したタップで交差結合されてよい。該交差結合は、交差結合された垂直及び水平に偏波されたＩ及びＱ信号を供給するよう構成されてよい。
例６９８で、例６９７の対象において、任意に、前記遅延は、水平偏波されたＩ入力信号が供給される水平偏波Ｉ信号線での水平Ｉ遅延と、水平偏波されたＱ入力信号が供給される水平偏波Ｑ信号線での水平Ｑ遅延と、垂直偏波されたＩ入力信号が供給される垂直偏波Ｉ信号線での垂直偏波Ｉ遅延と、垂直偏波されたＱ入力信号が供給される垂直偏波Ｑ信号線での垂直偏波Ｑ遅延とを有してよい。
例６９９で、例６９７乃至６９８のうちのいずれか１つ以上の例の対象において、任意に、各交差結合は、重み付けされた垂直偏波Ｉ信号を生成するよう当該交差結合へ供給された前記垂直偏波されたＩ信号を重み付けするよう夫々構成された乗算器の第１の組と、重み付けされた水平偏波Ｉ信号を生成するよう当該交差結合へ供給された前記水平偏波されたＩ信号を重み付けするよう夫々構成された乗算器の第２の組と、重み付けされた垂直偏波Ｑ信号を生成するよう当該交差結合へ供給された前記垂直偏波されたＱ信号を重み付けするよう夫々構成された乗算器の第３の組と、重み付けされた水平偏波Ｑ信号を生成するよう当該交差結合へ供給された前記水平偏波されたＱ信号を重み付けするよう夫々構成された乗算器の第４の組とを有してよい。
例７００で、例６９９の対象において、任意に、前記乗算器の第１、第２、第３及び第４の組の少なくとも一部の重み係数は互いと無関係である。
例７０１で、例７００の対象において、任意に、前記乗算器の第１、第２、第３及び第４の組の少なくとも１つの重み係数は、前記乗算器の第１、第２、第３及び第４の組の少なくとも他の１つの重み係数と無関係である。
例７０２で、例７００乃至７０１のうちのいずれか１つ以上の例の対象において、任意に、前記乗算器の第１、第２、第３及び第４の組の１つ内の各重み係数は、前記乗算器の第１、第２、第３及び第４の組の当該１つ内の他の重み係数と無関係である。
例７０３で、例６９９乃至７０２のうちのいずれか１つ以上の例の対象において、任意に、各交差結合は、結合されたＩ水平偏波信号を供給するよう前記重み付けされた水平偏波Ｉ信号のうちの第１信号、前記重み付けされた垂直偏波Ｑ信号のうちの第１信号、及び前記重み付けされた水平偏波Ｑ信号のうちの第１信号と結合された前記重み付けされた垂直偏波Ｉ信号のうちの第１信号と、結合された垂直偏波Ｉ信号を供給するよう前記重み付けされた垂直偏波Ｉ信号のうちの第２信号、前記重み付けされた垂直偏波Ｑ信号のうちの第２信号、及び前記重み付けされた水平偏波Ｑ信号のうちの第２信号と結合された前記水平偏波されたＩ信号の第２信号と、結合されたＱ水平偏波信号を供給するよう前記重み付けされた水平偏波Ｉ信号のうちの第３信号、前記重み付けされた垂直偏波Ｉ信号のうちの第３信号、及び前記重み付けされた水平偏波Ｑ信号のうちの第３信号と結合された前記重み付けされた垂直偏波Ｑ信号のうちの第３信号と、結合された垂直偏波Ｑ信号を供給するよう前記重み付けされた垂直偏波Ｉ信号のうちの第４信号、前記重み付けされた垂直偏波Ｑ信号のうちの第４信号、及び前記重み付けされた水平偏波Ｉ信号のうちの第４信号と結合された前記重み付けされた水平偏波Ｑ信号のうちの第４信号を有してよい。
例７０４で、例６９９乃至７０３のうちのいずれか１つ以上の例の対象において、任意に、前記複数のＦＦＥ段のうちの１つで、各交差結合の前記結合されたＩ水平偏波信号は、前記複数のＦＦＥ段のうちの当該１つからの出力水平偏波Ｉ信号を形成するよう結合されてよく、該出力水平偏波Ｉ信号は、他のＦＦＥ段への入力水平偏波Ｉ信号として、又は当該ＦＦＥの出力水平偏波Ｉ信号として供給されてよい。当該ＦＦＥ段で、各交差結合の前記結合された垂直偏波Ｉ信号は、前記複数のＦＦＥ段のうちの当該１つからの出力垂直偏波Ｉ信号を形成するよう結合されてよく、該出力垂直偏波Ｉ信号は、前記他のＦＦＥへの入力垂直偏波Ｉ信号として、又は当該ＦＦＥの出力垂直偏波Ｉ信号として供給されてよい。当該ＦＦＥ段で、各交差結合の前記結合されたＱ水平偏波信号は、前記複数のＦＦＥ段のうちの当該１つからの出力水平偏波Ｑ信号を形成するよう結合されてよく、該出力水平偏波Ｑ信号は、前記他のＦＦＥ段への入力水平偏波Ｑ信号として、又は当該ＦＦＥの出力水平偏波Ｑ信号として供給されてよく、各交差結合の前記結合された垂直偏波Ｑ信号は、前記複数のＦＦＥ段のうちの当該１つからの出力垂直偏波Ｑ信号を形成するよう結合されてよく、該出力垂直偏波Ｑ信号は、前記他のＦＦＥへの入力垂直偏波Ｑ信号として、又は当該ＦＦＥの出力垂直偏波Ｑ信号として供給されてよい。
例７０５で、例６９７乃至７０４のうちのいずれか１つ以上の例の対象において、任意に、タップの数は、各ＦＦＥ段において同じである。
例７０６で、例６９７乃至７０５のうちのいずれか１つ以上の例の対象において、任意に、少なくとも１つのＦＦＥ段におけるタップの数は、少なくとも１つの他のＦＦＥ段におけるタップの数と異なる。
例７０７で、例７０６の対象において、任意に、タップの数は、前記複数のＦＦＥ段にわたって徐々に減る。
例７０８で、例６９９乃至７０７のうちのいずれか１つ以上の例の対象において、任意に、タップの数は、相殺されるべきプレカーソル（pre-cursor）符号間干渉（ＩＳＩ）の数に対応し、各タップは、異なるプレカーソルＩＳＩタイプを相殺するよう構成される。
例７０９で、例７０８の対象において、任意に、各ＦＦＥ段は、垂直偏波Ｉ（ＶＩ）信号、水平偏波Ｉ（ＨＩ）信号、垂直偏波Ｑ（ＶＱ）信号、及び水平偏波Ｑ（ＨＱ）信号を有し、前記ＦＦＥは、ＶＩ－ｔｏ－ＶＩ、ＶＱ－ｔｏ－ＶＱ、ＨＩ－ｔｏ－ＨＩ、ＨＱ－ｔｏ－ＨＱ ＩＳＩを含む直接ＩＳＩと、ＶＩ－ｔｏ－ＶＱ、ＶＩ－ｔｏ－ＨＩ、ＶＩ－ｔｏ－ＨＱ、ＶＱ－ｔｏ－ＶＩ、ＶＱ－ｔｏ－ＨＩ、ＶＱ－ｔｏ－ＨＱ、ＨＩ－ｔｏ－ＶＩ、ＨＩ－ｔｏ－ＶＱ、ＨＩ－ｔｏ－ＨＱ、ＨＱ－ｔｏ－ＶＩ、ＨＱ－ｔｏ－ＶＱ、ＨＱ－ｔｏ－ＨＩ ＩＳＩを含むクロストークＩＳＩとを相殺するよう構成される。
例７１０で、例６９７乃至７０９のうちのいずれか１つ以上の例の対象において、任意に、各ＦＦＥ段における前記垂直及び水平に偏波されたＩ及びＱ信号のための各重み係数は、当該ＦＦＥが動作中であるときに調整される。
例７１１で、例７１０の対象において、任意に、前記重み係数は、最初のタップを除いて、収束及び安定化より前に、夫々最初に、予め定義された値にセットされる。
例７１２で、例６９７乃至７１１のうちのいずれか１つ以上の例の対象は、任意に、入力信号を前記ＦＦＥへ供給するアンテナを含む。
例７１３は、アナログ信号等化を提供する方法である。当該方法は、複数のタイプの信号をフィードフォワード型等化器（ＦＦＥ）の複数の直列接続されたＦＦＥ段へ供給することを有してよい。前記複数のタイプの信号は、垂直及び水平に偏波された同相（Ｉ）及び直交位相（Ｑ）信号（ＶＩ、ＶＱ、ＨＩ及びＨＱ信号）を有してよい。当該方法は、前記ＦＦＥ段のうちの第１ＦＦＥ段で、複数組の遅延されたＶＩ、ＶＱ、ＨＩ及びＨＱ信号を形成するよう、入力されたＶＩ、ＶＱ、ＨＩ及びＨＱ信号を、遅延の連続を通じて遅延させることを更に有してよい。各組の遅延されたＶＩ、ＶＱ、ＨＩ及びＨＱ信号は、複数のタップのうちの異なるタップと関連付けられてよい。当該方法は、前記ＦＦＥ段のうちの前記第１ＦＦＥ段で、複数のタイプの重み係数の夫々により各タップで前記ＶＩ、ＶＱ、ＨＩ及びＨＱ信号の夫々を重み付けして、当該タップでＶＩ、ＶＱ、ＨＩ及びＨＱ重み信号を形成することを更に有してよい。前記複数のタイプの重み係数は、ＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数を有してよい。当該方法は、前記ＦＦＥ段のうちの前記第１ＦＦＥ段で、ＶＩ出力信号を形成するよう各タップでの前記ＶＩ重み信号を結合し、ＶＱ出力信号を形成するよう各タップでの前記ＶＱ重み信号を結合し、ＨＩ出力信号を形成するよう各タップでの前記ＨＩ重み信号を結合し、ＨＱ出力信号を形成するよう各タップでの前記ＨＱ重み信号を結合することを更に有してよい。当該方法は、ＶＩ、ＶＱ、ＨＩ及びＨＱ出力信号の夫々を他のＦＦＥ段へのＶＩ、ＶＱ、ＨＩ及びＨＱ信号として、又は当該ＦＦＥのＶＩ、ＶＱ、ＨＩ及びＨＱ出力として供給することを更に有してよい。
例７１４で、例７１３の対象は、任意に、異なるプレカーソル符号間干渉（ＩＳＩ）タイプを相殺するよう各タップでの前記ＶＩ、ＶＱ、ＨＩ及びＨＱを使用することを含む。
例７１５で、例７１３乃至７１４のうちのいずれか１つ以上の例の対象において、任意に、前記ＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数のうちの少なくとも一部は互いに無関係である。
例７１６で、例７１３乃至７１５のうちのいずれか１つ以上の例の対象において、任意に、１つのタイプの信号の各タイプの重み係数は、当該１つのタイプの信号の夫々の他のタイプの重み係数と無関係である。
例７１７で、例７１３乃至７１６のうちのいずれか１つ以上の例の対象において、任意に、各タイプの信号の１つのタイプの重み係数は、夫々の他のタイプの信号の当該１つのタイプの重み係数と無関係である。
例７１８で、例７１３乃至７１７のうちのいずれか１つ以上の例の対象は、任意に、連続するＦＦＥ段のための入力信号に対する遅延、重み付け及び結合を繰り返すことを含む。
例７１９で、例７１３乃至７１８のうちのいずれか１つ以上の例の対象において、任意に、タップの数は、各ＦＦＥ段において同じである。
例７２０で、例７１３乃至７１９のうちのいずれか１つ以上の例の対象において、任意に、タップの数は、前記複数のＦＦＥ段にわたって徐々に減る。
例７２１で、例７１３乃至７２０のうちのいずれか１つ以上の例の対象は、任意に、前記ＶＩ、ＶＱ、ＨＩ及びＨＱ信号の夫々のための前記ＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数を、最初のタップを除いて、予め定義された値に最初にセットすることと、重み付けの間に前記ＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数を収束し安定させるよう適応処理の間に前記ＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数を更新することとを含む。
例７２２は、通信デバイスの装置である。当該装置は、複数のタイプの信号をフィードフォワード型等化器（ＦＦＥ）の複数の直列接続されたＦＦＥ段へ供給する手段を有してよい。前記複数のタイプの信号は、垂直及び水平に偏波された同相（Ｉ）及び直交位相（Ｑ）信号（ＶＩ、ＶＱ、ＨＩ及びＨＱ信号）を有してよい。前記ＦＦＥ段のうちの第１ＦＦＥ段で、当該装置は、複数組の遅延されたＶＩ、ＶＱ、ＨＩ及びＨＱ信号を形成するよう、入力されたＶＩ、ＶＱ、ＨＩ及びＨＱ信号を、遅延の連続を通じて遅延させる手段を更に有してよい。各組の遅延されたＶＩ、ＶＱ、ＨＩ及びＨＱ信号は、複数のタップのうちの異なるタップと関連付けられてよい。当該装置は、複数のタイプの重み係数の夫々により各タップで前記ＶＩ、ＶＱ、ＨＩ及びＨＱ信号の夫々を重み付けして、当該タップでＶＩ、ＶＱ、ＨＩ及びＨＱ重み信号を形成する手段を更に有してよい。前記複数のタイプの重み係数は、ＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数を有してよい。当該装置は、ＶＩ出力信号を形成するよう各タップでの前記ＶＩ重み信号を結合し、ＶＱ出力信号を形成するよう各タップでの前記ＶＱ重み信号を結合し、ＨＩ出力信号を形成するよう各タップでの前記ＨＩ重み信号を結合し、ＨＱ出力信号を形成するよう各タップでの前記ＨＱ重み信号を結合する手段を更に有してよい。当該装置は、ＶＩ、ＶＱ、ＨＩ及びＨＱ出力信号の夫々を他のＦＦＥ段へのＶＩ、ＶＱ、ＨＩ及びＨＱ信号として、又は当該ＦＦＥのＶＩ、ＶＱ、ＨＩ及びＨＱ出力として供給する手段を更に有してよい。
例７２３で、例７２２の対象は、任意に、異なるプレカーソル符号間干渉（ＩＳＩ）タイプを相殺するよう各タップでの前記ＶＩ、ＶＱ、ＨＩ及びＨＱを使用する手段を含む。
例７２４で、例７２２乃至７２３のうちのいずれか１つ以上の例の対象において、任意に、前記ＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数のうちの少なくとも一部は互いに無関係である。
例７２５で、例７２２乃至７２４のうちのいずれか１つ以上の例の対象において、任意に、１つのタイプの信号の各タイプの重み係数は、当該１つのタイプの信号の夫々の他のタイプの重み係数と無関係である。
例７２６で、例７２２乃至７２５のうちのいずれか１つ以上の例の対象において、任意に、各タイプの信号の１つのタイプの重み係数は、夫々の他のタイプの信号の当該１つのタイプの重み係数と無関係である。
例７２７で、例７２２乃至７２６のうちのいずれか１つ以上の例の対象は、任意に、連続するＦＦＥ段のための入力信号に対する遅延、重み付け及び結合を繰り返す手段を含む。
例７２８で、例７２２乃至７２７のうちのいずれか１つ以上の例の対象において、任意に、タップの数は、各ＦＦＥ段において同じである。
例７２９で、例７２２乃至７２８のうちのいずれか１つ以上の例の対象において、任意に、タップの数は、前記複数のＦＦＥ段にわたって徐々に減る。
例７３０で、例７２２乃至７２９のうちのいずれか１つ以上の例の対象は、任意に、前記ＶＩ、ＶＱ、ＨＩ及びＨＱ信号の夫々のための前記ＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数を、最初のタップを除いて、予め定義された値に最初にセットする手段と、重み付けの間に前記ＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数を収束し安定させるよう適応処理の間に前記ＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数を更新する手段とを含む。
例７３１は、通信デバイスの１つ以上のプロセッサによって実行される命令を記憶しているコンピュータ可読記憶媒体である。前記命令は、複数のタイプの信号をフィードフォワード型等化器（ＦＦＥ）の複数の直列接続されたＦＦＥ段へ供給するように前記１つ以上のプロセッサに指示するよう構成されてよい。前記複数のタイプの信号は、垂直及び水平に偏波された同相（Ｉ）及び直交位相（Ｑ）信号（ＶＩ、ＶＱ、ＨＩ及びＨＱ信号）を有してよい。前記命令は、前記ＦＦＥ段のうちの第１ＦＦＥ段で、複数組の遅延されたＶＩ、ＶＱ、ＨＩ及びＨＱ信号を形成するよう、入力されたＶＩ、ＶＱ、ＨＩ及びＨＱ信号を、遅延の連続を通じて遅延させるよういに前記１つ以上のプロセッサに指示するよう更に構成されてよい。各組の遅延されたＶＩ、ＶＱ、ＨＩ及びＨＱ信号は、複数のタップのうちの異なるタップと関連付けられてよい。前記命令は、前記ＦＦＥ段のうちの前記第１ＦＦＥ段で、複数のタイプの重み係数の夫々により各タップで前記ＶＩ、ＶＱ、ＨＩ及びＨＱ信号の夫々を重み付けして、当該タップでＶＩ、ＶＱ、ＨＩ及びＨＱ重み信号を形成するように前記１つ以上のプロセッサに指示するよう更に構成されてよい。前記複数のタイプの重み係数は、ＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数を有してよい。前記命令は、前記ＦＦＥ段のうちの前記第１ＦＦＥ段で、ＶＩ出力信号を形成するよう各タップでの前記ＶＩ重み信号を結合し、ＶＱ出力信号を形成するよう各タップでの前記ＶＱ重み信号を結合し、ＨＩ出力信号を形成するよう各タップでの前記ＨＩ重み信号を結合し、ＨＱ出力信号を形成するよう各タップでの前記ＨＱ重み信号を結合するように前記１つ以上のプロセッサに指示するよう更に構成されてよい。前記命令は、前記ＦＦＥ段のうちの前記第１ＦＦＥ段で、ＶＩ、ＶＱ、ＨＩ及びＨＱ出力信号の夫々を他のＦＦＥ段へのＶＩ、ＶＱ、ＨＩ及びＨＱ信号として、又は当該ＦＦＥのＶＩ、ＶＱ、ＨＩ及びＨＱ出力として供給するように前記１つ以上のプロセッサに指示するよう更に構成されてよい。
例７３２で、例７３１の対象において、任意に、前記命令は、異なるプレカーソル符号間干渉（ＩＳＩ）タイプを相殺するよう各タップでの前記ＶＩ、ＶＱ、ＨＩ及びＨＱを使用するように前記１つ以上のプロセッサに更に指示する。
例７３３で、例７３１乃至７３２のうちのいずれか１つ以上の例の対象において、任意に、前記ＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数のうちの少なくとも一部は互いに無関係である。
例７３４で、例７３１乃至７３３のうちのいずれか１つ以上の例の対象において、任意に、１つのタイプの信号の各タイプの重み係数は、当該１つのタイプの信号の夫々の他のタイプの重み係数と無関係である。
例７３５で、例７３１乃至７３４のうちのいずれか１つ以上の例の対象において、任意に、各タイプの信号の１つのタイプの重み係数は、夫々の他のタイプの信号の当該１つのタイプの重み係数と無関係である。
例７３６で、例７３１乃至７３５のうちのいずれか１つ以上の例の対象において、任意に、前記命令は、連続するＦＦＥ段のための入力信号に対する遅延、重み付け及び結合を繰り返すように前記１つ以上のプロセッサに更に指示する。
例７３７で、例７３１乃至７３６のうちのいずれか１つ以上の例の対象において、任意に、タップの数は、各ＦＦＥ段において同じである。
例７３８で、例７３１乃至７３７のうちのいずれか１つ以上の例の対象において、任意に、タップの数は、前記複数のＦＦＥ段にわたって徐々に減る。
例７３９で、例７３１乃至７３８のうちのいずれか１つ以上の例の対象において、任意に、前記命令は、前記ＶＩ、ＶＱ、ＨＩ及びＨＱ信号の夫々のための前記ＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数を、最初のタップを除いて、予め定義された値に最初にセットし、且つ、重み付けの間に前記ＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数を収束し安定させるよう適応処理の間に前記ＶＩ、ＶＱ、ＨＩ及びＨＱ重み係数を更新するように前記１つ以上のプロセッサに更に指示する。
例７４０は、受信器の装置である。当該装置は、判定帰還型等化器（ＤＦＥ）を有してよい。該ＤＦＥは、直列チェーン及び並列チェーンを備えるパスを有してよい。前記直列チェーンは、１ビット出力、並びに２ビットの、最上位ビット（ＭＳＢ）及び最下位ビット（ＬＳＢ）出力を供給するよう構成されてよい。当該装置は、前記直列チェーンと前記並列チェーンとの間から選択するよう構成されるセレクタと、前記パスに沿って配置される複数のタップとを更に有してよい。タップの数は、前記セレクタによって前記直列チェーン及び前記並列チェーンのうちのどちらが選択されるかに依存してよい。前記複数のタップからの出力は、ポストカーソル符号間干渉（ＩＳＩ）を補償するよう構成されてよい。
例７４１で、例７４０の対象は、任意に、クロック信号によって夫々トリガされる複数の遅延を含む。各タップは、異なる遅延の出力からとられてよい。
例７４２で、例７４１の対象において、任意に、夫々の遅延はＤフリップフロップを有する。
例７４３で、例７４２の対象において、任意に、前記セレクタは、複数のマルチプレクサを有する。夫々のマルチプレクサは、異なる遅延に関連し、該関連した遅延の入力と接続された出力を有してよい。
例７４４で、例７４３の対象において、任意に、夫々のマルチプレクサは、同じセレクタ信号と接続される。該セレクタ信号は、前記ＤＦＥによって前記直列チェーン及び前記並列チェーンのうちのどちらが使用されるかの選択を制御するよう構成されてよい。
例７４５で、例７４４の対象において、任意に、各セレクタの入力は、前記直列チェーンにおける前の遅延からの出力と、前記並列チェーンにおける前の遅延からの出力とを有する。
例７４６で、例７４０乃至７４５のうちのいずれか１つ以上の例の対象において、任意に、前記セレクタは、変調スキームに基づきチェーンタイプを選択するよう構成される。前記チェーンタイプは、前記直列チェーン及び前記並列チェーンを有してよい。
例７４７で、例７４６の対象において、任意に、前記直列チェーンは、４位相偏移変調（ＱＰＳＫ）のために選択され、前記並列チェーンは、１６直交振幅変調（１６ＱＡＭ）又はそれ以上のために選択される。
例７４８で、例７４０乃至７４７のうちのいずれか１つ以上の例の対象において、任意に、前記複数のタップは、第１及び第２タップと、該第１及び第２タップの後の残りのタップとを有する。当該装置は、前記残りのタップより前に配置された第１及び第２ラッチを更に有してよい。前記第１タップは、前記第１ラッチの入力からとられてよく、前記第２タップは、前記第２ラッチの出力からとられてよい。前記第１ラッチの出力は、前記第２ラッチの入力と接続されてよい。
例７４９で、例７４８の対象において、任意に、前記直列チェーンにおいて、前記第２ラッチの出力は、前記直列チェーンを形成する第１遅延の入力と接続されてよい。
例７５０で、例７４８乃至７４９のうちのいずれか１つ以上の例の対象において、任意に、前記並列チェーンにおいて、前記ＭＳＢは、前記第１ラッチと前記第２ラッチとの間からとられ、前記ＬＳＢは、第３ラッチの出力からとられ、前記第１ラッチの出力は、マルチプレクサのセレクタ入力と更に接続され、前記マルチプレクサの出力は、前記第３ラッチの入力と接続され、前記第２タップは、前記第２ラッチ及び前記第３ラッチの出力からとられる。
例７５１で、例７４０乃至７５０のうちのいずれか１つ以上の例の対象において、任意に、前記複数のタップは、第１及び第２タップと、該第１及び第２タップの後の残りのタップとを有する。前記第１タップは、厳しい遅延制約を有してよい。前記残りのタップの夫々は、異なるＤフリップフロップの出力からとられてよい。前記第１タップは、第１ラッチの入力からとられてよく、前記第２タップは、第２ラッチの出力からとられてよい。前記第１ラッチの出力及び前記第２ラッチの入力は、つなぎあわされ、前記並列チェーンのうちの１つにおけるマルチプレクサのセレクタ入力と接続されて、該マルチプレクサが存在し且つ前記並列チェーンが選択される場合に、前記第１タップの遅延に作用することを回避し得る。
例７５２で、例７４０乃至７５１のうちのいずれか１つ以上の例の対象は、任意に、前記ＤＦＥによって補償された無線周波数（ＲＦ）信号を受信するよう構成されたアンテナを含む。
例７５３は、受信器においてポストカーソル符号間干渉（ＩＳＩ）を補償する方法である。当該方法は、前記受信器において判定帰還型等化器（ＤＦＥ）で受信された信号の変調スキームを決定することを有してよい。当該方法は、前記変調スキームに基づき、前記ＤＦＥで使用されるタップのタップ数を決定することを更に有してよい。当該方法は、前記タップ数に基づき、直列チェーン及び並列チェーンのどちらを前記ＤＦＥで使用すべきかを選択することを更に有してよい。前記直列チェーン及び前記並列チェーンは、異なるタップ数を有してよい。当該方法は、前記タップからの出力を用いて前記信号のポストカーソルＩＳＩを補償することを更に有してよい。
例７５４で、例７５３の対象は、任意に、複数の遅延を同時にトリガすることを含む。各タップは、異なる遅延の出力からとられてよい。
例７５５で、例７５３乃至７５４のうちのいずれか１つ以上の例の対象において、任意に、直列チェーン又は並列チェーンのどちらを使用すべきかを選択することは、異なる遅延に夫々関連し、該関連した遅延の入力と接続された出力を有している複数のマルチプレクサに同じセレクタ信号を適用することを有してよい。
例７５６で、例７５３乃至７５５のうちのいずれか１つ以上の例の対象において、任意に、直列チェーン又は並列チェーンのどちらを使用すべきかを選択することは、前記直列チェーンを４位相偏移変調（ＱＰＳＫ）のために選択し、前記並列チェーンを１６直交振幅変調（１６ＱＡＭ）又はそれ以上のために選択することを有してよい。
例７５７で、例７５３乃至７５６のうちのいずれか１つ以上の例の対象において、任意に、前記並列チェーンが選択される場合に、当該方法は、最上位ビット（ＭＳＢ）のタップの第１及び第２タップの間のラッチ出力を用いて最下位ビット（ＬＳＢ）を選択することを更に有してよい。
例７５８で、例７５３乃至７５７のうちのいずれか１つ以上の例の対象において、任意に、前記複数のタップは、第１及び第２タップと、該第１及び第２タップの後の残りのタップとを有する。前記第１タップは、厳しい遅延制約を有してよい。当該方法は、前記並列チェーンが選択される場合に、前記第１タップを第１ラッチの入力から、及び前記第２タップを第２ラッチの出力からとることと、前記第１ラッチの出力を前記並列チェーンの第１チェーン内の前記第２ラッチの入力と、及び前記並列チェーンの第２チェーン内のマルチプレクサのセレクタ入力と接続することとによって、前記第１タップの遅延に作用することを回避することを更に有してよい。
例７５９は、判定帰還型等化器（ＤＦＥ）の装置である。当該装置は、前記ＤＦＥで受信された信号の変調スキームを決定する手段を有してよい。当該装置は、前記変調スキームに基づき、前記ＤＦＥで使用されるタップのタップ数を決定する手段を更に有してよい。当該装置は、前記タップ数に基づき、直列チェーン及び並列チェーンのどちらを前記ＤＦＥで使用すべきかを選択する手段を更に有してよい。前記直列チェーン及び前記並列チェーンは、異なるタップ数を有してよい。当該装置は、前記タップからの出力を用いて前記信号のポストカーソル符号間干渉（ＩＳＩ）を補償する手段を更に有してよい。
例７６０で、例７５９の対象は、任意に、複数の遅延を同時にトリガする手段を含む。各タップは、異なる遅延の出力からとられてよい。
例７６１で、例７５９乃至７６０のうちのいずれか１つ以上の例の対象において、任意に、直列チェーン又は並列チェーンのどちらを使用すべきかを選択する前記手段は、異なる遅延に夫々関連し、該関連した遅延の入力と接続された出力を有している複数のマルチプレクサに同じセレクタ信号を適用する手段ことを有する。
例７６２で、例７５９乃至７６１のうちのいずれか１つ以上の例の対象において、任意に、直列チェーン又は並列チェーンのどちらを使用すべきかを選択する前記手段は、前記直列チェーンを４位相偏移変調（ＱＰＳＫ）のために選択し、前記並列チェーンを１６直交振幅変調（１６ＱＡＭ）又はそれ以上のために選択する手段を有する。
例７６３で、例７５９乃至７６２のうちのいずれか１つ以上の例の対象において、任意に、前記並列チェーンが選択される場合に、当該装置は、最上位ビット（ＭＳＢ）のタップの第１及び第２タップの間のラッチ出力を用いて最下位ビット（ＬＳＢ）を選択する手段を更に有してよい。
例７６４で、例７５９乃至７６３のうちのいずれか１つ以上の例の対象において、任意に、前記複数のタップは、第１及び第２タップと、該第１及び第２タップの後の残りのタップとを有する。前記第１タップは、厳しい遅延制約を有してよい。当該装置は、前記並列チェーンが選択される場合に、前記第１タップを第１ラッチの入力から、及び前記第２タップを第２ラッチの出力からとる手段と、前記第１ラッチの出力を前記並列チェーンの第１チェーン内の前記第２ラッチの入力と、及び前記並列チェーンの第２チェーン内のマルチプレクサのセレクタ入力と接続する手段とを設けることによって、前記第１タップの遅延に作用することを回避する手段を更に有してよい。
例７６５は、通信デバイスの１つ以上のプロセッサによって実行される命令を記憶しているコンピュータ可読記憶媒体である。前記命令は、判定帰還型等化器（ＤＦＥ）で受信された信号の変調スキームを決定するように前記１つ以上のプロセッサに指示するよう構成されてよい。前記命令は、前記変調スキームに基づき、前記ＤＦＥで使用されるタップのタップ数を決定するように前記１つ以上のプロセッサに指示するよう更に構成されてよい。前記命令は、直列チェーン及び並列チェーンのどちらを前記ＤＦＥで使用すべきかを前記タップ数に基づき選択するように前記１つ以上のプロセッサに指示するよう更に構成されてよい。前記直列チェーン及び前記並列チェーンは、異なるタップ数を有してよい。前記命令は、前記タップからの出力を用いて前記信号のポストカーソル符号間干渉（ＩＳＩ）を補償するように前記１つ以上のプロセッサに指示するよう更に構成されてよい。
例７６６で、例７６５の対象において、任意に、前記命令は、複数の遅延を同時にトリガするように前記１つ以上のプロセッサに指示するよう更に構成される。各タップは、異なる遅延の出力からとられてよい。
例７６７で、例７６５乃至７６６のうちのいずれか１つ以上の例の対象において、任意に、前記命令は、異なる遅延に夫々関連し、該関連した遅延の入力と接続された出力を有している複数のマルチプレクサに同じセレクタ信号を適用するように前記１つ以上のプロセッサに指示するよう更に構成される。
例７６８で、例７６５乃至７６７のうちのいずれか１つ以上の例の対象において、任意に、前記命令は、前記直列チェーンを４位相偏移変調（ＱＰＳＫ）のために選択し、前記並列チェーンを１６直交振幅変調（１６ＱＡＭ）又はそれ以上のために選択するように前記１つ以上のプロセッサに指示するよう更に構成される。
例７６９で、例７６５乃至７６８のうちのいずれか１つ以上の例の対象において、任意に、前記命令は、最上位ビット（ＭＳＢ）のタップの第１及び第２タップの間のラッチ出力を用いて最下位ビット（ＬＳＢ）を選択するように前記１つ以上のプロセッサに指示するよう更に構成される。
例７７０で、例７６５乃至７６９のうちのいずれか１つ以上の例の対象において、任意に、前記複数のタップは、第１及び第２タップと、該第１及び第２タップの後の残りのタップとを有する。前記第１タップは、厳しい遅延制約を有してよい。前記命令は、前記並列チェーンが選択される場合に、前記第１タップを第１ラッチの入力から、及び前記第２タップを第２ラッチの出力からとることと、前記第１ラッチの出力を前記並列チェーンの第１チェーン内の前記第２ラッチの入力と、及び前記並列チェーンの第２チェーン内のマルチプレクサのセレクタ入力と接続することとによって、前記第１タップの遅延に作用することを回避するように、前記１つ以上のプロセッサに指示するよう更に構成されてよい。
例７７１は、ミリメートル波通信デバイスの装置である。当該装置は、ミリメートル波のビームフォーミングされた信号を受信するよう構成される受信器ハイブリッドビームフォーミングアーキテクチャ、又はミリメートル波のビームフォーミングされた信号を送信するよう構成される送信器ハイブリッドビームフォーミングアーキテクチャのうちの少なくとも１つを有してよい。前記受信器ハイブリッドビームフォーミングアーキテクチャは、ミリメートル波のビームフォーミングされた信号を受信するよう構成されてよく、前記送信器ハイブリッドビームフォーミングアーキテクチャは、ミリメートル波のビームフォーミングされた信号を送信するよう構成されてよい。前記受信器ハイブリッドビームフォーミングアーキテクチャは、異なった分解能を有している異なった数のアナログデジタル変換器（ＡＤＣ）を備えるアナログ受信器ビームフォーミング構造体及びデジタル受信器ビームフォーミング構造体を有してよい。前記送信器ハイブリッドビームフォーミングアーキテクチャは、異なった分解能を有している異なった数のデジタルアナログ変換器（ＤＡＣ）を備えるアナログ送信器ビームフォーミング構造体及びデジタル送信器ビームフォーミング構造体を有してよい。
例７７２で、例７７１の対象において、任意に、前記アナログ受信器ビームフォーミング構造体は１つのＡＤＣを有し、前記アナログ送信器ビームフォーミング構造体は１つのＤＡＣを有し、前記デジタル受信器ビームフォーミング構造体は複数のＡＤＣを有し、前記デジタル送信器ビームフォーミング構造体は複数のＤＡＣを有する。
例７７３で、例７７２の対象において、任意に、前記１つのＡＤＣの分解能は、前記複数のＡＤＣの夫々の分解能よりも高く、前記１つのＤＡＣの分解能は、前記複数のＤＡＣの夫々の分解能よりも高い。
例７７４で、例７７３の対象において、任意に、前記複数のＡＤＣの夫々の分解能は可変である。
例７７５で、例７７２乃至７７４のうちのいずれか１つ以上の例の対象において、任意に、前記アナログ受信器ビームフォーミング構造体及び前記アナログ送信器ビームフォーミング構造体の夫々は、夫々のアンテナに関連する位相シフタと、夫々の位相シフタと接続されたコンバイナとを更に有してよい。
例７７６で、例７７２乃至７７５のうちのいずれか１つ以上の例の対象において、任意に、前記受信器ハイブリッドビームフォーミングアーキテクチャは、夫々のアンテナに関連する受信器スイッチを更に有し、該受信器スイッチは、アナログ受信器ビームフォーミング構造体及び前記デジタル受信器ビームフォーミング構造体のどちらが選択されるかを制御する。前記送信器ハイブリッドビームフォーミングアーキテクチャは、夫々のアンテナに関連する送信器スイッチを更に有してよい。該送信器スイッチは、前記アナログ送信器ビームフォーミング構造体及び前記デジタル送信器ビームフォーミング構造体のどちらが選択されるかを制御してよい。前記受信器スイッチ又は前記送信器スイッチのうちの少なくとも一方は、無線周波数（ＲＦ）信号がアンテナによって通信されるチャネルのチャネルタイプ、前記ＲＦ信号の信号タイプ、チャネル条件、ユーザ機器（ＵＥ）のモビリティ、又は変調スキームに基づき、制御されてよい。
例７７７で、例７７６の対象において、任意に、前記受信器スイッチ又は前記送信器スイッチのうちの前記少なくとも一方は、前記チャネルタイプがライン・オブ・サイト（ＬＯＳ）であり、高次変調スキームが使用され、高い信号対雑音比（ＳＮＲ）及び低いモビリティが存在することに応答して、アナログビームフォーミングを選択する。
例７７８で、例７７６乃至７７７のうちのいずれか１つ以上の例の対象において、任意に、前記受信器スイッチ又は前記送信器スイッチのうちの前記少なくとも一方は、前記信号タイプが制御信号であり且つ低次変調スキームが使用されること、又は前記信号タイプがデータ信号であり、前記チャネルタイプが非ライン・オブ・サイト（ＮＬＯＳ）であり且つ低いＳＮＲが存在すること、のうちの少なくとも１つに応答して、デジタルビームフォーミングを選択する。
例７７９で、例７７１乃至７７８のうちのいずれか１つ以上の例の対象において、任意に、前記受信器ハイブリッドビームフォーミングアーキテクチャは、アンテナごとに、当該アンテナからの複素無線周波数（ＲＦ）信号を増幅するよう構成される低雑音増幅器と、前記ＲＦ信号の同相及び直交位相成分をベースバンドにダウンコンバートするよう構成されるミキサと、夫々のミキサへ接続される可変ゲインと、夫々の可変ゲインからの出力のローパスフィルタリングを提供するよう構成されるローパスフィルタとを有する共有アナログ受信器コンポーネントを有する。
例７８０で、例７７１乃至７７９のうちのいずれか１つ以上の例の対象は、任意に、ミリメートル波信号を通信するよう構成される複数のアンテナを含む。
例７８１は、ビームフォーミングされたミリメートル波信号を通信する方法である。当該方法は、通信されるミリメートル波信号のチャネル及び信号特性を決定することを有してよい。当該方法は、デジタルからアナログへの高分解能の量子化又は変換が使用されるべきであると前記ミリメートル波信号の前記チャネル及び信号特性から決定されることに基づき、前記ミリメートル波信号を通信する際に使用されるよう、アナログビームフォーミングアーキテクチャ及びデジタルビームフォーミングアーキテクチャを有するハイブリッドビームフォーミングアーキテクチャから、前記アナログビームフォーミングアーキテクチャを選択することを更に有してよい。当該方法は、デジタルからアナログへの低分解能の量子化又は変換が使用されるべきであると前記ミリメートル波信号の前記チャネル及び信号特性から決定されることに基づき、前記ミリメートル波信号を通信する際に使用されるよう、前記デジタルビームフォーミングアーキテクチャを選択することを更に有してよい。当該方法は、選択された前記アナログ又はデジタルビームフォーミングアーキテクチャを使用したビームフォーミングにより前記ミリメートル波信号を通信することを更に有してよい。前記アナログビームフォーミングアーキテクチャ又は前記デジタルビームフォーミングアーキテクチャにおける変換器（コンバータ）の数は異なってもよい。
例７８２で、例７８１の対象において、任意に、前記アナログビームフォーミングアーキテクチャは、アナログデジタル変換器（ＡＤＣ）又はデジタルアナログ変換器（ＤＡＣ）のいずれか１つを有し、前記デジタルビームフォーミングアーキテクチャは複数のＡＤＣ又は複数のＤＡＣのいずれかを有する。
例７８３で、例７８２の対象において、任意に、前記複数のＡＤＣ及び前記複数のＤＡＣの夫々の分解能は固定である。
例７８４で、例７８２乃至７８３のうちのいずれか１つ以上の例の対象は、任意に、前記ミリメートル波信号の前記チャネル及び信号特性に応じて前記複数のＡＤＣ及び前記複数のＤＡＣの夫々の分解能を変化させることを含む。
例７８５で、例７８２乃至７８４のうちのいずれか１つ以上の例の対象において、任意に、前記アナログビームフォーミングアーキテクチャが選択される場合に、当該方法は、位相シフトされた信号を生成するよう前記ミリメートル波信号の夫々を位相シフトすることと、量子化される結合信号を形成するよう前記位相シフトされた信号を結合することとを更に有する。
例７８６で、例７８２乃至７８５のうちのいずれか１つ以上の例の対象は、任意に、ライン・オブ・サイト（ＬＯＳ）又は非ＬＯＳ（ＮＬＯＳ）のどちらが前記ミリメートル波信号を通信するために使用されるべきか、前記ミリメートル波信号は制御信号又はデータ信号のどちらであるか、信号対雑音比（ＳＮＲ）、及び前記ミリメートル波信号を通信するために使用される変調スキームに少なくとも基づき、前記アナログ又はデジタルビームフォーミングアーキテクチャの選択を制御することを含む。
例７８７で、例７８６の対象において、任意に、前記アナログビームフォーミングアーキテクチャは、前記チャネルタイプがＬＯＳであること、高次変調スキームが使用されること、並びに高いＳＮＲ及び低いモビリティに応答して、選択される。
例７８８で、例７８６乃至７８７のうちのいずれか１つ以上の例の対象において、任意に、前記デジタルビームフォーミングアーキテクチャは、前記信号タイプが制御信号であること及び低次変調スキームが使用されること、又は前記信号タイプがデータ信号であること、前記チャネルタイプがＮＬＯＳであること、及び低いＳＮＲが存在すること、のうちの少なくとも１つに応答して、選択される。
例７８９で、例７８１乃至７８８のうちのいずれか１つ以上の例の対象は、任意に、前記アナログビームフォーミングアーキテクチャと前記デジタルビームフォーミングアーキテクチャとの間でアナログコンポーネントを共有することを含む。該共有されているアナログコンポーネントは、前記ミリメートル波信号を増幅するよう構成される低雑音増幅器と、前記ミリメートル波信号の同相及び直交位相成分をベースバンドにダウンコンバートするよう構成されるミキサと、夫々のミキサへ接続される可変ゲインと、夫々の可変ゲインからの出力のローパスフィルタリングを提供するよう構成されるローパスフィルタとを有してよい。
例７９０は、通信デバイスの装置である。当該装置は、通信されるミリメートル波信号のチャネル及び信号特性を決定する手段を有してよい。当該装置は、デジタルからアナログへの高分解能の量子化又は変換が使用されるべきであると前記ミリメートル波信号の前記チャネル及び信号特性から決定されることに基づき、前記ミリメートル波信号を通信する際に使用されるよう、アナログビームフォーミングアーキテクチャ及びデジタルビームフォーミングアーキテクチャを有するハイブリッドビームフォーミングアーキテクチャから、前記アナログビームフォーミングアーキテクチャを選択する手段を更に有してよい。当該装置は、デジタルからアナログへの低分解能の量子化又は変換が使用されるべきであると前記ミリメートル波信号の前記チャネル及び信号特性から決定されることに基づき、前記ミリメートル波信号を通信する際に使用されるよう、前記デジタルビームフォーミングアーキテクチャを選択する手段を更に有してよい。当該装置は、選択された前記アナログ又はデジタルビームフォーミングアーキテクチャを使用したビームフォーミングにより前記ミリメートル波信号を通信する手段を更に有してよい。前記アナログビームフォーミングアーキテクチャ又は前記デジタルビームフォーミングアーキテクチャにおける変換器（コンバータ）の数は異なってもよい。
例７９１で、例７９０の対象において、任意に、前記アナログビームフォーミングアーキテクチャは、アナログデジタル変換器（ＡＤＣ）又はデジタルアナログ変換器（ＤＡＣ）のいずれか１つを有し、前記デジタルビームフォーミングアーキテクチャは複数のＡＤＣ又は複数のＤＡＣのいずれかを有する。
例７９２で、例７９１の対象において、任意に、前記複数のＡＤＣ及び前記複数のＤＡＣの夫々の分解能は固定である。
例７９３で、例７９１乃至７９２のうちのいずれか１つ以上の例の対象は、任意に、前記ミリメートル波信号の前記チャネル及び信号特性に応じて前記複数のＡＤＣ及び前記複数のＤＡＣの夫々の分解能を変化させる手段を含む。
例７９４で、例７９０乃至７９３のうちのいずれか１つ以上の例の対象において、任意に、前記アナログビームフォーミングアーキテクチャが選択される場合に、当該装置は、位相シフトされた信号を生成するよう前記ミリメートル波信号の夫々を位相シフトする手段と、量子化される結合信号を形成するよう前記位相シフトされた信号を結合する手段とを更に有する。
例７９５で、例７９０乃至７９４のうちのいずれか１つ以上の例の対象は、任意に、ライン・オブ・サイト（ＬＯＳ）又は非ＬＯＳ（ＮＬＯＳ）のどちらが前記ミリメートル波信号を通信するために使用されるべきか、前記ミリメートル波信号は制御信号又はデータ信号のどちらであるか、信号対雑音比（ＳＮＲ）、及び前記ミリメートル波信号を通信するために使用される変調スキームに少なくとも基づき、前記アナログ又はデジタルビームフォーミングアーキテクチャの選択を制御する手段を含む。
例７９６で、例７９５の対象において、任意に、前記アナログビームフォーミングアーキテクチャは、前記チャネルタイプがＬＯＳであること、高次変調スキームが使用されること、並びに高いＳＮＲ及び低いモビリティに応答して、選択される。
例７９７で、例７９５乃至７９６のうちのいずれか１つ以上の例の対象において、任意に、前記デジタルビームフォーミングアーキテクチャは、前記信号タイプが制御信号であること及び低次変調スキームが使用されること、又は前記信号タイプがデータ信号であること、前記チャネルタイプがＮＬＯＳであること、及び低いＳＮＲが存在すること、のうちの少なくとも１つに応答して、選択される。
例７９８で、例７９０乃至７９７のうちのいずれか１つ以上の例の対象は、任意に、前記アナログビームフォーミングアーキテクチャと前記デジタルビームフォーミングアーキテクチャとの間でアナログコンポーネントを共有する手段を含む。該共有されているアナログコンポーネントは、前記ミリメートル波信号を増幅するよう構成される低雑音増幅器と、前記ミリメートル波信号の同相及び直交位相成分をベースバンドにダウンコンバートするよう構成されるミキサと、夫々のミキサへ接続される可変ゲインと、夫々の可変ゲインからの出力のローパスフィルタリングを提供するよう構成されるローパスフィルタとを有してよい。
例７９９は、通信デバイスの１つ以上のプロセッサによって実行される命令を記憶しているコンピュータ可読記憶媒体である。前記命令は、通信されるミリメートル波信号のチャネル及び信号特性を決定するように前記１つ以上のプロセッサに指示するよう更に構成されてよい。前記命令は、デジタルからアナログへの高分解能の量子化又は変換が使用されるべきであると前記ミリメートル波信号の前記チャネル及び信号特性から決定されることに基づき、前記ミリメートル波信号を通信する際に使用されるよう、アナログビームフォーミングアーキテクチャ及びデジタルビームフォーミングアーキテクチャを有するハイブリッドビームフォーミングアーキテクチャから、前記アナログビームフォーミングアーキテクチャを選択するように、前記１つ以上のプロセッサに指示するよう更に構成されてよい。前記命令は、デジタルからアナログへの低分解能の量子化又は変換が使用されるべきであると前記ミリメートル波信号の前記チャネル及び信号特性から決定されることに基づき、前記ミリメートル波信号を通信する際に使用されるよう、前記デジタルビームフォーミングアーキテクチャを選択するように、前記１つ以上のプロセッサに指示するよう更に構成されてよい。前記命令は、選択された前記アナログ又はデジタルビームフォーミングアーキテクチャを使用したビームフォーミングにより前記ミリメートル波信号を通信するように、前記１つ以上のプロセッサに指示するよう更に構成されてよい。前記アナログビームフォーミングアーキテクチャ又は前記デジタルビームフォーミングアーキテクチャにおける変換器（コンバータ）の数は異なってもよい。
例８００で、例７９９の対象において、任意に、前記アナログビームフォーミングアーキテクチャは、アナログデジタル変換器（ＡＤＣ）又はデジタルアナログ変換器（ＤＡＣ）のいずれか１つを有し、前記デジタルビームフォーミングアーキテクチャは複数のＡＤＣ又は複数のＤＡＣのいずれかを有する。
例８０１で、例８００の対象において、任意に、前記複数のＡＤＣ及び前記複数のＤＡＣの夫々の分解能は固定である。
例８０２で、例８００乃至８０１のうちのいずれか１つ以上の例の対象は、任意に、前記ミリメートル波信号の前記チャネル及び信号特性に応じて前記複数のＡＤＣ及び前記複数のＤＡＣの夫々の分解能を変化させるように前記１つ以上のプロセッサに更に指示する。
例８０３で、例７９９乃至８０２のうちのいずれか１つ以上の例の対象において、任意に、前記アナログビームフォーミングアーキテクチャが選択される場合に、前記命令は、位相シフトされた信号を生成するよう前記ミリメートル波信号の夫々を位相シフトし、且つ、量子化される結合信号を形成するよう前記位相シフトされた信号を結合するように、前記１つ以上のプロセッサに更に指示する。
例８０４で、例７９９乃至８０３のうちのいずれか１つ以上の例の対象において、任意に、前記命令は、ライン・オブ・サイト（ＬＯＳ）又は非ＬＯＳ（ＮＬＯＳ）のどちらが前記ミリメートル波信号を通信するために使用されるべきか、前記ミリメートル波信号は制御信号又はデータ信号のどちらであるか、信号対雑音比（ＳＮＲ）、及び前記ミリメートル波信号を通信するために使用される変調スキームに少なくとも基づき、前記アナログ又はデジタルビームフォーミングアーキテクチャの選択を制御するように、前記１つ以上のプロセッサに更に指示する。
例８０５で、例８０４の対象において、任意に、前記アナログビームフォーミングアーキテクチャは、前記チャネルタイプがＬＯＳであること、高次変調スキームが使用されること、並びに高いＳＮＲ及び低いモビリティに応答して、選択される。
例８０６で、例８０４乃至８０５のうちのいずれか１つ以上の例の対象において、任意に、前記デジタルビームフォーミングアーキテクチャは、前記信号タイプが制御信号であること及び低次変調スキームが使用されること、又は前記信号タイプがデータ信号であること、前記チャネルタイプがＮＬＯＳであること、及び低いＳＮＲが存在すること、のうちの少なくとも１つに応答して、選択される。
例８０７で、例７９９乃至８０６のうちのいずれか１つ以上の例の対象において、任意に、前記命令は、前記アナログビームフォーミングアーキテクチャと前記デジタルビームフォーミングアーキテクチャとの間でアナログコンポーネントを共有するように前記１つ以上のプロセッサに更に指示する。該共有されているアナログコンポーネントは、前記ミリメートル波信号を増幅するよう構成される低雑音増幅器と、前記ミリメートル波信号の同相及び直交位相成分をベースバンドにダウンコンバートするよう構成されるミキサと、夫々のミキサへ接続される可変ゲインと、夫々の可変ゲインからの出力のローパスフィルタリングを提供するよう構成されるローパスフィルタとを有してよい。
例８０８は、ミリメートル波通信デバイスの装置である。当該装置は、ミリメートル波のビームフォーミングされた信号を受信するよう構成される受信器ビームフォーミングアーキテクチャと、ミリメートル波のビームフォーミングされた信号を送信するよう構成される送信器ビームフォーミングアーキテクチャとを有してよい。前記受信器ビームフォーミングアーキテクチャは、分解能可変型アナログデジタル変換器（ＡＤＣ）を有してよい。前記送信器ビームフォーミングアーキテクチャは、分解能可変型デジタルアナログ変換器（ＤＡＣ）を有してよい。前記ＡＤＣ又は前記ＤＡＣの分解能は、前記受信器ビームフォーミングアーキテクチャ又は前記送信器ビームフォーミングアーキテクチャで使用されるＡＤＣ又はＤＡＣの数を減らすことがない所定のトランシーバ電力損失制約に電力消費量を制限するよう適応されてよい。
例８０９で、例８０８の対象において、任意に、前記受信器ビームフォーミングアーキテクチャは、アナログ受信器ビームフォーミングアーキテクチャ及びデジタル受信器ビームフォーミングアーキテクチャを有するハイブリッド受信器ビームフォーミングアーキテクチャを有する。前記送信器ビームフォーミングアーキテクチャは、アナログ送信器ビームフォーミングアーキテクチャ及びデジタル送信器ビームフォーミングアーキテクチャを有するハイブリッド送信器ビームフォーミングアーキテクチャを有してよい。
例８１０で、例８０９の対象において、任意に、前記アナログ受信器ビームフォーミングアーキテクチャ及び前記アナログ送信器ビームフォーミングアーキテクチャは、１つのＡＤＣ及び１つのＤＡＣを夫々有する。前記デジタル受信器ビームフォーミングアーキテクチャ及び前記デジタル送信器ビームフォーミングアーキテクチャは、複数のＡＤＣ及び複数のＤＡＣを夫々有してよい。
例８１１で、例８１０の対象において、任意に、前記アナログ受信器ビームフォーミングアーキテクチャは、複数のアンテナからの複素ミリメートル波信号を結合信号へと結合するよう構成されるコンバイナを有する。前記結合信号は、前記１つのＡＤＣへ入力として供給されてよい。
例８１２で、例８０８乃至８１１のうちのいずれか１つ以上の例の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、通信のために使用されるチャネル、該チャネルにおける干渉、信号対雑音比（ＳＮＲ）、又は前記ミリメートル波通信デバイスと通信中のユーザの数、のうちの少なくとも１つに依存する。
例８１３で、例８０９乃至８１２のうちのいずれか１つ以上の例の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、前記ミリメートル波のビームフォーミングされた信号の信号タイプ、前記ミリメートル波のビームフォーミングされた信号の信号品質、前記ミリメートル波のビームフォーミングされた信号によって使用されている変調、又は前記ミリメートル波のビームフォーミングされた信号に関連する装置動作、のうちの少なくとも１つに依存する。
例８１４で、例８１３の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、前記ミリメートル波のビームフォーミングされた信号が制御プレーンシグナリングを有する場合に低減される。
例８１５で、例８１３乃至８１４のうちのいずれか１つ以上の例の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、信号対雑音比（ＳＮＲ）の増大とともに低減するる。
例８１６で、例８１３乃至８１５のうちのいずれか１つ以上の例の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、変調次数の増大とともに低減する。
例８１７で、例８１３乃至８１６のうちのいずれか１つ以上の例の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、変調次数の増大とともに低減する。
例８１８で、例８１３乃至８１７のうちのいずれか１つ以上の例の対象において、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、前記通信デバイスによってサービスを提供されるユーザ装置（ＵＥ）の数の減少及びピーク対平均電力比（ＰＡＰＲ）の低下とともに低減する。
例８１９で、例８１３乃至８１８のうちのいずれか１つ以上の例の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、測定されたＤＣオフセットが所定のセットポイントを下回る場合に低減する。
例８２０で、例８１３乃至８１９のうちのいずれか１つ以上の例の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、前記ミリメートル波のビームフォーミングされた信号がエボルブド（evolved）ＮｏｄｅＢ（ｅＮＢ）検索の一部である場合に低減する。
例８２１で、例８１３乃至８２０のうちのいずれか１つ以上の例の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、前記ミリメートル波のビームフォーミングされた信号がプリアンブル又はミッドアンブルである場合に低減する。
例８２２で、例８１３乃至８２１のうちのいずれか１つ以上の例の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、インバンド又は隣接チャネル干渉のうちの少なくとも一方が、当該ＡＤＣ又はＤＡＣのダイナミックレンジを増大させるほど十分に強い場合に、増大する。
例８２３で、例８１３乃至８２２のうちのいずれか１つ以上の例の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、前記チャネルが非ライン・オブ・サイト（ＮＬＯＳ）チャネルであり且つマルチパスの数が増大する場合に増大する。
例８２４で、例８０８乃至８２３のうちのいずれか１つ以上の例の対象は、任意に、前記ミリメートル波のビームフォーミングされた信号を通信するよう構成された複数のアンテナを含む。
例８２５は、ビームフォーミングされたミリメートル波信号を通信する方法である。当該方法は、複数のアンテナで第１の組のミリメートル波のビームフォーミングされた信号を受信すること、又は前記複数のアンテナから第２の組のミリメートル波のビームフォーミングされた信号を送信することのうちの少なくとも一方を有してよい。当該方法は、前記受信することにおいて使用されるアナログデジタル変換器（ＡＤＣ）及び前記送信することにおいて使用されるデジタルアナログ変換器（ＤＡＣ）の分解能を、トランシーバ電力損失制約に基づき、ＡＤＣ又はＤＡＣの数を減らすことなく設定することを更に有してよい。当該方法は、前記ＡＤＣ又は前記ＤＡＣの前記分解能に基づき、前記第１又は第２組のミリメートル波のビームフォーミングされた信号をアナログ信号とデジタル信号との間で変換することを更に有してよい。
例８２６で、例８２５の対象は、任意に、ハイブリッドビームフォーミングアーキテクチャの中のアナログビームフォーミングアーキテクチャ及びデジタルビームフォーミングアーキテクチャのどちらを、前記ミリメートル波のビームフォーミングされた信号を受信又は送信するために使用すべきかを選択することを含む。
例８２７で、例８２６の対象は、任意に、前記アナログ及びデジタルビームフォーミングアーキテクチャのどちらが選択されるかに基づき前記ＡＤＣ及び前記ＤＡＣの前記分解能を調整することを含む。
例８２８で、例８２６乃至８２７のうちのいずれか１つ以上の例の対象において、任意に、前記アナログビームフォーミングアーキテクチャは、受信用の単一のＡＤＣ及び送信用の単一のＤＡＣを有する。前記デジタルビームフォーミングアーキテクチャは、受信用の複数のＡＤＣ及び送信用の複数のＤＡＣを更に有してよい。
例８２９で、例８２６乃至８２８のうちのいずれか１つ以上の例の対象は、任意に、前記アンテナから受信された複素ミリメートル波信号を結合信号へと結合し、該結合信号を前記単一のＡＤＣへ入力として供給することを含む。
例８３０で、例８２５乃至８２９のうちのいずれか１つ以上の例の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、通信のために使用されるチャネル、該チャネルにおける干渉、信号対雑音比（ＳＮＲ）、又は前記ミリメートル波通信デバイスと通信中のユーザの数、のうちの少なくとも１つに依存する。
例８３１で、例８２５乃至８３０のうちのいずれか１つ以上の例の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、前記ミリメートル波のビームフォーミングされた信号の信号タイプ、前記ミリメートル波のビームフォーミングされた信号の信号品質、前記ミリメートル波のビームフォーミングされた信号によって使用されている変調、又は前記ミリメートル波のビームフォーミングされた信号に関連する動作、のうちの少なくとも１つに依存する。
例８３２は、通信デバイスの装置である。当該装置は、複数のアンテナで第１の組のミリメートル波のビームフォーミングされた信号を受信する手段と、前記複数のアンテナから第２の組のミリメートル波のビームフォーミングされた信号を送信する手段を有してよい。当該装置は、前記受信することにおいて使用されるアナログデジタル変換器（ＡＤＣ）及び前記送信することにおいて使用されるデジタルアナログ変換器（ＤＡＣ）の分解能を、トランシーバ電力損失制約に基づき、ＡＤＣ又はＤＡＣの数を減らすことなく設定する手段を更に有してよい。当該装置は、前記ＡＤＣ又は前記ＤＡＣの前記分解能に基づき、前記第１又は第２組のミリメートル波のビームフォーミングされた信号をアナログ信号とデジタル信号との間で変換する手段を更に有してよい。
例８３３で、例８３２の対象は、任意に、ハイブリッドビームフォーミングアーキテクチャの中のアナログビームフォーミングアーキテクチャ及びデジタルビームフォーミングアーキテクチャのどちらを、前記ミリメートル波のビームフォーミングされた信号を受信又は送信するために使用すべきかを選択する手段を含む。
例８３４で、例８３３の対象は、任意に、前記アナログ及びデジタルビームフォーミングアーキテクチャのどちらが選択されるかに基づき前記ＡＤＣ及び前記ＤＡＣの前記分解能を調整する手段を含む。
例８３５で、例８３３乃至８３４のうちのいずれか１つ以上の例の対象において、任意に、前記アナログビームフォーミングアーキテクチャは、受信用の単一のＡＤＣ及び送信用の単一のＤＡＣを有する。前記デジタルビームフォーミングアーキテクチャは、受信用の複数のＡＤＣ及び送信用の複数のＤＡＣを更に有してよい。
例８３６で、例８３３乃至８３５のうちのいずれか１つ以上の例の対象は、任意に、前記アンテナから受信された複素ミリメートル波信号を結合信号へと結合する手段と、前記結合信号を前記単一のＡＤＣへ入力として供給する手段とを含む。
例８３７で、例８３２乃至８３６のうちのいずれか１つ以上の例の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、通信のために使用されるチャネル、該チャネルにおける干渉、信号対雑音比（ＳＮＲ）、又は前記ミリメートル波通信デバイスと通信中のユーザの数、のうちの少なくとも１つに依存する。
例８３８で、例８３２乃至８３７のうちのいずれか１つ以上の例の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、前記ミリメートル波のビームフォーミングされた信号の信号タイプ、前記ミリメートル波のビームフォーミングされた信号の信号品質、前記ミリメートル波のビームフォーミングされた信号によって使用されている変調、又は前記ミリメートル波のビームフォーミングされた信号に関連する動作、のうちの少なくとも１つに依存する。
例８３９は、通信デバイスの１つ以上のプロセッサによって実行される命令を記憶しているコンピュータ可読記憶媒体である。前記命令は、複数のアンテナで第１の組のミリメートル波のビームフォーミングされた信号を受信し、且つ、前記複数のアンテナから第２の組のミリメートル波のビームフォーミングされた信号を送信するように、前記１つ以上のプロセッサに指示するよう構成されてよい。前記命令は、前記受信することにおいて使用されるアナログデジタル変換器（ＡＤＣ）及び前記送信することにおいて使用されるデジタルアナログ変換器（ＤＡＣ）の分解能を、トランシーバ電力損失制約に基づき、ＡＤＣ又はＤＡＣの数を減らすことなく設定するよう更に構成されてよい。前記命令は、前記ＡＤＣ又は前記ＤＡＣの前記分解能に基づき、前記第１又は第２組のミリメートル波のビームフォーミングされた信号をアナログ信号とデジタル信号との間で変換するよう更に構成されてよい。
例８４０で、例８３９の対象において、任意に、前記命令は、ハイブリッドビームフォーミングアーキテクチャの中のアナログビームフォーミングアーキテクチャ及びデジタルビームフォーミングアーキテクチャのどちらを、前記ミリメートル波のビームフォーミングされた信号を受信又は送信するために使用すべきかを選択するように、前記１つ以上のプロセッサに更に指示する。
例８４１で、例８４０の対象において、任意に、前記命令は、前記アナログ及びデジタルビームフォーミングアーキテクチャのどちらが選択されるかに基づき前記ＡＤＣ及び前記ＤＡＣの前記分解能を調整するように前記１つ以上のプロセッサに更に指示する。
例８４２で、例８４０乃至８４１のうちのいずれか１つ以上の例の対象において、任意に、前記アナログビームフォーミングアーキテクチャは、受信用の単一のＡＤＣ及び送信用の単一のＤＡＣを有する。前記デジタルビームフォーミングアーキテクチャは、受信用の複数のＡＤＣ及び送信用の複数のＤＡＣを更に有してよい。
例８４３で、例８４０乃至８４２のうちのいずれか１つ以上の例の対象において、任意に、前記命令は、前記アンテナから受信された複素ミリメートル波信号を結合信号へと結合し、該結合信号を前記単一のＡＤＣへ入力として供給するように、前記１つ以上のプロセッサに更に指示する。
例８４４で、例８３９乃至８４３のうちのいずれか１つ以上の例の対象において、任意に、前記１つのＡＤＣ又は前記１つのＤＡＣの分解能は、通信のために使用されるチャネル、該チャネルにおける干渉、信号対雑音比（ＳＮＲ）、又は前記ミリメートル波通信デバイスと通信中のユーザの数、のうちの少なくとも１つに依存する。
例８４５は、通信デバイスの装置である。当該装置は、ビームフォーミングされた信号を通信するよう構成されるアンテナのためにステアリング角度をセットするよう構成される複数の位相シフタを有するアナログ又はハイブリッドビームフォーミングアーキテクチャを有してよい。当該装置は、前記アンテナのためのビームステアリングを提供するコードブックを決定するよう構成されるプロセッサを更に有してよい。前記コードブックは、前記アンテナのステアリング角度のサブセットに制限されてよい。前記プロセッサは更に、前記ステアリング角度のサブセット内の制限されたステアリング角度の決定と、該制限されたステアリング角度を特定のステアリング角度へシフトさせる整数シフト値とを通じて、前記ステアリング角度のサブセットの外側で前記特定のステアリング角度をセットするよう前記位相シフタへ入力を供給してよい。
例８４６で、例８４５の対象において、任意に、前記アナログ又はハイブリッドビームフォーミングアーキテクチャは、複数の１次位相シフタ及び複数の２次位相シフタを有する。夫々の２次位相シフタは、前記１次位相シフタの組に関連してよい。前記コードブックは、前記１次及び２次位相シフタの値を制御するよう構成されてよい。
例８４７で、例８４６の対象において、任意に、前記１次位相シフタ及び２次位相シフタは、低ビット位相シフタである。
例８４８で、例８４６乃至８４７のうちのいずれか１つ以上の例の対象において、任意に、前記コードブックは、前記特定のステアリング角度が前記制限されたステアリング角度及び前記シフト値によって直接にセットされるかどうか、又は前記特定のステアリング角度が約１８０度のシフト値の周りでの前記制限されたステアリング角度及び前記シフト値の反映によってセットされるかどうかを示すユニタリ乗数を更に有する。
例８４９で、例８４８の対象において、任意に、前記コードブックは、ｂｐが夫々の１次位相シフタのビットの数であるとして、（１／２ｂｐ）°＜φ≦９０°の間のステアリング角度に制限される。
例８５０で、例８４９の対象において、任意に、前記１次位相シフタの値は、Ｌが１次位相シフタの数であるとして、［０，０，０，・・・，０］と［０，１，２，・・・，Ｌ－１］π／２ｂｐの間に制限される。
例８５１で、例８４５乃至８５０のうちのいずれか１つ以上の例の対象において、任意に、前記コードブックは、ｂｐが夫々の１次位相シフタのビットの数であるとして、（１／２ｂｐ－１）°＜φ≦９０°の間のステアリング角度に制限される。
例８５２で、例８４６乃至８５１のうちのいずれか１つ以上の例の対象において、任意に、前記２次位相シフタは、無線周波数又はベースバンド位相シフタであり、前記１次位相シフタは、中間周波数又はデジタル位相シフタである。
例８５３で、例８４５乃至８５２のうちのいずれか１つ以上の例の対象は、任意に、前記ビームフォーミングされた信号を通信するために前記位相シフタによってステアリングされるよう構成された複数のアンテナを含む。
例８５４は、通信デバイスにおいてビームステアリングを提供する方法である。当該方法は、アンテナのビームステアリングのために使用されるコードブックのサイズを、前記アンテナがステアリングされるべきステアリング角度のサブセットに制限することを有してよい。当該方法は、前記ステアリング角度のサブセットの外側で、前記アンテナをステアリングするための特定のステアリング角度を決定することを更に有してよい。当該方法は、前記特定のステアリング角度に対応する前記ステアリング角度のサブセット内の制限されたステアリング角度を決定することを更に有してよい。当該方法は、前記制限されたステアリング角度を前記特定のステアリング角度へシフトするシフト値を決定することを更に有してよい。当該方法は、前記制限されたステアリング角度及び前記シフト値を適用することによって装置をステアリングすることを更に有してよい。
例８５５で、例８５４の対象において、任意に、前記アンテナをステアリングすることは、前記アンテナを前記制限されたステアリング角度にステアリングするよう制限されたステアリング角度値を複数の１次位相シフタへ適用することを有する。前記アンテナをステアリングすることは、前記制限されたステアリング角度を前記特定のステアリング角度にシフトするよう前記シフト値を複数の２次位相シフタへ適用することを更に有してよい。夫々の２次位相シフタは、前記１次位相シフタの組と接続されてよい。
例８５６で、例８５５の対象において、任意に、前記アンテナをステアリングすることは、前記特定のステアリング角度が前記制限されたステアリング角度及び前記シフト値によって直接にセットされるかどうか、又は前記特定のステアリング角度が約１８０度のシフト値の周りでの前記制限されたステアリング角度及び前記シフト値の反映によってセットされるかどうかを示すユニタリ乗数を適用することを更に有する。
例８５７で、例８５６の対象において、任意に、前記コードブックは、ｂｐが夫々の１次位相シフタのビットの数であるとして、（１／２ｂｐ）°＜φ≦９０°の間のステアリング角度に制限される。
例８５８で、例８５７の対象において、任意に、前記１次位相シフタの値は、Ｌが１次位相シフタの数であるとして、［０，０，０，・・・，０］と［０，１，２，・・・，Ｌ－１］π／２ｂｐの間に制限される。
例８５９で、例８５４乃至８５８のうちのいずれか１つ以上の例の対象において、任意に、前記コードブックは、ｂｐが夫々の１次位相シフタのビットの数であるとして、（１／２ｂｐ－１）°＜φ≦９０°の間のステアリング角度に制限される。
例８６０は、通信デバイスの装置である。当該装置は、アンテナのビームステアリングのために使用されるコードブックのサイズを、前記アンテナがステアリングされるべきステアリング角度のサブセットに制限する手段を有してよい。当該装置は、前記ステアリング角度のサブセットの外側で、前記アンテナをステアリングするための特定のステアリング角度を決定する手段を更に有してよい。当該装置は、前記特定のステアリング角度に対応する前記ステアリング角度のサブセット内の制限されたステアリング角度を決定する手段を更に有してよい。当該装置は、前記制限されたステアリング角度を前記特定のステアリング角度へシフトするシフト値を決定する手段を更に有してよい。当該装置は、前記制限されたステアリング角度及び前記シフト値を適用することによって装置をステアリングする手段を更に有してよい。
例８６１で、例８６０の対象において、任意に、当該装置は、前記アンテナを前記制限されたステアリング角度にステアリングするよう制限されたステアリング角度値を複数の１次位相シフタへ適用する手段を更に有する。当該装置は、前記制限されたステアリング角度を前記特定のステアリング角度にシフトするよう前記シフト値を複数の２次位相シフタへ適用する手段を更に有してよい。夫々の２次位相シフタは、前記１次位相シフタの組と接続されてよい。
例８６２で、例８６１の対象において、任意に、当該装置は、前記特定のステアリング角度が前記制限されたステアリング角度及び前記シフト値によって直接にセットされるかどうか、又は前記特定のステアリング角度が約１８０度のシフト値の周りでの前記制限されたステアリング角度及び前記シフト値の反映によってセットされるかどうかを示すユニタリ乗数を適用する手段を更に有する。
例８６３で、例８６２の対象において、任意に、前記コードブックは、ｂｐが夫々の１次位相シフタのビットの数であるとして、（１／２ｂｐ）°＜φ≦９０°の間のステアリング角度に制限される。
例８６４で、例８６３の対象において、任意に、前記１次位相シフタの値は、Ｌが１次位相シフタの数であるとして、［０，０，０，・・・，０］と［０，１，２，・・・，Ｌ－１］π／２ｂｐの間に制限される。
例８６５で、例８６０乃至８６４のうちのいずれか１つ以上の例の対象において、任意に、前記コードブックは、ｂｐが夫々の１次位相シフタのビットの数であるとして、（１／２ｂｐ－１）°＜φ≦９０°の間のステアリング角度に制限される。
例８６６で、例８６１乃至８６５のうちのいずれか１つ以上の例の対象において、任意に、前記２次位相シフタは、無線周波数又はベースバンド位相シフタであり、前記１次位相シフタは、中間周波数又はデジタル位相シフタである。
例８６７で、例８６１乃至８６６のうちのいずれか１つ以上の例の対象は、任意に、前記１次位相シフタ及び２次位相シフタは、低ビット位相シフタである。
例８６８は、通信デバイスの１つ以上のプロセッサによって実行される命令を記憶しているコンピュータ可読記憶媒体である。前記命令は、ステアリング角度のサブセットの外側でアンテナをステアリングするための特定のステアリング角度を決定するように前記１つ以上のプロセッサに指示するよう構成されてよい。前記命令は、前記特定のステアリング角度に対応する前記ステアリング角度のサブセット内の制限されたステアリング角度を決定するように前記１つ以上のプロセッサに指示するよう更に構成されてよい。前記命令は、前記制限されたステアリング角度を前記特定のステアリング角度へシフトするシフト値を決定するように前記１つ以上のプロセッサに指示するよう更に構成されてよい。前記命令は、前記制限されたステアリング角度及び前記シフト値を適用することによって前記アンテナをステアリングするように前記１つ以上のプロセッサに指示するよう更に構成されてよい。
例８６９で、例８６８の対象において、任意に、前記命令は、前記アンテナを前記制限されたステアリング角度にステアリングするよう制限されたステアリング角度値を複数の１次位相シフタへ適用するように、前記１つ以上のプロセッサに更に指示する。前記命令は、前記制限されたステアリング角度を前記特定のステアリング角度にシフトするよう前記シフト値を複数の２次位相シフタへ適用するように、前記１つ以上のプロセッサに指示するよう更に構成されてよい。夫々の２次位相シフタは、前記１次位相シフタの組と接続されてよい。
例８７０で、例８６９の対象において、任意に、前記命令は、前記特定のステアリング角度が前記制限されたステアリング角度及び前記シフト値によって直接にセットされるかどうか、又は前記特定のステアリング角度が約１８０度のシフト値の周りでの前記制限されたステアリング角度及び前記シフト値の反映によってセットされるかどうかを示すユニタリ乗数を適用するように、前記１つ以上のプロセッサに更に指示する。
例８７１で、例８７０の対象において、任意に、前記命令は、ｂｐが夫々の１次位相シフタのビットの数であるとして、前記アンテナをステアリングするための値を含むコードブックを、（１／２ｂｐ）°＜φ≦９０°の間のステアリング角度に制限するように、前記１つ以上のプロセッサに更に指示する。
例８７２で、例８７１の対象において、任意に、前記１次位相シフタの値は、Ｌが１次位相シフタの数であるとして、［０，０，０，・・・，０］と［０，１，２，・・・，Ｌ－１］π／２ｂｐの間に制限される。
例８７３で、例８６８乃至８７２のうちのいずれか１つ以上の例の対象において、任意に、前記命令は、ｂｐが夫々の１次位相シフタのビットの数であるとして、前記アンテナをステアリングするための値を含むコードブックを、（１／２ｂｐ－１）°＜φ≦９０°の間のステアリング角度に制限するように、前記１つ以上のプロセッサに更に指示する。
例８７４は、電荷ポンプの装置である。当該装置は、複数の異なった制御信号によって制御される複数のスイッチと、前記複数のスイッチが接続される出力キャパシタとを有してよい。前記出力キャパシタでの電圧は、前記電荷ポンプの出力電圧が電流リファレンス又は電荷蓄積デバイスの使用から解放されるように、前記複数のスイッチのサブスレッショルド注入及び漏れキャパシタンスによって制御されてよい。
例８７５で、例８７４の対象において、任意に、前記複数のスイッチは、前記出力キャパシタでの電圧を所定の量だけ昇圧させるよう構成される第１スイッチグループと、前記出力キャパシタでの電圧を前記所定の量だけ降圧させるよう構成される第２スイッチグループとを有する。
例８７６で、例８７５の対象において、任意に、前記第１スイッチグループ及び前記第２スイッチグループの夫々は、異なるレール電圧へ接続されるダイナミックスイッチと、該ダイナミックスイッチと前記出力キャパシタとの間に接続されるサブスレッショルドスイッチとを有する。
例８７７で、例８７６の対象において、任意に、前記ダイナミックスイッチの漏れキャパシタンスは、前記サブスレッショルドスイッチのサブスレッショルド注入を制御する。
例８７８で、例８７６乃至８７７のうちのいずれか１つ以上の例の対象は、任意に、前記第１スイッチグループ及び前記第２スイッチグループの夫々の前記ダイナミックスイッチと接続されるタイミング回路を含む。該タイミング回路は、複数の異なる制御信号のうちの第１制御信号及び第２制御信号を前記第１スイッチグループ及び前記第２スイッチグループへ夫々供給するよう構成されてよい。前記第１制御信号及び前記第２制御信号は、前記複数の制御信号のプリセットされたビットの組によって定義されたパルス幅を有してよい。
例８７９で、例８７８の対象において、任意に、前記プリセットされたビットの組の中の夫々のプリセットされたビットは、異なるサブスレッショルドスイッチを制御する。
例８８０で、例８７８乃至８７９のうちのいずれか１つ以上の例の対象において、任意に、前記出力キャパシタは、直列接続されたキャパシタ・スイッチ結合の組と並列に内部キャパシタを有する。前記直列接続されたキャパシタ・スイッチ結合の組の中の夫々のスイッチは、前記プリセットされたビットの組の中の異なるプリセットされたビットによって制御されてよい。
例８８１で、例８７６乃至８８０のうちのいずれか１つ以上の例の対象において、任意に、電荷は、夫々のダイナミックスイッチのゲート・ドレインキャパシタンスを通じて注入される。
例８８２で、例８７４乃至８８１のうちのいずれか１つ以上の例の対象は、任意に、前記複数のスイッチの対と接続され、前記出力キャパシタの電圧変化をトリガするよう構成される制御ロジックを含む。
例８８３は、電荷ポンプの装置である。当該装置は、ＵＰ及びＤＯＷＮ制御信号によって夫々制御される構成される第１及び第２ダイナミックスイッチを有してよい。該第１及び第２ダイナミックスイッチは、異なるレール電圧へ接続されてよい。当該装置は、第１及び第２の直列なスイッチを更に有してよい。該第１及び第２の直列なスイッチは、前記第１及び第２ダイナミックスイッチへ夫々接続されてよい。前記第１及び第２の直列なスイッチの中の夫々のスイッチは、複数のビットの中の異なるビットによって制御されるよう構成されてよい。当該装置は、前記第１及び第２の直列なスイッチが接続され、前記電荷ポンプの出力電圧を供給するよう構成される出力キャパシタを更に有してよい。
例８８４で、例８８３の対象において、任意に、前記第１及び第２ダイナミックスイッチの漏れキャパシタンスは、前記直列なスイッチのサブスレッショルド注入を制御する。
例８８５で、例８８３乃至８８４のうちのいずれか１つ以上の例の対象において、任意に、前記直列なスイッチは、１から５個のスイッチを有する。
例８８６で、例８８３乃至８８５のうちのいずれか１つ以上の例の対象は、任意に、前記第１及び第２ダイナミックスイッチと夫々接続される第１及び第２タイミング回路を含む。前記第１及び第２タイミング回路は、夫々、前記ＵＰ及びＤＯＷＮ制御信号のパルス幅を制御し、それによって、前記出力電圧の電圧ステップを制御するよう構成されてよい。
例８８７で、例８８６の対象において、任意に、前記第１及び第２タイミング回路の夫々は、前記ＵＰ又はＤＯＷＮ制御信号及び該ＵＰ又はＤＯＷＮ制御信号の遅延された反転コピーが入力として供給されるＡＮＤゲートを有する。前記ＵＰ又はＤＯＷＮ制御信号の前記遅延された反転コピーは、前記ＡＮＤゲートへ接続されているインバータへ接続された遅延線によって前記ＵＰ又はＤＯＷＮ制御信号が遅延されることで形成されてよい。
例８８８で、例８８７の対象において、任意に、前記パルス幅は、前記遅延線へ供給されるプリセットされたビットの組によって定義される。
例８８９で、例８８８の対象において、任意に、前記プリセットされたビットの中の夫々のプリセットされたビットは、前記第１及び第２の直列なスイッチの中の異なるスイッチを制御する。
例８９０で、例８８８乃至８８９のうちのいずれか１つ以上の例の対象において、任意に、前記出力キャパシタは、直列接続されたキャパシタ・スイッチ結合の組と並列に内部キャパシタを有する。前記直列接続されたキャパシタ・スイッチ結合の組の中の夫々のスイッチは、前記プリセットされたビットの組の中の異なるプリセットされたビットによって制御される。
例８９１は、電荷ポンプにおける電荷注入方法である。当該方法は、電荷注入フェーズ中にダイナミックスイッチのゲート・ドレインキャパシタンスにわたって電荷を注入することを有してよい。当該方法は、前記電荷の注入後に、電荷転送フェーズ中にサブスレッショルド・ドレイン電流を用いて、サブスレッショルドスイッチにわたる前記電荷を前記電荷ポンプの出力キャパシタンスへ転送することを更に有してよい。当該方法は、前記電荷の転送後に、シャットダウンフェーズ中に、出力電圧の電圧変化を止めるよう、前記電荷の転送及び前記出力キャパシタンスにおける電流フローを終了することを更に有してよい。
例８９２で、例８９１の対象において、任意に、前記電荷の注入は、前記ダイナミックスイッチへ供給される制御信号のポジティブエッジにおいて、前記ダイナミックスイッチのゲート・ドレインキャパシタンスにわたって起こる。前記ダイナミックスイッチは、前記ポジティブエッジでオフするよう構成されてよい。
例８９３で、例８９１乃至８９２のうちのいずれか１つ以上の例の対象において、任意に、前記終了は、前記ダイナミックスイッチへ供給される前記制御信号のネガティブエッジにおいて起こる。前記ダイナミックスイッチは、前記ネガティブエッジでオンするよう構成されてよい。
例８９４で、例８９３の対象において、任意に、前記終了フェーズ中に、前記ダイナミックスイッチと前記サブスレッショルドスイッチとの間のネットでの電圧は、前記ダイナミックスイッチが接続されているレール電圧へ戻る。
例８９５で、例８９１乃至８９４のうちのいずれか１つ以上の例の対象は、任意に、前記電荷注入フェーズ中に制御信号のパルス幅を制御し、その結果として、前記電圧変化を制御することを含む。
例８９６で、例８９５の対象において、任意に、前記制御信号の前記パルス幅を制御することは、ＡＮＤゲートへの前記制御信号及び該制御信号の遅延された反転コピーと、前記制御信号の前記遅延された反転コピーの遅延の量を制御するためのプリセットされたビットの組とを供給することを有する。
例８９７で、例８９６の対象において、任意に、前記電荷転送フェーズ中に、前記電荷は、前記プリセットされたビットの組の中のプリセットされたビットの数に等しい数のサブスレッショルドスイッチにわたって前記出力キャパシタンスへ転送され、夫々のプリセットされたビットは異なるサブスレッショルドスイッチを制御する。
例８９８で、例８９６乃至８９７のうちのいずれか１つ以上の例の対象は、任意に、前記出力キャパシタを形成するよう多数の並列な内部キャパシタの組み込みを制御することを含む。並列な内部キャパシタの数は、前記プリセットされたビットの組の中のプリセットされたビットの数に等しくなり得る。夫々の内部キャパシタは、異なるプリセットされたビットによって組み込まれてよい。
例８９９は、電荷ポンプの装置である。当該装置は、ダイナミックスイッチのゲート・ドレインキャパシタンスにわたって電荷を注入する手段を有してよい。当該装置は、前記電荷の注入後に、サブスレッショルド・ドレイン電流を用いて、サブスレッショルドスイッチにわたる前記電荷を前記電荷ポンプの出力キャパシタンスへ転送する手段を更に有してよい。当該装置は、前記電荷の転送後に、出力電圧の電圧変化を止めるよう、前記電荷の転送及び前記出力キャパシタンスにおける電流フローを終了する手段を更に有してよい。
例９００において、例８９９の対象は、任意に、前記電荷注入フェーズ中に制御信号のパルス幅を制御し、その結果として、前記電圧変化を制御する手段を含む。
例９０１で、例８９９乃至９００のうちのいずれか１つ以上の対象において、任意に、前記制御信号の前記パルス幅を制御する手段は、ＡＮＤゲートへの前記制御信号及び該制御信号の遅延された反転コピーと、前記制御信号の前記遅延された反転コピーの遅延の量を制御するためのプリセットされたビットの組とを供給する手段を有する。
例９０２で、例９０１の対象は、任意に、前記プリセットされたビットの組の中のプリセットされたビットの数に等しい数のサブスレッショルドスイッチにわたって前記電荷を前記出力キャパシタンスへ転送する手段を含む。夫々のプリセットされたビットは異なるサブスレッショルドスイッチを制御する。
例９０３で、例９０１乃至９０２のうちのいずれか１つ以上の例の対象は、任意に、前記出力キャパシタを形成するよう多数の並列な内部キャパシタの組み込みを制御する手段を含む。並列な内部キャパシタの数は、前記プリセットされたビットの組の中のプリセットされたビットの数に等しくなり得る。夫々の内部キャパシタは、異なるプリセットされたビットによって組み込まれてよい。
例９０４は、通信デバイスの１つ以上のプロセッサによって実行される命令を記憶しているコンピュータ可読記憶媒体である。前記命令は、ＵＰ及びＤＯＷＮ制御信号によって夫々第１及び第２ダイナミックスイッチを制御するように前記１つ以上のプロセッサに指示するよう構成されてよい。該第１及び第２ダイナミックスイッチは、異なるレール電圧へ接続されてよい。前記命令は、複数のビットの中の異なるビットによって第１及び第２の直列なスイッチの各スイッチを制御するように前記１つ以上のプロセッサに指示するよう更に構成されてよい。前記第１及び第２の直列なスイッチは、前記第１及び第２ダイナミックスイッチへ夫々接続されてよい。前記命令は、前記第１及び第２の直列なスイッチが接続される電荷ポンプの出力キャパシタの出力電圧を調整するように前記１つ以上のプロセッサに指示するよう更に構成されてよい。
例９０５で、例９０４の対象において、任意に、前記命令は、前記第１及び第２ダイナミックスイッチと夫々接続される第１及び第２タイミング回路により前記ＵＰ及びＤＯＷＮ制御信号のパルス幅を制御するように前記１つ以上のプロセッサに指示するよう構成される。
例９０６で、例９０５の対象において、任意に、前記第１及び第２タイミング回路の夫々は、前記ＵＰ又はＤＯＷＮ制御信号及び該ＵＰ又はＤＯＷＮ制御信号の遅延された反転コピーが入力として供給されるＡＮＤゲートを有する。前記命令は、前記ＡＮＤゲートへ接続されているインバータへ接続された遅延線の遅延を制御するように前記１つ以上のプロセッサに指示するよう更に構成されてよい。前記ＵＰ又はＤＯＷＮ制御信号は、該ＵＰ又はＤＯＷＮ制御信号の前記遅延された反転コピーを形成するよう、前記遅延線によって遅延されてよい。
例９０７で、例９０６の対象において、任意に、前記パルス幅は、前記遅延線へ供給されるプリセットされたビットの組によって定義される。
例９０８で、例９０７の対象において、任意に、前記命令は、異なるプリセットされたビットを用いて前記第１及び第２の直列なスイッチの中の異なるスイッチを制御するように前記１つ以上のプロセッサに指示するよう構成される。
例９０９で、例９０７乃至９０８のうちのいずれか１つ以上の例の対象において、任意に、前記出力キャパシタは、直列接続されたキャパシタ・スイッチ結合の組と並列に内部キャパシタを有する。前記命令は、前記直列接続されたキャパシタ・スイッチ結合の組の中の夫々のスイッチを異なるプリセットされたビットによって制御するように前記１つ以上のプロセッサに指示するよう更に構成されてよい。
例９１０は、通信デバイスの装置である。当該装置は、受信器回路を有してよい。該受信器回路は、ビームフォーミングされた信号を受信するよう構成される複数の第１量子化器を有してよい。前記受信器回路は、補償されたビームフォーミングされた信号を形成するように、前記ビームフォーミングされた信号が前記量子化器へ供給される前に、前記ビームフォーミングされた信号に対するアナログ補償信号を供給するよう構成されるフィードフォワードループを更に有してよい。前記ビームフォーミングされた信号は、送信器からの信号及び干渉信号を含んでよい。前記アナログ補償信号は、前記干渉信号を補償するよう構成されてよい。
例９１１で、例９１０の対象において、任意に、前記フィードフォワードループは、前記ビームフォーミングされた信号を粗く量子化された信号へ変換するよう構成される複数の第２量子化器を有する。前記フィードフォワードループは、前記アナログ補償信号を変換するよう構成される複数のデジタルアナログ変換器（ＤＡＣ）を更に有してよい。
例９１２で、例９１１の対象において、任意に、前記第２量子化器の分解能は、前記第１量子化器の分解能よりも小さい。
例９１３で、例９１１乃至９１２のうちのいずれか１つ以上の例の対象において、任意に、前記フィードフォワードループは、前記第２量子化器と前記ＤＡＣとの間に配置されたデジタルフィルタを更に有する。該デジタルフィルタは、前記粗く量子化された信号のための相互相関された干渉補償を提供し、前記アナログ補償信号のデジタルバージョンを生成するよう構成されてよい。
例９１４で、例９１３の対象は、任意に、前記受信器回路を調整するために使用される信号品質を提供するように、前記アナログ補償信号の前記デジタルバージョンと、前記補償されたビームフォーミングされた信号のデジタルバージョンとを結合するよう構成される複数のコンバイナを含む。
例９１５で、例９１３乃至９１４のうちのいずれか１つ以上の例の対象において、任意に、前記デジタルフィルタは、
Figure 2024059722000090
 から、各方向からの干渉を推定するよう構成される。ここで、ｙ［ｎ］は、特定の第２量子化器での粗く量子化された信号であり、ａｒ（θｋ）は、方向θｋからの干渉の推定ベクトルである。その後に、前記デジタルフィルタは、
Figure 2024059722000091
 として干渉ベクトルを決定するよう構成される。
例９１６で、例９１１乃至９１５のうちのいずれか１つ以上の例の対象において、任意に、前記フィードフォワードループは、前記ビームフォーミングされた信号が前記複数の第２量子化器へ供給される前に、ディザリングノイズを前記ビームフォーミングされた信号に加えるよう構成される複数のコンバイナを更に有する。前記ディザリングノイズは、前記干渉の推定に依存してよい。
例９１７で、例９１１乃至９１６のうちのいずれか１つ以上の例の対象は、任意に、前記ビームフォーミングされた信号が、前記フィードフォワードループを通じて供給される前記アナログ補償信号と結合されることを可能にするように、十分な遅延を前記ビームフォーミングされた信号に加えるよう構成される複数のアナログ遅延線を含む。
例９１８で、例９１１乃至９１７のうちのいずれか１つ以上の例の対象は、任意に、ディザリングノイズを前記補償されたビームフォーミングされた信号に加えるよう構成される複数のコンバイナを含む。前記ディザリングノイズは、受信器性能の指標に依存してよい。
例９１９で、例９１１乃至９１８のうちのいずれか１つ以上の例の対象は、任意に、前記ビームフォーミングされた信号が前記複数の第２量子化器へ供給される前に、第１ディザリングノイズを前記ビームフォーミングされた信号に加えるよう構成される複数の第１コンバイナを含む。複数の第２コンバイナは、第２ディザリングノイズを前記補償されたビームフォーミングされた信号に加えるよう構成されてよい。前記第１ディザリングノイズ及び前記第２ディザリングノイズは、前記ビームフォーミングされた信号の異なる品質に依存してよい。
例９２０で、例９１０乃至９１９のうちのいずれか１つ以上の例の対象は、任意に、前記ビームフォーミングされた信号を供給するよう構成される複数のアンテナを含む。
例９２１は、受信器において干渉を補償する方法である。当該方法は、ビームフォーミングされた信号を複数のアンテナから受信することを有してよい。夫々のビームフォーミングされた信号は、送信器からの信号及び干渉信号を含んでよい。当該方法は、補償された信号を出力のために量子化することより前に、前記干渉信号について前記ビームフォーミングされた信号を補償するフィードフォワードによって、前記補償された信号を形成することを更に有してよい。該補償された信号は、前記ビームフォーミングされた信号に依存してよい。当該方法は、量子化された出力信号を形成するよう前記補償された信号を量子化することを更に有してよい。当該方法は、前記量子化された出力信号を処理のためにベースバンドプロセッサへ供給することを更に有してよい。
例９２１ａで、例９２１の対象は、任意に、量子化されたフィードフォワード信号を形成するようフィードフォワードパスに沿って前記ビームフォーミングされた信号を量子化することを含む。当該方法は、デジタル補償信号を供給するよう前記量子化されたフィードフォワード信号において前記干渉信号を補償することを更に有してよい。当該方法は、前記デジタル補償信号をアナログ補償信号に変換することを更に有してよい。当該方法は、前記アナログ補償信号を前記ビームフォーミングされた信号と結合して、前記補償された信号を形成することを更に有してよい。
例９２２で、例９２１ａの対象において、任意に、前記ビームフォーミングされた信号の量子化の分解能は、前記補償された信号の量子化の分解能よりも小さい。
例９２３で、例９２２の対象は、任意に、前記ビームフォーミングされた信号の量子化することより前に、第１ディザリングノイズを前記ビームフォーミングされた信号に加えることを含む。当該方法は、第２ディザリングノイズを前記補償された信号に加えることを更に有してよい。
例９２４で、例９２３の対象は、任意に、信号品質を提供するよう、前記デジタル補償信号と、前記補償された信号のデジタルバージョンとを結合することを含む。当該方法は、前記信号品質に基づき、前記ビームフォーミングされた信号の量子化、前記補償された信号の量子化、前記第１ディザリングノイズ、又は前記第２ディザリングノイズの中の少なくとも１つを制御することを更に有してよい。
例９２５で、例９２１乃至９２４（９２１ａを含む。）のうちのいずれか１つ以上の例の対象において、任意に、前記干渉信号を補償することは、
Figure 2024059722000092
 から、各方向からの干渉を推定することを有する。ここで、ｙ［ｎ］は、特定の第２量子化器での粗く量子化された信号であり、ａｒ（θｋ）は、方向θｋからの干渉の推定ベクトルである。その後に、当該方法は、、
Figure 2024059722000093
 として干渉ベクトルを決定することを有する。
例９２６で、例９２１乃至９２６（９２１ａを含む。）のうちのいずれか１つ以上の例の対象は、任意に、前記ビームフォーミングされた信号が前記アナログ補償信号と結合されることを可能にするほど十分に前記ビームフォーミングされた信号を遅延させることを含む。
例９２７は、受信器の装置である。当該装置は、ビームフォーミングされた信号を複数のアンテナから受信する手段を有してよい。夫々のビームフォーミングされた信号は、送信器からの信号及び干渉信号を含んでよい。当該装置は、補償された信号を出力のために量子化することより前に、前記干渉信号について前記ビームフォーミングされた信号を補償するフィードフォワードによって、前記補償された信号を形成する手段を更に有してよい。該補償された信号は、前記ビームフォーミングされた信号に依存してよい。当該装置は、量子化された出力信号を形成するよう前記補償された信号を量子化する手段を更に有してよい。
例９２８で、例９２７の対象は、任意に、量子化されたフィードフォワード信号を形成するようフィードフォワードパスに沿って前記ビームフォーミングされた信号を量子化する手段と、デジタル補償信号を供給するよう前記量子化されたフィードフォワード信号において前記干渉信号を補償する手段とを含む。当該装置は、前記デジタル補償信号をアナログ補償信号に変換する手段を更に有してよい。当該装置は、前記アナログ補償信号を前記ビームフォーミングされた信号と結合して、前記補償された信号を形成する手段を更に有してよい。
例９２９で、例９２８の対象において、任意に、前記ビームフォーミングされた信号の量子化の分解能は、前記補償された信号の量子化の分解能よりも小さい。
例９３０で、例９２９の対象は、任意に、前記ビームフォーミングされた信号の量子化することより前に第１ディザリングノイズを前記ビームフォーミングされた信号に加える手段と、第２ディザリングノイズを前記補償された信号に加える手段とを含む。
例９３１で、例９３０の対象は、任意に、信号品質を提供するよう、前記デジタル補償信号と、前記補償された信号のデジタルバージョンとを結合する手段を含む。当該装置は、前記信号品質に基づき、前記ビームフォーミングされた信号の量子化、前記補償された信号の量子化、前記第１ディザリングノイズ、又は前記第２ディザリングノイズの中の少なくとも１つを制御する手段を更に有してよい。
例９３２で、例９２８乃至９３１のうちのいずれか１つ以上の例の対象は、任意に、
Figure 2024059722000094
 から、各方向からの干渉を推定し、ｙ［ｎ］は、特定の第２量子化器での粗く量子化された信号であり、ａｒ（θｋ）は、方向θｋからの干渉の推定ベクトルであり、その後に、
Figure 2024059722000095
 として干渉ベクトルを決定する手段を含む。
例９３３で、例９３１乃至９３２のうちのいずれか１つ以上の例の対象は、任意に、前記ビームフォーミングされた信号が前記アナログ補償信号と結合されることを可能にするほど十分に前記ビームフォーミングされた信号を遅延させる手段を含む。
例９３４は、通信デバイスの１つ以上のプロセッサによって実行される命令を記憶しているコンピュータ可読記憶媒体である。前記命令は、ビームフォーミングされた信号を複数のアンテナから受信するように前記１つ以上のプロセッサに指示するよう構成されてよい。夫々のビームフォーミングされた信号は、送信器からの信号及び干渉信号を含んでよい。前記命令は、補償された信号を出力のために量子化することより前に、前記干渉信号について前記ビームフォーミングされた信号を補償するフィードフォワードによって、前記補償された信号を形成するように、前記１つ以上のプロセッサに指示するよう更に構成されてよい。該補償された信号は、前記ビームフォーミングされた信号に依存してよい。前記命令は、量子化された出力信号を形成するよう前記補償された信号を量子化するように、前記１つ以上のプロセッサに指示するよう更に構成されてよい。
例９３５で、例９３４の対象において、任意に、前記命令は、量子化されたフィードフォワード信号を形成するようフィードフォワードパスに沿って前記ビームフォーミングされた信号を量子化するように、前記１つ以上のプロセッサを更に構成する。前記命令は、デジタル補償信号を供給するよう前記量子化されたフィードフォワード信号において前記干渉信号を補償するように、前記１つ以上のプロセッサに指示するよう更に構成されてよい。前記命令は、前記デジタル補償信号をアナログ補償信号に変換するように前記１つ以上のプロセッサに指示するよう更に構成されてよい。前記命令は、前記アナログ補償信号を前記ビームフォーミングされた信号と結合して前記補償された信号を形成するように前記１つ以上のプロセッサに指示するよう更に構成されてよい。
例９３６で、例９３５の対象において、任意に、前記ビームフォーミングされた信号の量子化の分解能は、前記補償された信号の量子化の分解能よりも小さい。
例９３７で、例９３６の対象において、任意に、前記命令は、前記ビームフォーミングされた信号の量子化することより前に第１ディザリングノイズを前記ビームフォーミングされた信号に加えるように前記１つ以上のプロセッサを更に構成する。前記命令は、第２ディザリングノイズを前記補償された信号に加えるように前記１つ以上のプロセッサに指示するよう更に構成されてよい。
例９３８で、例９３７の対象において、任意に、前記命令は、信号品質を提供するよう、前記デジタル補償信号と、前記補償された信号のデジタルバージョンとを結合するように、前記１つ以上のプロセッサを更に構成する。前記命令は、前記信号品質に基づき、前記ビームフォーミングされた信号の量子化、前記補償された信号の量子化、前記第１ディザリングノイズ、又は前記第２ディザリングノイズの中の少なくとも１つを制御するように、前記１つ以上のプロセッサに指示するよう更に構成されてよい。
例９３９で、例９３４乃至９３８のうちのいずれか１つ以上の例の対象において、任意に、前記命令は、
Figure 2024059722000096
 から、各方向からの干渉を推定し、ｙ［ｎ］は、特定の第２量子化器での粗く量子化された信号であり、ａｒ（θｋ）は、方向θｋからの干渉の推定ベクトルであり、その後に、
Figure 2024059722000097
 として干渉ベクトルを決定するように、前記１つ以上のプロセッサを更に構成する。
例９４０で、例９３４乃至９３９のうちのいずれか１つ以上の例の対象において、任意に、前記命令は、前記ビームフォーミングされた信号が前記アナログ補償信号と結合されることを可能にするほど十分に前記ビームフォーミングされた信号を遅延させるように前記１つ以上のプロセッサを更に構成する。
例９４１は、通信デバイスの装置である。当該装置は、補償回路、量子化器、及びベースバンドプロセッサを有する受信器を有する。前記補償回路は、複数のビームフォーミングアンテナの夫々で受信された無線周波数（ＲＦ）信号における干渉を前記受信器のアナログ領域において補償し、アナログ補償された信号を生成するよう構成されてよい。前記量子化器は、前記補償回路に依存するアナログ入力信号を量子化出力へ変換するよう構成されてよい。前記ベースバンドプロセッサは、前記量子化出力に依存するベースバンド入力信号を受信し、前記ＲＦ信号のデジタルバージョンを再構成するよう前記補償の反転を前記ベースバンド入力信号に適用し、前記ＲＦ信号の前記デジタルバージョンに対して信号処理を実行するよう構成されてよい。
例９４２で、例９４１の対象において、任意に、前記補償回路は、前記量子化器からの前記量子化出力を前記アナログ領域へ供給するよう構成されるフィードバックループを有する。該フィードバックループは、前記干渉の方向に応じて前記量子化出力にフィルタをかけ、フィルタ処理された信号を生成するよう構成されるフィルタを有してよい。前記フィードバックループは、前記フィルタ処理された信号をアナログ信号に変換するよう構成されるデジタルアナログ変換器（ＤＡＣ）を更に有してよい。前記フィードバックループは、前記量子化器への前記アナログ入力信号を生成するために使用されたアンテナからの信号と前記アナログ信号を結合して、結合信号を形成するよう構成されるコンバイナを更に有してよい。
例９４３で、例９４２の対象において、任意に、前記量子化器及び前記デジタルアナログ変換器は、異なる分解能を有している。
例９４４で、例９４３の対象において、任意に、前記分解能の少なくとも１つは、所望のビットエラーレート（ＢＥＲ）又はフィルタ特性の少なくとも１つに依存する。
例９４５で、例９４２乃至９４４のうちのいずれか１つ以上の例の対象は、任意に、前記コンバイナと前記量子化器との間に配置され、前記結合信号における量子化ノイズを帯域外に成形するよう構成されるローパスフィルタ（ＬＰＦ）を含む。
例９４６で、例９４５の対象は、任意に、前記ＬＰＦと前記量子化器との間に配置され、ゲイン入力を前記量子化器のダイナミックレンジに調整し、前記アナログ入力信号を供給するよう構成されるゲインを含む。
例９４７で、例９４２乃至９４６のうちのいずれか１つ以上の例の対象は、任意に、前記量子化器と前記ベースバンドプロセッサとの間に配置され、前記量子化器によって導入された高調波を削除するよう構成されるローパスフィルタ（ＬＰＦ）を含む。
例９４８で、例９４２乃至９４７のうちのいずれか１つ以上の例の対象は、任意に、前記ＤＡＣと前記コンバイナとの間に配置され、チャネル品質に応じて又は固定ゲインにセットされるよう前記アナログ信号を調整するよう構成されるゲインを含む。
例９４９で、例９４２乃至９４８のうちのいずれか１つ以上の例の対象において、任意に、前記量子化器は、前記アナログ入力信号をオーバーサンプリングするよう構成される。前記受信器は、前記量子化器と前記ベースバンドプロセッサとの間に配置され、デシメータ入力信号をナイキストレート（Nyquist rate）にダウンサンプリングするよう構成されるデシメータ（decimator）を更に有してよい。
例９５０で、例９４２乃至９４９のうちのいずれか１つ以上の例の対象において、任意に、前記フィルタの係数は、前記干渉の指向性に依存する。
例９５１で、例９５０の対象において、任意に、前記フィルタは、
Figure 2024059722000098
 として定義され、ここで、Ｋはオーバーサンプリングレートであり、Ｎｒはアンテナの数である。
例９５２で、例９５１の対象において、任意に、
Figure 2024059722000099
 であり、ここで、ｄはアンテナ間距離であり、フィルタ係数行列
Figure 2024059722000100
 は、
Figure 2024059722000101
 であり、ここで、［・］＋は疑似逆演算子であり、Ｉは干渉方向の総数であり、×を○で囲んだ記号はクロネッカー積（Kronecker product）である。
例９５３で、例９４１乃至９５２のうちのいずれか１つ以上の例の対象は、任意に、出力発振信号に応じて信号を送信するよう構成されるアンテナを含む。
例９５４は、受信器において、低減された量子化器ダイナミックレンジを使用する方法である。当該方法は、複数のビームフォーミングアンテナから複数のビームフォーミングされた信号を受信することを有してよい。当該方法は、夫々のビームフォーミングされた信号について、当該ビームフォーミング信号が量子化器へ供給されることより前に干渉源からの干渉について前記ビームフォーミングされた信号を補償し、補償された信号を前記量子化器へ供給することによって、当該ビームフォーミングされた信号が供給される量子化器のダイナミックレンジを低減することと、前記補償された信号を量子化することと、前記ビームフォーミングされた信号に適用される補償をデジタル反転して、前記ビームフォーミングされた信号のデジタルバージョンを再生することと、前記ビームフォーミングされた信号の前記デジタルバージョンを信号処理することとを更に有してよい。
例９５５で、例９５４の対象は、任意に、フィルタ処理された信号を生成するよう、前記干渉の方向に依存した係数を有するフィルタを使用して前記量子化された出力にフィルタをかけることを含む。当該方法は、前記フィルタ処理された信号をアナログ信号に変換することを更に有してよい。当該方法は、前記アナログ信号を前記ビームフォーミングされた信号と結合して、前記補償された信号を生成することを更に有してよい。
例９５６で、例９５５の対象は、任意に、前記補償された信号を量子化すること及び前記フィルタ処理された信号を変換することにおいて異なる分解能を使用すること、又は該異なる分解の少なくとも１つが所望のビットエラーレート（ＢＥＲ）若しくはフィルタ特性の少なくとも１つに依存すること、のうちの少なくとも１つを含む。
例９５７で、例９５３乃至９５５のうちのいずれか１つ以上の例の対象は、任意に、ＬＰＦ信号を形成するようローパスフィルタ（ＬＰＦ）を用いて前記補償された信号における量子化ノイズを帯域外へと成形することを含む。
例９５８で、例９５７の対象は、任意に、前記量子化器のダイナミックレンジを低減するよう、前記ＬＰＦ信号を量子化することより前に、前記ＬＰＦ信号のゲインを調整することを含む。
例９５９で、例９５４乃至９５８のうちのいずれか１つ以上の例の対象において、任意に、前記補償された信号は、前記量子化の間にオーバーサンプリングされる。当該方法は、ＬＰＦ信号を生成するようローパスフィルタ（ＬＰＦ）を用いて前記量子化器によって導入された高調波を削除し、前記ＬＰＦ信号をナイキストレートにダウンサンプリングすることを更に有してよい。
例９６０で、例９５３乃至９５９のうちのいずれか１つ以上の例の対象において、任意に、前記フィルタは、
Figure 2024059722000102
 として定義され、ここで、Ｋはオーバーサンプリングレートであり、Ｎｒはアンテナの数であり、
Figure 2024059722000103
 であって、ここで、ｄはアンテナ間距離であり、フィルタ係数行列
Figure 2024059722000104
 は、
Figure 2024059722000105
 であり、ここで、［・］＋は疑似逆演算子であり、Ｉは干渉方向の総数であり、×を○で囲んだ記号はクロネッカー積である。
例９６１は、デジタルポーラー送信器の装置である。当該装置は、複数のビームフォーミングアンテナから複数のビームフォーミングされた信号を受信する手段を有してよい。当該装置は、夫々のビームフォーミングされた信号について、当該ビームフォーミング信号が量子化器へ供給されることより前に干渉源からの干渉について前記ビームフォーミングされた信号を補償し、補償された信号を前記量子化器へ供給することによって、当該ビームフォーミングされた信号が供給される量子化器のダイナミックレンジを低減する手段と、前記補償された信号を量子化する手段と、前記ビームフォーミングされた信号に適用される補償をデジタル反転して、前記ビームフォーミングされた信号のデジタルバージョンを再生する手段と、前記ビームフォーミングされた信号の前記デジタルバージョンを信号処理する手段とを更に有してよい。
例９６２で、例９６１の対象は、任意に、フィルタ処理された信号を生成するよう、前記干渉の方向に依存した係数を有するフィルタを使用して前記量子化された出力にフィルタをかける手段を含む。当該装置は、前記フィルタ処理された信号をアナログ信号に変換する手段を更に有してよい。当該装置は、前記アナログ信号を前記ビームフォーミングされた信号と結合して、前記補償された信号を生成する手段を更に有してよい。
例９６３で、例９６２の対象は、任意に、異なる分解能が前記補償された信号を量子化すること及び前記フィルタ処理された信号を変換することにおいて使用されること、又は該異なる分解の少なくとも１つが所望のビットエラーレート（ＢＥＲ）若しくはフィルタ特性の少なくとも１つに依存すること、のうちの少なくとも１つを含む。
例９６４で、例９６１乃至９６３のうちのいずれか１つ以上の例の対象は、任意に、ＬＰＦ信号を形成するようローパスフィルタ（ＬＰＦ）を用いて前記補償された信号における量子化ノイズを帯域外へと成形する手段を含む。
例９６５で、例９６４の対象は、任意に、前記量子化器のダイナミックレンジを低減するよう、前記ＬＰＦ信号を量子化することより前に、前記ＬＰＦ信号のゲインを調整する手段を含む。
例９６６で、例９６１乃至９６５のうちのいずれか１つ以上の例の対象において、任意に、前記補償された信号は、前記量子化の間にオーバーサンプリングされる。当該装置は、ＬＰＦ信号を生成するようローパスフィルタ（ＬＰＦ）を用いて前記量子化器によって導入された高調波を削除する手段を更に有してよい。当該装置は、前記ＬＰＦ信号をナイキストレートにダウンサンプリングする手段を更に有してよい。
例９６７で、例９６１乃至９６６のうちのいずれか１つ以上の例の対象において、任意に、前記フィルタは、
Figure 2024059722000106
 として定義され、ここで、Ｋはオーバーサンプリングレートであり、Ｎｒはアンテナの数であり、
Figure 2024059722000107
 であって、ここで、ｄはアンテナ間距離であり、フィルタ係数行列
Figure 2024059722000108
 は、
Figure 2024059722000109
 であり、ここで、［・］＋は疑似逆演算子であり、Ｉは干渉方向の総数であり、×を○で囲んだ記号はクロネッカー積である。
例９６８は、複数のビームフォーミングアンテナから複数のビームフォーミングされた信号を受信するように通信デバイスを構成するよう該通信デバイスの１つ以上のプロセッサによって実行される命令を記憶しているコンピュータ可読記憶媒体である。前記命令は、夫々のビームフォーミングされた信号について、当該ビームフォーミング信号が量子化器へ供給されることより前に干渉源からの干渉について前記ビームフォーミングされた信号を補償し、補償された信号を前記量子化器へ供給することによって、当該ビームフォーミングされた信号が供給される量子化器のダイナミックレンジを低減し；前記補償及び前記補償された信号の夫々の振幅を独立して制御し；前記補償された信号を量子化し；前記ビームフォーミングされた信号に適用される補償をデジタル反転して、前記ビームフォーミングされた信号のデジタルバージョンを再生し；前記ビームフォーミングされた信号の前記デジタルバージョンを信号処理するように、前記通信デバイスを更に構成してよい。
例９６９で、例９６８の対象において、任意に、前記１つ以上のプロセッサは、フィルタ処理された信号を生成するよう、前記干渉の方向に依存した係数を有するフィルタを使用して前記量子化された出力にフィルタをかけるように、前記通信デバイスを更に構成する。前記命令は、前記フィルタ処理された信号をアナログ信号に変換するように前記通信デバイス手段を更に構成してよい。前記命令は、前記アナログ信号を前記ビームフォーミングされた信号と結合して前記補償された信号を生成するように前記通信デバイスを更に構成してよい。
例９７０で、例９６９の対象は、任意に、異なる分解能が前記補償された信号を量子化すること及び前記フィルタ処理された信号を変換することにおいて使用されること、又は該異なる分解の少なくとも１つが所望のビットエラーレート（ＢＥＲ）若しくはフィルタ特性の少なくとも１つに依存すること、のうちの少なくとも１つを含む。
例９７１で、例９６８乃至９７０のうちのいずれか１つ以上の例の対象において、任意に、前記１つ以上のプロセッサは、ＬＰＦ信号を形成するようローパスフィルタ（ＬＰＦ）を用いて前記補償された信号における量子化ノイズを帯域外へと成形するように、前記通信デバイスを更に構成する。
例９７２で、例９６８乃至９７１のうちのいずれか１つ以上の例の対象において、任意に、前記補償された信号は、前記量子化の間にオーバーサンプリングされる。前記命令は、ＬＰＦ信号を生成するようローパスフィルタ（ＬＰＦ）を用いて前記量子化器によって導入された高調波を削除し、前記ＬＰＦ信号をナイキストレートにダウンサンプリングするように、前記通信デバイスを更に構成してよい。
例９７３で、例９６８乃至９７２のうちのいずれか１つ以上の例の対象において、任意に、前記フィルタは、
Figure 2024059722000110
 として定義され、ここで、Ｋはオーバーサンプリングレートであり、Ｎｒはアンテナの数である。
Figure 2024059722000111
 であって、ここで、ｄはアンテナ間距離であり、フィルタ係数行列
Figure 2024059722000112
 は、
Figure 2024059722000113
 であり、ここで、［・］＋は疑似逆演算子であり、Ｉは干渉方向の総数であり、×を○で囲んだ記号はクロネッカー積である。
例９７４は、通信デバイスの装置である。当該装置は、調整可能なアナログデジタル変換器（ＡＤＣ）構成を有するＡＤＣシステム（ＡＤＣＳ）を有してよい。前記ＡＤＣ構成は、平均化モードにおける並列演算とタイムインターリーブモードにおける直列演算との間で調整可能である複数のコアＡＤＣを有してよい。前記ＡＤＣＳは、前記通信デバイスのより高い分解能、より低い帯域幅動作のために前記平均化モードにおいて構成され、前記通信デバイスのより低い分解能、より高速な動作のために前記タイムインターリーブモードにおいて構成されてよい。
例９７５で、例９７４の対象において、任意に、前記ＡＤＣＳは、複数のタイミングユニットを更に有する。夫々のタイミングユニットは、前記複数のコアＡＤＣの中の異なるコアＡＤＣと接続されてよい。夫々のタイミングユニットは、当該タイミングユニットへ供給されるマスタクロック信号に基づき、システムクロック信号を関連するコアＡＤＣへ供給するよう構成されてよい。前記システムクロック信号は、前記ＡＤＣＳが前記平均化モード又は前記タイムインターリーブモードのどちらにあるかに依存してよい。
例９７６で、例９７５の対象において、任意に、夫々のタイミングユニット及びコアＡＤＣは、前記ＡＤＣＳが前記平均化モード又は前記タイムインターリーブモードのどちらにあるかを示すコントローラからのモード信号と、当該タイミングユニット及びコアＡＤＣを前記平均化モード又は前記タイムインターリーブモードのうちの少なくとも一方における所望のセットアップに調整するためのコンフィグレーションビットの組とを受けるよう構成される。
例９７７で、例９７６の対象において、任意に、前記モード信号は、前記ＡＤＣＳが前記平均化モード又は前記タイムインターリーブモードのどちらにあるかを示す単ビットと、いくつの前記コアＡＤＣが使用されるべきかを示す少なくとも１つの追加ビットとを有する。
例９７８で、例９７７の対象において、任意に、前記少なくとも１つの追加ビットは、前記コアＡＤＣのうちのどれを使用すべきかを特定する。
例９７９で、例９７６乃至９７８のうちのいずれか１つ以上の例の対象において、任意に、前記モード信号は、前記ＡＤＣＳが前記平均化モード又は前記タイムインターリーブモードのどちらにあるかを示す単ビットから成る。
例９８０で、例９７４乃至９７９のうちのいずれか１つ以上の例の対象において、任意に、前記コアＡＤＣは、前記ＡＤＣＳが前記平均化モード又は前記タイムインターリーブモードのどちらにあるかに応じて分解能が変化する可変ビットＡＤＣである。
例９８１で、例９７４乃至９８０のうちのいずれか１つ以上の例の対象において、任意に、夫々のコアＡＤＣは、量子化されるべき入力信号をオーバーサンプリング及びデシメーションするサンプリング回路を有する。
例９８２で、例９７４乃至９８１のうちのいずれか１つ以上の例の対象において、任意に、前記ＡＤＣＳは、前記コアＡＤＣから量子化された信号を受信し、該量子化された信号を、前記ＡＤＣＳが前記平均化モード又は前記タイムインターリーブモードのどちらにあるかに応じて異なるように処理するよう構成される処理回路を更に有する。
例９８３で、例９８２の対象において、任意に、前記処理回路は、前記ＡＤＣＳが前記平均化モードにある場合にはバッファとして、前記ＡＤＣＳが前記タイムインターリーブモードにある場合には等化器として動作するよう構成される。
例９８４で、例９７４乃至９８３のうちのいずれか１つ以上の例の対象は、任意に、入力信号を前記ＡＤＣＳへ供給するアンテナ素子を有するアンテナを含む。
例９８５は、フレキシブルなアナログデジタル変換器（ＡＤＣ）アーキテクチャを提供する方法である。当該方法は、コアＡＤＣからの出力が平均化されるところのより高い分解能、より低い帯域幅動作のための平均化モードＡＤＣ構成と、より低い分解能、より高速な動作のためのタイムインターリーブＡＤＣ構成との間で、ＡＤＣ構成を調整することを有してよい。当該方法は、平均化されたＡＤＣ出力を生成するよう前記コアＡＤＣからの出力を前記平均化モードＡＤＣ構成において平均化することを更に有してよい。当該方法は、タイムインターリーブされたＡＤＣ出力を生成するよう前記コアＡＤＣからの出力を前記タイムインターリーブモードにおいて結合することを更に有してよい。
例９８６で、例９８５の対象は、任意に、タイミングユニットへ供給されたマスタクロック信号に基づきシステムクロック信号及び局所マスタクロック信号を夫々のコアＡＤＣへ供給することを含む。当該方法は、前記ＡＤＣ構成に応じて前記システムクロック信号を調整することを更に有してよい。
例９８７で、例９８６の対象において、任意に、前記システムクロック信号は、前記ＡＤＣ構成を示すモード信号に基づき調整される。前記モード信号は、前記ＡＤＣ構成を示す単ビットと、いくつの前記コアＡＤＣが使用されるべきか示す少なくとも１つの追加ビットとを有してよい。
例９８８で、例９８６乃至９８７のうちのいずれか１つ以上の例の対象において、任意に、前記システムクロック信号は、前記ＡＤＣ構成を示すモード信号に基づき調整される。前記モード信号は、前記ＡＤＣ構成を示す単ビットから成ってよい。
例９８９で、例９８６乃至９８８のうちのいずれか１つ以上の例の対象において、任意に、前記システムクロック信号は、前記ＡＤＣ構成を示すモード信号に基づき調整される。当該方法は、構成ビットの組に基づき前記ＡＤＣ構成を所望のセットアップへ調整することを更に有してよい。
例９９０で、例９８５乃至９８９のうちのいずれか１つ以上の例の対象は、任意に、前記ＡＤＣ構成に応じて前記コアＡＤＣの分解能を調整することを含む。
例９９１で、例９８５乃至９９０のうちのいずれか１つ以上の例の対象は、任意に、量子化された信号を生成するよう入力信号を量子化することより前に、前記コアＡＤＣの夫々への前記入力信号をオーバーサンプリング及びデシメーションすることを含む。
例９９２で、例９８５乃至９９１のうちのいずれか１つ以上の例の対象は、任意に、前記ＡＤＣ構成に応じて異なるように前記量子化された信号を処理することを含む。該処理することは、前記コアＡＤＣの夫々からの前記量子化された信号を前記平均化モードＡＤＣ構成においてバッファリングすることと、前記コアＡＤＣの夫々からの前記量子化された信号を前記タイムインターリーブモードＡＤＣ構成において均等化することとを有してよい。
例９９３は、通信デバイスの装置である。当該装置は、コアＡＤＣからの出力が平均化されるところのより高い分解能、より低い帯域幅動作のための平均化モードＡＤＣ構成と、より低い分解能、より高速な動作のためのタイムインターリーブＡＤＣ構成との間で、アナログデジタル変換器（ＡＤＣ）構成を調整する手段を有してよい。当該装置は、平均化されたＡＤＣ出力を生成するよう前記コアＡＤＣからの出力を前記平均化モードＡＤＣ構成において平均化する手段を更に有してよい。当該装置は、タイムインターリーブされたＡＤＣ出力を生成するよう前記コアＡＤＣからの出力を前記タイムインターリーブモードにおいて結合する手段を更に有してよい。
例９９４で、例９９３の対象は、任意に、タイミングユニットへ供給されたマスタクロック信号に基づきシステムクロック信号及び局所マスタクロック信号を夫々のコアＡＤＣへ供給する手段を含む。当該装置は、前記ＡＤＣ構成に応じて前記システムクロック信号を調整する手段を更に有してよい。
例９９５で、例９９４の対象において、任意に、前記システムクロック信号は、前記ＡＤＣ構成を示すモード信号に基づき調整される。前記モード信号は、前記ＡＤＣ構成を示す単ビットと、いくつの前記コアＡＤＣが使用されるべきか示す少なくとも１つの追加ビットとを有してよい。
例９９６で、例９９４乃至９９５のうちのいずれか１つ以上の例の対象において、任意に、前記システムクロック信号は、前記ＡＤＣ構成を示すモード信号に基づき調整される。前記モード信号は、前記ＡＤＣ構成を示す単ビットから成ってよい。
例９９７で、例９９４乃至９９６のうちのいずれか１つ以上の例の対象において、任意に、前記システムクロック信号は、前記ＡＤＣ構成を示すモード信号に基づき調整される。前記モード信号は、前記平均化モードＡＤＣ構成又は前記タイムインターリーブモードＡＤＣ構成のどちらにあるかを示す単ビットと、いくつの前記コアＡＤＣが使用されるべきかを示す少なくとも１つの追加ビットとを有してよい。
例９９８で、例９９４乃至９９７のうちのいずれか１つ以上の例の対象は、任意に、前記ＡＤＣ構成に応じて前記コアＡＤＣの分解能を調整する手段を含む。
例９９９で、例９９４乃至９９８のうちのいずれか１つ以上の例の対象は、任意に、量子化された信号を生成するよう入力信号を量子化することより前に、前記コアＡＤＣの夫々への前記入力信号をオーバーサンプリング及びデシメーションする手段を含む。
例１０００は、通信デバイスの１つ以上のプロセッサによって実行される命令を記憶しているコンピュータ可読記憶媒体である。前記命令は、複数のコアＡＤＣのアナログデジタル変換器（ＡＤＣ）構成を平均化モードとタイムインターリーブモードとの間で調整するように前記１つ以上のプロセッサに指示するよう構成されてよい。前記平均化モードは、より高い分解能、より低い帯域幅動作のために構成されてよく、前記タイムインターリーブモードは、より低い分解能、より高速な動作のために構成されてよい。前記命令は、前記ＡＤＣ構成に応じて異なるように前記コアＡＤＣからの量子化された信号を処理するように前記１つ以上のプロセッサに指示するよう構成されてよい。前記処理することは、前記コアＡＤＣの夫々からの前記量子化された信号を前記平均化モードＡＤＣ構成においてバッファリングすることと、前記コアＡＤＣの夫々からの前記量子化された信号を前記タイムインターリーブモードＡＤＣ構成において均等化することとを有してよい。
例１００１で、例１０００の対象において、任意に、前記命令は、諷す宇野タイミングユニットの夫々を、当該タイミングユニットへ供給されたマスタクロック信号に基づきシステムクロック信号を異なるコアＡＤＣへ供給するように構成するよう、前記１つ以上のプロセッサに更に指示する。前記システムクロック信号は、前記ＡＤＣ構成に依存してよい。
例１００２で、例１００１の対象において、任意に、夫々のタイミングユニット及びコアＡＤＣは、前記ＡＤＣ構成のどちらかを示すモード信号を受信するよう構成される。該モード信号は、前記ＡＤＣ構成を示す単ビットと、いくつの前記コアＡＤＣが使用されるべきか示す少なくとも１つの追加ビットとを有する。
例１００３で、例１００２の対象において、任意に、前記少なくとも１つの追加ビットは、前記コアＡＤＣのうちのどれを使用すべきかを特定する。
例１００４で、例１００３の対象において、任意に、夫々のタイミングユニット及びコアＡＤＣは、前記ＡＤＣ構成のどちらかを示すモード信号を受信するよう構成される。該モード信号は、前記ＡＤＣ構成を示す単ビットから成ってよい。
例１００５で、例１０００乃至１００４のうちのいずれか１つ以上の例の対象において、任意に、前記コアＡＤＣは、前記平均化モードＡＤＣ構成又は前記タイムインターリーブモードＡＤＣ構成のどちらにあるかに応じて分解能が変化する可変ビットＡＤＣである。
例１００６で、例１０００乃至１００５のうちのいずれか１つ以上の例の対象において、任意に、夫々のコアＡＤＣは、量子化されるべき入力信号をオーバーサンプリング及びデシメーションするサンプリング回路を有する。
例１００７は、通信デバイスの装置である。当該装置は、ビームフォーミングされた信号を受信するよう構成される複数のアナログデジタル変換器（ＡＤＣ）を有する受信器回路を有してよい。該受信器回路は、前記ビームフォーミングされた信号が前記複数のＡＤＣへ供給される前に前記ビームフォーミングされた信号にアナログ補償を提供するよう供与するよう構成されてよい。前記ビームフォーミングされた信号は、所望の信号及び干渉信号を有してよい。前記補償は、前記干渉信号を補償し且つ前記複数のＡＤＣのダイナミックゲインを低減するよう構成されてよい。
例１００８で、例１００７の対象において、任意に、前記受信器回路は、前記複数のＡＤＣからデジタル信号を受信するよう構成されるベースバンドプロセッサを更に有する。該ベースバンドプロセッサは、前記所望の信号の方向の決定より前に前記アナログ補償の反転を供給するよう更に構成されてよい。
例１００９で、例１００７乃至１００８のうちのいずれか１つ以上の例の対象は、任意に、前記ビームフォーミングされた信号を複数のアナログ出力として出力するよう構成される無線周波数（ＲＦ）フロントエンドを含む。前記受信器回路は、夫々のアナログ出力のためのコンバイナを更に有してよい。該コンバイナは、前記アナログ出力の夫々の重み付けされたコピーを結合するよう構成されてよい。
例１０１０で、例１００９の対象において、任意に、前記アナログ出力の重み付けを記述するアナログ加算重み行列は可逆行列（invertible matrix）であり、前記重み付けは固定である。
例１０１１で、例１００９乃至１０１０のうちのいずれか１つ以上の例の対象において、任意に、前記アナログ出力の重み付けを記述するアナログ加算重み行列は可逆行列である。前記重み付けは、前記所望の信号のＳＩＮＲ（signal-to-interference-plus-noise）を最大にするよう前記所望の干渉信号の状態に適応的に依存してよい。
例１０１２で、例１０１１の対象において、任意に、前記アナログ加算重み行列は、アダマール行列（Hadamard matrix）を有する。
例１０１３で、例１００９乃至１０１２のうちのいずれか１つ以上の例の対象において、任意に、前記受信器回路は、夫々のコンバイナについて、当該コンバイナの出力が供給される入力部と、対応するＡＤＣの入力部と接続される出力部とを有する可変ゲインを更に有する。該可変ゲインのゲインは、前記対応するＡＤＣへ供給されるビームフォーミングされた信号の電力レベルを正規化するようセットされてよい。
例１０１４で、例１００９乃至１０１３のうちのいずれか１つ以上の例の対象において、任意に、前記コンバイナは、電流モード加算により実装される。
例１０１５で、例１００８乃至１０１４のうちのいずれか１つ以上の例の対象において、任意に、前記ベースバンドプロセッサは、特定の動作中の使用のために多数の前記ＡＤＣを有効にするよう更に構成される。
例１０１６で、例１００８乃至１０１５のうちのいずれか１つ以上の例の対象において、任意に、前記ベースバンドプロセッサは、所望のアレイ干渉除去及び角度分解能に応じて夫々のＡＤＣのダイナミックレンジを選択するよう更に構成される。
例１０１７で、例１００７乃至１０１６のうちのいずれか１つ以上の例の対象は、任意に、前記ビームフォーミングされた信号を供給するアンテナ素子を有するアンテナを含む。
例１０１８は、受信器におけるアナログデジタル変換器（ＡＤＣ）のダイナミックゲインを低減する方法である。当該方法は、アンテナの複数のアンテナ素子からビームフォーミングされた信号を受信することを有してよい。夫々のビームフォーミングされた信号は、所望の信号及び干渉信号を有してよい。当該方法は、前記ビームフォーミングされた信号を前記ＡＤＣへ供給する前に、補償された信号を形成するよう前記干渉信号を補償することを更に有してよい。夫々の補償された信号は、異なるＡＤＣへ供給されてよく、当該方法は、量子化された信号を形成するよう前記ＡＤＣで前記補償された信号を量子化することを更に有してよい。当該方法は、前記量子化された信号を処理する前に、前記補償を反転させることを更に有してよい。
例１０１９で、例１０１８の対象において、任意に、前記量子化された信号の処理は、前記所望の信号若しくは前記干渉信号の少なくとも一方の方向を決定すること又はチャネルサウンディングの少なくとも１つを有する。
例１０２０で、例１０１８乃至１０１９のうちのいずれか１つ以上の例の対象において、任意に、前記干渉信号を補償することは、夫々の補償された信号について、前記ビームフォーミングされた信号の夫々の重み付けされたコピーを結合することを有する。
例１０２１で、例１０２０の対象において、任意に、前記ビームフォーミングされた信号の重み付けを記述するアナログ加算重み行列は可逆行列である。前記重み付けは固定であってよい。
例１０２２で、例１０２０乃至１０２１のうちのいずれか１つ以上の例の対象において、任意に、前記ビームフォーミングされた信号の重み付けを記述するアナログ加算重み行列は可逆行列である。前記重み付けは、前記所望の信号のＳＩＮＲ（signal-to-interference-plus-noise）を最大にするよう前記所望の干渉信号の状態に適応的に依存してよい。
例１０２３で、例１０２２の対象において、任意に、前記アナログ加算重み行列は、アダマール行列を有する。
例１０２４で、例１０１８乃至１０２３のうちのいずれか１つ以上の例の対象は、任意に、前記ＡＤＣの中の対応するＡＤＣへ供給される信号の電力レベルを正規化するよう夫々の補償された信号の可変ゲインを調整することを含む。
例１０２５で、例１０１８乃至１０２４のうちのいずれか１つ以上の例の対象は、任意に、特定の動作中に使用する前記ＡＤＣの数を調整することを含む。
例１０２６で、例１０１８乃至１０２５のうちのいずれか１つ以上の例の対象は、任意に、所望のアレイ干渉除去及び角度分解能に依存して夫々のＡＤＣのダイナミックレンジを選択することを含む。
例１０２７は、通信デバイスの装置である。当該装置は、アンテナの複数のアンテナ素子からビームフォーミングされた信号を受信する手段を有してよい。夫々のビームフォーミングされた信号は、所望の信号及び干渉信号を有してよい。当該装置は、前記ビームフォーミングされた信号をアナログデジタル変換器（ＡＤＣ）へ供給する前に、補償された信号を形成するよう前記干渉信号を補償する手段を更に有してよい。夫々の補償された信号は、異なるＡＤＣへ供給されてよい。当該装置は、量子化された信号を形成するよう前記ＡＤＣで前記補償された信号を量子化する手段を更に有してよい。当該装置は、前記量子化された信号を処理する前に、前記補償を反転させる手段を更に有してよい。
例１０２８で、例１０２７の対象は、任意に、前記量子化された信号の処理中に、前記所望の信号若しくは前記干渉信号の少なくとも一方の方向を決定する手段又はチャネルサウンディングの少なくとも１つを含む。
例１０２９で、例１０２７乃至１０２８のうちのいずれか１つ以上の例の対象において、任意に、前記干渉信号を補償する手段は、夫々の補償された信号について、前記ビームフォーミングされた信号の夫々の重み付けされたコピーを結合する手段を有する。
例１０３０で、例１０２９の対象において、任意に、前記ビームフォーミングされた信号の重み付けを記述するアナログ加算重み行列は可逆行列である。前記重み付けは固定であってよい。
例１０３１で、例１０２９乃至１０３０のうちのいずれか１つ以上の例の対象において、任意に、前記ビームフォーミングされた信号の重み付けを記述するアナログ加算重み行列は可逆行列である。前記重み付けは、前記所望の信号のＳＩＮＲ（signal-to-interference-plus-noise）を最大にするよう前記所望の干渉信号の状態に適応的に依存してよい。
例１０３２で、例１０３１の対象において、任意に、前記アナログ加算重み行列は、アダマール行列を有する。
例１０３３で、例１０２７乃至１０３２のうちのいずれか１つ以上の例の対象は、任意に、前記ＡＤＣの中の対応するＡＤＣへ供給される信号の電力レベルを正規化するよう夫々の補償された信号の可変ゲインを調整する手段を含む。
例１０３４で、例１０２７乃至１０３３のうちのいずれか１つ以上の例の対象は、任意に、特定の動作中に使用する前記ＡＤＣの数を調整する手段を含む。
例１０３５で、例１０２７乃至１０３４のうちのいずれか１つ以上の例の対象は、任意に、所望のアレイ干渉除去及び角度分解能に依存して夫々のＡＤＣのダイナミックレンジを選択する手段を含む。
例１０３６は、通信デバイスの１つ以上のプロセッサによって実行される命令を記憶しているコンピュータ可読記憶媒体である。前記命令は、アナログ補償の反転より前に量子化された信号を形成するよう量子化されているビームフォーミングされた信号の前記アナログ補償を判定させるように、前記１つ以上のプロセッサに指示するよう構成されてよい。夫々のビームフォーミングされた信号は、所望の信号及び干渉信号を有してよい。夫々の量子化された信号は、異なる信号パスで供給されてよい。前記命令は、前記所望の信号若しくは前記干渉信号の少なくとも一方の方向を決定すること、又はチャネルサウンディングを実行することの少なくとも１つのために前記アナログ補償の反転後に前記量子化された信号を処理するよう更に構成されてよい。
例１０３７で、例１０３６の対象において、任意に、前記アナログ補償は、夫々の信号パスについて、前記ビームフォーミングされた信号の夫々の重み付けされたコピーを結合することを有する。
例１０３８で、例１０３７の対象において、任意に、前記ビームフォーミングされた信号の重み付けを記述するアナログ加算重み行列は可逆行列である。前記重み付けは固定であってよい。
例１０３９で、例１０３７乃至１０３８のうちのいずれか１つ以上の例の対象において、任意に、前記ビームフォーミングされた信号の重み付けを記述するアナログ加算重み行列は可逆行列である。前記命令は、前記所望の信号のＳＩＮＲ（signal-to-interference-plus-noise）を最大にするよう前記所望の干渉信号の状態に応じて前記重み付けを調整するように前記１つ以上のプロセッサに指示するよう構成されてよい。
例１０４０で、例１０３９の対象において、任意に、前記アナログ加算重み行列は、アダマール行列を有する。
例１０４１で、例１０３６乃至１０４０のうちのいずれか１つ以上の例の対象において、任意に、前記命令は、前記量子化された信号を形成するための前記アナログ補償されたビームフォーミングされた信号の量子化より前に、夫々のアナログ補償されたビームフォーミングされた信号の可変ゲインを調整して当該アナログ補償されたビームフォーミングされた信号の電力レベルを正規化するように、前記１つ以上のプロセッサに指示するよう構成される。
例１０４２で、例１０３６乃至１０４１のうちのいずれか１つ以上の例の対象において、任意に、前記命令は、特定の動作中にアクティブな同時の量子化の数を調整するように前記１つ以上のプロセッサに指示するよう構成される。
例１０４３で、例１０３６乃至１０４２のうちのいずれか１つ以上の例の対象において、任意に、前記命令は、前記ビームフォーミングされた信号の所望のアレイ干渉除去及び角度分解能に依存して夫々の量子化のダイナミックレンジを選択するように、ｚねんきひとつ以上のプロセッサに指示するよう構成される。
例１０４４は、タイムインターリーブ型アナログデジタル変換器（ＡＤＣ）のための、ループバックに基づく時間スキューキャリブレーション回路である。当該回路は、夫々のチャネルが無線周波数トランシーバの送信パス内のデジタルアナログ変換器（ＤＡＣ）及び前記トランシーバの受信パス内でクロックによって駆動されるＡＤＣを有する複数の信号チャネルと、少なくとも１つの信号チャネルの送信パスでリファレンス信号を生成するリファレンス信号発生器と、前記少なくとも１つの信号チャネルの送信パスに対応する受信パスへ前記リファレンス信号を送るループバック接続と、前記リファレンス信号に関連した推定時間スキューを決定する位相推定器と、前記推定時間スキューを補償するようクロックタイミングを制御し、前記推定時間スキューが入力される入力部を有する遅延補正回路とを有してよい。
例１０４５で、例１０４４の対象において、前記リファレンス信号発生器は、全ての信号チャネルの送信パスで前記リファレンス信号を生成する。
例１０４６で、例１０４４乃至１０４５のうちのいずれか１つ以上の例の対象は、任意に、送信パス中間周波数（ＩＦ）増幅器及び受信パスＩＦ増幅器を含み、前記ループバック接続は、前記送信パスＩＦ増幅器及び前記受信パスＩＦ増幅器の両方に隣接して接続される。
例１０４７で、例１０４４乃至１０４６のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つの信号チャネルは、同相（Ｉ）サブチャネル及び直交（Ｑ）サブチャネルを有し、前記リファレンス信号は、Ｉ送信サブパス及びＱ送信サブパスにおいて供給され、前記位相推定器は、Ｉ位相推定器及びＱ位相推定器を有し、前記遅延補正回路は、Ｉ遅延補正回路及びＱ遅延補正回路を有する。
例１０４８で、例１０４４乃至１０４７のうちのいずれか１つ以上の例の対象において、任意に、前記リファレンス信号は、予め定義された周波数の正弦波信号である。
例１０４９で、例１０４８の対象において、任意に、前記リファレンス信号は、形状ｓ（ｔ）＝Ａｓｉｎ（２πｆｔ＋θ）を有し、ここで、ｆは、予め定義された正弦波周波数であり、θは、正弦波の位相であり、Ａは、正弦波の振幅である。
例１０５０で、例１０４４乃至１０４９のうちのいずれか１つ以上の例の対象において、任意に、前記リファレンス信号は複素指数信号である。
例１０５１で、例１０５０の対象において、任意に、前記リファレンス信号は、形状ｓＩ（ｔ）＝ＡＩｃｏｓ（２πｆｔ＋θ）、ｓＱ（ｔ）＝ＡＱｓｉｎ（２πｆｔ＋θ）を有し、ここで、ｆは、予め定義された正弦波周波数であり、θは、正弦波の位相であり、ＡＩは、同相正弦波の振幅であり、ＡＱは、直交正弦波の振幅である。
例１０５２で、例１０４４乃至１０５１のうちのいずれか１つ以上の例の対象において、任意に、前記ＡＤＣは、タイムインターリーブ型アナログデジタル変換器（ＴＩ－ＡＤＣ）を形成するよう組み合わされる。
例１０５３で、例１０５２の対象において、任意に、前記ＡＤＣは、共通サンプリング周波数により動作する。
例１０５４で、例１０４４乃至１０５３のうちのいずれか１つ以上の例の対象において、任意に、当該回路は、前記無線周波数トランシーバのためのモデム回路と一体化される。
例１０５５で、例１０５４の対象において、任意に、前記モデム回路は、前記無線周波数トランシーバと一体化される。
例１０５６は、タイムインターリーブ型アナログデジタル変換器（ＡＤＣ）のためのループバックに基づく時間スキューキャリブレーション回路の作動方法である。当該方法は、リファレンス信号発生器によって、複数の信号チャネルの少なくとも１つへ供給されるリファレンス信号を生成することを有してよい。夫々の信号チャネルは、無線周波数トランシーバの送信パス内のデジタルアナログ変換器（ＤＡＣ）及び前記トランシーバの受信パス内でクロックによって駆動されるＡＤＣを有する。当該方法は、前記少なくとも１つのチャネルの送信パスに対応する受信パスへ送信パスからの前記リファレンス信号を送ることと、位相推定器により、前記リファレンス信号に基づき推定時間スキューを計算することと、クロックタイミングを制御して前記推定時間スキューを補償するよう遅延補正回路により前記クロックタイミングを補正することとを更に有してよい。
例１０５７は、デバイスの処理回路によって実行される場合に、該デバイスを、リファレンス信号発生器によって、複数の信号チャネルの少なくとも１つへ供給されるリファレンス信号を生成することであり、夫々の信号チャネルが無線周波数トランシーバの送信パス内のデジタルアナログ変換器（ＤＡＣ）及び前記トランシーバの受信パス内でクロックによって駆動されるＡＤＣを有する、前記生成することと、前記少なくとも１つのチャネルの送信パスに対応する受信パスへ送信パスからの前記リファレンス信号を送ることと、位相推定器により、前記リファレンス信号に基づき推定時間スキューを計算することと、クロックタイミングを制御して前記推定時間スキューを補償するよう遅延補正回路により前記クロックタイミングを補正することとを実行するよう構成するように動作可能なコンピュータ実行可能命令を有する１つ以上のコンピュータ可読記憶媒体を有するコンピュータプログラム製品である。
例１０５８で、例１０５７の対象において、任意に、前記リファレンス信号発生器は、全ての信号チャネルの送信パスで前記リファレンス信号を生成する。
例１０５９は、例１０５６の方法を実行する手段を有するシステムである。
例１０６０は、タイムインターリーブ型アナログデジタル変換器（ＡＤＣ）のためのループバックに基づく時間スキューキャリブレーション回路の作動装置である。当該装置は、リファレンス信号発生器によって、複数の信号チャネルの少なくとも１つへ供給されるリファレンス信号を生成する手段を有してよい。夫々の信号チャネルは、無線周波数トランシーバの送信パス内のデジタルアナログ変換器（ＤＡＣ）及び前記トランシーバの受信パス内でクロックによって駆動されるＡＤＣを有する。当該装置は、前記少なくとも１つのチャネルの送信パスに対応する受信パスへ送信パスからの前記リファレンス信号を送る手段と、位相推定器により、前記リファレンス信号に基づき推定時間スキューを計算する手段と、クロックタイミングを制御して前記推定時間スキューを補償するよう遅延補正回路により前記クロックタイミングを補正する手段とを更に有してよい。
例１０６１で、例１０６０の対象において、任意に、前記リファレンス信号発生器は、全ての信号チャネルの送信パスにおいて前記リファレンス信号を生成する。
例１０６２で、例１０６０乃至１０６１のうちのいずれか１つ以上の例の対象は、任意に、送信パスにおいて中間周波数信号を増幅する手段と、受信パスにおいてＩＦ信号を増幅する手段とを含み、ループバック接続は、送信パス増幅器及び受信パス増幅器の両方に隣接して接続される。
例１０６３で、例１０６０乃至１０６２のうちのいずれか１つ以上の例の対象において、任意に、前記リファレンス信号は、予め定義された周波数の正弦波信号である。
例１０６４で、例１０６３の対象において、任意に、前記リファレンス信号は、形状ｓ（ｔ）＝Ａｓｉｎ（２πｆｔ＋θ）を有し、ここで、ｆは、予め定義された正弦波周波数であり、θは、正弦波の位相であり、Ａは、正弦波の振幅である。
例１０６５で、例１０６０乃至１０６４のうちのいずれか１つ以上の例の対象において、任意に、前記リファレンス信号は複素指数信号である。
例１０６６で、例１０６５の対象において、任意に、前記リファレンス信号は、形状ｓＩ（ｔ）＝ＡＩｃｏｓ（２πｆｔ＋θ）、ｓＱ（ｔ）＝ＡＱｓｉｎ（２πｆｔ＋θ）を有し、ここで、ｆは、予め定義された正弦波周波数であり、θは、正弦波の位相であり、ＡＩは、同相正弦波の振幅であり、ＡＱは、直交正弦波の振幅である。
例１０６７で、例１０６０乃至１０６６のうちのいずれか１つ以上の例の対象において、任意に、前記ＡＤＣは、タイムインターリーブ型アナログデジタル変換器（ＴＩ－ＡＤＣ）を形成するよう組み合わされる。
例１０６８で、例１０６７の対象において、任意に、前記ＡＤＣは、共通サンプリング周波数により動作する。
例１０６９で、例１０６０乃至１０６８のうちのいずれか１つ以上の例の対象において、任意に、当該装置は、前記無線周波数トランシーバのためのモデム回路と一体化される。
例１０７０で、例１０６９の対象において、任意に、前記モデム回路は、前記無線周波数トランシーバと一体化される。
例１０７１は、ゲイン補正デバイスを備えたタイムインターリーブ型アナログデジタル変換器（ＴＩ－ＡＤＣ）である。当該ＴＩ－ＡＤＣは、通常動作モードでのデバイス入力とキャリブレーションモードでのリファレンス電圧入力との間を切り替え、スイッチド信号を出力するスイッチと、前記スイッチド信号のスライスを受信し、デジタル出力信号を出力するアナログデジタル変換器（ＡＤＣ）を夫々有する複数の信号チャネルと、前記ＡＤＣの前記デジタル出力信号から結合出力信号を生成するマルチプレクサと、前記通常動作モードでの動作時には信号を調整するか又は該調整を支援して、ゲイン調整された出力信号を生成し、前記キャリブレーションモードでの動作時には測定信号を供給するする測定及び補正ユニットと、前記通常動作モード又は前記キャリブレーションモードで動作させるよう前記スイッチと前記測定及び補正ユニットとを制御し、測定信号関連データを前記結合出力信号の調整のためにメモリに記憶し、前記信号チャネルのインターリーブタイミングを制御するコントローラとを有してよい。
例１０７２で、例１０７１の対象において、任意に、前記複数の信号チャネルは夫々、カスケード様態において前記ＡＤＣの動作及びインターリーブタイミングを提供するよう前記コントローラによって集合的に制御される前記ＡＤＣの前のトラック又はサンプル・アンド・ホールド回路を更に有する。
例１０７３で、例１０７２の対象において、任意に、前記スイッチは、前記トラック又はサンプル・アンド・ホールド回路と各々のＡＤＣとの間に設けられる。
例１０７４で、例１０７１乃至１０７３のうちのいずれか１つ以上の例の対象において、任意に、前記測定信号関連データは、各々のチャネルにおいて前記調整のために使用されるゲイン値である。
例１０７５で、例１０７４の対象において、任意に、前記ゲイン値はゲインオフセットである。
例１０７６で、例１０７４乃至１０７５のうちのいずれか１つ以上の例の対象において、任意に、前記ゲイン値は、前記リファレンス電圧入力によって供給される複数のリファレンス電圧値に基づく。
例１０７７で、例１０７６の対象において、任意に、前記複数のリファレンス電圧値は波形信号値である。
例１０７８で、例１０７７の対象において、任意に、前記波形信号値は、前記ゲイン調整された出力信号から導出されたフィードバック信号から供給される。
例１０７９で、例１０７７乃至１０７８のうちのいずれか１つ以上の例の対象において、任意に、前記波形信号値は、複素指数信号に基づく。
例１０８０で、例１０７６乃至１０７９のうちのいずれか１つ以上の例の対象において、任意に、前記ゲイン値は、前記メモリ内でルックアップテーブル（ＬＵＴ）において記憶される。
例１０８１で、例１０７６乃至１０８０のうちのいずれか１つ以上の例の対象において、任意に、ゲイン値計算器は、キャリブレーション値間の値の線形補間を利用する。
例１０８２で、例１０７１乃至１０８１のうちのいずれか１つ以上の例の対象において、任意に、前記コントローラは、前記測定信号関連データに基づき前記信号チャネル内でアナログ調整を行うべきである。
例１０８３で、例１０８２の対象において、任意に、前記アナログ調整は、前記ＡＤＣの制御によって行われる。
例１０８４で、例１０７１乃至１０８３のうちのいずれか１つ以上の例の対象は、任意に、前記測定信号関連データと関連付けて記憶するよう温度関連情報を供給する温度リファレンスを含む。
例１０８５は、ゲイン補正デバイスを備えたタイムインターリーブ型アナログデジタル変換器（ＴＩ－ＡＤＣ）の作動方法である。当該方法は、通常動作モードでのデバイス入力とキャリブレーションモードでのリファレンス電圧入力との間を切り替えてスイッチド信号を出力することと、アナログデジタル変換器（ＡＤＣ）を夫々有する複数の信号チャネルにより、前記スイッチド信号のスライスを受信し、デジタル出力信号を出力することと、マルチプレクサにより、前記ＡＤＣの前記デジタル出力信号から結合出力信号を生成することと、測定及び補正ユニットにより、前記通常動作モードでの動作時には信号を調整するか又は該調整を支援して、ゲイン調整された出力信号を生成し、前記キャリブレーションモードでの動作時には測定信号を供給するすることと、前記通常動作モード又は前記キャリブレーションモードで動作させ、測定信号関連データを前記結合出力信号の調整のためにメモリに記憶し、前記信号チャネルのインターリーブタイミングを制御するよう前記スイッチと前記測定及び補正ユニットとを制御することとを有してよい。
例１０８６は、デバイスの処理回路によって実行される場合に、該デバイスを、通常動作モードでのデバイス入力とキャリブレーションモードでのリファレンス電圧入力との間を切り替えてスイッチド信号を出力することと、アナログデジタル変換器（ＡＤＣ）を夫々有する複数の信号チャネルにより、前記スイッチド信号のスライスを受信し、デジタル出力信号を出力することと、マルチプレクサにより、前記ＡＤＣの前記デジタル出力信号から結合出力信号を生成することと、測定及び補正ユニットにより、前記通常動作モードでの動作時には信号を調整するか又は該調整を支援して、ゲイン調整された出力信号を生成し、前記キャリブレーションモードでの動作時には測定信号を供給するすることと、前記通常動作モード又は前記キャリブレーションモードで動作させ、測定信号関連データを前記結合出力信号の調整のためにメモリに記憶し、前記信号チャネルのインターリーブタイミングを制御するよう前記スイッチと前記測定及び補正ユニットとを制御することとを実行するよう構成するように動作可能なコンピュータ実行可能命令を有する１つ以上のコンピュータ可読記憶媒体を有するコンピュータプログラム製品である。
例１０８７で、例１０８６の対象において、任意に、前記複数の信号チャネルは夫々、カスケード様態において前記ＡＤＣの動作及びインターリーブタイミングを提供するよう前記コントローラによって集合的に制御される前記ＡＤＣの前のトラック又はサンプル・アンド・ホールド回路を更に有する。
例１０８８は、例１０８７の方法を実行する手段を有するシステムである。
例１０８９は、ゲイン補正デバイスを備えたタイムインターリーブ型アナログデジタル変換器（ＴＩ－ＡＤＣ）の作動装置である。当該装置は、通常動作モードでのデバイス入力とキャリブレーションモードでのリファレンス電圧入力との間を切り替えてスイッチド信号を出力する手段と、アナログデジタル変換器（ＡＤＣ）を夫々有する複数の信号チャネルにより、前記スイッチド信号のスライスを受信し、デジタル出力信号を出力する手段と、マルチプレクサにより、前記ＡＤＣの前記デジタル出力信号から結合出力信号を生成する手段と、測定及び補正ユニットにより、前記通常動作モードでの動作時には信号を調整するか又は該調整を支援して、ゲイン調整された出力信号を生成し、前記キャリブレーションモードでの動作時には測定信号を供給するする手段と、前記通常動作モード又は前記キャリブレーションモードで動作させ、測定信号関連データを前記結合出力信号の調整のためにメモリに記憶し、前記信号チャネルのインターリーブタイミングを制御するよう前記スイッチと前記測定及び補正ユニットとを制御する手段とを有してよい。
例１０９０で、例１０８９の対象において、任意に、前記複数の信号チャネルは夫々、カスケード様態において前記ＡＤＣの動作及びインターリーブタイミングを提供するよう前記コントローラによって集合的に制御される前記ＡＤＣの前のトラック又はサンプル・アンド・ホールド回路を更に有する。
例１０９１で、例１０９０の対象において、任意に、前記切り替える手段は、前記トラック又はサンプル・アンド・ホールド回路と各々のＡＤＣとの間に設けられる。
例１０９２で、例１０９１の対象において、任意に、前記測定信号関連データは、各々のチャネルにおいて前記調整する手段のために使用されるゲイン値である。
例１０９３で、例１０９２の対象において、任意に、前記ゲイン値はゲインオフセットである。
例１０９４で、例１０９２乃至１０９４のうちのいずれか１つ以上の例の対象において、任意に、前記ゲイン値は、前記リファレンス電圧入力によって供給される複数のリファレンス電圧値に基づく。
例１０９５で、例１０９４の対象において、任意に、前記複数のリファレンス電圧値は波形信号値である。
例１０９６で、例１０９５の対象において、任意に、前記波形信号値は、前記ゲイン調整された出力信号から導出されたフィードバック信号から供給される。
例１０９７で、例１０９５乃至１０９６のうちのいずれか１つ以上の例の対象において、任意に、前記波形信号値は、複素指数信号に基づく。
例１０９８で、例１０９４乃至１０９７のうちのいずれか１つ以上の例の対象において、任意に、前記ゲイン値は、前記メモリ内でルックアップテーブル（ＬＵＴ）において記憶される。
例１０９９で、例１０９４乃至１０９８のうちのいずれか１つ以上の例の対象において、任意に、ゲイン値計算器は、キャリブレーション値間の値の線形補間を利用する。
例１１００で、例１０９９の対象において、任意に、前記制御する手段は、前記測定信号関連データに基づき前記信号チャネル内でアナログ調整を行う。
例１１０１で、例１１００の対象において、任意に、前記アナログ調整は、前記ＡＤＣの制御によって行われる。
例１１０２で、例１１０１の対象は、任意に、前記測定信号関連データを関連付けて記憶するよう温度関連情報を供給する手段を更に有することを含む。
例１１０３は、フェーズドアレイ送信器である。該フェーズドアレイ送信器は、アンテナ及び該アンテナへ結合された送信増幅器を夫々有する複数の送信チャネルと、出力信号を、前記送信チャネル内の前記送信増幅器へ供給される複数の出力チャネル信号に分ける送信電力スプリッタと、デジタル送信データを前記出力信号に変換するベースバンド－ＲＦ送信回路と、外部フェーズドアレイトランシーバ（ＥＰＡＴ）の送電信号特性に関する信号の非線形特性を決定し、且つ、前記ＥＰＡＴにおける非線形性を補正するために使用可能な非線形データを前記ＥＰＡＴへの送信のためにＩＦ送信器段へ供給する外部非線形データプロセッサとを有してよい。
例１１０４で、例１１０３の対象は、任意に、前記出力信号を前記送信電力スプリッタへ供給する無線周波数（ＲＦ）変調段と、デジタルベースバンド出力信号をＩＦ出力信号に変換するようデジタルアナログ変換器（ＤＡＣ）を有する中間周波数（ＩＦ）変調段とを含む。
例１１０５で、例１１０４の対象において、任意に、前記非線形データは、前記ＥＰＡＴについての出力電力に対する入力電力の特性曲線の非線形性を補償する曲線の多項式係数を有する。
例１１０６で、例１１０５の対象において、任意に、前記曲線の前記多項式係数は５次以下である。
例１１０７で、例１１０４乃至１１０６のうちのいずれか１つ以上の例の対象において、任意に、前記非線形データは、前記ＥＰＡＴについての出力電力に対する入力電力の特性曲線の非線形性を補償するよう対応するルックアップテーブル（ＬＵＴ）値を有する。
例１１０８で、例１１０４乃至１１０７のうちのいずれか１つ以上の例の対象において、任意に、当該送信器はトランシーバであり、該トランシーバは、フェーズドアレイ受信器を更に有してよく、該フェーズドアレイ受信器は、アンテナ及び該アンテナへ接続された受信増幅器を夫々有する複数の受信チャネルと、前記受信チャネル内の前記受信増幅器によって供給される複数の入力チャネル信号を入力信号へと結合する受信電力コンバイナと、ＲＦ信号を中間周波数（ＩＦ）信号に変換する無線周波数（ＲＦ）復調段と、前記ＩＤ信号をデジタルベースバンド入力信号に変換するようアナログデジタル変換器（ＡＤＣ）を有する中間周波数（ＩＦ）復調段と、前記デジタルベースバンド入力信号内に含まれる非線形データを処理する内部非線形データプロセッサと、デジタルプリディストーション（pre-distortion）（ＤＰＤ）プロセッサとを有してよい。前記ＤＰＤプロセッサは、前記処理された非線形データに基づき制御信号を受信する制御入力部、送信のためにベースバンドデジタルデータ信号を有するデータ入力部、及び前記非線形データに基づき前記送信チャネル内の前記送信増幅器の集合的な線形出力を広げる信号を出力するよう前記ＤＰＤによって変調されている出力信号を供給するデータ出力部を有してよい。
例１１０９は、フェーズドアレイトランシーバのキャリブレーション方法である。当該方法は、送信信号を、アンテナ及び該アンテナへ結合された送信増幅器を夫々有する複数の送信チャネルへ供給される信号に分けることと、前記フェーズドアレイアンテナの前記チャネルの電力出力の和である結合電力出力を有している出力信号を、前記チャネルの前記アンテナを介して外部フェーズドアレイトランシーバ（ＥＰＡＴ）へ送ることと、当該トランシーバの入力部で、前記フェーズドアレイアンテナの個々のチャネルの電力出力の和のアンテナ特性曲線と逆相関する非線形データを受けることと、該非線形データをデジタルプリディストーション（ＤＰＤ）プロセッサの制御データに変換して、該ＤＰＤプロセッサが、前記非線形データに基づき前記送信チャネル内の前記送信増幅器の集合的な線形出力を広げるよう前記出力信号を変更するようにすることと、前記ＤＰＤプロセッサにより変更された出力信号を前記チャネルのアンテナにより送信することとを有してよい。
例１１１０は、デバイスの処理回路によって実行される場合に、該デバイスを、送信信号を、アンテナ及び該アンテナへ結合された送信増幅器を夫々有する複数の送信チャネルへ供給される信号に分けることと、前記フェーズドアレイアンテナの前記チャネルの電力出力の和である結合電力出力を有している出力信号を、前記チャネルの前記アンテナを介して外部フェーズドアレイトランシーバ（ＥＰＡＴ）へ送ることと、当該トランシーバの入力部で、前記フェーズドアレイアンテナの個々のチャネルの電力出力の和のアンテナ特性曲線と逆相関する非線形データを受けることと、該非線形データをデジタルプリディストーション（ＤＰＤ）プロセッサの制御データに変換して、該ＤＰＤプロセッサが、前記非線形データに基づき前記送信チャネル内の前記送信増幅器の集合的な線形出力を広げるよう前記出力信号を変更するようにすることと、前記ＤＰＤプロセッサにより変更された出力信号を前記チャネルのアンテナにより送信することとを実行するよう構成するように動作可能なコンピュータ実行可能命令を有する１つ以上のコンピュータ可読記憶媒体を有するコンピュータプログラム製品である。
例１１１１で、例１１１０の対象において、任意に、前記命令は、前記出力信号を送信電力スプリッタへ供給し、デジタルベースバンド出力信号をＩＦ出力信号に変換するよう更に動作可能である。
例１１１２は、無線周波数信号を送信する手段である。当該手段は、送信信号を、アンテナ及び該アンテナへ結合された送信増幅器を夫々有する複数の送信チャネルへ供給される信号に分ける手段と、前記フェーズドアレイアンテナの前記チャネルの電力出力の和である結合電力出力を有している出力信号を、前記チャネルの前記アンテナを介して外部フェーズドアレイトランシーバ（ＥＰＡＴ）へ送る手段と、トランシーバの入力部で、前記フェーズドアレイアンテナの個々のチャネルの電力出力の和のアンテナ特性曲線と逆相関する非線形データを受ける手段と、該非線形データをデジタルプリディストーション（ＤＰＤ）プロセッサの制御データに変換して、該ＤＰＤプロセッサが、前記非線形データに基づき前記送信チャネル内の前記送信増幅器の集合的な線形出力を広げるよう前記出力信号を変更するようにする手段と、前記ＤＰＤプロセッサにより変更された出力信号を前記チャネルのアンテナにより送信する手段とを有してよい。
例１１１３で、例１１１３の対象において、任意に、前記非線形データは、前記ＥＰＡＴについての出力電力に対する入力電力の特性曲線の非線形性を補償する曲線の多項式係数を有する。
例１１１４で、例１１１３の対象において、任意に、前記多項式係数は５次以下である。
例１１１５で、例１１１２乃至１１１４のうちのいずれか１つ以上の例の対象において、任意に、前記非線形データは、前記ＥＰＡＴについての出力電力に対する入力電力の特性曲線の非線形性を補償するよう対応するルックアップテーブル（ＬＵＴ）値を有する。
例１１１６で、例１１１２乃至１１１５のうちのいずれか１つ以上の例の対象において、任意に、当該送信する手段はトランシーバであり、該トランシーバは、フェーズドアレイ受信器を更に有してよく、該フェーズドアレイ受信器は、アンテナ及び該アンテナへ接続された受信増幅器を夫々有する複数の受信チャネルと、前記受信チャネル内の前記受信増幅器によって供給される複数の入力チャネル信号を入力信号へと結合する受信電力コンバイナと、ＲＦ信号を中間周波数（ＩＦ）信号に変換する無線周波数（ＲＦ）復調段と、前記ＩＤ信号をデジタルベースバンド入力信号に変換するようアナログデジタル変換器（ＡＤＣ）を有する中間周波数（ＩＦ）復調段と、前記デジタルベースバンド入力信号内に含まれる非線形データを処理する内部非線形データプロセッサと、デジタルプリディストーション（pre-distortion）（ＤＰＤ）プロセッサとを有してよい。前記ＤＰＤプロセッサは、前記処理された非線形データに基づき制御信号を受信する制御入力部、送信のためにベースバンドデジタルデータ信号を有するデータ入力部、及び前記非線形データに基づき前記送信チャネル内の前記送信増幅器の集合的な線形出力を広げる信号を出力するよう前記ＤＰＤによって変調されている出力信号を供給するデータ出力部を有してよい。
例１１１７で、例１１１２乃至１１１６のうちのいずれか１つ以上の例の対象は、任意に、前記出力信号を送信電力スプリッタへ供給する無線周波数（ＲＦ）変調段と、デジタルベースバンド出力信号をＩＦ出力信号に変換するようデジタルアナログ変換器（ＤＡＣ）を有する中間周波数（ＩＦ）変調段とを含む。
例１１１８は、受信器のためのゲイン制御デバイスである。当該ゲイン制御デバイスは、プロセッサ及びメモリを有する。前記プロセッサは、ディザリング動作モードにおいて、第１信号電力レベルで第１入力信号を受信し、スイッチを用いて第１ＡＧＣゲイン設定及び第２ＡＧＣゲイン設定を前記第１入力信号に別々に適用し、前記第１ＡＧＣゲイン設定及び前記第２ＡＧＣゲイン設定について夫々第１信号品質指標（ＳＱＭ）及び第２ＳＱＭを測定し、前記第１ＳＱＭ及び前記第２ＳＱＭに基づき前記第１ＡＧＣゲイン設定と前記第２ＡＧＣゲイン設定との間を切り替えるために使用される電力レベルを表す最適閾値を決定及び記憶し、通常動作モードにおいて、前記最適閾値に基づき前記第１信号電力レベルでの第２入力信号のために前記第１ＡＧＣゲイン設定又は前記第２ＡＧＣゲイン設定を使用すべきかどうかを決定するよう構成される。
例１１１９で、例１１１８の対象において、任意に、前記第１入力信号は、無線周波数入力信号、中間周波数入力信号、又はベースバンド信号の中の少なくとも１つである。
例１１２０で、例１１１８乃至１１１９のうちのいずれか１つ以上の例の対象において、任意に、前記スイッチは、所与の入力フレームについて複数の入力信号に対して作用すべきである。
例１１２１で、例１１１８乃至１１２０のうちのいずれか１つ以上の例の対象において、任意に、前記ＳＱＭは、エラーベクトル振幅（error vector magnitude）（ＥＶＭ）である。
例１１２２で、例１１１８乃至１１２１のうちのいずれか１つ以上の例の対象において、任意に、前記最適閾値は、ルックアップテーブル（ＬＵＴ）において記憶される。
例１１２３で、例１１１８乃至１１２２のうちのいずれか１つ以上の例の対象において、任意に、前記プロセッサは、前記ディザリング動作モードにおいて、前記最適閾値に関連する更なる条件値を決定及び記憶し、前記通常動作モードにおいて、前記更なる条件値に基づき前記第１ＡＧＣゲイン設定又は前記第２ＡＧＣゲイン設定を使用すべきかどうかを決定するよう更に構成される。
例１１２４で、例１１２３の対象において、任意に、前記更なる条件値は、温度、チャネル、動作周波数、又は電圧の中の少なくとも１つである。
例１１２５で、例１１１８乃至１１２４のうちのいずれか１つ以上の例の対象は、前記入力信号の電力レベルを決定するために利用される、前記受信器のモデムに位置する電力レベル検出器を含む。
例１１２６で、例１１１８乃至１１２５のうちのいずれか１つ以上の例の対象において、任意に、前記プロセッサは、予め定義された条件に基づき当該デバイスを前記ディザリング動作モードに置くよう更に構成される。
例１１２７で、例１１２６の対象において、任意に、前記予め定義された条件は、タイマの満了である。
例１１２８で、例１１２７の対象において、任意に、前記最適閾値の決定は、前記決定された値についての前記第１ＳＱＭ及び前記第２ＳＱＭの間の差を利用する。
例１１２９で、例１１２８の対象において、任意に、前記最適閾値の決定は、前記決定された値についてのＳＷＭ曲線形状に対する記憶された電力を更に利用する。
例１１３０で、例１１１８乃至１１２９のうちのいずれか１つ以上の例の対象において、任意に、前記受信器は、フェーズドアレイ受信器である。
例１１３１は、受信器のためのゲイン制御デバイスの作動方法である。当該方法は、ディザリング動作モードにおいて、第１信号電力レベルで第１入力信号を受信し、スイッチを用いて第１ＡＧＣゲイン設定及び第２ＡＧＣゲイン設定を前記第１入力信号に別々に適用し、前記第１ＡＧＣゲイン設定及び前記第２ＡＧＣゲイン設定について夫々第１信号品質指標（ＳＱＭ）及び第２ＳＱＭを測定し、前記第１ＳＱＭ及び前記第２ＳＱＭに基づき前記第１ＡＧＣゲイン設定と前記第２ＡＧＣゲイン設定との間を切り替えるために使用される電力レベルを表す最適閾値を決定及び記憶することと、通常動作モードにおいて、前記最適閾値に基づき前記第１信号電力レベルでの第２入力信号のために前記第１ＡＧＣゲイン設定又は前記第２ＡＧＣゲイン設定を使用すべきかどうかを決定することとを有してよい。
例１１３２で、例１１３１の対象において、任意に、前記第１入力信号は、無線周波数入力信号、中間周波数入力信号、又はベースバンド信号の中の少なくとも１つである。
例１１３３で、例１１３１乃至１１３２のうちのいずれか１つ以上の例の対象において、任意に、前記スイッチは、所与の入力フレームについて複数の入力信号に対して作用する。
例１１３４で、例１１３１乃至１１３３のうちのいずれか１つ以上の例の対象において、任意に、前記ＳＱＭは、エラーベクトル振幅（ＥＶＭ）である。
例１１３５で、例１１３１乃至１１３４のうちのいずれか１つ以上の例の対象において、任意に、前記最適閾値は、ルックアップテーブル（ＬＵＴ）において記憶される。
例１１３６で、例１１３１乃至１１３５のうちのいずれか１つ以上の例の対象、任意に、前記ディザリング動作モードにおいて、前記最適閾値に関連する更なる条件値を決定及び記憶することと、前記通常動作モードにおいて、前記更なる条件値に基づき前記第１ＡＧＣゲイン設定又は前記第２ＡＧＣゲイン設定を使用すべきかどうかを決定することとを含む。
例１１３７で、例１１３６の対象において、任意に、前記更なる条件値は、温度、チャネル、動作周波数、又は電圧の中の少なくとも１つである。
例１１３８で、例１１３１乃至１１３７のうちのいずれか１つ以上の例の対象は、前記受信器のモデムに位置する電力レベル検出器により、前記入力信号の電力レベルを決定することを含む。
例１１３９で、例１１３１乃至１１３８のうちのいずれか１つ以上の例の対象は、任意に、予め定義された条件に基づき当該デバイスを前記ディザリング動作モードに置くことを含む。
例１１４０で、例１１３９の対象において、任意に、前記予め定義された条件は、タイマの満了である。
例１１４１で、例１１４０の対象において、任意に、前記最適閾値の決定は、前記決定された値についての前記第１ＳＱＭ及び前記第２ＳＱＭの間の差を利用する。
例１１４２で、例１１４１の対象において、任意に、前記最適閾値の決定は、前記決定された値についてのＳＷＭ曲線形状に対する記憶された電力を更に利用する。
例１１４３で、例１１３１乃至１１４２のうちのいずれか１つ以上の例の対象において、任意に、前記受信器は、フェーズドアレイ受信器である。
例１１４４は、デバイスの処理回路によって実行される場合に、該デバイスを、ディザリング動作モードにおいて、第１信号電力レベルで第１入力信号を受信し、スイッチを用いて第１ＡＧＣゲイン設定及び第２ＡＧＣゲイン設定を前記第１入力信号に別々に適用し、前記第１ＡＧＣゲイン設定及び前記第２ＡＧＣゲイン設定について夫々第１信号品質指標（ＳＱＭ）及び第２ＳＱＭを測定し、前記第１ＳＱＭ及び前記第２ＳＱＭに基づき前記第１ＡＧＣゲイン設定と前記第２ＡＧＣゲイン設定との間を切り替えるために使用される電力レベルを表す最適閾値を決定及び記憶し、通常動作モードにおいて、前記最適閾値に基づき前記第１信号電力レベルでの第２入力信号のために前記第１ＡＧＣゲイン設定又は前記第２ＡＧＣゲイン設定を使用すべきかどうかを決定するよう構成するように動作可能なコンピュータ実行可能命令を有する１つ以上のコンピュータ可読記憶媒体を有するコンピュータプログラム製品である。
例１１４５で、例１１４４の対象において、任意に、前記第１入力信号は、無線周波数入力信号、中間周波数入力信号、又はベースバンド信号の中の少なくとも１つである。
例１１４６は、デバイスの処理回路によって実行される場合に、上記の方法例の方法のいずれかを実行するよう前記デバイスを構成するように動作可能なコンピュータ実行可能命令を有する１つ以上のコンピュータ可読記憶媒体を有するコンピュータプログラム製品である。
例１１４７は、例１１３１乃至１１４３の方法のいずれかを実行する手段を有するシステムである。
例１１４８は、受信器のためのゲイン制御デバイスである。該ゲイン制御デバイスは、ディザリング動作モードにおいて、第１信号電力レベルで第１入力信号を受信し、スイッチを用いて第１ＡＧＣゲイン設定及び第２ＡＧＣゲイン設定を前記第１入力信号に別々に適用し、前記第１ＡＧＣゲイン設定及び前記第２ＡＧＣゲイン設定について夫々第１信号品質指標（ＳＱＭ）及び第２ＳＱＭを測定し、前記第１ＳＱＭ及び前記第２ＳＱＭに基づき前記第１ＡＧＣゲイン設定と前記第２ＡＧＣゲイン設定との間を切り替えるために使用される電力レベルを表す最適閾値を決定及び記憶する手段と、通常動作モードにおいて、前記閾値に基づき前記第１信号電力レベルでの第２入力信号のために前記第１ＡＧＣゲイン設定又は前記第２ＡＧＣゲイン設定を使用すべきかどうかを決定する手段とを有してよい。
例１１４９で、例１１４８の対象において、任意に、前記第１入力信号は、無線周波数入力信号、中間周波数入力信号、又はベースバンド信号の中の少なくとも１つである。
例１１５０で、例１１４８乃至１１４９のうちのいずれか１つ以上の例の対象において、任意に、前記スイッチは、所与の入力フレームについて複数の入力信号に対して作用する。
例１１５１で、例１１４８乃至１１５０のうちのいずれか１つ以上の例の対象において、任意に、前記ＳＱＭは、エラーベクトル振幅（ＥＶＭ）である。
例１１５２で、例１１４８乃至１１５１のうちのいずれか１つ以上の例の対象において、任意に、前記最適閾値は、ルックアップテーブル（ＬＵＴ）において記憶される。
例１１５３で、例１１４８乃至１１５２のうちのいずれか１つ以上の例の対象は、任意に、前記ディザリング動作モードにおいて、前記最適閾値に関連する更なる条件値を決定及び記憶する手段と、前記通常動作モードにおいて、前記更なる条件値に基づき前記第１ＡＧＣゲイン設定又は前記第２ＡＧＣゲイン設定を使用すべきかどうかを決定する手段とを含む。
例１１５４で、例１１５３の対象において、任意に、前記更なる条件値は、温度、チャネル、動作周波数、又は電圧の中の少なくとも１つである。
例１１５５で、例１１４８乃至１１５４のうちのいずれか１つ以上の例の対象は、前記受信器のモデムに位置する電力レベル検出器により、前記入力信号の電力レベルを決定する手段を含む。
例１１５６で、例１１４８乃至１１５５のうちのいずれか１つ以上の例の対象は、任意に、予め定義された条件に基づき当該デバイスを前記ディザリング動作モードに置く手段を含む。
例１１５７で、例１１５６の対象において、任意に、前記予め定義された条件は、タイマの満了である。
例１１５８で、例１１５７の対象において、任意に、前記最適閾値を決定する手段は、前記決定された値についての前記第１ＳＱＭ及び前記第２ＳＱＭの間の差を利用する。
例１１５９で、例１１５８の対象において、任意に、前記最適閾値を決定する手段は、前記決定された値についてのＳＷＭ曲線形状に対する記憶された電力を更に利用する。
例１１６０で、例１１４８乃至１１５９のうちのいずれか１つ以上の例の対象において、任意に、前記受信器は、フェーズドアレイ受信器である。
例１１６１は、フェーズドアレイラジオトランシーバである。当該フェーズドアレイラジオトランシーバは、複数のタイル状の相互接続されたセルと、該複数のセルを相互接続し、前記複数のセルの間で制御信号及び発振器信号を運ぶバスとを有してよく、前記複数のセルの夫々は、送信器と、受信器と、デジタル処理ブロックと、入出力及び位相結合ユニットと、隣接する類似したセルと通信するよう４つのセルエッジの夫々にあるマルチプレクサ及びデマルチプレクサとを有してよい。
例１１６２で、例１１６１の対象において、任意に、前記送信器は複数の送信器を有するか、あるいは、前記受信器は複数の送信器を有するかのどちらか一方が当てはまる。
例１１６３で、例１１６１乃至１１６２のうちのいずれか１つ以上の例の対象において、任意に、前記バスはアナログ及びデジタルバスである。
例１１６４で、例１１６１乃至１１６３のうちのいずれか１つ以上の例の対象において、任意に、前記バスの幅は、同時にサポート可能なユーザの数に等しい。
例１１６５で、例１１６１乃至１１６４のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、そのセルエッジの夫々の側での隣接セル要素にのみ直接接続される。
例１１６６で、例１１６１乃至１１６５のうちのいずれか１つ以上の例の対象は、任意に、前記複数のタイル状のトランシーバセルを有するウェハと組み合わされるアンテナアレイを含む。
例１１６７で、例１１６１乃至１１６６のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、当該セルが、前記相互接続されたトランシーバセル内で、それ自身のための一意の識別子を生成することを可能にする自己構成可能な要素を更に有する。
例１１６８で、例１１６７の対象において、任意に、第１セルは、予め定義された基準が満たされる場合に、第１識別子によりそれ自身を自己識別する。
例１１６９で、例１１６８の対象において、任意に、前記予め定義された基準は、前記セルがコーナーセルであることである。
例１１７０で、例１１６９の対象において、任意に、非第１セルは、隣接セルから識別子関連情報を受け取ることによってそれら自体を識別し、次いで、更なる識別子関連情報を他の隣接セルへ送る。
例１１７１で、例１１６１乃至１１７０のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、当該セルによって導入された遅延を測定し較正するループバックを更に有する。
例１１７２で、例１１６１乃至１１７１のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、デジタルフェーズアレイにおいて動作可能であり、そして、更に、デジタル化された受信信号を、存在する場合に、中間先行セル（immediate predecessor cell）を有しているセルからの受信信号とベクトル加算する結合要素を有する。
例１１７３で、例１１７２の対象において、任意に、夫々のセルの間の前記ベクトル加算はパイプライン化される。
例１１７４で、例１１７２乃至１１７３のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、ｋ人のユーザをサポートするようｋ個のバスを含む。
例１１７５で、例１１６１乃至１１７４のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、局所発振器（ＬＯ）位相結合モードで動作可能であり、夫々のセルは、中央制御点からのその位相シフトを受け取り、ミキサ出力はアナログ領域で加算され、ただ１つのアナログデジタル変換器（ＡＤＣ）が、前記加算されたミキサ出力をデジタル信号に変換する。
例１１７６で、例１１６１乃至１１７５のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、夫々の行が局所発振器位相シフトにおいてタイル状にされ、単一のアナログデジタル変換器を共有するところのハイブリッド動作モードで動作可能である。
例１１７７で、例１１６１乃至１１７６のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、第１複素関数が当該セルによって受信入力信号に適用され、結果が他のセルからの受信入力に適用された第２複素関数の更なる結果と結合されるところのアナログフェーズドアレイ結合動作モードで動作可能である。
例１１７８は、フェーズドアレイラジオトランシーバの作動方法である。当該方法は、複数のタイル状の相互接続されたセルにより信号を送信及び受信することと、該複数のセルを相互接続し且つ前記複数のセルの間で制御信号及び発振器信号を運ぶバスを用いて前記セル間で通信することとを有してよく、前記複数のセルの夫々は、送信器と、受信器と、デジタル処理ブロックと、入出力及び位相結合ユニットと、隣接する類似したセルと通信するよう４つのセルエッジの夫々にあるマルチプレクサ及びデマルチプレクサとを有してよい。
例１１７９で、例１１７８の対象において、任意に、前記送信器は複数の送信器を有するか、あるいは、前記受信器は複数の送信器を有するかのどちらか一方が当てはまる。
例１１８０で、例１１７８乃至１１７９のうちのいずれか１つ以上の例の対象において、任意に、前記バスはアナログ及びデジタルバスである。
例１１８１で、例１１７８乃至１１８０のうちのいずれか１つ以上の例の対象において、任意に、前記バスの幅は、同時にサポート可能なユーザの数に等しい。
例１１８２で、例１１７８乃至１１８１のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、そのセルエッジの夫々の側での隣接セル要素にのみ直接接続される。
例１１８３で、例１１７８乃至１１８２のうちのいずれか１つ以上の例の対象は、任意に、前記複数のタイル状のトランシーバセルを有するウェハと組み合わされるアンテナアレイを含む。
例１１８４で、例１１７８乃至１１８３のうちのいずれか１つ以上の例の対象は、任意に、夫々のセルについて、前記相互接続されたトランシーバセル内で、それ自身のための一意の識別子を生成することを含む。
例１１８５で、例１１８４の対象において、任意に、第１セルは、予め定義された基準が満たされる場合に、第１識別子によりそれ自身を自己識別する。
例１１８６で、例１１８５の対象において、任意に、前記予め定義された基準は、前記セルがコーナーセルであることである。
例１１８７で、例１１８６の対象は、任意に、非第１セルによって、隣接セルから識別子関連情報を受け取ることによってそれら自体を識別し、次いで、更なる識別子関連情報を他の隣接セルへ送ることを含む。
例１１８８で、例１１７８乃至１１８７のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、当該セルによって導入された遅延を測定し較正するループバックを更に有する。
例１１８９で、例１１７８乃至１１８８のうちのいずれか１つ以上の例の対象は、任意に、デジタルフェーズアレイにおいて、デジタル化された受信信号を、存在する場合に、中間先行セルを有しているセルからの受信信号とベクトル加算することを含む。
例１１９０で、例１１８９の対象において、任意に、夫々のセルの間の前記ベクトル加算はパイプライン化される。
例１１９１で、例１１８９乃至１１９０のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、ｋ人のユーザをサポートするようｋ個のバスを含む。
例１１９２で、例１１７８乃至１１９１のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、局所発振器（ＬＯ）位相結合モードで動作可能であり、夫々のセルは、中央制御点からのその位相シフトを受け取り、ミキサ出力はアナログ領域で加算され、ただ１つのアナログデジタル変換器（ＡＤＣ）が、前記加算されたミキサ出力をデジタル信号に変換する。
例１１９３で、例１１７８乃至１１９２のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、夫々の行が局所発振器位相シフトにおいてタイル状にされ、単一のアナログデジタル変換器を共有するところのハイブリッド動作モードで動作可能である。
例１１９４で、例１１７８乃至１１９３のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、第１複素関数が当該セルによって受信入力信号に適用され、結果が他のセルからの受信入力に適用された第２複素関数の更なる結果と結合されるところのアナログフェーズドアレイ結合動作モードで動作可能である。
例１１９５は、デバイスの処理回路によって実行される場合に、該デバイスを、複数のタイル状の相互接続されたセルにより信号を送信及び受信し、前記複数のセルを相互接続し且つ前記複数のセルの間で制御信号及び発振器信号を運ぶバスを用いて前記複数のセル間で通信するよう構成するように動作可能なコンピュータ実行可能命令を有する１つ以上のコンピュータ可読記憶媒体を有するコンピュータプログラム製品である。前記複数のセルの夫々は、送信器と、受信器と、デジタル処理ブロックと、入出力及び位相結合ユニットと、隣接する類似したセルと通信するよう４つのセルエッジの夫々にあるマルチプレクサ及びデマルチプレクサとを有してよい。
例１１９６で、例１１９５の対象において、任意に、夫々のセルは、そのセルエッジの夫々の側での隣接セル要素にのみ直接接続される。
例１１９７は、デバイスの処理回路によって実行される場合に、例１１７８乃至１１９４の方法のいずれかを実行するよう前記デバイスを構成するように動作可能なコンピュータ実行可能命令を有する１つ以上のコンピュータ可読記憶媒体を有するコンピュータプログラム製品である。
例１１９８は、例１１７８乃至１１９４の方法のいずれかを実行する手段を有するシステムである。
例１１９９は、フェーズドアレイラジオトランシーバである。当該フェーズドアレイラジオトランシーバは、複数のタイル状の相互接続されたセルにより信号を送信及び受信する手段と、前記複数のセルを相互接続し且つ前記複数のセルの間で制御信号及び発振器信号を運ぶバスを用いて前記複数のセル間で通信する手段とを有してよい。前記複数のセルの夫々は、送信器と、受信器と、デジタル処理ブロックと、入出力及び位相結合ユニットと、隣接する類似したセルと通信するよう４つのセルエッジの夫々にあるマルチプレクサ及びデマルチプレクサとを有してよい。
例１２００で、例１１９９の対象において、任意に、前記送信器は複数の送信器を有するか、あるいは、前記受信器は複数の送信器を有するかのどちらか一方が当てはまる。
例１２０１で、例１１９９乃至１２００のうちのいずれか１つ以上の例の対象において、任意に、前記バスはアナログ及びデジタルバスである。
例１２０２で、例１１９９乃至１２０１のうちのいずれか１つ以上の例の対象において、任意に、前記バスの幅は、同時にサポート可能なユーザの数に等しい。
例１２０３で、例１１９９乃至１２０２のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、そのセルエッジの夫々の側での隣接セル要素にのみ直接接続される。
例１２０４で、例１１９９乃至１２０３のうちのいずれか１つ以上の例の対象は、任意に、前記複数のタイル状のトランシーバセルを有するウェハと組み合わされるアンテナアレイを更に有することを含む。
例１２０５で、例１１９９乃至１２０４のうちのいずれか１つ以上の例の対象は、任意に、夫々のセルについて、前記相互接続されたトランシーバセル内で、それ自身のための一意の識別子を生成することを含む。
例１２０６で、例１２０５の対象において、任意に、第１セルは、予め定義された基準が満たされる場合に、第１識別子によりそれ自身を自己識別する。
例１２０７で、例１２０６の対象において、任意に、前記予め定義された基準は、前記セルがコーナーセルであることである。
例１２０８で、例１２０７の対象は、任意に、非第１セルによって、隣接セルから識別子関連情報を受け取ることによってそれら自体を識別し、次いで、更なる識別子関連情報を他の隣接セルへ送ることを含む。
例１２０９で、例１２０８の対象において、任意に、夫々のセルは、当該セルによって導入された遅延を測定し較正するループバックを更に有する。
例１２１０で、例１２０９の対象は、任意に、デジタルフェーズアレイにおいて、デジタル化された受信信号を、存在する場合に、中間先行セルを有しているセルからの受信信号とベクトル加算することを含む。
例１２１１で、例１２１０の対象において、任意に、夫々のセルの間の前記ベクトル加算はパイプライン化される。
例１２１２で、例１２１０乃至１２１１のうちのいずれか１つ以上の例の対象において、任意に、夫々のセルは、ｋ人のユーザをサポートするようｋ個のバスを含む。
例１２１３で、例１２１２の対象において、任意に、夫々のセルは、局所発振器（ＬＯ）位相結合モードで動作可能であり、夫々のセルは、中央制御点からのその位相シフトを受け取り、ミキサ出力はアナログ領域で加算され、ただ１つのアナログデジタル変換器（ＡＤＣ）が、前記加算されたミキサ出力をデジタル信号に変換する。
例１２１４で、例１２１３の対象において、任意に、夫々のセルは、夫々の行が局所発振器位相シフトにおいてタイル状にされ、単一のアナログデジタル変換器を共有するところのハイブリッド動作モードで動作可能である。
例１２１５で、例１２１４の対象において、任意に、夫々のセルは、第１複素関数が当該セルによって受信入力信号に適用され、結果が他のセルからの受信入力に適用された第２複素関数の更なる結果と結合されるところのアナログフェーズドアレイ結合動作モードで動作可能である。
例１２１６は、フェーズドアレイトランシーバのための注入同期型（injection-locked）変調回路である。当該回路は、容量型デジタルアナログ変換器（ＣＡＰ－ＤＡＣ）へ接続されたインダクタを有し、タンク回路周波数がデータ入力信号によって変更可能であるタンク回路と、該タンク回路の出力周波数を出力キャリア周波数の整数分数調波（subharmonic）Ｎでロックするように同期注入周波数を供給する注入回路であり、前記データ入力信号のデータ値が±１８０°／Ｎの量だけ前記ロックされたタンク回路出力周波数の位相を変更する、前記注入回路と、前記ロックされたタンク回路出力周波数にＮを乗じることによってキャリア周波数を生成する周波数逓倍器とを有してよい。
例１２１７で、例１２１６の対象において、任意に、前記注入回路は、位相ロックループ（phase-locked loop）（ＰＬＬ）である。
例１２１８で、例１２１６乃至１２１７のうちのいずれか１つ以上の例の対象において、任意に、前記同期注入周波数は、前記タンク回路周波数の第２の整数分数調波Ｍである。
例１２１９で、例１２１８の対象において、任意に、Ｍ＝３である。
例１２２０で、例１２１６乃至１２１９のうちのいずれか１つ以上の例の対象において、任意に、Ｎ＝３である。
例１２２１で、例１２１６乃至１２２０のうちのいずれか１つ以上の例の対象において、任意に、Ｎ＝２であり、当該回路は、前記周波数逓倍器とアンテナとの間に接続されたギルバート（Gilbert）クアッド／極性スイッチを更に有する。
例１２２２で、例１２１６乃至１２２１のうちのいずれか１つ以上の例の対象は、任意に、前記周波数逓倍器へ接続されたデジタル電力増幅器と、該電力増幅器へ接続され無線信号を送信するアンテナとを含む。
例１２２３は、フェーズドアレイトランシーバのための注入同期型変調回路の作動方法である。当該方法は、容量型デジタルアナログ変換器（ＣＡＰ－ＤＡＣ）へ接続されたインダクタを有するタンク回路のタンク回路周波数をデータ入力信号によって変更することと、該タンク回路の出力周波数を出力キャリア周波数の整数分数調波）Ｎでロックするよう注入回路によって同期注入周波数を供給し、前記データ入力信号のデータ値が±１８０°／Ｎの量だけ前記ロックされたタンク回路出力周波数の位相を変更する、ことと、周波数逓倍器により、前記ロックされたタンク回路出力周波数にＮを乗じることによってキャリア周波数を生成することとを有してよい。
例１２２４で、例１２２３の対象において、任意に、前記注入回路は、位相ロックループ（phase-locked loop）（ＰＬＬ）である。
例１２２５で、例１２２３乃至１２２４のうちのいずれか１つ以上の例の対象において、任意に、前記同期注入周波数は、前記タンク回路周波数の第２の整数分数調波Ｍである。
例１２２６で、例１２２５の対象において、任意に、Ｍ＝３である。
例１２２７で、例１２２３乃至１２２６のうちのいずれか１つ以上の例の対象において、任意に、Ｎ＝３である。
例１２２８で、例１２２３乃至１２２７のうちのいずれか１つ以上の例の対象において、任意に、Ｎ＝２であり、当該方法は、前記周波数逓倍器とアンテナとの間に接続されたギルバート（Gilbert）クアッド／極性スイッチを作動させることを更に有する。
例１２２９で、例１２２３乃至１２２８のうちのいずれか１つ以上の例の対象は、任意に、電力増幅器へ接続されたアンテナにより無線信号を送信することを含む。
例１２３０は、デバイスの処理回路によって実行される場合に、該デバイスを、容量型デジタルアナログ変換器（ＣＡＰ－ＤＡＣ）へ接続されたインダクタを有するタンク回路のタンク回路周波数をデータ入力信号によって変更することと、該タンク回路の出力周波数を出力キャリア周波数の整数分数調波）Ｎでロックするよう注入回路によって同期注入周波数を供給し、前記データ入力信号のデータ値が±１８０°／Ｎの量だけ前記ロックされたタンク回路出力周波数の位相を変更する、ことと、周波数逓倍器により、前記ロックされたタンク回路出力周波数にＮを乗じることによってキャリア周波数を生成することとを実行するよう構成するように動作可能なコンピュータ実行可能命令を有する１つ以上のコンピュータ可読記憶媒体を有するコンピュータプログラム製品である。
例１２３１で、例１２３０の対象において、任意に、前記注入回路は、位相ロックループ（phase-locked loop）（ＰＬＬ）である。
例１２３２で、デバイスの処理回路によって実行される場合に、例１２２３乃至１２２９の方法のいずれかを実行するよう前記デバイスを構成するように動作可能なコンピュータ実行可能命令を有する１つ以上のコンピュータ可読記憶媒体を有するコンピュータプログラム製品である。
例１２３３は、例１２２３乃至１２２９の方法のいずれかを実行する手段を有するシステムである。
例１２３４は、フェーズドアレイトランシーバのための注入同期型変調回路である。当該回路は、容量型デジタルアナログ変換器（ＣＡＰ－ＤＡＣ）へ接続されたインダクタを有するタンク回路のタンク回路周波数をデータ入力信号によって変更する手段と、該タンク回路の出力周波数を出力キャリア周波数の整数分数調波）Ｎでロックするよう注入回路によって同期注入周波数を供給し、前記データ入力信号のデータ値が±１８０°／Ｎの量だけ前記ロックされたタンク回路出力周波数の位相を変更する、手段と、周波数逓倍器により、前記ロックされたタンク回路出力周波数にＮを乗じることによってキャリア周波数を生成する手段とを有してよい。
例１２３５で、例１２３４の対象において、任意に、前記注入回路は、位相ロックループ（ＰＬＬ）である。
例１２３６で、例１２３４乃至１２３５のうちのいずれか１つ以上の例の対象において、任意に、前記同期注入周波数は、前記タンク回路周波数の第２の整数分数調波Ｍである。
例１２３７で、例１２３６の対象において、任意に、Ｍ＝３である。
例１２３８で、例１２３４乃至１２３７のうちのいずれか１つ以上の例の対象において、任意に、Ｎ＝３である。
例１２３９で、例１２３４乃至１２３８のうちのいずれか１つ以上の例の対象において、任意に、Ｎ＝２であり、当該回路は、前記周波数逓倍器とアンテナとの間に接続されたギルバート（Gilbert）クアッド／極性スイッチを作動させる手段を更に有する。
例１２４０で、例１２３４乃至１２３９のうちのいずれか１つ以上の例の対象は、任意に、電力増幅器へ接続されたアンテナにより無線信号を送信する手段を含む。
例１２４１は、無線受信器において無線直交振幅変調（quadrature amplitude modulation）（ＱＡＭ）信号についてクロック・データ・リカバリ（clock and data recover）（ＣＤＲ）を実行する装置である。当該装置は、前記受信器によって受信されたＱＡＭ信号を処理する同相（Ｉ）及び直交（Ｑ）チャネルと、複数のモード値を調整指示とともに記憶する当該装置のメモリ内のモードテーブルと、前記Ｉ及びＱチャネルからデータを受け、前記モードテーブルから現在のモードを読み出し、該現在のモードに応じて、該現在のモードについての前記調整指示と一致する前記信号の現在のサンプリング位相を調整するプロセッサを有するモードユニットとを有してよい。
例１２４２で、例１２４１の対象において、任意に、前記ＱＡＭは、少なくとも４つの値をサポートする。
例１２４３で、例１２４２の対象は、任意に、１６－ＱＡＭを含む。
例１２４４で、例１２４１乃至１２４３のうちのいずれか１つ以上の例の対象において、任意に、前記現在のモードは、動作中に動的に調整される。
例１２４５で、例１２４１乃至１２４４のうちのいずれか１つ以上の例の対象において、任意に、前記モードテーブルは、前記Ｉチャネルのみ又は前記Ｑチャネルのみを考慮するモードを有している。
例１２４６で、例１２４５の対象において、任意に、前記プロセッサは、前記Ｉチャネル又は前記Ｑチャネルのいずれか一方において通信問題を検出し、該通信問題が検出されないチャネルのモードを利用するよう更に構成される。
例１２４７で、例１２４１乃至１２４６のうちのいずれか１つ以上の例の対象において、任意に、前記モードテーブルは、前記Ｉチャネル及び前記Ｑチャネルの両方を考慮するモードを有している。
例１２４８で、例１２４１乃至１２４７のうちのいずれか１つ以上の例の対象において、任意に、前記モードテーブルは、次のように定義された少なくとも８つのモードを有する：
Figure 2024059722000114
例１２４９で、例１２４８の対象において、任意に、タイミング推定決定は、受け取られたデータシンボルの符号及びエラー値の関数である。
例１２５０で、例１２４９の対象において、任意に、タイミング推定決定は、次の式ＺＫ＝ＳＩＧＮ（ＤＫ）ＳＩＧＮ（ＤＫ－１）（ＥＫ－ＥＫ－１），ＺＫ＞０ ＥＡＲＬＹ，ＺＫ＝０ ＨＯＬＤ，ＺＫ＜０ ＬＡＴＥに基づく。
例１２５１で、例１２５０の対象は、任意に、少なくとも４つのデータ値を有し、各データ値が関連する符号及び当該データ値の上下のエラー値を有しているタイミング推定器によって使用される推定テーブルを含む。
例１２５２で、例１２５１の対象において、任意に、最も高いデータ値を上回るエラー値及び最も低いデータ値を下回るエラー値はプラス１であり、他の全てのエラー値は－１である。
例１２５３で、例１２５２の対象は、任意に、１６－ＱＡＭを含む。
例１２５４で、例１２５３の対象において、任意に、前記推定テーブルは、
Figure 2024059722000115
 を有し、ＺＫはタイミング推定値であり、ＤＫは現在のデータ値であり、ＤＫ－１は前のデータ値であり、ＥＫは現在のエラー値であり、ＥＫ－１は前のエラー値である。
例１２５５で、例１２４０乃至１２５４のうちのいずれか１つ以上の例の対象は、任意に、サンプリング位相を先の点へ調整すべき、それをその現在の点に保持すべきか、又はそれを後の点へ調整すべきかどうかを判定するタイミング推定器を含む。
例１２５６は、無線受信器において無線直交振幅変調（ＱＡＭ）信号についてクロック・データ・リカバリ（ＣＤＲ）を実行する方法である。当該方法は、前記受信器によって受信されたＱＡＭ信号の同相（Ｉ）及び直交（Ｑ）チャネルを処理することと、複数のモード値を調整指示とともにモードテーブルメモリに記憶することと、前記Ｉ及びＱチャネルからデータを受けることと、前記モードテーブルから現在のモードを読み出すことと、該現在のモードに応じて、該現在のモードについての前記調整指示と一致する前記信号の現在のサンプリング位相を調整することとを有してよい。
例１２５７で、例１２５６の対象において、任意に、前記ＱＡＭは、少なくとも４つの値をサポートする。
例１２５８で、例１２５７の対象は、任意に、１６－ＱＡＭを含む。
例１２５９で、例１２５６乃至１２５８のうちのいずれか１つ以上の例の対象は、任意に、前記現在のモードを動作中に動的に調整することを含む。
例１２６０で、例１２５６乃至１２５９のうちのいずれか１つ以上の例の対象において、任意に、前記モードテーブルは、前記Ｉチャネルのみ又は前記Ｑチャネルのみを考慮するモードを有している。
例１２６１で、例１２６０の対象は、任意に、前記Ｉチャネル又は前記Ｑチャネルのいずれか一方において通信問題を検出し、該通信問題が検出されないチャネルのモードを利用することを含む。
例１２６２で、例１２５６乃至１２６１のうちのいずれか１つ以上の例の対象において、任意に、前記モードテーブルは、前記Ｉチャネル及び前記Ｑチャネルの両方を考慮するモードを有している。
例１２６３で、例１２５６乃至１２６２のうちのいずれか１つ以上の例の対象において、任意に、前記モードテーブルは、次のように定義された少なくとも８つのモードを有する：
Figure 2024059722000116
例１２６４で、例１２６３の対象において、任意に、タイミング推定決定は、受け取られたデータシンボルの符号及びエラー値の関数である。
例１２６５で、例１２６４の対象において、任意に、タイミング推定決定は、次の式ＺＫ＝ＳＩＧＮ（ＤＫ）ＳＩＧＮ（ＤＫ－１）（ＥＫ－ＥＫ－１），ＺＫ＞０ ＥＡＲＬＹ，ＺＫ＝０ ＨＯＬＤ，ＺＫ＜０ ＬＡＴＥに基づく。
例１２６６で、例１２６５の対象は、任意に、少なくとも４つのデータ値を有し、各データ値が関連する符号及び当該データ値の上下のエラー値を有しているタイミング推定器によって使用される推定テーブルを含む。
例１２６７で、例１２６６の対象において、任意に、最も高いデータ値を上回るエラー値及び最も低いデータ値を下回るエラー値はプラス１であり、他の全てのエラー値は－１である。
例１２６８で、例１２６７の対象は、任意に、１６－ＱＡＭを含む。
例１２６９で、例１２６８の対象において、任意に、前記推定テーブルは、
Figure 2024059722000117
 を有し、ＺＫはタイミング推定値であり、ＤＫは現在のデータ値であり、ＤＫ－１は前のデータ値であり、ＥＫは現在のエラー値であり、ＥＫ－１は前のエラー値である。
例１２７０で、例１２５６乃至１２６９のうちのいずれか１つ以上の例の対象は、任意に、タイミング推定器により、サンプリング位相を先の点へ調整すべき、それをその現在の点に保持すべきか、又はそれを後の点へ調整すべきかどうかを判定することを含む。
例１２７１は、デバイスの処理回路によって実行される場合に、該デバイスを、受信器によって受信されたＱＡＭ信号の同相（Ｉ）及び直交（Ｑ）チャネルを処理し、複数のモード値を調整指示とともにモードテーブルメモリに記憶し、前記Ｉ及びＱチャネルからデータを受け、前記モードテーブルから現在のモードを読み出し、該現在のモードに応じて、該現在のモードについての前記調整指示と一致する前記信号の現在のサンプリング位相を調整するよう構成するように動作可能なコンピュータ実行可能命令を有する１つ以上のコンピュータ可読記憶媒体を有するコンピュータプログラム製品である。
例１２７２で、例１２７１の対象において、任意に、前記ＱＡＭは、少なくとも４つの値をサポートする。
例１２７３は、デバイスの処理回路によって実行される場合に、上記の方法例の方法のいずれかを実行するよう前記デバイスを構成するように動作可能なコンピュータ実行可能命令を有する１つ以上のコンピュータ可読記憶媒体を有するコンピュータプログラム製品である。
例１２７４は、無線受信器において無線直交振幅変調（ＱＡＭ）信号についてクロック・データ・リカバリ（ＣＤＲ）を実行する装置である。当該装置は、前記受信器によって受信されたＱＡＭ信号の同相（Ｉ）及び直交（Ｑ）チャネルを処理する手段と、複数のモード値を調整指示とともに当該装置のメモリ内のモードテーブルに記憶する手段と、前記Ｉ及びＱチャネルからデータを受ける手段と、前記モードテーブルから現在のモードを読み出す手段と、該現在のモードに応じて、該現在のモードについての前記調整指示と一致する前記信号の現在のサンプリング位相を調整する手段とを有してよい。
例１２７５で、例１２７４の対象において、任意に、前記ＱＡＭは、少なくとも４つの値をサポートする。
例１２７６で、例１２７５の対象は、任意に、１６－ＱＡＭを含む。
例１２７７で、例１２７４乃至１２７６のうちのいずれか１つ以上の例の対象は、任意に、前記現在のモードを動作中に動的に調整する手段を含む。
例１２７８で、例１２７４乃至１２７７のうちのいずれか１つ以上の例の対象において、任意に、前記モードテーブルは、前記Ｉチャネルのみ又は前記Ｑチャネルのみを考慮するモードを有している。
例１２７９で、例１２７８の対象は、任意に、前記Ｉチャネル又は前記Ｑチャネルのいずれか一方において通信問題を検出する手段と、該通信問題が検出されないチャネルのモードを利用する手段とを含む。
例１２８０で、例１２７４乃至１２７９のうちのいずれか１つ以上の例の対象において、任意に、前記モードテーブルは、前記Ｉチャネル及び前記Ｑチャネルの両方を考慮するモードを有している。
例１２８１で、例１２７４乃至１２８０のうちのいずれか１つ以上の例の対象において、任意に、前記モードテーブルは、次のように定義された少なくとも８つのモードを有する：
Figure 2024059722000118
例１２８２で、例１２８１の対象において、任意に、タイミング推定決定は、受け取られたデータシンボルの符号及びエラー値の関数である。
例１２８３で、例１２８２の対象において、任意に、タイミング推定決定は、次の式ＺＫ＝ＳＩＧＮ（ＤＫ）ＳＩＧＮ（ＤＫ－１）（ＥＫ－ＥＫ－１），ＺＫ＞０ ＥＡＲＬＹ，ＺＫ＝０ ＨＯＬＤ，ＺＫ＜０ ＬＡＴＥに基づく。
例１２８４で、例１２８３の対象は、任意に、少なくとも４つのデータ値を有し、各データ値が関連する符号及び当該データ値の上下のエラー値を有しているタイミング推定器によって使用される推定テーブルを含む。
例１２８５で、例１２８４の対象において、任意に、最も高いデータ値を上回るエラー値及び最も低いデータ値を下回るエラー値はプラス１であり、他の全てのエラー値は－１である。
例１２８６で、例１２８５の対象は、任意に、１６－ＱＡＭを含む。
例１２８７で、例１２８６の対象において、任意に、前記推定テーブルは、
Figure 2024059722000119
 を有し、ＺＫはタイミング推定値であり、ＤＫは現在のデータ値であり、ＤＫ－１は前のデータ値であり、ＥＫは現在のエラー値であり、ＥＫ－１は前のエラー値である。
例１２８８で、例１２７４乃至１２８７のうちのいずれか１つ以上の例の対象は、任意に、タイミング推定器により、サンプリング位相を先の点へ調整すべき、それをその現在の点に保持すべきか、又はそれを後の点へ調整すべきかどうかを判定する手段を含む。
例１２８９は、無線周波数（ＲＦ）受信器のための自動ゲイン制御（ＡＧＣ）回路である。当該ＡＧＣ回路は、プロセッサ及びメモリを有する。前記プロセッサは、直交変調信号から複数の量子化信号を受信し、該複数の量子化信号を、それらの量子化電力レベルに従って、同相（Ｉ）／直交量子化ビンから構成されたコンステレーションマップの領域に割り当て、該割り当てられた量子化信号に基づき最尤推定量（maximum likelihood estimator）（ＭＬＥ）を決定し、該ＭＬＥに基づき電力を推定し、該推定された電力に基づき、更に受信される信号のために、可変ゲイン増幅器を調整する。
例１２９０で、例１２８９の対象において、任意に、前記ＭＬＥは、式
Figure 2024059722000120
 により計算され、ここで、ｎｒｉは、領域ｒｉにおいて量子化された、Ｎ個中のサンプルの数であり、受信された信号のＩ／Ｑ成分の夫々においてｂ＝ｌｏｇ２（２ｎ）ビットであり、Ｐは、
Figure 2024059722000121
 として計算される平均受信信号電力レベルである。
例１２９１で、例１２９０の対象において、任意に、電力は、式
Figure 2024059722000122
 を解くことによって推定される。
例１２９２で、例１２８９乃至１２９１のうちのいずれか１つ以上の例の対象において、任意に、前記量子化信号は、低分解能アナログデジタル変換器（ＡＤＣ）からの信号である。
例１２９３で、例１２９２の対象において、任意に、前記低分解能ＡＤＣは、３以下のビットを生成する。
例１２９４で、例１２８９乃至１２９３のうちのいずれか１つ以上の例の対象において、任意に、前記プロセッサは更に、レイテンシー低減を可能にするよう全てのＡＤＣからの全てのサンプルを一緒に利用すべきである。
例１２９５で、例１２８９乃至１２９４のうちのいずれか１つ以上の例の対象において、任意に、前記プロセッサは更に、単調増加又は減少する条件付き分布Ｐ（ｒｉ｜Ｐ）を有している領域を選択し、関心のあるＰにわたって、
Figure 2024059722000123
 であるように、前記選択された領域から領域の組を選び、最適化問題
Figure 2024059722000124
 を解くべきである。
例１２９６で、例１２８９乃至１２９５のうちのいずれか１つ以上の例の対象において、任意に、前記プロセッサは更に、その後の電力推定のために使用すべく、推定された電力についてのルックアップテーブル（ＬＵＴ）を構成すべきである。
例１２９７で、例１２８９乃至１２９６のうちのいずれか１つ以上の例の対象において、任意に、前記プロセッサは更に、特定の信号対雑音比（ＳＮＲ）値について最良の電力推定解を決定するためにディザリングアルゴリズムを利用すべきである。
例１２９８は、直交変調無線周波数（ＲＦ）信号を受信するラジオ受信器デバイスである。当該デバイスは、複数のチャネル、プロセッサ及びメモリを有してよい。前記複数のチャネルの夫々は、前記直交変調ＲＦ信号を受信するアンテナと、前記直交変調ＲＦ信号を中間周波数（ＩＦ）信号に変換するミキサと、前記ＩＦ信号を受信する可変ゲイン増幅器（ＶＧＡ）と、該ＶＧＡの出力をサンプリングし、サンプリングされた出力信号を供給するサンプル・アンド・ホールド回路と、前記サンプリングされた出力信号を受信し、それをデジタル信号に量子化するアナログデジタル変換器（ＡＤＣ）とを有してよい。前記プロセッサは、直交変調信号から複数の量子化信号を受信し、該複数の量子化信号を、それらの量子化電力レベルに従って、同相（Ｉ）／直交量子化ビンから構成されたコンステレーションマップの領域に割り当て、該割り当てられた量子化信号に基づき最尤推定量（ＭＬＥ）を決定し、該ＭＬＥに基づき電力を推定し、該推定された電力に基づき、更に受信される信号のために、可変ゲイン増幅器を調整する。
例１２９９で、例１２９８の対象において、任意に、前記ＡＤＣは、３以下のビットを生成する低分解能ＡＤＣである。
例１３００は、無線周波数（ＲＦ）受信器のための自動ゲイン制御（ＡＧＣ）のための方法である。当該方法は、直交変調信号から複数の量子化信号を受信することと、該複数の量子化信号を、それらの量子化電力レベルに従って、同相（Ｉ）／直交量子化ビンから構成されたコンステレーションマップの領域に割り当てることと、該割り当てられた量子化信号に基づき最尤推定量（maximum likelihood estimator）（ＭＬＥ）を決定することと、該ＭＬＥに基づき電力を推定することと、該推定された電力に基づき、更に受信される信号のために、可変ゲイン増幅器を調整することとを有してよい。
例１３０１で、例１３００の対象において、任意に、前記ＭＬＥは、式
Figure 2024059722000125
 により計算され、ここで、ｎｒｉは、領域ｒｉにおいて量子化された、Ｎ個中のサンプルの数であり、受信された信号のＩ／Ｑ成分の夫々においてｂ＝ｌｏｇ２（２ｎ）ビットであり、Ｐは、
Figure 2024059722000126
 として計算される平均受信信号電力レベルである。
例１３０２で、例１３０１の対象において、任意に、電力は、式
Figure 2024059722000127
 を解くことによって推定される。
例１３０３で、例１３００乃至１３０２のうちのいずれか１つ以上の例の対象において、任意に、前記量子化信号は、低分解能アナログデジタル変換器（ＡＤＣ）からの信号である。
例１３０４で、例１３０３の対象において、任意に、前記低分解能ＡＤＣは、３以下のビットを生成する。
例１３０５で、例１３００乃至１３０４のうちのいずれか１つ以上の例の対象は、任意に、レイテンシー低減を可能にするよう全てのＡＤＣからの全てのサンプルを一緒に利用することを含む。
例１３０６で、例１３００乃至１３０５のうちのいずれか１つ以上の例の対象は、任意に、単調増加又は減少する条件付き分布Ｐ（ｒｉ｜Ｐ）を有している領域を選択することと、関心のあるＰにわたって、
Figure 2024059722000128
 であるように、前記選択された領域から領域の組を選ぶことと、最適化問題
Figure 2024059722000129
 を解くこととを含む。
例１３０７で、例１３００乃至１３０６のうちのいずれか１つ以上の例の対象は、任意に、その後の電力推定のために使用すべく、推定された電力についてのルックアップテーブル（ＬＵＴ）を構成することを含む。
例１３０８で、例１３００乃至１３０７のうちのいずれか１つ以上の例の対象は、任意に、特定の信号対雑音比（ＳＮＲ）値について最良の電力推定解を決定するためにディザリングアルゴリズムを利用することを含む。
例１３０９は、デバイスの処理回路によって実行される場合に、該デバイスを、直交変調信号から複数の量子化信号を受信し、該複数の量子化信号を、それらの量子化電力レベルに従って、同相（Ｉ）／直交量子化ビンから構成されたコンステレーションマップの領域に割り当て、該割り当てられた量子化信号に基づき最尤推定量（maximum likelihood estimator）（ＭＬＥ）を決定し、該ＭＬＥに基づき電力を推定し、該推定された電力に基づき、更に受信される信号のために、可変ゲイン増幅器を調整するよう構成するように動作可能なコンピュータ実行可能命令を有する１つ以上のコンピュータ可読記憶媒体を有するコンピュータプログラム製品である。
例１３１０で、例１３０９の対象において、任意に、前記ＭＬＥは、式
Figure 2024059722000130
 により計算され、ここで、ｎｒｉは、領域ｒｉにおいて量子化された、Ｎ個中のサンプルの数であり、受信された信号のＩ／Ｑ成分の夫々においてｂ＝ｌｏｇ２（２ｎ）ビットであり、Ｐは、
Figure 2024059722000131
 として計算される平均受信信号電力レベルである。
他の例は、デバイスの処理回路によって実行される場合に、例１３００乃至１３０８の方法のいずれかを実行するよう前記デバイスを構成するように動作可能なコンピュータ実行可能命令を有する１つ以上のコンピュータ可読記憶媒体を有するコンピュータプログラム製品である。
例１３１１は、例１３００乃至１３０８の方法のいずれかを実行する手段を有するシステムである。
例１３１２は、無線周波数（ＲＦ）受信器の自動ゲイン制御（ＡＧＣ）回路である。当該ＡＧＣ回路は、直交変調信号から複数の量子化信号を受信する手段と、該複数の量子化信号を、それらの量子化電力レベルに従って、同相（Ｉ）／直交量子化ビンから構成されたコンステレーションマップの領域に割り当てる手段と、該割り当てられた量子化信号に基づき最尤推定量（maximum likelihood estimator）（ＭＬＥ）を決定する手段と、該ＭＬＥに基づき電力を推定する手段と、該推定された電力に基づき、更に受信される信号のために、可変ゲイン増幅器を調整する手段とを有してよい。
例１３１３で、例１３１２の対象は、任意に、前記ＭＬＥを、式
Figure 2024059722000132
 により計算する手段を含み、ここで、ｎｒｉは、領域ｒｉにおいて量子化された、Ｎ個中のサンプルの数であり、受信された信号のＩ／Ｑ成分の夫々においてｂ＝ｌｏｇ２（２ｎ）ビットであり、Ｐは、
Figure 2024059722000133
 として計算される平均受信信号電力レベルである。
例１３１４で、例１３１３の対象は、任意に、電力推定式
Figure 2024059722000134
 を解く手段を含む。
例１３１５で、例１３１２乃至１３１４のうちのいずれか１つ以上の例の対象において、任意に、前記量子化信号は、低分解能アナログデジタル変換器（ＡＤＣ）からの信号である。
例１３１６で、例１３１５の対象において、任意に、前記低分解能ＡＤＣは、３以下のビットを生成する。
例１３１７で、例１３１２乃至１３１６のうちのいずれか１つ以上の例の対象は、任意に、レイテンシー低減を可能にするよう全てのＡＤＣからの全てのサンプルを一緒に利用する手段を含む。
例１３１８で、例１３１２乃至１３１７のうちのいずれか１つ以上の例の対象は、任意に、単調増加又は減少する条件付き分布Ｐ（ｒｉ｜Ｐ）を有している領域を選択する手段と、関心のあるＰにわたって、
Figure 2024059722000135
 であるように、前記選択された領域から領域の組を選ぶ手段と、最適化問題
Figure 2024059722000136
 を解く手段とを含む。
例１３１９で、例１３１２乃至１３１８のうちのいずれか１つ以上の例の対象は、任意に、その後の電力推定のために使用すべく、推定された電力についてのルックアップテーブル（ＬＵＴ）を構成する手段を含む。
例１３２０で、例１３１２乃至１３１９のうちのいずれか１つ以上の例の対象は、任意に、特定の信号対雑音比（ＳＮＲ）値について最良の電力推定解を決定するためにディザリングアルゴリズムを利用する手段を含む。
例１３２１は、フェーズドアレイトランシーバにおいてアンテナアレイを制御するデバイスである。当該デバイスは、複数のトランシーバスライスを有してよい。該複数のトランシーバスライスの夫々は、当該デバイスのアンテナアレイの部分を形成するアンテナ素子と、送信モード（ＴＭ）及び受信モード（ＲＭ）の動作間で切り替え可能な送信及び受信スイッチと、可変低雑音増幅器及び位相シフタを有し、前記ＲＭで前記アンテナ素子へ接続される受信パスと、可変電力増幅器及び位相シフタを有し、前記ＴＭで前記アンテナ素子へ接続される送信パスとを有してよい。当該デバイスは、アクティブなアンテナ素子の数又は構成にマッピングするゲイン調整値を含むゲインテーブルと、プロセッサとを更に有してよい。該プロセッサは、前記アンテナアレイの最小電流ドレイン設定のために前記ゲインテーブルを構成し、前記ＲＭで、前記ゲインテーブルを用いて自動ゲイン制御を実行し、干渉が存在する場合を決定し、存在する場合には、前記ゲインテーブルを前記アンテナアレイのより狭いビーム幅設定のために構成し、前記自動ゲイン制御を実行することに戻り、存在しない場合には、前記アンテナアレイの最小源流ゲイン設定のために前記ゲインテーブルを構成することに戻る。
例１３２２で、例１３２１の対象において、任意に、前記プロセッサは更に、前記ＴＭで、前記ゲインテーブルを用いて電力制御を実行し、他の信号との共在又は他の信号からの干渉が存在するかどうかを判定し、共在又は干渉が存在する場合には、前記プロセッサは更に、前記ゲインテーブルを前記アンテナアレイのより狭いビーム幅設定のために構成し、前記電力制御を実行することに戻り、共在又は干渉が存在しない場合には、前記プロセッサは更に、より狭いビーム幅に対するネットワーク要求が存在する場合を決定し、該ネットワーク要求が当てはまる場合には、前記プロセッサは更に、前記ゲインテーブルを前記アンテナアレイのより狭いビーム幅設定のために構成することに戻り、前記ネットワーク要求が当てはまらない場合には、前記プロセッサは更に、前記ゲインテーブルを前記アンテナアレイの最小電流ドレイン設定のために構成することに戻る。
例１３２３で、例１３２１乃至１３２２のうちのいずれか１つ以上の例の対象において、任意に、前記受信パスは、コンバイナへ接続され、前記送信パスは、スプリッタへ接続される。
例１３２４で、例１３２１乃至１３２３のうちのいずれか１つ以上の例の対象において、任意に、前記プロセッサは更に、受信信号値が予め定義された値を超えるかどうかを判定し、真である場合には、前記プロセッサは更に、前記ゲインテーブルを前記アンテナアレイの最小電流ドレイン設定のために構成することに戻る。
例１３２５で、例１３２４の対象において、任意に、前記受信信号値は、受信信号強度表示（received signal strength indicator）（ＲＳＳＩ）である。
例１３２６で、例１３２１乃至１３２５のうちのいずれか１つ以上の例の対象において、任意に、干渉が存在する場合の決定は、広帯域及び狭帯域検出を実行し、各々の結果を比較するよう、前記プロセッサによって行われる。
例１３２７で、例１３２２乃至１３２６のうちのいずれか１つ以上の例の対象において、任意に、前記プロセッサは更に、ユーザ近接条件が満足されるかどうかを判定し、該条件が満足される場合には、前記ゲインテーブルを前記アンテナアレイのより狭いビーム幅設定のために構成することに戻るよう構成される。
例１３２８で、例１３２７の対象において、任意に、前記近接条件は、通信の方向がユーザから離れることである。
例１３２９で、例１３２８の対象において、任意に、前記近接条件は、当該デバイスからのユーザの距離を更に含む。
例１３３０で、例１３２１乃至１３２９のうちのいずれか１つ以上の例の対象において、任意に、前記プロセッサは更に、当該デバイスが通信している他のデバイスに対する当該デバイスの速さを決定し、該速さが予め定義された閾値を下回る場合には、前記ゲインテーブルを前記アンテナアレイのより狭いビーム幅設定のために構成することに戻るよう構成される。
例１３３１で、例１３２１乃至１３３０のうちのいずれか１つ以上の例の対象において、任意に、当該デバイスは、セルラー電話網内の基地局である。
例１３３２で、例１３２１乃至１３３１のうちのいずれか１つ以上の例の対象は、任意に、前記アンテナアレイの部分を形成する無指向性アンテナを含む。
例１３３３で、例１３２１乃至１３３２のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナ素子は、長方形構成において配置される。
例１３３４は、フェーズドアレイトランシーバにおいてアンテナアレイを制御する方法である。当該方法は、送信モード（ＴＭ）及び受信モード（ＲＭ）の動作間で切り替え可能な送信及び受信スイッチを切り替えることと、可変低雑音増幅器及び位相シフタにより、前記ＲＭでアンテナ素子へ接続される受信パスにおいて信号を増幅し且つ位相シフトすることと、可変電力増幅器及び位相シフタにより、前記ＴＭで前記アンテナ素子へ接続される送信パスにおいて信号を増幅し且つ位相シフトすることと、アクティブなアンテナ素子の数又は構成にマッピングするゲイン調整値をゲインテーブルに格納することと、前記アンテナアレイの最小電流ドレイン設定のために前記ゲインテーブルを構成することと、前記ＲＭで、前記ゲインテーブルを用いて自動ゲイン制御を実行し、干渉が存在する場合を決定し、存在する場合には、前記ゲインテーブルを前記アンテナアレイのより狭いビーム幅設定のために構成し、前記自動ゲイン制御を実行することに戻り、存在しない場合には、前記アンテナアレイの最小源流ゲイン設定のために前記ゲインテーブルを構成することに戻ることとを有してよい。
例１３３５で、例１３３４の対象は、任意に、前記ＴＭで、前記ゲインテーブルを用いて電力制御を実行し、他の信号との共在又は他の信号からの干渉が存在するかどうかを判定し、共在又は干渉が存在する場合には、前記ゲインテーブルを前記アンテナアレイのより狭いビーム幅設定のために構成し、前記電力制御を実行することに戻り、共在又は干渉が存在しない場合には、より狭いビーム幅に対するネットワーク要求が存在する場合を決定し、該ネットワーク要求が当てはまる場合には、前記ゲインテーブルを前記アンテナアレイのより狭いビーム幅設定のために構成することに戻り、前記ネットワーク要求が当てはまらない場合には、前記ゲインテーブルを前記アンテナアレイの最小電流ドレイン設定のために構成することに戻ることを含む。
例１３３６で、例１３３４乃至１３３５のうちのいずれか１つ以上の例の対象において、任意に、前記受信パスは、コンバイナへ接続され、前記送信パスは、スプリッタへ接続される。
例１３３７で、例１３３４乃至１３３６のうちのいずれか１つ以上の例の対象は、任意に、受信信号値が予め定義された値を超えるかどうかを判定し、真である場合には、前記ゲインテーブルを前記アンテナアレイの最小電流ドレイン設定のために構成することに戻ることを含む。
例１３３８で、例１３３７の対象において、任意に、前記受信信号値は、受信信号強度表示（ＲＳＳＩ）である。
例１３３９で、例１３３４乃至１３３８のうちのいずれか１つ以上の例の対象において、任意に、干渉が存在する場合の決定は、広帯域及び狭帯域検出を実行し、各々の結果を比較するよう、プロセッサによって行われる。
例１３４０で、例１３３５乃至１３３９のうちのいずれか１つ以上の例の対象は、任意に、ユーザ近接条件が満足されるかどうかを判定し、該条件が満足される場合には、前記ゲインテーブルを前記アンテナアレイのより狭いビーム幅設定のために構成することに戻ることを含む。
例１３４１で、例１３４０の対象において、任意に、前記近接条件は、通信の方向がユーザから離れることである。
例１３４２で、例１３４１の対象において、任意に、前記近接条件は、デバイスからのユーザの距離を更に含む。
例１３４３で、例１３３４乃至１３４２のうちのいずれか１つ以上の例の対象は、任意に、デバイスが通信している他のデバイスに対する当該デバイスの速さを決定し、該速さが予め定義された閾値を下回る場合には、前記ゲインテーブルを前記アンテナアレイのより狭いビーム幅設定のために構成することに戻ることを含む。
例１３４４で、例１３３４乃至１３４３のうちのいずれか１つ以上の例の対象において、任意に、前記デバイスは、セルラー電話網内の基地局である。
例１３４５で、例１３３４乃至１３４４のうちのいずれか１つ以上の例の対象は、任意に、前記アンテナアレイの部分を形成する無指向性アンテナを含む。
例１３４６で、例１３３４乃至１３４５のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナ素子は、長方形構成において配置される。
例１３４７は、デバイスの処理回路によって実行される場合に、該デバイスを、送信モード（ＴＭ）及び受信モード（ＲＭ）の動作間で切り替え可能な送信及び受信スイッチを切り替え、可変低雑音増幅器及び位相シフタにより、前記ＲＭでアンテナ素子へ接続される受信パスにおいて信号を増幅し且つ位相シフトし、可変電力増幅器及び位相シフタにより、前記ＴＭで前記アンテナ素子へ接続される送信パスにおいて信号を増幅し且つ位相シフトし、アクティブなアンテナ素子の数又は構成にマッピングするゲイン調整値をゲインテーブルに格納し、前記アンテナアレイの最小電流ドレイン設定のために前記ゲインテーブルを構成し、前記ＲＭで、前記ゲインテーブルを用いて自動ゲイン制御を実行し、干渉が存在する場合を決定し、存在する場合には、前記ゲインテーブルを前記アンテナアレイのより狭いビーム幅設定のために構成し、前記自動ゲイン制御を実行することに戻り、存在しない場合には、前記アンテナアレイの最小源流ゲイン設定のために前記ゲインテーブルを構成することに戻るよう構成するように動作可能なコンピュータ実行可能命令を有する1つ以上のコンピュータ可読記憶媒体を有するコンピュータプログラム製品である。
例１３４８で、例１３４７の対象において、任意に、前記命令は、前記ＴＭで、前記ゲインテーブルを用いて電力制御を実行し、他の信号との共在又は他の信号からの干渉が存在するかどうかを判定し、共在又は干渉が存在する場合には、前記ゲインテーブルを前記アンテナアレイのより狭いビーム幅設定のために構成し、前記電力制御を実行することに戻り、共在又は干渉が存在しない場合には、より狭いビーム幅に対するネットワーク要求が存在する場合を決定し、該ネットワーク要求が当てはまる場合には、前記ゲインテーブルを前記アンテナアレイのより狭いビーム幅設定のために構成することに戻り、前記ネットワーク要求が当てはまらない場合には、前記ゲインテーブルを前記アンテナアレイの最小電流ドレイン設定のために構成することに戻るよう更に動作可能である。
例１３４９は、デバイスの処理回路によって実行される場合に、例１３３４乃至１３４６の方法のいずれかを実行するよう前記デバイスを構成するように動作可能なコンピュータ実行可能命令を有する1つ以上のコンピュータ可読記憶媒体を有するコンピュータプログラム製品である。
例１３５０は、例１３３４乃至１３４６の方法のいずれかを実行する手段を有するシステムである。
例１３５１は、デジタルアナログ回路デバイスである。当該デバイスは、電流源及び該電流源がドレインする少なくとも２つの切り替え可能なパスを有する第１コンポーネントであり、前記パスに関連付けられる電圧リファレンス点での電圧リファレンスがオンされている前記パスの数に依存する、前記第１コンポーネントと、少なくとも２つの切り替え可能なパスを有する第２コンポーネントであり、該第２コンポーネントに関連する出力部がオンされているパスの第２の数及び前記電圧リファレンス点に依存し、該電圧リファレンス点が前記第１コンポーネントを前記第２コンポーネントへ接続する、前記第２コンポーネントとを有してよい。
例１３５２で、例１３５１の対象において、前記第１コンポーネントのパスは夫々、ゲートが前記電圧リファレンス点へ接続されたトランジスタを有する。
例１３５３で、例１３５２の対象において、前記第１コンポーネントのパスは夫々、前記電流源と前記トランジスタとの間に該トランジスタと直列に接続されたスイッチとして第２トランジスタを有する。
例１３５４で、例１３５１乃至１３５３のうちのいずれか１つ以上の例の対象において、任意に、前記電圧リファレンス点は、前記第１コンポーネントを前記第２コンポーネントへ切り替え可能に接続するスイッチを有する。
例１３５５で、例１３５１乃至１３５４のうちのいずれか１つ以上の例の対象において、任意に、前記第２コンポーネントの各パスは、ゲートが前記電圧リファレンス点へ接続されたトランジスタを有する。
例１３５６で、例１３５５の対象において、前記第２コンポーネントの各パスは、当該パスをはめ込むようスイッチとして動作する、前記出力部及び前記トランジスタとの間で直列な第２トランジスタを更に有する。
例１３５７で、例１３５１乃至１３５６のうちのいずれか１つ以上の例の対象において、任意に、前記電圧リファレンス点での電圧はＶ／Ｎであり、ここで、Ｎは、前記第１コンポーネント内のパスの数であり、Ｖは、１つのパスのみがアクティブである場合の前記電圧リファレンス点での電圧である。
例１３５８は、デジタルアナログ回路デバイスの作動方法である。当該方法は、第１コンポーネントにおいて、少なくとも２つの切り替え可能なパスを設け、電流源から前記少なくとも２つの切り替え可能なパスに電流を流して、オンされている前記パスの数に依存する電圧リファレンス点での電圧を確立することと、第２コンポーネントにおいて、少なくとも２つの切り替え可能なパスを設け、前記第２コンポーネントに関連する出力部がオンされているパスの第２の数及び前記電圧リファレンス点に依存し、該電圧リファレンス点が前記第１コンポーネントを前記第２コンポーネントへ接続する、こととを有してよい。
例１３５９で、例１３５８の対象において、前記第１コンポーネントのパスは夫々、ゲートが前記電圧リファレンス点へ接続されたトランジスタを有する。
例１３６０で、例１３５９の対象において、前記第１コンポーネントのパスは夫々、前記電流源と前記トランジスタとの間に該トランジスタと直列に接続されたスイッチとして第２トランジスタを有する。
例１３６１で、例１３５８乃至１３６０のうちのいずれか１つ以上の例の対象において、任意に、前記電圧リファレンス点は、前記第１コンポーネントを前記第２コンポーネントへ切り替え可能に接続するスイッチを有する。
例１３６２で、例１３５８乃至１３６１のうちのいずれか１つ以上の例の対象において、任意に、前記第２コンポーネントの各パスは、ゲートが前記電圧リファレンス点へ接続されたトランジスタを有する。
例１３６３で、例１３６２の対象において、前記第２コンポーネントの各パスは、当該パスをはめ込むようスイッチとして動作する、前記出力部及び前記トランジスタとの間で直列な第２トランジスタを更に有する。
例１３６４で、例１３５８乃至１３６３のうちのいずれか１つ以上の例の対象において、任意に、前記電圧リファレンス点での電圧はＶ／Ｎであり、ここで、Ｎは、前記第１コンポーネント内のパスの数であり、Ｖは、１つのパスのみがアクティブである場合の前記電圧リファレンス点での電圧である。
例１３６５は、例１３５８乃至１３６４の方法のいずれかを実行する手段するシステムである。
例１３６６は、デジタルアナログ回路デバイスの作動デバイスである。当該デバイスは、第１コンポーネントにおいて、少なくとも２つの切り替え可能なパスを設け、電流源から前記少なくとも２つの切り替え可能なパスに電流を流して、オンされている前記パスの数に依存する電圧リファレンス点での電圧を確立する手段と、第２コンポーネントにおいて、少なくとも２つの切り替え可能なパスを設け、前記第２コンポーネントに関連する出力部がオンされているパスの第２の数及び前記電圧リファレンス点に依存し、該電圧リファレンス点が前記第１コンポーネントを前記第２コンポーネントへ接続する、手段とを有してよい。
例１３６７で、例１３６６の対象において、前記第１コンポーネントのパスは夫々、ゲートが前記電圧リファレンス点へ接続されたトランジスタを有する。
例１３６８で、例１３６７の対象において、前記第１コンポーネントのパスは夫々、前記電流源と前記トランジスタとの間に該トランジスタと直列に接続されたスイッチとして第２トランジスタを有する。
例１３６９で、例１３６６乃至１３６８のうちのいずれか１つ以上の例の対象において、任意に、前記電圧リファレンス点は、前記第１コンポーネントを前記第２コンポーネントへ切り替え可能に接続するスイッチを有する。
例１３７０で、例１３６６乃至１３６９のうちのいずれか１つ以上の例の対象において、任意に、前記第２コンポーネントの各パスは、ゲートが前記電圧リファレンス点へ接続されたトランジスタを有する。
例１３７１で、例１３７０の対象において、前記第２コンポーネントの各パスは、当該パスをはめ込むようスイッチとして動作する、前記出力部及び前記トランジスタとの間で直列な第２トランジスタを更に有する。
例１３７２で、例１３６６乃至１３７１のうちのいずれか１つ以上の例の対象において、任意に、前記電圧リファレンス点での電圧はＶ／Ｎであり、ここで、Ｎは、前記第１コンポーネント内のパスの数であり、Ｖは、１つのパスのみがアクティブである場合の前記電圧リファレンス点での電圧である。
例１３７３は、無線周波数受信器デバイスのための混合信号フィードフォワード・フィードバック・ポラライザ等化器（mixed signal feedforward feedback polarizer equalizer）（ＭＳＦＦＰＥ）デバイスである。当該デバイスは、受信器のデジタル側で同相（Ｉ）信号線及び直交（Ｑ）信号線へ接続される入力部と、該入力部での入力信号に作用するフィルタリング及び処理要素と、前記受信器のアナログ側でＩ信号線及びＱ信号線へ接続される出力部とを有してよい。
例１３７４で、例１３７３の対象において、任意に、前記受信器の前記デジタル側及び前記アナログ側での前記Ｉ信号線及び前記Ｑ信号線は夫々、垂直成分ＶＩ及びＶＱと、水平成分ＨＩ及びＨＱとを有する。
例１３７５で、例１３７４の対象において、任意に、前記フィルタリング及び処理要素は、ＶＩ信号線とＨＩ信号線との間、ＶＩ信号線及びＨＱ信号線との間、ＶＱ信号線とＨＩ信号線との間、及びＶＱ信号線とＨＱ信号線との間のクロストークを減らす回路を有する。
例１３７６で、例１３７３乃至１３７５のうちのいずれか１つ以上の例の対象において、任意に、前記フィルタリング及び処理要素は、前記Ｉ信号線と前記Ｑ信号線との間のクロストークを減らす回路を有する。
例１３７７で、例１３７３乃至１３７６のうちのいずれか１つ以上の例の対象において、任意に、前記フィルタリング及び処理要素は、デジタル遅延及び加算器回路を有する。
例１３７８で、例１３７３乃至１３７７のうちのいずれか１つ以上の例の対象において、任意に、前記フィルタリング及び処理要素は、リセットクロック信号によってリセット可能である出力キャパシタを含むリセット可能キャパシタを有する。
例１３７９で、例１３７８の対象において、任意に、前記リセット可能キャパシタは、積分クロック周期の間、電荷を積分する。
例１３８０で、例１３７３乃至１３７９のうちのいずれか１つ以上の例の対象において、任意に、前記フィルタリング及び処理要素は、帯域幅増大及びオフセット相殺のためのブーストデバイスに関連したコモンモードフィードバックを供給するオペアンプを更に有する。
例１３８１で、例１３８０の対象は、フィードバックタップ及び判定帰還型等化器（ＤＦＥ）入力を含む。
例１３８２は、無線周波数受信器デバイスのための混合信号フィードフォワード・フィードバック・ポラライザ等化器（ＭＳＦＦＰＥ）デバイスの作動方法である。当該方法は、受信器のデジタル側で同相（Ｉ）信号線及び直交（Ｑ）信号線へ接続される入力部へのデジタル信号を受信することと、該受信されたデジタル信号を、フィルタリング及び処理要素によりフィルタリングし且つ処理することと、前記受信器のアナログ側でＩ信号線及びＱ信号線へ接続される出力部でアナログ信号を出力することとを有してよい。
例１３８３で、例１３８２の対象において、任意に、前記受信器の前記デジタル側及び前記アナログ側での前記Ｉ信号線及び前記Ｑ信号線は夫々、垂直成分ＶＩ及びＶＱと、水平成分ＨＩ及びＨＱとを有する。
例１３８４で、例１３８３の対象は、任意に、ＶＩ信号線とＨＩ信号線との間、ＶＩ信号線及びＨＱ信号線との間、ＶＱ信号線とＨＩ信号線との間、及びＶＱ信号線とＨＱ信号線との間のクロストークを減らすために前記フィルタリング及び処理要素を利用することを含む。
例１３８５で、例１３８２乃至１３８４のうちのいずれか１つ以上の例の対象は、任意に、前記Ｉ信号線と前記Ｑ信号線との間のクロストークを減らすために前記フィルタリング及び処理要素を利用することを含む。
例１３８６で、例１３８２乃至１３８５のうちのいずれか１つ以上の例の対象において、任意に、前記フィルタリング及び処理要素は、デジタル遅延及び加算器回路を有する。
例１３８７で、例１３８２乃至１３８６のうちのいずれか１つ以上の例の対象において、任意に、前記フィルタリング及び処理要素は、リセットクロック信号によってリセット可能である出力キャパシタを含むリセット可能キャパシタを有する。
例１３８８で、例１３８７の対象において、任意に、前記リセット可能キャパシタは、積分クロック周期の間、電荷を積分する。
例１３８９で、例１３８２乃至１３８８のうちのいずれか１つ以上の例の対象において、任意に、前記フィルタリング及び処理要素は、帯域幅増大及びオフセット相殺のためのブーストデバイスに関連したコモンモードフィードバックを供給するオペアンプを更に有する。
例１３９０で、例１３８９の対象は、フィードバックタップ及び判定帰還型等化器（ＤＦＥ）入力を含む。
例１３９１は、例１３８２乃至１３９０の方法のいずれかを実行する手段を有するシステムである。
例１３９２は、無線周波数受信器デバイスのための混合信号フィードフォワード・フィードバック・ポラライザ等化器（ＭＳＦＦＰＥ）デバイスの作動デバイスである。当該方法は、受信器のデジタル側で同相（Ｉ）信号線及び直交（Ｑ）信号線へ接続される入力部へのデジタル信号を受信する手段と、該受信されたデジタル信号を、フィルタリング及び処理要素によりフィルタリングし且つ処理する手段と、前記受信器のアナログ側でＩ信号線及びＱ信号線へ接続される出力部でアナログ信号を出力する手段とを有してよい。
例１３９３で、例１３９２の対象において、任意に、前記受信器の前記デジタル側及び前記アナログ側での前記Ｉ信号線及び前記Ｑ信号線は夫々、垂直成分ＶＩ及びＶＱと、水平成分ＨＩ及びＨＱとを有する。
例１３９４で、例１３９３の対象は、任意に、ＶＩ信号線とＨＩ信号線との間、ＶＩ信号線及びＨＱ信号線との間、ＶＱ信号線とＨＩ信号線との間、及びＶＱ信号線とＨＱ信号線との間のクロストークを減らすために前記フィルタリング及び処理要素を利用することを含む。
例１３９５で、例１３９２乃至１３９４のうちのいずれか１つ以上の例の対象は、任意に、前記Ｉ信号線と前記Ｑ信号線との間のクロストークを減らすために前記フィルタリング及び処理要素を利用することを含む。
例１３９６で、例１３９２乃至１３９５のうちのいずれか１つ以上の例の対象において、任意に、前記フィルタリング及び処理要素は、デジタル遅延及び加算器回路を有する。
例１３９７で、例１３９２乃至１３９６のうちのいずれか１つ以上の例の対象において、任意に、前記フィルタリング及び処理要素は、リセットクロック信号によってリセット可能である出力キャパシタを含むリセット可能キャパシタを有する。
例１３９８で、例１３９７の対象において、任意に、前記リセット可能キャパシタは、積分クロック周期の間、電荷を積分する。
例１３９９で、例１３９２乃至１３９８のうちのいずれか１つ以上の例の対象において、任意に、前記フィルタリング及び処理要素は、帯域幅増大及びオフセット相殺のためのブーストデバイスに関連したコモンモードフィードバックを提供する手段を更に有する。
例１４００で、例１３９９の対象は、フィードバックタップ及び判定帰還型等化器（ＤＦＥ）入力を含む。
例１４０１は、双方向増幅器を有する装置を含む。前記双方向増幅器は、送信（Ｔｘ）モードで増幅されたＴｘ信号を供給するようＴｘ信号を増幅する第１増幅器と；受信（Ｒｘ）モードで増幅されたＲｘ信号を供給するようＲｘ信号を増幅する第２増幅器と；前記Ｔｘモードで第１入力部／出力部から前記第１増幅器へ前記Ｔｘ信号を供給し、前記Ｒｘモードで前記第２増幅器からの前記増幅されたＲｘ信号を前記第１入力部／出力部で出力する第１変圧器と；前記Ｒｘモードで第２入力部／出力部から前記第２増幅器へ前記Ｒｘ信号を供給し、前記Ｔｘモードで前記第１増幅器からの前記増幅されたＴｘ信号を前記第２入力部／出力部で出力する第２変圧器と；前記Ｔｘモードで前記第１増幅器への複数の作動電圧及び前記第２増幅器への複数の非作動電圧を切り替え、前記Ｒｘモードで前記第２増幅器への前記複数の作動電圧及び前記第１増幅器への前記複数の非作動電圧を切り替える複数のスイッチとを有する。
一例において、例１４０１の装置は、例えば、１つ以上の追加の要素、例えば、双方向スプリッタ／コンバイナ、双方向ミキサ、ＰＡ、ＬＮＡ、１つ以上のスイッチ、１つ以上のミキサ、Ｉ／Ｑ発生器、及び／又は１つ以上の位相シフタを、例えば、例１４２２、１４４０、１４５４、１４６５、１４７６、１４８７、１５００、１５１３、１５２６、１５３８、及び／又は１５５１に関して後述されるように、含んでもよい。
例１４０２は，例１４０１の対象を含み、任意に、前記複数の作動電圧は、前記Ｔｘモードでは前記第１増幅器の少なくとも１つのドレインへ印加され、前記Ｒｘモードでは前記第２増幅器の少なくとも１つのドレインへ印加されるドレイン電圧を有する。
例１４０３は、例１４０２の対象を含み、任意に、前記複数の非作動電圧は、前記Ｔｘモードでは前記第２増幅器の少なくとも１つのドレインへ印加され、前記Ｒｘモードでは前記第１増幅器の少なくとも１つのドレインへ印加されるソース電圧を有する。
例１４０４は、例１４０２又は１４０３の対象を含み、任意に、前記複数のスイッチは、前記第２増幅器の少なくとも１つのドレインを前記Ｔｘモードでのドレイン電圧と前記Ｒｘモードでのソース電圧との間で切り替える第１スイッチと、前記第１増幅器の少なくとも１つのドレインを前記Ｔｘモードでのソース電圧と前記Ｒｘモードでのドレイン電圧との間で切り替える第２スイッチとを有する。
例１４０５は、例１４０２乃至１４０４のうちのいずれか１つの対象を含み、任意に、前記双方向増幅器は、前記第１変圧器から前記第１増幅器の第１入力部へ前記Ｔｘ信号を供給する第１キャパシタと、前記第１変圧器から前記第１増幅器の第２入力部へ前記Ｔｘ信号を供給する第２キャパシタと、前記第２変圧器から前記第２増幅器の第１入力部へ前記Ｒｘ信号を供給する第３キャパシタと、前記第２変圧器から前記第２増幅器の第２入力部へ前記Ｒｘ信号を供給する第４キャパシタとを有する。
例１４０６は、例１４０２乃至１４０５のうちのいずれか１つの対象を含み、任意に、前記第１増幅器及び前記第２増幅器のうちの少なくとも１つの増幅器は、コモンソース負性金属酸化膜半導体（Negative Metal Oxide Semiconductor）（ＮＭＯＳ）電界効果トランジスタ（Field Effect Transistor）（ＦＥＴ）を有する。
例１４０７は、例１４０１の対象を含み、任意に、前記複数の作動電圧は、前記Ｔｘモードでは前記第１増幅器の少なくとも１つのドレインへ印加され、前記Ｒｘモードでは前記第２増幅器の少なくとも１つのドレインへ印加されるドレイン電圧と；前記Ｔｘモードでは前記第１増幅器の少なくとも１つのゲートへ印加され、前記Ｒｘモードでは前記第２増幅器の少なくとも１つのゲートへ印加されるバイアス電圧と；前記Ｔｘモードでは前記第１増幅器の少なくとも１つのソースへ印加され、前記Ｒｘモードでは前記第２増幅器の少なくとも１つのソースへ印加されるソース電圧とを有する。
例１４０８は、例１４０７の対象を含み、任意に、前記複数の非作動電圧は、前記Ｔｘモードでは前記第２増幅器の少なくとも１つのゲートへ印加され、前記Ｒｘモードでは前記第１増幅器の少なくとも１つのゲートへ印加される前記ドレイン電圧と；前記Ｔｘモードでは前記第２増幅器の少なくとも１つのソースへ印加され、前記Ｒｘモードでは前記第１増幅器の少なくとも１つのソースへ印加される前記バイアス電圧とを有する。
例１４０９は、例１４０７又は１４０８の対象を含み、任意に、前記複数のスイッチは、前記第２増幅器の少なくとも１つのドレイン及び前記第１増幅器の少なくとも１つのゲートを前記Ｔｘモードでのドレイン電圧と前記Ｒｘモードでのゲート電圧との間で切り替える第１スイッチと；前記第１増幅器の少なくとも１つのソースを前記Ｔｘモードでのバイアス電圧と前記Ｒｘモードでのソース電圧との間で切り替える第２スイッチと；前記第２増幅器の少なくとも１つのソースを前記Ｔｘモードでのソース電圧と前記Ｒｘモードでのバイアス電圧との間で切り替える第３スイッチと；前記第２増幅器の少なくとも１つのドレイン及び前記第１増幅器の少なくとも１つのゲートを前記Ｔｘモードでのバイアス電圧と前記Ｒｘモードでのドレイン電圧との間で切り替える第４スイッチとを有する。
例１４１０は、例１４０１の対象を含み、任意に、前記複数の作動電圧は、前記Ｔｘモードでは前記第１増幅器の少なくとも１つのソースへ印加され、前記Ｒｘモードでは前記第２増幅器の少なくとも１つのドレインへ印加されるドレイン電圧と；前記Ｔｘモードでは前記第１増幅器の少なくとも１つのドレインへ印加され、前記Ｒｘモードでは前記第２増幅器の少なくとも１つのソースへ印加されるソース電圧と；前記Ｔｘモードで前記第１増幅器の少なくとも１つのゲートへ印加される第１バイアス電圧と；前記Ｒｘモードで前記第２増幅器の少なくとも１つのゲートへ印加される第２バイアス電圧とを有する。
例１４１１は、例１４１０の対象を含み、任意に、前記複数の非作動電圧は、前記Ｔｘモードで前記第２増幅器の少なくとも１つのドレインへ及び前記第２増幅器の少なくとも１つのソースへ印加される前記第１バイアス電圧と；前記Ｔｘモードでは前記第１増幅器の少なくとも１つのドレインへ及び前記Ｒｘモードでは前記第１増幅器の少なくとも１つのソースへ印加される前記第２バイアス電圧とを有する。
例１４１２は、例１４１０又は１４１１のうちのいずれか１つの対象を含み、任意に、前記複数のスイッチは、前記第２増幅器の少なくとも１つのドレイン及び前記第１増幅器の少なくとも１つのゲートを前記Ｔｘモードでのソース電圧と前記Ｒｘモードでの第２バイアス電圧との間で切り替える第１スイッチと；前記第１増幅器の少なくとも１つのソースを前記Ｔｘモードでの第１バイアス電圧と前記Ｒｘモードでのソース電圧との間で切り替える第２スイッチと；前記第２増幅器の少なくとも１つのソースを前記Ｔｘモードでのドレイン電圧と前記Ｒｘモードでの第２バイアス電圧との間で切り替える第３スイッチと；前記第１増幅器の少なくとも１つのドレイン及び前記第２増幅器の少なくとも１つのゲートを前記Ｔｘモードでの第１バイアス電圧と前記Ｒｘモードでのドレイン電圧との間で切り替える第４スイッチとを有する。
例１４１３は、例１４１０乃至１４１２のうちのいずれか１つの対象を含み、任意に、前記第１増幅器は、１つ以上の正性（Positive）金属酸化膜半導体（ＰＭＯＳ）ＦＥＴを有し、前記第２増幅器は、１つ以上のＮＭＯＳ ＦＥＴを有する。
例１４１４は、例１４０１乃至１４１３のうちのいずれか１つの対象であって、前記Ｔｘモード又は前記Ｒｘモードに基づき前記第１増幅器と前記第２増幅器との間で前記複数のスイッチを制御可能に切り替えるよう複数の制御信号を供給する制御回路を有する前記対象を含む。
例１４１５は、例１４０１乃至１４１４のうちのいずれか１つの対象を含み、任意に、前記第１増幅器は電力増幅器（Power Amplifier）（ＰＡ）を有し、前記第２増幅器は低雑音増幅器（Low Noise Amplifier）（ＬＮＡ）を有する。
例１４１６は、例１４０１乃至１４１５のうちのいずれか１つの対象を含み、任意に、前記第１増幅器は、第１のコモンソース電界効果トランジスタ（ＦＥＴ）対を有し、前記第２増幅器は、第２のコモンソース電界効果トランジスタ（ＦＥＴ）対を有する。
例１４１７は、例１４０１乃至１４１６のうちのいずれか１つの対象であって、前記Ｔｘ信号を送信し且つ前記Ｒｘ信号を受信するよう構成されるトランシーバを有する前記対象を含む。
例１４１８は、例１４１７の対象を含み、任意に、前記トランシーバは、第５世代（５Ｇ）セルラートランシーバを有する。
例１４１９は、例１４１７の対象を含み、任意に、前記トランシーバは、６０ＧＨｚ周波数帯域にわたって前記Ｔｘ信号を送信し且つ前記Ｒｘ信号を受信するよう構成される６０ギガヘルツ（ＧＨｚ）トランシーバを有する。
例１４２０は、例１４１７乃至１４１９のうちのいずれか１つの対象を含み、任意に、前記トランシーバは、半二重通信（half-duplex）トランシーバを有する。
例１４２１は、例１４０１乃至１４２０のうちのいずれか１つの対象であって、１つ以上のフェーズアレイアンテナを有する前記対象を含む。
例１４２２は、コンバイナモードとスプリッタモードとの間で切り替え可能なアクティブ双方向スプリッタ／コンバイナ（active bidirectional slitter/combiner）（ＡＢＤＳＣ）を有する装置を含む。前記ＡＢＤＳＣは、前記コンバイナモードで各々の複数のアンテナポートから複数の受信（Ｒｘ）信号を受信し、前記スプリッタモードで複数の送信（Ｔｘ）信号を前記各々の複数のアンテナポートへ出力する複数のアンテナインターフェイスと；前記ＡＢＤＳＣを増幅回路へ動作上結合する変圧器であり、前記スプリッタモードでＴｘ信号を前記増幅回路から前記複数のアンテナインターフェイスへ転送し、前記コンバイナモードで前記複数のＲｘ信号を結合Ｒｘ信号へと結合し、該結合Ｒｘ信号を前記増幅回路へ供給するよう構成される前記変圧器とを有する。
一例において、例１４２２の装置は、例えば、１つ以上の追加の要素、例えば、双方向増幅器、双方向ミキサ、ＰＡ、ＬＮＡ、１つ以上のスイッチ、１つ以上のミキサ、Ｉ／Ｑ発生器、及び／又は１つ以上の位相シフタを、例えば、例１４０１、１４４０、１４５４、１４６５、１４７６、１４８７、１５０１、１５１３、１５２６、１５３８、及び／又は１５５１に関して記載されるように、含んでもよい。
例１４２３は、例１４２２の対象であって、前記スプリッタモードと前記コンバイナモードとの間で前記ＡＢＤＳＣを制御可能に切り替えるコントローラ回路を有する前記対象を含む。
例１４２４は、例１４２２又は１４２３の対象を含み、任意に、前記複数のアンテナインターフェイスの中のアンテナインターフェイスは、第１トランジスタ対及び第２トランジスタ対を有し、前記第１トランジスタ対は、該第１トランジスタ対のトランジスタによって、前記スプリッタモードではアクティブにされ、前記コンバイナモードでは非アクティブにされるようカスコード接続にあり、前記第２トランジスタ対は、該第２トランジスタ対のトランジスタによって、前記コンバイナモードではアクティブにされ、前記スプリッタモードでは非アクティブにされるようカスコード接続にある。
例１４２５は、例１４２４の対象を含み、任意に、前記第１トランジスタ対は、電界効果トランジスタの第１の対を有し、前記第２トランジスタ対は、ＦＥＴの第２の対を有する。
例１４２６は、例１４２２又は１４２３の対象を含み、任意に、前記複数のアンテナインターフェイスの中のアンテナインターフェイスは、前記コンバイナモードではアクティブにされ、前記スプリッタモードでは非アクティブにされるようコモンソース接続を有する第１トランジスタと、前記スプリッタモードではアクティブされ、前記コンバイナモードでは非アクティブにされるようコモンソース接続を有する第２トランジスタとを有する。
例１４２７は、例１４２６の対象を含み、任意に、前記第１トランジスタ及び前記第２トランジスタは、電界効果トランジスタ（ＦＥＴ）を有する。
例１４２８は、例１４２２又は１４２３の対象を含み、任意に、前記複数のアンテナインターフェイスの中のアンテナインターフェイスは、トランジスタを有し、該トランジスタは、前記スプリッタモードでは、当該トランジスタのソースでソース電圧（Ｖｓ）を及び当該トランジスタのゲートでゲート電圧（Ｖｇ）を受け、前記コンバイナモードでは、当該トランジスタのソースでドレイン電圧（Ｖｄ）を及び当該トランジスタのゲートで前記ソース電圧Ｖｓを受けるようコモンゲート接続を有する。
例１４２９は、例１４２８の対象を含み、任意に、前記トランジスタは、電界効果トランジスタ（ＦＥＴ）を有する。
例１４３０は、例１４２２又は１４２３の対象を含み、任意に、前記複数のアンテナインターフェイスの中のアンテナインターフェイスは、前記コンバイナモードではアクティブにされ、前記スプリッタモードでは非アクティブにされるようコモンゲート接続を有する第１トランジスタと、前記スプリッタモードではアクティブにされ、前記コンバイナモードでは非アクティブにされるようコモンソース接続を有する第２トランジスタとを有する。
例１４３１は、例１４３０の対象を含み、任意に、前記第１トランジスタ及び前記第２トランジスタは、電界効果トランジスタ（ＦＥＴ）を有する。
例１４３２は、例１４２２乃至１４３１のうちのいずれか１つの対象を含み、任意に、前記複数のアンテナインターフェイスは、少なくとも４つのアンテナインターフェイスを有する。
例１４３３は、前記増幅回路を有する例１４２２乃至１４３２のうちのいずれか１つの対象であって、前記増幅回路は、前記結合Ｒｘ信号を増幅Ｒｘ信号へと増幅し、且つ、アップコンバートされたＴｘ信号を増幅することによって前記Ｔｘ信号を生成する双方向増幅器と；中間周波数（ＩＦ）Ｔｘ信号を前記アップコンバートされたＴｘ信号へとアップコンバートし、前記増幅Ｒｘ信号をＩＦ Ｒｘ信号へとダウンコンバートするミキサと；前記ＩＦ Ｒｘ信号に基づき第１デジタル信号を生成し、且つ、第２デジタル信号に基づき前記ＩＦ Ｔｘ信号を生成するＩＦサブシステムとを有する、前記対象を含む。
例１４３４は、例１４３３の対象であって、前記スプリッタモードと前記コンバイナモードとの間で前記ＡＢＤＳＣを制御可能に切り替えるコントローラ回路を有し、該コントローラ回路は、前記ＡＢＤＳＣが前記スプリッタモードにある場合には、前記アップコンバートされたＴｘ信号を増幅するよう前記双方向増幅器を制御するか、該双方向増幅器をそのように動作させるか、又は該双方向増幅器をトリガし、前記ＡＢＤＳＣが前記コンバイナモードにある場合には、前記結合Ｒｘ信号を増幅するよう前記双方向増幅器を制御するか、該双方向増幅器をそのように動作させるか、又は該双方向増幅器をトリガする、前記対象を含む。
例１４３５は、例１４２２乃至１４３４のうちのいずれか１つの対象であって、前記Ｔｘ信号を送信し且つ前記Ｒｘ信号を受信するよう構成されるトランシーバを有する前記対象を含む。
例１４３６は、例１４３５の対象を含み、任意に、前記トランシーバは、６０ＧＨｚ周波数帯域にわたって前記Ｔｘ信号を送信し且つ前記Ｒｘ信号を受信するよう構成される６０ギガヘルツ（ＧＨｚ）トランシーバを有する。
例１４３７は、例１４３５又は１４３６の対象を含み、任意に、前記トランジスタは、半二重通信トランシーバを有する。
例１４３８は、例１４３５乃至１４３７のうちのいずれか１つの対象であって、第５世代（５Ｇ）セルラートランシーバを有する前記対象を含む。
例１４３９は、例１４２２乃至１４３８のうちのいずれか１つの対象であって、１つ以上のフェーズアレイアンテナを有する前記対象を含む。
例１４４０は、デジタル制御信号に基づき入力信号を制御可能に増幅及び変調するデジタル電力増幅器（ＰＡ）を有する装置を含む。前記デジタルＰＡは、複数の増幅され変調された信号を供給するよう前記デジタル制御信号によって制御可能な複数の積層型ゲート制御式増幅器であり、該複数の積層型ゲート制御式増幅器の中の積層型ゲート制御式増幅器は、前記入力信号を受信する第１入力部と、前記デジタル制御信号を受信する第２入力部と、前記複数の増幅され変調された信号の中の増幅され変調された信号を供給する出力部とを有する、前記複数の積層型ゲート制御式増幅器と；前記複数の増幅され変調された信号を、前記デジタル制御信号に基づく出力電力レベル及び変調を有するコンバイナ出力信号へと結合するコンバイナとを有する。
一例において、例１４４０の装置は、例えば、１つ以上の追加の要素、例えば、双方向増幅器、双方向ミキサ、双方向スプリッタ／コンバイナ、ＰＡ、ＬＮＡ、１つ以上のスイッチ、１つ以上のミキサ、Ｉ／Ｑ発生器、及び／又は１つ以上の位相シフタ、例えば、例１４０１、１４２２、１４５４、１４６５、１４７６、１４８７、１５００、１５１３、１５２６、１５３８、及び／又は１５５１に関して記載されるように、含んでもよい。
例１４４１は、１つの例１４４０の対象を含み、任意に、前記積層型ゲート制御式増幅器は、前記デジタル制御信号に基づき前記入力信号を増幅し変調することによって前記増幅され変調された信号を供給する第１トランジスタと、前記デジタル制御信号に基づき前記第１トランジスタのゲートをデジタル制御する第２トランジスタとを有する。
例１４４２は、例１４４０又は１４４１の対象を含み、任意に、前記第２トランジスタは、前記デジタル制御信号のビット値に基づき前記積層型ゲート制御式増幅器をオン状態とオフ状態との間で切り替えるよう構成される。
例１４４３は、例１４４０乃至１４４２のうちのいずれか１つの対象を含み、任意に、前記第１トランジスタは、第１電界効果トランジスタ（ＦＥＴ）を有し、前記第２トランジスタは、第２ＦＥＴを有する。
例１４４４は、例１４４０乃至１４４３のうちのいずれか１つの対象を含み、任意に、前記第１トランジスタは、前記デジタル制御信号のビットに基づき前記入力信号を２倍で増幅するよう構成される。
例１４４５は、例１４４０乃至１４４４のうちのいずれか１つの対象を含み、任意に、前記デジタルＰＡは、変調スキームに従って前記デジタル制御信号に基づき前記入力信号を変調する。
例１４４６は、例１４４０乃至１４４５のうちのいずれか１つの対象を含み、任意に、前記変調スキームは、直交振幅変調（ＱＡＭ）スキームを有する。
例１４４７は、例１４４６の対象を含み、任意に、前記ＱＡＭスキームは、６４ＱＡＭスキームを有する。
例１４４８は、例１４４０乃至１４４７のうちのいずれか１つの対象を含み、任意に、前記デジタル信号は６ビットを有する。
例１４４９は、例１４４０乃至１４４８のうちのいずれか１つの対象を含み、任意に、前記複数の積層型ゲート制御式増幅器は、６個の積み重ねられたゲート制御式増幅器を有する。
例１４５０は、例１４４０乃至１４４９のうちのいずれか１つの対象であって、位相データに基づき前記入力信号を前記デジタルＰＡへ供給する位相変調器と、前記位相データに基づき前記デジタル制御信号を前記デジタルＰＡへ供給するベースバンドとを有する前記対象を含む。
例１４５１は、例１４４０乃至１４５０のうちのいずれか１つの対象であって、前記コンバイナ出力信号を送信するミリメートル波送信器を有する前記対象を含む。
例１４５２は、例１４４０乃至１４５１のうちのいずれか１つの対象であって、前記デジタルＰＡへ動作上結合される１つ以上のフェーズアレイアンテナを有する前記対象を含む。
例１４５３は、例１４４０乃至１４５２のうちのいずれか１つの対象であって、前記デジタルＰＡへ動作上結合される１つ以上のアンテナを有する前記対象を含む。
例１４５４は、二段式ドハティ増幅器を有する装置を含む。前記二段式ドハティ増幅器は、第１段でドライバ無線周波数（ＲＦ）信号を供給するようドライバ増幅入力信号を増幅する少なくとも１つのドライバ増幅器と；第２段でメイン増幅器信号を供給するよう前記ドライバＲＦ信号を増幅する少なくとも１つのメイン増幅器と；前記ドライバＲＦ信号のレベルに基づきオン状態にされ、該オン状態で前記ドライバＲＦ信号を増幅してピーキング増幅器信号を供給する少なくとも１つの制御可能なピーキング増幅器と；前記メイン増幅器信号を前記ピーキング増幅器信号と結合するサブクォーター波長（ＳＱＷＬ）バランであり、前記少なくとも１つのドライバ増幅器の少なくとも１つの出力、前記少なくとも１つのメイン増幅器の少なくとも１つの入力、及び前記少なくとも１つの制御可能なピーキング増幅器の少なくとも１つの入力の間のインピーダンスを整合させる第１伝送線路を有し、前記少なくとも１つのメイン増幅器の少なくとも１つの出力及び前記少なくとも１つの制御可能なピーキング増幅器の少なくとも１つの出力の間のインピーダンスを整合させる第２伝送線路を有する前記ＳＱＷＬバランとを有する。
一例において、例１４５４の装置は、例えば、１つ以上の追加の要素、例えば、双方向増幅器、双方向ミキサ、双方向スプリッタ／コンバイナ、ＰＡ、ＬＮＡ、１つ以上のスイッチ、１つ以上のミキサ、Ｉ／Ｑ発生器、及び／又は１つ以上の位相シフタを、例えば、例１４０１、１４２２、１４４０、１４６５、１４７６、１４８７、１５００、１５１３、１５２６、１５３８、及び／又は１５５１に関して記載されるように、含んでもよい。
例１４５５は、例１４５４の対象を含み、任意に、前記ＳＱＷＬバランは、第１インピーダンスを有する第３伝送線路と、複数のスタブとを有し、該複数のスタブの夫々は第２インピーダンスを有し、前記複数のスタブは、前記少なくとも１つのドライバ増幅器の少なくとも１つの入力部を前記第３伝送線路へ動作上結合し、前記少なくとも１つのドライバ増幅器の少なくとも１つの出力部を前記第１伝送線路へ動作上結合し、前記少なくとも１つのメイン増幅器の少なくとも１つの入力部を前記第１伝送線路へ動作上結合し、前記少なくとも１つの制御可能なピーキング増幅器の少なくとも１つの入力部を前記第１伝送線路へ動作上結合し、前記少なくとも１つのメイン増幅器の少なくとも１つの出力部を前記第２伝送線路へ動作上結合し、前記少なくとも１つの制御可能なピーキング増幅器の少なくとも１つの出力部を前記第２伝送線路へ動作上結合する。
例１４５６は、例１４５５の対象を含み、任意に、前記第１インピーダンスは約５０オームであり、前記第２インピーダンスは約２５オームである。
例１４５７は、例１４５５又は１４５６の対象を含み、任意に、前記スタブの長さは、前記ドライバＲＦ信号の波長の約８分の１に基づく。
例１４５８は、例１４５５乃至１４５７のうちのいずれか１つの対象を含み、任意に、前記第２伝送線路及び前記複数のスタブは、前記少なくとも１つのメイン増幅器の少なくとも１つの出力部、及び前記少なくとも１つの制御可能なピーキング増幅器の少なくとも１つの出力部で直列負荷を供給するよう構成される。
例１４５９は、例１４５５乃至１４５８のうちのいずれか１つの対象を含み、任意に、前記少なくとも１つのドライバ増幅器は、前記複数のスタブの中の第１スタブへ動作上結合される第１入力部を有する第１整合ネットワークと；前記複数のスタブの中の第２スタブへ動作上結合される第２入力部を有する第２整合ネットワークであり、前記第１整合ネットワーク及び前記第２整合ネットワークは前記第１スタブ及び前記第２スタブのインピーダンスを前記第３伝送線路のインピーダンスと整合させる、前記第２整合ネットワークと；前記第１整合ネットワークの第１出力部へ動作上結合される第１入力部、及び前記複数のスタブの中の第３スタブへ動作上結合される第１出力部を有する第１電力増幅器と；前記第２整合ネットワークの第２出力部へ動作上結合される第２入力部、及び前記複数のスタブの中の第４スタブへ動作上結合される第２出力部を有する第２電力増幅器であり、前記第３スタブ及び前記第４スタブは前記第１電力増幅器の第１出力部及び前記第２電力増幅器の第２出力部と前記第１伝送線路との間のインピーダンスを整合させる、前記第２電力増幅器とを有する。
例１４６０は、例１４５５乃至１４５９のうちのいずれか１つの対象を含み、任意に、前記少なくとも１つのメイン増幅器は、前記複数のスタブの中の第１スタブへ動作上結合される第１入力部を有する第１整合ネットワークと；前記複数のスタブの中の第２スタブへ動作上結合される第２入力部を有する第２整合ネットワークであり、前記第１整合ネットワーク及び前記第２整合ネットワークは前記第１スタブ及び前記第２スタブのインピーダンスを前記第１伝送線路のインピーダンスと整合させる、前記第２整合ネットワークと；前記第１整合ネットワークの第１出力部へ動作上結合される第１入力部、及び前記複数のスタブの中の第３スタブへ動作上結合される第１出力部を有する第１電力増幅器と；前記第２整合ネットワークの第２出力部へ動作上結合される第２入力部、及び前記複数のスタブの中の第４スタブへ動作上結合される第２出力部を有する第２電力増幅器であり、前記第３スタブ及び前記第４スタブは前記第１電力増幅器の第１出力部及び前記第２電力増幅器の第２出力部と前記第２伝送線路との間のインピーダンスを整合させる、前記第２電力増幅器とを有する。
例１４６１は、例１４５５乃至１４６０のうちのいずれか１つの対象を含み、任意に、前記少なくとも１つの制御可能なピーキング増幅器は、前記複数のスタブの中の第１スタブへ動作上結合される第１入力部を有する第１整合ネットワークと；前記複数のスタブの中の第２スタブへ動作上結合される第２入力部を有する第２整合ネットワークであり、前記第１整合ネットワーク及び前記第２整合ネットワークは前記第１スタブ及び前記第２スタブのインピーダンスを前記第１伝送線路のインピーダンスと整合させる、前記第２整合ネットワークと；前記第１整合ネットワークの第１出力部へ動作上結合される第１入力部、及び前記複数のスタブの中の第３スタブへ動作上結合される第１出力部を有する第１電力増幅器と；前記第２整合ネットワークの第２出力部へ動作上結合される第２入力部、及び前記複数のスタブの中の第４スタブへ動作上結合される第２出力部を有する第２電力増幅器であり、前記第３スタブ及び前記第４スタブは前記第１電力増幅器の第１出力部及び前記第２電力増幅器の第２出力部と前記第２伝送線路との間のインピーダンスを整合させる、前記第２電力増幅器とを有する。
例１４６２は、例１４５４乃至１４６１のうちのいずれか１つの対象であって、ＬＯ信号を生成する局所発振器（ＬＯ）と；前記ＬＯ信号に基づきＩ信号を生成する同相（Ｉ）ミキサ回路と；前記ＬＯ信号に基づきＱ信号を生成する直交位相（Ｑ）ミキサ回路と；前記Ｉ信号及び前記Ｑ信号を前記ドライバ増幅入力信号へと結合するコンバイナ回路とを有する前記対象を含む。
例１４６３は、例１４５４乃至１４６２のうちのいずれか１つの対象であって、前記二段式ドハティ増幅器へ動作上結合される１つ以上のフェーズアレイアンテナを有する前記対象を含む。
例１４６４は、例１４５４乃至１４６３のうちのいずれか１つの対象であって、前記二段式ドハティ増幅器へ動作上結合される１つ以上のアンテナを有する前記対象を含む。
例１４６５は、同相（Ｉ）及び直交位相（Ｑ）（Ｉ／Ｑ）発生器を有する装置を含む。前記Ｉ／Ｑ発生器は、局所発振器（ＬＯ）信号を生成するＬＯと；送信（Ｔｘ）モードで前記ＬＯ信号に基づき位相変調されたＴｘ信号を生成し、受信（Ｒｘ）モードで前記ＬＯ信号に基づき位相変調されたＩ信号を生成する第１の制御可能な位相変調チェーンと；前記Ｒｘモードで前記ＬＯ信号に基づき位相変調されたＱ信号を生成する第２の制御可能な位相変調チェーンと；前記Ｒｘモードで、１つ以上のアンテナポートからのＲｘ信号を、前記位相変調されたＩ信号に基づきＩ位相変調ダウンコンバート信号へと、前記位相変調されたＱ信号に基づきＱ位相変調ダウンコンバート信号へとダウンコンバートするミキサ回路とを有する。
一例において、例１４６５の装置は、例えば、１つ以上の追加の要素、例えば、双方向増幅器、双方向ミキサ、双方向スプリッタ／コンバイナ、ＰＡ、ＬＮＡ、１つ以上のスイッチ、１つ以上のミキサ、及び／又は１つ以上の位相シフタを、例えば、例１４０１、１４２２、１４４０、１４５４、１４７６、１４８７、１５００、１５１３、１５２６、１５３８、及び／又は１５５１に関して記載されるように、含んでもよい。
例１４６６は、例１４６５の対象を含み、任意に、前記ミキサ回路は、前記Ｒｘモードで前記位相変調されたＩ信号に基づき前記Ｒｘ信号を前記Ｉ位相変調ダウンコンバート信号にダウンコンバートする第１ミキサと、前記Ｒｘモードで前記位相変調されたＱ信号に基づき前記Ｒｘ信号を前記Ｑ位相変調ダウンコンバート信号にダウンコンバートする第２ミキサとを有する。
例１４６７は、例１４６６の対象を含み、任意に、前記Ｉ／Ｑ発生器は、前記Ｒｘモードで前記第１の制御可能な位相変調チェーンを前記第１ミキサへ接続する第１スイッチと、前記Ｔｘモードで前記第１の制御可能な位相変調チェーンを電力増幅器へ接続する第２スイッチとを有する。
例１４６８は、例１４６５の対象であって、１つ以上のフェーズアレイアンテナから受信された信号に基づき前記Ｒｘ信号を生成する低雑音増幅器（ＬＮＡ）を有する前記対象を含む。
例１４６９は、例１４６５の対象を含み、任意に、前記Ｉ位相変調ダウンコンバート信号及び前記Ｑ位相偏チュダウンコンバート信号は、ベースバンド信号を有する。
例１４７０は、例１４６５の対象を含み、任意に、前記Ｉ／Ｑ発生器は、フェーズアレイアンテナの素子へ適用される第１位相シフトによって前記局所発振器信号の位相をシフトする第１位相変調器と、前記第１位相シフトの９０°回転を有する第２位相シフトによって前記局所発振器信号の位相をシフトする第２位相変調器とを有する。
例１４７１は、例１４７０の対象を含み、任意に、前記第１の制御可能な位相変調チェーンは、前記第１位相変調器と、前記Ｔｘモードで前記位相変調されたＴｘ信号の位相及び周波数を３倍にし、前記Ｒｘモードで前記位相変調されたＱ信号の位相及び周波数を３倍にするトリプラとを有する。
例１４７２は、例１４７０の対象を含み、任意に、前記第２の制御可能な位相変調チェーンは、前記第２位相変調器と、前記Ｒｘモードで前記位相変調されたＱ信号の位相及び周波数を３倍にするトリプラとを有する。
例１４７３は、例１４６５の対象を含み、任意に、前記局所発振器信号の周波数は、キャリア周波数の３分の１（ｆｃａｒｉｅｒ／３）である。
例１４７４は、例１４６５の対象であって、１つ以上のフェーズアレイアンテナを有する前記対象を含む。
例１４７５は、例１４６５の対象であって、半二重通信トランシーバを有する前記対象を含む。
例１４７６は、無線周波数（ＲＦ）増幅器を有する装置を含む。前記ＲＦ増幅器は、第１入力信号に基づき第１同相（Ｉ）信号を、第２入力信号に基づき第１直交位相（Ｑ）信号を供給する第１アウトフェージング増幅器回路と；前記第１入力信号に基づき第２Ｉ信号を、前記第２入力信号に基づき第２Ｑ信号を供給する第２アウトフェージング増幅器回路と；第３入力信号に基づき第３Ｉ信号を、第４入力信号に基づき第３Ｑ信号を供給する第３アウトフェージング増幅器回路と；前記第３入力信号に基づき第４Ｉ信号を、前記第４入力信号に基づき第４Ｑ信号を供給する第４アウトフェージング増幅器回路と；前記第１Ｉ信号及び前記第２Ｉ信号を第１伝送線路へ結合する第１誘導スタブと、前記第３Ｉ信号及び前記第４Ｉ信号を第２伝送線路へ結合する第２誘導スタブと、前記第１Ｑ信号及び前記第２Ｑ信号を前記第１伝送線路へ結合する第１容量スタブと、前記第３Ｑ信号及び前記第４Ｑ信号を前記第２伝送線路へ結合する第２容量スタブとを有し、前記第１伝送線路が、前記第１Ｉ信号、前記第２Ｉ信号、前記第１Ｑ信号、及び前記第２Ｑ信号の結合に基づき第１ＲＦ信号を供給し、前記第２伝送線路が、前記第３Ｉ信号、前記第４Ｉ信号、前記第３Ｑ信号、及び前記第４Ｑ信号の結合に基づき第２ＲＦ信号を供給する、サブクォーター波長（ＳＱＷＬ）４方向コンバイナバランとを有する。
一例において、例１４７６の装置は、例えば、１つ以上の追加の要素、例えば、双方向増幅器、双方向ミキサ、双方向スプリッタ／コンバイナ、ＰＡ、ＬＮＡ、１つ以上のスイッチ、１つ以上のミキサ、Ｉ／Ｑ発生器、及び／又は１つ以上の位相シフタを、例えば、例１４０１、１４２２、１４４０、１４５４、１４６５、１４８７、１５００、１５１３、１５２６、１５３８、及び／又は１５５１に関して記載されるように、含んでもよい。
例１４７７は、例１４７６の対象を含み、任意に、前記第１アウトフェージング増幅器回路は、前記第１誘導スタブ及び前記第１容量スタブへ動作上結合される第１アウトフェージング増幅器を有し、前記第２アウトフェージング増幅器回路は、前記第１誘導スタブ及び前記第１容量スタブへ動作上結合される第２アウトフェージング増幅器を有し、前記第３アウトフェージング増幅器回路は、前記第２誘導スタブ及び前記第２容量スタブへ動作上結合される第３アウトフェージング増幅器を有し、前記第４アウトフェージング増幅器回路は、前記第２誘導スタブ及び前記第２容量スタブへ動作上結合される第４アウトフェージング増幅器を有する。
例１４７８は、例１４７７の対象を含み、任意に、前記第１、第２、第３及び第４アウトフェージング増幅器の各アウトフェージング増幅器は、局所発振器（ＬＯ）Ｉ信号に基づき初期Ｉ信号を生成し、ＬＯ Ｑ信号に基づき初期Ｑ信号を生成するＩ／Ｑ発生器と、当該アウトフェージング増幅器の第１入力に基づき前記初期Ｉ信号を変調することによって、位相変調されたＩ信号を生成し、当該アウトフェージング増幅器の第２入力に基づき前記初期Ｑ信号を変調することによって、位相変調されたＱ信号を生成する位相変調器回路と、前記位相変調されたＩ信号を増幅することによって、増幅されたＩ信号を出力する第１増幅器と、前記位相変調されたＱ信号を増幅することによって、増幅されたＱ信号を出力する第２増幅器とを有する。
例１４７９は、例１４７８の対象を含み、任意に、前記第１誘導スタブは、当該アウトフェージング増幅器の前記第１増幅器の出力に２５オームインピーダンスを適用し、前記第１容量スタブは、当該アウトフェージング増幅器の前記第２増幅器の出力に２５オームインピーダンスを適用する。
例１４８０は、例１４７８又は１４７９の対象を含み、任意に、前記第２誘導スタブは、当該アウトフェージング増幅器の前記第１増幅器の出力に２５オームインピーダンスを適用し、前記第２容量スタブは、当該アウトフェージング増幅器の前記第２増幅器の出力に２５オームインピーダンスを適用する。
例１４８１は、例１４７８乃至１４８０のうちのいずれか１つの対象であって、前記ＬＯ Ｉ信号及び前記ＬＯ Ｑ信号を生成するＬＯを有する前記対象を含む。
例１４８２は、例１４７６乃至１４８１のうちのいずれか１つの対象を含み、任意に、前記ＳＱＷＬ４方向コンバイナバランは、キレイクス（Chireix）コンバイナを有する。
例１４８３は、例１４７６乃至１４８１のうちのいずれか１つの対象を含み、任意に、前記ＳＱＷＬ４方向コンバイナバランは、非絶縁コンバイナを有する。
例１４８４は、例１４７６乃至１４８３のうちのいずれか１つの対象であって、半二重通信トランシーバを有する前記対象を含む。
例１４８５は、例１４７６乃至１４８４のうちのいずれか１つの対象であって、前記ＲＦ増幅器へ動作上結合される１つ以上のアンテナを有する前記対象を含む。
例１４８６は、例１４７６乃至１４８５のうちのいずれか１つの対象であって、前記ＲＦ増幅器へ動作上結合される１つ以上のフェーズドアレイアンテナを有する前記対象を含む。
例１４８７は、制御可能な位相シフタを有する装置を含む。前記制御可能な位相シフタは、同相（Ｉ）信号及び直交位相（Ｑ）信号に基づき位相シフトされたＩ信号を供給するＩ位相シフト回路であり、第１制御信号に従って前記Ｉ信号の位相をシフトさせることによって第１のシフトＩ信号を供給し、第２制御信号に従って前記Ｑ信号の位相をシフトさせることによって第２のシフトＱ信号を供給し、前記第１のシフトＩ信号を前記第１のシフトＱ信号と結合することによって前記位相シフトされたＩ信号を供給するよう構成される前記Ｉ位相シフト回路と；前記Ｑ信号及び前記Ｉ信号に基づき位相シフトされたＱ信号を供給するＱ位相シフト回路であり、第３制御信号に従って前記Ｉ信号の位相をシフトさせることによって第２のシフトＩ信号を供給し、第４制御信号に従って前記Ｑ信号の位相をシフトさせることによって第２のシフトＱ信号を供給し、前記第２のシフトＩ信号を前記第２のシフトＱ信号と結合することによって前記位相シフトされたＱ信号を供給するよう構成される前記Ｑ位相シフト回路とを有する。
一例において、例１４８７の装置は、例えば、１つ以上の追加の要素、例えば、双方向増幅器、双方向ミキサ、双方向スプリッタ／コンバイナ、ＰＡ、ＬＮＡ、１つ以上のスイッチ、１つ以上のミキサ、及び／又はＩ／Ｑ発生器を、例えば、例１４０１、１４２２、１４４０、１４５４、１４６５、１４７６、１５００、１５１３、１５２６、１５３８、及び／又は１５５１に関して記載されるように、含んでもよい。
例１４８８は、例１４８７の対象を含み、任意に、前記Ｉ位相シフト回路は、前記第１制御信号をＩ制御電圧に変換する第１電圧デジタルアナログ変換器（ＶＤＡＣ）であり、前記Ｉ位相シフト回路が前記Ｉ制御電圧に従って前記Ｉ信号の位相をシフトする、前記第１ＶＤＡＣと、前記第２制御信号をＱ制御電圧に変換する第２ＶＤＡＣであり、前記Ｉ位相シフト回路が前記Ｑ制御電圧に従って前記Ｑ信号の位相をシフトする、前記第２ＶＤＡＣとを有する。
例１４８９は、例１４８８の対象を含み、任意に、前記Ｉ位相シフト回路は、前記Ｉ制御電圧に従って前記第１のシフトＩ信号を生成するようカスコードゲート配置にある第１の複数のトランジスタと、前記Ｑ制御電圧に従って前記第１のシフトＱ信号を生成するようカスコードゲート配置にある第２の複数のトランジスタとを有する。
例１４９０は、例１４８７乃至１４８９のうちのいずれか１つの対象を含み、任意に、前記Ｑ位相シフト回路は、前記第３制御信号をＩ制御電圧に変換する第１電圧デジタルアナログ変換器（ＶＤＡＣ）であり、前記Ｑ位相シフト回路が前記Ｉ制御信号に従って前記Ｉ信号の位相をシフトする、前記第１ＶＤＡＣと、前記第４制御信号をＱ制御電圧に変換する第２ＶＤＡＣであり、前記Ｑ位相シフト回路が前記Ｑ制御電圧に従って前記Ｑ信号の位相をシフトする、前記第２ＶＤＡＣとを有する。
例１４９１は、例１４９０の対象を含み、任意に、前記Ｑ位相シフト回路は、前記Ｉ制御電圧に従って前記第２のシフトＩ信号を生成するようカスコードゲート配置にある第１の複数のトランジスタと、前記Ｑ制御電圧に従って前記第２のシフトＱ信号を生成するようカスコードゲート配置にある第２の複数のトランジスタとを有する。
例１４９２は、例１４８７乃至１４９１のうちのいずれか１つの対象であって、１つ以上のアンテナからの無線周波数（ＲＦ）信号を増幅することによって受信（Ｒｘ）信号を供給する低雑音増幅器（ＬＮＡ）と、前記制御可能な位相シフタの第１入力部へ動作上結合され、サイン信号に従って前記Ｒｘ信号を混合することによって前記Ｉ信号を生成する第１ミキサと、前記電圧制御される位相シフタの第２入力部へ動作上結合され、コサイン信号に従って前記Ｒｘ信号を混合することによって前記Ｑ信号を生成する第２ミキサとを有する前記対象を含む。
例１４９３は、例１４８７乃至１４９２のうちのいずれか１つの対象であって、前記制御可能な位相シフタの第１出力部へ動作上結合され、サイン信号に従って前記位相シフトされたＩ信号を混合することによって第１無線周波数（ＲＦ）信号を生成する第１ミキサと、前記制御可能な位相シフタの第２出力部へ動作上結合され、コサイン信号に従って前記位相シフトされたＱ信号を混合することによって第２ＲＦ信号を生成する第２ミキサと、前記第１ＲＦ信号及び前記第２ＲＦ信号を混合することによって送信（Ｔｘ）信号を１つ以上のアンテナへ供給する電力増幅器（ＰＡ）とを有する前記対象を含む。
例１４９４は、例１４８７の対象であって、予め定義されたコンステレーションポイントマップに基づき前記制御可能な位相シフタの線形性及び分解能を較正するよう較正されるキャリブレーションサブシステムを有する前記対象を含む。
例１４９５は、例１４９４の対象を含み、任意に、前記キャリブレーションサブシステムは、前記予め定義されたコンステレーションポイントマップに基づきに従って各々の複数のコンステレーションポイントに対応する複数の電圧値の対を有するルックアップテーブル（ＬＵＴ）を生成し、電圧値の対は、前記第１制御信号に適用される第１Ｉ電圧値と、前記第２制御信号に適用される第１Ｑ電圧値と、前記第３制御信号に適用される第２Ｉ電圧値と、前記第４制御信号に適用される第２Ｑ電圧値とを有する。
例１４９６は、例１４９４又は１４９５の対象を含み、任意に、前記第１制御信号は、前記予め定義されたコンステレーションポイントマップに基づき第１データを前記Ｉ位相シフト回路に適用する第１デジタル信号を有し、前記第２制御信号は、前記予め定義されたコンステレーションポイントマップに基づき第２データを前記Ｉ位相シフト回路に適用する第２デジタル信号を有し、前記第３制御信号は、前記予め定義されたコンステレーションポイントマップに基づき第３データを前記Ｑ位相シフト回路に適用する第３デジタル信号を有し、前記第４制御信号は、前記予め定義されたコンステレーションポイントマップに基づき第４データを前記Ｑ位相シフト回路に適用する第４デジタル信号を有する。
例１４９７は、例１４８７乃至１４９５のうちのいずれか１つの対象であって、１つ以上のフェーズドアレイアンテナへ動作上結合されるトランシーバを有する前記対象を含む。
例１４９８は、例１４９７の対象を含み、任意に、前記トランシーバは、半二重通信トランシーバを有する。
例１４９９は、例１４９７の対象を含み、任意に、前記トランシーバは、全二重通信（full-duplex）トランシーバを有する。
例１５００は、アンテナ端子を電力増幅器（ＰＡ）及び低雑音増幅器（ＬＮＡ）とインターフェイス接続するＰＡ－ＬＮＡインターフェイスを有する装置を含む。前記ＰＡ－ＬＮＡインターフェイスは、前記ＰＡからの送信（Ｔｘ）信号に基づき検知信号を供給するセンサと；前記検知信号の位相を回転させることによって位相回転信号を供給する位相回転器と；前記Ｔｘ信号の振幅に基づき前記位相回転信号を増幅することによってＴｘ漏れ相殺信号を供給する可変ゲイン増幅器（ＶＧＡ）と；前記Ｔｘ漏れ相殺信号を含む第１コンバイナ入力信号を、前記Ｔｘ信号から前記ＬＮＡへのＴｘ漏れを含む第２コンバイナ入力信号と結合するコンバイナとを有する。
一例において、例１５００の装置は、例えば、１つ以上の追加の要素、例えば、双方向増幅器、双方向ミキサ、双方向スプリッタ／コンバイナ、ＰＡ、ＬＮＡ、１つ以上のスイッチ、１つ以上のミキサ、Ｉ／Ｑ発生器、及び／又は１つ以上の位相シフタを、例えば、例１４０１、１４２２、１４４０、１４５４、１４６５、１４７６、１４８７、１５１３、１５２６、１５３８、及び／又は１５５１に関して記載されるように、含んでもよい。
例１５０１は、例１５００の対象を含み、任意に、受信（Ｒｘ）モードで、前記第２コンバイナ入力信号は、前記アンテナ端子からの受信（Ｒｘ）信号と前記Ｔｘ信号から前記ＬＮＡへの前記Ｔｘ漏れとの結合を含む。
例１５０２は、例１５０１の対象を含み、任意に、前記Ｒｘモードで、前記コンバイナは、前記第１コンバイナ入力信号と前記第２コンバイナ入力信号との和を前記ＬＮＡへ供給する。
例１５０３は、例１５００乃至１５０２のうちのいずれか１つの対象を含み、任意に、前記位相回転器は、前記検知信号の位相を１８０度回転させるよう構成される。
例１５０４は、例１５００乃至１５０３のうちのいずれか１つの対象を含み、任意に、前記コンバイナは、ウィルキンソン（Wilkinson）コンバイナを有する。
例１５０５は、例１５００乃至１５０４のうちのいずれか１つの対象を含み、任意に、前記センサは容量性センサを有する。
例１５０６は、例１５００乃至１５０５のうちのいずれか１つの対象を含み、任意に、前記ＰＡ－ＬＮＡインターフェイスは、Ｔｘモードで前記ＰＡから前記アンテナ端子へ前記Ｔｘ信号を供給し、Ｒｘモードで前記アンテナ端子から前記ＬＮＡへ受信（Ｒｘ）信号を供給するよう構成される。
例１５０７は、例１５０６の対象を含み、任意に、前記ＰＡ－ＬＮＡインターフェイスは、前記Ｔｘモードで前記ＬＮＡの入力に高インピーダンスを適用する。
例１５０８は、例１５０６又は１５０７の対象を含み、任意に、前記ＰＡ－ＬＮＡインターフェイスは、前記Ｒｘモードで前記ＰＡの出力で高インピーダンスを適用する。
例１５０９は、例１５００乃至１５０８のうちのいずれか１つの対象であって、半二重通信トランシーバを有する前記対象を含む。
例１５１０は、例１５００乃至１５０９のうちのいずれか１つの対象であって、全二重通信トランシーバを有する前記対象を含む。
例１５１１は、例１５００乃至１５１０のうちのいずれか１つの対象であって、前記アンテナ端子へ動作上結合される１つ以上のアンテナを有する。
例１５１２は、例１５００乃至１５１１のうちのいずれか１つの対象であって、Ｔｘモードで前記Ｔｘ信号を送信する送信器回路と、受信（Ｒｘ）モードで前記Ｒｘ信号を受信する受信器回路とを有する前記対象を含む。
例１５１３は、少なくとも１つの同相（Ｉ）直交位相（Ｑ）（Ｉ／Ｑ）発生器を有する局所発振器（ＬＯ）分配網回路を有する装置を含む。前記Ｉ／Ｑ発生器は、第１周波数を有するＬＯ信号に基づき第１位相シフト信号及び第２位相シフト信号を生成し、前記第２位相シフト信号の位相が前記第１位相シフト信号の位相から約３０度シフトされている、位相シフト回路と；前記第１位相シフト信号の位相を３倍にし、前記第１位相シフト信号の周波数を３倍にすることによって、第２周波数を有するＩ信号を生成する第１トリプラ回路と；前記第２位相シフト信号の位相を３倍にし、前記第２位相シフト信号の周波数を３倍にすることによって、前記第２周波数を有するＱ信号を生成する第２トリプラ回路とを有する。
一例において、例１５１３の装置は、例えば、１つ以上の追加の要素、例えば、双方向増幅器、双方向ミキサ、双方向スプリッタ／コンバイナ、ＰＡ、ＬＮＡ、１つ以上のスイッチ、１つ以上のミキサ、及び／又は１つ以上の位相シフタを、例えば、例１４０１、１４２２、１４４０、１４５４、１４６５、１４７６、１４８７、１５００、１５２６、１５３８、及び／又は１５５１に関して記載されるように、含んでもよい。
例１５１４は、例１５１３の対象を含み、任意に、前記第１位相シフト信号は、第１のＩ位相シフト信号及び第２のＩ位相シフト信号を有し、前記第２位相シフト信号は、第１のＱ位相シフト信号及び第２のＱ位相シフト信号を有する。
例１５１５は、例１５１４の対象を含み、任意に、前記第１トリプラ回路は、前記第２のＱ位相シフト信号に従って前記第１のＩ位相シフト信号の振幅の平衡を保ち、前記第１のＱ位相シフト信号に従って前記第２のＩ位相シフト信号の振幅の平衡を保つインバランス及び振幅回路を有する。
例１５１６は、例１５１４又は１５１５の対象を含み、任意に、前記第２トリプラ回路は、前記第２のＩ位相シフト信号に従って前記第１のＱ位相シフト信号の振幅の平衡を保ち、前記第１のＩ位相シフト信号に従って前記第２のＱ位相シフト信号の振幅の平衡を保つインバランス及び振幅回路を有する。
例１５１７は、例１５１３乃至１５１５のうちのいずれか１つの対象を含み、任意に、前記位相シフト回路は、受動型（passive）位相シフト回路を有する。
例１５１８は、例１５１３乃至１５１７のうちのいずれか１つの対象を含み、任意に、前記位相シフト回路は、前記第１位相シフト信号を生成する第１注入（injection）ＬＯ（ＩＬＯ）回路と、前記第２位相シフト信号を生成する第２ＩＬＯ回路とを有する。
例１５１９は、例１５１３乃至１５１８のうちのいずれか１つの対象を含み、任意に、前記少なくとも１つのＩ／Ｑ発生器は、受信（Ｒｘ）Ｉ／Ｑ発生器を有し、当該装置は、Ｒｘ信号に基づき増幅Ｒｘ信号を生成する１つ以上の低雑音増幅器（ＬＮＡ）と、前記Ｉ信号及び前記増幅Ｒｘ信号に基づき前記増幅Ｒｘ信号をダウンコンバートされたＩ信号へとダウンコンバートし、前記Ｑ信号及び前記増幅Ｒｘ信号に基づき前記増幅Ｒｘ信号をダウンコンバートされたＱ信号へとダウンコンバートするＲｘミキサ回路とを有する。
例１５２０は、例１５１９の対象を含み、任意に、前記Ｒｘミキサ回路は、前記Ｒｘ信号を前記ダウンコンバートされたＩ信号へとダウンコンバートする第１ミキサと、前記Ｒｘ信号を前記ダウンコンバートされたＱ信号へとダウンコンバートする第２ミキサとを有する。
例１５２１は、例１５１３乃至１５２０のうちのいずれか１つの対象を含み、任意に、前記少なくとも１つのＩ／Ｑ発生器は、送信（Ｔｘ）Ｉ／Ｑ発生器を有し、当該装置は、前記Ｉ信号に基づき中間周波数（ＩＦ）Ｉ信号をアップコンバートされたＩ信号へとアップコンバートし、前記Ｑ信号に基づきＩＦ Ｑ信号をアップコンバートされたＱ信号へとアップコンバートするＴｘミキサ回路と、前記アップコンバートされたＩ信号及び前記アップコンバートされたＱ信号をＴｘ信号へと結合するコンバイナと、前記Ｔｘ信号を増幅する電力増幅器（ＰＡ）とを有する。
例１５２２は、例１５２１の対象を含み、任意に、前記Ｔｘミキサ回路は、前記ＩＦ Ｉ信号を前記アップコンバートされたＩ信号へとアップコンバートする第１ミキサと、前記ＩＦ Ｑ信号を前記アップコンバートされたＱ信号へとアップコンバートする第２ミキサとを有する。
例１５２３は、例１５２１乃至１５２２のうちのいずれか１つの対象を含み、任意に、前記少なくとも１つのＩ／Ｑ発生器は、第１Ｉ信号及び第１Ｑ信号を生成する第１Ｉ／Ｑ発生器と、第２Ｉ信号及び第２Ｑ信号を生成する第２Ｉ／Ｑ発生器とを有する。
例１５２４は、例１５１３乃至１５２３のうちのいずれか１つの対象であって、１つ以上のアンテナへ動作上結合されるトランシーバを有する前記対象を含む。
例１５２５は、例１５２４の対象を含み、前記トランシーバは、半二重通信トランシーバを有する。
例１５２６は、広帯域増幅器回路を有する装置を含む。前記広帯域増幅器回路は、無線周波数（ＲＦ）入力信号を高周波帯域信号及び低周波帯域信号に分けるスプリッタであり、前記ＲＦ入力信号から前記低周波帯域信号をフィルタリングする第１回路と、前記ＲＦ入力信号から前記高周波帯域信号をフィルタリングする第２回路とを有する前記スプリッタと；第１増幅信号を供給するよう前記高周波帯域信号を増幅する高帯域増幅器と；第２増幅信号を供給するよう前記低周波帯域信号を増幅する低帯域増幅器と；前記第１増幅信号及び前記第２増幅信号を増幅されたＲＦ信号へと結合するコンバイナとを有する。
一例において、例１５２６の装置は、例えば、１つ以上の追加の要素、例えば、双方向増幅器、双方向ミキサ、双方向スプリッタ／コンバイナ、ＰＡ、ＬＮＡ、１つ以上のスイッチ、１つ以上のミキサ、Ｉ／Ｑ発生器、及び／又は１つ以上の位相シフタを、例えば、例１４０１、１４２２、１４４０、１４５４、１４６５、１４７６、１４８７、１５００、１５１３、１５３８、及び／又は１５５１に関して記載されるように、含んでもよい。
例１５２７は、例１５２６の対象を含み、任意に、前記広帯域増幅器回路は、前記ＲＦ入力信号が少なくとも第１周波数帯域にわたる場合に、前記低帯域増幅器をアクティブにする第１スイッチと、前記ＲＦ入力信号が少なくとも、前記第１周波数帯域よりも高い第２周波数帯域にわたる場合に、前記高帯域増幅器をアクティブにする第２スイッチとを有する。
例１５２８は、例１５２６又は１５２７の対象であって、前記ＲＦ入力信号の１つ以上の周波数帯域に基づき前記第１スイッチ及び前記第２スイッチを制御可能にアクティブにするベースバンド回路を有する前記対象を含む。
例１５２９は、例１５２６乃至１５２８のうちのいずれか１つの対象を含み、任意に、前記コンバイナは変圧器を有し、該変圧器は、該変圧器の第１部分で前記高帯域増幅器から前記第１増幅信号を受信し、前記変圧器の前記第１部分と前記高帯域増幅器との間でインピーダンスを整合させ、且つ、前記変圧器の第２部分で前記低帯域増幅器から第２増幅信号を受信し、前記変圧器の前記第２部分と前記低帯域増幅器との間でインピーダンスを整合させ、前記変圧器は、前記増幅されたＲＦ信号へと前記変圧器の前記第１部分からの前記第１増幅信号を前記変圧器の前記第２部分からの前記第２増幅器信号と結合する第３部分を有する。
例１５３０は、例１５２９の対象を含み、任意に、前記変圧器の前記第１部分の物理サイズは、前記変圧器の前記第２部分の物理サイズよりも大きい。
例１５３１は、例１５２６乃至１５３０のうちのいずれか１つの対象を含み、任意に、前記スプリッタは変圧器を有し、該変圧器は、該変圧器の第１部分で前記ＲＦ入力信号を受信し、前記変圧器の第２部分によって前記低周波帯域信号を前記低帯域増幅器へ供給し、前記変圧器の前記第２部分と前記低帯域増幅器との間でインピーダンスを整合させ、且つ、前記変圧器の第３部分によって前記高周波数帯域信号を前記高帯域増幅器へ供給し、前記変圧器の前記第３部分と前記高帯域増幅器との間でインピーダンスを整合させる。
例１５３２は、例１５３１の対象を含み、任意に、前記第１回路は、前記変圧器の前記第２部分と、前記変圧器の前記第１部分の少なくとも一部とを有し、前記第２回路は、前記変圧器の前記第３部分と、前記変圧器の前記第１部分の少なくとも一部とを有する。
例１５３３は、例１５２６乃至１５３２のうちのいずれか１つの対象であって、中間周波数（ＩＦ）入力信号を生成するベースバンド回路と、前記ＩＦ入力信号をアップコンバートすることによって前記ＲＦ入力信号を生成するＲＦ回路とを有する前記対象を含む。
例１５３４は、例１５３３の対象を含み、任意に、前記ベースバンド回路及び前記ＲＦ回路は、ＲＦケーブルによって動作上結合される。
例１５３５は、例１５２６乃至１５３４のうちのいずれか１つの対象であって、１つ以上のフェーズドアレイアンテナへ動作上結合される送信器を有する前記対象を含む。
例１５３６は、例１５２６乃至１５３５のうちのいずれか１つの対象であって、前記広帯域増幅器へ動作上結合される１つ以上のフェーズドアレイアンテナを有する前記対象を含む。
例１５３７は、例１５２６乃至１５３６のうちのいずれか１つの対象を含み、任意に、前記広帯域増幅器は、６０ＧＨｚ帯域増幅器を有する。
例１５３８は、複数のラジオコアの中の１つ以上のラジオコアへモデムコアを切り替え可能に結合する複数のインピーダンス整合スイッチを有する装置を含む。前記複数のインピーダンス整合スイッチの中のインピーダンス整合スイッチは、前記モデムコアへ動作上結合される第１端子と；前記複数のラジオコアの中の各々のラジオコアへ動作上結合される第２端子と；前記複数のインピーダンス整合スイッチによって前記モデムコアへ結合される前記１つ以上のラジオコアの数に基づき、当該ラジオコアと前記モデムコアとの間のインピーダンスを制御可能に整合させるインピーダンス整合回路とを有する。
一例において、例１５３８の装置は、例えば、１つ以上の追加の要素、例えば、双方向増幅器、双方向ミキサ、双方向スプリッタ／コンバイナ、ＰＡ、ＬＮＡ、１つ以上のミキサ、Ｉ／Ｑ発生器、及び／又は１つ以上の位相シフタを、例えば、例１４０１、１４２２、１４４０、１４５４、１４６５、１４７６、１４８７、１５００、１５１３、１５２６、及び／又は１５５１に関して記載されるように、含んでもよい。
例１５３９は、例１５３８の対象を含み、任意に、前記インピーダンス整合回路は、前記モデムコアからの制御信号に従って複数のインピーダンス整合モードの間で切り替え可能であり、該複数のインピーダンス整合モードは、前記モデムコアへ結合される各々の複数の異なるラジオコア数に対応する。
例１５４０は、例１５３９の対象を含み、任意に、前記インピーダンス整合回路は、前記複数のインピーダンス整合モードの中のインピーダンス整合モードで、当該インピーダンス整合モードに対応するラジオコア数に基づき前記ラジオコアと前記モデムコアとの間でインピーダンスを整合させるよう構成される。
例１５４１は、例１５３９又は１５４０の対象を含み、任意に、前記複数のインピーダンス整合モードは、前記インピーダンス整合回路が前記モデムコアと１つのラジオコアとの間のインピーダンスを整合させる第１インピーダンス整合モードと、前記インピーダンス整合回路が前記モデムコアと２つのラジオコアとの間のインピーダンスを整合させる第２インピーダンス整合モードと、前記インピーダンス整合回路が前記モデムコアと３つのラジオコアとの間のインピーダンスを整合させる第３インピーダンス整合モードとを有する。
例１５４２は、例１５３８乃至１５４１のうちのいずれか１つの対象を含み、任意に、前記インピーダンス整合回路は、前記モデムコアを前記１つ以上のラジオコアへ結合する複数のトランジスタを有する。
例１５４３は、例１５３８乃至１５４２のうちのいずれか１つの対象であって、複数の無線周波数（ＲＦ）ケーブルを有し、該複数のＲＦケーブルの中のＲＦケーブルが、前記複数のインピーダンス整合スイッチの中の各々のインピーダンス整合スイッチを前記複数のラジオコアの中の各々のラジオコアへ接続する、前記対象を含む。
例１５４４は、例１５４３の対象を含み、任意に、前記複数のＲＦケーブルの中の少なくとも１つのＲＦケーブルは、同軸ケーブルを有する。
例１５４５は、例１５３８乃至１５４４のうちのいずれか１つの対象を含み、任意に、前記インピーダンス整合スイッチは、前記モデムコアと前記１つ以上のラジオコアとの間で約５０オームのインピーダンスを保つ。
例１５４６は、例１５３８乃至１５４５のうちのいずれか１つの対象であって、前記複数のラジオコアを有する前記対象を含む。
例１５４７は、例１５４６の対象を含み、任意に、前記複数のラジオコアの中の少なくとも１つのラジオコアは、半二重通信トランシーバを有する。
例１５４８は、例１５３８乃至１５４７のうちのいずれか１つの対象であって、前記モデムコアを有するベースバンド回路を有する前記対象を含む。
例１５４９は、例１５３８乃至１５４８のうちのいずれか１つの対象であって、１つ以上のアンテナを有する前記対象を含む。
例１５５０は、例１５３８乃至１５４９のうちのいずれか１つの対象であって、１つ以上のフェーズアレイアンテナを有する前記対象を含む。
例１５５１は、双方向ミキサを有する装置を含む。前記双方向ミキサは、無線周波数（ＲＦ）端子と；中間周波数（ＩＦ）端子と；第１電圧端子と；第２電圧端子と、ミキシング回路とを有し、該ミキシング回路は、第１バイアス電圧が前記第１電圧端子に印加されるべきであり且つ第２バイアス電圧が前記第２電圧端子に印加されるべきである場合にアップコンバージョンモードで動作し、前記第２バイアス電圧が前記第１電圧端子に印加されるべきであり且つ前記第１バイアス電圧が前記第２電圧端子に印加されるべきである場合にダウンコンバージョンモードで動作するよう構成され、前記ミキシング回路は、前記ダウンコンバージョンモードでは、前記ＲＦ端子での第１ＲＦ信号を前記ＩＦ端子での第１ＩＦ信号にダウンコンバートし、前記アップコンバージョンモードでは、前記ＩＦ端子での第２ＩＦ信号を前記ＲＦ端子での第２ＲＦ信号にアップコンバートする。
一例において、例１５５１の装置は、例えば、１つ以上の追加の要素、例えば、双方向増幅器、双方向スプリッタ／コンバイナ、ＰＡ、ＬＮＡ、１つ以上のスイッチ、１つ以上のミキサ、Ｉ／Ｑ発生器、及び／又は１つ以上の位相シフタを、例えば、例１４０１、１４２２、１４４０、１４５４、１４６５、１４７６、１４８７、１５００、１５１３、１５２６、及び／又は１５３８に関して記載されるように、含んでもよい。
例１５５２は、例１５５１の対象を含み、任意に、前記ミキシング回路は、複数のトランジスタを有するギルバートセル（Gilbert-cell）を有し、該複数のトランジスタは、前記アップコンバージョンモードで前記第２ＩＦ信号を前記第２ＲＦ信号へとアップコンバートし、前記ダウンコンバージョンモードで前記第１ＲＦ信号を前記第１ＩＦ信号へとダウンコンバートする。
例１５５３は、例１５５２の対象を含み、任意に、前記ミキシング回路は、前記複数のトランジスタのドレインを前記ＲＦ端子へ及び前記第１電圧端子へ結合する第１変圧器と、前記複数のトランジスタのソースを前記ＩＦ端子へ及び前記第２電圧端子へ結合する第２変圧器と、ＬＯ信号を前記複数のトランジスタのゲートへ結合する局所発振器（ＬＯ）端子とを有する。
例１５５４は、例１５５３の対象を含み、任意に、前記アップコンバージョンモードで、前記第２変圧器は、前記第２ＩＦ信号及び前記第２バイアス電圧を前記複数のトランジスタのソースへ供給し、前記ギルバートセルは、前記第２ＩＦ信号を前記ＬＯ信号と混合して、混合ＩＦ信号を前記複数のトランジスタのドレインへ供給する。
例１５５５は、例１５５４の対象を含み、任意に、前記第１変圧器は、前記複数のトランジスタのドレインでの前記混合ＩＦ信号を前記第１ＲＦ信号へと結合する。
例１５５６は、例１５５３乃至１５５５のうちのいずれか１つの対象を含み、任意に、前記ダウンコンバージョンモードで、前記第１変圧器は、前記第１ＲＦ信号及び前記第２バイアス電圧を前記複数のトランジスタのドレインへ供給し、前記ギルバートセルは、前記第１ＲＦ信号を前記ＬＯ信号と混合して、混合ＲＦ信号を前記複数のトランジスタのソースへ供給する。
例１５５７は、例１５５６の対象を含み、任意に、前記第２変圧器は、前記複数のトランジスタのソースでの前記混合ＲＦ信号を前記第２ＩＦ信号へと結合する。
例１５５８は、例１５５２乃至１５５７のうちのいずれか１つの対象を含み、任意に、前記ミキシング回路は、前記アップコンバージョンモードで前記第１バイアス電圧を前記複数のトランジスタのドレインへ結合し、前記ダウンコンバージョンモードで前記第２バイアス電圧を前記複数のトランジスタのドレインへ結合するよう前記第１電圧端子へ動作上結合される第１スイッチと、前記アップコンバージョンモードで前記第２バイアス電圧を前記複数のトランジスタのソースへ結合し、前記ダウンコンバージョンモードで前記第１バイアス電圧を前記複数のトランジスタのソースへ結合するよう前記第２電圧端子へ動作上結合される第２スイッチとを有する。
例１５５９は、例１５５２乃至１５５８のうちのいずれか１つの対象であって、前記第１バイアス電圧を前記複数のトランジスタのドレインへ印加することによって、及び前記第２バイアス電圧を前記複数のトランジスタのソースへ印加することによって、前記双方向ミキサを前記アップコンバージョンモードへ切り替えるコントローラを有する前記対象を含む。
例１５６０は、例１５５９の対象を含み、任意に、前記コントローラは、前記第１バイアス電圧を前記複数のトランジスタのソースへ印加することによって、前記第２バイアス電圧を前記複数のトランジスタのドレインへ印加することによって、前記双方向ミキサを前記ダウンコンバージョンモードへ切り替える。
例１５６１は、例１５５２乃至１５６０のうちのいずれか１つの対象を含み、任意に、前記複数のトランジスタは、１つ以上の電界効果トランジスタ（ＦＥＴ）を有する。
例１５６２は、例１５５１乃至１５６１のうちのいずれか１つの対象であって、送信（Ｔｘ）モードで前記双方向ミキサからの前記第２ＲＦ信号をＴｘ ＲＦ信号へと増幅し、受信（Ｒｘ）モードで前記第１ＲＦ信号を前記第１端子へ供給するようＲｘ ＲＦ信号を増幅する双方向ＲＦ増幅器と、前記Ｔｘモードで第１ベースバンド信号を前記第２ＩＦ信号へと増幅し、前記Ｒｘモードで前記双方向ミキサの前記第２端子からの前記第１ＩＦ信号を第２ベースバンド信号へと増幅する双方向ＩＦ増幅器とを有する前記対象を含む。
例１５６３は、例１５５１乃至１５６１のうちのいずれか１つの対象であって、送信（Ｔｘ）モードで前記双方向ミキサからの前記第２ＲＦ信号をＴｘ ＲＦ信号へと増幅する第１ＲＦ増幅器と、受信（Ｒｘ）モードで、前記双方向ミキサへ供給されるようＲｘ ＲＦ信号を前記第１ＲＦ信号へと増幅する第２ＲＦ増幅器と、前記Ｔｘモードで、前記双方向ミキサへ供給されるよう第１ベースバンド信号を前記第２ＩＦ信号へと増幅する第１ＩＦ増幅器と、前記Ｒｘモードで前記双方向ミキサからの前記第１ＩＦ信号を第２ベースバンド信号へと増幅する第２ＩＦ増幅器とを有する前記対象を含む。
例１５６４は、例１５６３の対象を含み、任意に、前記第１ＲＦ増幅器は電力増幅器を有し、前記第２ＲＦ増幅器は低雑音増幅器（ＬＮＡ）を有する。
例１５６５は、例１５６３又は１５６４の対象を含み、任意に、前記第１ＩＦ増幅器はＴｘ ＩＦ増幅器を有し、前記第２ＩＦ増幅器はＲｘ ＩＦ増幅器を有する。
例１５６６は、例１５５１乃至１５６５のうちのいずれか１つの対象であって、半二重通信トランシーバを有する前記対象を含む。
例１５６７は、例１５６６の対象であって、前記トランシーバへ動作上結合される１つ以上のアンテナを有する前記対象を含む。
例１５６８は、例１５６７の対象を含み、任意に、前記１つ以上のアンテナは、１つ以上のフェーズドアレイアンテナを有する。
例１５６９は、モバイルデバイスのための装置であって：最上層及び最下層を含む複数の平行な層を有する回路基板と；前記回路基板に取り付けられ、集積回路（ＩＣ）を有する無線フロントエンドモジュールと；前記回路基板に取り付けられ、前記ＩＣを干渉から保護するよう構成される接地シールドと；放射素子及び非励振素子を有し、少なくとも前記非励振素子が前記接地シールドに隣接して配置され、前記放射素子が前記最上層又は前記最下層以外で前記回路基板上に配置され、前記ＩＣへ結合された給電ストリップを有する給電機構によって給電される、積層型パッチ指向性アンテナとを有し、前記接地シールドは、前記積層型パッチ指向性アンテナのための接地面として及び反射体として構成され、前記積層型パッチ指向性アンテナは、エンドファイア方向において第１偏波の信号を、及びブロードサイド方向において第２偏波の信号を伝播するよう構成され、前記第１偏波及び前記第２偏波は、直交する偏波である、前記装置である。前記第１偏波は、回路基板の層に平行である電界を有している信号を有し、前記第２偏波は、回路基板の層に垂直である信号を有する。
例１５７０で、例１５６９の対象において、任意に、前記第１偏波は水平偏波であり、前記第２偏波は垂直偏波である。
例１５７１で、例１５６９乃至１５７０のうちのいずれか１つ以上の例の対象において、任意に、前記給電機構は、給電ストリップと前記放射素子とを結合するビアを有する。
例１５７２で、例１５６９乃至１５７１のうちのいずれか１つ以上の例の対象において、任意に、伝送がエンドファイア方向にある場合に、前記積層型パッチ指向性アンテナは、モノポールアンテナとして動作するよう構成される。
例１５７３で、例１５６９乃至１５７２のうちのいずれか１つ以上の例の対象において、任意に、前記接地シールドは、直線的であり、複数の第１の辺及び該複数の第１の辺に直交する第２の辺を有し、複数の前記積層型パッチ指向性アンテナは、前記装置内で前記接地シールドの前記複数の第１の辺の１つに位置するアンテナアレイを有する。
例１５７４で、例１５６９乃至１５７３のうちのいずれか１つ以上の例の対象において、任意に、前記接地シールドは、直線的であり、複数の第１の辺及び該複数の第１の辺に直交する第２の辺を有し、複数の前記積層型パッチ指向性アンテナは、複数のアンテナアレイを有し、該複数のアンテナアレイの中の少なくとも第１のアンテナアレイは、前記装置内で前記接地シールドの前記複数の第１の辺の中の第１の１つに位置し、前記複数のアンテナアレイの中の少なくとも第２のアンテナアレイは、前記装置内で前記接地シールドの前記複数の第１の辺の中の第２の１つに位置する。
例１５７５で、例１５６９乃至１５７４のうちのいずれか１つ以上の例の対象において、任意に、前記給電機構は、前記積層型パッチ指向性アンテナへの給電点を含み、該給電点は、前記積層型パッチ指向性アンテナをインピーダンス整合させるよう構成される。
例１５７６は、モバイルデバイスの装置であって：表面及び底面を有する印刷回路基板と；該印刷回路基板の前記表面に取り付けられ、集積回路（ＩＣ）を有する無線フロントエンドモジュールと；前記ＩＣを覆いながら前記回路基板の前記表面に取り付けられる導電性シールドであり、４つの側面及び上面を有し、前記ＩＣをを無線周波数干渉から保護するよう構成される、前記導電性シールドと；該導電性シールドの少なくとも１つの切り欠き部によって形成された少なくとも１つの指向性アンテナとを有し、前記少なくとも１つの指向性アンテナは、前記印刷回路基板の部分であって前記ＩＣへ結合されるる少なくとも１つの給電機構によって給電され、前記印刷回路基板は、前記少なくとも１つの指向性アンテナのための接地面を有し、前記少なくとも１つの指向性アンテナは、前記ＩＣから外に向かう方向において放射するよう構成される、前記装置である。
例１５７７で、例１５７６の対象において、任意に、前記少なくとも１つの指向性アンテナは、前記給電機構で終端する平面逆Ｆアンテナ（planar inverted F antenna）（ＰＩＦＡ）を有し、４分の１波長で共振するよう構成される。
例１５７８で、例１５７６乃至１５７７のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つの指向性アンテナは、ノッチアンテナ、スロットアンテナ又はパッチアンテナを有する。
例１５７９で、例１５７６乃至１５７８のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つの指向性アンテナは、２つのアンテナのアレイを有し、該アレイの各アンテナは、互いに直交に前記接地シールド上に位置し、前記少なくとも１つの給電機構は、前記２つのアンテナの一方に夫々給電する２つの給電機構を有し、前記アンテナアレイは、２つの異なる偏波をサポートするよう構成される。
例１５８０で、例１５７９の対象において、任意に、前記アレイの前記２つのアンテナの夫々は、前記接地シールドの異なる側面に構成されるか、あるいは、前記２つのアンテナの一方は、前記接地シールドの前記４つの側面の１つに構成され、前記２つのアンテナの第２の１つは、前記接地シールドの上面に構成される。
例１５８１で、例１５７６乃至１５８０のうちのいずれか１つ以上の例の対象において、任意に、前記少なくとも１つの指向性アンテナは、２つのアンテナのアレイを有し、該アレイの各アンテナは、互いに直交に前記接地シールド上に位置し、前記少なくとも１つの給電機構は、前記２つのアンテナの一方に夫々給電する２つの給電機構を有し、前記無線フロントエンドモジュールは、新しいベクトル加算を生じさせるよう前記給電機構の夫々に同じ信号を供給するか、又は動作の多入力多出力（ＭＩＭＯ）モードのために前記給電機構の夫々に異なる信号を供給するよう構成される。
例１５８２で、例１５７９乃至１５８１のうちのいずれか１つ以上の例の対象において、任意に、前記２つの給電機構の夫々は、前記２つのアンテナのうちの第１アンテナのための前記２つの異なる偏波のうちの第１偏波及び前記２つのアンテナのうちの第２アンテナのための前記２つの異なる偏波のうちの第２偏波を供給するように前記２つのアンテナを異なる時点でアクティブにするよう構成される。
例１５８３で、例１５８２の対象において、任意に、前記無線フロントエンドモジュールは、アルゴリズム制御によってアクティブにされるよう構成され、該アクティブ化は、受信デバイスの位置付けに依存し、前記装置は、前記受信デバイスから、前記第１偏波又は前記第２偏波が前記異なる時点の所与の１つでより良い受信を提供するかどうかを示すフィードバック情報を受け、該フィードバック情報は、給電線のアクティブ化のアルゴリズム制御を有する。
例１５８４は、モバイルデバイスの装置であって：当該装置内の基板に位置するトランシーバと；該トランシーバに結合されるアンテナ素子のフェーズドアレイであり、該フェーズドアレイが走査される場合に第１カバレッジ角度内で電波を送信するよう構成される、前記アンテナ素子のフェーズドアレイと；該フェーズドアレイに隣接して配置され、前記第１カバレッジ角度よりも広い第２カバレッジ角度へ前記送信された電波を偏向させるよう構成されるレンズとを有する前記装置である。
例１５８５で、例１５８４の対象において、任意に、前記レンズはプリズムを有する。
例１５８６は、電波を生成するよう構成される無線フロントエンドモジュールと；反射体と；アンテナ素子の複数のフェーズドアレイとを有し、前記複数のフェーズドアレイの夫々は、前記反射体に隣接して異なる位置に配置され、前記生成された電波を前記反射体の方へ送信して、前記反射体の焦点に前記電波を照射するよう構成され、異なる位置での各アレイの配置は、複数のナロービームにおける前記反射体からの無線周波数放射を引き起こし、夫々のナロービームは、異なるビーム走査セクタを走査するために異なる方向に傾けられ、追加のフェーズドアレイを前記複数のフェーズドアレイに加えることは、更なるビーム走査セクタの形成を引き起こす、アンテナシステムである。
例１５８７で、例１５８６の対象において、任意に、夫々のフェーズドアレイは、前記反射体の側面又は底面の１つに位置付けられる。
例１５８８で、例１５８６乃至１５８７のうちのいずれか１つ以上の例の対象において、任意に、夫々のフェーズドアレイアンテナ素子は２つの給電機構を備え、該２つの給電機構のうちの第１給電機構は、生成された電波を第１偏波で当該アンテナ素子へ供給するよう構成され、前記２つの給電機構のうちの第２給電機構は、生成された電波を、前記第１偏波に直交する第２偏波で当該アンテナ素子へ供給するよう構成される。
例１５８９は、モバイルデバイスの装置であって：筐体と；該筐体内の基板と；無線周波数（ＲＦ）信号を生成するよう構成されるトランシーバを有し、前記筐体内の前記基板へ接続される共形（conformably）シールド集積回路（ＩＣ）ダイと；前記基板の外で前記筐体内に又は前記筐体上にある１つ以上のアンテナディレクタと；前記トランシーバへ結合され、前記１つ以上のアンテナディレクタと相互に作用するように前記ＲＦ信号を送信するよう構成されるアンテナアレイとを有し、前記アンテナアレイは、前記基板の第１面内に配置されるか、あるいは、前記基板の第２面上に実装される表面実装型デバイス（ＳＭＤ）の上に、あるいは、前記基板の前記第２面上に実装される前記ＳＭＤ内にあり、前記１つ以上のアンテナディレクタは、前記ＲＦ信号を方向付けるよう構成される、前記装置である。
例１５９０で、例１５８９の対象において、任意に、前記共形シールドは、前記アンテナアレイのための接地面を有する。
例１５９１で、例１５８９乃至１５９０のうちのいずれか１つ以上の例の対象は、任意に、前記ＩＣからの熱を前記ダイの外の面上に導くよう構成された熱伝導機構を更に有することを含む。
例１５９２で、例１５８９乃至１５９１のうちのいずれか１つ以上の例の対象において、任意に、前記熱伝導機構は、前記ＩＣダイへ結合されるヒートスプレッダである。
例１５９３は、モバイルデバイスの装置であって：基板と；無線周波数（ＲＦ）信号を生成するよう構成されるトランシーバを有し、前記基板へ接続される集積回路（ＩＣ）と；２つの水平アームを備え、前記基板内に構成されるダイポールアンテナと；垂直金属ビアを有する表面実装型デバイス（ＳＭＤ）とを有し、前記ＳＭＤは、前記ダイポールアンテナに隣接して前記基板に実装され、前記垂直金属ビアは、前記ダイポールアンテナの前記２つの水平アームのうちの１つと接し、前記垂直金属ビアは、モノポールアンテナの垂直アームを有し、前記ＲＦ信号を供給される場合に、前記ダイポールアンテナは、第１偏波を示すよう構成され、前記ＲＦ信号を供給される場合に、前記モノポールアンテナの前記垂直アームは、第２偏波を示すよう構成される、前記装置である。
例１５９４で、例１５９３の対象において、任意に、前記垂直金属ビアは、メタルトレースを有する。
例１５９５で、例１５９３乃至１５９４のうちのいずれか１つ以上の例の対象において、任意に、前記垂直金属ビアは、前記ＳＭＤの上面へ延在し、前記モノポールアンテナは、前記ＳＭＤの上面に構成された水平メタルトレースを更に有し、該水平メタルトレースは、前記垂直金属ビアに接し且つ該垂直金属ビアに垂直であり、前記モノポールアンテナの前記垂直アームの部分を有する。
例１５９６は、ダイポールアンテナの水平アームを有する基板と；該基板へ接続される、集積回路（ＩＣ）ダイを覆うＩＣシールドと；該ＩＣシールドに隣接して前記基板に実装される表面実装型デバイス（ＳＭＤ）とを有し、前記ＳＭＤは、前記ダイポールアンテナの垂直アームを有し、該垂直アームは、少なくとも部分的に前記ＳＭＤの内部にあり、前記ＩＣシールドは、前記ダイポールアンテナのための反射体として機能し、前記ダイポールアンテナは、前記ＩＣダイから給電線によって給電され、前記ダイポールアンテナの前記水平アーム及び前記ダイポールアンテナの前記垂直アームの構成はＬ字形を有する、Ｌ字形ダイポールアンテナである。
例１５９７で、例１５９６の対象において、任意に、前記垂直アームの少なくとも部分は、前記基板に内在する。
例１５９８で、例１５９７の対象において、任意に、前記基板に内在する前記垂直アームの前記少なくとも部分は、金属ビアを有する。
例１５９９で、例１５９８の対象において、任意に、前記金属ビアはメタルトレースを有する。
例１６００で、例１５９６乃至１５９９のうちのいずれか１つ以上の例の対象において、任意に、前記基板に内在する前記垂直アームの少なくとも部分は、前記ＳＭＤを通って延在し、水平メタルトレースが前記ＳＭＤの上面に構成され、前記水平メタルトレースは、前記垂直アームに接し且つ該垂直アームに垂直であり、前記垂直アームの一部である。
例１６０１は、モバイルデバイスの装置であって：基板と；無線周波数チェーンを生成するよう構成される集積回路（ＩＣ）を覆うＩＣシールドであり、前記ＩＣシールド及び前記ＩＣが両方とも前記基板へ接続される、前記ＩＣシールドと；複数のＬ字形のダイポールアンテナを有し、各ダイポールアンテナが前記ＩＣシールドに隣接して位置付けられ、各ダイポールアンテナが前記ＩＣからＲＦチェーンによって給電されるよう構成される、アンテナアレイとを有し、各ダイポールアンテナは、水平アーム及び垂直アームを有し、前記複数のダイポールアンテナは、隣接ペアにおいて配置され、各隣接ペアの前記水平アームが反対方向を向いている、前記装置である。
例１６０２で、例１６０１の対象において、任意に、各ダイポールアンテナが前記ＩＣからＲＦチェーンによって給電される場合に、前記アレイは複数のＲＦチェーンを供給し、夫々の供給されるＲＦチェーンは、第１偏波及び該第１偏波に直交する第２偏波の両方を有している。
例１６０３は、モバイルデバイスのための装置であって：最上層及び最下層を有する印刷回路基板（ＰＣＢ）と；最上レベル及び最下レベルを有する集積回路（ＩＣ）チップであり、トランシーバを有し、前記ＰＣＢの前記最上層へ接続される前記ＩＣチップと；前記ＰＣＢに隣接して前記ＩＣチップの前記最下レベル内に構成され、前記トランシーバへ結合された給電伝送線路によって給電される複数のアンテナ素子を有するアンテナアレイと；前記ＩＣチップを干渉から保護するよう前記ＩＣチップを覆い、前記ＰＣＢへ接続されるＩＣシールドであり、該ＩＣシールド又は前記ＰＣＢ内の接地層のうちの一方が前記アンテナアレイのための接地を有する、前記ＩＣシールドとを有する前記装置である。
例１６０４で、例１６０３の対象は、任意に、少なくとも１つのアンテナ素子が前記ＰＣＢに接しないように前記ＰＣＢと前記アンテナアレイと間にクリアランスボリュームを更に有することを含む。
例１６０５で、例１６０３乃至１６０４のうちのいずれか１つ以上の例の対象において、任意に、前記給電伝送線路はメタルトレースを有する。
例１６０６で、例１６０３乃至１６０５のうちのいずれか１つ以上の例の対象において、任意に、前記ＰＣＢはマザーボードを有する。
例１６０７は、モバイルデバイスの装置であって：印刷回路基板（ＰＣＢ）へ接続される集積回路（ＩＣ）に構成され、第１周波数帯域において及び第２周波数帯域において無線周波数（ＲＦ）信号を生成するよう構成されるトランシーバと；前記ＰＣＢ内に配置される第１アンテナ、及び該第１アンテナと同軸関係において前記ＰＣＢ内に配置される第２アンテナと；前記トランシーバへ及び前記第１アンテナへ結合され、前記第１周波数帯域でのＲＦ信号により前記第１アンテナに給電する第１給電機構と；前記第１給電機構に直交して配置され、前記トランシーバへ及び前記第２アンテナへ結合され、前記第２周波数帯域でのＲＦ信号により前記第２アンテナに給電する第２給電機構と；前記第１アンテナ及び前記第２アンテナの夫々を異なる時点でアクティブにするように前記第１給電機構及び前記第２給電機構の夫々を異なる時点で動作させるよう構成される処理回路とを有し、第１時点でアクティブにされる場合に、前記第１アンテナは、第１偏波において前記第１周波数帯域でのＲＦ信号を送信し、第２時点でアクティブにされる場合に、前記第２アンテナは、前記第１偏波に直交する第２偏波において前記第２周波数帯域でのＲＦ信号を送信する、前記装置である。
例１６０８で、例１６０７の対象において、任意に、前記第１アンテナは、駆動アンテナ素子及び無給電アンテナ素子として構成されるパッチアンテナであり、前記第２アンテナは、スロットアンテナである。
例１６０９で、例１６０８の対象において、任意に、前記スロットアンテナは、直線スロットアンテナとして構成される。
例１６１０で、例１６０７乃至１６０９のうちのいずれか１つ以上の例の対象において、任意に、前記第１給電機構は、前記ＰＣＢ内に構成され、前記トランシーバへ及び前記第１アンテナの前記駆動素子へ結合された２つの直交する給電線の第１の組を有する。
例１６１１で、例１６０７乃至１６１０のうちのいずれか１つ以上の例の対象において、任意に、前記第２給電機構は、前記ＰＣＢ内に構成され、前記トランシーバへ及び前記第２アンテナへ結合された２つの直交する給電線の第２の組を有し、前記第２アンテナは、近接結合によって前記２つの直交する給電線から給電される。
例１６１２で、例１６０７乃至１６１１のうちのいずれか１つ以上の例の対象において、任意に、前記第２アンテナは、前記第１アンテナのための接地を有する。
例１６１３は、モバイルデバイスの装置であって：基板と；該前記基板へ接続される集積回路（ＩＣ）と；無線周波数（ＲＦ）信号を生成するよう前記ＩＣ内に構成されるトランシーバと；前記基板へ接続され、前記ＩＣを覆い、該ＩＣを干渉から保護するよう構成される導電性シールドと；前記基板の外で筐体の中又は上に構成されるアンテナディレクタと；表面実装型デバイス（ＳＭＤ）の上又は中に構成されるアンテナと；前記トランシーバへ及び前記アンテナへ結合されるデュアル直交給電機構とを有し、前記アンテナは、前記アンテナディレクタと相互に作用するように、２つの直交する偏波において前記ＲＦ信号を送信するよう構成され、前記アンテナディレクタは、前記ＲＦ信号を方向付けるよう構成される、前記装置である。
例１６１４で、例１６１３の対象において、任意に、前記導電性シールドは、前記アンテナのための接地面となるよう構成される。
例１６１５で、例１６１３乃至１６１４のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナは、２素子パッチアンテナを有し、前記２素子のうちの第１素子は駆動容量型パッチアンテナ素子であり、前記２素子のうちの第２素子は、無給電パッチアンテナ素子である。
例１６１６で、例１６１５の対象は、任意に、前記アンテナのための接地面を更に有することを含み、該接地面は前記基板内に構成される。
例１６１７で、例１６１３乃至１６１６のうちのいずれか１つ以上の例の対象は、任意に、網目模様の（cross-hatched patterned）容量型パッチアンテナと該網目模様の容量型パッチアンテナのための網目模様の接地面とを更に有することを含み、前記網目模様の容量型パッチアンテナ及び前記網目模様の接地面はＳＭＤの上又は中に構成される。
例１６１８は、モバイルデバイスの装置であって：基板と；該基板へ接続される集積回路（ＩＣ）と；無線周波数（ＲＦ）信号を生成するよう前記ＩＣ内に構成されるトランシーバと；前記基板へ接続され、前記ＩＣを覆い、該ＩＣを干渉から保護するよう構成される導電性シールドと；前記基板の外で筐体の中又は上に配置されるアンテナディレクタと；表面実装型デバイス（ＳＭＤ）の上又は中に配置されるアンテナと；前記トランシーバへ及び前記アンテナへ結合される単一給電機構とを有し、前記アンテナは、前記アンテナディレクタと相互に作用するように、単一偏波において前記ＲＦ信号を送信するよう構成され、前記アンテナディレクタは、前記ＲＦ信号を方向付けるよう構成される、前記装置である。
例１６１９で、例１６１８の対象において、任意に、前記アンテナは、前記ＳＭＤ内に構成されるスパイラルアンテナを有し、該スパイラルアンテナは、前記ＳＭＤの上又は中にある接続されたトレース及びビアを有し、前記導電性シールドは、前記スパイラルアンテナのための接地面として及び反射体として構成される。
例１６２０で、例１６１８乃至１６１９のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナは、前記ＳＭＤの上又は中に構成されるパッチアンテナを有し、前記導電性シールドは、前記パッチアンテナのための接地面として及び反射体として構成される。
例１６２１は、モバイルデバイスの装置であって：基板と；該基板へ接続される集積回路（ＩＣ）と；無線周波数（ＲＦ）信号を生成するよう前記ＩＣ内に構成されるトランシーバと；前記基板へ接続され、前記ＩＣを覆い、該ＩＣを干渉から保護するよう構成される導電性シールドと；前記基板の外で筐体の中又は上に構成される複数のアンテナディレクタと；各々の表面実装型デバイス（ＳＭＤ）の上又は中に構成されるか、あるいは、前記基板の上又は中に構成されるアンテナアレイを有する複数のアンテナ素子と；前記トランシーバへ及び前記アンテナアレイの前記複数のアンテナ素子の夫々へ結合される給電機構とを有し、前記アンテナアレイの前記複数のアンテナ素子の夫々は、前記複数のアンテナディレクタと相互に作用するように前記ＲＦ信号を送信するよう構成され、前記複数のアンテナディレクタは、前記ＲＦ信号を方向付けるよう構成される、前記装置である。
例１６２２で、例１６２１の対象において、任意に、前記給電機構は、単一極性において前記ＲＦ信号により前記複数のアンテナ素子に給電するよう構成される複数の給電要素を有し、前記アンテナアレイは、前記単一極性において前記ＲＦ信号を送信する。
例１６２３で、例１６２１乃至１６２２のうちのいずれか１つ以上の例の対象において、任意に、前記給電機構は、第１極性及び該第１極性に直交する第２極性において前記ＲＦ信号により前記複数のアンテナ素子に給電するよう構成される複数のデュアル直交給電要素を有し、前記アンテナは、前記第１極性において及び前記第２極性において前記ＲＦ信号を送信する。
例１６２４は、モバイルデバイスの装置であって：第１層及び第２層を有する基板と；該基板の前記第１層に取り付けられる無線フロントエンドモジュール（ＲＦＥＭ）であり、無線周波数（ＲＦ）信号を生成するよう構成される集積回路（ＩＣ）を有する前記ＲＦＥＭと；前記ＩＣを覆い、前記基板の前記第１層に取り付けられ、前記ＩＣを干渉から保護するよう構成される導電性シールドと；該導電性シールドに隣接して前記基板へ結合される表面実装型デバイス（ＳＭＤ）と；前記ＲＦＥＭへ接続され且つ前記基板に垂直に前記ＳＭＤ内に延在する金属ビアを有する第１アームを含む少なくとも１つの指向性モノポールアンテナとを有し、前記指向性モノポールアンテナは、前記基板の部分であって前記ＩＣへ結合される少なくとも１つの給電機構によって給電され、前記指向性モノポールアンテナは、前記ＲＦＥＭから外に向かう方向において第１極性で前記ＲＦ信号を送信するよう構成され、前記導電性シールドは、前記指向性モノポールアンテナのための反射体である、前記装置である。
例１６２５で、例１６２４の対象において、任意に、前記ビアは、前記ＳＭＤを通って前記ＳＭＤの上面へ延在する。
例１６２６で、例１６２５の対象において、任意に、前記第１アームは、前記ＳＭＤの最上層に構成されるメタルトレースを更に有し、該メタルトレースは、前記ＳＭＤを通って前記ＳＭＤの上面へ延在する前記ビアに垂直であり且つ該ビアへ接続される。
例１６２７は、モバイルデバイスの装置であって：第１層及び第２層を有する基板と；該基板の前記第１層に取り付けられ、無線周波数（ＲＦ）信号を生成するよう構成される集積回路（ＩＣ）と；該ＩＣを覆い、前記基板の前記第１層に取り付けられ、前記ＩＣを干渉から保護するよう構成される導電性シールドと；複数の指向性モノポールアンテナ素子のための反射体である前記導電性シールドに隣接して前記複数の指向性モノポールアンテナ素子を夫々有する複数の第１アンテナアレイと；複数の指向性ダイポールアンテナ素子のための接地面である前記第２層と平行な前記複数の指向性ダイポールアンテナ素子を夫々有する複数の第２アンテナアレイとを有し、前記複数の指向性モノポールアンテナ素子及び前記複数の指向性ダイポールアンテナ素子は、夫々が互いに隣接して配置され、前記複数の指向性モノポールアンテナ素子の夫々は、第１偏波において前記ＲＦ信号を送信するよう構成され、前記複数の指向性ダイポールアンテナ素子の夫々は、前記第１偏波に直交する第２偏波において前記ＲＦ信号を送信するよう構成される、前記装置である。
例１６２８で、例１６２７の対象において、任意に、前記複数の指向性モノポールアンテナ素子の夫々は、前記基板に垂直な各々の表面実装型デバイス（ＳＭＤ）内に延在する金属ビアを有する第１アームを含み、前記複数の指向性モノポールアンテナ素子の夫々は、前記基板の部分として構成され且つＲＦ信号を前記複数の指向性モノポールアンテナ素子へ供給するよう前記ＩＣへ結合される給電機構によって給電され、前記複数の指向性ダイポールアンテナ素子は、前記基板の部分として構成され且つＲＦ信号を前記複数の指向性ダイポールアンテナ素子へ供給するよう前記ＩＣへ結合される給電機構によって給電される。
例１６２９で、例１６２８の対象において、任意に、前記複数の指向性モノポールアンテナ素子のうちの少なくとも１つの垂直アームは、前記複数の指向性モノポールアンテナ素子のうちの当該少なくとも１つの前記各々のＳＭＤの上面に延在し、前記複数の指向性モノポールアンテナ素子のうちの当該少なくとも１つの前記垂直アームは、前記金属ビアに垂直に且つ該金属ビアに接続されながら前記各々のＳＭＤの上面に構成されるメタルトレースを更に有する。
例１６３０は、モバイルデバイスのための装置であって：基板と；該基板へ接続される集積回路（ＩＣ）であり、第１無線周波数（ＲＦ）信号を生成するよう構成される送信器（ＴＸ）と、受信された第２ＲＦ信号を処理するよう構成される受信器（ＲＸ）とを含むトランシーバを有し、前記ＴＸ及び前記ＲＸが異なる時点で動作し、前記ＴＸが、第１給電機構へ結合される電力増幅器（ＰＡ）を有し、前記ＲＸが、第２給電機構へ結合される低雑音増幅器（ＬＮＡ）を有する、前記ＩＣと；前記基板に構成され、ＴＸ給電線整合点及びＲＸ給電線整合点を含むデュアル給電アンテナであり、前記第１給電機構が前記デュアル給電アンテナの前記ＴＸ給電線整合点へ直接接続され、前記第２給電機構が前記デュアル給電アンテナの前記ＲＸ給電線整合点へ直接接続される、前記デュアル給電アンテナとを有し、前記第１ＲＦ信号は、前記デュアル給電アンテナによって送信され、前記第２ＲＦ信号は、前記デュアル給電アンテナによって受信される、前記装置である。
例１６３１で、例１６３０の対象において、任意に、前記デュアル給電アンテナはパッチアンテナであり、前記第１給電機構は、単一偏波において前記第１ＲＦ信号を送信するよう構成される第１の単一偏波給電線路であり、前記第２給電機構は、単一偏波において前記第２ＲＦ信号を受信するよう構成される第２の単一偏波給電線路である。
例１６３２で、例１６３０乃至１６３１のうちのいずれか１つ以上の例の対象において、任意に、前記デュアル給電アンテナはパッチアンテナであり、前記第１給電機構は、二重直交偏波において前記第１ＲＦ信号を送信するよう構成される第１のデュアル直交給電機構を有し、前記第２給電機構は、二重直交偏波において前記第２ＲＦ信号を受信するよう構成される第２のデュアル直交給電機構を有する。
例１６３３は、モバイルデバイスの装置であって：基板と；該基板に構成される複数のアンテナアレイと；前記基板に取り付けられた第１部分及び該第１部分へ接続されたカバーを有する集積回路（ＩＣ）シールドと；前記基板へ接続され、前記第１部分内に位置付けられるＩＣとを有し、前記カバーの領域は、前記アンテナアレイのゲインを改善するように前記アンテナアレイの反射体であるよう構成され、前記第１部分の一部は、前記アンテナアレイの前記反射体としての前記カバーの前記領域を広げるよう前記カバー内の空間を通って延在し、前記広げられた領域は、前記複数のアンテナアレイのうちの少なくとも１つのための反射体であるよう構成される、前記装置である。
例１６３４で、例１６３３の対象において、任意に、前記複数のアンテナアレイは、複数のパッチアンテナ素子と、複数のダイポールアンテナ素子とを有する。
例１６３５は、モバイルデバイスの装置であって：基板と；該基板へ接続される無線フロントエンドモジュール（ＲＦＥＭ）であり、無線周波数（ＲＦ）信号を生成するよう構成される集積回路（ＩＣ）を有する前記ＲＦＥＭと；前記ＩＣへ結合された給電機構によって給電され、前記ＲＦ信号を送信するよう構成されるアンテナアレイと；前記ＩＣを覆う導電性ＩＣシールドと；前記アンテナアレイに隣接し、アンテナアレイ送信に干渉する障害物（obstruction）と；前記基板へ結合されるインターポーザとを有し、前記アンテナアレイ及び前記導電性ＩＣシールドは、前記インターポーザに実装され、該インターポーザは、アンテナアレイ送信を改善する高さを提供する、前記装置である。
例１６３６で、例１６３５の対象において、任意に、前記導電性シールドは、前記アンテナアレイのための反射体として構成される。
例１６３７で、例１６３５乃至１６３６のうちのいずれか１つ以上の例の対象において、任意に、前記アンテナアレイは、複数のパッチアンテナを有する。
例１６３８で、例１６３５の対象において、任意に、前記アンテナアレイは、複数のパッチアンテナを有する。
例１６３９は、例１５６９乃至１６３８の機能のうちのいずれか１つ以上を実行する手段を含むことができる対象、又はマシンによって実行される場合に、該マシンに、例１５６９乃至１６３８の機能のうちのいずれか１つ以上を実行させる命令を含むマシン読出可能な媒体を含めるよう、例１５６９乃至１６３８のうちのいずれか１つ以上の例のいずれかの部分又はいずれかの部分の組み合わせを含むことができるか、あるいは、任意に、それと組み合わされ得る。
本明細書中で参照されている出版物、特許、及び特許文献は、あたかも参照により個別的に援用されるかのように、それらの全文を参照により本願に援用される。本明細書と参照によりそのようにして援用されたそれらの文献との間に矛盾した使用が起こる場合には、援用されている参考文献におけるその使用は、本明細書のそれの補足であり、妥協できない不一致の場合には、本明細書における使用が勝る。
上記の説明は、制限ではなく、実例であるよう意図される。例えば、上記の例（又は１つ以上のそれらの態様）は、他と組み合わせて使用されてもよい。例えば、上記の説明を検討した時点で当業者によって、他の態様が使用されてもよい。要約は、技術的開示の本質を直ちに確かめることを読者に可能にするためである。それは、特許請求の範囲の適用範囲又は意味を解釈又は制限するために使用されないという理解の下で提出される。また、上記の詳細な説明において、様々な特徴は、本開示を合理化するようまとめられてもよい。なお、特許請求の範囲は、本明細書中で開示されるあらゆる特徴を、態様がそれらの特徴の一部を特徴とし得るということで、示していないことがある。更に、態様は、特定の例において開示されている特徴よりも少ない特徴を含むことがある。よって、続く特許請求の範囲は、これをもって詳細な説明に組み込まれ、請求項は、別個の態様として独立している。本明細書中で開示されている態様の適用範囲は、添付の特許請求の範囲が権利を与えられる均等の全範囲とともに、特許請求の範囲を参照して決定されるべきである。

Claims (20)

  1. 無線デバイス用の装置であって、
    少なくとも１つのアンテナと、
    前記少なくとも１つのアンテナによって受信された無線周波数（ＲＦ）信号を処理するよう構成されるトランシーバ回路であり、前記少なくとも１つのアンテナと前記トランシーバ回路とは基板の反対面に配置される、前記トランシーバ回路と、
    前記少なくとも１つのアンテナ及び前記トランシーバ回路に結合される伝送線路と、
    前記基板に埋め込まれている少なくとも一部分を有する金属構造であり、前記金属構造の前記少なくとも一部分は前記少なくとも１つのアンテナの接地を提供し、前記金属構造は前記トランシーバ回路をシールドする、前記金属構造と
    を有する装置。
  2. 前記基板内の複数の再配線層を更に有し、
    前記複数の再配線層は、前記トランシーバ回路を前記少なくとも１つのアンテナに結合する、
    請求項１に記載の装置。
  3. 複数の表面実装デバイス（ＳＭＤ）を更に有し、
    前記複数のＳＭＤと前記トランシーバ回路とは前記基板の前記反対面の一方に共在する、
    請求項１に記載の装置。
  4. 前記トランシーバ回路は、前記複数のＳＭＤのうちの１つ以上に基づき前記ＲＦ信号を処理するよう構成される、
    請求項３に記載の装置。
  5. 成形コンパウンドを更に有し、
    前記成形コンパウンドは、前記金属構造と前記基板との間に形成された中空内に配置される、
    請求項４に記載の装置。
  6. 前記伝送線路は、前記少なくとも１つのアンテナ及び前記トランシーバ回路に結合されている少なくとも１つの金属トレースを有する、
    請求項１に記載の装置。
  7. 前記金属構造はシールドを有し、前記シールドは、前記トランシーバ回路を無線周波数干渉（ＲＦＩ）から保護するよう構成される、
    請求項１に記載の装置。
  8. 前記シールドは、前記少なくとも１つのアンテナのための反射体として更に構成される、
    請求項７に記載の装置。
  9. 前記トランシーバ回路は少なくとも１つの電力増幅器（ＰＡ）を有する、
    請求項１に記載の装置。
  10. 前記トランシーバ回路は少なくとも１つの低雑音増幅器（ＬＮＡ）を有する、
    請求項１に記載の装置。
  11. 前記少なくとも１つのアンテナは、給電線へ結合される駆動素子と、無給電素子とを有する無給電積層デュアルパッチアンテナとして構成される、
    請求項１に記載の装置。
  12. 水平表面実装デバイス（ＳＭＤ）素子を更に有し、
    前記水平ＳＭＤ素子は、前記少なくとも１つのアンテナを形成する少なくとも１つのパッチアンテナを有する、
    請求項１に記載の装置。
  13. 前記少なくとも１つのパッチアンテナは、無給電パッチ要素と、二重給電線へ結合される駆動容量型パッチアンテナ要素とを有する、
    請求項１２に記載の装置。
  14. 前記トランシーバ回路は、
    デジタル出力信号に基づきベースバンド信号を生成するよう構成されるベースバンド回路と、
    前記少なくとも１つのアンテナを介して伝送される出力信号を前記ベースバンド信号に基づき生成するよう構成される無線周波数集積回路（ＲＦＩＣ）と
    を有する、
    請求項１に記載の装置。
  15. タッチスクリーンディスプレイと、
    インターコネクトを介して前記タッチスクリーンディスプレイに結合される信号プロセッサと
    を更に有し、
    前記信号プロセッサは、前記インターコネクトを介して前記タッチスクリーンディスプレイから受信される信号入力を検出し、該信号入力に基づいて前記デジタル出力信号を生成するよう構成される、
    請求項１４に記載の装置。
  16. 無線周波数（ＲＦ）信号を処理する方法であって、
    トランシーバ回路に結合されている少なくとも１つのアンテナを介してＲＦ信号を受信することと、
    前記トランシーバ回路の無線周波数集積回路（ＲＦＩＣ）を用いて前記ＲＦ信号をベースバンド信号にダウンコンバートすることであり、前記トランシーバ回路と前記少なくとも１つのアンテナとは基板の反対面に配置され、前記トランシーバ回路は、前記基板内の複数の再配線層を介して前記少なくとも１つのアンテナに結合される、ことと、
    前記ダウンコンバートする間、前記基板に埋め込まれている少なくとも一部分を有する金属構造により前記トランシーバ回路を無線周波数干渉（ＲＦＩ）からシールドすることと
    を有する方法。
  17. 前記基板に配置されている複数の表面実装デバイス（ＳＭＦ）のうちの１つ以上に基づき前記ＲＦ信号を処理することを更に有する、
    請求項１６に記載の方法。
  18. 前記少なくとも１つのアンテナに接地を提供するよう前記金属構造を構成することを更に有する、
    請求項１６に記載の方法。
  19. 無線周波数（ＲＦ）信号を処理するシステムであって、
    少なくとも１つのアンテナを有し、ＲＦ信号を受信する手段と、
    トランシーバ回路を有し、前記トランシーバ回路と前記少なくとも１つのアンテナとが基板の反対面に配置され、前記ＲＦ信号を処理する手段と、
    前記基板に埋め込まれている少なくとも一部分を有し、前記少なくとも１つのアンテナから分離しており、前記受信する間、前記トランシーバ回路を無線周波数干渉（ＲＦＩ）からシールドする手段と
    を有するシステム。
  20. 前記シールドする手段は、前記少なくとも１つのアンテナに接地を提供する金属構造を有する、
    請求項１９に記載のシステム。
JP2024021681A 2016-12-21 2024-02-16 無線通信技術、装置及び方法 Pending JP2024059722A (ja)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US201662437385P 2016-12-21 2016-12-21
US62/437,385 2016-12-21
US201762511398P 2017-05-26 2017-05-26
US62/511,398 2017-05-26
US201762527818P 2017-06-30 2017-06-30
US62/527,818 2017-06-30
US201762570680P 2017-10-11 2017-10-11
US62/570,680 2017-10-11
JP2019532769A JP7089519B2 (ja) 2016-12-21 2017-12-20 無線通信技術、装置及び方法
PCT/US2017/067739 WO2018119153A2 (en) 2016-12-21 2017-12-20 Wireless communication technology, apparatuses, and methods
JP2022094127A JP7441269B2 (ja) 2016-12-21 2022-06-10 無線通信技術、装置及び方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022094127A Division JP7441269B2 (ja) 2016-12-21 2022-06-10 無線通信技術、装置及び方法

Publications (1)

Publication Number Publication Date
JP2024059722A true JP2024059722A (ja) 2024-05-01

Family

ID=62627827

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2019532769A Active JP7089519B2 (ja) 2016-12-21 2017-12-20 無線通信技術、装置及び方法
JP2022094127A Active JP7441269B2 (ja) 2016-12-21 2022-06-10 無線通信技術、装置及び方法
JP2024021681A Pending JP2024059722A (ja) 2016-12-21 2024-02-16 無線通信技術、装置及び方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2019532769A Active JP7089519B2 (ja) 2016-12-21 2017-12-20 無線通信技術、装置及び方法
JP2022094127A Active JP7441269B2 (ja) 2016-12-21 2022-06-10 無線通信技術、装置及び方法

Country Status (8)

Country Link
US (3) US11424539B2 (ja)
EP (1) EP3560111A4 (ja)
JP (3) JP7089519B2 (ja)
KR (1) KR102635791B1 (ja)
CN (1) CN110447146A (ja)
DE (1) DE112017006442T5 (ja)
TW (2) TWI782936B (ja)
WO (1) WO2018119153A2 (ja)

Families Citing this family (388)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012125186A1 (en) * 2011-03-15 2012-09-20 Intel Corporation Conformal phased array antenna with integrated transceiver
US10965164B2 (en) 2012-07-06 2021-03-30 Energous Corporation Systems and methods of wirelessly delivering power to a receiver device
US11502551B2 (en) 2012-07-06 2022-11-15 Energous Corporation Wirelessly charging multiple wireless-power receivers using different subsets of an antenna array to focus energy at different locations
US9515690B1 (en) * 2014-08-22 2016-12-06 Interstate Electronics Corporation Receiver with multi-spectrum parallel amplification
WO2016164970A1 (en) * 2015-04-13 2016-10-20 Rfid Technologies Pty Ltd Rfid tag and reader
US10523033B2 (en) 2015-09-15 2019-12-31 Energous Corporation Receiver devices configured to determine location within a transmission field
WO2017078851A2 (en) 2015-09-18 2017-05-11 Corman David W Laminar phased array
US10038332B1 (en) 2015-12-24 2018-07-31 Energous Corporation Systems and methods of wireless power charging through multiple receiving devices
US10079515B2 (en) 2016-12-12 2018-09-18 Energous Corporation Near-field RF charging pad with multi-band antenna element with adaptive loading to efficiently charge an electronic device at any position on the pad
US10923954B2 (en) 2016-11-03 2021-02-16 Energous Corporation Wireless power receiver with a synchronous rectifier
DE102017124343B4 (de) * 2016-12-16 2021-04-08 Infineon Technologies Ag Erzeugung schneller frequenzrampen
DE112017006442T5 (de) 2016-12-21 2019-09-19 Intel Corporation Drahtlose kommunikationstechnologie, einrichtungen und verfahren
DE102017130379A1 (de) * 2017-03-30 2018-10-04 Huf Hülsbeck & Fürst Gmbh & Co. Kg Sensoreinrichtung mit kapazitivem Sensor für Kraftfahrzeuge
US10908255B2 (en) 2017-03-31 2021-02-02 Remote Sensing Solutions, Inc. Modular object-oriented digital sub-system architecture with primary sequence control and synchronization
CN110476300B (zh) * 2017-03-31 2021-03-23 三菱电机株式会社 相控阵列天线装置及测定装置、相位调整控制装置及方法
US11462949B2 (en) 2017-05-16 2022-10-04 Wireless electrical Grid LAN, WiGL Inc Wireless charging method and system
JP2018207184A (ja) * 2017-05-30 2018-12-27 パナソニックＩｐマネジメント株式会社 施設内伝送システム、施設内伝送方法及び基地局
US10433260B1 (en) * 2018-07-02 2019-10-01 Arris Enterprises Llc Antenna-parameter control in a distributed system
CN107765104B (zh) * 2017-09-04 2020-02-14 华为技术有限公司 一种相控阵校测的方法以及校测装置
US10425190B2 (en) * 2017-09-08 2019-09-24 Huawei Technologies Co., Ltd. Channel encoding method and apparatus in wireless communications
US10063303B1 (en) * 2017-09-18 2018-08-28 Integrated Device Technology, Inc. Fast memory access control for phase and gain
WO2019059820A1 (en) * 2017-09-19 2019-03-28 Telefonaktiebolaget Lm Ericsson (Publ) BEAM ASSIGNMENT IN A COMMUNICATIONS NETWORK
US20190103365A1 (en) * 2017-09-29 2019-04-04 Nxp Usa, Inc. Selectively shielded semiconductor package
JP7020545B2 (ja) * 2017-10-04 2022-02-16 日本電気株式会社 リモート無線ヘッド、ビームフォーミング方法及びプログラム
WO2019079341A1 (en) * 2017-10-16 2019-04-25 Huawei Technologies Co., Ltd. METHOD AND APPARATUS FOR DETERMINING DIRECT VISIBILITY (LOS)
US10985471B2 (en) * 2017-11-27 2021-04-20 Panasonic Intellectual Property Management Co., Ltd. Radar device
US10855332B2 (en) * 2017-12-06 2020-12-01 Mitsubishi Electric Corporation Signal transmission system
US11418971B2 (en) 2017-12-24 2022-08-16 Anokiwave, Inc. Beamforming integrated circuit, AESA system and method
US10615647B2 (en) 2018-02-02 2020-04-07 Energous Corporation Systems and methods for detecting wireless power receivers and other objects at a near-field charging pad
US11177567B2 (en) 2018-02-23 2021-11-16 Analog Devices Global Unlimited Company Antenna array calibration systems and methods
US11923924B2 (en) * 2018-02-26 2024-03-05 Parallel Wireless, Inc. Miniature antenna array with polar combining architecture
US11159187B2 (en) * 2018-02-26 2021-10-26 Parallel Wireless, Inc. Microcomponent massive MIMO arrays
US10847478B2 (en) * 2018-02-27 2020-11-24 Amkor Technology Singapore Holding Pte. Ltd. Method of forming an electronic device structure having an electronic component with an on-edge orientation and related structures
DE102019203172A1 (de) * 2018-04-10 2019-10-10 Globalfoundries Inc. Multibandempfänger für Millimeterwellenvorrichtungen
US11716558B2 (en) 2018-04-16 2023-08-01 Charter Communications Operating, Llc Apparatus and methods for integrated high-capacity data and wireless network services
EP3557786A1 (en) * 2018-04-16 2019-10-23 Samsung Electronics Co., Ltd. Method of testing rf integrated circuit
KR102468136B1 (ko) * 2018-04-23 2022-11-18 삼성전자 주식회사 안테나 장치 및 이를 포함하는 전자 장치
US10998640B2 (en) 2018-05-15 2021-05-04 Anokiwave, Inc. Cross-polarized time division duplexed antenna
KR102482148B1 (ko) 2018-05-16 2022-12-29 삼성전자주식회사 안테나를 포함하는 전자 장치 및 방법
US10475786B1 (en) * 2018-05-23 2019-11-12 Texas Instruments Incorporated Packaged semiconductor device
CN112351697A (zh) * 2018-05-29 2021-02-09 尤尔实验室有限公司 具有料匣的蒸发器装置
US10581164B2 (en) * 2018-06-07 2020-03-03 Futurewei Technologies, Inc. Hybrid millimeter wave FEM architecture for mobile devices
EP3811690B1 (en) * 2018-06-20 2022-10-19 Telefonaktiebolaget LM Ericsson (publ) Method and apparatus for massive mu-mimo
GB201810547D0 (en) * 2018-06-27 2018-08-15 Nordic Semiconductor Asa OFDM channel estimation
GB201810548D0 (en) 2018-06-27 2018-08-15 Nordic Semiconductor Asa OFDM channel estimation
US10496587B1 (en) * 2018-06-27 2019-12-03 Integrated Device Technology, Inc. Wide programmable gain receiver data path for single-ended memory interface application
US11349539B2 (en) 2018-06-29 2022-05-31 Apple Inc. Spatial thermal density reduction for MMWAVE antenna arrays
US11081453B2 (en) 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
US20200021010A1 (en) * 2018-07-13 2020-01-16 Qualcomm Incorporated Air coupled superstrate antenna on device housing
CN109041094B (zh) * 2018-07-18 2021-06-25 Oppo广东移动通信有限公司 射频电路调试方法及相关装置
WO2020022180A1 (ja) * 2018-07-23 2020-01-30 株式会社村田製作所 高周波モジュール
DE112019003716T5 (de) * 2018-07-23 2021-06-02 Knowles Electronics, Llc Mikrofonvorrichtung mit induktiver filterung
CN113169767A (zh) 2018-07-30 2021-07-23 盈诺飞公司 大规模mimo通信系统和方法
US11038267B2 (en) 2018-07-31 2021-06-15 Skyworks Solutions, Inc. Apparatus and methods for electromagnetic shielding using an outer cobalt layer
KR20200014601A (ko) * 2018-08-01 2020-02-11 삼성전자주식회사 안테나 어레이를 포함하는 전자 장치
WO2020036690A1 (en) 2018-08-14 2020-02-20 Avx Antenna Inc. D/B/A Ethertronics Inc. Method and system for controlling a modal antenna
US10944171B2 (en) * 2018-08-22 2021-03-09 Psemi Corporation Fast transceiver front end serial control
US11196142B2 (en) 2018-08-31 2021-12-07 Micron Technology, Inc. Millimeter wave antenna and EMI shielding integrated with fan-out package
KR102526400B1 (ko) * 2018-09-06 2023-04-28 삼성전자주식회사 5g 안테나 모듈을 포함하는 전자 장치
US10978785B2 (en) * 2018-09-10 2021-04-13 Samsung Electro-Mechanics Co., Ltd. Chip antenna module
EP3853567A4 (en) * 2018-09-19 2022-06-15 Akash Systems, Inc. SATELLITE COMMUNICATION SYSTEMS AND METHODS
US10588089B1 (en) * 2018-09-21 2020-03-10 Qualcomm Incorporated Mitigation of calibration errors
JP7066920B2 (ja) * 2018-09-28 2022-05-13 ラム リサーチ コーポレーション プラズマチャンバの電極への電力送出を最適化するシステムおよび方法
US11129213B2 (en) 2018-10-12 2021-09-21 Charter Communications Operating, Llc Apparatus and methods for cell identification in wireless networks
KR102537318B1 (ko) 2018-10-19 2023-05-26 삼성전자 주식회사 회로 기판 어셈블리 및 그것을 포함하는 전자 장치
CN109244669B (zh) * 2018-10-26 2023-12-19 北京华镁钛科技有限公司 一种可重构相控阵天线的驱动系统、驱动方法及天线装置
US11129098B2 (en) * 2018-10-26 2021-09-21 Silicon Laboratories Inc. Multiplexed signal processing system for bluetooth and WLAN transceiver
WO2020093005A1 (en) 2018-11-01 2020-05-07 Innophase, Inc. Reconfigurable phase array
CN109408986B (zh) * 2018-11-01 2022-11-18 中国电子科技集团公司第五十四研究所 一种椭圆波束卡塞格伦天线的设计方法
US11108170B2 (en) * 2018-11-01 2021-08-31 Qualcomm Incorporated Multi-band millimeter-wave (MMW) antenna array and radio-frequency integrated circuit (RFIC) module
CN111163019B (zh) * 2018-11-07 2022-10-28 中兴通讯股份有限公司 处理数据包的方法、装置和存储介质
KR102585305B1 (ko) * 2018-11-07 2023-10-05 삼성전자주식회사 안테나 모듈을 포함하는 전자 장치
DE102018219569B3 (de) * 2018-11-15 2020-02-20 Audi Ag Rundfunkempfangsvorrichtung für ein Fahrzeug
TWI681604B (zh) * 2018-11-16 2020-01-01 大陸商東莞寶德電子有限公司 可分離的充電板
CN109684665B (zh) * 2018-11-21 2024-02-02 浙江大学城市学院 基于FinFET的三值SRAM单元电路及控制方法
BE1026802B1 (de) * 2018-11-26 2020-06-25 Phoenix Contact Gmbh & Co Steckverbinder
KR20200063019A (ko) * 2018-11-27 2020-06-04 삼성전자주식회사 안테나 반사 계수를 측정하기 위한 방법 및 장치
JP7479368B2 (ja) 2018-11-29 2024-05-08 テクノロギアン トゥトキムスケスクス ヴェーテーテー オイ 無線通信装置用のアンテナアセンブリ
US10630336B1 (en) * 2018-11-30 2020-04-21 Intel Corporation Apparatus and method for operating with a radio frequency circuitry and wireless transmission and reception in a millimeter wave range
KR102612360B1 (ko) * 2018-12-04 2023-12-12 삼성전자 주식회사 안테나를 통해 송신하고 수신된 신호에 기반하여 통신 회로의 성능을 확인하는 방법
US11100193B2 (en) * 2018-12-07 2021-08-24 Samsung Electronics Co., Ltd. Dataflow accelerator architecture for general matrix-matrix multiplication and tensor computation in deep learning
US10979117B2 (en) * 2018-12-15 2021-04-13 MMRFIC Technology Pvt. Ltd. Method, system and apparatus for beam forming in a radio frequency transceiver with reduced complexity
WO2020124979A1 (en) * 2018-12-21 2020-06-25 Huawei Technologies Co., Ltd. A portable, integrated antenna test bed with built-in turntable
CN110011027A (zh) * 2018-12-28 2019-07-12 瑞声科技(新加坡)有限公司 一种天线、天线阵列和基站
WO2020154667A1 (en) 2019-01-24 2020-07-30 Wispry, Inc. Spherical coverage antenna systems, devices, and methods
US11171682B2 (en) * 2019-01-30 2021-11-09 Swiftlink Technologies Inc. Dual polarization millimeter-wave frontend integrated circuit
EP3920428A4 (en) * 2019-01-31 2022-04-13 Mitsubishi Electric Corporation SATELLITE TRANSMITTER AND RELAY SATELLITE COMMUNICATION SYSTEM
US10447510B1 (en) * 2019-02-04 2019-10-15 Globalfoundries Inc. On-demand feed forward equalizer with distributed arithmetic architecture and method
EP3921945A1 (en) 2019-02-06 2021-12-15 Energous Corporation Systems and methods of estimating optimal phases to use for individual antennas in an antenna array
US11037915B2 (en) * 2019-02-14 2021-06-15 Facebook Technologies, Llc Integrated display devices
US11169940B2 (en) * 2019-02-20 2021-11-09 Qualcomm Incorporated Trace length on printed circuit board (PCB) based on input/output (I/O) operating speed
US11281247B2 (en) * 2019-02-26 2022-03-22 Skyworks Solutions, Inc. Biasing scheme for power amplifiers
US11137783B2 (en) * 2019-02-26 2021-10-05 Skyworks Solutions, Inc. Biasing scheme for power amplifiers
KR102597392B1 (ko) * 2019-02-28 2023-11-03 삼성전자주식회사 이중 대역을 지원하는 안테나 모듈 및 이를 포함하는 전자 장치
WO2020179381A1 (ja) * 2019-03-07 2020-09-10 株式会社フェニックスソリューション Ｒｆタグおよびｒｆタグ付き導体
US11404779B2 (en) 2019-03-14 2022-08-02 Analog Devices International Unlimited Company On-chip phased array calibration systems and methods
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers
CN111725605B (zh) * 2019-03-20 2022-03-15 Oppo广东移动通信有限公司 毫米波模组和电子设备
US10950542B2 (en) 2019-03-20 2021-03-16 Analog Devices, Inc. High-performance variable gain amplifier employing laminate transmission line structures
US11777764B2 (en) * 2019-03-28 2023-10-03 Qualcomm Incorporated Sounding reference signal waveform design for wireless communications
US11569886B2 (en) * 2019-04-01 2023-01-31 Qualcomm Incorporated Network-sensitive transmit diversity scheme
EP3996289A1 (en) * 2019-04-11 2022-05-11 Nexite Ltd. Wireless dual-mode identification tag
US11018633B2 (en) * 2019-04-18 2021-05-25 Samsung Electronics Co., Ltd Method and apparatus for calibrating digital pre-distortion of cellular transmitter
DE102019110716B3 (de) * 2019-04-25 2020-01-16 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Leistungshalbleiterschaltern
US10903544B2 (en) 2019-04-25 2021-01-26 International Business Machines Corporation Magnetic balun/transformer with post processing adjustments
DE102019110840A1 (de) * 2019-04-26 2020-10-29 Infineon Technologies Ag Rf-vorrichtungen mit konformen antennen und verfahren zu deren herstellung
US11159197B2 (en) * 2019-04-29 2021-10-26 Qualcomm Incorporated Self-interference cancellation for in-band full-duplex wireless communication
JP2020184665A (ja) 2019-05-07 2020-11-12 株式会社村田製作所 送受信回路
US10978793B2 (en) * 2019-05-09 2021-04-13 Harada Industry Of America, Inc. Antenna with gain reduction
WO2020227926A1 (en) * 2019-05-14 2020-11-19 Telefonaktiebolaget Lm Ericsson (Publ) Radio network node with automatic gain control enhancement
US10778337B1 (en) * 2019-05-17 2020-09-15 Google Llc Phase noise tolerant coherent modulation formats for short reach optical communication systems
KR102121591B1 (ko) * 2019-05-21 2020-06-10 중앙대학교 산학협력단 안테나 어레이 보정 방법 및 이를 포함하는 전자 장치
TWI743744B (zh) * 2019-05-22 2021-10-21 啟碁科技股份有限公司 波束成型裝置、用於其之校正方法及校正系統
EP3742555A1 (en) 2019-05-23 2020-11-25 Nokia Solutions and Networks Oy Apparatus comprising a plurality of antenna devices and method of operating such apparatus
CN112187309A (zh) * 2019-06-13 2021-01-05 中兴通讯股份有限公司 一种毫米波收发信机
CN110247674B (zh) * 2019-06-19 2021-06-29 成都星联芯通科技有限公司 基于电源电压编码调制的一线通射频前端控制方法及系统
CN110265787A (zh) * 2019-06-21 2019-09-20 西安电子科技大学 基于基片集成波导siw的背腔缝隙圆极化毫米波天线
US11240696B2 (en) 2019-07-15 2022-02-01 Qualcomm Incorporated Measuring and verifying layer 2 sustained downlink maximum data rate decoding performance
US11108672B2 (en) * 2019-07-15 2021-08-31 Qualcomm Incorporated Measuring and verifying layer 2 sustained downlink maximum data rate decoding performance
US11050495B2 (en) * 2019-07-18 2021-06-29 Samsung Electronics Co., Ltd. Electronic device including transceiver for calibrating I/Q imbalance in millimeter wave communication system and method of operating same
JP7315829B2 (ja) * 2019-07-18 2023-07-27 株式会社バッファロー 無線ｌａｎアクセスポイント
JP2022541980A (ja) 2019-08-01 2022-09-29 エイブイエックス・アンテナ・インコーポレーテッド モーダル・アンテナの制御方法およびシステム
EP3982547A1 (en) * 2019-08-05 2022-04-13 Samsung Electronics Co., Ltd. Antenna module and electronic device for using the antenna module
CN110534924B (zh) 2019-08-16 2021-09-10 维沃移动通信有限公司 天线模组和电子设备
CN113475151A (zh) * 2019-08-16 2021-10-01 联发科技股份有限公司 基于两种不同参考信号的服务小区激活的自动增益控制
US10886903B1 (en) * 2019-08-20 2021-01-05 Apple Inc. Programmable clock skewing for timing closure
US11088456B2 (en) * 2019-08-20 2021-08-10 Bae Systems Information And Electronic Systems Integration Inc. Cavity backed notch antenna with additively manufactured radome
US11637365B2 (en) 2019-08-21 2023-04-25 Ticona Llc Polymer composition for use in an antenna system
US11258184B2 (en) 2019-08-21 2022-02-22 Ticona Llc Antenna system including a polymer composition having a low dissipation factor
US11431358B2 (en) 2019-08-23 2022-08-30 Samsung Electronics Co., Ltd. Device and method for upconverting signal in wireless communication system
CN114365432B (zh) 2019-08-30 2023-04-11 华为技术有限公司 天线校正装置和天线校正方法
KR102632180B1 (ko) 2019-08-30 2024-02-01 삼성전자 주식회사 안테나 및 그것을 포함하는 전자 장치
US11474228B2 (en) 2019-09-03 2022-10-18 International Business Machines Corporation Radar-based detection of objects while in motion
US11005542B2 (en) * 2019-09-04 2021-05-11 Mano D. Judd Passive beam mechanics
US11335992B2 (en) 2019-09-05 2022-05-17 Apple Inc. Integrated millimeter wave antenna modules
US11912817B2 (en) 2019-09-10 2024-02-27 Ticona Llc Polymer composition for laser direct structuring
US11555113B2 (en) 2019-09-10 2023-01-17 Ticona Llc Liquid crystalline polymer composition
WO2021055898A1 (en) 2019-09-20 2021-03-25 Energous Corporation Systems and methods for machine learning based foreign object detection for wireless power transmission
US11381118B2 (en) 2019-09-20 2022-07-05 Energous Corporation Systems and methods for machine learning based foreign object detection for wireless power transmission
CN115104234A (zh) 2019-09-20 2022-09-23 艾诺格思公司 使用多个整流器保护无线电力接收器以及使用多个整流器建立带内通信的系统和方法
US11917753B2 (en) 2019-09-23 2024-02-27 Ticona Llc Circuit board for use at 5G frequencies
US11646760B2 (en) 2019-09-23 2023-05-09 Ticona Llc RF filter for use at 5G frequencies
US10749248B1 (en) 2019-09-23 2020-08-18 Qualcomm Incorporated Antenna module placement and housing for reduced power density exposure
US20220376403A1 (en) * 2019-09-30 2022-11-24 Macdonald, Dettwiler And Associates Corporation Direct radiating array assembly of an antenna
US10693529B1 (en) * 2019-09-30 2020-06-23 Aeroantenna Technology, Inc. Method and apparatus for multiplexing several antenna subsystem signals onto a single RF coaxial cable
MX2022004344A (es) * 2019-10-10 2022-07-19 Galactic Telecom Group Llc Tarjeta de interfaz de red de banda ancha inalámbrica móvil (mwbnic) y k-net.
US20220299594A1 (en) * 2019-10-14 2022-09-22 Google Llc Millimeter wave radar on flexible printed circuit board
US11323164B2 (en) 2019-10-24 2022-05-03 Electronics And Telecommunications Research Institute Communication method and apparatus in cloud radio access network
US11721888B2 (en) 2019-11-11 2023-08-08 Ticona Llc Antenna cover including a polymer composition having a low dielectric constant and dissipation factor
CN110795864B (zh) * 2019-11-13 2022-10-14 成都天锐星通科技有限公司 一种iq电压计算实现方法、电子设备及系统
EP3823162B1 (en) 2019-11-14 2022-07-27 Imec VZW Digital rf circuitry
KR20210061576A (ko) 2019-11-20 2021-05-28 삼성전기주식회사 안테나 장치
WO2021100925A1 (ko) * 2019-11-22 2021-05-27 엘지전자 주식회사 5g 안테나 모듈과 통신 모듈을 구비하는 전자 기기
US11477664B2 (en) * 2019-11-27 2022-10-18 Qualcomm Incorporated Dynamic beam sweep procedure
DE102019132332B3 (de) * 2019-11-28 2021-01-28 Infineon Technologies Ag Verfahren zum Herstellen eines Moduls, Lötkörper mit einem erhöhten Rand zum Herstellen eines Moduls und Verwenden des Lötkörpers zum Herstellen eines Leistungsmoduls
US11165416B2 (en) 2019-12-03 2021-11-02 Apple Inc. Duty cycle and skew measurement and correction for differential and single-ended clock signals
KR20210070137A (ko) * 2019-12-04 2021-06-14 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US11476894B2 (en) 2019-12-10 2022-10-18 AR & NS Investment, LLC Edge communication system with cascaded repeater devices over wired medium
US11038666B1 (en) * 2019-12-11 2021-06-15 Qualcomm Incorporated Open-loop, super fast, half-rate clock and data recovery for next generation C-PHY interfaces
WO2020098822A2 (en) * 2019-12-12 2020-05-22 Alipay (Hangzhou) Information Technology Co., Ltd. Determining action selection policies of an execution device
KR20210074739A (ko) 2019-12-12 2021-06-22 삼성전자주식회사 무선 통신 시스템에서 복수의 대역들에서 신호들을 송신 및 수신하기 위한 장치 및 방법
US10778148B1 (en) * 2019-12-13 2020-09-15 Raytheon Company Gain and sensitivity in a Gilbert switch stage
EP4073905A4 (en) 2019-12-13 2024-01-03 Energous Corp CHARGING PAD WITH GUIDING CONTOURS FOR ALIGNING AN ELECTRONIC DEVICE ON THE CHARGING PAD AND FOR EFFICIENTLY TRANSMITTING NEAR FIELD HIGH FREQUENCY ENERGY TO THE ELECTRONIC DEVICE
US11581640B2 (en) 2019-12-16 2023-02-14 Huawei Technologies Co., Ltd. Phased array antenna with metastructure for increased angular coverage
RU200964U1 (ru) * 2019-12-17 2020-11-20 Федеральное государственное бюджетное образовательное учреждение высшего образования "Владимирский Государственный Университет имени Александра Григорьевича и Николая Григорьевича Столетовых" (ВлГУ) Корректор межсимвольных искажений цифровых сигналов
RU200553U1 (ru) * 2019-12-18 2020-10-29 Федеральное государственное бюджетное учреждение науки Институт проблем передачи информации им. А.А. Харкевича Российской академии наук (ИППИ РАН) Устройство для передачи сигналов с помощью неортогонального множественного доступа с фазовым вращением в wi-fi сетях
US11296040B2 (en) * 2019-12-19 2022-04-05 Intel Corporation Electrostatic discharge protection in integrated circuits
EP3843098A1 (en) 2019-12-23 2021-06-30 IMEC vzw Sign switching circuitry
CN110968714B (zh) * 2019-12-23 2020-11-06 自然资源部国土卫星遥感应用中心 一种卫星遥感影像即时服务方法及即时服务平台
CN110839204B (zh) * 2019-12-23 2020-10-16 华中科技大学 一种irs辅助通信系统的通信优化方法及装置
CN111146536B (zh) * 2019-12-25 2021-02-02 南通大学 一种低通道频率固定高通道频率可调的双工器及设计方法
CN111077521B (zh) * 2019-12-25 2023-07-18 中国科学院上海微系统与信息技术研究所 一种动态检测对象的成像补偿方法、装置、设备和介质
US11424783B2 (en) * 2019-12-27 2022-08-23 Mediatek Inc. Transceiver having radio-frequency front-end circuit, dedicated radio-frequency front-end circuit, and switchable matching circuit integrated in same chip
CN114546029B (zh) * 2019-12-30 2022-12-02 珠海极海半导体有限公司 控制芯片、mcu芯片、mpu芯片及dsp芯片
US10985617B1 (en) * 2019-12-31 2021-04-20 Energous Corporation System for wirelessly transmitting energy at a near-field distance without using beam-forming control
CN113067665B (zh) * 2020-01-02 2022-03-11 海思光电子有限公司 一种编码方法、解码方法和装置
US11095014B2 (en) * 2020-01-07 2021-08-17 Aptiv Technologies Limited Waveguide antenna with integrated temperature management
IL293428A (en) 2020-01-24 2022-07-01 Kyocera Avx Components San Diego Inc A radio frequency (rf) amplifier circuit for antenna systems with a modal antenna
US11430710B2 (en) 2020-01-27 2022-08-30 International Business Machines Corporation Lid/heat spreader having targeted flexibility
US10680694B1 (en) * 2020-01-29 2020-06-09 The Florida International University Board Of Trustees Cross-mixing beamformer
US11374686B2 (en) * 2020-02-04 2022-06-28 Qualcomm Incorporated Parity check bits for non-coherent communication
WO2021156663A1 (en) * 2020-02-05 2021-08-12 Zeku Inc. Radio frequency chips having waveform generators for self-testing
US10892794B1 (en) * 2020-02-06 2021-01-12 Global Unichip Corporation Multi-channel transmission device
US11140633B2 (en) * 2020-02-10 2021-10-05 Samsung Electronics Co., Ltd. Method and apparatus for loopback gain step calibration on RF chain with phase shifter
CN111294003B (zh) * 2020-02-17 2023-05-12 电子科技大学 一种新型宽可变增益低相移可变增益放大器
EP3866356B1 (en) * 2020-02-17 2023-08-23 Rohde & Schwarz GmbH & Co. KG Method of measuring a total radiated power of a device under test as well as test system
TWI773966B (zh) * 2020-02-20 2022-08-11 瑞昱半導體股份有限公司 運作方法以及接收裝置
US11265055B2 (en) * 2020-02-21 2022-03-01 Qualcomm Incorporated Flexible beamforming using frequency-division multiplexing
JP2023515976A (ja) 2020-02-26 2023-04-17 ティコナ・エルエルシー 回路構造体
US11450952B2 (en) 2020-02-26 2022-09-20 Analog Devices International Unlimited Company Beamformer automatic calibration systems and methods
WO2021172614A1 (ko) * 2020-02-26 2021-09-02 엘지전자 주식회사 5g 통신 중계 장치
CN111327317B (zh) * 2020-03-02 2023-03-28 天津智模科技有限公司 一种数模混合神经元电路
WO2021175144A1 (zh) * 2020-03-02 2021-09-10 加特兰微电子科技(上海)有限公司 自动增益控制方法、传感器及无线电器件
TW202135173A (zh) * 2020-03-13 2021-09-16 力成科技股份有限公司 具局部外金屬層的半導體封裝結構及其製法
WO2021184232A1 (en) * 2020-03-18 2021-09-23 Telefonaktiebolaget Lm Ericsson (Publ) Removal of passive intermodulation in antenna systems
US11703881B2 (en) * 2020-03-19 2023-07-18 Logistics And Supply Chain Multi Tech R&D Centre Limited Method of controlling a guide machine and a navigation system
KR20210118615A (ko) 2020-03-23 2021-10-01 삼성전자주식회사 복수의 안테나 모듈을 포함하는 전자 장치 및 그 제어 방법
JP2021158425A (ja) * 2020-03-25 2021-10-07 株式会社村田製作所 高周波モジュール及び通信装置
JP7368291B2 (ja) * 2020-03-27 2023-10-24 京セラ株式会社 通信モジュール、通信システム及び通信モジュールの制御方法
JP2021164022A (ja) * 2020-03-31 2021-10-11 株式会社村田製作所 高周波モジュール及び通信装置
WO2021197645A1 (en) * 2020-04-02 2021-10-07 Telefonaktiebolaget Lm Ericsson (Publ) Antenna array grouping
JP2023519973A (ja) * 2020-04-02 2023-05-15 テレフオンアクチーボラゲット エルエム エリクソン（パブル） アナログビームステアリングのための方法および送信機
CN111490959B (zh) * 2020-04-03 2020-12-01 北京力通通信有限公司 宽带多通道射频收发机iq失衡校正方法、装置及电路
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11356070B2 (en) * 2020-06-01 2022-06-07 Wolfspeed, Inc. RF amplifiers having shielded transmission line structures
KR102149887B1 (ko) * 2020-04-09 2020-09-01 주식회사 영윈 저전력 주파수 대역 감지회로
US11799324B2 (en) 2020-04-13 2023-10-24 Energous Corporation Wireless-power transmitting device for creating a uniform near-field charging area
MX2022012816A (es) 2020-04-14 2023-01-16 Johnstech Int Corporation Sistema de prueba de chip por aire (ota).
US20230204703A1 (en) * 2020-04-17 2023-06-29 Hewlett-Packard Development Company, L.P. Beacon transmission
US11422774B2 (en) 2020-04-21 2022-08-23 International Business Machines Corporation Multiply and accumulate using current division and switching
CN111901766A (zh) * 2020-04-27 2020-11-06 中兴通讯股份有限公司 承载配置、上下文信息管理、释放方法、装置和设备
US11625707B1 (en) * 2020-04-27 2023-04-11 Amazon Technologies, Inc. Mitigating near-field-communication (NFC) antenna interference
CN111504347B (zh) * 2020-04-28 2021-12-17 中国电子科技集团公司第二十八研究所 一种低噪声信号检测系统
CN111510503B (zh) * 2020-04-28 2021-03-26 苏州鱼得水电气科技有限公司 一种采用通信联网平台的指定范围信号控制系统及方法
US11470695B2 (en) * 2020-04-28 2022-10-11 Northrop Grumman Systems Corporation Filter with an enclosure having a micromachined interior using semiconductor fabrication
KR20210133799A (ko) 2020-04-29 2021-11-08 삼성전자주식회사 클럭 및 데이터 복구 장치를 포함하는 데이터 송수신 시스템 및 이의 동작방법
CN113594687B (zh) * 2020-04-30 2022-10-28 Oppo广东移动通信有限公司 天线模组及电子设备
US11652266B2 (en) * 2020-04-30 2023-05-16 Spire Global Subsidiary, Inc. Calibration system for satellite radio receivers operation
IL297262B1 (en) * 2020-04-30 2024-03-01 Kyocera Avx Components San Diego Inc Method and system for controlling an antenna array
KR20210135098A (ko) * 2020-05-04 2021-11-12 삼성전자주식회사 고주파 안테나 모듈 및 이를 이용하는 전자 장치
US11329857B2 (en) * 2020-05-05 2022-05-10 Nanya Technologies Corporation Cellular network
CN113645670A (zh) * 2020-05-11 2021-11-12 苹果公司 5g新无线电的组播广播服务
US11293968B2 (en) 2020-05-12 2022-04-05 Johnstech International Corporation Integrated circuit testing for integrated circuits with antennas
CN111404785A (zh) * 2020-05-13 2020-07-10 袁野 基于云计算的5g移动网络检测系统
US11317502B2 (en) * 2020-05-15 2022-04-26 Raytheon Company PCB cavity mode suppression
US11962098B2 (en) * 2020-05-21 2024-04-16 Qualcomm Incorporated Wireless communications using multiple antenna arrays and a lens array
US11706637B2 (en) * 2020-05-28 2023-07-18 Starry, Inc. Nodes for high frequency fixed wireless access network
CN111769840B (zh) * 2020-06-04 2022-03-29 广州慧智微电子股份有限公司 具有多种工作模式的射频信号处理电路和射频前端单元
US11018688B1 (en) 2020-06-08 2021-05-25 Samsung Electronics Co., Ltd. DTC device and method based on capacitive DAC charging
US11581648B2 (en) 2020-06-08 2023-02-14 The Hong Kong University Of Science And Technology Multi-port endfire beam-steerable planar antenna
CN116325366A (zh) 2020-06-11 2023-06-23 斯凯吉格有限责任公司 多波束波束成形前端无线收发器用天线系统
CN111756418B (zh) * 2020-06-17 2021-10-26 电子科技大学 一种基于接收空间调制的无线数能同传方法
TWI743841B (zh) * 2020-06-17 2021-10-21 啟碁科技股份有限公司 抑制無線功率變化之方法及其裝置
CN111786082B (zh) * 2020-06-19 2021-09-07 深圳国人通信技术服务有限公司 一种小型化5g基站
CN111756897A (zh) * 2020-06-22 2020-10-09 联想(北京)有限公司 一种电子设备
US11283510B2 (en) * 2020-06-24 2022-03-22 AR & NS Investment, LLC Phase noise removal in a network of radio frequency (RF) repeaters
US11711126B2 (en) * 2020-06-24 2023-07-25 AR & NS Investment, LLC Wireless communication system based on mmWave RF repeaters
US11177872B1 (en) 2020-06-24 2021-11-16 AR & NS Investment, LLC Managing a network of radio frequency (RF) repeater devices
EP3930204A1 (en) * 2020-06-27 2021-12-29 Pharrowtech BV A structure for distributing radio frequency signals
TWI742755B (zh) * 2020-07-09 2021-10-11 台達電子工業股份有限公司 波束成形系統及波束產生器
US11373965B2 (en) 2020-07-17 2022-06-28 Northrop Grumman Systems Corporation Channelized filter using semiconductor fabrication
US20220029688A1 (en) * 2020-07-24 2022-01-27 Qualcomm Incorporated Switching between beamforming modes
CN111834735B (zh) * 2020-07-28 2022-09-27 武汉虹信科技发展有限责任公司 一种阵列天线及基站设备
JP7322832B2 (ja) 2020-07-29 2023-08-08 信越半導体株式会社 量子コンピュータ用半導体装置の製造方法
CN111816234B (zh) * 2020-07-30 2023-08-04 中科南京智能技术研究院 一种基于sram位线同或的电压累加存内计算电路
JP2022025914A (ja) * 2020-07-30 2022-02-10 株式会社ジャパンディスプレイ フェーズドアレイアンテナの駆動方法及び反射板の駆動方法
CN112165350B (zh) * 2020-08-24 2022-04-12 中国电子科技集团公司第二十九研究所 一种面向中低轨卫星下行相控阵捷变波束控制装置及方法
CN114143705B (zh) * 2020-09-02 2024-03-26 蓝色创源(北京)科技有限公司 测向方法、设备、系统及存储介质
CN111913162B (zh) * 2020-09-04 2023-02-24 内蒙古工业大学 射频干扰检测方法及装置、射频干扰抑制方法及装置
US11706828B2 (en) 2020-09-15 2023-07-18 Electronics And Telecommunications Research Institute Method and apparatus for supporting terminal relay
CN114285683B (zh) 2020-09-18 2023-03-24 华为技术有限公司 一种批量配置家居设备的方法及设备
US11700530B2 (en) * 2020-09-21 2023-07-11 Cogitari, Inc. Radio frequency threat detection
US11296802B1 (en) 2020-09-24 2022-04-05 Apple Inc. Wireless circuitry with self-calibrated harmonic rejection mixers
US11502391B2 (en) 2020-09-24 2022-11-15 Apple Inc. Electronic devices having differentially-loaded millimeter wave antennas
CN116235413A (zh) * 2020-09-28 2023-06-06 华为技术有限公司 带混频器的三相/六相lo发生器
CN112182892B (zh) * 2020-09-30 2024-01-02 西安空间无线电技术研究所 一种基于分段仿射的功率放大器行为建模方法及装置
US11863224B2 (en) 2020-10-02 2024-01-02 Apple Inc. Multi-layer matching structures for high frequency signal transmission
US11588225B2 (en) * 2020-10-14 2023-02-21 Bae Systems Information And Electronic Systems Integration Inc. Low profile antenna
KR20220050364A (ko) 2020-10-16 2022-04-25 한국전자통신연구원 셀-탈피 대규모 mimo 전송 방법 및 이를 위한 장치
TWI738551B (zh) * 2020-10-28 2021-09-01 中華汽車工業股份有限公司 可插拔的車載控制裝置、車輛控制系統及車輛控制方法
CN112350065A (zh) * 2020-10-30 2021-02-09 昆山国显光电有限公司 显示面板、显示装置和显示面板的制作方法
US11431422B2 (en) * 2020-11-05 2022-08-30 Electronics And Telecommunications Research Institute Calibration method for cooperative transmission of cell-free wireless network, and apparatus therefor
CA3178295A1 (en) * 2020-11-06 2022-05-12 Dejero Labs Inc. System and method for housing antennas
CN112421240B (zh) * 2020-11-09 2022-03-25 重庆两江卫星移动通信有限公司 一种基于法拉第旋转的单通道波束扫描装置及方法
WO2022099015A1 (en) * 2020-11-09 2022-05-12 Commscope Technologies Llc Systems and methods for planning and operating radios controlled by a spectrum access system
KR102519357B1 (ko) * 2020-11-18 2023-05-03 (주)에프알텍 O-RAN 프론트홀의 5G mmWave 광대역 빔포밍 MIMO 서비스 방법과 그 장치
CN112467399B (zh) * 2020-11-18 2021-12-28 厦门大学 正馈激励多频点新型圆极化毫米波宽带平面反射阵列天线
KR20220069587A (ko) * 2020-11-20 2022-05-27 삼성전자주식회사 복수의 안테나를 포함하는 전자 장치 및 그 운용 방법
FI130399B (en) * 2020-11-23 2023-08-14 Saab Ab Receiver system
US11539383B2 (en) 2020-11-23 2022-12-27 Swiftlink Technologies Co., Ltd. Bidirectional image-rejection active array with reduced LO requirement
CN112532307B (zh) * 2020-11-30 2022-07-29 中国空间技术研究院 一种高通量卫星有效载荷在轨测试系统及方法
WO2022120461A1 (en) * 2020-11-30 2022-06-16 Macdonald, Dettwiler And Associates Corporation Direct radiating array ("dra") antenna, method of assembling a dra antenna, and system for managing heat generated by a dra antenna
JP2023552381A (ja) * 2020-12-02 2023-12-15 テクトロニクス・インコーポレイテッド フェーズド・アレイ無線試験
KR20220078331A (ko) * 2020-12-03 2022-06-10 삼성전자주식회사 안테나 모듈을 포함하는 전자 장치
CN113113774A (zh) * 2020-12-04 2021-07-13 西安电子科技大学 一种宽带波束扫描反射阵天线
US11218225B1 (en) 2020-12-07 2022-01-04 Marvell Asia Pte, Ltd. Analog receiver equalizer architectures for high-speed wireline and optical applications
CN112615646B (zh) * 2020-12-09 2022-06-17 中国科学院新疆天文台 一种射电天文接收机使用的四通道中频均衡放大模块
CN112492648B (zh) * 2020-12-18 2021-07-02 深圳市微网力合信息技术有限公司 一种数据丢包处理方法、系统及终端
KR102405623B1 (ko) * 2020-12-24 2022-06-07 아주대학교산학협력단 안테나 모듈 및 그 제어 방법
TWI819264B (zh) * 2020-12-25 2023-10-21 立積電子股份有限公司 射頻裝置及其電壓產生與諧波抑制器
CN112738841B (zh) * 2020-12-28 2022-05-13 四川天邑康和通信股份有限公司 一种5g基站中ssb波束动态配置方法及5g基站
US20220209834A1 (en) * 2020-12-29 2022-06-30 Skyworks Solutions, Inc. Beamforming communication system with crossbar switch
US11070351B1 (en) * 2020-12-31 2021-07-20 Faraday Technology Corp. Controller and method for data communication
US11381266B1 (en) * 2020-12-31 2022-07-05 Iridium Satellite Llc Wireless communication with interference mitigation
JP2022107522A (ja) * 2021-01-08 2022-07-21 三星ディスプレイ株式會社 位相調整方法およびシステム
KR102433783B1 (ko) * 2021-01-15 2022-08-19 한국과학기술원 광대역 시스템의 단일 반송파 기반 하이브리드 빔포밍 방법 및 장치
US11480992B1 (en) 2021-01-21 2022-10-25 Qualcomm Incorporated Techniques for phase shift reduction in a single crystal multiple output clock system
JP2022112306A (ja) 2021-01-21 2022-08-02 富士通株式会社 無線通信装置
IT202100001301A1 (it) * 2021-01-25 2022-07-25 St Microelectronics Srl Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente
CN112671383B (zh) * 2021-01-31 2022-08-23 山西大学 一种频率可连续调谐的激光相位快速锁定装置
TWI774231B (zh) * 2021-02-05 2022-08-11 瑞昱半導體股份有限公司 聲音輸入輸出系統及噪音消除電路
US11374614B1 (en) * 2021-02-12 2022-06-28 Charter Communications Operating, Llc In-device coexistence for new radio
US11728559B2 (en) * 2021-02-18 2023-08-15 Ticona Llc Polymer composition for use in an antenna system
KR20230147152A (ko) * 2021-02-18 2023-10-20 티코나 엘엘씨 안테나 시스템에 사용하기 위한 중합체 조성물
EP4298737A1 (en) 2021-02-24 2024-01-03 BlueHalo LLC System and method for a digitally beamformed phased array feed
TWI754551B (zh) * 2021-02-24 2022-02-01 友達光電股份有限公司 主動相位陣列
CN112910513B (zh) * 2021-03-03 2022-04-15 立讯精密工业（昆山）有限公司 智能天线系统和通信方法
CN113028238B (zh) * 2021-03-03 2022-06-14 操璐 一种无线路由器增强定向信号传送的支架
WO2022191855A1 (en) * 2021-03-12 2022-09-15 Johnstech International Corporation Integrated circuit testing for integrated circuits with antennas
US20220303106A1 (en) * 2021-03-18 2022-09-22 National Taiwan University Scalable phased-array system for wireless systems
US11843175B2 (en) 2021-03-19 2023-12-12 Google Llc Three-dimensional antenna module for transmitting and receiving electromagnetic millimeter waves
US20220311131A1 (en) * 2021-03-29 2022-09-29 M2SL Corporation Communication system with portable interface mechanism and method of operation thereof
WO2022209750A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2022209737A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2022214974A1 (en) * 2021-04-05 2022-10-13 Radsee Technologies Ltd Antenna arrays
CN113504508B (zh) * 2021-04-13 2023-11-17 惠州市德赛西威智能交通技术研究院有限公司 一种改善雷达低频包络及rcta镜像目标检测的方法
DK4075334T3 (da) * 2021-04-14 2024-02-12 Yocto Tech S L Fremgangsmåde til trådløs modtagelse og transmission af elektromagnetisk stråling og elektronisk udstyr dertil
US11368277B1 (en) 2021-04-21 2022-06-21 Apple Inc. Accurate sign change for radio frequency transmitters
TWI763457B (zh) * 2021-04-23 2022-05-01 新唐科技股份有限公司 波形產生電路
CN113156225B (zh) * 2021-04-25 2022-05-27 上海航天测控通信研究所 一种深空高增益天线在轨指向校准方法
KR20220149273A (ko) * 2021-04-30 2022-11-08 삼성전자주식회사 무선 주파수 집적 회로 및 상기 집적 회로를 포함하는 통신 장치
CN113282524B (zh) * 2021-05-08 2022-08-16 重庆大学 一种缓存分片的配置方法、装置以及存储介质
CN113300717B (zh) * 2021-05-19 2022-06-10 西南交通大学 一种基于码率自适应的高效化ldpc编码器电路
US11411596B1 (en) 2021-05-24 2022-08-09 Apple Inc. Transmit-receive switch with harmonic distortion rejection and electrostatic discharge protection
CN113311397B (zh) * 2021-05-25 2023-03-10 西安电子科技大学 基于卷积神经网络的大型阵列快速自适应抗干扰方法
CN113471186B (zh) * 2021-05-31 2023-08-29 西南电子技术研究所（中国电子科技集团公司第十研究所） 卫星通信多通道射频收发接口单元3d集成封装架构
US11923621B2 (en) 2021-06-03 2024-03-05 Apple Inc. Radio-frequency modules having high-permittivity antenna layers
US11646501B2 (en) 2021-06-03 2023-05-09 Apple Inc. Electronic devices having antennas with hybrid substrates
KR20220163726A (ko) * 2021-06-03 2022-12-12 삼성전자주식회사 커넥터 구조체 및 이를 포함하는 전자 장치
US20230396405A1 (en) * 2021-06-14 2023-12-07 David E. Newman Polarization Encoding for High-Density 5G/6G Communication
US20220407516A1 (en) * 2021-06-17 2022-12-22 Texas Instruments Incorporated Soft handover in a coupled dual-oscillator system
CN113552539A (zh) * 2021-06-22 2021-10-26 珠海市海米软件技术有限公司 一种提高毫米波雷达收发隔离度的谐振电磁解耦构件
CN113590418A (zh) * 2021-07-06 2021-11-02 合肥联宝信息技术有限公司 一种螺丝锁附状态的检测方法、装置及存储介质
CN113688589B (zh) * 2021-07-15 2023-05-02 电子科技大学 一种电磁热可靠性寿命分析方法
CN115642925A (zh) * 2021-07-19 2023-01-24 创未来科技股份有限公司 射频传输器以及用于发射射频输出信号的方法
CN115642928A (zh) * 2021-07-19 2023-01-24 华为技术有限公司 射频收发信机、射频收发信机用连接组件及射频收发系统
US20230057702A1 (en) * 2021-08-19 2023-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
TWI777741B (zh) * 2021-08-23 2022-09-11 欣興電子股份有限公司 內埋元件基板及其製作方法
US20230070175A1 (en) * 2021-09-09 2023-03-09 Mobix Labs, Inc. Dual-polarized magneto-electric dipole with simultaneous dual-band operation capability
CN113708785B (zh) * 2021-09-15 2023-06-16 许昌学院 一种大数据网络传输抗干扰系统
WO2023049662A1 (en) * 2021-09-22 2023-03-30 Jabil Inc. Double back drill via for low cost pcb mmwave phased array antennas
WO2023049663A1 (en) * 2021-09-22 2023-03-30 Jabil Inc. Horn aperture for a simplified mmwave phased array antenna
WO2023048613A1 (en) * 2021-09-24 2023-03-30 Beammwave Ab An electronic device, a method, a computer program product, and a single-chip radio
WO2023057884A2 (en) * 2021-10-05 2023-04-13 Divya Gudapati Dual polarized sub-ghz 5g base station antenna for low mobility n-urban applications
TW202316824A (zh) 2021-10-14 2023-04-16 財團法人工業技術研究院 類比式陣列天線波束成型器及其運作方法
CN114256603A (zh) * 2021-10-14 2022-03-29 南京理工大学 频率可调自振荡有源天线
CN114171885B (zh) * 2021-11-30 2023-06-27 南京国睿防务系统有限公司 一种高机动的大口径米波超轻型展开天线
US11687483B1 (en) * 2021-12-05 2023-06-27 Western Digital Technologies, Inc. Embedded physical layers with passive interfacing for configurable integrated circuits
CN113866708B (zh) * 2021-12-06 2022-03-25 青岛鼎信通讯股份有限公司 一种基于智能断路器的电能表计量误差分析方法
TWI790857B (zh) 2021-12-15 2023-01-21 財團法人工業技術研究院 差動式電容裝置與差動式電容校準方法
CN114510268B (zh) * 2021-12-24 2022-09-20 中国人民解放军战略支援部队航天工程大学 一种基于gpu实现下变频中单精度浮点数累积误差控制方法
TWI833142B (zh) 2021-12-24 2024-02-21 啓碁科技股份有限公司 通訊裝置
US11916398B2 (en) 2021-12-29 2024-02-27 Energous Corporation Small form-factor devices with integrated and modular harvesting receivers, and shelving-mounted wireless-power transmitters for use therewith
CN114334919A (zh) * 2021-12-29 2022-04-12 中国工程物理研究院电子工程研究所 一种基于晶圆级封装工艺的波导过渡结构
US11901977B2 (en) * 2022-01-14 2024-02-13 Bae Systems Information And Electronic Systems Integration Inc. Delay compensated analog beam forming network
US11891808B2 (en) 2022-01-19 2024-02-06 Oatey Co. Roof flashing
WO2023146441A1 (en) * 2022-01-26 2023-08-03 Telefonaktiebolaget Lm Ericsson (Publ) Calibration for wireless communication network
WO2023149042A1 (ja) * 2022-02-03 2023-08-10 株式会社村田製作所 アンテナモジュール、アンテナシステム、及び電波受信方法
US11736320B2 (en) * 2022-02-14 2023-08-22 Ultralogic 6G, Llc Multiplexed amplitude-phase modulation for 5G/6G noise mitigation
TWI792922B (zh) * 2022-02-16 2023-02-11 和碩聯合科技股份有限公司 測試系統
KR102566968B1 (ko) * 2022-02-16 2023-08-14 한국과학기술원 단일 믹서를 구비한 무선 송수신기
WO2023155018A1 (en) * 2022-02-18 2023-08-24 Macdonald, Dettwiler And Associates Corporation Direct radiating array antenna assembly
WO2023158842A1 (en) * 2022-02-18 2023-08-24 Georgia Tech Research Corporation Hybrid complementary bi-directional amplifier and device
CN114500200B (zh) * 2022-02-22 2023-01-17 苏州大学 数字信号处理方法、动态均衡方法、装置、介质以及设备
CN114553153A (zh) * 2022-02-28 2022-05-27 电子科技大学 一种幅相独立可调的模拟预失真线性化器
US11953639B2 (en) * 2022-03-17 2024-04-09 Halliburton Energy Services, Inc. Cross-component response interpolation for coaxially oriented antennas in an electromagnetic tool
US11515993B1 (en) * 2022-03-18 2022-11-29 UTVATE Corporation Antenna lattice for single-panel full-duplex satellite user terminals
CN114710121B (zh) * 2022-03-25 2024-01-26 北京中科飞鸿科技股份有限公司 一种超宽带小型化上下变频器
CN117157893A (zh) * 2022-03-29 2023-12-01 吉欧平台有限公司 大规模mimo无线电单元的rf前端模块的系统及设计方法
WO2023187514A1 (en) * 2022-03-29 2023-10-05 Jio Platforms Limited System and design method of high speed transceiver board (hstb) of a massive mimo radio unit
WO2023187576A1 (en) * 2022-03-31 2023-10-05 Jio Platforms Limited System and design method of integrated macro next generation radio unit
TWI806542B (zh) * 2022-04-11 2023-06-21 晶豪科技股份有限公司 用於聲音訊號處理之雜訊抑制的設備
CN114726425B (zh) * 2022-04-14 2023-06-09 哈尔滨工业大学（深圳） 基于移相器开关控制的波束成形方法、装置、无线通信系统及存储介质
KR20230150690A (ko) * 2022-04-22 2023-10-31 삼성전자주식회사 안테나 어레이의 편파들 간 디커플링을 위한 정합 네트워크 및 이를 포함하는 전자 장치
CN114978384B (zh) * 2022-04-29 2023-05-30 南京邮电大学 一种超高频频段室内办公室无线信道小尺度参数建模方法
TWI822030B (zh) * 2022-05-05 2023-11-11 律芯科技股份有限公司 雜訊整型式數位自動增益控制系統
US11901909B2 (en) * 2022-05-20 2024-02-13 Qualcomm Incorporated Dynamic range adjustment for analog-to-digital converter (ADC)
TWI804325B (zh) * 2022-05-20 2023-06-01 國立勤益科技大學 可變資料之窄頻多通道通訊系統
WO2023229170A1 (ko) * 2022-05-23 2023-11-30 삼성전자 주식회사 무선 통신 시스템에서 도허티 전력 증폭기 및 이를 포함하는 전자 장치
DE102022205483A1 (de) 2022-05-31 2023-11-30 Rolls-Royce Deutschland Ltd & Co Kg Schnelles Schalten von Transistoren in einem Wandler mit begrenzter Kapazität
CN115209519B (zh) * 2022-06-02 2024-01-26 四川大学 短帧开环结构的无线时间同步设备
WO2023245274A1 (en) * 2022-06-22 2023-12-28 Huawei Technologies Canada Co., Ltd. Tightly-coupled antenna array and method thereof
CN115225114B (zh) * 2022-07-11 2024-03-22 北京航天科工世纪卫星科技有限公司 一种弹载跳频通信体制全向电扫描射频组件
CN115133280B (zh) * 2022-07-27 2024-04-19 重庆邮电大学 一种差分宽带滤波天线
CN115455886B (zh) * 2022-08-05 2023-04-11 上海移柯通信技术股份有限公司 Pcb板设计方法、pcb板、电子设备、存储介质及终端
CN115117583B (zh) * 2022-08-09 2023-09-19 广东环波新材料有限责任公司 一种基于ltcc的小型化超宽带巴伦
CN115549789B (zh) * 2022-08-12 2023-05-12 广州致远仪器有限公司 基于光纤的信号传输系统及测量设备
CN115348689B (zh) * 2022-08-19 2024-04-30 江西山水光电科技股份有限公司 一种5g基站
CN115279038B (zh) * 2022-09-26 2022-12-27 深圳国人无线通信有限公司 一种适用于高速信号传输的布线方法和pcb板
WO2024074852A1 (en) * 2022-10-07 2024-04-11 Argo Semiconductors SA Analog front end for massive multiple input, multiple output (mmimo) communication systems
TWI823731B (zh) * 2022-12-28 2023-11-21 國立清華大學 前饋等化器及使用其的電壓模態信號發射器
CN116500549B (zh) * 2023-06-28 2023-11-07 南京邮电大学 一种基于ltcc的四通道x波段三维堆叠结构tr组件
CN116707575B (zh) * 2023-07-27 2023-09-29 为准（北京）电子科技有限公司 射频端口电路和通信装置
CN117200980B (zh) * 2023-09-08 2024-04-05 广州天力能科技有限公司 一种电数字数据传输芯片电路
CN116914447B (zh) * 2023-09-14 2023-12-22 成都锐芯盛通电子科技有限公司 一种双频段多通道sip模块
CN117039459B (zh) * 2023-10-09 2023-12-12 成都智芯雷通微系统技术有限公司 一种用于毫米波有源相控阵的高集成度t/r组件
CN117543225B (zh) * 2024-01-08 2024-04-12 成都恪赛科技有限公司 一种毫米波tr组件、吸波材料切割装置及方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR408E (fr) 1902-02-08 1902-12-29 Driancourt Georges Appareil continu pour la fabrication des vins et cidres mousseux
US4838475A (en) 1987-08-28 1989-06-13 Motorola, Inc. Method and apparatus for EMI/RFI shielding an infrared energy reflow soldered device
GB9016854D0 (en) * 1990-08-01 1994-09-21 Secr Defence Radiation sensor
US5231406A (en) 1991-04-05 1993-07-27 Ball Corporation Broadband circular polarization satellite antenna
EP0542181B1 (en) 1991-11-12 2005-05-11 Dyno Nobel Inc. Cast primer and small-diameter explosive composition and process for the manufacture thereof
US6215454B1 (en) 1998-02-20 2001-04-10 Qualcomm, Inc. Multi-layered shielded substrate antenna
JP2000307322A (ja) 1999-04-20 2000-11-02 Murata Mfg Co Ltd 高周波回路装置およびそれを用いた通信機
US7994996B2 (en) * 1999-11-18 2011-08-09 TK Holding Inc., Electronics Multi-beam antenna
JP2002033419A (ja) * 2000-07-14 2002-01-31 Sharp Corp 高周波モジュールおよび高周波モジュールの製造方法
CA2438384A1 (en) * 2001-02-14 2002-08-22 Comsat Corporation Wide-band modular mems phased array
JP2003309423A (ja) * 2002-04-15 2003-10-31 Murata Mfg Co Ltd アンテナ一体型高周波回路モジュール
US6867746B2 (en) 2002-06-03 2005-03-15 Kaga Electronics Co., Ltd. Combined EMI shielding and internal antenna for mobile products
DE10242526B4 (de) * 2002-09-12 2004-12-09 Daimlerchrysler Ag Fahrzeugteile aus Kunststoff mit integrierten Antennenelementen sowie Verfahren zu deren Herstellung und Verwendung der Fahrzeugteile
KR100846872B1 (ko) 2006-11-17 2008-07-16 한국전자통신연구원 유전체 도파관 대 전송선의 밀리미터파 천이 장치
JP5175334B2 (ja) 2007-04-05 2013-04-03 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 偏波依存ビーム幅調整器
SE532279C2 (sv) * 2008-04-11 2009-12-01 Powerwave Technologies Sweden Förbättrad antennisolation
WO2012125186A1 (en) * 2011-03-15 2012-09-20 Intel Corporation Conformal phased array antenna with integrated transceiver
US8759950B2 (en) 2011-05-05 2014-06-24 Intel Corporation Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same
US8901688B2 (en) * 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
WO2012167283A2 (en) 2011-06-02 2012-12-06 Brigham Young University Planar array feed for satellite communications
JP5730159B2 (ja) 2011-08-25 2015-06-03 京セラ株式会社 アンテナ基板およびアンテナモジュール
US8818457B2 (en) 2011-09-21 2014-08-26 Broadcom Corporation Antenna having polarization diversity
US20130293420A1 (en) * 2012-05-07 2013-11-07 Wilocity Ltd. Techniques for maximizing the size of an antenna array per radio module
US9325056B2 (en) 2012-09-11 2016-04-26 Alcatel Lucent Radiation efficient integrated antenna
US9196951B2 (en) 2012-11-26 2015-11-24 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas
EP3020091A1 (en) 2013-07-08 2016-05-18 Qualcomm Incorporated Techniques for operating phased array antennas in millimeter-wave radio modules
US10516214B2 (en) * 2013-11-05 2019-12-24 Si2 Technologies, Inc. Antenna elements and array
JP6279754B2 (ja) 2013-12-09 2018-02-14 インテル コーポレイション パッケージングされたダイ用のセラミック上アンテナ
CN203617426U (zh) * 2013-12-17 2014-05-28 北京无线电计量测试研究所 一种用于近距离主动式毫米波成像系统的天线阵列
US9620464B2 (en) * 2014-08-13 2017-04-11 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
US9917707B2 (en) 2014-09-11 2018-03-13 The Hong Kong University Of Science And Technology Adaptive cascaded equalization circuits with configurable roll-up frequency response for spectrum compensation
WO2016067969A1 (ja) 2014-10-31 2016-05-06 株式会社村田製作所 アンテナモジュール及び回路モジュール
US9461001B1 (en) 2015-07-22 2016-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
US20170141938A1 (en) 2015-11-12 2017-05-18 Futurewei Technologies, Inc. High Performance PIM Cancellation With Feed Forward Structure
CN105356051B (zh) * 2015-11-16 2018-02-23 中国电子科技集团公司第十研究所 大功率导引头瓦式有源相控阵天线
DE112017006442T5 (de) 2016-12-21 2019-09-19 Intel Corporation Drahtlose kommunikationstechnologie, einrichtungen und verfahren

Also Published As

Publication number Publication date
WO2018119153A2 (en) 2018-06-28
US20220384956A1 (en) 2022-12-01
JP7089519B2 (ja) 2022-06-22
JP7441269B2 (ja) 2024-02-29
DE112017006442T5 (de) 2019-09-19
TW201838352A (zh) 2018-10-16
EP3560111A2 (en) 2019-10-30
US20230145401A1 (en) 2023-05-11
US20200091608A1 (en) 2020-03-19
TW202345532A (zh) 2023-11-16
KR102635791B1 (ko) 2024-02-08
JP2020507230A (ja) 2020-03-05
CN110447146A (zh) 2019-11-12
KR20190089955A (ko) 2019-07-31
WO2018119153A3 (en) 2019-03-14
JP2022130459A (ja) 2022-09-06
US11955732B2 (en) 2024-04-09
US11424539B2 (en) 2022-08-23
TWI782936B (zh) 2022-11-11
EP3560111A4 (en) 2020-12-02

Similar Documents

Publication Publication Date Title
JP7441269B2 (ja) 無線通信技術、装置及び方法
Huo et al. 5G cellular user equipment: From theory to practical hardware design
Yang et al. Digital beamforming-based massive MIMO transceiver for 5G millimeter-wave communications
Rappaport et al. State of the art in 60-GHz integrated circuits and systems for wireless communications
US9912071B2 (en) Quasi-yagi-type antenna
US11528066B2 (en) Non-orthogonal multiple-access and multi-finger beamforming
Sadhu et al. A 250-mW 60-GHz CMOS transceiver SoC integrated with a four-element AiP providing broad angular link coverage
EP3840042A1 (en) Integrated circuit dies with organic interconnect layers and related structures
US20220199556A1 (en) Package system and package
Li et al. Design and implementation of an active array antenna with remote controllable radiation patterns for mobile communications
US20220320712A1 (en) Package Antenna Apparatus and Wireless Communication Apparatus
US9602127B1 (en) Devices and methods for pyramid stream encoding
EP4033608A1 (en) Antenna structure and electronic device comprising same
De Domenico et al. Making 5G millimeter-wave communications a reality [Industry Perspectives]
Kraemer Wireless 100 Gbps and beyond: architectures, approaches and findings of German Research Foundation (DFG) Priority Programme SPP1655: preface, contents, list of tables, list of figures, bibliography
Meyer et al. The state of the art in beyond 5G distributed massive multiple-input multiple-output communication system solutions
Kraemer et al. Wireless 100 Gbps And Beyond
Charles A calibrated phase and amplitude control system for phased-array transmitters
US20230299491A1 (en) Antenna module and manufacturing method thereof
Wang Interpolation based wideband beamforming frontends for 5G millimetre wave communication
Chang et al. Implementation of Hardware and Software Platforms
KR20230036791A (ko) 안테나 모듈 및 안테나 모듈을 포함하는 전자 장치
FLORIDA UNIV GAINESVILLE OFFICE OF RESEARCH Integrated Micronode Research

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240306