CN116235413A - 带混频器的三相/六相lo发生器 - Google Patents

带混频器的三相/六相lo发生器 Download PDF

Info

Publication number
CN116235413A
CN116235413A CN202180066438.8A CN202180066438A CN116235413A CN 116235413 A CN116235413 A CN 116235413A CN 202180066438 A CN202180066438 A CN 202180066438A CN 116235413 A CN116235413 A CN 116235413A
Authority
CN
China
Prior art keywords
signals
mixer
baseband
mode
signal generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180066438.8A
Other languages
English (en)
Inventor
拉里·康奈尔
蒂莫西·麦克休
布莱恩·伊尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN116235413A publication Critical patent/CN116235413A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
    • H03K5/15033—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a chain of bistable devices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Transceivers (AREA)

Abstract

本发明描述了用于在RF发射机和接收机中实现的电路。在一种实现方式中，所述电路可以包括时钟信号发生器、逻辑门控制信号发生器、基带信号处理器、耦合到所述基带信号处理器和多个逻辑门的混频器，以及以通信方式耦合到所述时钟信号发生器和所述混频器的控制器。所述控制器用于在第一模式和第二模式之间切换，其中，在所述第一模式下，所述控制器用于控制所述时钟信号发生器将时钟频率设置为值c1，在所述第二模式下，所述控制器用于控制所述时钟信号发生器将时钟频率设置为值c2，其中，c2与c1不同。

Description

带混频器的三相/六相LO发生器
交叉引用
本申请要求于2020年9月28日提交的申请号为63/084,464的美国临时申请的优先权的权益，其全部内容通过引用并入在本申请中。
技术领域
本申请涉及蜂窝通信技术领域，尤其涉及一种通信方法及相关设备。
背景技术
在无线/有线终端中，例如，在蜂窝电话或Wi-Fi设备中，多相本地振荡器(localoscillator，LO)生成用于射频(radio frequency，RF)发射和接收。
在支持长期演进(Long-Term Evolution，LTE)标准的终端的发射信号路径中，三阶反互调(third order counter-intermodulation，CIM3)积可能是受保护频段中杂散发射的重要影响因素，特别是在发射功率集中在分配带宽边缘处的单个资源块中的情况下。这可以通过收发机中的上变频混频器的谐波抑制架构来解决。在一些实现方式中，上变频混频器保留传统正交混频器的四相基带输入，在本地振荡器(local oscillator，LO)路径中采取各种技术(包括重叠LO波形，有时还包括信号路径中的缩放因子)，并且要求数字控制振荡器(digitally controlled oscillator，DCO)以LO频率的两倍或两倍以上频率来操作。
发明内容
本说明书涉及射频(radio frequency，RF)发射机和接收机以及发射和接收射频的方法。
本说明书中描述的主题的第一方面可以体现在一种射频(radio frequency，RF)接收机中。所述RF接收机包括：时钟信号发生器，用于生成具有时钟频率的时钟信号；逻辑门控制信号发生器，用于生成多个控制信号；多个逻辑门，分别用于根据所述时钟信号和所述多个控制信号中的一个控制信号，生成本地振荡器信号；耦合到基带信号处理器和所述多个逻辑门的混频器，用于生成传出射频(radio frequency，RF)信号，其中，所述混频器用于将所述多个逻辑门生成的所述多个本地振荡器信号分别与所述基带发生器生成的多个基带信号进行混频，以生成所述传出RF信号；以通信方式耦合到所述时钟信号发生器和所述混频器的控制器，其中，所述控制器用于控制所述时钟信号发生器和所述混频器在第一模式和第二模式之间切换。在所述第一模式下，所述控制器用于控制所述时钟信号发生器将所述时钟频率设置为值c1，并且控制所述混频器将所述多个本地振荡器信号分别与所述多个基带信号中的第一基带信号进行混频。在所述第二模式下，所述控制器用于控制(1)所述时钟信号发生器将所述时钟频率设置为值c2，并且控制(2)所述混频器将所述多个本地振荡器信号分别与所述多个基带信号中的第二基带信号进行混频，其中，c2与c1不同，所述多个基带信号中的所述第二基带信号与所述多个基带信号中的所述第一基带信号不同。
在一些实现方式中，c1等于2c2。
在一些实现方式中，所述多个控制信号相互异相。
在一些示例中，所述时钟信号发生器与所述多个逻辑门断开连接，所述多个逻辑门的输入被拉至电源或接地。
在一些实现方式中，所述多个逻辑门包括一个或多个与门、一个或多个与非门，或一个或多个与门和一个或多个与非门的组合。
在一些实现方式中，所述逻辑门控制信号发生器包括多个触发器，所述多个触发器和所述一个或多个与非门构成三分频电路。
在一些示例中，所述多个控制信号是非重叠的。
在一些实现方式中，所述LO信号在所述第一模式和所述第二模式下都由单个LO电路生成；在所述第一模式下，输入时钟频率是所述混频器的输出频率的3倍；在所述第二模式中，所述输入时钟频率是所述混频器的所述输出频率的1.5倍。
本说明书中描述的主题的第二方面可以体现在一种射频(radio frequency，RF)接收机中。所述RF接收机包括：时钟信号发生器，用于生成具有时钟频率的时钟信号；逻辑门控制信号发生器，用于生成多个控制信号；多个逻辑门，分别用于根据所述时钟信号和所述多个控制信号中的一个控制信号，生成本地振荡器信号；耦合到基带信号处理器和所述多个逻辑门的混频器，其中，所述混频器用于将所述多个逻辑门生成的所述多个本地振荡器信号与接收到的RF信号进行混频，以生成多个下变频基带信号；所述基带信号处理器，用于根据所述多个下变频基带信号生成一个或多个输出信号，其中，所述多个下变频基带信号从所述混频器接收并且相互异相；以通信方式耦合到所述时钟信号发生器和所述混频器的控制器，其中，所述控制器用于控制所述时钟信号发生器和所述混频器在第一模式和第二模式之间切换。在所述第一模式下，所述控制器用于控制所述时钟信号发生器将所述时钟频率设置为值c1，并且控制所述混频器将所述多个本地振荡器信号分别与所述接收到的信号进行混频。在所述第二模式下，所述控制器用于控制所述时钟信号发生器将所述时钟频率设置为值c2，并且控制所述混频器将所述多个本地振荡器信号分别与所述接收到的信号进行混频，其中，c2与c1不同。
在一些实现方式中，c1等于2c2。
在一些示例中，所述多个控制信号相互异相。
在一些实现方式中，在所述第二模式下，所述时钟信号发生器与所述多个逻辑门断开连接，所述多个逻辑门的输入被拉至电源或接地。
在一些实现方式中，所述多个逻辑门包括一个或多个与门、一个或多个与非门，或一个或多个与门和一个或多个与非门的组合。
在一些实现方式中，所述逻辑门控制信号发生器包括多个触发器，所述多个触发器和所述一个或多个与非门构成三分频电路。
本说明书中描述的主题的第三方面可以体现在一种生成RF信号的方法中。所述方法包括：基带信号处理器生成相互异相的多个基带信号；时钟信号发生器生成具有时钟频率的时钟信号；逻辑门控制信号发生器生成多个控制信号；多个逻辑门中的每个逻辑门根据所述时钟信号和所述多个控制信号中的一个控制信号，生成本地振荡器信号；耦合到所述基带信号处理器和所述多个逻辑门的混频器生成传出射频(radio frequency，RF)信号，其中，所述混频器用于将所述多个逻辑门生成的所述多个本地振荡器信号分别与所述基带发生器生成的所述多个基带信号进行混频，以生成所述传出RF信号；以通信方式耦合到所述时钟信号发生器和所述混频器的控制器控制所述时钟信号发生器和所述混频器在第一模式和第二模式之间切换。在所述第一模式下，所述控制器用于控制所述时钟信号发生器将所述时钟频率设置为值c1，并且控制所述混频器将所述多个本地振荡器信号分别与所述多个基带信号中的第一基带信号进行混频。在所述第二模式下，所述控制器用于控制所述时钟信号发生器将所述时钟频率设置为值c2，并且控制所述混频器将所述多个本地振荡器信号分别与所述多个基带信号中的第二基带信号进行混频，其中，c2与c1不同，所述多个基带信号中的所述第二基带信号与所述多个基带信号中的所述第一基带信号不同。
在一些实现方式中，c1等于2c2。
在一些示例中，所述多个控制信号相互异相。
在一些实现方式中，所述多个控制信号是非重叠的。
在一些实现方式中，输入时钟频率是所述混频器的输出频率的3倍，在所述第二模式下，所述输入时钟频率是所述混频器的输出频率的1.5倍。
本说明书中描述的主题的第四方面可以体现在一种根据接收到的RF信号生成输出信号的方法中。所述方法包括：时钟信号发生器生成具有时钟频率的时钟信号；逻辑门控制信号发生器生成多个控制信号；多个逻辑门中的每个逻辑门根据所述时钟信号和所述多个控制信号中的一个控制信号，生成本地振荡器信号；耦合到基带信号处理器和所述多个逻辑门的混频器生成多个下变频基带信号，其中，所述混频器用于将所述多个逻辑门生成的所述多个本地振荡器信号与接收到的RF信号进行混频；以通信方式耦合到所述时钟信号发生器和所述混频器的控制器控制所述时钟信号发生器和所述混频器在第一模式和第二模式之间切换。在所述第一模式下，所述控制器用于控制所述时钟信号发生器将所述时钟频率设置为值c1，并且控制所述混频器将所述多个本地振荡器信号分别与所述接收到的信号进行混频；在所述第二模式下，所述控制器用于控制所述时钟信号发生器将所述时钟频率设置为值c2，并且控制所述混频器将所述多个本地振荡器信号分别与所述接收到的信号进行混频，其中，c2与c1不同。所述方法还可以包括：所述基带信号处理器根据所述多个下变频基带信号生成一个或多个输出信号，其中，所述多个下变频基带信号从所述混频器接收。
本文中描述的主题的实现方式可以提供几个优点。例如，在一些实现方式中，本申请包括的谐波抑制架构具有六个基带相位和六个非重叠LO相位。这种架构不需要使用缩放因子，而且对于较高的频段，DCO可以只以LO频率的1.5倍运行。比具有正交基带输入的架构相比，这种架构的未校准镜频抑制本来就更强，这对于支持高阶正交幅度调制(quadratureamplitude modulation，QAM)方案的任何无线通信标准都是有利的。本文中描述的主题涉及以一种易于在三相信号和六相信号之间切换的方式生成三相信号和六相信号。所描述的架构与标准正交基带输入相比，功率更低，相位噪声更少，同时使用较小的触发器，从而节省了芯片面积、降低了电流损耗。通过切换每种模式(即生成三相信号的模式或生成六相信号的模式)下连接到混频器的基带(baseband，BB)信号，可以优化LO相位噪声。由于LO频率是六相模式所需频率的一半，因此三相模式功率特别低，但不影响相位噪声性能。三相模式LO频率在混频器中翻倍，以获得合适的发射频率。
本说明书主题的一个或多个实施例的详细内容在附图和下文描述中阐述。主题的其它特征和优点将从说明书、附图和权利要求书中变得显而易见。
附图说明
图1是示例性无线通信系统的框图。
图2是可以实现本发明提供的方法和指导的无线设备的示例性详细内容的框图。
图3A和图3B是六相LO生成和三相LO生成的示例性电路图。
图4A和图4B是图3A和图3B所示电路的示例性时序图。
图5是由图3A和图3B所示的电路生成的LO信号驱动的示例性混频器的电路图。
图6是一个实施例提供的示例性LO生成电路图。
图7是一个实施例提供的示例性LO生成电路图。
图8是图6和图7所示的LO生成电路的示例性时序图。
图9是由图6和图7所示的电路生成的LO信号驱动的混频器的示例性图。
图10是生成RF信号的示例性方法的流程图。
具体实施方式
图1是包括能够与一个或多个无线通信网络进行通信的无线设备110的示例性无线通信系统100的框图。无线设备110能够与之进行通信的一个或多个无线通信网络可以包括但不限于一个或多个蜂窝或无线广域网(wireless wide area network，WWAN)、一个或多个无线局域网(wireless local area network，WLAN)、一个或多个无线个人局域网(wireless personal area networks，WPAN)或其组合。
在图1的示例中，无线设备110通过至少一个基站120与至少一个WWAN进行通信，通过至少一个接入点130与至少一个WLAN进行通信，以及通过至少一个个人局域网(personalarea network，PAN)设备140与至少一个PAN进行通信。至少一个基站120能够与位于该基站的对应覆盖区域122内的无线设备进行双向通信。类似地，至少一个接入点130能够与位于该接入点的对应覆盖区域132内的无线设备进行双向通信。图1中的任何通信设备可以包括本发明的各种实施例。
在一些实现方式中，至少一个基站120关联到的至少一个WWAN可以是第五代(fifth generation，5G)网络以及其它代和类型的网络。在这些实现方式中，至少一个基站120可以是5G基站，该5G基站采用正交频分复用(frequency-division multiplexing，OFDM)和/或非OFDM以及小于1ms的传输时间间隔(transmission time interval，TTI)(例如，100微秒或200微秒)与无线设备(例如，无线设备110)进行通信。例如，至少一个基站120可以采取若干设备中的一个设备，例如，基站收发信台(base transceiver station，BTS)、3G基站(NodeB)、演进型基站(evolved NodeB，eNB)、下一代(第五代(fifth generation，5G))基站(next generation NodeB，gNB)、家庭基站(Home NodeB/Home eNodeB)、站点控制器、接入点或无线路由器，或具有有线网络或无线网络的服务器、路由器、交换机或其它处理实体。另外，如图1所示，无线设备110用于通过一个或多个WPAN与一个或多个个人局域网(personal area network，PAN)设备/系统140(例如，
Figure BDA0004148822640000041
或射频识别(radio frequencyidentification，RFID)系统和设备)进行通信。/>
系统100可以使用多信道接入功能，包括至少一个基站120和无线设备110用于实现长期演进(Long Term Evolution，LTE)无线通信标准、高级LTE(LTE Advanced，LTE-A)和/或LTE多媒体广播多播业务(Multimedia Broadcast Multicast Service，MBMS)的方案，等等。在其它实现方式中，至少一个基站120和无线设备110用于实现UMTS、HSPA或HSPA+标准和协议。当然，也可以使用其它多址方案和无线协议。在一些示例中，一个或多个这样的接入方案和无线协议可以对应于存在RF功率放大器线性要求的标准。
为了与至少一个基站120和/或接入点130进行通信，无线设备110可以包括一个或多个发射机和接收机组件(类似于或等效于下文参考图2进一步详述的一个或多个发射机和接收机组件)，从而能够与不同类型的接入点、基站和其它无线通信设备进行多次通信。
虽然图1示出了通信系统的一个示例，但是可以对图1进行各种更改。例如，通信系统100可以包括任何合适配置的任意数量的无线设备、基站、接入点、网络或其它组件。
下文参考图2至图9进一步详述无线设备110和其它类似设备中可以使用的收发机组件和RF组件的示例。
图2是可以实现本发明提供的方法和指导的无线设备110的示例性详细内容的框图。无线设备110可以是，例如，移动电话，但在其它示例中可以是其它设备，例如，台式计算机、笔记本电脑、平板电脑、手持计算设备、汽车计算设备和/或其它计算设备。如图所示，示出了无线设备110包括至少一个发射机210、至少一个接收机220、存储器230、至少一个处理器240和至少一个输入/输出设备260。在一些实现方式中，示出了收发机的单独块，而不是图2中的发射机210的单独块和接收机220的单独块。换句话说，虽然示出了至少一个发射机210和至少一个接收机220是单独块或组件，但它们可以组合为收发机。
此外，这里只示出了一个发射机和一个接收机，但在许多实施例中，包括了多个发射机和接收机(或多个收发机)以同时支持不同类型的多种通信。每个发射机/收发机可以采用本发明中的创新。
处理器240可以实现无线设备110的各种处理操作。例如，处理器240可以执行信号编码、数据处理、功率控制、输入/输出处理，或使无线设备110能够在系统100(图1)中进行操作的任何其它功能。处理器240可以包括用于执行一个或多个操作的任何合适的处理设备或计算设备。例如，处理器240可以包括微处理器、微控制器、数字信号处理器、现场可编程门阵列或专用集成电路，或这些设备的组合。
发射机210可以用于对数据或其它内容进行调制，对传出射频(radio frequency，RF)信号进行滤波和放大，以通过至少一个天线250A进行发射。发射机210还可以用于对基带频率信号或中频信号进行放大和滤波，并将基带频率信号或中频信号上变频为射频(radio frequency，RF)信号，然后将RF信号提供给天线250A进行发射。发射机210可以包括用于生成RF信号进行无线发射的任何合适的结构。下文参考图2所示的组件212至218进一步详述发射机210的其它方面。
接收机220可以用于对通过至少一个天线250B在传入RF信号中接收到的数据或其它内容进行解调。接收机220还可以用于对通过天线250B接收到的RF信号进行放大和滤波，并且将RF信号下变频为中频或基带频率信号，然后转换为数字形式并进行处理。接收机220可以包括用于处理无线接收信号的任何合适的结构。
天线250A和250B都可以包括用于发射和/或接收无线RF信号的任何合适的结构。在一些实现方式中，天线250A和250B可以通过单个天线来实现，该天线可以用于发射和接收RF信号。在一种可选的实现方式中，单独天线可以用于发射和接收。
应当了解，无线设备110中可以使用一个或多个发射机210，无线设备110中可以使用一个或多个接收机220，无线设备110中可以使用一个或多个天线250。例如，在一个实施例中，设备110包括至少三个发射机210和接收机220(或至少三个收发机)，以通过个人局域网(例如，
Figure BDA0004148822640000051
)、Wi-Fi网络(例如，基于IEEE 802.11的网络)和蜂窝网络进行通信。这些协议收发机(发射机210和接收机220)都可以采用本发明中的概念。
无线设备110还包括一个或多个输入/输出设备260。输入/输出设备260有助于与用户进行交互。每个输入/输出设备260包括用于向用户提供信息或从用户接收信息的任何合适的结构，例如，扬声器、麦克风、小键盘、键盘、显示器或触摸屏。
另外，无线设备110包括至少一个存储器230。存储器230存储由无线设备110使用、生成或收集的指令和数据。例如，存储器230可以存储一个或多个处理器240执行的软件或固件指令以及用于减少或消除传入信号中干扰的数据。每个存储器230包括任何合适的一个或多个易失性和/或非易失性存储与检索设备。可以使用任何合适类型的存储器，例如，随机存取存储器(random access memory，RAM)、只读存储器(read only memory，ROM)、硬盘、光盘、用户识别模块(subscriber identity module，SIM)卡、记忆棒、安全数码(securedigital，SD)卡等。
在一些实现方式中，发射机210可以包括信号处理电路212、调制电路214、RF前端217、功率放大器216和至少一个滤波器218。信号处理电路212可以包括一个或多个电路，这些电路用于处理接收作为输入(例如，来自处理器240)的信号。例如，信号处理电路212可以包括数模转换器(digital-to-analog converter，D/A)，该数模转换器将数字输入(例如，来自处理器240)转换为模拟信号，然后，将模拟信号提供给低通滤波器。该低通滤波器对模拟信号进行滤波并将经滤波的模拟信号提供给调制电路214。调制电路214除了从信号处理电路212接收经滤波的模拟信号之外，还从本地振荡器213接收信号，并且对该信号的频率进行调制或调整，例如，从第一频率调整到大于第一频率的第二频率。例如，调制电路214可以包括混频器219，该混频器将经滤波的模拟信号从相对低频(例如，基带频率，或与基带频率偏移的中频(intermediate frequency，IF))上变频为相对高频的RF信号。因此，来自本地振荡器213的信号用作发射机210中的载波信号。此外，如图2所示，发射机210包括RF前端217，该RF前端包括放大和滤波电路，这些电路对RF信号进行滤波和放大，然后将RF信号提供给VGA放大器215和功率放大器216。
这时，来自RF前端217的RF信号由功率放大器216进行放大，并由至少一个滤波器218进行滤波，然后作为发射机210的输出提供给至少一个天线250A进行无线发射。虽然图2示出了滤波器218在功率放大器216的下游，在一些实现方式中，滤波器218可以在功率放大器216的上游。在这种情况下，来自RF前端217的RF信号首先由至少一个滤波器218进行滤波，然后由功率放大器216进行放大，接着作为发射机210的输出提供给至少一个天线250A进行无线发射。
在蜂窝终端发射LTE信号的情况下，三阶反互调(third order counter-intermodulation，CIM3)可以是天线的输出信号中无用频谱含量的重要影响机制。发射机/收发机的发射信号路径通常包括上变频混频器、可变增益放大器(variable-gainamplifier，VGA)和功率放大器(power amplifier，PA)(参见图2)。基带信号U可以包括频率为fBB的单音信号(single tone)，LO信号V可以包括基频为fLO和RF载波频率的三次谐波为3fLO的频谱含量。在混频器的输出X侧，将fBB与fLO和3fLO进行混频产生了fLO+fBB(有用信号)和3fLO–fBB(调制后的三次谐波，HD3)下的频谱含量。
除了上述机制之外，影响CIM3产生的因素还可以有以下三种。第一，模拟基带信号路径存在三阶非线性。这生成了3fBB下的第三谐波分量，该分量在调制器输出侧上变频到fLO–3fBB，并且可以根据相对于其它分量的相位提高CIM3电平。第二，混频器本身存在三阶非线性，这在混频器的输出侧产生CIM3积。相比于有源混频器，这种影响对于无源混频器更严重，但无源混频器的功耗较低，因此通常是首选的。第三，如果LO包括未被混频器抑制的五次谐波含量，则混频器输出包括5fLO+fBB(HD5)下的分量，而且该分量与fLO+fBB下的有用信号之间的五阶互调(fifth-order intermodulation，IM5)会产生fLO–3fBB下的音信号。下面结合附图更加详细描述谐波抑制技术。
图3A和图3B是用于六相LO生成300和三相LO生成302的示例性电路的示意图。触发器(flip-flop)304和与非(Negative AND，NAND)逻辑门306构成三分频电路。触发器的Qb输出(例如，Q1b、Q2b、Q3b、Q4b、Q5b、Q6b)是1/3输入时钟频率周期内的33.3％占空比信号，这些信号相互以标称60度交错。图4A和图4B所示的时序图进一步说明了这一点。输入时钟308进入三分频电路和一组开关310。开关310将触发器的Sw_Clk和Sw_Clkb节点分别连接到六相模式的Clk和Clkb。在三相模式下，开关断开，Sw_Clk节点被拉至电源电压，而Sw_Clkb节点被拉至接地。
在六相模式(如图3A所示)下，触发器304的输出则与输入时钟一起(或与输入时钟进行“AND”)作为输入通过开关310之后，再进入到与逻辑门(AND)312，以产生1/3输入时钟频率下的16.67％占空比信号，这些信号相互以标称60度交错。AND 312的输出包括六个非重叠相位信号(LO_0、LO_60、LO_120、LO_180、LO_240、LO_300、LO_360)，它们驱动后面的混频器开关(例如，如图5所示)。与LO信号相关联的相位噪声在很大程度上取决于信号沿。由于与门312使用来自触发器304的低频信号来选通输入时钟信号，因此触发器的噪声不会出现在输出信号中。这样可以使用较小的触发器，从而节省了芯片面积、降低了电流损耗，同时减少了LO相位噪声。这可以通过观察图4A所示的时序图看出。请注意，Qb输出中存在少量传播延迟，因此，时钟的下降沿是选通信号，而且为下降沿设置噪声。
在图3B所示的三相模式302下，触发器304的输出与逻辑高电平或逻辑低电平进行AND。当与逻辑高电平进行AND时，AND 312的输出与触发器的输出相同。与逻辑低电平进行AND使得AND 312的输出为低电平，而不管触发器的输出如何。因此，信号LO_0、LO_120和LO_240是1/3输入时钟频率下的33.3％占空比信号，这些信号相互以标称120度交错。信号LO_60、LO_180和LO_300一直保持低电平，因此断开这些信号连接到的混频器开关。请注意，在三相模式下，由于输入时钟308不与触发器304的输出进行“AND”，因此产生的相位噪声由触发器304和门312确定。因此，触发器304的尺寸需要足够大以满足需要的相位噪声，因此与仅六相系统相比，导致芯片面积增大、电流损耗增加。
图4A和图4B是图3A和图3B所示电路的示例性时序图。图4A所示的时序图400对应于图4A所示的六相模式电路，示出了六相模式下的六个相位信号(402、404、406、408、410、412)的频率为输入时钟的1/3，标称占空比为16.67％。这些信号是6个非重叠信号，相互以标称60度交错。
图4B中的时序图414示出了三相模式下的六个相位信号(402至412)。信号LO_0402、LO_120 406和LO_240 410的频率为输入时钟的1/3，标称占空比为33.3％。这些信号是3个非重叠信号，相互以标称120度交错。信号LO_60 404、LO_180 408和LO_360 412始终为低电平。
图5是由图3A和图3B等所示的电路生成的六相LO信号或三相LO信号驱动的示例性混频器500的电路的示意图。LO信号驱动混频器。混频器构造在三相模式或六相模式下是相同的。在三相模式(例如，基于图3B所示的电路)下，LO_60、LO_180和LO_300信号始终为低电平，因此对应的混频器开关504、508和510始终断开。在六相模式下，包括LO_0 502、LO_120506和LO_240 512的所有开关都是闭合。
图6是示例性LO生成电路600的示意图。
在图6所示的实施例中，触发器602、604、606、608、610和612可以一起构成逻辑门控制信号发生器，该逻辑门控制信号发生器可以用于生成多个控制信号。触发器和与非门614构成三分频电路。虽然在图6中描述的示例中使用了与非门，但可以使用任何合适的逻辑门(例如，与门)。触发器的Qb(Q1b、Q2b、Q3b、Q4b、q5b、Q6b)输出是1/3输入时钟频率周期内的33.3％占空比信号，这些信号相互以标称60度交错。图8所示的时序图进一步说明了这一点。触发器的输出通过多个逻辑门合并，每个逻辑门用于根据时钟信号和多个控制信号中的一个控制信号，生成本地振荡器信号。例如，触发器的输出可以通过多个与门616、618、620、622、624和626与输入时钟628进行AND，以产生1/3输入时钟频率下的16.67％占空比控制信号，这些信号相互以标称60度交错。AND的输出是六个非重叠LO相位信号630、632、634、636、638和640，它们驱动后面的混频器开关(例如，如图9所示)。与LO信号相关联的相位噪声在很大程度上取决于信号沿。由于与门使用来自触发器的低频信号来选通输入时钟信号，因此触发器的噪声不会出现在输出信号中。这样做的优势是，可以使用较小的触发器(相比于图3A和图3B所示的那些触发器)，从而节省了芯片面积、降低了电流损耗，同时减少了LO相位噪声。这可以通过观察图8所示(并在下文进一步描述)的时序图看出。请注意，Qb输出中存在少量传播延迟，因此，时钟的下降沿是选通信号，而且还为下降沿设置噪声。
在图6中，三相模式和六相模式下中的LO生成相同，只是在六相模式下，输入时钟626的频率是发射机输出频率的3倍，而在三相模式下，输入时钟频率是发射机输出频率的1.5倍。换句话说，在发射机输出频率给定的情况下，三相模式下的输入时钟626是六相模式下的一半。在三相模式下，这有利于降低该电路和提供输入时钟的电路(与图3A和图3B所示的电路相比)中的电流损耗。这在以下方面也优于其它方法(例如，与图3至图5相关联的一个或多个方法)：三相模式下的相位噪声通过输入时钟重新计时，因此相对于六相模式不会增加。
图7是示例性LO生成电路700的示意图，示出了与门(在图7中标记为702、704、706，在图6中标记为616、618和620)的一种实现方式。由于来自触发器的信号对信号沿切换并不重要，因此由这些信号控制并连接到电源的晶体管可以做得很小，从而节省了芯片面积、降低了电流损耗。由于相同的时钟信号用于为每组三个与门计时，因此所有三个与门之间可以共用一个n沟道晶体管。为清楚起见，未示出Out1b、Out2b、Out3b之间以及Out1、Out2、Out3之间的逆变器。
图8是图6和图7所示的LO生成电路的示例性时序图800。三相模式和六相模式下的波形相同，只是三相模式下的输入时钟频率是混频器输出频率相同时六相模式下的一半。频率在混频器中实现有效翻倍。在三相模式下，节省了该电路和驱动这些电路的时钟源电路中的电力。在一些实施例中，在第一模式下，输入时钟频率是混频器的输出频率的3倍；在第二模式下，输入时钟频率是混频器的输出频率的1.5倍。
图9是由图6和图7所示的电路等生成的三相LO信号或六相LO信号驱动的混频器900的示例性图。
在一种实现方式中，在混频器900中，每个开关晶体管902、904、906、908、910、912、914、916、918、920、922和924在控制开关的LO输入938、940、942、944、946和948的高相位期间将基带输入(t)926、928、930、932、934和936中的一个基带输入连接到输出。这相当于将基带波形un(t)乘以有效LO波形vn(t)。
基带波形可以表示为：
Figure BDA0004148822640000091
有效LO波形可以表示为傅里叶级数：
Figure BDA0004148822640000092
其中，D是LO占空比，Vk可以表示为：
Figure BDA0004148822640000093
对于非重叠LO波形，Vk可以表示为：
Figure BDA0004148822640000094
混频器的输出波形由下式给出：
Figure BDA0004148822640000095
其中，xk+1(t)和xk-1(t)是频域中k次LO谐波下的上边带和下边带的时域表示。
在一些实现方式中，一次LO谐波下的二阶到五阶边带可能会在天线侧产生杂散发射。生成这些边带可以有三种机制。在一个示例中，假设频率为fBB的单子载波基带信号。第一，如果基带信号路径存在p阶非线性，则会生成pfBB下的谐波，然后，混频器直接上变频到fLO±pfBB。第二，如果混频器生成pfLO–fBB下的积，则该积与fLO+fBB下的有用信号之间的p阶互调会生成fLO–pfBB下的CIMp积。第三，如果混频器生成(p+2)fLO+fBB下的积，则该积与有用信号之间的(p+2)阶互调会生成fLO–pfBB下的分量。
在一些实现方式中，三相混频器和六相混频器拒绝三次谐波，但不拒绝高阶奇次谐波。实际上，基带信号以差分形式存在，这表示N是偶数。在这些情况下，二阶非线性并不显著，首要任务是抑制奇次谐波。
在一些实现方式中，混频器900是六相混频器。六相混频器是抑制三次LO和基带谐波的最小偶数相位。通过六个基带相位、六个LO相位和一个差分输出，也可以使用“准三相”工作模式，其中，输出信号由下式(而不是公式(5))给出：
Figure BDA0004148822640000096
这相当于以两倍的LO频率运行的三相混频器，其中，每个基带波形是两个反相基带输入之间的差值，每个LO波形是两个反相LO输入的总和，因此每个LO具有两个脉冲，间隔半个周期。
下表总结了与每个混频器晶体管的连接，具体取决于是在三相模式下还是在六相模式下工作。
表1
Figure BDA0004148822640000101
由于每个基带相位在三相模式下都有两个LO相位，因此两个LO相位在混频器输出侧有效合并。从标记为LO_0OR LO_180、LO_60OR LO_240和LO_120OR LO_300的各行中可以看出，信号的频率是原始LO信号频率的两倍。这就是为什么三相模式下的LO信号的频率可以是发射频率的一半，从而节省了LO生成电路中的电流。
对于三相模式和六相模式，LO噪声只是输入时钟信号和输出与门(而不是触发器)的函数。通过使用时钟来选通锁存器输出(而不是相互选通)生成LO输出，消除了锁存器对LO相位噪声的影响。这可以在锁存器中使用较小的晶体管，从而降低了功耗。因此，触发器可以做得比原来需要的要小得多，这减少了驱动时钟信号源电路上的负载，这反过来又减少了LO相位噪声性能给定时的电流损耗。
在输出与门上共用单个设备还可以减少输入时钟线上的负载，节省了额外电流。
在三相模式下，LO分频器的输入时钟是混频器输出频率的1.5倍，这降低了输入时钟源电路以及所有LO生成电路中的电流损耗。
在一些示例中，使用典型风格的独立与门，而不是上述一个或多个系统和技术中使用的包括三个与门的专用组。在这些示例中，设计复杂性可以在一定程度上降低，但输入时钟线和锁存器输出上的负载可能会增加，这可能会导致驱动时钟信号进入该电路中的电路的电流消耗增加。此外，在一些这样的示例中，可能需要额外的芯片面积。
有利地，在本文中描述的一个或多个系统和技术中，在三相模式和六相模式下，LO相位噪声都只取决于输入时钟噪声和输出与门的噪声，而不取决于锁存器。在其它方法中，锁存器的噪声对三相模式下的LO相位噪声有影响，在一些实现方式中，也会影响六相模式下的LO相位噪声。
此外，在本文中描述的一个或多个系统和技术中，通过在三相模式下改变基带信号的哪些相位连接到混频器开关，LO频率可以是混频器输出频率的一半，从而降低了LO生成电路中的电流损耗。在这种情况下，混频器将LO频率翻倍，因此混频器输出频率是正确的。
本文中描述的一个或多个系统和技术可以用于任何使用三相模式和六相模式进行3阶反互调(3rd order Counter-Intermodulation，CIM3)改进的发射机。此外，本文中的技术可以应用于其它N/2N位相，例如，四相/八相。
图10是如上所述在图6至图9的上下文中生成RF信号的示例性方法1000的流程图。
所述方法可以包括：在(例如)使用三相模式和六相模式进行三阶反互调(3rdorder Counter-Intermodulation，CIM3)改进的发射机侧，基带信号发生器生成1002相互异相的多个基带信号。
所述方法还可以包括：时钟信号发生器生成1004具有时钟频率的时钟信号；逻辑门控制信号发生器生成1006多个控制信号。在一个实施例中，所述多个控制信号可以相互异相。在另一个实施例中，所述多个控制信号可以是不重叠的。
此外，所述方法可以包括：多个逻辑门中的每个逻辑门根据所述时钟信号和所述多个控制信号中的一个控制信号，生成1008本地振荡器信号。所述多个逻辑门生成的所述多个本地振荡器信号可以与所述基带发生器生成的所述多个基带信号进行混频1010，以生成输出信号。在一个实施例中，所述多个逻辑门可以包括一个或多个与门、一个或多个与非门，或一个或多个与门或一个或多个与门的组合。
所述方法可以包括：以通信方式耦合到所述时钟信号发生器和所述混频器的控制器控制1012所述时钟信号发生器和所述混频器在第一模式和第二模式之间切换。所述控制器可以包括多个触发器。在一个实施例中，所述多个触发器和所述一个或多个与非门构成三分频电路。在一个实施例中，在所述第一模式下，所述控制器用于控制所述时钟信号发生器将所述时钟频率设置为值c1，并且控制所述混频器将所述多个本地振荡器信号分别与所述多个基带信号中的第一信号进行混频。在一个实施例中，在所述第二模式下，所述控制器用于控制所述时钟信号发生器将所述时钟频率设置为值c2，并且控制所述混频器将所述多个本地振荡器信号分别与所述多个基带信号中的第二信号进行混频。在一些实施例中，c2可以与c1不同，所述多个基带信号中的所述第二信号可以与所述多个基带信号中的所述第一信号不同。在一个实施例中，c1等于2c2。在一个实施例中，在所述第二模式下，所述时钟信号发生器与所述多个逻辑门断开连接，所述多个逻辑门的输入被拉至电源或接地。
本说明书中描述的主题和操作的实施例可以在数字电子电路中，或在计算机软件、固件或硬件中实现，包括本说明书中公开的结构及其结构等效物，或在它们中的一个或多个的组合中实现。本说明书中描述的主题的实施例可以实现为一个或多个计算机程序，即，一个或多个计算机程序指令模块，编码在计算机存储介质(或媒介)上供数据处理装置执行或用来控制数据处理装置的操作。可替代地或另外，程序指令可以在人工生成的传播信号上编码，例如，机器生成的电、光或电磁信号，该信号被生成以编码信息，以便传输到适当的接收机装置供数据处理装置执行。计算机存储介质可以是或包括在计算机可读存储设备、计算机可读存储基板、随机或串行存取存储器阵列或设备中，或它们中的一个或多个的组合。此外，虽然计算机存储介质不是传播信号，但计算机存储介质可以是编码在人工生成的传播信号中的计算机程序指令的源或目的地。计算机存储介质还可以是或包括在一个或多个单独的物理组件或介质(例如，多个CD、磁盘或其它存储设备)中。
本说明书中描述的操作可以实现为数据处理装置对存储在一个或多个计算机可读存储设备上或从其它来源接收的数据执行的操作。
术语“数据处理装置”包括用于处理数据的各种装置、设备和机器，例如包括可编程处理器、计算机、片上系统或上述的多个或组合。该装置可以包括专用逻辑电路，例如，现场可编程门阵列(field programmable gate array，FPGA)或专用集成电路(application-specific integrated circuit，ASIC)。除了硬件之外，该装置还可以包括为所讨论的计算机程序创建执行环境的代码，例如，构成处理器固件、协议栈、数据库管理系统、操作系统、跨平台运行时环境、虚拟机或它们中的一个或多个的组合的代码。该装置和执行环境可以实现各种不同的计算模型基础设施，例如，Web服务、分布式计算和网格计算基础设施。
计算机程序(也称为程序、软件、软件应用、脚本或代码)可以使用任何形式的编程语言编写，包括编译或解释语言、声明性或过程性语言，并且可以通过任何形式部署，包括作为独立程序或作为模块、组件、子例程、对象，或其它适合在计算环境中使用的单元。计算机程序可以(但不必)对应文件系统中的文件。程序可以存储在文件的一部分中，其中包含其它程序或数据(例如，存储在标记语言文档中的一个或多个脚本)，存储在专用于该程序的单个文件中，或者存储在多个协调文件(例如存储一个或多个模块、子程序或部分代码的文件)中。可以将计算机程序部署在一台计算机中执行，或部署在位于一个站点或分布于多个站点并通过通信网络互连的多台计算机中执行。
本说明书中描述的过程和逻辑流可以由执行一个或多个计算机程序的一个或多个可编程处理器执行，以通过对输入数据进行操作和生成输出来执行功能。这些过程和逻辑流也可以由专用逻辑电路(例如，现场可编程门阵列(field programmable gate array，FPGA)或专用集成电路(application specific integrated circuit，ASIC))执行，装置也可以实现为所示专用逻辑电路。
适用于执行计算机程序的处理器包括，例如，通用和专用微处理器。通常情况下，处理器从只读存储器或随机存取存储器或两者中接收指令和数据。计算机的基本要素是用于根据指令执行动作的处理器和用于存储指令和数据的一个或多个存储设备。通常情况下，计算机还包括一个或多个用于存储数据的大容量存储设备(例如磁盘、磁光盘或光盘)，或与一个或多个用于存储数据的大容量存储设备以操作方式耦合以从大容量存储设备接收数据和/或将数据发送给大容量存储设备。然而，计算机不必包括这类设备。此外，计算机可以嵌入另一个设备中，例如，移动电话、个人数字助理(personal digital assistant，PDA)、移动音频或视频播放器、游戏机、全球定位系统(Global Positioning System，GPS)接收机或便携式存储设备(例如，通用串行总线(universal serial bus，USB)闪存驱动器)，仅举几个例子。适合于存储计算机程序指令和数据的设备包括所有形式的非易失性存储器、介质和存储设备，包括半导体存储设备，例如EPROM、EEPROM和闪存设备磁盘，例如内部硬盘或可移动磁盘；磁光盘；CD-ROM和DVD-ROM磁盘。处理器和存储器可以由专用逻辑电路补充或并入专用逻辑电路。
为了提供与用户的交互，本说明书中描述的主题的实施例可以在具有用于向用户显示信息的显示设备的计算机上实现，例如，阴极射线管(cathode ray tube，CRT)或液晶显示器(liquid crystal display，LCD)监视器，以及键盘和指向设备，例如鼠标或轨迹球，用户可以通过它向计算机提供输入。其它类型的设备也可以用于与用户的交互。例如，提供给用户的反馈可以是任何形式的感官反馈，例如，视觉反馈、听觉反馈或触觉反馈，而且用户的输入可以通过任何形式接收，包括声音、语音或触觉输入。另外，计算机可以通过向用户使用的设备发送文档和从用户使用的设备接收文档来与用户交互；例如，响应从Web浏览器收到的请求，将网页发送到用户客户端设备上的Web浏览器。
本说明书中描述的主题的实施例可以在包括后端组件(例如作为数据服务器)、或包括中间件组件(例如应用服务器)、或包括前端组件(例如，具有图形用户界面或Web浏览器的客户端计算机，用户可以通过该客户端计算机与本说明书中描述的主题的实现进行交互，或一个或多个这样的后端、中间件或前端组件的任意组合)中实现。上述系统的组件可以通过数字数据通信的任何形式或介质(例如通信网络)互连。通信网络的示例包括局域网(local area network，LAN)和广域网(wide area network，WAN)、跨网(例如，互联网)和对等网络(例如，临时对等网络)。
计算系统可以包括客户端和服务器。客户端和服务器通常彼此远离，通常通过通信网络进行交互。客户端和服务器之间的关系是通过在各自计算机上运行并且彼此存在客户端-服务器关系的计算机程序产生的。在一些实施例中，服务器将数据(例如，HTML页面)传输到客户端设备(例如，为了向与客户端设备交互的用户显示数据和从与客户端设备交互的用户接收用户输入)。在客户端设备上生成的数据(例如，用户交互的结果)可以从服务器上的客户端设备接收。
虽然本说明书包括许多具体的实现细节，但这些细节不应解释为对任何发明的范围或所请求保护的内容的范围造成限制，而应解释为可能是特定发明的特定实施例所特有的特征的描述。在单独实施例的上下文中，本说明书中所描述的某些特征也可以在单个实施例中组合实现。反之，在单个实施例的上下文中描述的各种特征也可以在多个实施例中单独实现或在任何合适的子组合中实现。此外，尽管上文可以将特征描述为以某些组合来行动，甚至最初要求保护，但是在一些情况下，可以从该组合中去除所要求保护的组合中的一个或多个特征，且所要求保护的组合可以针对子组合或子组合的变体。
同样，虽然附图以特定顺序描述操作，但这不应理解为要求这些操作按照所示的特定顺序或按顺序执行，或者要求执行所示的所有操作，以达到期望的结果。在某些情况下，多任务处理和并行处理可能是有利的。此外，上述实施例中的各种系统模块和组件的分离不应理解为所有实施例都要求这种分离。应当理解，所描述的程序组件和系统通常可以一起集成到单个软件产品中或打包到多个软件产品中。
另外，在不脱离本发明的范围的情况下，各种实施例中描述和说明为离散或单独的技术、系统、子系统和方法可以与其它系统、模块、技术或方法组合或集成。示出或描述为彼此耦合、直接耦合或彼此通信的其它项可以通过某种接口、设备或中间组件以电方式、机械方式或其它方式间接耦合或通信。变化、替换、变更的其它示例可由本领域技术人员确定，并可以在不脱离本文中公开的精神和范围的情况下举例。
为了实现本文档的目的，连接可以是直接连接或间接连接(例如，通过一个或多个其它部件)。在一些情况下，当一个元件称为连接或耦合到另一个元件时，该元件可以直接连接到另一个元件，或通过中间元件间接连接到另一个元件。当一个元件称为直接连接到另一个元素时，则该元件和另一个元件之间没有中间元件。如果两个设备直接或间接连接，以便它们可以在它们之间传输电子信号，则它们在“通信”中。
已经描述了本主题的特定实施例。其它实施例在所附权利要求书的范围内。例如，可以按照不同的顺序执行权利要求书中所述的操作，并且仍然达到理想的结果。例如，附图中描绘的过程不一定要求按所示的特定顺序或按顺序执行才能达到理想的结果。在一些情况下，多任务处理和并行处理可能是有利的。

Claims (20)

1.一种射频(radio frequency，RF)发射机，其特征在于，所述RF发射机包括：
基带信号处理器，用于生成相互异相的多个基带信号；
时钟信号发生器，用于生成具有时钟频率的时钟信号；
逻辑门控制信号发生器，用于生成多个控制信号；
多个逻辑门，分别用于根据所述时钟信号和所述多个控制信号中的一个控制信号，生成本地振荡器信号；
耦合到所述基带信号处理器和所述多个逻辑门的混频器，用于生成传出射频(radiofrequency，RF)信号，其中，所述混频器用于将所述多个逻辑门生成的所述多个本地振荡器信号分别与所述基带发生器生成的所述多个基带信号进行混频，以生成所述传出RF信号；
以通信方式耦合到所述时钟信号发生器和所述混频器的控制器，其中，所述控制器用于控制所述时钟信号发生器和所述混频器在第一模式和第二模式之间切换，其中，
在所述第一模式下，所述控制器用于控制(1)所述时钟信号发生器将所述时钟频率设置为值c1，并且控制(2)所述混频器将所述多个本地振荡器信号分别与所述多个基带信号中的第一基带信号进行混频；
在所述第二模式下，所述控制器用于控制(1)所述时钟信号发生器将所述时钟频率设置为值c2，并且控制(2)所述混频器将所述多个本地振荡器信号分别与所述多个基带信号中的第二基带信号进行混频，其中，c2与c1不同，所述多个基带信号中的所述第二基带信号与所述多个基带信号中的所述第一基带信号不同。
2.根据权利要求1所述的RF发射机，其特征在于，c1等于2c2。
3.根据权利要求1或2所述的RF发射机，其特征在于，所述多个控制信号相互异相。
4.根据上述权利要求中任一项所述的RF发射机，其特征在于，在所述第二模式下，所述时钟信号发生器与所述多个逻辑门断开连接，所述多个逻辑门的输入被拉至电源或接地。
5.根据上述权利要求中任一项所述的RF发射机，其特征在于，所述多个逻辑门包括：
一个或多个与门；
一个或多个与非门；或者
一个或多个与门和一个或多个与非门的组合。
6.根据权利要求5所述的RF发射机，其特征在于，
所述逻辑门控制信号发生器包括多个触发器；
所述多个触发器和所述一个或多个与非门构成三分频电路。
7.根据上述权利要求中任一项所述的RF发射机，其特征在于，所述多个控制信号是非重叠的。
8.根据上述权利要求中任一项所述的RF发射机，其特征在于，所述LO信号在所述第一模式和所述第二模式下都由单个LO电路生成；
在所述第一模式下，输入时钟频率是所述混频器的输出频率的3倍；
在所述第二模式下，所述输入时钟频率是所述混频器的所述输出频率的1.5倍。
9.一种RF接收机，其特征在于，所述RF接收机包括：
时钟信号发生器，用于生成具有时钟频率的时钟信号；
逻辑门控制信号发生器，用于生成多个控制信号；
多个逻辑门，分别用于根据所述时钟信号和所述多个控制信号中的一个控制信号，生成本地振荡器信号；
耦合到基带信号处理器和所述多个逻辑门的混频器，其中，所述混频器用于将所述多个逻辑门生成的所述多个本地振荡器信号与接收到的RF信号进行混频，以生成多个下变频基带信号；
所述基带信号处理器，用于根据所述下变频基带信号生成一个或多个输出信号，其中，所述下变频基带信号从所述混频器接收并且相互异相；
以通信方式耦合到所述时钟信号发生器和所述混频器的控制器，其中，所述控制器用于控制所述时钟信号发生器和所述混频器在第一模式和第二模式之间切换，其中，
在所述第一模式下，所述控制器用于控制(1)所述时钟信号发生器将所述时钟频率设置为值c1，并且控制(2)所述混频器将所述多个本地振荡器信号分别与所述接收到的信号进行混频；
在所述第二模式下，所述控制器用于控制(1)所述时钟信号发生器将所述时钟频率设置为值c2，并且控制(2)所述混频器将所述多个本地振荡器信号分别与所述接收到的信号进行混频，其中，c2与c1不同。
10.根据权利要求9所述的RF接收机，其特征在于，c1等于2c2。
11.根据权利要求9或10所述的RF接收机，其特征在于，所述多个控制信号相互异相。
12.根据权利要求9至11所述的RF接收机，其特征在于，在所述第二模式下，所述时钟信号发生器与所述多个逻辑门断开连接，所述多个逻辑门的输入被拉至电源或接地。
13.根据权利要求9至12所述的RF接收机，其特征在于，所述多个逻辑门包括：
一个或多个与门；
一个或多个与非门；或者
一个或多个与门和一个或多个与非门的组合。
14.根据权利要求9至13所述的RF接收机，其特征在于，
所述逻辑门控制信号发生器包括多个触发器；
所述多个触发器和所述一个或多个与非门构成三分频电路。
15.一种生成RF信号的方法，其特征在于，所述方法包括：
基带信号处理器生成相互异相的多个基带信号；
时钟信号发生器生成具有时钟频率的时钟信号；
逻辑门控制信号发生器生成多个控制信号；
多个逻辑门中的每个逻辑门根据所述时钟信号和所述多个控制信号中的一个控制信号，生成本地振荡器信号；
耦合到所述基带信号处理器和所述多个逻辑门的混频器生成传出射频(radiofrequency，RF)信号，其中，所述混频器用于将所述多个逻辑门生成的所述多个本地振荡器信号分别与所述基带发生器生成的所述多个基带信号进行混频，以生成所述传出RF信号；
以通信方式耦合到所述时钟信号发生器和所述混频器的控制器控制所述时钟信号发生器和所述混频器在第一模式和第二模式之间切换，其中，
在所述第一模式下，所述控制器用于控制(1)所述时钟信号发生器将所述时钟频率设置为值c1，并且控制(2)所述混频器将所述多个本地振荡器信号分别与所述多个基带信号中的第一基带信号进行混频；
在所述第二模式下，所述控制器用于控制(1)所述时钟信号发生器将所述时钟频率设置为值c2，并且控制(2)所述混频器将所述多个本地振荡器信号分别与所述多个基带信号中的第二基带信号进行混频，其中，c2与c1不同，所述多个基带信号中的所述第二基带信号与所述多个基带信号中的所述第一基带信号不同。
16.根据权利要求15所述的方法，其特征在于，c1等于2c2。
17.根据权利要求15或16所述的方法，其特征在于，所述多个控制信号相互异相。
18.根据权利要求15至17所述的方法，其特征在于，所述多个控制信号是非重叠的。
19.根据权利要求15至18所述的方法，其特征在于，
在所述第一模式下，输入时钟频率是所述混频器的输出频率的3倍；
在所述第二模式下，所述输入时钟频率是所述混频器的所述输出频率的1.5倍。
20.一种根据接收到的RF信号生成输出信号的方法，其特征在于，所述方法包括：
时钟信号发生器生成具有时钟频率的时钟信号；
逻辑门控制信号发生器生成多个控制信号；
多个逻辑门中的每个逻辑门根据所述时钟信号和所述多个控制信号中的一个控制信号，生成本地振荡器信号；
耦合到基带信号处理器和所述多个逻辑门的混频器生成多个下变频基带信号，其中，所述混频器用于将所述多个逻辑门生成的所述多个本地振荡器信号与接收到的RF信号进行混频；
以通信方式耦合到所述时钟信号发生器和所述混频器的控制器控制所述时钟信号发生器和所述混频器在第一模式和第二模式之间切换，其中，
在所述第一模式下，所述控制器用于控制(1)所述时钟信号发生器将所述时钟频率设置为值c1，并且控制(2)所述混频器将所述多个本地振荡器信号分别与所述接收到的信号进行混频；
在所述第二模式下，所述控制器用于控制(1)所述时钟信号发生器将所述时钟频率设置为值c2，并且控制(2)所述混频器将所述多个本地振荡器信号分别与所述接收到的信号进行混频，其中，c2与c1不同；
所述基带信号处理器根据所述多个下变频基带信号生成一个或多个输出信号，其中，所述多个下变频基带信号从所述混频器接收。
CN202180066438.8A 2020-09-28 2021-09-28 带混频器的三相/六相lo发生器 Pending CN116235413A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063084464P 2020-09-28 2020-09-28
US63/084,464 2020-09-28
PCT/US2021/052476 WO2022040645A1 (en) 2020-09-28 2021-09-28 3-phase/6-phase lo generator with mixer

Publications (1)

Publication Number Publication Date
CN116235413A true CN116235413A (zh) 2023-06-06

Family

ID=80323212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180066438.8A Pending CN116235413A (zh) 2020-09-28 2021-09-28 带混频器的三相/六相lo发生器

Country Status (2)

Country Link
CN (1) CN116235413A (zh)
WO (1) WO2022040645A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006023726A1 (en) * 2004-08-19 2006-03-02 Intrinsix Corporation Hybrid heterodyne transmitters and receivers
GB2513549B (en) * 2013-02-20 2017-04-26 Lime Microsystems Ltd Transmitter and receiver circuits
US11424539B2 (en) * 2016-12-21 2022-08-23 Intel Corporation Wireless communication technology, apparatuses, and methods
WO2019190500A1 (en) * 2018-03-28 2019-10-03 Mohammed Alam High-performance receiver architecture

Also Published As

Publication number Publication date
WO2022040645A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
DE102014113922B4 (de) Digital-zu-Analog-Wandler-Schaltungen, Sender und Verfahren zum Erzeugen eines Hochfrequenz-Sendesignals und Verfahren einer Digital-zu-Analog-Umwandlung
CN112534727B (zh) 用于混频器的可编程驱动器
US20230418323A1 (en) Multi-phase signal generation
US20200212929A1 (en) Rfdac (rf (radio frequency) dac (digital-to-analog converter)) with improved efficiency and output power
US8077803B2 (en) Quarter duty cycle pulse generator for interleaved switching mixer
US20150288412A1 (en) Harmonic Rejection Mixer
US8274338B2 (en) Methods and systems for generating local oscillator signals
US10128795B2 (en) Polar loop modulation techniques for wireless communication
CN116235413A (zh) 带混频器的三相/六相lo发生器
CN109075743B (zh) 无线传感器装置、本地振荡器及其信号生成方法
US10601437B1 (en) CDAC (capacitive DAC (digital-to-analog converter)) unit cell for multiphase RFDAC (radio frequency DAC)
CN115769488A (zh) 双三相谐波抑制收发器
CN115720699A (zh) 具有占空比控制的谐波抑制收发器
US9008231B2 (en) Signal duty cycle reduction
US9391562B2 (en) Local oscillation generator, associated communication system and method for local oscillation generation
CN113348627A (zh) 一种缓冲电路、分频电路以及通信设备
KR20160083798A (ko) 국부 발진기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination