TWI823731B - 前饋等化器及使用其的電壓模態信號發射器 - Google Patents

Abstract

一種前饋等化器及使用其的電壓模態信號發射器。前饋等化器包括輸出端、多個抽頭驅動器以及控制電路。每個抽頭驅動器包括細胞驅動器。控制電路包括前饋等化器控制迴路以及阻抗控制迴路。前饋等化器控制迴路包括與一部分的細胞驅動器相對應的第一複製電路。前饋等化器控制迴路依據第一複製電路產生第一參考電壓。阻抗控制迴路包括與前饋等化器中細胞驅動器相對應的第二複製電路。阻抗控制迴路依據第一參考電壓以及第二複製電路產生第二參考電壓。抽頭驅動器受控於第一與第二參考電壓而調整其自身的輸出阻抗。

Description

前饋等化器及使用其的電壓模態信號發射器

本發明是有關於一種有線通訊的信號收發技術，且特別是有關於一種前饋等化器(feed-forward equalizer；FFE)及使用其的電壓模態信號發射器。

有線通訊是透過傳送端的發射器(transmitter；TX)以及接收端的接收器(receiver；RX)以相互傳遞信號。並且，使用電壓模態驅動器的發射器能夠在低電源系統中更好地權衡輸出擺幅和線性度，因此被廣泛地使用。

然而，在實現電壓模態驅動器的前饋等化器功能時，需按照前饋等化器的解析度而將發射器分段成好幾個細胞驅動器，這將會大幅降低電壓模態驅動器的輸出頻寬，同時增加電壓模態驅動器的輸入負載，嚴重影響發射器的最大頻寬以及增加功率消耗。

本發明提供一種前饋等化器及使用其之電壓模態信號發射器，解決信號發射器中因前饋等化器的係數控制而需要將驅動電路分段的問題，以較低的功率消耗達到更佳的輸出頻寬以及更好的前饋等化器的解析度。

本發明實施例提供一種用於電壓模態信號發射器的前饋等化器(FFE)。此前饋等化器包括輸出端、多個抽頭驅動器以及控制電路。所述抽頭驅動器的輸出耦接至所述輸出端。每個抽頭驅動器包括細胞驅動器。控制電路耦接每個抽頭驅動器中的所述細胞驅動器。所述控制電路包括前饋等化器控制迴路以及阻抗控制迴路。前饋等化器控制迴路包括與所述抽頭驅動器中的一部分具備的所述細胞驅動器相對應的第一複製電路。所述前饋等化器控制迴路依據所述第一複製電路產生至少一第一參考電壓。所述抽頭驅動器中的一部分受控於所述至少一第一參考電壓而調整其自身的輸出阻抗。阻抗控制迴路包括與所述抽頭驅動器中所述細胞驅動器相對應的第二複製電路。所述阻抗控制迴路依據所述至少一第一參考電壓以及所述第二複製電路產生一至少一第二參考電壓。所述抽頭驅動器中的另一部分受控於所述至少一第二參考電壓而調整其自身的輸出阻抗。

本發明實施例提供一種電壓模態信號發射器，其包括前述的前饋等化器。

基於上述，本發明實施例所述的前饋等化器及使用其之電壓模態信號發射器使控制電路同時達到前饋等化器的係數調整 以及驅動器的輸出阻抗校正，從而減少了前饋等化器當中細胞驅動器的數量。也就是說，本發明實施例將前饋等化器的係數控制功能融入到控制電路中的阻抗控制迴路當中，從而避免為了控制前饋等化器的係數而將驅動器分段成數個細胞驅動器，使得前饋等化器係數的解析度不再受限於驅動器的頻寬以及發射器的功率消耗。

100:電壓模態發射器/發射器

105:偽隨機位元序列(PRBS)產生器

107:前饋等化器

107-1:前饋等化器的部分電路

109:發射器控制電路

109-1:工作週期與相位錯誤偵測電路

109-2~109-3:除數電路

110-1~110-3:輸出級電路

120:有限脈衝響應(FIR)產生器

130-1~130-3:第一多工器

140-1:抽頭驅動器/前抽頭驅動器

140-2~140-4:抽頭驅動器/主抽頭驅動器

140-5:抽頭驅動器/後抽頭驅動器

141-1~141-5:單端轉差動電路

142-1~142-5:第二多工器

145-1~145-5、DRV:細胞驅動器

150:控制電路

151:前饋等化器(FFE)控制迴路

151-N、151-P、310、320、410、420:第一迴路電路

152:阻抗控制迴路

152-N、152-P:第二迴路電路

155:N型金屬氧化物半導體場效電晶體(NMOS)路徑

156:P型金屬氧化物半導體場效電晶體(PMOS)路徑

312、412:電阻陣列

314、414:第一運算放大器

316、416:第一複製電路

334、434:第二運算放大器

336、336-1~336-5、436、436-1~436-5:第二複製電路

D128、LSB、MSB:資料

Vref、Vref1、Vref2:參考電壓

Vrefn.pre、Vrefn.post、Vrefp.pre、Vrefp.post:第一參考電壓

Vrefn.main、Vrefp.main:第二參考電壓

MSB、LSB:資料

Dout、DoutB:輸出端

CB[5：0]:第一係數控制信號

CP[5：0]:第二係數控制信號

CB_Si:控制信號

ILRO:鎖定環形震盪器

QEC:正交相位校正電路

DCC:工作週期校正電路

FSM:有限狀態機

CKin:時脈信號

SW1:開關

R1、Rd1、Rd2:電阻

C1、C2:電容

Rext:外部電阻

VDD:系統電壓端

DRV-N:第一類型細胞驅動器

DRV-P:第二類型細胞驅動器

MN1~MN3、MP1~MP3:電晶體

IN.N、IN.P:細胞驅動器的輸入端

OUT.N、OUT.P:細胞驅動器的輸出端

Vds、Vde:電壓

圖1是依照本發明的一實施例的一種電壓模態發射器的電路方塊圖。

圖2是圖1中前饋等化器的部分電路的方塊圖。

圖3是圖2中屬於NMOS路徑的第一迴路電路以及第二迴路電路的詳細電路圖。

圖4是第一類型細胞驅動器DRV-N與第二類型細胞驅動器DRV-P的電路示意圖。

圖5是圖2中屬於PMOS路徑的第一迴路電路以及第二迴路電路的詳細電路圖。

圖6是圖1中細胞驅動器的電路示意圖。

圖7是符合本發明一實施例中在不同控制信號下模擬的後抽頭驅動器的去加重電壓、輸出阻抗和相應的參考電壓的波形示意圖。

在電壓模態發射器(voltage-mode transmitter)的技術中，會將進行高速處理的前端電路拆分為三組相同的抽頭驅動器，並且這些抽頭驅動器的輸出會在發射器的輸出端相互結合，從而產生所需的調變信號(例如，四階脈衝振幅調變信號)。每個抽頭驅動器中會繼續分段成更小的細胞驅動器，發射器的控制單元才能藉由控制這些細胞驅動器來調整前饋等化器的係數。

若以三抽頭(3-tap)六位元(6-bit)的前饋等化器為例，每個電路區塊中將被分段為具備189((2⁶-1)×3)個細胞驅動器。因此，整個發射器中的細胞驅動器數量將因為前述分段而具備567(189×3)個細胞驅動器。如此龐大的單位細胞驅動器數量不僅會嚴重加劇電路佈局的負載效應，還會增加發射器的自加載效應，降低發射器輸出頻寬並增加功率消耗。

本發明實施例將前饋等化器的係數控制功能融入到控制電路中的阻抗控制迴路當中，從而避免為了控制前饋等化器的係數而將驅動器分段成數個細胞驅動器。本發明實施例的控制電路可區分為兩個子迴路，也就是，前饋等化器(FFE)控制迴路以及阻抗控制迴路。本發明實施例透過FFE控制迴路調整除了主抽頭驅動器以外的其他抽頭驅動器(如，前抽頭驅動器及後抽頭驅動器)的輸出阻抗，再將所有的抽頭驅動器(包括主抽頭驅動器、前抽頭控制器及後抽頭控制器)連同用於調整阻抗的參考電壓全 部複製一份到輸出阻抗迴路。然後，本發明實施例透過輸出阻抗迴路調整主抽頭驅動器的參考電壓，以將整體驅動器的阻抗鎖定到預期的數值。

如此一來，每個抽頭驅動器就不需再進一步分段而細分為多個細胞驅動器。若本發明實施例透過三抽頭(3-tap)六位元(6-bit)的前饋等化器來實現，整個發射器的細胞驅動器數量可從567個細胞驅動器減少為9個細胞驅動器，從而大幅優化發射器的輸出頻寬以及能源效率。

因此，本發明實施例所述的前饋等化器及使用此前饋等化器的發射器就能使控制電路同時達到前饋等化器的係數調整以及驅動器的輸出阻抗校正，並且使前饋等化器係數的解析度不再受限於驅動器的頻寬以及發射器的功率消耗。以下提出符合本發明之相應實施例來詳細說明。

圖1是依照本發明的一實施例的一種電壓模態發射器100的電路方塊圖。本實施例的發射器100包括偽隨機位元序列(pseudo-random bit sequence；PRBS)產生器105、前饋等化器107以及發射器控制電路109。電壓模態發射器100主要是以三抽頭(3-tap)六位元(6-bit)的前饋等化器107來實現。

在發射器100的資料路徑中，偽隨機位元序列產生器105用以建立及發送128位元的資料D128。此資料D128為並列傳輸型態。資料D128包括兩個64位元的資料MSB和LSB。

前饋等化器107主要包括輸出級電路110-1~110-3、輸 出端以及控制電路150。輸出級電路110-1~110-3從前一級的電路(例如，PRBS產生器105)獲得需要傳遞到的信號。本實施例在資料MSB路徑上的輸出級電路110-2~110-3恰好由兩倍的資料LSB路徑上的輸出級電路110-1所組成，以提供2比1的權重分配並保持4脈衝幅度調變(4 Pulse Amplitude Modulation；PAM4)信號的良好顯性度。換句話說，本實施例中是以兩個輸出級電路110-2與110-3接收資料MSB，並以一個輸出級電路110-1接收資料LSB，且輸出級電路110-1~110-3的電路結構互為相同。

本實施例的輸出級電路110-1~110-3是以單端輸入轉為差動輸出作為舉例，因此本實施例包括兩個輸出端Dout以及DoutB，且這兩個輸出端Dout以及DoutB用以輸出差動信號。應用本實施例者可依其需求調整輸出級電路的輸入信號及輸出信號類型，例如，輸出級電路可以是單端輸入轉為單端輸出、差動輸入轉為單端輸出、單端輸入轉為差動輸出或差動輸入轉為差動輸出。

本實施例以輸出級電路110-1舉例說明。輸出級電路110-1包括有限脈衝響應(finite impulse response；FIR)產生器120、64：4的第一多工器(multiplexer；MUX)130-1~130-3以及多個抽頭驅動器140-1~140-5。FIR產生器120用以將輸入資料(例如，資料LSB)轉換為串列資料信號。

第一多工器130-1~130-3耦接FIR產生器120。每個第 一多工器130-1~130-3對應於抽頭驅動器140-1~140-5至少其中一者。例如，第一多工器130-1對應於前抽頭驅動器140-1；第一多工器130-2對應於主抽頭驅動器140-2~140-4；第一多工器130-3對應於後抽頭驅動器140-5。第一多工器130-1~130-3用以將串列資料信號依序提供至對應的抽頭驅動器至少其中一者。

抽頭驅動器140-1~140-5的輸出皆耦接至輸出端Dout與DoutB。抽頭驅動器140-1~140-5又可以稱為是傳送器前端電路切片。抽頭驅動器140-1由前抽頭資料驅動，因此又稱為是前抽頭驅動器。抽頭驅動器140-2~140-4由主抽頭資料驅動，因此又稱為是主抽頭驅動器。抽頭驅動器140-5由後抽頭資料驅動，因此又稱為是後抽頭驅動器。本實施例中抽頭驅動器140-1~140-5的電路結構為相同。本實施例以抽頭驅動器140-1舉例說明。

抽頭驅動器140-1包括單端轉差動(S2D)電路141-1、第二多工器142-1以及細胞驅動器145-1。換言之，抽頭驅動器140-1~140-5包括各自的細胞驅動器145-1~145-5。S2D電路141-1用以將資料信號從單端信號型態轉換為差動信號型態。第二多工器142-1為差動輸入與差動輸出型態的多工器，受控於發射器控制電路109以將前述差動信號型態的資料信號依序提供至抽頭驅動器140-1的細胞驅動器145-1。

控制電路150耦接抽頭驅動器140-1~140-5中的細胞驅動器145-1~145-5。控制電路150接收控制信號CB[5：0]與CP[5：0]以透過提供細胞驅動器145-1~145-5各自的參考電壓而對 應地透過控制及調整細胞驅動器145-1~145-5自身的輸出阻抗。控制電路150主要包括前饋等化器(FFE)控制迴路151以及阻抗控制迴路152。FFE控制迴路151包括與抽頭驅動器中的一部分(如，前抽頭驅動器140-1與後抽頭驅動器140-5)具備的所述細胞驅動器相對應的第一複製電路。FFE控制迴路151依據第一複製電路產生一或多個第一參考電壓。抽頭驅動器中的一部分(前抽頭驅動器140-1與後抽頭驅動器140-5)受控於一或多個第一參考電壓而調整其自身的輸出阻抗。阻抗控制迴路152包括與抽頭驅動器140-1~140-5中細胞驅動器145-1~145-5相對應的第二複製電路。阻抗控制迴路152依據一或多個第一參考電壓以及第二複製電路產生一或多個第二參考電壓。抽頭驅動器中的另一部分(如，主抽頭驅動器140-2~140-4)受控於一或多個第二參考電壓而調整其自身的輸出阻抗。細胞驅動器145-1~145-5及控制電路150的詳細運作請見下述實施例。

發射器控制電路109主要控制電壓模態發射器100整體的資料路徑時序。詳細來說，發射器控制電路109透過多種控制信號來控制PRBS產生器105、FIR產生器120、各個多工器130-1~130-3以及多工器142-1~142-5。發射器控制電路109接收時脈訊號CKin，且可包括鎖定環形震盪器ILRO、正交相位校正電路QEC、工作週期校正電路(Duty Cycle Corrector；DCC)、有限狀態機FSM、工作週期與相位錯誤偵測電路109-1、除數電路109-2~109-3...等。應用本實施例者可依其需求來設計發射器控制電路 109，而不受限於僅能由本發明實施例所述元件達成發射器控制電路109的功能。

圖2是圖1中前饋等化器107的部分電路107-1的方塊圖。圖2主要呈現輸出級電路110-1中的細胞驅動器145-1~145-5、輸出端Dout、DoutB以及驅動電路150作為舉例說明。

圖1的電壓模態發射器100採用源極串聯終端驅動器的電路結構，並搭配細胞驅動器145-1~145-5中的可調式電阻(如，以電晶體構成的電阻)來維持輸出阻抗及調整前饋等化器107的係數。以本發明實施例的概念來說，前饋等化器107可以視為是一個電壓加法器，其權重與每個分支(例如，多個抽頭驅動器中的各個細胞驅動器)的輸出阻抗成反比。為了控制前饋等化器107的係數，本發明實施例需要調整每個抽頭驅動器(如，圖1中抽頭驅動器140-1~140-5)中細胞驅動器145-1~145-5的輸出阻抗。並且，需注意的是，由於電晶體具備第一類型電晶體(如，N型金屬氧化物半導體場效電晶體(NMOS))以及第二類型電晶體(如，P型金屬氧化物半導體場效電晶體(PMOS))，因此細胞驅動器145-1~145-5中這兩個類型的電晶體的對應分支(即，各個細胞驅動器中的第一類型細胞驅動器以及第二類型細胞驅動器)都需要去控制，以達到在資料轉換下，這兩者細胞驅動器皆提供相同的FFE係數。

控制電路150用以產生細胞驅動器145-1~145-5所需的參考電壓。前饋等化器(FFE)控制迴路151以及阻抗控制迴路 152。由於每個細胞驅動器具備第一類型路徑(如，NMOS路徑155)以及第二類型路徑(如，PMOS路徑156)，且控制電路150包括FFE控制迴圈151以及阻抗控制迴路152。因此，圖2的控制電路150包括屬於NMOS路徑155的第一迴路電路151-N以及第二迴路電路152-N，且更包括屬於PMOS路徑156的第一迴路電路151-P以及第二迴路電路152-P。第一迴路電路151-N與151-P合稱為FFE控制迴路151，且第二迴路電路152-N與152-P合稱為阻抗控制迴路152。

第一迴路電路151-N以及151-P包括與抽頭驅動器中的一部分(亦即，不是主抽頭驅動器140-2~140-4的前抽頭驅動器140-1與後抽頭驅動器140-5)具備的細胞驅動器145-1、145-5相對應的第一複製電路。更詳細來說，第一迴路電路151-N中第一複製電路的電路結構是跟前抽頭驅動器140-1與後抽頭驅動器140-5中的細胞驅動器145-1、145-5內屬於NMOS電路的電路結構相同。第一迴路電路151-P中第一複製電路的電路結構是跟前抽頭驅動器140-1與後抽頭驅動器140-5中的細胞驅動器145-1、145-5內屬於PMOS電路的電路結構相同。第一迴路電路151-N以及151-P用以產生抽頭驅動器中的一部分(亦即，前抽頭驅動器140-1與後抽頭驅動器140-5)所對應的第一參考電壓。第二迴路電路152-N以及152-P用以產生圖1主抽頭驅動器140-2~140-4所對應的第二參考電壓。

控制電路150所接收的控制信號包括第一係數控制信號 CB[5：0]以及第二係數控制信號CP[5：0]。第一係數控制信號CB[5：0]用以調整對應於圖1前抽頭驅動器140-1的第一迴路電路151-N中的陣列阻抗，以調整前抽頭驅動器140-1中對應的細胞驅動器145-1的第一抽頭權重。第二係數控制信號CP[5：0]用以調整對應於圖1後抽頭驅動器140-5的第一迴路電路151-N中的陣列阻抗，以調整後抽頭驅動器140-5中對應的細胞驅動器145-5的第二抽頭權重。第二迴路電路151-N、151-P以及第二迴路電路152-N、152-P的詳細電路結構請參考圖3。

圖3是圖2中屬於NMOS路徑155的第一迴路電路151-N以及第二迴路電路152-N的詳細電路圖。圖3中第一迴路電路151-N還區分為，與圖1前抽頭驅動器140-1中細胞驅動器145-1相對應的第一迴路電路310，以及，與圖1後抽頭驅動器140-5中細胞驅動器145-5相對應的第一迴路電路320。本實施例的第一迴路電路310與320兩者電路結構相同。在此以第一迴路電路310先行舉例說明。

第一迴路電路310主要包括電阻陣列312、第一運算放大器314以及第一複製電路316。電阻陣列312耦接第一係數控制信號CB[5：0]，且電阻陣列312的連接端耦接第一運算放大器314的第二輸入端(如，非反相端)以及第一複製電路316的輸出。第一運算放大器314的第一輸入端(如，反相端)耦接第一參考端(在此以1/4 VDD作為第一參考端的舉例)。第一運算放大器314的輸出端耦接第一複製電路316的輸入端。

電阻陣列312受控於控制信號(如，第一係數控制信號CB[5：0])以調整電阻陣列312的陣列阻抗。詳細來說，電阻陣列312包括多個電阻單元。本實施例以32個電阻單元作為舉例。每個電阻單元各包括開關(如，開關SW1)以及電阻(如，電阻R1)。以開關SW1與電阻R1為例，開關SW1的第一端耦接系統電壓端VDD，開關SW1的第二端耦接電阻R1的一端。第一係數控制信號CB[5：0]可產生32個控制信號CB_Si，每個控制信號CB_Si對應地耦接開關S1的控制端。每個電阻單元中電阻的另一端皆相互耦接。透過第一係數控制信號CB[5：0]調整32個電阻單元中相互並聯的電阻數量，從而調整第一迴路電路310中電阻陣列312的陣列阻抗。

第一運算放大器314的輸出端產生第一參考電壓Vrefn.pre。第一迴路電路310還包括電容C1，電容C1耦接於第一運算放大器314的輸出端與接地端之間。

第一複製電路316的電路結構是跟前抽頭驅動器140-1中的細胞驅動器145-1內屬於NMOS電路的電路結構相同。

第一迴路電路320的電路結構與第一迴路電路310相同，兩者差異在於，第一迴路電路320中第一複製電路的電路結構是跟後抽頭驅動器140-5中的細胞驅動器145-5內屬於NMOS電路的電路結構相同，且第一迴路電路320中第一運算放大器的輸出端產生第一參考電壓Vrefn.post。並且，第一迴路電路320中的電阻陣列耦接並受控於第二係數控制信號CP[5：0]。

因此，基於第一迴路電路310與320的電路結構，第一運算放大器將連接端固定為第一參考端對應的電壓值(以1/4 VDD)1/4 VDD，對應可變電阻值的參考電壓(如，第一參考電壓Vrefn.pre與Vrefn.post)就能被FFE控制迴路創建出來。如此一來，圖1中各個抽頭驅動器140-1~140-5的權重就可以透過調整第一係數控制信號CB[5：0]與第二係數控制信號CP[5：0]，從而相對應地調整第一參考電壓Vrefn.pre與Vrefn.post，每個抽頭驅動器140-1~140-5僅靠一個細胞驅動器145-1~145-5就能實現高分辨率(如，6位元)前饋等化器。

第二迴路電路152-N主要包括與抽頭驅動器中所有細胞驅動器145-1~145-5內屬於NMOS電路相對應的第二複製電路336以及第二運算放大器334。詳細來說，第二複製電路336的電路結構是跟抽頭驅動器140-1~140-5中細胞驅動器145-1~145-5內屬於NMOS電路的電路結構相同。第二複製電路336包括與圖1細胞驅動器145-1相同結構的複製電路336-1、與圖1細胞驅動器145-5相同結構的複製電路336-5以及與圖1細胞驅動器145-2~145-4相同結構的複製電路336-2~336-4。複製電路336-1的輸入端接收來自第一迴路電路151-N的第一參考電壓Vrefn.pre，複製電路336-5的輸入端接收來自第一迴路電路151-N的第一參考電壓Vrefn.post。

第二運算放大器334的第一輸入端(如，反相端)耦接第一參考端(在此以1/4 VDD作為第一參考端的舉例)。第二運 算放大器334的第二輸入端(如，非反相端)耦接第二複製電路336中複製電路336-1~336-5的多個輸出。第二運算放大器334的輸出端耦接複製電路336-2~336-4的輸入。第二運算放大器334的輸出端產生第二參考電壓Vrefn.main。

第二迴路電路152-N還包括外部電阻Rext。外部電阻Rext的一端耦接系統電壓端VDD，外部電阻Rext的另一端耦接第二運算放大器334的第一輸入端(如，反相端)。本實施例的外部電阻Rext可由450歐姆的電阻來實現。第二迴路電路152-N還包括電容C2。電容C2設置於第二運算放大器334的輸出端與接地端之間。

阻抗控制迴路的第二迴圈電路152-N由圖1輸出及電路110-1內所有細胞驅動器145-1~145-5的第二複製電路336、外部電阻Rext和用於實現負回授迴路的第二運算放大器334所組成。由於圖1中前抽頭驅動器140-1與後抽頭驅動器140-5的輸出阻抗已由基於第一迴路電路310與320所產生的第一參考電壓Vrefn.pre與Vrefn.post加以固定，因此只需透過第二參考電壓Vrefn.main來調整圖1中主抽頭驅動器140-2~140-4的權重即可實現圖1發射器100的輸出阻抗匹配。本實施例是利用第二運算放大器334將其非反相端上的電壓固定為1/4 VDD之後，便能夠將圖1輸出級電路110-1的輸出阻抗鎖定為150歐姆。

細胞驅動器145-1~145-5所對應的控制迴路分支也以相近似的方式實現。圖5是圖2中屬於PMOS路徑156的第一迴路 電路151-P以及第二迴路電路152-P的詳細電路圖。圖5與圖3之間主要的差異在於，圖5中係以PMOS電路來實現，而圖3中係以NMOS電路來實現。

第一迴路電路410主要包括電阻陣列412、第一運算放大器414以及第一複製電路416。電阻陣列412受控於控制信號(如，第一係數控制信號CB[5：0])以調整電阻陣列412的陣列阻抗。電阻陣列412耦接第一係數控制信號CB[5：0]。第一運算放大器414的第一輸入端(如，反相端)耦接第一參考端(在此以3/4 VDD作為第一參考端的舉例)。第一複製電路416的電路結構是跟前抽頭驅動器140-1中的細胞驅動器145-1內屬於PMOS電路的電路結構相同。第一運算放大器414的輸出端產生第一參考電壓Vrefp.pre。第一迴路電路410還包括電容C1，電容C1耦接於第一運算放大器414的輸出端與接地端之間。

第一迴路電路420的電路結構與第一迴路電路410相同，兩者差異在於，第一迴路電路420中第一複製電路的電路結構是跟後抽頭驅動器140-5中的細胞驅動器145-5內屬於PMOS電路的電路結構相同，且第一迴路電路420中第一運算放大器的輸出端產生第一參考電壓Vrefp.post。並且，第一迴路電路420中的電阻陣列耦接並受控於第二係數控制信號CP[5：0]。

第二迴路電路152-P主要包括與抽頭驅動器中所有細胞驅動器145-1~145-5內屬於PMOS電路相對應的第二複製電路436以及第二運算放大器434。第二複製電路436包括與圖1細 胞驅動器145-1相同結構的複製電路436-1、與圖1細胞驅動器145-5相同結構的複製電路436-5以及與圖1細胞驅動器145-2~145-4相同結構的複製電路436-2~436-4。複製電路436-1的輸入端接收來自第一迴路電路151-P的第一參考電壓Vrefp.pre，複製電路436-5的輸入端接收來自第一迴路電路151-P的第一參考電壓Vrefp.post。第二運算放大器434的第一輸入端(如，反相端)耦接第一參考端(在此以3/4 VDD作為第一參考端的舉例)。第二運算放大器334的輸出端產生第二參考電壓Vrefp.main。第二迴路電路152-P還包括外部電阻Rext與電容C2。第一迴路電路410、420與第二迴路電路152-P的運作請見前述第一迴路電路310、320與第二迴路電路152-N的對應描述。

圖4是第一類型細胞驅動器DRV-N與第二類型細胞驅動器DRV-P的電路示意圖。圖4中(A)部分呈現屬於第一類型細胞驅動器DRV-N(即，即，屬於NMOS電路的細胞驅動器)，圖4中(B)部分呈現第二類型細胞驅動器DRV-P(即，即，屬於PMOS電路的細胞驅動器)。圖3中各複製電路中的細胞驅動器即屬於第一類型細胞驅動器DRV-N。圖4中各複製電路中的細胞驅動器即屬於第二類型細胞驅動器DRV-P。

詳細說明圖4中(A)部分，第一類型細胞驅動器DRV-N的電路結構包括電阻Rd1、電晶體MN1以及電晶體MN2。電阻Rd1的第一端耦接細胞驅動器DRV-N的輸出OUT.N。電晶體 MN1的控制端耦接第二參考端(在此以VDD作為第二參考端的舉例)。電晶體MN1的第一端耦接電阻Rd1的第二端。電晶體MN2的控制端耦接細胞驅動器DRV-N的輸入IN.N，電晶體MN2的第一端耦接電晶體MN1的第二端，且電晶體MN2的第二端耦接第三參考端(在此以接地端作為第二參考端的舉例)。電晶體MN2的第一端上的電壓稱為是電壓Vds。

詳細說明圖4中(B)部分，第二類型細胞驅動器DRV-P的電路結構包括電阻Rd2、電晶體MP1以及電晶體MP2。電阻Rd2的第一端耦接細胞驅動器DRV-P的輸出OUT.P。電晶體MP1的控制端耦接第二參考端(在此以接地端作為第二參考端的舉例)。電晶體MP1的第一端耦接電阻Rd2的第二端。電晶體MP2的控制端耦接細胞驅動器DRV-P的輸入IN.P，電晶體MP2的第一端耦接電晶體MP1的第二端，且電晶體MP2的第二端耦接第三參考端(在此以VDD作為第二參考端的舉例)。

圖6是圖1中細胞驅動器145-1~145-5的電路示意圖。圖6中每個輸出級電路110-1~110-3皆包括抽頭驅動器140-1~140-5各自對應的細胞驅動器145-1~145-5。各個細胞驅動器145-1~145-5的電路結構皆為相同，因此圖6以細胞驅動器145-2作為舉例來說明。

細胞驅動器145-2主要包括屬於NMOS電路的第一類型細胞驅動器DRV-N以及屬於PMOS電路的第二類型細胞驅動器DRV-P，且細胞驅動器145-2還包括第三電晶體MN3以及第四電 晶體MP3。第一類型細胞驅動器DRV-N與第二類型細胞驅動器DRV-P已於圖4中說明。

第三電晶體MN3的控制端耦接第二類型細胞驅動器DRV-P的輸入IN.P，第三電晶體MN3的第一端耦接第二類型細胞驅動器DRV-P中電阻Rd2的第二端，第三電晶體MN3的第二端耦接第一類型細胞驅動器DRV-N中電晶體MN1的第二端及電晶體MN2的第一端。

第四電晶體MP3的控制端耦接第一類型細胞驅動器DRV-N的輸入IN.N，第四電晶體MP3的第一端耦接第一類型細胞驅動器DRV-P中電阻Rd1的第二端，第四電晶體MP3的第二端耦接第二類型細胞驅動器DRV-P中電晶體MP2的第二端。第一類型細胞驅動器DRV-N的輸入IN.N以及第二類型細胞驅動器DRV-P的輸入IN.P分別接收對應的第一參考電壓或對應的第二參考電壓。本實施例的細胞驅動器145-2~145-4對應於圖1的FFE控制迴圈151，因此細胞驅動器145-2~145-4的輸入IN.N以及輸入IN.P分別接收第二參考電壓Vrefn.main以及Vrefp.main。

另一方面，本實施例的細胞驅動器145-1對應於圖1的阻抗控制迴路152，因此輸入IN.N以及輸入IN.P分別接收第二參考電壓Vrefn.pre以及Vrefp.pre。本實施例的細胞驅動器145-5對應於圖1的阻抗控制迴路152，因此輸入IN.N以及輸入IN.P分別接收第二參考電壓Vrefn.post以及Vrefp.post。

圖7是符合本發明一實施例中在不同控制信號下模擬的 後抽頭驅動器的去加重電壓Vde、輸出阻抗和相應的參考電壓的波形示意圖。去加重電壓Vde是指去加重(de-emphasis)作用時電壓模態發射器100中輸出端Dout以及DoutB兩端之間的電壓差。通過將圖3與圖4電阻陣列312、412中的電阻R1設置為85歐姆，在系統電壓端VDD的電壓為1V的情況下，去加重電壓Vde的變化範圍可以從1V(對應0dB)到0.31V(對應10.2dB)，因而具有良好的線性度。並且，隨著參考電壓Vrefn.pre變高還可實現更大的去加重電壓Vde的數量，相應的參考電壓Vrefn.main將變低以保持圖1發射器100的整體輸出阻抗，同時實現FFE係數的調整和驅動器輸出阻抗的校正。於本發明之其他實施例中，若電壓模態發射器100中輸出端Dout以及DoutB兩端產生的是高頻訊號，則可能不需要進行去加重作用。

綜上所述，本發明實施例所述的前饋等化器及使用其之電壓模態信號發射器使控制電路同時達到前饋等化器的係數調整以及驅動器的輸出阻抗校正，從而減少了前饋等化器當中細胞驅動器的數量。也就是說，本發明實施例將前饋等化器的係數控制功能融入到控制電路中的阻抗控制迴路當中，從而避免為了控制前饋等化器的係數而將驅動器分段成數個細胞驅動器，使得前饋等化器係數的解析度不再受限於驅動器的頻寬以及發射器的功率消耗。

107-1:前饋等化器的部分電路

110-1~110-3:輸出級電路

145-1~145-5、DRV:細胞驅動器

150:控制電路

151-N、151-P:第一迴路電路

152-N、152-P:第二迴路電路

155:N型金屬氧化物半導體場效電晶體(NMOS)路徑

156:P型金屬氧化物半導體場效電晶體(PMOS)路徑

Vref:參考電壓

MSB、LSB:資料

Dout、DoutB:輸出端

CB[5：0]:第一係數控制信號

CP[5：0]:第二係數控制信號

Claims (12)

1. 一種用於電壓模態信號發射器的前饋等化器，包括： 一輸出端； 多個抽頭驅動器，所述抽頭驅動器的輸出耦接至所述輸出端，每個抽頭驅動器包括一細胞驅動器；以及 一控制電路，耦接每個抽頭驅動器中的所述細胞驅動器， 其中所述控制電路包括： 一前饋等化器(FFE)控制迴路，包括與所述抽頭驅動器中的一部分具備的所述細胞驅動器相對應的一第一複製電路，其中所述前饋等化器控制迴路依據所述第一複製電路產生至少一第一參考電壓，其中所述抽頭驅動器中的一部分受控於所述至少一第一參考電壓而調整其自身的輸出阻抗；以及 一阻抗控制迴路，包括與所述抽頭驅動器中所述細胞驅動器相對應的一第二複製電路，其中所述阻抗控制迴路依據所述至少一第一參考電壓以及所述第二複製電路產生一至少一第二參考電壓，其中所述抽頭驅動器中的另一部分受控於所述至少一第二參考電壓而調整其自身的輸出阻抗。
2. 如請求項1所述的前饋等化器，其中所述抽頭驅動器包括一前抽頭驅動器、至少一主抽頭驅動器以及一後抽頭驅動器。
3. 如請求項2所述的前饋等化器，其中所述前饋等化器控制迴路包括多個第一迴路電路，每個第一迴路電路對應至所述抽頭驅動器中的所述前抽頭驅動器或是所述後抽頭驅動器，每個第一迴路電路包括與所述前抽頭驅動器或是所述後抽頭驅動器中的所述細胞驅動器相對應的所述第一複製電路， 所述阻抗控制迴路包括一第二迴路電路，所述第二迴路電路對應至所述抽頭驅動器中的所述至少一主抽頭驅動器，所述第二迴路電路與所述抽頭驅動器中所述細胞驅動器相對應的所述第二複製電路。
4. 如請求項3所述的前饋等化器，其中每個第一迴路電路還包括： 一電阻陣列，受控於一控制信號以調整所述電阻陣列的一陣列阻抗，其中所述電阻陣列的一連接端耦接所述第一複製電路的輸出；以及 一第一運算放大器，所述第一運算放大器的一第一輸入端耦接一第一參考端，所述第一運算放大器的一第二輸入端耦接所述電阻陣列的所述連接端以及所述第一複製電路的輸出，所述第一運算放大器的一輸出端耦接所述第一複製電路的一輸入端， 其中，所述第一運算放大器的所述輸出端產生所述至少一第一參考電壓。
5. 如請求項4所述的前饋等化器，其中所述第二迴路電路還包括： 一第二運算放大器，所述第二運算放大器的一第一輸入端耦接所述第一參考端，所述第二運算放大器的一第二輸入端耦接所述第二複製電路中所述細胞驅動器的多個輸出，所述第二運算放大器的一輸出端耦接所述第二複製電路中所述至少一主抽頭驅動器的所述細胞驅動器的至少一輸入， 其中，所述第二運算放大器的所述輸出端產生所述至少一第二參考電壓。
6. 如請求項1所述的前饋等化器，其中所述細胞驅動器包括一第一類型細胞驅動器以及一第二類型細胞驅動器，並且， 所述控制電路所接收的一控制信號包括一第一係數控制信號以及一第二係數控制信號， 其中所述第一係數控制信號用以調整所述前饋等化器控制迴路中對應於一前抽頭驅動器的一第一迴路電路中的陣列阻抗，以調整所述前抽頭驅動器中對應的所述細胞驅動器的一第一抽頭權重， 所述第二係數控制信號用以調整所述前饋等化器控制迴路中對應於一後抽頭驅動器的一第二迴路電路中的陣列阻抗，以調整所述後抽頭驅動器中對應的所述細胞驅動器的一第二抽頭權重。
7. 如請求項6所述的前饋等化器，其中所述第一類型細胞驅動器或所述第二類型細胞驅動器的一電路結構包括： 一第一電阻，其第一端耦接所述電路結構的輸出； 一第一電晶體，其控制端耦接一第二參考端，所述第一電晶體的一第一端耦接所述第一電阻的一第二端；以及 一第二電晶體，其控制端耦接所述電路結構的輸入，所述第二電晶體的一第一端耦接所述第一電晶體的一第二端，且所述第二電晶體的一第二端耦接一第三參考端。
8. 如請求項7所述的前饋等化器，其中所述細胞驅動器還包括： 一第三電晶體，其控制端耦接所述第二類型細胞驅動器的輸入，所述第三電晶體的一第一端耦接所述第二類型細胞驅動器中所述第一電阻的所述第二端，所述第三電晶體的一第二端耦接所述第一類型細胞驅動器中所述第一電晶體的所述第二端；以及 一第四電晶體，其控制端耦接所述第一類型細胞驅動器的輸入，所述第四電晶體的一第一端耦接所述第一類型細胞驅動器中所述第一電阻的所述第二端，所述第四電晶體的一第二端耦接所述第二類型細胞驅動器中所述第一電晶體的所述第二端， 其中，所述第一類型細胞驅動器的輸入以及所述第二類型細胞驅動器的輸入分別接收對應的所述至少一第一參考電壓或對應的所述第二參考電壓。
9. 如請求項1所述的前饋等化器，還包括： 一有線脈衝響應（FIR）產生器，用以將一輸入資料轉換為一串列資料信號；以及 多個第一多工器，耦接所述有線脈衝響應產生器，每個第一多工器對應於所述抽頭驅動器至少其中一者，將所述串列資料信號依序提供至對應的所述抽頭驅動器至少其中一者。
10. 如請求項1所述的前饋等化器，其中所述前饋等化器控制迴路中的所述第一複製電路的電路結構與所述抽頭驅動器中的所述一部分具備的所述細胞驅動器的電路結構相同， 所述第二複製電路的電路結構與所述抽頭驅動器中的所述細胞驅動器的電路結構相同。
11. 如請求項1所述的前饋等化器，其中所述抽頭驅動器還包括： 一單端轉差動電路，將一資料信號從一單端信號型態轉換為一差動信號型態；以及 一第二多工器，耦接所述單端轉差動電路，將所述差動信號型態的所述資料信號依序提供至所述細胞驅動器。
12. 一種電壓模態信號發射器，包括如請求項1所述的前饋等化器。

Images