JP2017521869A - エンハンスメントモードｉｉｉ族窒化物デバイスの形成 - Google Patents

エンハンスメントモードｉｉｉ族窒化物デバイスの形成 Download PDF

Info

Publication number
JP2017521869A
JP2017521869A JP2017502637A JP2017502637A JP2017521869A JP 2017521869 A JP2017521869 A JP 2017521869A JP 2017502637 A JP2017502637 A JP 2017502637A JP 2017502637 A JP2017502637 A JP 2017502637A JP 2017521869 A JP2017521869 A JP 2017521869A
Authority
JP
Japan
Prior art keywords
layer
iii
forming
trench
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017502637A
Other languages
English (en)
Inventor
ウー，モー
ケー． ラル，ラケシュ
ケー． ラル，ラケシュ
ベン−ヤーコブ，イラン
ミシュラ，ウメシュ
ジョセフ ニューフェルド，カール
ジョセフ ニューフェルド，カール
Original Assignee
トランスフォーム インコーポレーテッド
トランスフォーム インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トランスフォーム インコーポレーテッド, トランスフォーム インコーポレーテッド filed Critical トランスフォーム インコーポレーテッド
Publication of JP2017521869A publication Critical patent/JP2017521869A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

ＩＩＩ−Ｎデバイスを形成する方法は、基板上にＩＩＩ−Ｎチャネル層を形成することと、前記チャネル層上にＩＩＩ−Ｎバリア層を形成することと、前記バリア層上に絶縁層を形成することと、前記デバイスの第１の部分にトレンチを形成することと含む。前記トレンチを形成することは、前記デバイスの第１の部分において、前記絶縁層と、前記バリア層の一部とを除去することであって、前記デバイスの第１の部分における前記バリア層の残留部分は、前記チャネル層の上面から、所定の厚さ範囲内にある厚さを有することと、酸素を含むガス雰囲気内で前記ＩＩＩ−Ｎデバイスを高温でアニーリングして、前記デバイスの第１の部分における前記バリア層の残留部分を酸化させることと、前記デバイスの第１の部分の前記バリア層の酸化された残留部分を除去することとを含む。【選択図】 図１

Description

本出願は、２０１４年７月２１日に出願された米国仮出願番号６２／０２７，１２６号及び２０１４年１１月１７日に出願された米国特許出願番号１４／５４２，９３７号の優先権を主張する。これらの出願の開示内容は、引用によって援用され、本願の開示の一部とみなされる。
連邦政府資金による研究開発の記載
本発明は、ＡＲＰＡ−Ｅ［承認番号ＤＥ−ＡＲ００００２１２］に基づく政府の支援によって達成された。政府は、本発明において特定の権利を有し、この権利は、この承認を受けた者が実際的な応用を速やかに実現することができない場合、製造の許可を取り消す又は修正する権利を含む。
技術分野
本明細書は、半導体電子デバイス、特にＩＩＩ族窒化物（ＩＩＩ−Ｎ）半導体デバイスに関する。
大部分のパワー半導体デバイス、例えば、高電圧ＰＩＮダイオード、及びパワートランジスタ、例えば、パワー金属酸化膜半導体電界効果トランジスタ（metal-oxide-semiconductor field-effect transistor：ＭＯＳＦＥＴ）及び絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、通常、シリコン（Ｓｉ）半導体材料から製造されている。炭化シリコン（ＳｉＣ）パワーデバイスも使用されている。ＩＩＩ−Ｎデバイスは、大電流を流し、高電圧をサポートし、極低レベルのオン抵抗、高電圧動作及び高速スイッチングを提供する魅力的な半導体デバイスである。
幾つかのＩＩＩ−Ｎデバイス、例えば、高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）及び双方向スイッチ（４象限スイッチ（four quadrant switch：ＦＱＳ）とも呼ばれる。）は、デプリーションモード（又はＤ−モード）、すなわち、通常オンのデバイス、例えば、負の閾値電圧を有するデバイスである場合がある。すなわち、これらのデバイスは、ソース又は電源電極に対して十分な負電圧がゲート電極に印加されない限り、ＯＮ状態にある。多くの用途において、特にパワースイッチング回路では、エンハンスメントモード（又はＥモード）デバイス、例えば、正の閾値電圧を有するデバイスを使用することが望ましく、これは、このようなデバイスによって、ゲートドライブ回路によってデバイスに適用される信号の形式を単純化でき、デバイス又は回路故障が生じた場合にデバイスが偶発的にオンになることを防止できるためである。高電圧ＩＩＩ−Ｎ Ｅモードデバイスの信頼できる組立及び製造は、非常に困難であることが知られている。幾つかのケースでは、高電圧ＩＩＩ−Ｎ Ｄモードデバイス及び低電圧シリコンベースのＥモードデバイスを組み合わせてハイブリッドデバイスを形成し、これによって、１つの高電圧ＩＩＩ−Ｎ Ｅモードデバイスと同じ又はこれに類似した出力特性を達成できることがある。
第１の側面においては、ＩＩＩ−Ｎデバイスを製造する方法は、基板上にＩＩＩ−Ｎチャネル層を形成することと、チャネル層上にＩＩＩ−Ｎバリア層を形成することと、バリア層上に絶縁層を形成することと、デバイスの第１の部分にトレンチを形成することとを含む。トレンチを形成することは、デバイスの第１の部分において、絶縁層と、バリア層の一部とを除去することを含み、デバイスの第１の部分におけるバリア層の残留部分は、チャネル層の上面から、所定の厚さ範囲内にある厚さを有する。トレンチを形成することは、更に、酸素を含むガス雰囲気内でＩＩＩ−Ｎデバイスを高温でアニーリングして、デバイスの第１の部分におけるバリア層の残留部分を酸化させることと、デバイスの第１の部分のバリア層の酸化された残留部分を除去することとを含む。
第２の側面において、デバイスを製造する方法は、第１のＩＩＩ−Ｎ層上に第２のＩＩＩ−Ｎ層を形成することであって、第２のＩＩＩ−Ｎ層は、ＩＩＩ族元素として、アルミニウムを含み、第１のＩＩＩ−Ｎ層は、ＩＩＩ族元素として、アルミニウムではなく、ガリウム又はインジウムを含むことと、第２のＩＩＩ−Ｎ層上に絶縁層を形成することと、デバイスの第１の部分にトレンチを形成することとを含む。トレンチを形成することは、絶縁層を除去して、デバイスの第１の部分の第２のＩＩＩ−Ｎ層の一部を露出させることと、酸素を含むガス雰囲気内でデバイスを高温でアニーリングして、デバイスの第１の部分の第２のＩＩＩ−Ｎ層の露出された部分を酸化させることと、デバイスの第１の部分の第２のＩＩＩ−Ｎ層の酸化された露出された部分を除去し、第１のＩＩＩ−Ｎ層の上面を露出させることとを含む。
第３の側面においては、ＩＩＩ−Ｎデバイスは、ＩＩＩ−Ｎチャネル層及びＩＩＩ−Ｎバリア層を含むＩＩＩ−Ｎ材料構造と、チャネル層に電気的に接続されるソースコンタクト及びドレインコンタクトと、ＩＩＩ−Ｎ材料構造上の絶縁層と、トレンチ内の少なくなくとも一部にあるゲート絶縁体であって、チャネル層の上面の上にあるゲート絶縁体とを備える。トレンチは、絶縁層を介してＩＩＩ−Ｎ材料構造内に延び、ＩＩＩ−Ｎ材料構造内に達するトレンチの部分は、絶縁層を貫通するトレンチの部分の第２の側壁よりも実質的に垂直である第１の側壁を有する。デバイスは、更に、ゲート絶縁体の上に及びトレンチ内の少なくとも一部にコンフォーマルに堆積され、ソースコンタクトとドレインコンタクトの間に位置するゲート電極を備える。
第４の側面においては、トランジスタは、導電チャネルを含む半導体材料構造と、導電チャネルに電気的に接続されるソースコンタクト及びドレインコンタクトと、半導体材料構造上の絶縁層とを備える。トランジスタは、更に、ｙ／ｘ＜１／３として、半導体材料構造上の非晶質ＡｌｘＳｉｙＮ膜を含むゲート絶縁体と、ゲート絶縁体上であって、ソースコンタクトとドレインコンタクトの間に位置するゲート電極とを備える。
第５の側面として、窒素極性ＩＩＩ−Ｎデバイスを製造する方法は、第１のＩＩＩ−Ｎ層上の第２のＩＩＩ−Ｎ層を含むＩＩＩ−Ｎ材料構造を形成することであって、第２のＩＩＩ−Ｎ層は、ＩＩＩ族元素として、アルミニウムを含み、第１のＩＩＩ−Ｎ層は、ＩＩＩ族元素として、アルミニウムではなく、ガリウム又はインジウムを含むことと、デバイスの第１の部分ではなく、デバイスの第２の部分の第２のＩＩＩ−Ｎ層のＮ面上にマスク層を形成し、第２のＩＩＩ−Ｎ層がデバイスの第１の部分で露出し、デバイスの第２の部分では露出しないようにすることと、酸素を含むガス雰囲気内でデバイスを高温でアニーリングし、デバイスの第１の部分の第２のＩＩＩ−Ｎ層の露出された部分を酸化させることと、デバイスの第１の部分の第２のＩＩＩ−Ｎ層の酸化された露出された部分を除去することによって、デバイスの第１の部分の第１のＩＩＩ−Ｎ層の上面を露出させることとを含む。
第６の側面において、ＩＩＩ−Ｎデバイスを製造する方法は、基板上にＩＩＩ−Ｎチャネル層を形成することと、チャネル層上に第２のＩＩＩ−Ｎバリア層を形成することと、第２のＩＩＩ−Ｎバリア層上にＩＩＩ−Ｎエッチング停止層を形成することと、ＩＩＩ−Ｎエッチング停止層上に第１のＩＩＩ−Ｎバリア層を形成することと、第１のＩＩＩ−Ｎバリア層上に絶縁層を形成することと、デバイスの第１の部分にトレンチを形成することとを含む。トレンチを形成することは、デバイスの第１の部分内の絶縁層を除去することであって、デバイスの第１の部分の第１のＩＩＩ−Ｎバリア層の部分は、チャネル層の上面から、所定の厚さ範囲内にある厚さを有することと、酸素を含むガス雰囲気内でＩＩＩ−Ｎデバイスを高温でアニーリングして、デバイスの第１の部分におけるＩＩＩ−Ｎバリア層の部分を酸化させることと、デバイスの第１の部分のＩＩＩ−Ｎバリア層の酸化された部分を除去することとを含む。
第７の側面において、ＩＩＩ−Ｎデバイスを形成する方法は、基板上にＩＩＩ−Ｎチャネル層を形成することと、チャネル層上にＩＩＩ−Ｎバリア層を形成することと、ＩＩＩ−Ｎバリア層上にＩＩＩ−Ｎエッチング停止層を形成することと、ＩＩＩ−Ｎエッチング停止層上にｐ型ＩＩＩ−Ｎ層を形成することと、デバイスの第１の部分のｐ型ＩＩＩ−Ｎ層上にマスク層を形成することと、デバイスの第２の部分にトレンチを形成することとを含む。トレンチを形成することは、酸素を含むガス雰囲気内でＩＩＩ−Ｎデバイスを高温でアニーリングして、デバイスの第１の部分におけるｐ型ＩＩＩ−Ｎ層を酸化させることと、デバイスの第１の部分のｐ型ＩＩＩ−Ｎ層の酸化された部分を除去することとを含む。
上述及び他の実施形態のそれぞれは、以下の特徴の１つ以上を単独又は組み合わされた形式で任意に含むことができる。バリア層に形成されるトレンチの部分は、垂直側壁を含むことができ、絶縁層に形成されるトレンチの部分は、傾斜側壁を含むことができる。トレンチを形成することは、デバイスの第１の部分においてチャネル層の上面を露出させることを含むことができる。デバイスの第１の部分のバリア層の酸化された残留部分を除去することは、バリア層の酸化された残留部分をウェットエッチングすることを含むことができる。デバイスの第１の部分の絶縁層及びバリア層の一部を除去することは、デバイスの第１の部分の絶縁層及びバリア層の部分をドライエッチングすることを含むことができる。ウェットエッチングは、ＩＩＩ−Ｎデバイスをアルカリ性溶液内で化学エッチングすることを含むことができる。デバイスの第１の部分の絶縁層及びバリア層の一部を除去することは、第１のガス雰囲気内のドライエッチングによってデバイスの第１の部分の絶縁層を除去し、バリア層の第２の上面を露出させることと、第１のガス雰囲気とは異なる第２のガス雰囲気内のドライエッチングによってデバイスの第１の部分のバリア層の一部を除去することとを含むことができる。絶縁層は、窒化シリコン層を含むことができ、バリア層はアルミニウム窒化ガリウム（ＡｌｘＧａ１−ｘＮ）層を含むことができ、第２のガス雰囲気は、ＳＦ６を含み、第３のガス雰囲気は、Ｃｌ２を含むことができる。
バリア層は、アニーリングによって酸化可能なＡｌベースのＩＩＩ−Ｎ層を含むことができ、チャネル層は、アニーリングの間の酸化に抵抗する、アルミニウム（Ａｌ）を含まないＩＩＩ−Ｎ層を含むことができる。所定の厚さ範囲は、約３ｎｍ乃至１０ｎｍであってもよい。高温は、３００℃乃至７００℃であってもよい。絶縁層を形成することは、金属有機化学蒸着（metal organic chemical vapor deposition:ＭＯＣＶＤ）によって、絶縁層として第１の窒化シリコン層を形成することを含み、ＩＩＩ−Ｎデバイスの製造は、更に、トレンチを形成する前に、プラズマ強化化学蒸着（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）によって、エッチングマスク層として第２の窒化シリコン層を形成することと、デバイスの第１の部分のバリア層の酸化された残留部分を除去した後に、酸性溶液内のウェットエッチングによって絶縁層からエッチングマスク層を除去することとを含むことができる。ＩＩＩ−Ｎデバイスの製造は、更に、トレンチ内に少なくとも部分的にゲート絶縁体を形成することを含むことができ、ゲート絶縁体は、デバイスの第１の部分のチャネル層の上面に形成される。ゲート絶縁体を形成することは、トレンチに非晶質アルミニウム窒化シリコン（ＡｌｘＳｉｙＮ）膜を堆積させることを含むことができる。非晶質ＡｌｘＳｉｙＮ膜の厚さは、１ｎｍ乃至６０ｎｍであってもよい。ＡｌｘＳｉｙＮ膜内におけるシリコンの組成のＡｌの組成に対する比率ｙ／ｘは、１／３未満である。非晶質ＡｌｘＳｉｙＮ膜を堆積させることは、５００℃を超える成長又は堆積温度で非晶質ＡｌｘＳｉｙＮ膜を形成することを含む。ＩＩＩ−Ｎデバイスの製造は、更に、チャネル層に電気的に接続されるソースコンタクト及びドレインコンタクトを形成することと、ソースコンタクト及びドレインコンタクトの間で、トレンチ内に少なくとも部分的にゲート絶縁体上にゲート電極を形成することとを含むことができる。ＩＩＩ−Ｎバリア層を形成することは、チャネル層内に導電チャネルが誘導されるように、チャネル層より高いバンドギャップを有するＩＩＩ−Ｎバリア層を形成することを含む。ソースコンタクト及びドレインコンタクトを形成することは、導電チャネルに電気的に接続されるソースコンタクト及びドレインコンタクトのそれぞれの抵抗接触を形成することを含む。
デバイスを製造する際、第２のＩＩＩ−Ｎ層の露出された部分を酸化させることは、第２のＩＩＩ−Ｎ層と第１のＩＩＩ−Ｎ層の間の界面の全てに亘って、デバイスの第１の部分内の第２のＩＩＩ−Ｎ層を酸化させることができ、第１のＩＩＩ−Ｎ層は、酸化させない。デバイスの製造は、トレンチ内に電極を形成することを更に含むことができる。電極を形成する前に、第２の絶縁層を形成してもよく、第２の絶縁層は、トレンチ内の電極と、第１のＩＩＩ−Ｎ層の上面との間に形成される。電極は、ゲート電極であってもよく、第１のＩＩＩ−Ｎ層と第２のＩＩＩ−Ｎ層の間の組成の違いのために、第１のＩＩＩ−Ｎ層と第２のＩＩＩ−Ｎ層の間の界面に隣接して導電チャネルが誘導されてもよく、デバイスの製造は、更に、ソース電極及びドレイン電極を形成することを含むことができ、ソース電極及びドレイン電極は、ゲート電極の両側にあり、導電チャネルに電気的に接続される。導電チャネルは、ソース電極に対してゲート電極に０Ｖが印加されると、トレンチの下で可動電荷が欠乏し、ソース電極に対してゲート電極に十分な正電圧が印加されると、可動電荷が補充されるようにすることができる。電極は、絶縁層上において、ドレイン電極に向かう拡張部分を含んでもよい。第２の絶縁層は、電極の拡張部分と、絶縁層との間にある拡張部分を含むことができる。デバイスの製造は、更に、デバイスの第１の部分の絶縁層を除去した後であって、デバイスをアニーリングする前に、デバイスの第１の部分の第２のＩＩＩ−Ｎ層を部分的に除去し、デバイスの第１の部分の第２のＩＩＩ−Ｎ層の残留部分を、トレンチの両側の第２のＩＩＩ−Ｎ層の部分の第２の厚さより薄い第１の厚さにすることを含むことができる。第１の厚さは、３ｎｍ乃至１０ｎｍであってもよい。
ＩＩＩ−Ｎデバイスにおいて、トレンチの第１の側壁は、垂直であってもよく、トレンチの第２の側壁は、傾斜していてもよい。ゲート電極は、トレンチの外部にあり、ソースコンタクト及びドレインコンタクトのそれぞれに向かって延びるが、ソースコンタクト及びドレインコンタクトのそれぞれから分離されている拡張部分を含むことができる。バリア層は、チャネル層より大きなバンドギャップを有することができ、チャネル層内に導電チャネルが誘導される。ソースコンタクト及びドレインコンタクトは、それぞれ、導電チャネルに電気的に接続される抵抗接触を形成することができる。導電チャネルは、ソースコンタクトに対してゲート電極に０Ｖが印加されると、トレンチの下のチャネル層の領域において不連続となり、ソースコンタクトに対してゲート電極に０Ｖより大きいデバイスの閾値電圧を超える電圧が印加されると、連続することができる。ＩＩＩ−Ｎデバイスは、２Ｖ以上の閾値電圧と、０．５Ｖ未満の閾値電圧ヒステリシスとを有するエンハンスメントモード電界効果トランジスタとして機能することができる。ゲート絶縁体は、非晶質ＡｌｘＳｉｙＮ膜を含むことができる。非晶質ＡｌｘＳｉｙＮ膜の厚さは、１ｎｍ乃至６０ｎｍであってもよい。ＩＩＩ−Ｎチャネル層は、アルミニウム（Ａｌ）を含まないＩＩＩ−Ｎ層を含むことができ、ＩＩＩ−Ｎバリア層は、ＡｌベースのＩＩＩ−Ｎ層を含むことができる。
トランジスタにおいて、非晶質ＡｌｘＳｉｙＮ膜の厚さは、約１ｎｍ乃至６０ｎｍであってもよい。半導体材料構造は、ＩＩＩ−Ｎチャネル層と、ＩＩＩ−Ｎチャネル層上のＩＩＩ−Ｎバリア層とを含むことができ、ＩＩＩ−Ｎバリア層は、ＩＩＩ−Ｎチャネル層とＩＩＩ−Ｎバリア層の間の界面の近傍で、導電チャネルがＩＩＩ−Ｎチャネル層内に誘導されるように、ＩＩＩ−Ｎチャネル層より大きなバンドギャップを有することができる。室温において、閾値電圧は、２Ｖを超えてもよく、閾値電圧ヒステリシスは、０．５Ｖ未満であってもよい。
窒素極性ＩＩＩ−Ｎデバイスの製造において、第１のＩＩＩ−Ｎ層の上面は、第１のＩＩＩ−Ｎ層のＮ面であってもよい。窒素極性ＩＩＩ−Ｎデバイスの製造は、更に、第２のＩＩＩ−Ｎ層に対する第１のＩＩＩ−Ｎ層の反対側に第３のＩＩＩ−Ｎ層を形成することを含むことができ、第１のＩＩＩ−Ｎ層と第３のＩＩＩ−Ｎ層の間の組成の違いによって、第１のＩＩＩ−Ｎ層と第３のＩＩＩ−Ｎ層の間の界面に隣接する第１のＩＩＩ−Ｎ層内に導電チャネルが誘導される。更に、窒素極性ＩＩＩ−Ｎデバイスの製造は、デバイスの第２の部分の上にゲート電極を形成し、デバイスの第１の部分において、導電チャネルに電気的に接続されるソースコンタクトを形成することを含むことができ、第２のＩＩＩ−Ｎ層は、ソースコンタクトに対してゲート電極に０Ｖが印加されると、デバイスの第２の部分において、導電チャネルの可動電荷が欠乏することを確実にする十分な厚さを有する。ゲート電極を形成する前に、デバイスの第２の部分からマスキング層を除去してもよい。
ＩＩＩ−Ｎデバイスの製造は、更に、ＩＩＩ−Ｎデバイスをアニーリングする前に、トレンチを第１のＩＩＩ−Ｎバリア層に拡張することを含むことができる。トレンチを第１のＩＩＩ−Ｎバリア層に拡張することは、デバイスの第１の部分の第１のＩＩＩ−Ｎバリア層を途中までエッチングすることを含むことができる。ＩＩＩ−Ｎエッチング停止層は、アルミニウム（Ａｌ）を含まないＩＩＩ−Ｎ層を含むことができ、第１のＩＩＩ−Ｎバリア層は、ＡｌベースのＩＩＩ−Ｎ層を含むことができる。
ここで使用するＩＩＩ族窒化物又はＩＩＩ−Ｎ材料、層、デバイス等の用語は、化学式ＢｗＡｌｘＩｎｙＧａｚＮで表される複合半導体材料を含む材料又はデバイスを意味し、ｗ＋ｘ＋ｙ＋ｚは、約１であり、０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１及び０≦ｚ≦１である。ＩＩＩ−Ｎ材料（層又はデバイス）は、（例えば、金属有機化学蒸着によって）適切な基板上に直接的に成長させること、又は元の基板から分離し、適切な基板上に成長させ、他の基板に接合することによって形成又は準備してもよい。
ここで言う２つ以上のコンタクト又は他のアイテム、例えば、導電チャネル又は部品が「電気的に接続される」とは、これらが十分な導電性を有する材料によって接続され、各コンタクト又は他のアイテムの電位がバイアス条件によらず、実質的に同じ又は略々同じになることを意味する。
ここで言う「電圧を阻止する」とは、トランジスタ、デバイス又は部品に亘って電圧が印加されたときに、有意の電流、例えば、通常のオン状態の導通の間の平均動作電流の０．００１倍より大きい電流が、トランジスタ、デバイス又は部品を流れることを防ぐことができるトランジスタ、デバイス又は部品の能力を意味する。換言すれば、トランジスタ、デバイス又は部品が印加されている電圧を阻止している間、トランジスタ、デバイス又は部品を流れる総電流は、通常のオン状態の導通の間の平均の０．００１倍を超えない。この値を超えるオフ状態電流を有するデバイスは、損失が大きく、効率が低く、通常、多くの用途に適さず、特に電力スイッチング用途に適さない。
ここで言う「高電圧デバイス」、例えば、高電圧切換スイッチングトランジスタ、ＨＥＭＴ、双方向スイッチ又は４象限スイッチ（ＦＱＳ）は、高電圧用途に最適化された電子デバイスである。すなわち、トランジスタがオフになると、トランジスタは、約３００Ｖ以上、約６００Ｖ以上、又は約１２００Ｖ以上といった高電圧を阻止でき、トランジスタがオンになると、トランジスタが使用される用途にとって十分低いオン抵抗（ＲＯＮ）を有し、すなわち、実質的な電流がデバイスを通過する際の導電損失が十分小さい。高電圧デバイスは、少なくとも高電圧源又はデバイスが使用されている回路の最大電圧に等しい電圧を阻止できる。高電圧デバイスは、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、２５００Ｖ又は用途によって必要とされる他の適切な電圧を阻止してもよい。換言すれば、高電圧デバイスは、０Ｖから少なくともＶｍａｘの間のあらゆる電圧を阻止でき、ここで、Ｖｍａｘは、回路又は電源が供給できる最大電圧であり、例えば、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、２５００Ｖ又は用途によって必要とされる他の適切な電圧である。
ここで言う「ＩＩＩ−Ｎデバイス」とは、ＩＩＩ−Ｎヘテロ構造に基づくデバイスである。ＩＩＩ−Ｎデバイスは、Ｅモードトランジスタ又はスイッチとして動作するように設計できる。ＩＩＩ−Ｎデバイスは、高電圧アプリケーションに適する高電圧デバイスであってもよい。このような高電圧デバイスでは、デバイスのバイアスがオフにされると（例えば、ソースに対してゲートに印加される電圧がデバイス閾値電圧より小さいと）、デバイスは、デバイスが使用される用途の高電圧以下の全てのソース−ドレイン電圧を支持することができ、この電圧は、例えば、１００Ｖ、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、２５００Ｖ又はこれら以上であってもよい。高電圧デバイスのバイアスがオンにされると（例えば、ソース又は関連する電力端子に対してゲートに印加される電圧がデバイス閾値電圧より大きくなると）、低いオン電圧（すなわち、ソース端子とドレイン端子の間又は相対する電力端子の間の低い電圧）で実質的な電流を流すことができる。最大許容オン電圧は、デバイスが使用される用途において耐えることができる最大のオン状態電圧である。
本明細書に記述する主題に関する１つ以上のここに開示する実現例の詳細を添付の図面及び下記の詳細な説明に示す。実現例には、更なる特徴及び変形を含ませることができる。例えば、図１１Ｇのデバイスにおいて、電極１１２２及び電極１１２４の間に第２のゲート構造を含むことによって、Ｎ極性ＩＩＩ−Ｎ層を有するＦＱＳを形成することができる。他の特徴、側面及び利点は、以下の説明、図面及び特許請求の範囲から明らかとなる。
例示的なＩＩＩ−Ｎデバイスの断面図である。 図１のＩＩＩ−Ｎデバイスを製造するための例示的なプロセスのフローチャートである。 図１のＩＩＩ−Ｎデバイスを製造するための例示的なプロセスのフローチャートである。 図１又は図２ＡのＩＩＩ−Ｎデバイス内にトレンチを形成するための例示的なプロセスのフローチャートである。 図３Ａのトレンチを形成する例示的なプロセスを示す図である。 非晶質ＡｌｘＳｉｙＮ膜及び多結晶ＡｌｘＳｉｙＮ膜についての特徴付けの結果を示す図である。 単一のウエハ上に形成されたＩＩＩ−Ｎデバイスの閾値電圧の変化を示す図である。 ゲート絶縁体として非晶質ＡｌｘＳｉｙＮ膜を有するＩＩＩ−Ｎデバイスの室温における特性を示す図である。 ゲート絶縁体として多結晶ＡｌｘＳｉｙＮ膜を有するＩＩＩ−Ｎデバイスの室温における特性を示す図である。 図１のＩＩＩ−Ｎデバイスの高温における経時的なＯＦＦ状態特性を示す図である。 高温に曝される前後の図１のＩＩＩ−Ｎデバイスの特性を表す図である。 他の例示的なＩＩＩ−Ｎデバイスの断面図である。 図１１Ｇのデバイスを形成するための例示的なプロセスを示す図である。 図１１Ｇのデバイスを形成するための例示的なプロセスを示す図である。 図１１Ｇのデバイスを形成するための例示的なプロセスを示す図である。 図１１Ｇのデバイスを形成するための例示的なプロセスを示す図である。 図１１Ｇのデバイスを形成するための例示的なプロセスを示す図である。 図１１Ｇのデバイスを形成するための例示的なプロセスを示す図である。 Ｎ−極性ＩＩＩ−Ｎデバイスの断面図である。 他のＩＩＩ−Ｎデバイスを形成するための例示的なプロセスを示す図である。 他のＩＩＩ−Ｎデバイスを形成するための例示的なプロセスを示す図である。 他のＩＩＩ−Ｎデバイスを形成するための例示的なプロセスを示す図である。 他のＩＩＩ−Ｎデバイスを形成するための例示的なプロセスを示す図である。 他のＩＩＩ−Ｎデバイスを形成するための例示的なプロセスを示す図である。 他のＩＩＩ−Ｎデバイスを形成するための例示的なプロセスを示す図である。 他の例示的なＩＩＩ−Ｎデバイスの断面図である。 更に他のＩＩＩ−Ｎデバイスを形成するための例示的なプロセスを示す図である。 更に他のＩＩＩ−Ｎデバイスを形成するための例示的なプロセスを示す図である。 更に他のＩＩＩ−Ｎデバイスを形成するための例示的なプロセスを示す図である。 更に他のＩＩＩ−Ｎデバイスを形成するための例示的なプロセスを示す図である。 更に他のＩＩＩ−Ｎデバイスを形成するための例示的なプロセスを示す図である。 更に他のＩＩＩ−Ｎデバイスを形成するための例示的なプロセスを示す図である。
様々な図面内の同様の要素には、同様の符号を付している。
図１は、例示的なＩＩＩ−Ｎデバイス１００の断面図である。ＩＩＩ−Ｎデバイス１００は、ＩＩＩ−Ｎトランジスタ又はスイッチであってもよく、特に、高電圧ＩＩＩ−Ｎエンハンスメントモード電界効果トランジスタであってもよい。
ＩＩＩ−Ｎデバイス１００は、基板層１１０を含む。基板層１１０は、例えば、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、サファイヤ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）から形成された基板であってもよく、その上にＩＩＩ−Ｎ材料を形成することができる他の適切な如何なる基板であってもよい。
基板層１１０の上には、バッファ層１１２が形成されている。バッファ層１１２は、ＩＩＩ−Ｎバッファ層、例えば、ＧａＮ層、ＡｌｘＧａ１−ｘＮ層等であってもよい。例えば、バッファ層１１２に転位（dislocations）又は点欠陥（point defects）を含ませることによって及び／又はバッファ層１１２に補償元素（compensating elements ）、例えば、鉄（Ｆｅ）、炭素（Ｃ）及び／又はマグネシウム（Ｍｇ）をドーピングすることによって、バッファ層１１２が絶縁性を有するように又はｎ型移動キャリヤを実質的に含まないようにすることができる。バッファ層１１２は、層の全体に亘って実質的に均一な構成を有することができる。幾つかの実現例では、バッファ層１１２内で１つ以上の組成を変化させてもよい。例えば、バッファ層１１２内のＡｌ成分を傾斜させることによって、バッファ層１１２を傾斜させてもよい。幾つかの場合、バッファ層１１２は、ＩＩＩ−Ｎデバイス１００内の他のＩＩＩ−Ｎ層の何れよりも実質的に厚い。
ＩＩＩ−Ｎデバイス１００は、バッファ層１１２上に形成されたチャネル層１１４を含む。チャネル層１１４は、ＩＩＩ−Ｎ層、例えば、ドーピングされていないＧａＮ層又は僅かに又は非意図的にドーピングされたＧａＮ層であってもよい。幾つかの具体例では、チャネル層１１４は、Ａｌ成分を含まないＩＩＩ−Ｎ層、例えば、ＧａＮ又はＩｎｚＧａ１−ｚＮ層である。
バリア層１１６は、チャネル層１１４上に形成されている。バリア層１１６及びチャネル層１１４は、互いに異なる組成又はＩＩＩ−Ｎ材料を有することができる。組成又はＩＩＩ−Ｎ材料は、バリア層１１６がチャネル層１１４より大きなバンドギャップを有することができるように選択される。幾つかの具体例では、バリア層１１６は、ＡｌベースのＩＩＩ−Ｎ層、例えば、ＡｌｘＧａ１−ｘＮ層、ＡｌｙＩｎ１−ｙＮ層又はＡｌＩｎＧａＮ層である。チャネル層は、ドーピングされていないＧａＮ層であってもよい。バリア層１１６は、ｎドープ層であってもよく、又は実質的なドーピング不純物濃度を有さなくてもよい。バリア層１１６がドープされない場合、チャネル層１１４とバリア層１１６の間に分極場が存在することができ、これにより、層１１４及び１１６の間の界面又はこの近傍に固定電荷が誘導される。
層１１４及び層１１６の間のバンドギャップの差異及び／又は電子親和力の差異によって生じるＩＩＩ−Ｎ材料構造の伝導帯のバンド端不連続（band edge discontinuity）は、バリア層１１６のドーピング又は導入された分極化と組み合わされて、チャネル層１１４内に、例えば、図１に示すように、チャネル層１１４とバリア層１１６の間の界面の近傍に導電チャネル１１９を誘導することができる。導電チャネル１１９は、例えば、ソースコンタクト１２１及びゲートコンタクト１２３の間、並びにゲートコンタクト１２３及びドレインコンタクト１２２の間に２次元電子ガス（2-dimentional electron gas：２ＤＥＧ）チャネルを含むことができる。図１に示すように、デバイス１００がＯＦＦ状態のとき（すなわち、ソースコンタクト１２１に対してゲートコンタクト１２３がデバイス閾値電圧より低い電圧でバイアスされているとき）、導電チャネル１１９は、ゲート電極１２３の下で可動電荷が欠乏し、したがって、２ＤＥＧは、ソースコンタクト１２１とドレインコンタクト１２２の間で不連続になる。デバイス１００がＯＮ状態のとき（すなわち、ソースコンタクト１２１に対してゲートコンタクト１２３がデバイス閾値電圧より高い電圧でバイアスされているとき）、ゲート電極１２３の下の導電チャネル１１９には、可動電荷が補充され（図１には示していない。）、２ＤＥＧは、ソースからドレインまで連続する。幾つかの実現例では、ソースコンタクト１２１及びドレインコンタクト１２２は、それぞれ、２ＤＥＧチャネルに電気的に結合され、電気的に接続され、又は接触する抵抗接触を形成する。ゲートコンタクト１２３は、ゲート領域内の２ＤＥＧチャネルの一部、例えば、ゲートコンタクト１２３の直下の部分を変調することができる。
また、ＩＩＩ−Ｎデバイス１００は、絶縁層１１８を含むことができる。絶縁層１１８は、最上位のＩＩＩ−Ｎ面における電圧変動を防止又は抑制することによって分散を防止又は抑制するパシベーション層であってもよい。絶縁層１１８は、ＳｉｘＮｙ、Ａｌ２Ｏ３、ＳｉＯ２、ＡｌｘＳｉｙＮ等から形成することができ、金属有機化学蒸着（metal organic chemical vapor deposition：ＭＯＣＶＤ）、低圧化学蒸着（low pressure chemical vapor deposition：ＬＰＣＶＤ）、プラズマ強化化学蒸着（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）、化学蒸着（chemical vapor deposition：ＣＶＤ）、スパッタリング、原子層堆積（atomic layer deposition：ＡＬＤ）、高密度化学蒸着又は適切な如何なる堆積プロセスによって準備してもよい。特定の例では、絶縁層１１８は、ＭＯＣＶＤによって形成された窒化シリコン（ＳｉｘＮｙ）層である。
ソースコンタクト１２１、例えば、ソース電極、並びにドレインコンタクト１２２、例えば、ドレイン電極は、ＩＩＩ−Ｎ層、例えば、チャネル層１１４の１つと接触する金属スタックによって形成することができる。金属スタックは、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、Ｔｉ／Ａｌ等であってもよい。ソースコンタクト１２１及びドレインコンタクト１２２は、金属蒸着及び堆積後アニーリング処理によって形成することができる。他の抵抗接触プロセスも使用することができる。
ＩＩＩ−Ｎデバイス１００の高電圧電界領域内の電界を整形するために、トレンチ１２４を形成し、ピーク電界を低下させ、デバイス降伏電圧又は閾値電圧を上昇させることによって、高電圧動作が可能になる。また、トレンチ１２４により、デバイス１００をエンハンスメントモードで（すなわち、Ｅモードデバイスとして）動作させることもできる。トレンチ１２４は、絶縁層１１８の一部及びバリア層１１６の一部又は全部をトレンチ形状に除去することによって形成することができる。後述するように、チャネル層に残る損傷、並びにトレンチの深さ及び形状は、低いデバイスオン抵抗Ｒｏｎと共にエンハンスメントモード動作を達成するために重要である。
幾つかの実現例では、トレンチ又は凹み構造を形成するために、ドライエッチング技術、例えば、プラズマエッチング、デジタルプラズマエッチング又は反応イオンエッチング（reactive ion etching：ＲＩＥ）を用いる。ドライエッチング技術は、イオン衝撃損傷を引き起こすことがあり、これによって、チャネルキャリヤ移動度が低下することがある。また、これらの技術は、ＩＩＩ族窒化物材料に関してエッチング選択性が低い。すなわち、これらの技術を用いて、ＩＩＩ族窒化物材料の他の成分を実質的にエッチングすることなくＩＩＩ族窒化物材料の１つの成分を選択的にエッチングすることは、困難である。更に、イオン衝撃損傷を有する表面を回復することは、困難であることがある。基板上にエピタキシャル成長される各層は、ウエハの中心からウエハの端に向かって厚みと組成が変化するため、エッチング選択性は、ＩＩＩ−Ｎエピタキシ膜にとって重要であることがある。幾つかの場合、ドライエッチング法は、バリア層とチャネル層の間で殆どエッチング選択性を有していない。したがって、異なるエッチング深度によって、大きな閾値電圧変化が生じることがある。
ＩＩＩ−Ｎデバイス構造を用いてエンハンスメントモードトランジスタを実現するためには、トレンチ又は凹み内のエッチング深度を制御することが重要である場合がある。デバイス１００のＩＩＩ−Ｎ材料構造を有するがトレンチ１２４を有さないデバイスは、通常、デプリーションモードで動作する。デバイスのゲート領域内のＩＩＩ−Ｎ材料構造内に凹み又はトレンチ１２４を設けることにより、デバイス閾値電圧をより低い値にシフトさせることができる。エッチング深度が十分な深さを有さず、閾値電圧の変動が小さい場合、ＩＩＩ−Ｎデバイスは、デプリーションモードデバイスの状態を維持し、ノーマリーオン（normally-on）の特性を示すことがある。エッチング深度が深すぎ、チャネル層までがエッチングされている場合、デバイスがＯＮ状態でバイアスされても、ゲートコンタクトの下方の導電チャネルと、デバイスアクセス領域（すなわち、ソース−ゲート間及びゲート−ドレイン間の領域）内の導電チャネルとの間に電流が流れなくなることがある。この場合、ノーマリーオフのＥモード動作が実現できたとしても、ＩＩＩ−Ｎデバイスは、電流密度が低くなり、又はＯＮ状態で動作しなくなることがある。ドライエッチング速度は、合理的な精度に較正することができるが、ＩＩＩ−Ｎエピタキシ膜の成長状態の変動に起因する異なるウエハ間のバリア層の厚さの変化並びに単一のウエハ内の変化によって、製造歩留まりが低下することがある。
幾つかの実現例では、図２Ａ〜図２Ｂ及び図３Ａ〜図３Ｂを用いて後に詳細に説明するように、トレンチ１２４の形成においてウェットエッチング技術を用いることができる。ウェットエッチング技術を用いることにより、トレンチ１２４内のバリア層１１６を完全に除去できると共に、エッチングを自己整合式（self-aligned style）にチャネル層１１４の上面で正確に停止させることができる。幾つかの具体例では、バリア層１１６は、バリア層の厚さの変動の下で完全に除去することができ、これにより、ウエハに亘るエッチング深度の均一性が向上し、製造歩留まりが向上する。
トレンチエッチング横断面は、通常、長方形又は台形であり、すなわち、トレンチは、垂直側壁又は傾斜側壁を有するが、両方を有することはない。側壁が垂直に形成された凹み又はトレンチを有するＩＩＩ−Ｎデバイス構造では、欠陥のないゲート誘電体及びゲート金属のコンフォーマルな堆積が困難であるため、デバイス１００のようなデバイスでは、トレンチ全体が垂直側壁を有することは、望ましくない。しかしながら、トレンチ全体に亘って、特に、ＩＩＩ−Ｎ材料内に形成されるトレンチ部分で側壁を傾斜させると、トレンチの底部に隣接するバリア層の厚さの変化によって、トレンチの底部に直接的に隣接するが、トレンチの底部の直下ではないチャネルの部分で２ＤＥＧ電荷密度が低下し、アクセス領域の抵抗が上昇するため、これも望ましくない。したがって、トレンチ側壁は、バリア層１１６内では垂直であり、この上位の絶縁層１１８内では傾斜していることが望ましい。
後に詳細に説明するが、ウェットエッチングの後、トレンチ１２４は、図１に示すように、バリア層１１６内に垂直側壁を有し、絶縁層１１８内に傾斜側壁を有することができる。チャネル層１１４の上面は、トレンチ１２４内で露出する。トレンチ１２４は、チャネル層１１４の上面から、バリア層１１６及び絶縁層１１８を介して絶縁層１１８の上面に延びている。
ゲート絶縁体１２０（例えば、ゲート絶縁層又はゲート誘電層）は、トレンチ１２４内で少なくとも部分的にコンフォーマルに成長又は堆積される。ゲート絶縁体１２０は、チャネル層１１４の上面に設けることができる。ゲート絶縁体１２０は、少なくともチャネル層１１４の上面から絶縁層１１８の上面に延びることができる。また、ゲート絶縁体１２０は、バリア層１１６内に垂直側壁を有することができ、絶縁層１１８内に傾斜側壁を有することができる。
ゲート絶縁体１２０は、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化シリコン（ＳｉＯ２）、ＳｉｘＮｙ又は他の如何なるワイドバンドギャップ絶縁体から形成してもよく、これらを含んでいてもよい。幾つかの具体例では、ゲート絶縁体１２０は、ＡｌｘＳｉｙＮ層、例えば、非晶質ＡｌｘＳｉｙＮ層又は多結晶ＡｌｘＳｉｙＮ層であり、ここで、ｘ及びｙは、ＡｌｘＳｉｙＮ層における非窒素元素の相対的組成を表す。すなわち、ｘ／（ｘ＋ｙ）は、ＡｌｘＳｉｙＮ層のアルミニウムによって構成される非窒素要素の割合であり、ｙ／（ｘ＋ｙ）は、ＡｌｘＳｉｙＮ層のシリコンによって構成される非窒素要素の割合であり、ｘ／ｙは、ＡｌｘＳｉｙＮ層におけるシリコンとアルミニウムの比である。特定の例では、後に更に説明するように、ゲート絶縁体１２０は、高いゲートバイアス及び低いゲートリークを実現する非晶質ＡｌｘＳｉｙＮ膜を含む。非晶質ＡｌｘＳｉｙＮ膜は、約１ｎｍ〜１００ｎｍの間、例えば、１ｎｍ〜６０ｎｍの間の厚さを有することができる。
幾つかの実現例では、ゲート絶縁体１２０は、３元化合物（ternary compound）、例えば、ＡｌｘＡｙＮ層であり、ここで、Ａは、周期表のＩＶ族からの元素であり、例えば、非晶質ＡｌｘＳｉｙＮ層又は多結晶ＡｌｘＳｉｙＮ層である。ゲート絶縁体１２０は、ワイドバンドギャップ４元絶縁体（wideband gap quaternary insulator）、例えば、ＡｌｘＭｙＡｚＮであってもよく、ここで、Ｍは、遷移金属元素であり、Ａは、周期表のＩＶ族元素であり、ｘ、ｙ及びｚは、ＡｌｘＭｙＡｚＮ層における非窒素元素の相対的組成である。ｙ又はｚがゼロである場合、４元絶縁体は、３元絶縁体となる。非晶質膜が好ましい場合もあるが、他の混合相マトリックス（mixed phase matrices）を使用することもできる。
次に、ゲート絶縁体１２０上で、凹み１２４内において、少なくとも部分的に、ゲートコンタクト１２３、例えば、ゲート電極をコンフォーマルに形成する。ゲート絶縁体１２０と同様に、トレンチ内でバリア層１１６に隣接するゲートコンタクト１２３の部分は、垂直に方向付けることができ、トレンチ内で絶縁層１１８に隣接するゲートコンタクト１２３の部分は、傾斜させることができる。幾つかの実現例では、ゲートコンタクト１２３は、トレンチ１２４の外側でソースコンタクト１２１及び／又はドレインコンタクト１２２に向かってそれぞれ延びる拡張部分を含む。拡張部分は、それぞれ、ソースコンタクト１２１及びドレインコンタクト１２２から分離されている。ゲートコンタクト１２３の拡張部分は、ＩＩＩ−Ｎデバイス１００のフィールドプレートとして機能することができる。幾つかの具体例では、ゲートコンタクトの拡張部分は、少なくとも部分的にゲートコンタクトの傾斜部分を含み、傾斜フィールドプレートとして機能し、これによって、デバイス性能が向上することがある。
ゲートコンタクト１２３は、金属スタック、例えば、ニッケル／金（Ｎｉ／Ａｕ）として形成することができ、金属蒸着、スパッタリング又は化学蒸着によって堆積させることができる。これに代えて、ゲートコンタクト１２３は、大きな仕事関数を有する１つ以上の材料、例えば、大きな仕事関数を有する半導体材料（例えば、ｐ型ポリシリコン、酸化インジウムスズ又は窒化チタン）を含む他の導電材料又は材料スタックであってもよい。ゲートコンタクト１２３の堆積の後、オプションとして、堆積後アニーリング処理を行ってもよい。最後に、ゲートコンタクト１２３をエッチングマスクとして使用して、ゲート絶縁体１２０をエッチングし、これにより、ゲート絶縁体１２０は、ゲートコンタクト１２３の直下に残留し、他の全ての部分ではエッチングにより除去される。
図１に示すように、ソースコンタクト１２１に対してゲートコンタクト１２３に０Ｖ（又はデバイス閾値電圧より低い電圧）が印加されると、導電チャネル１１９は、ＩＩＩ−Ｎデバイス１００のゲート領域内のトレンチ１２４の直下のチャネル層１１４の領域で不連続になる。ソースコンタクト１２１に対してゲートコンタクト１２３に０Ｖが印加されると、導電チャネル１１９が不連続になるため、ソースコンタクトとドレインコンタクトの間のデバイスチャネルが導通しなくなるが、ソースコンタクト１２１に対してゲートコンタクト１２３に十分な正電圧、例えば、デバイス閾値電圧より高い電圧が印加されると、このデバイスチャネルは、直ちに導通する。このように、ＩＩＩ−Ｎデバイス１００は、高電圧アプリケーションのための高電圧エンハンスメントモードデバイスとして機能することができる。ＩＩＩ−Ｎデバイス１００は、トランジスタ、双方向スイッチ、４象限スイッチ（four quadrant switch：ＦＱＳ）及び／又は適切な如何なる半導体デバイスであってもよい。
図２Ａ〜図２Ｂは、ＩＩＩ−Ｎデバイスを形成するプロセス２００を示している。プロセス２００を用いて、図１に示すＩＩＩ−Ｎデバイス１００を形成することができる。
図２Ａに示すように、プロセス２００は、基板上にバッファ層を形成すること（２０２）を含む。バッファ層及び基板は、それぞれ、図１のバッファ層１１２及び基板層１１０であってもよい。基板は、シリコンウエハであってもよい。バッファ層は、基板上にバッファ層を直接的に成長させること、又は第１の基板上にバッファ層を成長させ、第１の基板からバッファ層を剥離し、基板にバッファ層を結合することの何れによって形成してもよい。上述したように、バッファ層を形成すること（ステップ２０２）は、バッファ層に補償元素をドーピングすることを含むことができる。
次に、バッファ層上にＩＩＩ−Ｎチャネル層を形成する（ステップ２０４）。ＩＩＩ−Ｎチャネル層は、図１のチャネル層１１４であってもよい。ＩＩＩ−Ｎチャネル層は、ドーピングされていないＩＩＩ−Ｎ層（例えば、ドーピングされていないＧａＮ層）であってもよい。特定の例では、ＩＩＩ−Ｎチャネル層は、ドーピングされていない、実質的にＡｌを含まないＧａＮ層である。
そして、チャネル層上にＩＩＩ−Ｎバリア層を形成する（ステップ２０６）。ＩＩＩ−Ｎバリア層は、図１のバリア層１１６であってもよい。ＩＩＩ−Ｎバリア層は、チャネル層とは異なる構成又はＩＩＩ−Ｎ材料を含み、このため、バリア層は、チャネル層より大きなバンドギャップを有し、チャネル層内に導電チャネル（例えば、２ＤＥＧチャネル）を誘導することができる。幾つかの具体例では、バリア層は、ＡｌｘＧａ１−ｘＮ層である。バリア層は、約３０ｎｍの厚さを有することができる。特定の実現例では、ＩＩＩ−Ｎバリア層は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ層であり、ここで、ｘ及びｙは、それぞれアルミニウム及びインジウムの組成であり、ｘ＋ｙは、ガリウムの組成であり、０＜ｘ≦１、０≦ｙ＜１及び０≦ｘ＋ｙ＜１である。
次に、バリア層上に絶縁層を形成する（ステップ２０８）。絶縁層は、図１の絶縁層１１８であってもよい。上述したように、絶縁層は、ＳｉｘＮｙ、Ａｌ２Ｏ３、ＳｉＯ２、ＡｌｘＳｉｙＮ等から形成することができ、ＭＯＣＶＤ、ＬＰＣＶＤ、ＰＥＣＶＤ、ＣＶＤ、ＨＤＰＣＶＤ、スパッタリング、反応活性化スパッタリング、ＡＬＤ、プラズマ援用ＡＬＤ、又は適切な如何なる堆積プロセスによって堆積させてもよい。特定の例では、絶縁層は、ＭＯＣＶＤによって形成されるＳｉＮｘ層である。
そして、トレンチを形成し、チャネル層の上面を露出させる（ステップ２１０）。トレンチは、図１のトレンチ１２４であってもよい。図３Ａ及び図３Ｂについて後に詳細に説明するように、トレンチの形成は、ウェットエッチング技術を使用することを含むことができる。ウェットエッチングの後、形成されたトレンチは、バリア層３１６内に垂直側壁を有し、絶縁層３１８内に傾斜側壁を有することができる。バリア層は、トレンチ領域内で除去することができ、トレンチ内でチャネル層３１４の上面を露出させることができる。トレンチは、チャネル層３１４の上面からバリア層３１６及び絶縁層３１８を介して絶縁層の上面に伸びることができる。幾つかの具体例では、デバイス電極（例えば、ソース、ゲート又はドレイン）の何れにも電圧が印加されていないとき、導電チャネルは、トレンチの直下のチャネル層の領域で不連続になる。
次に、図２Ｂに示すようにチャネル層の上面にゲート絶縁体を形成する（ステップ２１２）。ゲート絶縁体は、図１のゲート絶縁体１２０であってもよい。ゲート絶縁体は、トレンチ内に少なくとも部分的にコンフォーマルに形成される。ゲート絶縁体は、バリア材料を挟むことなく、チャネル層の上面と直接的に接触することができる。バリア層に接触するゲート絶縁体の部分は、垂直側壁を有することができ、絶縁層に接触するゲート絶縁体の部分は、傾斜側壁を有することができる。
幾つかの実現例では、高いゲートバイアスと低いゲートリークを実現するために、ゲート絶縁体として非晶質アルミニウム窒化シリコン（例えば、ＡｌｘＳｉｙＮ）膜を成長させる。図６〜図９を用いて後述するように、ゲート絶縁体として非晶質ＡｌｘＳｉｙＮ膜を有するＩＩＩ−Ｎデバイスは、高い降伏電界、低い界面トラップ及び高い温度安定性を達成することができる。
非晶質ＡｌｘＳｉｙＮ膜は、ＣＶＤ、ＬＰＣＶＤ、ＭＯＣＶＤ、分子線エピタキシ（molecular beam epitaxy：ＭＢＥ）、スパッタリング又は適切な如何なる堆積プロセスを用いて成長させてもよい。幾つかの具体例では、成長した非晶質ＡｌｘＳｉｙＮ膜は、１ｎｍ〜１００ｎｍの間、例えば、約１ｎｍ〜６０ｎｍの間の厚さを有している。
ＡｌｘＳｉｙＮ膜の形成の間、結果として生成されるＡｌｘＳｉｙＮ膜が（多結晶ではなく）非晶質となることを確実にするように、幾つかの成長又は堆積条件を最適化することができる。例えば、成長又は堆積温度、チャンバ圧及び／又はＳｉ／Ａｌ比率を最適化して、非晶質ＡｌｘＳｉｙＮ膜を実現することができる。包括的に言えば、成長又は堆積温度を低下させ、Ｓｉ／Ａｌ比率を上昇させることによって、堆積されるＡｌｘＳｉｙＮ膜が多結晶ではなく、非晶質になる傾向がある。例えば、約１０００°以上の成長又は堆積温度では、Ｓｉ／Ａｌ比率が約６／９４以上の場合、結果として生じるＡｌｘＳｉｙＮを非晶質にすることができ、約８００°以上の成長又は堆積温度では、Ｓｉ／Ａｌ比率が約２／３以上の場合、結果として生じるＡｌｘＳｉｙＮを非晶質にすることができる。ここで、ＡｌｘＳｉｙＮが非晶質である場合に限り、ＩＩＩ−ＮエンハンスメントモードデバイスのＡｌｘＳｉｙＮのゲート絶縁体膜の成長又は堆積温度を上昇させ及び／又はＳｉ／Ａｌ比率を低下させると、デバイス内のゲートリークが低減されることが見出された（多結晶膜を有するデバイスは、実質的により高いゲートリークを示すことが見出された）。したがって、ＡｌｘＳｉｙＮのゲート絶縁体膜の堆積条件は、非晶質膜を達成しながら、高い堆積温度及び低いＳｉ／Ａｌ比率が維持されるように最適化することができる。幾つかの実現例では、非晶質ＡｌｘＳｉｙＮ膜の成長又は堆積温度は、５００°より高く、例えば、８００°より高く、又は９００°より高く、及び／又はＳｉの組成及びＡｌの組成の比率ｙ／ｘは、２／３未満、例えば、１／３未満、１／９未満又は７／９３未満である。
成長したＡｌｘＳｉｙＮ膜は、Ｘ線回折（X-ray diffraction：ＸＲＤ）グレージングスキャン（grazing scan）を用いて結晶粒が存在するか否かを判定することによって特徴付けることができる。図４は、非晶質ＡｌｘＳｉｙＮ膜及び多結晶ＡｌｘＳｉｙＮ膜の特徴付けの結果を示している。ＸＲＤカーブのピークは、膜の少なくとも一部が結晶質又は多結晶であることを示している。曲線４０２では、非晶質ＡｌｘＳｉｙＮ膜の走査においてピークが現れていない。一方、曲線４０４は、多結晶ＡｌｘＳｉｙＮ膜内のＡｌＮ結晶ピーク４０６を検出できることを示している。
図２Ｂに戻って説明すると、次に、チャネル層に電気的に接続されるソースコンタクト及びドレインコンタクトを形成する（ステップ２１４）。ソースコンタクト及びドレインコンタクトは、それぞれ、図１のソースコンタクト１２１及びドレインコンタクト１２２であってもよい。上述したように、ソースコンタクト及びドレインコンタクトは、例えば、金属蒸着又はスパッタリングを使用し、及びオプションとして堆積後アニーリングプロセスを実行することによって、ＩＩＩ−Ｎデバイスのチャネル層に接触する金属スタック、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ又はＴｉ／Ａｌとして形成することができる。幾つかの具体例では、ソースコンタクト及びドレインコンタクトは、それぞれ、チャネル層の内の導電チャネル、例えば、２ＤＥＧチャネルに電気的に接触し又は接続される抵抗接触を形成する。オプションとして、ソースコンタクト及びドレインコンタクトは、トレンチを形成する前に形成してもよい。
次に、ソースコンタクト及びドレインコンタクトの間で、ゲート絶縁体上にゲート電極を形成する（ステップ２１６）。ゲート電極は、図１のゲートコンタクト１２３であってもよい。上述したように、ゲート電極は、ステップ２１４においてソースコンタクト及びドレインコンタクトのために使用したプロセスと類似するプロセスを用いて、少なくとも部分的にトレンチ内で、ゲート絶縁体上に金属スタック、例えば、ニッケル／金（Ｎｉ／Ａｕ）を堆積させることによって、コンフォーマルに形成することができる。ゲート電極は、バリア層に隣接するトレンチ内に垂直側壁を有し、絶縁層に隣接するトレンチ内に傾斜側壁を有することができる。幾つかの実現例では、ゲート電極は、トレンチの外にあり、それぞれソースコンタクト及びドレインコンタクトに向かって延びるが、これらから分離されている拡張部分を含む。
ゲート電極の堆積の後、ゲート電極をエッチングマスクとして使用して、ゲート絶縁体をエッチングすることができ、これによって、ゲート絶縁体は、ゲートコンタクトの直下に残留し、他の全ての部分ではエッチングにより除去される。
図３Ａは、ＩＩＩ−Ｎデバイス内にトレンチを形成する例示的なプロセス３００を示している。図３Ｂは、異なるステップ、例えば、図３Ａのプロセス３００の各ステップにおけるＩＩＩ−Ｎデバイスの構造的構成３５０を示している。トレンチ及びＩＩＩ−Ｎデバイスは、それぞれ、図１のトレンチ１２４及びＩＩＩ−Ｎデバイス１００であってもよい。プロセス３００は、図２Ａのプロセス２１０であってもよい。
図２Ａのプロセスステップ２０８の後、ＩＩＩ−Ｎデバイス構造は、基板上に順次的に形成されたバッファ層、チャネル層、バリア層及び絶縁層を含む。基板、バッファ層、チャネル層、バリア層及び絶縁層は、それぞれ、図１の、基板層１１０、バッファ層１１２、チャネル層１１４、バリア層１１６及び絶縁層１１８であってもよい。
プロセス３００は、絶縁層上にエッチングマスク層を形成するステップ（ステップ３０１）から開始することができる。幾つかの具体例では、ＭＯＣＶＤによって成長された第１のＳｉｘＮｙ層が絶縁層として使用され、ＰＥＣＶＤによって成長された第２のＳｉｘＮｙ層がエッチングマスク層として使用される。２つの異なる手法で成長された膜の異なる特性（例えば、密度）のためにエッチングマスク層及び絶縁層は、それぞれ、他方の層を実質的にエッチングしない手法でエッチングすることができる。例えば、ＰＥＣＶＤによって形成されたＳｉｘＮｙ層は、適切なウェット化学エッチング技術によって（例えば、加熱リン酸溶液を用いて）エッチングでき、一方、ＭＯＣＶＤによって形成されたＳｉｘＮｙ層は、このウェット化学エッチング技術に対する耐性を有する。このようにして、エッチングマスク層が形成された後、下位の材料を介してトレンチを画定する開口部をエッチングマスク層に形成する。開口部は、例えば、加熱リン酸溶液を用いてエッチングマスクをエッチングすることによって形成することができる。エッチングマスク層に開口部を形成することによって、具体的には、ウェットエッチングを用いて開口を画定する際に、図３Ｂの構造的構成３５２におけるエッチングマスク層３２６及び絶縁層３１８に示すように、開口部の側壁を傾斜させることができる。
次に、エッチングマスク層をマスクとして用いて、開口部の下の絶縁層の一部を除去し、絶縁層内にトレンチを形成する（ステップ３０２）。ステップ３０２では、絶縁層の一部を除去するために適切な如何なるエッチング技術を使用してもよい。特定の例では、ドライエッチング、例えば、ＳＦ６を含むガス雰囲気内の反応イオンエッチング（ＲＩＥ）を用いて、エッチングマスク及び絶縁層の両方でＳｉｘＮｙをエッチングすることによって、トレンチの少なくとも一部をパターン化し、バリア層を露出させる。
絶縁層３１８（例えば、ＳｉｘＮｙ層）とバリア層３１６（例えば、ＡｌｘＧａ１−ｘＮ層）との間の高いエッチング選択性のために、図３Ｂの構造的構成３５２に示すように、ドライエッチングをバリア層の上面で停止させることができる。エッチングマスク層３２６の開口部は、傾斜側壁を有するように形成されているので、結果として生じるトレンチ、すなわち、絶縁層をエッチングして形成されるトレンチも傾斜側壁を有することができる。
そして、トレンチは、バリア層３１６の一部を除去することによって、ＩＩＩ−Ｎ材料内に拡張される（ステップ３０４）。ＩＩＩ−Ｎ材料内にトレンチを拡張するために除去されるバリア層の部分は、例えば、（絶縁層のために使用された）ＳＦ６の代わりにＣｌ２を含むガス雰囲気内でＲＩＥエッチングを用いて、ドライエッチングによって除去することができる。図３Ｂの構造的構成３５４に示すように、バリア層へのエッチング深度は、例えば、エッチング速度及び／又はエッチング時間を制御することによって、残留するバリア層が、チャネル層の上面から特定の厚さを有するように制御することができる。後に更に詳細に説明するように、トレンチが形成された領域内のバリア層３１６の残留部分は、アニーリングプロセス（ステップ３０６）及びこれに続くウェットエッチングプロセス（ステップ３０８）によって後に除去することができる。
上述したように、バリア層３１６の一部のドライエッチングによってトレンチがＩＩＩ−Ｎ材料に拡張された後、一部のバリア層は、トレンチの下に残留し、この残留部分は、元のバリア層の厚さより薄くなる（元の厚さは、トレンチの両側におけるバリア層の厚さと同じである）。そして、トレンチ領域のバリア層の残留部分は、トレンチをＩＩＩ−Ｎチャネル層３１４の上面に拡張するために除去される。ＩＩＩ−Ｎチャネル層をエッチングすることなくＩＩＩ−Ｎバリア層の残留部分を除去するために、以下のプロセスを使用してもよい。
バリア層の一部のドライエッチングによって、ＩＩＩ−Ｎ材料にトレンチを拡張した後に、酸素を含むガス雰囲気内でＩＩＩ−Ｎデバイスを高温でアニーリングする（ステップ３０６）。上述したように、チャネル層は、ＩＩＩ族元素の１つとしてアルミニウム（Ａｌ）を含まないＩＩＩ−Ｎ層であってもよい（例えば、チャネル層は、ＧａＮ層であってもよい）。バリア層は、ＩＩＩ族元素の１つとしてＡｌを含むＩＩＩ−Ｎ層であってもよい（例えば、バリア層は、ＡｌｘＧａ１−ｘＮ層であってもよい）。チャネル層は、層内にアルミニウムを含まないために、酸化に対して抵抗できるので、アニーリングプロセスでは、チャネル層を酸化させることなく、Ａｌを含むバリア層を選択的に酸化させることができる。図３Ｂの構造的構成３５６では、バリア層３１６の酸化領域は、チャネル層３１４の上面で停止するシェーディングされた領域３６２として示されている。
アニーリングのための高い温度、並びにアニーリングの前のトレンチ領域における残留するバリア層の厚さは、酸化されたバリア層と酸化されていないチャネル層との間のエッチングの高い選択性のために重要なパラメータである。高いアニーリング温度は、通常、約３００℃から７００℃までの温度範囲内である。特定の例では、高いアニーリング温度は、約５００℃である。幾つかの場合、アニーリング温度が高すぎると、例えば、７００℃を超えると、チャネル層も部分的に酸化し、後のエッチングプロセスおいてエッチング除去され、デバイスが動作不能になる可能性がある。一方、アニーリング温度が低すぎると、アニーリングプロセスの間にトレンチ領域内に残留するバリア層が完全に酸化しない可能性があり、この場合も、デバイスが動作不能になることがある。
チャネル層の上面までトレンチを正確にエッチングするためには、バリア層のドライエッチングの後、残りのバリア層が、所定の厚さ範囲内にある特定の厚さを有していることを確実にすることが重要である。例えば、エッチングの前のバリア層の初期の厚さが約３０ｎｍである場合、酸化ステップの前にトレンチ領域内でバリア層をエッチングする所定の厚さ範囲は、約３ｎｍから約１０ｎｍの間にすることができる。
酸化前に残留するバリア層の厚さが所定の最小の厚さより薄い場合、例えば、３ｎｍ未満である場合、ステップ３０４におけるドライエッチングによってチャネル層にイオン衝撃損傷が生じ、これにより、デバイスチャネルが損傷し、デバイスの性能が劣化し、或いはデバイスが動作不能になるおそれがある。更に、酸化前に残留するバリア層の厚さが薄すぎると、後続するアニーリングプロセスによってチャネル層が部分的に酸化されてしまう可能性があり、これによってもデバイスが動作不能になる可能性があるため、望ましくない。
酸化前に残留するバリア層の厚さが所定の最大の厚さより厚い場合、例えば、１０ｎｍより厚い場合、後続するアニーリングプロセスによってトレンチ領域内の残りの全てのバリア層を酸化させることができない場合があり、したがって、更に後続するウェットエッチングプロセスにおいて、トレンチのチャネル層の上面からバリア層を完全に除去することができなくなり、ＩＩＩ−Ｎデバイスのデバイス性能が劣化するおそれがある。
プロセス３００の幾つかの具体例では、ＩＩＩ−Ｎバリア層の初期の厚さ（すなわち、成長される厚さ）は、ＩＩＩ−Ｎチャネル層の上面においてＩＩＩ−Ｎバリア層の酸化が正確に停止する所定の範囲内にある。この場合、アニーリングの前にＩＩＩ−Ｎバリア層をドライエッチングするステップを省略してもよく、最初にＩＩＩ−Ｎバリア層をエッチングすることなく絶縁層をエッチングした後に、アニーリングを実行してもよい。
トレンチ領域内のＩＩＩ−Ｎバリア層の一部を酸化させるアニーリングの後、トレンチ領域のバリア層の残留する酸化部分は、ウェットエッチングを用いて除去することができる（ステップ３０８）。ウェットエッチングは、アルカリ性溶液、例えば、ＫＯＨ溶液又はＴＭＡＨ溶液のウェット化学エッチングであってもよい。アルカリ性溶液槽の温度は、室温から１００℃の間で変化させることができる。
上述したように、ウェット化学エッチングの間、アルカリ性溶液は、酸化されていないチャネル層に影響を与えることなく、酸化されたバリア層を選択的に除去することができる。したがって、図３Ｂの構造的構成３５８に示すように、残留する酸化されたバリア層は、トレンチ領域内のチャネル層の上から完全に除去され、チャネル層の上面がトレンチの底部に露出する。
幾つかの具体例では、図３Ｂの構造的構成３５８に更に示すように、バリア層３１６のトレンチは、ウェットエッチングの後、垂直側壁を有する。これは、ＩＩＩ−Ｎバリア層の異方性酸化に起因すると考えられる。上述した酸化条件下では、ＩＩＩ−Ｎ材料は、ＩＩＩ−Ｎ材料の転位（dislocations）が存在する方向に沿って選択的に酸化されるものと考えられる。転位は、成長の方向に沿って形成されるので、酸化も、横方向ではなく、ＩＩＩ−Ｎ材料の成長方向に沿って生じる。したがって、構造的構成３５６に示すように、バリア層３６２の酸化された部分と、この酸化された部分の両側にある酸化されていない部分との間の界面は、垂直になる（又は少なくとも絶縁層に沿うトレンチの傾斜側壁に比べて実質的により垂直になる）。
トレンチが形成された後、例えば、適切なウェット化学エッチング技術を用いて、エッチングマスク層３２６をＩＩＩ−Ｎデバイスから除去してもよい。上述したように、エッチングマスク層は、ＭＯＣＶＤによって形成されるＳｉｘＮｙ絶縁層とは異なり、ＰＥＣＶＤによって形成されるＳｉｘＮｙ層であってもよい。したがって、適切なウェット化学エッチングを用いることにより、絶縁層をエッチングすることなく、エッチングマスク層を絶縁層の上面から除去することができる。
図３Ｂの構造的構成３６０に示すように、ＩＩＩ−Ｎデバイスは、バリア層３１６内に垂直側壁を有し、絶縁層３１８内に傾斜側壁を有するように形成されたトレンチを有する。トレンチは、チャネル層３１４の上面からバリア層及び絶縁層を介して絶縁層の上面に延びる。更に、図２Ｂ内のプロセス２００、例えば、ステップ２１２、ステップ２１４及びステップ２１６によってＩＩＩ−Ｎデバイスを処理することにより、ＩＩＩ−Ｎデバイス、例えば、高電圧ＩＩＩ−Ｎエンハンスメントモード電界効果トランジスタを形成することができる。
図５は、一組のＩＩＩ−Ｎデバイス、すなわち、上述のプロセスを用いて、全てが同じ４インチのウエハ上に形成され、それぞれが図１に示す構造を有する一組の高電圧ＩＩＩ−Ｎエンハンスメントモード電界効果トランジスタの閾値電圧５００を示している。４インチのウエハ内のＩＩＩ−Ｎデバイスの閾値電圧は、ウエハの中心からのデバイスの距離の関数としてプロットされている。
ここでは、形成されたＩＩＩ−Ｎデバイスの閾値電圧の全てが２．５Ｖを超えており、ウエハ全体に亘る閾値電圧の変化は、約０．７Ｖを超えないことが示されている。この技術では、例えば、ウェット化学エッチングによってバリア層を除去することによってトレンチ内のバリア層のエッチング深度を正確に制御でき、チャネル層にイオン衝撃損傷を与えることなく、チャネル層上でエッチングを停止できるので、ゲート絶縁体をチャネル層上に堆積させた後のチャネル電子移動度及び界面品質がウエハ全体で十分に一様になり、これによって、高い生産性及び再現性が確実になる。
図６は、室温、例えば、約３００Ｋにおける、ゲート絶縁体として非晶質ＡｌｘＳｉｙＮ膜を有するＩＩＩ−Ｎデバイスの伝達曲線６００（対数目盛）を示している。ＩＩＩ−Ｎデバイスは、図１のＩＩＩ−Ｎデバイス１００の構造を有し、上述した図２Ａ〜図２Ｂのプロセス２００及び図３Ａ〜図３Ｂのプロセス３００によって形成されたものである。曲線６０２に示すように、このトランジスタは、閾値電圧Ｖｔｈが２Ｖを超えるエンハンスメントモード特性を有する（閾値電圧は、デバイスがオンになったことを示す、電流が立ち上がるゲート−ソース電圧ＶＧＳである）。正方向掃引（２）及び負方向掃引（１）の間の閾値電圧ヒステリシスは、０．５Ｖ未満であり、これは界面トラップの密度が低いことを示している。曲線６０４に示すように、ＯＮ状態ドレイン電流密度ＩＤＳは、約２５０ｍＡ／ｍｍである。ＯＦＦ状態ドレインリーク電流密度ＩＤＳは、約１０−８ｍＡ／ｍｍであり、ゲートリーク電流ＩＧＳは、約１０−６ｍＡ／ｍｍである。
図７は、室温における、ゲート絶縁体として多結晶ＡｌｘＳｉｙＮ膜を有するＩＩＩ−Ｎデバイス（電界効果トランジスタ）の伝達曲線７００（対数目盛）を示している。上述したように、多結晶ＡｌｘＳｉｙＮを有するトランジスタは、高いゲートリーク電流のために完全にオフにすることはできない。曲線７０４は、ゲートリーク電流が１０ｍＡ／ｍｍを超えていることを示している。曲線７０２に示すように、トランジスタの閾値電圧は、約１Ｖであり、ドレイン電流密度は、ＯＮ状態では、約１０ｍＡ／ｍｍ、ＯＦＦ状態では、５ｍＡ／ｍｍである。このトランジスタのゲート電極は、低いゲートバイアスで容易に降伏する。図７に示すように、ゲート絶縁体として多結晶ＡｌｘＳｉｙＮ膜を有するデバイスのゲートリーク電流は、デバイスが０Ｖのゲート−ソース電圧でバイアスされたとき、約１ｍＡ／ｍｍとなり、一方、非晶質ＡｌｘＳｉｙＮのゲート絶縁体膜を有するデバイスのゲートリーク電流は、（図６に示すように）同じバイアス条件下で１０−６ｍＡ／ｍｍ未満であった。このように、非晶質ＡｌｘＳｉｙＮのゲート絶縁体膜を有するデバイスのオフ状態ゲートリーク電流は、多結晶ＡｌｘＳｉｙＮのゲート絶縁体膜を有し、これ以外の構成が同一であるデバイスのオフ状態ゲートリーク電流より約６桁も低くなることが見出された。
図６及び図７の測定は、ゲート絶縁体として非晶質ＡｌｘＳｉｙＮ膜を有するＩＩＩ−Ｎデバイスが、ゲート絶縁体として多結晶ＡｌｘＳｉｙＮ膜を有するＩＩＩ−Ｎデバイスに比べて、より優れたデバイス性能、例えば、より高い閾値電圧及びより低い漏れ電流を達成することができることを示している。
図８は、高温における経時的なＩＩＩ−ＮデバイスのＯＦＦ状態特性８００を示している。ＩＩＩ−Ｎデバイスは、ゲート絶縁体として非晶質ＡｌｘＳｉｙＮ膜を有する図１のＩＩＩ−Ｎデバイス１００の構造を有し、上述した図２Ａ〜図２Ｂのプロセス２００及び図３Ａ〜図３Ｂのプロセス３００によって形成されたものである。
ＩＩＩ−Ｎデバイスは、ＯＦＦ状態で、ＩＩＩ−Ｎデバイスに０ボルトのゲートバイアス（例えば、ＶＧＳ＝０Ｖ）及び１２０Ｖのドレインバイアス（例えば、ＶＤＳ＝１２０Ｖ）を印加して検査した。温度は、約４００Ｋに高めた。曲線８０２及び曲線８０４は、それぞれ、高温（４００Ｋ）条件下における１時間のドレインバイアスストレスによるＯＦＦ状態のドレインリーク電流密度及びゲートリーク電流密度の安定性を示している。ここでは、ゲートリーク電流密度ＩＧＳ、並びにドレインリーク電流密度ＩＤＳが明らかな変化なしで安定していることが示されている。このレベルの安定性は、他の材料のゲート絶縁層によって達成されてきた如何なる安定性よりも実質的に優れている。
図９は、ゲート絶縁体としの非晶質ＡｌｘＳｉｙＮ膜を有するＩＩＩ−Ｎデバイスの、高温ストレスの前後の伝達曲線９００（対数目盛）を示している。ＩＩＩ−Ｎデバイスは、図１のＩＩＩ−Ｎデバイス１００の構造を有し、上述した図２Ａ〜図２Ｂのプロセス２００及び図３Ａ〜図３Ｂのプロセス３００によって形成されたものである。図９の測定のために検査されたＩＩＩ−Ｎデバイスは、図６の測定のために検査されたものと同じデバイスである。
曲線９０２及び曲線９０４は、デバイスが４００Ｋを高温に曝した前後のドレイン電流密度及びゲート電流密度を示している。これらは、高温ストレスの後に明らかな変化が観察されないことを示している。更に、曲線９０２は、ＩＩＩ−Ｎデバイスの閾値電圧が約３Ｖであり、ＯＮ状態では、ＯＮ状態ドレイン電流密度が約１００ｍＡ／ｍｍであり、ＯＦＦ状態ドレインリーク電流密度は、約１０−７ｍＡ／ｍｍであることを示している。曲線９０４は、ＯＦＦ状態のゲートリーク電流密度が１０−６ｍＡ／ｍｍより小さい（約１０−７ｍＡ／ｍｍである）ことを示している。図６内の約３００Ｋの室温における測定結果と比較して、高温ドレインバイアスストレスによっても、ＩＩＩ−Ｎデバイスの性能は、実質的に変化していない。
図１０は、他のＩＩＩ−Ｎデバイス１０００の断面図であるデバイス１０００は、デバイス１０００がパワー電極１０２１及び１０２２の間に２つのゲート電極１０２３及び１０２３’を含むこと以外は、図１のデバイス１００と同様である。デバイス１０００は、双方向スイッチ（すなわち、４象限スイッチ又はＦＱＳ）として動作でき、ここでは、第１のパワー電極１０２１に対して第１のゲート電極１０２３に電圧が印加され、第２のパワー電極１０２２に対して第２のゲート電極１０２３’に電圧が印加され、パワー電極１０２１及び１０２２は、それぞれ、（デバイスに印加される電圧の極性及び／又は電流が流れる方向に応じて）デバイス１０００のソース及びドレインとして動作する。
デバイス１０００の層１０１０、１０１２、１０１４、１０１６及び１０１８は、それぞれ、図１のデバイスの層１１０、１１２、１１４、１１６及び１１８と同じ特性を有し、したがって、図１のデバイス１００に関して上述したものと同じ方法を用いて、同じ材料で形成することができる。トレンチ１０２４及び１０２４’は、それぞれ、図１内のトレンチ１２４と同じ形状及び特性を有することができ、図１のデバイス１００に関して上述した方法と同じ方法で形成することができる。ゲート電極１０２３及び１０２３’並びにそれぞれのゲート絶縁層１０２０及び１０２０’は、図１のゲート絶縁層１２０と同じ形状及び特性を有することができ、図１のデバイス１００に関して記述したものと同じ方法で及び／又は同じ材料から形成することができる。
図１１Ｇは、ＩＩＩ−Ｎデバイス１１００、例えば、ＩＩＩ−Ｎ材料が窒素極性（nitrogen polar：Ｎ−極性）方向に形成される窒素極性（Ｎ−極性）エンハンスメントモードＩＩＩ−Ｎトランジスタを示している。デバイス１１００は、例えば、シリコン基板を用いることができる基板１１０２上でＮ−極性［０００−１］方向に形成された一連のＩＩＩ−Ｎ層１１０４、１１０６、１１０８及び１１１０を含む。すなわち、ＩＩＩ−Ｎ材料構造のＮ面又は［０００−１］面は、基板１１０２から見てＩＩＩ−Ｎ材料構造の反対側にある。
ＩＩＩ−Ｎ層１１０４は、例えば、ＧａＮ、ＡｌＧａＮ又はこれらの組合せである材料から形成されたバッファ層である。ＩＩＩ−Ｎ層１１０６は、例えば、ＡｌＧａＮ、ＡｌＩｎＮ又はＡｌＩｎＧａＮ等の材料から形成された第１のバリア層であり、ＩＩＩ−Ｎ層１１０８は、ＧａＮ等の材料から形成されたチャネル層であり、ＩＩＩ−Ｎ層１１１０は、例えば、ＡｌＧａＮ、ＡｌＩｎＮ又はＡｌＩｎＧａＮ等の材料から形成された第２のバリア層である。第１のバリア層１１０６は、チャネル層１１０８より大きなバンドギャップを有し、これによって、チャネル層１１０８及び第１のバリア層１１０６の間の界面に隣接するチャネル層１１０８内に導電チャネル１１１８（例えば、２ＤＥＧチャネル）が誘導される。第２のバリア層１１１０は、デバイスのゲート領域内（すなわち、ゲート電極１１２０の直下）のチャネル層１１０８上に設けられており、ゲート領域の両側のデバイスアクセス領域内のチャネル層１１０８上には設けられていない。第２のバリア層１１１０は、チャネル層より大きなバンドギャップを有し、十分に厚く（例えば、少なくとも２ｎｍ又は少なくとも５ｎｍの厚さを有し）、これにより、ソースコンタクト１１２２に対してゲート電極１１２０に０Ｖが印加されると、デバイスのゲート領域内の２ＤＥＧから可動電荷が欠乏し、ソースコンタクト１１２２に対してゲート電極１１２０に十分に高い正電圧が印加されると、２ＤＥＧに可動電荷が補充されることを確実にすることができる。
オプションとして省略できるゲート絶縁層１１１２は、ゲート電極１１２０と第２のＩＩＩ−Ｎバリア層１１１０との間に配設される。ゲート絶縁層は、ＡｌｘＳｉｙＮ、ＳｉｘＮｙ等から形成することができる。ソースコンタクト１１２２及びドレインコンタクト１１２４は、それぞれ、導電チャネル１１１８に電気的に接触する。ソースコンタクト１１２２、ドレインコンタクト１１２４及び／又はゲートコンタクト１１２０は、ＩＩＩ−Ｎ材料構造のＮ面上にある。
図１１Ａ〜図１１Ｇは、ＩＩＩ−Ｎデバイス１１００を製造する方法を示している。まず、図１１Ａに示すように、基板上に、層１１０４、１１０６、１１０８、１１１０及び１１１２を順次的に成長又は堆積させる。幾つかの実現例では、層１１０４、１１０６、１１０８、１１１０及び１１１２の全ては、ＭＯＣＶＤによって成長される。幾つかの実現例では、層１１０４、１１０６、１１０８及び１１１０のみを成長させ、層１１１２は、構造から省略する。次に、図１１Ｂに示すように、デバイスのゲート領域の上にマスク層１１１４を堆積させ、これは、例えばスパッタリング又はＰＥＣＶＤによって堆積されるＳｉｘＮｙであってもよい。図１１Ｃに示すように、ゲート絶縁層１１１２を含む実現例では、マスク層１１１４をエッチングマスクとして用いて、ゲート領域の両側（すなわち、デバイスのコンタクト及びアクセス領域上）のゲート絶縁層１１１２をエッチングして除去する。例えば、ゲート領域の両側のゲート絶縁層１１１２は、第２のバリア層１１１０の材料をエッチングすることなくゲート絶縁層１１１２の材料を選択的にエッチングする化学エッチング法を使用して、ドライエッチングによって除去することができる。
次に、図１１Ｄに示すように、酸素を含むガス雰囲気内でデバイスを高温でアニーリングし、デバイスのゲート領域の両側における第２のバリア層１１１０’の露出された部分を酸化させ、一方、マスク層１１１４によって覆われているＩＩＩ−Ｎ材料は、酸化されない。ここに記述する他のデバイスと同様に、第２のバリア層１１１０は、ＩＩＩ族元素の１つとしてＡｌを含むＩＩＩ−Ｎ材料（例えば、ＡｌＧａＮ、ＡｌＩｎＮ又はＡｌＧａＩｎＮ）から形成することができ、一方、チャネル層１１０８は、実質的にＡｌを含まないＩＩＩ−Ｎ材料（例えば、ＧａＮ）から形成することができ、これにより、酸化ステップは、チャネル層１１０８を酸化させることなく、露出された第２のバリア層材料の全てを酸化させる。この場合、上述したように、酸化は、チャネル層１１０８の上面で正確に停止する。幾つかの実現例では、第２のバリア層１１１０は、酸化がチャネル層１１０８の上面で正確に停止することを可能にする所定の範囲、例えば、３ｎｍ〜１０ｎｍの範囲内の厚さを有する。図１１Ｄには示していないが、第２のバリア層１１１０が所定の範囲の最大の厚さより厚い場合、酸化ステップの前に、例えば、ドライエッチングによって第２のバリア層１１１０を部分的に除去してもよい。
そして、図１１Ｅに示すように、例えば、上述したウェットエッチングプロセスを用いて、第２のバリア層の酸化された部分１１１０’を除去し、チャネル層１１０８のＮ面を露出させ、デバイスアクセス領域内の第１のバリア層１１０６に隣接するチャネル層１１０８内に２ＤＥＧチャネル１１１８を誘導する。次に、図１１Ｆに示すように、エッチングマスク１１１４を除去する。そして、図１１Ｇに示すように、デバイスのゲート領域上にゲート電極１１２０を形成し、ゲート電極１１２０の両側にソースコンタクト１１２２及びドレインコンタクト１１２４のそれぞれを形成する。
図１２Ｆは、図１に類似するが、エッチング停止層及び第２のバリア層を含むＩＩＩ−Ｎデバイス１２００を示している。デバイス１２００は、例えば、シリコン基板である基板１２１０上に形成された一連のＩＩＩ−Ｎ層１２１２、１２１４、１２３０、１２２８及び１２１６を含む。ＩＩＩ−Ｎ層１２１２は、例えば、ＧａＮ、ＡｌＧａＮ又はこれらを組合せた材料から形成されたバッファ層である。ＩＩＩ−Ｎ層１２１４は、ＧａＮ等の材料から形成されたチャネル層である。ＩＩＩ−Ｎ層１２１６は、例えば、ＡｌＧａＮ、ＡｌＩｎＮ又はＡｌＩｎＧａＮ等の材料から形成された第１のバリア層である。第１のバリア層１２１６の直下にあるＩＩＩ−Ｎ層１２２８は、例えば、ＧａＮ等の材料から形成されたエッチング停止層である。チャネル層１２１４とエッチング停止層１２２８の間にあるＩＩＩ−Ｎ層１２３０は、例えば、ＡｌＧａＮ、ＡｌＩｎＮ又はＡｌＩｎＧａＮ等の材料から形成された第２のバリア層である。層１２１８は、窒化シリコン等から形成された絶縁層である。
図１２Ｆに示すように、デバイス１２００は、エンハンスメントモードデバイスとして形成することができる。すなわち、更に後述するように、ＩＩＩ−Ｎ層１２３０、１２２８及び１２１６の厚さ及び組成は、ソース１２２１に対してゲート１２２３に０Ｖが印加されると、デバイスアクセス領域内（すなわち、ソース１２２１とゲート１２２３の間、並びにドレイン１２２２とゲート１２２３の間）のチャネル層１２１４に導電性の２ＤＥＧチャネル１２１９が誘導され、デバイスゲート領域（すなわち、ゲートの下）にはこれが誘導されないように選択することができる。ソース１２２１に対してゲート１２２３に、エンハンスメントモードデバイスの場合、０Ｖより大きいデバイス閾値電圧を超える電圧が印加されると、２ＤＥＧチャネル１２１９は、チャネル層１２１４内のデバイスゲート領域でも誘導され、これによって、導電チャネル１２１９は、ソース１２２１からドレイン１２２２まで繋がる。
更に、図１２Ｆに示すように、第２のバリア層１２３０及びエッチング停止層１２２８の両方は、デバイスのゲート領域のゲートの下方に形成されるが、第１のバリア層１２１６は、デバイスのゲート領域（例えば、ゲートと、ゲートによって変調されるチャネルの部分とに直接的に挟まれている部分）には存在しない。第１のバリア層は、ゲート領域の両側のデバイスアクセス領域上のみに含まれる。ソース１２２１に対してゲート１２２３に０Ｖが印加されると、ゲート領域内で２ＤＥＧチャネル１２１４の電荷が欠乏することを確実にするために、第２のバリア層は、薄く、例えば、０．１ナノメートルから３ナノメートルの間又は０．１ナノメートルから２ナノメートルの間の厚さで、０．４未満又は０．３未満のアルミニウム組成を有するように形成することができる。バリア層１２３０が厚すぎると及び／又はアルミニウム組成が高すぎると、ドレインに対してゲートに０Ｖが印加されたときに、２ＤＥＧ１２１９がゲート領域に形成され、これにより、デバイス１２００がデプリーションモードデバイスになってしまう。
２ＤＥＧチャネル１２１９がアクセス領域内に常に誘導されることを確実にするために、第１のバリア層１２１６は、十分に厚く及び十分に高いアルミニウム濃度で形成する必要がある。例えば、第１のバリア層は、２０ナノメートルより厚く、例えば、２０〜５０ナノメートルの厚さで、０．２より大きい、例えば、０．２〜０．５のアルミニウム組成を有するように形成してもよい。オプションとして、第１のバリア層には、ｎ型の不純物をドープしてもよい。
以下に詳細に説明するように、ゲート１２２３は、第１のバリア層１２１６の全ての厚さに亘ってエッチングされるトレンチ１２２４内に形成される。トレンチがエッチングされる深度の精度を確実にするために、エッチング停止層１２２８が設けられている。層１２２８は、エッチング停止層として効果的に機能するために、薄すぎてはならない。しかしながら、エッチング停止層を厚くしすぎると、デバイスの性能が劣化する。したがって、エッチング停止層は、通常、０．５ナノメートルを超える厚さを有し、より典型的には、１〜５ナノメートル又は１〜３ナノメートルの範囲内の厚さに形成される。
絶縁層１２１８は、第１のバリア層１２１６上に堆積され、ＳｉｘＮｙ等から形成することができる。ゲート絶縁体１２２０、例えば、ゲート絶縁層又はゲート誘電層は、トレンチ１２２４内に少なくとも部分的にコンフォーマルに成長又は堆積され、ＡｌｘＳｉｙＮ、ＳｉｘＮｙ等から形成することができる。ゲート絶縁体１２２０は、デバイスのゲート領域内のエッチング停止層１２２８の上面に形成することができる。ゲート絶縁体１２２０は、少なくともエッチング停止層１２２８の上面から絶縁層１２１８の上面に延びるように形成することができる。ゲート絶縁体１２２０は、バリア層１２１６内に垂直側壁を有することができ、絶縁層１２１８内に傾斜側壁を有することができる。ゲート電極１２２３は、ゲート絶縁体１２２０の上に堆積させる。ソースコンタクト１２２１及びドレインコンタクト１２２２は、それぞれ、導電チャネル１２１９に電気的に接触する。
図１２Ａ〜図１２Ｆは、ＩＩＩ−Ｎデバイス１２００を製造する方法を示している。まず、図１２Ａに示すように、基板１２１０上に層１２１２、１２１４、１２３０、１２２８、１２１６及び１２１８を順次的に成長又は堆積させる。幾つかの実現例では、層１２１２、１２１４、１２３０、１２２８、１２１６及び１２１８の全ては、ＭＯＣＶＤによって成長される。そして、例えば、スパッタリング又はＰＥＣＶＤによって堆積できるＳｉｘＮｙであるマスク層１２２６を絶縁層１２１８の上に堆積させる。デバイスのゲート領域内でマスク１２２６及び絶縁体１２１８をドライエッチングし、第１のバリア層１２１６の上面にトレンチ１２２４を形成する。次に、図１２Ｂに示すように、第１のバリア層１２１６の一部をドライエッチングによって除去し、トレンチ１２２４を第１のバリア層の途中まで拡張する。
次に、図１２Ｃに示すように、酸素を含むガス雰囲気内でデバイスを高温でアニーリングし、第１のバリア層１２１６の露出された部分を酸化させ、一方、マスク層１２２６によって覆われているＩＩＩ−Ｎ材料は、酸化されない。ここに記述する他のデバイスと同様に、第１のバリア層１２１６は、ＩＩＩ族元素の１つとしてＡｌを含むＩＩＩ−Ｎ材料（例えば、ＡｌＧａＮ、ＡｌＩｎＮ又はＡｌＧａＩｎＮ）から形成することができ、一方、エッチング停止層１２２８は、実質的にＡｌを含まないＩＩＩ−Ｎ材料（例えば、ＧａＮ）から形成することができ、これにより、酸化ステップは、エッチング停止層１２２８を酸化させることなく、符号１２６２によって示される露出された第１のバリア層材料の全てを酸化させる。幾つかの実現例では、酸化ステップの前に、トレンチ１２２４が第１のバリア層１２１６を介して途中までエッチングされた後、第１のバリア層１２１６は、トレンチ１２２４の下に、酸化がエッチング停止層１２２８の上面で正確に停止することを可能にする所定の範囲内、例えば、３ｎｍ〜１０ｎｍの範囲内の厚さを有する。他の実現例では、第１のバリア層１２１６にトレンチをエッチングすることなく、酸化ステップを実行し、この場合、第１のバリア層１２１６は、酸化の前には、トレンチ領域の内部と外部で同じ厚さを有し、トレンチ領域内のこの第１のバリア層１２１６の全厚が酸化される。更に、幾つかの実現例では、第２のバリア層１２３０は、エッチング停止層１２２８を介して、拡散によって部分的に酸化し、これは、エッチング停止層１２２８が非常に薄い場合に生じる。
次に、図１２Ｄに示すように、例えば、上述したウェットエッチングプロセスを用いて、第１のバリア層の酸化された部分１２６２を除去し、第１のバリア層１２１６の残りを介して、エッチング停止層１２２８の上面までトレンチ１２２４を拡張する。そして、図１２Ｅに示すように、マスク層１２２６を除去する。最後に、図１２Ｆに示すように、トレンチ１２２４の両側にソースコンタクト１２２１及びドレインコンタクト１２２２のそれぞれを形成し、デバイスのゲート領域のトレンチ１２２４内にゲート絶縁層１２２０を形成し、ゲート絶縁層１２２０上にゲート電極１２２３を形成する。
ゲート絶縁層１２２０及びゲート電極１２２３の堆積の前に、デバイスのゲート領域内のエッチング停止層１２２８をエッチングによって除去し、これによって、第２のバリア層１２３０の上面までトレンチ１２２４を拡張してもよい（図１３の符号１２２４’で示す）。図１３は、これによって得られる構造１３００を示している。
図１４Ｆは、他のＩＩＩ−Ｎデバイス１４００を示している。デバイス１４００は、例えば、シリコン基板である基板１４１０上に形成された一連のＩＩＩ−Ｎ層１４１２、１４１４、１４４０、１４２８及び１４４２を含む。ＩＩＩ−Ｎ層１４１２は、例えば、ＧａＮ、ＡｌＧａＮ又はこれらを組合せた材料から形成されたバッファ層である。ＩＩＩ−Ｎ層１４１４は、ＧａＮ等の材料から形成されたチャネル層である。ＩＩＩ−Ｎ層１４４０は、例えば、ＡｌＧａＮ、ＡｌＩｎＮ又はＡｌＩｎＧａＮ等の材料から形成されたバリア層である。バリア層１４４０の真上にあるＩＩＩ−Ｎ層１４２８は、ＧａＮ等の材料から形成されたエッチング停止層である。エッチング停止層１４２８の上にあるＩＩＩ−Ｎ層１４４２は、ｐ型の不純物がドープされたｐ−ＡｌＧａＮ等の材料から形成されている。層１４４４は、窒化シリコン等から形成された絶縁体又はパシベーション層である。
図１４Ｆに示すように、デバイス１４００は、エンハンスメントモードデバイスとして形成することができる。すなわち、更に後述するように、ＩＩＩ−Ｎ層１４４０及び１４２８の厚さと組成は、ソース１４２１に対してゲート１４２３に０Ｖが印加されると、デバイスアクセス領域（すなわち、ソース１４２１とゲート１４２３の間、並びにドレイン１４２２とゲート１４２３の間）のチャネル層１４１４に導電性の２ＤＥＧチャネル１４１９が誘導され、デバイスゲート領域（すなわち、ゲート１４２３の下）にはこれが誘導されないように選択することができる。ソース１４２１に対してゲート１４２３に、エンハンスメントモードデバイスの場合、０Ｖより大きいデバイス閾値電圧を超える電圧が印加されると、２ＤＥＧチャネル１４１９は、チャネル層１４１４内のデバイスゲート領域でも誘導され、これによって、導電チャネル１４１９は、ソース１４２１からドレイン１４２２まで繋がる。
更に、図１４Ｆに示すように、バリア層１４４０及びエッチング停止層１４２８の両方は、デバイスのゲート領域（例えば、ゲートと、ゲートによって変調されるチャネルの部分とに直接的に挟まれている部分）のゲート下方、並びにデバイスのゲート領域の両側のアクセス領域に形成される。２ＤＥＧチャネル１４１９がアクセス領域内に常に誘導されることを確実にするために、バリア層１４４０は、十分に厚く及び十分に高いアルミニウム濃度で形成する必要がある。例えば、バリア層は、２０ナノメートルより厚く、例えば、２０〜５０ナノメートルの厚さで、０．２より大きい、例えば、０．２〜０．５のアルミニウム組成を有するように形成してもよい。オプションとして、バリア層には、ｎ型の不純物をドープしてもよい。バリア層１４４０が厚すぎると及び／又はアルミニウム組成が高すぎると、ドレインに対してゲートに０Ｖが印加されたときに、２ＤＥＧ１４１９がゲート領域に形成され、これにより、デバイス１４００がデプリーションモードデバイスになってしまう。
ソース１４２１に対してゲート１４２３に０Ｖ又は負電圧が印加されたとき、ゲート領域内に２ＤＥＧチャネル１４１９が誘導されないことを確実するために、ゲート１４２３の下にｐ型層１４４２を形成し、ゲート領域内の２ＤＥＧチャネル１４１９を欠乏させる。ｐ型層１４４２の厚さ及びｐ型ドーピングレベル、並びにその構成は、ソース１４２１に対してゲート１４２３に０Ｖが印加されたとき、デバイスゲート領域内で２ＤＥＧチャネル１４１９が欠乏することを確実にするように選択される。例えば、ｐ型ドーピングレベルは、１０１８ｃｍ−３より高く、１０１９ｃｍ−３より高く又は１０２０ｃｍ−３より高くしてもよく、厚さは、１ｎｍより厚く、５ｎｍより厚く又は１０ｎｍより厚くしてもよい。更に、後述するように、デバイス１４００の再現可能な製造を確実にするために、ｐ型層１４４２は、アルミニウム（Ａｌ）を含むＩＩＩ族窒化物層、例えば、ＡｌＧａＮ、ＡｌＩｎＮ又はＡｌＩｎＧａＮであってもよい。
以下に詳細に説明するように、ゲート１４２３は、ｐ型層１４４２上に形成され、デバイスアクセス領域内のｐ型層１４４２は、エッチングによって除去される。エッチング停止層１４２８は、アクセス領域内のｐ型層１４４２を除去するエッチングの深度の精度を確実にするために設けられている。層１４２８は、エッチング停止層として効果的に機能するために、薄すぎてはならない。しかしながら、エッチング停止層１４２８を厚くしすぎると、デバイスの性能が劣化する。したがって、エッチング停止層は、通常、０．５ナノメートルを超える厚さを有し、より典型的には、１〜５ナノメートル又は１〜３ナノメートルの範囲内の厚さに形成される。エッチング停止層１４２８についても、デバイス１２００（図１２Ｆ）内のエッチング停止層１２２８のために使用される同じ材料、組成及び厚さを用いることができる。
絶縁層１４４４は、エッチング停止層１４２８の上に堆積され、ＳｉｘＮｙ等から形成することができる。ソースコンタクト１４２１及びドレインコンタクト１４２２は、それぞれ、導電チャネル１４１９に電気的に接触する。
図１４Ａ〜図１４Ｆは、ＩＩＩ−Ｎデバイス１４００を製造する方法を示している。まず、図１４Ａに示すように、基板１４１０上に層１４１２、１４１４、１４３０、１４２８及び１４４２を順次的に成長又は堆積させる。幾つかの実現例では、層１４１２、１４１４、１４４０、１４２８及び１４４２の全ては、ＭＯＣＶＤによって成長される。そして、例えば、スパッタリング又はＰＥＣＶＤによって堆積できるＳｉｘＮｙであるマスク層１４２６をデバイスのゲート領域内のｐ型層１４４２の上に堆積させる。次に、図１４Ｂに示すように、アクセス領域内のｐ型層１４４２の厚さがゲート領域内のｐ型層１４４２の厚さより薄くなるように、デバイスのアクセス領域内のｐ型層１４４２の一部をドライエッチングする。
次に、図１４Ｃに示すように、酸素を含むガス雰囲気内でデバイスを高温でアニーリングし、ｐ型層１４４２の露出された部分を酸化させ、一方、マスク層１４２６によって覆われているＩＩＩ−Ｎ材料は、酸化されない。ここに記述する他のデバイスと同様に、バリア層１４４０は、ＩＩＩ族元素の１つとしてＡｌを含むＩＩＩ−Ｎ材料（例えば、ＡｌＧａＮ、ＡｌＩｎＮ又はＡｌＧａＩｎＮ）から形成することができ、一方、エッチング停止層１４２８は、実質的にＡｌを含まないＩＩＩ−Ｎ材料（例えば、ＧａＮ又はＩｎＧａＮ）から形成することができ、これにより、酸化ステップは、エッチング停止層１４２８を酸化させることなく、符号１４６２によって示される露出されたｐ型層１４４２の全てを酸化させる。幾つかの実現例では、酸化ステップの前に、ｐ型層１４４２が途中までエッチングされた後、ｐ型層は、デバイスアクセス領域において、酸化がエッチング停止層１４２８の上面で正確に停止することを可能にする所定の範囲内、例えば、３ｎｍ〜１０ｎｍの範囲内の厚さを有する。更に、幾つかの実現例では、バリア層１４４０は、エッチング停止層１４２８を介して、拡散によって部分的に酸化し、これは、エッチング停止層１４２８が非常に薄い場合に生じる。更に他の実現例では、（図１４Ｂに示す）酸化の前にｐ型層１４４２を部分的にエッチングするステップは、省略される。すなわち、ｐ型層１４４２は、例えば、３〜１０ｎｍの厚さに十分に薄く形成してもよく、これにより、先に薄くする必要なく、層１４４２の露出された部分の全厚が酸化される。
次に、図１４Ｄに示すように、上述したウェットエッチングプロセスを用いて、ｐ−ＡｌＧａＮ層１４４２の酸化された部分１４６２を除去することによって、デバイスアクセス領域内にエッチング停止層１４２８を露出させる。そして、図１４Ｅに示すように、マスク層１４２６を除去する。最後に、図１４Ｆに示すように、ゲート領域の両側にソースコンタクト１４２１及びドレインコンタクト１４２２のそれぞれを形成し、残留する露出されたエッチング停止層１４２８の上に絶縁層１４４４を形成し、ｐ型層１４４２上にゲート電極１４２３を形成する。幾つかの実現例では、ソースコンタクト１４２１及びドレインコンタクト１４２２をそれぞれ形成する前に、絶縁層１４４４を形成してもよい。図１４Ｄ〜図１４Ｆには示していないが、マスク層１４２６を除去する前に、デバイスアクセス領域内のエッチング停止層１４２８を除去し、最終的なデバイスにおいて、ｐ型層１４４２及びエッチング停止層１４２８が、デバイスのゲート領域（すなわち、ゲートの下）のみに存在し、ゲート領域の両側のデバイスアクセス領域に存在しないようにしてもよい。
幾つかの実施形態を記述した。但し、ここに記述した技術及びデバイスの思想及び範囲から逸脱することなく、実施形態を様々に変更することができる。例えば、図１１Ｇ、図１２Ｆ、図１３及び図１４のＨＥＭＴデバイスについて示すＩＩＩ−Ｎ層構造及びゲート構造は、図１０に示すような双方向スイッチを形成するために用いることもできる。それぞれの具体例に示した特徴は、単独で若しくは互いに組み合わせて用いることができる。したがって、他の具体例も特許請求の範囲に含まれる。

Claims (53)

  1. ＩＩＩ−Ｎデバイスを製造する方法において、
    基板上にＩＩＩ−Ｎチャネル層を形成することと、
    前記チャネル層上にＩＩＩ−Ｎバリア層を形成することと、
    前記バリア層上に絶縁層を形成することと、
    前記デバイスの第１の部分にトレンチを形成することと、を含み、
    前記トレンチを形成することは、
    前記デバイスの第１の部分において、前記絶縁層と、前記バリア層の一部とを除去することであって、前記デバイスの第１の部分における前記バリア層の残留部分は、前記チャネル層の上面から、所定の厚さ範囲内にある厚さを有することと、
    酸素を含むガス雰囲気内で前記ＩＩＩ−Ｎデバイスを高温でアニーリングして、前記デバイスの第１の部分における前記バリア層の残留部分を酸化させることと、
    前記デバイスの第１の部分の前記バリア層の酸化された残留部分を除去することと、を含む方法。
  2. 前記バリア層に形成される前記トレンチの部分は、垂直側壁を含み、前記絶縁層に形成される前記トレンチの部分は、傾斜側壁を含む請求項１記載の方法。
  3. 前記トレンチを形成することは、前記デバイスの第１の部分において前記チャネル層の上面を露出させることを含む請求項１記載の方法。
  4. 前記デバイスの第１の部分の前記バリア層の酸化された残留部分を除去することは、前記バリア層の酸化された残留部分をウェットエッチングすることを含む請求項１記載の方法。
  5. 前記デバイスの第１の部分の前記絶縁層及びバリア層の一部を除去することは、前記デバイスの第１の部分の前記絶縁層及び前記バリア層の部分をドライエッチングすることを含む請求項４記載の方法。
  6. 前記ウェットエッチングは、前記ＩＩＩ−Ｎデバイスをアルカリ性溶液内で化学エッチングすることを含む請求項４記載の方法。
  7. 前記デバイスの第１の部分の前記絶縁層及び前記バリア層の一部を除去することは、
    第１のガス雰囲気内のドライエッチングによって前記デバイスの第１の部分の絶縁層を除去し、前記バリア層の第２の上面を露出させることと、
    前記第１のガス雰囲気とは異なる第２のガス雰囲気内のドライエッチングによって前記デバイスの第１の部分の前記バリア層の一部を除去することとを含む請求項１記載の方法。
  8. 前記絶縁層は、窒化シリコン層を含み、前記バリア層はアルミニウム窒化ガリウム（ＡｌｘＧａ１−ｘＮ）層を含み、前記第２のガス雰囲気は、ＳＦ６を含み、第３のガス雰囲気は、Ｃｌ２を含む請求項７記載の方法。
  9. 前記バリア層は、アニーリングによって酸化可能なＡｌベースのＩＩＩ−Ｎ層を含み、前記チャネル層は、アニーリングの間の酸化に抵抗する、アルミニウム（Ａｌ）を含まないＩＩＩ−Ｎ層を含む請求項１記載の方法。
  10. 前記所定の厚さ範囲は、約３ｎｍ乃至１０ｎｍである請求項１記載の方法。
  11. 前記高温は、３００℃乃至７００℃である請求項１記載の方法。
  12. 前記絶縁層を形成することは、金属有機化学蒸着（ＭＯＣＶＤ）によって、前記絶縁層として第１の窒化シリコン層を形成することを含み、前記方法は、更に、
    前記トレンチを形成する前に、プラズマ強化化学蒸着（ＰＥＣＶＤ）によって、エッチングマスク層として第２の窒化シリコン層を形成することと、
    前記デバイスの第１の部分のバリア層の酸化された残留部分を除去した後に、酸性溶液内のウェットエッチングによって前記絶縁層から前記エッチングマスク層を除去することと、を含む請求項１記載の方法。
  13. 前記トレンチ内に少なくとも部分的にゲート絶縁体を形成することを更に含み、前記ゲート絶縁体は、前記デバイスの第１の部分の前記チャネル層の上面に形成される請求項１記載の方法。
  14. 前記ゲート絶縁体を形成することは、前記トレンチに非晶質アルミニウム窒化シリコン（ＡｌｘＳｉｙＮ）膜を堆積させることを含む請求項１３記載の方法。
  15. 前記非晶質ＡｌｘＳｉｙＮ膜の厚さは、１ｎｍ乃至６０ｎｍである請求項１４記載の方法。
  16. 前記ＡｌｘＳｉｙＮ膜内における前記シリコンの組成の前記Ａｌの組成に対する比率ｙ／ｘは、１／３未満である請求項１４記載の方法。
  17. 前記非晶質ＡｌｘＳｉｙＮ膜を堆積させることは、５００℃を超える成長又は堆積温度で前記非晶質ＡｌｘＳｉｙＮ膜を形成することを含む請求項１４記載の方法。
  18. チャネル層に電気的に接続されるソースコンタクト及びドレインコンタクトを形成することと、
    前記ソースコンタクト及び前記ドレインコンタクトの間で、前記トレンチ内に少なくとも部分的に前記ゲート絶縁体上にゲート電極を形成することと、を更に含む請求項１３記載の方法。
  19. 前記ＩＩＩ−Ｎバリア層を形成することは、前記チャネル層内に導電チャネルが誘導されるように、前記チャネル層より高いバンドギャップを有する前記ＩＩＩ−Ｎバリア層を形成することを含み、
    前記ソースコンタクト及び前記ドレインコンタクトを形成することは、前記導電チャネルに電気的に接続される前記ソースコンタクト及び前記ドレインコンタクトのそれぞれの抵抗接触を形成することを含む請求項１８記載の方法。
  20. デバイスを製造する方法において、
    第１のＩＩＩ−Ｎ層上に第２のＩＩＩ−Ｎ層を形成することであって、前記第２のＩＩＩ−Ｎ層は、ＩＩＩ族元素として、アルミニウムを含み、前記第１のＩＩＩ−Ｎ層は、ＩＩＩ族元素として、アルミニウムではなく、ガリウム又はインジウムを含むことと、
    前記第２のＩＩＩ−Ｎ層上に絶縁層を形成することと、
    前記デバイスの第１の部分にトレンチを形成することと、を含み、前記トレンチを形成することは、
    前記絶縁層を除去して、前記デバイスの第１の部分の前記第２のＩＩＩ−Ｎ層の一部を露出させることと、
    酸素を含むガス雰囲気内で前記デバイスを高温でアニーリングして、前記デバイスの第１の部分の前記第２のＩＩＩ−Ｎ層の露出された部分を酸化させることと、
    前記デバイスの第１の部分の前記第２のＩＩＩ−Ｎ層の酸化された露出された部分を除去し、前記第１のＩＩＩ−Ｎ層の上面を露出させることと、を含む方法。
  21. 前記第２のＩＩＩ−Ｎ層の露出された部分を酸化させることは、前記第２のＩＩＩ−Ｎ層と前記第１のＩＩＩ−Ｎ層の間の界面の全てに亘って、前記デバイスの第１の部分内の前記第２のＩＩＩ−Ｎ層を酸化させ、前記第１のＩＩＩ−Ｎ層は、酸化させない請求項２０記載の方法。
  22. 前記トレンチ内に電極を形成することを更に含む請求項２０記載の方法。
  23. 前記電極を形成する前に、第２の絶縁層を形成することを更に含み、前記第２の絶縁層は、前記トレンチ内の前記電極と、前記第１のＩＩＩ−Ｎ層の上面との間に形成される請求項２２記載の方法。
  24. 前記電極は、ゲート電極であり、前記第１のＩＩＩ−Ｎ層と前記第２のＩＩＩ−Ｎ層の間の組成の違いのために、前記第１のＩＩＩ−Ｎ層と前記第２のＩＩＩ−Ｎ層の間の界面に隣接して導電チャネルが誘導され、前記方法は、更に、ソース電極及びドレイン電極を形成することを含み、前記ソース電極及び前記ドレイン電極は、前記ゲート電極の両側にあり、前記導電チャネルに電気的に接続される請求項２３記載の方法。
  25. 前記導電チャネルは、前記ソース電極に対して前記ゲート電極に０Ｖが印加されると、前記トレンチの下で可動電荷が欠乏し、前記ソース電極に対して前記ゲート電極に十分な正電圧が印加されると、可動電荷が補充される請求項２４記載の方法。
  26. 前記電極は、前記絶縁層上において、前記ドレイン電極に向かう拡張部分を含む請求項２３記載の方法。
  27. 前記第２の絶縁層は、前記電極の拡張部分と、前記絶縁層との間にある拡張部分を含む請求項２６記載の方法。
  28. 前記デバイスの第１の部分の絶縁層を除去した後であって、前記デバイスをアニーリングする前に、前記デバイスの第１の部分の前記第２のＩＩＩ−Ｎ層を部分的に除去し、前記デバイスの第１の部分の前記第２のＩＩＩ−Ｎ層の残留部分を、前記トレンチの両側の前記第２のＩＩＩ−Ｎ層の部分の第２の厚さより薄い第１の厚さにすることを更に含む請求項２０記載の方法。
  29. 前記第１の厚さは、３ｎｍ乃至１０ｎｍである請求項２８記載の方法。
  30. ＩＩＩ−Ｎチャネル層及びＩＩＩ−Ｎバリア層を含むＩＩＩ−Ｎ材料構造と、
    前記チャネル層に電気的に接続されるソースコンタクト及びドレインコンタクトと、
    前記ＩＩＩ−Ｎ材料構造上の絶縁層と、
    トレンチ内の少なくなくとも一部にあるゲート絶縁体であって、前記トレンチは、前記絶縁層を介して前記ＩＩＩ−Ｎ材料構造内に延び、前記ＩＩＩ−Ｎ材料構造内に達する前記トレンチの部分は、前記絶縁層を貫通する前記トレンチの部分の第２の側壁よりも実質的に垂直である第１の側壁を有し、前記ゲート絶縁体は、前記チャネル層の上面の上にあるゲート絶縁体と、
    前記ゲート絶縁体の上及び前記トレンチ内の少なくとも一部にコンフォーマルに堆積され、前記ソースコンタクトと前記ドレインコンタクトの間に位置するゲート電極とを備えるＩＩＩ−Ｎデバイス。
  31. 前記トレンチの第１の側壁は、垂直であり、前記トレンチの第２の側壁は、傾斜している請求項３０記載のＩＩＩ−Ｎデバイス。
  32. 前記ゲート電極は、前記トレンチの外部にあり、前記ソースコンタクト及び前記ドレインコンタクトのそれぞれに向かって延びるが、前記ソースコンタクト及び前記ドレインコンタクトのそれぞれから分離されている拡張部分を含む請求項３０記載のＩＩＩ−Ｎデバイス。
  33. 前記バリア層は、前記チャネル層より大きなバンドギャップを有し、前記チャネル層内に導電チャネルが誘導される請求項３０記載のＩＩＩ−Ｎデバイス。
  34. 前記ソースコンタクト及び前記ドレインコンタクトは、それぞれ、前記導電チャネルに電気的に接続される抵抗接触を形成する請求項３３記載のＩＩＩ−Ｎデバイス。
  35. 前記導電チャネルは、前記ソースコンタクトに対して前記ゲート電極に０Ｖが印加されると、前記トレンチの下の前記チャネル層の領域において不連続となり、前記ソースコンタクトに対して前記ゲート電極に０Ｖより大きい前記デバイスの閾値電圧を超える電圧が印加されると、連続する請求項３４記載のＩＩＩ−Ｎデバイス。
  36. ２Ｖ以上の閾値電圧と、０．５Ｖ未満の閾値電圧ヒステリシスとを有するエンハンスメントモード電界効果トランジスタとして機能する請求項３５記載のＩＩＩ−Ｎデバイス。
  37. 前記ゲート絶縁体は、非晶質ＡｌｘＳｉｙＮ膜を含む請求項３０記載のＩＩＩ−Ｎデバイス。
  38. 前記非晶質ＡｌｘＳｉｙＮ膜の厚さは、１ｎｍ乃至６０ｎｍである請求項３７記載のＩＩＩ−Ｎデバイス。
  39. 前記ＩＩＩ−Ｎチャネル層は、アルミニウム（Ａｌ）を含まないＩＩＩ−Ｎ層を含み、前記ＩＩＩ−Ｎバリア層は、ＡｌベースのＩＩＩ−Ｎ層を含む請求項３０記載のＩＩＩ−Ｎデバイス。
  40. 導電チャネルを含む半導体材料構造と、
    前記導電チャネルに電気的に接続されるソースコンタクト及びドレインコンタクトと、
    前記半導体材料構造上の絶縁層と、
    ｙ／ｘ＜１／３として、前記半導体材料構造上の非晶質ＡｌｘＳｉｙＮ膜を含むゲート絶縁体と、
    前記ゲート絶縁体上であって、前記ソースコンタクトと前記ドレインコンタクトの間に位置するゲート電極とを備えるトランジスタ。
  41. 前記非晶質ＡｌｘＳｉｙＮ膜の厚さは、約１ｎｍ乃至６０ｎｍである請求項４０記載のトランジスタ。
  42. 前記半導体材料構造は、ＩＩＩ−Ｎチャネル層と、前記ＩＩＩ−Ｎチャネル層上のＩＩＩ−Ｎバリア層とを含み、
    前記ＩＩＩ−Ｎバリア層は、前記ＩＩＩ−Ｎチャネル層と前記ＩＩＩ−Ｎバリア層の間の界面の近傍で、導電チャネルがＩＩＩ−Ｎチャネル層内に誘導されるように、前記ＩＩＩ−Ｎチャネル層より大きなバンドギャップを有する請求項４０記載のトランジスタ。
  43. 室温において、閾値電圧が２Ｖを超え、閾値電圧ヒステリシスが０．５Ｖ未満である請求項４０記載のトランジスタ。
  44. 窒素極性ＩＩＩ−Ｎデバイスを製造する方法において、
    第１のＩＩＩ−Ｎ層上の第２のＩＩＩ−Ｎ層を含むＩＩＩ−Ｎ材料構造を形成することであって、前記第２のＩＩＩ−Ｎ層は、ＩＩＩ族元素として、アルミニウムを含み、前記第１のＩＩＩ−Ｎ層は、ＩＩＩ族元素として、アルミニウムではなく、ガリウム又はインジウムを含むことと、
    前記デバイスの第１の部分ではなく、前記デバイスの第２の部分の前記第２のＩＩＩ−Ｎ層のＮ面上にマスク層を形成し、前記第２のＩＩＩ−Ｎ層が前記デバイスの第１の部分で露出し、前記デバイスの第２の部分では露出しないようにすることと、
    酸素を含むガス雰囲気内で前記デバイスを高温でアニーリングし、前記デバイスの第１の部分の前記第２のＩＩＩ−Ｎ層の露出された部分を酸化させることと、
    前記デバイスの第１の部分の前記第２のＩＩＩ−Ｎ層の酸化された露出された部分を除去することによって、前記デバイスの第１の部分の前記第１のＩＩＩ−Ｎ層の上面を露出させることと、を含む方法。
  45. 前記第１のＩＩＩ−Ｎ層の上面は、前記第１のＩＩＩ−Ｎ層のＮ面である請求項４４記載の方法。
  46. 前記第２のＩＩＩ−Ｎ層に対する前記第１のＩＩＩ−Ｎ層の反対側に第３のＩＩＩ−Ｎ層を形成することを更に含み、前記第１のＩＩＩ−Ｎ層と前記第３のＩＩＩ−Ｎ層の間の組成の違いによって、前記第１のＩＩＩ−Ｎ層と前記第３のＩＩＩ−Ｎ層の間の界面に隣接する前記第１のＩＩＩ−Ｎ層内に導電チャネルが誘導される請求項４４記載の方法。
  47. 前記デバイスの第２の部分の上にゲート電極を形成し、前記デバイスの第１の部分において、前記導電チャネルに電気的に接続されるソースコンタクトを形成することを更に含み、前記第２のＩＩＩ−Ｎ層は、前記ソースコンタクトに対して前記ゲート電極に０Ｖが印加されると、前記デバイスの第２の部分において、前記導電チャネルの可動電荷が欠乏することを確実にする十分な厚さを有する請求項４６記載の方法。
  48. 前記ゲート電極を形成する前に、前記デバイスの第２の部分からマスキング層を除去することを更に含む請求項４７記載の方法。
  49. ＩＩＩ−Ｎデバイスを製造する方法において、
    基板上にＩＩＩ−Ｎチャネル層を形成することと、
    前記チャネル層上に第２のＩＩＩ−Ｎバリア層を形成することと、
    前記第２のＩＩＩ−Ｎバリア層上にＩＩＩ−Ｎエッチング停止層を形成することと、
    前記ＩＩＩ−Ｎエッチング停止層上に第１のＩＩＩ−Ｎバリア層を形成することと、
    前記第１のＩＩＩ−Ｎバリア層上に絶縁層を形成することと、
    前記デバイスの第１の部分にトレンチを形成することと、を含み、前記トレンチを形成することは、
    前記デバイスの第１の部分内の絶縁層を除去することであって、前記デバイスの第１の部分の前記第１のＩＩＩ−Ｎバリア層の部分は、前記チャネル層の上面から、所定の厚さ範囲内にある厚さを有することと、
    酸素を含むガス雰囲気内で前記ＩＩＩ−Ｎデバイスを高温でアニーリングして、前記デバイスの第１の部分における前記ＩＩＩ−Ｎバリア層の部分を酸化させることと、
    前記デバイスの第１の部分の前記ＩＩＩ−Ｎバリア層の酸化された部分を除去することと、を含む方法。
  50. 前記ＩＩＩ−Ｎデバイスをアニーリングする前に、前記トレンチを前記第１のＩＩＩ−Ｎバリア層に拡張することを更に含む請求項４９記載の方法。
  51. 前記トレンチを前記第１のＩＩＩ−Ｎバリア層に拡張することは、前記デバイスの第１の部分の第１のＩＩＩ−Ｎバリア層を途中までエッチングすることを含む請求項５０記載の方法。
  52. 前記ＩＩＩ−Ｎエッチング停止層は、アルミニウム（Ａｌ）を含まないＩＩＩ−Ｎ層を含み、前記第１のＩＩＩ−Ｎバリア層は、ＡｌベースのＩＩＩ−Ｎ層を含む請求項４９記載の方法。
  53. ＩＩＩ−Ｎデバイスを形成する方法において、
    基板上にＩＩＩ−Ｎチャネル層を形成することと、
    前記チャネル層上にＩＩＩ−Ｎバリア層を形成することと、
    前記ＩＩＩ−Ｎバリア層上にＩＩＩ−Ｎエッチング停止層を形成することと、
    前記ＩＩＩ−Ｎエッチング停止層上にｐ型ＩＩＩ−Ｎ層を形成することと、
    前記デバイスの第１の部分の前記ｐ型ＩＩＩ−Ｎ層上にマスク層を形成することと、
    前記デバイスの第２の部分にトレンチを形成することと、を含み、前記トレンチを形成することは、
    酸素を含むガス雰囲気内で前記ＩＩＩ−Ｎデバイスを高温でアニーリングして、前記デバイスの第１の部分における前記ｐ型ＩＩＩ−Ｎ層を酸化させることと、
    前記デバイスの第１の部分の前記ｐ型ＩＩＩ−Ｎ層の酸化された部分を除去することと、を含む方法。
JP2017502637A 2014-07-21 2015-07-20 エンハンスメントモードｉｉｉ族窒化物デバイスの形成 Pending JP2017521869A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462027126P 2014-07-21 2014-07-21
US62/027,126 2014-07-21
US14/542,937 2014-11-17
US14/542,937 US9318593B2 (en) 2014-07-21 2014-11-17 Forming enhancement mode III-nitride devices
PCT/US2015/041199 WO2016014439A2 (en) 2014-07-21 2015-07-20 Forming enhancement mode iii-nitride devices

Publications (1)

Publication Number Publication Date
JP2017521869A true JP2017521869A (ja) 2017-08-03

Family

ID=55075269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017502637A Pending JP2017521869A (ja) 2014-07-21 2015-07-20 エンハンスメントモードｉｉｉ族窒化物デバイスの形成

Country Status (4)

Country Link
US (2) US9318593B2 (ja)
JP (1) JP2017521869A (ja)
CN (2) CN111816703A (ja)
WO (1) WO2016014439A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020004021A1 (ja) * 2018-06-29 2020-01-02 パナソニックＩｐマネジメント株式会社 双方向スイッチ素子
JP2020526034A (ja) * 2017-10-17 2020-08-27 三菱電機株式会社 閾値電圧が調整可能な高電子移動度トランジスタ

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US20160071801A1 (en) * 2014-09-04 2016-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device etching for rc delay improvement
US9679762B2 (en) * 2015-03-17 2017-06-13 Toshiba Corporation Access conductivity enhanced high electron mobility transistor
US9941398B2 (en) * 2016-03-17 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor (HEMT) capable of protecting a III-V compound layer
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
US10541323B2 (en) * 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
US20170345921A1 (en) * 2016-05-30 2017-11-30 Epistar Corporation Power device and method for fabricating thereof
CN106024880B (zh) * 2016-07-04 2019-01-15 厦门市三安集成电路有限公司 一种图形化栅结构的微波晶体管及其制备方法
CN106653837B (zh) * 2016-12-02 2019-09-13 电子科技大学 一种氮化镓双向开关器件
TWI612662B (zh) 2017-01-09 2018-01-21 國立臺灣師範大學 半導體裝置及其製造方法
IT201700064147A1 (it) * 2017-06-09 2018-12-09 St Microelectronics Srl Transistore hemt normalmente spento con generazione selettiva del canale 2deg e relativo metodo di fabbricazione
CN107221498A (zh) * 2017-06-14 2017-09-29 成都海威华芯科技有限公司 一种含InGaN插入层的增强型GaN_HEMT制备方法
KR102630424B1 (ko) * 2017-06-15 2024-01-29 이피션트 파워 컨버젼 코퍼레이션 GaN 스페이서 두께의 향상된 균일성을 위한 선택적 및 비선택적 에칭 층을 갖는 인핸스먼트-모드 GaN 트랜지스터
CN109524454B (zh) * 2017-09-18 2022-04-29 世界先进积体电路股份有限公司 增强型高电子迁移率晶体管及其形成方法
WO2019066872A1 (en) * 2017-09-28 2019-04-04 Intel Corporation MONOLITHIC INTEGRATION OF A THIN FILM TRANSISTOR ON A COMPLEMENTARY TRANSISTOR
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
TWI661555B (zh) * 2017-12-28 2019-06-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
JP7292295B2 (ja) * 2018-03-06 2023-06-16 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 自己整合フィールドプレートおよびメサ終端構造を有する高出力半導体デバイスならびにこれを製造するための方法
CN108417493A (zh) * 2018-03-08 2018-08-17 中国科学院苏州纳米技术与纳米仿生研究所 基于氧化自停止技术的p型栅增强型晶体管及其制备方法
CN109786453B (zh) * 2018-04-25 2022-05-17 苏州捷芯威半导体有限公司 半导体器件及其制作方法
JP7021034B2 (ja) * 2018-09-18 2022-02-16 株式会社東芝 半導体装置
US10923393B2 (en) * 2018-09-24 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Contacts and interconnect structures in field-effect transistors
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
CN109390234B (zh) * 2018-10-22 2022-03-22 张家港意发功率半导体有限公司 一种具有凹槽栅的增强型氮化镓异质结hemt的刻蚀方法
US11309450B2 (en) 2018-12-20 2022-04-19 Analog Devices, Inc. Hybrid semiconductor photodetector assembly
TWI680503B (zh) 2018-12-26 2019-12-21 杰力科技股份有限公司 氮化鎵高電子移動率電晶體的閘極結構的製造方法
TWI679770B (zh) 2018-12-26 2019-12-11 杰力科技股份有限公司 氮化鎵高電子移動率電晶體及其閘極結構
US11302835B2 (en) * 2019-01-08 2022-04-12 Analog Devices, Inc. Semiconductor photodetector assembly
WO2020191357A1 (en) 2019-03-21 2020-09-24 Transphorm Technology, Inc. Integrated design for iii-nitride devices
CN110459472B (zh) * 2019-08-05 2022-12-09 中国电子科技集团公司第十三研究所 增强型GaN场效应晶体管及其制造方法
US11522079B2 (en) * 2019-10-16 2022-12-06 Tower Semiconductor Ltd. Electrostatically controlled gallium nitride based sensor and method of operating same
CN114600253A (zh) * 2019-11-26 2022-06-07 苏州晶湛半导体有限公司 半导体结构及其制作方法
WO2021195506A1 (en) 2020-03-26 2021-09-30 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
US20210399119A1 (en) * 2020-06-23 2021-12-23 Intel Corporation Transition metal-iii-nitride alloys for robust high performance hemts
CN116325158A (zh) 2020-08-05 2023-06-23 创世舫科技有限公司 包含耗尽层的iii族氮化物器件
CN112640127B (zh) * 2020-11-30 2022-09-06 英诺赛科(苏州)半导体有限公司 半导体装置及其制造方法
US20220376098A1 (en) * 2021-05-20 2022-11-24 Wolfspeed, Inc. Field effect transistor with selective modified access regions
WO2022261898A1 (zh) * 2021-06-17 2022-12-22 华为技术有限公司 Hemt器件及其制作方法、电子设备
CN113628964B (zh) * 2021-08-04 2024-03-12 苏州英嘉通半导体有限公司 Ⅲ族氮化物增强型hemt器件及其制造方法
WO2024026597A1 (en) * 2022-07-31 2024-02-08 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductordevice and method for manufacturing the same
CN117080247A (zh) * 2023-10-11 2023-11-17 荣耀终端有限公司 氮化镓异质结场效应晶体管、制造方法和电子设备

Family Cites Families (252)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300091A (en) 1980-07-11 1981-11-10 Rca Corporation Current regulating circuitry
JPS5949020A (ja) 1982-09-13 1984-03-21 Toshiba Corp 論理回路
US4645562A (en) 1985-04-29 1987-02-24 Hughes Aircraft Company Double layer photoresist technique for side-wall profile control in plasma etching processes
US4665508A (en) 1985-05-23 1987-05-12 Texas Instruments Incorporated Gallium arsenide MESFET memory
US4728826A (en) 1986-03-19 1988-03-01 Siemens Aktiengesellschaft MOSFET switch with inductive load
US4821093A (en) 1986-08-18 1989-04-11 The United States Of America As Represented By The Secretary Of The Army Dual channel high electron mobility field effect transistor
JPH07120807B2 (ja) 1986-12-20 1995-12-20 富士通株式会社 定電流半導体装置
US5051618A (en) 1988-06-20 1991-09-24 Idesco Oy High voltage system using enhancement and depletion field effect transistors
US5329147A (en) 1993-01-04 1994-07-12 Xerox Corporation High voltage integrated flyback circuit in 2 μm CMOS
US6097046A (en) 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
US5550404A (en) 1993-05-20 1996-08-27 Actel Corporation Electrically programmable antifuse having stair aperture
US5740192A (en) 1994-12-19 1998-04-14 Kabushiki Kaisha Toshiba Semiconductor laser
US5646069A (en) 1995-06-07 1997-07-08 Hughes Aircraft Company Fabrication process for Alx In1-x As/Gay In1-y As power HFET ohmic contacts
US5618384A (en) 1995-12-27 1997-04-08 Chartered Semiconductor Manufacturing Pte, Ltd. Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist
JPH09306926A (ja) 1996-05-10 1997-11-28 Hitachi Ltd 半導体装置およびその製造方法
JP3677350B2 (ja) 1996-06-10 2005-07-27 三菱電機株式会社 半導体装置、及び半導体装置の製造方法
US6008684A (en) 1996-10-23 1999-12-28 Industrial Technology Research Institute CMOS output buffer with CMOS-controlled lateral SCR devices
US5714393A (en) 1996-12-09 1998-02-03 Motorola, Inc. Diode-connected semiconductor device and method of manufacture
US5909103A (en) 1997-07-24 1999-06-01 Siliconix Incorporated Safety switch for lithium ion battery
US6316820B1 (en) 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
JP4282778B2 (ja) 1997-08-05 2009-06-24 株式会社半導体エネルギー研究所 半導体装置
JP3222847B2 (ja) 1997-11-14 2001-10-29 松下電工株式会社 双方向形半導体装置
JP3129264B2 (ja) 1997-12-04 2001-01-29 日本電気株式会社 化合物半導体電界効果トランジスタ
JP2000012950A (ja) 1998-04-23 2000-01-14 Matsushita Electron Corp 半導体レ―ザ装置
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP3111985B2 (ja) 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP3180776B2 (ja) 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
DE19902520B4 (de) 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
JP2000058871A (ja) 1999-07-02 2000-02-25 Citizen Watch Co Ltd 電子機器の集積回路
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP3751791B2 (ja) 2000-03-28 2006-03-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JP5130641B2 (ja) 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7892974B2 (en) 2000-04-11 2011-02-22 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6580101B2 (en) 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
US6624452B2 (en) 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
US6727531B1 (en) 2000-08-07 2004-04-27 Advanced Technology Materials, Inc. Indium gallium nitride channel high electron mobility transistors, and method of making the same
US7053413B2 (en) 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
TW466768B (en) 2000-12-30 2001-12-01 Nat Science Council An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP3834589B2 (ja) 2001-06-27 2006-10-18 株式会社ルネサステクノロジ 半導体装置の製造方法
WO2003032397A2 (en) 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
US20030030056A1 (en) 2001-08-06 2003-02-13 Motorola, Inc. Voltage and current reference circuits using different substrate-type components
JP4177048B2 (ja) 2001-11-27 2008-11-05 古河電気工業株式会社 電力変換装置及びそれに用いるＧａＮ系半導体装置
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP2003244943A (ja) 2002-02-13 2003-08-29 Honda Motor Co Ltd 電源装置の昇圧装置
US7919791B2 (en) 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
KR100497890B1 (ko) 2002-08-19 2005-06-29 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
AU2003265691A1 (en) 2002-08-26 2004-03-11 University Of Florida GaN-TYPE ENHANCEMENT MOSFET USING HETERO STRUCTURE
WO2004040761A1 (en) 2002-10-29 2004-05-13 Koninklijke Philips Electronics N.V. Bi-directional double nmos switch
JP4385205B2 (ja) 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
US7169634B2 (en) 2003-01-15 2007-01-30 Advanced Power Technology, Inc. Design and fabrication of rugged FRED
WO2004070791A2 (en) 2003-02-04 2004-08-19 Great Wall Semiconductor Bi-directional power switch
JP2004253620A (ja) 2003-02-20 2004-09-09 Nec Compound Semiconductor Devices Ltd 電界効果型トランジスタおよびその製造方法
JP2004260114A (ja) 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 化合物半導体素子
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7658709B2 (en) 2003-04-09 2010-02-09 Medtronic, Inc. Shape memory alloy actuators
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
CA2427039C (en) 2003-04-29 2013-08-13 Kinectrics Inc. High speed bi-directional solid state switch
US7078743B2 (en) 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
TWI430341B (zh) 2003-09-09 2014-03-11 Univ California 單一或多重閘極場平板之製造
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US6930517B2 (en) 2003-09-26 2005-08-16 Semiconductor Components Industries, L.L.C. Differential transistor and method therefor
US7700973B2 (en) 2003-10-10 2010-04-20 The Regents Of The University Of California GaN/AlGaN/GaN dispersion-free high electron mobility transistors
US7268375B2 (en) 2003-10-27 2007-09-11 Sensor Electronic Technology, Inc. Inverted nitride-based semiconductor structure
US6867078B1 (en) 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
US7488992B2 (en) 2003-12-04 2009-02-10 Lockheed Martin Corporation Electronic device comprising enhancement mode pHEMT devices, depletion mode pHEMT devices, and power pHEMT devices on a single substrate and method of creation
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20050133816A1 (en) 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
US7901994B2 (en) 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7382001B2 (en) 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US8174048B2 (en) 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7550781B2 (en) 2004-02-12 2009-06-23 International Rectifier Corporation Integrated III-nitride power devices
US7465997B2 (en) 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7084475B2 (en) 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
JP4041075B2 (ja) 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7332795B2 (en) 2004-05-22 2008-02-19 Cree, Inc. Dielectric passivation for semiconductor devices
JP4810072B2 (ja) 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
US7859014B2 (en) 2004-06-24 2010-12-28 Nec Corporation Semiconductor device
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP4744109B2 (ja) 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
JP2006033723A (ja) 2004-07-21 2006-02-02 Sharp Corp 電力制御用光結合素子およびこの電力制御用光結合素子を用いた電子機器
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JP2006114886A (ja) 2004-09-14 2006-04-27 Showa Denko Kk ｎ型ＩＩＩ族窒化物半導体積層構造体
US20060076677A1 (en) 2004-10-12 2006-04-13 International Business Machines Corporation Resist sidewall spacer for C4 BLM undercut control
US7265399B2 (en) 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7109552B2 (en) 2004-11-01 2006-09-19 Silicon-Based Technology, Corp. Self-aligned trench DMOS transistor structure and its manufacturing methods
JP4650224B2 (ja) 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
JP4637553B2 (ja) 2004-11-22 2011-02-23 パナソニック株式会社 ショットキーバリアダイオード及びそれを用いた集積回路
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7161194B2 (en) 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7834380B2 (en) 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
KR100580752B1 (ko) 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US9640649B2 (en) 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
US7217960B2 (en) 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7429534B2 (en) 2005-02-22 2008-09-30 Sensor Electronic Technology, Inc. Etching a nitride-based heterostructure
US7253454B2 (en) 2005-03-03 2007-08-07 Cree, Inc. High electron mobility transistor
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7321132B2 (en) 2005-03-15 2008-01-22 Lockheed Martin Corporation Multi-layer structure for use in the fabrication of integrated circuit devices and methods for fabrication of same
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US7439557B2 (en) 2005-03-29 2008-10-21 Coldwatt, Inc. Semiconductor device having a lateral channel and contacts on opposing surfaces thereof
JP4912604B2 (ja) 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体ｈｅｍｔおよびその製造方法。
US20060226442A1 (en) 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
WO2006114883A1 (ja) 2005-04-22 2006-11-02 Renesas Technology Corp. 半導体装置
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7326971B2 (en) 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices
US7364988B2 (en) 2005-06-08 2008-04-29 Cree, Inc. Method of manufacturing gallium nitride based high-electron mobility devices
US7408399B2 (en) 2005-06-27 2008-08-05 International Rectifier Corporation Active driving of normally on, normally off cascoded configuration devices through asymmetrical CMOS
US7855401B2 (en) 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
KR101045573B1 (ko) 2005-07-06 2011-07-01 인터내쇼널 렉티파이어 코포레이션 Ⅲ족 질화물 인헨스먼트 모드 소자
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP4730529B2 (ja) 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
KR100610639B1 (ko) 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP4751150B2 (ja) 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP4997621B2 (ja) 2005-09-05 2012-08-08 パナソニック株式会社 半導体発光素子およびそれを用いた照明装置
JP5501618B2 (ja) 2005-09-07 2014-05-28 クリー インコーポレイテッド 高電子移動トランジスタ（ｈｅｍｔ）、半導体デバイスおよびその製造方法
WO2007136401A2 (en) 2005-09-16 2007-11-29 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
US7482788B2 (en) 2005-10-12 2009-01-27 System General Corp. Buck converter for both full load and light load operations
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
US8114717B2 (en) 2005-11-15 2012-02-14 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
JP2007149794A (ja) 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
US7932539B2 (en) 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP2007150074A (ja) 2005-11-29 2007-06-14 Rohm Co Ltd 窒化物半導体発光素子
JP2007157829A (ja) 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
TW200723624A (en) 2005-12-05 2007-06-16 Univ Nat Chiao Tung Process of producing group III nitride based reflectors
KR100661602B1 (ko) 2005-12-09 2006-12-26 삼성전기주식회사 수직 구조 질화갈륨계 ｌｅｄ 소자의 제조방법
JP2007165446A (ja) 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
US7419892B2 (en) 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
EP1978550A4 (en) 2005-12-28 2009-07-22 Nec Corp FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR USE IN THE MANUFACTURE OF A FIELD EFFECT TRANSISTOR
JP5065595B2 (ja) 2005-12-28 2012-11-07 株式会社東芝 窒化物系半導体装置
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
JP2007215331A (ja) 2006-02-10 2007-08-23 Hitachi Ltd 昇圧回路
US7566918B2 (en) 2006-02-23 2009-07-28 Cree, Inc. Nitride based transistors for millimeter wave operation
JP2007242853A (ja) 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
EP2166575B1 (en) 2006-03-16 2011-08-17 Fujitsu Limited Compound semiconductor device
TW200742076A (en) 2006-03-17 2007-11-01 Sumitomo Chemical Co Semiconductor field effect transistor and method of manufacturing the same
DE112007000667T5 (de) 2006-03-20 2009-01-29 International Rectifier Corp., El Segundo Vereinigter Gate-Kaskoden-Transistor
US7388236B2 (en) 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
US7745851B2 (en) 2006-04-13 2010-06-29 Cree, Inc. Polytype hetero-interface high electron mobility device and method of making
US7629627B2 (en) 2006-04-18 2009-12-08 University Of Massachusetts Field effect transistor with independently biased gates
JP5065616B2 (ja) 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
EP1883141B1 (de) 2006-07-27 2017-05-24 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht
TW200830550A (en) 2006-08-18 2008-07-16 Univ California High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
WO2008035403A1 (en) 2006-09-20 2008-03-27 Fujitsu Limited Field-effect transistor
KR100782430B1 (ko) 2006-09-22 2007-12-05 한국과학기술원 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조
JP5520432B2 (ja) 2006-10-03 2014-06-11 古河電気工業株式会社 半導体トランジスタの製造方法
JP4282708B2 (ja) 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
EP2087507A4 (en) 2006-11-15 2010-07-07 Univ California METHOD FOR THE HETEROEPITAXIAL GROWTH OF QUALITATIVELY HIGH-QUALITY N-SIDE-GAN, INN AND AIN AND THEIR ALLOYS THROUGH METALLORGANIC CHEMICAL IMMUNE
US8193020B2 (en) 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
JP5332168B2 (ja) 2006-11-17 2013-11-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP5211468B2 (ja) 2006-11-24 2013-06-12 日産自動車株式会社 半導体装置の製造方法
WO2008127469A2 (en) 2006-12-15 2008-10-23 University Of South Carolina A novel fabrication technique for high frequency, high power group iii nitride electronic devices
JP5114947B2 (ja) 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
JP2008199771A (ja) 2007-02-13 2008-08-28 Fujitsu Ten Ltd 昇圧回路制御装置、及び昇圧回路
US7655962B2 (en) 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
US8110425B2 (en) 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
US7501670B2 (en) 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
JP2008243848A (ja) 2007-03-23 2008-10-09 Sanken Electric Co Ltd 半導体装置
US20090085065A1 (en) 2007-03-29 2009-04-02 The Regents Of The University Of California Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
WO2008121980A1 (en) 2007-03-29 2008-10-09 The Regents Of The University Of California N-face high electron mobility transistors with low buffer leakage and low parasitic resistance
FR2914500B1 (fr) 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
JP5292716B2 (ja) 2007-03-30 2013-09-18 富士通株式会社 化合物半導体装置
JP2008270521A (ja) 2007-04-20 2008-11-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP5379787B2 (ja) 2007-04-24 2013-12-25 インゲニウム ファーマシューティカルズ ジーエムビーエイチ プロテインキナーゼの阻害剤
US9647103B2 (en) 2007-05-04 2017-05-09 Sensor Electronic Technology, Inc. Semiconductor device with modulated field element isolated from gate electrode
US7961482B2 (en) 2007-05-09 2011-06-14 International Rectifier Corporation Bi-directional HEMT/GaN half-bridge circuit
JP2008288289A (ja) 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
CN101312207B (zh) 2007-05-21 2011-01-05 西安捷威半导体有限公司 增强型hemt器件及其制造方法
TW200903805A (en) 2007-05-24 2009-01-16 Univ California Polarization-induced barriers for N-face nitride-based electronics
WO2008151138A1 (en) 2007-06-01 2008-12-11 The Regents Of The University Of California P-gan/algan/aln/gan enhancement-mode field effect transistor
JP2008306130A (ja) 2007-06-11 2008-12-18 Sanken Electric Co Ltd 電界効果型半導体装置及びその製造方法
TW200908393A (en) 2007-06-15 2009-02-16 Rohm Co Ltd Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
JP4478175B2 (ja) 2007-06-26 2010-06-09 株式会社東芝 半導体装置
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
US8502323B2 (en) 2007-08-03 2013-08-06 The Hong Kong University Of Science And Technology Reliable normally-off III-nitride active device structures, and related methods and systems
JP4775859B2 (ja) 2007-08-24 2011-09-21 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
JP5348364B2 (ja) * 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
US7859021B2 (en) 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
US7875537B2 (en) 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
JP4584293B2 (ja) 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
EP2887402B1 (en) 2007-09-12 2019-06-12 Transphorm Inc. III-nitride bidirectional switches
US7795642B2 (en) 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US20090075455A1 (en) 2007-09-14 2009-03-19 Umesh Mishra Growing N-polar III-nitride Structures
US20090072269A1 (en) 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP2009081406A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009081379A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
WO2009066466A1 (ja) 2007-11-21 2009-05-28 Mitsubishi Chemical Corporation 窒化物半導体および窒化物半導体の結晶成長方法ならびに窒化物半導体発光素子
CN101897029B (zh) 2007-12-10 2015-08-12 特兰斯夫公司 绝缘栅e模式晶体管
JP5100413B2 (ja) 2008-01-24 2012-12-19 株式会社東芝 半導体装置およびその製造方法
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
JP5809802B2 (ja) 2008-03-12 2015-11-11 ルネサスエレクトロニクス株式会社 半導体装置
US8076699B2 (en) 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP2010050347A (ja) 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
TWI371163B (en) 2008-09-12 2012-08-21 Glacialtech Inc Unidirectional mosfet and applications thereof
US9112009B2 (en) 2008-09-16 2015-08-18 International Rectifier Corporation III-nitride device with back-gate and field plate for improving transconductance
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP2010087076A (ja) 2008-09-30 2010-04-15 Oki Electric Ind Co Ltd 半導体装置
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US7884394B2 (en) 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
JP2010219117A (ja) 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
KR101620987B1 (ko) 2009-04-08 2016-05-13 이피션트 파워 컨버젼 코퍼레이션 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
WO2011027523A1 (ja) 2009-09-03 2011-03-10 パナソニック株式会社 半導体装置およびその製造方法
KR101204613B1 (ko) 2009-09-25 2012-11-23 삼성전기주식회사 반도체 소자 및 그 제조 방법
WO2011061572A1 (en) 2009-11-19 2011-05-26 Freescale Semiconductor, Inc. Lateral power transistor device and method of manufacturing the same
JP5625336B2 (ja) * 2009-11-30 2014-11-19 サンケン電気株式会社 半導体装置
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
CN102549716B (zh) 2009-12-11 2016-08-03 国家半导体公司 用于基于氮化镓或其它氮化物的半导体装置的背侧应力补偿
US8530904B2 (en) 2010-03-19 2013-09-10 Infineon Technologies Austria Ag Semiconductor device including a normally-on transistor and a normally-off transistor
KR101046055B1 (ko) 2010-03-26 2011-07-01 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8223458B2 (en) 2010-04-08 2012-07-17 Hitachi Global Storage Technologies Netherlands B.V. Magnetic head having an asymmetrical shape and systems thereof
US8772832B2 (en) 2010-06-04 2014-07-08 Hrl Laboratories, Llc GaN HEMTs with a back gate connected to the source
US8853709B2 (en) * 2011-07-29 2014-10-07 Hrl Laboratories, Llc III-nitride metal insulator semiconductor field effect transistor
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5775321B2 (ja) 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
KR20120120829A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
JP5075264B1 (ja) 2011-05-25 2012-11-21 シャープ株式会社 スイッチング素子
US8653559B2 (en) * 2011-06-29 2014-02-18 Hrl Laboratories, Llc AlGaN/GaN hybrid MOS-HFET
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8987091B2 (en) * 2011-12-23 2015-03-24 Intel Corporation III-N material structure for gate-recessed transistors
US20130313561A1 (en) * 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
US20130328061A1 (en) 2012-06-07 2013-12-12 Hrl Laboratories, Llc. Normally-off gallium nitride transistor with insulating gate and method of making the same
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020526034A (ja) * 2017-10-17 2020-08-27 三菱電機株式会社 閾値電圧が調整可能な高電子移動度トランジスタ
WO2020004021A1 (ja) * 2018-06-29 2020-01-02 パナソニックＩｐマネジメント株式会社 双方向スイッチ素子
JPWO2020004021A1 (ja) * 2018-06-29 2021-08-02 パナソニックＩｐマネジメント株式会社 双方向スイッチ素子
JP7203361B2 (ja) 2018-06-29 2023-01-13 パナソニックＩｐマネジメント株式会社 双方向スイッチ素子
US11605715B2 (en) 2018-06-29 2023-03-14 Panasonic Intellectual Property Management Co., Ltd. Bidirectional switch element

Also Published As

Publication number Publication date
CN106537560B (zh) 2020-06-12
US20160020313A1 (en) 2016-01-21
WO2016014439A3 (en) 2016-05-19
CN111816703A (zh) 2020-10-23
US9935190B2 (en) 2018-04-03
US9318593B2 (en) 2016-04-19
WO2016014439A2 (en) 2016-01-28
US20160190298A1 (en) 2016-06-30
CN106537560A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
US9935190B2 (en) Forming enhancement mode III-nitride devices
US11322599B2 (en) Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US11437485B2 (en) Doped gate dielectrics materials
US10756207B2 (en) Lateral III-nitride devices including a vertical gate module
US9536984B2 (en) Semiconductor structure with a spacer layer
US9837524B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9142659B2 (en) Electrode configurations for semiconductor devices
US7795642B2 (en) III-nitride devices with recessed gates
US20130264578A1 (en) N-polar iii-nitride transistors
US20130175580A1 (en) Gallium nitride power devices
JP5126733B2 (ja) 電界効果トランジスタ及びその製造方法
JP2010153493A (ja) 電界効果半導体装置及びその製造方法
CN110246894B (zh) 电子器件和形成电子器件的方法
WO2017027704A1 (en) Semiconductor structure with a spacer layer
JP2017195400A (ja) 半導体装置
US11967642B2 (en) Semiconductor structure, high electron mobility transistor and fabrication method thereof
US11942519B2 (en) Semiconductor structure and high electron mobility transistor

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20170605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170605