JP2011187794A - 半導体記憶装置及びその製造方法 - Google Patents

半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP2011187794A
JP2011187794A JP2010052887A JP2010052887A JP2011187794A JP 2011187794 A JP2011187794 A JP 2011187794A JP 2010052887 A JP2010052887 A JP 2010052887A JP 2010052887 A JP2010052887 A JP 2010052887A JP 2011187794 A JP2011187794 A JP 2011187794A
Authority
JP
Japan
Prior art keywords
wiring
film
conductive layer
memory
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010052887A
Other languages
English (en)
Inventor
Hiroyasu Tanaka
啓安 田中
Ryuta Katsumata
竜太 勝又
Takashi Kito
傑 鬼頭
Yoshiaki Fukuzumi
嘉晃 福住
Hideaki Aochi
英明 青地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010052887A priority Critical patent/JP2011187794A/ja
Priority to KR1020100024027A priority patent/KR101087476B1/ko
Priority to US12/841,662 priority patent/US8338882B2/en
Publication of JP2011187794A publication Critical patent/JP2011187794A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】積層体を貫いて積層体の上下をつなぐコンタクト構造の形成を容易にする半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体記憶装置は、基板１１と基板１１の表面に形成された周辺回路とを有する基体１０と、基体１０上にそれぞれ交互に積層された複数の導電層ＷＬと複数の絶縁層２５とを有する積層体と、積層体を貫通して最下層の導電層ＢＧに達するメモリホールの内壁に設けられた電荷蓄積膜を含むメモリ膜３０と、メモリホール内におけるメモリ膜３０の内側に設けられたチャネルボディ２０と、積層体の下に設けられメモリ膜３０及びチャネルボディ２０が設けられたメモリセルアレイ領域２の外側にレイアウトされた配線領域４における最下層の導電層６３と周辺回路とを電気的に接続する配線ＢＬと、配線領域４の積層体を貫通して配線領域の最下層の導電層６３に達するコンタクトプラグ６７と、を備えた。
【選択図】図２

Description

本発明は、半導体記憶装置及びその製造方法に関する。
従来の不揮発性半導体記憶装置（メモリ）においては、シリコン基板上の２次元平面内に素子が集積してきた。メモリの記憶容量を増加させるには１つの素子の寸法を小さくする（微細化する）が、近年その微細化もコスト的、技術的に困難なものになってきた。
これに対し、一括加工型３次元積層メモリが提案されている。
例えば、特許文献１には、メモリデバイスにおけるコントロールゲートとして機能する導電層と、絶縁層とを交互に複数積層した積層体にメモリホールを形成し、そのメモリホールの内壁に電荷蓄積膜を形成した後、メモリホール内にシリコンを設けることでメモリセルを３次元配列する技術が提案されている。このような構造において、特に積層体の積層数が増大すると、基板と、積層体の上の配線とを接続するためのコンタクト構造の形成が難しくなる。
特開２００９−１４６９５４号公報
本発明は、積層体を貫いて積層体の上下をつなぐコンタクト構造の形成を容易にする半導体記憶装置及びその製造方法を提供する。
本発明の一態様によれば、基板と、前記基板の表面に形成された周辺回路とを有する基体と、前記基体上にそれぞれ交互に積層された複数の導電層と複数の絶縁層とを有する積層体と、前記積層体を貫通して最下層の前記導電層に達するメモリホールの内壁に設けられた電荷蓄積膜を含むメモリ膜と、前記メモリホール内における前記メモリ膜の内側に設けられたチャネルボディと、前記積層体の下に設けられ、前記メモリ膜及び前記チャネルボディが設けられたメモリセルアレイ領域の外側にレイアウトされた配線領域における最下層の前記導電層と、前記周辺回路とを電気的に接続する配線と、前記配線領域の前記積層体を貫通して前記配線領域の前記最下層の導電層に達するコンタクトプラグと、を備えたことを特徴とする半導体記憶装置が提供される。
また、本発明の他の一態様によれば、基板の表面に周辺回路を形成する工程と、前記基板上に、複数の導電層と複数の絶縁層とをそれぞれ交互に積層して積層体を形成する工程と、前記積層体を貫通して最下層の前記導電層に達するメモリホールを形成する工程と、前記メモリホールの内壁に電荷蓄積膜を含むメモリ膜を形成する工程と、前記メモリホール内における前記メモリ膜の内側にチャネルボディを形成する工程と、前記メモリ膜及び前記チャネルボディが設けられたメモリセルアレイ領域の外側にレイアウトされた配線領域における最下層の前記導電層をパターニングしてパッドを形成する工程と、前記積層体の下で、前記周辺回路と前記パッドとを接続する配線を形成する工程と、前記配線領域の前記積層体を貫通し、前記パッドに達するコンタクトホールを形成する工程と、前記コンタクトホール内にコンタクトプラグを設ける工程と、を備えたことを特徴とする半導体記憶装置の製造方法が提供される。
本発明によれば、積層体を貫いて積層体の上下をつなぐコンタクト構造の形成を容易にする半導体記憶装置及びその製造方法が提供される。
本発明の実施形態に係る半導体記憶装置の平面レイアウトを例示する模式図。 同半導体記憶装置の模式断面図。 同半導体記憶装置におけるメモリセルアレイの模式斜視図。 図３における要部の拡大断面図。 本発明の実施形態に係る半導体記憶装置の製造方法を示す模式断面図。 同半導体記憶装置の製造方法を示す模式断面図。 同半導体記憶装置の製造方法を示す模式断面図。 同半導体記憶装置の製造方法を示す模式断面図。 同半導体記憶装置の製造方法を示す模式断面図。 同半導体記憶装置の製造方法を示す模式断面図。 同半導体記憶装置の製造方法を示す模式断面図。 同半導体記憶装置の製造方法を示す模式断面図。 同半導体記憶装置の製造方法を示す模式断面図。 同半導体記憶装置の製造方法を示す模式断面図。 同半導体記憶装置の製造方法を示す模式断面図。 同半導体記憶装置の製造方法を示す模式断面図。 同半導体記憶装置の製造方法を示す模式断面図。 同半導体記憶装置の製造方法を示す模式断面図。 同半導体記憶装置の製造方法を示す模式断面図。 本発明の他の実施形態に係る半導体記憶装置のメモリセルアレイの模式斜視図。 本発明のさらに他の実施形態に係る半導体記憶装置の模式断面図。 本発明のさらに他の実施形態に係る半導体記憶装置の模式断面図。
以下、図面を参照し、本発明の実施形態について説明する。なお、以下の実施形態では半導体としてシリコンを例示するが、シリコン以外の半導体を用いてもよい。
図１は、本発明の実施形態に係る半導体記憶装置における主要要素の平面レイアウトを例示する模式図である。図１は１つのチップを示す。
チップの中央にメモリセルアレイ領域２が形成されている。メモリセルアレイ領域２には、図３に例示するメモリセルアレイが形成されている。メモリセルアレイ領域２の下に、ロウデコーダ５、センスアンプ６などの周辺回路が形成されている。メモリセルアレイ領域２の下に周辺回路をレイアウトすることで、チップの平面サイズの小型化が可能になる。すべての周辺回路をメモリセルアレイ領域２の下にレイアウトすることに限らず、その一部だけをメモリセルアレイ領域２の下にレイアウトしてもよい。
メモリセルアレイは、後述するようにコントロールゲートとして機能する複数の導電層を有する。それら導電層を含む積層体の一部は、メモリセルアレイ領域２よりも外側にレイアウトされた階段状コンタクト領域３で階段状に加工されている。その階段状コンタクト領域３で、階段状に加工された各段の導電層は上層配線（ワード線）と接続されている。階段状コンタクト領域３は、ロウデコーダ５の近傍に形成され、ロウデコーダ５はワード線と接続されている。ロウデコーダ５は、ワード線を介して、メモリセルアレイの各層の導電層に電位を供給する。
図２（ａ）〜（ｃ）は、本実施形態に係る半導体記憶装置の模式断面図を示す。図２（ａ）はメモリセルアレイ領域２の断面図であり、図２（ｂ）は階段状コンタクト領域３の断面図であり、図２（ｃ）は配線領域４の断面図である。配線領域４は、図１に示すように、メモリセルアレイ領域２の外側にレイアウトされ、センスアンプ６の近傍に形成されている。
図１において、ビット線の延在方向をＹ方向、それに直交する方向をＸ方向とすると、図２（ａ）及び図２（ｃ）はＹ方向に沿った断面に対応し、図２（ｂ）はＸ方向に沿った断面に対応する。
図３は、メモリセルアレイを示す。なお、図３においては、図を見易くするために、メモリホールＭＨ内に形成された絶縁膜以外の絶縁部分については図示を省略している。
また、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を導入する。この座標系においては、基体１０の主面に対して平行な方向であって相互に直交する２方向をＸ方向及びＹ方向とし、これらＸ方向及びＹ方向の双方に対して直交する方向をＺ方向とする。図１におけるＸ方向及びＹ方向は、図３におけるＸ方向及びＹ方向と対応する。
ビット線ＢＬは、Ｙ方向に延在し、後述するように、配線領域４に設けられたコンタクトプラグ６７を介して、センスアンプ６と接続されている。複数の導電層ＷＬは、Ｚ方向に積層されている。また、導電層ＷＬは、Ｙ方向に複数に分断されている。
ここで、基体１０は、図２（ａ）〜（ｃ）に示す基板１１と、基板１１の表面に形成されたトランジスタＴｒを含む。トランジスタＴｒは、基板１１の表面に形成されたソース領域、ドレイン領域、ゲート絶縁膜４２およびゲート絶縁膜４２上に設けられたゲート電極４１を含む。トランジスタＴｒは、ロウデコーダ５やセンスアンプ６などの周辺回路の一要素である。周辺回路は、メモリセルアレイ領域２及び階段状コンタクト領域３における基板１１の表面に、トランジスタＴｒを含む半導体集積回路として形成されている。また、トランジスタＴｒは、例えばＳＴＩ（Shallow Trench Isolation）構造の素子分離領域４３によって、他のトランジスタＴｒに対して絶縁分離されている。
基板１１上には、絶縁層４５、４６、４７、４８が順に積層されている。絶縁層４７の表面には配線６３が形成されている。トランジスタＴｒのソース領域、ドレイン領域、ゲート電極４１は、下層側から順に設けられたコンタクトプラグ４４、配線６１、コンタクトプラグ６２を介して、配線６３と電気的に接続されている。配線６３上には、絶縁層４８が設けられている。絶縁層４５〜４８は、メモリセルアレイ領域２、階段状コンタクト領域３及び配線領域４を含む、基板１１の全面に設けられている。
絶縁層４８上には、金属を含む層として金属シリサイド層６５が設けられている。この金属を含む層は、金属層もしくは合金層であってもよい。メモリセルアレイ領域２及び階段状コンタクト領域３の金属シリサイド層６５は、比較的広い領域にわたって一体に形成されている。配線領域４の金属シリサイド層６５は、パターニングされてパッド状に形成されている。
以下、図２（ａ）、図３を参照して、メモリセルアレイについて説明する。
金属シリサイド層６５上には、バックゲートＢＧが設けられている。バックゲートＢＧは、例えば不純物が添加され導電性を有するシリコン層である。バックゲートＢＧ上には、複数の絶縁層２５と複数の導電層ＷＬとがそれぞれ交互に積層されている。導電層ＷＬは、例えば不純物が添加され導電性を有するシリコン層である。絶縁層２５は、例えばシリコン酸化物を含むＴＥＯＳ（tetraethoxysilane）層である。
複数の導電層ＷＬ及び複数の絶縁層２５を含む積層体は、複数のブロックに分断され、各ブロック間には絶縁物８１が設けられている。
あるブロックにおける最上層の導電層ＷＬ上には、絶縁層２５及びストッパー膜（例えばシリコン窒化膜）５１を介して、ドレイン側選択ゲートＤＳＧが設けられている。ドレイン側選択ゲートＤＳＧは、例えば不純物が添加され導電性を有するシリコン層である。そのブロックに隣接する別のブロックにおける最上層の導電層ＷＬ上には、絶縁層２５及びストッパー膜５１を介して、ソース側選択ゲートＳＳＧが設けられている。ソース側選択ゲートＳＳＧは、例えば不純物が添加され導電性を有するシリコン層である。
ソース側選択ゲートＳＳＧ上には、絶縁層５３を介して、ソース線ＳＬが設けられている。ソース線ＳＬは、例えば不純物が添加され導電性を有するシリコン層である。あるいは、ソース線ＳＬとして金属材料を用いてもよい。ソース線ＳＬ及び絶縁層５３上には、絶縁層５４を介して、複数本のビット線ＢＬが設けられている。各ビット線ＢＬは、Ｙ方向に延在している。
前述した積層体には、Ｕ字状のメモリホールＭＨが複数形成されている。ドレイン側選択ゲートＤＳＧを含むブロックには、ドレイン側選択ゲートＤＳＧ及びその下の導電層ＷＬを貫通しＺ方向に延在するホールが形成され、ソース側選択ゲートＳＳＧを含むブロックには、ソース側選択ゲートＳＳＧ及びその下の導電層ＷＬを貫通しＺ方向に延在するホールが形成されている。それら両ホールは、バックゲートＢＧ内に形成されＹ方向に延在するホールを介してつながっている。
メモリホールＭＨの内部には、Ｕ字状のチャネルボディ（例えばシリコン膜）２０が設けられている。ドレイン側選択ゲートＤＳＧとチャネルボディ２０との間のメモリホールＭＨの側壁には、ゲート絶縁膜３５が形成されている。ソース側選択ゲートＳＳＧとチャネルボディ２０との間のメモリホールＭＨの側壁には、ゲート絶縁膜３６が形成されている。
各導電層ＷＬとチャネルボディ２０との間のメモリホールＭＨの側壁には、メモリ膜３０が形成されている。バックゲートＢＧとチャネルボディ２０との間のメモリホールＭＨの内壁にも、メモリ膜３０が形成されている。メモリ膜３０は、例えば一対のシリコン酸化膜でシリコン窒化膜を挟んだＯＮＯ（Oxide-Nitride-Oxide）構造を有する。
図４は、チャネルボディ２０が、複数の導電層ＷＬ及び層間の絶縁層２５を貫通する部分の拡大断面を示す。
各導電層ＷＬとチャネルボディ２０との間には、導電層ＷＬ側から順に第１の絶縁膜３１、電荷蓄積膜３２及び第２の絶縁膜３３が設けられている。第１の絶縁膜３１は導電層ＷＬに接し、第２の絶縁膜３３はチャネルボディ２０に接し、第１の絶縁膜３１と第２の絶縁膜３３との間に電荷蓄積膜３２が設けられている。
チャネルボディ２０はチャネルとして機能し、導電層ＷＬはコントロールゲートとして機能し、電荷蓄積膜３２はチャネルボディ２０から注入される電荷を蓄積するデータ記憶層として機能する。すなわち、チャネルボディ２０と各導電層ＷＬとの交差部分に、チャネルの周囲をコントロールゲートが囲んだ構造のメモリセルが形成されている。
本実施形態に係る半導体記憶装置は、データの消去・書き込みを電気的に自由に行うことができ、電源を切っても記憶内容を保持することができる不揮発性半導体記憶装置である。例えば、メモリセルはチャージトラップ構造のメモリセルである。電荷蓄積膜３２は、電荷（電子）を閉じこめるトラップを多数有し、例えばシリコン窒化膜である。第２の絶縁膜３３は、例えばシリコン酸化膜であり、電荷蓄積膜３２にチャネルボディ２０から電荷が注入される際、または電荷蓄積膜３２に蓄積された電荷がチャネルボディ２０へ拡散する際に電位障壁となる。第１の絶縁膜３１は、例えばシリコン酸化膜であり、電荷蓄積膜３２に蓄積された電荷が、導電層ＷＬへ拡散するのを防止する。
図３に示すように、ドレイン側選択ゲートＤＳＧと、ドレイン側選択ゲートＤＳＧを貫通するチャネルボディ２０と、このチャネルボディ２０とドレイン側選択ゲートＤＳＧとの間に設けられたゲート絶縁膜３５は、ドレイン側選択トランジスタＤＳＴを構成する。チャネルボディ２０におけるドレイン側選択ゲートＤＳＧより上方に突出する上端部は、図２（ａ）に示すプラグ７２、７３を介して、対応する各ビット線ＢＬに接続されている。
ソース側選択ゲートＳＳＧと、ソース側選択ゲートＳＳＧを貫通するチャネルボディ２０と、このチャネルボディ２０とソース側選択ゲートＳＳＧとの間に設けられたゲート絶縁膜３６は、ソース側選択トランジスタＳＳＴを構成する。チャネルボディ２０におけるソース側選択ゲートＳＳＧより上方に突出する上端部は、ソース線ＳＬに接続されている。
バックゲートＢＧ、このバックゲートＢＧ内に設けられたチャネルボディ２０及びバックゲートＢＧとチャネルボディ２０との間のメモリ膜３０は、バックゲートトランジスタＢＧＴを構成する。
図３に示すように、ドレイン側選択トランジスタＤＳＴとバックゲートトランジスタＢＧＴとの間には、各導電層ＷＬをコントロールゲートとするメモリセルＭＣが、導電層ＷＬの層数に対応して複数設けられている。
同様に、バックゲートトランジスタＢＧＴとソース側選択トランジスタＳＳＴの間にも、各導電層ＷＬをコントロールゲートとするメモリセルＭＣが、導電層ＷＬの層数に対応して複数設けられている。
それらメモリセルＭＣ、ドレイン側選択トランジスタＤＳＴ、バックゲートトランジスタＢＧＴおよびソース側選択トランジスタＳＳＴは直列接続され、Ｕ字状の１つのメモリストリングを構成する。すなわち、チャネルボディ２０は、積層体の積層方向に延びる一対の柱状部２０ａと、バックゲートＢＧに埋め込まれ、一対の柱状部２０ａをつなぐ連結部２０ｂとを有するＵ字状に形成されている。Ｕ字状のメモリストリングがＸ方向及びＹ方向に複数配列されていることにより、複数のメモリセルＭＣがＸ方向、Ｙ方向及びＺ方向に３次元的に設けられている。
次に、図２（ｂ）を参照して、階段状コンタクト領域３の構造について説明する。
複数の導電層ＷＬと複数の絶縁層２５との積層体の一部は階段状コンタクト領域３で階段状に加工されている。その階段構造部はストッパー膜５１で覆われ、そのストッパー膜５１上に層間絶縁膜５２、５３が設けられている。例えば、ストッパー膜５１はシリコン窒化膜であり、層間絶縁膜５２、５３はシリコン酸化膜である。
層間絶縁膜５２、５３及びストッパー膜５１には、それらを貫通して対応する各段の導電層ＷＬに達する複数のコンタクトホールが形成され、各コンタクトホール内にワード線用のコンタクトプラグ６８が設けられている。なお、図２（ｂ）には、図を見やすくするために、例えば下から２層目の導電層ＷＬと接続されたコンタクトプラグ６８しか図示していないが、各段の導電層ＷＬがそれぞれコンタクトプラグ６８と接続される。
絶縁層５３上には、絶縁層５４を介してワード線７７が設けられている。コンタクトプラグ６８は、その上に設けられたコンタクトプラグ７６を介して、ワード線７７と接続されている。
階段状コンタクト領域３における各段の導電層ＷＬは、メモリセルアレイ領域２における対応する各層の導電層ＷＬと一体に形成されている。したがって、メモリセルアレイの各導電層ＷＬは、コンタクトプラグ６８、７６を介して、対応する各ワード線７７と電気的に接続されている。
階段状コンタクト領域３における金属シリサイド層６５及びバックゲートＢＧは、メモリセルアレイ領域２における金属シリサイド層６５及びバックゲートＢＧと一体に形成されている。そして、階段状コンタクト領域３における金属シリサイド層６５及びバックゲートＢＧは、コンタクトプラグ６９を介して図示しない上層配線と電気的に接続されている。コンタクトプラグ６９は、絶縁層５３、５２、ストッパー膜５１、絶縁層２５及びバックゲートＢＧを貫通して、金属シリサイド層６５に達するコンタクトホール内に設けられている。
また、ドレイン側選択ゲートＤＳＧは、階段状コンタクト領域３における最上層の導電層ＷＬ上に引き出され、その部分はコンタクトプラグ７１、７４を介して上層配線７５と電気的に接続されている。同様に、ソース側選択ゲートＳＳＧは、階段状コンタクト領域３における最上層の導電層ＷＬ上に引き出され、その部分はコンタクトプラグ７１、７４を介して上層配線７５と電気的に接続されている。
次に、図２（ｃ）を参照して、配線領域４の構造について説明する。
配線領域４にも、前述した複数の導電層ＷＬと複数の絶縁層２５との積層体が設けられている。その積層体の下には、パッド６６が設けられている。このパッド６６は、配線領域４に形成されたバックゲートＢＧをパターニングしたものである。したがって、パッド６６は、メモリセルアレイ領域２及び階段状コンタクト領域３に設けられたバックゲートＢＧと同じ材料であり、同じ厚みを有する。バックゲートＢＧの下に積層されている金属シリサイド層６５も、配線領域４ではパッド状にパターニングされている。
配線領域４において、バックゲートＢＧ及び金属シリサイド層６５が除去された部分には絶縁層４９が設けられる。したがって、配線領域４におけるパッド６６及びその下の金属シリサイド層６５は、メモリセルアレイ領域２及び階段状コンタクト領域３のバックゲートＢＧ及び金属シリサイド層６５に対して、絶縁層４９を介して分断されている。
前述したトランジスタＴｒと接続された配線６３は、配線領域４にまで延在している。その配線６３の上には絶縁層４８が設けられ、その絶縁層４８の上に金属シリサイド層６５及びパッド６６が設けられている。配線６３は、絶縁層４８を貫通して設けられたコンタクトプラグ６４を介して、金属シリサイド層６５と接続されている。
配線領域４の金属シリサイド層６５上には、上記積層体を貫通するコンタクトプラグ６７が設けられている。配線領域４における上記積層体上にも、前述したストッパー膜５１、層間絶縁膜５２〜５３が設けられている。コンタクトプラグ６７は、層間絶縁膜５３、５２、ストッパー膜５１、上記積層体およびパッド６６を貫通して、金属シリサイド層６５に達する。あるいは、コンタクトプラグ６７の下端部は、金属シリサイド層６５に達せず、パッド６６にとどまっていてもよい。パッド６６及びその下の金属シリサイド層６５の平面サイズは、接続対象である配線６３及びビット線ＢＬの線幅よりも平面サイズが大きい。
ビット線ＢＬは配線領域４にも延在している。すなわち、配線領域４におけるコンタクトプラグ６７及び層間絶縁膜５３上に、層間絶縁膜５４を介して、ビット線ＢＬが設けられている。そして、コンタクトプラグ６７の上端は、層間絶縁膜５４を貫通するコンタクトプラグ７８を介して、ビット線ＢＬと接続されている。図２（ｃ）に示すコンタクト構造は、ビット線ＢＬの本数に対応して複数設けられている。
したがって、各ビット線ＢＬは、コンタクトプラグ７８、６７、パッド６６、金属シリサイド層６５、コンタクトプラグ６４、および配線６３を介して、センスアンプ６を構成するトランジスタＴｒと電気的に接続されている。
コンタクトプラグ６７と、配線領域４の積層体との間には、例えばシリコン酸化物などの絶縁物５０が設けられ、コンタクトプラグ６７と、上記積層体の導電層ＷＬとは電気的に絶縁されている。
配線領域４の上記積層体における導電層ＷＬは、メモリセルアレイ領域２及び階段状コンタクト領域３の導電層ＷＬ、他の配線などの導電部分と電気的に接続されていないダミー層として設けられている。配線領域４も含めた基板１１の全面に上記積層体を設けることで、基板１１上に大きな段差が形成されない。これにより、プロセスが容易になると共に、構造上の欠陥も抑制することができる。
前述した構造のメモリセルは、基板表面にチャネルを形成する構造ではない。したがって、基板１１の表面に周辺回路を形成し、その上にメモリセルアレイを設けることができる。すなわち、メモリセルアレイと周辺回路とを平面的に分離してレイアウトする必要がなく、チップサイズの小型化を図れる。
その構造の場合、基板１１表面の周辺回路と、積層体の上に設けられた配線（例えば本実施形態ではビット線ＢＬを例示）とを電気的に接続させる必要がある。半導体デバイスにおける回路パターンの微細化の進展により、配線６３及びビット線ＢＬの線幅も微細化している。それら微細線幅の配線どうしを、積層体を挟んでコンタクトプラグで接続するにあたっては、位置の合わせずれが生じやすい。また、記憶容量の大容量化に伴って積層体の積層数が増大すると、コンタクトホールのアスペクト比（直径に対する深さの比）が増大する。このことから、積層体を挟んで上下に位置する微細線幅の配線間を接続するためのプロセス難易度は高くなる。
そこで、本実施形態では、前述したように、配線６３及びビット線ＢＬの線幅よりも平面サイズが大きなパッド６６を用いて、コンタクトプラグ６７と配線６３とを接続する。パッド６６に対するコンタクトプラグ６７の位置合わせは、微細線幅の配線６３に対するコンタクトプラグ６７の位置合わせに比べて容易になる。
また、パッド６６の平面サイズに応じて、コンタクトプラグ６７の直径もしくは太さも増大できるため、そのコンタクトプラグ６７の上端に対するビット線ＢＬの接続も容易になる。また、コンタクトプラグ６７の直径が大きくなることでコンタクトホールのアスペクト比が低減し、コンタクトホール内への導電材の埋め込み性も向上する。
さらに、パッド６６は、メモリセルアレイに元々必要なバックゲートＢＧの一部を用いたものであり、バックゲートＢＧを基体１０上の全面に形成した後、配線領域４のバックゲートＢＧに対してパターニングを行うことによって容易に得られる。別途パッドのための配線層を形成する場合に比べて工程数が少なく、コストも低減できる。また、配線領域４のパッド６６は、メモリセルアレイ領域２のバックゲートＢＧと同じ階層に存在するため、デバイスの厚みの増大をまねかない。マスクパターンの変更によって、パッド６６のサイズやレイアウトは、比較的自由に設計することができる。
バックゲートＢＧとしては、バックゲートトランジスタＢＧＴにおけるしきい値制御性の点からシリコンが用いられる。したがって、パッド６６もシリコンであるが、本実施形態では、パッド６６の下にシリコンよりも低抵抗な金属シリサイド層６５を設けている。そして、コンタクトプラグ６７は、パッド６６を貫通して金属シリサイド層６５に達している。これにより、コンタクトプラグ６７と配線６３との間の抵抗を低減できる。
なお、金属シリサイド層６５は、配線領域４のパッド６６の下だけでなく、メモリセルアレイにおけるバックゲートＢＧの下にも設けられるので、バックゲートＢＧの低抵抗化も図れる。
次に、図５〜図１９を参照して、本実施形態に係る半導体記憶装置の製造方法について説明する。それら各図における（ａ）、（ｂ）、（ｃ）は、それぞれ、前述した図２の（ａ）、（ｂ）、（ｃ）の断面に対応する。
まず、図５（ａ）〜（ｃ）に示すように、基板（例えばシリコン基板）１１の表面に、周辺回路を構成するトランジスタＴｒを形成する。具体的には、素子分離領域４３、ソース領域、ドレイン領域、ゲート絶縁膜４２、ゲート電極４１などが、リソグラフィー法、ＲＩＥ（Reactive Ion Etching）法、イオン注入法などを用いて形成される。
次に、基板１１上に層間絶縁膜４５、４６を堆積し、層間絶縁膜４５にコンタクトホールを、層間絶縁膜４６に配線溝を形成する。その後、コンタクトホール及び配線溝に導電材を堆積し、層間絶縁膜４６上の導電材を例えばＣＭＰ（Chemical Mechanical Polishing）法により除去する。これにより、コンタクトプラグ４４及び配線６１が同時に形成される。コンタクトプラグ４４及び配線６１は、例えばコンタクトホールまたは配線溝の内壁側から順に形成されたチタン膜、窒化チタン膜、タングステン膜を有する。
次に、層間絶縁膜４６上に層間絶縁膜４７を堆積し、上記と同様にして、コンタクトプラグ６２及び配線６３を形成する。コンタクトプラグ６２は配線６１と接続され、配線６３はコンタクトプラグ６２と接続される。なお、配線は２層構造に限らず、１層でもよく、あるいは必要に応じてさらに層数を増やすことも可能である。
次に、図６（ａ）〜（ｃ）に示すように、配線６３及び層間絶縁膜４７上に層間絶縁膜４８を堆積する。その後、配線領域４の層間絶縁膜４８にコンタクトホールを形成し、そのコンタクトホール内にコンタクトプラグ６４を形成する。コンタクトプラグ６４は、例えばコンタクトホールの内壁側から順に形成されたチタン膜、窒化チタン膜、タングステン膜を有する。
次に、層間絶縁膜４８上に、金属シリサイド層６５とバックゲートＢＧを順に堆積する。例えば、金属シリサイド層６５はタングステンシリサイド層であり、バックゲートＢＧはシリコン層である。金属シリサイド層６５とバックゲートＢＧとの積層体は、メモリセルアレイ領域２、階段状コンタクト領域３および配線領域４を含む基板１１の全面にわたって形成される。
次に、図７（ａ）に示すように、メモリセルアレイ領域２のバックゲートＢＧに凹部８２を形成した後、その凹部８２内に犠牲膜８３を埋め込む。バックゲートＢＧ上の犠牲膜８３は、例えばＣＭＰ法またはＲＩＥ法で除去する。犠牲膜８３は、例えばシリコン窒化膜である。
また、図７（ｃ）に示すように、配線領域４のバックゲートＢＧ及び金属シリサイド層６５を、リソグラフィー法とＲＩＥ法によりパターニングする。これにより、配線領域４に、バックゲートＢＧの一部であるパッド６６と、その下に積層されたパッド状の金属シリサイド膜６５が形成される。パッド６６及びその下の金属シリサイド層６５は、コンタクトプラグ６４を介して配線６３と電気的に接続される。
バックゲートＢＧ及び金属シリサイド層６５が選択的に除去された部分には、層間絶縁膜４９が形成される。したがって、配線領域４のパッド６６及び金属シリサイド層６５は、メモリセルアレイ領域２及び階段状コンタクト領域３のバックゲートＢＧ及び金属シリサイド層６５とは電気的に絶縁される。
次に、図８（ａ）〜（ｃ）に示すように、バックゲートＢＧ上に、絶縁層２５と導電層ＷＬを交互に複数積層する。絶縁層２５と導電層ＷＬとの積層体は、メモリセルアレイ領域２、階段状コンタクト領域３および配線領域４を含む基板１１の全面にわたって形成される。
例えば４層の導電層ＷＬを含む積層体を積層した後、その積層体を貫通して犠牲膜８３に達するホール８４を形成する。そして、そのホール８４内に犠牲膜８５として例えばシリコン窒化膜を埋め込む。この一連の工程を、もう一度繰り返すことで、例えば８層の導電層ＷＬを含む積層体に、バックゲートＢＧの犠牲膜８３に達するホール８４が形成された構造を得ることができる。さらに層数を増やす場合には、上記一連の工程をさらに繰り返せばよい。
次に、例えば熱燐酸溶液を用いて、犠牲膜８４及び犠牲膜８３を除去する。これにより、図９（ａ）に示すように、メモリセルアレイ領域２の積層体に、Ｕ字状のメモリホールＭＨが形成される。
次に、例えば稀フッ酸処理によりメモリホールＭＨの内壁面を清浄化した後、図１０（ａ）に示すように、メモリホールＭＨの内壁にメモリ膜３０を形成する。さらに、メモリホールＭＨ内におけるメモリ膜３０の内側にチャネルボディ２０となるシリコン膜を形成する。このとき、メモリホールＭＨ内がシリコン膜によって完全に埋め込まれず、メモリホールＭＨ内に空洞が残るようにシリコン膜を形成することが望ましい。これにより、チャネルボディ２０の膜厚は、メモリホールＭＨの孔径のばらつきに依らず、シリコン膜の堆積膜厚で規定される。その後、シリコン膜の表面を酸化した後、メモリホールＭＨ内の残りの空洞部分に、例えばＣＶＤ（chemical vapor deposition）法でシリコン酸化膜を埋め込む。
次に、図１１（ｂ）に示すように、階段状コンタクト領域３の積層体を階段状に加工する。具体的には、積層体上面に形成したレジスト膜の平面サイズをスリミングする工程と、そのレジスト膜に覆われていない部分の導電層ＷＬ及びその下の絶縁層２５をそれぞれ１層ずつＲＩＥする工程とを繰り返すことで、図１１（ｂ）に示す階段構造を形成する。
次に、図１２（ｂ）に示すように、階段構造をストッパー膜５１で覆い、その上に層間絶縁膜５２を堆積して、層間絶縁膜５２の上部を例えばＣＭＰ法により平坦化する。例えば、ストッパー膜５１はシリコン窒化膜であり、層間絶縁膜５２はシリコン酸化膜である。ストッパー膜５１は、メモリセルアレイ領域２の積層体上および配線領域４の積層体上にも形成され、残される。
次に、図１３（ａ）に示すように、メモリセルアレイ領域２の積層体にスリットを形成して積層体を複数のブロックに分断する。その後、スリットの側壁に金属（例えばコバルト）膜を例えばＣＶＤ法で形成し、熱処理を行う。これにより、導電層ＷＬにおけるスリットに臨む部分に金属シリサイドが形成される。その後、金属膜の未反応部分を、例えば硫酸と過酸化水素水混合液を用いて除去し、スリット内に絶縁物（例えばシリコン窒化膜）８１を埋め込む。
その後、メモリセルアレイ領域２、階段状コンタクト領域３および配線領域４の積層体上に、導電層（例えばシリコン層）８６を堆積し、メモリセルアレイ領域２の導電層８６をパターニングしてライン状に加工する。このライン状に加工された導電層８６は、ドレイン側選択ゲートＤＳＧまたはソース側選択ゲートＳＳＧとなる。
階段状コンタクト領域３の導電層８６もパターニングされ、最上層の導電層ＷＬ上に選択的に残される。この階段状コンタクト領域３の導電層８６は、メモリセルアレイ領域２の導電層８６（ドレイン側選択ゲートＤＳＧまたはソース側選択ゲートＳＳＧ）とつながっている。
導電層８６が選択的に除去された部分には、図１４（ａ）、（ｂ）に示すように、層間絶縁膜５２が埋め込まれる。
その後、導電層８６及び層間絶縁膜５２上に層間絶縁膜５３を堆積し、その上部を例えばＣＭＰ法で平坦化する。次に、図１４（ａ）に示すように、リソグラフィー法とＲＩＥ法により、Ｕ字状のメモリストリングの上部に達するホール８７を形成する。
次に、図１５（ａ）に示すように、ホール８７の内壁に、それぞれドレイン側選択トランジスタＤＳＴ、ソース側選択トランジスタＳＳＴのゲート絶縁膜３５、３６となる例えばシリコン窒化膜を形成する。
その後、ホール８７の底部のシリコン窒化膜を例えば稀フッ酸処理により除去した後、ホール８７内に、選択トランジスタのチャネルボディとなる半導体膜（例えばシリコン膜）を堆積し、上部のシリコン膜を除去する。
次に、図１６（ｃ）に示すように、配線領域４にダミーホール８８を形成する。ダミーホール８８は、配線領域４における層間絶縁膜５３、８６、ストッパー膜５１、およびその下の積層体を貫通してパッド６６に達する。
次に、図１７（ｃ）に示すように、ダミーホール８８内に絶縁物（例えばシリコン酸化膜）５０を埋め込む。
次に、図１８（ｃ）に示すように、絶縁物５０及びパッド６６を貫通して金属シリサイド層６５に達するコンタクトホール８９を例えばＲＩＥ法で形成する。また、図１８（ｂ）に示すように、階段状コンタクト領域３に、コンタクトホール９０〜９２を例えばＲＩＥ法で形成する。コンタクトホール９０は、層間絶縁膜５３、５２及びストッパー膜５１を貫通して、対応する各段の導電層ＷＬに達する。図には１つのコンタクトホール９０しか示していないが、導電層ＷＬの層数に対応した複数のコンタクトホール９０が一括形成される。このとき、層間絶縁膜５２とは異なる材料のストッパー膜５１は、複数のコンタクトホール９０間での導電層ＷＬに達する速さのばらつきを緩和する。これにより、相対的に浅いコンタクトホール９０の過剰エッチングが抑制される。
コンタクトホール９１は、層間絶縁膜５３、５２、ストッパー膜５１、絶縁層２５およびバックゲートＢＧを貫通して、金属シリサイド層６５に達する。
また、図１８（ａ）に示すように、メモリセルアレイ領域２における層間絶縁膜５３に配線溝９３が形成される。
次に、各コンタクトホール８９〜９２内に、図１９（ｂ）、（ｃ）に示すように、それぞれ、コンタクトプラグ６７、６８、６９、７１が埋め込まれる。また、メモリセルアレイ領域２におけるホール８７内にコンタクトプラグ７２が、配線溝９３内にソース線ＳＬが埋め込まれる。
コンタクトプラグ６７、６８、６９、７１、７２およびソース線ＳＬは、同時に形成される。コンタクトプラグ６７、６８、６９、７１、７２およびソース線ＳＬは、ホールまたは溝の内壁側から順に形成された、例えばチタン膜と窒化チタン膜とタングステン膜とを有する。
次に、図２に示すように、層間絶縁膜５３上に層間絶縁膜５４を堆積し、コンタクトプラグ７３、７４、７６、７８、ビット線ＢＬ、配線７５、ワード線７７を形成する。メモリストリングの上端部は、コンタクトプラグ７２、７３を介してビット線ＢＬと接続される。ビット線ＢＬは、配線領域４に設けられたコンタクトプラグ７８、６７、パッド６６、金属シリサイド層６５、コンタクトプラグ６４、配線６３、コンタクトプラグ６２、配線６１、およびコンタクトプラグ４４を介して、基板１１表面に形成されたセンスアンプ６と接続される。
ドレイン側選択ゲートＤＳＧは、コンタクトプラグ７１、７４を介して配線７５と接続される。ソース側選択ゲートＳＳＧは、コンタクトプラグ７１、７４を介して配線７５と接続される。各導電層ＷＬは、コンタクトプラグ６８、７６を介してワード線７７と接続される。
コンタクトプラグ６７は、図２１に示すように、階段状コンタクト領域３のバックゲートＢＧと接続されたコンタクトプラグ６９と接続されていてもよい。すなわち、バックゲートＢＧは、コンタクトプラグ６９、上記積層体の上に設けられた配線９９、配線領域４のコンタクトプラグ６７、パッド６６、積層体の下に設けられた配線６３などを介して、基板１１の表面に形成された周辺回路と電気的に接続される。
あるいは、図２２に示すように、階段状コンタクト領域３のバックゲートＢＧ及びその下の金属シリサイド層６５は、階段状コンタクト領域３における積層体の下に設けられたプラグ９８を介して、下層の配線９７と接続されていてもよい。すなわち、バックゲートＢＧは、金属シリサイド層６５、プラグ９８、配線９７などを介して、基板１１の表面に形成された周辺回路と電気的に接続される。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
メモリストリングはＵ字状に限らず、図２０に示すようにＩ字状であってもよい。図２０には導電部分のみを示し、絶縁部分の図示は省略している。この構造では、基体１０上にソース線ＳＬが設けられ、その上にソース側選択ゲート（または下部選択ゲート）ＳＳＧが設けられ、その上に複数の導電層ＷＬが設けられ、最上層の導電層ＷＬとビット線ＢＬとの間にドレイン側選択ゲート（または上部選択ゲート）ＤＳＧが設けられている。
前述した実施形態では、複数の導電層（ソース線ＳＬ、ドレイン側選択ゲートＤＳＧ、ソース側選択ゲートＳＳＧ、導電層ＷＬ、バックゲートＢＧ）を含みメモリストリングが形成される積層体における最下層の導電層であるバックゲートＢＧの一部を配線領域４におけるパッド６６として利用した。図２０に示す構造の場合も同様に、最下層の導電層であるソース線ＳＬの一部を、配線領域４におけるパッドとして用いることができる。
２…メモリセルアレイ領域、３…階段状コンタクト領域、４…配線領域、５…ロウデコーダ、６…センスアンプ、１０…基体、１１…基板、２０…チャネルボディ、２５…絶縁層、３０…メモリ膜、６３…配線、６５…金属シリサイド層、６６…パッド、６７…コンタクトプラグ、ＷＬ…導電層、ＢＧ…バックゲート

Claims (5)

  1. 基板と、前記基板の表面に形成された周辺回路とを有する基体と、
    前記基体上にそれぞれ交互に積層された複数の導電層と複数の絶縁層とを有する積層体と、
    前記積層体を貫通して最下層の前記導電層に達するメモリホールの内壁に設けられた電荷蓄積膜を含むメモリ膜と、
    前記メモリホール内における前記メモリ膜の内側に設けられたチャネルボディと、
    前記積層体の下に設けられ、前記メモリ膜及び前記チャネルボディが設けられたメモリセルアレイ領域の外側にレイアウトされた配線領域における最下層の前記導電層と、前記周辺回路とを電気的に接続する配線と、
    前記配線領域の前記積層体を貫通して前記配線領域の前記最下層の導電層に達するコンタクトプラグと、
    を備えたことを特徴とする半導体記憶装置。
  2. 前記コンタクトプラグ及び前記配線と接続された前記配線領域の最下層の導電層と、前記メモリセルアレイ領域の最下層の導電層とは、それら両者の間に介在された層間絶縁層によって分断されていることを特徴とする請求項１記載の半導体記憶装置。
  3. 前記コンタクトプラグ及び前記配線と接続された前記配線領域の最下層の導電層は、前記配線の線幅よりも平面サイズが大きなパッドとして形成されていることを特徴とする請求項１または２に記載の半導体記憶装置。
  4. 前記基体の上に設けられ、前記最下層の導電層の下で前記最下層の導電層に対して積層された、金属を含む層をさらに備えたことを特徴とする請求項１〜３のいずれか１つに記載の半導体記憶装置。
  5. 基板の表面に周辺回路を形成する工程と、
    前記基板上に、複数の導電層と複数の絶縁層とをそれぞれ交互に積層して積層体を形成する工程と、
    前記積層体を貫通して最下層の前記導電層に達するメモリホールを形成する工程と、
    前記メモリホールの内壁に電荷蓄積膜を含むメモリ膜を形成する工程と、
    前記メモリホール内における前記メモリ膜の内側にチャネルボディを形成する工程と、
    前記メモリ膜及び前記チャネルボディが設けられたメモリセルアレイ領域の外側にレイアウトされた配線領域における最下層の前記導電層をパターニングしてパッドを形成する工程と、
    前記積層体の下で、前記周辺回路と前記パッドとを接続する配線を形成する工程と、
    前記配線領域の前記積層体を貫通し、前記パッドに達するコンタクトホールを形成する工程と、
    前記コンタクトホール内にコンタクトプラグを設ける工程と、
    を備えたことを特徴とする半導体記憶装置の製造方法。
JP2010052887A 2010-03-10 2010-03-10 半導体記憶装置及びその製造方法 Pending JP2011187794A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010052887A JP2011187794A (ja) 2010-03-10 2010-03-10 半導体記憶装置及びその製造方法
KR1020100024027A KR101087476B1 (ko) 2010-03-10 2010-03-18 반도체 기억 장치 및 그 제조 방법
US12/841,662 US8338882B2 (en) 2010-03-10 2010-07-22 Semiconductor memory device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010052887A JP2011187794A (ja) 2010-03-10 2010-03-10 半導体記憶装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011187794A true JP2011187794A (ja) 2011-09-22

Family

ID=44559137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010052887A Pending JP2011187794A (ja) 2010-03-10 2010-03-10 半導体記憶装置及びその製造方法

Country Status (3)

Country Link
US (1) US8338882B2 (ja)
JP (1) JP2011187794A (ja)
KR (1) KR101087476B1 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258360A (ja) * 2012-06-14 2013-12-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2014120735A (ja) * 2012-12-19 2014-06-30 Toshiba Corp 不揮発性半導体記憶装置
US9029938B2 (en) 2013-09-10 2015-05-12 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US9263144B2 (en) 2013-03-01 2016-02-16 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2016062901A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体記憶装置及びその製造方法
US9362298B2 (en) 2014-09-11 2016-06-07 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and manufacturing method thereof
KR20160075077A (ko) * 2014-12-19 2016-06-29 삼성전자주식회사 반도체 소자 및 그 형성 방법
KR20160147629A (ko) * 2015-06-15 2016-12-23 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법
JP2017511978A (ja) * 2014-03-07 2017-04-27 マイクロン テクノロジー， インク． ソースのエッジに隣接するソースコンタクトを有するメモリアレイを含む装置
KR20170051426A (ko) * 2014-09-26 2017-05-11 인텔 코포레이션 적층된 회로들에서의 폴리 채널 필러들의 캡핑
JP2017163057A (ja) * 2016-03-10 2017-09-14 東芝メモリ株式会社 半導体記憶装置
US9865612B2 (en) 2016-03-22 2018-01-09 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing the same
US9893074B2 (en) 2014-06-24 2018-02-13 Samsung Electronics Co., Ltd. Semiconductor device
US10483277B2 (en) 2016-09-13 2019-11-19 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
JP2019201214A (ja) * 2015-05-26 2019-11-21 株式会社半導体エネルギー研究所 半導体装置
US10546867B2 (en) 2017-08-28 2020-01-28 Toshiba Memory Corporation Method for manufacturing semiconductor device and semiconductor device
US10892269B2 (en) 2014-09-12 2021-01-12 Toshiba Memory Corporation Semiconductor memory device having a bonded circuit chip including a solid state drive controller connected to a control circuit
JP2021064731A (ja) * 2019-10-16 2021-04-22 キオクシア株式会社 半導体記憶装置
WO2021105811A1 (ja) * 2019-11-26 2021-06-03 株式会社半導体エネルギー研究所 記憶装置、および電子機器
CN113130495A (zh) * 2021-04-13 2021-07-16 福建省晋华集成电路有限公司 半导体器件及其形成方法
JP2022050647A (ja) * 2017-03-08 2022-03-30 長江存儲科技有限責任公司 ３次元メモリデバイスの相互接続構造
JP7513385B2 (ja) 2018-12-21 2024-07-09 三星電子株式会社 半導体装置

Families Citing this family (227)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
KR20120006843A (ko) * 2010-07-13 2012-01-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US8796754B2 (en) * 2011-06-22 2014-08-05 Macronix International Co., Ltd. Multi level programmable memory structure with multiple charge storage structures and fabricating method thereof
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8951859B2 (en) 2011-11-21 2015-02-10 Sandisk Technologies Inc. Method for fabricating passive devices for 3D non-volatile memory
US8643142B2 (en) * 2011-11-21 2014-02-04 Sandisk Technologies Inc. Passive devices for 3D non-volatile memory
US8933502B2 (en) * 2011-11-21 2015-01-13 Sandisk Technologies Inc. 3D non-volatile memory with metal silicide interconnect
US8956968B2 (en) 2011-11-21 2015-02-17 Sandisk Technologies Inc. Method for fabricating a metal silicide interconnect in 3D non-volatile memory
US8759807B2 (en) 2012-03-22 2014-06-24 Micron Technology, Inc. Memory cells
JP2013197537A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US8743580B2 (en) 2012-03-30 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for high speed ROM cells
US10497402B2 (en) 2012-03-30 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for high speed ROM cells
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
KR101981996B1 (ko) * 2012-06-22 2019-05-27 에스케이하이닉스 주식회사 반도체 소자와 그 제조방법
JP5814867B2 (ja) * 2012-06-27 2015-11-17 株式会社東芝 半導体記憶装置
KR101970941B1 (ko) * 2012-08-20 2019-08-13 삼성전자 주식회사 3차원 비휘발성 메모리 장치 및 그 제조 방법
US8811084B2 (en) * 2012-08-30 2014-08-19 Micron Technology, Inc. Memory array with power-efficient read architecture
US9035371B2 (en) * 2012-09-05 2015-05-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP5752660B2 (ja) 2012-09-21 2015-07-22 株式会社東芝 半導体装置およびその製造方法
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US8946807B2 (en) 2013-01-24 2015-02-03 Micron Technology, Inc. 3D memory
US8987914B2 (en) 2013-02-07 2015-03-24 Macronix International Co., Ltd. Conductor structure and method
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
JP2014179142A (ja) 2013-03-14 2014-09-25 Toshiba Corp 半導体記憶装置
US9064970B2 (en) 2013-03-15 2015-06-23 Micron Technology, Inc. Memory including blocking dielectric in etch stop tier
US9184175B2 (en) 2013-03-15 2015-11-10 Micron Technology, Inc. Floating gate memory cells in vertical memory
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
KR102084725B1 (ko) * 2013-09-09 2020-03-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
KR102154784B1 (ko) * 2013-10-10 2020-09-11 삼성전자주식회사 반도체 장치 및 그 제조방법
KR102190384B1 (ko) 2013-10-14 2020-12-14 삼성전자주식회사 반도체 장치의 제조 방법
US9437604B2 (en) 2013-11-01 2016-09-06 Micron Technology, Inc. Methods and apparatuses having strings of memory cells including a metal source
KR102128469B1 (ko) 2013-11-08 2020-06-30 삼성전자주식회사 반도체 장치
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
KR102161781B1 (ko) 2014-02-03 2020-10-05 삼성전자주식회사 수직형 메모리 장치
JP2015149413A (ja) 2014-02-06 2015-08-20 株式会社東芝 半導体記憶装置及びその製造方法
KR20150122369A (ko) * 2014-04-22 2015-11-02 삼성전자주식회사 반도체 장치
KR20160000512A (ko) 2014-06-24 2016-01-05 삼성전자주식회사 메모리 장치
KR102150251B1 (ko) 2014-09-05 2020-09-02 삼성전자주식회사 반도체 장치
KR102249172B1 (ko) * 2014-09-19 2021-05-11 삼성전자주식회사 불 휘발성 메모리 장치
KR102275543B1 (ko) * 2014-10-27 2021-07-13 삼성전자주식회사 3차원 반도체 메모리 장치
KR102307060B1 (ko) 2014-12-03 2021-10-01 삼성전자주식회사 반도체 소자
KR102282138B1 (ko) 2014-12-09 2021-07-27 삼성전자주식회사 반도체 소자
US9620519B2 (en) * 2015-03-04 2017-04-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having word line hookup region with dummy word lines
KR20160111767A (ko) 2015-03-17 2016-09-27 에스케이하이닉스 주식회사 로딩 개선을 위한 3차원 비휘발성 반도체 메모리 장치
KR20160124294A (ko) * 2015-04-16 2016-10-27 삼성전자주식회사 주변 영역 상에 적층된 셀 영역을 갖는 반도체 소자 및 그의 제조방법
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
KR102398665B1 (ko) * 2015-05-07 2022-05-16 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 제조 방법
US9960177B2 (en) * 2015-05-26 2018-05-01 SK Hynix Inc. Semiconductor device and manufacturing method of the same
US9608000B2 (en) 2015-05-27 2017-03-28 Micron Technology, Inc. Devices and methods including an etch stop protection material
KR102392685B1 (ko) 2015-07-06 2022-04-29 삼성전자주식회사 배선 구조체를 갖는 반도체 소자
KR102378820B1 (ko) 2015-08-07 2022-03-28 삼성전자주식회사 메모리 장치
KR102437779B1 (ko) 2015-08-11 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치
KR102398666B1 (ko) * 2015-08-19 2022-05-16 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US9780104B2 (en) * 2015-09-10 2017-10-03 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing the same
US9666597B2 (en) * 2015-09-10 2017-05-30 Kabushiki Kaisha Toshiba Semiconductor memory device
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
KR102408648B1 (ko) * 2015-11-05 2022-06-14 에스케이하이닉스 주식회사 3차원 비휘발성 메모리 장치
KR102452826B1 (ko) 2015-11-10 2022-10-12 삼성전자주식회사 메모리 장치
KR102523139B1 (ko) 2015-11-25 2023-04-20 삼성전자주식회사 반도체 메모리 소자
KR102579920B1 (ko) 2015-12-17 2023-09-18 삼성전자주식회사 씨오피 구조를 갖는 메모리 장치 및 이를 포함하는 메모리 패키지
KR102508897B1 (ko) * 2015-12-17 2023-03-10 삼성전자주식회사 수직형 메모리 소자 및 그 형성 방법
WO2017122302A1 (ja) 2016-01-13 2017-07-20 東芝メモリ株式会社 半導体記憶装置
US10269620B2 (en) * 2016-02-16 2019-04-23 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
US9721663B1 (en) * 2016-02-18 2017-08-01 Sandisk Technologies Llc Word line decoder circuitry under a three-dimensional memory array
KR102589301B1 (ko) * 2016-04-29 2023-10-13 삼성전자주식회사 비휘발성 메모리 장치
KR102604053B1 (ko) * 2016-05-09 2023-11-20 삼성전자주식회사 수직형 메모리 장치
KR102601214B1 (ko) 2016-05-16 2023-11-10 삼성전자주식회사 수직형 구조를 가지는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102618562B1 (ko) 2016-05-16 2023-12-27 삼성전자주식회사 반도체 칩 및 그 제조 방법
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
KR102342552B1 (ko) * 2017-03-09 2021-12-23 삼성전자주식회사 3차원 반도체 소자 및 그 형성방법
JP2018157169A (ja) * 2017-03-21 2018-10-04 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US10453829B2 (en) * 2017-06-16 2019-10-22 Intel Corporation Method and apparatus for reducing capacitance of input/output pins of memory device
CN107579073B (zh) * 2017-08-22 2018-11-27 长江存储科技有限责任公司 一种三维存储器的制备方法及其结构
US10283452B2 (en) 2017-09-15 2019-05-07 Yangtze Memory Technology Co., Ltd. Three-dimensional memory devices having a plurality of NAND strings
KR102533145B1 (ko) * 2017-12-01 2023-05-18 삼성전자주식회사 3차원 반도체 메모리 장치
KR102387099B1 (ko) 2017-12-27 2022-04-15 삼성전자주식회사 타겟 게이트 라인의 전압 강하를 보상하는 비휘발성 메모리 장치
US11342351B2 (en) 2018-01-10 2022-05-24 Samsung Electronics Co., Ltd. Three-dimensional semiconductor device
JP2019169539A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体記憶装置
KR102543224B1 (ko) 2018-06-08 2023-06-12 삼성전자주식회사 비휘발성 메모리 장치 및 그의 제조 방법
US10854627B1 (en) * 2018-06-29 2020-12-01 Sandisk Technologies Llc Three-dimensional memory device containing a capped insulating source line core and method of making the same
CN109314115B (zh) * 2018-06-29 2020-04-28 长江存储科技有限责任公司 具有屏蔽层的三维存储器件及其形成方法
KR102635659B1 (ko) 2018-07-12 2024-02-14 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102635182B1 (ko) 2018-07-12 2024-02-08 삼성전자주식회사 반도체 메모리 장치
WO2020034152A1 (en) * 2018-08-16 2020-02-20 Yangtze Memory Technologies Co., Ltd. Embedded pad structures of three-dimensional memory devices and fabrication methods thereof
CN109166859B (zh) * 2018-09-04 2024-05-28 长江存储科技有限责任公司 三维存储器中的互连结构
TWI724506B (zh) * 2018-09-04 2021-04-11 日商東芝記憶體股份有限公司 半導體記憶裝置
KR102658194B1 (ko) 2018-12-21 2024-04-18 삼성전자주식회사 반도체 장치
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
KR20200145102A (ko) * 2019-06-20 2020-12-30 삼성전자주식회사 수직형 반도체 소자
KR102598774B1 (ko) * 2019-07-03 2023-11-07 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20210010726A (ko) 2019-07-18 2021-01-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US11367493B2 (en) * 2019-07-18 2022-06-21 Samsung Electronics Co., Ltd. Non-volatile memory devices and program methods thereof
JP2021034643A (ja) * 2019-08-28 2021-03-01 キオクシア株式会社 半導体記憶装置及びその製造方法
JP2021048167A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
JP2021048217A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 半導体装置およびその製造方法
KR20210051262A (ko) 2019-10-30 2021-05-10 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치 제조 방법
CN114631145A (zh) 2019-11-11 2022-06-14 株式会社半导体能源研究所 信息处理装置及信息处理装置的工作方法
KR20210074571A (ko) 2019-12-12 2021-06-22 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20210082299A (ko) 2019-12-24 2021-07-05 삼성전자주식회사 반도체 장치
CN113078165B (zh) * 2020-01-03 2023-07-25 联华电子股份有限公司 非挥发性存储器及其形成方法
JP2022037612A (ja) * 2020-08-25 2022-03-09 キオクシア株式会社 半導体記憶装置
CN112599528B (zh) * 2020-12-14 2022-07-12 武汉新芯集成电路制造有限公司 半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072051A (ja) * 2006-09-15 2008-03-27 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2009224612A (ja) * 2008-03-17 2009-10-01 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2009267243A (ja) * 2008-04-28 2009-11-12 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714475B1 (ko) * 2006-01-11 2007-05-04 삼성전자주식회사 상변화 메모리 장치
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP4772656B2 (ja) * 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
WO2009057277A1 (ja) 2007-11-01 2009-05-07 Panasonic Corporation 電源装置
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072051A (ja) * 2006-09-15 2008-03-27 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2009224612A (ja) * 2008-03-17 2009-10-01 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2009267243A (ja) * 2008-04-28 2009-11-12 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258360A (ja) * 2012-06-14 2013-12-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2014120735A (ja) * 2012-12-19 2014-06-30 Toshiba Corp 不揮発性半導体記憶装置
US9263144B2 (en) 2013-03-01 2016-02-16 Kabushiki Kaisha Toshiba Semiconductor memory device
US9029938B2 (en) 2013-09-10 2015-05-12 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
JP2017511978A (ja) * 2014-03-07 2017-04-27 マイクロン テクノロジー， インク． ソースのエッジに隣接するソースコンタクトを有するメモリアレイを含む装置
US10879255B2 (en) 2014-03-07 2020-12-29 Micron Technology, Inc. Apparatuses including memory arrays with source contacts adjacent edges of sources
US10050049B2 (en) 2014-03-07 2018-08-14 Micron Technology, Inc. Apparatuses including memory arrays with source contacts adjacent edges of sources
US9893074B2 (en) 2014-06-24 2018-02-13 Samsung Electronics Co., Ltd. Semiconductor device
US10748916B2 (en) 2014-09-11 2020-08-18 Toshiba Memory Corporation Non-volatile semiconductor memory device and manufacturing method thereof
US10134751B2 (en) 2014-09-11 2018-11-20 Toshiba Memory Corporation Non-volatile semiconductor memory device and manufacturing method thereof
US11342348B2 (en) 2014-09-11 2022-05-24 Kioxia Corporation Non-volatile semiconductor memory device and manufacturing method thereof
US9768185B2 (en) 2014-09-11 2017-09-19 Toshiba Memory Corporation Non-volatile semiconductor memory device and manufacturing method thereof
US9362298B2 (en) 2014-09-11 2016-06-07 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and manufacturing method thereof
US10403635B2 (en) 2014-09-12 2019-09-03 Toshiba Memory Corporation Semiconductor memory device having bonding metal between an array chip and a circuit chip
US11594547B2 (en) 2014-09-12 2023-02-28 Kioxia Corporation Semiconductor device having a pad proximate to a step structure section of an array chip
US11871576B2 (en) 2014-09-12 2024-01-09 Kioxia Corporation Semiconductor memory device including integrated control circuit and solid-state drive controller
US10090315B2 (en) 2014-09-12 2018-10-02 Toshiba Memory Corporation Semiconductor memory device in which an array chip including three-dimensionally disposed memory cells bonded to a control circuit chip
US10892270B2 (en) 2014-09-12 2021-01-12 Toshiba Memory Corporation Semiconductor memory device having an array chip bonded to a circuit chip by a bonding metal
US10892269B2 (en) 2014-09-12 2021-01-12 Toshiba Memory Corporation Semiconductor memory device having a bonded circuit chip including a solid state drive controller connected to a control circuit
JP2016062901A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体記憶装置及びその製造方法
KR20170051426A (ko) * 2014-09-26 2017-05-11 인텔 코포레이션 적층된 회로들에서의 폴리 채널 필러들의 캡핑
KR102240194B1 (ko) 2014-09-26 2021-04-14 인텔 코포레이션 적층된 회로들에서의 폴리 채널 필러들의 캡핑
US12022653B2 (en) 2014-12-19 2024-06-25 Samsung Electronics Co., Ltd. Semiconductor devices and methods for forming the same
KR102310511B1 (ko) 2014-12-19 2021-10-08 삼성전자주식회사 반도체 소자 및 그 형성 방법
KR20160075077A (ko) * 2014-12-19 2016-06-29 삼성전자주식회사 반도체 소자 및 그 형성 방법
JP6992027B2 (ja) 2015-05-26 2022-01-13 株式会社半導体エネルギー研究所 半導体装置
JP2019201214A (ja) * 2015-05-26 2019-11-21 株式会社半導体エネルギー研究所 半導体装置
US11963360B2 (en) 2015-05-26 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20160147629A (ko) * 2015-06-15 2016-12-23 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법
KR102586958B1 (ko) 2015-06-15 2023-10-11 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법
JP2017163057A (ja) * 2016-03-10 2017-09-14 東芝メモリ株式会社 半導体記憶装置
CN107180835A (zh) * 2016-03-10 2017-09-19 东芝存储器株式会社 半导体存储装置
US11758726B2 (en) 2016-03-22 2023-09-12 Kioxia Corporation Semiconductor memory device and method of manufacturing the same
US10991719B2 (en) 2016-03-22 2021-04-27 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing the same
US10461092B2 (en) 2016-03-22 2019-10-29 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing the same
US9865612B2 (en) 2016-03-22 2018-01-09 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing the same
US10483277B2 (en) 2016-09-13 2019-11-19 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
JP2022050647A (ja) * 2017-03-08 2022-03-30 長江存儲科技有限責任公司 ３次元メモリデバイスの相互接続構造
JP7371143B2 (ja) 2017-03-08 2023-10-30 長江存儲科技有限責任公司 ３次元メモリデバイスの相互接続構造
US10546867B2 (en) 2017-08-28 2020-01-28 Toshiba Memory Corporation Method for manufacturing semiconductor device and semiconductor device
JP7513385B2 (ja) 2018-12-21 2024-07-09 三星電子株式会社 半導体装置
JP2021064731A (ja) * 2019-10-16 2021-04-22 キオクシア株式会社 半導体記憶装置
WO2021105811A1 (ja) * 2019-11-26 2021-06-03 株式会社半導体エネルギー研究所 記憶装置、および電子機器
CN113130495B (zh) * 2021-04-13 2023-05-19 福建省晋华集成电路有限公司 半导体器件及其形成方法
CN113130495A (zh) * 2021-04-13 2021-07-16 福建省晋华集成电路有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
US20110220987A1 (en) 2011-09-15
US8338882B2 (en) 2012-12-25
KR20110102100A (ko) 2011-09-16
KR101087476B1 (ko) 2011-11-25

Similar Documents

Publication Publication Date Title
KR101087476B1 (ko) 반도체 기억 장치 및 그 제조 방법
US8912060B2 (en) Method for manufacturing semiconductor device and apparatus for manufacturing same
JP5144698B2 (ja) 半導体記憶装置及びその製造方法
US8338956B2 (en) Semiconductor device and method for manufacturing same
US8692314B2 (en) Non-volatile memory device and method for fabricating the same
CN109037227B (zh) 3d存储器件及其制造方法
US9041093B2 (en) Semiconductor memory device and manufacturing method thereof
US8791523B2 (en) Nonvolatile semiconductor storage device and method for manufacturing same
US20140027838A1 (en) Semiconductor device and method for manufacturing the same
US8643076B2 (en) Non-volatile memory device and method for fabricating the same
JP2013058683A (ja) 半導体記憶装置の製造方法
JP2009194244A (ja) 半導体記憶装置及びその製造方法
US20120241978A1 (en) Semiconductor device and method of manufacturing the same
TWI697105B (zh) 一種三維有接面半導體記憶體元件及其製造方法
CN110828470B (zh) 3d存储器件及其制造方法
JP2010080853A (ja) 不揮発性半導体記憶装置およびその製造方法
US20120238099A1 (en) Method of manufacturing electronic part
JP2008205379A (ja) 不揮発性半導体メモリ及びその製造方法
JP2006351789A (ja) 半導体集積回路装置
JP5268979B2 (ja) 半導体装置および半導体装置の製造方法。
KR100985882B1 (ko) 플래시 메모리 소자 및 제조 방법
JP4602904B2 (ja) 半導体装置
JP2013201414A (ja) 半導体装置及びその製造方法
TW201535614A (zh) 非揮發性半導體記憶裝置
JP2013191680A (ja) 不揮発性半導体記憶装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120816

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121203