CN113078165B - 非挥发性存储器及其形成方法 - Google Patents
非挥发性存储器及其形成方法 Download PDFInfo
- Publication number
- CN113078165B CN113078165B CN202010005372.9A CN202010005372A CN113078165B CN 113078165 B CN113078165 B CN 113078165B CN 202010005372 A CN202010005372 A CN 202010005372A CN 113078165 B CN113078165 B CN 113078165B
- Authority
- CN
- China
- Prior art keywords
- strip
- shaped
- layer
- volatile memory
- doped regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229940110728 nitrogen / oxygen Drugs 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 1
- 230000008569 process Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种非挥发性存储器及其形成方法，其中该非挥发性存储器包含一基底、多个条状栅极堆叠结构以及多个接触插塞。基底包含多个条状掺杂区。多个条状栅极堆叠结构跨设条状掺杂区，其中各条状栅极堆叠结构由下而上包含堆叠的一电荷存储层以及一栅极导电层。多个接触插塞设置于条状栅极堆叠结构之间的条状掺杂区上，其中在接触插塞侧边以及条状掺杂区上的各栅极导电层的一侧壁具有阶梯状轮廓。
Description
技术领域
本发明涉及一种非挥发性存储器及其形成方法，且特别是涉及一种具有阶梯状栅极的非挥发性存储器及其形成方法。
背景技术
非挥发性存储器的种类很多，市场占比最大的是闪存存储器(FLASH)，其他的还有硅-氧化物-氮化物-氧化物-硅(SONOS)、铁电随机存取存储器(FRAM)、相变化随机存取存储器(PRAM)、磁阻式随存取存储器(MRAM)和可变电阻式随机存取存储器(RRAM)等。其中，SRAM、DRAM、FLASH、SONOS和FRAM这五种是基于电荷的存储器，这类存储器本质上是通过电容的充放电实现。
例如，硅-氧化物-氮化物-氧化物-硅(SONOS)作为数据存储单元，其可作到一个晶体管(transistor)同时存储二个位的功能，如此可以达到缩小元件尺寸及提升存储器的容量。SONOS元件的操作方式列举如下。在SONOS存储器进行程式化的时候，电荷会从一基底转移至ONO结构中的氮化硅层。举例来说，使用者会先施加一电压到栅极和漏极并建立垂直电场(vertical electric field))及横向电场(lateral electric field)，然后通过这些电场沿着通道来增加电子的运行速度。当电子沿着通道移动时，一部分的电子会获得足够的能量并越过底部二氧化硅层的位能阻挡层而被捕陷(trap)在ONO结构的氮化硅层中。由于接近漏极区的电场最强，因此电子通常会捕陷在靠近漏极的区域。反之，当操作者将施加到源极与漏极区域的电位进行反向时，电子则会沿着通道朝相反的方向前进，并被注入到靠近源极区域的氮化硅层中。由于部分氮化硅层并不导电，这些引入到氮化硅层中的电荷倾向于维持在局部区域(localized)。因此，根据所施加的电压，电荷可存储在单一氮化硅层中的各不同区域中。
发明内容
本发明提出一种非挥发性存储器及其形成方法，其形成具有阶梯状轮廓的栅极导电层，以增加局部栅极导电层与接触插塞之间的距离，能避免短路并缩小元件的临界尺寸。
本发明提供一种非挥发性存储器，包含一基底、多个条状栅极堆叠结构以及多个接触插塞。基底包含多个条状掺杂区。多个条状栅极堆叠结构跨设条状掺杂区，其中各条状栅极堆叠结构由下而上包含堆叠的一电荷存储层以及一栅极导电层。多个接触插塞设置于条状栅极堆叠结构之间的条状掺杂区上，其中在接触插塞侧边以及条状掺杂区上的各栅极导电层的一侧壁具有阶梯状轮廓。
本发明提供一种形成非挥发性存储器的方法，包含下述步骤。首先，提供一基底，包含多个条状掺杂区。接着，形成多个图案化条状栅极堆叠结构，跨设条状掺杂区，其中各图案化条状栅极堆叠结构由下而上包含堆叠的一电荷存储层以及一第一栅极导电层。接续，形成一介电层覆盖图案化条状栅极堆叠结构以及基底，其中介电层具有凹槽，且凹槽仅暴露位于条状掺杂区上的第一栅极导电层的第一部分。之后，将第二栅极导电层填入凹槽中，以形成多个栅极导电层，其中各栅极导电层的一侧壁具有阶梯状轮廓。而后，移除介电层。然后，形成多个接触插塞于栅极导电层的阶梯状轮廓之间以及条状掺杂区上。
基于上述，本发明提出一种非挥发性存储器及其形成方法，其提供包含多个条状掺杂区的一基底；形成多个条状栅极堆叠结构跨设此些条状掺杂区，且各条状栅极堆叠结构由下而上包含堆叠的一电荷存储层以及一第一栅极导电层；形成多个接触插塞，设置于条状栅极堆叠结构之间的条状掺杂区上，其中在接触插塞侧边以及条状掺杂区上的各栅极导电层的一侧壁具有阶梯状轮廓。如此一来，本发明可增加接触插塞与中上段栅极导电层的距离，进而避免由于元件尺寸缩小，造成的接触插塞与栅极导电层接触的短路问题。因此，本发明可在维持元件中电荷存储的能力的同时，缩小元件的临界尺寸、增加元件的稳定性、布局弹性及制作工艺的操作窗(面积)。并且，本案可避免掺杂制作工艺将掺质掺杂至栅极导电层以及电荷存储层正下方的基底中，导致元件性能降低或失效。
附图说明
图1为本发明优选实施例中非挥发性存储器的俯视示意图；
图2为本发明优选实施例中非挥发性存储器的局部立体示意图；
图3为本发明优选实施例中非挥发性存储器的平面及剖面制作工艺示意图；
图4为本发明优选实施例中非挥发性存储器的平面及剖面制作工艺示意图；
图5为本发明优选实施例中非挥发性存储器的平面及剖面制作工艺示意图；
图6为本发明优选实施例中非挥发性存储器的平面及剖面制作工艺示意图；
图7为本发明优选实施例中非挥发性存储器的平面及剖面制作工艺示意图；
图8为本发明优选实施例中非挥发性存储器的平面及剖面制作工艺示意图；
图9为本发明优选实施例中非挥发性存储器的平面及剖面制作工艺示意图。
主要元件符号说明
10：绝缘结构
20：毯覆式介电层
20a：介电层
110：基底
112：条状掺杂区
120：条状栅极堆叠结构
120a：图案化条状栅极堆叠结构
122：电荷存储层
122’：毯覆式电荷存储层
124：栅极导电层
124’：第一导电层
124a：第一栅极导电层
130：接触插塞
140：源极区(或漏极区)
150：第二栅极导电层
150’：第二导电层
h：最大高度
h1：高度
l1、l2：最小距离
w1、w2：宽度
P：第一部分
R：凹槽
S1：侧壁
V1：垂直部
V2：水平部
具体实施方式
图1绘示本发明优选实施例中非挥发性存储器的俯视示意图。图2绘示本发明优选实施例中非挥发性存储器的局部立体示意图。请同时参阅图1～图2。一基底110例如是一硅基底、一含硅基底(例如SiC)、一三五族基底(例如GaN)、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)、一硅覆绝缘(silicon-on-insulator，SOI)基底或一含外延层的基底等半导体基底。基底110中包含多个条状掺杂区112。各多个条状掺杂区112可由绝缘结构10隔离。绝缘结构10可例如为浅沟隔离(shallowtrench isolation,STI)结构，其可例如由一浅沟隔离制作工艺形成，但本发明不以此为限。
多个条状栅极堆叠结构120位于基底110上，并跨设条状掺杂区112。各条状栅极堆叠结构120由下而上包含堆叠的一电荷存储层122以及一栅极导电层124。在本实施例中，电荷存储层122为一氧/氮/氧(ONO)层，而栅极导电层124为一多晶硅层；但在其他实施例中，电荷存储层122及栅极导电层124也可为其他材料，视实际情况而定。
多个接触插塞130，设置于条状栅极堆叠结构120之间的条状掺杂区112上。接触插塞130可例如包含一阻障层(未绘示)围绕一金属材料(未绘示)，其中阻障层可例如包含氮化钛，而金属材料可包含铜或钨等，但本发明不以此为限。较佳者，接触插塞130具有由下而上渐宽的一倾斜剖面结构，接触插塞130更佳具有一锥状，使阻障层及金属材料易于填入欲形成接触插塞130的接触孔中。一源极区(或漏极区)140，设置于接触插塞130下方的条状掺杂区112中。
值得注意的是，如图2所示，本发明在对应接触插塞130侧边以及条状掺杂区112上的栅极导电层124的一侧壁S1具有一阶梯状轮廓。在本实施例中，阶梯状轮廓包含L型剖面轮廓，使形成更容易。详细而言，L型剖面轮廓具有一垂直部V1以及一水平部V2。较佳者，垂直部V1以及对应的接触插塞130之间的一最小距离l1大于水平部V2以及对应的接触插塞130之间的一最小距离l2，以避免栅极导电层124接触到接触插塞130，而造成短路。更佳者，水平部V2的一高度h1为L型剖面轮廓的一最大高度h的1/4～1/3。例如，垂直部V1的一宽度w1与水平部V2的一宽度w2的比例为2/3，以维持栅极导电层124到接触插塞130的距离。如此一来，本发明可缩小所形成的元件的临界尺寸、增加元件的稳定性、布局弹性及制作工艺的操作窗(面积)，且能维持电荷存储层122的尺寸进而维持元件的电荷存储的能力。并且，本案具有阶梯状轮廓的栅极导电层124以及维持原来尺寸的电荷存储层122，可避免形成源/漏极或者/及轻掺杂源/漏极的掺杂制作工艺，穿过栅极导电层124以及电荷存储层122而将掺质掺杂至栅极导电层124以及电荷存储层122正下方的基底110中，导致元件性能降低或失效。
图3～图9绘示本发明优选实施例中非挥发性存储器的平面及剖面制作工艺示意图。为清楚了解本发明，请同时对照第1-2图。如图3所示，提供基底110，且基底110包含多个条状掺杂区112以及隔离条状掺杂区112的绝缘结构10。详细而言，可先在一块状基底(未绘示)中形成凹槽，再填入绝缘材料于凹槽中，而形成绝缘结构10，并定义出条状掺杂区112的区域；条状掺杂区112可由掺杂制作工艺同时或分别掺杂形成，但本发明不以此为限。
请参阅图3～图4所示，形成图案化条状栅极堆叠结构120a跨设条状掺杂区112。形成图案化条状栅极堆叠结构120a的方法可包含下述步骤，但本发明不限于此。如图3所示，依序形成一毯覆式电荷存储层122’以及一第一导电层124’于基底110上。如图4所示，图案化第一导电层124’以及毯覆式电荷存储层122’，以形成图案化条状栅极堆叠结构120a，其中各图案化条状栅极堆叠结构120a由下而上包含堆叠的电荷存储层122以及一第一栅极导电层124a。第一栅极导电层124a可例如为一多晶硅层，以形成一多晶硅栅极导电层。
请参阅图5～图6，形成一介电层20a覆盖图案化条状栅极堆叠结构120a以及基底110，其中介电层20a具有凹槽R，且凹槽R仅暴露位于条状掺杂区112上的第一栅极导电层124a的第一部分P。形成介电层20a的方法可包含下述步骤，但本发明不限于此。如图5所示，沉积一毯覆式介电层20，覆盖图案化条状栅极堆叠结构120a以及基底110。如图6所示，图案化毯覆式介电层20，以形成介电层20a，并在介电层20a中形成凹槽R，其中凹槽R暴露出第一栅极导电层124a的第一部分P。在本实施例中，仅暴露第一栅极导电层124a的第一部分P，以在后续制作工艺中形成具有L型剖面轮廓的栅极导电层。
请参阅图7～图8所示，将第二栅极导电层150填入凹槽R中，以形成多个栅极导电层124，其中各栅极导电层124的侧壁S1具有阶梯状轮廓。将第二栅极导电层150填入凹槽R中的步骤可包含下述步骤，但本发明不限于此。如图7所示，沉积一第二导电层150’于凹槽R中以及介电层20a上。如图8所示，移除超出凹槽R的第二导电层150’，以形成第二栅极导电层150于凹槽R中。如此，第一栅极导电层124a与第二栅极导电层150构成栅极导电层124，且栅极导电层124具有阶梯状轮廓。在一实施例中，第一栅极导电层124a的材料与第二栅极导电层150的材料相同，其可例如也为多晶硅层，以形成一多晶硅栅极导电层。
承上，本实施例的阶梯状轮廓为L型剖面轮廓，但本发明不以此为限。由于本实施例的形成方法，L型剖面轮廓的垂直部V1即为第二栅极导电层150，而水平部V2为第一栅极导电层124a，但本发明不限于此。较佳者，水平部V2的高度h1为L型剖面轮廓的最大高度h的1/4～1/3。更佳者，第二栅极导电层150的宽度w1与第一栅极导电层124a的宽度w2的比例为2/3，以增加栅极导电层124到后续形成的接触插塞130的距离。
接着，移除介电层20a，如图9所示。之后，先形成源极区(或漏极区)140于条状掺杂区112中，再形成多个接触插塞130于栅极导电层124之间以及源极区(或漏极区)140上。形成接触插塞130的方法，可包含：全面性覆盖一介电层(未绘示)于栅极导电层124之间的基底110上，以蚀刻等方法在介电层中形成接触孔，然后填入阻障层(未绘示)以及金属材料(未绘示)于接触孔中，以形成接触插塞130。接触孔及接触插塞130较佳具有由下而上渐宽的倾斜剖面结构，以易于材料填入接触孔中。各接触插塞130例如具有一锥形，但本发明不以此为限。之后，再进行其他形成非挥发性存储器的制作工艺，以下不再赘述。
综上所述，本发明提出一种非挥发性存储器及其形成方法，其提供包含多个条状掺杂区的一基底；形成多个条状栅极堆叠结构跨设此些条状掺杂区，且各条状栅极堆叠结构由下而上包含堆叠的一电荷存储层以及一第一栅极导电层；形成多个接触插塞，设置于条状栅极堆叠结构之间的条状掺杂区上，其中在接触插塞侧边以及条状掺杂区上的各栅极导电层的一侧壁具有阶梯状轮廓。如此一来，本发明可增加接触插塞与中上段栅极导电层的距离，进而避免由于元件尺寸缩小，造成的接触插塞与栅极导电层接触的短路问题。因此，本发明可在维持电荷存储层的尺寸进而维持元件中电荷存储的能力的同时，缩小所形成的元件的临界尺寸、增加元件的稳定性、布局弹性及制作工艺的操作窗(面积)。并且，本案具有阶梯状轮廓的栅极导电层以及维持原来尺寸的电荷存储层，可避免形成源/漏极或者/及轻掺杂源/漏极的掺杂制作工艺，穿过栅极导电层以及电荷存储层而将掺质掺杂至栅极导电层以及电荷存储层正下方的基底中，导致元件性能降低或失效。
更进一步而言，阶梯状轮廓较佳为L型剖面轮廓，以易于形成，其中各L型剖面轮廓具有一垂直部以及一水平部。接触插塞较佳具有由下而上渐宽的一倾斜剖面结构，使接触插塞易于填入接触孔中。例如，接触插塞更佳具有一锥状。垂直部以及对应的接触插塞之间的一最小距离较佳大于水平部以及对应的接触插塞之间的一最小距离，以防止栅极导电层与接触插塞接触。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
Claims (20)
1.一种非挥发性存储器，其特征在于，包含：
基底，包含多个条状掺杂区；
多个条状栅极堆叠结构，跨设该些条状掺杂区，其中各该些条状栅极堆叠结构由下而上包含堆叠的电荷存储层以及栅极导电层；以及
多个接触插塞，设置于该些条状栅极堆叠结构之间的该些条状掺杂区上，其中在该些接触插塞侧边以及该些条状掺杂区上的各该些栅极导电层的一侧壁具有阶梯状轮廓。
2.如权利要求1所述的非挥发性存储器，其中该些阶梯状轮廓包含L型剖面轮廓。
3.如权利要求2所述的非挥发性存储器，其中各该些L型剖面轮廓具有垂直部以及水平部。
4.如权利要求3所述的非挥发性存储器，其中该垂直部以及对应的该接触插塞之间的最小距离大于该水平部以及对应的该接触插塞之间的最小距离。
5.如权利要求4所述的非挥发性存储器，其中该水平部的高度为各该些L型剖面轮廓的最大高度的1/4-1/3。
6.如权利要求4所述的非挥发性存储器，其中该垂直部的宽度与该水平部的宽度的比例为2/3。
7.如权利要求1所述的非挥发性存储器，还包含：
源极区或漏极区，设置于该些接触插塞下方的该些条状掺杂区中。
8.如权利要求1所述的非挥发性存储器，其中各该些电荷存储层包含氧/氮/氧(ONO)层。
9.如权利要求1所述的非挥发性存储器，其中各该些栅极导电层包含多晶硅层。
10.如权利要求1所述的非挥发性存储器，其中各该些接触插塞具有由下而上渐宽的倾斜剖面结构。
11.如权利要求10所述的非挥发性存储器，其中各该些接触插塞具有一锥状。
12.一种形成非挥发性存储器的方法，包含：
提供基底，包含多个条状掺杂区；
形成多个图案化条状栅极堆叠结构，跨设该些条状掺杂区，其中各该些图案化条状栅极堆叠结构由下而上包含堆叠的电荷存储层以及第一栅极导电层；
形成介电层覆盖该些图案化条状栅极堆叠结构以及该基底，其中该介电层具有凹槽，且该些凹槽仅暴露位于该些条状掺杂区上的该些第一栅极导电层的第一部分；
将第二栅极导电层填入该些凹槽中，以形成多个栅极导电层，其中各该些栅极导电层的一侧壁具有阶梯状轮廓；
移除该介电层；以及
形成多个接触插塞于该些栅极导电层的该些阶梯状轮廓之间以及该些条状掺杂区上。
13.如权利要求12所述的形成非挥发性存储器的方法，其中形成该些图案化条状栅极堆叠结构的方法，包含：
依序形成毯覆式电荷存储层以及第一导电层于该基底上；以及
图案化该第一导电层以及该毯覆式电荷存储层，以形成该些图案化条状栅极堆叠结构。
14.如权利要求12所述的形成非挥发性存储器的方法，其中形成该介电层的方法，包含：
沉积毯覆式介电层，覆盖该些图案化条状栅极堆叠结构以及该基底；以及
图案化该毯覆式介电层，以形成该些凹槽并暴露出该些条状掺杂区上的该些第一栅极导电层的该些第一部分。
15.如权利要求12所述的形成非挥发性存储器的方法，其中将该些第二栅极导电层填入该些凹槽中的步骤，包含：
沉积第二导电层于该些凹槽中以及该介电层上；以及
移除超出该些凹槽的该第二导电层，以形成该些第二栅极导电层于该些凹槽中。
16.如权利要求12所述的形成非挥发性存储器的方法，其中该些阶梯状轮廓包含L型剖面轮廓，且各该些L型剖面轮廓具有垂直部以及水平部。
17.如权利要求16所述的形成非挥发性存储器的方法，其中该水平部的高度为各该些L型剖面轮廓的最大高度的1/4～1/3。
18.如权利要求16所述的形成非挥发性存储器的方法，其中该垂直部的宽度与该水平部的宽度的比例为2/3。
19.如权利要求12所述的形成非挥发性存储器的方法，在形成该些接触插塞之前，还包含：
形成源极区或漏极区，在该些条状掺杂区中；以及
形成该些接触插塞于该些源极区或漏极区上。
20.如权利要求12所述的形成非挥发性存储器的方法，其中各该些接触插塞具有由下而上渐宽的倾斜剖面结构。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010005372.9A CN113078165B (zh) | 2020-01-03 | 2020-01-03 | 非挥发性存储器及其形成方法 |
| US16/747,484 US11257837B2 (en) | 2020-01-03 | 2020-01-20 | Non-volatile memory and forming method thereof |
| US17/573,578 US11557598B2 (en) | 2020-01-03 | 2022-01-11 | Non-volatile memory and forming method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010005372.9A CN113078165B (zh) | 2020-01-03 | 2020-01-03 | 非挥发性存储器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113078165A CN113078165A (zh) | 2021-07-06 |
| CN113078165B true CN113078165B (zh) | 2023-07-25 |
Family
ID=76608478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010005372.9A Active CN113078165B (zh) | 2020-01-03 | 2020-01-03 | 非挥发性存储器及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US11257837B2 (zh) |
| CN (1) | CN113078165B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793068A (en) * | 1994-01-03 | 1998-08-11 | Texas Instruments Incorporated | Compact gate array |
| CN102054744A (zh) * | 2009-10-30 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种导电插塞的制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686300B2 (en) | 2000-12-27 | 2004-02-03 | Texas Instruments Incorporated | Sub-critical-dimension integrated circuit features |
| US6744288B1 (en) | 2002-10-15 | 2004-06-01 | National Semiconductor Corporation | Driver with bulk switching MOS power transistor |
| JP2006114550A (ja) * | 2004-10-12 | 2006-04-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| TW200830423A (en) * | 2007-01-10 | 2008-07-16 | Promos Technologies Inc | Method of forming gate structure with locally pull-back conductive layer and its use |
| JP2011187794A (ja) * | 2010-03-10 | 2011-09-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| CN102737996B (zh) * | 2011-04-02 | 2016-03-02 | 中国科学院微电子研究所 | 一种制作晶体管和半导体器件的方法 |
| JP6416053B2 (ja) * | 2015-07-31 | 2018-10-31 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置 |
| JP6649150B2 (ja) * | 2016-03-28 | 2020-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2020
- 2020-01-03 CN CN202010005372.9A patent/CN113078165B/zh active Active
- 2020-01-20 US US16/747,484 patent/US11257837B2/en active Active
-
2022
- 2022-01-11 US US17/573,578 patent/US11557598B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793068A (en) * | 1994-01-03 | 1998-08-11 | Texas Instruments Incorporated | Compact gate array |
| CN102054744A (zh) * | 2009-10-30 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种导电插塞的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11257837B2 (en) | 2022-02-22 |
| US20220130848A1 (en) | 2022-04-28 |
| US11557598B2 (en) | 2023-01-17 |
| US20210210502A1 (en) | 2021-07-08 |
| CN113078165A (zh) | 2021-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102369630B1 (ko) | 메모리 소자 및 이의 제조방법 | |
| CN109216365B (zh) | 半导体器件 | |
| US9559112B2 (en) | Semiconductor devices and methods of fabricating the same | |
| US7936003B2 (en) | Semiconductor device having transistor with vertical gate electrode and method of fabricating the same | |
| KR101731202B1 (ko) | 자가 정렬 플로팅 게이트 및 소거 게이트를 갖는 비휘발성 메모리 셀, 및 그를 제조하는 방법 | |
| US10770477B2 (en) | Vertical semiconductor devices | |
| US20180342613A1 (en) | Semiconductor device and method for forming the same | |
| US9905429B2 (en) | Semiconductor device and a manufacturing method thereof | |
| CN110797322A (zh) | 半导体存储器装置 | |
| US10861874B2 (en) | Vertical semiconductor devices | |
| CN112385039A (zh) | 集成电路系统构造 | |
| CN114284270A (zh) | 存储单元、存储器及其制作方法 | |
| CN111799270A (zh) | 半导体器件 | |
| WO2020092033A1 (en) | A memory array and a method used in forming a memory array | |
| US20230369429A1 (en) | Tri-gate orthogonal channel transistor and methods of forming the same | |
| CN111370410B (zh) | 一种三维nand存储器及其制造方法 | |
| CN113078165B (zh) | 非挥发性存储器及其形成方法 | |
| CN101197395B (zh) | 半导体存储器件及其制造方法 | |
| KR20130074358A (ko) | 반도체 소자 및 그 제조 방법 | |
| US11158648B2 (en) | Double channel memory device | |
| CN105280645B (zh) | 半导体结构与其制作方法 | |
| KR101950146B1 (ko) | 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 | |
| US7034358B2 (en) | Vertical transistor, and a method for producing a vertical transistor | |
| US11575009B2 (en) | Semiconductor device having high voltage transistors | |
| US11903197B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |