JP2008072051A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents

不揮発性半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP2008072051A
JP2008072051A JP2006251315A JP2006251315A JP2008072051A JP 2008072051 A JP2008072051 A JP 2008072051A JP 2006251315 A JP2006251315 A JP 2006251315A JP 2006251315 A JP2006251315 A JP 2006251315A JP 2008072051 A JP2008072051 A JP 2008072051A
Authority
JP
Japan
Prior art keywords
columnar semiconductor
layer
columnar
film
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006251315A
Other languages
English (en)
Other versions
JP4768557B2 (ja
Inventor
Masaru Kito
大 木藤
Takashi Kito
傑 鬼頭
Ryuta Katsumata
竜太 勝又
Hiroyasu Tanaka
啓安 田中
Hideaki Aochi
英明 青地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006251315A priority Critical patent/JP4768557B2/ja
Priority to US11/898,746 priority patent/US8278695B2/en
Publication of JP2008072051A publication Critical patent/JP2008072051A/ja
Application granted granted Critical
Publication of JP4768557B2 publication Critical patent/JP4768557B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】積層時の加工寸法のバラツキや合せズレが生じても、抵抗の増大やショートの発生等を防止できる、メモリセルを三次元的に積層した不揮発性半導体記憶装置を提供する。
【解決手段】基板と、第1の柱状半導体を有する第1の選択トランジスタと、前記第１の柱状半導体上に形成された第２の柱状半導体と、前記第２の柱状半導体の周りに形成された第1の絶縁膜と、前記第1の絶縁膜の周りに形成された電荷蓄積層と、前記電荷蓄積層の周りに形成された第２の絶縁膜と、前記第２の絶縁膜の周りに形成された平板状の第1乃至第ｎの電極(ｎは２以上の自然数)とを有する複数のメモリセルと、第３の柱状半導体を有する第２の選択トランジスタと、を有するメモリストリングスを複数備え、前記メモリストリングスは前記第1乃至第ｎの電極を２次元的に共有し、前記第1の柱状半導体の接続部のみが前記第２の柱状半導体の径よりも大きい不揮発性半導体記憶装置。
【選択図】図１７

Description

本発明は、電気的にデータの書き換えが可能な半導体記憶装置に関し、半導体記憶装置の中でも、特に不揮発性半導体記憶装置に関する。
小型で大容量な不揮発性半導体記憶装置の需要が急増し、高集積化、大容量化が期待できるＮＡＮＤ型フラッシュメモリが注目されている。しかし、小型化を図るためには配線パターン等の更なる微細加工が必要となるが、デザインルールの縮小化がますます困難になっている。そこで近年、メモリの集積度を高めるために、メモリセルを３次元的に配置した半導体記憶装置が多数提案されている（特許文献１乃至３及び非特許文献１）。
しかし、メモリセルを３次元的に配置した従来の半導体記憶装置の多くは、メモリセル部分１層毎に複数のフォトエッチングプロセス（Ｐｈｏｔｏ Ｅｔｃｈｉｎｇ Ｐｒｏｃｅｓｓ、以下「ＰＥＰ」という。いわゆるフォトレジストを使ったリソグラフィ工程とエッチングなどの加工工程とを用いてパターンニングを行うプロセス。）を行う必要がある。ここで、そのデザインルールの最小線幅で行うフォトエッチングプロセスを「クリティカルＰＥＰ」とし、そのデザインルールの最小線幅より大きな線幅で行うフォトエッチングプロセスを「ラフＰＥＰ」とする。メモリセルを３次元的に配置した従来の半導体記憶装置においては、メモリセル部分１層につきクリティカルＰＥＰ数が３以上必要である。また、従来の半導体記憶装置においては、メモリセルを単純に積層していくものが多く、３次元化によるコスト増大が避けられない。
更に、メモリセルを三次元的に積層した不揮発性半導体記憶装置においては、積層時の加工寸法のバラツキや合せズレが生じる場合がある。この場合、特にチャネル部については、合せズレ等が生じた場合、接触面積が減少すると抵抗の増大を誘発し信頼性に影響する。また、メタル配線層の合せズレ等が生じた場合には、メタル配線とトランジスタのチャネルとの間でショートが生じる等の信頼性を損なう影響が生じる場合がある。
特開２００３−０７８０４４号 米国特許第５,５９９,７２４号 米国特許第５,７０７,８８５号 Masuoka et al., "NovelUltrahigh-Density Flash Memory With a Stacked-Surrounding Gate Transistor(S-SGT) Structured Cell", IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 50, NO4,pp945-951, April 2003
本発明は、積層時の加工寸法のバラツキや合せズレが生じても、抵抗の増大やショートの発生等を防止することが可能な、メモリセルを三次元的に積層した不揮発性半導体記憶装置を提供する。
本発明の一実施形態によれば、基板と、前記基板に対して垂直に形成された第1の柱状半導体と、前記第1の柱状半導体の周りに形成された第1のゲート絶縁膜と、前記第1のゲート絶縁膜の周りに形成された第1のゲート電極とを有する第1の選択トランジスタと、前記第１の柱状半導体上に形成された第２の柱状半導体と、前記第２の柱状半導体の周りに形成された第1の絶縁膜と、前記第1の絶縁膜の周りに形成された電荷蓄積層と、前記電荷蓄積層の周りに形成された第２の絶縁膜と、前記第２の絶縁膜の周りに形成された平板状の第1乃至第ｎの電極(ｎは２以上の自然数)とを有する複数のメモリセルと、前記第２の柱状半導体上に形成された第３の柱状半導体と、前記第３の柱状半導体の周りに形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜の周りに形成された第２のゲート電極とを有する第２の選択トランジスタと、を有するメモリストリングスを複数備え、複数の前記メモリストリングスは前記第1乃至第ｎの電極を２次元的に共有し、前記第２の柱状半導体と接続する前記第1の柱状半導体の接続部のみが前記第２の柱状半導体の径よりも大きいことを特徴とする不揮発性半導体記憶装置が提供される。
本発明によれば、積層時の加工寸法のバラツキや合せズレが生じても、抵抗の増大やショートの発生等を防止することが可能な、メモリセルを三次元的に積層した不揮発性半導体記憶装置を提供することができる。
以下、本発明の実施の形態に係る不揮発性半導体記憶装置及びその製造方法の実施形態について説明するが、本発明は、以下の実施形態に限定されるわけではない。また、各実施形態において、同様の構成については同じ符号を付し、改めて説明しない場合がある。
（第1の実施形態）
本発明の第1の実施形態に係る不揮発性半導体記憶装置１の概略構成図を図１に示す。本発明の第1の実施形態に係る不揮発性半導体記憶装置１は、メモリトランジスタ領域２、ワード線駆動回路３、ソース側選択ゲート線（ＳＧＳ）駆動回路４、ドレイン側選択ゲート線（ＳＧＤ）駆動回路５、センスアンプ６、ワード線ＷＬ７、ビット線ＢＬ８、ソース側選択ゲート線ＳＧＳ３０、ドレイン側選択ゲート線ＳＧＤ３１等を有している。図１に示すように、本発明の第1の実施形態に係る不揮発性半導体記憶装置１においては、メモリトランジスタ領域２を構成するメモリトランジスタは、半導体層を複数積層することによって一括して形成されている。また、図１に示すとおり各層のワード線は、ある領域で２次元的に広がっている。各層のワード線は、それぞれ同一層からなる平面構造を有しており、板状の平面構造となっている。かかる構造により、ＰＥＰを含めた加工工程が大幅に短縮されている。
図２は、本実施形態に係る不揮発性半導体記憶装置１のメモリトランジスタ領域２の一部の概略構成図である。本実施形態においては、メモリトランジスタ領域２は、メモリトランジスタ（ＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎ）４０、選択トランジスタＳＳＴｒｍｎ５０及びＳＤＴｒｍｎ６０からなるメモリストリングス１０をｍ×ｎ個（ｍ、ｎは自然数）有している。図２においては、ｍ＝３、ｎ＝４の例を示している。
各メモリストリングス１０のメモリトランジスタ（ＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎ）４０のゲートに接続されているワード線（ＷＬ１〜ＷＬ４）７はそれぞれ同一の導電体層によって形成されており、それぞれ共通である。本発明の第1の実施形態に係る不揮発性半導体記憶装置１においては、図１及び図２に示すとおり、ワード線（ＷＬ１〜ＷＬ４）７は、それぞれ、２次元的に広がっており、板状の平面構造を有している。また、ワード線（ＷＬ１〜ＷＬ４）７は、それぞれ、メモリストリングス１０に概略垂直な平面構造を有している。なお、ソース側選択トランジスタＳＳＴｒｍｎ５０を駆動するソース側選択ゲート線ＳＧＳ３０は、動作上、常に各層毎に共通電位とすることが可能である。よって、本実施形態においては、ソース側選択ゲート線ＳＧＳ３０には、板状の構造を採用しているが、これに限定されるわけではなく、それぞれが分離絶縁された配線構造を有していてもよい。また、ドレイン側選択ゲート線ＳＧＤ３１も板状の構造でもよいし、分離絶縁された配線構造でもよい。
各メモリストリングス１０は、半導体基板のＰ−ｗｅｌｌ領域１４に形成されたｎ＋領域（図示せず）の上に柱状の半導体を有している。各メモリストリングス１０は、柱状半導体に垂直な面内にマトリクス状に配置されている。なお、この柱状の半導体は、円柱状であっても、角柱状であってもよい。また、柱状の半導体とは、段々形状を有する柱状の半導体を含む。
本発明の第1の実施形態に係る不揮発性半導体記憶装置１の一つのメモリストリングス１０（ここでは、ｍｎ番目のメモリストリングス）の概略構造を図３（Ａ）に、またその等価回路図を図３（Ｂ）に示す。メモリストリングス１０は、４つのメモリトランジスタＭＴｒ１ｍｎ４０〜ＭＴｒ４ｍｎ４０並びに２つの選択トランジスタＳＳＴｒｍｎ５０及びＳＤＴｒｍｎ６０を有し、それぞれ直列に接続されている。１つのメモリストリングス１０においては、半導体基板上のＰ=型領域（Ｐ−Ｗｅｌｌ領域）１４に形成されたＮ+領域１５に柱状の半導体１１が形成され、その周りに絶縁膜１２が形成され、更にその周りに複数の板状の電極１３ａ〜１３ｆが形成されている。この電極１３ａ〜１３ｆと絶縁膜１２と柱状の半導体１１とがメモリトランジスタＭＴｒ１ｍｎ４０〜ＭＴｒ４ｍｎ４０、選択トランジスタＳＳＴｒｍｎ５０、選択トランジスタＳＤＴｒｍｎ６０を形成する。電極１３ｂ〜１３ｅはそれぞれワード線ＷＬ１（７）〜ＷＬ４（７）に、電極１３ｆは選択ゲート線ＳＧＤｎに、電極１３ａは選択ゲート線ＳＧＳとなる。また、選択トランジスタＳＤＴｒｍｎ６０のソース／ドレインの一端にはビット線ＢＬｍ８が接続されており、選択トランジスタＳＳＴｒｍｎ５０のソース／ドレインの一端にはソース線ＳＬ（本実施形態においては、Ｎ＋領域１５）７０が接続されている。なお、本実施例においては、一つのメモリストリングス１０にメモリトランジスタＭＴｒが４つ直列に接続されている例を示しているが、限定されるわけではなく、メモリトランジスタＭＴｒは、必要に応じて数が決定される。
上述した構造を有する、本発明の第１の実施形態に係る不揮発性半導体記憶装置の動作について、以下に説明する。
（読み出し動作）
図４は、本発明の第1の実施形態に係る不揮発性半導体記憶装置１において、点線で示したメモリトランジスタＭＴｒ３２１（４０）のデータの読み出し動作を行う場合のバイアス状態を示した図である。ここでは、本実施形態におけるメモリトランジスタＭＴｒは、所謂ＭＯＮＯＳ型縦型トランジスタであり、電荷蓄積層に電子が蓄積されていない状態のメモリトランジスタＭＴｒのしきい値Ｖｔｈ（中性しきい値）が０Ｖ付近にあるとして説明する。
メモリトランジスタＭＴｒ３２１（４０）からのデータの読み出し時には、ビット線ＢＬ２（８）にＶｂｌ（例えば０.７Ｖ）、他のビット線ＢＬ（８）に０Ｖ、ソース線ＳＬ７０に０Ｖ、選択ゲート線ＳＧＤ１（３１）及びＳＧＳ１（３０）にＶｄｄ（例えば３．０Ｖ）、他の選択ゲート線ＳＧＤ（３１）及びＳＧＳ（３０）にＶｏｆｆ（例えば０Ｖ）、Ｐ−ｗｅｌｌ領域１４にＶｐｗ（例えば０Ｖ。但し、Ｖｐｗは、Ｐ−ｗｅｌｌ領域１４とメモリストリングス１０が順バイアスになっていなければ如何なる電位でもよい。）を印加する。ワード線ＷＬ３（７）を０Ｖとし、他のワード線ＷＬ（７）をＶｒｅａｄ（例えば、４．５Ｖ）に設定し、ビット線ＢＬ２（８）の電流をセンスすることによってビット（ＭＴｒ３２１）のデータ情報を読み出すことが可能となる。
本発明の第1の実施形態に係る不揮発性半導体記憶装置１においては、ワード線ＷＬ１（７）〜ＷＬ４（７）をそれぞれ共通電位で駆動し、且つ選択ゲート線ＳＧＳ１（３０）〜ＳＧＳ３（３０）を共通電位で駆動させても、任意のビットのしきい値のデータを読むことが可能となる。
（書き込み動作）
図５は、本発明の第1の実施形態に係る不揮発性半導体記憶装置１において、点線で示したメモリトランジスタＭＴｒ３２１（４０）のデータの書き込み動作を行う場合のバイアス状態を示した図である。
メモリトランジスタＭＴｒ３２１（４０）にデータ“０”を書き込む場合、ビット線ＢＬ２（８）に０Ｖ、他のビット線ＢＬ（８）にＶｄｄ、ソース線ＳＬ７０にＶｄｄ、選択ゲート線ＳＧＤ１（３１）にＶｄｄ、他の選択ゲート線ＳＧＤ（３１）にＶｏｆｆ、選択ゲート線ＳＧＳ１（３０）〜ＳＧＳ３（３０）にＶｏｆｆ、Ｐ−Ｗｅｌｌ領域１４にＶｐｗ（例えば０Ｖ）を印加し、ワード線ＷＬ３（７）をＶｐｒｏｇ（例えば１８Ｖ）、他のワード線ＷＬ（７）をＶｐａｓｓ（例えば１０Ｖ）とする。これにより電荷蓄積層に電子が注入され、メモリトランジスタＭＴｒ３２１（４０）のしきい値が正の方向にシフトする。
メモリトランジスタＭＴｒ３２１（４０）にデータ“１”を書き込む場合、即ち、電荷蓄積層に電子を注入しない場合は、ビット線ＢＬ２（８）にＶｄｄを印加することにより、選択トランジスタＳＤＴｒ２１（６０）がｏｆｆ状態になり、メモリトランジスタＭＴｒ３２１（４０）の電荷蓄積層には電子の注入が起こらない。
各ビット線ＢＬ（８）の電位を適切に０ＶかＶｄｄに設定することで、ページ書き込みを行うことが可能となる。
（消去動作）
データの消去は、複数のメモリストリングスからなるブロック単位で行う。図６は、本発明の第1の実施形態に係る不揮発性半導体記憶装置１において、選択したブロックのメモリトランジスタＭＴｒのデータの消去動作を行う場合の選択ブロックのバイアス状態を示した図である。図７は、本発明の第1の実施形態に係る不揮発性半導体記憶装置１において、消去動作時における非選択ブロックのバイアス状態を示した図である。
図６において、選択ブロック（消去したいブロック）において、Ｐ−ｗｅｌｌ領域１４にＶｅｒａｓｅ（例えば２０Ｖ）を印加し、ソース線ＳＬ７０をフローティングに、そしてＰ−ｗｅｌｌ領域１４にＶｅｒａｓｅを印加するタイミングと若干時間をずらして（例えば４μsec程度ずらして）、選択ゲート線ＳＧＳ３０及びＳＧＤ３１の電位を上昇（例えば１５Ｖ)させる。これにより、メモリトランジスタＭＴｒのチャネル形成領域（ボディ部）にはＶｅｒａｓｅに近い電位が伝達するため、ワード線ＷＬ１（７）〜ＷＬ４（７）を例えば０Ｖに設定すると、メモリトランジスタＭＴｒの電荷蓄積層の電子がＰ−ｗｅｌｌに引き抜きが行われ、データの消去を行うことができる。
一方図７に示すように、非選択ブロックにおいては、ワード線ＷＬ１（７）〜ＷＬ４（７）をフローティングとすることによりワード線ＷＬ１（７）〜ＷＬ４（７）の電位がカップリングによって上昇し、メモリトランジスタＭＴｒ１〜ＭＴｒ４の電荷蓄積層と間に電位差が生じないため、電荷蓄積層から電子の引き抜き（消去）が行われない。
ここで、本発明の第1の実施形態に係る不揮発性半導体記憶装置１の「読み出し動作」、「書き込み動作」及び「消去動作」における電位の関係を纏めたものを表１に示す。
（製造方法）
本発明の第1の実施形態に係る不揮発性半導体記憶装置は、詳細な製造方法は以下に説明するが、概略下部セレクトゲート（ＳＧＳ）層、メモリセル層、上部セレクトゲート（ＳＧＤ）層を各層毎に形成し、各層毎にコンタクトホールをフォトエッチング工程で形成し、ホールにアモルファスシリコン
(ａ−Ｓｉ)やポリシリコン（Ｐｏｌｙ−Ｓｉ）等を堆積してチャネルを形成する工程を経る。従って、加工寸法のバラツキやコンタクトの合せズレにより、各層のチャネルのコンタクトの接触面積が減少する場合が生じる。また、メモリセル層のチャネルが形成されるメモリプラグホールをフォトエッチング工程で形成する場合に、エッチングガスの切り替え、堆積物の除去、膜の材料などの種々の要因によって、ホールを垂直に加工することが困難で、ホールの下部の径が小さくなり順テーパー状の形状となることが生じる。これは、特に容量の増大を図るためにメモリセル層を数多く積層し、加工するホールの深さが深くなるほど顕著となる。これも接触面積の減少の一因となる。
一般に、アモルファスシリコン同士（又はポリシリコン同士）においては、接触面積が減少すると抵抗が上がり不揮発性半導体記憶装置の信頼性に影響するため、対策としてホールの径を大きくすることが考えられる。しかし、この対策では、セルサイズが大きくなってしまい微細化の要求に反することとなる。そこで、ホールの径を大きくすると共にホール間の間隔を縮めてセルサイズの増大を防止する対策が考えられるが、ホール間の間隔は露光装置の限界以下には縮めることはできず、かかる対策は現実的でない。そこで、本発明の第１の実施形態に係る不揮発性半導体記憶装置は、ホールの上部の径のみを露光以外の加工工程によって大きくして、合せズレ等が生じても接触面積の減少を抑制できるように形成している点に特徴を有する。
図８乃至図１７を用いて本発明の第1の実施形態に係る不揮発性半導体記憶装置の製造プロセスについて説明する。図８乃至図１７においては、左側にワード線ドライバ回路やセンスアンプ回路等の周辺回路が形成される周辺回路領域を示し、右側にメモリトランジスタ領域を示す。また、メモリトランジスタ領域においては、図１に示す本発明の第1の実施形態に係る不揮発性半導体記憶装置１の領域Ａの部分、領域Ｂの部分、Ｘ−Ｘ’及びＹ−Ｙ’の断面に相当する部分を図示している。
図８を参照する。半導体基板１００上に、素子分離領域ＳＴＩ１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅを形成する。次に、ボロン（Ｂ）イオンを注入してＰ−ｗｅｌｌ領域１０４を形成し、更に基板１００の表面付近にボロン（Ｂ）イオンを注入してトランジスタのしきい値Ｖｔｈを調整するチャネルインプラ領域１０６ａ及び１０６ｂを形成する。次に、メモリセルトランジスタ領域にのみリン（Ｐ）イオンを注入してソース線ＳＬとなるｎ＋拡散領域１０７を形成する。次に、Ｐ（リン）等の導電型不純物を添加したポリシリコン（ｐｏｌｙ−Ｓｉ）膜をエッチングして周辺回路領域のトランジスタのゲート電極１１０ａ及び１１０ｂを形成する。次に、周辺回路領域のＮチャネル型トランジスタの領域にＰイオン又はＡｓイオンなどを注入してＮ型領域１１２ａ、１１２ｂ、１１２ｃ及び１１２ｄを形成する。次に、基板全面に堆積した窒化珪素膜を異方性エッチングしてサイドウォール１１４ａ、１１４ｂ、１１４ｃ及び１１４ｄを形成する。次に、周辺回路領域のＮチャネル型トランジスタの領域に砒素（Ａｓ）イオンを注入してソース／ドレイン領域１１６ａ、１１６ｂ、１１６ｃ及び１１６ｄを形成する。次に、周辺回路領域のＰチャネル型トランジスタの領域にＢイオンを注入してソース／ドレイン領域（図示せず）を形成する。次に、基板全面に窒化珪素膜（バリア窒化珪素膜）１１８を形成する。次に、スパッタリング法及び加熱処理により、コバルトシリサイド（ＣｏＳｉ２）１２２ａ及び１２２ｂを形成する。次に、周知のＣＶＤ法により基板全面にＢＰＳＧ膜１２４を形成する。次に、基板全面に、メモリトランジスタ領域の選択ゲート線ＳＧＳとなるＰ（リン）等の導電型不純物を添加したアモルファスシリコン膜（又は、ポリシリコン膜）１２６を堆積し、更にＴＥＯＳを用いて酸化珪素膜（ＴＥＯＳ膜）１２７を形成する。以下、ＴＥＯＳを用いて形成した酸化珪素膜を「ＴＥＯＳ膜」ということがある。更に窒化珪素膜１２８を形成してフォトレジスト工程によりホール（以下「トランジスタプラグホール」と言う場合がある。）１３０ａを形成する。
上述の工程によりトランジスタプラグホールを形成した後、ホールの上部の径のみを大きくするために、熱燐酸等で窒化珪素膜１２８のみをウエットエッチングして、径を大きくする（図９）。なお、ウエットエッチングに限定されるわけでなく、周知のドライエッチングによりエッチングしてもよい。
なお、かかるウエットエッチング工程又はドライエッチング工程によってホール上部の径を大きく加工するのは、次の理由による。即ち、ＰＥＰによって加工する場合、隣接するホール間の間隔は露光装置の限界以下に小さくすることはできないが、チップサイズを縮小化し、且つ容量を増大させるため、隣接するホール間の間隔が露光装置の限界の間隔で設定された場合であってもホールの上部のみ径を大きく加工することを可能にするためである。従って、本発明の第1の実施形態に係る不揮発性半導体記憶装置においては、径が大きく加工されたホールの上部においては、隣接するホール間の間隔は、露光装置の限界以下の間隔となる。
次に、基板を加熱して、選択ゲートトランジスタＳＳＴｒのゲート絶縁膜（第１のゲート絶縁膜）となる熱酸化膜１３２ａを形成し、ブロック窒化珪素膜（図示せず）を形成した後、周知のウエットエッチング又はドライエッチングによりホール底部の熱酸化膜の一部を除去して熱酸化膜１３２ｃを形成する。次に、ブロック窒化珪素膜を除去し、基板全面にアモルファスシリコン（ａ−Ｓｉ）膜を形成した後、アモルファスシリコン膜をＣＭＰすることによって、柱状のアモルファスシリコン層（第１の柱状半導体）１３６を形成する（図１０）。なお、このアモルファスシリコン膜の代わりに、単結晶シリコンをエピタキシャル成長させることにより、シリコン層を形成するようにしてもよい。また、アモルファスシリコン膜を反応性イオンエッチング（ＲＩＥ）によりエッチバックして平坦化することで柱状のアモルファスシリコン層（第１の柱状半導体）１３６を形成してもよい。
次に、メモリトランジスタ領域をＰＥＰにより加工し、チタン（Ｔｉ）膜を形成して加熱処理を行いチタンシリサイド（ＴｉＳｉ）１４０ａ及び１４０ｂを形成する。コバルトシリサイド（ＣｏＳｉ２）でもよい。次に、プリメタル絶縁膜（ＰＭＤ）として酸化珪素膜１４２を形成する。次に、配線用の溝を形成してタングステン（Ｗ）膜を埋め込んでＣＭＰし、タングステン(Ｗ)プラグ１４４a、１４４ｂ及び１４４ｃと、配線１４６ａ及び１４６ｂを形成する。次に、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）を用いて酸化珪素膜１４８を形成する。次に、Ｐ（リン）等の導電性不純物を添加したアモルファスシリコン膜（又は、ポリシリコン膜）とコントロールゲート間の絶縁膜である酸化珪素膜を交互に堆積してアモルファスシリコン膜１５０、１５４、１５８及び１６２並びに酸化珪素膜１５２、１５６、１６０及び１６４を形成する。更に、窒化珪素膜１６８を形成する（図１１）。なお、本実施例においては、アモルファスシリコン膜を４層積層している例を示しているが、必要に応じて積層されるアモルファスシリコン膜及び酸化珪素膜の数を増加することができる。次に、メモリトランジスタの柱状の半導体（ボディ部）を形成するためのホール１７０（以下、メモリプラグホールという。）を形成する。次に、前記ホールの上部の径のみを大きくするために、熱燐酸等で窒化珪素膜１６８のみをウエットエッチングして、径を大きくする（図１２）。なお、ウエットエッチングに限定されるわけでなく、周知のドライエッチングによりエッチングしてもよい。また、酸化珪素膜１６４を形成するのは、上述したように、窒化珪素膜１６８をエッチングによって加工する場合に、アモルファスシリコン膜１６２までエッチングされてしまうことを防止するためである。
次に、第１の酸化珪素膜（第１の絶縁膜）、窒化珪素膜、第２の酸化珪素膜（第２の絶縁膜）を順に堆積し、所謂ＯＮＯ膜１７２を形成する。前記窒化珪素膜は、メモリトランジスタの電荷蓄積層となる。次に、フォトレジストを形成してエッチバックし、周辺回路領域と、メモリプラグホール内部の窒化珪素膜１６８の部分以外の部分に前記ＯＮＯ膜１７２が残存するように加工する。次に、基板全面に窒化珪素膜を堆積し、異方性エッチングしてスペーサ窒化珪素膜（図示せず）を形成し、ホール底部のＯＮＯ膜１７２及びスペーサ窒化珪素膜をエッチバックして、下部セレクトゲートのチャネル部１３６と導通できるようにする。次に、スペーサ窒化珪素膜を除去した後、アモルファスシリコン膜を堆積し、ＣＭＰ処理することにより、メモリセルのチャネル部となる柱状のアモルファスシリコン層１８０（第２の柱状半導体）を形成する（図１３）。なお、柱状のアモルファスシリコン層（第１の柱状半導体）１３６と同様、エピタキシャル成長等によって形成してもよい。
次に、ＰＥＰ及びフォトレジストをスリミングしてのＰＥＰを繰り返して、各層の端部が階段状になるようにテーパーエッチングし、窒化珪素膜１６８ａ、アモルファスシリコン膜１５０ａ、１５４ａ、１５８ａ及び１６２ａ並びに酸化珪素膜１５２ａ、１５６ａ、１６０a及び１６４ａを形成する。次に、層間絶縁膜（ＢＰＳＧ）１８２を形成し、ＣＭＰ処理し、平坦化する。次に、酸化珪素膜１８３を堆積し、更にメモリトランジスタ領域の選択ゲート線ＳＧＤとなるアモルファスシリコン膜１８４（または、ポリシリコン膜でもよい。）を堆積し、更に窒化珪素膜１８５を堆積する（図１４）。
次に、ＰＥＰにより上部セレクトゲート（ＳＧＤ）層のトランジスタプラグホール１８６を形成する（図１５）。
上部セレクトゲート（ＳＧＤ）層のトランジスタプラグホール１８６に形成されるチャネルとメモリセル層のメモリプラグホール１７０に形成されたチャネルのコンタクトも、加工寸法バラツキや合せズレ等により接触面積が減少する。しかし、メモリプラグホール１７０の上部は径が大きく形成されているため（図１２）、該ホールに形成されるチャネルの上部は、必然的に径が大きく形成されることとなる。従って、加工寸法のバラツキや合せズレ等により接触面積が減少することを防止することができ、接触面積の減少による抵抗が上がることを防止できる。
次に、基板を加熱して上部選択ゲートトランジスタＳＤＴｒのゲート絶縁膜（第２のゲート絶縁膜）となる熱酸化膜１８９を形成する。異方性エッチングによりトランジスタプラグホール内にブロック窒化珪素膜を形成して、ウエットエッチング又はドライエッチングによりホール底部のブロック窒化珪素膜を除去し、更にホール側壁のブロック窒化珪素膜を除去した後、アモルファスシリコン膜を堆積し、ＣＭＰ処理することにより、上部選択ゲートトランジスタＳＤＴｒのチャネル部となる柱状のアモルファスシリコン層１９３（第３の柱状半導体）を形成する（図１６）。なお、エピタキシャル成長等によって形成してもよい。
次に、フォトエッチング工程により上部選択ゲートトランジスタＳＤＴｒの層を分離し、プリメタル絶縁膜（ＰＭＤ）として酸化珪素膜１８７を形成してＣＭＰ処理して平坦化する。次に、ＰＥＰによりコンタクトホールを形成し、タングステン膜を埋め込んでＣＭＰしてタングステンプラグ１８８ａ、１８８ｂ、１８８ｃ、１８８ｄ、１８８ｅ、１８８ｆ及び１８８ｇを形成する。次に、アルミニウム（Ａｌ）膜を形成してフォトエッチング工程を経て、電極１９０ａ、１９０ｂ、１９０ｃ、１９０ｄ、１９０ｅ、１９０ｆ及び１９０ｇを形成する。次に、層間絶縁膜（ＢＰＳＧ）１９２を堆積し、ＣＭＰ処理して平坦化する。更にタングステンプラグ１８８ａ乃至１８８ｇ及び電極１９０ａ乃至１９０ｇを形成した工程と同様の工程を経て、タングステンプラグ１９４ａ及び１９４ｂ並びにアルミニウム電極１９６ａ及び１９６ｂを形成する（図１７）。
ここで、タングステンプラグ１８８ｃと上部セレクトゲートのチャネル部となる柱状のアモルファスシリコン層１９３とのコンタクトについても、加工寸法のバラツキや合せズレによって接触面積が減少する場合が生じる。しかし、アルミニウム等の金属電極とアモルファスシリコン等の間では、金属とシリコンであるため抵抗が小さく、接触面積が減少して抵抗が上がっても、信頼性に関わるほどの影響が生じない。従って、下部セレクトゲート（ＳＧＳ）層のトランジスタプラグホールやメモリプラグホールと異なり、上部セレクトゲート（ＳＧＤ）層のトランジスタプラグホールにおいては、ホール上部の径のみを大きく加工する必要はない。
以上の工程により、本発明の第1の実施形態に係る不揮発性半導体記憶装置１を製造することができる。
本発明の第1の実施形態に係る不揮発性半導体記憶装置は、上述したように、下部セレクトゲート層のトランジスタプラグホール及びメモリセル層のメモリプラグホールの上部のみ径を大きくして、言い換えれば、それぞれのホールに形成される下部セレクトゲート層及びメモリセル層のチャネルの上部のみ径が大きくなるように形成して、加工寸法のバラツキや合せズレが生じても、各コンタクトの接触面積が減少して抵抗が上がることを防止している。本発明の効果について、図を用いて説明する。
図１８乃至図２１は、不揮発性半導体記憶装置のコンタクトの合せを示す模式図である。図１８は下部セレクトゲート層及びメモリセル層のチャネルが一定の径で形成された不揮発性半導体記憶装置のコンタクトの正常な合せを示し、図１９は、図１８に示す不揮発性半導体記憶装置のコンタクトの合せズレを示す図である。図２０は、本発明の第1の実施形態に係る不揮発性半導体記憶装置の合せズレを示す図である。図１８乃至図２０において、左側に周辺回路領域、右側にメモリトランジスタ領域を示す。また、メモリトランジスタ領域においては、図１に示す本発明の第1の実施形態に係る不揮発性半導体記憶装置１の領域Ａの部分、領域Ｂの部分及びＹ−Ｙ’の断面に相当する部分を図示している。図２１は、本発明の第1の実施形態に係る不揮発性半導体記憶装置の合せズレを平面的に示す模式図である。
図１８において、下部セレクトゲート（ＳＧＳ）層とメモリセル層の合せである合せ１（３５０）、メモリセル層と上部セレクトゲート（ＳＧＤ）層の合せである合せ２（３６０）及び上部セレクトゲート（ＳＧＤ）層とメタル配線層の合せである合せ３（３７０）は、設定どおり正常に合せが取れていることを示す。
一方、図１９において、加工寸法のバラツキや合せズレが生じ、合せ１（３５０）、合せ２（３６０）及び合せ３（３７０）が、それぞれ左右にずれていることを示している。図１９において、合せ１（３５０）は、合せズレが生じているが、接触面積が確保されているため抵抗が上がる等の問題が生じない。しかし、合せ２（３６０）は、上部セレクトゲート（ＳＧＤ）層の柱状のアモルファスシリコン層（第３の柱状半導体）１９３とメモリセル層の柱状のアモルファスシリコン層（第２の柱状半導体）１８０との合せがずれて、接触面積が概略半分程度となっている。シリコンとシリコンの間においては、接触面積が減少すると抵抗が上がってしまうため、合せ２（３６０）においては、電流が流れにくくなる。
図１９の合せ３（３７０）においても、上部セレクトゲート（ＳＧＤ）層の柱状のアモルファスシリコン層（第３の柱状半導体）１９３とタングステンプラグ１８８ｃとの合せがずれて接触面積が減少しているが、シリコンと金属の間ではそもそも抵抗が小さいため、接触面積の減少により抵抗が上がっても影響が少なく問題とならない。
この様な合せズレを平面的に見た模式図を、図２１に示す。図２１においては、上部セレクトゲート（ＳＧＤ）層のチャネルである柱状のアモルファスシリコン層（第３の柱状半導体）１９３、メモリセル層のチャネルである柱状のアモルファスシリコン層（第２の柱状半導体）１８０、下部セレクトゲート（ＳＧＳ）層のチャネルである柱状のアモルファスシリコン層（第１の柱状半導体）１３６の合せズレについて簡略化して表示しているが、各層の合せズレは、平面的に３６０度いずれの方向においても生じる。そして、合せズレが生じた場合、接触面積が大幅に減少することが把握できる。
図２０において、合せ１（３５０）、合せ２（３６０）及び合せ３（３７０）のいずれにおいても、図１９に示したものと同様に合せズレが生じている。しかし、かかる合せズレが生じても、例えば合せ２（３６０）においてメモリセル層の柱状のアモルファスシリコン層（第２の柱状半導体）１８０は、上部のみ径が大きく形成されているため、図１９に示したものと同様の合せズレが生じても、上部セレクトゲート（ＳＧＤ）層の柱状アモルファスシリコン層（第３の柱状半導体）１９３との接触面積は、概略正常な場合と同様の接触面積が確保できる。従って、加工寸法のバラツキや合せズレが生じても、接触面積が減少して抵抗が上がってしまうことを抑制することができる。なお、かかる合せズレによる接触面積の減少を抑制するために、本発明の第１の実施形態に係る不揮発性半導体記憶装置においては、下部セレクトゲート（ＳＧＳ）層のトランジスタプラグホール及びメモリセル層のメモリプラグホールの上部のみ、径を１５〜２０ｎｍ程度大きく形成している。但し、これは一例であり、これに限定されるわけではない。どの程度径を大きくするかは、加工精度等に応じて決定される。
また、上述した実施形態においては、下部セレクトゲート層、メモリセル層、上部セレクトゲート層をそれぞれ別個に形成した場合について説明したが、本実施形態は、下部セレクトゲート層のチャネルが形成されるホールの上部及びメモリセル層のチャネルが形成されるホールの最上部の径のみが大きく形成されることに限定されるわけではない。容量を増大させるためにメモリセル層の積層数を増やし、メモリセル層を複数回に分けて形成する場合等において、下部セレクトゲート層のチャネルが形成されるホールの上部及び別個に形成される各メモリセル層のチャネルが形成されるホールの上部全てを径が大きくなるように形成してもよい。言い換えれば、第１の柱状半導体と、複数形成される第２の柱状半導体のチャネルは、全て上部のみ径が大きく形成される。
本発明の第1の実施形態に係る不揮発性半導体記憶装置は、トランジスタプラグホール及びメモリプラグホールの上部のみ径を大きく加工しているため、加工寸法のバラツキや合せズレが生じても接触面積の減少を防止することができる。また、直列に接続された複数の縦型トランジスタを１ＰＥＰで形成することができ、選択ゲートと直列に接続された複数の縦型トランジスタとの直列構造の形成についても１又は２のＰＥＰ（メモリプラグホール形成ＰＥＰ）と同時に行うことができる。更にワード線は、ラフＰＥＰによって形成することが可能で、製造プロセスが簡略化されコスト低減を実現することができる。
更に、本発明の第1の実施形態に係る不揮発性半導体記憶装置は、下部セレクトゲート（ＳＧＳ）層及びメモリセル層の形成の際に、チャネルが形成されるアモルファスシリコン層（又は、ポリシリコン層。）と絶縁膜である窒化珪素膜との間に酸化珪素膜を形成することによって、ウエットエッチング等によってトランジスタプラグホール及びメモリプラグホールの上部のみの径を大きくする際に、チャネルが形成されるアモルファスシリコン層（又は、ポリシリコン層。）までエッチングされて信頼性が損なわれることを防止している。即ち、酸化珪素膜をエッチングの際のアモルファスシリコン層（又は、ポリシリコン層。）の保護膜として利用している。従って、安全にエッチングによってホールの上部の径を大きく加工することができる。従って、信頼性を確保する上で効果的である。
なお、上述した本発明の第1の実施形態に係る不揮発性半導体記憶装置の製造方法においては、下部セレクトゲート層及びメモリセル層のチャネルが形成されるアモルファスシリコン層（又は、ポリシリコン層。）の上に酸化珪素膜を形成し、更にその上に保護膜として窒化珪素膜を形成しているが、前記酸化珪素膜と前記窒化珪素膜を形成する順番を変えても、本発明の目的を達成することができる。即ち、下部セレクトゲート層及びメモリセル層のチャネルが形成されるアモルファスシリコン層（又は、ポリシリコン層。）の上に窒化珪素膜を形成し、更にその上に絶縁膜として酸化珪素膜を形成してもよい。
具体的には、上述した製造工程の、図８に示した工程において、基板全面にＰ（リン）等の導電型不純物を添加したａ−Ｓｉ膜１２６(又は、ポリシリコン膜）を形成し、その後基板全面に窒化珪素膜１２８を形成する。次に酸化珪素膜（ＴＥＯＳ膜）１２７を形成する（図２２）。また、図１１に示した工程において、アモルファスシリコン膜１５０、１５４、１５８及び１６２並びに、酸化珪素膜１５２、１５６及び１６０を交互に形成する。次に、アモルファスシリコン膜１６２の上に、窒化珪素膜１６８を形成し、更にその上に酸化珪素膜１６４を形成する（図２３）。他の工程は上述した工程と同様である。
上述した工程の場合、ホール上部の径のみを大きくするために、酸化珪素膜（１２７及び１６４）をエッチングによって加工するが、周知のウエットエッチング又はドライエッチングによって行う。この際、酸化珪素膜（１２７及び１６４）の下には窒化珪素膜（１２８及び１６８）が形成されているため前記窒化珪素膜（１２８及び１６８）が保護膜の役割を果たし、チャネルが形成されるアモルファスシリコン層（又は、ポリシリコン層。）（１２６及び１６２）を直接エッチングしてしまうことを防止することができる。従って、酸化珪素膜と窒化珪素膜を形成する順番を変えても、本発明の目的を達成することができ、信頼性を損なうことがない。
（第２の実施形態）
上述したように、本発明の第１の実施形態に係る不揮発性半導体記憶装置は、メモリセルが三次元的に積層される構造を有し、下部セレクトゲート（ＳＧＳ）層、メモリセル層及び上部セレクトゲート（ＳＧＤ）層が層毎に形成されて積層され、更にビット線等のメタル配線層が形成される。この際、加工寸法のバラツキや合せズレ等が生じるが、かかる加工寸法のバラツキや合せズレは、上部セレクトゲート（ＳＧＤ）層とメタル配線層との間でも生じる。しかし上述したように、上部セレクトゲート（ＳＧＤ）層のチャネル部を構成する柱状のアモルファスシリコン層（又は、ポリシリコン層。）とメタル配線層の例えばタングステンプラグ等の金属プラグとの間では、シリコンと金属であるため本来的に抵抗が小さいため、接触面積の減少により抵抗が上がっても信頼性を損なうほどの影響は生じない。従って、上部セレクトゲート（ＳＧＤ）層のチャネルが形成されるトランジスタプラグホールについては、ホール上部のみ径を大きく形成する必要はなく、前記トランジスタプラグホールは、１ＰＥＰで概略同一径に形成される。
ところが一方で、加工寸法のバラツキや合せズレは、一つのビット線（又は、該ビット線に接続されたタングステンプラグ等。）と、隣接するビット線（又は、該ビット線に接続されたタングステンプラグ等。）に接続されている上部セレクトゲート（ＳＧＤ）のチャネル部である柱状のアモルファスシリコン層（第３の柱状半導体。柱状のポリシリコン層であってもよい。）との間でのショートマージンが劣化する問題を惹起する。これについて図を基に説明する。図２４は、全てのチャネルが一定の径で形成された積層型の不揮発性半導体記憶装置における上部セレクトゲート（ＳＧＤ）層とメタル配線層の合せズレの模式図である。図２５は、本発明の第２の実施形態に係る不揮発性半導体記憶装置における上部セレクトゲート（ＳＧＤ）層とメタル配線層の正常な合せの模式図である。図２６は、本発明の第２の実施形態に係る不揮発性半導体記憶装置における上部セレクトゲート（ＳＧＤ）層とメタル配線層の合せズレの模式図である。図２４乃至図２６において、図１に示す本発明の第1の実施形態に係る不揮発性半導体記憶装置の領域Ａの部分、領域Ｂの部分及びＹ−Ｙ’の断面に相当する部分を図示している。
図２４において、上部セレクトゲート層（ＳＧＤ）とメタル配線層は、図に向かって右側に距離γ分合せがずれている。本来不揮発性半導体記憶装置においては、一つのビット線ＢＬ８と、隣接するビット線ＢＬに接続されている上部セレクトゲート層のチャネル部である柱状のアモルファスシリコン層（第３の柱状半導体）１９３との間隔αは、十分なショートマージンを取って設定されている。しかし、加工寸法のバラツキや合せズレが生じた場合、例えば図２４において、ビット線ＢＬ２（８ｂ）と、隣接するビット線ＢＬ１（８ａ）に接続された柱状のアモルファスシリコン層（第３の柱状半導体）１９３ａとの距離はα−γとなり、距離γが設定されたショートマージン以上であれば、ビット線ＢＬ２（８ｂ）と柱状のアモルファスシリコン層（第３の柱状半導体）１９３ａとの間で、ショートが発生しやすくなるのである。このことは、ビット線ＢＬ４（８ｄ）と柱状のアモルファスシリコン層（第３の柱状半導体）１９３ｃとの間、及びビット線ＢＬ３（８ｃ）と柱状のアモルファスシリコン層（第３の柱状半導体）１９３ｂとの間でも同様である。
本発明の第２の実施形態に係る不揮発性半導体記憶装置は、上部セレクトゲート（ＳＧＤ）層のチャネル部が形成されるトランジスタプラグホールの上部にスペーサ窒化珪素を有していることを特徴とする。前記スペーサ窒化珪素を有することにより、一つのビット線と、隣接するビット線に接続されている上部セレクトゲートのチャネル部である柱状のアモルファスシリコン（第３の柱状半導体）との間は、ショートマージンが適切に確保される。従って、加工寸法のバラツキや合せズレが生じても、メタル配線層と上部セレクトゲート（ＳＧＤ）層のチャネル部との間でのショートマージンの低下を効果的に抑制することができる。
本発明の第２の実施形態に係る不揮発性半導体記憶装置について、図を基に説明する。図２５において、下部セレクトゲート（ＳＧＳ）層のチャネルが形成されるトランジスタプラグホール及びメモリセル層のチャネルが形成されるメモリプラグホールは、ホールの上部のみ径が大きく形成されている。従って、前記２つの層のチャネル（即ち、第１及び第２の柱状半導体）は、上部のみ径が大きい。これは、本発明の第１の実施形態と同様に、加工寸法のバラツキや合せズレによって、コンタクトの接触面積が減少して傾向が上がることを防止するためである。但し、メモリセル層が複数回に分けて形成される場合等においては、下部セレクトゲート層のチャネルが形成されるホールの上部及び別個に形成される各メモリセル層のチャネルが形成されるホールの上部全てを径が大きくなるように形成される。即ち、第１の柱状半導体及び複数の第２の柱状半導体のチャネルは、上部のみ径が大きく形成される。
一方、上部セレクトゲート（ＳＧＤ）層のチャネルが形成されるトランジスタプラグホールは、概略同一の径で形成される。従って、該ホールに形成される第３の柱状半導体も概略同一の径で形成される。上述したように、金属とシリコン間では抵抗が小さいため、接触面積が減少しても、信頼性を損なうような抵抗が上がることによる影響がないためである。
特徴的には、前記トランジスタプラグホールは、上部セレクトゲート（ＳＧＤ）層の最上位に形成される窒化珪素膜１８５の部分にスペーサ窒化珪素１９７を有しているため、前記ホール上部のみ径が小さくなっている。従って、前記ホールに形成される、メタル配線層のビット線ＢＬ８と前記上部セレクトゲート（ＳＧＤ）層のチャネルである第３の柱状半導体１９３とを接続するタングステンプラグ１８８ｃは、前記ホール部分で径が小さく形成されるため、該タングステンプラグ１８８ｃと前記第３の柱状半導体１９３の接触面積が減少している。しかし、上部セレクトゲートのチャネルを構成するアモルファスシリコンと金属との間では本来的に抵抗が小さいため、接触面積が減少して抵抗が上がっても信頼性を損なう程の影響を受けることはない。
前記スペーサ窒化珪素１９７が介在するため、上部セレクトゲート（ＳＧＤ）層の最上位に形成される窒化珪素膜１８５の層においては、隣接するホール間の間隔は、設計時に設定されたホール間の間隔（図においては、上部セレクトゲート層のアモルファスシリコン膜１８４の層における隣接するホールの間隔。）より広くなる。具体的には、図２５のビット線ＢＬ１（８ａ）が接続されている上部セレクトゲート層の柱状のアモルファスシリコン層（第３の柱状半導体）１９３ａと、隣接するビット線ＢＬ２（８ｂ）に接続されているタングステンプラグ１８８ｃとの間は、ホールの間隔αにスペーサ窒化珪素１９７の厚さβ分を足した間隔が確保される。
上述した厚さβのスペーサ窒化珪素１９７を有する本発明の第２の実施形態に係る不揮発性半導体記憶装置において、メタル配線層の合せズレが生じた場合の模式図が図２６である。図２６において、メタル配線層は、図面右側に向かって合せが距離γ分ずれている。従って、ビット線ＢＬ２（８ｂ）(具体的には、前記ビット線に接続されたタングステンプラグ１８８ｃ。)と、ビット線ＢＬ１（８ａ）が接続されている上部セレクトゲート層の柱状のアモルファスシリコン層（第３の柱状半導体）１９３ａとが、距離γ近づくことになる。しかし、厚さβのスペーサ窒化珪素１９７が介在するため、例えばビット線ＢＬ２（８ｂ）から柱状のアモルファスシリコン層（第３の柱状半導体）１９３ａまでの距離Ａ１は、スペーサ窒化珪素１９７の厚さβ分だけ長くなり、合せズレのγ分を厚さβ分だけ吸収することができ、ショートマージンの低下を抑制できる。
本発明の第２の実施形態の係る不揮発性半導体記憶装置の、製造方法について図２７乃至図３２を基に説明する。図２７乃至図３２において、左側に周辺回路領域、右側にメモリトランジスタ領域を示す。また、メモリトランジスタ領域においては、図１に示す本発明の第１の実施形態に係る不揮発性半導体記憶装置１の領域Ａの部分、領域Ｂの部分及びＹ−Ｙ’の断面に相当する部分を図示している。
本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法は、上部セレクトゲート層のチャネル部となる柱状のアモルファスシリコン層を形成するまでの工程は、本発明の第１の実施形態と同様であるので説明を省略する。
本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造工程において、上部セレクトゲート層のチャネル部となる柱状のアモルファスシリコン層（第３の柱状半導体）１９３を形成する（図１６）。次に、前記アモルファスシリコン層（第３の柱状半導体）１９３をドライエッチング等によりリセスする（図２７）。これにより、トランジスタプラグホール１８６の一部、具体的には上部セレクトゲート層の最上位に積層された窒化珪素膜１８５の部分が露出する。
次に、基板全面に窒化珪素膜を堆積し、ＲＩＥ（反応性イオンエッチング）等のドライエッチングでエッチバックすることで、前記トランジスタプラグホール１８６の側壁に厚さβのスペーサ窒化珪素１９７を形成する（図２８）。次に、フォトエッチング工程により、選択ゲートトランジスタＳＤＴｒの層を分離し、プリメタル絶縁膜（ＰＭＤ）として酸化珪素膜１８７を形成し、ＣＭＰ処理して平坦化する（図２９）。次に、フォトエッチング工程によりコンタクトホール４００a、４００ｂ、４００ｃ、４００ｄ、４００ｅ、４００ｆ及び４００ｇを形成し（図３０）、タングステン膜で埋めてＣＭＰ処理してタングステンプラグ１８８ａ、１８８ｂ、１８８ｃ、１８８ｄ、１８８ｅ、１８８ｆ、１８８ｇを形成する（図３１）。
ここで、上部セレクトゲート層のチャネルである柱状のアモルファスシリコン層（第３の柱状半導体）に接続される前記タングステンプラグ１８８ｃは、トランジスタプラグホール１８６の側壁に厚さβのスペーサ窒化珪素１９７が形成されているため、この部分において径が小さく形成される。従って前記柱状のアモルファスシリコン層（第３の柱状半導体）１９３との接触面積が減少するが、上述したように信頼性を損なうような影響は生じない。
以下、アルミニウム電極（１９０ａ〜１９０ｇ）を形成する工程から、最終的にタングステンプラグ１９４ａ及び１９４ｂ、並びにアルミニウム電極１９６ａ及び１９６ｂを形成する工程（図３２）までは、本発明の第１の実施形態と同様である。
以上の工程により、本発明の第２の実施形態に係る不揮発性半導体記憶装置を製造することができる。
以上の工程によって製造された本発明の第２の実施形態に係る不揮発性半導体記憶装置は、上部セレクトゲート層のチャネルが形成されるトランジスタプラグホール１８６の上部にスペーサ窒化珪素１９７を有する。従って、前記ホール上部及びプリメタル絶縁層である酸化珪素膜１８７に形成されるタングステンプラグ１８８ｃは、前記ホール上部の部分の径が小さく形成される。その結果、メタル配線層と加工寸法のバラツキや合せズレが生じても、一つのビット線ＢＬ８に接続される柱状のアモルファスシリコン層（第３の柱状半導体）１９３と、隣接するビット線ＢＬ８（より具体的には、前記ビット線ＢＬ８に接続される金属プラグ１８８ｃ）との間でのショートマージンの低下を抑制することができる。
なお、本発明の第２の実施形態においても、本発明の第１の実施形態と同様に、下部セレクトゲート層及びメモリセル層のチャネルが形成されるアモルファスシリコン層（又は、ポリシリコン層。）の上に形成する酸化珪素膜及び窒化珪素膜について、形成する順番を逆にしてもよい。
本発明の第1の実施形態に係る不揮発性半導体記憶装置１の概略構成図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１のメモリトランジスタ領域２の一部の概略構成図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１の一つのメモリストリングス１０の概略構造を示す図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１において、点線で示したメモリトランジスタＭＴｒ３のデータの読み出し動作を行う場合のバイアス状態を示す図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１において、点線で示したメモリトランジスタＭＴｒ３のデータの書き込み動作を行う場合のバイアス状態を示した図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１において、選択したブロックのメモリトランジスタＭＴｒのデータの消去動作を行う場合の選択ブロックのバイアス状態を示した図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１において、選択したブロックのメモリトランジスタＭＴｒのデータの消去動作を行う場合の非選択ブロックのバイアス状態を示した図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 下部セレクトゲート層及びメモリセル層のチャネルが一定の径で形成された不揮発性半導体記憶装置のコンタクトの正常な合せを示す図である。 図１８に示す不揮発性半導体記憶装置のコンタクトの合せズレを示す図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置の合せズレを示す図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置の合せズレを平面的に示す模式図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置の別の製造プロセスを示す図である。 本発明の第1の実施形態に係る不揮発性半導体記憶装置の別の製造プロセスを示す図である。 チャネルが一定の径で形成された不揮発性半導体記憶装置の配線層のコンタクトの合せズレを示す図である。 本発明の第２の実施形態に係る不揮発性半導体記憶装置の配線層コンタクトの正常な合せを示す図である。 図２５に示す本発明の第２の実施形態に係る不揮発性半導体記憶装置の合せズレを示す図である。 本発明の第２の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第２の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第２の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第２の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第２の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第２の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。
符号の説明
１：不揮発性半導体記憶装置
１０：メモリストリングス
１２６：ポリシリコン膜
１２７：酸化珪素膜（ＴＥＯＳ膜）
１２８：窒化珪素膜
１３０ａ: （ＳＧＳ）トランジスタプラグホール
１３２ａ、１３２ｃ：熱酸化膜
１３６：柱状のアモルファスシリコン層（第１の柱状半導体）
１５０、１５４、１５８、１６２、１６６：アモルファスシリコン膜
１５２、１５６、１６０、１６４：酸化珪素膜
１６８：窒化珪素膜
１７０：メモリプラグホール
１７２：ＯＮＯ膜
１８０：柱状のアモルファスシリコン層（第２の柱状半導体）
１８９：熱酸化膜
１９３、１９３ａ、１９３ｂ、１９３ｃ、１９３ｄ:柱状のアモルファスシリコン層（第３の柱状半導体）
１９７：窒化珪素スペーサ

Claims (5)

  1. 基板と、
    前記基板に対して垂直に形成された第1の柱状半導体と、前記第1の柱状半導体の周りに形成された第1のゲート絶縁膜と、前記第1のゲート絶縁膜の周りに形成された第1のゲート電極とを有する第1の選択トランジスタと、
    前記第１の柱状半導体上に形成された第２の柱状半導体と、前記第２の柱状半導体の周りに形成された第1の絶縁膜と、前記第1の絶縁膜の周りに形成された電荷蓄積層と、前記電荷蓄積層の周りに形成された第２の絶縁膜と、前記第２の絶縁膜の周りに形成された平板状の第1乃至第ｎの電極(ｎは２以上の自然数)とを有する複数のメモリセルと、
    前記第２の柱状半導体上に形成された第３の柱状半導体と、前記第３の柱状半導体の周りに形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜の周りに形成された第２のゲート電極とを有する第２の選択トランジスタと、
    を有するメモリストリングスを複数備え、
    複数の前記メモリストリングスは前記第1乃至第ｎの電極を２次元的に共有し、前記第２の柱状半導体と接続する前記第1の柱状半導体の接続部のみが前記第２の柱状半導体の径よりも大きいことを特徴とする不揮発性半導体記憶装置。
  2. さらに、前記第３の柱状半導体と接続する前記第２の柱状半導体の接続部のみが前記第３の柱状半導体の径よりも大きいことを特徴とする請求項１記載の不揮発性半導体記憶装置。
  3. 前記第２の選択トランジスタは、金属プラグを介してビット線と接続され、
    前記金属プラグが前記第３の柱状半導体と接続される部分において、前記金属プラグの径が前記第３の柱状半導体の径よりも小さく形成されていることを特徴とする請求項１乃至請求項３記載の不揮発性半導体記憶装置。
  4. 半導体基板上に導電性不純物の拡散領域を形成し、
    前記半導体基板上に導電体膜を形成し、
    前記導電体膜上に保護膜を形成し、
    前記導電体膜と前記保護膜に第１のホールを形成し、
    前記第１のホールの保護膜部分における径を大きく加工し、
    前記第１のホールに第１の柱状半導体を形成し、
    前記保護膜及び前記第１の柱状半導体上に第１の絶縁膜と導電体膜とを交互に複数形成し、
    前記複数の第１の絶縁膜と前記導電体膜に第２のホールを形成し、
    前記第２のホールの内側表面に第２の絶縁膜を形成し、
    前記第２のホールに第２の柱状半導体を形成することを特徴とする不揮発性半導体記憶装置の製造方法。
  5. 前記導電体膜を形成した後、前記保護膜を形成する前に、前記導電体膜上に第３の絶縁膜を形成することを特徴とする請求項４記載の不揮発性半導体記憶装置の製造方法。
JP2006251315A 2006-09-15 2006-09-15 不揮発性半導体記憶装置及びその製造方法 Expired - Fee Related JP4768557B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006251315A JP4768557B2 (ja) 2006-09-15 2006-09-15 不揮発性半導体記憶装置及びその製造方法
US11/898,746 US8278695B2 (en) 2006-09-15 2007-09-14 Nonvolatile semiconductor memory device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006251315A JP4768557B2 (ja) 2006-09-15 2006-09-15 不揮発性半導体記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008072051A true JP2008072051A (ja) 2008-03-27
JP4768557B2 JP4768557B2 (ja) 2011-09-07

Family

ID=39187683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006251315A Expired - Fee Related JP4768557B2 (ja) 2006-09-15 2006-09-15 不揮発性半導体記憶装置及びその製造方法

Country Status (2)

Country Link
US (1) US8278695B2 (ja)
JP (1) JP4768557B2 (ja)

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009266280A (ja) * 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP2010034109A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 不揮発性半導体記憶装置
JP2010040122A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 不揮発性半導体記憶装置の駆動方法
JP2010080729A (ja) * 2008-09-26 2010-04-08 Toshiba Corp 不揮発性半導体記憶装置
JP2010114370A (ja) * 2008-11-10 2010-05-20 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2010114204A (ja) * 2008-11-05 2010-05-20 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2010118659A (ja) * 2008-11-11 2010-05-27 Samsung Electronics Co Ltd 垂直型半導体装置
JP2010161305A (ja) * 2009-01-09 2010-07-22 Toshiba Corp 半導体装置及びその製造方法
JP2010187001A (ja) * 2009-02-11 2010-08-26 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法
JP2010192589A (ja) * 2009-02-17 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2010225946A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR20100109745A (ko) * 2009-04-01 2010-10-11 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP2011009328A (ja) * 2009-06-24 2011-01-13 Toshiba Corp 半導体記憶装置及びその製造方法
KR20110009555A (ko) * 2009-07-22 2011-01-28 삼성전자주식회사 수직형의 비휘발성 메모리 소자 및 그 제조 방법
US7994011B2 (en) 2008-11-12 2011-08-09 Samsung Electronics Co., Ltd. Method of manufacturing nonvolatile memory device and nonvolatile memory device manufactured by the method
US8013389B2 (en) 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
JP2011187533A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
JP2011187794A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
JP2011199131A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2012004470A (ja) * 2010-06-21 2012-01-05 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8133784B2 (en) 2009-03-26 2012-03-13 Samsung Electronics Co., Ltd. Method of fabricating non-volatile memory device having vertical structure
KR101119875B1 (ko) 2009-09-07 2012-04-12 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치 및 그 제조 방법
US8264892B2 (en) 2009-09-24 2012-09-11 Elpida Memory, Inc. Semiconductor device and method of controlling the same
US8294205B2 (en) 2008-12-05 2012-10-23 Elpida Memory, Inc. Semiconductor device and method of forming semiconductor device
US8394716B2 (en) 2009-12-18 2013-03-12 Samsung Electronics Co., Ltd. Methods of manufacturing three-dimensional semiconductor devices and related devices
US8395190B2 (en) 2009-11-17 2013-03-12 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
US8409977B2 (en) 2009-09-15 2013-04-02 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and a method of fabricating the same
US8441061B2 (en) 2009-09-10 2013-05-14 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with different doping concentration word lines
US8450176B2 (en) 2009-12-15 2013-05-28 Samsung Electronics Co., Ltd. Methods of manufacturing rewriteable three-dimensional semiconductor memory devices
US8507918B2 (en) 2010-02-02 2013-08-13 Samsung Electronics Co., Ltd. Multilayer semiconductor devices with channel patterns having a graded grain structure
US8541831B2 (en) 2008-12-03 2013-09-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
US8541832B2 (en) 2009-07-23 2013-09-24 Samsung Electronics Co., Ltd. Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same
US8717817B2 (en) 2010-06-16 2014-05-06 Samsung Electronics Co., Ltd. Method for multi-page programming a non-volatile memory device by simultaneously activating a plurality of selection lines based on programmed data
US8748969B2 (en) 2008-12-19 2014-06-10 Samsung Electronics Co., Ltd. Non-volatile memory device including dummy electrodes and method of fabricating the same
US8786007B2 (en) 2008-12-03 2014-07-22 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory device
US8981458B2 (en) 2010-11-05 2015-03-17 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices and methods of fabricating the same
US9030869B2 (en) 2011-08-22 2015-05-12 Samsung Electronics Co., Ltd. Three dimensional semiconductor memory device
JP2015128173A (ja) * 2015-02-17 2015-07-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置とその製造方法
US9099347B2 (en) 2011-05-04 2015-08-04 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and method of fabricating the same
US9793292B2 (en) 2010-09-16 2017-10-17 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
US9842853B2 (en) 2015-09-14 2017-12-12 Toshiba Memory Corporation Memory cell array with improved substrate current pathway
US9917099B2 (en) 2016-03-09 2018-03-13 Toshiba Memory Corporation Semiconductor device having vertical channel between stacked electrode layers and insulating layers
US10546867B2 (en) 2017-08-28 2020-01-28 Toshiba Memory Corporation Method for manufacturing semiconductor device and semiconductor device
US10833096B2 (en) 2018-03-19 2020-11-10 Toshiba Memory Corporation Semiconductor device
JP2022520173A (ja) * 2019-03-18 2022-03-29 長江存儲科技有限責任公司 三次元メモリデバイスにおける高κ誘電体層およびこれを形成するための方法

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5091526B2 (ja) * 2007-04-06 2012-12-05 株式会社東芝 半導体記憶装置及びその製造方法
JP4455615B2 (ja) * 2007-06-20 2010-04-21 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2009016400A (ja) 2007-06-29 2009-01-22 Toshiba Corp 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法
JP5193551B2 (ja) * 2007-10-05 2013-05-08 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP2009094364A (ja) * 2007-10-10 2009-04-30 Toshiba Corp 半導体装置及びその製造方法
JP4468433B2 (ja) 2007-11-30 2010-05-26 株式会社東芝 不揮発性半導体記憶装置
US7906818B2 (en) * 2008-03-13 2011-03-15 Micron Technology, Inc. Memory array with a pair of memory-cell strings to a single conductive pillar
JP2009238874A (ja) * 2008-03-26 2009-10-15 Toshiba Corp 半導体メモリ及びその製造方法
JP2009277770A (ja) * 2008-05-13 2009-11-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7915667B2 (en) * 2008-06-11 2011-03-29 Qimonda Ag Integrated circuits having a contact region and methods for manufacturing the same
KR101434588B1 (ko) * 2008-06-11 2014-08-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP5193796B2 (ja) 2008-10-21 2013-05-08 株式会社東芝 ３次元積層型不揮発性半導体メモリ
KR101482633B1 (ko) * 2009-06-05 2015-01-16 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR101511764B1 (ko) 2008-12-03 2015-04-13 삼성전자주식회사 비휘발성 메모리 장치
US20100155818A1 (en) * 2008-12-24 2010-06-24 Heung-Jae Cho Vertical channel type nonvolatile memory device and method for fabricating the same
KR101587601B1 (ko) * 2009-01-14 2016-01-25 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법
US8644046B2 (en) 2009-02-10 2014-02-04 Samsung Electronics Co., Ltd. Non-volatile memory devices including vertical NAND channels and methods of forming the same
US8614917B2 (en) 2010-02-05 2013-12-24 Samsung Electronics Co., Ltd. Vertically-integrated nonvolatile memory devices having laterally-integrated ground select transistors
JP5380190B2 (ja) * 2009-07-21 2014-01-08 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5052575B2 (ja) * 2009-09-01 2012-10-17 株式会社東芝 不揮発性半導体記憶装置
JP4975794B2 (ja) * 2009-09-16 2012-07-11 株式会社東芝 不揮発性半導体記憶装置
KR20110042619A (ko) * 2009-10-19 2011-04-27 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
JP5259552B2 (ja) * 2009-11-02 2013-08-07 株式会社東芝 不揮発性半導体記憶装置及びその駆動方法
JP2011142276A (ja) * 2010-01-08 2011-07-21 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2011210969A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp 半導体装置およびその製造方法
US8357970B2 (en) * 2010-04-09 2013-01-22 Micron Technology, Inc. Multi-level charge storage transistors and associated methods
KR101688604B1 (ko) * 2010-07-05 2016-12-23 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR101796630B1 (ko) * 2010-09-17 2017-11-10 삼성전자주식회사 3차원 반도체 장치
US8829589B2 (en) 2010-09-17 2014-09-09 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
KR20120030815A (ko) * 2010-09-20 2012-03-29 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
US8796754B2 (en) * 2011-06-22 2014-08-05 Macronix International Co., Ltd. Multi level programmable memory structure with multiple charge storage structures and fabricating method thereof
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
KR101865566B1 (ko) * 2011-09-08 2018-06-11 삼성전자주식회사 수직형 메모리 장치의 제조 방법
KR20130045047A (ko) * 2011-10-25 2013-05-03 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR20130070153A (ko) * 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 반도체 장치의 캐패시터, 레지스터, 메모리 시스템 및 이들의 제조 방법
US8946808B2 (en) * 2012-02-09 2015-02-03 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US8878278B2 (en) * 2012-03-21 2014-11-04 Sandisk Technologies Inc. Compact three dimensional vertical NAND and method of making thereof
KR101990904B1 (ko) 2012-07-17 2019-06-19 삼성전자주식회사 수직형 반도체 소자
KR102003529B1 (ko) 2012-08-22 2019-07-25 삼성전자주식회사 적층된 전극들을 형성하는 방법 및 이를 이용하여 제조되는 3차원 반도체 장치
KR101985936B1 (ko) * 2012-08-29 2019-06-05 에스케이하이닉스 주식회사 불휘발성 메모리 소자와 그 제조방법
US8958244B2 (en) 2012-10-16 2015-02-17 Conversant Intellectual Property Management Inc. Split block decoder for a nonvolatile memory device
US9704580B2 (en) 2012-10-22 2017-07-11 Conversant Intellectual Property Management Inc. Integrated erase voltage path for multiple cell substrates in nonvolatile memory devices
US9178077B2 (en) 2012-11-13 2015-11-03 Micron Technology, Inc. Semiconductor constructions
US9030879B2 (en) 2012-11-15 2015-05-12 Conversant Intellectual Property Management Incorporated Method and system for programming non-volatile memory with junctionless cells
US10403766B2 (en) 2012-12-04 2019-09-03 Conversant Intellectual Property Management Inc. NAND flash memory with vertical cell stack structure and method for manufacturing same
US8778762B2 (en) 2012-12-07 2014-07-15 Micron Technology, Inc. Methods of forming vertically-stacked structures, and methods of forming vertically-stacked memory cells
US9105737B2 (en) 2013-01-07 2015-08-11 Micron Technology, Inc. Semiconductor constructions
US8853769B2 (en) 2013-01-10 2014-10-07 Micron Technology, Inc. Transistors and semiconductor constructions
US9007834B2 (en) 2013-01-10 2015-04-14 Conversant Intellectual Property Management Inc. Nonvolatile memory with split substrate select gates and hierarchical bitline configuration
US8946807B2 (en) 2013-01-24 2015-02-03 Micron Technology, Inc. 3D memory
US9299574B2 (en) 2013-01-25 2016-03-29 Applied Materials, Inc. Silicon dioxide-polysilicon multi-layered stack etching with plasma etch chamber employing non-corrosive etchants
US8987139B2 (en) 2013-01-29 2015-03-24 Applied Materials, Inc. Method of patterning a low-k dielectric film
US9129911B2 (en) 2013-01-31 2015-09-08 Applied Materials, Inc. Boron-doped carbon-based hardmask etch processing
US9219070B2 (en) 2013-02-05 2015-12-22 Micron Technology, Inc. 3-D memory arrays
US9058856B2 (en) 2013-02-28 2015-06-16 Kabushiki Kaisha Toshiba Semiconductor memory device
US9515080B2 (en) 2013-03-12 2016-12-06 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and landing pad
US9698153B2 (en) 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
US9449982B2 (en) 2013-03-12 2016-09-20 Sandisk Technologies Llc Method of making a vertical NAND device using a sacrificial layer with air gap and sequential etching of multilayer stacks
US9230987B2 (en) 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US8946023B2 (en) 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
US9025382B2 (en) 2013-03-14 2015-05-05 Conversant Intellectual Property Management Inc. Lithography-friendly local read circuit for NAND flash memory devices and manufacturing method thereof
US9202931B2 (en) 2013-03-14 2015-12-01 Conversant Intellectual Property Management Inc. Structure and method for manufacture of memory device with thin silicon body
US9184175B2 (en) 2013-03-15 2015-11-10 Micron Technology, Inc. Floating gate memory cells in vertical memory
US9064970B2 (en) 2013-03-15 2015-06-23 Micron Technology, Inc. Memory including blocking dielectric in etch stop tier
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9214235B2 (en) 2013-04-16 2015-12-15 Conversant Intellectual Property Management Inc. U-shaped common-body type cell string
US9159845B2 (en) 2013-05-15 2015-10-13 Micron Technology, Inc. Charge-retaining transistor, array of memory cells, and methods of forming a charge-retaining transistor
KR20140148070A (ko) * 2013-06-21 2014-12-31 에스케이하이닉스 주식회사 반도체 메모리 장치 및 제조 방법
JP2015053336A (ja) 2013-09-05 2015-03-19 株式会社東芝 半導体装置およびその製造方法
JP2015056452A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体記憶装置及びその製造方法
KR102091729B1 (ko) 2013-10-10 2020-03-20 삼성전자 주식회사 3차원 반도체 메모리 소자의 제조 방법 및 그 방법에 의해 제조된 3차원 반도체 메모리 소자
US9437604B2 (en) * 2013-11-01 2016-09-06 Micron Technology, Inc. Methods and apparatuses having strings of memory cells including a metal source
US9431410B2 (en) 2013-11-01 2016-08-30 Micron Technology, Inc. Methods and apparatuses having memory cells including a monolithic semiconductor channel
US9136278B2 (en) 2013-11-18 2015-09-15 Micron Technology, Inc. Methods of forming vertically-stacked memory cells
US9583505B2 (en) 2014-06-05 2017-02-28 Kabushiki Kaisha Toshiba Non-volatile memory device
KR102270099B1 (ko) 2014-12-08 2021-06-29 삼성전자주식회사 더미 패턴을 갖는 반도체 소자 및 그 제조방법
KR20160094785A (ko) * 2015-02-02 2016-08-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9646988B2 (en) * 2015-03-13 2017-05-09 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US9627403B2 (en) 2015-04-30 2017-04-18 Sandisk Technologies Llc Multilevel memory stack structure employing support pillar structures
US9608000B2 (en) 2015-05-27 2017-03-28 Micron Technology, Inc. Devices and methods including an etch stop protection material
US9853043B2 (en) 2015-08-25 2017-12-26 Sandisk Technologies Llc Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
US9502471B1 (en) 2015-08-25 2016-11-22 Sandisk Technologies Llc Multi tier three-dimensional memory devices including vertically shared bit lines
US9583503B1 (en) * 2015-12-11 2017-02-28 Macronix International Co., Ltd. Three-dimensional semiconductor device and method of manufacturing the same
US10381371B2 (en) * 2015-12-22 2019-08-13 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
US9922991B2 (en) * 2016-03-16 2018-03-20 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
KR102550789B1 (ko) * 2016-03-28 2023-07-05 삼성전자주식회사 반도체 장치
US9881929B1 (en) 2016-10-27 2018-01-30 Sandisk Technologies Llc Multi-tier memory stack structure containing non-overlapping support pillar structures and method of making thereof
KR20180061475A (ko) 2016-11-28 2018-06-08 삼성전자주식회사 3차원 반도체 장치
US10056399B2 (en) 2016-12-22 2018-08-21 Sandisk Technologies Llc Three-dimensional memory devices containing inter-tier dummy memory cells and methods of making the same
US9922987B1 (en) * 2017-03-24 2018-03-20 Sandisk Technologies Llc Three-dimensional memory device containing separately formed drain select transistors and method of making thereof
US20180331117A1 (en) 2017-05-12 2018-11-15 Sandisk Technologies Llc Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof
US10297610B2 (en) 2017-07-18 2019-05-21 Sandisk Technologies Llc Three-dimensional memory device having on-pitch drain select gate electrodes and method of making the same
US11552094B2 (en) * 2017-07-18 2023-01-10 Sandisk Technologies Llc Three-dimensional memory device having on-pitch drain select gate electrodes and method of making the same
US11037943B2 (en) 2017-07-18 2021-06-15 Sandisk Technologies Llc Three-dimensional memory device having on-pitch drain select gate electrodes and method of making the same
JP6875236B2 (ja) * 2017-09-14 2021-05-19 キオクシア株式会社 半導体記憶装置
US10510738B2 (en) 2018-01-17 2019-12-17 Sandisk Technologies Llc Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof
US10283493B1 (en) 2018-01-17 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof
CN108511453B (zh) * 2018-03-15 2021-07-20 长江存储科技有限责任公司 3d nand存储器及其形成方法
US20190312050A1 (en) * 2018-04-10 2019-10-10 Macronix International Co., Ltd. String select line gate oxide method for 3d vertical channel nand memory
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
KR20200033067A (ko) 2018-09-19 2020-03-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
CN110071114B (zh) * 2019-03-29 2020-04-17 长江存储科技有限责任公司 3d nand闪存及其制备方法
JP2021040092A (ja) * 2019-09-05 2021-03-11 キオクシア株式会社 半導体装置およびその製造方法
CN112786602B (zh) * 2019-11-06 2022-08-26 成都锐成芯微科技股份有限公司 单层多晶硅非易失性存储单元及其存储器
CN116193862B (zh) * 2022-10-18 2024-03-08 北京超弦存储器研究院 存储单元、存储器和电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917285A (ja) * 1982-06-24 1984-01-28 ゼネラル・エレクトリック・カンパニイ 複数の縦型絶縁ゲ−ト電界効果トランジスタを有する集積回路とその製造法
JPH03114233A (ja) * 1989-09-28 1991-05-15 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH07235649A (ja) * 1994-02-25 1995-09-05 Toshiba Corp 不揮発性半導体記憶装置の製造方法
JPH08298286A (ja) * 1995-04-27 1996-11-12 Sony Corp 半導体装置の製造方法
JPH1093083A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
JP2000150872A (ja) * 1998-11-10 2000-05-30 Toyota Motor Corp 半導体装置
JP2001244336A (ja) * 1999-12-03 2001-09-07 Lucent Technol Inc 集積回路用マルチレベル導電性相互接続の製造方法
JP2003078044A (ja) * 2001-06-23 2003-03-14 Fujio Masuoka 半導体記憶装置及びその製造方法
JP2003332421A (ja) * 2002-05-10 2003-11-21 Sony Corp 半導体装置の製造方法
JP2004282082A (ja) * 2003-03-17 2004-10-07 Samsung Electronics Co Ltd 金属埋立て方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3229012B2 (ja) 1992-05-21 2001-11-12 株式会社東芝 半導体装置の製造方法
US5350705A (en) * 1992-08-25 1994-09-27 National Semiconductor Corporation Ferroelectric memory cell arrangement having a split capacitor plate structure
JP3651689B2 (ja) * 1993-05-28 2005-05-25 株式会社東芝 Ｎａｎｄ型不揮発性半導体記憶装置及びその製造方法
KR0165398B1 (ko) * 1995-05-26 1998-12-15 윤종용 버티칼 트랜지스터의 제조방법
US6551857B2 (en) * 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US5936274A (en) * 1997-07-08 1999-08-10 Micron Technology, Inc. High density flash memory
KR100295150B1 (ko) * 1997-12-31 2001-07-12 윤종용 비휘발성메모리장치의동작방법과상기동작을구현할수있는장치및그제조방법
US6855983B1 (en) 1998-11-10 2005-02-15 Toyota Jidosha Kabushiki Kaisha Semiconductor device having reduced on resistance
KR100483035B1 (ko) 2001-03-30 2005-04-15 샤프 가부시키가이샤 반도체 기억장치 및 그 제조방법
JP3963664B2 (ja) * 2001-06-22 2007-08-22 富士雄 舛岡 半導体記憶装置及びその製造方法
JP2005093808A (ja) * 2003-09-18 2005-04-07 Fujio Masuoka メモリセルユニット、それを備えてなる不揮発性半導体記憶装置及びメモリセルアレイの駆動方法
US7315466B2 (en) * 2004-08-04 2008-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and method for arranging and manufacturing the same
JP2006080163A (ja) 2004-09-07 2006-03-23 Toshiba Corp 不揮発性半導体記憶装置
JP5016832B2 (ja) * 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5193551B2 (ja) 2007-10-05 2013-05-08 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917285A (ja) * 1982-06-24 1984-01-28 ゼネラル・エレクトリック・カンパニイ 複数の縦型絶縁ゲ−ト電界効果トランジスタを有する集積回路とその製造法
JPH03114233A (ja) * 1989-09-28 1991-05-15 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH07235649A (ja) * 1994-02-25 1995-09-05 Toshiba Corp 不揮発性半導体記憶装置の製造方法
JPH08298286A (ja) * 1995-04-27 1996-11-12 Sony Corp 半導体装置の製造方法
JPH1093083A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
JP2000150872A (ja) * 1998-11-10 2000-05-30 Toyota Motor Corp 半導体装置
JP2001244336A (ja) * 1999-12-03 2001-09-07 Lucent Technol Inc 集積回路用マルチレベル導電性相互接続の製造方法
JP2003078044A (ja) * 2001-06-23 2003-03-14 Fujio Masuoka 半導体記憶装置及びその製造方法
JP2003332421A (ja) * 2002-05-10 2003-11-21 Sony Corp 半導体装置の製造方法
JP2004282082A (ja) * 2003-03-17 2004-10-07 Samsung Electronics Co Ltd 金属埋立て方法

Cited By (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009266280A (ja) * 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP2010034109A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 不揮発性半導体記憶装置
JP2010040122A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 不揮発性半導体記憶装置の駆動方法
US8334551B2 (en) 2008-09-26 2012-12-18 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device
JP2010080729A (ja) * 2008-09-26 2010-04-08 Toshiba Corp 不揮発性半導体記憶装置
TWI505448B (zh) * 2008-09-26 2015-10-21 Toshiba Kk 非揮發性半導體儲存裝置
JP2010114204A (ja) * 2008-11-05 2010-05-20 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8426301B2 (en) 2008-11-06 2013-04-23 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
US8013389B2 (en) 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
JP2010114370A (ja) * 2008-11-10 2010-05-20 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2010118659A (ja) * 2008-11-11 2010-05-27 Samsung Electronics Co Ltd 垂直型半導体装置
US7994011B2 (en) 2008-11-12 2011-08-09 Samsung Electronics Co., Ltd. Method of manufacturing nonvolatile memory device and nonvolatile memory device manufactured by the method
US8404548B2 (en) 2008-11-12 2013-03-26 Samsung Electronics Co., Ltd. Method of manufacturing nonvolatile memory device and nonvolatile memory device manufactured by the method
US8786007B2 (en) 2008-12-03 2014-07-22 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory device
US11387249B2 (en) 2008-12-03 2022-07-12 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
US11871571B2 (en) 2008-12-03 2024-01-09 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
US9171860B2 (en) 2008-12-03 2015-10-27 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory device
US10546872B2 (en) 2008-12-03 2020-01-28 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
US8541831B2 (en) 2008-12-03 2013-09-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
US9245839B2 (en) 2008-12-03 2016-01-26 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
US9735170B2 (en) 2008-12-03 2017-08-15 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
US8294205B2 (en) 2008-12-05 2012-10-23 Elpida Memory, Inc. Semiconductor device and method of forming semiconductor device
US8748969B2 (en) 2008-12-19 2014-06-10 Samsung Electronics Co., Ltd. Non-volatile memory device including dummy electrodes and method of fabricating the same
US8198669B2 (en) 2009-01-09 2012-06-12 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
JP2010161305A (ja) * 2009-01-09 2010-07-22 Toshiba Corp 半導体装置及びその製造方法
JP2010187001A (ja) * 2009-02-11 2010-08-26 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法
JP2010192589A (ja) * 2009-02-17 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
US9318503B2 (en) 2009-03-24 2016-04-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
US9312134B2 (en) 2009-03-24 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
US9601503B2 (en) 2009-03-24 2017-03-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
US9941296B2 (en) 2009-03-24 2018-04-10 Toshiba Memory Corporation Nonvolatile semiconductor memory device and method for manufacturing same
US10418378B2 (en) 2009-03-24 2019-09-17 Toshiba Memory Corporation Nonvolatile semiconductor memory device and method for manufacturing same
US10658383B2 (en) 2009-03-24 2020-05-19 Toshiba Memory Corporation Nonvolatile semiconductor memory device and method for manufacturing same
US11257842B2 (en) 2009-03-24 2022-02-22 Kioxia Corporation Nonvolatile semiconductor memory device and method for manufacturing same
US11792992B2 (en) 2009-03-24 2023-10-17 Kioxia Corporation Nonvolatile semiconductor memory device and method for manufacturing same
JP2010225946A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8653582B2 (en) 2009-03-24 2014-02-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
US8133784B2 (en) 2009-03-26 2012-03-13 Samsung Electronics Co., Ltd. Method of fabricating non-volatile memory device having vertical structure
KR101579587B1 (ko) 2009-04-01 2015-12-22 삼성전자주식회사 반도체 장치 및 그 형성 방법
KR20100109745A (ko) * 2009-04-01 2010-10-11 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP2011009328A (ja) * 2009-06-24 2011-01-13 Toshiba Corp 半導体記憶装置及びその製造方法
US8492831B2 (en) 2009-07-22 2013-07-23 Samsung Electronics Co., Ltd. Vertical non-volatile memory device and method of fabricating the same
US9966115B2 (en) 2009-07-22 2018-05-08 Samsung Electronics Co., Ltd. Vertical non-volatile memory device and method of fabricating the same
KR20110009555A (ko) * 2009-07-22 2011-01-28 삼성전자주식회사 수직형의 비휘발성 메모리 소자 및 그 제조 방법
US9711188B2 (en) 2009-07-22 2017-07-18 Samsung Electronics Co., Ltd. Vertical non-volatile memory device including plural word line stacks
KR101660944B1 (ko) 2009-07-22 2016-09-28 삼성전자 주식회사 수직형의 비휘발성 메모리 소자 및 그 제조 방법
US8541832B2 (en) 2009-07-23 2013-09-24 Samsung Electronics Co., Ltd. Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same
US9048329B2 (en) 2009-07-23 2015-06-02 Samsung Electronics Co., Ltd. Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same
KR101119875B1 (ko) 2009-09-07 2012-04-12 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치 및 그 제조 방법
US8900984B2 (en) 2009-09-10 2014-12-02 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
US8441061B2 (en) 2009-09-10 2013-05-14 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with different doping concentration word lines
US9117923B2 (en) 2009-09-15 2015-08-25 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and a method of fabricating the same
US8409977B2 (en) 2009-09-15 2013-04-02 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and a method of fabricating the same
US8264892B2 (en) 2009-09-24 2012-09-11 Elpida Memory, Inc. Semiconductor device and method of controlling the same
US8395190B2 (en) 2009-11-17 2013-03-12 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
US8603906B2 (en) 2009-11-17 2013-12-10 Samsung Electronics Co., Ltd. Method of forming a three-dimensional semiconductor memory device comprising sub-cells, terraced structures and strapping regions
US8450176B2 (en) 2009-12-15 2013-05-28 Samsung Electronics Co., Ltd. Methods of manufacturing rewriteable three-dimensional semiconductor memory devices
US8394716B2 (en) 2009-12-18 2013-03-12 Samsung Electronics Co., Ltd. Methods of manufacturing three-dimensional semiconductor devices and related devices
US8901745B2 (en) 2009-12-18 2014-12-02 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices
US8507918B2 (en) 2010-02-02 2013-08-13 Samsung Electronics Co., Ltd. Multilayer semiconductor devices with channel patterns having a graded grain structure
JP2011187533A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
US8338882B2 (en) 2010-03-10 2012-12-25 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
JP2011187794A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
JP2011199131A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8717817B2 (en) 2010-06-16 2014-05-06 Samsung Electronics Co., Ltd. Method for multi-page programming a non-volatile memory device by simultaneously activating a plurality of selection lines based on programmed data
US8873290B2 (en) 2010-06-16 2014-10-28 Samsung Electronics Co., Ltd. Non-volatile memory device capable of multi-page programming by simultaneously activating a plurality of selection lines based on programmed data
JP2012004470A (ja) * 2010-06-21 2012-01-05 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US9793292B2 (en) 2010-09-16 2017-10-17 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
US10038007B2 (en) 2010-11-05 2018-07-31 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices
US11107833B2 (en) 2010-11-05 2021-08-31 Samsung Electronics Co., Ltd. Semiconductor devices
US9536895B2 (en) 2010-11-05 2017-01-03 Samsung Electronics Co., Ltd. Methods of fabricating three-dimensional semiconductor devices
US10559590B2 (en) 2010-11-05 2020-02-11 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices
US8981458B2 (en) 2010-11-05 2015-03-17 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices and methods of fabricating the same
US10748929B2 (en) 2010-11-05 2020-08-18 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices
US9099347B2 (en) 2011-05-04 2015-08-04 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and method of fabricating the same
US9030869B2 (en) 2011-08-22 2015-05-12 Samsung Electronics Co., Ltd. Three dimensional semiconductor memory device
JP2015128173A (ja) * 2015-02-17 2015-07-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置とその製造方法
US9842853B2 (en) 2015-09-14 2017-12-12 Toshiba Memory Corporation Memory cell array with improved substrate current pathway
US10276590B2 (en) 2016-03-09 2019-04-30 Toshiba Memory Corporation Method for manufacturing a semiconductor device including a vertical channel between stacked electrode layers and an insulating layer
US9917099B2 (en) 2016-03-09 2018-03-13 Toshiba Memory Corporation Semiconductor device having vertical channel between stacked electrode layers and insulating layers
US10546867B2 (en) 2017-08-28 2020-01-28 Toshiba Memory Corporation Method for manufacturing semiconductor device and semiconductor device
US10833096B2 (en) 2018-03-19 2020-11-10 Toshiba Memory Corporation Semiconductor device
JP2022520173A (ja) * 2019-03-18 2022-03-29 長江存儲科技有限責任公司 三次元メモリデバイスにおける高κ誘電体層およびこれを形成するための方法
JP7353374B2 (ja) 2019-03-18 2023-09-29 長江存儲科技有限責任公司 三次元メモリデバイスにおける高κ誘電体層およびこれを形成するための方法

Also Published As

Publication number Publication date
JP4768557B2 (ja) 2011-09-07
US20080067583A1 (en) 2008-03-20
US8278695B2 (en) 2012-10-02

Similar Documents

Publication Publication Date Title
JP4768557B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5100080B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US11903207B2 (en) Method for writing data of a first memory cell transistor of a nonvolatile semiconductor memory device
JP5016928B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US8363481B2 (en) Non-volatile semiconductor memory device and method of making the same
US9508836B2 (en) 3-dimensional non-volatile memory device and method of manufacturing the same
JP4908238B2 (ja) 不揮発性半導体記憶装置
US8314455B2 (en) Non-volatile semiconductor storage device
JP4445514B2 (ja) 半導体記憶装置
JP2009212280A (ja) 不揮発性半導体記憶装置の製造方法
JP2009004517A (ja) 不揮発性半導体記憶装置及びその製造方法
KR101049360B1 (ko) 불휘발성 반도체 기억 장치
US20100001401A1 (en) Semiconductor device including interconnect layer made of copper
US20240138150A1 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
JP2010212506A (ja) 半導体記憶装置及びその製造方法
TW202109883A (zh) 半導體裝置及半導體裝置之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees