JP2010192589A - 不揮発性半導体記憶装置、及びその製造方法 - Google Patents
不揮発性半導体記憶装置、及びその製造方法 Download PDFInfo
- Publication number
- JP2010192589A JP2010192589A JP2009033974A JP2009033974A JP2010192589A JP 2010192589 A JP2010192589 A JP 2010192589A JP 2009033974 A JP2009033974 A JP 2009033974A JP 2009033974 A JP2009033974 A JP 2009033974A JP 2010192589 A JP2010192589 A JP 2010192589A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layers
- region
- word line
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 177
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 23
- 230000006870 function Effects 0.000 claims description 20
- 238000010030 laminating Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 39
- 239000010410 layer Substances 0.000 description 672
- 238000005530 etching Methods 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 6
- 101100292586 Caenorhabditis elegans mtr-4 gene Proteins 0.000 description 5
- 102100038712 Cap-specific mRNA (nucleoside-2'-O-)-methyltransferase 1 Human genes 0.000 description 5
- 101710203121 Cap-specific mRNA (nucleoside-2'-O-)-methyltransferase 1 Proteins 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 101100115705 Mus musculus Stfa1 gene Proteins 0.000 description 3
- 101100115709 Mus musculus Stfa2 gene Proteins 0.000 description 2
- 101100115713 Mus musculus Stfa3 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 102100038716 Cap-specific mRNA (nucleoside-2'-O-)-methyltransferase 2 Human genes 0.000 description 1
- 101710203126 Cap-specific mRNA (nucleoside-2'-O-)-methyltransferase 2 Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】不揮発性半導体記憶装置100は、メモリ領域AR1、周辺領域AR2を備える。メモリ領域AR1は、垂直方向に延びるメモリ柱状半導体層35と、その側面を取り囲むように形成された電荷蓄積層34bと、電荷蓄積層34cを取り囲むように形成された第1〜第4ワード線導電層31a〜31dとを備える。周辺領域AR2は、第1〜第4ワード線導電層31a〜31dと同層に形成された第1〜第4ダミーワード線導電層71a〜71dを備える。メモリ領域AR1の端部近傍にて、第1〜第4ワード線導電層31a〜31dの端部は、階段部STを構成する。メモリ領域AR1を囲む周辺領域AR2の端部近傍にて、第1〜第4ダミーワード線導電層71a〜71dの端部は、揃うように形成されている。
【選択図】図4
Description
(第1実施形態に係る不揮発性半導体記憶装置100の構成)
先ず、図1〜図4を参照して、第1実施形態に係る不揮発性半導体記憶装置100の構成について説明する。図1は、本発明の第1実施形態に係る不揮発性半導体記憶装置100の概略を示す上面図である。
次に、図7〜図15を参照して、第1実施形態に係る不揮発性半導体記憶装置100の製造方法について説明する。図7〜図15は、第1実施形態に係る不揮発性半導体記憶装置100の製造工程を示す断面図である。なお、以下に示す工程は、ソース側選択トランジスタ層30(周辺配線層60)を形成した後の工程を示す。
次に、第1実施形態に係る不揮発性半導体記憶装置100の効果について説明する。第1実施形態に係る不揮発性半導体記憶装置100は、上記積層構造に示したように高集積化可能である。
(第2実施形態に係る不揮発性半導体記憶装置の構成)
次に、図17を参照して、第2実施形態に係る不揮発性半導体記憶装置の構成について説明する。この第2実施形態の不揮発性半導体記憶装置において、その全体構成は、第1実施形態(図1〜図4)と同様であり、メモリトランジスタ層30Bの構成が、第1実施形態と異なる。図17は、第2実施形態に係るメモリトランジスタ層30B、及び第1ダミー層70を示す上面図である。なお、第2実施形態において、第1実施形態と同様の構成については、同一符号を付し、その説明を省略する。
第2実施形態に係る不揮発性半導体記憶装置は、階段部STb、及び壁部WAを有し、第1実施形態と同様の効果を奏する。
(第3実施形態に係る不揮発性半導体記憶装置の構成)
次に、図18〜図20を参照して、第3実施形態に係る不揮発性半導体記憶装置の構成について説明する。この第3実施形態の不揮発性半導体記憶装置において、その全体構成は、第1実施形態(図1〜図4)と同様であり、メモリトランジスタ層30C、及び第1ダミー層70C、70C’の構成が、第1実施形態と異なる。図18は、第3実施形態に係るメモリトランジスタ層30C、及び第1ダミー層70Cを示す上面図である。図19は、図18のA−A’断面図である。図20は、図18のB−B’断面図である。なお、第3実施形態において、第1及び第2実施形態と同様の構成については、同一符号を付し、その説明を省略する。
次に、図21〜図29を参照して、第3実施形態に係る不揮発性半導体記憶装置の製造方法について説明する。図21、図22、及び図24は、第3実施形態に係る不揮発性半導体記憶装置の製造工程を示す上面図である。図23、図25〜図29は、第3実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。
第3実施形態に係る不揮発性半導体記憶装置は、階段部STc、及び壁部WA、WB、WCを有し、第1実施形態と同様の効果を奏する。また、第3実施形態において、階段部STcは、カラム方向に並ぶステップSTc1〜STc4を有する。したがって、第3実施形態に係る不揮発性半導体記憶装置は、ロウ方向に並ぶステップST1〜ST4を有する第1実施形態よりもロウ方向の占有面積を抑制することができる。
(第4実施形態に係る不揮発性半導体記憶装置の構成)
次に、図30〜図33を参照して、第4実施形態に係る不揮発性半導体記憶装置の構成について説明する。この第4実施形態の不揮発性半導体記憶装置において、その全体構成は、第1実施形態(図1〜図4)と同様であり、メモリトランジスタ層30D、及び第1ダミー層70Dの構成が、第1実施形態と異なる。図30は、第4実施形態に係るメモリトランジスタ層30D、及び第1ダミー層70Dを示す上面図である。図31は、図30のC−C’矢視図である。図32は、図30のD−D’矢視図である。図33は、図32の一部省略図である。図30〜図33は、層間絶縁層を省略して記載している。なお、第4実施形態において、第1〜第3実施形態と同様の構成については、同一符号を付し、その説明を省略する。
次に、図34〜図37を参照して、第4実施形態に係る不揮発性半導体記憶装置の製造方法について説明する。図34〜図37は、第4実施形態に係る不揮発性半導体記憶装置の製造工程を示す概略斜視図である。なお、図36及び図37は、階段部STdとなる領域のみを示している。
第4実施形態に係る不揮発性半導体記憶装置は、階段部STd、及び壁部WDを有し、第1実施形態と同様の効果を奏する。
(第5実施形態に係る不揮発性半導体記憶装置の構成)
次に、図38及び図39を参照して、第5実施形態に係る不揮発性半導体記憶装置の構成について説明する。この第5実施形態の不揮発性半導体記憶装置において、その全体構成は、第1実施形態(図1〜図4)と同様であり、メモリトランジスタ層30E、及び第1ダミー層70Eの構成が、第1実施形態と異なる。図38は、第5実施形態に係るメモリトランジスタ層30E、及び第1ダミー層70Eを示す上面図である。図39は、図38のE−E’断面図である。なお、第5実施形態において、第1〜第4実施形態と同様の構成については、同一符号を付し、その説明を省略する。
次に、図40〜図45を参照して、第5実施形態に係る不揮発性半導体記憶装置の製造方法について説明する。図40〜図45は、第5実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。
第5実施形態に係る不揮発性半導体記憶装置は、階段部STe、及び壁部WAeを有し、第1実施形態と同様の効果を奏する。また、図44及び図45に示す工程により、第5実施形態に係る不揮発性半導体記憶装置は、第3実施形態よりも、工程数を削減しつつ、より多くの段差STe1〜STe12を構成することができる。
(第6実施形態に係る不揮発性半導体記憶装置の構成)
次に、図46を参照して、第6実施形態に係る不揮発性半導体記憶装置の構成について説明する。この第6実施形態の不揮発性半導体記憶装置において、その全体構成は、第1実施形態(図1〜図4)と同様であり、メモリトランジスタ層30Gの構成が、第1実施形態と異なる。図46は、第6実施形態に係るメモリトランジスタ層30G、及び第1ダミー層70を示す上面図である。なお、第6実施形態において、第1〜第5実施形態と同様の構成については、同一符号を付し、その説明を省略する。
第6実施形態に係る不揮発性半導体記憶装置は、階段部STg、及び壁部WAを有し、第1実施形態と同様の効果を奏する。また、第6実施形態において、階段部STgは、ロウ方向から所定角度をもった方向に形成されている。したがって、第6実施形態において、コンタクトプラグ層53は、各々の段差STg1〜STg4の中央に配置することが可能となる。
以上、不揮発性半導体記憶装置の一実施形態を説明してきたが、本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、追加、置換等が可能である。
Claims (5)
- 電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングとして機能する第1領域、及び前記第1領域の周辺に設けられた第2領域を備え、
前記第1領域は、
基板に対して垂直方向に延びる柱状部を含む半導体層と、
前記柱状部の側面を取り囲むように形成された電荷蓄積層と、
前記柱状部の側面及び前記電荷蓄積層を取り囲むように形成され、前記メモリセルの制御電極として機能する、積層された複数の第1導電層とを備え、
前記第2領域は、前記複数の第1導電層と同層に形成された複数の第2導電層を備え、
前記第1領域の端部近傍にて、前記複数の第1導電層は、その端部の位置が異なるように階段状に形成された階段部を構成し、
前記第1領域を囲む前記第2領域の端部近傍にて、前記複数の第2導電層は、その端部の位置が前記基板に略垂直な方向において揃うように形成されている
ことを特徴とする不揮発性半導体記憶装置。 - 前記階段部は、積層方向に直交する所定方向に1列に並ぶステップを有する
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記階段部は、積層方向に直交する第1方向、及び第2方向に碁盤目状に並ぶステップを有する
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングとして機能する第1領域を備え、
前記第1領域は、
基板に対して垂直方向に延びる柱状部を含む半導体層と、
前記柱状部の側面を取り囲むように形成された電荷蓄積層と、
前記柱状部の側面及び前記電荷蓄積層を取り囲むように形成され、前記メモリセルの制御電極として機能する、積層された複数の導電層と、
前記複数の導電層の端部の位置が異なるように前記複数の導電層を階段状に形成してなる階段部と、
前記階段部に隣接するように設けられ、且つ前記複数の導電層の端部の位置が前記基板に略垂直な方向において揃うように前記複数の導電層にて形成された壁部と
を備えることを特徴とする不揮発性半導体記憶装置。 - 電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングとして機能する第1領域、及び前記第1領域の周辺に設けられた第2領域を有する不揮発性半導体記憶装置の製造方法であって、
複数の導電層を積層させる工程と、
前記複数の導電層を分断して、前記第1領域に位置する複数の第1導電層、及び前記第2領域に位置する複数の第2導電層とを形成する工程と、
前記複数の第1導電層を貫通させて貫通孔を形成する工程と、
前記貫通孔に面する側面に電荷蓄積層を形成する工程と、
前記貫通孔を埋めるように半導体層を形成する工程と、
前記第1領域の端部近傍にて、前記複数の第1導電層は、その端部の位置が異なるように階段状に形成された階段部を構成し、且つ前記第1領域を囲む前記第2領域の端部近傍にて、前記複数の第2導電層は、その端部の位置が前記基板に略垂直な方向において揃うように、前記複数の第1及び第2導電層を成形する工程と
を備えることを特徴とする不揮発性半導体記憶装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009033974A JP5330017B2 (ja) | 2009-02-17 | 2009-02-17 | 不揮発性半導体記憶装置、及びその製造方法 |
TW099103786A TWI406398B (zh) | 2009-02-17 | 2010-02-08 | 非揮發性半導體記憶裝置及其製造方法 |
US12/706,195 US8680604B2 (en) | 2009-02-17 | 2010-02-16 | Nonvolatile semiconductor memory device and method of manufacturing the same |
KR1020100013777A KR101127746B1 (ko) | 2009-02-17 | 2010-02-16 | 비휘발성 반도체 메모리 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009033974A JP5330017B2 (ja) | 2009-02-17 | 2009-02-17 | 不揮発性半導体記憶装置、及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010192589A true JP2010192589A (ja) | 2010-09-02 |
JP5330017B2 JP5330017B2 (ja) | 2013-10-30 |
Family
ID=42559130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009033974A Active JP5330017B2 (ja) | 2009-02-17 | 2009-02-17 | 不揮発性半導体記憶装置、及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8680604B2 (ja) |
JP (1) | JP5330017B2 (ja) |
KR (1) | KR101127746B1 (ja) |
TW (1) | TWI406398B (ja) |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069603A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2012174892A (ja) * | 2011-02-22 | 2012-09-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2012186302A (ja) * | 2011-03-04 | 2012-09-27 | Micronics Internatl Co Ltd | 積層した接続レベルを有する集積回路装置用マスク数の低減法 |
JP2013004690A (ja) * | 2011-06-15 | 2013-01-07 | Toshiba Corp | 三次元半導体装置及びその製造方法 |
JP2013153127A (ja) * | 2012-01-24 | 2013-08-08 | Toshiba Corp | 記憶装置 |
JP2014022717A (ja) * | 2012-07-19 | 2014-02-03 | Micronics Internatl Co Ltd | 3次元積層icデバイスにおいて層間コネクターを形成する方法 |
JP2014027104A (ja) * | 2012-07-26 | 2014-02-06 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2014042029A (ja) * | 2012-08-22 | 2014-03-06 | Samsung Electronics Co Ltd | 3次元半導体装置 |
JP2014517530A (ja) * | 2011-06-02 | 2014-07-17 | マイクロン テクノロジー, インク. | 階段構造を含む装置およびその形成方法 |
JP2014522126A (ja) * | 2011-08-08 | 2014-08-28 | イルジン エルイーディー カンパニー リミテッド | 漏れ電流遮断効果に優れる窒化物半導体発光素子及びその製造方法 |
JP2015026674A (ja) * | 2013-07-25 | 2015-02-05 | 株式会社東芝 | 不揮発性記憶装置およびその製造方法 |
JP2015056434A (ja) * | 2013-09-10 | 2015-03-23 | 株式会社東芝 | 半導体記憶装置 |
JP2015525971A (ja) * | 2012-07-06 | 2015-09-07 | マイクロン テクノロジー, インク. | 少なくとも2個のマスクを使用する階段形成 |
JP2016082211A (ja) * | 2014-10-16 | 2016-05-16 | 旺宏電子股▲ふん▼有限公司 | コンタクト開口部のエッチングウインドウのためのlcモジュールレイアウト構成 |
US9646987B2 (en) | 2015-06-03 | 2017-05-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device and production method thereof |
JP2017518635A (ja) * | 2014-06-20 | 2017-07-06 | インテル・コーポレーション | 不揮発性メモリのためのアレイ貫通ルーティング |
WO2018051872A1 (ja) * | 2016-09-15 | 2018-03-22 | 株式会社 東芝 | 半導体記憶装置及びその製造方法 |
JP2018061010A (ja) * | 2016-09-21 | 2018-04-12 | マイクロン テクノロジー, インク. | 階段ステップ構造を含む半導体デバイス構造を形成する方法および関連する半導体デバイス |
JP2021523577A (ja) * | 2018-05-18 | 2021-09-02 | 長江存儲科技有限責任公司Yangtze Memory Technologies Co.,Ltd. | 3次元メモリデバイスにおける階段の形成 |
JP7433372B2 (ja) | 2022-05-12 | 2024-02-19 | 旺宏電子股▲ふん▼有限公司 | 3dメモリ構造およびその形成方法 |
US11961760B2 (en) | 2019-01-31 | 2024-04-16 | Yangtze Memory Technologies Co., Ltd. | Staircase formation in three-dimensional memory device |
Families Citing this family (79)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8541831B2 (en) * | 2008-12-03 | 2013-09-24 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method for fabricating the same |
JP5330017B2 (ja) | 2009-02-17 | 2013-10-30 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
JP5305980B2 (ja) * | 2009-02-25 | 2013-10-02 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
JP4982540B2 (ja) * | 2009-09-04 | 2012-07-25 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
JP5150665B2 (ja) * | 2010-03-03 | 2013-02-20 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5269022B2 (ja) | 2010-09-22 | 2013-08-21 | 株式会社東芝 | 半導体記憶装置 |
US8329051B2 (en) * | 2010-12-14 | 2012-12-11 | Lam Research Corporation | Method for forming stair-step structures |
US8860117B2 (en) * | 2011-04-28 | 2014-10-14 | Micron Technology, Inc. | Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods |
JP2013055136A (ja) | 2011-09-01 | 2013-03-21 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2013131580A (ja) * | 2011-12-20 | 2013-07-04 | Toshiba Corp | 半導体装置及びその製造方法 |
KR20130072522A (ko) * | 2011-12-22 | 2013-07-02 | 에스케이하이닉스 주식회사 | 3차원 불휘발성 메모리 소자 및 그 제조 방법 |
JP5912637B2 (ja) * | 2012-02-17 | 2016-04-27 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
JP2013187335A (ja) * | 2012-03-07 | 2013-09-19 | Toshiba Corp | 半導体装置及びその製造方法 |
US8964474B2 (en) | 2012-06-15 | 2015-02-24 | Micron Technology, Inc. | Architecture for 3-D NAND memory |
KR101981996B1 (ko) * | 2012-06-22 | 2019-05-27 | 에스케이하이닉스 주식회사 | 반도체 소자와 그 제조방법 |
KR20140008622A (ko) * | 2012-07-10 | 2014-01-22 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
KR101965602B1 (ko) * | 2012-10-16 | 2019-04-04 | 삼성전자주식회사 | 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치 |
KR101974352B1 (ko) * | 2012-12-07 | 2019-05-02 | 삼성전자주식회사 | 수직 셀을 갖는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자 |
KR20140075340A (ko) * | 2012-12-11 | 2014-06-19 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
US9165823B2 (en) * | 2013-01-08 | 2015-10-20 | Macronix International Co., Ltd. | 3D stacking semiconductor device and manufacturing method thereof |
TWI497690B (zh) * | 2013-01-11 | 2015-08-21 | Macronix Int Co Ltd | 三維堆疊半導體裝置及其製造方法 |
KR101986245B1 (ko) | 2013-01-17 | 2019-09-30 | 삼성전자주식회사 | 수직형 반도체 소자의 제조 방법 |
KR102046504B1 (ko) | 2013-01-17 | 2019-11-19 | 삼성전자주식회사 | 수직형 반도체 소자의 패드 구조물 및 배선 구조물 |
CN104051326B (zh) * | 2013-03-12 | 2017-09-29 | 旺宏电子股份有限公司 | 在衬底不同深度有接触着陆区的装置的形成方法及3‑d结构 |
JP2014183225A (ja) | 2013-03-19 | 2014-09-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9165937B2 (en) | 2013-07-01 | 2015-10-20 | Micron Technology, Inc. | Semiconductor devices including stair step structures, and related methods |
KR20150057147A (ko) | 2013-11-18 | 2015-05-28 | 삼성전자주식회사 | 메모리 장치 |
KR20150139357A (ko) | 2014-06-03 | 2015-12-11 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
KR20160013756A (ko) * | 2014-07-28 | 2016-02-05 | 에스케이하이닉스 주식회사 | 연결구조물, 반도체 장치 및 그 제조 방법 |
CN105762115B (zh) * | 2014-12-18 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 存储器件的形成方法 |
US9570392B2 (en) * | 2015-04-30 | 2017-02-14 | Kabushiki Kaisha Toshiba | Memory device and method for manufacturing the same |
US10199386B2 (en) | 2015-07-23 | 2019-02-05 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing same |
KR102378820B1 (ko) | 2015-08-07 | 2022-03-28 | 삼성전자주식회사 | 메모리 장치 |
US9659956B1 (en) * | 2016-01-06 | 2017-05-23 | Sandisk Technologies Llc | Three-dimensional memory device containing source select gate electrodes with enhanced electrical isolation |
US10049744B2 (en) | 2016-01-08 | 2018-08-14 | Samsung Electronics Co., Ltd. | Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same |
KR102664184B1 (ko) | 2016-01-15 | 2024-05-16 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
JP2017163114A (ja) * | 2016-03-11 | 2017-09-14 | 東芝メモリ株式会社 | 半導体記憶装置 |
US9853050B2 (en) * | 2016-03-14 | 2017-12-26 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing the same |
US9871054B2 (en) | 2016-04-15 | 2018-01-16 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing same |
US9679650B1 (en) | 2016-05-06 | 2017-06-13 | Micron Technology, Inc. | 3D NAND memory Z-decoder |
US10134752B2 (en) | 2016-06-22 | 2018-11-20 | Samsung Electronics Co., Ltd. | Memory device |
KR20180014984A (ko) | 2016-08-02 | 2018-02-12 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
JP2018026518A (ja) * | 2016-08-12 | 2018-02-15 | 東芝メモリ株式会社 | 半導体記憶装置 |
US10276585B2 (en) | 2016-08-12 | 2019-04-30 | Toshiba Memory Corporation | Semiconductor memory device |
KR102634947B1 (ko) | 2016-08-18 | 2024-02-07 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
US10332903B2 (en) * | 2016-12-19 | 2019-06-25 | Macronix International Co., Ltd. | Multi-layer structure and a method for manufacturing the same and a corresponding contact structure |
US10115730B1 (en) | 2017-06-19 | 2018-10-30 | Sandisk Technologies Llc | Three-dimensional memory device containing structurally reinforced pedestal channel portions and method of making thereof |
JP2019057642A (ja) | 2017-09-21 | 2019-04-11 | 東芝メモリ株式会社 | 半導体記憶装置 |
US10290647B2 (en) | 2017-09-26 | 2019-05-14 | Sandisk Technologies Llc | Three-dimensional memory device containing structurally reinforced pedestal channel portions and method of making the same |
KR102403732B1 (ko) * | 2017-11-07 | 2022-05-30 | 삼성전자주식회사 | 3차원 비휘발성 메모리 소자 |
US10256252B1 (en) | 2017-12-13 | 2019-04-09 | Sandisk Technologies Llc | Three-dimensional memory device containing structurally reinforced pedestal channel portions and methods of making the same |
US10734399B2 (en) * | 2017-12-29 | 2020-08-04 | Micron Technology, Inc. | Multi-gate string drivers having shared pillar structure |
US10546870B2 (en) | 2018-01-18 | 2020-01-28 | Sandisk Technologies Llc | Three-dimensional memory device containing offset column stairs and method of making the same |
US10269820B1 (en) | 2018-04-03 | 2019-04-23 | Sandisk Technologies Llc | Three-dimensional memory device containing different pedestal width support pillar structures and method of making the same |
US10804284B2 (en) * | 2018-04-11 | 2020-10-13 | Sandisk Technologies Llc | Three-dimensional memory device containing bidirectional taper staircases and methods of making the same |
JP2019201038A (ja) * | 2018-05-14 | 2019-11-21 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
KR102618492B1 (ko) * | 2018-05-18 | 2023-12-28 | 삼성전자주식회사 | 3차원 반도체 소자 |
JP2020043277A (ja) | 2018-09-13 | 2020-03-19 | キオクシア株式会社 | 半導体記憶装置 |
JP2020047806A (ja) * | 2018-09-20 | 2020-03-26 | キオクシア株式会社 | 半導体記憶装置 |
KR20200110052A (ko) | 2019-03-15 | 2020-09-23 | 에스케이하이닉스 주식회사 | 수직형 반도체장치 및 그 제조 방법 |
KR20200110072A (ko) | 2019-03-15 | 2020-09-23 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 제조방법 |
JP2020155494A (ja) * | 2019-03-18 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置 |
JP2020155492A (ja) * | 2019-03-18 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
US10847524B2 (en) | 2019-03-25 | 2020-11-24 | Sandisk Technologies Llc | Three-dimensional memory device having double-width staircase regions and methods of manufacturing the same |
KR20210010725A (ko) | 2019-07-18 | 2021-01-28 | 삼성전자주식회사 | 게이트 영역 및 절연 영역을 갖는 적층 구조물을 포함하는 반도체 소자 |
KR20210013790A (ko) | 2019-07-29 | 2021-02-08 | 삼성전자주식회사 | 반도체 메모리 장치 |
KR20210015422A (ko) * | 2019-08-02 | 2021-02-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
US11450381B2 (en) | 2019-08-21 | 2022-09-20 | Micron Technology, Inc. | Multi-deck memory device including buffer circuitry under array |
US11139237B2 (en) | 2019-08-22 | 2021-10-05 | Sandisk Technologies Llc | Three-dimensional memory device containing horizontal and vertical word line interconnections and methods of forming the same |
JP2021039965A (ja) * | 2019-08-30 | 2021-03-11 | キオクシア株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
JP2021040064A (ja) * | 2019-09-04 | 2021-03-11 | キオクシア株式会社 | 半導体記憶装置及びその製造方法 |
US11114459B2 (en) | 2019-11-06 | 2021-09-07 | Sandisk Technologies Llc | Three-dimensional memory device containing width-modulated connection strips and methods of forming the same |
KR20210073143A (ko) * | 2019-12-10 | 2021-06-18 | 삼성전자주식회사 | 반도체 소자 |
US11133252B2 (en) | 2020-02-05 | 2021-09-28 | Sandisk Technologies Llc | Three-dimensional memory device containing horizontal and vertical word line interconnections and methods of forming the same |
KR20210148745A (ko) | 2020-06-01 | 2021-12-08 | 삼성전자주식회사 | 수직형 메모리 소자를 구비한 집적회로 소자 |
US11404091B2 (en) | 2020-06-19 | 2022-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory array word line routing |
US11355516B2 (en) | 2020-07-16 | 2022-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three-dimensional memory device and method |
US11647634B2 (en) | 2020-07-16 | 2023-05-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three-dimensional memory device and method |
US11423966B2 (en) * | 2020-07-30 | 2022-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory array staircase structure |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05326952A (ja) * | 1992-05-21 | 1993-12-10 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH06338602A (ja) * | 1993-05-28 | 1994-12-06 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JPH08330586A (ja) * | 1995-05-26 | 1996-12-13 | Samsung Electron Co Ltd | バーチカルトランジスタ及びその製造方法 |
JP2007266143A (ja) * | 2006-03-27 | 2007-10-11 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2008072051A (ja) * | 2006-09-15 | 2008-03-27 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2008258458A (ja) * | 2007-04-06 | 2008-10-23 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2010093269A (ja) * | 2008-10-09 | 2010-04-22 | Samsung Electronics Co Ltd | 垂直型半導体装置及びその形成方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3679970B2 (ja) * | 2000-03-28 | 2005-08-03 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
KR100674952B1 (ko) * | 2005-02-05 | 2007-01-26 | 삼성전자주식회사 | 3차원 플래쉬 메모리 소자 및 그 제조방법 |
JP4945248B2 (ja) * | 2007-01-05 | 2012-06-06 | 株式会社東芝 | メモリシステム、半導体記憶装置及びその駆動方法 |
JP5330017B2 (ja) | 2009-02-17 | 2013-10-30 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
-
2009
- 2009-02-17 JP JP2009033974A patent/JP5330017B2/ja active Active
-
2010
- 2010-02-08 TW TW099103786A patent/TWI406398B/zh active
- 2010-02-16 US US12/706,195 patent/US8680604B2/en active Active
- 2010-02-16 KR KR1020100013777A patent/KR101127746B1/ko active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05326952A (ja) * | 1992-05-21 | 1993-12-10 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH06338602A (ja) * | 1993-05-28 | 1994-12-06 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JPH08330586A (ja) * | 1995-05-26 | 1996-12-13 | Samsung Electron Co Ltd | バーチカルトランジスタ及びその製造方法 |
JP2007266143A (ja) * | 2006-03-27 | 2007-10-11 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2008072051A (ja) * | 2006-09-15 | 2008-03-27 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2008258458A (ja) * | 2007-04-06 | 2008-10-23 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2010093269A (ja) * | 2008-10-09 | 2010-04-22 | Samsung Electronics Co Ltd | 垂直型半導体装置及びその形成方法 |
Cited By (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069603A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2012174892A (ja) * | 2011-02-22 | 2012-09-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2012186302A (ja) * | 2011-03-04 | 2012-09-27 | Micronics Internatl Co Ltd | 積層した接続レベルを有する集積回路装置用マスク数の低減法 |
US10910310B2 (en) | 2011-06-02 | 2021-02-02 | Micron Technology, Inc. | Methods of forming semiconductor devices |
US9466531B2 (en) | 2011-06-02 | 2016-10-11 | Micron Technology, Inc. | Apparatuses including stair-step structures and methods of forming the same |
US10325847B2 (en) | 2011-06-02 | 2019-06-18 | Micron Technology, Inc. | Semiconductor devices including stair-step structures |
US9870990B2 (en) | 2011-06-02 | 2018-01-16 | Micron Technology, Inc. | Apparatuses including stair-step structures and methods of forming the same |
US8999844B2 (en) | 2011-06-02 | 2015-04-07 | Micron Technology, Inc. | Apparatuses including stair-step structures and methods of forming the same |
JP2014517530A (ja) * | 2011-06-02 | 2014-07-17 | マイクロン テクノロジー, インク. | 階段構造を含む装置およびその形成方法 |
JP2013004690A (ja) * | 2011-06-15 | 2013-01-07 | Toshiba Corp | 三次元半導体装置及びその製造方法 |
JP2014522126A (ja) * | 2011-08-08 | 2014-08-28 | イルジン エルイーディー カンパニー リミテッド | 漏れ電流遮断効果に優れる窒化物半導体発光素子及びその製造方法 |
US10026781B2 (en) | 2012-01-24 | 2018-07-17 | Toshiba Memory Corporation | Memory device |
US9673389B2 (en) | 2012-01-24 | 2017-06-06 | Kabushiki Kaisha Toshiba | Memory device |
JP2013153127A (ja) * | 2012-01-24 | 2013-08-08 | Toshiba Corp | 記憶装置 |
US11011580B2 (en) | 2012-01-24 | 2021-05-18 | Toshiba Memory Corporation | Memory device |
KR20170000398A (ko) * | 2012-07-06 | 2017-01-02 | 마이크론 테크놀로지, 인크 | 적어도 2개의 마스크를 이용한 스테어 스텝 형성 |
JP2015525971A (ja) * | 2012-07-06 | 2015-09-07 | マイクロン テクノロジー, インク. | 少なくとも2個のマスクを使用する階段形成 |
US9508591B2 (en) | 2012-07-06 | 2016-11-29 | Micron Technology, Inc. | Stair step formation using at least two masks |
US11393716B2 (en) | 2012-07-06 | 2022-07-19 | Micron Technology, Inc. | Devices including stair step structures, and related apparatuses and memory devices |
US10748811B2 (en) | 2012-07-06 | 2020-08-18 | Micron Technology, Inc. | Memory devices and related methods |
KR101990190B1 (ko) | 2012-07-06 | 2019-09-24 | 마이크론 테크놀로지, 인크 | 적어도 2개의 마스크를 이용한 스테어 스텝 형성 |
US9870941B2 (en) | 2012-07-06 | 2018-01-16 | Micron Technology, Inc. | Stair step formation using at least two masks |
US10269626B2 (en) | 2012-07-06 | 2019-04-23 | Micron Technology, Inc. | Stair step formation using at least two masks |
JP2014022717A (ja) * | 2012-07-19 | 2014-02-03 | Micronics Internatl Co Ltd | 3次元積層icデバイスにおいて層間コネクターを形成する方法 |
JP2014027104A (ja) * | 2012-07-26 | 2014-02-06 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2014042029A (ja) * | 2012-08-22 | 2014-03-06 | Samsung Electronics Co Ltd | 3次元半導体装置 |
JP2015026674A (ja) * | 2013-07-25 | 2015-02-05 | 株式会社東芝 | 不揮発性記憶装置およびその製造方法 |
JP2015056434A (ja) * | 2013-09-10 | 2015-03-23 | 株式会社東芝 | 半導体記憶装置 |
JP2017518635A (ja) * | 2014-06-20 | 2017-07-06 | インテル・コーポレーション | 不揮発性メモリのためのアレイ貫通ルーティング |
JP2016082211A (ja) * | 2014-10-16 | 2016-05-16 | 旺宏電子股▲ふん▼有限公司 | コンタクト開口部のエッチングウインドウのためのlcモジュールレイアウト構成 |
CN105826317A (zh) * | 2014-10-16 | 2016-08-03 | 旺宏电子股份有限公司 | 三维半导体存储器结构及相应的方法与装置 |
US9646987B2 (en) | 2015-06-03 | 2017-05-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device and production method thereof |
WO2018051872A1 (ja) * | 2016-09-15 | 2018-03-22 | 株式会社 東芝 | 半導体記憶装置及びその製造方法 |
US10504838B2 (en) | 2016-09-21 | 2019-12-10 | Micron Technology, Inc. | Methods of forming a semiconductor device structure including a stair step structure |
JP2018061010A (ja) * | 2016-09-21 | 2018-04-12 | マイクロン テクノロジー, インク. | 階段ステップ構造を含む半導体デバイス構造を形成する方法および関連する半導体デバイス |
US11508742B2 (en) | 2016-09-21 | 2022-11-22 | Micron Technology, Inc. | Devices including stair step structures adjacent substantially planar, vertically extending surfaces of a stack structure |
JP2021523577A (ja) * | 2018-05-18 | 2021-09-02 | 長江存儲科技有限責任公司Yangtze Memory Technologies Co.,Ltd. | 3次元メモリデバイスにおける階段の形成 |
JP7089067B2 (ja) | 2018-05-18 | 2022-06-21 | 長江存儲科技有限責任公司 | 3次元メモリデバイスおよびその形成方法 |
US11997851B2 (en) | 2018-05-18 | 2024-05-28 | Yangtze Memory Technologies Co., Ltd. | Staircase formation in three-dimensional memory device |
US11961760B2 (en) | 2019-01-31 | 2024-04-16 | Yangtze Memory Technologies Co., Ltd. | Staircase formation in three-dimensional memory device |
JP7433372B2 (ja) | 2022-05-12 | 2024-02-19 | 旺宏電子股▲ふん▼有限公司 | 3dメモリ構造およびその形成方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20100094386A (ko) | 2010-08-26 |
US20100207186A1 (en) | 2010-08-19 |
TW201032326A (en) | 2010-09-01 |
TWI406398B (zh) | 2013-08-21 |
JP5330017B2 (ja) | 2013-10-30 |
US8680604B2 (en) | 2014-03-25 |
KR101127746B1 (ko) | 2012-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5330017B2 (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
US9576973B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5305980B2 (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
CN106992180B (zh) | 半导体装置 | |
US9640549B2 (en) | Vertical memory device with gate lines at the same level connected | |
JP2011142276A (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
JP4455615B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US20140027838A1 (en) | Semiconductor device and method for manufacturing the same | |
US20210043640A1 (en) | Semiconductor memory device | |
TWI755748B (zh) | 半導體記憶裝置 | |
JP2010027870A (ja) | 半導体記憶装置及びその製造方法 | |
JP2009267243A (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
JP2009224612A (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
US10002946B2 (en) | Method of manufacturing a semiconductor device | |
JP2010147125A (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
WO2016178263A1 (ja) | 半導体記憶装置 | |
US20130248975A1 (en) | Non-volatile semiconductor memory device and its manufacturing method | |
US9455271B1 (en) | Semiconductor memory device and method of manufacturing semiconductor memory device and method of layouting auxiliary pattern | |
US20220223607A1 (en) | Semiconductor memory device | |
KR20170010626A (ko) | 반도체 장치 및 그 제조방법 | |
TWI594377B (zh) | 記憶裝置及其製造方法 | |
US9589974B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110301 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20130221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130725 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5330017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |