JP2009267243A - 不揮発性半導体記憶装置、及びその製造方法 - Google Patents

不揮発性半導体記憶装置、及びその製造方法 Download PDF

Info

Publication number
JP2009267243A
JP2009267243A JP2008117508A JP2008117508A JP2009267243A JP 2009267243 A JP2009267243 A JP 2009267243A JP 2008117508 A JP2008117508 A JP 2008117508A JP 2008117508 A JP2008117508 A JP 2008117508A JP 2009267243 A JP2009267243 A JP 2009267243A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
dummy
memory
conductive layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008117508A
Other languages
English (en)
Other versions
JP5253875B2 (ja
Inventor
Hiroyasu Tanaka
啓安 田中
Hideaki Aochi
英明 青地
Ryuta Katsumata
竜太 勝又
Takashi Kito
傑 鬼頭
Yoshiaki Fukuzumi
嘉晃 福住
Masaru Kito
大 木藤
Yasuyuki Matsuoka
泰之 松岡
Yosuke Komori
陽介 小森
Megumi Ishizuki
恵 石月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008117508A priority Critical patent/JP5253875B2/ja
Priority to US12/408,249 priority patent/US8178917B2/en
Publication of JP2009267243A publication Critical patent/JP2009267243A/ja
Application granted granted Critical
Publication of JP5253875B2 publication Critical patent/JP5253875B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Abstract

【課題】占有面積を縮小した不揮発性半導体記憶装置、製造方法を提供する。
【解決手段】不揮発性半導体記憶装置１００は、メモリセルトランジスタ層３０、第２ＣＭＰ用ダミー層７０を備える。メモリセルトランジスタ層３０は、半導体基板Ｂａに平行で且つ積層された第１〜第４ワード線導電層と３２ａ〜３２ｄ、メモリ保護絶縁層３４を備える。第１〜第４ワード線導電層３２ａ〜３２ｄの端部は、ロウ方向にて階段状に形成されている。第２ＣＭＰ用ダミー層７０は、半導体基板Ｂａに平行で且つ積層されて第１〜第４ワード線導電層３２ａ〜３２ｄと同層に形成されたダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、ダミーメモリ保護絶縁層７４を備える。ダミー第１〜第４ワード線導電層７２ａ〜７２ｄの端部は、配線領域Ａｒにて半導体基板Ｂａに対して略垂直方向に延びる直線に沿って揃うように形成されている。
【選択図】図４

Description

本発明は、電気的にデータの書き換えが可能な不揮発性半導体記憶装置、及びその製造方法に関する。
従来、シリコン基板上の２次元平面内に素子を集積して、ＬＳＩが形成されてきた。メモリの記憶容量を増加させるには、一素子の寸法を小さくする（微細化する）方法があるが、近年その微細化もコスト的、技術的に困難なものになってきた。微細化のためにはフォトリソグラフィの技術向上が必要であるが、例えば、現在のＡｒＦ液浸露光技術では４０ｎｍ付近のルールが解像限界となっており、更なる微細化のためにはＥＵＶ露光機の導入が必要である。しかし、ＥＵＶ露光機はコスト高であり、コストを考えた場合には現実的ではない。また、仮に微細化が達成されたとしても、駆動電圧などがスケーリングされない限り、素子間の耐圧など物理的な限界点を迎える事が予想される。つまり、デバイスとしての動作が困難になる可能性が高い。
そこで、近年、メモリの集積度を高めるために、メモリセルを３次元的に配置した半導体記憶装置が多数提案されている（特許文献１乃至３参照）。
メモリセルを３次元的に配置した従来の半導体記憶装置の一つに、円柱型構造のトランジスタを用いた半導体記憶装置がある（特許文献１乃至３）。円柱型構造のトランジスタを用いた半導体記憶装置においては、ゲート電極となる多層に積層された積層導電層、及びピラー状の柱状半導体が設けられる。柱状半導体は、トランジスタのチャネル（ボディ）部として機能する。柱状半導体の周りには、電荷を蓄積可能なメモリゲート絶縁層が設けられる。これら積層導電層、柱状半導体、メモリゲート絶縁層を含む構成は、メモリストリングスと呼ばれる。
上記メモリストリングスを形成する工程においては、複数回の化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）が行なわれる。このＣＭＰにおいては、基板上にメモリ層、及びＣＭＰ用ダミー層が設けられる。メモリ層は、ＣＭＰ処理により平坦化を望む領域である。ＣＭＰ用ダミー層は、ＣＭＰによるメモリ層の平坦化に際して、メモリ層の研磨面を所望の面に平行とするために用いられるストッパーとして機能する層である。
上記メモリ層及びＣＭＰ用ダミー層共に、その占有面積の縮小が望まれている。つまり、半導体記憶装置全体として、その占有面積の縮小が望まれている。
特開２００７−２６６１４３号 米国特許第５５９９７２４号 米国特許第５７０７８８５号
本発明は、占有面積を縮小した不揮発性半導体記憶装置、及びその製造方法を提供する。
本発明の一態様に係る不揮発性半導体記憶装置は、電気的に書き換え可能であり且つ直列接続された複数のメモリセルとして機能する第１の層、及び当該第１の層の周辺に設けられた第２の層を備え、前記第１の層は、基板に対して平行に延びると共に前記基板に垂直な方向に積層された複数の第１導電層と、前記複数の第１導電層の上層に形成された第１絶縁層と、当該複数の第１導電層を貫通するように形成された第１半導体層と、前記第１導電層と前記第１半導体層との間に形成され且つ電荷を蓄積可能に構成された電荷蓄積層とを備え、前記第１導電層の端部は、第１方向にて階段状に形成され、前記第２の層は、前記基板に対して平行に延びると共に前記基板に垂直な方向に積層されて前記複数の第１導電層とそれぞれ同層に形成された複数の第２導電層と、前記複数の第２導電層の上層に形成された第２絶縁層とを備え、前記第２導電層の端部は、所定領域にて前記基板に対して略垂直方向に延びる直線に沿って揃うように形成されていることを特徴とする。
本発明の一態様に係る不揮発性半導体記憶装置の製造方法は、電気的に書き換え可能であり且つ直列接続された複数のメモリセルを有する不揮発性半導体記憶装置の製造方法であって、基板に平行に延びる導電層を複数層に亘って前記基板上に積層させるように形成する工程と、前記複数層の導電層の上層に絶縁層を形成する工程と、第１の領域の第１方向の端部にて前記複数の導電層を階段状に加工する工程と、前記第１の領域と異なる第２の領域の所定領域にて前記複数の導電層を貫通する第１の貫通孔を形成する工程と、当該第１の貫通孔内に絶縁層を形成する工程と、前記第１の貫通孔内の絶縁層を貫通する第２の貫通孔を形成する工程と、前記第２の貫通孔を埋めるように導電層を形成する工程とを備えることを特徴とする。
本発明は、占有面積を縮小した不揮発性半導体記憶装置、及びその製造方法を提供することが可能となる。
以下、図面を参照して、本発明に係る不揮発性半導体記憶装置の実施形態について説明する。
［第１実施形態］
（第１実施形態に係る不揮発性半導体記憶装置１００の構成）
図１は、本発明の第１実施形態に係る不揮発性半導体記憶装置１００の概略図を示す。図１に示すように、実施形態に係る不揮発性半導体記憶装置１００は、主として、メモリトランジスタ領域（第１の領域）１２、ワード線駆動回路１３、ソース側選択ゲート線（ＳＧＳ）駆動回路１４、ドレイン側選択ゲート線（ＳＧＤ）駆動回路１５、センスアンプ１６を有する。メモリトランジスタ領域１２は、データを記憶するメモリトランジスタを有する。ワード線駆動回路１３は、ワード線ＷＬにかける電圧を制御する。ソース側選択ゲート線（ＳＧＳ）駆動回路１４は、ソース側選択ゲート線ＳＧＳにかける電圧を制御する。ドレイン側選択ゲート線（ＳＧＤ）駆動回路１５は、ドレイン側選択ゲート線ＳＧＤにかける電圧を制御する。センスアンプ１６は、メモリトランジスタから読み出した電位を増幅する。なお、上記の他、実施形態に係る不揮発性半導体記憶装置１００は、ビット線ＢＬにかける電圧を制御するビット線駆動回路、ソース線ＳＬにかける電圧を制御するソース線駆動回路を有する（図示略）。
また、図１に示すように、第１実施形態に係る不揮発性半導体記憶装置１００において、メモリトランジスタ領域１２を構成するメモリトランジスタは、半導体層を複数積層することによって形成されている。また、図１に示すとおり各層のワード線ＷＬは、水平方向において２次元的に広がりを有するように形成されている。各層のワード線ＷＬは、それぞれ同一層からなる板状の平面構造となっている。
図２は、第１実施形態に係る不揮発性半導体記憶装置１００のメモリトランジスタ領域１２の一部の概略斜視図である。実施形態においては、メモリトランジスタ領域１２は、メモリトランジスタＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎ、ソース側選択トランジスタＳＳＴｒｍｎ及びドレイン側選択トランジスタＳＤＴｒｍｎからなるメモリストリングスＭＳをｍ×ｎ個（ｍ、ｎは自然数）を有している。図２においては、ｍ＝３、ｎ＝４の一例を示している。
各メモリストリングスＭＳのメモリトランジスタＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎのゲートに接続されているワード線ＷＬ１〜ＷＬ４は、それぞれ同一の導電膜によって形成されており、それぞれ共通である。即ち、各メモリストリングスＭＳのメモリトランジスタＭＴｒ１ｍｎのゲートの全てがワード線ＷＬ１に接続されている。また、各メモリストリングスＭＳのメモリトランジスタＭＴｒ２ｍｎのゲートの全てがワード線ＷＬ２に接続されている。また、各メモリストリングスＭＳのメモリトランジスタＭＴｒ３ｍｎのゲートの全てがワード線ＷＬ３に接続されている。また、各メモリストリングスＭＳのメモリトランジスタＭＴｒ４ｍｎのゲートの全てがワード線ＷＬ４に接続されている。実施形態に係る不揮発性半導体記憶装置１００においては、図１及び図２に示すように、ワード線ＷＬ１〜ＷＬ４は、それぞれ、半導体基板Ｂａと平行な水平方向において２次元的に広がりを有するように形成されている。また、ワード線ＷＬ１〜ＷＬ４は、それぞれ、メモリストリングスＭＳに略垂直に配置されている。また、ワード線ＷＬ１〜ＷＬ４のロウ方向の端部は、階段状に形成されている。ここで、ロウ方向は、垂直方向に直交する方向であり、カラム方向は、垂直方向及びロウ方向に直交する方向である。
各メモリストリングスＭＳは、半導体基板ＢａのＰ−ｗｅｌｌ領域Ｂａ１に形成されたｎ＋領域（後述するＢａ２）の上に柱状の柱状半導体ＣＬｍｎ（図２に示す場合、ｍ＝１〜３、ｎ＝１〜４）を有している。各柱状半導体ＣＬｍｎは、半導体基板Ｂａから垂直方向に形成されており、半導体基板Ｂａ及びワード線ＷＬ１〜ＷＬ４の面上においてマトリクス状になるように配置されている。つまり、メモリストリングスＭＳも、柱状半導体ＣＬｍｎに垂直な面内にマトリクス状に配置されている。なお、この柱状半導体ＣＬｍｎは、円柱状であっても、角柱状であってもよい。また、柱状半導体ＣＬｍｎとは、段々形状を有する柱状の半導体を含む。
また、図２に示すように、メモリストリングスＭＳの上方には、柱状半導体ＣＬｍｎと絶縁膜（図示せず）を介し接してドレイン側選択トランジスタＳＤＴｒｍｎを構成する矩形板状のドレイン側選択ゲート線ＳＧＤ（図２に示す場合、ＳＧＤ１〜ＳＧＤ４）が設けられている。各ドレイン側選択ゲート線ＳＧＤは、互いに絶縁分離され、ワード線ＷＬ１〜ＷＬ４とは異なり、ロウ方向に延びカラム方向に繰り返し設けられたライン状に形成されている。また、ドレイン側選択ゲート線ＳＧＤのカラム方向の中心を貫通して、柱状半導体ＣＬｍｎが設けられている。
また、図２に示すように、メモリストリングスＭＳの下方には、柱状半導体ＣＬｍｎと絶縁膜（図示せず）を介し接してソース側選択トランジスタＳＳＴｒｍｎを構成するソース側選択ゲート線ＳＧＳが設けられている。ソース側選択ゲート線ＳＧＳは、ワード線ＷＬ１〜ＷＬ４と同様に水平方向において２次元的に広がりを有するように形成されている。なお、ソース側選択ゲート線ＳＧＳは、図２に示すような構造の他、ロウ方向に延び且つカラム方向に繰り返し設けられた短冊状であってもよい。
次に、図２及び図３を参照して、第１実施形態におけるメモリストリングスＭＳにより構成される回路構成及びその動作を説明する。図３は、実施形態における一つのメモリストリングスＭＳの回路図である。
図２及び図３に示すように、第１実施形態において、メモリストリングスＭＳは、４つのメモリトランジスタＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎ並びにソース側選択トランジスタＳＳＴｒｍ及びドレイン側選択トランジスタＳＤＴｒｍｎを有している。これら４つのメモリトランジスタＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎ並びにソース側選択トランジスタＳＳＴｒｍｎ及びドレイン側選択トランジスタＳＤＴｒｍｎは、それぞれ直列に接続されている（図３参照）。実施形態のメモリストリングスＭＳにおいては、半導体基板Ｂａ上のＰ−型領域（Ｐ−Ｗｅｌｌ領域）Ｂａ１に形成されたｎ＋領域に柱状半導体ＣＬｍｎが形成されている。
また、ソース側選択トランジスタＳＳＴｒｍｎのソースにはソース線ＳＬ（半導体基板ＢａのＰ−ｗｅｌｌ領域Ｂａ１に形成されたｎ＋領域）が接続されている。また、ドレイン側選択トランジスタＳＤＴｒｍｎのドレインにはビット線ＢＬが接続されている。
各メモリトランジスタＭＴｒｍｎは、柱状半導体ＣＬｍｎ、その柱状半導体ＣＬｍｎを取り囲むように形成された電荷蓄積層、その電荷蓄積層を取り囲むように形成されたワード線ＷＬを有する。ワード線ＷＬは、メモリトランジスタＭＴｒｍｎの制御ゲート電極として機能する。
上記構成を有する不揮発性半導体記憶装置１００においては、ビット線ＢＬ１〜ＢＬ３、ドレイン側選択ゲート線ＳＧＤ、ワード線ＷＬ１〜ＷＬ４、ソース側選択ゲート線ＳＧＳ、ソース線ＳＬの電圧は、ビット線駆動回路（図示略）、ドレイン側選択ゲート線駆動回路１５、ワード線駆動回路１３、ソース側選択ゲート線駆動回路１４、ソース線駆動回路（図示略）によって制御される。すなわち、所定のメモリトランジスタＭＴｒｍｎの電荷蓄積層の電荷を制御することによって、データの読み出し、書き込み、消去を実行する。
（第１実施形態に係る不揮発性半導体記憶装置１００の具体的構成）
次に、図４を参照して、第１実施形態に係る不揮発性半導体記憶装置１００の更に具体的構成を説明する。図４は、第１実施形態に係る不揮発性半導体記憶装置のロウ方向の断面図である。図４に示すように、不揮発性半導体記憶装置１００は、上述したメモリトランジスタ領域１２、及びそのメモリトランジスタ領域１２の周辺に設けられた周辺領域（第２の領域）Ｐｈを有する。
メモリトランジスタ領域１２は、半導体基板Ｂａ上に、順次、ソース側選択トランジスタ層２０、メモリトランジスタ層（第１の層）３０、及びドレイン側選択トランジスタ層４０を有する。ソース側選択トランジスタ層２０、メモリトランジスタ層３０、及びドレイン側選択トランジスタ層４０は、メモリストリングスＭＳを構成する。
ソース側選択トランジスタ層２０は、ソース側選択トランジスタＳＳＴｒｍｎとして機能する。メモリトランジスタ層３０は、メモリトランジスタＭＴｒｍｎとして機能する。メモリトランジスタ層３０は、電気的に書き換え可能であり且つ直列に接続された複数のメモリセルとして機能する。ドレイン側選択トランジスタ層４０は、ドレイン側選択トランジスタＳＤＴｒｍｎとして機能する。
周辺領域Ｐｈは、第１ＣＭＰ用ダミー層６０、及び第２ＣＭＰ用ダミー層（第２の層）７０を有する。第１ＣＭＰ用ダミー層６０は、ＣＭＰによるソース側選択トランジスタ層２０の平坦化に際して、ソース側選択トランジスタ層２０の研磨面を所望の面に平行とするために用いられる層である。第２ＣＭＰ用ダミー層７０は、ＣＭＰによるメモリトランジスタ層３０の平坦化に際して、メモリトランジスタ層３０の研磨面を所望の面に平行とするために用いられる層である。
先ず、メモリトランジスタ領域１２の構成（ソース側選択トランジスタ層２０、メモリトランジスタ層３０、及びドレイン側選択トランジスタ層４０）について説明する。
メモリトランジスタ領域１２において、半導体基板Ｂａ上には、Ｐ−型領域（Ｐ−Ｗｅｌｌ領域）Ｂａ１が形成されている。また、Ｐ−型領域Ｂａ１上には、ｎ＋領域（ソース線領域）Ｂａ２が形成されている。
ソース側選択トランジスタ層２０は、半導体基板Ｂａ２上に順次積層された、ソース側第１絶縁層２１、ソース側導電層２２、ソース側第２絶縁層２３、及びソース側分離絶縁層２４を有する。
ソース側第１絶縁層２１、ソース側導電層２２、ソース側第２絶縁層２３、及びソース側分離絶縁層２４は、半導体基板Ｂａと平行な水平方向においてメモリトランジスタ領域１２にて２次元的に広がりを有するように形成されている。ソース側第１絶縁層２１、ソース側導電層２２、ソース側第２絶縁層２３、及びソース側分離絶縁層２４は、メモリトランジスタ領域１２内の所定領域（消去単位）毎に分断され、それらのロウ方向及びカラム方向の端部には、側壁絶縁層２５が形成されている。また、半導体基板Ｂａ上からソース側分離絶縁層２４の上面に達するまで、層間絶縁層２６が設けられている。
ソース側第１絶縁層２１、及びソース側第２絶縁層２３は、酸化シリコン（ＳｉＯ２）にて構成されている。ソース側導電層２２は、Ｐ＋型のポリシリコン（ｐ−Ｓｉ）にて構成されている。ソース側分離絶縁層２４は、窒化シリコン（ＳｉＮ）にて構成されている。側壁絶縁層２５、及び層間絶縁層２６は、酸化シリコン（ＳｉＯ２）にて構成されている。
また、ソース側分離絶縁層２４、ソース側第２絶縁層２３、ソース側導電層２２、及びソース側第１絶縁層２１を貫通するようにソース側ホール２７が形成されている。ソース側ホール２７に面する側壁には、順次、ソース側ゲート絶縁層２８、ソース側柱状半導体層２９が設けられている。
ソース側ゲート絶縁層２８は、酸化シリコン（ＳｉＯ２）にて形成されている。ソース側柱状半導体層２９は、ポリシリコン（ｐ−Ｓｉ）にて形成されている。
なお、上記ソース側選択トランジスタ２０の構成において、ソース側導電層２２の構成を換言すると、ソース側導電層２２は、ソース側柱状半導体層２９と共にソース側ゲート絶縁層２８を挟むように形成されている。
また、ソース側選択トランジスタ層２０において、ソース側導電層２２が、ソース側選択ゲート線ＳＧＳとして機能する。また、ソース側導電層２２が、ソース側選択トランジスタＳＳＴｒｍｎの制御ゲートとして機能する。
メモリトランジスタ層３０は、ソース側分離絶縁層２４の上方及び層間絶縁層２６の上方に設けられた第１〜第５ワード線間絶縁層３１ａ〜３１ｅと、第１〜第５ワード線間絶縁層３１ａ〜３１ｅの上下間に設けられた第１〜第４ワード線導電層３２ａ〜３２ｄ（複数の第１導電層）と、第５ワード線間絶縁層３１ｅ上に順次積層されたメモリ分離絶縁層３３及びメモリ保護絶縁層（第１絶縁層）３４を有する。
第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、及びメモリ分離絶縁層３３は、ロウ方向及びカラム方向においてメモリトランジスタ領域１２にて２次元的に広がりを有するように形成されている。第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、及びメモリ分離絶縁層３３は、図４の符号「Ｓｔａ１」に示すように、ロウ方向の端部で階段状に形成されている。メモリ保護絶縁層３４は、第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、及びメモリ分離絶縁層３３のロウ方向の端部及びカラム方向の端部を覆うように、それら第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、及びメモリ分離絶縁層３３に亘って連続して形成されている。また、第１ワード線間絶縁層３１ａの上面に形成されたメモリ保護絶縁層３４の上面から、メモリ分離絶縁層３３の上面に形成されたメモリ保護絶縁層３４の上面まで、層間絶縁層３５が形成されている。
第１〜第５ワード線間絶縁層３１ａ〜３１ｅは、酸化シリコン（ＳｉＯ２）にて構成されている。第１〜第４ワード線導電層３２ａ〜３２ｄは、Ｐ＋型のポリシリコン（ｐ−Ｓｉ）にて構成されている。メモリ分離絶縁層３３、及びメモリ保護絶縁層３４は、窒化シリコン（ＳｉＮ）にて構成されている。層間絶縁層３５は、酸化シリコン（ＳｉＯ２）にて構成されている。
また、メモリトランジスタ層３０において、メモリ分離絶縁層３３、第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、及び第１〜第４ワード線導電層３２ａ〜３２ｄを貫通するようにメモリホール３６が形成されている。メモリホール３６は、ソース側ホール２７と整合する位置に設けられている。メモリホール３６内の側壁には、順次、メモリゲート絶縁層３７、及びメモリ柱状半導体層（第１半導体層）３８が設けられている。
メモリゲート絶縁層３７は、図５に示すように構成されている。図５は、図４に示すメモリトランジスタ層３０の拡大図である。図５に示すように、メモリゲート絶縁層３７は、メモリ柱状半導体層３８の側壁から、順次、トンネル絶縁層３７ａ、電荷を蓄積する電荷蓄積層３７ｂ、及びブロック絶縁層３７ｃを有する。
トンネル絶縁層３７ａ、及びブロック絶縁層３７ｃは、酸化シリコン（ＳｉＯ２）にて形成されている。電荷蓄積層３７ｂは、窒化シリコン（ＳｉＮ）にて形成されている。メモリ柱状半導体層３８は、ポリシリコン（ｐ−Ｓｉ）にて構成されている。また、メモリ柱状半導体層３８は、その上部をＮ＋型のポリシリコンにて構成されたものであってもよい。
なお、上記メモリトランジスタ３０において、第１〜第４ワード線導電層３２ａ〜３２ｄの構成を換言すると、第１〜第４ワード線導電層３２ａ〜３２ｄは、メモリ柱状半導体層３８と共にトンネル絶縁層３７ａ、電荷蓄積層３７ｂ及びブロック絶縁層３７ｃを挟むように形成されている。また、メモリ柱状半導体層３８は、ソース側柱状半導体層２９の上面、及び後述するドレイン側柱状半導体層４８の下面に接するように形成されている。
また、メモリトランジスタ層３０において、第１〜第４ワード線導電層３２ａ〜３２ｄが、ワード線ＷＬ１〜ＷＬ４として機能する。また、第１〜第４ワード線導電層３２ａ〜３２ｄが、メモリトランジスタＭＴｒｍｎの制御ゲートとして機能する。
ドレイン側選択トランジスタ層４０は、メモリ保護絶縁層３４上に順次積層されたドレイン側第１絶縁層４１、ドレイン側導電層４２、ドレイン側第２絶縁層４３、及びドレイン側分離絶縁層４４を有する。
ドレイン側第１絶縁層４１、ドレイン側導電層４２、ドレイン側第２絶縁層４３、及びドレイン側分離絶縁層４４は、メモリ柱状半導体層３８の上部に整合する位置に設けられ且つロウ方向に延びカラム方向に繰り返し設けられたライン状に形成されている。また、層間絶縁層３５の上面及びメモリ保護絶縁層３４の上面から、ドレイン側分離絶縁層４４の上方の所定高さまで層間絶縁層４５が形成されている。
ドレイン側第１絶縁層４１及びドレイン側第２絶縁層４３は、酸化シリコン（ＳｉＯ２）にて形成されている。ドレイン側導電層４２は、Ｐ＋型のポリシリコン（ｐ−Ｓｉ）にて形成されている。ドレイン側分離絶縁層４４は、窒化シリコン（ＳｉＮ）にて形成されている。層間絶縁層４５は、酸化シリコン（ＳｉＯ２）にて形成されている。
また、ドレイン側選択トランジスタ層４０において、ドレイン側分離絶縁層４４、ドレイン側第２絶縁層４３、ドレイン側導電層４２、ドレイン側第１絶縁層４１及び、メモリ保護絶縁層３４を貫通するようにドレイン側ホール４６が形成されている。ドレイン側ホール４６は、メモリホール３６と整合する位置に設けられている。ドレイン側ホール４６に面する側壁には、順次、ドレイン側ゲート絶縁層４７、及びドレイン側柱状半導体層４８が設けられている。
ドレイン側ゲート絶縁層４７は、酸化シリコン（ＳｉＯ２）にて形成されている。ドレイン側柱状半導体層４８は、ポリシリコン（ｐ−Ｓｉ）にて形成されている。また、ドレイン側柱状半導体層４８の上部は、Ｎ＋型ポリシリコンにて構成されている。
なお、上記ドレイン側選択トランジスタ４０の構成において、ドレイン側導電層４２の構成を換言すると、ドレイン側導電層４２は、ドレイン側柱状半導体層４８と共にドレイン側ゲート絶縁層４７を挟むように形成されている。また、ドレイン側柱状半導体層４８は、メモリ柱状半導体層３８の上面に接するように形成されている。
また、ドレイン側選択トランジスタ４０において、ドレイン側導電層４２が、ドレイン側選択ゲート線ＳＧＤとして機能する。また、ドレイン側導電層４２が、ドレイン側選択トランジスタＳＤＴｒｍｎの制御ゲートとして機能する。
さらに、上記ソース側選択トランジスタ層２０、メモリトランジスタ層３０、及びドレイン側選択トランジスタ層４０においては、上面からコンタクトホール５１ａ〜５１ｈが形成されている。
コンタクトホール５１ａは、上面からｎ＋領域Ｂａ２に達するように形成されている。コンタクトホール５１ｂは、ソース側導電層２２の上面に達するように形成されている。コンタクトホール５１ｃ〜５１ｆは、第１〜第４ワード線導電層３２ａ〜３２ｄの上面に達するように形成されている。コンタクトホール５１ｇは、ドレイン側導電層４２の上面に達するように形成されている。コンタクトホール５１ｈは、ドレイン側柱状半導体層４８の上面に達するように形成されている。
コンタクトホール５１ａ〜５１ｈ内には、接続導電層５４が形成されている。接続導電層５４は、メモリトランジスタ層３０の上層から下層に延びるように形成されている。接続導電層５４は、バリアメタル層５２、及びメタル層５３を有する。バリアメタル層５２は、コンタクトホール５１ａ〜５１ｈに面する側壁に形成されている。メタル層５３は、バリアメタル層５２の側壁に接するように形成されている。バリアメタル層５２は、チタン（Ｔｉ）／窒化チタン（ＴｉＮ）にて構成されている。メタル層５３は、タングステン（Ｗ）にて構成されている。
次に、周辺領域Ｐｈ（第１ＣＭＰ用ダミー層６０、及び第２ＣＭＰ用ダミー層７０）の構成にてついて説明する。
周辺領域Ｐｈにおける半導体基板Ｂａのメモリトランジスタ領域１２側には、素子分離絶縁層Ｂａ３が形成されている。なお、半導体基板Ｂａ上には、メモリトランジスタ領域１２と同様に、Ｐ−型領域Ｂａ１、及びｎ＋領域Ｂａ２が設けられている。
第１ＣＭＰ用ダミー層６０は、半導体基板Ｂａ上に順次積層された、ダミーソース側第１絶縁層６１、ダミーソース側導電層６２、ダミーソース側第２絶縁層６３、及びダミーソース側分離絶縁層６４を有する。
ダミーソース側第１絶縁層６１、ダミーソース側導電層６２、ダミーソース側第２絶縁層６３、及びダミーソース側分離絶縁層６４は、半導体基板Ｂａと平行な水平方向において周辺領域Ｐｈにて２次元的に広がりを有するように形成されている。ダミーソース側第１絶縁層６１、ダミーソース側導電層６２、ダミーソース側第２絶縁層６３、及びダミーソース側分離絶縁層６４のロウ方向及びカラム方向の端部には、側壁絶縁層６５が形成されている。また、半導体基板Ｂａ上からダミーソース側分離絶縁層６４の上面に達するまで、層間絶縁層６６が設けられている。
ダミーソース側第１絶縁層６１は、ソース側第１絶縁層２１と同層に形成されている。ダミーソース側導電層６２は、ソース側導電層２２と同層に形成されている。ダミーソース側第２絶縁層６３は、ソース側第２絶縁層２３と同層に形成されている。ダミーソース側分離絶縁層６４は、ソース側分離絶縁層２４と同層に形成されている。層間絶縁層６６は、メモリトランジスタ領域１２の層間絶縁層２６と一体に連続して形成されている。換言すると、層間絶縁層６６は、メモリトランジスタ領域１２の層間絶縁層２６と同層に形成されている。
ダミーソース側第１絶縁層６１、及びダミーソース側第２絶縁層６３は、酸化シリコン（ＳｉＯ２）にて構成されている。ダミーソース側導電層６２は、Ｐ＋型のポリシリコン（ｐ−Ｓｉ）にて構成されている。ダミーソース側分離絶縁層６４は、窒化シリコン（ＳｉＮ）にて構成されている。側壁絶縁層６５、及び層間絶縁層６６は、酸化シリコン（ＳｉＯ２）にて構成されている。
上記のダミーソース側導電層６２は、例えば、周辺領域Ｐｈに設けられた高耐圧ＭＯＳトランジスタのゲートとして機能する。なお、図４において、当該高耐圧ＭＯＳトランジスタのソース・ドレイン等は、図示を省略している。
第２ＣＭＰ用ダミー層７０は、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅの上下間に設けられたダミー第１〜第４ワード線導電層（第２導電層）７２ａ〜７２ｄ、ダミー第５ワード線間絶縁層７１ｅ上に順次積層されたダミーメモリ分離絶縁層７３及びダミーメモリ保護絶縁層（第２絶縁層）７４を有する。
ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、及びダミーメモリ分離絶縁層７３は、ロウ方向及びカラム方向において周辺領域Ｐｈにて２次元的に広がりを有するように形成され、図４の符号「Ｓｔａ２」に示すように、メモリトランジスタ層３０側のロウ方向の端部で階段状に形成されている。ダミーメモリ保護絶縁層７４は、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、及びダミーメモリ分離絶縁層７４のロウ方向の端部及びカラム方向の端部を覆うように、それらダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、及びダミーメモリ分離絶縁層７４に亘って連続して形成されている。また、ダミー第１ワード線間絶縁層７１ａの上面に形成されたダミーメモリ保護絶縁層７４の上面から、ダミーメモリ分離絶縁層７３の上面に形成されたダミーメモリ保護絶縁層７４の上面まで、層間絶縁層７５が形成されている。
また、第２ＣＭＰ用ダミー層７０（層間絶縁層７５）の上面及びダミーメモリ保護絶縁層７４の上面から所定高さまで、層間絶縁層７６が形成されている。
ダミー第１ワード線間絶縁層７１ａは、第１ワード線間絶縁層３１ａと一体に連続して形成されている。ダミー第１ワード線間絶縁層７１ａは、第１ワード線間絶縁層３１ａと同層に形成されている。ダミー第２〜第５ワード線間絶縁層７１ｂ〜７１ｅは、第２〜第５ワード線間絶縁層３１ｂ〜３１ｅと同層に形成されている。ダミーメモリ分離絶縁層７３は、メモリ分離絶縁層３３と同層に形成されている。ダミーメモリ保護絶縁層７４は、メモリ保護絶縁層３４と一体に連続して形成されている。
層間絶縁層７５は、メモリトランジスタ領域１２に設けられた層間絶縁層３５と一体に連続して形成されている。層間絶縁層７６は、メモリトランジスタ領域１２に設けられた層間絶縁層４５と一体に連続して形成されている。
ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅは、酸化シリコン（ＳｉＯ２）にて構成されている。ダミー第１〜第４ワード線導電層７２ａ〜７２ｄは、Ｐ＋型のポリシリコン（ｐ−Ｓｉ）にて構成されている。ダミーメモリ分離絶縁層７３、及びダミーメモリ保護絶縁層７４は、窒化シリコン（ＳｉＮ）にて構成されている。層間絶縁層７５、７６は、酸化シリコン（ＳｉＯ２）にて構成されている。
また、第２ＣＭＰ用ダミー層７０の配線領域Ａｒ１には、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、ダミーメモリ分離絶縁層７３、及びダミーメモリ保護絶縁層７４を貫通するように、ホール７７（第１の貫通孔）が形成されている。ホール７７内には、ホール内絶縁層７８が設けられている（満たされている）。ホール内絶縁層７８は、酸化シリコン（ＳｉＯ２）にて構成されている。なお、配線領域Ａｒ１は、後述する接続導電層８４が設けられる領域である。
さらに、上記第１ＣＭＰ用ダミー層６０、第２ＣＭＰ用ダミー層７０においては、上面からコンタクトホール（第２の貫通孔）８１ａ、８１ｂが形成されている。
コンタクトホール（第２の貫通孔）８１ａは、ｎ＋領域Ｂａ２に達するように形成されている。コンタクトホール８１ａは、層間絶縁層７６、ホール内絶縁層７８、ダミー第１ワード線間絶縁層７１ａ、及び層間絶縁層６６を貫通するように形成されている。
コンタクトホール８１ｂ（第２の貫通孔）は、ダミーソース側導電層６２の上面に達するように形成されている。コンタクトホール８１ｂは、層間絶縁層７６、ホール内絶縁層７８、ダミー第１ワード線間絶縁層７１ａ、ダミーソース側分離絶縁層６４、及びダミーソース側第２絶縁層６３を貫通するように形成されている。
コンタクトホール８１ａ、８１ｂ内には、接続導電層８４が形成されている。接続導電層８４は、第２ＣＭＰ用ダミー層７０の上層から下層へと延びるように形成されている。接続導電層８４は、バリアメタル層８２、及びメタル層８３を有する。バリアメタル層８２は、コンタクトホール８１ａ、８１ｂに面する側壁に形成されている。メタル層８３は、バリアメタル層８２の側壁に接するように形成されている。バリアメタル層８２は、チタン（Ｔｉ）／窒化チタン（ＴｉＮ）にて構成されている。メタル層８３は、タングステン（Ｗ）にて構成されている。
上記構成を換言すると、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄの端部は、第２ＣＭＰ用ダミー層７０の上層から下層へと延びる接続導電層８４が設けられる配線領域（所定領域）Ａｒ１にて半導体基板Ｂａに対して略垂直方向に延びる直線に沿って揃うように形成されている。ここで、「略垂直」とは、具体的には、８５°〜９１°程度を想定するが、厳密なものではない。「揃う」の意味も同様であり、ある程度の凹凸を有するものも含む。
（第１実施形態に係る不揮発性半導体記憶装置１００の製造工程）
次に、図６〜図１７を参照して、第１実施形態に係る不揮発性半導体記憶装置１００の製造工程について説明する。
先ず、半導体基板Ｂａ上にソース側選択トランジスタ層２０、及び第１ＣＭＰ用ダミー層６０を形成する。続いて、それらソース側選択トランジスタ層２０、及び第１ＣＭＰ用ダミー層６０の上に、第１〜第５板状絶縁層３１ａ’〜３１ｅ’、及び第１〜第４板状導電層（導電層）３２ａ’〜３２ｄ’を交互に堆積させた後、板状分離絶縁層３３’を堆積させる。次に、メモリトランジスタ領域１２において、第１〜第５板状絶縁層３１ａ’〜３１ｅ’、第１〜第４板状導電層３２ａ’〜３２ｄ’、及び板状分離絶縁層３３’を貫通するように、メモリホール３６を形成する。そして、メモリホール３６内にメモリゲート絶縁層３７及びメモリ柱状半導体層３８を形成する。以上の工程を経て、図６に示す積層構造が形成される。
次に、図７に示すように、板状分離絶縁層３３’上であって、メモリトランジスタ領域１２と周辺領域Ｐｈとの境界となる領域Ａｒ２を除いて、レジスト１０１を形成する。ここで、例えば、レジスト１０１は、約３μｍの厚みで形成する。続いて、レジスト１０１をマスクとして、エッチングを行う。次に、矢印Ａ１〜Ａ３、矢印Ｂ１〜Ｂ３に示す方向にレジスト１０１をスリミングしながら、レジスト１０１をマスクとしてエッチングを行う。なお、上記エッチングの後、レジスト１０１を除去する。
上記の図７に示す工程を経て、図８に示す積層構造が形成される。すなわち、第１〜第５板状絶縁層３１ａ’〜３１ｅ’は、メモリトランジスタ領域１２において２次元的に広がりを有する第１〜第５ワード線間絶縁層３１ａ〜３１ｅとなる。第１〜第４板状導電層３２ａ’〜３２ｄ’は、メモリトランジスタ領域１２において２次元的に広がりを有する第１〜第４ワード線導電層３２ａ〜３２ｄとなる。板状分離絶縁層３３’は、メモリトランジスタ領域１２において２次元的に広がりを有するメモリ分離絶縁層３３となる。また、図７に示す工程により、第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、及びメモリ分離絶縁層３３は、ロウ方向の端部で階段状に形成される（図８の符号「Ｓｔａ１」参照）。
同様に、第１〜第５板状絶縁層３１ａ’〜３１ｅ’は、周辺領域Ｐｈにおいて２次元的に広がりを有するダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅとなる。第１〜第４板状導電層３２ａ’〜３２ｄ’は、周辺領域Ｐｈにおいて２次元的に広がりを有するダミー第１〜第４ワード線導電層７２ａ〜７２ｄとなる。板状分離絶縁層３３’は、周辺領域Ｐｈにおいて２次元的に広がりを有するダミーメモリ分離絶縁層７３となる。また、図７に示す工程により、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、及びダミーメモリ分離絶縁層７３は、メモリトランジスタ層３０側のロウ方向の端部で階段状に形成される（図８の符号「Ｓｔａ２」参照）。
続いて、図９に示すように、窒化シリコン（ＳｉＮ）を堆積させ、メモリ保護絶縁層３４、及びダミーメモリ保護絶縁層７４を形成する。なお、メモリ保護絶縁層３４及びダミーメモリ保護絶縁層７４は、一体に形成される。メモリ保護絶縁層３４は、第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、メモリ分離絶縁層３３を覆うように形成される。また、ダミーメモリ保護絶縁層７４は、第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、及びダミーメモリ分離絶縁層７３を覆うように形成される。
次に、図１０に示すように、レジスト１０２を形成する。レジスト１０２は、配線領域Ａｒ１となる領域を除いて、メモリ保護絶縁層３４及びダミーメモリ保護絶縁層７４上に形成する。
続いて、図１１に示すように、レジスト１０２をマスクとして、ダミー第２〜第５ワード線間絶縁層７１ｂ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、ダミーメモリ分離絶縁層７３、及びダミーメモリ保護絶縁層７４を貫通するように、配線領域Ａｒ１にホール（第１の貫通孔）７７を形成する。ホール７７の形成後、レジスト１０２を除去する。
次に、図１２に示すように、酸化シリコン（ＳｉＯ２）を堆積させ、ＣＭＰを行い、層間絶縁層３５、７５、ホール内絶縁層７８を形成する。なお、層間絶縁層３５及び層間絶縁層７５は、一体に形成される。図１２に示す工程にて、層間絶縁層３５は、第１ワード線間絶縁層３１ａ上のメモリ保護絶縁層３４の上面からメモリ分離絶縁層３３上のメモリ保護絶縁層３４の上面まで形成される。層間絶縁層７５は、ダミー第１ワード線間絶縁層７１ａ上のダミーメモリ保護絶縁層７４の上面からダミーメモリ分離絶縁層７３上のダミーメモリ保護絶縁層７４の上面まで形成される。ホール内絶縁層７８は、配線領域Ａｒ１にてホール７７を埋めるように形成される。
上記図１２に示す工程において、メモリ保護絶縁層３４は、ＣＭＰのストッパーとして機能する。同様に、ダミーメモリ保護絶縁層７４は、ＣＭＰによるメモリトランジスタ層３０の平坦化に際して、メモリトランジスタ層３０の研磨面を所望の面に平行とするために用いられるストッパーとして機能する。
続いて、図１３に示すように、メモリトランジスタ領域１２の所定領域内のメモリ保護絶縁層３４上に酸化シリコン（ＳｉＯ２）、ポリシリコン（ｐ−Ｓｉ）、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）を堆積させる。上記工程により、メモリトランジスタ領域１２の所定領域内のメモリ保護絶縁層３４上に、ドレイン側第１絶縁層４１、ドレイン側導電層４２、ドレイン側第２絶縁層４３、及びドレイン側分離絶縁層４４が形成される。
次に、図１４に示すように、メモリ保護絶縁層３４、ドレイン側第１絶縁層４１、ドレイン側導電層４２、ドレイン側第２絶縁層４３、及びドレイン側分離絶縁層４４を貫通するように、ドレイン側ホール４６を形成する。ドレイン側ホール４６は、メモリホール３６と整合する位置に形成する。
続いて、図１５に示すように、ドレイン側ホール４６に面するメモリ保護絶縁層３４、ドレイン側第１絶縁層４１、ドレイン側導電層４２、ドレイン側第２絶縁層４３、及びドレイン側分離絶縁層４４の側壁に、酸化シリコン、及びポリシリコンを堆積させ、ドレイン側ゲート絶縁層４７、及びドレイン側柱状半導体層４８を形成する。
次に、図１６に示すように、酸化シリコン（ＳｉＯ２）を堆積させ、メモリトランジスタ領域１２に層間絶縁層４５を形成し、周辺領域Ｐｈに層間絶縁層７６を形成する。なお、層間絶縁層４５及び層間絶縁層７６は、一体に形成される。
続いて、図１７に示すように、メモリトランジスタ領域１２にコンタクトホール５１ａ〜５１ｈを形成する。コンタクトホール５１ａは、ｎ＋領域Ｂａ２に達するように形成する。コンタクトホール５１ｂは、ソース側導電層２２に達するように形成する。コンタクトホール５１ｃ〜５１ｆは、第１〜第４ワード線導電層３２ａ〜３２ｄに達するように形成する。コンタクトホール５１ｇは、ドレイン側導電層４２の上面に達するように形成する。コンタクトホール５１ｈは、ドレイン側柱状半導体層４８の上面に達するように形成する。
また、図１７に示すように、周辺領域Ｐｈにコンタクトホール（第２の貫通孔）８１ａ、８１ｂを形成する。コンタクトホール８１ａは、ｎ＋領域Ｂａ２に達するように形成する。コンタクトホール８１ａは、層間絶縁層７６、ホール内絶縁層７８、ダミー第１ワード線間絶縁層７１ａ、及び層間絶縁層６６を貫通するように形成する。コンタクトホール８１ｂは、ダミーソース側導電層６２に達するように形成する。コンタクトホール８１ｂは、層間絶縁層７６、ホール内絶縁層７８、ダミー第１ワード線間絶縁層７１ａ、ダミーソース側分離絶縁層６４、及びダミーソース側第２絶縁層６３を貫通するように形成する。
図１７に示す工程に引き続き、メモリトランジスタ領域１２において、コンタクトホール５１ａ〜５１ｇにチタン（Ｔｉ）／窒化チタン（ＴｉＮ）、及びタングステン（Ｗ）を堆積させ、ＣＭＰを行い、接続導電層５４（バリアメタル層５２、及びメタル層５３）を形成する。同時に、周辺領域Ｐｈにおいて、コンタクトホール８１ａ、８１ｂにチタン（Ｔｉ）／窒化チタン（ＴｉＮ）、及びタングステン（Ｗ）を堆積させた後、ＣＭＰが行われ、接続導電層８４（バリアメタル層８２、及びメタル層８３）が形成される。上記工程を経て、図４に示す不揮発性半導体記憶装置１００が形成される。
（第１実施形態に係る不揮発性半導体記憶装置１００の効果）
次に、第１実施形態に係る不揮発性半導体記憶装置１００の効果について説明する。上記のように第１実施形態に係る不揮発性半導体記憶装置１００において、メモリトランジスタ層３０の第１〜第４ワード線導電層３２ａ〜３２ｄのロウ方向の端部は、階段状に形成されている。一方、第２ＣＭＰ用ダミー層７０のダミー第１〜第４ワード線導電層７２ａ〜７２ｄの端部は、配線領域Ａｒ１にて半導体基板Ｂａに対して略垂直方向に延びる直線に沿って揃うように形成されている。
ここで、第１実施形態の効果を説明するための比較例を考える。比較例に係る不揮発性半導体記憶装置において、ダミー第１〜第４ワード線導電層の端部は、配線領域にて階段状に形成されているものとする。
上記比較例と第１実施形態とを比較すると、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄの端部形状により、第１実施形態における配線領域Ａｒ１は、比較例における配線領域よりも、その占有面積を縮小化することができる。従って、第１実施形態に係る不揮発性半導体記憶装置１００に係る第２ＣＭＰ用ダミー層７０は、比較例よりもその占有面積を縮小化することができる。すなわち、第１実施形態に係る不揮発性半導体記憶装置１００は、その占有面積を比較例よりも縮小化することができる。また、第２ＣＭＰ用ダミー層７０は、比較例よりもそのパターン配置の自由度を向上させることができる。
［第２実施形態］
（第２実施形態に係る不揮発性半導体記憶装置１００ａの具体的構成）
次に、図１８を参照して、第２実施形態に係る不揮発性半導体記憶装置１００ａの具体的構成を説明する。図１８は、第２実施形態に係る不揮発性半導体記憶装置１００ａのロウ方向の断面図である。なお、第２実施形態において、第１実施形態と同様の構成については、同一符号を付し、その説明を省略する。
図１８に示すように、不揮発性半導体記憶装置１００ａは、第１実施形態と異なる周辺領域Ｐｈａを有する。周辺領域Ｐｈａは、第１実施形態と異なる第２ＣＭＰ用ダミー層７０ａを有する。
第２ＣＭＰ用ダミー層７０ａは、第１実施形態と異なるダミーメモリ保護絶縁層７４ａを有する。ダミーメモリ保護絶縁層７４ａは、第１実施形態と異なり、ホール７７に面するダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅの側壁、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄの側壁、及びダミーメモリ分離絶縁層７３の側壁、ホール７７の底部に亘って連続して形成されている。
（第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程）
次に、図１９〜図２４を参照して、第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程について説明する。
先ず、第１実施形態の図６に示す工程まで行う。続いて、図１９に示すように、レジスト１０３を形成する。レジスト１０３は、配線領域Ａｒ１となる領域を除いて、板状分離絶縁層３３’上に形成する。
続いて、図２０に示すように、レジスト１０３をマスクとして、エッチングを行う。なお、エッチングの後、レジスト１０３を除去する。この図２０に示す工程により、ホール７７が形成される。
次に、図２１に示すように、板状分離絶縁層３３’上であって、メモリトランジスタ領域１２と周辺領域Ｐｈとの境界となる領域Ａｒ２を除いて、レジスト１０４を形成する。ここで、例えば、レジスト１０４は、約３μｍの厚みで形成する。続いて、レジスト１０４をマスクとして、エッチングを行う。次に、矢印Ｃ１〜Ｃ３、矢印Ｄ１〜Ｄ３に示す方向にレジスト１０４をスリミングしながら、レジスト１０４をマスクとしてエッチングを行う。なお、上記エッチングの後、レジスト１０４を除去する。
上記の図２１に示す工程を経て、図２２に示す積層構造が形成される。すなわち、第１〜第５板状絶縁層３１ａ’〜３１ｅ’は、第１〜第５ワード線間絶縁層３１ａ〜３１ｅとなる。第１〜第４板状導電層３２ａ’〜３２ｄ’は、第１〜第４ワード線導電層３２ａ〜３２ｄとなる。板状分離絶縁層３３’は、メモリ分離絶縁層３３となる。また、図２１に示す工程により、第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、及びメモリ分離絶縁層３３は、ロウ方向の端部で階段状に形成される（図２２の符号「Ｓｔａ１」参照）。
同様に、第１〜第５板状絶縁層３１ａ’〜３１ｅ’は、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅとなる。第１〜第４板状導電層３２ａ’〜３２ｄ’は、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄとなる。板状分離絶縁層３３’は、ダミーメモリ分離絶縁層７３となる。また、図２１に示す工程により、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、及びダミーメモリ分離絶縁層７３は、メモリトランジスタ層３０側のロウ方向の端部で階段状に形成される（図２２の符号「Ｓｔａ２」参照）。
続いて、図２３に示すように、窒化シリコン（ＳｉＮ）を堆積させ、メモリ保護絶縁層３４、及びダミーメモリ保護絶縁層７４ａを形成する。なお、メモリ保護絶縁層３４及びダミーメモリ保護絶縁層７４ａは、一体に形成される。ここで、ダミーメモリ保護絶縁層７４ａは、ホール７７に面するダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅの側壁、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄの側壁、及びダミーメモリ分離絶縁層７３の側壁、ホール７７の底部に亘って連続して形成される。
次に、図２４に示すように、酸化シリコン（ＳｉＯ２）を堆積させ、ＣＭＰを施し、層間絶縁層３５、７５、及びホール内絶縁層７８を形成する。上記図２４に示す工程において、メモリ保護絶縁層３４は、ＣＭＰのストッパーとして機能する。同様に、ダミーメモリ保護絶縁層７４ａは、ＣＭＰによるメモリトランジスタ層３０の平坦化に際して、メモリトランジスタ層３０の研磨面を所望の面に平行とするために用いられるストッパーとして機能する。
図２４に示す工程において、層間絶縁層３５は、第１ワード線間絶縁層３１ａ上のメモリ保護絶縁層３４の上面からメモリ分離絶縁層３３上のメモリ保護絶縁層３４の上面まで形成される。また、層間絶縁層７５は、ダミー第１ワード線間絶縁層７１ａ上のダミーメモリ保護絶縁層７４ａの上面からダミーメモリ分離絶縁層７３上のダミーメモリ保護絶縁層７４ａの上面まで形成される。また、ホール内絶縁層７８は、ホール７７を埋めるように形成される。
図２４に続いて、第１実施形態の図１３〜図１７に工程を行い、第２実施形態に係る不揮発性半導体記憶装置１００ａを形成する。
（第２実施形態に係る不揮発性半導体記憶装置１００ａの効果）
次に、第２実施形態に係る不揮発性半導体記憶装置１００ａの効果について説明する。第２実施形態に係る不揮発性半導体記憶装置１００ａは、第１実施形態と略同様の構成を有する。したがって、第２実施形態に係る不揮発性半導体記憶装置１００ａは、第１実施形態と同様の効果を奏する。
［第３実施形態］
（第３実施形態に係る不揮発性半導体記憶装置１００ｂの具体的構成）
次に、図２５を参照して、第３実施形態に係る不揮発性半導体記憶装置１００ｂの具体的構成について説明する。図２５は、第３実施形態に係る不揮発性半導体記憶装置１００ｂのロウ方向の断面図である。なお、第３実施形態において、第１及び第２実施形態と同様の構成については、同一符号を付し、その説明を省略する。
図２５に示すように、不揮発性半導体記憶装置１００ｂは、第１及び第２実施形態と異なる周辺領域Ｐｈｂを有する。周辺領域Ｐｈｂは、第１及び第２実施形態と異なる第２ＣＭＰ用ダミー層７０ｂを有する。
第２ＣＭＰ用ダミー層７０ｂは、第１及び第２実施形態と異なるダミーメモリ保護絶縁層７４ｂを有する。ダミーメモリ保護絶縁層７４ｂは、第１及び第２実施形態と異なりホール７７内に形成されたホール内絶縁層７８の上面を覆うように形成されている。
（第３実施形態に係る不揮発性半導体記憶装置１００ｂの製造工程）
次に、図２６〜図３０を参照して、第３実施形態に係る不揮発性半導体記憶装置１００ｂの製造工程について説明する。
先ず、第２実施形態の図２０に示す工程まで行う。続いて、図２６に示すように、酸化シリコン（ＳｉＯ２）を堆積させ、ホール７７内にホール内絶縁層７８を形成する。
次に、図２７に示すように、板状分離絶縁層３３’及びホール内絶縁層７８上であって、メモリトランジスタ領域１２と周辺領域Ｐｈとの境界となる領域Ａｒ２を除いて、レジスト１０５を形成する。ここで、例えば、レジスト１０５は、約３μｍの厚みで形成する。続いて、レジスト１０５をマスクとして、エッチングを行う。次に、矢印Ｅ１〜Ｅ３、矢印Ｆ１〜Ｆ３に示す方向にレジスト１０５をスリミングしながら、レジスト１０５をマスクとしてエッチングを行う。なお、上記エッチングの後、レジスト１０５を除去する。
上記の図２７に示す工程を経て、図２８に示す積層構造が形成される。すなわち、第１〜第５板状絶縁層３１ａ’〜３１ｅ’は、第１〜第５ワード線間絶縁層３１ａ〜３１ｅとなる。第１〜第４板状導電層３２ａ’〜３２ｄ’は、第１〜第４ワード線導電層３２ａ〜３２ｄとなる。板状分離絶縁層３３’は、メモリ分離絶縁層３３となる。また、図２７に示す工程により、第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、及びメモリ分離絶縁層３３は、ロウ方向の端部で階段状に形成される（図２８の符号「Ｓｔａ１」参照）。
同様に、図２７に示す工程を経て、第１〜第５板状絶縁層３１ａ’〜３１ｅ’は、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅとなる。第１〜第４板状導電層３２ａ’〜３２ｄ’は、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄとなる。板状分離絶縁層３３’は、ダミーメモリ分離絶縁層７３となる。また、図２７に示す工程により、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、及びダミーメモリ分離絶縁層７３は、メモリトランジスタ層３０側のロウ方向の端部で階段状に形成される（図２８の符号「Ｓｔａ２」参照）。
続いて、図２９に示すように、窒化シリコン（ＳｉＮ）を堆積させ、メモリ保護絶縁層３４、及びダミーメモリ保護絶縁層７４ｂを形成する。なお、メモリ保護絶縁層３４、及びダミーメモリ保護絶縁層７４ｂは、一体に形成される。ダミーメモリ保護絶縁層７４ｂは、ホール７７内に形成されたホール内絶縁層７８の上面を覆うように形成される。
次に、図３０に示すように、酸化シリコン（ＳｉＯ２）を堆積させ、ＣＭＰを行い、層間絶縁層３５、７５を形成する。上記図３０に示す工程において、メモリ保護絶縁層３４は、ＣＭＰのストッパーとして機能する。同様に、ダミーメモリ保護絶縁層７４ｂは、ＣＭＰによるメモリトランジスタ層３０の平坦化に際して、メモリトランジスタ層３０の研磨面を所望の面に平行とするために用いられるストッパーとして機能する。
図３０に示す工程に続いて、第１実施形態の図１３〜図１７と同様の工程を行い、第３実施形態に係る不揮発性半導体記憶装置１００ｂを形成する。
（第３実施形態に係る不揮発性半導体記憶装置１００ｂの効果）
次に、第３実施形態に係る不揮発性半導体記憶装置１００ｂの効果について説明する。第３実施形態に係る不揮発性半導体記憶装置１００ｂは、第１及び第２実施形態と略同様の構成を有する。したがって、第３実施形態に係る不揮発性半導体記憶装置１００ｂは、第１及び第２実施形態と同様の効果を奏する。
［第４実施形態］
（第４実施形態に係る不揮発性半導体記憶装置１００ｃの具体的構成）
次に、図３１を参照して、第４実施形態に係る不揮発性半導体記憶装置１００ｃの具体的構成について説明する。図３１は、第４実施形態に係る不揮発性半導体記憶装置１００ｃのロウ方向の断面図である。なお、第４実施形態において、第１〜第３実施形態と同様の構成については、同一符号を付し、その説明を省略する。
図３１に示すように、不揮発性半導体記憶装置１００ｃは、第１〜第３実施形態と異なる周辺領域Ｐｈｃを有する。周辺領域Ｐｈｃは、第１〜第３実施形態と異なる第２ＣＭＰ用ダミー層７０ｃを有する。
第２ＣＭＰ用ダミー層７０ｃは、第１〜第３実施形態と異なるホール７７ａ、ダミーメモリ保護絶縁層７４ｃを有する。また、第１ＣＭＰ用ダミー層６０、第２ＣＭＰ用ダミー層７０ｃには、第１〜第３実施形態と異なるコンタクトホール８１ｃ、８１ｄ、接続導電層８４ａが形成されている。
ホール７７ａは、第１〜第３実施形態と比較して小さい径をもって形成されている。ホール７７ａ内には、第１〜第３実施形態と異なりホール内絶縁層７８が形成されていない。
ダミーメモリ保護絶縁層７４ｃは、第２実施形態と同様に、ホール７７ａに面するダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅの側壁、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄの側壁、及びダミーメモリ分離絶縁層７３の側壁に形成されている。
コンタクトホール８１ｃ、８１ｄは、第２ＣＭＰ用ダミー層７０ｃより下層において、ダミーメモリ保護絶縁層７４ｃの側面に沿って形成されている。接続導電層８４ａは、第１〜第３実施形態と異なるコンタクトホール８１ｃ、８１ｄ内に形成されている。つまり、コンタクトホール８１ｃ、８１ｄ、接続導電層８４ａ（バリアメタル層８２ａ、及びメタル層８３ａ）は、第２ＣＭＰ用ダミー層７０ｃより下層において、第１〜第３実施形態よりも小さい径をもって形成されている。
上記構成を換言すると、接続導電層８４ａが設けられる配線領域Ａｒ３は、接続導電層８４ａ及びダミーメモリ保護絶縁層７４ｃにより満たされるように構成されている。
（第４実施形態に係る不揮発性半導体記憶装置１００ｃの製造工程）
次に、図３２及び図３３を参照して、第４実施形態に係る不揮発性半導体記憶装置１００ｃの製造工程について説明する。
先ず、第２実施形態と同様の工程を経て、層間絶縁層４５，７６まで形成し、図３２に示す積層構造を形成する。ただし、第４実施形態における配線領域Ａｒ３は、第２実施形態に係る配線領域Ａｒ１よりもその径を小さく形成する。つまり、第４実施形態においては、第２実施形態よりも径が小さいホール７７ａを形成する。また、ホール７７ａ内には、犠牲層７８ａを形成する。犠牲層７８ａは、例えば、酸化シリコン（ＳｉＯ２）よりもエッチングレートの高い材料にて構成する。
続いて、図３３に示すように、メモリトランジスタ領域１２にコンタクトホール５１ａ〜５１ｈを形成する。また、周辺領域Ｐｈｃに、コンタクトホール８１ｃ、８１ｄを形成する。これらコンタクトホール８１ｃ、８１ｄを形成する際、ダミーメモリ保護絶縁層７３ｃは、犠牲層７８ａのエッチングに用いられるマスクとして機能する。
（第４実施形態に係る不揮発性半導体記憶装置１００ｃの効果）
次に、第４実施形態に係る不揮発性半導体記憶装置１００ｃの効果について説明する。第４実施形態に係る不揮発性半導体記憶装置１００ｃは、第１〜第３実施形態と略同様の構成を有する。したがって、第４実施形態に係る不揮発性半導体記憶装置１００ｃは、第１〜第３実施形態と同様の効果を奏する。
さらに、第４実施形態に係る不揮発性半導体記憶装置１００ｃにける配線領域Ａｒ３の占有面積は、第１〜第３実施形態よりも小さい。したがって、第４実施形態に係る不揮発性半導体記憶装置１００ｃに係る第２ＣＭＰ用ダミー層７０ｃは、第１〜第３実施形態よりもその占有面積を縮小化することができる。すなわち、第４実施形態に係る不揮発性半導体記憶装置１００ｃは、その占有面積を第１〜第３実施形態よりも縮小化することができる。また、第２ＣＭＰ用ダミー層７０ｃは、第１〜第３実施形態よりもそのパターン配置の自由度を向上させることができる。
［その他実施形態］
以上、不揮発性半導体記憶装置の実施形態を説明してきたが、本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、追加、置換等が可能である。
本発明の第１実施形態に係る不揮発性半導体記憶装置１００の構成概略図である。 本発明の第１実施形態に係る不揮発性半導体記憶装置１００のメモリトランジスタ領域１２の一部概略斜視図である。 本発明の第１実施形態における一つのメモリストリングスＭＳの回路図である。 第１実施形態における不揮発性半導体記憶装置１００の断面図である。 図４の一部拡大図である。 第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。 第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。 第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。 第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。 第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。 第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。 第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。 第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。 第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。 第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。 第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。 第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。 第２実施形態における不揮発性半導体記憶装置１００ａの断面図である。 第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程断面図である。 第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程断面図である。 第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程断面図である。 第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程断面図である。 第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程断面図である。 第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程断面図である。 第３実施形態における不揮発性半導体記憶装置１００ｂの断面図である。 第３実施形態に係る不揮発性半導体記憶装置１００ｂの製造工程断面図である。 第３実施形態に係る不揮発性半導体記憶装置１００ｂの製造工程断面図である。 第３実施形態に係る不揮発性半導体記憶装置１００ｂの製造工程断面図である。 第３実施形態に係る不揮発性半導体記憶装置１００ｂの製造工程断面図である。 第３実施形態に係る不揮発性半導体記憶装置１００ｂの製造工程断面図である。 第４実施形態における不揮発性半導体記憶装置１００ｃの断面図である。 第４実施形態に係る不揮発性半導体記憶装置１００ｃの製造工程断面図である。 第４実施形態に係る不揮発性半導体記憶装置１００ｃの製造工程断面図である。
符号の説明
１００…不揮発性半導体記憶装置、１２…メモリトランジスタ領域、Ｐｈ、Ｐｈａ〜Ｐｈｃ…周辺領域、１３…ワード線駆動回路、１４…ソース側選択ゲート線駆動回路、１５…ドレイン側選択ゲート線駆動回路、１６…センスアンプ、２０…ソース側選択トランジスタ層、３０…メモリトランジスタ層、４０…ドレイン側選択トランジスタ層、６０…第１ＣＭＰ用ダミー層、７０、７０ａ〜７０ｃ…第２ＣＭＰ用ダミー層、Ｂａ…半導体基板、ＣＬｍｎ…柱状半導体、ＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎ…メモリトランジスタ、ＳＳＴｒｍｎ…ソース側選択トランジスタ、ＳＤＴｒｍｎ…ドレイン側選択トランジスタ。

Claims (5)

  1. 電気的に書き換え可能であり且つ直列接続された複数のメモリセルとして機能する第１の層、及び当該第１の層の周辺に設けられた第２の層を備え、
    前記第１の層は、
    基板に対して平行に延びると共に前記基板に垂直な方向に積層された複数の第１導電層と、
    前記複数の第１導電層の上層に形成された第１絶縁層と、
    当該複数の第１導電層を貫通するように形成された第１半導体層と、
    前記第１導電層と前記第１半導体層との間に形成され且つ電荷を蓄積可能に構成された電荷蓄積層とを備え、
    前記第１導電層の端部は、第１方向にて階段状に形成され、
    前記第２の層は、
    前記基板に対して平行に延びると共に前記基板に垂直な方向に積層されて前記複数の第１導電層とそれぞれ同層に形成された複数の第２導電層と、
    前記複数の第２導電層の上層に形成された第２絶縁層とを備え、
    前記第２導電層の端部は、所定領域にて前記基板に対して略垂直方向に延びる直線に沿って揃うように形成されている
    ことを特徴とする不揮発性半導体記憶装置。
  2. 前記第１絶縁層は、前記複数の第１導電層を覆うように連続して形成され、
    前記第２絶縁層は、前記複数の第２導電層を覆うように連続して形成されている
    ことを特徴とする請求項１記載の不揮発性半導体記憶装置。
  3. 前記所定領域は、前記第２の層の上層から下層へと延びる接続導電層及び前記第２絶縁層により満たされるように構成されている
    ことを特徴とする請求項１又は請求項２記載の不揮発性半導体記憶装置。
  4. 電気的に書き換え可能であり且つ直列接続された複数のメモリセルを有する不揮発性半導体記憶装置の製造方法であって、
    基板に平行に延びる導電層を複数層に亘って前記基板上に積層させるように形成する工程と、
    前記複数層の導電層の上層に絶縁層を形成する工程と、
    第１の領域の第１方向の端部にて前記複数の導電層を階段状に加工する工程と、
    前記第１の領域と異なる第２の領域の所定領域にて前記複数の導電層を貫通する第１の貫通孔を形成する工程と、
    当該第１の貫通孔内に絶縁層を形成する工程と、
    前記第１の貫通孔内の絶縁層を貫通する第２の貫通孔を形成する工程と、
    前記第２の貫通孔を埋めるように導電層を形成する工程と
    を備えることを特徴とする不揮発性半導体記憶装置の製造方法。
  5. 前記複数層の導電層を覆うように連続して前記絶縁層を形成する
    ことを特徴とする請求項４記載の不揮発性半導体記憶装置の製造方法。

JP2008117508A 2008-04-28 2008-04-28 不揮発性半導体記憶装置、及びその製造方法 Active JP5253875B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008117508A JP5253875B2 (ja) 2008-04-28 2008-04-28 不揮発性半導体記憶装置、及びその製造方法
US12/408,249 US8178917B2 (en) 2008-04-28 2009-03-20 Non-volatile semiconductor storage device having memory cells disposed three-dimensionally, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008117508A JP5253875B2 (ja) 2008-04-28 2008-04-28 不揮発性半導体記憶装置、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009267243A true JP2009267243A (ja) 2009-11-12
JP5253875B2 JP5253875B2 (ja) 2013-07-31

Family

ID=41214140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008117508A Active JP5253875B2 (ja) 2008-04-28 2008-04-28 不揮発性半導体記憶装置、及びその製造方法

Country Status (2)

Country Link
US (1) US8178917B2 (ja)
JP (1) JP5253875B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129716A (ja) * 2009-12-17 2011-06-30 Toshiba Corp 不揮発性半導体記憶装置
JP2011181823A (ja) * 2010-03-03 2011-09-15 Toshiba Corp 不揮発性半導体記憶装置
JP2011187794A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
JP2011187533A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
JP2012009701A (ja) * 2010-06-25 2012-01-12 Toshiba Corp 不揮発性半導体記憶装置
JP2012059966A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体記憶装置及びその製造方法
JP2012204594A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8569829B2 (en) 2009-12-28 2013-10-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR20140008704A (ko) * 2012-07-11 2014-01-22 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20140025798A (ko) * 2012-08-22 2014-03-05 삼성전자주식회사 적층된 전극들을 형성하는 방법 및 이를 이용하여 제조되는 3차원 반도체 장치
KR20140073933A (ko) * 2012-12-07 2014-06-17 삼성전자주식회사 수직 셀을 갖는 반도체 소자의 제조 방법
KR20160109988A (ko) * 2015-03-10 2016-09-21 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP2017518635A (ja) * 2014-06-20 2017-07-06 インテル・コーポレーション 不揮発性メモリのためのアレイ貫通ルーティング
US10020320B2 (en) 2016-02-24 2018-07-10 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
KR20190015773A (ko) * 2017-08-07 2019-02-15 에스케이하이닉스 주식회사 3차원 구조의 반도체 메모리 장치

Families Citing this family (276)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915667B2 (en) * 2008-06-11 2011-03-29 Qimonda Ag Integrated circuits having a contact region and methods for manufacturing the same
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
KR101624975B1 (ko) 2009-11-17 2016-05-30 삼성전자주식회사 3차원 반도체 기억 소자
KR101559958B1 (ko) 2009-12-18 2015-10-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
KR101763420B1 (ko) 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR20120030193A (ko) * 2010-09-17 2012-03-28 삼성전자주식회사 3차원 반도체 장치의 제조 방법
KR101825539B1 (ko) 2010-10-05 2018-03-22 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR101744127B1 (ko) * 2010-11-17 2017-06-08 삼성전자주식회사 반도체 소자 및 그 제조방법
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
KR20130072522A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자 및 그 제조 방법
JP2013187200A (ja) * 2012-03-05 2013-09-19 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP5606479B2 (ja) * 2012-03-22 2014-10-15 株式会社東芝 半導体記憶装置
KR101884002B1 (ko) * 2012-04-13 2018-08-01 삼성전자주식회사 콘택 구조물 형성 방법
KR101985936B1 (ko) * 2012-08-29 2019-06-05 에스케이하이닉스 주식회사 불휘발성 메모리 소자와 그 제조방법
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US8815655B2 (en) * 2012-12-26 2014-08-26 Macronix International Co., Ltd. Method for manufacturing semiconductor device
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
KR20140148070A (ko) * 2013-06-21 2014-12-31 에스케이하이닉스 주식회사 반도체 메모리 장치 및 제조 방법
KR20150080769A (ko) * 2014-01-02 2015-07-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102125018B1 (ko) * 2014-01-23 2020-07-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
KR20150120031A (ko) * 2014-04-16 2015-10-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9087736B1 (en) * 2014-08-01 2015-07-21 Macronix International Co., Ltd. Three-dimensional memory device
KR102239602B1 (ko) * 2014-08-12 2021-04-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
KR102307060B1 (ko) 2014-12-03 2021-10-01 삼성전자주식회사 반도체 소자
KR102307633B1 (ko) * 2014-12-10 2021-10-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10344398B2 (en) 2015-01-08 2019-07-09 Micron Technology, Inc. Source material for electronic device applications
US9478561B2 (en) 2015-01-30 2016-10-25 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
US9859297B2 (en) * 2015-03-10 2018-01-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US20160268269A1 (en) 2015-03-12 2016-09-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
KR102568886B1 (ko) * 2015-11-16 2023-08-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9570464B1 (en) 2015-12-15 2017-02-14 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
CN106992179B (zh) * 2016-01-21 2021-02-09 东芝存储器株式会社 半导体装置及其制造方法
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10396090B2 (en) * 2016-05-23 2019-08-27 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US10636806B2 (en) * 2016-05-23 2020-04-28 SK Hynix Inc. Semiconductor device and manufacturing method thereof
KR102607833B1 (ko) * 2016-05-23 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US10276585B2 (en) 2016-08-12 2019-04-30 Toshiba Memory Corporation Semiconductor memory device
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US10332903B2 (en) * 2016-12-19 2019-06-25 Macronix International Co., Ltd. Multi-layer structure and a method for manufacturing the same and a corresponding contact structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
KR102423766B1 (ko) * 2017-07-26 2022-07-21 삼성전자주식회사 3차원 반도체 소자
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
KR102366971B1 (ko) 2017-08-08 2022-02-24 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102424990B1 (ko) * 2017-09-12 2022-07-26 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
JP2019054102A (ja) 2017-09-14 2019-04-04 東芝メモリ株式会社 記憶装置およびその製造方法
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
KR102533145B1 (ko) 2017-12-01 2023-05-18 삼성전자주식회사 3차원 반도체 메모리 장치
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) * 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR102633484B1 (ko) 2019-07-10 2024-02-05 삼성전자주식회사 더미 패턴들을 갖는 반도체 소자들
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
CN110828472B (zh) * 2019-10-14 2023-08-18 长江存储科技有限责任公司 三维存储器及其制备方法、及电子设备
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210117728A (ko) 2020-03-20 2021-09-29 삼성전자주식회사 수직형 메모리 소자
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
KR20220043315A (ko) * 2020-09-29 2022-04-05 삼성전자주식회사 메모리 소자
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
CN114556564A (zh) * 2021-12-22 2022-05-27 长江存储科技有限责任公司 用于三维nand存储器中的字线触点的阻挡层及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338602A (ja) * 1993-05-28 1994-12-06 Toshiba Corp 半導体記憶装置及びその製造方法
JP2007180389A (ja) * 2005-12-28 2007-07-12 Toshiba Corp 半導体記憶装置及びその製造方法
JP2007266143A (ja) * 2006-03-27 2007-10-11 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2008078404A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3963664B2 (ja) * 2001-06-22 2007-08-22 富士雄 舛岡 半導体記憶装置及びその製造方法
JP2005243709A (ja) * 2004-02-24 2005-09-08 Toshiba Corp 半導体装置およびその製造方法
JP5091491B2 (ja) * 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
JP2008211049A (ja) * 2007-02-27 2008-09-11 Toshiba Corp 半導体記憶装置及びその製造方法
JP4691124B2 (ja) * 2008-03-14 2011-06-01 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP2009224612A (ja) * 2008-03-17 2009-10-01 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
US7732891B2 (en) * 2008-06-03 2010-06-08 Kabushiki Kaisha Toshiba Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338602A (ja) * 1993-05-28 1994-12-06 Toshiba Corp 半導体記憶装置及びその製造方法
JP2007180389A (ja) * 2005-12-28 2007-07-12 Toshiba Corp 半導体記憶装置及びその製造方法
JP2007266143A (ja) * 2006-03-27 2007-10-11 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2008078404A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129716A (ja) * 2009-12-17 2011-06-30 Toshiba Corp 不揮発性半導体記憶装置
US8569829B2 (en) 2009-12-28 2013-10-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2011181823A (ja) * 2010-03-03 2011-09-15 Toshiba Corp 不揮発性半導体記憶装置
JP2011187533A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
US8338882B2 (en) 2010-03-10 2012-12-25 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
JP2011187794A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
JP2012009701A (ja) * 2010-06-25 2012-01-12 Toshiba Corp 不揮発性半導体記憶装置
US8592890B2 (en) 2010-09-09 2013-11-26 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
JP2012059966A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体記憶装置及びその製造方法
JP2012204594A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101989514B1 (ko) 2012-07-11 2019-06-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20140008704A (ko) * 2012-07-11 2014-01-22 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10903227B2 (en) 2012-07-11 2021-01-26 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
JP2014042029A (ja) * 2012-08-22 2014-03-06 Samsung Electronics Co Ltd ３次元半導体装置
KR102003529B1 (ko) 2012-08-22 2019-07-25 삼성전자주식회사 적층된 전극들을 형성하는 방법 및 이를 이용하여 제조되는 3차원 반도체 장치
KR20140025798A (ko) * 2012-08-22 2014-03-05 삼성전자주식회사 적층된 전극들을 형성하는 방법 및 이를 이용하여 제조되는 3차원 반도체 장치
KR101974352B1 (ko) 2012-12-07 2019-05-02 삼성전자주식회사 수직 셀을 갖는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
KR20140073933A (ko) * 2012-12-07 2014-06-17 삼성전자주식회사 수직 셀을 갖는 반도체 소자의 제조 방법
JP2017518635A (ja) * 2014-06-20 2017-07-06 インテル・コーポレーション 不揮発性メモリのためのアレイ貫通ルーティング
KR20160109988A (ko) * 2015-03-10 2016-09-21 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102344876B1 (ko) 2015-03-10 2021-12-30 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10020320B2 (en) 2016-02-24 2018-07-10 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
KR20190015773A (ko) * 2017-08-07 2019-02-15 에스케이하이닉스 주식회사 3차원 구조의 반도체 메모리 장치
KR102472339B1 (ko) * 2017-08-07 2022-12-01 에스케이하이닉스 주식회사 3차원 구조의 반도체 메모리 장치

Also Published As

Publication number Publication date
US8178917B2 (en) 2012-05-15
US20090267135A1 (en) 2009-10-29
JP5253875B2 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
JP5253875B2 (ja) 不揮発性半導体記憶装置、及びその製造方法
JP5193551B2 (ja) 不揮発性半導体記憶装置、及びその製造方法
JP5148242B2 (ja) 不揮発性半導体記憶装置、及びその製造方法
JP5086851B2 (ja) 不揮発性半導体記憶装置
JP5388537B2 (ja) 不揮発性半導体記憶装置、及びその製造方法
JP4691124B2 (ja) 不揮発性半導体記憶装置の製造方法
US7910432B2 (en) Non-volatile semiconductor storage device and method of manufacturing the same
JP2009212280A (ja) 不揮発性半導体記憶装置の製造方法
JP4468433B2 (ja) 不揮発性半導体記憶装置
JP4455615B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5364336B2 (ja) 半導体記憶装置
JP2009200443A (ja) 不揮発性半導体記憶装置、及びその製造方法
JP2010147125A (ja) 不揮発性半導体記憶装置、及びその製造方法
JP2009224468A (ja) 不揮発性半導体記憶装置
JP2010080561A (ja) 不揮発性半導体記憶装置
JP2009164433A (ja) 不揮発性半導体記憶装置
TW202011522A (zh) 半導體記憶裝置
JP2009206451A (ja) 不揮発性半導体記憶装置、及びその製造方法
US20130248975A1 (en) Non-volatile semiconductor memory device and its manufacturing method
JP2009158529A (ja) 不揮発性半導体記憶装置
JP2010114369A (ja) 不揮発性半導体記憶装置
JP4660566B2 (ja) 不揮発性半導体記憶装置
JP4660567B2 (ja) 半導体記憶装置
TW202032770A (zh) 半導體記憶裝置
JP2021034720A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130205

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130417

R151 Written notification of patent or utility model registration

Ref document number: 5253875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350