JP2014120735A - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP2014120735A
JP2014120735A JP2012277254A JP2012277254A JP2014120735A JP 2014120735 A JP2014120735 A JP 2014120735A JP 2012277254 A JP2012277254 A JP 2012277254A JP 2012277254 A JP2012277254 A JP 2012277254A JP 2014120735 A JP2014120735 A JP 2014120735A
Authority
JP
Japan
Prior art keywords
film
insulating film
memory device
semiconductor memory
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012277254A
Other languages
English (en)
Other versions
JP2014120735A5 (ja
JP6071524B2 (ja
Inventor
Izumi Hirano
野 泉 平
Yuichiro Mitani
谷 祐一郎 三
Masayasu Miyata
田 正 靖 宮
Yasushi Nakasaki
崎 靖 中
Koichi Kato
藤 弘 一 加
Daisuke Matsushita
下 大 介 松
Akira Takashima
島 章 高
Misako Morota
田 美砂子 諸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012277254A priority Critical patent/JP6071524B2/ja
Priority to US14/108,633 priority patent/US9349876B2/en
Publication of JP2014120735A publication Critical patent/JP2014120735A/ja
Publication of JP2014120735A5 publication Critical patent/JP2014120735A5/ja
Application granted granted Critical
Publication of JP6071524B2 publication Critical patent/JP6071524B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】メモリセルとして高い信頼性を有する不揮発性半導体記憶装置を提供する。
【解決手段】本実施形態による不揮発性半導体記憶装置は、半導体領域と、前記半導体領域上に設けられた第１絶縁膜と、前記第１絶縁膜上に設けられた電荷蓄積膜と、前記電荷蓄積膜上に設けられた水素拡散防止膜と、前記水素拡散防止膜上に設けられた第２絶縁膜と、前記第２絶縁膜上に設けられた制御ゲート電極と、前記制御ゲート電極上に設けられた水素放出膜と、前記第１絶縁膜、前記電荷蓄積膜、前記水素拡散防止膜、前記第２絶縁膜、および前記制御ゲート電極を含む積層構造の側面に設けられ、水素の拡散を防止する材料を含む側壁と、を備えている。
【選択図】図２

Description

本発明の実施形態は、不揮発性半導体記憶装置に関する。
不揮発性半導体メモリの一種としてＮＡＮＤ型フラッシュメモリが知られており、ＮＡＮＤ型フラッシュメモリのセル構造は、半導体層上に、第１絶縁膜、電荷蓄積膜、第２絶縁膜、および制御ゲート電極がこの順に積層された積層ゲート構造を有している。第１絶縁膜は、「トンネル絶縁膜」ともよばれる。第２絶縁膜は、電荷蓄積膜が多結晶シリコンからなる浮遊ゲート電極の場合は「ゲート間絶縁膜」とも呼ばれ、電荷蓄積膜が電荷を蓄積する絶縁膜からなる場合には「ブロック絶縁膜」と呼ばれる。
従来、第１絶縁膜および第２絶縁膜にはシリコン酸化物もしくはシリコン酸素窒化物が用いられてきた。しかし、フラッシュメモリの微細化かつ大容量化に伴い、ロケット型セルではセル間干渉が顕著になる。このため、ロケット型セルの代わりに平面型のセル構造の検討がなされている。この平面型のセル構造の場合、カップリング比の確保し、かつ浮遊ゲート電極もしくは電荷蓄積膜と、制御ゲート電極との絶縁性を保つためには、第２絶縁膜として、従来のシリコン酸化物もしくはシリコン酸素窒化物では限界がある。このため、更に高い誘電率材料の使用が必要となっている。また第２絶縁膜として適切な材料として、高い誘電率、広いバンドギャップ、耐熱性の観点から、ランタンアルミシリコン酸化膜の適用が進められている。
特開２００９−５４９５１号公報
しかし、第２絶縁膜としては、リーク電流が低いだけでなく、耐圧が高いこと、電荷をトラップすることが可能な電荷トラップの量が少ないことが求められており、第２絶縁膜として用いる高誘電率材料の信頼性を上げることは重要である。また、第２絶縁膜の信頼性を確保するのと同時に、メモリセルそのものの信頼性を上げるためには、書き込み、消去による第１絶縁膜の劣化を抑制する必要がある。このように、メモリセルとして高い信頼性を有する不揮発性半導体記憶装置が求められている。
本実施形態は、メモリセルとして高い信頼性を有する不揮発性半導体記憶装置を提供する。
本実施形態の不揮発性半導体記憶装置は、半導体領域と、前記半導体領域上に設けられた第１絶縁膜と、前記第１絶縁膜上に設けられた電荷蓄積膜と、前記電荷蓄積膜上に設けられた水素拡散防止膜と、前記水素拡散防止膜上に設けられた第２絶縁膜と、前記第２絶縁膜上に設けられた制御ゲート電極と、前記制御ゲート電極上に設けられた水素放出膜と、前記第１絶縁膜、前記電荷蓄積膜、前記水素拡散防止膜、前記第２絶縁膜、および前記制御ゲート電極を含む積層構造の側面に設けられ、水素の拡散を防止する材料を含む側壁と、を備えていることを特徴とする。
図１（ａ）、１（ｂ）は、水素アニールを施した場合および施さない場合のランタンアルミシリコン酸化膜の絶縁破壊耐圧および膜中の電荷トラップ量を示す図。 第１実施形態に係るメモリセルを示す断面図。 シリコン窒化膜が下のシリコン酸化膜へ及ぼす影響を調べるために用いた積層構造の断面図。 シリコン窒化膜の密度とシリコン酸化膜の劣化量との相関を示す図。 シリコン窒化膜にボロンを添加した際のシリコン酸化膜の劣化量を示す図。 第１実施形態による不揮発性半導体記憶装置の製造方法を示す断面図。 第１実施形態による不揮発性半導体記憶装置の製造方法を示す断面図。 第１実施形態による不揮発性半導体記憶装置の製造方法を示す断面図。 第１実施形態による不揮発性半導体記憶装置の製造方法を示す断面図。 第１実施形態による不揮発性半導体記憶装置の製造方法を示す断面図。 第１実施形態による不揮発性半導体記憶装置の製造方法を示す断面図。 第１実施形態の一変形例による不揮発性半導体記憶装置を示す断面図。 第２実施形態による不揮発性半導体記憶装置を示す断面図。 第３実施形態による不揮発性半導体記憶装置を示す断面図。
本実施形態を説明する前に、本実施形態に至った経緯について説明する。
水素アニールを施した場合および施さない場合のランタンアルミシリコン酸化膜（ＬａＡｌＳｉＯ膜）の絶縁破壊耐圧および電荷をトラップすることが可能な膜中の電荷トラップ量の変化を図１に示す。図１（ａ）、１（ｂ）からわかるように、水素アニールを施すことにより、絶縁破壊耐圧が約３５％程度高くなり、トラップ量も１０分の１以下に減少する。この結果はランタンアルミシリコン酸化膜中の欠陥を水素で終端したためと考えられ、特にラジカル状態の水素が膜中に入ってくることで、より効率的に膜中の欠陥を終端することができると考えられる。ここで、ランタンアルミシリコン酸化膜中に一様に水素が入っていると仮定し、水素によって減少したランタンアルミシリコン酸化膜中の電荷トラップ量から計算される、ランタンアルミシリコン酸化膜中の水素の体積密度は９．３×１０２０個／ｃｍ３程度である。
一方、ラジカル状態の水素がシリコン酸化膜からなるトンネル絶縁膜中に入ると、シリコン酸化膜中のシリコンと水素の結合を切断してしまうため、シリコン酸化膜を劣化させることが報告されている。そのため、メモリセルの信頼性を向上されるには、ゲート間絶縁膜であるランタンアルミシリコン酸化膜には水素を入れ、シリコン酸化膜からなるトンネル絶縁膜には水素が入らない構造にすることが必要である。
そこで、本発明達は、高信頼なフラッシュメモリの構造として、以下のようなゲート構造を考えた。このゲート構造は、制御ゲート電極の上部に水素を放出しやすい水素放出膜を有し、ゲート間絶縁膜であるランタンアルミシリコン膜と浮遊ゲート電極との間に水素をブロックし下への拡散を防ぐ水素ブロック膜、もしくは水素を吸収する水素吸収膜を有する。また、セルの周りから水素が拡散し、トンネル絶縁膜に入るのを抑制するために、制御ゲート電極、ゲート間絶縁膜、水素ブロック膜、浮遊ゲート電極、トンネル絶縁膜の側壁にも水素をブロックする層が設けられている。このような構造にすることで、トンネル絶縁膜の劣化を抑制しつつ、ゲート間絶縁膜の欠陥を水素で終端でき、書き込み、消去特性の改善、およびデータリテンションの劣化を抑制でき、メモリセル全体の信頼性の向上を可能にする。
以下、図面を参照しつつ、実施形態について詳細に説明する。なお、以後の説明では、共通の構成に同一の符号を付すものとし、重複する説明は省略する。また、各図は模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、実際の装置を製造する際は、以下の説明と公知の技術を参酌して判断することができる。
（第１実施形態）
第１実施形態による不揮発性半導体記憶装置（以下、記憶装置ともいう）について図２を参照して説明する。この第１実施形態の記憶装置は、少なくとも１個のメモリセルを有し、このメモリセルの断面を図２に示す。図２は、メモリセル１のチャネル長方向の断面を示す。この第１実施形態に係るメモリセル１は、電荷蓄積膜が浮遊ゲート電極であるＦＧ(Floating Gate)型メモリセルである。このメモリセル１は、ｐ型半導体層（半導体領域）１０に離間して設けられたソース領域１１ａおよびドレイン領域１１ｂと、ソース領域１１ａとドレイン領域１１ｂとの間のｐ型半導体層１０の領域（チャネル領域１１ｃ）上に設けられたトンネル絶縁膜１２と、トンネル絶縁膜１２上に設けられた電荷蓄積膜１３と、電荷蓄積膜１３上に設けられた水素拡散防止膜（水素ブロック膜）１４と、水素拡散防止膜１４上に設けられたゲート間絶縁膜１５と、ゲート間絶縁膜上に設けられた制御ゲート電極１６と、を備えている。更に、トンネル絶縁膜１２、電荷蓄積層１３、ゲート間絶縁膜１５、および制御ゲート電極１６を有するゲート積層構造の側面に、ゲート側壁１７が設けられている。また、制御ゲート電極１６上には層間絶縁膜１９が設けられている。なお、層間絶縁膜１９上に水素放出膜２０が形成されていることが好ましい。また、層間絶縁膜１９は、上記ゲート積層構造およびゲート側壁１７を覆うように設けられている。なお、本実施形態においては、トンネル絶縁膜１２は例えばシリコン酸化膜であり、電荷蓄積膜１３は例えば多結晶シリコン膜であり、ゲート間絶縁膜１５は例えばランタンアルミシリコン酸化膜であり、水素拡散防止膜１４、ゲート側壁１７、および水素放出膜２０は、水素をブッロクする例えばシリコン窒化膜である。また、水素放出膜２０は制御ゲート電極１６上に直接に設けてもよい。
次に、水素拡散防止膜１４、ゲート側壁１７、および水素放出膜２０に使用する好適なシリコン窒化膜について図３乃至図５を参照して説明する。まず、図３に示すように、シリコン半導体層３０上にシリコン酸化膜３２、ポリシリコン電極３４、層間絶縁膜３６、およびシリコン窒化膜３８をこの順序で堆積した積層構造を作製する。この積層構造を窒素雰囲気下において４００℃で２０分のアニールを行い、ポリシリコン電極３４に電圧を印加することによりシリコン酸化膜３２にストレスを印加したときの劣化量を調べた。ここで、シリコン酸化膜の劣化量とは、シリコン酸化膜にストレスを印加した際に膜中に生成される電子トラップ量を意味する。図４にシリコン窒化膜３８の密度とシリコン酸化膜３２の劣化量の相関図を示す。図４において、横軸はシリコン窒化膜３８の密度を示し、縦軸はシリコン酸化膜３２中に生成した電子トラップ量を示す。この電子トラップは、シリコン窒化膜３８から拡散してくる水素が原因で生成されると考えられる。図４に示す結果から、シリコン窒化膜３８の膜密度が２．６ｇ／ｃｍ３以下の場合は水素が多く放出され、シリコン酸化膜３２の劣化が促進されることがわかる。また、シリコン窒化膜３８の密度が２．６ｇ／ｃｍ３より高い場合は、水素の放出が抑制され、シリコン酸化膜３２の劣化も抑制されていることがわかる。
このことから、図１に示す第１実施形態に係るメモリセル１の水素放出膜２０としては密度が２．６ｇ／ｃｍ３以下のシリコン窒化膜を用いることが望ましい。この理由は、以下の通りである。第１実施形態に係るメモリセル１おいて、水素放出膜２０から放出された水素は下方に拡散し、ゲート間絶縁膜１５であるランタンアルミシリコン酸化膜中に入る。ここで、ランタンアルミシリコン酸化膜１５中の欠陥（たとえば酸素空孔）を水素が終端することにより、ゲート間絶縁膜１５の膜質を改善し、メモリセルの信頼性を向上させることができる。
また、電荷蓄積膜１３とゲート間絶縁膜１５の間に設けられた水素拡散防止膜１４は、高密度のシリコン窒素膜を用いる。ここで高密度とは２．６ｇ／ｃｍ３より高い密度である。シリコン窒化膜からなる水素拡散防止膜１４を高密度にすることによって、上方から拡散してきた水素をブロックし、トンネル絶縁膜１２に入らないように防止することが可能となり、メモリセルの信頼性を向上させることができる。
また、図３に示す積層構造のシリコン窒化膜３８にボロン（Ｂ）を添加し、シリコン酸化膜３２にストレスを印加した際のシリコン酸化膜３２の劣化量について図５を参照して説明する。ここで、シリコン窒化膜３８に添加されたボロンの量は約２ａｔ％である。図５からわかるように、シリコン窒化膜３８にボロンを添加することにより、水素放出を抑制する効果があることがわかる。この効果は、ボロンを導入することで、Ｂ−Ｎ結合がシリコン窒化膜３８の中の空隙表面にあるＮ−Ｈ結合を置換することによると考えられる。そのため、水素拡散防止膜１４であるシリコン窒化膜も、ボロンを添加することによって、水素放出を抑制する効果があると考えられる。ボロン添加量の好適な範囲をご教示下さい。
また、電荷蓄積膜１３として、ボロンを添加したｐ型多結晶シリコンを用いる場合、熱工程によって、電荷蓄積膜１３である多結晶シリコン膜中のボロンが抜けてしまい、電荷蓄積膜１３の不純物濃度が薄くなってしまうことが問題となる。しかし、本実施形態のように、水素拡散防止膜１４としてボロンが添加されたシリコン窒化膜を使うことにより、電荷蓄積膜１３より上側にボロンが抜けることを抑制し、電荷蓄積膜１３の多結晶シリコンの不純物濃度の低下を防ぐことができる。
本実施形態では、水素拡散防止膜１４としてシリコン窒化膜を用いた。しかし、水素拡散防止膜１４とし、水素を吸着する材料であるＴｉ、Ｚｒ、Ｈｆ、Ｌａの群から選択された少なくとも１つの元素と、Ｎｉ、Ｍｎ、Ｃｒ、Ｖの群から選択された少なくとも１つの元素とを含む合金を使用することによっても、トンネル絶縁膜１２へ水素が拡散することを抑制できる。
また、側壁１７として、高密度シリコン窒化膜すなわち２．６ｇ／ｃｍ３より高い密度を有するシリコン窒化膜、もしくはボロンを添加したシリコン窒化膜を用いることによって、通常のシリコン酸化膜で作成された側壁に比べて、ゲート間絶縁膜１５であるランタンアルミシリコン酸化膜へのシリコンの拡散が抑制でき、ランタンアルミシリコン酸化膜の組成を安定化することが可能であるという効果も得られる。
次に、第１実施形態による不揮発性半導体装置の製造方法について図６乃至図１１を参照して説明する。図６乃至図１１はチャネル長方向に沿う断面図である。
まず図６に示すように、シリコン層１０上にトンネル絶縁膜１２および電荷蓄積膜１３を順次形成する。トンネル絶縁膜１２は、シリコン層１０を熱酸化することによって形成することができ、電荷蓄積膜１３としては、例えば多結晶シリコンを用い、ＣＶＤ(Chemical Vapor Deposition)法によって形成することができる。
続いて図７に示すように、電荷蓄積膜１３上に、水素拡散防止膜１４としてシリコン窒化膜を堆積する。このシリコン窒化膜１４はプラズマＣＶＤ法、熱ＣＶＤ法、ＡＬＤ法（Atomic Layer Deposition）法、スパッタ法など公知の成膜技術を用いて形成することができる。その上にゲート間絶縁膜１５としてランタンアルミシリコン酸化膜を堆積する。このランタンアルミシリコン酸化膜１５はスパッタ法、ＣＶＤ法、ＡＬＤ法など公知の成膜技術を用いて形成することができる。また、水素拡散膜１４上に堆積したシリコン酸化膜の上にランタンアルミ酸化膜を堆積し、たとえば窒素雰囲気中において９５０℃で３０秒の熱工程を施すことによっても、ランタンアルミシリコン酸化膜を形成することができる。なお、この熱工程はランタンアルミ酸化膜を堆積した直後でなくても良い。
続いて、図８に示すように、ゲート間絶縁膜１５の上に制御ゲート電極１６を形成し、制御ゲート電極１６上にフォトレジストからなるゲート形状のレジストパターン１８を形成する。
次に図９に示すように、レジストパターン１８をマスクとし、反応性イオンエッチング（ＲＩＥ）法を用いて、制御ゲート電極１６、ゲート間絶縁膜１５、水素拡散防止膜１４、電荷蓄積膜１３、およびトンネル絶縁膜１２を順次エッチングすることによりパターニングし、トンネル絶縁膜１２、電荷蓄積膜１３、水素拡散防止膜１４、ゲート間絶縁膜１５、および制御ゲート電極からなるゲート積層構造を形成する。その後、レジストパターン１８を除去する。
次に図１０に示すように、パターニングされた制御ゲート電極１６、ゲート間絶縁膜１５、水素拡散防止膜１４、電荷蓄積膜１３、およびトンネル絶縁膜１２の側面に、窒化シリコンからなる側壁１７を形成する。このとき、制御ゲート電極１６上にも窒化シリコンが形成されるが、制御ゲート電極１６上の窒化シリコンはＲＩＥによって除去する。
続いて、上記ゲート積層構造および側壁１７をマスクとしてｎ型不純物イオンの注入を行い、シリコン半導体層にソース領域１１ａおよびドレイン領域１１ｂを形成する。
次に図１１に示すように、上記ゲート積層構造および側壁１７を覆うように、層間絶縁膜１９を形成する。その後、層間絶縁膜１９上に水素放出膜２０として、低密度なシリコン窒化膜２０を堆積する。このシリコン窒化膜はプラズマＣＶＤ法、熱ＣＶＤ法、ＡＬＤ法）、スパッタ法など公知の成膜技術を用いて形成することができる。この水素放出膜２０を堆積したのち、例えば窒素雰囲気中において４００℃で２０分の熱工程を加える。またこの工程は水素放出膜２０を堆積した直後でなくともよい。このようにして、第１実施形態に係るメモリセル１を形成することができる。
以上説明したように、第１実施形態によれば、電荷蓄積膜とゲート間絶縁膜との間に水素拡散防止膜を設けたことにより、トンネル絶縁膜へ水素が拡散することを抑制することが可能となり、トンネル絶縁膜が劣化するのを防止することができ、メモリセルの信頼性を向上させることが可能となる。
また、制御ゲート電極上に水素放出膜を設けたことにより、ランタンアルミシリコン酸化膜からなるゲート間絶縁膜の膜質を改善し、メモリセルの信頼性を向上させることができる。
なお、第１実施形態に係るメモリセル１を複数個、直列に接続してＮＡＮＤストリングを形成し、第１実施形態の不揮発性半導体記憶装置を周知のＮＡＮＤ型フラッシュメモリとすることができる。一般にＮＡＮＤ型フラッシュメモリは複数個のＮＡＮＤストリングを備えている。また、１つのＮＡＮＤストリングにおいて、隣接するメモリセル１は、ソース領域またはドレイン領域を共有する構造を有している。
（変形例）
第１実施形態の一変形例による記憶装置について図１２を参照して説明する。この変形例の記憶装置は、マトリクス状に配列された複数のＮＡＮＤストリングを有し、各ＮＡＮＤストリングは、第１実施形態で説明したメモリセルが直列に接続された構成を有している。同一行に配置された複数のＮＡＮＤストリングにおいては、同じ行に位置する複数のメモリセルの制御ゲート電極が同一のワード線ＷＬを構成する。すなわち、同じ行に位置する複数のメモリセルの制御ゲート電極１６は共通に接続されてワード線ＷＬを構成する。
図１２はこの変形例の記憶装置の、ワード線ＷＬ方向に沿って切断した断面図である。この変形例の記憶装置においては、メモリセルは、平面型のセル構造を有している。なお、図１２においては、４個のＮＡＮＤストリング４０１〜４０４が示されており、これらのＮＡＮＤストリングはそれぞれ、ＳＴＩ（Shallow Trench Isolation）２５によって素子分離されている。各ＮＡＮＤストリングを構成するメモリセルは、トンネル絶縁膜１２と、浮遊ゲート電極１３と、水素拡散防止膜１４と、ゲート間絶縁膜１５と、制御ゲート電極１６と、を備えている。水素拡散防止膜１４およびゲート間絶縁膜１５は制御ゲート電極１６とともに、ワード線ＷＬ方向に延在している。ＮＡＮＤストリング４０１〜４０４を覆うように層間絶縁膜１９が設けられる。この層間絶縁膜１９上に図示しない配線層が設けられる。この配線上に、保護膜２８として、シリコン窒化膜が設けられる。
この保護膜２８となるシリコン窒化膜は、外部からの水などに対するバリア性を保ちつつ、かつ膜剥がれを起こさせないために内部応力を小さくする必要がある。
本発明者等は、周知の堆積法で作成されたシリコン窒化膜の内部応力σが、シリコン窒化膜を構成するＳｉとＮの元素組成比ｘ（＝Ｓｉ／Ｎ）と、膜密度との関数としてほぼ以下の（１）式で表されることを見出した。
（１−Ｐ−ｐｃ）τ （１）
上記式は、パーコレーション理論に基づいて導かれたものであり、Ｐは空隙率を表し、ｐｃは浸透閾値であってｐｃ＝０．５５±０．０５と表され、τは臨界指数であってτ＝３．５５±０．４５と表される。空隙率Ｐは実際の膜密度ρと、組成比ｘにおける空隙が無い場合の密度ρ０（ｘ）とを用いて、以下の（２）式で表される。
Ｐ＝１−ρ／ρ０（ｘ） （２）
そして、ρ０（ｘ）は、以下の（３）式で表される。
ρ０（ｘ）＝ρＳｉ×（ｂ＋ａ×（１−ｂ）／（ｘ＋ａ）） （３）
ここで、ρＳｉはＳｉ結晶の密度（ｇ／ｃｍ３）、ａ、ｂはＳｉとＮの各原子量と、常温、常圧下におけるＳｉと窒化シリコン（Ｓｉ３Ｎ４）の各結晶の密度から求められるパラメータであって、ａ＝６．４３、ｂ＝３．２１である。
上記（１）式からわかるように、シリコン窒化膜の内部応力τを小さくするためには空隙率Ｐを大きくすれば良い。
本発明者等は、外部からの水などに対するバリア性についても検討を行い、一般に空隙率Ｐによってシリコン窒化膜のバリア性を記述できることを見出した。この関係性から、バリア性を高めるには空隙率Ｐを小さくすれば良い。
以上のことより、保護膜２８として用いられるシリコン窒化膜は、シリコン窒化膜２０の表面側の方が半導体層１０側よりも空隙率Ｐが小さいことが望ましく、組成比ｘが以下の条件
０．７＜ｘ＜０．９
を満たすことが望ましい。また、空隙率Ｐはシリコン窒化膜の表面側で０．３よりも小さく、半導体層１０の側で０．１７５よりも大きいことが保護膜として好ましいことが本発明者等の知見によりわかった。
なお、この変形例においては、ＮＡＮＤストリングを構成するメモリセルは第１実施形態で説明したメモリセルであったが、水素拡散防止膜１４を設けない周知のメモリセルの場合でも、空隙率Ｐが上記条件を満たすシリコン窒化膜を保護膜として用いれば、外部からの水などに対するバリア性を保ちつつ、かつ膜剥がれが生じるのを防止することができる。
また、この変形例による不揮発性半導体記憶装置も、第１実施形態と同様の効果を得ることができる。
なお、この変形例において、第１実施形態で説明した水素放出膜２０を層間絶縁膜１９上に設けてもよい。
また、第１実施形態およびその変形例においては、メモリセルの電荷蓄積膜１３は浮遊ゲート電極であったが、電荷をトラップする絶縁体からなる電荷トラップ膜であってもよい。
（第２実施形態）
第２実施形態による不揮発性半導体記憶装置について図１３を参照して説明する。図１３は、第２実施形態の不揮発性半導体記憶装置に係るメモリセル積層構造４０の断面図である。このメモリセル積層構造４０が１つのＮＡＮＤストリングを構成する。この不揮発性半導体記憶装置は、３次元積層メモリであって、制御ゲート電極膜１６と電極間絶縁膜２２が交互に積層された積層構造ＭＬを有している。この積層構造ＭＬの中央部に、積層構造ＭＬを貫通する貫通孔２４が設けられている。貫通孔２４内に、貫通孔２４の延在する方向に延在する円筒形状の半導体層（半導体領域）１０が設けられ、この半導体層１０と積層構造ＭＬとの間に、貫通孔２４の延在する方向に延在する円筒形状のトンネル絶縁膜１２が設けられている。このトンネル絶縁膜１２と積層構造ＭＬとの間に、貫通孔２４の延在する方向に延在する円筒形状の電荷蓄積膜１３が設けられている。この電荷蓄積膜１３と積層構造ＭＬとの間に、貫通孔２４の延在する方向に延在する円筒形状の絶縁膜１５が設けられている。絶縁膜１５の外周は積層構造ＭＬの内周に接している。そして、積層構造ＭＬの外周を覆うように水素放出膜２０が設けられている。
本実施形態においては、積層構造ＭＬの内壁を覆うように円筒形状のゲート間絶縁膜１５が設けられ、ゲート間絶縁膜１５の内壁を覆うように円筒形状の電荷蓄積膜１３が設けられている。電荷蓄積膜１３の内壁を覆うように円筒形状のトンネル絶縁膜１２が設けられ、トンネル絶縁膜１２の内壁を覆うように円筒形状の半導体層１０が設けられている、なお、半導体層１０は円筒形状でなく、円柱形状であってもよい。この場合、図１３に示す貫通孔２４は、半導体層１０で埋め込まれた構成となる。
トンネル絶縁膜１２としては、シリコン酸化膜の他に、他の材料を用いることができる。例えば、ＯＮＯ（Oxide-Nitride-Oxide）構造のトンネル絶縁膜を用いることができる。ＯＮＯ構造を用いた場合は、書き込みおよび消去特性の向上が期待できる。また、ＯＮＯ構造を２個さらに積層したＯＮＯＮＯ（Oxide-Nitride-Oxide-Nitride-Oxide）構造、Ｓｉドット層をＮ層の代わりに挿入したＯＳＯ（Oxide-Silicon-Oxide）構造、ＯＳＯＳＯ（Oxide-Silicon-Oxide-Silicon-Oxide）構造を用いることも可能である。ＯＮＯＮＯ構造、ＯＳＯ構造、またはＯＳＯＳＯ構造を用いた場合は、ＯＮＯ構造以上に書き込みおよび消去特性の向上が期待できる。これは、電荷蓄積膜側に蓄積膜からの電子の放出を補助するバンド構造が出来るために、正孔の注入に加えて電子放出という形で消去することになり、消去の高速化が図れることによる。なお、第１実施形態においても、トンネル絶縁膜１２として、第２実施形態と同様に、ＯＮＯ（Oxide-Nitride-Oxide）構造、ＯＮＯＮＯ構造、ＯＳＯ構造、またはＯＳＯＳＯ構造のトンネル絶縁膜を用いることができる。
電荷蓄積膜１３としては、シリコンリッチな窒化シリコンが用いられる。シリコンリッチな窒化シリコンとは、窒化シリコンをＳｉｘＮと表したとき、ｘが０．７５よりも大きいことを意味する。
絶縁膜１５としては、ランタンアルミシリコン酸化膜が用いられる。また、制御ゲート電極１６としては、ｎ＋ポリシリコンが用いられる。電極間絶縁膜２２としては、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）が用いられる。
また、半導体層１０としては、例えば、アモルファスシリコンを結晶化させたシリコン層が用いられる。
水素放出膜２０は、第１実施形態で説明した水素放出膜２０と同じ材料が用いられる。また水素放出膜２０は、積層構造ＭＬの外表面を全て覆う必要はなく、貫通孔２４の延在する方向に沿って設けられていればよい。
この第２実施形態も、第１実施形態と同様に、ランタンアルミシリコン酸化膜からなるゲート間絶縁膜の膜質を改善し、メモリセルの信頼性を向上させることができる。また、電荷蓄積膜として、シリコンリッチなシリコン窒化膜が用いられるため、高密度のシリコン窒素膜となり、絶縁膜１５から拡散してきた水素をブロックし、トンネル絶縁膜１２に入らないように防止することが可能となり、メモリセルの信頼性を向上させることができる。
（第３実施形態）
第３実施形態による不揮発性半導体記憶装置について図１４を参照して説明する。図１４は、第３実施形態の不揮発性半導体記憶装置の断面図である。この不揮発性半導体記憶装置は、３次元積層メモリであって、第２実施形態で説明したメモリセル積層構造４０１、４０２が２個、基板５０上に離間して設けられ、これら２つのメモリセル積層構造４０１、４０２が基板５０に設けられた接続部４０３を介して接続され、１つのＮＡＮＤストリングを構成する。
各メモリセル積層構造４０ｉ（ｉ＝１，２）は、制御ゲート電極膜１６と電極間絶縁膜２２が交互に積層された積層構造ＭＬｉを有している。各積層構造ＭＬｉ（ｉ＝１，２）の中央部に、積層構造ＭＬｉを貫通するピラー４２ｉ（ｉ＝１，２）が設けられている。各ピラー４２ｉ（ｉ＝１，２）は、円柱形状の半導体層１０と、積層構造ＭＬｉと半導体層１０との間に設けられた円筒形状のトンネル絶縁膜１２と、積層構造ＭＬｉとトンネル絶縁膜１２との間に設けられた円筒形状の電荷蓄積膜１３と、積層構造ＭＬｉと電荷蓄積膜１３との間に設けられた円筒形状の絶縁膜１５と、を備えている。
また、接続部５２は、円柱形状の半導体層１０と、この半導体層１０の外表面を覆う円筒形状のトンネル絶縁膜１２と、トンネル絶縁膜１２の外表面を覆う円筒形状の電荷蓄積膜１３と、電荷蓄積膜１３の外表面を覆う円筒形状の絶縁膜１５と、を備えている。
そして、本実施形態においては、２つのメモリセル積層構造４０１、４０２間に水素放出膜２０が設けられている。
この第３実施形態も第２実施形態と同様に、ランタンアルミシリコン酸化膜からなるゲート間絶縁膜の膜質を改善し、メモリセルの信頼性を向上させることができる。また、電荷蓄積膜として、シリコンリッチなシリコン窒化膜が用いられるため、高密度のシリコン窒素膜となり、絶縁膜１５から拡散してきた水素をブロックし、トンネル絶縁膜１２に入らないように防止することが可能となり、メモリセルの信頼性を向上させることができる。
以上説明したように、各実施形態によれば、絶縁膜１５の膜中の欠陥を低減し、絶縁破壊耐圧を改善することにより、メモリセルの書き込み、消去の耐圧、書き込み飽和、消去飽和の改善を可能とすることができる。また、トンネル絶縁膜の劣化を抑制することによりデータ保持特性の劣化を抑制することが可能となり、メモリセルの信頼性の向上を図ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ メモリセル
１０ 半導体層（半導体領域）
１１ａ ソース領域
１１ｂ ドレイン領域
１２ トンネル絶縁膜
１３ 電荷蓄積膜
１４ 水素拡散防止膜
１５ ゲート間絶縁膜
１６ 制御ゲート電極
１７ 側壁
１８ フォトレジスト
１９ 層間絶縁膜
２０ 水素放出膜

Claims (12)

  1. 半導体領域と、
    前記半導体領域上に設けられた第１絶縁膜と、
    前記第１絶縁膜上に設けられた電荷蓄積膜と、
    前記電荷蓄積膜上に設けられた水素拡散防止膜と、
    前記水素拡散防止膜上に設けられた第２絶縁膜と、
    前記第２絶縁膜上に設けられた制御ゲート電極と、
    前記制御ゲート電極上に設けられた水素放出膜と、
    前記第１絶縁膜、前記電荷蓄積膜、前記水素拡散防止膜、前記第２絶縁膜、および前記制御ゲート電極を含む積層構造の側面に設けられ、水素の拡散を防止する材料を含む側壁と、
    を備えていることを特徴とする不揮発性半導体記憶装置。
  2. 前記第２絶縁膜は、ランタンアルミシリコン酸化物を含むことを特徴とする請求項１記載の不揮発性半導体記憶装置。
  3. 前記電荷蓄積膜は、浮遊ゲート電極であることを特徴とする請求項１または２記載の不揮発性半導体記憶装置。
  4. 前記水素拡散防止膜および前記側壁は、密度が２．６ｇ／ｃｍ３より高いシリコン窒化膜であることを特徴とする請求項１乃至３のいずれかに記載の不揮発性半導体記憶装置。
  5. 前記水素拡散防止膜および側壁は、ボロンを含むシリコン窒化膜であることを特徴とする請求項１乃至３のいずれかに記載の不揮発性半導体記憶装置。
  6. 前記水素拡散防止膜および側壁は、Ｔｉ、Ｚｒ、Ｈｆ、Ｌａからなる群から選択された少なくとも１つの元素と、Ｎｉ、Ｍｎ、Ｃｒ、Ｖからなる群から選択された少なくとも１つの元素を含む合金であることを特徴とする請求項１乃至５のいずれかに記載の不揮発性半導体記憶装置。
  7. 前記水素放出膜は、密度が２．６ｇ／ｃｍ２以下のシリコン窒化膜であることを特徴とする請求項１乃至６のいずれかに記載の不揮発性半導体記憶装置。
  8. 前記水素放出膜上に設けられた窒化シリコンを含む保護膜を更に備え、前記窒化シリコンは、シリコンＳｉと窒素Ｎとの組成比をＳｉ／Ｎとすると、
    ０．７＜Ｓｉ／Ｎ＜０．９
    の条件を満たすことを特徴とする請求項１乃至７のいずれかに記載の不揮発性半導体記憶装置。
  9. 前記水素放出膜上に設けられたシリコン窒化膜を含む保護膜を更に備え、前記シリコン窒化膜の空隙率Ｐは、前記半導体層の側でＰ＞０．１７５であり、前記半導体層と反対の表面側Ｐ＜０．３であることを特徴とする請求項１乃至７のいずれかに記載の不揮発性半導体記憶装置。
  10. 制御ゲート電極と電極間絶縁膜が交互に積層され中央部に貫通孔を有する積層構造と、
    前記貫通孔内に設けられ前記貫通孔の延在する方向に延在する半導体領域と、
    前記半導体領域と前記積層構造との間に設けられた第１絶縁膜と、
    前記第１絶縁膜と前記積層構造との間に設けられた電荷蓄積膜と、
    前記電荷蓄積膜と前記積層構造との間に設けられた第２絶縁膜と、
    前記積層構造の外周面に前記貫通孔の延在する方向に沿って設けられた水素放出膜と、
    を備えていることを特徴とする不揮発性半導体記憶装置。
  11. 基板上に設けられ、第１制御ゲート電極と第１電極間絶縁膜が交互に積層され中央部に第１貫通孔を有する第１積層構造と、
    前記第１貫通孔内に設けられ前記第１貫通孔の延在する方向に延在する第１半導体領域と、
    前記第１半導体領域と前記第１積層構造との間に設けられた第１絶縁膜と、
    前記第１絶縁膜と前記第１積層構造との間に設けられた第１電荷蓄積膜と、
    前記第１電荷蓄積膜と前記第１積層構造との間に設けられた第２絶縁膜と、
    前記基板上に前記第１積層構造と離間して設けられ、第２制御ゲート電極と第２電極間絶縁膜が交互に積層され中央部に第２貫通孔を有する第２積層構造と、
    前記第２貫通孔内に設けられ前記第２貫通孔の延在する方向に延在する第２半導体領域と、
    前記第２半導体領域と前記第２積層構造との間に設けられた第３絶縁膜と、
    前記第３絶縁膜と前記第２積層構造との間に設けられた第２電荷蓄積膜と、
    前記第２電荷蓄積膜と前記第１積層構造との間に設けられた第４絶縁膜と、
    前記基板に設けられ、前記第１半導体領域と前記第２半導体領域を接続する接続部と、
    前記第１積層構造と前記第２積層構造との間に設けられた水素放出膜と、
    を備えていることを特徴とする不揮発性半導体記憶装置。
  12. 前記水素放出膜は、密度が２．６ｇ／ｃｍ２以下のシリコン窒化膜であることを特徴とする請求項１０または１１に記載の不揮発性半導体記憶装置。
JP2012277254A 2012-12-19 2012-12-19 不揮発性半導体記憶装置 Active JP6071524B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012277254A JP6071524B2 (ja) 2012-12-19 2012-12-19 不揮発性半導体記憶装置
US14/108,633 US9349876B2 (en) 2012-12-19 2013-12-17 Nonvolatile semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012277254A JP6071524B2 (ja) 2012-12-19 2012-12-19 不揮発性半導体記憶装置

Publications (3)

Publication Number Publication Date
JP2014120735A true JP2014120735A (ja) 2014-06-30
JP2014120735A5 JP2014120735A5 (ja) 2015-06-25
JP6071524B2 JP6071524B2 (ja) 2017-02-01

Family

ID=50929926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012277254A Active JP6071524B2 (ja) 2012-12-19 2012-12-19 不揮発性半導体記憶装置

Country Status (2)

Country Link
US (1) US9349876B2 (ja)
JP (1) JP6071524B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160070510A (ko) * 2014-12-10 2016-06-20 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9806092B1 (en) 2016-09-12 2017-10-31 Toshiba Memory Corporation Semiconductor memory device and methods for manufacturing the same
US10243052B2 (en) 2016-09-14 2019-03-26 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102321877B1 (ko) * 2015-02-16 2021-11-08 삼성전자주식회사 전하 저장층들을 포함하는 비휘발성 메모리 장치
CN118102714A (zh) * 2017-03-13 2024-05-28 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US12027632B2 (en) * 2021-04-19 2024-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with barrier and method for manufacturing the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321237A (ja) * 1994-05-25 1995-12-08 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000353757A (ja) * 1999-06-10 2000-12-19 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
JP2003243625A (ja) * 2002-02-19 2003-08-29 Seiko Epson Corp 強誘電体メモリ装置およびその製造方法
JP2007184323A (ja) * 2006-01-04 2007-07-19 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2007305966A (ja) * 2006-04-14 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
JP2008177343A (ja) * 2007-01-18 2008-07-31 Renesas Technology Corp 半導体装置とその製造方法
JP2010182963A (ja) * 2009-02-06 2010-08-19 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2011071334A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 不揮発性半導体記憶装置
JP2011187794A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3529989B2 (ja) * 1997-09-12 2004-05-24 株式会社東芝 成膜方法及び半導体装置の製造方法
JP2000269366A (ja) * 1999-03-19 2000-09-29 Toshiba Corp 不揮発性半導体メモリ
US6518618B1 (en) * 1999-12-03 2003-02-11 Intel Corporation Integrated memory cell and method of fabrication
US8367493B1 (en) * 2005-04-20 2013-02-05 Spansion Llc Void free interlayer dielectric
JP2008166518A (ja) * 2006-12-28 2008-07-17 Toshiba Corp 不揮発性半導体記憶装置
JP2009054951A (ja) 2007-08-29 2009-03-12 Toshiba Corp 不揮発性半導体記憶素子及びその製造方法
JP5112201B2 (ja) * 2008-07-11 2013-01-09 株式会社東芝 不揮発性半導体記憶装置
JP5279403B2 (ja) * 2008-08-18 2013-09-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5416936B2 (ja) * 2008-09-02 2014-02-12 株式会社東芝 半導体装置およびその製造方法
JP5472894B2 (ja) 2008-09-25 2014-04-16 株式会社東芝 不揮発性半導体記憶装置
JP2010177323A (ja) * 2009-01-28 2010-08-12 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321237A (ja) * 1994-05-25 1995-12-08 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000353757A (ja) * 1999-06-10 2000-12-19 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
JP2003243625A (ja) * 2002-02-19 2003-08-29 Seiko Epson Corp 強誘電体メモリ装置およびその製造方法
JP2007184323A (ja) * 2006-01-04 2007-07-19 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2007305966A (ja) * 2006-04-14 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
JP2008177343A (ja) * 2007-01-18 2008-07-31 Renesas Technology Corp 半導体装置とその製造方法
JP2010182963A (ja) * 2009-02-06 2010-08-19 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2011071334A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 不揮発性半導体記憶装置
JP2011187794A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160070510A (ko) * 2014-12-10 2016-06-20 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR102293874B1 (ko) 2014-12-10 2021-08-25 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9806092B1 (en) 2016-09-12 2017-10-31 Toshiba Memory Corporation Semiconductor memory device and methods for manufacturing the same
US10243052B2 (en) 2016-09-14 2019-03-26 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same

Also Published As

Publication number Publication date
US9349876B2 (en) 2016-05-24
JP6071524B2 (ja) 2017-02-01
US20140167133A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
TWI671889B (zh) 記憶胞、積體結構及記憶體陣列
US9159570B2 (en) Non-volatile memory device and method for fabricating the same
JP6071524B2 (ja) 不揮発性半導体記憶装置
US9478559B2 (en) Semiconductor device and method of fabricating the same
JP2010103414A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2019054068A (ja) 半導体記憶装置及びその製造方法
KR20140022204A (ko) 비휘발성 메모리 장치의 제조 방법
JP2009252774A (ja) 半導体記憶装置およびその製造方法
JP2014053371A (ja) 不揮発性半導体記憶装置
US8729623B2 (en) Nonvolatile semiconductor memory device
US20090096012A1 (en) Flash memory device and method of fabricating the same
JP2013153064A (ja) 半導体装置の製造方法
JP2009253259A (ja) 不揮発性半導体記憶装置及びその製造方法
JP5132330B2 (ja) 不揮発性半導体記憶装置およびその製造方法
US9537016B1 (en) Memory device, gate stack and method for manufacturing the same
JP2007305788A (ja) 半導体記憶装置
JP2010027967A (ja) 不揮発性半導体記憶装置の製造方法
JP2011009447A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2009147135A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2013065776A (ja) 半導体装置および半導体装置の製造方法
US20150179818A1 (en) Method of manufacturing nonvolatile semiconductor storage device and nonvolatile semiconductor storage device
JP2009283827A (ja) 半導体記憶装置およびその製造方法
JP2014187199A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2010021186A (ja) 半導体装置及びその製造方法
JP2015035547A (ja) 不揮発性半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150501

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161227

R151 Written notification of patent or utility model registration

Ref document number: 6071524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350