JP2008177343A

JP2008177343A - 半導体装置とその製造方法

Info

Publication number: JP2008177343A
Application number: JP2007009148A
Authority: JP
Inventors: Tatsuki Murata; 龍紀村田; Masazumi Matsuura; 正純松浦
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2007-01-18
Filing date: 2007-01-18
Publication date: 2008-07-31

Abstract

【課題】銅配線上に形成されるライナ膜としてＳｉＮ膜を用いたＭＲＡＭなどの半導体装置において、ＭＲＡＭの電気磁気特性に影響を及ぼさない範囲の温度で耐湿性に優れたシリコン窒化膜を有する半導体装置を得ること。
【解決手段】半導体基板上にトランジスタと磁気トンネル接合素子とを含む電子部品を形成した半導体基材上に、銅配線１４を埋め込んだ層間絶縁膜１１を形成し、この層間絶縁膜１１上にライナ膜１５として２．５ｇ／ｃｍ³以上の膜密度を有するシリコン窒化膜を形成する。
【選択図】図１

Description

この発明は、銅配線を有する半導体装置とその製造方法に関するものである。

近年、書換え回数の制限がなく、高速の読み書きなどを実現することができる不揮発性メモリとして、ＭＲＡＭ（Magnetoresistive Random Access Memory）注目されている。図５−１〜図５−２は、ＭＲＡＭの仕組みを説明するための図である。この図に示されるように、ＭＲＡＭは、３つの薄い層である磁性層（固定層）１０１、絶縁層（トンネル絶縁層）１０２および磁性層（自由層）１０３を順に積層させた磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）素子をメモリ素子として用いている。ここで、図５−１に示されるように２つの磁性層１０１，１０３の磁化の向きが揃っている場合には、ＭＴＪ素子を貫通する電気抵抗が低く、電流が流れやすい状態となる。一方、図５−２に示されるように２つの磁性層１０１，１０３の磁化の向きが逆になっている場合には、ＭＴＪ素子を貫通する電気抵抗が上昇し、電流が流れにくくなる。そこで、ＭＴＪ素子の磁性層（自由層）１０３の磁化の向きを変化させることで、電流の流れ易さを制御して、メモリを構成している。

このように、ＭＲＡＭでは磁性体材料を用いているので、この磁性体材料の電気磁気特性に対する耐熱性の観点から、ＭＴＪ素子形成以降の配線工程は３００℃以下の低温での処理が求められている。しかし、低温でＣｕ（銅）配線を構築することは、層間絶縁膜の膜質とＣｕ膜質の脆弱化の観点から信頼性影響を及ぼすことが懸念されている。

ＭＲＡＭを対象としたものではないが、従来では、銅配線上にライナ膜として、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法を用いて、ＳｉＨ₄／ＮＨ₃／Ｎ₂ガス系を原料ガスとしてＳｉＮ膜を低温で成膜する方法が知られている（たとえば、特許文献１，２参照）。

特開平１０−１８９６０４号公報特開２００４−１９３５４４号公報

ところで、ＰＥＣＶＤ法を用いて低温でＳｉＮ膜を成膜する技術では、ＳｉＨ₄が分解しやすいため、Ｓｉリッチな（Ｓｉ−Ｈ結合を多く含んだ）ＳｉＮ膜になりやすい。これは、ＳｉＮ膜の膜質を脆弱化させる原因となっている。そして、この低温で形成されたＳｉリッチなＳｉＮ膜は、耐湿性が劣るという問題点があった。

この発明は、上記に鑑みてなされたもので、銅配線上に形成されるライナ膜としてＳｉＮ膜を用いたＭＲＡＭなどの半導体装置において、ＭＲＡＭの電気磁気特性に影響を及ぼさない範囲の温度で耐湿性に優れたシリコン窒化膜を有する半導体装置とその製造方法を得ることを目的とする。

上記目的を達成するため、この発明の一実施の形態にかかる半導体装置は、半導体基板上にトランジスタと磁気トンネル接合素子とを含む電子部品を形成した半導体基材上に、銅配線を埋め込んだ層間絶縁膜を形成し、この層間絶縁膜上に２．５ｇ／ｃｍ³以上の膜密度を有するシリコン窒化膜を形成することを特徴とする。

この発明の一実施の形態によれば、銅配線を形成した層間絶縁膜上のシリコン窒化膜の膜密度を２．５ｇ／ｃｍ³以上としたので、耐湿性に優れたシリコン窒化膜を得ることができるという効果を有する。

以下に添付図面を参照して、この発明にかかる半導体装置とその製造方法の好適な実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、以下の実施の形態で用いられる半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。

図１は、この発明にかかる半導体装置の実施の形態の配線構造の一部を模式的に示す断面図である。この半導体装置は、半導体基板上にトランジスタやＭＴＪ素子などの電子部品を形成した図示しない半導体基材上にシリコン酸化物などからなる層間絶縁膜１１に、銅配線１４が形成されており、この銅配線１４が形成された層間絶縁膜１１上にシリコン窒化膜（ＳｉＮ膜）からなるライナ膜１５が形成されている。銅配線１４は、層間絶縁膜１１の上部に形成された配線用溝１２に形成されたバリアメタル膜１３上に形成される。

ここで、ライナ膜１５としてのＳｉＮ膜の膜密度は２．５ｇ／ｃｍ³以上であるものとする。低温で形成したＳｉリッチなＳｉＮ膜の膜密度を２．５ｇ／ｃｍ³以上とすることで、ＳｉＮ膜中のＳｉ−Ｈ結合をより少なくし、耐湿性を改善することが可能となる。

つぎに、このような半導体装置の配線構造部分の製造方法について説明する。図２−１〜図２−２は、この発明にかかる半導体装置の実施の形態の配線構造部分の製造方法の一例を模式的に示す断面図である。まず、半導体基板上に半導体素子とＭＴＪ素子などを形成した半導体基材上にシリコン酸化物などからなる層間絶縁膜１１を形成する。そして、フォトリソグラフィ技術とエッチング技術とを用いて、銅配線１４を形成するための配線用溝１２を層間絶縁膜１１に形成する（図２−１）。

ついで、配線用溝１２を形成した層間絶縁膜１１上にスパッタ法などの成膜法によってバリアメタル膜１３とＣｕのシード層を順に形成する。これにより、配線用溝１２の底面と側面にバリアメタル膜１３とＣｕのシード層が形成される。その後、電解めっき法によって配線用溝１２内が満たされるようにＣｕ膜を形成し、ＣＭＰ（Chemical Mechanical Polishing）によって、配線用溝１２の形成位置以外の位置で層間絶縁膜１１の表面が露出するまでＣｕ膜を除去する（図２−２）。これによって、配線用溝１２内には銅配線１４が形成される。

その後、ＰＥＣＶＤ装置にて、半導体基材中のＭＴＪ素子を構成する磁性体材料の電気磁気特性に影響を及ぼさない温度（たとえば約３００℃以下の温度）で、シリコン窒化膜（ＳｉＮ膜）からなるライナ膜１５を形成する。これによって、図１に示される配線構造を有する半導体装置が形成される。

ここで、耐湿性に優れたシリコン窒化膜を得るための作製条件について、実験を行った結果を以下に示す。図３は、ＳｉＮ膜形成時におけるＳｉＨ₄ガスの流量比と耐湿性との間の関係を示す図である。ここで、横軸は、ＰＥＣＶＤ法でのＳｉＮ膜形成時における全原料ガス（ＳｉＨ₄＋ＮＨ₃＋Ｎ₂）の流量に対するＳｉＨ₄ガスの流量の割合（以下、ＳＦＲという）を示している。また、縦軸は、横軸の各ＳＦＲの条件でＳｉＮ膜を形成した半導体装置を、加熱した相対湿度１００％の条件下に置き、ＳｉＮ膜下層の層間絶縁膜１１中に透過する水分の量が所定の値になるまでの時間（以下、Moisture Barrier Timeという）を示している。このMoisture Barrier Timeが長いほど、耐湿性に優れた膜であるといえる。また、Moisture Barrier Timeが４００時間以上あれば、実用に耐えうる耐湿性を有するものとすることができる。

図３に示すように、Moisture Barrier Timeが４００時間以上となるのは、ＳＦＲが１．８％〜４．２％である。つまり、ＳｉＮ膜（ライナ膜１５）の形成において、ＳｉＨ₄ガスの流量比を１．８％〜４．２％の範囲で調整すると耐湿性に優れたＳｉＮ膜を得ることができる。

図４は、形成されたＳｉＮ膜の密度と耐湿性との間の関係を示す図である。ここで、横軸は、ＳｉＮ膜の密度（ｇ／ｃｍ³）を示しており、縦軸は図３と同じくMoisture Barrier Timeを示している。この図４に示されるように、Moisture Barrier Timeが４００時間以上となるＳｉＮ膜の密度は、約２．５ｇ／ｃｍ³以上である。つまり、図３に示されるように、ＳＦＲが１．８％〜４．２％の範囲でＰＥＤＶＤ法によってＳｉＮ膜を作製すると、そのＳｉＮ膜の密度は約２．５ｇ／ｃｍ³以上となる。以上が、耐湿性に優れたシリコン窒化膜を得るための作製条件である。

その後、シリコン窒化膜（ライナ膜１５）上に、層間絶縁膜１１を形成し、所定の配線を行うことで、所望の構造を有する半導体装置を得ることができる。

上述した説明では、半導体基材に磁性体材料を含む場合に、半導体基材の温度を磁性体材料の電気磁気特性に影響を及ぼさない温度とした際の製造工程を例示した。しかし、銅配線１４を有する層間絶縁膜１１上にシリコン窒化膜からなるライナ膜１５を形成する場合であれば、上述した製造方法を適用することができる。

この実施の形態によれば、ＰＥＣＶＤ法による銅配線１４を形成した層間絶縁膜１１上へのシリコン窒化膜の形成において、ＳＦＲを１．８％〜４．２％としたので、２．５ｇ／ｃｍ³以上の膜密度を有する耐湿性に優れたシリコン窒化膜を形成するができるという効果を有する。また、Moisture Barrier Timeは、Pressure Cocker Testにおいて、ＳｉＮ膜が水分を透過していない時間を表しているが、このMoisture Barrier Timeが４００時間以上とすることで、実用上十分な耐湿性を有する半導体装置を得ることができる。

以上のように、この発明にかかる半導体装置は、約３００℃以下での製造が必要な半導体装置に有用であり、特に、ＭＲＡＭの製造方法に適している。

この発明による半導体装置の実施の形態の配線構造の一部を模式的に示す断面図である。この発明による半導体装置の実施の形態の配線構造部分の製造方法の一例を模式的に示す断面図である（その１）。この発明による半導体装置の実施の形態の配線構造部分の製造方法の一例を模式的に示す断面図である（その２）。ＳｉＮ膜形成時におけるＳｉＨ₄ガスの流量比と耐湿性との間の関係を示す図である。形成されたＳｉＮ膜の密度と耐湿性との間の関係を示す図である。ＭＲＡＭの仕組みを説明するための図である。ＭＲＡＭの仕組みを説明するための図である。

符号の説明

１１層間絶縁膜
１２配線用溝
１３バリアメタル膜
１４銅配線
１５ライナ膜

Claims

半導体基板上にトランジスタと磁気トンネル接合素子とを含む電子部品を形成した半導体基材上に形成された層間絶縁膜と、
前記層間絶縁膜に形成された配線用溝内に埋め込まれた銅配線と、
前記銅配線が形成された前記層間絶縁膜上に形成されるシリコン窒化膜と、
を備え、
前記シリコン窒化膜の膜密度は、２．５ｇ／ｃｍ³以上であることを特徴とする半導体装置。
半導体基板上にトランジスタと磁気トンネル接合素子（以下、ＭＴＪ素子という）とを含む電子部品が形成された半導体基材上に層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜に配線用溝を形成し、前記配線用溝に銅配線を形成する銅配線形成工程と、
ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法で、前記ＭＴＪ素子の電気磁気特性に影響を及ぼさない温度で、ＳｉＨ₄ガスとＮＨ₃ガスとＮ₂ガスとの原料ガスの全体に対するＳｉＨ₄ガスの流量比を１．８％以上４．２％以下となる条件で、前記銅配線が形成された前記層間絶縁膜上にシリコン窒化膜を作製するシリコン窒化膜形成工程と、
を含むことを特徴とする半導体装置の製造方法。
前記ＭＴＪ素子の電気磁気特性に影響を及ぼさない温度は、３００℃以下であることを特徴とする請求項２に記載の半導体装置の製造方法。