JP2010239144A - 構造体及びその製造方法 - Google Patents

構造体及びその製造方法 Download PDF

Info

Publication number
JP2010239144A
JP2010239144A JP2010129720A JP2010129720A JP2010239144A JP 2010239144 A JP2010239144 A JP 2010239144A JP 2010129720 A JP2010129720 A JP 2010129720A JP 2010129720 A JP2010129720 A JP 2010129720A JP 2010239144 A JP2010239144 A JP 2010239144A
Authority
JP
Japan
Prior art keywords
frame
liquid crystal
crystal polymer
flange
graphite flakes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010129720A
Other languages
English (en)
Other versions
JP5554635B2 (ja
Inventor
Michael Zimmerman
ティンマーマン，ミッチェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IQLP LLC
Original Assignee
Interplex QLP Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interplex QLP Inc filed Critical Interplex QLP Inc
Publication of JP2010239144A publication Critical patent/JP2010239144A/ja
Application granted granted Critical
Publication of JP5554635B2 publication Critical patent/JP5554635B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32506—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24132—Structurally defined web or sheet [e.g., overall dimension, etc.] including grain, strips, or filamentary elements in different layers or components parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

【課題】フランジ、フレーム、リードを接着剤を使用せずに一体化する手段を提供する。
【解決手段】半導体１１０を収納するための回路パッケージ１００が、高含量銅のフランジ１０２、一つまたはそれ以上の高含量銅のリード１０６およびフランジとリードに成形される液晶ポリマーフレーム１０４で形成されており、フランジは、成形フレームと機械的に連結する鳩尾型の溝または他の形状のフレーム保持構造部を含んでいる。リードは、フレームを機械的に連結する一つまたはそれ以上のリード保持構造部を含む。フレームは、湿気の浸入防止のための化合物を含み、その熱膨張係数はリードとフランジの熱膨張係数にマッチする。フレームはダイ取り付け温度に耐えるように処方される。蓋は、ダイがフランジに装着後に超音波でフレームに溶着される。
【選択図】図１

Description

［関連出願へのクロスリファレンス］
本出願は、２００３年１月２９日に出願の合衆国仮出願第６０／４４３．４７０号の恩恵を受けることを主張するもので、この出願の内容をここに参考記載として組み入れるものである。
［連邦政府支援の研究又は開発に関する声明］
なし
［発明の背景］
本出願は、集積回路のための回路パッケージに係る製造体、さらに詳しくは、液晶ポリマー材料を含有してなる構造体及びその製造方法に関するものである。
半導体及びその他の集積回路デバイス類（“チップス”又は“ダイ”と指称するときもある）は、一般的には、回路パッケージ内に内蔵されて、前記ダイを保護し、電気的に助長し、前記ダイを機械的に、そして、熱的にプリント回路ボード類、ヒートシンク類などに接続するようになっている。一般的な回路パッケージには、基体（通常“スラッグ”又は“フランジ”として指称されている）、保護絶縁ハウジング及び前記ハウジングからのびているリードが含まれる。前記ハウジングの内部には、前記リーロ線が前記ダイの接点に直接電気的にボンドされているか、又は、さらに普通には、ワイヤにより接続されている。
前記保護ハウジングは、プラスチック又はセラミックのような誘電素材から作られていて、前記フランジに取り付けられ、前記ダイと接合ワイヤ類をカプセル化し、これらを水蒸気及びその他の大気中の気体の浸入から守るようになっている。殆ど多くの保護ハウジングは、二つの部材、即ち、一対の側壁（“フレーム”）と蓋とを備えているが、ハウジングには、一体ものとして成形されものもある。前記フレームと前記ダイとが前記フランジに取り付けられるオーダーは、前記フレームのマテリアル、さらに詳しくは、該マテリアルが変形せずに耐え得る最高温度であって、これを越えると変形してしまう温度に応じて変えられる。
高出力のダイのための回路パッケージには、一般的に言って、金属フランジが含まれているもので、大抵の場合、共融合金はんだづけにより前記ダイが前記フランジに取り付けられている。一般的に言って、前記フランジには、ねじ孔やねじ溝類などの取り付け構造部が備えられていて、これによって、回路パッケージが例えばヒートシンクのようなものに装着されることができるようになっている。実用においては、前記フランジは、前記ダイから前記ヒートシンクへ熱を伝える。
ダイをフランジに取り付けるのに使用される高い温度がプラスチックにダメージを与えたり、変形させたりするが、セラミック素材は、このような高温度に耐えることができる。したがって、前記ダイの取り付けに先立ち、セラミックフレームを使用する回路パッケージをアッセンブリーすることができる。
セラミックフレームの熱膨張係数に合わせるために、これらフレームのためのフランジは、粉末冶金溶浸プロセスによる銅タグステン合金で作られるのが一般的である。このプロセスは、極めて高価なもので、できた合金の熱伝導性に限界がある。熱伝導性は、溶浸プロセスと後続のラミネーションプロセスにより作られた銅−モリブデン−銅をラミネートしたフランジ類の使用で改善できるが、これらのプロセスは、極めて高価なものになる。
また別に、前記フレームとダイの取り付けに先立ち、前記フランジに前記ダイを取り付けることもできる。この試みは、前記フレームに低温でのプラスチックの使用を可能にするものであるが、前記フレームを前記フランジと前記蓋に取り付けるのに接着剤を使用するため満足な結果にはならない。これらの接着剤ではシールが不完全であったり、空隙が生じたりして、回路パッケージの使用の間隙間ができることが往々にして起こる。さらに、回路パッケージのユーザーは、フランジ類、フレーム類及び蓋類の数を調べたり、ダイをフランジに取り付けたりした後に、これらの部品類を組み立てすることを好まない。
［発明の概要］
この発明は、ダイ取り付けの高温度に耐え、接着剤を使用せずにダイのためのハーメチック（気密）シールされた空間部を確保できる部品点数が少なく、低価格の回路パッケージを提供するものである。この回路パッケージの構造は、幾つかの機械的特徴と構成を利用して、完全密封性と温度耐性を達成したものである。この組合せは、また、在来の回路パッケージよりもすぐれた導電性と熱伝導性及び機械的一体性を示す回路パッケージを提供するものでもある。
前記回路パッケージには、二つのパーツが含まれている：フランジ／フレーム／リード組合せもの及び蓋。リードは、オープントップのフレームの側壁を通りのびている。前記フランジには、前記フレームで囲われたダイ取り付け領域が含まれている。前記フランジとフレームの間及びリードとフレームの間の境界にそって前記フレームの内側にシールが施されている。前記フレームの素材（熱可塑性ポリマー、好ましくは、液晶ポリマー）及びシール（好ましくはエポキシ）を処方してダイ取り付け温度に耐えるようにしてある。ダイが前記フランジに取り付けられ、前記ダイが前記リードに電気的にボンドされれば、前記蓋を前記フレームに溶接して前記ダイを囲む空間キャビティをシールする。
前記回路パッケージのフランジ、フレーム及びリード類には、接着剤を使用せずに前記回路パッケージの機械的一体性を維持する一つ又は複数の構造的特徴が含まれている。これらの特徴は、前記フランジとリードをこれらそれぞれの接合部で前記フレームに機械的にロックする点にある。
一つの実施例においては、前記フランジは、前記ダイ取り付け領域を囲むフレーム保持特徴を構成している。この保持特徴は、例えば、溝部であったり、畝部であったりしているもので、これらには、あり継ぎ構造又はその他のアンダーカット断面形状部が含まれている。前記熱可塑性フレームは、例えば射出成形手段により前記フランジに成形される。成形工程の間、前記リードのまわりに前記フレームも成形され、前記リードは、前記フレームの側壁を介して前記フレームの外側から前記空間キャビティ領域へ達している。
一つのリード保持特徴は少なくとも一つの孔を構成し、この孔は、前記リードを貫通している。成形工程の間、この孔にフレームの熱可塑性素材が流入し、ついで、該孔内で硬化することで前記リードを前記フレーム内にロックするようになる。
別のリード保持特徴は、前記空間キャビティ領域内にある前記リードの上又は近くにフック状のエッジ、畝部または他の構造部を構成する。この構造は、前記リードと同じ面にはなっていない。成形工程の間、フレームの熱可塑性素材の一部がこの構造部の外面部分に対し硬化し、これによって前記リードが前記フレームから引き抜かれるのを防ぐ機械的バリヤーが作られる。
前記フランジ、フレーム及びリード類の組成物は、熱膨張係数（ＣＴＥ）が合致しており、これによって、これらパーツ類の間のそれぞれの接合部におけるストレスを減らすようになっている。これらの組成物は、また、前記フランジにより良好な熱伝導性をもち、前記リードと前記フランジにより良好な導電性をもつものである。一つの実施例においては、前記フランジは、銅の含有率が高く作られていて、少量のジルコン、銀又は他のマテリアルにより増量されている。別の実施例においては、前記リード類は、銅の含有率が高く作られていて、少量の鉄、燐、亜鉛及び又は他のマテリアルにより増量されている。また別の実施例においては、前記フレームにおけるグラファイト・フレークで湿気バリヤーを作っている。これらのグラファイト・フレーク及び他の添加物類は、前記フレームのＣＴＥを前記フランジのＣＴＥに合致させるようにする。オプショナルにフィルムを前記フレーム及び／又は蓋の外部又は内部に施し、前記空間キャビティ内への湿気の浸入度合いをさらに低下させることもできる。
［図面の簡単な説明］
これらおよび他の本発明の特徴、利点および態様については当業者は以下の説明から次の添付の図面を参考にしてより明らかにできる：
図１は、本発明の一態様に従う、蓋がない回路パッケージの斜視図である。
図２は蓋を有する図１の回路パッケージの斜視図である。
図３は、図１の回路パッケージの製造に使用されるような一つのリードフレームの上面図である。
図４Ａは、図３のリードフレームにフレームとフランジが成形されて装着された後のものの上面図である。
図４Ｂは、図４Ａに示されるストリップの一つのリードフレームの上面図である。
図５Ａは、図１の回路パッケージの部分分解図である。
図５Ｂは、図１の回路パッケージの他の態様の部分分解図である。
図６Ａ−Ｃは、それぞれ製造の３段階の一つを示す図１の回路パッケージのフランジの断面図である。
図７Ａ−Ｄは、図１の回路パッケージのフランジに装着されるダイの概略図である。
図８Ａは、図１の回路パッケージのリードの詳細な斜視図である。
図８Ｂは、図１の回路パッケージのリードのいくつかの代替の態様の断面図である。
図９は、図１の回路パッケージのフレームの部分の概略断面図である。
図１０は、図１の回路パッケージのシールを示す部分の拡大図である。
図１１Ａと１１Ｂは、図１０のシールの二つの態様をそれぞれ示す図１の回路パッケージの断面図である。
図１２は図１０、１１Ａおよび１１Ｂのシールとして使用するに適当な材料の一態様について、粘度とせん断速度との関係を示すグラフである。
図１３Ａは、図１の回路パッケージのための蓋の斜視図である。
図１３Ｂは、一つの態様に従うものである図１３Ａの蓋の部分の斜視図である。
図１４は、図１の回路パッケージを製造する方法のフローチャートである。
［発明の詳細な記述］
この発明は、ダイ取り付けの高温度に耐え、接着剤を使用せずにダイのためのハーメチック（気密）シールされた空間部を確保できる部品点数が少なく、低価格の回路パッケージを提供するものである。図１は、この発明の一つの実施例による模範的な回路パッケージ１００を示す。分かりやすくするために、この回路パッケージは、蓋なしで示されている。前記回路パッケージ１００には、フランジ１０２、フレーム１０４及び二つのリード１０６，１０８が含まれている。フレーム１０４は、二つのリード１０６，１０８をフランジ１０２に対し、そして互いに電気絶縁している。ダイ１１０は、共融合金はんだ付け部１１４などによりダイ取り付け領域１１２に取り付けられている。分かりやすくするために、図１では、一つのダイのみが示されているが、一般的には、二つ又はそれ以上のダイがダイ取り付け領域１１２に装着されるようになっている。
共融合金はんだ付け部１１４は、ダイ１１０をフランジ１０２へ電気的に接続している。共融合金はんだ付け部１１４は、また、ダイ１１０からフランジ１０２へ熱を逃がす。実用においては、フランジ１０２は、溝孔１１６，１１８に通されるボルト類（図示せず）によりヒートシンク（図示せず）に取り付けられるようになっているのが一般的ではある。ダイ１１０は、ワイヤ１２０，１２２などによりリード１０６，１０８に電気的に接続する。これらのワイヤ１２０，１２２は、リード１０６，１０８に超音波接合されていることが好ましい。一つのダイ１１０と二つのリード１０６，１０８が図示されているが、これら以上のダイ及び／又はリードも使用可能である。図２は、蓋２００が施蓋された後の回路パッケージを示し、これについては、詳しく後記する。
回路パッケージ１００は、いくつかの特徴と構成を用いて前記ダイを前記空間キャビティ内にハーメッチクシールし、高温度に耐えるようにしている。前記したように、この組合せにより、前記回路パッケージ１００の導電性、熱伝導性及び機械的一体性の度合いを高めているものでもある。以下の記述は、回路パッケージ１００の製造のためのプロセスの全体像から始まるものである。ついで、フランジ１０２とその製造についての詳しい記述に移る。これに続いて、リード１０６，１０８、フレーム１０４に使用の液晶ポリマーの組成、蓋２００そして回路パッケージ１００の製造プロセスの詳細な説明に入ることとする。
［製造の全体像］
この発明による回路パッケージ１００は、在来の回路パッケージ同様に帯状体又はリールに巻かれて製造されることが好ましい。図３は、リードフレーム３０２，３０４のようなリードフレームの帯状体３００を示す。各リードフレームには、３０６，３０８で示されている二つのリードが含まれている。一つの実施例に於いては、リードフレーム帯状体３００が打ち抜き又はエッチングされたとき、複数の孔がリード３−６．３０８に貫通される。これらの孔の例が３１０で示されている。これらの孔３１０は、詳しく後記するように、フレームをリード３０６，３０８にロックするために使用される。
リードフレーム帯状体３００が作られた後、フレームが好ましくは射出成形でリードフレーム帯状体の各リードフレームに成形される。図４Ａは、フレーム４００のような複数のフレームが前記複数のリードフレームに成形された後のリードフレーム帯状体３００Ａを示す。図４Ｂは、一つの完成されたリードフレーム４０４を示す。複数のリードフレームは、一つ一つ個別に又は帯状体で又は巻かれて次々の製造作業者へ供給され、彼らによりダイが前記リードフレームに取り付けられる。
［フランジ］
フランジ１０２は、基体となるもので、これに本回路パッケージの他のパーツ類が取り付けられる。さらに、フランジ１０２は、代表的には、ダイからヒートシンクへ熱を伝え、前記ダイの一つの端子をプリント基板に電気的に接続するものでもある。フランジ１０２は、好ましくは銅の含有率が高い合金（少なくとも約５０％の銅）で作られ、導電性と熱伝導性に富み、ダイ取り付け温度におけるアニールに耐えるようになっている。この合金には、少なくとも一つの極微量の金属が含まれていることが好ましい。フランジ１０２は、少なくも約９８％の銅と約０．０５％から約１．５％のジルコニウムからなることが好ましいが、別の高い銅の含有率にしても差し支えない。フランジ１０２は、約９９．９％の銅と約０．１％のジルコニウムからなることがさらに好ましい。フランジ１０２は、厚みが約２．５４μｍ（約１００マイクロインチ）のニッケルで電気めっきされて、拡散バリヤ層を形成し、約１．７μｍ（約６５マイクロインチ）の金で電気めっきされて、ダイ１１０をフランジにはんだ付けするのを容易にする。
また別に、フランジ１０２は、少なくも約９９．５％の銅と約０．０８５％の銀からなるものでもよいが、別の高い銅の含有率にしても差し支えない。ジルコニウムは、銀より好ましいもので、これは、ジルコニウムをもつ合金は、銅の含有率が高く、したがって、熱伝導性と導電性が銀をもつ合金よりも良好であるからである。銅−ジルコニウム合金によりフランジの熱伝導性が従来技術の銅−タングステン及び銅−モリブデン−銅フランジよりもすぐれており、このようなフランジ又はこのようなフランジに取り付けられたダイを用いる回路パッケージは、従来技術のパッケージよりも大きな出力を出すことができるようになる。さらに加えて、銅−ジルコニウム合金は、銅含有率が高い大抵の合金よりもアニール温度が高く、ダイ取り付け温度までに加熱されても歪みが少ない。
上記したように、フレーム１０４は、好ましくは射出成形でフランジ１０２へ成形される。この成形の結果、前記フレームは、フランジ１０２にくっつくが、このくっつき方は、不完全であり、前記ダイのはんだ付けと動作の熱により破壊されてしまう。この問題を解決するために、フランジ１０２は、フレーム１０４と前記フランジとを機械的にインターロクする機械的特徴を含むことが好ましい。
この特徴は、図５Ａに図示されているもので、この図は、図１を参照して述べた回路パッケージ１００の一部の断面斜視図である。フランジ１０２には、フレーム保持構造部５００が構成されていて、これは、フレーム１０４と前記フランジとを機械的に結合するために使用される。フレーム１０４をフランジ１０２に成形するとき、前記フレームの素材の一部が前記フレーム保持構造部５００に流入し、硬化してキイ５０２が作られる。フレーム保持構造部５００は、ある断面プロフィールを持ち、キイ５０がこれに対する相補プロフィールをもつ。このようにして、硬化したキイ５０２は、フレーム保持構造部５００にインターロックし、これによって、前記フレームと前記フランジとの間に接着剤を添加せずに、フレーム１０４がフランジ１０２から引き抜かれないようになる。
フレーム保持構造部５００は、少なくとも一つのアンダーカット部を含む。前記保持構造部５００は、あり溝断面になっていて、アンダーカット部５０４，５０６を構成している。Ｔ、Ｌ又は円板に棒がついた形状のような他の断面形状でもよい。
図５Ａに示されたフレーム保持構造部５００は、フランジ１０２の隣接面に押し込まれるようになっているが、図５Ｂに示すように、前記隣接面から立ち上がるようになっていてもよい。別の形のフランジ１０２Ａは、フレーム保持構造部５００Ａを構成し、これは、前記隣接面からしっかり立ち上がっている。フレーム１０４Ａをフランジ１０２Ａに成形するとき、前記フレームの素材の一部が前記フレーム保持構造部５００Ａのアンダーカット部５０４Ａ，５０６Ａにそってぐるりっと流れ込み、硬化する。この場合には、フレーム１０４Ａ内側にキイ５０２Ａが構成されることになる。
図５Ａに戻ると、フレーム保持構造部５００は、一連のプログレッシブ・スタンピング（一連の打ち抜き加工）によりフランジ１０２に形成される。図６Ａ〜図６Ｃは、種々の加工段階におけるフレーム保持構造部５００の断面を示す。図６Ａは、フレーム保持構造部５００が作られる前のフランジブランク１０２Ｂを示す。
図６Ｂは、前記フランジブランクに断面矩形の第１の溝６００が作られたフランジブランク１０２Ｃを示す。この加工操作により溝６００に壁６０２，６０４が作られる。溝６００は、約０．５０８ｍｍ（約０．０２インチ）の幅寸法（寸法Ａ）になっていることが好ましく、約０．５０８ｍｍ（約０．０２インチ）の深さ寸法（寸法Ｂ）になっていることが好ましい。
図６Ｃは、第１の溝６００に対し断面矩形の第２の溝６０６が作られた後のフランジ１０２を示す。この第２の加工操作により、壁６０２，６０４（図６Ｂ）を変形させ、この溝の頂部近辺を僅かにおしつぶす。変形した壁６０２Ａ，６０４Ａで図５Ａを参照しての前記説明のようなアンダーカット部５０４，５０６が形成される。第２の溝６０６は、約１．２７ｍｍ（約０．０５インチ）の幅寸法（寸法Ｄ）になっていることが好ましく、約０．２５４ｍｍ（約０．０１インチ）の深さ寸法（寸法Ｃ）になっていることが好ましい。このようにしてできた、あり溝形状のものは、約０．１７７８ｍｍ（約０．００７インチ）の狭い寸法（寸法Ｅ）で、オーバーハング部分の寸法が約０．１６５ｍｍ（約０．００６５インチ）（寸法Ｆ）になっている。オーバーハング部分（Ｆ）は、フレーム１０４に使用の液晶ポリマー（後記）に対し少なくとも約０．１２７ｍｍ（約０．００５インチ）であることが好ましい。
これらすべての寸法は、フランジ１０２のサイズ、素材及び温度、フレーム１０４のサイズ、素材及び温度、前記フランジとフレームの接合部分における所望の強度、コスト又は他の要素など、当業者の熟知しているものに応じて変えられるものである。
フランジ１０２には、また、機械的特徴が含まれていて、これは、フランジとヒートシンクとの間を熱が具合よく確実に伝わることようにする点である。ヒートシンク類は、一般的には、一方の面が機械的に研磨されて平坦になっている。回路パッケージとヒートシンクとの間の接合部の熱伝導を高めるために、前記回路パッケージをこの平坦な面に空隙無しにぴったり寄り添わせるようにしなければならない。
フレーム保持構造部５００を作るために行われる打ち抜き加工（上記）でフランジ１０２の底部を変形させてしまい、これによって前記回路パッケージが前記ヒートシンクに対し平に寄り添えなくなる。このような変形を改善するために、フランジ１０２の底面を打ち抜き加工後にラップ盤で磨き上げることが好ましい。さらに、又は、別途に厚み寸法（５Ａの寸法Ｇ）を好ましくは約３．１７５ｍｍ（約０．１２５インチ）厚くすることで、前記スタンプ（打ち抜き）加工による変形量を少なくし、フランジ１０２の底面をラップ磨き上げしなくてもすむようにできる。
ダイ１１０とフランジ１０２の熱伝導率ＣＴＥの相違で、前記ダイを前記フランジにはんだ付けするとき、前記フランジを変形させてしまう。図７Ａ〜図７Ｄは、このような状況の略図である。図７Ａは、平らな底面７００をもつフランジ１０２Ｄと前記フランジに未だハンダ付けされていないダイ１１０を示す。はんだ材１１４Ａは、未だ溶けていない。銅／ジルコニウムのフランジのＣＴＥは、約１７ｐｐｍ／°Ｃであるが、シリコンのダイのＣＴＥは、約２．８ｐｐｍ／°Ｃである。ダイ１１０とフランジ１０２Ｄとが加熱されて該ダイを前記フランジにはんだ付けする際、前記ダイとグランジは、膨張する。
ついで、そして図７Ｂに示すように、ダイ１１０とフランジ１０２Ｄが冷えると、共融合金ハンダ１１４Ｂが直ちに硬化してしまうが、前記フランジとダイは、冷えながら収縮してゆく。共融合金はんだ１１４Ｂは、非常に硬く、ぐっと引き延ばされるものではない。したがって、フランジ１０２Ｄの上面７０２は、前記フランジよりもＣＴＥがぐっと低いダイ１１０により拘束されてしまう。その結果、フランジ１０２Ｄの上面７０２は、その底面７００よりも収縮度合いが小さく、該底面は、凹面形状になり、該フランジがヒートシンクに装着されると、間隙が残ってしまう。
はんだ付け後、フランジ１０２が凹面になる傾向に対抗するために、はんだ付けする前に前記フランジを僅かに凸面形状にしておく。図７Ｃは、ダイ１１０を該フランジにはんだ付けする前のフランズ１０２を示す。フランジ１０２の底面７０４は、凹面に張り出す寸法（寸法Ｈ）がはんだ付けにより導入される凹面になる度合いよりも大きな形状になる。一つの実施例においては、底面７０４は、前記フランジの長さにわり少なくとも約０．００２５４ｍｍ（約０．０００１インチ）だけ張り出している。別の実施例においては、底面７０４は、約０．０１２７ｍｍ（約０．０００５インチ）から約０．０２５４ｍｍ（約０．００１０インチ）の間の張り出しになっている。この寸法度合いは、使用されるはんだ付け技術フランジにはんだ付けされるダイの数、サイズと配置、前記フランジの長さ、幅及び圧さ、さらには前記フランジの構成などの種々の要因におうじて変わるものである。在来のフランジ類は、一般的には、厚みが約１．０１６ｍｍまたは約１．５７５ｍｍ（約０．０４０又は０．０６２インチ）である。好ましくは約３．１７５ｍｍ（約０．１２５インチ）のフランジの厚さ（図５Ａの寸法Ｇ）は、はんだ付けによる変形の量を減らすことができる。前記底面の張り出しは、成形加工により形成されることが好ましいが、サンドペーパー磨き、曲げ加工、鋳造又は鍜造のような別の加工でもよい。
図７Ｄは、前記ダイ１１０がフランジ１０２にはんだ付けされ、両者が冷えた後のフランジ１０２を示す。底面７０４は、好ましくは僅かに反った形になっている。フランジ１０２がヒートシンクに装着されると、ねじを前記フランジに取り付ける力（矢印７０６，７０８）で前記フランジがヒートシンクに対し平らにされ、フランジとヒートシンクの間の接合部の熱伝導性が良好になる。
前記したように、フランジ１０２は、概ね平らなダイ取り付け領域１１２を含み、この領域にダイがはんだ付けされるか、エポキシ接着されるか又はその他の手段で取り付けられる。ダイ取り付け領域１１２は、２５．４ｍｍ（インチ）当たり約０．０２５４ｍｍ（約０．００１インチ）以下で平らになっていることが好ましく、さらに好ましくは２５．４ｍｍ（インチ）当たり約０．０１２７ｍｍ（約０．０００５インチ）以下で平らになっていて、ダイ１１０と前記ダイ取り付け領域とが具合よく共融合金はんだ接合されるようになっている。さらに、前記ダイ取り付け領域の粗さは、約１．６μｍ（約６４マイクロインチ）以下であることが好ましく、これによってヒートシンクへ熱が良好に伝わるようになっている。エポキシのような接着剤を使用してファイ１１０をダイ取り付け領域１１２へ取り付ける場合には、ダイ取り付け領域の平坦度は、２５．４ｍｍ（インチ）当たりやく０．１２７ｍｍ（約０．００５インチ）内であることが好ましく、滑らかさは、約１．６μｍ（約６４マイクロインチ）内になっている。
前記したように、フランジ１０２には、取り付け溝１１６，１１８が含まれている。また別に、フランジ１０２には、ねじがきってあるか、又は、ねじはきっていない複数の孔が含まれる。これらの場合、フランジ１０２は、これらの開口にボルト類や他のファスナー類によりヒートシンク又は他の代替品に取り付けられる。また別にフランジ１０２は、フランジ１０２をヒートシンク又は他の代替品にはんだ付けで取り付け溝をなくすこともできる。
［リード］
図１について前記したように、フレーム１０４は、好ましくは射出成形でフランジ１０２、リード１−６．１０８へ成形される。この成形工程の間、フレーム１０４は、リード１０６．１０８のまわりに成形されるのが好ましく、これらリードは、前記フレームの側壁を介して前記フレーム外側から空間キャビティ領域へ張り込む。この成形の結果、前記フレームは、リード１０６，１０８にくっつくが、このくっつきは、完全なものではなく、ダイのはんだ付けの熱及び動作によりこわれてしまう。この問題を解決するために、各リード１０６，１０８には、一つ又は複数のリード保持機構をもたせて前記リーソをフレーム１０４に固定するようにすることが好ましい。
リード保持機構の一つは、図８に示すように、各リードに少なくとも一つの孔３１０を貫通しておく。前記したように、これら孔３１０は、リードフレーム３００（図３）を打ち抜いたり、エッチングしたりするときにリード１０６，１０８に形成するものである。フレーム１０４が前記リードに接触するラインにそって配置の複数の好ましくは矩形の孔３１０が各リード１０６，１０８に含まれていることが好ましい。成形工程の間、熱可塑性のフレーム素材が孔３１０へ流入し、硬化し、フレーム１０４内でリード１０６又は１０８を機械的にロックし、前記リードとフレームとの間に添加される接着剤の必要なしに前記フレームから前記リードが引き出されないようになる。図５Ａに示すように、複数の孔３１０は、フレーム１−４により完全に覆われることが好ましい。
リード１０６，１０８の導電性は、回路パッケージ１００の全体のパフォーマンスに貢献するものである。リード１０６，１０８の導電性は、側面、即ち前記リードを通る電流の流れ方向に対しほぼ垂直な前記リードの断面領域に比例する。複数の孔３１０は、この断面領域（図８のＢ−Ｂ線部分参照）を狭くするから、前記孔の数、配置、サイズ及び形状を選択してリード１０６，１０８の効率的な導電性の損失を最低にすることができる。好ましくは、前記孔３１０は、前記リードの断面領域を最高約２５％減らすことがきるが、構成されたリードの導電性が構造基準に合いさえすれば、この減少度をさらに低くできる。
矩形の孔３１０は、硬化してリード１０６，１０８をロックする熱可塑性フレーム素材の量を最も多量にする一方、前記リードの導電性の低下をなくすようにする。矩形の孔３１０の長い方の方向は、前記リード１０６，１０８を流れる電流の方向に平行になっていることが好ましい。フレーム１０４の側壁の厚さによっては、前記孔３１０を正方形にできる。
図８に示す別のリード保持構造では、フック状の又は曲げた（以下では、まとめて“フック状”という）エッジ８００、畝部、凹部又は別の構造が空間キャビティ領域内にあるリード１−６，１０８の端部に又は端部近くに設けられている。この構造は、前記リードと同一平面上にはない。図５Ａから分かるように、成形工程の間、フレームの熱可塑性素材の一部がこの構造の外側に面している部分において又は対し硬化し、これによってリード１０６がフレーム１０４から抜け出ないようにする機械的バリヤが作られる。フック状のエッジ８００、畝部又は他の構造は、リードフレーム３００（図３）が打ち抜き加工されるときにリード１０６，１０８に形成される。フック状エッジ８００は、リード保持構造にとって好ましい実施例であるが、他の形状も使用できる。いくつかの許容できる形状のものの断面を図８Ｂに符号８００Ａ〜８００Ｆで示す。
図１を参照して前記したように、リード１０６，１０８は、ダイ１１０を回路パッケージ又は均等物に電気的に接続するために用いられる。リード１０６，１０８は、銅の含有率が高い合金（銅が少なくとも５０％）から作られて、良好な導電性をもち、フレーム１０４のＣＴＥに合致するようになっている。銅の含有率が高いリードは、一般的にはニッケル４２％、鉄５５％の（合金４２として広く知られている）従来のリード類よりもすぐれた導電性をもつ。さらに加えて、リード１０６，１０８は、拡散バリヤ層となる約２．５４μｍ（約１００マイクロインチ）のニッケル層と前記リードをワイヤボンドしたりはんだ付けしたりするのを容易にする約１．６２５μｍ（約６５マイクロインチ）の金の層で電気めっきされるのが好ましい。
リード１０６，１０８は、約２．１％〜約２．６％の鉄、約０．０１５％〜約０．１５％の燐、約０．０５％〜約０．２％の亜鉛及び残部が銅である合金で作られているものが好ましい。これら素材の割合は、これ以外のものでもよい。リード１０６，１０８は、約９７．５％の銅、約２．３５％の鉄、約０．３％の燐及び約０．１２％の亜鉛のものから作られることがさらに好ましい。このような合金は、ＵＮＳ識別Ｃ１９４００でＯｌｉｎ Ｃｏｒｐｏｒａｔｉｏｎから入手できる。
リード１０６，１０８には、その他数多くの組成が適用できる。これら代替の一つとしては、約９９．９％の銅と約０．１％のジルコニウムがある。このような合金は、ＵＮＳ識別Ｃ１５１００でＯｌｉｎ Ｃｏｒｐｏｒａｔｉｏｎから入手できる。これら素材の別の割合も差し支えない。例えば、約０．０５％〜約０．１５％のジルコニウムと残りが銅である合金もまた許容できる。
リード１０６，１０８の別の組成には、約１％〜約２％の鉄、約０．０１％〜約０．０３５％の燐、約０．３％〜約１．３％のコバルト、約０．１％〜約１％の錫及び残部が銅であるものが含まれる。この組成における好ましい銅の量は、９７％である。このような合金は、ＵＮＳ識別Ｃ１９５００でＯｌｉｎ Ｃｏｒｐｏｒａｔｉｏｎから入手できる。
リード１０６，１０８の別の組成には、約０．３％〜約１．２％の鉄、約０．１％〜約０．４％の燐、約０．０１％〜約０．２％のマグネシウム、及び残部が銅であるものが含まれる。この代替組成における好ましい組成は、約０．６％の鉄、約０．２％の燐、約０．０５％のマグネシウム、約９９％の銅である。このような合金は、ＵＮＳ識別Ｃ１９７００でＯｌｉｎ Ｃｏｒｐｏｒａｔｉｏｎから入手できる。
リード１０６，１０８の別の代替組成には、約１．７％〜約２．３％の錫、約０．１％〜約０．４％のニッケル、上限が約０．１５％の燐及び残部が銅であるものが含まれる。このような合金は、ＵＮＳ識別Ｃ５０７１０で三菱電機株式会社から入手できる。
リード１０６，１０８のさらに別の代替組成には、約０．０５％〜約１．５％の鉄、約０．０２５％〜約０．０４５％の燐及び残部が銅であるものが含まれる。このような合金は、ＵＮＳ識別Ｃ１９２１０で神戸製鋼所から入手できる。
リード１０６，１０８のさらに別の代替組成には、約０．５％〜約０．１５％の鉄、約０．５％〜約１．５％の錫、約０．０１％〜約０．０３５％の燐および残部が銅であるものが含まれる。このような合金は、ＵＮＳ識別Ｃ１９５２０で三菱伸銅株式会社から入手できる。
リード１０６，１０８の別の代替組成には、約０．１５％〜約０．４％のクロミウム、約０．０１％〜約０．４％のチタン、約０．０２％〜約０．０７％のシリコン及び残部が銅であるものが含まれる。このような合金は、ＵＮＳ識別Ｃ１８０７０でＷｉｅｌａｎｄ Ｗｅｒｋｅから入手できる。
リード１０６，１０８のさらに別の代替組成には、約０．８％のニッケル、約０．１５％〜約０．３５％のシリコン、約０．０１％〜約０．０５％の燐及び残部が銅であるものが含まれる。このような合金は、ＵＮＳ識別Ｃ１９０１０でＳａｎ Ｍｅｔａｌ Ｃｏｒｐｏｒａｔｉｏｎから入手できる。
リード１０６，１０８の別の代替組成には、約２．０％〜約４．８％のニッケル、約０．２％〜約１．４％のシリコン、約０．０５％〜約０．４５％のマグネシウム及び残部が銅であるものが含まれる。この代替組成における好ましい組成は、約３．０％のニッケル、約０．６５％のシリコン、約０．１５％のマグネシウム、約９６．２％の銅である。このような合金は、ＵＮＳ識別Ｃ７０２５０でＯｌｉｎ Ｃｏｒｐｏｒａｔｉｏｎから入手できる。
リード１０６，１０８のさらに別の代替組成には、約０．３％〜約０．４％のクロミウム、約０．２％〜約０．３％の錫、約０．１５％〜約０．２５％の亜鉛及び残部が銅であるものが含まれる。このような合金は、ＵＮＳ識別ＥＦＴＥＣ−６４Ｔで古河電気から入手できる。
リード１０６，１０８の別の代替組成には、約２．７％〜約３．７％のニッケル、約０．２％〜約１．２％のシリコン、約０．１％〜約０．５％の亜鉛及び残部が銅であるものが含まれる。このような合金は、ＵＮＳ識別ＫＬＦ−２５で神戸製鋼所から入手できる。
リード１０６，１０８のさらに別の代替組成には、約１．９％〜約２．９％のニッケル、約０．２％〜約０．６％のシリコン、約０．１％〜約０．２％の燐及び残部が銅であるものが含まれる。このような合金は、ＵＮＳ識別ＮＦ２２４で三菱電機株式会社から入手できる。
［フレーム］
図５Ａに関連して上記したように、フレーム１０４は、熱可塑性素材の射出成形で成形されフランジ１０２とリード１０６，１０８に一体成形される。フランジ１０２の素材には、好ましくは、液晶ポリマー（ＬＣＰ）が含まれ、これは、ダイ取り付け温度（ＡｕＳｎはんだ付けの温度２８０〜３３０℃又はＡｕＳｉはんだ付けの温度３９０〜４２０℃）に耐えることができる。従来のＬＣＰ類は、約３００℃〜約３３０℃の範囲の温度で溶けてしまう。フレーム１０４には、その溶融温度を上げ、熱膨張係数（ＣＴＥ）を調節し、湿気の浸透度を減らすベース樹脂とコンパウンド類が含まれている。実用的には、前記樹脂類とコンパウンド類を含むフレーム１０４の素材をここでは“熱可塑性コンパウンド”又は“フレーム材（マテリアル）”という。
許容できる樹脂の例は、ｐ−ヒドロキシ安息香酸、ビスフェノ−ル及びフタール酸からなるものである。他の許容される配合処方は、ｐ−ヒドロキシ安息香酸（ＨＢＡ）と６−ヒドロキシ−２−ナフトエ酸（ＨＮＡ）の共重合体を含む。他の許容される配合処方はＨＢＡ、４−４‐ビフェノール（ＢＰ）およびテレフタール酸（ＴＡ）のテラ（ｔｅｒａ）ポリマーを含む。
図９は、フレーム１０４の断面図の概略図であり、熱可塑性材中の化合物のいくつかを示す。充填材粒子は好ましくはＬＣＰへ添加され、そのＣＴＥをリード１０６と１０８のＣＴＥ（約１７ ｐｐｍ／℃）に、より近接して調和するように変成し、フレーム１０２中の熱可塑性材の異方性が阻害される。フレーム材のＣＴＥは好ましくはリード１０６と１０８のＣＴＥの約６０％内にあるように調節される。無機材９００の球状体、たとえばタルクであり、好ましくは２〜３ミクロン径であり、ＬＣＰに添加され、その濃度は約３０％〜約４０％の範囲である。このような複合材は約７ｐｐｍ／℃〜２２ｐｐｍ／℃のＣＴＥを有する。
グラファイトは、好ましくＬＣＰへ添加され、湿気の進入を減らす。このグラファイトは好ましく、一般的に平板のグラファイト・フレーク９０４（図９に、真横から見た方向で（エッジオン）示される）形状であるが、しかし他の形状のグラファイト、例えば、球形、塊状もまた許容される。加えて、グラファイト・フレーク９０４は射出等の際にある程度撓むが、有意にはその有効性が減じることはない。用語“一般的に平面状グラファイト・フレーク”は変形したフレークも含むものである。
グラファイト・フレーク９０４は、好ましくは層構造をとり、好ましくはフレーム１０４の外表面に概略平行であり、かくして湿気侵入の通路を曲がりくねったものとしている。前記層構造が外表面に平行でなくとも、グラファイトの存在で湿気の進入が抑制される。グラファイト・フレーク９０４はまたＬＣＰのＣＴＥを調整して、リード１０６と１０８の銅合金に、より近接してマッチさせる。フレーム材は、約１０％と約７０％の間のグラファイト・フレークを含み、好ましくは約４０％と約５０％の間である。
グラファイト・フレークの代替物としては、ガラスファイバー１２０２がＬＣＰへ添加されることができ、剛性が増し、得られる熱可塑性材のＣＴＥが調整される。この態様では、フレーム材は好ましくは約３０％と約５０％の間の割合のガラスファイバーを含む。
グラファイト・フレークの他の代替として、または追加としては、他の材料をＬＣＰへ添加することができ、それは例えば、鉄粉基材の吸収剤、分子篩のろ過材（ゼオライト）および酸化カルシウム（ＣａＯ）である。適当なゼオライトは、サッド−化学から入手できる。
フレーム剤は、射出成形前に、好ましくは予備乾燥されて、好ましくは約０．００８％未満の水分とされる。さらに、射出成形時間は短い時間で行なうものとして、好ましくは約０．２秒未満である。ワンショットの射出のサイズは、小さいものとし、好ましくは約２グラム未満として、熱可塑性材の射出成形機のバレル内に滞留する時間を最小限とする。射出成形時のゲートは、好ましくは熱可塑性材の流れを制限し、それにより熱可塑性材におけるせん断力を増大させて、ポリマー鎖とグラファイト・フレーク９０４を配向させる。熱可塑性材は、好ましくはフレーム１０４の角でまたはリード１０６と１０８の間で射出される。得られるフレームにおける残留応力の量を減らすために約２５０°Ｆという最低の金型温度が、好ましくは成形操作の間維持される。
湿気防止フィルムを好ましくはフレーム１０４の外表面に貼付して、湿気の侵入をさらに減らすことができる。代替としては、フィルムはフレーム１０４の内側に貼付され得る。許容される材料はアミン基材のエポキシ樹脂を含み、ＰＰＧインダストリーから商品名 Ｂａｉｒｏｃａｄｅで入手できる ポリマー／Ａｌフィルムおよびポリマー／セラミック・フィルムである。
封止
フレーム保持構造部５００（図５Ａ）とリード保持構造部８００（図８Ａ）は良好な機械的な接合部を構成し、湿気と大気ガスの進入を抑制する。さらに、フレーム１０４は、好ましくは添加剤と内側または外側にフィルムを貼付されて、この侵入を減少させる。さらに進入を減少させるには、図１０に示すように、封止１０００と１００２を、好ましくはフレーム１０４の縁に沿ってフレーム１０４の内部に施し、そこではフレームはリード１０６，１０８と接し、またフレームはフランジ１０２に接する。図１１Ａの断面図に示されるように、封止１００２は、フランジ１０２とフレーム１０４の間からの浸入の防止と、フレーム１０４とリード１０８の間の浸入防止に効果的である。代替としては、図１１Ｂに示すように、二つの封止、１００２Ａと１００２Ｂを一つの封止１００２に代って使用することができる。
フレーム材へ封止材が良好に接着するのを促進するには、好ましくは封止材の適用の前に洗浄をすることである。プラズマ洗浄は、当業者に周知であり、酸素が主たる媒体であるが、許容され得る結果をもたらす。代替として、フレーム材は、溶剤またはエッチングで洗浄され得る。内径０．２０３ｍｍ（０．００８インチ）の針が封止１０００の材料を施与するのに使用され、そして内径０．２５４ｍｍ（０．０１０インチ）のＩＤ針が、封止１００２の材料を施与するのに使用される。所望のビードの大きさに応じて他のサイズの針が使用され得る。封止材中の空気泡を最小にするために、容積式のオーガーポンプが封止材を針に注入するのに使用される。
封止材は好ましくはせん断速度約０．９５／秒における約５８Ｐａ．ｓと約１２８Ｐａ．ｓの間の粘度を有し、そしてせん断速度約９．５／秒における約１２Ｐａ．ｓと約３０Ｐａ．ｓの間の粘度を有している。図１２は、グラフ１２００を含み、それは粘度とせん断速度の間の関係を示す。低い粘度が高せん断速度では好ましく、それにより材料は迅速に施与され得る。しかし、高粘度が低速のせん断速度では好ましく、それにより一旦材料が施与されても、その材料は流れないこととなる。
材料は、好ましくは約３Ｐａ．ｓと約７．４Ｐａ．ｓの間のケーソン（ｃａｓｏｎ）粘度を有する。材料のチクソトロピー性指数は好ましくは約３．５と約４．６の間にある。
封止１０００と１００２の適当な材料は、エポキシ樹脂、シリコーン樹脂および相似被覆（ｃｏｎｆｏｒｍａｌ ｃｏａｔｉｎｇ）を含む。適当な封止材は、約４０％と約６０％の間の溶剤（例えば、酢酸（２−ブチル）エステル）と、約４０％と約６０％の間のエポキシ樹脂またはシリコーン樹脂を含む。エポキシ樹脂は、たとえばビスフェノール−Ａ型または脂環式エポキシ樹脂である適当な硬化剤にはアミン系硬化剤が含まれる。代替として、封止材はコックソン電気から得られるパラリレンＤ（Ｐａｒａｌｙｎｅ Ｄ）またはパーリレンＨＴ（Ｐａｒｙｌｅｎｅ ＨＴ）とすることができる。
蓋（Ｌｉｄ）
蓋２００は、ダイ１１０がフランジ１０２に付けられてリード１０６，１０８に電気的に接続された後に、フレーム１０４に取り付けられる。適当な蓋２００は、図１３Ａと１３Ｂに示される。蓋２００は、好ましくはフレーム１０４に超音波・溶接され、それは約５０ｋＨｚと約６０ｋＨｚの間の振動数と約１００ミクロン未満（より好ましくは６０ミクロン未満）の振幅の溶接信号を使用する。代替としては、蓋２００はレーザー溶接または熱溶接でフレーム１０４に溶接される。
通常の超音波プラスチック溶接技術は、蓋で回路パッケージをシールするのに使用されないのは、このような従来の技術が低い周波数の溶接を利用するからであり、これによる高い振幅が回路パッケージに実装された配線・結線を損傷することがあるのである。本発明の高い溶接周波数は低い振幅となり、その結果配線・結線を損傷することがない。通常、蓋は、回路パッケージにエポキシ接着剤で接着される。有利には、蓋の回路パッケージへの接合は、エポキシ樹脂の硬化時間（約２時間）よりも短い時間（約２５０ ミリセカンド）の超音波溶接でなされる。
蓋２００とフレーム１０４の間には好ましくは緩衝性の嵌め合いが存在し、そうして蓋とフレームの両方の部分が超音波溶接の間互いに溶解・溶融する。図１３Ｂの断面図に示されるように、蓋２００は好ましくは、フレーム１０４と溶解・溶融するリップ１３００を含む。蓋２００は、好ましくは上述のようにフレーム１０４と同じ材料からなる。さらに、フレーム１０４に関して上で説明したように湿気防止フィルムが好ましくは蓋２００に貼られる。
製造の詳細
回路パッケージ１００のフランジ１０２、フレーム１０４、リード１０６，１０８および蓋２００およびこれらの部品の製造に使用される材料、方法を含み、その詳細は上記で説明される。図１４は、方法を説明する単純化したフローチャートを例示し、それにより回路パッケージ１００が製造されて使用され得る。
１４００では、第１の高含量銅の合金がリード１０６，１０８のために製造される。１４０２では、リードフレームが１４００で製造された第１の高含量銅合金から製作される。１４０４では孔３１０が穿孔され、エッチングまたはそうでない方法でリードフレームに施され、リード保持構造の一つが製作される。１４０６では、リード１０６、１０８の端部がカールされ、折り曲げられ、打ち抜かれ、またはリードフレーム３００にエッチングされ、他のリード保持構造８００が作成される。
１４０８では、第２の高含量銅合金がフランジ１０２のために製造される。１４１０では、フランジ１０２が１４０８で製造された第２の高含量銅合金により製作される。１４１２では、フレーム保持構造５００が、連続スタンプ方法によりフランジ１０２に造り出される。任意に、１４１４で、フランジ１０２の底部が折り畳まれる。１４１６ではフランジ１０２の底部が凸状とされる。
１４１８では、グラファイト・フレーク、タルクおよび／またはガラスファイバーが液晶ポリマーに添加されてフレーム材が製造される。１４２０では、フレーム材が乾燥される。１４２２では、フレーム１０４は、フランジ１０２とリード１−６、１０８へ成形される．
１４２４では、フレーム１０４とフランジ１０２の内部、すなわち、空気キャビティー領域が、洗浄される。１４２６では、封止材が施与されて、フレーム１０４とフランジ１０２の間およびフレームとリード１０６、１０８の間の境界をシールする。
１４２８では、ダイ１１０がフランジ１０２に取り付けられる。１４３０では、ダイ１１０は、リード１０６、１０８に超音波により配線結合される。１４３２では、蓋２００はフレーム１０４に超音波溶着される。
本発明は好ましい態様をもとに説明されてきたが、当業者ならば、変形が可能であるが、依然として添付の請求の範囲に記載のように本発明の範囲と精神の範囲内にあることを理解する。たとえば、低いパワーダイは、半田付けされるよりも、むしろフランジにエポキシまたはそれではない接着剤で接着され得る。さらに、当業者に良く知られているように、合金は典型的には少量の不純物を含み、そのためここに述べられる組成は必ずしも合計で１００％にならない。
フレーム保持構造５００とフランジ底部の凸状体Ｈは高含量銅フランジ１０２の関係で説明されているが、これらの創作はまた通常のフランジや他の材料からのフランジにも適用される。リード保持構造３１０、８００およびそれらの各自の大体は高含量銅のリードの関係で説明されているが、これらの創作もまた通常のリードと他の材料からなるリードにも適用される。フレーム材は回路パッケージ１００の関係で説明されてきたが、この材料は、有利には、他の関係、例えば高温に耐える材料を必要とするようなものとの関係で使用され得る。フレーム材の他の応用の例は、印刷回路板（ＰＣＢｓ）における高温積層や電子部品、ケーブル、ＰＣＢｓ等のソケットを含む。
本発明の一態様に従う、蓋がない回路パッケージの斜視図。 蓋を有する図１の回路パッケージの斜視図。 図１の回路パッケージの製造に使用されるような一つのリードフレームの上面図。 図３のリードフレームにフレームとフランジが成形されて装着された後のものの上面図。 図４Ａに示されるストリップの一つのリードフレームの上面図。 図１の回路パッケージの部分分解図。 図１の回路パッケージの他の態様の部分分解図。 製造の３段階の一つを示す図１の回路パッケージのフランジの断面図。 製造の３段階の一つを示す図１の回路パッケージのフランジの断面図。 製造の３段階の一つを示す図１の回路パッケージのフランジの断面図。 図１の回路パッケージのフランジに装着されるダイの概略図。 図１の回路パッケージのフランジに装着されるダイの概略図。 図１の回路パッケージのフランジに装着されるダイの概略図。 図１の回路パッケージのフランジに装着されるダイの概略図。 図１の回路パッケージのリードの詳細な斜視図。 図１の回路パッケージのリードのいくつかの代替の態様の断面図。 図１の回路パッケージのフレームの部分の概略断面図。 図１の回路パッケージのシールを示す部分の拡大図。 図１０のシールの二つの態様のうちの一つを示す図１の回路パッケージの断面図。 図１０のシールの二つの態様のうちの他方を示す図１の回路パッケージの断面図。 図１０、１１Ａおよび１１Ｂのシールとして使用するに適当な材料の一態様について、粘度とせん断速度との関係を示すグラフ。 図１の回路パッケージのための蓋の斜視図。 一つの態様に従うものである図１３Ａの蓋の部分の斜視図。 図１の回路パッケージを製造する方法のフローチャート。
１００ 回路パッケージ
１０２ フランジ
１０４ フレーム
１０６ リード
１０８ リード
１１０ ダイ
１１２ ダイ取り付け領域
１１４ 共融合金半田
１１６ スロット
１１８ スロット
１２０ 配線
１２２ 配線

Claims (25)

  1. 液晶ポリマー材料を含有してなる構造体であって、該構造体は表面を有し、前記液晶ポリマー材料は複数の平面状グラファイト・フレークを含有すると共に、該グラファイト・フレークは前記表面に平行に層構造として存在していることを特徴とする構造体。
  2. 前記グラファイト・フレークの層が、前記液晶ポリマー材料中への湿気の侵入を防止する曲がりくねった通路を形成していることを特徴とする請求項１に記載の構造体。
  3. 構造体が複数の表面を有し、かつ前記グラファイト・フレークの層が該表面の少なくとも一つに平行に配向して存在していることを特徴とする請求項１に記載の構造体。
  4. 前記液晶ポリマー材料が１０％〜７０％の間の量のグラファイト・フレークを含むことを特徴とする請求項１に記載の構造体。
  5. 前記液晶ポリマー材料が４０％〜５０％の間の量のグラファイト・フレークを含むことを特徴とする請求項４に記載の構造体。
  6. 前記グラファイト・フレークの濃度が、前記液晶ポリマー材料の熱膨張係数を所望値になるように選択されることを特徴とする請求項１に記載の構造体。
  7. 前記液晶ポリマー材料の熱膨張係数がほぼ１７ｐｐｍ／℃であることを特徴とする請求項１に記載の構造体。
  8. 前記液晶ポリマーの融点が２８０℃以上であることを特徴とする請求項１に記載の構造体。
  9. 前記液晶ポリマーの融点が３９０℃以上であることを特徴とする請求項８に記載の構造体。
  10. 前記液晶ポリマーが、ｐ−ヒドロキシ安息香酸、ビスフェノールおよびフタール酸からなることを特徴とする請求項１に記載の構造体。
  11. 前記液晶ポリマーが、ｐ−ヒドロキシ安息香酸と６−ヒドロキシ−２−ナフトエ酸の共重合体であることを特徴とする請求項１に記載の構造体。
  12. 前記液晶ポリマーが、ｐ−ヒドロキシ安息香酸、４，４−ビスフェノールおよびテレフタール酸を含む処方の三元共重合体であることを特徴とする請求項１に記載の構造体。
  13. 前記構造体が電子部品パッケージ部材であることを特徴とする請求項１に記載の構造体。
  14. 表面を有し、液晶ポリマー材料および複数の平面状グラファイト・フレークからなる組成物により構成される構造体であって、前記平面状グラファイト・フレークは前記表面に平行に層構造として存在していることを特徴とする構造体。
  15. 液晶ポリマーと、平面状グラファイト・フレークを含有してなる複数のグラファイト・フレークとを含有してなる組成物を型に射出成型することからなる湿気不透過性液晶ポリマー構造体の製造方法であって、前記グラファイト・フレークが曲がりくねった通路を形成し、かつ前記構造体の表面に平行に層構造として存在するように前記組成物を射出することを特徴とする湿気不透過性液晶ポリマー構造体の製造方法。
  16. 前記組成物が１０％と７０％の間の量のグラファイト・フレークを含むことを特徴とする請求項１５に記載の製造方法。
  17. 前記組成物が４０％と５０％の間の量のグラファイト・フレークを含むことを特徴とする請求項１５に記載の製造方法。
  18. 前記構造体が複数の表面を有し、前記組成物の射出により、前記グラファイト・フレークが前記複数の表面の個々の表面に平行に層を形成することを特徴とする請求項１５に記載の製造方法。
  19. 前記構造体が電子部品パッケージ部材であることを特徴とする請求項１５に記載の製造方法。
  20. 前記グラファイト・フレークの濃度が、前記構造体の熱膨張係数を所望値になるように選択されることを特徴とする請求項１５に記載の製造方法。
  21. 前記構造体の熱膨張係数がほぼ１７ｐｐｍ／℃であることを特徴とする請求項２０に記載の製造方法。
  22. 前記液晶ポリマーの融点が２８０℃以上であることを特徴とする請求項１５に記載の製造方法。
  23. 前記液晶ポリマーの融点が３９０℃以上であることを特徴とする請求項２２に記載の製造方法。
  24. 下記の工程（Ａ）と（Ｂ）を含んでなることを特徴とする液晶ポリマー構造体の製造方法。
    （Ａ）複数の平面状グラファイト・フレークを含有する液晶ポリマー材料を供給する工程。
    （Ｂ）前記グラファイト・フレークを前記構造体の表面に平行に層構造として配向するように前記液晶ポリマーを型に射出成型し、湿気の侵入を防止する曲がりくねった通路を構造体中に形成する工程。
  25. 前記液晶ポリマー材料を型に射出する前に、あらかじめ乾燥することを特徴とする請求項２４に記載の製造方法。
JP2010129720A 2003-01-29 2010-06-07 集積回路パッケージ用フレーム構造体及びその製造方法 Expired - Lifetime JP5554635B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US44347003P 2003-01-29 2003-01-29
US60/443,470 2003-01-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006503126A Division JP4780718B2 (ja) 2003-01-29 2004-01-29 集積回路ダイのためのパッケージ

Publications (2)

Publication Number Publication Date
JP2010239144A true JP2010239144A (ja) 2010-10-21
JP5554635B2 JP5554635B2 (ja) 2014-07-23

Family

ID=32825334

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2006503126A Expired - Lifetime JP4780718B2 (ja) 2003-01-29 2004-01-29 集積回路ダイのためのパッケージ
JP2010129717A Expired - Lifetime JP5554634B2 (ja) 2003-01-29 2010-06-07 半導体ダイ装着用フランジの製造方法
JP2010129720A Expired - Lifetime JP5554635B2 (ja) 2003-01-29 2010-06-07 集積回路パッケージ用フレーム構造体及びその製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2006503126A Expired - Lifetime JP4780718B2 (ja) 2003-01-29 2004-01-29 集積回路ダイのためのパッケージ
JP2010129717A Expired - Lifetime JP5554634B2 (ja) 2003-01-29 2010-06-07 半導体ダイ装着用フランジの製造方法

Country Status (8)

Country Link
US (6) US6867367B2 (ja)
EP (1) EP1627419A4 (ja)
JP (3) JP4780718B2 (ja)
KR (1) KR101025079B1 (ja)
CN (4) CN101447439A (ja)
CA (1) CA2514515C (ja)
SG (4) SG157957A1 (ja)
WO (1) WO2004068558A2 (ja)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1685578B (zh) * 2002-09-30 2010-12-08 三洋电机株式会社 发光元件
US7298046B2 (en) * 2003-01-10 2007-11-20 Kyocera America, Inc. Semiconductor package having non-ceramic based window frame
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
WO2004090938A2 (en) * 2003-04-02 2004-10-21 Honeywell International Inc. Thermal interconnect and interface systems, methods of production and uses thereof
EP1636839A2 (en) * 2003-06-06 2006-03-22 Honeywell International Inc. Thermal interconnect system and method of production thereof
JP2005129735A (ja) * 2003-10-23 2005-05-19 Fujitsu Media Device Kk 電子部品
US7259460B1 (en) * 2004-06-18 2007-08-21 National Semiconductor Corporation Wire bonding on thinned portions of a lead-frame configured for use in a micro-array integrated circuit package
US20060145317A1 (en) * 2004-12-31 2006-07-06 Brennan John M Leadframe designs for plastic cavity transistor packages
DE102005006281B4 (de) * 2005-02-10 2014-07-17 Infineon Technologies Ag Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben
WO2007050101A2 (en) * 2005-03-02 2007-05-03 Georgia Tech Research Corporation Packaging systems incorporating thin film liquid crystal polymer (lcp) and methods of manufacture
US7280181B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Liquid crystal polymer optical filter carrier
JP4797621B2 (ja) * 2005-06-30 2011-10-19 日亜化学工業株式会社 半導体装置およびその製造方法
US7848698B2 (en) 2005-07-22 2010-12-07 Appareo Systems Llc Flight training and synthetic flight simulation system and method
US8944822B2 (en) * 2005-07-22 2015-02-03 Appareo Systems, Llc Synchronized video and synthetic visualization system and method
US7336491B2 (en) * 2005-09-06 2008-02-26 Lear Corporation Heat sink
US8120153B1 (en) * 2005-09-16 2012-02-21 University Of Central Florida Research Foundation, Inc. High-temperature, wirebondless, injection-molded, ultra-compact hybrid power module
US7446411B2 (en) * 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
US7429790B2 (en) * 2005-10-24 2008-09-30 Freescale Semiconductor, Inc. Semiconductor structure and method of manufacture
US20070175660A1 (en) * 2006-01-27 2007-08-02 Yeung Betty H Warpage-reducing packaging design
US8116922B2 (en) * 2006-09-25 2012-02-14 Appareo Systems, Llc Method for resolving ground level errors in simulations
US9047717B2 (en) 2006-09-25 2015-06-02 Appareo Systems, Llc Fleet operations quality management system and automatic multi-generational data caching and recovery
US7616449B2 (en) * 2006-09-25 2009-11-10 Appareo Systems, Llc Crash-hardened memory device and method of creating the same
US8565943B2 (en) * 2006-09-25 2013-10-22 Appereo Systems, LLC Fleet operations quality management system
US9202318B2 (en) 2006-09-25 2015-12-01 Appareo Systems, Llc Ground fleet operations quality management system
US9172481B2 (en) 2012-07-20 2015-10-27 Appareo Systems, Llc Automatic multi-generational data caching and recovery
CN101641785B (zh) * 2006-11-09 2011-07-13 怡得乐Qlp公司 具有延展层的微电路封装体
CN101578711A (zh) * 2006-11-09 2009-11-11 跃进封装公司 Led反射性封装体
US20080150064A1 (en) * 2006-12-12 2008-06-26 Zimmerman Michael A Plastic electronic component package
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
US7874846B2 (en) * 2007-06-22 2011-01-25 Seagate Technology Llc Hermetically sealed liquid crystal polymer interconnect
US7715211B2 (en) * 2007-07-17 2010-05-11 Tellabs Operations, Inc. Configurable printed circuit board
US8014167B2 (en) * 2007-09-07 2011-09-06 Seagate Technology Llc Liquid crystal material sealed housing
US20090309199A1 (en) * 2008-06-12 2009-12-17 Keith Richard Barkley Chip package for semiconductor devices
KR100951888B1 (ko) * 2008-06-18 2010-04-12 주식회사 다윈전자 반도체 패키지 구조체
US20100012354A1 (en) * 2008-07-14 2010-01-21 Logan Brook Hedin Thermally conductive polymer based printed circuit board
US20100092790A1 (en) * 2008-10-14 2010-04-15 Gm Global Technology Operations, Inc. Molded or extruded combinations of light metal alloys and high-temperature polymers
US8288845B2 (en) * 2008-11-14 2012-10-16 Triquint Semiconductor, Inc. Package including proximately-positioned lead frame
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8110445B2 (en) * 2009-05-06 2012-02-07 Infineon Technologies Ag High power ceramic on copper package
JP5707404B2 (ja) * 2009-08-20 2015-04-30 アイキューエルピー，リミティッドライアビリティ カンパニー 超高温プラスチック・チップパッケージ及びその製造方法
TWI468446B (zh) * 2009-08-21 2015-01-11 Iqlp Llc 超高溫塑膠封裝及製造方法
US8853843B2 (en) 2009-10-14 2014-10-07 Stmicroelectronics, Inc. Modular low stress package technology
US8597984B2 (en) 2009-10-14 2013-12-03 Stmicroelectronics, Inc. Modular low stress package technology
US8283769B2 (en) * 2009-10-14 2012-10-09 Stmicroelectronics, Inc. Modular low stress package technology
US8314487B2 (en) * 2009-12-18 2012-11-20 Infineon Technologies Ag Flange for semiconductor die
US9728868B1 (en) * 2010-05-05 2017-08-08 Cree Fayetteville, Inc. Apparatus having self healing liquid phase power connects and method thereof
CN102271459B (zh) 2010-06-03 2014-09-24 矢崎总业株式会社 布线基板及其制造方法
US20130077256A1 (en) * 2010-06-09 2013-03-28 Sharp Kabushiki Kaisha Heat dissipation structure for electronic device
JP5679561B2 (ja) * 2011-02-23 2015-03-04 矢崎総業株式会社 樹脂成形品
DE102011004694A1 (de) * 2011-02-24 2012-08-30 Robert Bosch Gmbh Schaltungsanordnung, insbesondere ein Getriebesteuergerät, mit mindestens einem Deckel zur Kapselung eines Schaltungsträgers
CN102756456B (zh) * 2011-04-27 2015-04-22 无锡华润安盛科技有限公司 用于预塑封引线框的模具以及封装结构
BR112013031733B1 (pt) * 2011-06-27 2021-10-26 Eaton Corporation Módulo de disjuntor e método para aterrar eletricamente um disjuntor em um painel
US9142502B2 (en) 2011-08-31 2015-09-22 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
US8916421B2 (en) * 2011-08-31 2014-12-23 Freescale Semiconductor, Inc. Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
MX2014003726A (es) 2011-09-30 2014-07-09 Saint Gobain Performance Plast Articulo de fluoropolimero procesado por fusion y metodo para procesar por fusion fluoropolimeros.
US8597983B2 (en) 2011-11-18 2013-12-03 Freescale Semiconductor, Inc. Semiconductor device packaging having substrate with pre-encapsulation through via formation
US8698291B2 (en) * 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
US8824151B2 (en) * 2012-02-13 2014-09-02 Ford Global Technologies, Llc Mounting system for an electronic control module housing in a vehicle
EP2832798B1 (en) * 2012-03-27 2019-07-24 Sekisui Chemical Co., Ltd. Resin composite material
US8906747B2 (en) 2012-05-23 2014-12-09 Freescale Semiconductor, Inc. Cavity-type semiconductor package and method of packaging same
US8803302B2 (en) 2012-05-31 2014-08-12 Freescale Semiconductor, Inc. System, method and apparatus for leadless surface mounted semiconductor package
DE102012022960B4 (de) 2012-11-23 2021-12-30 Schott Ag Gehäusebauteil, insbesondere für ein Elektronikgehäuse, und Verfahren zur Herstellung eines Gehäusebauteils
EP2854162B1 (en) * 2013-09-26 2019-11-27 Ampleon Netherlands B.V. Semiconductor device leadframe
EP2854161B1 (en) 2013-09-26 2019-12-04 Ampleon Netherlands B.V. Semiconductor device leadframe
CN104797075B (zh) * 2014-01-17 2019-02-26 中兴通讯股份有限公司 拱形pcb及其设计方法
JP6305778B2 (ja) * 2014-01-30 2018-04-04 ローム株式会社 パワーモジュールおよびその製造方法
WO2015137489A1 (ja) * 2014-03-13 2015-09-17 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP6375584B2 (ja) * 2014-03-31 2018-08-22 住友電工デバイス・イノベーション株式会社 電子部品搭載用パッケージ
SG11201609799QA (en) * 2014-05-23 2016-12-29 Materion Corp Air cavity package
CN103978348A (zh) * 2014-05-28 2014-08-13 福清泳贸塑胶有限公司 一种电脑显示器背板左侧基板的加工方法及其结构
CN105990271B (zh) * 2015-02-26 2020-06-05 恩智浦美国有限公司 具有非水平管芯垫及相应引线框的ic封装
JP6397127B2 (ja) * 2015-05-20 2018-09-26 京セラ株式会社 半導体素子パッケージ、半導体装置および実装構造体
CN106486426A (zh) * 2015-08-26 2017-03-08 比亚迪股份有限公司 用于焊接芯片的金属-陶瓷板和在其上焊接芯片的方法
JP6617490B2 (ja) * 2015-09-15 2019-12-11 富士電機株式会社 半導体装置
JP2018535863A (ja) * 2015-11-24 2018-12-06 アイキューエルピー，エルエルシー 高温半導体加工用の液晶ポリマー物品
DE102016107958A1 (de) * 2016-04-28 2017-11-02 Herrmann Ultraschalltechnik Gmbh & Co. Kg Stanz-Siegeleinheit und Ultraschallbearbeitungsvorrichtung mit einer solchen
US10163743B2 (en) * 2016-05-20 2018-12-25 Materion Corporation Copper flanged air cavity packages for high frequency devices
KR101663558B1 (ko) 2016-05-23 2016-10-07 제엠제코(주) 패키지 파괴 방지 구조를 갖는 반도체 칩 패키지
JP6612723B2 (ja) * 2016-12-07 2019-11-27 株式会社東芝 基板装置
US10199302B1 (en) * 2017-08-07 2019-02-05 Nxp Usa, Inc. Molded air cavity packages and methods for the production thereof
WO2019034988A1 (en) * 2017-08-15 2019-02-21 Rjr Technologies, Inc. AIR CAVITY HOUSING WITH ENHANCED THERMAL CONDUCTIVITY
JP6449523B1 (ja) * 2017-09-05 2019-01-09 新電元工業株式会社 半導体装置
US10629518B2 (en) 2018-08-29 2020-04-21 Nxp Usa, Inc. Internally-shielded microelectronic packages and methods for the fabrication thereof
US10899474B1 (en) * 2018-09-04 2021-01-26 Dynamic Autonomous Vehicle Technology LLC Portable fleet management system for autonomous aerial vehicles
US20220051956A1 (en) * 2018-09-11 2022-02-17 Rjr Technologies, Inc. Air cavity package with improved connections between components
US10674647B1 (en) * 2018-12-10 2020-06-02 Microsoft Technology Licensing, Llc Device structural assemblies
NL2022759B1 (en) * 2019-03-18 2020-09-25 Ampleon Netherlands Bv Electronic package, electronic device, and lead frame
JP7127217B2 (ja) * 2019-06-25 2022-08-29 Ｎｇｋエレクトロデバイス株式会社 パッケージ、および、パワー半導体モジュールの製造方法
CN111961913B (zh) * 2020-08-28 2022-01-07 河北临泰电子科技有限公司 一种键合引线及其加工工艺
US11574859B2 (en) * 2020-09-28 2023-02-07 Wolfspeed, Inc. Power module having an elevated power plane with an integrated signal board and process of implementing the same
DE102021107317A1 (de) 2021-03-24 2022-09-29 Nidec Motors & Actuators (Germany) Gmbh Motoranordnung mit abgedichtetem Gehäusedeckel
DE102021107318A1 (de) 2021-03-24 2022-09-29 Nidec Motors & Actuators (Germany) Gmbh Motoranordnung mit Nut-Zungen-Deckel-Dichtung
DE102021107319A1 (de) 2021-03-24 2022-09-29 Nidec Motors & Actuators (Germany) Gmbh Abdichtung von elektrischen Durchführungen einer Motoranordnung
TW202407894A (zh) * 2021-08-30 2024-02-16 美商愛玻索立克公司 封裝基板、半導體封裝、封裝基板製備方法以及半導體封裝製備方法
CN115547939B (zh) * 2022-12-02 2023-03-17 合肥圣达电子科技实业有限公司 一种小体积大电流功率型陶瓷一体化外壳及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09169894A (ja) * 1997-01-13 1997-06-30 Toray Ind Inc 液晶ポリエステル樹脂組成物
JP2000007797A (ja) * 1998-06-23 2000-01-11 Tsutsunaka Plast Ind Co Ltd 軟質ポリ塩化ビニル系防水シート

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3698074A (en) * 1970-06-29 1972-10-17 Motorola Inc Contact bonding and packaging of integrated circuits
US4305897A (en) * 1978-12-28 1981-12-15 Hitachi Chemical Company, Ltd. Packaging process for semiconductors
JPS5826381B2 (ja) * 1979-04-28 1983-06-02 信越ポリマ−株式会社 電磁気シ−ルドガスケットおよびその製造方法
US4291815B1 (en) * 1980-02-19 1998-09-29 Semiconductor Packaging Materi Ceramic lid assembly for hermetic sealing of a semiconductor chip
US4343376A (en) * 1980-03-18 1982-08-10 Pioneer Electronic Corporation Vibratory elements for audio equipment
JPS5910244A (ja) * 1982-07-09 1984-01-19 Hitachi Ltd 樹脂封止半導体装置
US4736236A (en) * 1984-03-08 1988-04-05 Olin Corporation Tape bonding material and structure for electronic circuit fabrication
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
JPS6132452A (ja) * 1984-07-25 1986-02-15 Hitachi Ltd リ−ドフレ−ムとそれを用いた電子装置
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US4791472A (en) * 1985-09-23 1988-12-13 Hitachi, Ltd. Lead frame and semiconductor device using the same
US4767049A (en) * 1986-05-19 1988-08-30 Olin Corporation Special surfaces for wire bonding
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
US4942452A (en) * 1987-02-25 1990-07-17 Hitachi, Ltd. Lead frame and semiconductor device
US4820568A (en) * 1987-08-03 1989-04-11 Allied-Signal Inc. Composite and article using short length fibers
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US4880591A (en) * 1988-04-05 1989-11-14 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing speaker vibration member
US5151149A (en) * 1988-07-28 1992-09-29 The Entwistle Corporation Apparatus for bonding or melt fusing plastic and plastic matrix composite materials
MY104152A (en) * 1988-08-12 1994-02-28 Mitsui Chemicals Inc Processes for producing semiconductor devices.
US4916523A (en) * 1988-09-19 1990-04-10 Advanced Micro Devices, Inc. Electrical connections via unidirectional conductive elastomer for pin carrier outside lead bond
US4888499A (en) * 1988-10-19 1989-12-19 Ncr Corporation Three input exclusive OR-NOR gate circuit
US5001299A (en) * 1989-04-17 1991-03-19 Explosive Fabricators, Inc. Explosively formed electronic packages
DE4021871C2 (de) * 1990-07-09 1994-07-28 Lsi Logic Products Gmbh Hochintegriertes elektronisches Bauteil
ATE186795T1 (de) * 1990-07-21 1999-12-15 Mitsui Chemicals Inc Halbleiteranordnung mit einer packung
US5238638A (en) * 1990-08-16 1993-08-24 The University Of Akron Process for preparing a self-reinforced thermoplastic composite laminate
JP2971637B2 (ja) * 1991-06-17 1999-11-08 富士通株式会社 半導体装置
US5213748A (en) * 1991-06-27 1993-05-25 At&T Bell Laboratories Method of molding a thermoplastic ring onto a leadframe
EP1132961B1 (en) * 1991-07-24 2011-01-05 Denki Kagaku Kogyo Kabushiki Kaisha Method for producing a circuit substrate having a mounted semiconductor element
US5343073A (en) * 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
US5639990A (en) * 1992-06-05 1997-06-17 Mitsui Toatsu Chemicals, Inc. Solid printed substrate and electronic circuit package using the same
TW332348B (en) * 1992-06-23 1998-05-21 Sony Co Ltd Manufacturing method for solid state motion picture device provides a highly accurate and low cost solid state motion picture device by use of empty package made of resin.
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
US5389739A (en) * 1992-12-15 1995-02-14 Hewlett-Packard Company Electronic device packaging assembly
US5436793A (en) * 1993-03-31 1995-07-25 Ncr Corporation Apparatus for containing and cooling an integrated circuit device having a thermally insulative positioning member
JPH0714962A (ja) * 1993-04-28 1995-01-17 Mitsubishi Shindoh Co Ltd リードフレーム材およびリードフレーム
TW270213B (ja) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
US5830940A (en) * 1993-12-28 1998-11-03 Toray Industries, Inc. Shaped article of liquid crystalline polymer
JP2936987B2 (ja) * 1993-12-28 1999-08-23 株式会社日立製作所 半導体装置とその製造方法並びに半導体素子搭載用金属支持板及び放熱板
US5461774A (en) * 1994-03-25 1995-10-31 Motorola, Inc. Apparatus and method of elastically bowing a base plate
US5700724A (en) * 1994-08-02 1997-12-23 Philips Electronic North America Corporation Hermetically sealed package for a high power hybrid circuit
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
US6320257B1 (en) * 1994-09-27 2001-11-20 Foster-Miller, Inc. Chip packaging technique
US5808354A (en) * 1994-11-21 1998-09-15 Samsung Electronics Co., Ltd. Lead frame for a semiconductor device comprising inner leads having a locking means for preventing the movement of molding compound against the inner lead surface
US5586214A (en) * 1994-12-29 1996-12-17 Energy Convertors, Inc. Immersion heating element with electric resistance heating material and polymeric layer disposed thereon
US5708295A (en) * 1995-04-28 1998-01-13 Matsushita Electronics Corporation Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same
JPH0922969A (ja) * 1995-05-02 1997-01-21 Nippon Petrochem Co Ltd 電子部品封止材
US5691689A (en) * 1995-08-11 1997-11-25 Eaton Corporation Electrical circuit protection devices comprising PTC conductive liquid crystal polymer compositions
JP3435925B2 (ja) * 1995-08-25 2003-08-11 ソニー株式会社 半導体装置
US5749746A (en) * 1995-09-26 1998-05-12 Hon Hai Precision Ind. Co., Ltd. Cable connector structure
JPH09107059A (ja) * 1995-10-11 1997-04-22 Toshiba Corp 半導体装置及びその製造方法
FR2741191B1 (fr) * 1995-11-14 1998-01-09 Sgs Thomson Microelectronics Procede de fabrication d'un micromodule, notamment pour cartes a puces
JP2842355B2 (ja) * 1996-02-01 1999-01-06 日本電気株式会社 パッケージ
DE19618631A1 (de) * 1996-05-09 1997-11-13 Teves Gmbh Alfred Vorrichtung zur Messung von Dreh- oder Winkelbewegungen und ein Verfahren zur Herstellung dieser Vorrichtung
US5731542A (en) * 1996-05-23 1998-03-24 Motorola, Inc. Apparatus and method for mounting an electronic component to a substrate and method for spray-cooling an electronic component mounted to a substrate
US5792984A (en) * 1996-07-01 1998-08-11 Cts Corporation Molded aluminum nitride packages
US5886397A (en) * 1996-09-05 1999-03-23 International Rectifier Corporation Crushable bead on lead finger side surface to improve moldability
US5736432A (en) * 1996-09-20 1998-04-07 National Semiconductor Corporation Lead frame with lead finger locking feature and method for making same
JP2933036B2 (ja) * 1996-11-29 1999-08-09 日本電気株式会社 中空パッケージ
FR2764115B1 (fr) * 1997-06-02 2001-06-08 Sgs Thomson Microelectronics Dispositif semiconducteur et procede de connexion des fils internes de masse d'un tel dispositif
US6078125A (en) * 1997-07-22 2000-06-20 Branson Ultrasonics Corp. Ultrasonic apparatus
US5980656A (en) * 1997-07-22 1999-11-09 Olin Corporation Copper alloy with magnesium addition
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JP4058172B2 (ja) * 1997-12-02 2008-03-05 株式会社住友金属エレクトロデバイス 光半導体素子収納用パッケージ
US6211463B1 (en) * 1998-01-26 2001-04-03 Saint-Gobain Industrial Ceramics, Inc. Electronic circuit package with diamond film heat conductor
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
US6181006B1 (en) * 1998-05-28 2001-01-30 Ericsson Inc. Thermally conductive mounting arrangement for securing an integrated circuit package to a heat sink
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6239480B1 (en) * 1998-07-06 2001-05-29 Clear Logic, Inc. Modified lead frame for improved parallelism of a die to package
JP3051376B2 (ja) * 1998-08-24 2000-06-12 松下電子工業株式会社 リードフレーム及びその製造方法並びにリードフレームを用いた半導体装置
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6521989B2 (en) * 1998-10-08 2003-02-18 Honeywell Inc. Methods and apparatus for hermetically sealing electronic packages
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
US6204448B1 (en) * 1998-12-04 2001-03-20 Kyocera America, Inc. High frequency microwave packaging having a dielectric gap
US6379795B1 (en) * 1999-01-19 2002-04-30 E. I. Du Pont De Nemours And Company Injection moldable conductive aromatic thermoplastic liquid crystalline polymeric compositions
US6214152B1 (en) 1999-03-22 2001-04-10 Rjr Polymers, Inc. Lead frame moisture barrier for molded plastic electronic packages
US6462413B1 (en) * 1999-07-22 2002-10-08 Polese Company, Inc. LDMOS transistor heatsink package assembly and manufacturing method
US7394661B2 (en) * 2004-06-30 2008-07-01 Super Talent Electronics, Inc. System and method for providing a flash memory assembly
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
DE29921937U1 (de) * 1999-12-15 2000-03-09 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
US7173336B2 (en) * 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP2001237349A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Works Ltd 半導体素子収納用パッケージ
JP3429246B2 (ja) * 2000-03-21 2003-07-22 株式会社三井ハイテック リードフレームパターン及びこれを用いた半導体装置の製造方法
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6424031B1 (en) * 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
JP4494587B2 (ja) * 2000-05-11 2010-06-30 古河電気工業株式会社 光半導体素子用パッケージおよび前記パッケージを用いた光半導体素子モジュール
US6353257B1 (en) * 2000-05-19 2002-03-05 Siliconware Precision Industries Co., Ltd. Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention
US6483178B1 (en) * 2000-07-14 2002-11-19 Siliconware Precision Industries Co., Ltd. Semiconductor device package structure
TW521555B (en) * 2000-08-25 2003-02-21 Hitachi Aic Inc Electronic device sealing electronic element therein and manufacturing method thereof, and printed wiring board suitable for such electronic device
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP3533159B2 (ja) * 2000-08-31 2004-05-31 Ｎｅｃ化合物デバイス株式会社 半導体装置及びその製造方法
JP2002076170A (ja) * 2000-09-01 2002-03-15 Kyocera Corp 半導体素子収納用パッケージおよびその製造方法
JP3418373B2 (ja) * 2000-10-24 2003-06-23 エヌ・アール・エス・テクノロジー株式会社 弾性表面波装置及びその製造方法
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
US6663946B2 (en) * 2001-02-28 2003-12-16 Kyocera Corporation Multi-layer wiring substrate
JP3436254B2 (ja) * 2001-03-01 2003-08-11 松下電器産業株式会社 リードフレームおよびその製造方法
JP3436253B2 (ja) * 2001-03-01 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2002314030A (ja) * 2001-04-12 2002-10-25 Mitsubishi Electric Corp 半導体装置
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
US20020180018A1 (en) * 2001-05-29 2002-12-05 Shermer Charles A. Leadframe locking structures and method therefor
FR2825515B1 (fr) * 2001-05-31 2003-12-12 St Microelectronics Sa Boitier semi-conducteur a grille evidee et grille evidee
US6827250B2 (en) * 2001-06-28 2004-12-07 Microchips, Inc. Methods for hermetically sealing microchip reservoir devices
US6511866B1 (en) * 2001-07-12 2003-01-28 Rjr Polymers, Inc. Use of diverse materials in air-cavity packaging of electronic devices
US6657298B1 (en) * 2001-07-18 2003-12-02 Amkor Technology, Inc. Integrated circuit chip package having an internal lead
ITMI20011965A1 (it) * 2001-09-21 2003-03-21 St Microelectronics Srl Conduttori di un contenitore del tipo no-lead di un dispositivo semiconduttore
US20030178718A1 (en) * 2001-11-05 2003-09-25 Ehly Jonathan P. Hermetically enhanced plastic package for microelectronics and manufacturing process
US6630726B1 (en) * 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
DE10158770B4 (de) * 2001-11-29 2006-08-03 Infineon Technologies Ag Leiterrahmen und Bauelement mit einem Leiterrahmen
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US6955941B2 (en) * 2002-03-07 2005-10-18 Micron Technology, Inc. Methods and apparatus for packaging semiconductor devices
JP2004059702A (ja) * 2002-07-26 2004-02-26 Matsushita Electric Works Ltd 高周波用熱可塑性樹脂組成物及び成形品
US6794738B2 (en) * 2002-09-23 2004-09-21 Texas Instruments Incorporated Leadframe-to-plastic lock for IC package
JP3896324B2 (ja) * 2002-11-28 2007-03-22 ジャパンゴアテックス株式会社 液晶ポリマーブレンドフィルム
JP2004179584A (ja) * 2002-11-29 2004-06-24 Toyo Jushi Kk トランジスタパッケージ及びその製造方法
US7091602B2 (en) * 2002-12-13 2006-08-15 Freescale Semiconductor, Inc. Miniature moldlocks for heatsink or flag for an overmolded plastic package
US20040124505A1 (en) * 2002-12-27 2004-07-01 Mahle Richard L. Semiconductor device package with leadframe-to-plastic lock
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09169894A (ja) * 1997-01-13 1997-06-30 Toray Ind Inc 液晶ポリエステル樹脂組成物
JP2000007797A (ja) * 1998-06-23 2000-01-11 Tsutsunaka Plast Ind Co Ltd 軟質ポリ塩化ビニル系防水シート

Also Published As

Publication number Publication date
SG157956A1 (en) 2010-01-29
US8728606B2 (en) 2014-05-20
EP1627419A4 (en) 2011-02-23
JP5554635B2 (ja) 2014-07-23
US20050012118A1 (en) 2005-01-20
US20040184239A1 (en) 2004-09-23
SG160192A1 (en) 2010-04-29
JP5554634B2 (ja) 2014-07-23
CN101436572B (zh) 2012-07-04
CN101436572A (zh) 2009-05-20
WO2004068558B1 (en) 2006-06-01
CN101434737B (zh) 2011-12-21
US7053299B2 (en) 2006-05-30
US20050016750A1 (en) 2005-01-27
WO2004068558A3 (en) 2006-04-20
JP4780718B2 (ja) 2011-09-28
US7736573B2 (en) 2010-06-15
SG157957A1 (en) 2010-01-29
US20050012080A1 (en) 2005-01-20
WO2004068558A2 (en) 2004-08-12
EP1627419A2 (en) 2006-02-22
US20050012186A1 (en) 2005-01-20
KR20050108346A (ko) 2005-11-16
US6867367B2 (en) 2005-03-15
KR101025079B1 (ko) 2011-03-25
JP2006522466A (ja) 2006-09-28
CN101434737A (zh) 2009-05-20
CN1842911A (zh) 2006-10-04
JP2010226135A (ja) 2010-10-07
US20100203283A1 (en) 2010-08-12
CN100461382C (zh) 2009-02-11
CN101447439A (zh) 2009-06-03
CA2514515C (en) 2010-08-03
CA2514515A1 (en) 2004-08-12
SG158738A1 (en) 2010-02-26

Similar Documents

Publication Publication Date Title
JP5554635B2 (ja) 集積回路パッケージ用フレーム構造体及びその製造方法
US7582964B2 (en) Semiconductor package having non-ceramic based window frame
WO2015173862A1 (ja) 電力用半導体装置及びその製造方法
KR20070104497A (ko) 반도체 장치 및 그 제조 방법
US5821628A (en) Semiconductor device and two-layer lead frame for it
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
JP2010192591A (ja) 電力用半導体装置とその製造方法
EP0754350A4 (en) METAL ELECTRONIC BOX WITH FILLED CAVITY
JP2011243929A (ja) 半導体装置及びその製造方法
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
WO2008083146A1 (en) Stress-resistant leadframe and method
JP2009277959A (ja) 半導体装置及びその製造方法
JP2003347447A (ja) 半導体素子収納用パッケージ
JPH08181273A (ja) リードフレーム及び半導体装置
JP2003068970A (ja) 自動車用電子回路装置
JP2002261197A (ja) 自動車用電子回路装置
JPH1032303A (ja) 樹脂封止型半導体装置およびその製造方法
JP2012004288A (ja) 電子装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130425

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130501

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130529

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130603

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130701

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130724

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140318

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140529

R150 Certificate of patent or registration of utility model

Ref document number: 5554635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term