TW202407894A - 封裝基板、半導體封裝、封裝基板製備方法以及半導體封裝製備方法 - Google Patents

封裝基板、半導體封裝、封裝基板製備方法以及半導體封裝製備方法 Download PDF

Info

Publication number
TW202407894A
TW202407894A TW111132729A TW111132729A TW202407894A TW 202407894 A TW202407894 A TW 202407894A TW 111132729 A TW111132729 A TW 111132729A TW 111132729 A TW111132729 A TW 111132729A TW 202407894 A TW202407894 A TW 202407894A
Authority
TW
Taiwan
Prior art keywords
substrate
area
packaging substrate
packaging
cavity
Prior art date
Application number
TW111132729A
Other languages
English (en)
Inventor
性振 金
Original Assignee
美商愛玻索立克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商愛玻索立克公司 filed Critical 美商愛玻索立克公司
Publication of TW202407894A publication Critical patent/TW202407894A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一種封裝用基板等，所述封裝用基板為包括G區域及C區域的封裝用基板，所述G區域為未配置空腔結構的區域，所述C區域為配置空腔結構的區域，所述G區域與所述C區域相鄰配置，所述G區域具有相互面對的第1-1面與第1-2面，所述空腔結構包括空腔空間、接觸面及側壁，所述空腔空間為凹陷形狀的空間，並且包括配置在上部或者下部的開口，所述接觸面為與所述開口相向配置的面，所述側壁為包圍所述接觸面的壁，CRa為所述接觸面中的表面粗糙度Ra，GRa為所述第1-1面中的表面粗糙度Ra，所述CRa具有所述GRa的約3倍以下的值。實施方式的封裝用基板、半導體封裝等為集成度優秀，能夠用作高頻高性能封裝。實施方式的封裝用基板的製造方法、半導體封裝的製造方法等為，也可通過比較簡單的製造製程在短時間內製造複雜結構的孔形狀或者大面積的空腔。

Description

封裝基板、半導體封裝、封裝基板製備方法以及半導體封裝製備方法
本實施方式涉及集成度優秀、製造製程簡單及可用作高頻高性能封裝的封裝用基板、半導體封裝、封裝用基板的製造方法及半導體封裝的製造方法等。
在電子產品的製作中，在半導體晶片實現電路稱為前道製程(FE)，可在實際產品中組裝成可使用的狀態晶片稱為後道製程(BE)，在該之後的製程中包括封裝製程。
近來，可實現電子產品快速發展的半導體產業四大核心技術是半導體技術、半導體封裝技術、製造製程技術和軟體技術。半導體技術正在以微米以下的奈米單位的線寬、千萬個以上的單元、高速運行、大量散熱等多種形式發展，但是得不到完美的封裝技術的支援。據此，半導體的電性能有時也由封裝技術和相應的電連接決定，而不是半導體技術本身的性能。
作為封裝用基板的材料適用陶瓷或者樹脂。在諸如矽的陶瓷基板的情況下，電阻值高或者介電常數高，因此不容易搭載高性能高頻的半導體器件。在樹脂基板的情況下，雖然相對能夠搭載高性能高頻器件，但是在縮小佈線間距方面存在局限性。
近來，正在進行將矽或者玻璃適用於高端封裝用基板的研究。在矽或者玻璃基板形成貫通孔，將導電性物質適用於該貫通孔，縮小器件與主機板之間的佈線長度，可具有優秀的電特性。
另外，在半導體封裝運行時可產生熱，因此也包括用於釋放這種熱的散熱工具。
相關現有技術如下：
韓國公開專利公報第10-2019-0008103號；
韓國公開專利公報第10-2016-0114710號；
韓國授權專利公報第10-1468680號等。
要解決的問題
實施方式的目的在於提供一種集成度優秀、製造製程簡單以及能夠用作高頻高性能封裝的封裝用基板、半導體封裝、封裝用基板的製造方法及半導體封裝的製造方法等。
解決問題的手段
為了達到上述目的，一實施方式的封裝用基板為包括G區域及C區域的封裝用基板，所述G區域為未配置空腔結構的區域，所述C區域為配置空腔結構的區域，所述G區域與所述C區域相鄰配置。
所述G區域具有相互面對的第1-1面與第1-2面。
所述空腔結構包括空腔空間、接觸面及側壁。
所述空腔空間為凹陷形狀的空間，並且包括配置在上部或者下部的開口。
所述接觸面為與所述開口相向配置的面，所述側壁為包圍所述接觸面的壁。
CRa為所述接觸面中的表面粗糙度Ra，GRa為所述第1-1面中的表面粗糙度Ra。
所述CRa具有所述GRa的約3倍以下的值。
所述CRa可以在約20nm以下。
所述側壁可連接所述第1-1面與所述接觸面。
以與所述第1-2面平行的線為準，具有約75度至約100度的角度。
所述G區域的基板包括玻璃基板，所述C區域的基板包括玻璃基板，所述玻璃基板相互連接構成一體。
所述C區域具有相互面對的第2-1面與第2-2面。
Dg為所述第1-1面與所述第1-2面之間的距離，Dc為所述第2-1面與所述第2-2面之間的距離。
所述Dc可以是所述Dg的0.3至0.7倍。
所述Dc可以在100㎛以上。
在所述C區域還可配置框架。
所述框架可將所述空腔空間區分為2個以上的空間。
所述C區域還可包括空腔孔，所述空腔孔貫通所述封裝基板。
為了達到上述目的，另一實施方式的半導體封裝，包括：封裝用基板；上部再佈線層，配置在所述第1-1面上；及連接部，配置在所述第1-2面下。所述封裝用基板為上述的封裝用基板。
在所述空腔空間可配置無源器件。
為了達到上述目的，另一實施方式的封裝用基板的製造方法包括如下的步驟：準備物件基板，所述物件基板包括做抗蝕刻特性的掩蔽處理的掩蔽區域與不做所述掩蔽處理的非掩蔽區域；第一次蝕刻所述對象基板，以準備第一次蝕刻基板；準備所述第一次蝕刻基板，在所述第一次蝕刻基板的預先設定的位置的形成缺陷，以準備預處理的基板；第二次蝕刻所述預處理的基板，以準備封裝用基板；其中，所述封裝用基板為前述的封裝用基板，所述物件基板的掩蔽區域包括與所述封裝用基板的G區域相對應的區域；所述物件基板的非掩蔽區域與所述封裝用基板的C區域相對應。
為了達到上述目的，另一實施方式的半導體封裝的製造方法，包括如下的步驟：準備上述的封裝用基板；在所述封裝用基板的孔及表面中預先設定的位置形成導電層與絕緣層，並且在所述空腔空間配置器件，以準備芯基板；在所述芯基板的一面上形成上部分佈層，以準備包括再分佈線的基板；及在包括所述再分佈線的基板裝貼半導體器件。
發明的效果
實施方式的封裝用基板、半導體封裝等為集成度優秀，能夠用作高頻高性能封裝。
實施方式的封裝用基板的製造方法、半導體封裝的製造方法等為，也可通過比較簡單的製造製程在短時間內製造複雜結構的孔形狀或者大面積的空腔。
以下，參照附圖詳細說明實施例，以使在本發明所屬技術領域中具有通常知識的人員能夠容易實施。然而，本發明可實現為各種不同的形態，不限於在此說明的實施例。在說明書全文中，對於類似的部分賦予相同的附圖標記。
在本說明書全文中，以馬庫西形式的表述中所包括的用語“這些的組合”是指在由馬庫西形式的表述中記載的組成成分構成的群組中選擇的一個以上的混合或者組合，意味著包含在由所述組成成分組成的群組中選擇的一個以上。
在本說明書全文中，諸如“第一”、“第二”或者“A”、“B”等的用語是為了相互區分同一用語而使用。另外，對於單數式的表述，除非在文中有明確定義，否則包括複數的表述。
在本說明書中，“~”系可指化合物內包含與“~”相應的化合物或者“~”的衍生物。
在本說明書中，在A上設置B的含義是指在A上直接接觸地設置B或者在A與B之間存在其他層的同時在A上設置B，不限於在A的表面接觸地設置B來解釋。
在本說明書中，在A上連接B的含義是指A與B直接連接或者在A與B之間通過其他構件連接，除非有特別提及，否則不限於A與B直接連接來解釋。
在本說明書中，對於單數的表述，除非有特別說明，否則以包括在文章中解釋的單數或者複數的含義解釋。
在本說明書中，可誇張表示附圖的長度、厚度、角度、比例等，因此不限制範圍解釋。
以下，更加詳細說明實施方式。
封裝用基板
圖1是說明封裝用基板的一示例的立體圖；圖2是說明圖1的A-A'剖面的概念圖；圖3是說明圖1的A-A'剖面的另一概念圖。以下，參照圖1至圖3，詳細說明封裝用基板。
一實施方式的封裝用基板200包括相互區分的G區域及C區域。所述C區域為配置空腔結構的區域，所述G區域為未配置空腔結構的區域。所述G區域與所述C區域相鄰配置。封裝用基板200可包括1個C區域，也可包括2個以上的C區域。
所述G區域具有第1-1面211與第1-2面212，所述第1-1面211與所述第1-2面212相互面對。所述G區域為，所述第1-1面與所述第1-2面平坦地相互並列配置，舉一示例實際上可以是平行配置。所述G區域可包括玻璃基板。
所述G區域可包括貫通孔23。所述貫通孔23為從所述第1-1面211貫通至所述第1-2面212，可適用大致為圓形的開口部（未示出）。但是，貫通孔不限於圓形的所述開口部，也可以是圓形、橢圓形、四邊形等的所述開口部。
所述C區域包括空腔結構。
所述空腔結構實際上是指在至少一部分包括凹陷部，以使器件配置在封裝用基板200內部的結構。通過凹陷部形成的空間稱為空腔空間。
空腔結構包括空腔空間25、接觸面255及側壁253。
空腔空間25為通過凹陷形成的空間，在上部或者下部具有開口。
接觸面255為在器件配置在空腔內時與器件直接或者通過其他層接觸。接觸面255與所述開口相向配置。
側壁253為包圍所述接觸面255的壁。在接觸面255為四邊形的情況下，側壁253可包括四個面。在接觸面255為圓形的情況下，側壁253大致可以是圓柱形、截錐形或者臼形。
側壁253連接所述第1-1面211與所述接觸面255。
在C區域內可配置1個或者2個以上的空腔結構。在2個以上的空腔結構配置在C區域內的情況下，可通過框架257區分空腔空間。
即，在所述C區域還可配置框架257，所述框架257將所述空腔空間25區分為2個以上的空間。
側壁253可連接相鄰的接觸面255與框架257。
所述C區域具有相互面對的第2-1面251與第2-2面252。在包括多個空腔結構的C區域中，各個空腔結構各自包括接觸面255，該接觸面255為第2-1面251或者第2-2面252。
框架257可包括玻璃。作為框架可適用杆形狀的玻璃。
框架的上面實際上可與第1-1面相同配置。框架的上面實際上可與第1-2面相同配置。在該情況下，更加容易在框架的上面形成再分佈層。
以封裝用基板的中心為準，空腔空間可配置在上部（參考圖2）。以封裝用基板的中心為準，空腔空間可配置在下部（未示出）。以封裝用基板的中心為準，在上部與下部都可配置空腔空間（參考圖3）。
在封裝用基板中，若上面為第2-1面251、下面為第2-2面252，則在空腔空間位於上部時接觸面為第2-1面251，位於下部時接觸面為第2-2面252。
所述第2-1面251與所述第2-2面252相互面對。所述第2-1面251與所述第2-2面252為平坦地相互並列配置，舉一示例實際上可以平行。所述C區域可包括玻璃基板。
在G區域及C區域中，封裝用基板實際上可用相同材料的玻璃基板21製備。G區域及C區域可形成一體。
對於所述玻璃，只要是適用於封裝用基板的玻璃都可適用，可適用硼矽酸鹽玻璃、無鹼玻璃等，但是不限於此。
封裝用基板200可以是將玻璃基板加工成如上所述的形狀來適用。封裝用基板為，加工1張玻璃板來掩蔽或者形成缺陷等之後進行蝕刻處理，進而可得到具有貫通孔、空腔結構等的封裝用基板。具體的加工方法將在之後進行說明。
CRa為接觸面255中的表面粗糙度Ra(算術平均粗糙度值)，GRa為第1-1面211的表面粗糙度Ra。封裝用基板200具有CRa是GRa的約3倍以下的特徵。
第1-1面211及接觸面255實現與器件直接或者通過其他層接觸。器件必須與稱為再分佈線的導電層連接，進而能夠接收信號或者傳輸信號。不僅是器件與面直接接觸的情況，在通過其他層接觸的情況下，表面粗糙度也可影響與器件直接接觸的面的物理性質。隨著再分佈線的寬度的間距的細化，確認到上述提及的表面粗糙度可影響再分佈線的形成的這一點。從而，有必要控制配置再分佈線的表面的表面粗糙度。
在實施方式中，CRa可以是GRa的約2.5倍以下，可以是約2倍以下。CRa可以是GRa的約1.8倍以下，可以是約1.7倍以下。CRa可以是GRa的約0.1倍以上，可以是約0.3倍以上。將表面粗糙度控制在這種範圍內的情況下，更加有利於形成細線的再分佈線，並且能夠製造更薄的半導體封裝。
CRa可以是小於GRa的值。配置在空腔空間的器件為，在大部分情況下，相比於裝貼在通常封裝用基板上的器件，適用厚度更薄或者厚度與大小全部更小的器件。為此，接觸面255的表面粗糙度控制在相當小的水準為佳，舉一示例CRa可以是約20nm以下，可以是約10nm以下，可以是約5nm以下。CRa可以是約0.1nm以上。
CRq為接觸面255中的表面粗糙度Rq(均方根粗糙度)，GRq為第1-1面211的表面粗糙度Rq。封裝用基板200具有CRq是GRq的約2倍以下的特徵。
在實施方式中，CRq可以是GRq的約1.8倍以下，可以是約1.7倍以下。CRq可以是GRq的約0.1倍以上，可以是約0.3被以上，將表面粗糙度控制在這種範圍內的情況下，更加有利於形成細線的再分佈線，並且能夠製造更薄的半導體封裝。
在將預浸材料用作中階層的封裝用基板的情況下，因為玻璃纖維和聚合物本身的特性，實際上很難降低表面粗糙度。另外，凹陷預浸材料本身製作空腔結構的情況也很少見。也可以是適用沖壓等形成空腔結構，但是相比於形成諸如實施方式的空腔結構，實際上可形成上下貫通形式的空腔結構。
在玻璃基板的情況下，利用形成缺陷的部分比沒有缺陷的部分更快速蝕刻的特性形成孔等的立體結構。舉一示例，照射雷射等在一部分玻璃形成缺陷，之後進行蝕刻在缺陷部位形成孔。
在玻璃基板形成空腔的情況下，也可在空腔的凹陷部間隔預定間距密集地照射雷射以形成多個缺陷，通過蝕刻對於形成缺陷的部分進行蝕刻的同時使該部分相互連接，進而製造空腔的凹陷部。
雷射照射通常以點或線的形式進行，因此以點或者線的形狀形成缺陷，而非面形狀，通過形成缺陷的部分與周邊的蝕刻程度的差異，蝕刻面（空腔的底面或者上面）具有相當凹凸不平的表面。通常，也具有約10㎛以上的Ra表面粗糙度（參考圖11，在空腔底面中的表面粗糙度Ra為約16㎛）。
實施方式為，在G區域與C區域中掩蔽除了待形成空腔空間25的位置以外的表面，通過蝕刻（第一次蝕刻）等的方法首先形成空腔的凹陷部，之後進行用於形成孔等的雷射照射等，之後可適用追加的蝕刻（第二次蝕刻）等的方法。具體的方法將在之後進行說明。
如此，若在沒有另外形成點形狀或者線形狀缺陷的情況下形成空腔空間，則比較容易控制蝕刻面（空腔的底面或者上面）的表面形態，可提供與G區域的表面沒有明顯的粗糙度差異的蝕刻面（參考圖8至圖10，圖9的加工前表面粗糙度Rq：1.041nm、Ra：0.796nm；圖10的加工後表面粗糙度Rq：1.730nm、Ra：1.306nm）。
空腔的底面或者上面的已控制的表面粗糙度可成為在空腔空間形成精密的導電層的基礎，這有助於在空腔空間順利配置器件。
在空腔底面或者上面的表面粗糙度大的情況下，也可考慮通過絕緣層形成平坦面的方法，但是這不必要地增厚封裝用基板，可使製程變得複雜，實際上難以在空腔底面或者上面形成貫通孔255a(空腔孔)。
側壁253連接第1-1面211與接觸面255，以與第1-2面212平行的線為準可具有約75度至約100度的角度。所述角度也可以是約80度至約95度，也可以是約85度至約92度。具有這種角度的側壁在製造半導體封裝置時可降低在配置在空腔空間的器件與側壁之間形成間隙的可能性。
Dg為在未形成空腔結構的區域中的封裝用基板的厚度，Dc為空腔空間中的封裝用基板的厚度。即，Dg為所述第1-1面與所述第1-2面之間的距離，Dc為所述第2-1面與所述第2-2面之間的距離。
所述Dc可以是所述Dg的0.3至0.7倍。
所述Dc可以是所述Dg的0.3至0.55倍。
在具有這種厚度比例時，可提供充分執行封裝用基板的支撐性能的同時具有耐久性的封裝用基板。
Dc可以是約100㎛，可以是約150㎛，可以是約200㎛，可以是約300㎛。這種Dc值可使封裝用基板在具有比較薄的基板厚度的空腔區域也具有器件支撐性能、耐久性等。
Dg可以是約300㎛以上，可以是約400㎛以上，可以是約500㎛以上。Dg可以是約3000㎛以下，可以是約2500㎛以下，可以是約2000㎛以下，可以是約1000㎛以下。
封裝用基板可以是玻璃基板。G區域與C區域分別為玻璃基板，可相互連接構成一體。框架可以是玻璃材料，C區域的玻璃基板與所述玻璃材料的框架可相互連接構成一體。
封裝用基板的骨架可以是玻璃基板。封裝用基板的骨架是指在形成導電層或者絕緣層之前準備的基板。
封裝用基板的骨架可具有源自於1個玻璃基板的G區域與C區域。封裝用基板的骨架可具有源自於1個玻璃基板的空腔結構及框架。
圖4是說明封裝用基板的另一示例的立體圖；圖5是說明圖4的B-B'剖面的概念圖；圖6是說明封裝用基板的其他一示例的立體圖；圖7是說明圖6的X-X'剖面的概念圖。參照圖4至圖7，詳細說明另一實施方式的封裝用基板。
實施方式的封裝用基板為包括G區域及C區域的封裝用基板，各個區域與空腔結構、接觸面、粗糙度等的以上所有說明也適用於該實施方式。
C區域可包括貫通孔。
舉一示例，在C區域可配置貫通接合面的貫通孔。這種貫通孔區別於G區域的貫通孔，稱為空腔孔255a。空腔孔255a將從空腔基板從所述第2-1面251貫通至所述第2-2面252。
在空腔孔255a的孔內可配置導電層。所述導電層可連接配置在空腔空間25的器件與配置在封裝用基板上的其他器件或者或者配置在封裝用基板下的主機板（未示出）。
對於空腔孔實現貫通所述封裝用基板以短距離連接空腔空間與封裝用基板的一面。此時，連接是指通過銅等的導電層可傳輸電信號的連接。舉一示例，可以是通過再分佈線的連接。
舉一示例，在C區域可配置貫通框架的貫通孔。將這種貫通孔區別於G區域的貫通孔，稱為框架孔257a。
框架孔257a貫通框架的一面。
C區域包括配置在基板下部的空腔空間的情況下，框架孔257a可將空腔基板從框架的一面貫通至第2-1面251。
在C區域包括配置在基板上部的空腔空間的情況下，框架孔257a可將空腔基板從框架的一面貫通至第2-2面252。
在C區域上下包括空腔空間的情況下，框架孔257a可將封裝用基板從配置在上部的框架的一面貫通至配置在下部的框架的一面。
對於框架孔257a實現貫通所述封裝用基板以短距離連接貫通C區域的上面與下面。此時，連接是指通過銅等的導電層可傳輸電信號的連接。舉一示例，可以是通過再分佈線的連接。
半導體封裝能夠以在空腔空間內放置器件（空腔器件）並且在封裝用基板的一面裝貼半導體器件的形式構成。此時，對於框架孔實現短距離連接封裝用基板的一面與另一面。
半導體封裝為在一面上配置計算器件（或者，記憶器件），在另一面下可配置主機板等，並且在空腔空間可輸電器件。對於空腔孔255a實現短距離連接計算器件（或者，記憶器件）與主機板等。對於空腔孔255a實現短距離連接輸電器件與計算器件（或者，記憶器件）及輸電器件與主機板等。
這種短距離連接實現快速傳輸信號，尤其是有利於封裝高頻高性能器件。
空腔孔255a與框架孔257a大致可適用圓形的開口部（未示出）。但是，所述開口部不限於圓形，而是可使用圓形、橢圓形、四邊形等各種形狀，這一點與上述的貫通孔的說明相同。
另外，封裝用基板的材料或者骨架的說明也與上述相同。封裝用基板的骨架可具有源自於1個玻璃基板的貫通孔及空腔孔。封裝用基板的骨架可具有源自於1個玻璃基板的貫通孔及框架孔。封裝用基板的骨架可具有源自於1個玻璃基板的貫通孔、空腔孔及框架孔。
半導體封裝
另一實施方式的半導體封裝包括：上述的封裝用基板；上部再佈線層，配置在所述第1-1面上；及連接部，配置在所述第1-2面下。
半導體封裝通過封裝用基板穩定支撐裝貼於所述上部再佈線層上的計算器件或者記憶器件，可有助於所述上部再佈線層具有細線的導電層，並且實用於高頻高性能半導體器件的封裝。
在所述空腔空間可配置無源器件，舉一示例，可配置電容器等輸電器件。
封裝用基板的製造方法
另一實施方式的封裝用基板的製造方法包括如下的步驟：準備物件基板，所述物件基板包括做抗蝕刻特性的掩蔽處理的掩蔽區域與不做所述掩蔽處理的非掩蔽區域；第一次蝕刻所述對象基板，以準備第一次蝕刻基板；準備所述第一次蝕刻基板，在所述第一次蝕刻基板的預先設定的位置形成缺陷，以準備預處理的基板；第二次蝕刻所述預處理的基板，以準備封裝用基板。
所述封裝用基板為上述的封裝用基板。
所述物件基板的掩蔽區域包括與所述封裝用基板的G區域相對應的區域。
所述物件基板的掩蔽區域包括與所述封裝用基板的C區域中框架相對應的區域。
所述物件基板的非掩蔽區域包括在所述封裝用基板的C區域中與空腔空間相對應的區域。
封裝用基板還可包括貫通孔。貫通孔配置在所述G區域，並且稱為貫通基板的孔等的特徵與上述的相同。
貫通孔實際上可通過所述第二次蝕刻形成。
封裝用基板還可包括空腔孔。空腔孔配置在所述C區域，並且稱為貫通基板的孔等的特徵與上述的相同。
空腔孔實際上可通過所述第二次蝕刻形成。
封裝用基板還可包括框架孔。框架孔配置在所述框架，並且貫通基板的稱為孔等的特徵與上述的相同。
框架孔實際上可通過所述第二次蝕刻形成。
貫通孔與空腔空間實際上可同時形成。
空腔空間與框架孔實際上可同時形成。
這提高製程的效率的同時容易控制空腔空間的底面或者上面的表面粗糙度，並且在封裝用基板的各種位置可有效形成高密度的孔或者貫通孔。
半導體封裝的製造方法
另一實施方式的半導體封裝的製造方法包括如下的步驟：
準備封裝用基板；在所述封裝用基板的孔及表面中預先設定的位置形成導電層與絕緣層，在所述空腔空間配置器件，以準備芯基板；在所述芯基板的一面上形成上部分佈層，以准保包括再分佈線的基板；及在包括所述再分佈線的基板裝貼半導體器件。
所述封裝用基板可以是具有上述特性的封裝用基板。
所述封裝用基板可通過上述的方法製造。
在所述空腔空間配置的器件可以是無源器件。
所述再分佈線的至少一部分包括細線。
所述細線可以是寬度在5㎛以下的導電層，可以是4㎛以下的導電層。所述細線可以是寬度大於1㎛的導電層。
導電層可具有光滑的表面。此時，導電層的表面粗糙度Ry可以是約200nm以下，可以是大於約0nm且在180nm以下，可以是約2nm至約150nm，可以是約5nm至約100nm。
所述半導體封裝利用封裝用基板可實現細線的設計，並且可實現小尺寸的高性能半導體封裝。另外，適用玻璃基板作為封裝用基板，可具有區別於以往的矽的製程上、性能上的優點（例如，實現細線，抑制高頻寄生元件出現等），並且也能夠將用於形成空腔空間的製程簡單化。
以上詳細說明了本發明的優選實施例，但是本發明的權利範圍不限於此，而是所述領域的技術人員利用在申請專利範圍定義的本發明的基本概念的各種變形及改變形態也包括在本發明的權利範圍內。
200:封裝用基板 C:C區域 21:玻璃基板  211:第1-1面 212:第1-2面 23:貫通孔 G:G區域 25:空腔空間 251:第2-1面 252:第2-2面 253:側壁 255:接觸面   255a:空腔孔 257:框架  257a:框架孔 A-Dg、Dc:距離 A’、B-B’、X-X’:剖面線
圖1是說明封裝用基板的一示例的立體圖。 圖2是說明圖1的A-A'剖面的概念圖。 圖3是說明圖1的A-A'剖面的另一概念圖。 圖4是說明封裝用基板的另一示例的立體圖。 圖5是說明圖4的B-B'剖面的概念圖。 圖6是說明封裝用基板的其他一示例的立體圖。 圖7是說明圖6的X-X'剖面的概念圖。 圖8是斜線看根據一實施方式製造的封裝用基板的圖。 圖9是用根據一實施方式製造的封裝用基板製造的玻璃基板的第一次蝕刻之前的表面的AFM分析結果。 圖10是圖9的玻璃基板的第一次蝕刻之後的表面的AFM分析結果。 圖11是觀察在玻璃材料的基板照射雷射之後進行蝕刻處理的表面的照片。
200:封裝用基板
C:C區域
21:玻璃基板
23:貫通孔
G:G區域
25:空腔空間
A-A’:剖面線

Claims (20)

  1. 一種封裝用基板，其特徵在於，所述封裝用基板為包括G區域及C區域的封裝用基板； 所述G區域為未配置空腔結構的區域； 所述C區域為配置空腔結構的區域； 所述G區域與所述C區域相鄰配置； 所述G區域具有相互面對的第1-1面與第1-2面； 所述空腔結構包括空腔空間、接觸面及側壁； 所述空腔空間為凹陷形狀的空間，並且包括配置在上部或者下部的開口； 所述接觸面為與所述開口相向配置的面； 所述側壁為包圍所述接觸面的壁； CRa為所述接觸面中的表面粗糙度Ra； GRa為所述第1-1面中的表面粗糙度Ra； 所述CRa具有所述GRa的約3倍以下的值。
  2. 如請求項1所述的封裝用基板，其特徵在於，所述CRa在約20nm以下。
  3. 如請求項1所述的封裝用基板，其特徵在於，所述側壁連接所述第1-1面與所述接觸面，以與所述第1-2面平行的線為準，具有約75度至約100度的角度。
  4. 如請求項1所述的封裝用基板，其特徵在於， 所述G區域的基板包括玻璃基板； 所述C區域的基板包括玻璃基板； 所述玻璃基板相互連接構成一體。
  5. 如請求項1所述的封裝用基板，其特徵在於， 所述C區域具有相互面對的第2-1面與第2-2面； Dg為所述第1-1面與所述第1-2面之間的距離； Dc為所述第2-1面與所述第2-2面之間的距離； 所述Dc為所述Dg的0.3至0.7倍。
  6. 如請求項5所述的封裝用基板，其特徵在於，所述Dc在100㎛以上。
  7. 如請求項1所述的封裝用基板，其特徵在於， 在所述C區域還配置框架； 所述框架將所述空腔空間區分為2個以上的空間。
  8. 如請求項1所述的封裝用基板，其特徵在於，所述C區域還包括空腔孔，所述空腔孔貫通所述封裝基板。
  9. 一種半導體封裝，包括： 如請求項1所述的封裝用基板； 上部再佈線層，配置在所述第1-1面上；及 連接部，配置在所述第1-2面下。
  10. 如請求項9所述的半導體封裝，其特徵在於，在所述空腔空間配置無源器件。
  11. 一種封裝用基板的製造方法，包括： 準備物件基板，所述物件基板包括做抗蝕刻特性的掩蔽處理的掩蔽區域與不做所述掩蔽處理的非掩蔽區域； 第一次蝕刻所述對象基板，以準備第一次蝕刻基板； 準備所述第一次蝕刻基板，在所述第一次蝕刻基板的預先設定的位置的形成缺陷，以準備預處理的基板；及 第二次蝕刻所述預處理的基板，以準備封裝用基板； 其中，所述封裝用基板為請求項1的封裝用基板； 所述物件基板的掩蔽區域包括與所述封裝用基板的G區域相對應的區域； 所述物件基板的非掩蔽區域與所述封裝用基板的C區域相對應。
  12. 如請求項11所述的封裝用基板的製造方法，其特徵在於， 所述封裝用基板還包括貫通孔； 所述貫通孔為配置在所述G區域並且貫通基板的孔； 所述貫通孔實際上通過所述第二次蝕刻形成。
  13. 如請求項11所述的封裝用基板的製造方法，其特徵在於， 所述封裝用基板還包括空腔孔； 所述空腔孔為配置在所述C區域並且貫通基板的孔； 所述空腔孔實際上通過所述第二次蝕刻形成。
  14. 如請求項11所述的封裝用基板的製造方法，其特徵在於， 所述封裝用基板還包括框架； 所述框架配置在所述C區域，並且將所述空腔空間區分為2個以上的空間； 所述掩蔽區域包括在所述封裝用基板與所述框架相對應的區域。
  15. 如請求項14所述的封裝用基板的製造方法，其特徵在於， 所述封裝用基板還包括框架孔； 所述框架孔為配置在所述框架並且貫通基板的孔； 所述框架孔實際上通過所述第二次蝕刻形成。
  16. 如請求項12所述的封裝用基板的製造方法，其特徵在於，所述貫通孔與所述空腔空間實際上同時形成。
  17. 如請求項15所述的封裝用基板的製造方法，其特徵在於，所述空腔空間與所述框架孔實際上同時形成。
  18. 一種半導體封裝的製造方法，包括： 準備如請求項11所述的製造方法所製造的所述封裝用基板； 在所述封裝用基板的孔及表面中預先設定的位置形成導電層與絕緣層，並且在所述空腔空間配置器件，以準備芯基板； 在所述芯基板的一面上形成上部分佈層，以準備包括再分佈線的基板；及 在包括所述再分佈線的基板裝貼半導體器件。
  19. 如請求項18所述的半導體封裝的製造方法，其特徵在於，在所述空腔空間配置的器件為無源器件。
  20. 如請求項18所述的半導體封裝的製造方法，其特徵在於， 所述再分佈線的至少一部分包括細線； 所述細線的寬度在5㎛以下並且具有光滑的表面。
TW111132729A 2021-08-30 2022-08-30 封裝基板、半導體封裝、封裝基板製備方法以及半導體封裝製備方法 TW202407894A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163238308P 2021-08-30 2021-08-30
US63/238,308 2021-08-30

Publications (1)

Publication Number Publication Date
TW202407894A true TW202407894A (zh) 2024-02-16

Family

ID=85413030

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111132729A TW202407894A (zh) 2021-08-30 2022-08-30 封裝基板、半導體封裝、封裝基板製備方法以及半導體封裝製備方法

Country Status (7)

Country Link
US (1) US20240096724A1 (zh)
EP (1) EP4169068A1 (zh)
JP (1) JP2023544669A (zh)
KR (1) KR20230035258A (zh)
CN (1) CN116075930A (zh)
TW (1) TW202407894A (zh)
WO (1) WO2023034260A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US7102220B2 (en) * 2003-08-19 2006-09-05 Delaware Capital Formation, Inc. Multiple cavity/compartment package
US10453786B2 (en) * 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof

Also Published As

Publication number Publication date
KR20230035258A (ko) 2023-03-13
EP4169068A1 (en) 2023-04-26
US20240096724A1 (en) 2024-03-21
JP2023544669A (ja) 2023-10-25
WO2023034260A1 (en) 2023-03-09
CN116075930A (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
TWI644407B (zh) 封裝結構、電子設備及封裝方法
KR102653023B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
TW201714275A (zh) 半導體封裝結構及其形成方法
TWI517341B (zh) 半導體封裝件及其製法
TW200901409A (en) Packaging substrate with embedded chip and buried heatsink
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
TW201803073A (zh) 電氣互連橋接技術
US10424539B2 (en) Wiring structure, semiconductor package structure and semiconductor process
TWI792999B (zh) 封裝基板及包括其的半導體裝置
EP4156256A1 (en) Glass substrates having partially embedded conductive layers for power delivery in semiconductor packages and related methods
TW202110298A (zh) 電子封裝件及其組合式基板與製法
KR102538306B1 (ko) 반도체 웨이퍼의 집적 방법 및 디바이스
JP6942310B2 (ja) 埋込型半導体パッケージおよびその方法
TW202407894A (zh) 封裝基板、半導體封裝、封裝基板製備方法以及半導體封裝製備方法
TW202241230A (zh) 封裝載板及其製作方法
JP7416868B2 (ja) パッケージング基板及びこれを含む半導体装置
KR102652986B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
EP4152062A1 (en) Double-sided glass substrate with a hybrid bonded photonic integrated circuit
TW202145852A (zh) 具有增加芯層走線面積的載板結構及其製作方法
WO2024076802A2 (en) Metal substrates with structures formed therein and methods of making same
KR100526841B1 (ko) 반도체패키지 및 이를 위한 회로기판의 제조 방법
JP2024080660A (ja) 半導体パッケージング用基板、半導体パッケージ、及び半導体パッケージング用基板の製造方法
KR20220133636A (ko) 반도체 패키지의 제조 방법
TW202346931A (zh) 積體電路的仲介層和封裝器件架構以及製作方法
TWM615847U (zh) 線路板