TW202346931A - 積體電路的仲介層和封裝器件架構以及製作方法 - Google Patents

積體電路的仲介層和封裝器件架構以及製作方法 Download PDF

Info

Publication number
TW202346931A
TW202346931A TW112109854A TW112109854A TW202346931A TW 202346931 A TW202346931 A TW 202346931A TW 112109854 A TW112109854 A TW 112109854A TW 112109854 A TW112109854 A TW 112109854A TW 202346931 A TW202346931 A TW 202346931A
Authority
TW
Taiwan
Prior art keywords
sic
silicon carbide
integrated circuit
connectors
layer
Prior art date
Application number
TW112109854A
Other languages
English (en)
Inventor
伊斯蘭 薩拉馬
Original Assignee
伊斯蘭 薩拉馬
美商弗里約夫 魯斯特和派爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 伊斯蘭 薩拉馬, 美商弗里約夫 魯斯特和派爾公司 filed Critical 伊斯蘭 薩拉馬
Publication of TW202346931A publication Critical patent/TW202346931A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

公開了一種用於改進的仲介層的裝置和製造方法，該仲介層包括諸如碳化矽(SiC)之類的寬帶隙半導體仲介層，具有在仲介層內原位形成的多個連接器，以用於將積體電路管芯連接到襯底。所述多個連接器可以包括在仲介層內以一定角度形成的碳電連接器和/或光學波導連接器。所述改進的仲介層可以包括積體電路管芯，所述積體電路管芯被設置在凹槽中並且熱耦合到碳化矽(SiC)仲介層，以用於為積體電路管芯提供散熱器。第一和第二凹槽可以在碳化矽(SiC)仲介層的分離表面中形成，從而使得多個仲介層能夠在彼此之上堆疊。

Description

積體電路的仲介層和封裝器件架構以及製作方法
本發明涉及積體電路，並且更特別地涉及改進的仲介層和封裝以及製造方法，其具有改進的密度、傳導性、信號傳送速率、功率和熱耗散。 相 關 申 請 的交叉引用本申請要求2022年3月16日提交的美國專利臨時申請號63/320,560的權益。臨時申請號63/320,560中闡述的所有主題通過引用在此併入到本申請中，如同在本文中充分地闡述那樣。
積體電路中的電元件的密度的持續增加已經促進了矽仲介層針對積體電路與襯底和電路板的互連的使用。矽仲介層的使用使得積體電路(管芯)能夠緊密地安裝在矽仲介層的頂部上，其中積體電路通過被稱為矽過孔(TSV)的垂直導體和被稱為再分佈層(RDL)的水準導體而互連。矽仲介層還已包括了有源元件，以提供積體電路與襯底之間的電通信。 在我的博士論文的我的研究中，我有幸與Aravinda Kar博士和Nathaniel R. Quick博士一起工作，以研究鐳射處理的碳化矽(SiC)的性質和可能的應用。Kar博士和Quick博士的研究導致了我在2003年春季學期通過在中佛羅里達大學的光學和鐳射研究與教育中心(CREOL)發表了題為“LASER DOPING AND METALLIZATION OF WIDE BANDGAP MATERIALS：SiC, GaN and AIN”的博士論文。 此外，由I. Salama、N.R. Quick和A. Kar在JOURNAL OF MATERIALS SCIENCE 40(2005)3969-3980I. A中發表了題為“Microstructural and electrical resistance analysis of laser-processed SiC substrates for wide bandgap semiconductor materials”的技術論文。 最後，基於上述研究，發佈了美國專利號7,268,063。授予Kar、Quick和Salama的美國專利號7,268,063公開了一種用於在襯底中原位(in-situ)製造半導體的過程。利用第一雷射光束來燒蝕襯底以在其中形成空隙。利用第二雷射光束在襯底的空隙中形成第一傳導性元件。利用在存在沉積氣氛(depositing atmosphere)的情況下操作的第三雷射光束將半導體材料沉積在第一傳導性元件上。利用第四雷射光束在第一半導體材料上形成第二傳導性元件。該過程可以用於製造肖特基勢壘二極體或結型場電晶體等。 Kar博士和Quick博士繼續研究碳化矽和各種其他寬帶隙半導體。以下美國專利表示了Kar博士和Quick博士以及其他合作者的持續研究。 授予Quick的美國專利5,145,741公開了由通過將期望路徑追溯到襯底上來使用局部化加熱(例如，鐳射加熱)的受控氧化過程，在碳化物和氮化物陶瓷襯底上產生的室溫導電或半傳導性陶瓷路徑或區域，其中空氣是氧氣的源。在另一實施例中，氮化物和碳化物陶瓷襯底通過激光束處理所規定的受控氧化被轉換成導電或半傳導陶瓷，其中襯底被表徵為其尺寸在微米範圍內的晶須、纖維、薄片或小片。當初始陶瓷襯底材料是氮化鋁(A1N)時，襯底的所得到的傳導性或半傳導性路徑或表面包括導電或半傳導性非化學計量鋁-氮-氧陶瓷；以及當所使用的初始陶瓷材料是碳化矽(SiC)時，襯底的所得到的傳導性或半傳導性路徑或表面包括導電或半傳導性非化學計量矽-碳-氧陶瓷。切入到平坦襯底上的表面中的路徑可以用作例如類似於佈線板上的印刷電路的電互連，並且所形成的半導體的圖案可以用作例如類似於整流器器件的半導體器件。在晶須、纖維、薄片或小片的實例中，其導電表面可以直接地被使用，或者例如通過塗覆其他導體金屬或合金到表面上來增強，以例如用作微結構級別處的基質中的複合材料。 授予Quick的美國專利5,837,607公開了用於合成陶瓷襯底或薄膜(諸如碳化矽和氮化鋁之類的陶瓷)的區域以生產電子器件和電路作為其集成電子電路元件的鐳射裝置和方法。諸如傳導性凸舌(conductive tab)、互連、佈線圖案、電阻器、電容器、絕緣層和半導體之類的電路元件被合成在這樣的陶瓷的表面上和主體內。這些電子電路元件在襯底或薄膜內的所選分組和佈置提供了各種各樣的用於應用的電路，諸如數位邏輯元件和電路、電晶體、感測器，用於測量和監視化學和/或物理反應的效果以及可以利用感測器的材料、氣體、器件或電路的交互。電子元件和元件提供了如下優點：提供與襯底的熱相容性，因為它們是其整體部分，並且因此關於熱膨脹係數和熱耗散與之是相容的。 授予Quick的美國專利6,025,609公開了用於合成陶瓷襯底或薄膜(諸如碳化矽和氮化鋁之類的陶瓷)的區域以生產電子器件和電路作為其集成電子電路元件的鐳射裝置和方法。諸如傳導性凸舌、互連、佈線圖案、電阻器、電容器、絕緣層和半導體之類的電路元件被合成在這樣的陶瓷的表面上和主體內。這些電子電路元件在襯底或薄膜內的所選分組和佈置提供了各種各樣的用於應用的電路，諸如數位邏輯元件和電路、電晶體、感測器，用於測量和監視化學和/或物理反應的效果以及可以利用感測器的材料、氣體、器件或電路的交互。電子元件和元件提供了如下優點：提供與襯底的熱相容性，因為它們是其整體部分，並且因此關於熱膨脹係數和熱耗散與之是相容的。 授予Quick的美國專利6,054,375公開了用於合成陶瓷襯底或薄膜(諸如碳化矽和氮化鋁之類的陶瓷)的區域以生產電子器件和電路作為其集成電子電路元件的鐳射裝置和方法。諸如傳導性凸舌、互連、佈線圖案、電阻器、電容器、絕緣層和半導體之類的電路元件被合成在這樣的陶瓷的表面上和主體內。這些電子電路元件在襯底或薄膜內的所選分組和佈置提供了各種各樣的用於應用的電路，諸如數位邏輯元件和電路、電晶體、感測器，用於測量和監視化學和/或物理反應效果以及可以利用感測器的材料、氣體、器件或電路的交互。電子元件和元件提供了如下優點：提供與襯底的熱相容性，因為它們是其整體部分，並且因此關於熱膨脹係數和熱耗散是與之相容的。 授予Quick的美國專利6,271,576公開了用於合成陶瓷襯底或薄膜(諸如碳化矽和氮化鋁之類的陶瓷)的區域以生產電子器件和電路(諸如感測器)作為其集成電子電路元件的鐳射裝置和方法。諸如傳導性凸舌、互連、佈線圖案、電阻器、電容器、絕緣層和半導體之類的電路元件被合成在這樣的陶瓷的表面上和主體內。這些電子電路元件在襯底或薄膜內的所選分組和佈置提供了各種各樣的用於應用的電路，諸如數位邏輯元件和電路、電晶體、感測器，用於測量和監視化學和/或物理反應效果以及可以利用感測器的材料、氣體、器件或電路的交互。電子元件和元件提供了如下優點：提供與襯底的熱相容性，因為它們是其整體部分，並且因此關於熱膨脹係數和熱耗散與之是相容的。 授予Quick的美國專利6,670,693公開了一種鐳射裝置和方法，其用於合成寬帶隙半導體襯底或薄膜的區域，包括寬帶隙半導體(諸如，碳化矽、氮化鋁、氮化鎵和金剛石)，以生產電子器件和電路，諸如集成電子電路及其元件。 授予Quick的美國專利6,930,009公開了一種鐳射裝置和方法，其用於合成寬帶隙半導體襯底或薄膜的區域，包括寬帶隙半導體(諸如，碳化矽、氮化鋁、氮化鎵和金剛石)，以生產電子器件和電路，諸如集成電子電路及其元件。 授予Quick的美國專利6,939,748公開了一種用於在寬帶隙半導體襯底內製作納米大小半導體元件的方法。第一熱能束被引導到寬帶隙半導體襯底的第一部分上，以將寬帶隙半導體襯底的結構改變成半導體的第一元件，包括引導熱能分量(thermal energy component)的步驟。第二熱能束被引導到寬帶隙半導體襯底的與第一部分相鄰的第二部分上，以形成半導體元件的第二元件。 授予Quick和Kar的美國專利7,419,887公開了一種用於在具有納米顆粒的襯底上形成納米結構的裝置和方法。納米顆粒通過納米大小的孔沉積到襯底上。雷射光束被引導通過聚光器，以將納米大小的雷射光束聚焦到襯底上沉積的納米顆粒上。該裝置和方法適合於通過材料的直接納米尺度沉積而在納米尺度線寬度的半導體晶圓上製造圖案化的導體、半導體和絕緣體。 授予Quick和Kar的美國專利7,811,914公開了一種裝置和方法，其用於在存在第一摻雜氣體的情況下增加非寬帶隙材料束的襯底中的到該襯底上的熱導率，以用於將襯底的區轉換成寬帶隙材料，從而增強襯底的熱導率，以用於冷卻非寬帶隙材料。在一個示例中，本發明被併入到在寬帶隙材料內形成的富碳層中。在另一示例中，本發明被併入到在寬帶隙材料內形成的富碳層中，該寬帶隙材料具有設置成相對於襯底的外表面大體上向外延伸的基面(basal plane)，以增強襯底的冷卻。 授予Quick的美國專利7,897,492公開了一種用於在非寬帶隙材料中形成寬帶隙材料的層的方法。該方法包括提供非寬帶隙材料的襯底，並且將非寬帶隙材料的層轉換成寬帶隙材料的層。通過進一步的轉換過程，可以在寬帶隙材料內形成諸如寬帶隙半導體器件之類的改進的元件。 本發明是對先前發明的改進，所述先前發明與使用攜帶能量的射束(諸如雷射光束)來形成電導體以及處理寬帶隙材料相關。 因此，本發明的目的是通過提供改進的仲介層和封裝器件來改進上面闡述的現有技術，這是固態行業的重要進步 本發明的另一目的是提供一種改進的仲介層，該仲介層為積體電路提供了優異的互連密度、傳導性和熱耗散。 前述內容已經概述了本發明的一些更相關的目的。這些目的應當被解釋為僅僅是說明本發明的一些更突出的特徵和應用。可以通過在本發明的範圍內修改本發明來獲得許多其他有益的結果。因此，除了結合附圖來理解的由權利要求所限定的本發明的範圍，可以通過參考發明內容、描述優選實施例的具體實施方式來具有對本發明的其他目的的充分理解。
本發明由所附權利要求來限定，其中在附圖中示出具體實施例。出於概述本發明的目的，本發明涉及一種用於將積體電路管芯連接到襯底以及用於將多個積體電路管芯在彼此之間連接的改進的仲介層和封裝器件，並且涉及一種形成封裝器件的襯底。所述改進的仲介層包括具有第一和第二外表面的碳化矽(SiC)仲介層。在碳化矽(SiC)仲介層內原位形成多個連接器，以用於將積體電路管芯連接到襯底，並且用於將管芯在彼此之間連接。 在本發明的更具體示例中，所述多個連接器是碳電連接器。在本發明的另一具體示例中，所述多個連接器是光學波導連接器。在又一示例中，在碳化矽(SiC)仲介層內原位形成的所述多個連接器中的至少一個相對於第一外表面以受控的角度形成。 優選地，改進的仲介層是寬帶隙半導體，其選自由以下各項組成的組：碳化矽(SiC)、氮化鎵(GaN)、氮化鋁(A1N)、人造金剛石、玻璃、以及其相應的化合物和合金變體，其被設計成增強本發明中討論的量子轉換過程。所述多個連接器是通過對碳化矽(SiC)進行鐳射照射以形成碳電連接器而形成的碳電連接器。類似地，所述多個連接器是通過對碳化矽(SiC)進行鐳射照射以形成光學波導而形成的光學波導連接器。 所改進的仲介層可以包括在第一外表面中形成的凹槽，其中積體電路管芯被設置在所述凹槽中，並且熱耦合到碳化矽(SiC)仲介層，以用於為積體電路管芯提供散熱器。所述凹槽可以通過鐳射燒蝕過程來在第一外表面中形成。第一和第二凹槽可以在碳化矽(SiC)仲介層的分離表面中形成，從而使得多個仲介層能夠堆疊在彼此之上或彼此相鄰地堆疊。 所改進的仲介層可以由混合材料構造(hybrid materials construction)製成，其中例如玻璃材料與碳化矽組合，並且所述仲介層是使用鐳射照射到兩個或更多混合材料構造的兩個、一個或多個區域中而形成的。混合材料構造可以通過將不同(兩種或多種)材料結合、共形(conform)、嵌入或層壓在一起而製成。 本發明還併入到一種用於將積體電路管芯直接連接到電路板的改進的封裝器件中。所述改進的封裝器件充當用於將積體電路管芯直接連接到電路板的仲介層和襯底。 本發明還併入到一種用於構造高密度互連層壓板、玻璃或陶瓷襯底的改進的封裝襯底芯中。所改進的封裝襯底芯充當用於封裝器件和積體電路管芯的電源和熱耗散器件。 前述內容相當寬泛地概述了本發明的更相關且更重要的特徵，以便可以更好地理解以下的具體實施方式，使得可以更充分地領會本發明對本領域的貢獻。本發明的附加特徵將在下文中描述，所述附加特徵形成了本發明的權利要求的主題。本領域技術人員應當領會，所公開的概念和具體實施例可以容易地用作用於修改或設計實施本發明的相同目的的其他結構的基礎。本領域技術人員還應當理解到，這樣的等同的構造並不脫離如所附權利要求中闡述的本發明的精神和範圍。
圖1-4、4B-5、5B-6E和7圖示了用於將積體電路管芯12或多個管芯12連接到襯底14的改進的仲介層10。仲介層10可以包括碳化矽(SiC)仲介層16。仲介層10具有第一外表面20和第二外表面22、以及在碳化矽(SiC)仲介層16內原位形成的多個連接器30，該多個連接器30用於將積體電路管芯12連接到襯底14。 多個連接器30可以包括碳電連接器32。多個連接器32可以包括光學波導管連接器34。光學波導連接器34中的每一個可以包括由富碳隧道壁38在碳化矽(SiC)16中形成的隧道36。 在碳化矽(SiC)仲介層16內原位形成的多個連接器30可以相對於第一外表面20以一定角度40形成。在碳化矽(SiC)仲介層16內原位形成的多個連接器30可以是相對於第一外表面20以一定角度40形成的有角度的整體式42過孔。多個連接器30可以包括通過對碳化矽(SiC)16進行鐳射照射50以形成碳電連接器32而形成的碳電連接器32。 所述多個連接器30可以包括通過對碳化矽(SiC)16進行鐳射照射50以形成光學波導34而形成的光學波導連接器34。 本發明可以進一步包括在第一外表面20中形成的凹槽60，並且積體電路管芯12被設置在凹槽60中並且熱耦合到碳化矽(SiC)仲介層16，以用於為積體電路管芯12提供散熱器62。可以通過鐳射燒蝕過程52在第一外表面20中形成凹槽60，並且積體電路管芯12被設置在凹槽60中並且熱耦合到碳化矽(SiC)仲介層16，以用於為積體電路管芯12提供散熱器62。 本發明包括一種用於將積體電路管芯12連接到襯底14的改進的仲介層10，其包括具有第一外表面20和第二外表面22的寬帶隙仲介層18。多個連接器30在寬帶隙仲介層18內原位形成，以用於將積體電路管芯12連接到襯底14。電路管芯12可以包括Si、SiGe、GaN、SiC、Si、SiGe、GaN、SiC中的兩個或更多的組合、或其他管芯。 本發明包括一種用於將積體電路管芯12連接到襯底14的改進的仲介層10，其包括具有第一外表面20和第二外表面22的寬帶隙仲介層18、以及在第一外表面20的頂部上並且在第二外表面22下方的多個再分佈層70。多個連接器30在寬帶隙仲介層18內原位形成，以用於將矽積體電路管芯12連接到襯底14。多個連接器30在再分佈層70內形成，以用於將矽積體電路管芯12連接到襯底14，並且用於跨仲介層10的第一外表面20和第二外表面22兩者將再分佈層70在彼此之間互連。 本發明包括一種用於將積體電路管芯12連接到襯底14的改進的仲介層10，其包括具有第一外表面20和第二外表面22的寬帶隙仲介層18、以及在第一外表面20的頂部上並且在第二外表面22下方的多個再分佈層70。仲介層10的兩個外表面20和22上的再分佈層70的數目、材料類型和尺寸不需要是相同的。多個連接器30在寬帶隙仲介層18內原位形成，以用於將矽積體電路管芯12連接到襯底14。多個連接器30在再分佈層70內形成，以用於將矽積體電路管芯12連接到襯底14，並且用於跨仲介層10的兩個外表面20和22將再分佈層70在彼此之間互連。多個連接器30可以採取不同的尺寸，並且以多個不同的角度40來構造。 寬帶隙仲介層18選自由以下各項組成的組：碳化矽(SiC)、氮化鎵(GaN)、氮化鋁(A1N)、人造金剛石、玻璃、以及其相應的化合物和合金或混合變體，其被設計成增強本發明中討論的量子轉換過程。 寬帶隙仲介層18可以包括化合物的組合，該化合物選自由以下各項組成的組：碳化矽(SiC)、氮化鎵(GaN)、氮化鋁(A1N)、人造金剛石、玻璃、以及其相應的化合物和合金變體，其被設計成增強本發明中討論的量子轉換過程。 多個連接器30可以包括為了形成碳電連接器32而在寬帶隙材料18中形成的碳電連接器32。多個連接器30可以包括為了形成光學波導34而在寬帶隙材料18中形成的光學波導連接器34。多個連接器30是光學波導連接器34，並且光學波導連接器34中的每一個包括由富碳隧道壁38在寬帶隙材料18中形成的隧道36。 凹槽60可以在第一外表面20中形成。積體電路管芯12被設置在凹槽60中，並且熱耦合到寬帶隙材料18，以用於為積體電路管芯12提供散熱器62。 凹槽60可以通過鐳射燒蝕過程52在第一外表面20中形成，並且積體電路管芯12被設置在凹槽60中，並且熱耦合到寬帶隙材料18，以用於為積體電路管芯12提供散熱器62。 本發明進一步包括一種用於將積體電路管芯12連接到電路板110的改進的封裝器件100，包括具有第一外表面20和第二外表面22的碳化矽(SiC)材料16。凹槽60在第一外表面20中形成。積體電路管芯12被設置在凹槽60中，並且熱耦合到碳化矽(SiC)材料16，以用於為積體電路管芯12提供散熱器62。多個連接器30在碳化矽(SiC)材料16內原位形成，以用於將積體電路管芯12連接到第二外表面22。碳化矽(SiC)仲介層16的第二外表面22直接連接到電路板110。 本發明進一步包括一種用於連接積體電路管芯12的改進的封裝器件100，包括具有第一外表面20和第二外表面22的碳化矽(SiC)材料16。凹槽60在第一外表面20中形成。第一積體電路管芯112被設置在凹槽60中，並且熱耦合到碳化矽(SiC)材料16，以用於為積體電路管芯12提供散熱器62。第二凹槽64在第二外表面22中形成。第二積體電路管芯114被設置在第二凹槽64中，並且熱耦合到碳化矽(SiC)材料16，以用於為第二積體電路管芯114提供散熱器62。多個連接器30在碳化矽(SiC)材料16內原位形成，以用於將第一積體電路管芯112和第二積體電路管芯114連接到碳化矽(SiC)仲介層16的第三外表面24。 本發明進一步包括一種改進的仲介層系統120，其包括具有第一外表面124和第二外表面126的第一碳化矽(SiC)仲介層122，其中在第一外表面124和第二外表面126中定義了第一凹槽60和第二凹槽64。第一積體電路管芯112和第二積體電路管芯114被設置在第一凹槽60和第二凹槽64中，並且熱耦合到第一碳化矽(SiC)仲介層112，以用於為第一積體電路管芯112和第二積體電路管芯114提供散熱器62。第二碳化矽(SiC)仲介層132具有第三外表面134和第四外表面136，其中在第三外表面134和第四外表面136中定義了第三凹槽66和第四凹槽68。第三積體電路管芯116和第四積體電路管芯118被設置在第三凹槽66和第四凹槽68中，並且熱耦合到第二碳化矽(SiC)仲介層132，以用於為積體電路管芯116和118提供散熱器62。第一碳化矽(SiC)仲介層122堆疊在第二碳化矽(SiC)仲介層132上或者與其相鄰地堆疊，以用於互連第一積體電路管芯112、114、116和118。 本發明進一步包括一種用於構造高密度互連襯底162的改進的封裝襯底芯160，其中在芯160的兩個表面上具有多個堆積層(build up layer)164。芯160包括具有第一外表面20和第二外表面22的碳化矽(SiC)材料16。SiC材料16具有使用鐳射照射轉換50和/或鐳射鑽孔54兩者在芯材料結構160內形成的鍍通孔170和多個連接器172。 圖1圖示了接觸碳化矽(SiC)襯底14的來自雷射器的雷射光束56，其中鐳射轉換了碳化矽(SiC)15，以用於以其他方式在絕緣或半傳導性碳化矽(SiC)15中創建傳導性材料19。圖1進一步圖示了創建熱傳導性和電傳導性的量子預致變色材料(quantum-pretictic materials)19A的鐳射轉換的截面。傳導性結構19的位置、大小、配置由雷射光束56輪廓、鐳射處理參數和處理環境來操控。 圖2是類似於圖1的截面圖，其圖示了可通過操控雷射光束56輪廓、鐳射照射條件以及射束56、襯底14和工作表面20之間的相對運動來控制鐳射轉換結構19的形狀、位置、大小和厚度。 圖3是碳化矽(SiC)襯底14的截面圖，其中L1-L4表示在沒有任何金屬化增材的情況下在襯底材料14中(原位)同時地創建的不同互連層180。轉換的區域19堆疊在由鐳射轉換創建的過孔結構30的上方和下方。在上方和下方堆疊的轉換的區域19可以表示電互連結構182和熱互連結構184兩者。 圖3A是現有技術互連的截面圖。圖3B是圖3A中的層2的俯視圖，其圖示了鍍有銅192的功率平面190、傳導性銅跡線194以及鍍有並填充有銅的微過孔196。圖3B是圖3A的俯視圖。圖3C是本發明的截面圖，其圖示了鐳射轉換互連39。圖3D是圖3C的俯視圖，其圖示了通過整個厚度的鐳射轉換的3D結構39。圖3D進一步圖示了通過過孔結構鐳射轉換功率平面200的鐳射轉換材料的區域39。 圖3E圖示了雷射光束56可以創建的不同幾何形狀210。例如，幾何形狀210可以包括圓形212、正方形214、圓柱形216、橢圓形218、矩形220、三角形222或其他形狀。更具體地，本發明將利用不同的光學元件，包括但不限於透鏡、衍射梯度、漫射器、准直器和不同的射束成形技術。這些不同的射束成形技術可以包括但不限於衍射成形技術或折射技術。 圖3F圖示了具有圓形截面230的第一雷射光束56和第二雷射光束57。附加地，射束56的能量強度輪廓236也可以或者獨立地或者結合射束形狀238來控制，以控制射束56的截面內的強度分佈239的輪廓。例如，雷射光束56可以包括高斯密度分佈232或禮帽射束能量分佈234。 圖3G圖示了被放置在射束光學路徑內的遮光器元件240，該遮光器元件240將被優化並且用來進一步將均勻雷射光束56轉換成各種不同的圖案。例如，圖3G包括禮帽雷射光束能量分佈234，其遍及正方形截面242具有均勻的強度輪廓248，以用於產生蛇形遮光器244。 圖3H圖示了具有均勻強度輪廓248但是成形成期望蛇形結構244的禮帽雷射光束234。此外，圖3H圖示了在利用創建富碳傳導性蛇形結構246的雷射光束56進行照射之後的碳化矽(SiC)仲介層10或襯底14的俯視圖。 圖3I圖示了可以通過使用檢流計光學元件250的直寫高斯雷射光束在碳化矽(SiC)150中創建的類似結構。在這種情況下，可以使用一個或多於一個光學射束56。圖3J圖示了在沒有任何沉積或鍍敷的情況下利用圖3I中的鐳射創建的所得到的富碳傳導性蛇形結構246。 圖3K圖示了用於在仲介層器件10的所有不同表面之間進行連接的有角度的整體式過孔260和整體式3D 261互連。更具體地，圖3K是圖3的等距視圖，其圖示了經原位鐳射轉換的3D整體式過孔261，例如，被創建以在仲介層器件10的所有不同表面之間進行連接的有角度的整體式過孔260和整體式3D 261互連。圖3L是被劃分262成3個不同的整體式過孔260(即，層1 264、層2 266和層3 268)的一個大觸點的示意圖。每個整體式過孔260可以以不同的角度與不同的尺寸來被創建，並且被使得在不同的層處終止。 圖4圖示了遍及襯底14的整個厚度並且在襯底14的表面處使用的鐳射轉換39處理，其用於創建：如以a-a1、b-b1所示出的扇出結構270，其中a-b間距是＜＜a1-b1，直通過孔結構a-a11、表面至表面連接a-c、以及散熱結構d-d1。圖4A和圖4A1圖示了現有技術半增材互連製造過程280。更具體地，圖4A圖示了具有襯底290、銅291和電介質292的鑲嵌圖案化過程282，包括步驟1、2a、2b、3、4、5和6。圖4A1圖示了半增材圖案化過程284，包括提供襯底290、鍍敷銅薄層291、粘貼膜294、曝光296、圖像顯影298、鍍敷通孔(PTH)300、去除多餘的膜302、以及蝕刻304。圖4A2圖示了現有技術半增材互連製造過程280、雙鑲嵌圖案化過程310。更具體地，SiC沉積312、SiO沉積314、過孔圖案316、過孔蝕刻318、金屬圖案320、金屬蝕刻322、籽晶沉積324、Cu鍍敷326和Cu CMP 328。 圖4B圖示了在沒有鑽孔的情況下創建鐳射厚度的3DR結構的示例。鐳射轉換39圖案化等同於量子轉換圖案化(QCP)330。圖4B包括整個厚度“T”碳化矽(SiC)層332。層15可以由不同的層厚度來標識，該層厚度被指定為tn1、tn2、tn3……tn。可以調整雷射光束56條件，諸如射束輪廓、焦平面、強度，以使得轉換過程能夠處於tn1的期望深度。同時地或順序地定義和照射第二雷射光束57，以在後續層tn2中創建轉換。類似地創建層tn3……tn。所有步驟是在沒有任何外部材料鍍敷、沉積或摻雜的情況下創建的。除了利用鐳射創建的連續或同時的層之外，通過碳化矽(SiC)層332的整個厚度以不同的角度40來創建直接的表面到表面傳導性3D結構。第一雷射光束334創建以厚度tn1的結構。第二雷射光束336創建以厚度tn2的結構。第三雷射光束338創建以厚度tn3和tn4的結構。 圖4C圖示了碳化矽(SiC)結構“A”的層332，其中鐳射量子轉換圖案化330以可變角度40遍及該厚度創建直接3D結構19。定義各種角度40和創建直接3D互連結構19的靈活性允許更高的體積互連密度、檢修小型化(overhaul miniaturization)和無縫互連，而沒有減少電阻寄生以及改進性能的層到層介面。 圖5圖示了寬帶隙材料，其具有容納具有不同功能的多個晶片/小晶片的加工溝槽。更具體地，圖5圖示了碳化矽(SiC)襯底14，其被製備有容納具有不同功能的多個晶片/小晶片340(諸如，Si晶片341、存儲晶片342、光學開關344)的機械溝槽60。碳化矽(SiC)襯底14可以包括使用鐳射轉換碳化矽(SiC)15通過2.5D 19和/或3D集成架構19而連接的光學引擎343。另外，襯底14可以包括使用鐳射轉換連接通過碳化矽(SiC)15、通過碳化矽345的熱過孔、通過碳化矽(SiC)15的晶片到晶片電連接346、通過碳化矽(SiC)15的扇出結構347、以及碳化矽(SiC)15中的熱連接350而創建的光學波導36，以在溝槽60的側面處冷卻晶片340。 圖5A圖示了現有技術2.5D互連結構、襯底嵌入式2.5D或2.5D橋架構景觀。英特爾的嵌入式多管芯互連橋(EMIB)。這是一種用於進行異構晶片的封裝中高密度互連的方法。代替了使用其他方法中通常發現的大的矽仲介層，EMIB使用具有多個佈線層的非常小的橋管芯。EMIB技術是2.5D封裝解決方案的示例。圖5A包括HGM管芯1 360和GPU管芯2 362。英特爾的嵌入式多管芯互連橋(EMIB)或橋管芯364提供了局部化互連、橋技術、更好的電和局部寄生電容。 圖5A1圖示了現有技術2.5D互連結構、升高扇出橋2.5D或2.5D橋架構景觀。AMD升高扇出橋是原始英特爾嵌入式互連橋的變體，其中非常小的橋管芯不位於封裝襯底內部，而是更確切地說在襯底頂部上製造的扇出層內部。嵌入式互連橋(圖5A)和升高扇出橋兩者在功能上非常相似，並且在製造過程中略微不同。圖5A1包括HBM管芯1 370、GPU管芯2 372、模具1 374、EFB 376、Cu柱378、第一頂部堆積層380、襯底芯382、第二頂部堆積層384。AMD升高橋386提供了可伸縮的解決方案、定義的光刻v、標準襯底、較低成本、標準倒裝晶片過程和較低複雜性的凸起組裝過程。 圖5A2圖示了現有技術2.5D互連結構、2.5D橋架構景觀、TSMC矽仲介層。這表示由多個設備製造商使用，並且主要由TSMC(臺灣半導體製造公司)來製造的矽仲介層架構。這個示意圖中的技術使用大塊的矽，其利用通過矽過孔互連來連接多個不同的小晶片。使用傳統鑲嵌過程來製造通過矽互連。該結構表示行業中的實踐狀態，並且圖示了與所提出的發明相比，具有有限管芯堆疊能力的作為2.5D的Si仲介層架構的限制。圖5A2包括具有晶片1 392的第一襯底390、具有晶片2 396的第二襯底394。微凸塊398將晶片1 392和晶片2 396與具有去蓋402和層級1 404的矽仲介層400分開。圖5A2進一步包括具有TSV 408、倒裝晶片凸塊410和封裝襯底412的襯底406。 圖5B圖示了如何可以取決於每個晶片的規格來定制碳化矽(SiC)仲介層。層的數目實際上全部可以通過仲介層的整個厚度來創建。例如，晶片4 426使用五個層來佈線，晶片3 424使用兩個層來佈線，並且晶片1 420要求混合佈線方案，包括傾斜過孔a-a1、交錯六層佈線b-b1、管芯到管芯連接c-c1以及熱耗散互連d-d1。晶片2 422被圖示成具有使用鐳射轉換圖案化或量子轉換圖案化(QCP)創建的各種無源元件。在圖5B中示出的碳化矽(SiC)仲介層內還構造的包括電阻器、電感器和電容器。取決於每個晶片的具體情況，碳化矽(SiC)仲介層可以定制層的#。所有層實際上是通過仲介層結構的整個厚度來創建的(在本發明的一個實施例中)。 圖6圖示了耦合到包裝襯底440的(多個)碳化矽(SiC)熱晶片432和鐳射轉換碳化矽(SiC)仲介層430上的3D集成。經轉換的系統包括具有各種功能的晶片，包括但不限於Si晶片434、存儲晶片436、光學晶片、開關或元件438、熱晶片432和各種其他示例。 圖6A圖示了包括鐳射轉換碳化矽(SiC)仲介層450、鐳射轉換碳化矽(SiC)熱晶片452和襯底458的架構選項。HBM 454可以包括存儲晶片456，光學器件460可以包括光學晶片/引擎462，並且SoC 464、SoC 466和SoC 468可以分別包括邏輯晶片464、466和468。 圖6B圖示了替代架構選項，其圖示了使用加工碳化矽(SiC)仲介層470的襯底482和緊湊結構，以用於消除對碳化矽(SiC)熱晶片的需要。HBM 472可以包括存儲晶片，光學器件可以包括光學晶片/引擎474，並且SoC 476、SoC 478和SoC 480可以分別包括邏輯晶片476、478和480。 圖6C、6C1 &6C2圖示了襯底504上的QCIA(量子轉換集成架構)架構的同時製造，該架構實現了加速的運行速率、改進的產量。圖6C圖示了兩個不同的QCIA設計(圖6C1中的QCIA 1 490和圖6C2中的QCIA 2 492)，這兩個不同的QCIA設計被組合以形成圖6B中所圖示的3D堆疊QCIA架構，本發明中提出的過程、材料和方法允許並行地創建圖6C1和圖6C2的兩個獨立部分，然後隨後將它們組裝在彼此的頂部上以產生圖6B中所示的3D架構。與圖5A、A1和A2中所示的實踐狀態相比，這是所提出的發明的獨特和不同的特徵。圖6C1&6C2中的QCIA 1 490包括HBM 494、SoC1 496和SoC2 498。圖6C1&6C2中的QCIA 2 492包括光學晶片/引擎500和SoC3 502。 圖6D圖示了使用QCIA(量子轉換集成架構)架構和鐳射轉換圖案化或量子轉換圖案化(QCP)的定制點對點連接，該圖案化產生了具有緊湊佔用空間設計和較高速互連的功率高效和熱增強集成架構。所有小晶片是獨立冷卻和熱管理的，以用於最大化系統能量效率。這個架構大大增加了密度(連接/mm 3)。由於創建3D有角度的整體式過孔的能力，這個架構向3D集成中引入了新的度量，即體積密度(連接數目/mm 3)，而不是標準化的行業密度(濃縮數目(number of concentration)/面積)。圖6D中的QCIA 510包括SoC1 512、SoC2 514、SoC3 516、光學晶片/引擎518、HBM 520和襯底522。 圖6E是圖6的等距視圖，其圖示了連接在碳化矽(SiC)仲介層的不同面處的多個積體電路晶片的3D集成。微晶片1 530被定位在為了使微晶片1 530在仲介層10的一側處而創建的凹槽內部。微晶片2 532被定位在為了使微晶片2 532在仲介層10的另一側處而創建的凹槽內部。微晶片3 534被定位在為了使微晶片3 534在仲介層10的另一側處而創建的凹槽內部。第一有角度的整體式過孔540連接微晶片1 530與微晶片2 532。第二有角度的整體式過孔542連接微晶片1 530與微晶片3 534。第三有角度的整體式過孔544連接微晶片2 532與微晶片3 534。 圖6F1、6F2、6F3和6F4圖示了現有技術3D互連結構。圖6F1、6F2、6F3和6F4是圖示了嘗試提供管芯堆疊的行業實踐當前狀態的概要。示意圖中所圖示的所有4個不同架構具有只不過兩個管芯堆疊的相同的限制。這是所提出的發明的基本區別。使用我們發明中的材料和所提出的過程，我們能夠堆疊多於3個管芯，並且提供熱和功率遞送解決方案來支持那個高管芯堆疊設計。 圖7圖示了用於在有機襯底上原位沉積和圖案化QCIA的選項。更具體地，圖7圖示了用於異構集成應用的封裝襯底上的再分佈層的直接形成。每個層被沉積，然後在襯底層被沉積之前被鐳射轉換以形成圖案。圖7中的步驟包括提供包裝襯底550、低溫沉積材料(SiC)或類碳金剛石552到包裝襯底550上、鐳射轉換投放(laser conversion putting)沉積層554、後續層沉積556、後續層被鐳射轉換558、第三層被沉積560、第三層被轉換，從而完成整個再分佈或扇出結構562。 圖8圖示了用於改進的仲介層的架構選項，其示出了仲介層外表面的兩側上的多個不同的再分佈層。圖8圖示了在仲介層外表面的兩側上形成不同數目、尺寸、功能和材料類型的多個再分佈層的選項。更具體地，圖8中的仲介層10包括IC小晶片570、小晶片佈線/再分佈層572、QCI仲介層574、扇出和再分佈層576、QCI仲介層扇出間距578。 圖9圖示了用於改進的封裝器件的架構選項，其中圖8中所示出的改進的仲介層進一步被組裝在高密度互連襯底的頂部上。圖9中所圖示的高密度互連包括形成在SiC芯結構的外表面兩側上的多個堆積層，所述SiC芯結構是利用鐳射照射轉換過程和鐳射鑽孔來形成的。QCIA性能針對能量高效的高性能計算被優化。圖9包括光學Xvr 580、XPU2 582、DRAM 584、OCIA互連結構586、Si Ivr II 588、XPU1 590、第二DRAM 592、BIST/控制594、功率FET 1 596、QCIA襯底598、Si IVR I 600和系統PBC 602。 圖9A和9B是示出了圖9中所示的QCIA互連結構586的更高放大的詳細示意圖。在這個圖示中，QCIA互連結構586由具有QCP互連606的SiC仲介層604組成，該QCP互連606的特徵在於頂部608上的一個管芯到管芯互連層和底部610上的五(5)個扇出堆積層。圖10和10A圖示了組裝圖9中所圖示的不同層的並行處理性質。 圖11圖示了使用製造過程的兩個不同的變型來製造具有多個再分佈層的改進的仲介層的方法。在一個實施例中，製造過程使用以晶圓格式的SiC 620，在另一實施例中，製造過程使用以正方形四分之一面板尺寸格式的SiC 622。圖11圖示了將晶圓格式SiC 620和四分之一面板格式SiC 622兩者變換成整個面板大小的詳細過程，從而使得它們與廣泛地針對高密度互連襯底製造基礎設施所使用的面板製造過程相容。 圖12是包括混合玻璃SiC仲介層的QCIA互連結構630的單個單元的示意性表示，該混合玻璃SiC仲介層的特徵在於在QCIA互連結構630的頂部上並排連接的3個小晶片632，其具有在SiC仲介層的頂部上的一個管芯到管芯互連層以及在底部側上的五(5)個扇出層。QCIA互連結構630進一步包括在玻璃和SiC混合仲介層以及TGV通過玻璃過孔642兩者的頂部上的RDL層640。 圖13是使用所提出的量子轉換圖案化過程和材料組而成為可能的襯底芯結構的示意圖示。芯模組的結構的特徵在於具有嵌入式功率、有源和無源器件元件的SiC。QC芯具有使用量子轉換圖案化過程而創建的互連通孔結構。基礎材料(SiC、Si3N4、AlN或所有三個的混合結構)加上高傳導性鐳射轉換結構的組合選擇使得QC芯模組成為獨特的功率遞送和熱管理電路元件，該元件可以獨立地充當功率封裝器件，或者可以隨後集成到有機封裝器件或基於矽的器件中，以用於進一步的系統級集成。更具體地，QC芯650結構可以包括控制器件652、功率器件654、聚合物材料層656、諸如SiC、Si3N4或混合物之類的QCIA襯底芯材料658、在SiC或Si3N4內原位創建的OCIA互連660、無源662和銅金屬化664。 本發明進一步併入了以下內容： 用於多晶片互連和電子電路扇出的具有雙側再分佈層的微電子仲介層。(QCIA仲介層)。 可堆疊並可重新配置的微電子系統，其特徵在於使用所提出的發明所製造的QCIA仲介層和高密度互連襯底(使用所提出的發明所構建的3D異構集成架構)。 具有完全集成到襯底結構中的功率遞送和熱管理模組並且使用QCP過程所製造的襯底消除了對無電金屬化的需要。 熱晶片：諸如SiC之類的寬帶隙材料，其具有通過厚度、在表面處、以及跨晶片的邊緣被原位製造的熱傳導性路徑，以傳導熱量並且消散在該系統的多個級別處生成的熱能。 使用量子轉換圖案化過程在寬帶隙材料(諸如SiC)中構建並且被放置在微電子系統中的多個堆疊位置處的功率遞送模組，諸如功率轉換器。 使用量子轉換圖案化過程在寬帶隙材料(諸如SiC)中構建並且被放置在微電子系統中的多個堆疊位置處的熱管理模組，諸如功率轉換器。 一種襯底芯器件，其中使用了SiC或其他寬帶隙材料，並且是使用鐳射轉換照射和/或鐳射鑽孔被圖案化的，以在芯結構內形成互連。 一種襯底芯器件，其中使用了SiC或其他寬帶隙材料，並且是使用鐳射轉換照射和/或鐳射鑽孔被圖案化的，以在芯結構內形成互連。該芯器件被製造成併入了功率遞送模組和熱管理模組。 用於誘導量子轉換圖案化單晶4H-SiC晶圓(其具有拋光的~0001！-Si面)的鐳射處理參數的示例被用於製造納米帶/SiC結構的這個研究中。該晶圓具有低摻雜(531015 cm23 625%)、n型、10 mm~610%！、在直徑為50.8毫米的4H-SiC襯底上@(0001)60.25 #軸上生長的厚外延層。為了製造富碳SiC納米帶，使用波長1064nm的Q開關Nd:YAG鐳射進行了鐳射照射實驗。利用重複率f535kHz、脈衝持續時間~on-time！t P5260 ns、脈衝能量EP50.6 mJ/脈衝、雷射光束直徑D51mm、以及鐳射掃描速度V55mm/s的雷射脈衝照射了1mm寬和7mm長的區域。在將樣本從處理室中取出之前，在~1 atm！的氮氣環境中照射這個區域三次。由fP5Ep/Ai給出的單個脈衝的入射能流被發現為76.4 mJ/cm2，並且由I p5(fP/t P)給出的脈衝強度是293.3 kW/cm2，其中Ai是由Ai5(pd2/4)1DVt P給出的針對圓形光斑的照射面積。然而，這個能量的一小部分被工件吸收，因為這個研究中使用的4H-SiC樣本的透射率和反射率在1064nm波長下分別被測量為0.4和0.15。使用了14聚焦離子束~FIB！銑削來製備鐳射照射4H-SiC晶圓的5 mm38 mm31200 Å切片，以用於微觀研究。高解析度透射電子顯微鏡~HRTEM！ Techni F 30(其被配備有無窗連結能量色散光譜學~EDS！分析器)被用來研究鐳射製造的納米結構，並且獲得針對鐳射處理晶圓中的不同區域的所選區域電子衍射~SAED！圖案。 還使用不同的鐳射波長進行了附加的實驗，以在SiC材料中創建轉換。這些波長的示例是具有飛秒脈衝寬度的193nm、532nm、532nm波長的鐳射。 用於製造在QCIA仲介層的頂部和下方使用的再分佈和/或堆積層的商業上可獲得的堆積聚合物膜的示例。先進封裝中最常用的用於堆積電路製造的微膜材料是Ajinomoto堆積膜(https://www.ajinomoto.com/innovation/action/ buildupfilm)。事實上，Ajinomoto堆積膜(ABF)可以在世界上大多數個人電腦的核心中找到，其中它為高性能中央處理單元(CPU)提供了複雜電路襯底的電絕緣。這些膜出現在跨各種各樣的電子材料性質的多個不同的版本、熱機械性質和幾何尺寸(即，膜厚度、膜厚度變化、寬度)中。 下面的表提供了這些材料的可用種類的一些示例： Ajinomoto堆積膜®(ABF) 種類 特徵 GX-92 標準 GX-T31 低表面粗糙度、低CTE GZ-41 低表面粗糙度、低CTE、高Tg GL-102 低表面粗糙度、低介電損耗正切、低CTE、高Tg 雖然前述內容涉及本公開的實施例，但是在不脫離本公開基本範圍的情況下，可以設計本公開的其他和另外的實施例，並且本公開的範圍由以下權利要求來確定。 所提出的 發 明 與現 有技 術 之 間 的比 較
現 有技 術 所提出的 發 明
堆積襯底封裝過程 3D整體式襯底封裝過程
半增材圖案化過程 減材圖案化過程 鑲嵌和雙鑲嵌圖案化過程 量子轉換圖案化過程
增材製造 3D原位製造 3D原位互連製造 原位3D互連製造
堆疊過孔互連 有角度的整體式過孔
銅金屬化導線 C3互連 傳導性碳連接 經轉換的碳連接
     
     
本 發 明可以通 過複雜 2 × 3 × 5 矩 陣來 描述：
集成方案 器件 類 型 通 過 量子 轉換圖 案化方法所創建的連接類型
仲介 層 封 裝 電 的 光 學 的 混合的
2D X X X X X
2.5D ------- X X X X
3D X ------ X X X
3D ( 具有交 錯 SiC) X X X X X
組 合 2D 、 2.5D 和 3D ( 圖 6d 中描 繪 的 SiC 立方體互 連 ) X ------- X X X
10,16:仲介層 12:積體電路管芯 14,290,406,482,504,522:襯底 15:碳化矽 18:寬帶隙材料 19:傳導性材料 19A:量子預致變色材料 20:第一外表面 22:第二外表面 30,172:多個連接器 32:碳電連接器 34:光學波導連接器 36:隧道 38:富碳隧道壁 39:鐳射轉換互連 40:角度 42,260:整體式過孔 50:鐳射照射 52:鐳射燒蝕過程 54:鐳射鑽孔 56,334:第一雷射光束 57,336:第二雷射光束 60:凹槽 62:散熱器 64:第二凹槽 70:再分佈層 100:改進的封裝器件 110:電路板 114:第二積體電路管芯 160:芯 164:多個堆積層 170:鍍通孔 180:互連層 182:電互連結構 184:熱互連結構 190:功率平面 192,291:銅 194:傳導性銅跡線 196:微過孔 210:幾何形狀 212:圓形 214:正方形 216:圓柱形 218:橢圓形 220:矩形 222:三角形 230:圓形截面 232:高斯密度分佈 234:禮帽射束能量分佈 236:能量強度輪廓 238:射束形狀 239:強度分佈 240:遮光器元件 242:正方形截面 244:蛇形遮光器 246:富碳傳導性蛇形結構 248:均勻強度輪廓 250:檢流計光學元件 261:整體式3D互連 262:劃分 264:層1 266:層2 268:層3 270,347,562:扇出結構 292:電介質 312:SiC沉積 314:SiO沉積 316:過孔圖案 318:過孔蝕刻 320:金屬圖案 322:金屬蝕刻 324:籽晶沉積 326:Cu鍍敷 328:Cu CMP 330:量子轉換圖案化 332,430,450,470:碳化矽(SiC)層 338:第三雷射光束 340:晶片 341,434:Si晶片 342,436,456:存儲晶片 343:光學引擎 344:光學開關 345:熱過孔 346:晶片到晶片電連接 350:熱連接 360:HGM管芯1 362,372:GPU管芯2 370:HBM管芯1 374:模具1 376:EFB 378:Cu柱 380:第一頂部堆積層 382:襯底芯 384:第二頂部堆積層 386:AMD升高橋 390:第一襯底 392:晶片1 394:第二襯底 396:晶片2 398:微凸塊 400:矽仲介層 402:去蓋 404:層級1 408:TSV 410:倒裝凸塊 412:封裝襯底 420:晶片1 422:晶片2 424:晶片3 426:晶片4 432,452:碳化矽(SiC)熱晶片 438:開關或元件 440,550:包裝襯底 454,472,494,520:HBM 460:光學器件 462,474,500,518:光學晶片/引擎 464,466,468,476,478,480:邏輯晶片 490:QCIA 1 492:QCIA 2 496,512:SoC1 498,514:SoC2 502,516:SoC3 510:QCIA 530:微晶片1 532:微晶片2 534:微晶片3 540:第一有角度的整體式過孔 542:第二有角度的整體式過孔 544:第三有角度的整體式過孔 552:低溫沉積材料(SiC)或類金剛石碳 554:沉積層 556:後續層沉積 558:後續層被鐳射轉換 560:第三層被沉積 570:IC小晶片 572:小晶片佈線/再分佈層 574:QCI仲介層 576:扇出和再分佈層 578:QCI仲介層扇出間距 580:光學Xvr 582:XPU2 584:DRAM 586:OCIA互連結構 588:Si Ivr II 590:XPU1 592:第二DRAM 594:BIST/控制 596:功率FET 1 598:QCIA襯底 600:Si IVR I 602:系統PBC 620:以晶圓格式的SiC 622:以正方形四分之一面板尺寸格式的SiC 630:QCIA互連結構 632:3個小晶片 640:RDL層 642:通過玻璃過孔 650:QC芯 652:控制器件 654:功率器件 656:聚合物材料層 658:QCIA襯底芯材料 660:OCIA互連 662:無源 664:銅金屬化
為了能夠詳細地理解本公開的上面記載的特徵所採用的方式，可以參考實施例來具有對上面簡要概述的本公開進行更具體的描述，其中的一些在附圖中圖示。然而，要注意的是，附圖僅圖示了示例性實施例，並且因此不要被認為是對其範圍的限制，並且可以承認其他同等有效的實施例。 [圖1]圖示了接觸碳化矽(SiC)襯底的來自雷射器的雷射光束； [圖2]是類似於圖1的視圖，其圖示了接觸碳化矽(SiC)襯底的來自雷射器的雷射光束； [圖3]是圖2的截面圖； [圖3A]是現有技術互連的截面圖； [圖3B]是圖3A中的層2的俯視圖； [圖3C]是本發明的截面圖，其圖示了鐳射轉換互連； [圖3D]是圖3C的俯視圖； [圖3E]圖示了雷射光束可以創建的不同幾何形狀； [圖3F]圖示了具有圓形截面的第一和第二雷射光束； [圖3G]圖示了放置在射束光學路徑內的遮光器元件(shutter element)； [圖3H]圖示了具有均勻強度輪廓(profile)的禮帽(top hat)雷射光束； [圖3I]圖示了可以通過使用檢流計光學元件的直寫高斯雷射光束在碳化矽(SiC)中創建的類似結構； [圖3J]圖示了利用圖3I中的鐳射創建的所得到的富碳傳導性蛇形結構； [圖3K]是圖3的等距視圖，其圖示了經原位鐳射轉換的3D整體式過孔； [圖3L]是被劃分成3個不同的整體式過孔的一個大觸點的示意圖； [圖4]圖示了遍及整個厚度使用的鐳射轉換處理； [圖4A]圖示了現有技術半增材互連製造過程； [圖4A1]圖示了第二現有技術半增材互連製造過程； [圖4A2]圖示了現有技術半增材互連製造過程、雙鑲嵌圖案化過程； [圖4B]圖示了在沒有鑽孔的情況下創建鐳射厚度的3DR結構的示例； [圖4C]圖示了碳化矽(SiC)結構的層，其中鐳射量子轉換圖案化以可變角度遍及該厚度創建直接3D結構； [圖5]圖示了碳化矽(SiC)襯底，其被製備有容納具有不同功能的多個晶片/小晶片的機器溝槽； [圖5A]圖示了第一現有技術2.5D互連結構、2.5D橋架構景觀； [圖5A1]圖示了第二現有技術2.5D互連結構、2.5D橋架構景觀； [圖5A2]圖示了現有技術2.5D互連結構、2.5D橋架構景觀、TSMC矽仲介層； [圖5B]圖示了可以如何取決於每個晶片的規格來定制碳化矽(SiC)仲介層； [圖6]圖示了鐳射轉換碳化矽(SiC)仲介層和碳化矽(SiC)熱晶片上的3D集成； [圖6A]圖示了包括鐳射轉換碳化矽(SiC)仲介層、鐳射轉換碳化矽(SiC)熱晶片、以及襯底的架構選項； [圖6B]圖示了替代架構選項，其圖示了使用加工碳化矽(SiC)仲介層的緊湊結構，以用於消除對碳化矽(SiC)熱晶片的需要； [圖6C]圖示了QCIA(量子轉換集成架構)架構的第一同時製造，該架構實現了加速的運行速率、改進的產量； [圖6C1]圖示了QCIA(量子轉換集成架構)架構的第二同時製造，該架構實現了加速的運行速率、改進的產量； [圖6C2]圖示了QCIA(量子轉換集成架構)架構的完成的製造，該架構實現了加速的運行速率、改進的產量； [圖6D]圖示了使用QCIA(量子轉換集成架構)架構和鐳射轉換圖案化或量子轉換圖案化(QCP)的定制點對點連接； [圖6E]是圖6的等距視圖，其圖示了連接在碳化矽(SiC)仲介層的不同面處的多個積體電路晶片的3D集成； [圖6F1]是用於嘗試提供管芯堆疊的行業實踐的當前狀態的第一圖示； [圖6F2]是用於嘗試提供管芯堆疊的行業實踐的當前狀態的第二圖示； [圖6F3]是用於嘗試提供管芯堆疊的行業實踐的當前狀態的第三圖示； [圖6F4]是用於嘗試提供管芯堆疊的行業實踐的當前狀態的第四圖示； [圖7]圖示了用於在有機襯底上原位沉積並圖案化QCIA的選項； [圖8]圖示了用於改進的仲介層的架構選項，其示出了仲介層外表面的兩側上的多個不同的再分佈層； [圖9]圖示了用於改進的封裝器件的架構選項，其中圖8中所示出的改進的仲介層進一步被組裝在高密度互連襯底的頂部； [圖9A]是圖9的放大部分； [圖9B]是圖9A的放大部分； [圖10]圖示了組裝圖9中所圖示的不同層的第一並行處理性質； [圖10A]圖示了組裝圖9中所圖示的不同層的第二平行處理性質； [圖11]圖示了使用製造過程的兩個不同的變型來製造具有多個再分佈層的改進的仲介層的方法； [圖12]是QCIA互連結構的單個單元的示意性表示；以及 [圖13]是使用所提出的量子轉換圖案化過程和材料組而成為可能(made possible)的襯底芯結構的示意性圖示。 為了便於理解，在可能的情況下，已使用相同的參考數位來指定各圖中共同的相同元件。所設想的是，一個實施例的元件和特徵可以在沒有進一步記載的情況下有利地併入在其他實施例中。
10,16:仲介層
15:碳化矽
18:寬帶隙材料
19:傳導性材料
19A:量子預致變色材料
20:第一外表面
22:第二外表面
30:多個連接器
50:鐳射照射
52:鐳射燒蝕過程
54:鐳射鑽孔
56:第一雷射光束

Claims (21)

  1. 一種用於將積體電路管芯或多個管芯連接到襯底的改進的仲介層，包括： 具有第一和第二外表面的碳化矽(SiC)仲介層；以及 在所述碳化矽(SiC)仲介層內原位形成的多個連接器，用於將積體電路管芯連接到襯底。
  2. 根據請求項1所述的改進的仲介層，其中所述多個連接器是碳電連接器。
  3. 根據請求項1所述的改進的仲介層，其中所述多個連接器是光學波導連接器。
  4. 根據請求項1所述的改進的仲介層，其中所述多個連接器是光學波導連接器，以及； 所述光學波導連接器中的每一個包括由富碳隧道壁在所述碳化矽(SiC)中形成的隧道。
  5. 根據請求項1所述的改進的仲介層，其中在所述碳化矽(SiC)仲介層內原位形成的所述多個連接器中的至少一個相對於所述第一外表面以一定角度形成。
  6. 根據請求項1所述的改進的仲介層，其中在所述碳化矽(SiC)仲介層內原位形成的所述多個連接器中的至少一個是相對於所述第一外表面以一定角度形成的有角度的整體式過孔。
  7. 根據請求項1所述的改進的仲介層，其中所述多個連接器是通過對所述碳化矽(SiC)進行鐳射照射以形成所述碳電連接器而形成的碳電連接器。
  8. 根據請求項1所述的改進的仲介層，其中所述多個連接器是通過對所述碳化矽(SiC)進行鐳射照射以形成所述光學波導而形成的光學波導連接器。
  9. 根據請求項1所述的改進的仲介層，包括在所述第一外表面中形成的凹槽；以及 積體電路管芯被設置在所述凹槽中，並且熱耦合到所述碳化矽(SiC)仲介層，以用於為積體電路管芯提供散熱器。
  10. 根據請求項1所述的改進的仲介層，包括通過鐳射燒蝕過程在所述第一外表面中形成的凹槽；以及 積體電路管芯被設置在所述凹槽中，並且熱耦合到所述碳化矽(SiC)仲介層，以用於為積體電路管芯提供散熱器。
  11. 一種用於將矽積體電路管芯連接到襯底的改進的仲介層，包括： 具有第一和第二外表面的寬帶隙仲介層； 在寬帶隙仲介層內原位形成的多個連接器，用於將矽積體電路管芯連接到襯底。
  12. 根據請求項11所述的改進的仲介層，其中所述寬帶隙仲介層選自由以下各項組成的組：碳化矽(SiC)、氮化鎵(GaN)、氮化鋁(A1N)、人造金剛石、玻璃、以及其相應的化合物和合金變體，其被設計成增強本發明中討論的量子轉換過程。
  13. 根據請求項11所述的改進的仲介層，其中所述寬帶隙仲介層是組合化合物，所述化合物選自由以下各項組成的組：碳化矽(SiC)、氮化鎵(GaN)、氮化鋁(A1N)、人造金剛石、玻璃、以及其相應的化合物和合金變體，其被設計成增強本發明中討論的量子轉換過程。
  14. 根據請求項1所述的改進的仲介層，其中所述多個連接器是為了形成所述碳電連接器而在所述寬帶隙材料中形成的碳電連接器。
  15. 根據請求項1所述的改進的仲介層，其中所述多個連接器是為了形成所述光學波導而在所述寬帶隙材料中形成的光學波導連接器。
  16. 根據請求項1所述的改進的仲介層，其中所述多個連接器是光學波導連接器；以及 所述光學波導連接器中的每一個包括由富碳隧道壁在所述寬帶隙材料中形成的隧道。
  17. 根據請求項1所述的改進的仲介層，包括在所述第一外表面中形成的凹槽；以及 積體電路管芯被設置在所述凹槽中，並且熱耦合到所述寬帶隙材料，以用於為積體電路管芯提供散熱器。
  18. 根據請求項1所述的改進的仲介層，包括通過鐳射燒蝕過程在所述第一外表面中形成的凹槽；以及 積體電路管芯被設置在所述凹槽中，並且熱耦合到所述寬帶隙材料，以用於為積體電路管芯提供散熱器。
  19. 一種用於將積體電路管芯連接到電路板的改進的封裝器件，包括： 具有第一和第二外表面的碳化矽(SiC)材料； 在所述第一外表面中形成的凹槽； 積體電路管芯被設置在所述凹槽中，並且熱耦合到所述碳化矽(SiC)材料，以用於為積體電路管芯提供散熱器； 在所述碳化矽(SiC)材料內原位形成的多個連接器，用於將積體電路管芯連接到所述第二外表面；以及 所述碳化矽(SiC)仲介層的所述第二外表面直接連接到電路板。
  20. 一種用於連接積體電路管芯的改進的封裝器件，包括： 具有第一和第二外表面的碳化矽(SiC)材料； 在所述第一外表面中形成的凹槽； 第一積體電路管芯，其被設置在所述凹槽中，並且熱耦合到所述碳化矽(SiC)材料，以用於為積體電路管芯提供散熱器； 在所述第二外表面中形成的第二凹槽； 第二積體電路管芯，其被設置在所述第二凹槽中，並且熱耦合到所述碳化矽(SiC)材料，以用於為積體電路管芯提供散熱器；以及 在所述碳化矽(SiC)材料內原位形成的多個連接器，用於將所述第一和所述第二積體電路管芯連接到所述碳化矽(SiC)仲介層的第三外表面。
  21. 一種改進的仲介層系統，包括： 具有第一和第二外表面的第一碳化矽(SiC)仲介層，其中在所述第一和第二外表面中定義了第一和第二凹槽； 第一和第二積體電路管芯，其被設置在所述第一和第二凹槽中，並且熱耦合到所述第一碳化矽(SiC)仲介層，以用於為所述第一和第二積體電路管芯提供散熱器； 具有第三和第四外表面的第二碳化矽(SiC)仲介層，其中在所述第三和第四外表面中定義了第三和第四凹槽； 第三和第四積體電路管芯，其被設置在所述第三和第四凹槽中，並且熱耦合到所述第二碳化矽(SiC)仲介層，以用於為所述積體電路管芯提供散熱器；以及 所述第一碳化矽(SiC)仲介層堆疊在所述第二碳化矽(SiC)仲介層上或者與其相鄰地堆疊，以用於互連所述第一至第四積體電路管芯。
TW112109854A 2022-03-16 2023-03-16 積體電路的仲介層和封裝器件架構以及製作方法 TW202346931A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263320560P 2022-03-16 2022-03-16
US63/320,560 2022-03-16

Publications (1)

Publication Number Publication Date
TW202346931A true TW202346931A (zh) 2023-12-01

Family

ID=88024281

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112109854A TW202346931A (zh) 2022-03-16 2023-03-16 積體電路的仲介層和封裝器件架構以及製作方法

Country Status (3)

Country Link
US (1) US20230298964A1 (zh)
TW (1) TW202346931A (zh)
WO (1) WO2023177714A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI532100B (zh) * 2012-08-22 2016-05-01 國家中山科學研究院 三維半導體電路結構及其製法
JP6864009B2 (ja) * 2016-05-06 2021-04-21 スモルテク アクティエボラーグ 組立プラットフォーム
US10043740B2 (en) * 2016-07-12 2018-08-07 Intel Coporation Package with passivated interconnects

Also Published As

Publication number Publication date
US20230298964A1 (en) 2023-09-21
WO2023177714A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US11715700B2 (en) Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
US20230154816A1 (en) Thermal bypass for stacked dies
Takahashi et al. Through silicon via and 3-D wafer/chip stacking technology
US5051865A (en) Multi-layer semiconductor device
US11881447B2 (en) Package core assembly and fabrication methods
CN101189718A (zh) 用于增强微波和毫米波系统的电感减小的互连
TW201715669A (zh) 具有嵌埋式熱電裝置之玻璃中介層
TW202346931A (zh) 積體電路的仲介層和封裝器件架構以及製作方法
US20230207621A1 (en) Vertical compound semiconductor structure and method for producing the same
CN111554648A (zh) 管芯封装以及形成管芯封装的方法
CN115513182A (zh) 一种半导体封装结构及其制备方法
CN109378302B (zh) 一种散热共形电路及其制造方法
US8586468B2 (en) Integrated circuit chip stack employing carbon nanotube interconnects
Gupta et al. Impact of through glass vias filling on the performance of passive thermal cooling in photonic packages
CN2662455Y (zh) 电气封装体
CN2617033Y (zh) 一种倒装片封装结构
US20240128146A1 (en) Semiconductor package for enhanced cooling
CN110383473A (zh) 配备有形成散热器的汇流条的电力电子电路及集成方法
US20230075607A1 (en) Architecture and packaging for integrated circuits
US20230420378A1 (en) Packaging architecture with cavities for embedded interconnect bridges
US20240063066A1 (en) Template structure for quasi-monolithic die architectures
US20240063184A1 (en) Perpendicular semiconductor device assemblies and associated methods
TW202347681A (zh) 半導體裝置及其製造方法
KR100275247B1 (ko) 기판, 반도체장치, 소자실장장치 및 기판의 제조방법
CN117766488A (zh) 用于增强冷却的半导体封装结构