CN110383473A - 配备有形成散热器的汇流条的电力电子电路及集成方法 - Google Patents

配备有形成散热器的汇流条的电力电子电路及集成方法 Download PDF

Info

Publication number
CN110383473A
CN110383473A CN201780078919.4A CN201780078919A CN110383473A CN 110383473 A CN110383473 A CN 110383473A CN 201780078919 A CN201780078919 A CN 201780078919A CN 110383473 A CN110383473 A CN 110383473A
Authority
CN
China
Prior art keywords
busbar
circuit
substrate
power electronic
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780078919.4A
Other languages
English (en)
Other versions
CN110383473B (zh
Inventor
弗里德瓦尔德·基尔
奥利维尔·贝努里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ervia Pcb Group
Vidiko Institute
Original Assignee
Ervia Pcb Group
Vidiko Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ervia Pcb Group, Vidiko Institute filed Critical Ervia Pcb Group
Publication of CN110383473A publication Critical patent/CN110383473A/zh
Application granted granted Critical
Publication of CN110383473B publication Critical patent/CN110383473B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

一种电路，其包括至少一个电子芯片(MT、MD)、层压基板和散热装置，该芯片设置在该基板中，并且散热装置紧固到基板的相对表面。根据本发明，散热装置包括形成汇流条(BBH、BBL)并安装在基板的相对表面上的散热器，汇流条各自由多个金属段(BB1H、BB2H、BB3H、BB4H；BB1L、BB2L、BB3L)形成，该多个金属段紧固在间隔开的位置处，并且通过金属层(MEH、MEL)彼此互连并与该电子芯片(MT、MD)的接触面互连。

Description

配备有形成散热器的汇流条的电力电子电路及集成方法
相关申请的交叉引用
本发明要求于2016年12月19日提交的申请号为1662803的法国专利申请的优先权，其内容(文本、附图和权利要求)通过引用并入本文。
技术领域
本发明一般涉及电力电子领域。更具体地，本发明涉及一种电力电子电路，其配备有形成散热器的汇流条。本发明还涉及一种包括多个这些电路的器件，并且涉及一种集成电子功率芯片且使汇流条互连以形成这些电路的方法。
背景技术
在如运输、工业、照明、加热等的大量活动领域中普遍存在诸如功率转换器的电力电子器件。随着朝向可再生且产生较少CO2排放的能源进行期望的能量过渡，电力电子技术将进一步普及，并且将不得不应对不断增长的经济和技术上的限制。
目前的研究和开发侧重于降低成本、提高功率密度、提高可靠性、减少寄生元件和耗散能量的热传递。
在现有技术中，通常使用称为HDI的技术来提高集成度并减小功率电路的尺寸，HDI代指英文中的“高密度互连”。通常，在代指英文中的“印刷电路板”的称为PCB的印刷电路板上实现的HDI技术是建立在对构件的空间布置的优化之上，尤其是通过使用下述技术来优化空间布置：称为“引线框架”的带有铜迹线电路的陶瓷带和陶瓷板以互连表面安装部件；或者在更先进的技术中，使用填充铜的称为“微型过孔”的微型孔以使嵌入元件互连。使用激光钻孔以及例如钎焊、称为TLP焊接的瞬时液相焊接的各种焊接技术，或者金属纳米颗粒粉末烧结。
然而，面对大规模生产所需的成本降低以及集成度和紧凑性的提高，HDI技术遇到了局限性。可以实现的集成度受到通过带和微型过孔的互连所占用的空间的限制。这些通过带或电缆的互连引入了寄生电感，这些寄生电感与较高的切波频率或切换频率相互对立。然而，增加切换频率通常有利于紧凑性，尤其是在功率转换器中。减少寄生电感是必需的，以减少所产生的热、保护电路免遭潜在的破坏性过电压并且改善对电磁辐射的控制。
高性能冷却是必要的，以保持有源元件和无源元件的温度低于临界值，从而达到热平衡并保证功率电路的可靠性。具有越来越小的表面积的硅芯片和诸如碳化硅的新的功率半导体的可用性允许更高的电流密度和斩波频率的增加，这允许功率电路的更高的紧凑性。但是为此，功率电路的架构和所使用的技术必须确保尽可能接近元件的耗散能量的提取。必须优化由部件构成的热源与由散热装置构成的散热器之间的热路径。
在已知技术中，在传递到空气中或冷却液中之前，热量必须穿过不同的层，例如焊料、镀铜介电衬底、金属底板、热界面材料和散热器的质量。
发明内容
现在看来需要提出一种新技术，以制造具有优异散热性能并允许相对于所应用的各种约束进行更好的优化的电力电子器件。
根据第一方面，本发明涉及一种电力电子电路，其包括至少一个电子芯片、层压基板以及散热装置，该层压基板由绝缘层和导电层形成，该电子芯片设置在该基板中，并且散热装置紧固到该基板的相对的第一表面和第二表面。根据本发明，散热装置包括第一汇流条和第二汇流条，该第一汇流条和该第二汇流条形成散热器并分别安装到基板的相对的第一表面和第二表面，第一汇流条和第二汇流条各自由多个金属汇流条段形成，该多个金属汇流条段紧固在预定的间隔开的位置处，并且通过金属层而彼此互连并与电子芯片的接触面互连。
根据本发明的电路的特定特征，汇流条段通过介电层紧固到基板的相对的第一表面和第二表面。
根据另一特定特征，汇流条段中的至少一个通过介电层紧固到芯片的电极。
根据另一特定特征，汇流条段以及电路的导电层和金属层是铜制的。
根据另一方面，本发明还涉及一种电力电子器件，其包括至少两个如上所述的电路，被称为上部电路的第一电路堆叠在称为下部电路的第二电路上，上部电路和下部电路通过其相应的汇流条机械且电气地连接，并且包括位于上部电路和下部电路之间的至少一个中央冷却液循环空间，该中央冷却液循环空间形成在汇流条的部段之间。
根据特定特征，该器件还包括位于该器件的上部部分的至少一个上部冷却液循环空间，该上部冷却液循环空间形成在上部电路的上部汇流条的部段和上部介电层之间。
根据另一特定特征，该器件还包括位于该器件的下部部分的至少一个下部冷却液循环空间，该下部冷却液循环空间形成在下部电路的下部汇流条的部段和下部介电层之间。
根据另一特定特征，该器件包括至少一个控制电路，该控制电路通过介电层紧固到该器件的上部或下部。
根据另一方面，本发明还涉及一种方法，用于集成电子功率芯片和形成散热器的汇流条，以实现如上所述的电力电子电路。根据本发明，该方法包括：
-制造集成至少一个电子芯片的基板，该电子芯片介于绝缘层压内层和/或导电层压内层之间；
-通过树脂预浸料的介电部分，将金属汇流条段机械紧固到基板的相对的上表面和下表面上的预定的间隔开的位置；并且
-对于相对的上表面和下表面中的每一个，通过沉积金属层使紧固到所讨论的表面的汇流条段和电子芯片的接触面互连，从而形成包括汇流条的电力电子电路，该汇流条形成散热器。
根据特定特征，该方法包括层压、通过烧蚀去除材料，电解沉积和光刻的步骤。
附图说明
通过参照附图阅读下面本发明的多个特定实施例的详细描述，本发明的其他优点和特征将更清楚地显现，在附图中：
图1至图15是简化剖视图，其示出了根据本发明的集成电子功率芯片和形成散热器的汇流条的方法的步骤的；并且
图16是简化剖视图，其示出了具有液体冷却的根据本发明的电力电子器件的特定实施例。
具体实施方式
现在将在实现晶体管开关桥臂或半桥形式的电力电子器件或模块的范围内描述根据本发明的方法的特定实施例。传统方式上，桥臂包括上部晶体管和下部晶体管以及相关的二极管，该上部晶体管和下部晶体管在英文中分别称为“低端”和“高端”。这些器件可以连接以形成完整的开关桥，或者并联连接以通过期望的电流。
通常，在本发明中使用印刷电路的已知且熟练掌握的制造技术，以集成电子芯片。因此，可以在根据本发明的方法中使用不同制造技术的组合，这些制造技术包括层压、激光烧蚀、光刻、金属电沉积以及湿法蚀刻。电解金属沉积可以尤其用于电子芯片和汇流条的互连。
参照图1至图15，现在具体描述出现在根据本发明的用于集成电子功率芯片和互连汇流条的方法中的不同制造步骤。
图1和图2示出了制造底部基板SB的初始制造步骤，该基板SB包括用于容纳电子芯片的空腔。
基板SB是基于也称为层叠板的层压板LA1实现的，在该层压板LA1上沉积有介电部分CS。
层压板LA1由介电层CD1形成，该介电层CD1紧固在通常铜制的导电金属箔FC1上。层CD1通常是由玻璃纤维和环氧型树脂构成的B阶介电层，即半聚合阶段的介电层。在变型中，还可以使用有机层压板或称为CCL(英文中的覆铜箔层压板(Copper Clad Laminate))的覆铜箔层压板。
预先切割介电部分CS并将其转移在介电层CD1上，以形成空腔OT和OD。介电部分CS通常由C阶介电层形成，即完全聚合的介电层，该介电层由玻璃纤维和环氧型树脂构成。
在图3的步骤中，例如功率晶体管MT和二极管MD形式的元件芯片安装在基板SB的空腔OT和空腔OD中。
在图4的步骤中示出了在承载芯片MT和MD的基板SB上放置另一层压板LA2，该层压板LA2类似于图1的层压板LA1。层压板FA2包括铜制的导电金属箔FC2和介电层CD2。
在该阶段，介电层CD1和CD2仍然仅部分聚合。芯片MT和MD夹在介电层CD1和介电层CD2之间。通常通过在真空层压炉中压制并处理来实现LA2在基板SB上的层压。
在图5中，当从真空层压炉出来时获得基板EB1，在该基板EB1中芯片MT和MD埋设在介电层CD中，该介电层CD完全聚合且来自层CD1、层CS和层CD2的层压。铜箔FC1和FC2构成基板EB1的相对的上表面和下表面。
在图6的步骤中，在基板EB1上执行例如通过激光烧蚀的材料去除操作，以制成用于连接芯片的精细的金属图案。如图6中示出的，此处在基板EB1的上表面上实现空腔CA1，以便显露出芯片MT的控制电极。这里的芯片MT是例如MOSTFET类型的功率晶体管，并且露出的控制电极是晶体管的栅电极。
图7的步骤示出了光刻胶掩模树脂PS1，其已涂覆在基材的上表面上。通常通过使用丝网印刷掩模并暴露于紫外线辐射而清除树脂的部分CA2。露出的空间CA1和CA2用于实现用于芯片MT的控制电极的接触块和带上连接覆盖。
图8在制造的中间阶段示出了，在通过诸如氧等离子体处理、干法或溶剂剥离的已知方法去除掩模树脂PS1之后，芯片MT的控制电极的接触块PE。在图7中示出的露出空间CA1和CA2中，通过通常为铜的金属电沉积在基板EB1上制成接触块PE。
在图9的步骤中，进行铜的电沉积，其用于使基板EB1的上表面和下表面平坦。由铜箔FC2和电极接触块PE形成的基板EB1的上表面覆盖有平坦化铜层PL。由铜箔FC1形成的基板EB1的下表面也覆盖有平坦化铜层PL。
步骤10是另一光刻步骤，用于完成在基板EB1的上表面和下表面上对精细金属连接图案的限定。如图10中示出的，光刻胶树脂PS2已经沉积在基板EB1的上表面和下表面上。然后，已经限定了待通过湿法蚀刻去除的金属部分ET，并且已经从这些部分中去除了树脂PS2。
在图11中示出了在步骤10的蚀刻之后的基板EB1。如图11中示出的，对暴露的铜部分的蚀刻去除使下面的介电层CD的部分显现。在该阶段，精确地完成并限定了基板EB1的上部和下部金属连接图案MCH、PE和MCL，尤其是电极接触块PE及其连接带(未示出)。然而，仍然要使芯片MT和MD的上接触面和下接触面露出，该芯片MT和MD埋设在下面的介电层CD中。
在图12的步骤中，已经通过去除材料而使芯片MT和MD的上接触面和下接触面露出，例如通过激光烧蚀来去除材料。如图12中所示出的，来自介电层CD的介电部分CDa留在金属连接图案尤其是电极接触块PE及其连接带的两侧。
图13至图15示出了上部汇流条BBH和下部汇流条BBL在基板EB1的相对的上表面和下表面上的互连。除了它们的供电或其他的常见的电气功能之外，此处的上部汇流条BBH和下部汇流条BBL还用于形成设置在基板EB1的相对的上表面和下表面上的散热器。汇流条BBH、BBL通常是铜制的。
如图13中示出的，上部汇流条BBH和下部汇流条BBL各自由多个汇流条段BB1H、BB2H、BB3H、BB4H和BB1L、BB2L、BB3L形成，这些汇流条段例如通过机械加工预先切割，或者可能通过模制获得。
B阶预浸料的介电部分PP1H、PP2H、PP3H、PP4H转移到汇流条段BB1H、BB2H、BB3H、BB4H的对应面，该对应面用于紧贴到基板EB1的上表面。B阶预浸料的介电部分PP1L、PP2L、PP3L转移到汇流条段BB1L，BB2L、BB3L的对应面，该对应面用于紧贴到基板EB1的下表面。介电部分PP1H、PP2H、PP3H、PP4H和PP1L、PP2L、PP3L设置成紧贴到基板EB1的金属连接图案MCH、PE和MCL的部分并覆盖这些金属连接图案。
因此，基板EB1夹在汇流条段BB1H、BB2H、BB3H、BB4H和汇流条段BB1L，BB2L、BB3L之间。汇流条段BB1H、BB2H、BB3H、BB4H和汇流条段BB1L，BB2L、BB3L通过介电部分PP1H、PP2H、PP3H、PP4H和介电部分PP1L、PP2L、PP3L而抵靠基板EB1的上表面和下表面，并且更具体地，抵靠该基板EB1的金属连接图案MCH、PE和MCL。通常，通过真空压制或经真空压制炉处理实现对组装件的层压。
图14示出了具有组装的汇流条段的基板EB1的状态。在该阶段中，通过介电部分的完全聚合而将汇流条段机械紧固到电路。在该阶段完成用于使电路绝缘的介电图案。在此注意到，在压制和聚合之后，介电部分PP1H、PP2H、PP3H、PP4H和介电部分PP1L、PP2L、PP3L与介电部分CDa连接并使金属连接图案MCH、PE和MCL相对于汇流条段电绝缘。介电部分PP1H、PP2H、PP3H、PP4H和介电部分PP1L、PP2L、PP3L的厚度被选择成确保合适的电绝缘和热传导的性能。
图15的步骤是金属化和焊接步骤，其允许一方面完成机械组装，另一方面完成上部汇流条段BB1H、BB2H、BB3H、BB4H和芯片MT、MD的上接触面的电互连，以及下部汇流条段BB1L，BB2L、BB3L和芯片MT、MD的下接触面的电互连。
在此处注意到，紧固到电极接触块PE及其连接带上方的汇流条段BB2H具有有效冷却芯片MT的控制电极的功能。
如图15中示出的，通过电解沉积在基板EB1的上部部分和下部部分沉积铜层MEH和MEL。
铜层MEH沉积在基板EB1的上部部分并使汇流条段BB1H、BB2H、BB3H、BB4H和晶体管芯片MT及二极管芯片MD的上表面互连，该晶体管芯片MT及二极管芯片MD的上表面例如对应到漏极电极和阴极电极。铜层MEL沉积在基板EB1的下部部分并使汇流条段BB1L，BB2L、BB3L以及晶体管芯片MT和二极管芯片MD的下表面互连，该晶体管芯片MT及二极管芯片MD的下表面对应到源极电极和阳极电极。
如上参照图1至图15所描述的根据本发明的方法允许制成基本电路单元，其可以通过夹层架构组装以构成复杂性更高或更低的电力电子器件。通常，在压力机中并进炉处理实现对基本单元的组装。通过焊接来制成两个单元之间的机械连接和电连接。应注意的是，通过在多条生产线上生产基本电路单元可以实现制造的并行化。
根据本发明的基本电路单元的架构允许散热器和电子芯片的上接触面及下接触面之间的直接铜接触，散热器由汇流条形成。由位于电子芯片两侧并与电子芯片直接接触的铜块构成的散热器允许有效的热提取。对晶体管芯片的控制电极的冷却也通过抵靠控制电极的汇流条段来优化。此外，连接导体的长度被最小化，这有助于减少寄生电感并进一步提高紧凑性。
图16示出了液冷式电力电子器件EM，其通过两个基本电路单元BCHS和BCLS的堆叠构成。此处，器件EM是由两个MOSFET晶体管和两个续流二极管构成的晶体管桥臂。
通过以汇流条的部分BB1L、BB2L、BB3L及汇流条的部分BB1H、BB3H、BB4H彼此组装汇流条BBH和BBL，在结合平面IP处实现两个堆叠的基本单元BCHS和BCLS的机械连接和电连接。可以例如通过称为TLP的瞬时液相焊接或其他焊接技术来进行组装。
在此处，对基本单元BBHS和BCLS的组装在器件的中心部分形成中央冷却液循环空间CC1和CC2。位于最接近电子芯片处的这些冷却液循环空间CC1和CC2用于载热冷却液的加压循环。
器件EM包括控制电路CTRLHS和CTRLLS，它们分别集成在器件EM的上部部分和下部部分。通过介电层DLHS和DLLS，控制电路CTRLHS和CTRLLS分别机械地紧固到基本单元BCHS和BCLS的上部部分和下部部分，并且与基本单元BCHS和BCLS的上部部分和下部部分电绝缘。控制电路CTRLHS和CTRLLS各自包括根据已知技术制成的多个层压层。如有需要，则有源元件和无源元件可以埋设在电路CTRLHS和CTRLLS的内层之间，或者通过钎焊或导电胶以常规的方式表面设置在电路上。
如图16中示出的，在器件EM的上部部分和下部部分处通过绝缘介电层DLHS和DLLS进行的对控制电路CTRLHS和CTRLLS的集成允许形成上部冷却液循环空间CHa1、CHb1、CH2和下部冷却液循环空间CL1、CL2。位于中央空间CC1和CC2两侧的这些空间CHa1、CHb1、CH2和空间CL1、CL2允许提高对器件EM的冷却。因此，通过载热液在靠近电子芯片的上表面和下表面以及控制电极处循环而更有效地冷却电子芯片。
根据本发明的电力电子器件的其他实施例当然是可能的。因此，例如，器件EM的上部部分和/或下部部分可以简单地通过介电层封闭，而不必在该位置处设置控制电路。或者，器件EM的下部可以保持打开，对于空气冷却而言，汇流条的开槽轮廓提供了热交换面积的增加。
本发明不限于这里作为示例描述的特定实施例。根据本发明的应用，本领域技术人员可以进行属于所附权利要求范围内的各种修改和变型。

Claims (10)

1.一种电力电子电路，其包括至少一个电子芯片(MT、MD)、层压基板(LA1、LA2、SB)以及散热装置，所述层压基板由绝缘层和导电层成，所述电子芯片设置在所述基板中，并且所述散热装置紧固到所述基板的相对的第一表面和第二表面，其特征在于，所述散热装置包括第一汇流条和第二汇流条，所述第一汇流条和所述第二汇流条形成散热器(BBH、BBL)并分别安装到所述基板的相对的所述第一表面和所述第二表面，所述第一汇流条和第二汇流条(BBH、BBL)各自由多个金属汇流条段(BB1H、BB2H、BB3H、BB4H；BB1L、BB2L、BB3L)形成，所述多个金属汇流条段紧固在预定的间隔开的位置(MCH、PE、MCL)处，并且通过金属层(MEH、MEL)而彼此互连并与所述电子芯片(MT、MD)的接触面互连。
2.根据权利要求1所述的电力电子电路，其特征在于，所述汇流条段(BB1H、BB2H、BB3H、BB4H；BB1L、BB2L、BB3L)通过介电层(PP1H、PP2H、PP3H、PP4H；PP1L、PP2L、PP3L)紧固到所述基板的相对的所述第一表面和所述第二表面。
3.根据权利要求1或2所述的电力电子电路，其特征在于，所述汇流条段中的至少一个(BB2H)通过介电层(PP2H)紧固到所述芯片(MT)的电极(PE)。
4.根据权利要求1至3中任一项所述的电力电子电路，其特征在于，所述汇流条段(BB1H、BB2H、BB3H、BB4H；BB1L、BB2L、BB3L)以及导电层(FC1、FC2、PL)和所述金属层(MEH、MEL)是铜制的。
5.一种电力电子器件，其特征在于，包括根据权利要求1至4中任一项所述的至少两个电路，被称为上部电路(BCHS)的第一电路堆叠在称为下部电路(BCLS)的第二电路上，所述上部电路和下部电路(BCHS、BCLS)通过其相应的汇流条(BBH、BBL)机械且电气地连接，并且，所述电力电子器件包括位于所述上部电路和下部电路(BCHS、BCLS)之间的至少一个中央冷却液循环空间(CC1、CC2)，所述中央冷却液循环空间(CC1、CC2)形成在所述汇流条(BBH、BBL)的部段(BB1H、BB2H、BB3H、BB4H；BB1L、BB2L、BB3L)之间。
6.根据权利要求5所述的电力电子器件，其特征在于，还包括位于所述器件(EM)的上部部分的至少一个上部冷却液循环空间(CHa1、CHb1、CH2)，所述上部冷却液循环空间(CHa1、CHb1、CH2)形成在所述上部电路(BCHS)的上部汇流条(BBH)的部段(BB1H、BB2H、BB3H、BB4H)和上部介电层(DLHS)之间。
7.根据权利要求5或6所述的电力电子器件，其特征在于，还包括位于所述器件(EM)的下部部分的至少一个下部冷却液循环空间(CL1、CL2)，所述下部冷却液循环空间(CL1、CL2)形成在所述下部电路(BCLS)的下部汇流条(BBL)的部段(BB1L、BB2L、BB3L)和下部介电层(DLLS)之间。
8.根据权利要求5至7中任一项所述的电力电子器件，其特征在于，包括至少一个控制电路(CTRLHS、CTRLLS)，所述控制电路通过所述介电层(DLHS、DLLS)紧固到所述器件(EM)的上部部分或下部部分。
9.一种方法，用于集成电子功率芯片和形成散热器的汇流条，以实现根据权利要求1至4中任一项所述的电力电子电路，其特征在于，所述方法包括：
-制造集成至少一个电子芯片(MT、MD)的基板(EB1)，所述电子芯片介于绝缘层压内层和/或导电层压内层之间；
-通过树脂预浸料的介电部分(PP1H、PP2H、PP3H、PP4H；PP1L、PP2L、PP3L)，将金属汇流条段(BB1H、BB2H、BB3H、BB4H；BB1L、BB2L、BB3L)机械紧固到所述基板(EB1)的相对的上表面和下表面上的预定的间隔开的位置；并且
-对于所述相对的上表面和下表面中的每一个，通过沉积金属层(MEH、MEL)使紧固到所讨论的表面的所述汇流条段(BB1H、BB2H、BB3H、BB4H；BB1L、BB2L、BB3L)和所述电子芯片(MT、MD)的接触面互连，从而形成包括汇流条(BBH、BBL)的所述电力电子电路，所述汇流条形成散热器。
10.根据权利要求9所述的方法，其特征在于，包括层压、通过烧蚀去除材料、电解沉积以及光刻的步骤。
CN201780078919.4A 2016-12-19 2017-12-06 配备有形成散热器的汇流条的电力电子电路及集成方法 Active CN110383473B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1662803A FR3060845B1 (fr) 2016-12-19 2016-12-19 Circuits electroniques de puissance equipes de bus barres formant dissipateurs thermiques et procede d’integration
FR1662803 2016-12-19
PCT/FR2017/053407 WO2018115624A2 (fr) 2016-12-19 2017-12-06 Circuits électroniques de puissance equipés de bus barres formant dissipateurs thermiques et procédé d'intégration

Publications (2)

Publication Number Publication Date
CN110383473A true CN110383473A (zh) 2019-10-25
CN110383473B CN110383473B (zh) 2023-03-10

Family

ID=58669889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780078919.4A Active CN110383473B (zh) 2016-12-19 2017-12-06 配备有形成散热器的汇流条的电力电子电路及集成方法

Country Status (7)

Country Link
US (1) US10818605B2 (zh)
EP (1) EP3555915B1 (zh)
JP (1) JP2020502804A (zh)
CN (1) CN110383473B (zh)
ES (1) ES2859902T3 (zh)
FR (1) FR3060845B1 (zh)
WO (1) WO2018115624A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764126B2 (en) * 2018-11-12 2023-09-19 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153449A (en) * 1990-08-28 1992-10-06 Milwaukee Electric Tool Corporation Heatsink bus for electronic switch
CN1255749A (zh) * 1998-11-27 2000-06-07 阿尔斯托姆控股公司 电力电子装置
JP2002164502A (ja) * 2000-11-28 2002-06-07 Unisia Jecs Corp 半導体装置
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts
CN1805125A (zh) * 2004-11-19 2006-07-19 安迪克连接科技公司 电路化衬底与制造其之方法、电组合件以及信息处理系统
JP2015005681A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法
US20160133558A1 (en) * 2013-06-11 2016-05-12 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Power Module

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125781B2 (en) * 2004-11-11 2012-02-28 Denso Corporation Semiconductor device
US7829386B2 (en) * 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
JP4979909B2 (ja) * 2005-08-19 2012-07-18 株式会社日立製作所 電力変換装置
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
JP4826426B2 (ja) * 2006-10-20 2011-11-30 株式会社デンソー 半導体装置
JP4748173B2 (ja) * 2008-03-04 2011-08-17 株式会社デンソー 半導体モジュール及びその製造方法
KR101022906B1 (ko) * 2009-07-20 2011-03-16 삼성전기주식회사 전력반도체 모듈 및 그 제조방법
JP5273101B2 (ja) * 2010-06-23 2013-08-28 株式会社デンソー 半導体モジュールおよびその製造方法
JP5115594B2 (ja) * 2010-06-23 2013-01-09 株式会社デンソー 半導体モジュール
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
SG10201400390YA (en) * 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153449A (en) * 1990-08-28 1992-10-06 Milwaukee Electric Tool Corporation Heatsink bus for electronic switch
CN1255749A (zh) * 1998-11-27 2000-06-07 阿尔斯托姆控股公司 电力电子装置
JP2002164502A (ja) * 2000-11-28 2002-06-07 Unisia Jecs Corp 半導体装置
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts
CN1805125A (zh) * 2004-11-19 2006-07-19 安迪克连接科技公司 电路化衬底与制造其之方法、电组合件以及信息处理系统
US20160133558A1 (en) * 2013-06-11 2016-05-12 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Power Module
JP2015005681A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2018115624A3 (fr) 2018-08-16
ES2859902T3 (es) 2021-10-04
EP3555915B1 (fr) 2021-01-27
US10818605B2 (en) 2020-10-27
FR3060845B1 (fr) 2019-05-24
EP3555915A2 (fr) 2019-10-23
US20200118933A1 (en) 2020-04-16
CN110383473B (zh) 2023-03-10
JP2020502804A (ja) 2020-01-23
WO2018115624A2 (fr) 2018-06-28
FR3060845A1 (fr) 2018-06-22

Similar Documents

Publication Publication Date Title
US11107744B2 (en) Insulated gate bipolar transistor module and manufacturing method thereof
CN108133915B (zh) 功率器件内置且双面散热的功率模组及其制备方法
US10096562B2 (en) Power module package
US10154593B2 (en) Electronic assembly group and method for producing the same
US20160095203A1 (en) Circuit board
CN104733419A (zh) 三维空间封装结构及其制造方法
US9620448B1 (en) Power module
CN110268520B (zh) 用于集成功率芯片以及形成散热器的汇流条的方法
KR20160038304A (ko) 회로기판
JP2016127290A (ja) 回路基板及び回路基板の製造方法
CN113066776A (zh) 功率模块
CN110383473A (zh) 配备有形成散热器的汇流条的电力电子电路及集成方法
CN110291633B (zh) 用于可并行化集成功率芯片的方法以及电力电子模块
CN108346628B (zh) 一种功率模块及其制造方法
CN214099627U (zh) 智能功率模块
CN112490232A (zh) 智能功率模块和智能功率模块的制造方法
CN112738994B (zh) 一种内嵌功率器件的印刷电路板
US20230369195A1 (en) Power module and method for manufacturing same
CN214205971U (zh) 一种内嵌功率器件的印刷电路板
US10950513B2 (en) Method for integrating power chips and power electronics modules
CN207321634U (zh) 散热电路板及发热器件模块
CN117790462A (zh) 一种提高陶瓷基板利用率的叠层陶瓷基板结构及功率模块
WO2024088494A1 (en) Semiconductor package
TW201631676A (zh) 電路元件模組的封裝方法及其製品
CN115458484A (zh) 一种系统级封装器件和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant