ES2859902T3 - Circuitos electrónicos de potencia equipados con barras de bus que forman disipadores térmicos y procedimiento de integración - Google Patents

Circuitos electrónicos de potencia equipados con barras de bus que forman disipadores térmicos y procedimiento de integración Download PDF

Info

Publication number
ES2859902T3
ES2859902T3 ES17817809T ES17817809T ES2859902T3 ES 2859902 T3 ES2859902 T3 ES 2859902T3 ES 17817809 T ES17817809 T ES 17817809T ES 17817809 T ES17817809 T ES 17817809T ES 2859902 T3 ES2859902 T3 ES 2859902T3
Authority
ES
Spain
Prior art keywords
power electronic
bus bars
bb4h
bb3h
bb2l
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES17817809T
Other languages
English (en)
Inventor
Friedbald Kiel
Olivier Belnoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elvia Pcb
Institut Vedecom
Original Assignee
Elvia Pcb
Institut Vedecom
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elvia Pcb, Institut Vedecom filed Critical Elvia Pcb
Application granted granted Critical
Publication of ES2859902T3 publication Critical patent/ES2859902T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

Circuito electrónico de potencia que comprende al menos un chip electrónico (MT, MD), un sustrato estratificado (LA1, LA2, SB) formado por capas aislantes y conductoras y por medios de disipación térmica, estando el citado chip electrónico implantado en el citado sustrato y estando los citados medios de disipación térmica fijados a una primera cara y una segunda cara opuestas del citado sustrato, comprendiendo los citados medios de disipación térmica una primera y una segunda barras de bus que forman disipadores térmicos (BBH, BBL) y montadas respectivamente sobre las citadas primera y segunda caras opuestas del citado sustrato, caracterizado por el hecho de que las citadas primera y segunda barras de bus (BBH, BBL) están formadas cada una por una pluralidad de tramos de barra de bus de metal (BB1H, BB2H, BB3H, BB4H; BB1L, BB2L, BB3L) fijados en emplazamientos espaciados predeterminados (MCH, PE, MCL) e interconectadas entre sí y con una cara de contacto del citado chip electrónico (MT, MD) por una capa de metal (MEH, MEL).

Description

DESCRIPCIÓN
Circuitos electrónicos de potencia equipados con barras de bus que forman disipadores térmicos y procedimiento de integración
La invención concierne de manera general al ámbito de la electrónica de potencia. De modo más particular, la invención se refiere a un circuito electrónico de potencia equipado con barras de bus que forman disipadores térmicos. La invención se refiere igualmente a un dispositivo que comprende varios de estos circuitos y a un procedimiento de integración de chips electrónicos de potencia y de interconexión de barras de bus para la realización de estos circuitos.
Los dispositivos electrónicos de potencia, tales como los convertidores de potencia, tienen una fuerte presencia en numerosos ámbitos de actividad como los transportes, las industrias, la iluminación, el calentamiento, etc. Con la transición energética deseada hacia fuentes de energía renovables, y menos productoras de emisiones de CO2 , la electrónica de potencia es llamada a generalizarse todavía más y deberá responder a exigencias económicas y tecnológicas crecientes.
Las búsquedas y desarrollos actuales se concentran en la reducción de los costes, el aumento de la densidad de potencia, el aumento de la fiabilidad, la reducción de los elementos parásitos y la transferencia térmica de la energía disipada.
En el estado actual de la técnica, es habitual recurrir a la tecnología denominada HGI, de « High Density Interconnect » en inglés, para aumentar el nivel de integración y reducir el tamaño de los circuitos de potencia. La tecnología HDI implementada generalmente en circuitos impresos denominados PCB, de « Printed Circuit Board » en inglés, está fundada en una optimización de la implantación espacial de los componentes utilizando especialmente cintas y placas de cerámicas que llevan un circuito de trazas de cobre, denominada « lead frames », para interconectar componentes montados en superficie o, en una tecnología más avanzada, micro agujeros denominados « micro vías » rellenos de cobre para interconectar componentes empotrados. Se utiliza la perforación por rayo láser así como diferentes técnicas de soldadura tales como por ejemplo la soldadura blanda, la soldadura en fase líquida transitoria denominada TLP o el sinterizado de polvo de nanopartículas metálicas.
La tecnología HDI tiene sin embargo sus límites con respecto a las reducciones de coste que son necesarias para producciones en serie, y al aumento de nivel de integración y de la compacidad. El nivel de integración que es posible obtener está limitado por el volumen ocupado por las interconexiones con cintas y micro vías. Las interconexiones con cintas o cables introducen inductancias parásitas que se oponen a frecuencias de corte o de conmutación más elevadas. Ahora bien, el aumento de las frecuencias de conmutación es generalmente favorable para la compacidad, especialmente en los convertidores de potencia. La reducción de las inductancias parasitas es necesaria también para reducir el calor generado, proteger los circuitos con respecto a las sobretensiones potencialmente destructivas y mejorar el control de las radiaciones electromagnéticas.
Es necesaria una refrigeración eficiente para mantener las temperaturas de los componentes activos y pasivos por debajo de valores críticos para conseguir un equilibrio térmico y garantizar la fiabilidad de los circuitos de potencia. La disponibilidad de chips de silicio que tienen superficies cada vez más reducidas y los nuevos semiconductores de potencia, como el carburo de silicio, hacen posible densidades de corriente superiores y un aumento de la frecuencia de corte, lo que permite todavía una mayor compacidad de los circuitos de potencia. Pero para esto, la arquitectura de los circuitos de potencia y la tecnología utilizada deben asegurar una extracción de la energía disipada lo más cerca posible de los componentes. Es necesario optimizar el camino térmico entre las fuentes de calor constituidas por los componentes y los sumideros de calor constituidos por los medios de disipación térmica.
En las tecnologías conocidas, el calor debe atravesar diferentes capas como la soldadura, el sustrato dieléctrico recubierto de cobre, la placa metálica de base, el material de interfaz térmica y la masa del disipador de calor, antes de ser transferido al aire o a un líquido de refrigeración.
Actualmente parece necesario proponer una tecnología nueva para la fabricación de dispositivos electrónicos de potencia que tengan mayores prestaciones de disipación térmica y que permitan una mejor optimización con respecto a las diferentes exigencias que se apliquen.
Según un primer aspecto, la invención concierne a un circuito electrónico de acuerdo con las enseñanzas de la solicitud de la patente US 2016/133558 y que así comprende un circuito electrónico de potencia que comprende al menos un chip electrónico (MT, MD), un sustrato estratificado (LA1, LA2, SB) formado por capas aislantes y conductoras y por medios de disipación térmica, estando el citado chip electrónico implantado en el citado sustrato y estando los citados medios de disipación térmica fijados a una primera y una segunda caras opuestas del citado sustrato, comprendiendo los citados medios de disipación térmica una primera y una segunda barras de bus que forman disipadores térmicos (BBH, BBL) y montadas respectivamente sobre las citadas primera y segunda caras opuestas del citado sustrato. De acuerdo con la invención las citadas primera y segunda barras de bus (BBH, BBL) están formadas cada una por una pluralidad de tramos de barras de bus de metal (BB1H, BB2H, BB3H, BB4H, BB1L, BB2L, BB3L) fijadas en emplazamientos espaciados predeterminados (MCH, PE, MCL) e interconectadas entre sí y con una cara de contacto del citado chip electrónico (MT, MD) por una capa de metal (MEH, MEL).
Según una característica particular del circuito de la invención, los tramos de barra de bus están fijados a la primera y la segunda caras opuestas del sustrato a través de las capas dieléctricas.
Según otra característica particular, al menos uno de los tramos de barra de bus está fijado a un electrodo del chip a través de una capa dieléctrica.
Según todavía otra característica particular, los tramos de barra de bus y las capas conductoras y capas de metal del circuito son de cobre.
Según otro aspecto, la invención concierne también a un dispositivo electrónico de potencia que comprende al menos dos circuitos tales como los descritos brevemente anteriormente, estando un primer circuito denominado superior apilado sobre un segundo circuito denominado inferior, estando los circuitos superior e inferior unidos mecánicamente y eléctricamente por sus barras de bus respectivas y que comprende al menos un espacio central de circulación de líquido de refrigeración que está situado entre los circuitos superior e inferior, estando formado el espacio central de circulación de líquido de refrigeración entre tramos de las barras de bus.
Según una característica particular, el dispositivo comprende igualmente al menos un espacio superior de circulación de líquido de refrigeración que está situado en una parte superior del dispositivo, estando formado el espacio superior de circulación de líquido de refrigeración entre tramos de una barra de bus superior del circuito superior y una capa dieléctrica superior.
Según otra característica particular, el dispositivo comprende igualmente al menos un espacio inferior de circulación de líquido de refrigeración que está situado en una parte inferior del dispositivo, estado formado el espacio inferior de circulación de líquido de refrigeración entre tramos de una barra de bus del circuito inferior y una capa dieléctrica inferior.
Según otra característica particular, el dispositivo comprende al menos un circuito de control fijado a una parte superior o a una parte inferior del dispositivo a través de una capa dieléctrica.
Según todavía otro aspecto, la invención concierne también a un procedimiento de integración de chips electrónicos de potencia y de barras de bus que forman disipadores térmicos para la realización de un circuito electrónico de potencia tal como el descrito brevemente anteriormente. De acuerdo con la invención, el procedimiento comprende:
- una realización de una pieza en bruto que integre al menos un chip electrónico comprendido entre capas internas estratificadas aislantes y/o conductoras;
- una fijación mecánica, por intermedio de porciones dieléctricas de preimpregnado de resina, de tramos de barra de bus de metal en emplazamientos espaciados predeterminados en caras opuestas superior e inferior de la pieza en bruto, y
- en cada una de las caras opuestas superior e inferior, una interconexión por depósito de capa de metal de los tramos de barra de bus fijados a la cara considerada y de una cara de contacto del chip electrónico, formando así el circuito electrónico de potencia que comprende barras de bus que forman disipadores térmicos.
Según una característica particular, el procedimiento comprende etapas de estratificación, de retirada de material por ablación, de electrodeposición y de fotolitografía.
Otras ventajas y características de la presente invención se pondrán de manifiesto de modo más claro en la lectura de la descripción detallada que sigue de varias formas particulares de realización de la invención, en referencia a los dibujos anejos, en los cuales:
las Figs. 1 a 15 son vistas en corte simplificadas que muestran etapas del procedimiento de integración de chips electrónicos de potencia y de barras de bus que forman disipadores térmicos según la invención; y
la Fig. 16 es una vista en corte simplificada que muestra una forma de realización particular de un dispositivo electrónico de potencia según la invención, con una refrigeración líquida.
Se describe ahora un modo de realización particular del procedimiento según la invención en el marco de la realización de un dispositivo o módulo electrónico de potencia en forma de un ramal de puente, o semipuente, de conmutación de transistores. De manera clásica, el ramal de puente comprende un transistor superior y un transistor inferior, denominados respectivamente « low side » y « high side » en inglés, y diodos asociados. Teles dispositivos pueden ser asociados para formar puentes completos de conmutación o asociados en paralelo para pasar la corriente deseada.
De manera general, en la invención se utilizan técnicas de fabricación conocidas y bien controladas de los circuitos impresos para la integración de los chips electrónicos. Así, en el procedimiento según la invención se podrá recurrir a una combinación de diferentes técnicas de fabricación que comprenden la estratificación, la ablación láser, la fotolitografía, el depósito electrolítico de metal y el grabado húmedo. El depósito electrolítico de metal podrá ser utilizado especialmente para la interconexión de los chips electrónicos y de las barras de bus.
En referencia a las Figs. 1 a 15, se describen ahora en detalle diferentes etapas de fabricación que intervienen en el procedimiento de integración de chips electrónicos de potencia y de interconexión de barras de bus según la invención.
Las Figs. 1 y 2 muestran una etapa inicial de fabricación de un sustrato de base SB que comprende cavidades para recibir chips electrónicos.
El sustrato SB es realizado a partir de un estratificado, denominado igualmente laminado, LA1 sobre el cual se depositan porciones dieléctricas CS.
El estratificado LA1 está formado por una capa dieléctrica CD1 que está fijada a una hoja metálica conductora FC1 típicamente de cobre. La capa CD1 es típicamente una capa dieléctrica de estado B, es decir en un estado intermedio de polimerización, compuesta de fibras de vidrio y de una resina de tipo epoxy. En variante, se podrá utilizar igualmente un estratificado orgánico o estratificado revestido de cobre denominado CCL (de « Copper Clad Laminate » en inglés).
Las porciones dieléctricas CS son recortadas previamente y añadidas sobre la capa dieléctrica CD1 para formar cavidades OT y OD. Las porciones dieléctricas CS están formadas típicamente por una capa dieléctrica de estado C, es decir completamente polimerizada, compuesta de fibra de vidrio y de una resina de tipo epoxy.
En la etapa de la Fig. 3 en las cavidades OT y OD del sustrato SB se colocan chips de componentes, por ejemplo, en forma de un transistor de potencia MT y de un diodo MD.
La etapa de la Fig. 4 muestra el recubrimiento sobre el sustrato SB, que lleva los chips MT y MD, de otro estratificado LA2, análogo al estratificado LA1 de la Fig. 1. El estratificado FA2 comprende una hoja metálica conductora FC2, de cobre, y una capa dieléctrica CD2.
En este estado, las capas dieléctricas CD1 y CD2 están todavía solamente parcialmente polimerizadas. Los chips MT y MD están cogidos en sándwich entre las capas dieléctricas CD1 y CD2. La estratificación de LA2 sobre el sustrato SB se obtiene típicamente por presión y paso por horno de estratificación al vacío.
A la salida del horno de estratificación al vacío, en la Fig. 5, se obtiene una pieza en bruto EB1 en la cual están enterrados los chips MT y MD en una capa dieléctrica CD, totalmente polimerizada y que proviene de la estratificación de las capas CD1, CS y CD2. Las hojas de cobre FC1 y FC2 constituyen caras opuestas inferior y superior de la pieza en bruto EB1.
En la etapa de la Fig. 6, se efectúan en la pieza en bruto EB1 operaciones de retirada de material, por ejemplo por ablación láser, con el objetivo de realizar motivos metálicos finos de conexión de los chips. Como muestra la Fig. 6, se realiza aquí una cavidad CA1 en la cara superior de la pieza en bruto EB1 de manera que quede libre un electrodo de control del chip MT. El chip MT es aquí por ejemplo un transistor de potencia de tipo MOSFET y el electrodo de control que queda libre es el electrodo de rejilla del transistor.
La etapa de la Fig. 7 muestra una resina fotorresistente de enmascaramiento PS1 que ha sido extendida sobre la cara superior de la pieza en bruto EB1. Una parte CA2 de la resina ha quedado despejada de manera clásica recurriendo a una máscara de serigrafía y a una exposición a una radiación ultravioleta. Los espacios despejados CA1 y CA2 están destinados a la realización de un terminal de contacto y de un recubrimiento de conexión sobre cinta para el electrodo de control del chip MT.
La Fig. 8 muestra, en un estado intermedio de realización, el terminal de contacto PE del electrodo de control del chip MT, después de la retirada de la resina de enmascarado PS1 por un método conocido tal como por ejemplo un tratamiento por plasma de oxígeno, un decapado por vía seca o con disolvente. El terminal de contacto PE es realizado sobre la pieza en bruto EB1 por depósito electrolítico de metal, típicamente cobre, en los espacios despejados CA1 y CA2 mostrados en la Fig. 7.
En la etapa de la Fig. 9, se efectúa un depósito electrolítico de cobre que está destinado a aplanar las caras superior e inferior de la pieza en bruto EB1. La cara superior de la pieza en bruto EB1, formada por la hoja de cobre FC2 y el terminal de contacto de electrodo PE es recubierta de una capa de cobre por aplanado PL. La cara inferior de la pieza en bruto EB1, formada por la hoja de cobre FC1, es igualmente recubierta de una capa de cobre de aplanado PL.
La etapa 10 es otra etapa de fotolitografía para terminar la definición de los motivos metálicos finos de conexión en las caras superior e inferior de la pieza en bruto EB1. Como muestra la Fig. 10, se ha depositado una resina fotorresistente PS2 sobre las caras superior e inferior de la pieza en bruto EB1. A continuación se han definido porciones metálicas ET que debían ser retiradas por grabado húmedo y se retiró la resina PS2 de estas porciones.
La pieza en bruto EB1 después del grabado de la etapa 10 está mostrada en la Fig. 11. Como muestra la Fig. 11, la retirada por grabado de las partes de cobre expuestas dejan aparecer porciones de la capa dieléctrica CD sub-yacente. En este estado, se terminan y definen con precisión los motivos metálicos de conexión superiores e inferiores MCh, PE y MCl de la pieza en bruto EB1, especialmente el terminal de contacto de electrodo PE y su cinta de conexión (no visible). Falta sin embargo despejar las caras de contacto superiores e inferiores de los chips MT y MD enterradas en la capa dieléctrica subyacente CD.
En la Fig. 12, se han despejado las caras de contacto superiores e inferiores de los chips MT y MD por retirada de material, por ejemplo por ablación láser. Como aparece en la Fig. 12, a una y otra parte de los motivos metálicos de conexión y especialmente del terminal de contacto de electrodo PE y de su cinta de conexión se han dejado porciones dieléctricas CDa que provienen de la capa CD.
Las Figs. 13 a 15 muestran la interconexión de las barras de bus superiores BBh e inferiores BBl en las caras opuestas superior e inferior de la pieza en bruto EB1. Además de sus funciones eléctricas habituales de alimentación eléctrica u otras, las barras de bus superiores BBH e inferiores BBL están aquí destinadas a formar disipadores térmicos implantados sobre las caras opuestas superior e inferior de la pieza en bruto EB1. Las barras de bus BBh, BBl son típicamente de cobre.
Como muestra la Fig. 13, las barras de bus superiores BBh e inferiores BBl están formadas cada una por varios tramos de bus BB1h, BB2h, BB3h, BB4h y BB1l, BB2l, BB3l que previamente han sido cortados, por ejemplo por mecanizado mecánico o eventualmente obtenidos por moldeo.
Se añaden porciones dieléctricas de preimpregnado de estado B, PP1h, PP2h, PP3h, PP4h sobre las caras correspondientes de los tramos de bus BB1 h, BB2h, BB3h, BB4h destinadas a quedar adheridas a la cara superior de la pieza en bruto EB1. Se añaden porciones de preimpregnado de estado B, PP1l, PP2l, PP3l, sobre las caras correspondientes de los tramos de bus BB1 l, BB2l, BB3l, destinadas a quedar adheridas a la cara inferior de la pieza en bruto EB1. Las porciones dieléctricas PP1h, PP2h, PP3h, PP4h y PP1l, PP2l, PP3l están previstas para quedar adheridas a las porciones de motivos metálicos de conexión MCh, PE y MCl de la pieza en bruto EB1 y recubrir a los mismos.
La pieza en bruto EB1 queda así cogida en sándwich entre los tramos de bus BB1 h, BB2h, BB3h, BB4h y BB1 l, BB2l, BB3l. Los tramos de bus BB1h, BB2h, BB3h, BB4h y BB1l, BB2l, BB3l son prensados con las porciones dieléctricas PP1h, PP2h, PP3h, PP4h y PP1l, PP2l, PP3l, contra las caras superior e inferior de la pieza en bruto EB1 y, más concretamente, contra los motivos metalizados de conexión MCh, PE y MCl de la misma. La estratificación del conjunto se obtiene típicamente por prensado al vacío o paso por el horno de estratificación al vacío.
La Fig. 14 muestra el estado de la pieza en bruto EB1 con los tramos de bus ensamblados. En este estado, los tramos de bus quedan fijados mecánicamente al circuito por polimerización completa de las porciones dieléctricas. Los motivos dieléctricos de aislamiento del circuito quedan finalizados en este estado. So observará aquí que las porciones dieléctricas PP1h, PP2h, PP3h, PP4h y PP1l, PP2l, PP3l, después del prensado y polimerización han quedado solidarizadas con las porciones dieléctricas CDa y aíslan eléctricamente los motivos metalizados de conexión MCH, PE y MCL con respecto a las barras de bus. El grosor de las porciones dieléctricas PP1h, PP2h, PP3h, PP4h y PP1l, PP2l, PP3l, es elegido de manera que se aseguren prestaciones de aislamiento eléctrico y de conductividad térmica adaptadas.
La etapa de la Fig. 15, es una etapa de metalización y soldadura que permite finalizar, por una parte, el ensamblaje mecánico y, por otra, la interconexión eléctrica de los tramos superiores de bus BB1h, BB2h, BB3h, BB4h y de las caras superiores de contacto de los chips MT, MD y la interconexión eléctrica de los tramos inferiores de bus BB1l, BB2l, BB3l y de las caras inferiores de contacto de los chips MT, MD.
Se observará aquí que el tramo de barra de bus BB2h fijado por encima del terminal de contacto de electrodo PE y de su cinta de conexión tiene la función de refrigerar eficazmente el electrodo de control del chip MT.
Como muestra la Fig. 15, sobre las partes superior e inferior de la pieza en bruto EB1 se depositan por electrodeposición capas de cobre MEh y MEl.
La capa de cobre MEh se deposita sobre la parte superior de la pieza en bruto EB1 e interconecta los tramos de bus BB1 h, BB2h, BB3h y BB4h de la barra de bus BBh y las caras superiores de los chips de transistor MT y de diodo MD que corresponden, por ejemplo, a electrodos de drenaje y de cátodo. La capa de cobre MEl se deposita sobre la parte inferior de la pieza en bruto EB1 e interconecta los tramos de bus BB1l, BB2l y BB3l de la barra de bus BBl y las caras inferiores de los chips de transistor MT y de diodo MD que corresponden a electrodos de fuente y de ánodo.
El procedimiento de la invención, tal como se describió anteriormente en referencia a las Figs. 1 a 15, hace posible la fabricación de bloques elementales de circuito que pueden ser ensamblados para constituir dispositivos electrónicos de potencia que pueden ser de complejidad más o menos grande, con una arquitectura en sándwich. El ensamblaje de los bloques elementales se realiza típicamente en prensa y paso por horno. Las conexiones mecánicas y eléctricas entre los dos bloques se hacen por soldadura. Se observará que es posible una fabricación en paralelo produciendo los bloques elementales de circuito en varias líneas de fabricación.
La arquitectura de los bloques elementales de circuito según la invención permite un contacto de cobre directo entre los disipadores térmicos, formados por barras de bus, y las caras de contacto superiores e inferiores de los chips electrónicos. Los disipadores térmicos constituidos por masas de cobre situadas a una y otra parte de los chips electrónicos y en contacto directo con aquéllos permiten una extracción eficaz de las calorías. Se optimiza igualmente la refrigeración de los electrodos de control de los chips de transistor gracias a tramos de barras de bus adheridas contra los mismos. Además, se minimizan las longitudes de los conductores de conexión, lo que ayuda a la reducción de las inductancias parásitas y a aumentar compacidad.
La Fig. 16 muestra un dispositivo electrónico de potencia de refrigeración líquida EM que está construido por apilamiento de dos bloques elementales de circuito BCHS y BCLS. El dispositivo EM es aquí un ramal de puente de transistores compuesto por dos transistores MOSFET y dos diodos de rueda libre.
La conexión mecánica y eléctrica de los dos bloques elementales apilados BCHS y BCLS se realiza a un nivel de un plano de unión IP por ensamblaje entre sí de las barras de bus BBh y BBl, por sus tramos BB1l, BB2l, BB3l y BB1 h, BB3h, BB4h. El ensamblaje podrá realizarse, por ejemplo, por una soldadura en fase líquida transitoria denominada TLP u otras técnicas de soldadura.
El ensamblaje de los bloques elementales BBhs y BBls crea en la parte central del dispositivo espacios centrales de circulación de líquido de refrigeración, en este caso CC1 y CC2. Estos espacios de circulación de líquido de refrigeración CC1 y CC2 situados lo más cerca posible de los chips electrónicos están previstos para la circulación a presión de un líquido de refrigeración portador de calor.
El dispositivo EM comprende circuitos de control CTRLhs y CTRLls que están integrados en las partes superior e inferior del dispositivo EM, respectivamente. Los circuitos de control CTRLhs y CTRLls están fijados mecánicamente y aislados eléctricamente de las partes superior e inferior de los bloques elementales BChs y BCls por capas dieléctricas DLhs Y DLls, respectivamente. Los circuitos CTRLhs y CTRLls comprenden cada uno varias capas estratificadas, realizadas según técnicas conocidas. Componentes activos o pasivos podrán ser enterrados si es necesario entre las capas internas de los circuitos CTRLhs y CTRLls o bien implantados en superficie sobre el circuito de manera clásica por soldadura o adhesivo conductor.
Como aparee en la Fig. 16, la integración en la parte superior e inferior del dispositivo EM de los circuitos de control CTRLhs y CTRLls con las capas dieléctricas aislantes DLhs y DLls permite la formación de espacios superior e inferior de circulación de líquido de refrigeración CHa1, CHb1, CH2 y CL1, CL2. Estos espacios CHa1, CHb1, CH2 y CL1, CL2 situados a una y otra parte de los espacios centrales CC1 y CC2 permiten una refrigeración incrementada del dispositivo EM. Los chips electrónicos son así refrigerados de manera más eficaz por la circulación de un líquido portador de calor en la proximidad de sus caras superior e inferior y de los electrodos de control.
Naturalmente son posibles otras formas de realización de dispositivos electrónicos de potencia según la invención. Así, por ejemplo, la parte superior y/o la parte inferior del dispositivo EM podrían estar cerradas simplemente con una capa dieléctrica, sin implantar por tanto un circuito de control en este emplazamiento. O bien, la parte inferior del dispositivo EM podía permanecer abierta, para una refrigeración con aire, aportando el perfil en almena de la barra de bus un incremento de la superficie de intercambio térmico.
La invención no se limita a las formas de realización particulares que han sido descritas a modo de ejemplo. El experto en la materia, según las aplicaciones de la invención, podrá aportar diferentes modificaciones y variantes que entren en el alcance de las reivindicaciones adjuntas.

Claims (10)

REIVINDICACIONES
1. Circuito electrónico de potencia que comprende al menos un chip electrónico (MT, MD), un sustrato estratificado (LA1, LA2, SB) formado por capas aislantes y conductoras y por medios de disipación térmica, estando el citado chip electrónico implantado en el citado sustrato y estando los citados medios de disipación térmica fijados a una primera cara y una segunda cara opuestas del citado sustrato, comprendiendo los citados medios de disipación térmica una primera y una segunda barras de bus que forman disipadores térmicos (BBH, BBL) y montadas respectivamente sobre las citadas primera y segunda caras opuestas del citado sustrato, caracterizado por el hecho de que las citadas primera y segunda barras de bus (BBH, BBL) están formadas cada una por una pluralidad de tramos de barra de bus de metal (BB1H, BB2H, BB3H, Bb4h ; BB1L, BB2L, BB3L) fijados en emplazamientos espaciados predeterminados (MCH, PE, MCL) e interconectadas entre sí y con una cara de contacto del citado chip electrónico (MT, MD) por una capa de metal (MEH, MEL).
2. Circuito electrónico de potencia según la reivindicación 1, caracterizado por el hecho de que los citados tramos de barra de bus (BB1H, BB2H, BB3H, BB4H; BB1L, BB2L, BB3L) están fijados a las citadas primera y segunda caras opuestas del citado sustrato a través de las capas dieléctricas (PP1h, PP2h, PP3h, PP4h; PP1l, PP2l, PP3l)
3. Circuito electrónico de potencia según las reivindicaciones 1 o 2, caracterizado por el hecho de que al menos uno (BB2h) de los citados tramos de barra de bus está fijado a un electrodo (PE) del citado chip (MT) a través de una capa dieléctrica (PP2h).
4. Circuito electrónico de potencia según una cualquiera de las reivindicaciones 1 a 3, caracterizado por el hecho de que los citados tramos de barra de bus (BB1 h, BB2h, BB3h, BB4h; BB1 l, BB2l, BB3l) y las citadas capas conductoras (FC1, FC2, PL) y capas de metal (MEh, MEl) son de cobre.
5. Dispositivo electrónico de potencia, caracterizado por el hecho de que comprende al menos dos circuitos según una cualquiera de las reivindicaciones 1 a 4, un primer circuito denominado superior (BChs) que está apilado sobre un segundo circuito denominado inferior (BCls), estando los citados circuitos superior e inferior (BChs, BCls) conectados mecánicamente y eléctricamente por sus barras de bus respectivas (BBh, BBl), y de que comprende al menos un espacio central de circulación de líquido de refrigeración (CC1, CC2) que está situado entre los citados circuitos superior e inferior (BChs, BCls), estando formado el citado espacio central de circulación de líquido de refrigeración (CC1, CC2) entre tramos (BB1h, BB2h, BB3h, BB4h; BB1l, BB2l, BB3l) de las citadas barras de bus (BBh, BBl).
6. Dispositivo electrónico de potencia según la reivindicación 5, caracterizado por el hecho de que comprende igualmente al menos un espacio superior de circulación de líquido de refrigeración (CHa1, CHb1, CH2) que está situado en una parte superior del dispositivo (EM), estando formado el citado espacio de circulación de líquido de refrigeración (CHa1, CHb1, CH2) entre tramos (b B1h, BB2h, BB3h, BB4h) de una barra de bus superior (BBh) del citado circuito superior (BChs) y una capa dieléctrica superior (DLhs).
7. Dispositivo electrónico de potencia según las reivindicaciones 5 o 6, caracterizado por el hecho de que comprende igualmente al menos un espacio inferior de circulación de líquido de refrigeración (CL1, CL2) que está situado en una parte inferior del dispositivo (EM), estando formado el citado espacio inferior de circulación de líquido de refrigeración (CL1, CL2) entre dos tramos (BB1l, BB2l, BB3l) de una barra de bus (BBl) del citado circuito inferior (BCls) y una capa dieléctrica inferior (DLls).
8. Dispositivo electrónico de potencia según una cualquiera de las reivindicaciones 5 a 7, caracterizado por el hecho de que comprende al menos un circuito de control (CTRLhs, CTRLls) fijado una parte superior o una parte inferior del dispositivo (EM) a través de una capa dieléctrica (DLhs, DLls).
9. Procedimiento de integración de chips electrónicos de potencia y de barras de bus que forman disipadores térmicos para la realización de un circuito electrónico de potencia según una cualquiera de las reivindicaciones 1 a 4, caracterizado por el hecho de que comprende:
- una realización de una pieza en bruto (EB1) que integre al menos un chip electrónico (MT, MD) comprendido entre capas internas estratificadas aislantes y/o conductoras.
- una fijación mecánica por intermedio de porciones dieléctricas de preimpregnado de resina (PP1h, PP2h, PP3h, PP4h; Pp 1l, PP2l, PP3l), de tramos de barra de bus de metal (BB1h, b B2h, BB3h, BB4h; BB1l, BB2l, b B3l) en emplazamientos espaciados predeterminados en caras opuestas superior e inferior de la citada pieza en bruto (EB1); y
- en cada una de las citadas caras opuestas superior e inferior, una interconexión por depósito de capa de metal (MEh, MEl) de los citados tramos de barra de bus (BB1h, BB2h, BB3h, BB4h; BB1l, BB2l, BB3l) fijados a la cara considerada y de una cara de contacto del citado chip electrónico (MT, MD), formando así el citado circuito electrónico de potencia que comprende barras de bus (BBh, BBl) que forman disipadores térmicos.
10. Procedimiento según la reivindicación 9, caracterizado por el hecho de que comprende etapas de estratificación, de retirada de material por ablación, de electrodeposición y de fotolitografía.
ES17817809T 2016-12-19 2017-12-06 Circuitos electrónicos de potencia equipados con barras de bus que forman disipadores térmicos y procedimiento de integración Active ES2859902T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1662803A FR3060845B1 (fr) 2016-12-19 2016-12-19 Circuits electroniques de puissance equipes de bus barres formant dissipateurs thermiques et procede d’integration
PCT/FR2017/053407 WO2018115624A2 (fr) 2016-12-19 2017-12-06 Circuits électroniques de puissance equipés de bus barres formant dissipateurs thermiques et procédé d'intégration

Publications (1)

Publication Number Publication Date
ES2859902T3 true ES2859902T3 (es) 2021-10-04

Family

ID=58669889

Family Applications (1)

Application Number Title Priority Date Filing Date
ES17817809T Active ES2859902T3 (es) 2016-12-19 2017-12-06 Circuitos electrónicos de potencia equipados con barras de bus que forman disipadores térmicos y procedimiento de integración

Country Status (7)

Country Link
US (1) US10818605B2 (es)
EP (1) EP3555915B1 (es)
JP (1) JP2020502804A (es)
CN (1) CN110383473B (es)
ES (1) ES2859902T3 (es)
FR (1) FR3060845B1 (es)
WO (1) WO2018115624A2 (es)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020100191A1 (ja) * 2018-11-12 2020-05-22 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153449A (en) * 1990-08-28 1992-10-06 Milwaukee Electric Tool Corporation Heatsink bus for electronic switch
FR2786655B1 (fr) * 1998-11-27 2001-11-23 Alstom Technology Dispositif electronique de puissance
JP2002164502A (ja) * 2000-11-28 2002-06-07 Unisia Jecs Corp 半導体装置
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts
US8125781B2 (en) * 2004-11-11 2012-02-28 Denso Corporation Semiconductor device
US7383629B2 (en) * 2004-11-19 2008-06-10 Endicott Interconnect Technologies, Inc. Method of making circuitized substrates utilizing smooth-sided conductive layers as part thereof
US7829386B2 (en) * 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
JP4979909B2 (ja) * 2005-08-19 2012-07-18 株式会社日立製作所 電力変換装置
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
JP4826426B2 (ja) * 2006-10-20 2011-11-30 株式会社デンソー 半導体装置
JP4748173B2 (ja) * 2008-03-04 2011-08-17 株式会社デンソー 半導体モジュール及びその製造方法
KR101022906B1 (ko) * 2009-07-20 2011-03-16 삼성전기주식회사 전력반도체 모듈 및 그 제조방법
JP5115594B2 (ja) * 2010-06-23 2013-01-09 株式会社デンソー 半導体モジュール
JP5273101B2 (ja) * 2010-06-23 2013-08-28 株式会社デンソー 半導体モジュールおよびその製造方法
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
AT514085B1 (de) * 2013-06-11 2014-10-15 Austria Tech & System Tech Leistungsmodul
JP2015005681A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法
SG10201400390YA (en) * 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure

Also Published As

Publication number Publication date
EP3555915B1 (fr) 2021-01-27
CN110383473B (zh) 2023-03-10
CN110383473A (zh) 2019-10-25
WO2018115624A2 (fr) 2018-06-28
WO2018115624A3 (fr) 2018-08-16
FR3060845B1 (fr) 2019-05-24
EP3555915A2 (fr) 2019-10-23
US10818605B2 (en) 2020-10-27
FR3060845A1 (fr) 2018-06-22
US20200118933A1 (en) 2020-04-16
JP2020502804A (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
CN108364921B (zh) 从嵌入有二极管的部件承载件进行的高效热移除
US9648722B2 (en) PCB embedded power module
JP5767338B2 (ja) 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板
US8524532B1 (en) Integrated circuit package including an embedded power stage wherein a first field effect transistor (FET) and a second FET are electrically coupled therein
CN108133915B (zh) 功率器件内置且双面散热的功率模组及其制备方法
US8164904B2 (en) Electronic component module
US20100071936A1 (en) Thermally-Efficient Metal Core Printed Circuit Board With Selective Electrical And Thermal Connectivity
TW201027697A (en) Mount board and semiconductor module
US10804183B2 (en) Method for the integration of power chips and bus-bars forming heat sinks
US20210143103A1 (en) Power module and method for manufacturing power module
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
ES2859902T3 (es) Circuitos electrónicos de potencia equipados con barras de bus que forman disipadores térmicos y procedimiento de integración
JP5394560B2 (ja) 複合多層基板およびそれを用いたモジュール
JP5439560B2 (ja) 複合多層基板およびそれを用いたモジュール
CN112713120A (zh) 功率电子组件及其产生方法
JP2019504496A (ja) パワーモジュール及びパワーモジュールの製造方法
US11545412B2 (en) Package structure and manufacturing method thereof
JP2007318048A (ja) 多層配線板及びその製造方法
US11791254B2 (en) Electrically power assembly with thick electrically conductive layers
US10950513B2 (en) Method for integrating power chips and power electronics modules
JP2021520068A (ja) 電力スイッチングモジュラ素子および複数のモジュラ素子の取り外し可能なアセンブリ
US20100252306A1 (en) Interconnect substrates, methods and systems thereof