TW201715669A - 具有嵌埋式熱電裝置之玻璃中介層 - Google Patents

具有嵌埋式熱電裝置之玻璃中介層 Download PDF

Info

Publication number
TW201715669A
TW201715669A TW105103477A TW105103477A TW201715669A TW 201715669 A TW201715669 A TW 201715669A TW 105103477 A TW105103477 A TW 105103477A TW 105103477 A TW105103477 A TW 105103477A TW 201715669 A TW201715669 A TW 201715669A
Authority
TW
Taiwan
Prior art keywords
glass interposer
interposer
forming
semiconductor material
type semiconductor
Prior art date
Application number
TW105103477A
Other languages
English (en)
Other versions
TWI636535B (zh
Inventor
傑佛瑞Ｐ 卡比諾
理查Ｓ 格拉夫
撒帝 曼杜
大衛Ｊ 羅素
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201715669A publication Critical patent/TW201715669A/zh
Application granted granted Critical
Publication of TWI636535B publication Critical patent/TWI636535B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10219—Thermoelectric component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)

Abstract

本發明涉及具有嵌埋式熱電裝置的玻璃中介層。大體上是關於積體電路晶片封裝，並且更具體地說，乃關於在導電通孔旁邊形成具有一或多個嵌埋式帕耳帖裝置的玻璃中介層的結構及方法，用以有助於使熱量從多維晶片封裝中的一或多個積體電路晶片通過玻璃中介層散逸並進入有機載體，其中熱量可散逸到下層基板。

Description

具有嵌埋式熱電裝置之玻璃中介層
本發明大體上是關於積體電路(IC)晶片封裝，並且更具體地說，乃關於形成具有一或多個嵌埋式帕耳帖(peltier)裝置的玻璃中介層的結構及方法，用以有助於使熱量在多維晶片封裝中散逸。
多層電子組件典型為藉由該等電子組件其中一者的表面上的焊墊，一起結合至另一組件的表面上對應的接墊。大致說來，一或多個積體電路(IC)晶片(即晶粒)典型為貫穿中介層連接至有機載體。有機載體可電連接至單層或多層基板，例如：印刷電路板(PCB)。IC晶片上的接墊可藉由多個小間距電連接體(即微焊接體)，電連接及機械連接至中介層上對應的接墊。中介層可接著藉由更大間距焊接體，電連接及機械連接至有機載體。
因此，(結合至IC晶片的)玻璃中介層的頂側的焊接體的間距典型為小於(結合至有機載體的)玻璃中介層的底側的焊接體的間距。具有使用貫穿矽通孔(TSV)當作由IC晶片至有機載體的電氣路徑的中介層的多維封 裝典型上視為2.5D封裝。
根據一具體實施例，揭示一種方法。該方法可包括：在玻璃中介層中形成通孔；在兩個相鄰的通孔中形成嵌埋式帕耳帖裝置；以及在附加的通孔中、該嵌埋式帕耳帖裝置上、及該玻璃中介層上沉積導電材料。
根據另一具體實施例，揭示一種使熱量從2.5維封裝中的一或多個積體電路(IC)晶片散逸到下層基板的方法。該方法可包括：使用焊接體結合有機載體至該下層基板；使用焊接體結合玻璃中介層至該有機載體，該玻璃中介層包含嵌埋式帕耳帖裝置與導電通孔的混合物，其中，該嵌埋式帕耳帖裝置為熱轉移提供路徑；以及使用微焊接體結合該一或多個IC晶片至該玻璃中介層。
根據另一具體實施例，揭示一種結構。該結構可包括：玻璃中介層；延伸貫穿該玻璃中介層的整個厚度的嵌埋式帕耳帖裝置；延伸貫穿該玻璃中介層的該整個厚度的導電通孔，該一或多個導電通孔包含導電金屬；以及位在該玻璃中介層上的一或多個絕緣體，該一或多個絕緣體延伸貫穿該導電金屬。
100‧‧‧結構
102‧‧‧中介層
200‧‧‧結構
202‧‧‧通孔
300‧‧‧結構
302‧‧‧晶種層
400‧‧‧多維封裝
402‧‧‧第一蝕刻終止層
404‧‧‧n型材料
406‧‧‧開口
502‧‧‧第二蝕刻終止層
504‧‧‧p型材料
506‧‧‧開口
602‧‧‧圖案層
702‧‧‧導電材料
704‧‧‧導電通孔
706‧‧‧帕耳帖裝置
802‧‧‧開口
902‧‧‧絕緣體
904‧‧‧焊接體
1002‧‧‧中介層
1102‧‧‧通孔
1302‧‧‧第一蝕刻終止層
1304‧‧‧n型材料
1306‧‧‧開口
1402‧‧‧第二蝕刻終止層
1404‧‧‧p型材料
1406‧‧‧開口
1502‧‧‧圖案層
1602‧‧‧第一導電材料
1604‧‧‧導電通孔
1702‧‧‧上開口
1802‧‧‧部分
1902‧‧‧第二導電材料
1904‧‧‧下開口
1906‧‧‧第二晶種層
2002‧‧‧絕緣體
2004‧‧‧焊接體
2102‧‧‧基板
2104‧‧‧第一焊接體
2106‧‧‧有機載體
2108‧‧‧第二焊接體
2110‧‧‧玻璃中介層
2112‧‧‧分佈層
2114‧‧‧微焊接體
2116‧‧‧IC晶片
2118‧‧‧成型化合物
2202‧‧‧基板
2204‧‧‧玻璃中介層
2206‧‧‧n型通孔
2208‧‧‧p型通孔
2210‧‧‧帕耳帖裝置
2220‧‧‧n型材料
2222‧‧‧p型材料
2226‧‧‧嵌埋式帕耳帖裝置
以下實施方式是以實施例的方式描述，而且用意不在於僅將本發明局限於此，搭配附圖將會最容易領會以下的實施方式，附圖中可能未展示所有結構。
第1圖根據本發明的一具體實施例，為包括 中介層的結構的截面圖。
第2圖根據本發明的一具體實施例，為繪示貫穿中介層形成通孔的截面圖。
第3圖根據本發明的一具體實施例，為繪示在中介層上及通孔中沉積晶種層的截面圖。
第4圖根據本發明的一具體實施例，為繪示在部分的中介層上與若干的通孔上方形成蝕刻終止層、及在經曝露的通孔中沉積n型材料的截面圖。
第5圖根據本發明的一具體實施例，為繪示在部分的中介層上與n型材料上方形成蝕刻終止層、及在經曝露的通孔中沉積p型材料的截面圖。
第6圖根據本發明的一具體實施例，為繪示在晶種層上形成圖案層的截面圖。
第7圖根據本發明的一具體實施例，為繪示在晶種層上及通孔中沉積導電材料用以形成一或多個導電通孔的截面圖。
第8圖根據本發明的一具體實施例，為繪示移除圖案層及晶種層的下層部分用以形成一或多個開口的截面圖。
第9圖根據本發明的一具體實施例，為繪示在導電材料上及開口中形成絕緣體的截面圖。
第10圖根據本發明的一具體實施例，為包括中介層的結構的截面圖。
第11圖根據本發明的一具體實施例，為繪 示在中介層中形成通孔的截面圖。
第12圖根據本發明的一具體實施例，為繪示在中介層上及通孔中沉積晶種層的截面圖。
第13圖根據本發明的一具體實施例，為繪示在部分的中介層上與若干的通孔上方形成蝕刻終止層、及在經曝露的通孔中沉積n型材料的截面圖。
第14圖根據本發明的一具體實施例，為在部分的中介層上與n型材料上方形成蝕刻終止層、及在經曝露的通孔中沉積p型材料的截面圖。
第15圖根據本發明的一具體實施例，為繪示在晶種層上形成圖案層的截面圖。
第16圖根據本發明的一具體實施例，為繪示在晶種層上及通孔中沉積第一導電材料用以形成一或多個導電通孔的截面圖。
第17圖根據本發明的一具體實施例，為繪示移除圖案層及晶種層的下層部分用以形成一或多個上開口的截面圖。
第18圖根據本發明的一具體實施例，為繪示移除中介層的背面部分的截面圖。
第19圖根據本發明的一具體實施例，為繪示在晶種層及中介層上沉積第二導電材料的截面圖。
第20圖根據本發明的一具體實施例，為繪示在導電材料上及上開口與一或多個下開口中形成絕緣體的截面圖。
第21圖根據本發明的各項具體實施例，為繪示一種結構的截面圖，該結構可以是新穎的2.5維封裝。
第22A圖至第22B圖根據本發明的各項具體實施例，為繪示可在中介層中形成的帕耳帖裝置的各種圖案的俯視圖。
該等圖式不一定有按照比例。該等圖式僅為示意圖，用意不在於描述本發明的特定參數。該等圖式用意僅在於繪示本發明的典型具體實施例。在圖式中，相同的符號代表相似的元件。
本文中揭示的是申請專利範圍中的結構及方法的詳細具體實施例；然而，可瞭解的是，申請專利範圍中的結構及方法可用各種形式來體現，揭示的具體實施例僅具有說明性質。無論如何，本發明可用許多不同形式來體現，而且不應視為局限於本文中所提的例示性具體實施例。反而，提供這些例示性具體實施例是要本揭露透徹且完整，並且傳達本發明的範疇予所屬技術領域中具有通常知識者。
為了下文說明目的，“上”、“下”、“右”、“左”、“垂直”、“水平”、“頂部”、“底部”等詞及其衍生詞必須與所揭示的結構及方法有關，如圖式所繪的方位。將瞭解的是，一諸如層件、區域、或基板的元件若稱為位在另一元件“上”、“上方”、“下方”、“下面”、或“底下”，該元件可存在於該另一元 件上或下面，或可存在中介元件。相比之下，一元件若稱為“直接位在”另一元件“上”、“上方”、“下方”、“下面”，或“直接接觸”另一元件，則可不存在中介元件。再者，本文中使用的術語的目的僅在於說明特定具體實施例，用意不在於限制本發明。單數形的“一”及“該”於本文中使用時，用意在於同時包括複數形，除非內容另有清楚地表明。
為了不混淆本發明具體實施例的介紹，在以下的實施方式中，所屬領域已知的一些處理步驟或操作可為了介紹且為了描述起見而結合在一起，並且在一些實例中未予以詳加說明。在其它實例中，所屬領域已知的一些處理步驟或操作可能根本未加以說明。應瞭解的是，以下說明反而聚焦於本發明各項具體實施例獨特的特徵或元件。
本發明大體上是關於積體電路(IC)晶片封裝，並且更具體地說，乃關於形成具有一或多個嵌埋式帕耳帖裝置的玻璃中介層的結構及方法，用以有助於使熱量在多維晶片封裝中散逸。中介層典型是用矽來製造，但2.5D技術有所擴充，新出現的玻璃中介層在優越的電氣絕緣方面，是具有競爭優勢的高效能低成本選項。
然而，玻璃中介層由於導熱性差，在不具有經曝露的晶粒及散熱體的應用方面，可能面臨熱挑戰。舉例而言，使用晶片-中介層-基板封裝的移動應用典型是藉由保護成型化合物(即上覆成型(overmolded))來密封。這 些晶片-中介層-基板封裝將下層PCB用於冷卻，但由於玻璃中介層的導熱性差，熱量無法有效率地進到PCB內，這可能導致過熱及其它的效能問題。
本發明的具體實施例可使用在玻璃中介層中形成的一或多個帕耳帖(peltier)裝置，以改善從晶片中的主動裝置進入有機載體及PCB的熱轉移。帕耳帖裝置利用帕耳帖效應(即兩種材料之間的接面利用電流的流動出現熱交換，例如：導電材料與Bi2Te3)將熱量從裝置的一側(“冷側”)移至另一側(“熱側”)。帕耳帖裝置可由與貫穿中介層的p型通孔相鄰的貫穿中介層的n型通孔組成。n型通孔與p型通孔可電連接，而且流經兩者的電流可驅使熱量轉移。這種現象是在電子能量從一種材料變到另一種材料時出現，熱量形式的能量轉移至周圍晶格(lattice)。下文參照第1圖至第22B圖詳述搭配嵌埋式帕耳帖裝置使用玻璃中介層對上覆成型應用改善熱轉移並降低接面溫度的方法。下文參照第1圖至第9圖說明藉由貫穿中介層進行蝕刻來形成帕耳帖裝置的具體實施例。下文參照第10圖至第20圖說明藉由背面曝露在中介層中形成帕耳帖裝置的具體實施例。
現請參閱第1圖，所示為結構100的截面圖，其可繪示以下程序中的初步步驟。結構100可包括中介層(interposer)102的一部分，該中介層較佳是由玻璃組成。中介層102可以是習用的玻璃中介層，並且可由典型為用於玻璃中介層的習用的材料組成，舉例如摻有各種氧 化物的SiO2。在一具體實施例中，中介層102可具有導致熱膨脹係數(CTE)緊密匹配矽的組成。中介層102可藉由使用熔融(fusion)程序製造玻璃片的玻璃製造系統製成，可將該等玻璃片切割成所欲形狀的中介層102。中介層102可具有任何的所欲形狀，舉例如直徑300mm的圓形，或尺寸大約500×500mm的方形/矩形，但更大或更小的板材也列入考慮。或者，中介層102可藉由任何的玻璃製造系統來製造，並接著研磨或蝕刻至所欲均勻厚度。在一具體實施例中，玻璃中介層102可具有範圍自大約50μm至大約700μm的厚度。
現請參閱第2圖，所示為繪示在中介層102中形成一或多個通孔202(下文稱為“通孔”)的截面圖。通孔202可延伸貫穿(extend through)中介層102的整個厚度。在一具體實施例中，通孔202可使用習用的蝕刻程序來形成，舉例如電子流鑽孔(ESD)蝕刻、反應性離子蝕刻(RIE)、或使用感光玻璃中介層的具體實施例中的光微影(photolithography)。在另一具體實施例中，通孔202可使用雷射蝕刻程序來形成。通孔202可具有範圍自大約10μm至大約300μm的的寬度W202，寬度愈寬則熱轉移效果愈好。
現請參閱第3圖，所示為繪示在中介層102上及通孔202中形成晶種層(seed layer)302的截面圖。晶種層302可由導電材料組成，舉例如鈦、銅、鈷、釕、鉻、金、鉑、或其合金。晶種層302可使用舉例如下的習用的 沉積程序以保形方式在中介層102上沉積：原子層沉積(ALD)、化學氣相沉積(CVD)、電漿增強型氣相沉積(PECVD)、物理氣相沉積(PVD)、分子束沉積(MBD)、脈衝雷射沉積(PLD)、液態源霧化化學沉積(LSMCD)、電鍍、或濺鍍。
現請參閱第4圖，所示為繪示在部分的中介層102上及若干的通孔202上方形成第一蝕刻終止層402的截面圖。第一蝕刻終止層402可由氧化物或氮化物組成，並且可使用舉例如ALD、CVD、PECVD、PVD、MBD、PLD、LSMCD、或濺鍍等習用的沉積程序來形成。
在一具體實施例中，一或多個開口406(下文稱為“開口”)可使用習用的圖案化與蝕刻程序在第一蝕刻終止層402中形成。開口406可使通孔202中的一或多個曝露。經曝露的通孔202可用n型材料404來填充。在一具體實施例中，n型材料404可使用習用的摻雜程序，由諸如碲化鉍(bismuth telluride)的已摻有如砷或磷等n型摻質的半導體材料組成。沉積n型材料404之後，可移除第一蝕刻終止層402。在一具體實施例中，可使用習用的蝕刻程序，對中介層102、晶種層302及n型材料404選擇性移除第一蝕刻終止層402。在另一具體實施例中，可使用舉例如化學機械平坦化(CMP)的習用的平坦化技術來移除第一蝕刻終止層402。
現請參閱第5圖，所示為繪示在部分的中介層102、n型材料404上、及若干的通孔202上方形成第二 蝕刻終止層502的截面圖。第二蝕刻終止層502可由氧化物或氮化物組成，並且可使用舉例如ALD、CVD、PECVD、PVD、MBD、PLD、LSMCD、或濺鍍等習用的沉積程序來形成。
在一具體實施例中，一或多個開口506(下文稱為“開口”)可使用習用的圖案化與蝕刻程序在第二蝕刻終止層502中形成。開口506可使通孔202中的一或多個曝露。經曝露的通孔202可用p型材料504來填充。在一具體實施例中，p型材料504可使用習用的摻雜程序，由諸如碲化鉍的已摻有如硼或鋁等p型摻質的半導體材料組成。
沉積p型材料504之後，可移除第二蝕刻終止層502。在一具體實施例中，可使用習用的蝕刻程序，對中介層102、晶種層302、n型材料404、及p型材料504選擇性移除第二蝕刻終止層502。在另一具體實施例中，可使用舉例如化學機械平坦化(CMP)的習用的平坦化技術來移除第二蝕刻終止層502。
現請參閱第6圖，所示為繪示在晶種層302上形成圖案層(patterning layer)602的截面圖。在一具體實施例中，圖案層602舉例而言，可藉由習用的光微影程序，由已圖案化的習用的阻劑(resist)材料組成。該阻劑可以是習用的正型(positive tone)或負型(negative tone)阻劑。在另一具體實施例中，圖案層602可由硬遮罩(hardmask)材料、氧化物或氮化物組成。
現請參閱第7圖，所示為繪示在晶種層302上及通孔207(第7圖)中沉積導電材料702用以形成一或多個導電通孔704的截面圖。在一具體實施例中，導電材料702可以由舉例如銅、鋁、鈦、鉑、或其合金的金屬組成。導電材料702可使用舉例如ALD、CVD、PECVD、PVD、MBD、PLD、LSMCD、電鍍、或濺鍍的習用的沉積程序來沉積。導電材料702可與n型材料404的上表面和下表面、及p型材料504的上表面和下表面直接接觸，形成一或多個帕耳帖裝置706(下文稱為“帕耳帖裝置”)。沉積導電材料702之後，可使用諸如CMP等習用的平坦化技術進行平坦化，使得導電材料702的上表面與圖案層602的上表面實質齊平。
現請參閱第8圖，所示為繪示移除圖案層602(第7圖)、及晶種層302的下層部分以形成一或多個開口802(下文稱為“開口”)的截面圖。在一具體實施例中，可使用諸如RIE、濕蝕刻、或剝除的習用的蝕刻程序，對導電材料702選擇性移除圖案層602、及晶種層302的下層部分。開口802可使中介層102的上表面及下表面曝露，並且可使部分的導電材料702彼此分離。
現請參閱第9圖，所示為繪示在導電材料702上及開口802(第8圖)中形成絕緣體902的截面圖。在一具體實施例中，絕緣體902可由舉例如聚亞醯胺(polyimide)或低k介電質的電絕緣材料組成。絕緣體902可使用舉例如ALD、CVD、PECVD、PVD、MBD、PLD、 LSMCD、電鍍、或濺鍍的習用的沉積技術來沉積。可圖案化絕緣體902以便使部分的導電材料702曝露。在一具體實施例中，可在導電材料702的經曝露部分上的中介層102的底部上形成一或多個焊接體(solder connection)904(下文稱為“焊接體”)。焊接體904可使用習用的技術來形成，並且可由一或多層導電材料組成。
在另一具體實施例中，如下文參照第10圖至第20圖所述，可使用背面曝露技術在中介層中形成嵌埋式帕耳帖裝置。
現請參閱第10圖，所示為結構200的截面圖，其可繪示以下程序中的初步步驟。結構200可包括中介層1002的一部分，該中介層較佳是由玻璃組成。中介層102可以是習用的玻璃中介層，並且可由典型為用於玻璃中介層的習用的材料組成，舉例如摻有各種氧化物的SiO2。在一具體實施例中，中介層1002可具有導致熱膨脹係數(CTE)緊密匹配矽的組成。中介層1002可藉由使用熔融程序製造玻璃片的玻璃製造系統製成，可將該等玻璃片切割成所欲形狀的中介層1002。中介層1002可具有任何的所欲形狀，舉例如直徑300mm的圓形，或尺寸大約500x500mm的方形/矩形，但更大或更小的板材也列入考慮。或者，中介層1002可藉由任何的玻璃製造系統來製造，並接著研磨或蝕刻至所欲均勻厚度。在一具體實施例中，玻璃中介層1002可具有範圍自大約50μm至大約700μm的厚度。
現請參閱第11圖，所示為繪示在中介層1002中形成一或多個通孔1102(下文稱為“通孔”)的截面圖。通孔1102可延伸自中介層1002的上表面，並且具有比中介層1002的厚度還小的高度。通孔1102可具有通過中介層1002的下部分而與中介層1002的底部表面背離的底部。在一具體實施例中，通孔1102可使用習用的蝕刻程序來形成，舉例如電子流鑽孔(ESD)蝕刻、反應性離子蝕刻(RIE)、或使用感光玻璃中介層的具體實施例中的光微影。在另一具體實施例中，通孔1102可使用雷射蝕刻程序來形成。通孔1102可具有範圍自大約10μm至大約300μm的寬度W1102，寬度愈寬則熱轉移效果愈好。
現請參閱第12圖，所示為繪示在中介層1002上及通孔1102中形成晶種層1202的截面圖。晶種層1202可由導電材料組成，舉例如鈦、銅、鈷、釕、鉻、金、鉑、或其合金。晶種層1202可使用舉例如下的習用的沉積程序以保形方式在中介層1002上沉積：原子層沉積(ALD)、化學氣相沉積(CVD)、電漿增強型氣相沉積(PECVD)、物理氣相沉積(PVD)、分子束沉積(MBD)、脈衝雷射沉積(PLD)、液態源霧化化學沉積(LSMCD)、電鍍、或濺鍍。
現請參閱第13圖，所示為繪示在部分的中介層1002上及若干的通孔1102上方形成第一蝕刻終止層1302的截面圖。第一蝕刻終止層1302可由氧化物或氮化物組成，並且可使用舉例如ALD、CVD、PECVD、PVD、 MBD、PLD、LSMCD、或濺鍍等習用的沉積程序來形成。
在一具體實施例中，一或多個開口1306(下文稱為“開口”)可使用習用的圖案化與蝕刻程序在第一蝕刻終止層1302中形成。開口1306可使通孔1102中的一或多個曝露。經曝露的通孔1102可用n型材料1304來填充。在一具體實施例中，n型材料1304可使用習用的摻雜程序，由諸如碲化鉍的已摻有如砷或磷等n型摻質的半導體材料組成。沉積n型材料1304之後，可移除第一蝕刻終止層1302。在一具體實施例中，可使用習用的蝕刻程序，對中介層1002、晶種層1202及n型材料1304選擇性移除第一蝕刻終止層1302。在另一具體實施例中，可使用舉例如化學機械平坦化(CMP)的習用的平坦化技術來移除第一蝕刻終止層1302。
現請參閱第14圖，所示為繪示在部分的中介層1002、n型材料1304上、及若干的通孔1102上方形成第二蝕刻終止層1402的截面圖。第二蝕刻終止層1402可由氧化物或氮化物組成，並且可使用舉例如ALD、CVD、PECVD、PVD、MBD、PLD、LSMCD、或濺鍍等習用的沉積程序來形成。
在一具體實施例中，一或多個開口1406(下文稱為“開口”)可使用習用的圖案化與蝕刻程序在第二蝕刻終止層1402中形成。開口1406可使通孔1102中的一或多個曝露。經曝露的通孔1102可用p型材料1404來填充。在一具體實施例中，p型材料1404可使用習用的摻雜 程序，由諸如碲化鉍的已摻有如硼或鋁等p型摻質的半導體材料組成。
沉積p型材料1404之後，可移除第二蝕刻終止層1402。在一具體實施例中，可使用習用的蝕刻程序，對中介層1102、晶種層1202、n型材料1304、及p型材料1404選擇性移除第二蝕刻終止層1402。在另一具體實施例中，可使用舉例如化學機械平坦化(CMP)的習用的平坦化技術來移除第二蝕刻終止層1402。
現請參閱第15圖，所示為繪示在晶種層1202上形成圖案層1502的截面圖。在一具體實施例中，圖案層1502舉例而言，可藉由習用的光微影程序，由已圖案化的習用的阻劑材料組成。該阻劑可以是習用的正型(positive tone)或負型(negative tone)阻劑。在另一具體實施例中，圖案層1502可由硬遮罩材料、氧化物或氮化物組成。
現請參閱第16圖，所示為繪示在晶種層1202上及通孔1102(第15圖)中沉積第一導電材料1602用以形成一或多個導電通孔1604的截面圖。在一具體實施例中，導電材料1602可以由舉例如銅、鋁、鈦、鉑、或其合金的金屬組成。導電材料1602可使用舉例如ALD、CVD、PECVD、PVD、MBD、PLD、LSMCD、電鍍、或濺鍍的習用的沉積程序來沉積。第一導電材料1602可與n型材料1304的上表面、及p型材料1404的上表面直接接觸。沉積導電材料1602之後，可使用諸如CMP等習用的平坦化技術進行平坦化，使得導電材料1602的上表面與圖案層 1502的上表面實質齊平。
現請參閱第17圖，所示為繪示移除圖案層1502(第16圖)、及晶種層1202的下層部分以形成一或多個上開口1702(下文稱為“上開口”)的截面圖。在一具體實施例中，可使用諸如RIE、濕蝕刻、或剝除的習用的蝕刻程序，對導電材料1602選擇性移除圖案層1502、及晶種層1202的下層部分。開口1702可使中介層1002的上表面曝露，並且可使部分的導電材料1602彼此分離。
請參閱第18圖，所示為繪示移除中介層1002的一部分1802的截面圖。在一具體實施例中，可移除中介層1002的部分1802，以便使導電通孔1604、n型材料1304、及p型材料1404曝露。在一具體實施例中，中介層1002的部分1802可使用習用的蝕刻技術來移除。在另一具體實施例中，中介層1002的部分1802可使用舉例如CMP的習用的平坦化技術來移除。在一具體實施例中，可從導電通孔1604的底部、n型材料1304、及p型材料1404移除晶種層1202的一部分。
現請參閱第19圖，所示為繪示在中介層1002的背面上沉積第二晶種層1906及第二導電材料1902的截面圖。第二晶種層1906可實質類似於晶種層1202，並且可使用如以上參照第12圖所述實質類似的技術來形成。第二導電材料1902可實質類似於第一導電材料1602，並且可使用如以上參照第16圖所述實質類似的技術來形成。
附加的圖案層(圖未示)可在第二導電材料1902上形成，並且用於貫穿第二導電材料1902及第二晶種層1906形成一或多個下開口1904(下文稱為“下開口”)。第二導電材料1902可與第二晶種層1906直接接觸，並且與導電通孔1604連同n型材料1304及p型材料1404電接觸。連同第一導電材料1602，第二導電材料1902可形成具有n型材料1304及p型材料1404的一或多個帕耳帖裝置1906(下文稱為“帕耳帖裝置”)。
請參閱第20圖，所示為繪示在上開口1702(第19圖)及下開口1904(第19圖)中形成絕緣體2002的截面圖。在一具體實施例中，絕緣體2002可由舉例如聚亞醯胺或低k介電質的電絕緣材料組成。絕緣體2002可使用舉例如ALD、CVD、PECVD、PVD、MBD、PLD、LSMCD、電鍍、或濺鍍的習用的沉積技術來沉積。可圖案化絕緣體2002，以便使部分的第一導電材料1602及第二導電材料1902曝露。在一具體實施例中，一或多個焊接體2004(下文稱為“焊接體”)可在中介層2001的底側、第一導電材料1602的經曝露部分、及第二導電材料1902上形成。焊接體2004可使用習用的技術來形成，並且可由一或多層導電材料組成。
請參閱第21圖，所示為結構300的截面圖。在一具體實施例中，結構300可以是2.5維封裝，該2.5維封裝包括具有嵌埋式帕耳帖裝置2226的玻璃中介層2110。玻璃中介層2110可對應於以上第9圖及第20圖中 所示的結構。因此，玻璃中介層2110可具有下列的組合：對應於n型材料404(第9圖)和n型材料1304(第20圖)的n型材料2220、及對應於p型材料504(第9圖)和p型材料1404(第20圖)的p型材料2222。結構300亦可包括基板2102，該基板可以是以第一焊接體2104結合至有機載體2106的PCB。基板2102和有機載體2106兩者都可具有接線層(圖未示)。有機載體2106可藉由第二焊接體2108結合至玻璃中介層2110。玻璃中介層2110可於其上形成有一或多個分佈層(distribution layer)2112，該一或多個分佈層經由微焊接體2114連接至一或多個IC晶片2116。可在成型化合物2118中完整包覆有機載體2106、玻璃中介層2110、分佈層2112、及一或多個IC晶片2116。
在一具體實施例中，一或多個IC晶片2116在操作期間所產生的熱量可透過玻璃中介層2110轉移，並且透過嵌埋式帕耳帖裝置2226轉移到有機載體2106，該熱量最終可散逸到基板2102。利用玻璃中介層的習用的2.5維封裝不具有這種用於熱分佈的有效率路徑，這樣可能造成操作問題，甚至造成失效。
現請參閱第22A圖至第22B圖，根據各項具體實施例，所示為在玻璃中介層2204上形成的嵌埋式帕耳帖裝置2210(如以上參照第7圖的帕耳帖裝置702、及如以上參照第19圖的帕耳帖裝置1906所述)的各種配置的俯視圖。玻璃中介層2204可電連接至基板2202，並且可以是多維封裝400的一部分。帕耳帖裝置2210可由n型通孔 2206及p型通孔2208組成。如第22A圖所示，帕耳帖裝置2210可置中於中介層2204上。如第22B圖所示，帕耳帖裝置可散佈於整個中介層2204。
本發明各項具體實施例的說明已基於說明目的而介紹，但用意不在於窮舉說明或局限於揭示的具體實施例。許多修改及變動對所屬技術領域中具有通常知識者將會顯而易見，但不會脫離所述具體實施例的範疇及精神。本文中使用的術語在選擇上，是為了對市場現有技術最佳闡釋具體實施例的原理、實務應用或技術改良，或使其它所屬技術領域中具有通常知識者能夠理解本文中揭示的具體實施例。
100‧‧‧結構
102‧‧‧中介層
302‧‧‧晶種層
404‧‧‧n型材料
504‧‧‧p型材料
702‧‧‧導電材料
704‧‧‧導電通孔
706‧‧‧帕耳帖裝置
902‧‧‧絕緣體
904‧‧‧焊接體

Claims (20)

  1. 一種方法，其包含：在玻璃中介層中形成通孔；在兩個相鄰的通孔中形成嵌埋式帕耳帖裝置；以及在附加的通孔中、該嵌埋式帕耳帖裝置上、及該玻璃中介層上沉積導電材料。
  2. 如申請專利範圍第1項所述的方法，其中，在該玻璃中介層中形成該通孔包含：蝕刻該玻璃中介層的整個厚度。
  3. 如申請專利範圍第1項所述的方法，其中，在該玻璃中介層中形成該通孔包含：蝕刻該玻璃中介層以形成僅延伸貫穿該玻璃中介層的上部分的開口，使得該通孔具有通過該玻璃中介層的下部分而與該玻璃中介層的底部表面背離的底部。
  4. 如申請專利範圍第3項所述的方法，更包含：移除該玻璃中介層的該下部分以使該通孔的該底部曝露；在該玻璃中介層的經曝露部分及經曝露的底部通孔上形成底部晶種層；在該底部晶種層上形成底部導電材料；在該底部導電材料及該底部晶種層中形成開口；在該開口中及該底部導電材料上形成絕緣體；以 及在該底部導電材料上形成焊接體。
  5. 如申請專利範圍第1項所述的方法，其中，在該附加的通孔中、該嵌埋式帕耳帖裝置上、及該玻璃中介層上沉積該導電材料包含：在該玻璃中介層的經曝露表面及該嵌埋式帕耳帖裝置上形成晶種層；以及在該晶種層上形成一層導電金屬。
  6. 如申請專利範圍第5項所述的方法，其中，該層導電金屬包含銅、鋁、鈦、鉑、或其合金。
  7. 如申請專利範圍第1項所述的方法，其中，在該兩個相鄰的通孔中形成該嵌埋式帕耳帖裝置包含：在第一通孔中沉積n型半導體材料；以及在第二通孔中沉積p型半導體材料，其中，該n型半導體材料藉由該導電材料電連接至位在上和下表面上的該p型半導體材料。
  8. 如申請專利範圍第7項所述的方法，其中，該n型半導體材料包含：摻有n型摻質的碲化鉍，該n型摻質包含砷或磷。
  9. 如申請專利範圍第7項所述的方法，其中，該p型半導體材料包含：摻有p型摻質的碲化鉍，該n型摻質包含硼或鋁。
  10. 如申請專利範圍第1項所述的方法，更包含：移除部分該導電材料以使該玻璃中介層曝露；以 及在經曝露的玻璃中介層上形成絕緣體。
  11. 一種使熱量從2.5維封裝中的一或多個積體電路(IC)晶片散逸到下層基板的方法，其包含：使用焊接體結合有機載體至該下層基板；使用焊接體結合玻璃中介層至該有機載體，該玻璃中介層包含嵌埋式帕耳帖裝置與導電通孔的混合物，其中，該嵌埋式帕耳帖裝置為熱轉移提供路徑；以及使用微焊接體結合該一或多個積體電路晶片至該玻璃中介層。
  12. 如申請專利範圍第11項所述的方法，更包含：在該玻璃中介層與該一或多個積體電路晶片之間形成一或多個分佈層。
  13. 如申請專利範圍第11項所述的方法，更包含：在該有機載體、該玻璃中介層、及該一或多個積體電路晶片上形成成型材料。
  14. 如申請專利範圍第11項所述的方法，其中，該嵌埋式帕耳帖裝置包含：位在第一通孔中的n型半導體材料；以及位在相鄰的第二通孔中的p型半導體材料，其中，該n型半導體材料藉由導電材料電連接至位在上和下表面上的該p型半導體材料。
  15. 如申請專利範圍第14項所述的方法，其中，該n型半 導體材料包含：摻有n型摻質的碲化鉍，該n型摻質包含砷或磷。
  16. 如申請專利範圍第14項所述的方法，其中，該p型半導體材料包含：摻有p型摻質的碲化鉍，該n型摻質包含硼或鋁。
  17. 如申請專利範圍第11項所述的方法，其中，該導電通孔包含：貫穿該玻璃中介層的整個厚度形成的開口；位在該玻璃中介層上的晶種層；以及位在該晶種層上的導電金屬，該導電金屬包含銅、鋁、鈦、鉑、或其合金。
  18. 一種結構，其包含：玻璃中介層；嵌埋式帕耳帖裝置，係延伸貫穿該玻璃中介層的整個厚度；導電通孔，係延伸貫穿該玻璃中介層的該整個厚度，一或多個導電通孔包含導電金屬；以及一或多個絕緣體，係位在該玻璃中介層上，該一或多個絕緣體延伸貫穿該導電金屬。
  19. 如申請專利範圍第18項所述的結構，其中，該嵌埋式帕耳帖裝置包含：n型半導體材料，係位在第一通孔中；以及p型半導體材料，係位在相鄰的第二通孔中，其中，該n型半導體材料藉由導電材料電連接至位在上 和下表面上的該p型半導體材料。
  20. 如申請專利範圍第18項所述的結構，其中，該導電金屬包含銅、鋁、鈦、鉑、或其合金。
TW105103477A 2015-03-25 2016-02-03 具有嵌埋式熱電裝置之玻璃中介層 TWI636535B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/668,017 US9913405B2 (en) 2015-03-25 2015-03-25 Glass interposer with embedded thermoelectric devices
US14/668,017 2015-03-25

Publications (2)

Publication Number Publication Date
TW201715669A true TW201715669A (zh) 2017-05-01
TWI636535B TWI636535B (zh) 2018-09-21

Family

ID=56976108

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105103477A TWI636535B (zh) 2015-03-25 2016-02-03 具有嵌埋式熱電裝置之玻璃中介層

Country Status (3)

Country Link
US (1) US9913405B2 (zh)
CN (1) CN106024735B (zh)
TW (1) TWI636535B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI832362B (zh) * 2021-08-13 2024-02-11 台灣積體電路製造股份有限公司 積體電路裝置、晶片封裝及晶片封裝的製備方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017125647B4 (de) * 2017-11-02 2020-12-24 Infineon Technologies Ag Thermoelektrische Vorrichtungen und Verfahren zum Bilden von thermoelektrischen Vorrichtungen
CN108269910A (zh) * 2018-01-19 2018-07-10 深圳大学 一种利用玻璃模板制作热电器件的方法及热电器件
US11076489B2 (en) * 2018-04-10 2021-07-27 3D Glass Solutions, Inc. RF integrated power condition capacitor
CN112004312B (zh) * 2020-09-25 2022-03-18 广州小鹏汽车科技有限公司 印制电路板以及印制电路板的过电流上限调节方法
US20220199482A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Tec-embedded dummy die to cool the bottom die edge hotspot

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032897A (en) 1990-02-28 1991-07-16 International Business Machines Corp. Integrated thermoelectric cooling
JP2004296100A (ja) 2003-03-25 2004-10-21 Toyota Industries Corp 有機ｅｌ装置及び液晶表示装置
US7224059B2 (en) 2003-10-21 2007-05-29 Intel Corporation Method and apparatus for thermo-electric cooling
US7523617B2 (en) 2004-10-22 2009-04-28 Nextreme Thermal Solutions, Inc. Thin film thermoelectric devices for hot-spot thermal management in microprocessors and other electronics
US7833816B2 (en) 2005-12-07 2010-11-16 Intel Corporation Forming a thin film thermoelectric cooler and structures formed thereby
US7855397B2 (en) 2007-09-14 2010-12-21 Nextreme Thermal Solutions, Inc. Electronic assemblies providing active side heat pumping
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
US8598700B2 (en) 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices
US7893529B2 (en) 2009-01-12 2011-02-22 International Business Machines Corporation Thermoelectric 3D cooling
JP5367413B2 (ja) 2009-03-02 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置
US9368429B2 (en) 2011-10-25 2016-06-14 Intel Corporation Interposer for hermetic sealing of sensor chips and for their integration with integrated circuit chips
WO2013062533A1 (en) * 2011-10-25 2013-05-02 Intel Corporation Interposer for hermetic sealing of sensor chips and for their integration with integrated circuit chips
JP5831554B2 (ja) * 2011-11-08 2015-12-09 富士通株式会社 熱電変換素子及びその製造方法
US9082764B2 (en) 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
CN102800636B (zh) * 2012-08-28 2015-02-18 中国科学院微电子研究所 电子元件封装体及其制造方法
CN102856278B (zh) * 2012-09-17 2015-08-05 华进半导体封装先导技术研发中心有限公司 转接板结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI832362B (zh) * 2021-08-13 2024-02-11 台灣積體電路製造股份有限公司 積體電路裝置、晶片封裝及晶片封裝的製備方法

Also Published As

Publication number Publication date
US9913405B2 (en) 2018-03-06
CN106024735B (zh) 2019-05-10
TWI636535B (zh) 2018-09-21
US20160286686A1 (en) 2016-09-29
CN106024735A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
TWI636535B (zh) 具有嵌埋式熱電裝置之玻璃中介層
US9585257B2 (en) Method of forming a glass interposer with thermal vias
KR102643053B1 (ko) 반도체 디바이스 어셈블리
JP6249548B2 (ja) 側壁導体を有する積層マイクロ電子パッケージおよびその製造方法
CN109427702A (zh) 散热器件和方法
US7723759B2 (en) Stacked wafer or die packaging with enhanced thermal and device performance
TWI689061B (zh) 具有熱導柱之積體電路封裝
TW201644018A (zh) 用於三維積體電路的嵌式石墨散熱器
TWI755632B (zh) 半導體封裝
CN102446830A (zh) 形成低成本的tsv
JP6180428B2 (ja) インターポーザデバイス
JP2011249430A (ja) 半導体装置及び半導体装置の製造方法
TW202002201A (zh) 散熱結構
TW201442190A (zh) 散熱中介層的方法與結構
KR100871794B1 (ko) 반도체 패키지 및 그 제조 방법
KR101095055B1 (ko) 반도체 소자의 제조 방법
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
TW201248815A (en) Semiconductor component and method of making same
WO2011148444A1 (ja) 半導体装置及びその製造方法
TWI574597B (zh) 無核心層封裝基板與其製造方法
JP6120964B2 (ja) 半導体装置およびその製造方法
TWI416689B (zh) And a method for manufacturing a laminated semiconductor device and a multilayer semiconductor device
CN110660759A (zh) 散热结构
US11915994B2 (en) Package structure comprising a semiconductor die with a thermoelectric structure and manufacturing method thereof
CN220829951U (zh) 半导体封装

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees