CN106024735B - 具有嵌埋式热电装置的玻璃中介层 - Google Patents

具有嵌埋式热电装置的玻璃中介层 Download PDF

Info

Publication number
CN106024735B
CN106024735B CN201610173298.5A CN201610173298A CN106024735B CN 106024735 B CN106024735 B CN 106024735B CN 201610173298 A CN201610173298 A CN 201610173298A CN 106024735 B CN106024735 B CN 106024735B
Authority
CN
China
Prior art keywords
hole
layer
intermediary layer
glass
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610173298.5A
Other languages
English (en)
Other versions
CN106024735A (zh
Inventor
J·P·甘比诺
R·S·格拉夫
S·曼达尔
D·J·罗素
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN106024735A publication Critical patent/CN106024735A/zh
Application granted granted Critical
Publication of CN106024735B publication Critical patent/CN106024735B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10219—Thermoelectric component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)

Abstract

本发明涉及具有嵌埋式热电装置的玻璃中介层。大体上是关于集成电路芯片封装，并且更具体地说，乃关于在导电通孔旁边形成具有一或多个嵌埋式帕耳帖装置的玻璃中介层的结构及方法，用以有助于使热量从多维芯片封装中的一或多个集成电路芯片通过玻璃中介层散逸并进入有机载体，其中热量可散逸到下层基板。

Description

具有嵌埋式热电装置的玻璃中介层
技术领域
本发明大体上是关于集成电路(IC)芯片封装，并且更具体地说，乃关于形成具有一或多个嵌埋式帕耳帖(peltier)装置的玻璃中介层的结构及方法，用以有助于使热量在多维芯片封装中散逸。
背景技术
多层电子组件典型为藉由该等电子组件其中一者的表面上的焊垫，一起结合至另一组件的表面上对应的接垫。大致说来，一或多个集成电路(IC)芯片(即晶粒)典型为贯穿中介层连接至有机载体。有机载体可电连接至单层或多层基板，例如：印刷电路板(PCB)。IC芯片上的接垫可藉由多个小间距电连接体(即微焊接体)，电连接及机械连接至中介层上对应的接垫。中介层可接着藉由更大间距焊接体，电连接及机械连接至有机载体。
因此，(结合至IC芯片的)玻璃中介层的顶侧的焊接体的间距典型为小于(结合至有机载体的)玻璃中介层的底侧的焊接体的间距。具有使用贯穿硅通孔(TSV)当作由IC芯片至有机载体的电气路径的中介层的多维封装典型上视为2.5D封装。
发明内容
根据一具体实施例，揭示一种方法。该方法可包括：在玻璃中介层中形成通孔；在两个相邻的通孔中形成嵌埋式帕耳帖装置；以及在附加的通孔中、该嵌埋式帕耳帖装置上、及该玻璃中介层上沉积导电材料。
根据另一具体实施例，揭示一种使热量从2.5维封装中的一或多个集成电路(IC)芯片散逸到下层基板的方法。该方法可包括：使用焊接体结合有机载体至该下层基板；使用焊接体结合玻璃中介层至该有机载体，该玻璃中介层包含嵌埋式帕耳帖装置与导电通孔的混合物，其中，该嵌埋式帕耳帖装置为热转移提供路径；以及使用微焊接体结合该一或多个IC芯片至该玻璃中介层。
根据另一具体实施例，揭示一种结构。该结构可包括：玻璃中介层；延伸贯穿该玻璃中介层的整个厚度的嵌埋式帕耳帖装置；延伸贯穿该玻璃中介层的该整个厚度的导电通孔，该一或多个导电通孔包含导电金属；以及位在该玻璃中介层上的一或多个绝缘体，该一或多个绝缘体延伸贯穿该导电金属。
附图说明
以下详细说明是以实施例的方式描述，而且用意不在于仅将本发明局限于此，搭配附图将会最容易领会以下的详细说明，附图中可能未展示所有结构。
图1根据本发明的一具体实施例，为包括中介层的结构的截面图。
图2根据本发明的一具体实施例，为绘示贯穿中介层形成通孔的截面图。
图3根据本发明的一具体实施例，为绘示在中介层上及通孔中沉积晶种层的截面图。
图4根据本发明的一具体实施例，为绘示在部分的中介层上与若干的通孔上方形成蚀刻终止层、及在经曝露的通孔中沉积n型材料的截面图。
图5根据本发明的一具体实施例，为绘示在部分的中介层上与n型材料上方形成蚀刻终止层、及在经曝露的通孔中沉积p型材料的截面图。
图6根据本发明的一具体实施例，为绘示在晶种层上形成图案层的截面图。
图7根据本发明的一具体实施例，为绘示在晶种层上及通孔中沉积导电材料用以形成一或多个导电通孔的截面图。
图8根据本发明的一具体实施例，为绘示移除图案层及晶种层的下层部分用以形成一或多个开口的截面图。
图9根据本发明的一具体实施例，为绘示在导电材料上及开口中形成绝缘体的截面图。
图10根据本发明的一具体实施例，为包括中介层的结构的截面图。
图11根据本发明的一具体实施例，为绘示在中介层中形成通孔的截面图。
图12根据本发明的一具体实施例，为绘示在中介层上及通孔中沉积晶种层的截面图。
图13根据本发明的一具体实施例，为绘示在部分的中介层上与若干的通孔上方形成蚀刻终止层、及在经曝露的通孔中沉积n型材料的截面图。
图14根据本发明的一具体实施例，为在部分的中介层上与n型材料上方形成蚀刻终止层、及在经曝露的通孔中沉积p型材料的截面图。
图15根据本发明的一具体实施例，为绘示在晶种层上形成图案层的截面图。
图16根据本发明的一具体实施例，为绘示在晶种层上及通孔中沉积第一导电材料用以形成一或多个导电通孔的截面图。
图17根据本发明的一具体实施例，为绘示移除图案层及晶种层的下层部分用以形成一或多个上开口的截面图。
图18根据本发明的一具体实施例，为绘示移除中介层的背面部分的截面图。
图19根据本发明的一具体实施例，为绘示在晶种层及中介层上沉积第二导电材料的截面图。
图20根据本发明的一具体实施例，为绘示在导电材料上及上开口与一或多个下开口中形成绝缘体的截面图。
图21根据本发明的各项具体实施例，为绘示一种结构的截面图，该结构可以是新颖的2.5维封装。
图22A至图22B根据本发明的各项具体实施例，为绘示可在中介层中形成的帕耳帖装置的各种图案的俯视图。
该等图式不一定有按照比例。该等图式仅为示意图，用意不在于描述本发明的特定参数。该等图式用意仅在于绘示本发明的典型具体实施例。在图式中，相似的符号代表相似的元件。
具体实施方式
本文中揭示的是权利要求书中的结构及方法的详细具体实施例；然而，可了解的是，权利要求书中的结构及方法可用各种形式来体现，揭示的具体实施例仅具有说明性质。无论如何，本发明可用许多不同形式来体现，而且不应视为局限于本文中所提的例示性具体实施例。反而，提供这些例示性具体实施例是要本揭露透彻且完整，并且传达本发明的范畴予所属技术领域中具有通常知识者。
为了下文说明目的，“上”、“下”、“右”、“左”、“垂直”、“水平”、“顶部”、“底部”等词及其衍生词必须与所揭示的结构及方法有关，如图式所绘的方位。将了解的是，一诸如层件、区域、或基板的元件若称为位在另一元件“上”、“上方”、“下方”、“下面”、或“底下”，该元件可存在于该另一元件上或下面，或可存在中介元件。相比之下，一元件若称为“直接位在”另一元件“上”、“上方”、“下方”、“下面”，或“直接接触”另一元件，则可不存在中介元件。再者，本文中使用的术语的目的仅在于说明特定具体实施例，用意不在于限制本发明。单数形的“一”及“该”于本文中使用时，用意在于同时包括复数形，除非内容另有清楚地表明。
为了不混淆本发明具体实施例的介绍，在以下的详细说明中，所属领域已知的一些处理步骤或操作可为了介绍且为了描述起见而结合在一起，并且在一些实例中未予以详加说明。在其它实例中，所属领域已知的一些处理步骤或操作可能根本未加以说明。应了解的是，以下说明反而聚焦于本发明各项具体实施例独特的特征或元件。
本发明大体上是关于集成电路(IC)芯片封装，并且更具体地说，乃关于形成具有一或多个嵌埋式帕耳帖装置的玻璃中介层的结构及方法，用以有助于使热量在多维芯片封装中散逸。中介层典型是用硅来制造，但2.5D技术有所扩充，新出现的玻璃中介层在优越的电气绝缘方面，是具有竞争优势的高效能低成本选项。
然而，玻璃中介层由于导热性差，在不具有经曝露的晶粒及散热体的应用方面，可能面临热挑战。举例而言，使用芯片-中介层-基板封装的移动应用典型是藉由保护成型化合物(即上覆成型(overmolded))来密封。这些芯片-中介层-基板封装将下层PCB用于冷却，但由于玻璃中介层的导热性差，热量无法有效率地进到PCB内，这可能导致过热及其它的效能问题。
本发明的具体实施例可使用在玻璃中介层中形成的一或多个帕耳帖(peltier)装置，以改善从芯片中的主动装置进入有机载体及PCB的热转移。帕耳帖装置利用帕耳帖效应(即两种材料之间的接面利用电流的流动出现热交换，例如：导电材料与Bi2Te3)将热量从装置的一侧(“冷侧”)移至另一侧(“热侧”)。帕耳帖装置可由与贯穿中介层的p型通孔相邻的贯穿中介层的n型通孔组成。n型通孔与p型通孔可电连接，而且流经两者的电流可驱使热量转移。这种现象是在电子能量从一种材料变到另一种材料时出现，热量形式的能量转移至周围晶格(lattice)。下文参照图1至图22B详述搭配嵌埋式帕耳帖装置使用玻璃中介层对上覆成型应用改善热转移并降低接面温度的方法。下文参照图1至图9说明藉由贯穿中介层进行蚀刻来形成帕耳帖装置的具体实施例。下文参照图10至图20说明藉由背面曝露在中介层中形成帕耳帖装置的具体实施例。
现请参阅图1，所示为结构100的截面图，其可绘示以下程序中的初步步骤。结构100可包括中介层(interposer)102的一部分，该中介层较佳是由玻璃组成。中介层102可以是习用的玻璃中介层，并且可由典型为用于玻璃中介层的习用的材料组成，举例如掺有各种氧化物的SiO2。在一具体实施例中，中介层102可具有导致热膨胀系数(CTE)紧密匹配硅的组成。中介层102可藉由使用熔融(fusion)程序制造玻璃片的玻璃制造系统制成，可将该等玻璃片切割成所欲形状的中介层102。中介层102可具有任何的所欲形状，举例如直径300mm的圆形，或尺寸大约500x500mm的方形/矩形，但更大或更小的板材也列入考虑。或者，中介层102可藉由任何的玻璃制造系统来制造，并接着研磨或蚀刻至所欲均匀厚度。在一具体实施例中，玻璃中介层102可具有范围自大约50μm至大约700μm的厚度。
现请参阅图2，所示为绘示在中介层102中形成一或多个通孔202(下文称为“通孔”)的截面图。通孔202可延伸贯穿(extend through)中介层102的整个厚度。在一具体实施例中，通孔202可使用习用的蚀刻程序来形成，举例如电子流钻孔(ESD)蚀刻、反应性离子蚀刻(RIE)、或使用感光玻璃中介层的具体实施例中的光刻(photolithography)。在另一具体实施例中，通孔202可使用激光蚀刻程序来形成。通孔202可具有范围自大约10μm至大约300μm的的宽度W202，宽度愈宽则热转移效果愈好。
现请参阅图3，所示为绘示在中介层102上及通孔202中形成晶种层(seed layer)302的截面图。晶种层302可由导电材料组成，举例如钛、铜、钴、钌、铬、金、铂、或其合金。晶种层302可使用举例如下的习用的沉积程序以保形方式在中介层102上沉积：原子层沉积(ALD)、化学气相沉积(CVD)、电浆增强型气相沉积(PECVD)、物理气相沉积(PVD)、分子束沉积(MBD)、脉冲激光沉积(PLD)、液态源雾化化学沉积(LSMCD)、电镀、或溅镀。
现请参阅图4，所示为绘示在部分的中介层102上及若干的通孔202上方形成第一蚀刻终止层402的截面图。第一蚀刻终止层402可由氧化物或氮化物组成，并且可使用举例如ALD、CVD、PECVD、PVD、MBD、PLD、LSMCD、或溅镀等习用的沉积程序来形成。
在一具体实施例中，一或多个开口406(下文称为“开口”)可使用习用的图案化与蚀刻程序在第一蚀刻终止层402中形成。开口406可使通孔202中的一或多个曝露。经曝露的通孔202可用n型材料404来填充。在一具体实施例中，n型材料404可使用习用的掺杂程序，由诸如碲化铋(bismuth telluride)的已掺有如砷或磷等n型掺质的半导体材料组成。沉积n型材料404之后，可移除第一蚀刻终止层402。在一具体实施例中，可使用习用的蚀刻程序，对中介层102、晶种层302及n型材料404选择性移除第一蚀刻终止层402。在另一具体实施例中，可使用举例如化学机械平坦化(CMP)的习用的平坦化技术来移除第一蚀刻终止层402。
现请参阅图5，所示为绘示在部分的中介层102、n型材料404上、及若干的通孔202上方形成第二蚀刻终止层502的截面图。第二蚀刻终止层502可由氧化物或氮化物组成，并且可使用举例如ALD、CVD、PECVD、PVD、MBD、PLD、LSMCD、或溅镀等习用的沉积程序来形成。
在一具体实施例中，一或多个开口506(下文称为“开口”)可使用习用的图案化与蚀刻程序在第二蚀刻终止层502中形成。开口506可使通孔202中的一或多个曝露。经曝露的通孔202可用p型材料504来填充。在一具体实施例中，p型材料504可使用习用的掺杂程序，由诸如碲化铋的已掺有如硼或铝等p型掺质的半导体材料组成。
沉积p型材料504之后，可移除第二蚀刻终止层502。在一具体实施例中，可使用习用的蚀刻程序，对中介层102、晶种层302、n型材料404、及p型材料504选择性移除第二蚀刻终止层502。在另一具体实施例中，可使用举例如化学机械平坦化(CMP)的习用的平坦化技术来移除第二蚀刻终止层502。
现请参阅图6，所示为绘示在晶种层302上形成图案层(patterning layer)602的截面图。在一具体实施例中，图案层602举例而言，可藉由习用的光刻程序，由已图案化的习用的阻剂(resist)材料组成。该阻剂可以是习用的正型(positive tone)或负型(negativetone)阻剂。在另一具体实施例中，图案层602可由硬掩模(hardmask)材料、氧化物或氮化物组成。
现请参阅图7，所示为绘示在晶种层302上及通孔207(图7)中沉积导电材料702用以形成一或多个导电通孔704的截面图。在一具体实施例中，导电材料702可以由举例如铜、铝、钛、铂、或其合金的金属组成。导电材料702可使用举例如ALD、CVD、PECVD、PVD、MBD、PLD、LSMCD、电镀、或溅镀的习用的沉积程序来沉积。导电材料702可与n型材料404的上表面和下表面、及p型材料504的上表面和下表面直接接触，形成一或多个帕耳帖装置706(下文称为“帕耳帖装置”)。沉积导电材料702之后，可使用诸如CMP等习用的平坦化技术进行平坦化，使得导电材料702的上表面与图案层602的上表面实质齐平。
现请参阅图8，所示为绘示移除图案层602(图7)、及晶种层302的下层部分以形成一或多个开口802(下文称为“开口”)的截面图。在一具体实施例中，可使用诸如RIE、湿蚀刻、或剥除的习用的蚀刻程序，对导电材料702选择性移除图案层602、及晶种层302的下层部分。开口802可使中介层102的上表面及下表面曝露，并且可使部分的导电材料702彼此分离。
现请参阅图9，所示为绘示在导电材料702上及开口802(图8)中形成绝缘体902的截面图。在一具体实施例中，绝缘体902可由举例如聚亚酰胺(polyimide)或低k介电质的电绝缘材料组成。绝缘体902可使用举例如ALD、CVD、PECVD、PVD、MBD、PLD、LSMCD、电镀、或溅镀的习用的沉积技术来沉积。可图案化绝缘体902以便使部分的导电材料702曝露。在一具体实施例中，可在导电材料702的经曝露部分上的中介层102的底部上形成一或多个焊接体(solder connection)904(下文称为“焊接体”)。焊接体904可使用习用的技术来形成，并且可由一或多层导电材料组成。
在另一具体实施例中，如下文参照图10至图20所述，可使用背面曝露技术在中介层中形成嵌埋式帕耳帖装置。
现请参阅图10，所示为结构200的截面图，其可绘示以下程序中的初步步骤。结构200可包括中介层1002的一部分，该中介层较佳是由玻璃组成。中介层102可以是习用的玻璃中介层，并且可由典型为用于玻璃中介层的习用的材料组成，举例如掺有各种氧化物的SiO2。在一具体实施例中，中介层1002可具有导致热膨胀系数(CTE)紧密匹配硅的组成。中介层1002可藉由使用熔融程序制造玻璃片的玻璃制造系统制成，可将该等玻璃片切割成所欲形状的中介层1002。中介层1002可具有任何的所欲形状，举例如直径300mm的圆形，或尺寸大约500x500mm的方形/矩形，但更大或更小的板材也列入考虑。或者，中介层1002可藉由任何的玻璃制造系统来制造，并接着研磨或蚀刻至所欲均匀厚度。在一具体实施例中，玻璃中介层1002可具有范围自大约50μm至大约700μm的厚度。
现请参阅图11，所示为绘示在中介层1002中形成一或多个通孔1102(下文称为“通孔”)的截面图。通孔1102可延伸自中介层1002的上表面，并且具有比中介层1002的厚度还小的高度。通孔1102可具有通过中介层1002的下部分而与中介层1002的底部表面背离的底部。在一具体实施例中，通孔1102可使用习用的蚀刻程序来形成，举例如电子流钻孔(ESD)蚀刻、反应性离子蚀刻(RIE)、或使用感光玻璃中介层的具体实施例中的光刻。在另一具体实施例中，通孔1102可使用激光蚀刻程序来形成。通孔1102可具有范围自大约10μm至大约300μm的宽度W1102，宽度愈宽则热转移效果愈好。
现请参阅图12，所示为绘示在中介层1002上及通孔1102中形成晶种层1202的截面图。晶种层1202可由导电材料组成，举例如钛、铜、钴、钌、铬、金、铂、或其合金。晶种层1202可使用举例如下的习用的沉积程序以保形方式在中介层1002上沉积：原子层沉积(ALD)、化学气相沉积(CVD)、电浆增强型气相沉积(PECVD)、物理气相沉积(PVD)、分子束沉积(MBD)、脉冲激光沉积(PLD)、液态源雾化化学沉积(LSMCD)、电镀、或溅镀。
现请参阅图13，所示为绘示在部分的中介层1002上及若干的通孔1102上方形成第一蚀刻终止层1302的截面图。第一蚀刻终止层1302可由氧化物或氮化物组成，并且可使用举例如ALD、CVD、PECVD、PVD、MBD、PLD、LSMCD、或溅镀等习用的沉积程序来形成。
在一具体实施例中，一或多个开口1306(下文称为“开口”)可使用习用的图案化与蚀刻程序在第一蚀刻终止层1302中形成。开口1306可使通孔1102中的一或多个曝露。经曝露的通孔1102可用n型材料1304来填充。在一具体实施例中，n型材料1304可使用习用的掺杂程序，由诸如碲化铋的已掺有如砷或磷等n型掺质的半导体材料组成。沉积n型材料1304之后，可移除第一蚀刻终止层1302。在一具体实施例中，可使用习用的蚀刻程序，对中介层1002、晶种层1202及n型材料1304选择性移除第一蚀刻终止层1302。在另一具体实施例中，可使用举例如化学机械平坦化(CMP)的习用的平坦化技术来移除第一蚀刻终止层1302。
现请参阅图14，所示为绘示在部分的中介层1002、n型材料1304上、及若干的通孔1102上方形成第二蚀刻终止层1402的截面图。第二蚀刻终止层1402可由氧化物或氮化物组成，并且可使用举例如ALD、CVD、PECVD、PVD、MBD、PLD、LSMCD、或溅镀等习用的沉积程序来形成。
在一具体实施例中，一或多个开口1406(下文称为“开口”)可使用习用的图案化与蚀刻程序在第二蚀刻终止层1402中形成。开口1406可使通孔1102中的一或多个曝露。经曝露的通孔1102可用p型材料1404来填充。在一具体实施例中，p型材料1404可使用习用的掺杂程序，由诸如碲化铋的已掺有如硼或铝等p型掺质的半导体材料组成。
沉积p型材料1404之后，可移除第二蚀刻终止层1402。在一具体实施例中，可使用习用的蚀刻程序，对中介层1102、晶种层1202、n型材料1304、及p型材料1404选择性移除第二蚀刻终止层1402。在另一具体实施例中，可使用举例如化学机械平坦化(CMP)的习用的平坦化技术来移除第二蚀刻终止层1402。
现请参阅图15，所示为绘示在晶种层1202上形成图案层1502的截面图。在一具体实施例中，图案层1502举例而言，可藉由习用的光刻程序，由已图案化的习用的阻剂材料组成。该阻剂可以是习用的正型(positive tone)或负型(negative tone)阻剂。在另一具体实施例中，图案层1502可由硬掩模材料、氧化物或氮化物组成。
现请参阅图16，所示为绘示在晶种层1202上及通孔1102(图15)中沉积第一导电材料1602用以形成一或多个导电通孔1604的截面图。在一具体实施例中，导电材料1602可以由举例如铜、铝、钛、铂、或其合金的金属组成。导电材料1602可使用举例如ALD、CVD、PECVD、PVD、MBD、PLD、LSMCD、电镀、或溅镀的习用的沉积程序来沉积。第一导电材料1602可与n型材料1304的上表面、及p型材料1404的上表面直接接触。沉积导电材料1602之后，可使用诸如CMP等习用的平坦化技术进行平坦化，使得导电材料1602的上表面与图案层1502的上表面实质齐平。
现请参阅图17，所示为绘示移除图案层1502(图16)、及晶种层1202的下层部分以形成一或多个上开口1702(下文称为“上开口”)的截面图。在一具体实施例中，可使用诸如RIE、湿蚀刻、或剥除的习用的蚀刻程序，对导电材料1602选择性移除图案层1502、及晶种层1202的下层部分。开口1702可使中介层1002的上表面曝露，并且可使部分的导电材料1602彼此分离。
请参阅图18，所示为绘示移除中介层1002的一部分1802的截面图。在一具体实施例中，可移除中介层1002的部分1802，以便使导电通孔1604、n型材料1304、及p型材料1404曝露。在一具体实施例中，中介层1002的部分1802可使用习用的蚀刻技术来移除。在另一具体实施例中，中介层1002的部分1802可使用举例如CMP的习用的平坦化技术来移除。在一具体实施例中，可从导电通孔1604的底部、n型材料1304、及p型材料1404移除晶种层1202的一部分。
现请参阅图19，所示为绘示在中介层1002的背面上沉积第二晶种层1906及第二导电材料1902的截面图。第二晶种层1906可实质类似于晶种层1202，并且可使用如以上参照图12所述实质类似的技术来形成。第二导电材料1902可实质类似于第一导电材料1602，并且可使用如以上参照图16所述实质类似的技术来形成。
附加的图案层(图未示)可在第二导电材料1902上形成，并且用于贯穿第二导电材料1902及第二晶种层1906形成一或多个下开口1904(下文称为“下开口”)。第二导电材料1902可与第二晶种层1906直接接触，并且与导电通孔1604连同n型材料1304及p型材料1404电接触。连同第一导电材料1602，第二导电材料1902可形成具有n型材料1304及p型材料1404的一或多个帕耳帖装置1906(下文称为“帕耳帖装置”)。
请参阅图20，所示为绘示在上开口1702(图19)及下开口1904(图19)中形成绝缘体2002的截面图。在一具体实施例中，绝缘体2002可由举例如聚亚酰胺或低k介电质的电绝缘材料组成。绝缘体2002可使用举例如ALD、CVD、PECVD、PVD、MBD、PLD、LSMCD、电镀、或溅镀的习用的沉积技术来沉积。可图案化绝缘体2002，以便使部分的第一导电材料1602及第二导电材料1902曝露。在一具体实施例中，一或多个焊接体2004(下文称为“焊接体”)可在中介层2001的底侧、第一导电材料1602的经曝露部分、及第二导电材料1902上形成。焊接体2004可使用习用的技术来形成，并且可由一或多层导电材料组成。
请参阅图21，所示为结构300的截面图。在一具体实施例中，结构300可以是2.5维封装，该2.5维封装包括具有嵌埋式帕耳帖装置2226的玻璃中介层2110。玻璃中介层2110可对应于以上图9及图20中所示的结构。因此，玻璃中介层2110可具有下列的组合：对应于n型材料404(图9)和n型材料1304(图20)的n型材料2220、及对应于p型材料504(图9)和p型材料1404(图20)的p型材料2222。结构300亦可包括基板2102，该基板可以是以第一焊接体2104结合至有机载体2106的PCB。基板2102和有机载体2106两者都可具有接线层(图未示)。有机载体2106可藉由第二焊接体2108结合至玻璃中介层2110。玻璃中介层2110可于其上形成有一或多个分布层(distribution layer)2112，该一或多个分布层经由微焊接体2114连接至一或多个IC芯片2116。可在成型化合物2118中完整包覆有机载体2106、玻璃中介层2110、分布层2112、及一或多个IC芯片2116。
在一具体实施例中，一或多个IC芯片2116在操作期间所产生的热量可透过玻璃中介层2110转移，并且透过嵌埋式帕耳帖装置2226转移到有机载体2106，该热量最终可散逸到基板2102。利用玻璃中介层的习用的2.5维封装不具有这种用于热分布的有效率路径，这样可能造成操作问题，甚至造成失效。
现请参阅图22A至图22B，根据各项具体实施例，所示为在玻璃中介层2204上形成的嵌埋式帕耳帖装置2210(如以上参照图7的帕耳帖装置702、及如以上参照图19的帕耳帖装置1906所述)的各种配置的俯视图。玻璃中介层2204可电连接至基板2202，并且可以是多维封装400的一部分。帕耳帖装置2210可由n型通孔2206及p型通孔2208组成。如图22A所示，帕耳帖装置2210可置中于中介层2204上。如图22B所示，帕耳帖装置可散布于整个中介层2204。
本发明各项具体实施例的说明已基于说明目的而介绍，但用意不在于穷举说明或局限于揭示的具体实施例。许多修改及变动对所属技术领域中具有通常知识者将会显而易见，但不会脱离所述具体实施例的范畴及精神。本文中使用的术语在选择上，是为了对市场现有技术最佳阐释具体实施例的原理、实务应用或技术改良，或使其它所属技术领域中具有通常知识者能够理解本文中揭示的具体实施例。

Claims (9)

1.一种形成具有嵌埋式帕耳帖装置的集成电路芯片封裝结构的方法，其包含：
在玻璃中介层中形成包括第一通孔、第二通孔及第三通孔的通孔，是经由蚀刻该玻璃中介层以形成仅延伸贯穿该玻璃中介层的上部分的开口，使得该通孔具有通过该玻璃中介层的下部分而与该玻璃中介层的底部表面背离的底部；
在该玻璃中介层上及该通孔中形成顶部晶种层；
在该第一通孔中沉积n型半导体材料；
在该第二通孔中沉积p型半导体材料；以及
在该第三通孔中及该第一通孔与该第二通孔上方沉积导电材料，其中，该导电材料直接接触于该第一通孔中该n型半导体材料的上表面及直接接触于该第二通孔中该p型半导体材料的上表面。
2.如权利要求1所述的方法，其更包含：
移除该玻璃中介层的该下部分以使该通孔的该底部曝露；
在该玻璃中介层的经曝露部分上、在该n型半导体材料的经曝露部分上、在该p型半导体材料的经曝露部分上及在该导电材料的经曝露部分上形成底部晶种层；
在该底部晶种层上形成底部导电材料；
在该底部导电材料及该底部晶种层中形成开口；
在该开口中及该底部导电材料上形成绝缘体；以及
在该底部导电材料上形成焊接体。
3.如权利要求1所述的方法，其中，该导电材料包含铜、铝、钛、铂、或其合金。
4.如权利要求1所述的方法，其中，该n型半导体材料包含：
掺有n型掺质的碲化铋，该n型掺质包含砷或磷。
5.如权利要求1所述的方法，其中，该p型半导体材料包含：
掺有p型掺质的碲化铋，该p型掺质包含硼或铝。
6.如权利要求1所述的方法，其更包含：
移除部分该导电材料以使该玻璃中介层曝露；以及
在经曝露的玻璃中介层上形成绝缘体。
7.一种具有嵌埋式帕耳帖装置的集成电路芯片封裝结构，其包含：
玻璃中介层；
延伸贯穿该玻璃中介层的整个厚度的嵌埋式帕耳帖装置；
延伸贯穿该玻璃中介层的该整个厚度的导电通孔，一或多个导电通孔包含导电金属；以及
位在该玻璃中介层上的一或多个绝缘体，该一或多个绝缘体延伸贯穿该导电金属并经图案化以使部分的该导电金属曝露。
8.如权利要求7所述的结构，其中，该嵌埋式帕耳帖装置包含：
位在第一通孔中的n型半导体材料；以及
位在相邻的第二通孔中的p型半导体材料，其中，该n型半导体材料藉由导电材料电连接至位在上和下表面上的该p型半导体材料。
9.如权利要求7所述的结构，其中，该导电金属包含铜、铝、钛、铂、或其合金。
CN201610173298.5A 2015-03-25 2016-03-24 具有嵌埋式热电装置的玻璃中介层 Active CN106024735B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/668,017 US9913405B2 (en) 2015-03-25 2015-03-25 Glass interposer with embedded thermoelectric devices
US14/668,017 2015-03-25

Publications (2)

Publication Number Publication Date
CN106024735A CN106024735A (zh) 2016-10-12
CN106024735B true CN106024735B (zh) 2019-05-10

Family

ID=56976108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610173298.5A Active CN106024735B (zh) 2015-03-25 2016-03-24 具有嵌埋式热电装置的玻璃中介层

Country Status (3)

Country Link
US (1) US9913405B2 (zh)
CN (1) CN106024735B (zh)
TW (1) TWI636535B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017125647B4 (de) * 2017-11-02 2020-12-24 Infineon Technologies Ag Thermoelektrische Vorrichtungen und Verfahren zum Bilden von thermoelektrischen Vorrichtungen
CN108269910A (zh) * 2018-01-19 2018-07-10 深圳大学 一种利用玻璃模板制作热电器件的方法及热电器件
JP6888105B2 (ja) * 2018-04-10 2021-06-16 スリーディー グラス ソリューションズ，インク３Ｄ Ｇｌａｓｓ Ｓｏｌｕｔｉｏｎｓ，Ｉｎｃ Ｒｆ集積電力調整コンデンサ
CN112004312B (zh) * 2020-09-25 2022-03-18 广州小鹏汽车科技有限公司 印制电路板以及印制电路板的过电流上限调节方法
US20220199482A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Tec-embedded dummy die to cool the bottom die edge hotspot
US20230052136A1 (en) * 2021-08-13 2023-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermoelectric cooling of semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800636A (zh) * 2012-08-28 2012-11-28 中国科学院微电子研究所 电子元件封装体及其制造方法
CN102856278A (zh) * 2012-09-17 2013-01-02 中国科学院微电子研究所 转接板结构及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032897A (en) 1990-02-28 1991-07-16 International Business Machines Corp. Integrated thermoelectric cooling
JP2004296100A (ja) 2003-03-25 2004-10-21 Toyota Industries Corp 有機ｅｌ装置及び液晶表示装置
US7224059B2 (en) 2003-10-21 2007-05-29 Intel Corporation Method and apparatus for thermo-electric cooling
US7523617B2 (en) 2004-10-22 2009-04-28 Nextreme Thermal Solutions, Inc. Thin film thermoelectric devices for hot-spot thermal management in microprocessors and other electronics
US7833816B2 (en) 2005-12-07 2010-11-16 Intel Corporation Forming a thin film thermoelectric cooler and structures formed thereby
US7855397B2 (en) 2007-09-14 2010-12-21 Nextreme Thermal Solutions, Inc. Electronic assemblies providing active side heat pumping
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
US8598700B2 (en) 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices
US7893529B2 (en) 2009-01-12 2011-02-22 International Business Machines Corporation Thermoelectric 3D cooling
JP5367413B2 (ja) 2009-03-02 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置
WO2013062533A1 (en) * 2011-10-25 2013-05-02 Intel Corporation Interposer for hermetic sealing of sensor chips and for their integration with integrated circuit chips
US9368429B2 (en) 2011-10-25 2016-06-14 Intel Corporation Interposer for hermetic sealing of sensor chips and for their integration with integrated circuit chips
JP5831554B2 (ja) * 2011-11-08 2015-12-09 富士通株式会社 熱電変換素子及びその製造方法
US9082764B2 (en) 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800636A (zh) * 2012-08-28 2012-11-28 中国科学院微电子研究所 电子元件封装体及其制造方法
CN102856278A (zh) * 2012-09-17 2013-01-02 中国科学院微电子研究所 转接板结构及其制造方法

Also Published As

Publication number Publication date
US9913405B2 (en) 2018-03-06
CN106024735A (zh) 2016-10-12
TW201715669A (zh) 2017-05-01
TWI636535B (zh) 2018-09-21
US20160286686A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
CN106024735B (zh) 具有嵌埋式热电装置的玻璃中介层
CN105023908B (zh) 复合接触插塞结构及其制造方法
US9585257B2 (en) Method of forming a glass interposer with thermal vias
JP2017073560A5 (zh)
TWI313504B (en) Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
TWI538591B (zh) Method for manufacturing multilayer ceramic heat dissipation circuit substrate and its product
CN107958892A (zh) 半导体器件及其制造方法
US7723759B2 (en) Stacked wafer or die packaging with enhanced thermal and device performance
US7579616B2 (en) Four-terminal programmable via-containing structure and method of fabricating same
CN107078120A (zh) 基板结构和制造方法
JP2007158301A5 (zh)
KR20170077213A (ko) 기판 및 제조 방법
CN104112727B (zh) 与包括半导体管芯的改进封装件相关的方法和装置
CN105810662B (zh) 半导体封装结构及形成方法
CN108074911A (zh) 跳孔结构
US8173539B1 (en) Method for fabricating metal redistribution layer
KR100871794B1 (ko) 반도체 패키지 및 그 제조 방법
CN113964091A (zh) 半导体装置及其制备方法、三维集成电路
TWI591780B (zh) 使用微影圖案化聚合物基板之無載體矽中介層
CN104285280B (zh) 横越多个导电柱的平坦化的半导体构造和方法
CN104335335B (zh) 半导体构造及形成半导体构造的方法
JPH0290668A (ja) 半導体装置
JPWO2015001662A1 (ja) 半導体装置およびその製造方法
CN109378302A (zh) 一种散热共形电路及其制造方法
US20230197320A1 (en) Heat dissipating structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210317

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

TR01 Transfer of patent right