JP5831554B2

JP5831554B2 - 熱電変換素子及びその製造方法

Info

Publication number: JP5831554B2
Application number: JP2013542885A
Authority: JP
Inventors: 悟覚 ▲高▼馬; 壷井　修; 修壷井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2011-11-08
Filing date: 2012-08-02
Publication date: 2015-12-09
Anticipated expiration: 2032-08-02
Also published as: WO2013069347A1; JPWO2013069347A1; US9601680B2; US20140318588A1

Description

本発明は熱電変換素子及びその製造方法に関するものであり、例えば、高アスペクト比且つ微小な構造からなる熱電変換素子の破損や劣化の抑制に関するものである。

近年、ＭＥＭＳ技術の急速な発展に伴い、マイクロ熱電変換素子への関心が高まっている。通常の熱電変換素子、即ち、マクロ熱電変換素子は切断加工などの工程を経て作られるが、これは、熱電材料は全般的に脆く強度が低く、サブミリオーダー以下の機械加工が非常に困難なためである。また、機械加工を用いた場合、曲面や凹凸形状の作製が困難である。

マイクロ熱電変換素子は、携帯型マイクロエネルギー源、局部冷却デバイス、或いは、センサ等への応用が期待されている。特に、センサネット用の複合デバイスにマイクロ熱電変換素子を組み込み、廃熱や体温を用いたメンテナンスフリー電源として使用することが期待されている。

マイクロ熱電変換素子は絶対的に素子の熱抵抗が小さいため、熱電変換素子に大きな温度差を印加するのが難しい。このため、電極間距離、即ち、熱電材料の厚さを適宜簡単に調節できるのが望ましい。

熱電変換素子の電極間距離を短く、即ち、熱電材料を薄くすることは比較的簡単であるが、電極間距離を長く、即ち、熱電材料を厚くすることはかなり困難である。このような、電極距離間の長い、即ち、アスペクト比の大きなマイクロ熱電変換素子を作製するために、半導体プロセスやＭＥＭＳ技術を用いて熱電材料の微細パターニングを行うことが提案されている。

図１３は、従来のマイクロ熱電変換素子の製造工程の一例の説明図である。まず、図１３（ａ）に示すように、ＭＥＭＳ技術によってシリコン基板４１に高アスペクト比の微細パターンからなる柱状孔４２を形成してシリコンモールドを作製する。

次いで、図１３（ｂ）に示すように、圧電セラミクス粉体とバインダーを含むスラリーを、シリコンモールドに塗布して、柱状孔４２をスラリーで充填することによって塗布膜４３を形成する。

次いで、図１３（ｃ）に示すように、塗布膜４３を乾燥させた後バインダーを除去する。次いで、バインダーを除去した試料を保護用セラミクス粉体（図示は省略）で包み込んだ後、圧電セラミクスの焼結温度下で加圧焼成して圧電セラミクス４４を形成する。

次いで、図１３（ｄ）に示すように、保護用セラミクス粉体を除去したのち、シリコンモールドをエッチング除去して、圧電セラミクス４４を取り出すことで、マイクロ熱電変換素子の基本構成が完成する。

ここでは、融点が高く（１４１４℃）、硬度も高く（ヌープ硬さＫｎｏｏｐＨａｒｄｎｅｓｓ：８．３ＧＰａ）、且つ、ＭＥＭＳ技術の発展により微細かつ高アスペクトなパターニングが可能であるシリコンをモールドとして用いている。これにより、機械加工と比較して格段に微細な構造体を形成できる。

特開平１１−２７４５９２号公報

しかし、上述の方法を用いた場合、シリコンは熱伝導率が高く熱エネルギーのロスが大きくなるため、シリコンモールドを除去する工程が必須となる。このため作製工程が複雑化する問題がある。

さらに、シリコンを除去すると熱電構造体が露呈されているため、複合デバイスにマイクロ熱電変換素子を実装する実装工程やデバイスの使用中における、物理的ストレスや化学変化によってデバイスの破損や劣化が懸念される。

したがって、本発明は、上下方向から部分加圧による熱電変換素子の破損や劣化を抑制することを目的とする。

開示する一観点からは、少なくとも一つのｎ型半導体材料構造体と、少なくとも一つのｐ型半導体材料構造体と、前記ｎ型半導体材料構造体の一端と前記ｐ型半導体材料構造体の一端と直列接続する第１の接続電極と、前記ｎ型半導体材料構造体の出力側端部に接続されたｎ側出力用の第１の出力電極と、前記ｐ型半導体材料構造体の出力側端部に接続されたｐ側出力用の第２の出力電極とを有し、前記ｎ型半導体材料構造体と前記ｐ型半導体材料構造体の前記第１の接続電極、前記第１の出力電極及び前記第２の出力電極との接合部の面積が、前記ｎ型半導体材料構造体と前記ｐ型半導体材料構造体の軸方向の他の位置の断面積より大きく、前記ｎ型半導体材料構造体と前記ｐ型半導体材料構造体の軸方向に沿った断面形状が、前記ｎ型半導体材料構造体及び前記ｐ型半導体材料構造体と前記各電極との接続部の近傍において段差状に変化しており、前記段差状に変化している部分の厚さが１μｍ〜１０μｍであり、前記ｎ型半導体材料構造体及び前記ｐ型半導体材料構造体の最短径部における長径が、５μｍ以上且つ１００μｍ以下であることを特徴とする熱電変換素子が提供される。

開示する別の観点からは、感光性ガラス基板を露光して、マトリクス状に配置された露光部を形成する工程と、前記感光性ガラス基板上に、前記露光部より大径の開口部を有するマスクを設けてエッチングを行って、上下の端部に径大部を有する貫通孔を形成する工程と、エアロボルデポジッション法を用いて前記貫通孔の半数をｎ型半導体材料粒子で埋め込んでｎ型半導体材料構造体を形成する工程と、エアロボルデポジッション法を用いて前記貫通孔の残りの半数をｐ型半導体材料粒子で埋め込んでｐ型半導体材料構造体を形成する工程と、前記互いに隣接するｎ型半導体材料構造体の一方の端部の径大部とｐ型半導体材料構造体の一方の端部の径大部を第１の接続電極で接続する工程と、前記ｎ型半導体材料構造体の他方の端部の径大部と隣接する他のｐ型半導体材料構造体の他方の端部の径大部を第２の接続電極で接続する工程と、を有することを特徴とする熱電変換素子の製造方法が提供される。

開示の熱電変換素子及びその製造方法によると、上下方向から部分加圧による熱電変換素子の破損や劣化を抑制することが可能になる。

本発明の実施の形態の熱電変換素子の概念的構成図である。シミュレーションモデルの説明図である。シミュレーション結果の説明図である。アスペクト比３での応力集中シミュレーション結果を保護部の有無で比較した応力分布の説明図である。本発明の実施の形態の熱電変換素子を構成する半導体材料構造体の概念的斜視図である。シミュレーションに用いたモデル図である。熱電足とモールド材間に働くせん断応力のシミュレーション結果の説明図である。熱電足の側面にかかる最大応力のアンカー形状依存性の説明図である。アンカー幅と熱電足形状の関係の説明図である。本発明の実施例１の熱電変換素子の途中までの製造工程の説明図である。本発明の実施例１の熱電変換素子の図１０以降の途中までの製造工程の説明図である。本発明の実施例１の熱電変換素子の図１１以降の製造工程の説明図である。従来のマイクロ熱電変換素子の形成工程の一例の説明図である。

ここで、図１及び図２を参照して、本発明の実施の形態の熱電変換素子を説明する。図１（ａ）は本発明の実施の形態の熱電変換素子の概念的透視斜視図であり、図１（ｂ）は本発明の実施の形態の概念的要部断面図である。図１に示すように、熱電変換素子１は、柱状のｎ型半導体材料構造体２の一端と柱状のｐ型半導体材料構造体３の一端を第１の接続電極４によって直列接続するとともに、ｎ型半導体材料構造体２の他端とｐ型半導体材料構造体３の他端を第２の接続電極５によって直列接続する。

また、ｎ型半導体材料構造体２の出力側の端部に第１の出力電極６を接続するとともに、ｐ型半導体材料構造体３の出力側の端部に第２の出力電極７を接続する。互いに隣接するｎ型半導体材料構造体２及びｐ型半導体材料構造体３の間には保護部８を設け、上面と下面には保護膜９を設ける。

ｎ型半導体材料構造体２及びｐ型半導体材料構造体３は、熱電材料を材質とする高アスペクト比構造体で、水平断面における最短径が５μｍ〜５００μｍ、例えば、５０μｍで、高さが５０μｍ〜５００μｍ、例えば、３００μｍで、アスペクト比が１〜４０である。また、ｎ型半導体材料構造体２及びｐ型半導体材料構造体３の上端部及び下端部の各電極との接合面はアンカーとなる径大部２_１,２_２,３_１,３_２になっており、水平断面における最短径より１μｍ〜２０μｍ、例えば、５μｍ径大になっている。

また、ｎ型半導体材料としては、エアロゾルデポジション法により成膜が可能なＢｉ_２Ｔｅ_３や酸化物熱電材料であるＮａ_ｘＣｏＯ及びＺｎＯにＡｌをドープしたＡＺＯ等が挙げられる。また、ｐ型半導体材料としては、Ｂｉ_０．３Ｓｂ_１．７Ｔｅ_３、酸化物材料であるＣａ_３Ｃｏ_４Ｏ_９等が挙げられる。このうち、扱いやすさや素子性能の点ではＢｉ_２Ｔｅ_３やＢｉ_０．３Ｓｂ_１．７Ｔｅ_３が好適である。

各半導体材料構造体をエアロゾルデポジション法により形成した場合には、半導体材料構造体の内部に微細孔（ナノボイド）が形成される。即ち、複数の熱電変換材料粒子と複数の熱電変換材料粒子間の少なくとも一部を埋める熱電変換材料粒子と同じ成分の非晶質部分または微結晶部分と、非晶質部分または微結晶部分の存在しないナノボイドからなる。このように、各半導体材料構造体は、内部にナノボイドを含有することにより、熱伝導率の抑制が可能である。なお、成膜方法は、エアロゾルデポジション法に限られるものではなく、ホットプレス法などの機械的加圧によって孔に充填しても良い。

保護部８は、強度の低い柱状のｎ型半導体材料構造体２及びｐ型半導体材料構造体３を補強する部材であり、機械的強度が高く且つ各半導体材料より低電気伝導率及び低熱伝導率の材質を用いる。このような機械的強度の高い材料を用いることによって、半導体材料構造体を物理的ストレスや機械的劣化から保護することができる。

ここで、図２乃至図４を参照して、ｎ型半導体材料構造体２及びｐ型半導体材料構造体３を熱電足と称し、熱電足の望ましい形状について検討する。図２は、シミュレーションモデルの説明図であり、図２（ａ）はモールド無しの従来型モデルの斜視図であり、図２（ｂ）はモールドありのモデルの斜視図であり、図２（ｃ）はモールドありのモデルの断面図である。

図２（ａ）に示すように、従来型モデルは、熱電足５１が下部基板５２と上部基板５３に挟まれた従来構造であり、図２（ｂ）に示すモールドありのモデルは、スペース部分に補強用のモールド材５４を充填した構造である。ここでは、図２（ｃ）に示すように、熱電足５１の幅の長さとモールド材５４の片面の長さは１：１とした。つまり、熱電足５１の面積とモールド部材の面積の比率は１：８とした。また、熱電足５１の長さはアスペクト比０．５〜１０の範囲で変化させた。

また、有限要素法（ＦｉｎｉｔｅＥｌｅｍｅｎｔＭｅｔｈｏｄ：ＦＥＭ）のメッシュは５μｍに統一した。ＦＥＭによる応力値はメッシュの分割方法に依存して変化する場合があるが、ここではその差は考慮しない。

次に境界条件は、下部基板５２を固定した状態で上部基板５３に、熱電足５１の延伸方向と垂直方向に一定の圧力を印加した。ここでは、１ＭＰａの圧力を印加した。この状態は概ね、片持ちはりの自由端に集中荷重を印加した状態と同様である。

図３は、シミュレーション結果の説明図であり、熱電足５１にかかる最大ミーゼス応力値をモールド部材５４の有無で比較した結果を示している。なお、応力比は、応力（モールド無し）／応力（モールド有り）を表わす。

図３から明らかなように、モールド材を有することで、アスペクト比によらず熱電足５１にかかる応力が１０分の１以下に減少しており、熱電足５１にかかる応力が緩和されたことが分かる。一方、モールド材５４が無い構造はアスペクト比が増加すると応力集中が著しく増加している。これは、固定端の曲げモーメントは加重をかけた点からの距離に比例するため、アスペクト比が大きくなるにつれて曲げ応力も大きくなるためと考えられる。

図４は、アスペクト比３での応力集中シミュレーション結果を保護部の有無で比較した応力分布の説明図である。図４（ａ）に示すように、モールド材５４保護部が無い構造では下部基板の付近の応力集中が大きくなっている。一方、モールド材５４を有する構造では下部基板の付近の応力はほとんど増加していない。

これは、モールド材５４を有することで、熱電足５１とモールド材５４を合わせた構造全体ではアスペクト比が低下すること、曲げ応力が高機械強度を持つ保護部によって緩和されること、の二点による効果と考えられる。以上より、モールド材５４による保護部を追加することで熱電対への応力集中を回避できること、及び、保護部追加の効果はアスペクト比の高い熱電対でより顕著となることが明らかになった。

また、保護部８として低熱伝導率の材質を用いることにより、保護部８の熱抵抗をできる限り大きくすることができ、それによって、熱電材料に大きな温度差を印加することができる。例えば、保護部８は、感光性ガラスや通常のガラス材料を用いる。

なお、保護部８は柱状の各半導体材料構造体間を完全に充填しており、各電極との接合面以外を完全に被覆している。保護部８として感光性ガラスを用いる場合には、フォトエッチング工程で柱状の各半導体材料構造体を形成するための孔を形成すれば良く、通常のガラスを用いる場合には、レーザ加工等で孔を形成すれば良い。

第１の接続電極４、第２の接続電極５、第１の出力電極６及び第２の出力電極７は、Ａｕ／Ｔｉ、Ｃｕ／Ｔｉ、Ａｕ、Ａｇ等で構成される。成膜法としては、マスクスパッタリング、リフトオフ法を用いた真空蒸着法、印刷法、或いは、インクジェット描画法等を用いることができる。

また、上面及び下面を覆う保護膜９としては、熱伝導率が高く且つ電気抵抗率の高い材料を用いることが望ましく、例えば、アルミナ、ＡｌＮ或いはＣＶＤ法により厚膜化が可能なパレリンを用いる。アルミナが一般的であるが、高熱伝導率のＡｌＮがより好適である。

図５は、本発明の実施の形態の熱電変換素子を構成する半導体材料構造体の概念的斜視図である。図５（ａ）は鼓状の上底面及び下底面に厚さが１μｍ〜１０μｍ、例えば、５μｍの円盤をアンカー部として設けたものである。

図５(ｂ)は、図５(ａ)に示した形状にさらに突出部を形成したものである。

このように、アンカー部を設けることによって、上下方向から部分加圧により各半導体材料構造体の剥離を効果的に抑制することができる。なお、各半導体材料構造体の軸方向に垂直な断面形状は円形に限られるものではなく、楕円や矩形等であっても良く、それに応じてアンカー部の形状も適宜変更すれば良い。また、突出部の数は４本に限られるものではなく、３本でも良いし、５本以上でも良い。

次に、図６乃至図９を用いて、アンカーの追加による保護効果を検討する。上述した通り熱電足のせん断や座屈は保護部の追加によって防止できるが、保護部からの剥離（すっぽぬけ）は防止できない。厚くて硬い基板を保護部上下に積層すれば対処可能であるが、熱エネルギーのロスが増加してしまう。そこで、ここでは上下基板が無い場合を想定した。

図６は、シミュレーションに用いたモデル図であり、熱電足５１の形状は図２と凡そ同等で、上下表面にアンカー５５,５６を追加した。モールド材５４の上下面を固定して、熱電足５１の上部から１００ＭＰａの圧力を印加した。

図７は、熱電足とモールド材間に働くせん断応力のシミュレーションに結果の説明図である。図７（ａ）に示すように、アンカー５５,５６が無い場合は、熱電足５１とモールド材５４との間に大きなせん断応力がかかるのが分かる。一方、図７（ｂ）に示すように、アンカー５５,５６を設けた場合は、アンカー５５,５６に圧縮応力がかかることで、熱電足５１とモールド材５４との間のせん断応力が減少する。

図８は、熱電足の側面にかかる最大応力のアンカー形状依存性の説明図であり、熱電足５１の側面にかかる最大応力は、熱電材料の機械パラメータにもよるが、アンカー幅はごく少量でも効果があり、アンカー厚さは１０μｍで飽和する結果が得られた。

図９は、アンカー幅と熱電足形状の関係の説明図であり、ここでは、熱電足密度を指標として検討した。アンカー幅を増加すれば熱電足一本当たりの面積が増加するため、熱電足密度が低下する。またアンカー幅を固定した場合、熱電足幅が小さくなるほどアンカーが占める面積率が大きくなり、熱電対密度の低下割合が大きくなる。例えば、アンカー幅が２０μｍを超えると熱電足密度が半分程度に低下するため、アンカー幅は２０μｍ以下とするのが効果的である。

ｎ型半導体材料構造体２及びｐ型半導体材料構造体３は、水平断面における最短径が５μｍ〜５００μｍ、例えば、５０μｍで、高さが５０μｍ〜５００μｍ、例えば、３００μｍなので、片側幅が１μｍのアンカーであれば電極との接合面の面積比は１．００８倍、すなわち１％大きいことになる。また、密度が半減する場合の面積比は２．０倍、すなわち１００％大きいとなる。

一方、感光性ガラスの製造精度からアンカーの最小寸法を検討する。感光性ガラスの感光部、非感光部のエッチング選択比は凡そ２０：１程度である。また、貫通孔のエッチングは基板の両面から進行するため、トータルのエッチング深さとアンカー幅の寸法比は４０：１程度になる。

したがって、例えば、厚さが例えば４００μｍの基板を貫通エッチングすると、凡そ片側１０μｍのアンカーを形成することができる。また、５０μｍの基板を貫通エッチングすると凡そ片側１.２μｍのアンカーを形成することができる。上述のように熱電対密度を増加するためにはアンカー幅はなるべく小さくすることが望ましいが、基板厚は５０μｍ以上が現実的であり、アンカー幅の最小寸法は１μｍ以上とする。

但し、ここでは熱電対の破壊強度を考慮しておらず、実際はアンカーが小さい場合には圧縮応力で破損する可能性がある。熱電対自体の破壊強度が小さい場合は、熱電対を鼓状としてアンカーの応力集中を回避するのが好ましい。上述のアンカー幅を鼓形状の側壁角度に換算すると、およそ１度〜５度となる。

現状では、片側１０μｍ程度のアンカーを有する鼓状構造が得られている。ここで、貫通孔の断面積は基板中央が最小であり、基板の表裏面で最大となっている。このため、この貫通孔に材料を充填して作製された熱電対は、基板表面、基板裏面のどちらの面から圧力がかかっても感光性基板から剥離しにくいと考えられる。

但し、機械的手法ではアンカーを持つような複雑な微細形状は作製が困難である。一方、半導体プロセスを用いた場合ではアスペクト比の増大が困難であるし、また半導体プロセスは基板上に塗布・成膜した薄膜を加工するため、熱電対の両端にアンカーを作製するのが難しい。これに対し本構造は微細化・高アスペクト比化と上下端アンカー作製を全て達成することができる。

なお、成膜方法としてエアロゾルデポジション法を用いた場合には、常温等の低温プロセスによる成膜が可能になるとともに、一般的な加圧焼成工程よりも低温・低圧の後処理で同等の特性が得られるので、低温化・低圧化が可能になる。

また、エアロゾルデポジション法を用いることで、より微細かつ高アスペクト比の熱電材料構造体を形成することができる。なぜなら、ホットプレス法を用いた単純な加圧では、高アスペクト比のモールドに粉体材料を充填するのが困難であり、導通不良が発生するためである。これに対してエアロゾルデポジション法では、粉体材料を高速でモールドに向けて射出するため、モールドの低部まで材料を充填できる。微細・高アスペクト比の構造体を形成することによって、単位面積あたりに配置する熱電対数を増加させつつ熱電対の温度勾配を増加出来、熱電変換素子の起電力増加につながる。

本発明の熱電変換素子は小型であるので、携帯型マイクロエネルギー源、局部冷却デバイス、或いは、センサ等への応用が可能である。パーソナルコンピュータの熱源に接触させることによって、パーソナルコンピュータの廃熱を利用した発電も可能になる。因みに、数十本乃至数百本の半導体材料構造体を用いることによって、２ｍＶ乃至数１００ｍＶの出力が得られる。

このとき、センサデバイスやＩＣを駆動するためには昇圧回路による昇圧が必須であるが、昇圧回路は入力電圧が低い場合は効率が悪いため大量のエネルギーロスにつながる。また、デバイスの小型化の妨げにもなる。そこで、微細熱電対を数千〜数万本直列接続すれば、数Ｖ程度の出力を得ることができ、熱電変換素子単体でセンサデバイスやＩＣの駆動電圧を確保することができる。

以上を前提として、次に、図１０乃至図１２を参照して、本発明の実施例１の熱電変換素子の製造工程を説明する。まず、図１０（ａ）に示すように、厚さが３５０μｍの感光性ガラス基板１１にφが５０μｍの開口部１３をマトリクス状に設けたクロムマスク１２を用いて紫外線露光を行う。なお、ここでは、感光性ガラス基板１１として、ＰＥＧ３（Ｈｏｙａ製商品名）を用いる。

次いで、図１０(ｂ)に示すように、クロムマスク１２を取り外したのち、例えば、５００℃で１時間、次いで、５９０℃で２時間のアニール処理を行う。

次いで、図１０(ｃ)に示すように、露光部より大径のアンカー用パターンとなる開口部を有するレジストマスク２５を設けた後、純水で希釈したフッ酸に浸漬して露光部を除去して貫通孔１４を形成する。この時、非露光部は露光部よりエッチングレートが小さいので貫通孔１４の両端部にアンカー部２６が形成される。なお、貫通孔１４自体は、感光性ガラス基板１１の両面からエッチングが進行するので、鼓状になる。

次いで、図１０(ｄ)に示すように、感光性ガラス基板１１をサブキャリア１５上に例えば、熱剥離テープリバアルファ（日東電工製商品名）を用いて接着した状態で、ステンシルマスク１６を用いてエアロゾルデポジッション法により平均粒径が２００ｎｍのＢｉ_２Ｔｅ_３粒子１７を貫通孔１４に充填してｎ型半導体材料構造体１８とする。なお、サブキャリア１５としては、例えば、シリコン基板を用いる。

次いで、図１１(ｅ)に示すように、開口部の位置が異なるステンシルマスク１９を用いてエアロゾルデポジッション法により、平均粒径が２００ｎｍのＢｉ_０.３Ｓｂ_１．７Ｔｅ_３粒子２０を貫通孔１４に充填してｐ型半導体材料構造体２１とする。なお、下端側のアンカー部２６における充填率が低い場合には、感光性ガラス基板１１を反転させてサブキャリア１５上に接着してｎ型及びｐ型について同じ工程を繰り返せば良い。

次いで、図１１(ｆ)に示すように、窒素ガス中で４００℃で１時間のアニール処理を行うことで、ｎ型半導体材料構造体１８及びｐ型半導体材料構造体２１の熱電特性を向上させる。なお、アニール雰囲気は、他の不活性ガス中でも良いし或いは真空中でも良い。

次いで、図１１(ｇ)に示すように、両面を研磨して、ｎ型半導体材料構造体１８及びｐ型半導体材料構造体２１の突出部を除去して、表面を平坦化する。なお、研磨の替わりに、ウェットエッチングやＣＨ_４／Ｈ_２プラズマによるドライエッチングを用いても良い。なお、上述のアニールによって半導体材料が収縮して感光性ガラス基板１１よりも陥没している場合は、ガラス部を研磨する。

次いで、図１２(ｈ)に示すように、マスクスパッタリング法を用いて、Ａｕ／Ｔｉを選択的に堆積させて、ｎ型半導体材料構造体１８及びｐ型半導体材料構造体２１の一方の端面同士を直列接続する上部電極２２を形成する。この時、ｎ型半導体材料構造体１８及びｐ型半導体材料構造体２１の出力端側では出力電極が形成される。

次いで、図１２(ｉ)に示すように、マスクスパッタリング法を用いて、Ａｕ／Ｔｉを選択的に堆積させて、ｎ型半導体材料構造体１８及びｐ型半導体材料構造体２１の他方の端面同士を直列接続する下部電極２３を形成する。

次いで、図１２(ｊ)に示すように、スパッタリング法を用いて厚さが１μｍのＡｌＮ膜２４を両面に堆積させた後、出力電極を露出させる開口部（図示は省略）を形成することによって、本発明の実施例１の熱電変換素子の基本的構成が完成する。

このように、本発明の実施例１においては、貫通孔の形成工程において、意図的にアンカー部を形成しているので、上下方向から部分加圧により各半導体材料構造体の剥離をより効果的に抑制することができる。

熱エネルギーのロスを許容すれば、シリコン基板をモールドとして採用することも可能である。このとき、上述の図１０（ａ）乃至図１０（ｃ）の工程において、シリコン基板を二段階でエッチングすることによって同等の形状を得ることが可能である。

Claims

少なくとも一つのｎ型半導体材料構造体と、
少なくとも一つのｐ型半導体材料構造体と、
前記ｎ型半導体材料構造体の一端と前記ｐ型半導体材料構造体の一端と直列接続する第１の接続電極と、
前記ｎ型半導体材料構造体の出力側端部に接続されたｎ側出力用の第１の出力電極と、
前記ｐ型半導体材料構造体の出力側端部に接続されたｐ側出力用の第２の出力電極とを有し、
前記ｎ型半導体材料構造体と前記ｐ型半導体材料構造体の前記第１の接続電極、前記第１の出力電極及び前記第２の出力電極との接合部の面積が、前記ｎ型半導体材料構造体と前記ｐ型半導体材料構造体の軸方向の他の位置の断面積より大きく、
前記ｎ型半導体材料構造体と前記ｐ型半導体材料構造体の軸方向に沿った断面形状が、前記ｎ型半導体材料構造体及び前記ｐ型半導体材料構造体と前記各電極との接続部の近傍において段差状に変化しており、
前記段差状に変化している部分の厚さが１μｍ〜１０μｍであり、
前記ｎ型半導体材料構造体及び前記ｐ型半導体材料構造体の最短径部における長径が、５μｍ以上且つ１００μｍ以下であることを特徴とする熱電変換素子。
前記ｎ型半導体材料構造体と前記ｐ型半導体材料構造体が同数の複数個からなり、
前記ｎ型半導体材料構造体の他端と他の前記ｐ型半導体材料構造体の他端と直列接続する第２の接続電極を有し、
前記ｎ型半導体材料構造体と前記ｐ型半導体材料構造体の前記第２の接続電極との接合部の面積が、前記ｎ型半導体材料構造体と前記ｐ型半導体材料構造体の軸方向の他の部分の断面積より大きいことを特徴とする請求項１に記載の熱電変換素子。
前記ｎ型半導体材料構造体と前記ｐ型半導体材料構造体の前記段差状に変化している部分以外の部分の軸方向に沿った断面形状が、鼓状であることを特徴とする請求項１に記載の熱電変換素子。
前記鼓状形状の側壁角度は、１度〜５度であることを特徴とする請求項３に記載の熱電変換素子。
前記段差状に変化している部分が、ラジアル方向に突出する複数の突起部を有することを特徴とする請求項１に記載の熱電変換素子。
前記ｎ型半導体材料構造体と前記ｐ型半導体材料構造体との間に保護部を有し、
前記保護部は前記ｎ型半導体材料構造体及び前記ｐ型半導体材料構造体と前記各電極との
接合部以外の全面において接することを特徴とする請求項１に記載の熱電変換素子。
前記保護部は、前記ｎ型半導体材料構造体及び前記ｐ型半導体材料構造体のいずれよりも高電気抵抗率且つ高熱抵抗率の材料であることを特徴とする請求項６に記載の熱電変換素子。
前記保護部は、感光性ガラスであることを特徴とする請求項７に記載の熱電変換素子。
前記ｎ型半導体材料構造体及び前記ｐ型半導体材料構造体は、複数の熱電変換材料粒子と前記複数の熱電変換材料粒子間の少なくとも一部を埋める前記熱電変換材料粒子と同じ成分の非晶質部分または微結晶部分と、前記非晶質部分または微結晶部分の存在しない空孔を有することを特徴とする請求項１に記載の熱電変換素子。
感光性ガラス基板を露光して、マトリクス状に配置された露光部を形成する工程と、
前記感光性ガラス基板上に、前記露光部より大径の開口部を有するマスクを設けてエッチングを行って、上下の端部に径大部を有する貫通孔を形成する工程と、
エアロボルデポジッション法を用いて前記貫通孔の半数をｎ型半導体材料粒子で埋め込んでｎ型半導体材料構造体を形成する工程と、
エアロボルデポジッション法を用いて前記貫通孔の残りの半数をｐ型半導体材料粒子で埋め込んでｐ型半導体材料構造体を形成する工程と、
前記互いに隣接するｎ型半導体材料構造体の一方の端部の径大部とｐ型半導体材料構造体の一方の端部の径大部を第１の接続電極で接続する工程と、
前記ｎ型半導体材料構造体の他方の端部の径大部と隣接する他のｐ型半導体材料構造体の他方の端部の径大部を第２の接続電極で接続する工程と、
を有することを特徴とする熱電変換素子の製造方法。