JP2002076170A - 半導体素子収納用パッケージおよびその製造方法 - Google Patents

半導体素子収納用パッケージおよびその製造方法

Info

Publication number
JP2002076170A
JP2002076170A JP2000266081A JP2000266081A JP2002076170A JP 2002076170 A JP2002076170 A JP 2002076170A JP 2000266081 A JP2000266081 A JP 2000266081A JP 2000266081 A JP2000266081 A JP 2000266081A JP 2002076170 A JP2002076170 A JP 2002076170A
Authority
JP
Japan
Prior art keywords
hole
conductor
semiconductor element
grounding
insulating plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000266081A
Other languages
English (en)
Inventor
Kaoru Matsuwaka
薫 松若
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000266081A priority Critical patent/JP2002076170A/ja
Publication of JP2002076170A publication Critical patent/JP2002076170A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の電気的な短絡や電気的絶縁性の
低下がなく、半導体素子を正常に作動させることが可能
な半導体素子収納用パッケージを提供すること。 【解決手段】 中央部に半導体素子Ｓ収納用の貫通穴1a
を有する絶縁板４と、この絶縁板４の上面の貫通穴1a周
辺から外周部に向けて被着された複数の配線導体７と、
絶縁板４の下面の略全面に被着された接地または電源用
導体９と、その接地または電源用導体９の下面に貫通穴
1aを塞ぐようにして電気絶縁性の接着層２を介して接着
された金属製の放熱板３とを具備して成る半導体素子収
納用パッケージであって、接地または電源用導体９は、
その内縁が貫通穴1aの開口よりも0.03〜５ｍｍ外周部側
に位置するものである。貫通穴1aを加工する際に接地用
導体９のバリが開口内に露出することはなく、搭載部3a
に半導体素子Ｓを搭載した際に、接地または電源用導体
９と半導体素子Ｓとが接触することがない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路素
子等の半導体素子を収容するための半導体素子収納用パ
ッケージおよびその製造方法に関するものである。
【０００２】
【従来の技術】従来、ＭＰＵ等の半導体素子を収容する
ための半導体素子収納用パッケージは、例えば図３に断
面図で示すように、中央部に半導体素子Ｓを収容するた
めの貫通穴21ａを有する配線基板21と、この配線基板21
の下面に貫通穴21ａを塞ぐように接着層22を介して接着
され、上面中央部に半導体素子Ｓが搭載される搭載部23
ａを有する銅等の金属材料から成る放熱板23とから構成
されている。配線基板21は、この例では、ガラス繊維入
り熱硬化性樹脂等の電気絶縁材料から成るとともに貫通
穴24ａ・25ａを有する絶縁板24・25を接着材26を間に挟
んで積層して成り、絶縁板24・25の上面にはそれぞれ貫
通穴24ａ・25ａの内縁近傍から外周にかけて銅等の金属
箔から成る配線導体27および外部接続用導体28が、絶縁
板24の下面の略全面には半導体素子Ｓに接地電位を供給
するとともに配線導体27の特性インピーダンスを所定の
値に調整するための接地用導体29が被着形成されてい
る。この半導体素子収納用パッケージには、外部接続用
導体28と配線導体27および接地用導体29とをそれぞれ電
気的に接続する貫通導体30が配線基板21の上面から下面
にかけて穿設された貫通孔31の内部に形成されており、
放熱板23の搭載部23ａに半導体素子Ｓを搭載するととも
にこの半導体素子Ｓの各電極を配線導体27にボンディン
グワイヤ32等の電気的接続手段を介して電気的に接続
し、しかる後、外部接続用導体28に外部電気回路基板の
配線導体（図示せず）との接続用の導電性接着材33を形
成し、さらに貫通穴21ａ内へ封止用樹脂（図示せず）を
ポッティングして半導体素子Ｓを封止することにより半
導体装置となる。
【０００３】また、このような半導体素子収納用パッケ
ージは、次に述べる方法により製作される。
【０００４】先ず、図４（Ａ）に断面図で示すように、
上下全面に金属層27Ａ・29Ａが被着され、中央部に半導
体素子収納用の貫通穴24ａが形成される貫通穴形成用領
域Ａを有する絶縁板24Ａを準備する。
【０００５】次に、図４（Ｂ）に断面図で示すように、
絶縁板24Ａ上面の金属層27Ａをエッチング等により加工
して貫通穴形成用領域Ａの近傍から外周部に向けて延び
る複数の配線導体27を形成する。さらに、絶縁板24Ａの
上面に、中央部に半導体素子収納用の貫通穴25ａを有す
るとともに上面に外部接続用導体28を有する絶縁板25
を、プリプレグから成る接着材26を間に挟んで接着して
配線基板21を得る。
【０００６】さらに、図４（Ｃ）に断面図で示すよう
に、絶縁板24Ａの貫通穴形成用領域Ａを接地用導体29と
成る金属層29Ａとともに、例えば機械的研削法によりく
り貫き半導体素子収納用の貫通穴24ａを形成する。ま
た、配線基板21の上面から下面にかけてドリル加工によ
り貫通孔31を穿設するとともに貫通孔31の内壁に無電解
めっきおよび電解めっき法により貫通導体30を被着形成
し、外部接続用導体28とこれに対応する配線導体27およ
び接地用導体29とをそれぞれ電気的に接続する。
【０００７】さらにまた、図４（Ｄ）に断面図で示すよ
うに、絶縁板24の下面に放熱板23を接着層22を介して接
着することにより、半導体素子収納用パッケージが製作
される。
【０００８】そして、この半導体素子収納用パッケージ
の放熱板の搭載部に半導体素子を搭載固着するとともに
半導体素子の各電極と配線導体とをボンディングワイヤ
を介して電気的に接続し、しかる後、貫通穴内へ樹脂を
ポッティングして樹脂封止を行なうことにより半導体装
置と成る。
【０００９】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージによると、絶縁板24の
中央部を接地用導体29とともに例えば機械的研削法によ
りくり貫ぬいた際に、接地用導体29の内縁にバリが発生
しやすく、このようなバリがあると、半導体素子Ｓを放
熱板23の搭載部23ａに搭載した場合に、半導体素子Ｓの
側面とバリとが接触して電気的な短絡や電気的絶縁性の
低下が発生し、半導体素子Ｓが正常に作動しなくなって
しまうことがあるという問題点を有していた。
【００１０】本発明は、かかる従来技術の問題点に鑑み
案出されたものであり、その目的は、接地用導体の内縁
にバリがなく、放熱板の搭載部に半導体素子を搭載した
場合に電気的な短絡や電気的絶縁性の低下が発生するこ
とがなく、半導体素子を正常に作動させることができる
半導体素子収納用パッケージおよびその製造方法を提供
することにある。
【００１１】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、中央部に半導体素子収納用の貫通穴を
有する絶縁板と、その絶縁板の上面の貫通穴周辺から外
周部に向けて被着された複数の配線導体と、絶縁板の下
面の略全面に被着された接地または電源用導体と、その
接地または電源用導体の下面に貫通穴を塞ぐようにして
電気絶縁性の接着層を介して接着された金属製の放熱板
とを具備して成る半導体素子収納用パッケージであっ
て、接地または電源用導体は、その内縁が貫通穴の開口
よりも0.03〜５ｍｍ外周部側に位置することを特徴とす
るものである。
【００１２】本発明の半導体素子収納用パッケージによ
れば、接地または電源用導体の内縁を絶縁板の貫通穴の
開口よりも0.03〜５ｍｍ外周部側に位置して設けたこと
から、貫通穴を加工する際に接地または電源用導体のバ
リが貫通穴の開口内に露出することはなく、放熱板の搭
載部に半導体素子を搭載した際に、接地または電源用導
体と半導体素子とが接触することが有効に防止され、そ
の結果、電気的な短絡や電気的絶縁性の低下が発生する
ことはなく、半導体素子を正常に作動させることができ
る。
【００１３】また、本発明の半導体素子収納用パッケー
ジの製造方法は、上下全面に金属層が被着され、中央部
に半導体素子収納用の貫通穴が形成される貫通穴形成用
領域を有する絶縁板を準備する工程と、その絶縁板上面
の金属層を加工して貫通穴形成用領域の近傍から外周部
に向けて延びる複数の配線導体を形成するとともに絶縁
板下面の金属層を加工して内縁が貫通穴形成用領域より
も0.03〜５ｍｍ外周部側に位置する開口を有する接地ま
たは電源用導体を形成する工程と、絶縁板の貫通穴形成
用領域に貫通穴を形成する工程と、接地または電源用導
体の下面に貫通穴を塞ぐようにして電気絶縁性の接着層
を介して金属製の放熱板を接着する工程とを含むことを
特徴とするものである。
【００１４】本発明の半導体素子収納用パッケージの製
造方法によれば、接地または電源用導体をその内縁が貫
通穴形成用領域の0.03〜５ｍｍ外周部側に位置するよう
に形成し、その後、絶縁板の貫通穴形成用領域に貫通穴
を形成することから、その形成の際に接地または電源用
導体の内縁側が加工されて、接地または電源用導体のバ
リが貫通穴の開口内に露出することはない。
【００１５】
【発明の実施の形態】次に、本発明の半導体素子収納用
パッケージを添付の図面に基づいて説明する。図１は、
本発明の半導体素子収納用パッケージの実施形態の一例
を示す断面図である。図中、１は配線基板、２は接着
層、３は放熱板、Ｓは半導体素子であり、主に配線基板
１と接着層２と放熱板３とで半導体素子Ｓを気密に収容
する本発明の半導体素子収納用パッケージが構成され
る。なお、本例では、中央部に半導体素子Ｓを収容する
空所を形成するための貫通穴４ａを有するとともに上面
に配線導体７が、下面に接地用導体９が被着された絶縁
板４と、中央部に貫通穴４ａより大きい貫通穴５ａを有
するとともに上面に外部接続用導体８が被着された絶縁
板５とを接着材６を介して接合して配線基板１を形成し
た例を示している。
【００１６】配線基板１を構成する絶縁板４・５は、例
えばガラス−エポキシ樹脂やガラスクロス−ビスマレイ
ミドトリアジン樹脂・ガラスクロス−ポリフェニレンエ
ーテル樹脂・アラミド繊維−エポキシ樹脂等の樹脂材料
から成り、配線導体７や外部接続用導体８・接地用導体
９の支持体として機能する。
【００１７】このような配線基板１は、次に述べる方法
により製作される。
【００１８】まず、絶縁板４・５が例えばガラスクロス
−ビスマレイミドトリアジン樹脂から成る場合であれ
ば、表裏表面の略全面にあらかじめ被着した銅等の金属
箔から成る金属層を有するガラスクロス−ビスマレイミ
ドトリアジン樹脂の板材を準備する。次に、絶縁板４と
成る板材の金属層をエッチングして、上面に、貫通穴４
ａと成る貫通穴形成用領域の近傍から外周部に向けて延
びる複数の配線導体７を、下面に、内縁が貫通穴形成用
領域よりも0.03〜5ｍｍ外周部側に位置する開口を有す
る接地用導体９を形成する。また、絶縁板５と成る板材
に貫通穴５ａをルーター加工機を用いたルータービット
等の機械的研削により加工するとともに、その上面にエ
ッチングにより外部接続用導体８を形成する。しかる
後、絶縁板４と絶縁板５とをプリプレグから成る接着材
６を介して接着し、最後に、貫通穴４ａをルーター加工
機を用いたルータービット等の機械的研削により加工す
ることにより形成される。
【００１９】また、配線基板１には上面から下面にかけ
て穿孔された複数の貫通孔11の内部に貫通導体10が形成
されており、この貫通導体10により外部接続用導体８と
配線導体７や接地用導体９が電気的に接続されている。
【００２０】配線導体７は、搭載される半導体素子Ｓの
各電極を外部電気回路に電気的に接続するための機能を
有し、絶縁板４上面に、貫通穴４ａの開口の内縁近傍か
ら外周側に向けて被着形成されている。また、配線導体
７の貫通穴４ａの開口の内縁近傍には半導体素子Ｓの各
電極がボンディングワイヤ12を介して接合され、外周側
の部位は貫通導体10を介して外部電気回路に接続され
る。
【００２１】このような配線導体７は、例えば、絶縁板
４の上面の略全面にあらかじめ被着させた、例えば銅等
の金属箔から成る金属層をフォトリソグラフィーによっ
て所定の形状にエッチング加工することにより形成され
る。
【００２２】また、外部接続用導体８は、外部電気回路
の配線導体との接続用のパッドとしての機能を有し、絶
縁板５表面に貫通導体10と電気的に接続するように形成
されている。なお、このような外部接続用導体８は、上
記の配線導体７と同様な方法により形成される。
【００２３】配線導体７・外部接続用導体８は、通常、
５〜50μｍ程度の厚みであり、高速の信号を伝達させる
という観点からは５μｍ以上の厚みが好ましく、配線導
体７・外部接続用導体８を形成する際に、フォトリソグ
ラフィーにより高密度な微細導体を寸法精度良く加工す
るためには50μｍ以下の厚みとしておくことが好まし
い。
【００２４】また、その露出する表面にはニッケル・金
等の良導電性で耐食性およびボンディングワイヤ12や導
電性接続部材13との濡れ性が良好な金属をめっき法によ
り、通常であれば１〜10μｍ程度の厚みのニッケルめっ
きおよび0.1〜３μｍ程度の厚みの金めっきが順次施さ
れる。これにより、配線導体７・外部接続用導体８の酸
化腐食を有効に防止することができるとともに、配線導
体７とボンディングワイヤ12との電気的接続および外部
接続用導体８と外部電気回路との電気的接続を良好とな
すことができる。
【００２５】さらに、接地用導体９は、半導体素子Ｓに
接地電位を供給するとともに配線導体７の特性インピー
ダンスを所定の値に調整する機能を有し、絶縁板４の下
面の略全面に、かつその内縁が絶縁板４の貫通穴４ａの
開口よりも0.03〜５ｍｍ外周部側に位置するように形成
されている。このような接地用導体９は、例えば従来周
知のフォトリソグラフィーを採用して、貫通穴４ａの開
口よりも0.03〜5ｍｍ大きく開口したフォトマスクを用
いてドライフィルムレジストから成るエッチングマスク
を形成した後、アンモニア系の塩化第二銅のエッチング
液で１〜２分間エッチングすることにより、内縁が絶縁
板４の貫通穴４ａの開口よりも0.03〜5ｍｍ外周部側に
位置する開口を有するように形成される。また、接地用
導体９は、通常、５〜50μｍ程度の厚みであり、高速の
信号を伝達させるという観点からは５μｍ以上の厚みが
好ましく、接地用導体９を形成する際、フォトリソグラ
フィーにより高密度な微細導体を寸法精度良く加工する
ためには50μｍ以下の厚みとしておくことが好ましい。
【００２６】また、貫通導体10は外部接続用導体８と配
線導体７・接地用導体９とを電気的に接続させる機能を
有し、配線基板１の上面から下面にかけて穿孔された多
数の貫通孔10の内壁に無電解銅めっき等のめっき層を被
着することにより形成される。なお貫通孔10は、絶縁板
４と絶縁板５を接合した後、ドリル加工機のドリルビッ
ト等によって機械的に研削することにより形成される。
【００２７】さらに、配線基板１には、その下面に貫通
穴１ａを塞ぐように放熱板３が接着層２を介して接着さ
れる。放熱板３は、半導体素子Ｓを搭載する搭載部３ａ
を有するとともに、優れた熱放散性により半導体素子Ｓ
が発生する熱を効率良く外部へ放散し、半導体素子Ｓを
正常に作動させる機能を有する。このような放熱板３
は、銅やアルミニウム等の熱伝導性の高い材料から成
り、例えば、放熱板３が銅から成る場合、銅の薄板やイ
ンゴット（塊）を従来周知の打抜きやエッチングによる
加工方法等を採用することにより、絶縁板４の大きさと
と略同じ大きさに形成される。
【００２８】なお、放熱板３の表面にニッケルや金等の
耐食性の良好な金属をめっき法により１〜20μｍの厚み
に被着させておくと、放熱板３の酸化腐食を有効に防止
することができる。さらに、放熱板３と接着層２との接
着力向上のために、放熱板３表面に黒化処理やブラスト
処理を施し、その表面に表面粗さＲａが0.2〜３μｍ程
度の凹凸を形成してもよい。
【００２９】また、接着層２は、配線基板１と放熱板３
とを強固に接着する機能を有し、このような目的のため
に、接合面にボイドが発生せず接着強度が大きく密着性
に優れている、例えば、ガラスクロスにエポキシ樹脂・
シアン酸エステル類等の高分子樹脂を含浸させたものか
ら成っている。このような接着層２は、例えば、ガラス
クロスにエポキシ樹脂等を含浸させたシートを金型等を
用いて絶縁板４と略同一の形状に打ち抜くことにより形
成される。
【００３０】本発明の半導体素子収納用パッケージによ
れば、接地用導体９の内縁を絶縁板４の貫通穴４ａの開
口よりも0.03〜５ｍｍ外周部側に位置して設けることが
重要である。
【００３１】本発明の半導体素子収納用パッケージによ
れば、接地用導体９の内縁を絶縁板４の貫通穴４ａの開
口よりも0.03〜５ｍｍ外周部側に位置して設けたことか
ら、貫通穴４ａを加工する際に接地用導体９のバリが貫
通穴４ａの開口内に露出することはなく、放熱板３の搭
載部３ａに半導体素子Ｓを搭載した際に、接地用導体９
と半導体素子Ｓとが接触することが有効に防止され、そ
の結果、電気的な短絡や電気的絶縁性の低下が発生する
ことはなく、半導体素子Ｓを正常に作動させることがで
きる。
【００３２】なお、接地用導体９の内縁と貫通穴４ａの
開口との距離が0.03ｍｍよりも短いと、貫通穴４ａを加
工した際にバリが発生し易くなり、放熱板３の搭載部３
ａに半導体素子Ｓを搭載した際に、接地用導体９と半導
体素子Ｓとの間の絶縁性の確保が困難となる傾向があ
る。また、接地用導体９の内縁と貫通穴４ａの開口との
距離が５ｍｍよりも長い場合には、十分な接地用導体９
の面積が確保できなくなり、接地用導体９の設計の制約
が大きくなるととともに配線導体７の特性インピーダン
スを所定の値に調整することが困難となる傾向がある。
従って、接地用導体９は、その内縁を絶縁板４の貫通穴
４ａの開口よりも0.03〜５ｍｍ外周部側に位置して設け
ることが好ましい。
【００３３】さらに、接地用導体９の下面には接地用導
体９の内縁側の側面を覆うようにして絶縁層14を形成す
ることが好ましい。接地用導体９の内縁側の側面を絶縁
層14で覆うことよって、配線導体７・外部接続用導体８
をめっきする工程で、接地用導体９に導電性異物や水分
等が付着することはなく、その結果、放熱板３の上面に
半導体素子Ｓを搭載した際に、接地用導体９と半導体素
子Ｓとが接触することがより有効に防止される。
【００３４】このような絶縁層14は、シリカ等の絶縁性
フィラーを含むエポキシ樹脂等の熱硬化性樹脂等から成
り、接地用導体９の内縁側の側面をその厚みが0.01ｍｍ
以上の厚みで覆うとともに接地用導体９上においてその
厚みが0.01〜0.1ｍｍの範囲となるように形成されるこ
とが好しい。接地用導体９の内縁側の側面を覆う絶縁層
14の厚みが0.01ｍｍより薄い、あるいは接地用導体９上
の絶縁層14の厚みが0.01ｍｍより薄いと電気絶縁性の確
保が困難となる傾向があり、また、接地用導体９上の絶
縁層14の厚みが0.1ｍｍよりも厚い場合には、配線基板
１に反りが発生し易くなる傾向がある。従って、絶縁層
14の厚みは、接地用導体９の内縁側で0.01ｍｍ以上、接
地用導体層９上において0.01〜 0.1ｍｍの範囲とするこ
とが好しい。
【００３５】かくして、配線基板１と放熱板３とを接着
層２を介して接着し、貫通孔１ａの開口内の放熱板３の
搭載部３ａに半導体素子Ｓを搭載するとともに、この半
導体素子Ｓの各電極と配線導体７とをボンディングワイ
ヤ12を介して電気的に接続し、しかる後、貫通穴１ａ内
へ樹脂をポッティングして樹脂封止を行なうことにより
半導体装置と成る。
【００３６】なお、必要に応じて配線基板１上に、シリ
カ等の絶縁性フィラーを含む絶縁性の熱硬化性樹脂等を
スクリーン印刷と従来公知のフォトリソグラフィ−によ
りソルダーレジスト用の被覆層15を形成してもよい。こ
のような被覆層15は、例えば外部接続用導体８上に半田
ボール等の導電性接着材13を被着する際の導電性接着材
13の濡れ広がりを制御するダムの作用をする。
【００３７】次に、上述の半導体素子収納用パッケージ
を製造する本発明の製造方法について説明する。
【００３８】まず、図２（Ａ）に断面図で示すように、
上下全面に金属層７Ａ・９Ａが被着され、中央部に半導
体素子収納用の貫通穴４ａが形成される貫通穴形成用領
域Ａを有する絶縁板４Ａを準備する。金属層７Ａ・９Ａ
は、通常、銅・金等の低抵抗材料の金属箔からなり、安
価な点からは銅から成るものが好ましい。
【００３９】次に、図２（Ｂ）に断面図で示すように、
絶縁板４Ａ上面の金属層７Ａをエッチング等により加工
して貫通穴形成用領域Ａの近傍から外周部に向けて延び
る複数の配線導体７を形成するととともに、下面の金属
層９Ａをエッチング等により加工して内縁が貫通穴形成
用領域Ａよりも0.03〜5ｍｍ外周部側に位置する開口を
有する接地用導体９を形成する。ここで、接地用導体９
の形成は、貫通穴形成用領域Ａよりも0.03〜5ｍｍ大き
く開口したフォトマスクを用い、従来周知のフォトリソ
グラフィーを採用して、例えば、エッチングマスクをド
ライフィルムレジストにより形成した後、アンモニア系
の塩化第二銅のエッチング液で１〜２分間エッチングす
ることにより、内縁が貫通穴形成用領域Ａよりも0.03〜
5ｍｍ外周部側に位置する開口を有するように形成され
る。
【００４０】本発明の半導体素子収納用パッケージの製
造方法においては、接地用導体９の内縁を絶縁板４の貫
通穴形成用領域Ａよりも0.03〜５ｍｍ外周部側に位置し
て設けることが重要である。接地用導体９の内縁を絶縁
板４Ａの貫通穴形成用領域Ａよりも0.03〜５ｍｍ外周部
側に位置して設けたことから、後述する貫通穴４ａをル
ーター加工機を用いたルータービット等により機械的に
研削して形成する際に、接地用導体９の内縁のバリの発
生を防止し、開口４ａ内へのバリの露出を防止すること
ができ、放熱板３の上面に半導体素子Ｓを搭載した際
に、接地用導体９と半導体素子Ｓとが接触することが有
効に防止され、その結果、電気的な短絡や電気的絶縁性
の低下が発生することはなく、半導体素子Ｓを正常に作
動させることができる。
【００４１】さらに、絶縁板４Ａの上面には、中央部に
半導体素子収納用の貫通穴５ａを有するとともに上面に
銅等の金属箔から成る外部接続用導体８を有する絶縁板
５を、プリプレグから成る接着材６を間に挟んで接着し
て配線基板１を得る。
【００４２】絶縁板４Ａと絶縁板５の接着は、絶縁板４
Ａと絶縁板５とを間にガラスクロスにビスマレイミドト
リアジン樹脂等の熱硬化性樹脂等を含浸させた接着材６
を挟んで、例えば、積層プレス機を用いて、真空度が４
ｋＰａ以下、温度が180〜200℃の範囲、圧力が２〜４Ｍ
Ｐａの範囲の条件で90〜120分間加圧加熱することによ
り行われる。
【００４３】次に、図２（Ｃ）に断面図で示すように、
絶縁板４Ａの貫通穴形成用領域Ａを、例えばルーター加
工機を用いたルータービット等により機械的に研削して
半導体素子収納用の貫通穴４ａを形成する。
【００４４】なお、接地用導体９の内縁は絶縁板４の貫
通穴４ａの開口Ａよりも0.03〜５ｍｍ外周部側に位置す
るように形成しているため、貫通穴の開口Ａをルーター
加工機を用いたルータービット等により機械的研削によ
り加工する際に、上述したようにバリは発生することは
ない。
【００４５】なお、接地用導体９の内縁と貫通穴４ａの
開口との距離が0.03ｍｍよりも短い場合には、貫通穴４
ａを加工した際にバリが発生して、放熱板３の上面に半
導体素子Ｓを搭載した際に、接地用導体９と半導体素子
Ｓとの間の絶縁性の確保が困難となる傾向がある。ま
た、接地用導体９の内縁と貫通穴４ａの開口との距離が
５ｍｍよりも長い場合には、十分な接地用導体９の面積
が確保できないために、接地用導体９の設計の制約が大
きくなるととともに、配線導体７の特性インピーダンス
を所定の値に調整することが困難となる傾向がある。従
って、接地用導体９は、その内縁を絶縁板４の貫通穴４
ａの開口よりも0.03〜５ｍｍ外周部側に位置して設ける
ことが好ましい。
【００４６】また、この例で、貫通穴４ａを絶縁板４Ａ
と絶縁板５との接着の後に研削しているのは、両者を接
着材６を介して接着する際のソリの発生を防止するため
であり、絶縁板４・絶縁板５の厚みが十分厚い等ソリの
発生が無い場合は、貫通穴４ａをあらかじめ研削してお
いてもよい。
【００４７】また、配線基板１の上面から下面にかけて
従来周知のドリル加工により貫通孔11を穿設するととも
に貫通孔11の内壁に無電解めっきおよび電解めっき法に
より貫通導体10を被着形成し、外部接続用導体８とこれ
に対応する配線導体７および接地用導体９とをそれぞれ
電気的に接続する。このような貫通導体10は、例えば、
塩化銅系の無電解めっき液を用いて貫通孔11内壁を10〜
60分間めっきすることによって0.2〜３μｍ程度の銅め
っき金属層を形成し、その後、その上に硫酸銅系の電解
銅めっき液を用いて20〜60分間めっきを行い、20〜50μ
ｍ程度の銅めっき金属層を形成することによって形成さ
れる。
【００４８】さらに、図２（Ｄ）に示すように、接地用
導体９の下面に貫通穴４ａを塞ぐようにして電気絶縁性
の接着層２を介して金属製の放熱板３を接着する。この
ような接着は、配線基板１と放熱板３とを間にガラスク
ロスにエポキシ樹脂等を含浸させた接着層２を挟んで積
層し、圧力が0.3〜0.5ＭＰａで、温度が150〜200℃のの
条件で60〜120分間加熱硬化することにより行なわれ
る。また、放熱板３は、銅やアルミニウム等の熱伝導性
の高い材料から成り、例えば、放熱板３が銅から成る場
合、銅の薄板やインゴット（塊）を従来周知の打抜きや
エッチングによる加工方法等を採用することにより、絶
縁板４の大きさとと略同じ大きさに形成される。
【００４９】また、本発明の製造方法においては、接地
用導体９の下面に接地用導体９の内縁側の側面を覆うよ
うにして絶縁層14を形成することが好ましい。接地用導
体９の内縁側の側面を絶縁層14で覆うことよって、配線
導体７・外部接続用導体８をめっきする際に、接地用導
体９に導電性異物や水分等が付着することはなく、その
結果、放熱板３の上面に半導体素子Ｓを搭載した際に、
接地用導体９と半導体素子Ｓとが接触することが有効に
防止される。このような絶縁層14は、配線基板１と放熱
板３とを接着する前に、例えば、シリカ等のフィラーを
含む絶縁性のエポキシ樹脂等の熱硬化性樹脂を配線基板
１の下面に接地用導体９を間に挟んで、従来周知のスク
リーン印刷法を採用して所定のパターンに印刷塗布し、
130〜180℃の温度で約１時間加熱することによって形成
することができる。
【００５０】また、絶縁層14は、接地用導体９の内縁側
の側面をその厚みが0.01ｍｍ以上の厚みで覆うととも
に、接地用導体９上においてその厚みが0.01〜0.1ｍｍ
の範囲となるように形成されることが好しい。接地用導
体９の内縁側の側面を覆う絶縁層14の厚みが0.01ｍｍよ
り薄い、あるいは接地用導体９上の絶縁層14の厚みが0.
01ｍｍより薄いと電気絶縁性の確保が困難となる傾向が
あり、また、接地用導体９上の絶縁層14の厚みが0.1ｍ
ｍよりも厚い場合には、配線基板１の反りが大きくなる
傾向がある。従って、接地用導体９の内縁側の側面を絶
縁層14で0.01ｍｍ以上の厚みで覆い、かつ、その厚みは
接地用導体層３上において0.01〜0.1ｍｍとなるように
形成することが好しい。
【００５１】かくして、接地用導体９の下面に貫通穴１
ａを塞ぐようにして電気絶縁性の接着層２を介して金属
製の放熱板３を接着することにより、本発明による半導
体素子収納用パッケージが製作される。
【００５２】なお、必要に応じて配線基板上１に、シリ
カ等のフィラーを含む絶縁性の熱硬化性樹脂等をスクリ
ーン印刷と従来周知のフォトリソグラフィ−により所望
の被覆層15を形成してもよい。このような被覆層15は、
例えば、シリカ等のフィラーと電気絶縁性のエポキシ樹
脂等を含む光硬化性または熱硬化性樹脂等を従来周知の
スクリーン印刷法とフォトリソグラフィーを採用して印
刷塗布後、所定のパターンに形成し、さらに130〜180℃
で約１時間加熱することによって形成すればよい。被覆
層15は、外部接続用導体８上に半田ボール等の導電性接
着材を搭載した際の導電性接着材の濡れ広がりを制御す
るダムの作用をする。
【００５３】なお、本発明の実施例は上述の実施例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。例えば、本例では、
２層の絶縁板を積層した配線基板を用いた例を示した
が、１層の絶縁板の上面に配線導体と外部接続用導体と
を一体的に形成するとともに下面に接地用導体または電
源用導体を形成して成る配線基板や、３層以上の絶縁板
を積層して成る配線基板を用いたものであってもよい。
また、上述の貫通穴４ａ・５ａを、金型を用いてパンチ
ングにより、あるいは、レーザを用いて形成してもよ
い。さらに、貫通孔11の加工をレーザを用いて行っても
よい。またさらに、配線導体７および接地用導体９の形
成を絶縁板４・５とを接着層６を介して接着した後に行
うことも可能である。
【００５４】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、接地または電源用導体の内縁を絶縁板の貫通穴
の開口よりも0.03〜５ｍｍ外周部側に位置して設けたこ
とから、貫通穴を加工する際に接地または電源用導体の
バリが貫通穴の開口内に露出することはなく、放熱板の
搭載部に半導体素子を搭載した際に、接地または電源用
導体と半導体素子とが接触することが有効に防止され、
その結果、電気的な短絡や電気的絶縁性の低下が発生す
ることはなく、半導体素子を正常に作動させることがで
きる。
【００５５】本発明の半導体素子収納用パッケージの製
造方法によれば、接地または電源用導体をその内縁が貫
通穴形成用領域の0.03〜５ｍｍ外周部側に位置するよう
に形成し、その後、絶縁板の貫通穴形成用領域に貫通穴
を形成することから、その形成の際に接地または電源用
導体の内縁側が加工されて、接地または電源用導体のバ
リが貫通穴の開口内に露出することはない。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの実施の
形態の一例を示す断面図である。
【図２】（Ａ）〜（Ｄ）は、図１に示す半導体素子収納
用パッケージの製造方法を説明するための断面図であ
る。
【図３】従来の半導体素子収納用パッケージの実施例を
示す断面である。
【図４】（Ａ）〜（Ｄ）は、図３に示す従来の半導体素
子収納用パッケージの製造方法を説明するための断面図
である。
【符号の説明】
１・・・・・・・配線基板 1a・・・・・・・貫通穴 ２・・・・・・・接着層 ３・・・・・・・放熱板 4a、5a・・・・・貫通穴 ４、５・・・・・絶縁板 ７・・・・・・・配線導体 ９・・・・・・・接地または電源用導体 14・・・・・・・絶縁層 Ａ・・・・・・・貫通穴形成用領域 Ｓ・・・・・・・半導体素子

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 中央部に半導体素子収納用の貫通穴を有
    する絶縁板と、該絶縁板の上面の前記貫通穴周辺から外
    周部に向けて被着された複数の配線導体と、前記絶縁板
    の下面の略全面に被着された接地または電源用導体と、
    該接地または電源用導体の下面に前記貫通穴を塞ぐよう
    にして電気絶縁性の接着層を介して接着された金属製の
    放熱板とを具備して成る半導体素子収納用パッケージで
    あって、前記接地または電源用導体は、その内縁が前記
    貫通穴の開口よりも０．０３〜５ｍｍ外周部側に位置す
    ることを特徴とする半導体素子収納用パッケージ。
  2. 【請求項２】 前記接地または電源用導体の内縁側の側
    面が絶縁層で被覆されていることを特徴とする請求項１
    記載の半導体素子収納用パッケージ。
  3. 【請求項３】 上下全面に金属層が被着され、中央部に
    半導体素子収納用の貫通穴が形成される貫通穴形成用領
    域を有する絶縁板を準備する工程と、該絶縁板上面の前
    記金属層を加工して前記貫通穴形成用領域の近傍から外
    周部に向けて延びる複数の配線導体を形成するとともに
    前記絶縁板下面の前記金属層を加工して内縁が前記貫通
    穴形成用領域よりも０．０３〜５ｍｍ外周部側に位置す
    る開口を有する接地または電源用導体を形成する工程
    と、前記絶縁板の前記貫通穴形成用領域に前記貫通穴を
    形成する工程と、前記接地または電源用導体の下面に前
    記貫通穴を塞ぐようにして電気絶縁性の接着層を介して
    金属製の放熱板を接着する工程とを含むことを特徴とす
    る半導体素子収納用パッケージの製造方法。
  4. 【請求項４】 前記絶縁板の下面の前記金属層を加工し
    て前記接地または電源用導体を形成した後、該接地また
    は電源用導体の内縁側の側面を絶縁層で被覆する工程を
    含むことを特徴とする請求項３記載の半導体素子収納用
    パッケージの製造方法。
JP2000266081A 2000-09-01 2000-09-01 半導体素子収納用パッケージおよびその製造方法 Pending JP2002076170A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000266081A JP2002076170A (ja) 2000-09-01 2000-09-01 半導体素子収納用パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000266081A JP2002076170A (ja) 2000-09-01 2000-09-01 半導体素子収納用パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2002076170A true JP2002076170A (ja) 2002-03-15

Family

ID=18753235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000266081A Pending JP2002076170A (ja) 2000-09-01 2000-09-01 半導体素子収納用パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2002076170A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226135A (ja) * 2003-01-29 2010-10-07 Interplex Qlp Inc 半導体ダイ装着用フランジ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226135A (ja) * 2003-01-29 2010-10-07 Interplex Qlp Inc 半導体ダイ装着用フランジ

Similar Documents

Publication Publication Date Title
US6107683A (en) Sequentially built integrated circuit package
US8222747B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
JP2001210761A (ja) 半導体装置及びその製造方法
US20050221537A1 (en) Plastic packaging with high heat dissipation and method for the same
JP2011124555A (ja) プリント配線板及びプリント配線板の製造方法
JP2000332160A (ja) キャビティダウン型半導体パッケージ
JP3946659B2 (ja) 高放熱型プラスチックパッケージ及びその製造方法
JP2000261147A (ja) 多層配線基板及びその製造方法
JP2002076170A (ja) 半導体素子収納用パッケージおよびその製造方法
JP4574035B2 (ja) 半導体素子収納用パッケージの製造方法
JP3872395B2 (ja) 半導体素子収納用パッケージの製造方法
JP5370883B2 (ja) 配線基板
JP2002217327A (ja) 半導体素子収納用パッケージおよびその製造方法
JP3854131B2 (ja) 放熱板付き配線基板
JP2003338579A (ja) 放熱板付き配線基板
JP2002217328A (ja) 半導体素子収納用パッケージ
JP4089384B2 (ja) 配線板の製造方法
JP3684517B2 (ja) 半導体装置
JP2001177022A (ja) 熱伝導基板とその製造方法
JP4080357B2 (ja) 高放熱型プラスチックパッケージの製造方法
JP2004095757A (ja) 金属板積層配線基板及びその製造方法
JP2003282771A (ja) 放熱板付き配線基板
JP2001244381A (ja) 半導体チップ搭載用基板、半導体装置、およびその製造方法
JP2001102480A (ja) 半導体パッケージ及びその製造方法
JP4364231B2 (ja) 高放熱型プラスチックパッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050419