JP2936987B2 - 半導体装置とその製造方法並びに半導体素子搭載用金属支持板及び放熱板 - Google Patents

半導体装置とその製造方法並びに半導体素子搭載用金属支持板及び放熱板

Info

Publication number
JP2936987B2
JP2936987B2 JP33490893A JP33490893A JP2936987B2 JP 2936987 B2 JP2936987 B2 JP 2936987B2 JP 33490893 A JP33490893 A JP 33490893A JP 33490893 A JP33490893 A JP 33490893A JP 2936987 B2 JP2936987 B2 JP 2936987B2
Authority
JP
Japan
Prior art keywords
metal
plate
room temperature
semiconductor device
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33490893A
Other languages
English (en)
Other versions
JPH07201895A (ja
Inventor
馬場　　昇
久宣 岡村
征彦 坂本
秋山　　浩
隆一 斉藤
義彦 小池
誠 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP33490893A priority Critical patent/JP2936987B2/ja
Priority to EP19940309433 priority patent/EP0661748A1/en
Priority to US08/363,245 priority patent/US5621243A/en
Publication of JPH07201895A publication Critical patent/JPH07201895A/ja
Application granted granted Critical
Publication of JP2936987B2 publication Critical patent/JP2936987B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
にＩＧＢＴ(Insulated Gate Bipolar Transistor)等の
パワー半導体素子を複数個並べてモジュール化した半導
体装置に関する。
【０００２】
【従来の技術】近年、電力制御装置として高速でスイッ
チングを行い、電力を制御するＰＷＭ（Pulse Width Mo
duration）制御が主流になってきている。この制御素子
としては、バイポーラトランジスター，ＦＥＴ(Field E
ffect Transisitor)，ＩＧＢＴ素子などが使用されてい
るが、中でもＩＧＢＴ素子はその効率の高さによりエレ
ベータ，車両，工作機械，無停電電源などの産業用、更
にはエアコン，電子レンジなどの民生用の装置に広く使
われるようになってきている。
【０００３】これら電力制御素子は、より高速化，高出
力化のニーズに伴いより高い電圧，電流を制御する必要
から、半導体素子の発熱がますます増加する傾向にあ
る。このため、半導体素子からの発生熱を効率良く放散
することが重要となってきている。これら半導体装置の
構造としては、金属支持板上に半田等のろう材を用いて
順次絶縁板，金属放熱板，熱応力緩和材，半導体素子を
接合した構造が知られている。熱応力緩和材は半導体素
子であるＳｉの熱膨張係数、約４.５×１０-6／℃と金
属放熱板であるＣｕの熱膨張係数１７×１０-6／℃の差
によって生ずる熱応力により半導体素子が割れることを
防止するために用いられる。金属放熱板は放熱性向上の
ため熱伝導率の大きい材料でかつ半導体素子の電極とも
なるため電気伝導性も良い材料である必要から一般的に
Ｃｕが用いられる。絶縁板は金属支持板と電気的絶縁性
を得るため必要であるが、この基板としてはＡｌ2Ｏ3セ
ラミックスが耐電圧，固有抵抗の電気的特性や機械的強
度、更にはコスト面でもっとも一般的に用いられてい
る。金属支持板は放熱性にも寄与するため熱伝導率の大
きい材料である必要からＣｕが用いられている。上記構
造の電力制御装置は運転，停止を繰り返すことにより、
発熱，冷却サイクルが繰り返される。そのため熱膨張差
による熱応力が金属放熱板，金属支持板と絶縁板を接合
しているろう材にかかり、割れや空隙が生ずる。この問
題の解決のため、特開平5−136286 号では図４に示すよ
うに放熱板３と絶縁板２との中間の熱膨張率を持つ金属
による網状体１８を挿入することにより、均一厚さの半
田層を設けて半田層を強化し、上記熱応力による割れや
空隙部の発生を防止している。また、特開平4−287952
号では図５に示すように絶縁板と金属放熱板との接合部
にそれぞれＭｏ等の熱応力緩和材２０，２３を設けるこ
とにより、上記熱応力による割れや空隙部の発生を防止
している。
【０００４】
【発明が解決しようとする課題】しかし、上記金属によ
る網状体を挿入することにより、均一厚さの半田層を設
けて半田層を強化する方法では、上記問題はかなり解決
されるものの、実機に応用した場合まだ割れの発生が認
められ、十分な解決策となっていない。また、絶縁板と
金属放熱板との接合部にそれぞれＭｏ等の熱応力緩和材
を設ける方法では、接合部材の数の増加による、コスト
高，接合面の増加による不良発生率の増加が生じ、実用
的な解決策とはなっていなかった。本発明の目的は、上
記接合部における熱応力による割れや空隙部の発生の問
題を解決し、電力制御用の半導体装置の装置寿命が長
く、従って高信頼性をもつ半導体装置とその製造方法並
びに半導体素子搭載用金属支持板及び放熱板を提供する
ことにある。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために金属支持板上に順次絶縁基板，金属放熱
板、及び前記金属放熱板に複数個の熱応力緩和材が搭載
され、該熱応力緩和材の上に半導体素子が搭載されてい
る半導体装置において、前記金属放熱板は、その高温で
の硬度が室温での硬度の１／２となる軟化温度が、前記
絶縁基板，金属放熱板，熱応力緩和材，半導体素子の接
合温度の内、最も高い接合温度以上であるＣｕ基合金を
前記半導体装置に用いた。
【０００６】また、本発明は、前記構成の半導体装置に
おいて、前記金属支持板は、その高温での硬度が、室温
での硬度の１／２となる軟化温度が、前記金属放熱板と
の接合温度以上であり、かつ室温における熱伝導率が３
２０Ｊ／sec・ｍ・Ｋ以上または室温における電気伝導率
（ＩＡＣＳ）が５０％以上であるＣｕ基合金であること
を特徴とする半導体装置である。
【０００７】また、本発明は、前記構成の半導体装置に
おいて、前記金属放熱板は、その高温での硬度が、室温
での硬度の１／２となる軟化温度が、前記熱応力緩和材
との接合温度以上であり、かつ室温における熱伝導率が
３２０Ｊ／sec・ｍ・Ｋ以上または室温における電気伝導
率（ＩＡＣＳ）が５０％以上であるＣｕ基合金であるこ
とを特徴とする半導体装置である。
【０００８】本発明は、前記構成の半導体装置におい
て、前記金属放熱板または前記金属支持板の少なくとも
一方の部材は、室温における熱伝導率が３２０Ｊ／sec・
ｍ・Ｋ以上または室温における電気伝導率（ＩＡＣＳ）
が５０％以上及び室温での弾性率が１３０ＧＰａ以上で
あるＣｕ基合金からなることを特徴とする半導体装置で
ある。
【０００９】本発明は、前記構成の半導体装置におい
て、前記金属放熱板または前記金属支持板の少なくとも
一方の部材は、その高温での硬度が室温での硬度の１／
２となる軟化温度が、前記絶縁基板，金属放熱板，熱応
力緩和材，半導体素子の接合温度の内、最も高い接合温
度以上であり、かつ室温における熱伝導率が３２０Ｊ／
sec・ｍ・Ｋ以上または室温における電気伝導率（ＩＡＣ
Ｓ）が５０％以上及び室温での弾性率が１３０ＧＰａ以
上である金属材料であることを特徴とする半導体装置で
ある。
【００１０】本発明は、前記構成の半導体装置におい
て、前記金属放熱板または前記金属支持板の少なくとも
一方の部材は、Ｃｒ，Ｚｒ，Ｔｉ，Ｂｅ，Ｓｎ，Ａｇ，
Ｃｄのうちの１種以上を含有するＣｕ基合金からなり、
該Ｃｕ基合金の高温での硬度が、室温での硬度の１／２
となる軟化温度が３５０℃以上であり、かつ室温におけ
る熱伝導率が３２０Ｊ／sec・ｍ・Ｋ以上または室温にお
ける電気伝導率（IACS）が５０％以上であることを特徴
とする半導体装置である。
【００１１】本発明は、前記構成の半導体装置におい
て、前記金属放熱板または前記金属支持板の少なくとも
一方の部材は、Ｃｕと該Ｃｕに対し固溶限以上の他の金
属元素を含有するＣｕ基合金からなり、該合金は時効硬
化処理が施され、該Ｃｕ基合金の高温での硬度が、室温
での硬度の１／２となる軟化温度が３５０℃以上であ
り、かつ室温における熱伝導率が３２０Ｊ／sec・ｍ・Ｋ
以上または室温における電気伝導率（ＩＡＣＳ）が５０
％以上であることを特徴とする半導体装置である。本発
明は、前記構成の半導体装置において、前記金属放熱板
または前記金属支持板の少なくとも一方の部材は、Ｃｕ
が重量比で９８.７％ 以上であり残部がＣｒ，Ｚｒ，Ａ
ｇ，Ｓｎから選ばれた１種以上の元素が含まれているＣ
ｕ基合金からなり、該Ｃｕ基合金の高温での硬度が室温
での硬度の１／２となる軟化温度が３５０℃以上である
ことを特徴とする半導体装置である。
【００１２】本発明は、前記構成の半導体装置におい
て、前記金属放熱板または前記金属支持板の少なくとも
一方の部材は、Ｃｕが重量比で９８.７％ 以上であり残
部がＣｒ，Ｚｒ，Ａｇ，Ｓｎから選ばれた１種以上の元
素が含まれているＣｕ基合金からなり、該Ｃｕ合金の室
温における熱伝導率が３２０Ｊ／sec・ｍ・Ｋ以上または
室温における電気伝導率（ＩＡＣＳ）が５０％以上であ
ることを特徴とする半導体装置である。
【００１３】本発明は、金属支持板の上下面にＣｕ箔の
電極をもつ絶縁基板，複数個の半導体素子が搭載されて
いる半導体装置において、前記金属支持板の部材は、そ
の高温での硬度が室温での硬度の１／２となる軟化温度
が前記金属支持板の接合温度以上であり、かつ室温にお
ける熱伝導率が３２０Ｊ／sec・ｍ・Ｋ以上または室温に
おける電気伝導率（ＩＡＣＳ）が５０％以上であること
を特徴とする半導体装置である。
【００１４】本発明は、金属支持板の上下面にＣｕ箔の
電極をもつ絶縁基板、複数個の半導体素子が搭載されて
いる半導体装置において、前記金属支持板の部材は、Ｃ
ｕが重量比で９８.７％ 以上であり残部がＣｒ，Ｚｒ，
Ａｇ，Ｓｎから選ばれた１種以上の元素がそれぞれ単独
または合計で１.１％ 以内の範囲で含まれているＣｕ基
合金からなり、該合金の室温における熱伝導率が３２０
Ｊ／sec・ｍ・Ｋ以上または室温における電気伝導率（Ｉ
ＡＣＳ）が５０％以上であることを特徴とする半導体装
置である。
【００１５】本発明は、金属支持板上に順次絶縁基板，
金属放熱板、及び前記金属放熱板に複数個の熱応力緩和
材とそれと同数の半導体素子が搭載されている半導体装
置において、前記金属放熱板または前記金属支持板の少
なくとも一方の部材の高温での硬度が、室温での硬度の
１／２以下となる温度を軟化温度と定義し、その軟化温
度は３５０℃以上であり、かつ室温における熱伝導率が
３２０Ｊ／sec・ｍ・Ｋ以上または室温における電気伝導
率（ＩＡＣＳ）が５０％以上であるＣｕ基合金を用い、
更に前記絶縁板と金属放熱板又は金属支持板との接合層
には、熱膨張率が各部材の中間の値を有する網または網
状のシートを配置して構成されるものである。
【００１６】本発明は、上記に記載の半導体素子と金属
放熱板の間の熱応力緩和材はＭｏ，Ｗ，Ｔａあるいはそ
の合金から選ばれるものであってもよい。
【００１７】本発明は、上記に記載の絶縁基板はＡｌ2
Ｏ3，ＡｌＮ，ＳｉＣから選ばれたことを特徴とする半
導体装置である。
【００１８】本発明は、金属支持板上に順次絶縁基板，
金属放熱板、及び前記金属放熱板に複数個の熱応力緩和
材とそれと同数の半導体素子が搭載されている半導体装
置の製造方法において、前記金属放熱板上に複数個の前
記熱応力緩和材を接合した後、前記熱応力緩和材の各々
に前記半導体素子を接合し、次いで前記金属放熱板に前
記絶縁基板及び金属支持板を同時に接合することを特徴
とする半導体装置の製造方法である。
【００１９】本発明は、金属支持板上に順次絶縁基板，
金属放熱板、及び前記金属放熱板に複数個の熱応力緩和
材とそれと同数の半導体素子が搭載されている半導体装
置の製造方法において、接合に使用するろう材を接合順
序に従い、融点が低いろう材を用いることを特徴とする
半導体装置の製造方法である。
【００２０】本発明は、上記に記載の金属支持板，金属
放熱板を用い、ろう材を用いて順次絶縁基板，金属放熱
板，熱応力緩和材及び半導体素子を接合した半導体装置
において、前記半導体素子と熱応力緩和材及び金属放熱
板の接合体を作製した際、該金属放熱板のそりを機械加
工により切削して該金属放熱板の平坦化したものを、前
記絶縁基板、前記金属支持板と接合することを特徴とす
る半導体装置である。本発明は、上記に記載の金属支持
板，金属放熱板を用い、ろう材を用いて順次絶縁基板，
金属放熱板，熱応力緩和材及び半導体素子を接合した半
導体装置において、前記金属放熱板は前記熱応力緩和材
側あるいは前記絶縁基板側の少なくともいずれか一方の
面に溝を形成したことを特徴とする半導体装置である。
【００２１】本発明は、上記に記載の金属支持板，金属
放熱板を用い、ろう材を用いて順次絶縁基板，金属放熱
板，熱応力緩和材及び半導体素子を接合した半導体装置
において、前記熱放熱板の端部にテーパーを設けること
を特徴とする半導体装置である。
【００２２】本発明は、上記の構造を備えた半導体装置
におけるＩＧＢＴ（Insulated GateBipolar Transisto
r），ダイオード，サイリスタ等の半導体素子を用いる
ことを特徴とする半導体装置である。
【００２３】本発明は、上記半導体装置を用いることを
特徴とする電力制御装置である。
【００２４】本発明は、上記電力制御装置を搭載するこ
とを特徴とする車両，エレベータ制御装置，工作機械で
ある。
【００２５】本発明は、半導体素子搭載用の金属支持板
において、金属支持板は、その高温での硬度が室温での
硬度の１／２となる軟化温度が３５０℃以上であり、か
つ室温における熱伝導率が３２０Ｊ／sec・ｍ・Ｋ以上ま
たは室温における電気伝導率（ＩＡＣＳ）が５０％以上
であるＣｕ基合金からなることを特徴とする半導体素子
搭載用の金属支持板である。
【００２６】本発明は、半導体素子搭載用の金属放熱板
において、金属放熱板は、その高温での硬度が室温での
硬度の１／２となる軟化温度が３５０℃以上であり、か
つ室温における熱伝導率が３２０Ｊ／sec・ｍ・Ｋ以上ま
たは室温における電気伝導率（ＩＡＣＳ）が５０％以上
であるＣｕ基合金からなることを特徴とする半導体素子
搭載用の金属放熱板である。
【００２７】本発明は、半導体素子搭載用の金属支持板
の製造方法において、Ｃｒ，Ｚｒ，Ｔｉ，Ｂｅ，Ｓｎ，
Ａｇ，Ｃｄのうちの１種以上を少量含有するＣｕ基合金
を溶体化処理後、時効処理することを特徴とする半導体
素子搭載用の金属支持板の製造方法である。
【００２８】
【作用】金属支持板上に順次絶縁基板，金属放熱板，複
数個の熱応力緩和材及び前記熱応力緩和材と同数の半導
体素子を搭載する場合、近年の電力制御装置の大容量化
に伴い、半導体素子の個数が増加し、部品も大型化し、
金属支持板の大きさは９０mm角以上、金属放熱板の大き
さは４５mm角以上となっているため、これらを一度に積
層して接合することが構造的に難しくなってきている。
何故なら、各部材の接合層の強度を確保するため、接合
層の厚さを一定以上に制御する必要があるからである。
接合層の厚さが均一でないと、接合層の薄い部分から、
割れ，空隙部が発生する。このため、各部材の間の接合
は階層的に行い治具に各基板をセットして、ろう層の厚
さを制御するなどの方法を採用している。従って、上記
半導体装置はまず、もっとも高い温度で溶融するろう材
（３４０℃で接合するＡｕ−Ｓｎ半田または８１０℃で
接合する７２重量％Ａｇ−Ｃｕろう）を用いてＭｏ等の
熱応力緩和材を金属放熱板に接合し、次に２７０℃で溶
融するろう材（Ｓｎ−Ｓｂ半田）で半導体素子と熱応力
緩和材を接合，最後に半導体素子，熱応力緩和材を接合
した金属放熱板と絶縁板，金属支持板を最も融点の低い
ろう材（240℃前後で接合するＰｂ−Ｓｎ半田）で接合
する工程をとらざるを得なくなった。従来の低い融点の
ろう材（Ｐｂ−Ｓｎ半田）のみを用いて一体接合した場
合、材料の高温での硬度が、室温での硬度の１／２とな
る温度を軟化温度と定義したとき、その軟化温度が２０
０℃〜３００℃程度である純Ｃｕを用いても、接合温度
が２５０℃以下であるため、反りはそれほど問題になら
なかった。しかし、上記のように高い融点のろう材を用
いる場合、接合時の金属放熱板に発生する熱応力による
歪が大きく、冷却後の金属放熱板は大きくそってしま
う。接合温度が純Ｃｕの軟化点より高く接合時に材料が
軟化してしまうため、材料の硬度，剛性が低下し、その
結果反り量が大きくなるからである。本発明は、この問
題に着目し、軟化温度が接合温度以上であるＣｕ基合金
を金属放熱板または金属支持板に用いることによって材
料の軟化による硬度，剛性の低下をふせぎ，反り量を小
さくすることができた。
【００２９】図６に各種Ｃｕ合金の、試験温度とその温
度での材料硬度の関係を示す。高温での硬度の測定は、
通常、毎分数１０℃程度の昇温速度で目的の温度まで昇
温し、測定試料の温度が均一になるまで５分間程度保持
した後、測定を行う。純Ｃｕでは２８０℃程度で材料の
硬度が室温での硬度約１１０ＨVの１／２の約５５ＨVと
なっている。図６から読みとった各Ｃｕ合金の軟化温度
を表１に示す。
【００３０】
【表１】
【００３１】図６中に示されていない金属も同様の方法
によって軟化温度を決定することができる。軟化温度
は、材料の純度や熱処理の方法により多少変化する。例
えば、純度９９.９６％ 以上の純Ｃｕでは軟化点２００
℃，リン０.０１５〜０.０４０重量％が含有した純度９
９.９０％ 以上のリン脱酸Ｃｕは軟化点３２０℃であ
る。本発明の半導体基板の接合温度の最高は３４０℃で
あるので、上記半導体装置に用いる金属放熱板または金
属支持板は、軟化温度が３４０℃以上であるＣｕ合金で
あることが望ましい。図６でいえばＣｕ−Ａｇ，Ｃｕ−
Ｃｄ，Ｃｕ−Ｚｒ，Ｃｕ−Ｃｒ，Ｃｕ−Ｚｒ−Ｃｒが良
い。その中でも軟化温度の高いＣｕ−Ｚｒ，Ｃｕ−Ｚｒ
−Ｃｒが最も好ましい。しかし、軟化温度が高いだけで
は金属放熱板または金属支持板には適用できない。金属
放熱板，金属支持板は半導体素子に発生する熱の放散性
が重要である。熱の放散性の指標となる熱伝導率は３２
０Ｊ／sec・ｍ・Ｋ以上であることが必要である。熱伝導
率の小さい材料を用いると使用中に半導体素子の温度が
上昇し電気的特性が劣化したり、熱応力が大きくなって
半導体素子が割れるなどの問題も起こる。熱伝導率はで
きるだけ大きい方が良いが、実験の結果３２０Ｊ／sec・
ｍ・Ｋ以上の熱伝導率をもっていれば実用には問題無
い。また、金属放熱板は電極としての作用も果たすた
め、電気伝導率も、できるだけ大きい方が良い。電気抵
抗が大きいと、発熱という形で電気エネルギーの損失と
なり、また、その発熱により半導体素子の温度上昇をも
たらす。純Ｃｕの電気伝導率を１００とした電気伝導率
の表示法であるＩＡＣＳでは、５０％以上が必要である
ことが実験からわかった。金属の場合、熱伝導率，電気
伝導率は、伝達媒体がどちらも同じ電子であるため、熱
伝導率の大きいものは、電気伝導率も大きい。従って、
熱伝導率３２０Ｊ／sec・ｍ・Ｋ以上、または電気伝導率
（ＩＡＣＳ）が５０％以上のどちらかの条件を満たし、
更に軟化温度が接合温度以上であるＣｕ合金であればよ
い。熱伝導率，電気伝導率の低下を防ぐためには、合金
元素の添加量は一定量以下である必要がある。なお、金
属材料においては、本発明の軟化温度に類似の焼鈍（や
きなまし）温度というものも存在する。これは、ある温
度で一定時間熱処理した後の、室温での材料硬度が急激
に低下する熱処理温度のことであり、本発明の軟化温度
とは異なる。焼鈍温度は発明者等の実験によると軟化温
度より１００℃程度高い温度となる。
【００３２】また、上記半導体装置に用いる金属放熱板
または金属支持板はＣｕ合金でなくとも、軟化温度が接
合温度以上であって、熱伝導率３２０Ｊ／sec・ｍ・Ｋ以
上、または電気伝導率（ＩＡＣＳ）が５０％以上のどち
らかの条件を満たし更に、弾性率が１３０ＧＰａ以上で
あればよい。弾性率が小さいものは軟化温度が接合温度
以上であっても、接合時の反り量が大きいため、適さな
い。放熱性，熱伝導率の条件はＣｕ合金の場合と同じで
ある。
【００３３】本発明の金属放熱板または金属支持板材料
は、高温での硬度が室温での硬度の１／２となる軟化温
度が３５０℃以上である範囲で、主成分がＣｕよりな
り、さらにＣｒ，Ｚｒ，Ｔｉ，Ｂｅ，Ｓｎ，Ａｇ，Ｃｄ
の少なくとも１種以上が含有され、熱伝導率３２０Ｊ／
sec・ｍ・Ｋ以上、または電気伝導率（ＩＡＣＳ）が５０
％以上のどちらかの条件を満たしていればよい。本発明
の半導体基板の接合温度の最高は３４０℃であるので軟
化温度は温度制御の精度を見込んで３５０℃以上の条件
とした。これらの材料は、必要に応じて熱処理を施した
材料が望ましい。熱処理としてはＣｒ，Ｚｒ，Ｔｉ，Ｂ
ｅ，Ｓｎ，Ａｇ，Ｃｄ元素をＣｕ母相内に均一に固溶さ
せる溶体化処理とそれに引き続き、前記元素を母相内に
均一析出させる時効処理からなる。溶体化処理温度はＣ
ｕの融点より５０℃程度低い温度で１時間以上保持する
ことにより行い、時効処理は５００℃程度の温度で数時
間行う。この熱処理を行うことで、強度の向上さらには
電気伝導率の向上が得られる。Ｃｒ，Ｚｒ，Ｔｉ，Ｂ
ｅ，Ｓｎ，Ａｇ，Ｃｄ元素はＣｕ中に析出して、軟化温
度を向上させる働きがあるため、３５０℃以上の軟化温
度をもつＣｕ合金が得られる。また、これらの添加元素
は、熱伝導率３２０Ｊ／sec・ｍ・Ｋ以上、または電気伝
導率（ＩＡＣＳ）が５０％以上の条件を満たすため、添
加量を少なく抑える必要がある。添加量が増えると、熱
伝導率，電気伝導度が指数関数的に低下するからであ
る。
【００３４】また、本発明の金属放熱板または金属支持
板材料は、高温での硬度が室温での硬度の１／２となる
軟化温度が３５０℃以上である範囲で、主成分がＣｕよ
りなり、さらにＣｕと該Ｃｕに対し固溶限以上の他の金
属元素を含有するＣｕ基合金からなり、該合金は時効硬
化処理が施され、かつ熱伝導率３２０Ｊ／sec・ｍ・Ｋ以
上、または電気伝導率（ＩＡＣＳ）が５０％以上のもの
が好適である。添加する合金元素は、前述の溶体化処
理，時効処理の熱処理によって析出硬化による時効硬化
作用強度，電気伝導率の向上が得られるものの中から選
ばれる。Ｃｕに添加することによって、Ｎｉのような全
率固溶型の合金をつくるもの、Ｚｎのような黄銅型の合
金であれば、析出硬化作用は期待できず本発明の目的に
は適さない。この場合も熱伝導率３２０Ｊ／sec・ｍ・Ｋ
以上、または電気伝導率(ＩＡＣＳ)が５０％以上の条件
を満たすため、添加量を少なく抑える必要がある。時効
硬化型の合金を作る元素としては、Ａｇ，Ｍｇ，Ｌａ，
Ｐｒ，Ｔｈ，Ｚｒ，Ｂｅ，Ｔｉなどが知られている。特
に、Ｂｅを添加したＣｕ合金は時効性合金として、Ｃｕ
合金中最も優れた機械的性質を示す。重量でＣｕ−０.
２５〜０.５％Ｂｅ−１.４〜１.６％Ｎｉ，Ｃｕ−０.４
〜０.７％Ｂｅ−２.３５〜２.７％Ｃｏ，Ｃｕ−１.０〜
１.２％Ｂｅ−０.４〜０.７％Ｓｎ−１.５〜２.２５％
Ｚｎ，Ｃｕ−１.６〜１.８％Ｂｅ−０.２〜０.６％Ｎｉ
の組成をもったものは、溶体化処理は温度７００〜９８
０℃で１〜３時間、その後の時効処理は温度３００〜４
８０℃で２〜５時間の熱処理を行うことによって弾性
率，電気伝導率を最も高くすることができる。このよう
に機械的性質の改善のためには、単独の元素だけではな
く、複数の元素の添加が望ましい場合が多い。熱伝導率
３２０Ｊ／sec・ｍ・Ｋ以上、または電気伝導率（ＩＡＣ
Ｓ）が５０％以上の条件を満たした上で、できるだけ弾
性率，軟化温度が高くなるような組成とすることが望ま
しい。
【００３５】また、本発明の金属放熱板または金属支持
板材料として、Ｃｕが重量比で98.7％以上であり残部が
Ｃｒ，Ｚｒ，Ａｇ，Ｓｎから選ばれた１種以上の元素が
含まれているものがよい。Ｃｒ，Ｚｒ，Ａｇ，ＳｎはＣ
ｕに添加することにより、析出硬化作用が顕著で、少量
の添加で強度，電気伝導率の向上が著しい元素である。
添加量を１.３％ 未満と限定するのは、電気伝導率（Ｉ
ＡＣＳ）が５０％以上であるためである。電気伝導率は
Ｃｕ以外の元素量、また元素の種類により大きく左右さ
れる。Ｃｕの結晶格子内に置換型固溶するような元素は
特に電気伝導率を低下させる。図７にＣｕの含有量と電
気伝導率（ＩＡＣＳ）の関係の一例を示す。この場合Ｃ
ｕ以外の元素としてＳｎを添加している。ＳｎはＣｕの
結晶格子内に置換型固溶するため特に電気伝導率を低下
させる元素である。この図から電気伝導率（ＩＡＣＳ）
５０％以上とするためには、Ｃｕ以外の元素の添加量は
約１.３％ 以下としなければならないことがわかる。も
っともこれは、添加元素をＳｎと固定したときの結果で
あり、添加元素の種類によっては多少変化する可能性が
あるが、Ｃｕ含有量９７％から１００％の範囲内で電気
伝導率が指数関数的に変化することは、同じである。電
気伝導率（ＩＡＣＳ）５０％以上の範囲で、軟化温度が
最も高くなる元素の添加が望ましい。また、それぞれの
添加元素の１種類の添加量が１.１％ 以内であるほうが
析出硬化作用が顕著である。特に重量でＣｕ−０.５〜
１.５％Ｃｒ−０.０５〜０.３％Ｚｒ，Ｃｕ−０.５〜
１.５％Ｃｒ，Ｃｕ−０.０５〜０.３％Ｚｒ、これらに
Ｔｉ０.１％ 以下含有させ、軟化温度が５００℃以上
で、室温での弾性率が１４０ＭＰａ以上と高くしたもの
は、本発明の金属放熱板，金属支持板の材料としては最
も好適である。
【００３６】半導体装置は、より信頼性の高いものが要
求され、図１５に示すような金属放熱板，熱応力緩和材
が無く、絶縁基板の上下面にＣｕ箔の電極をもつ絶縁基
板に半導体素子が直接接合された構造の半導体基板が提
案されてきている。この場合は接合層の数が４層から２
層になる分、信頼性の向上が期待できるが、一方絶縁基
板と金属支持板の間の接合層に対する熱応力が従来構造
に比べより大きくなる。従って、本発明の金属支持板を
用いることにより、信頼性の向上がより著しくなること
が期待できる。なお、この場合は金属支持板が放熱板を
兼ねるため、絶縁板は半導体素子より発生する熱を効率
良く放散するため熱伝度率の高いＡｌＮ，ＳｉＣが用い
られる。
【００３７】更に、金属放熱板と絶縁基板，金属支持板
の接合層に熱膨張係数が各部材の中間の値を有する網ま
たは網状のシート（方形の枠のようなものでも良い）を
配置する方法を用い、更に軟化温度が３５０℃以上であ
り、かつ熱伝導率３２０Ｊ／sec・ｍ・Ｋ以上、または電
気伝導率（ＩＡＣＳ）が５０％以上の条件を満たすＣｕ
合金を用いた上記金属放熱板または金属支持板の部材の
採用を併用することにより、ろう層の厚さを均一にする
ことができ、基板の熱応力による反りも小さくできると
いう相乗効果により、ろう材の割れ，空隙部の発生を一
層抑制することが可能となる。
【００３８】また、熱応力緩和材としては熱膨張係数の
点から、Ｍｏ，Ｗ，Ｔａあるいはそれらの合金から選ば
れたものが好適である。該熱応力緩和材の熱膨張係数は
Ｓｉの４.５×１０-6／℃ に近い方が望ましい。
【００３９】また、絶縁基板材としては、熱伝導率が大
きく、熱膨張係数がＣｕと半導体素子の中間程度のもの
が良い。その条件にあてはまるものとしてＡｌ2Ｏ3，Ａ
ｌＮ，ＳｉＣから選ばれたものが好適である。
【００４０】また、熱応力緩和材を接合し、反りの発生
した金属放熱板を絶縁板，金属支持板と接合する前に、
金属放熱板の裏面（熱応力緩和材を接合していない面）
を平坦に機械研削し反りを修正して平らにした後、絶縁
板，金属支持板と接合する方法を上記Ｃｕ合金を使用す
る際に併用することにより、使用時の金属放熱板と絶縁
板の間のろう材の割れ，空隙部の発生を抑制することが
できる。
【００４１】また、金属放熱板の半導体素子搭載面に溝
を入れることにより同様の熱応力開放作用がある。
【００４２】また、金属放熱板に半導体素子非搭載面の
面積が搭載面より大きくなるようにテーパーを付けるこ
とは、接合端部への応力集中を小さくするのに有効であ
る。上記の半導体装置の半導体素子はＩＧＢＴ素子，バ
イポーラトランジスタ，ＦＥＴ，ダイオード，サイリス
タなどのスイッチング作用をもつ半導体素子であれば、
ＰＷＭによる電力制御を行うことができる。
【００４３】上記の半導体装置を用いた電力制御装置
は、装置の運転，停止の繰返しによるヒートサイクルが
多くなっても、半導体素子の熱劣化や，割れが生じない
ため装置信頼性を高めることができる。前記の電力制御
装置を搭載した列車，電気自動車等の車両，エレベータ
制御装置，工作機械は安定した性能を発揮することがで
きる。その他、電動機，発振器，加熱器などで電力制御
を必要とする機器には、本発明の半導体装置は装置信頼
性を向上させることができ好適である。
【００４４】
【実施例】
（実施例１）図１にＩＧＢＴモジュールの断面構造，図
２にケース，樹脂等を除いたIGBT基板のみの上面図を示
す。図３は、本発明のＩＧＢＴ基板の断面構造である。
IGBTモジュールは、下記の手順で組み立てられたＩＧＢ
Ｔ基板にリード線１３を半田付けし、エポキシ製のケー
ス１２をかぶせた後、半導体素子の耐電圧を確保するた
めのシリコンゲル９を充填する。次に、シリコンゲルの
気密封止およびリード線１３の固定のためエポキシレジ
ン（ハードレジン）１０を充填し、電極１１を取付け、
エポキシ製のふた１４をして完成する。ＩＧＢＴ基板最
下部の金属支持板はねじにより所定の場所に固定され
る。次にＩＧＢＴ基板の組立て手順について説明する。
厚さ４mmのＣｕ−Ｃｒ−Ｚｒ製放熱板３と熱応力緩和材
の純度９９％のＭｏブロック（厚さ１mm）４を４行２
列，計８個をＡｕ−２０％Ｓｎはんだ６１で接合して、
図１７に示す接合体２５を得る。その後熱応力緩和材と
同数の８個の半導体素子５及び絶縁層のＡｌ2Ｏ3を介し
た電極１７をＳｎ−５％Ｓｂはんだ６２等でＭｏブロッ
ク４やＣｕ−Ｃｒ−Ｚｒ製放熱板３の上にそれぞれ接合
した。更に、絶縁基板２のＡｌ2Ｏ3セラミック(厚さ０.
７mm）と純Ｃｕ製支持板１（厚さ１０mm）をＳｎ−４０
％Ｐｂはんだ６３で接合した後、樹脂で充填して図１に
示す半導体装置とした。ここで使用した金属放熱板３は
Ｃｕ−１.１ 重量％Ｃｒ−０.１１ 重量％Ｚｒ合金材で
あり、１０００℃で１時間溶体化処理した後、５００℃
で３時間時効処理を行ったものであり、接合前の弾性率
１３０MPa，熱伝導率３４０Ｊ／sec・ｍ・Ｋ，電気伝導
率（ＩＡＣＳ）８３％であり軟化点は約５８０℃の材料
特性をもつものである。
【００４５】上記構造の半導体装置について、動作，停
止を１０分間ずつ行い、実装時の経時劣化を模擬するパ
ワーサイクル試験を行った結果、５０ｋサイクル以上に
おいても熱抵抗の増加や電気的性能の劣化は見られず、
従来の純Ｃｕ放熱板を用いた半導体装置に比べて約５倍
以上のパワーサイクル寿命であることを確認した。
【００４６】（実施例２）金属放熱板の軟化温度と接合
後の基板反り及び接合層の欠陥発生の関係を明確にする
ため、まず、Ｍｏ製熱応力緩和材（厚さ１mm）を４行，
２列，計８個を配置し、厚さ４mmの金属放熱板として、
本発明のＣｕ−１.０重量％Ｃｒ(軟化温度５４０℃）
と、比較として純Ｃｕ（軟化温度２８０℃）をＡｕ−２
０％Ｓｎはんだを用いて接合し、接合後の変形量を調べ
た。変形量は図８に示したように、長辺側のものをレー
ザー干渉式の基板平面度測定装置を用いて調べた。図９
に従来材の純Ｃｕ製の変形量、図１０に本発明のＣｕ−
Ｃｒ製放熱板を用いたものの変形量を示す。試料数はそ
れぞれ７８個と７０個である。純Ｃｕ製の変形量は４６
０〜４９０μｍの付近に集中しているが本発明の変形量
は３７０〜４００μｍであることがわかる。すなわち、
１００μｍ程度変形量が小さくなっている。
【００４７】更に、上記の基板に絶縁基板，金属支持板
を接合したものを、室温〜１５０℃の温度サイクルを繰
り返す熱サイクル試験を行い試験後の接合層（ろう材
部）の欠陥発生率（ボイド発生率）を超音波探傷法で調
べた。また、図１１に示すように基板を切断し、図１２
に示すように剪断試験を行い接合部の接着強度を調べ
た。図１３に熱サイクル数とボイド発生率の関係を示
す。Ｃｕ−Ｃｒ合金を放熱板として用いたものは、温度
サイクル数が増加してもボイド発生率は組み立て直後
（サイクル数０回）とほとんど変わらないのに対し、純
Ｃｕを放熱板として用いたものは、サイクル数に比例し
てボイド発生率が増加している（同一サイクル数の２つ
の黒丸はデータのばらつきを示している。）温度サイク
ル試験では、温度が高くなった時は金属放熱板の反り
は、応力が緩和され小さくなるが、室温に戻ると再び反
りが大きくなる。この繰返しによって、接合部に割れ，
空隙部が発生する。図１４に上記温度サイクル試験後の
基板の剪断試験後の累積破断確率と剪断強度の関係を示
す。累積破断確率５０％でＣｕ−１．０ 重量％Ｃｒ合
金の剪断強度は純Ｃｕの場合の１.５ 倍以上となってい
る。また、剪断強度が最低値でも３kg／mm2 であること
から接合部はほぼ均一に接合していることがわかる。図
１３の結果と合わせて考えて、Ｃｕ−１.０重量％Ｃｒ
合金を金属放熱板，金属支持板に用いた場合、ろう材に
割れ，空隙部の発生が抑制されて剪断強度が大きいと考
えられる。
【００４８】（実施例３）実施例１と同様の構造におい
て、金属放熱板３をＣｕ−０.７ 重量％Ｃｒ材を９５０
℃で１時間溶体化処理を行い、その後５００℃で時効処
理を４時間行った材料を用い半導体装置を試作した。上
記材質の材料特性は弾性率１４０ＭＰａ、熱伝導率３２
０Ｊ／sec・ｍ・Ｋ，電気伝導率（ＩＡＣＳ）８３％，軟
化点は約４５０℃の材料特性をもつものである。この半
導体装置をパワーサイクル試験を５０ｋサイクル行い、
電気的特性，熱抵抗を調べた。その結果、実施例１と同
様、従来の純Ｃｕ放熱板を用いた半導体装置に比べ、約
５倍以上のパワーサイクル寿命であることを確認した。
【００４９】（実施例４）実施例１と同様の構造におい
て、金属支持板及び放熱板をＣｕ−０.１ 重量％Ｚｒ材
を１０００℃で１時間溶体化処理を行い、その後５００
℃で時効処理を４時間行った材料を用い半導体装置を試
作した。上記材質の材料特性は弾性率130ＭＰａ，熱伝
導率３６０Ｊ／sec・ｍ・Ｋ，電気伝導率（ＩＡＣＳ）９
４％、軟化点は約４５０℃の材料特性をもつものであ
る。この半導体装置をパワーサイクル試験を５０ｋサイ
クル行い、電気的特性，熱抵抗を調べた。その結果、実
施例１と同様、従来の純Ｃｕ放熱板を用いた半導体装置
に比べ、約５倍以上のパワーサイクル寿命であることを
確認した。
【００５０】（実施例５)実施例１と同様の構造におい
て、金属支持板及び放熱板をＣｕ−１.０ 重量％Ｃｒ−
０.１重量％Ｚｒ−０.０３重量％Ｔｉ材を８５０℃で１
時間溶体化処理を行い、その後５００℃で時効処理を３
０分行った材料を用い、該金属放熱板２と熱応力緩和材
のＭｏブロック３をＡｕ−２０重量％Ｓｎろう材で接合
した半導体装置を試作した。上記材質の材料特性は弾性
率１３０ＭＰａ，熱伝導率３６０Ｊ／sec・ｍ・Ｋ，電気
伝導率（ＩＡＣＳ）９４％，軟化点は約４５０℃の材料
特性をもつものである。この半導体装置をパワーサイク
ル試験を５０ｋサイクル行い、電気的特性，熱抵抗を調
べた。その結果、実施例１と同様、従来の純Ｃｕ放熱板
を用いた半導体装置に比べ、約５倍以上のパワーサイク
ル寿命であることを確認した。
【００５１】（実施例６）図１５の構造のＩＧＢＴ基板
の金属支持板にＣｕ−０.１５重量％Ｚｒを950℃で１時
間、溶体化処理し、５００℃で３時間時効処理したもの
を用いた。これをＩＧＢＴモジュールとして組み込み、
実施例１と同様の方法によりパワーサイクル試験を５０
ｋサイクル行い、電気的特性，熱抵抗を調べた。その結
果、実施例１と同様、従来の純Ｃｕ金属支持板を用いた
半導体装置に比べ、約５倍以上のパワーサイクル寿命で
あることを確認した。
【００５２】（実施例７）実施例５において、金属放熱
板３と熱応力緩和材４の間の接合層に、図１６のように
Ｎｉ製の網状の構造体を挿入してろう材による接合を行
った。これにより、ろう層の厚さが均一になり、実施例
５以上のパワーサイクル寿命が得られた。 （実施例８）実施例５において、金属放熱板３と熱応力
緩和材４の接合体２５において、図１７のごとく該金属
接合体２５の熱応力緩和材４と接合した反対側の面２６
を図１８のように切削加工して平滑化した。その後、絶
縁基板，金属支持板を接合した半導体装置も接合層に発
生する熱応力の低減ができるため、実施例５以上のパワ
ーサイクル寿命が得られた。
【００５３】（実施例９）実施例５において、金属放熱
板３の端部２７を図１９のごとく該金属放熱板をテーパ
ー状に切削加工した。その後、絶縁基板，金属支持板を
接合した半導体装置も接合層に発生する熱応力の低減が
できるため、実施例５以上のパワーサイクル寿命が得ら
れた。
【００５４】（実施例１０）実施例５において、金属放
熱板３の熱応力緩和材接着側に図２０のごとく該金属放
熱板に溝加工２８を施した。その後、絶縁基板，金属支
持板を接合した半導体装置も接合層に発生する熱応力の
低減ができるため、実施例５以上のパワーサイクル寿命
が得られた。
【００５５】（実施例１１）図１５に示す構造の半導体
基板の金属支持板１（厚さ１０mm）としてＣｕ−０.２
重量％Ａｇ合金を９５０℃で１時間、溶体化処理し、５
００℃で３時間時効処理したものを用いた。組立ては、
まず熱伝導率の良いＡｌＮ基板(厚さ１mm)を絶縁基板２
とし、上下面にＣｕ箔の電極２９を設けた後、半導体素
子５を４行，２列，計８個，Ａｕ−２０％Ｓｎはんだ６
１で接合した。これをＳｎ−５％Ｓｂはんだ６２を用い
て金属支持板１に接合した。これを実施例１と同様にケ
−スをかぶせ樹脂等を流し込んでＩＧＢＴモジュールと
して組み込んだ。このＩＧＢＴモジュールを実施例１と
同様の方法によりパワーサイクル試験を５０ｋサイクル
行い、電気的特性，熱抵抗を調べた。その結果、実施例
１と同様、従来の純銅金属支持板を用いた半導体装置に
比べ、約５倍以上のパワーサイクル寿命であることを確
認した。
【００５６】（実施例１２）実施例１１において、金属
支持板と絶縁基板の間に純度９９.０％，太さ０.１mmの
Ｎｉ線でできた枠（長方形）を介在させ、接合層の厚さ
を１００μｍになるようにして、Ｓｎ−５％Ｓｂはんだ
で、前記金属支持板と絶縁基板を接合して、ＩＧＢＴ基
板を作製した。これを実施例１と同様にケースをかぶせ
樹脂等を流し込んでＩＧＢＴモジュールとして組み込ん
だ。このＩＧＢＴモジュールを実施例１と同様の方法に
より試験を行ったが、実施例１１の結果以上の寿命が得
られることを確認した。
【００５７】
【発明の効果】本発明によれば金属放熱板の接合時の反
り量を小さくすることができ、従って使用時のヒートサ
イクルによるろう材の割れ，空隙の発生を抑制すること
ができる。それにより装置寿命の長い、従って装置信頼
性の高い半導体装置を提供できる。
【図面の簡単な説明】
【図１】ＩＧＢＴ横断面図。
【図２】ＩＧＢＴ基板上面図。
【図３】ＩＧＢＴ基板断面図。
【図４】従来ＩＧＢＴ構造。
【図５】従来ＩＧＢＴ構造。
【図６】時効処理した高力導電用Ｃｕ合金の高温硬さ。
【図７】Ｃｕ含有量と電気伝導率の関係の一例。
【図８】金属放熱板の変形量測定方法。
【図９】純Ｃｕを金属放熱板に用いた場合の基板変形
量。
【図１０】本発明のＣｕ−Ｃｒ合金を金属放熱板に用い
た場合の基板変形量。
【図１１】ろう層の剪断強度測定用試験片採取方法。
【図１２】ろう層の剪断強度測定方法。
【図１３】超音波探傷法によるろう層の観察結果。
【図１４】ろう層の剪断強度測定結果。
【図１５】Ｃｕ箔電極をもつ絶縁基板を用いた半導体基
板の断面図。
【図１６】金属網状体を併用した半導体基板の断面図。
【図１７】接合後の反りの模式図。
【図１８】金属放熱板裏面研削の模式図。
【図１９】金属放熱板のテーパー加工の模式図。
【図２０】金属放熱板の溝加工の模式図。
【符号の説明】
１…金属支持板、２…絶縁基板、３…金属放熱板、４…
熱応力緩和材、５…半導体素子、６…ろう層、７…アル
ミ線、８…半導体装置固定用ねじ穴、９，１０…封止用
樹脂、１１…電極、１２…ケース、１３…リード線、１
４…ふた、１５…ダイオード素子、１６…ＩＧＢＴ素
子、１７…電極、１８…網状体、１９，２１，２２，２
４…銅板、２０，２３…モリブデン板、２５…熱応力緩
和材と金属放熱板の接合体、２６…裏面切削面、２７…
テーパー加工面、２８…溝研削部、２９…Ｃｕ箔電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 秋山 浩 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 斉藤 隆一 茨城県日立市幸町三丁目１番１号 株式 会社 日立製作所 日立工場内 (72)発明者 小池 義彦 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 北野 誠 茨城県土浦市神立町502番地 株式会社 日立製作所 機械研究所内 (56)参考文献 特開 平２−100346（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/36 H01L 23/12 H01L 21/52,21/58 H01L 25/04

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】金属支持板上に順次絶縁基板，金属放熱
    板、及び前記金属放熱板に複数個の熱応力緩和材が搭載
    され、該熱応力緩和材の上に半導体素子が搭載されてい
    る半導体装置において、前記金属放熱板は、その高温で
    の硬度が室温での硬度の１／２となる軟化温度が、前記
    絶縁基板，金属放熱板，熱応力緩和材，半導体素子の接
    合温度の内、最も高い接合温度以上であるＣｕ基合金か
    らなることを特徴とする半導体装置。
  2. 【請求項２】金属支持板上に順次絶縁基板，金属放熱
    板、及び前記金属放熱板に複数個の熱応力緩和材が搭載
    され、該熱応力緩和材の上に半導体素子が搭載されてい
    る半導体装置において、前記金属放熱板または前記金属
    支持板の少なくとも一方の部材は、その高温での硬度
    が、室温での硬度の１／２となる軟化温度が、前記絶縁
    基板，金属放熱板，熱応力緩和材，半導体素子の接合温
    度の内最も高い接合温度以上であり、かつ室温における
    熱伝導率が３２０Ｊ／sec・ｍ・Ｋ以上または室温におけ
    る電気伝導率（ＩＡＣＳ）が５０％以上であるＣｕ基合
    金からなることを特徴とする半導体装置。
  3. 【請求項３】金属支持板上に順次絶縁基板，金属放熱
    板、及び前記金属放熱板に複数個の熱応力緩和材が搭載
    され、該熱応力緩和材の上に半導体素子が搭載されてい
    る半導体装置において、前記金属放熱板または前記金属
    支持板の少なくとも一方の部材は、Ｃｒ，Ｚｒ，Ｔｉ，
    Ｂｅ，Ｓｎ，Ａｇ及びＣｄの１種を１.３ 重量％以下又
    は２種以上を合計で１.３ 重量％以下を含有するＣｕ基
    合金からなることを特徴とする半導体装置。
  4. 【請求項４】金属支持板の上下面にＣｕ箔の電極をもつ
    絶縁基板、複数個の半導体素子が搭載されている半導体
    装置において、前記金属支持板の部材は、その高温での
    硬度が室温での硬度の１／２となる軟化温度が前記金属
    支持板の接合温度以上であり、かつ室温における熱伝導
    率が３２０Ｊ／sec・ｍ・Ｋ以上または室温における電気
    伝導率（ＩＡＣＳ）が５０％以上であることを特徴とす
    る半導体装置。
  5. 【請求項５】金属支持板の上下面にＣｕ箔の電極をもつ
    絶縁基板、複数個の半導体素子が搭載されている半導体
    装置において、前記金属支持板の部材は、Ｃｕが重量比
    で９８.７％ 以上であり、Ｃｒ，Ｚｒ，Ａｇ，Ｓｎから
    選ばれた１種以上の元素が含まれているＣｕ合金からな
    ることを特徴とする半導体装置。
  6. 【請求項６】金属支持板上に順次絶縁基板，金属放熱
    板、及び前記金属放熱板に複数個の熱応力緩和材が搭載
    され、該熱応力緩和材の上に半導体素子が搭載されてい
    る半導体装置において、前記金属放熱板または前記金属
    支持板の少なくとも一方の部材は、その高温での硬度が
    室温での硬度の１／２となる軟化温度が３５０℃以上で
    あり、かつ該合金の室温における熱伝導率が３２０Ｊ／
    sec・ｍ・Ｋ以上または室温における電気伝導率（ＩＡＣ
    Ｓ）が５０％以上であるＣｕ基合金からなり、更に前記
    絶縁板と金属放熱板又は金属支持板との接合層には、熱
    膨張率が各部材の中間の値を有する網または網状のシー
    トを配置して構成したことを特徴とする半導体装置。
  7. 【請求項７】金属支持板上に順次絶縁基板，金属放熱
    板、及び前記金属放熱板に複数個の熱応力緩和材が搭載
    され、該熱応力緩和材の上に半導体素子が搭載されてい
    る半導体装置の製造方法において、前記金属放熱板上に
    複数個の前記熱応力緩和材を接合した後、前記熱応力緩
    和材の各々に前記半導体素子を接合し、次いで前記金属
    放熱板に前記絶縁基板及び金属支持板を同時に接合する
    ことを特徴とする半導体装置の製造方法。
  8. 【請求項８】半導体素子搭載用の金属支持板において、
    金属支持板は、その高温での硬度が室温での硬度の１／
    ２となる軟化温度が３５０℃以上であり、かつ該合金の
    室温における熱伝導率が３２０Ｊ／sec・ｍ・Ｋ以上また
    は室温における電気伝導率（ＩＡＣＳ）が５０％以上で
    あるＣｕ合金からなることを特徴とする半導体素子搭載
    用金属支持板。
  9. 【請求項９】半導体素子搭載用の金属放熱板において、
    金属放熱板は、その高温での硬度が室温での硬度の１／
    ２となる軟化温度が３５０℃以上であり、かつ該合金の
    室温における熱伝導率が３２０Ｊ／sec・ｍ・Ｋ以上また
    は室温における電気伝導率（ＩＡＣＳ）が５０％以上で
    あるＣｕ合金からなることを特徴とする半導体素子搭載
    用金属放熱板。
  10. 【請求項１０】半導体素子搭載用の金属支持板におい
    て、Ｃｒ，Ｚｒ，Ｔｉ，Ｂｅ，Ｓｎ，Ａｇ及びＣｄの１
    種を１.３ 重量％以下又は２種以上を合計で１.３ 重量
    ％以下含有するＣｕ合金からなることを特徴とする半導
    体素子搭載用金属支持板。
  11. 【請求項１１】半導体素子搭載用の金属放熱板におい
    て、Ｃｒ，Ｚｒ，Ｔｉ，Ｂｅ，Ｓｎ，Ａｇ及びＣｄの１
    種を１.３ 重量％以下又は２種以上を合計で１.３ 重量
    ％以下含有するＣｕ合金からなることを特徴とする半導
    体素子搭載用金属放熱板。
JP33490893A 1993-12-28 1993-12-28 半導体装置とその製造方法並びに半導体素子搭載用金属支持板及び放熱板 Expired - Fee Related JP2936987B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP33490893A JP2936987B2 (ja) 1993-12-28 1993-12-28 半導体装置とその製造方法並びに半導体素子搭載用金属支持板及び放熱板
EP19940309433 EP0661748A1 (en) 1993-12-28 1994-12-16 Semiconductor device
US08/363,245 US5621243A (en) 1993-12-28 1994-12-23 Semiconductor device having thermal stress resistance structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33490893A JP2936987B2 (ja) 1993-12-28 1993-12-28 半導体装置とその製造方法並びに半導体素子搭載用金属支持板及び放熱板

Publications (2)

Publication Number Publication Date
JPH07201895A JPH07201895A (ja) 1995-08-04
JP2936987B2 true JP2936987B2 (ja) 1999-08-23

Family

ID=18282586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33490893A Expired - Fee Related JP2936987B2 (ja) 1993-12-28 1993-12-28 半導体装置とその製造方法並びに半導体素子搭載用金属支持板及び放熱板

Country Status (1)

Country Link
JP (1) JP2936987B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4848539B2 (ja) 2001-08-23 2011-12-28 Ｄｏｗａメタルテック株式会社 放熱板およびパワー半導体モジュール、ｉｃパッケージ
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
JP4560645B2 (ja) * 2005-09-20 2010-10-13 Ｄｏｗａメタルテック株式会社 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
JP4967447B2 (ja) * 2006-05-17 2012-07-04 株式会社日立製作所 パワー半導体モジュール
JP4840314B2 (ja) * 2007-09-26 2011-12-21 三菱電機株式会社 電力半導体モジュール
JP2012054513A (ja) * 2010-09-03 2012-03-15 Toshiba Corp 半導体パッケージ
JP2015076562A (ja) * 2013-10-11 2015-04-20 三菱電機株式会社 パワーモジュール
KR102565415B1 (ko) * 2018-02-21 2023-08-09 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
JPH07201895A (ja) 1995-08-04

Similar Documents

Publication Publication Date Title
US5621243A (en) Semiconductor device having thermal stress resistance structure
US11302665B2 (en) Power semiconductor apparatus and fabrication method for the same
EP1009026B1 (en) Power semiconductor module
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP2008041752A (ja) 半導体モジュールおよび半導体モジュール用放熱板
JPH07202063A (ja) セラミックス回路基板
JP4893096B2 (ja) 回路基板およびこれを用いた半導体モジュール
CN110998839B (zh) 功率模块
JP2008311383A (ja) ボンディングワイヤ、それを使用したボンディング方法及び半導体装置並びに接続部構造
JP2003163315A (ja) モジュール
JP2936987B2 (ja) 半導体装置とその製造方法並びに半導体素子搭載用金属支持板及び放熱板
JP2006100640A (ja) セラミックス回路基板及びこれを用いたパワー半導体モジュール
JP5370460B2 (ja) 半導体モジュール
JP2009113050A (ja) Ｚｎ−Ａｌ共析系合金接合材、Ｚｎ−Ａｌ共析系合金接合材の製造方法、Ｚｎ−Ａｌ共析系合金接合材を用いた接合方法及びＺｎ−Ａｌ共析系合金接合材を用いた半導体装置
JP2005332874A (ja) 回路基板及びこれを用いた半導体装置
EP3664585A1 (en) Ceramic circuit board
JP2004253736A (ja) ヒートスプレッダモジュール
JP3417297B2 (ja) 半導体装置
JP2004063585A (ja) 熱電素子用電極材およびそれを用いた熱電素子
JPH10135377A (ja) モールド型半導体装置
JP2020136331A (ja) 半導体装置及びその製造方法
JPH08102570A (ja) セラミックス回路基板
JPH05136286A (ja) 半導体装置
JP4057436B2 (ja) 銅基合金およびその銅基合金を使用する放熱板用材料
JP2019079957A (ja) パワーモジュール

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080611

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080611

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees