KR20050108346A - 집적 회로 다이 패키지 - Google Patents

집적 회로 다이 패키지 Download PDF

Info

Publication number
KR20050108346A
KR20050108346A KR1020057013838A KR20057013838A KR20050108346A KR 20050108346 A KR20050108346 A KR 20050108346A KR 1020057013838 A KR1020057013838 A KR 1020057013838A KR 20057013838 A KR20057013838 A KR 20057013838A KR 20050108346 A KR20050108346 A KR 20050108346A
Authority
KR
South Korea
Prior art keywords
flange
circuit package
lead
copper
frame
Prior art date
Application number
KR1020057013838A
Other languages
English (en)
Other versions
KR101025079B1 (ko
Inventor
마이클 짐머만
Original Assignee
퀀텀 리프 패키징, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀀텀 리프 패키징, 인코포레이티드 filed Critical 퀀텀 리프 패키징, 인코포레이티드
Publication of KR20050108346A publication Critical patent/KR20050108346A/ko
Application granted granted Critical
Publication of KR101025079B1 publication Critical patent/KR101025079B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32506—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24132—Structurally defined web or sheet [e.g., overall dimension, etc.] including grain, strips, or filamentary elements in different layers or components parallel

Abstract

반도체 또는 다른 집적회로 디바이스("칩")를 고정하는 회로 패키지는 구리함량이 높은 플랜지, 구리함량이 높은 하나 이상의 리드 및 상기 플랜지와 리드에 주조되는 액정 폴리머 프레임을 포함한다. 플랜지는 도브테일 형상의 그루브 또는 주조된 플레임과 기계적으로 연동하는 다른 프레임 유지 피쳐를 포함한다. 주조 동안, 프레임의 일부는 키를 형성하여 프레임 보유 피쳐에 또는 그부근을 동결시킨다. 리드는 프레임과 기계적으로 연동할 수 있는 하나 이상의 리드 보유 피쳐를 포함한다. 주조 동안, 프레임의 일부는 이들 리드 보유 피쳐에 또는 그 부근에서 동결된다. 프레임은 수분 침투를 방지하며 리드와 플랜지의 CTE와 이들의 열팽창 계수(CTE)를 매칭시키는 화합물을 포함한다. 프레임은 다이-부착 온도를 견딜 수 있도록 구성된다. 다이가 플랜지에 부착된 이후에 프레임에는 뚜껑이 초음파적으로 용접된다.

Description

집적 회로 다이 패키지{PACKAGE FOR INTEGRATED CIRCUIT DIE}
본 출원은 본 명세서에서 참조되는 2003년 1월 29일자로 출원된 US 가출원 NO. 60/443,470호의 장점을 청구한다.
본 발명은 집적회로의 회로 패키지에 관한 것으로, 특히, 금속 플랜지 및 고온 열가소성물질의 프레임을 포함하는 회로 패키지에 관한 것이다.
반도체 및 다른 집적회로 디바이스(때로는 "칩" 또는 "다이"라 불린다)는 통상적으로 다이를 보호하고 인쇄 회로 보드, 히트 싱크 등과 다이의 전기적, 기계적 및 열적 접속이 용이하도록 회로 패키지 안쪽에 장착된다. 전형적인 회로 패키지는 베이스(공통적으로는 "슬러그(slug)" 또는 "플랜지"라 불린다), 보호 절연 하우징 및 하우징을 지나 연장되는 리드(lead)를 포함한다. 하우징 안쪽의 리드는 다이 상의 콘택과 직접적으로 또는 배선에 의해 보다 일반적으로 전기적으로 결합된다.
보호 하우징은 플라스틱 또는 세라믹과 같은 유전 재료로 구성되며 다이 및 본딩 와이어를 캡슐화시키고 증기 및 다른 대기 가스의 침입으로부터 이들을 보호하기 위해 플랜지에 부착된다. 대부분의 보호 하우징은 두 개의 부품, 즉, 측벽("프레임") 및 뚜껑 세트를 포함하지만, 일부 하우징은 일체식 조립체로서 주조된다. 프레임과 다이를 플랜지에 부착시키는 순서는 프레임 재료, 특히 재료가 변형되거나 또는 손상되지 않게 견딜 수 있는 최대 온도에 따라 변한다.
전형적으로 고전력 다이에 대한 회로 패키지는 유테틱 솔더링(eutectic soldering)에 의해 다이와 부착되는 금속 플랜지를 포함한다. 전형적으로 플랜지는 회로 패키지를 히트 싱크에 장착할 수 있게 하는 스크류 홀 또는 슬롯과 같은 장착 피쳐를 제공한다. 사용에 있어, 플랜지는 다이로부터 히트 싱크로 열을 전도한다.
플랜지에 다이를 부착하는데 이용되는 높은 온도는 플라스틱을 변형 또는 손상시킬 수 있으나, 세라믹 재료는 이러한 높은 온도를 견딜 수 있다. 따라서, 세라믹 프레임을 사용하는 회로 패키지는 다이의 부착 이전에 조립될 수 있다. 다음 뚜껑이 에폭시에 의해 프레임에 부착된다.
세라믹 프레임의 열팽창 계수와 매칭되도록 이들 프레임에 대한 플랜지는 전형적으로 분말 야금 함침(infiltration) 프로세스에 의해 구리-텅스텐 합금으로 구성된다. 이러한 프로세스는 매우 고가이며, 형성되는 합금의 열전도성은 제한된다. 라미네이션 프로세스에 의해 수반되는 함침에 의해 제조되는 구리-몰리브덴-구리 라미네이트 플랜지의 사용을 통해 열전도성 개선이 달성될 수 있다.
선택적으로, 다이는 프레임 및 뚜껑이 부착되기 이전에 플랜지에 부착될 수 있다. 이러한 방법은 프레임에 대해 낮은 온도의 플라스틱 사용은 가능케 하지만, 플랜지 및 뚜껑에 프레임을 부착하는데 사용되는 접착력은 바람직하지 못하다. 이러한 접착력은 불완전한 시일(seal)을 형성하거나 또는 회로 패키지를 사용하는 동안 갭 개방을 허용한다. 또한, 회로 패키지 사용자는 다이를 플랜지에 부착시킨 후 플랜지, 프레임 및 뚜껑이 재고처리되지 않도록 조립한다.
도 1은 본 발명에 따른, 뚜껑이 없는, 회로 패키지의 투시도;
도 2는 뚜껑이 부착된 도 1의 회로 패키지의 투시도;
도 3은 도 1 회로 패키지를 제조하는데 사용되는 리드 프레임의 스트립 상부도;
도 4a는 프레임 및 플랜지가 주형된 이후, 도 3의 리드 프레임 스트립 상부도;
도 4b는 도 4a에 도시된 스트립의 하나의 리드 프레임의 투시도;
도 5a는 도 1 회로 패키지의 일부 절단도;
도 5b는 도 1 회로 패키지의 선택적 실시예의 일부 절단도;
도 6a-c는 3개의 제조 스테이지를 나타내는 도 1의 회로 패키지의 플랜지의 단면도;
도 7a-d는 도 1의 회로 패키지의 플랜지에 부착되는 다이의 개략도;
도 8a는 도 1의 회로 패키지의 리드의 개략적 상세도;
도 8b는 도 1의 회로 패키지의 리드의 몇 가지 실시예의 단면도;
도 9는 도 1의 회로 패키지의 프레임 부분의 개략적 단면도;
도 10은 시일을 나타내는 도 1의 회로 패키지의 일부 확대도;
도 11a 및 11b는 도 10의 시일의 2개 실시예를 나타내는 도 1의 회로 패키지의 단면도;
도 12는 도 10, 11a 및 11b의 시일로서 사용하기에 적합한 재료의 일 실시예의 점도와 전단율 사이의 관계식을 나타내는 그래프;
도 13a는 도 1의 회로 패키지에 대한 뚜껑의 투시도;
도 13b는 일 실시예에 따른, 도 13a의 뚜껑 부분의 단면도;
도 14는 도 1의 회로 패키지를 제조하는 프로세스의 흐름도.
본 발명은 높은 다이-부착 온도를 견딜 수 있고 접착제를 사용하지 않고, 다이에 대해 밀폐형(hermetically sealed) 에어 캐비티를 제공할 수 있는 적은 부품 수, 저가의 회로 패키지를 제공한다. 회로 패키지 디자인은 이러한 밀폐성(hermeticity) 및 온도 톨러런스를 달성하기 위해 다수의 기계적 피쳐 및 조성물(composition)을 이용한다. 또한, 이러한 조합은 종래의 회로 패키지보다 전기적 및 열 전도성 및 기계적 보전성이 우수한 회로 패키지를 제공한다.
회로 패키지는 플랜지/프레임/리드(들) 조합 및 뚜껑의 두 개 부품을 포함한다. 리드는 상부-개방형(open-top) 프레임의 측벽을 통해 연장된다. 플랜지는 프레임에 의해 둘러싸인 다이-부착 영역을 포함한다. 플랜지와 프레임 사이 및 리드와 프레임 사이의 경계를 따라 프레임 안쪽에 시일(seal)이 제공된다. 프레임을 위한 재료(열가소성물질, 바람직하게는 액정 폴리머) 및 시일을 위한 재료(바람직하게 에폭시)는 다이-부착 온도를 견딜 수 있도록 구성되어 있다. 일단 다이가 플랜지에 부착되고 다이가 리드와 전기적으로 결합하면, 뚜껑이 프레임에 용접되어 다이 부근의 에어 캐비티를 밀봉한다.
회로 패키지의 플랜지, 프레임 및 리드는 하나 이상의 구조적 피쳐를 포함하여 접착제 사용 없이 회로 패키지의 기계적 보전성을 유지한다. 이러한 피쳐는 플랜지와 리드를 이들 각각의 접합부에서 프레임에 기계적으로 고정시킨다.
일 실시예에서, 플랜지는 다이-부착 영역을 둘러싸는 프레임 유지 피쳐를 한정한다. 예를 들어, 유지 피쳐는 도브테일 또는 다른 언더컷 단면 형상을 포함하는 그루브 또는 리지(ridge)일 수 있다. 열가소성물질의 프레임은 사출성형에 의해 플랜지에 주조된다. 주조 동안, 프레임의 일부는 유지 피쳐에 또는 그 부근을 동결시키는 키(key)를 형성하여 플랜지에 프레임을 기계적으로 고정한다.
또 다른 실시예에서, 각각의 리드는 프레임에 리드를 고정하기 위해 하나 이상의 리드 보유 피쳐를 포함한다. 주조 작업 동안, 프레임은 프레임 외측을 거쳐 프레임 외측으로부터 에어 캐비티 영역으로 연장되는 리드 부근에서 주조된다.
하나의 리드 유지 피쳐는 리드를 통해 적어도 하나의 홀을 한정한다. 주조 동안, 일부 프레임 열가소성물질(thermoplastic)은 홀을 거쳐 흘러 홀에서 동결되어 프레임 내에 리드를 고정한다.
또 다른 리드 유지 피쳐는 에어 캐비티 영역 내에 제공되는 리드 단부상에 또는 리드 단부 부근에 후크형 에지, 리지 또는 또 다른 구조물을 제공한다. 이러한 구조물은 리드와 동일면 상에 있지 않다. 주조 동안, 일부 프레임 열가소성물질은 이러한 구조물의 바깥쪽을 향하는 부분에 대해 동결되어, 프레임으로부터 리드가 분리되는 것을 방지하는 기계적 장벽을 형성한다.
플랜지, 프레임 및 리드의 조성물은 열팽창 계수(CTE) 매칭을 제공하여, 이들 부품들 사이의 각각의 접합부상의 스트레스를 감소시킨다. 또한, 이러한 조성물은 플랜지에 의한 양호한 열전도성 및 리드 및 플랜지에 의한 양호한 전기적 전도성을 제공한다. 일 실시예에서, 플랜지는 소량의 지르코늄, 은 또는 다른 재료에 의해 증가된 높은 함량의 구리로 구성된다. 또 다른 실시예에서, 리드는 소량의 철, 인, 아연 및/또는 다른 재료에 의해 증가된 높은 함량의 구리로 구성된다. 또 다른 실시예에서, 프레임의 그래파이트 박편(flake)은 수분 장벽을 형성한다. 이들 그래파이트 박편 및 다른 첨가물은 플랜지의 CTE와 프레임의 CTE를 매칭시킨다. 선택적인 막이 프레임 및/또는 뚜껑의 외부 또는 내부에 제공되어 에어 캐비티속으로의 수분 침투를 더 감소시킬 수 있다.
본 발명의 상기 특징 및 다른 장점들은 첨부되는 도면을 참조로 개시된 상세한 설명을 통해 명확해질 것이다.
본 발명은 접착제를 사용하지 않고, 높은 다이-부착 온도를 견딜 수 있고 다이에 대해 밀폐형 에어 캐비티를 제공할 수 있는 적은 부품수의 회로 패키지를 제공한다. 도 1은 본 발명의 일 실시예에 따른, 예시적인 회로 패키지(100)를 나타낸다. 명료성을 위해, 회로 패키지(100)는 뚜껑 없이 도시된다. 회로 패키지(100)는 플랜지(102), 프레임(104) 및 2개의 리드(106, 108)를 포함한다. 프레임(104)은 플랜지(102)로부터 리드(106, 108)를 서로 전기적으로 절연시킨다. 다이(110)는 유테틱 솔더(eutectic solder)(114)에 의해 다이-부착 영역(112)에 부착된다. 명료성을 위해, 도 1은 단지 하나의 다이만이 도시되었지만, 다이-부착 영역(112)에는 전형적으로 2개 이상의 다이가 부착될 수 있다.
유테틱 솔더(114)는 플랜지(102)에 다이(110)를 전기적으로 결합시킨다. 또한, 유테틱 솔더(114)는 다이(110)로부터 플랜지(102)로 열을 전도한다. 사용시, 플랜지(102)는 슬롯(116, 118)을 통해 연장되는 볼트(미도시)에 의해 히트 싱크(미도시)에 전형적으로 부착된다. 다이(110)는 와이어(120, 122)에 의해 리드(106, 108)에 전기적으로 결합된다. 이들 와이어(120, 122)는 바람직하게 리드(106, 108)에 초음파적으로 결합된다. 하나의 다이(110) 및 두 개의 리드(106, 108)가 도시되었지만, 보다 많은 다이 및/또는 리드가 사용될 수 있다. 도 2는 뚜껑(200)이 부착된 이후의 회로 패키지(100)를 나타내며, 하기에 보다 상세히 설명된다.
회로 패키지(100)는 다수의 기계적 피쳐 및 조성물을 사용하여 에어 캐비티내에 다이가 밀폐되게 밀봉하고 높은 온도를 견딜 수 있게 한다. 앞서 주목한 바와 같이, 이러한 조성물은 회로 패키지(100)가 전기적 및 열 전도성 및 기계적 보전성을 나타낼 수 있게 한다. 하기의 설명은 회로 패키지(100)를 제조하기 위한 프로세스의 개요를 시작으로 한다. 그 다음은 플랜지(102) 및 그의 제조에 대한 설명을 한다. 이는 리드(106, 108), 프레임(104)에 사용되는 액정 폴리머의 조성물, 프레임(104) 안쪽에 제공되는 시일, 뚜껑(200) 및 회로 패키지(100)를 제조하는 프로세스의 설명으로 이어진다.
제조 개요
본 발명에 따른 회로 패키지(100)는 종래의 회로 패키지와 유사하게, 스트립내에 또는 릴(reel) 상에 바람직하게 제조된다. 도 3은 리드 프레임(302, 304)과 같은 리드 프레임의 스트립(300)을 나타낸다. 각각의 리드 프레임은 306 및 308에 도시된 것처럼 2개의 리드를 포함한다. 일 실시예에서, 리드 프레임 스트립(300)이 스탬프되거나 에칭되는 경우, 홀이 리드(306, 308) 지나 형성된다. 이들 홀의 예는 310에 도시된다. 이들 홀(310)은 하기에 상세히 설명되는 것처럼, 리드(306, 308)에 프레임을 고정시키는데 사용된다.
리드 프레임 스트립(300)이 제조된 후, 프레임이 바람직하게는 사출성형에 의해 리드 프레임 스트립의 각각의 리드 프레임에 주조된다. 도 4a는 프레임(400)과 같은 프레임이 리드 프레임에 주조된 이후의 리드 프레임 스트립(300A)을 나타낸다. 도 4b는 하나의 완성된 리드 프레임(404)을 나타낸다. 리드 프레임은 리드 프레임에 다이를 부착하는 순차적인 제조기에 개별적으로 또는 스트립 내에 또는 릴에 제공될 수 있다.
플랜지
플랜지(102)는 제공되는 회로 패키지의 다른 부분이 부착되는 베이스를 형성한다. 또한, 전형적으로 플랜지(102)는 다이로부터 히트 싱크로 열을 전도하고 회로 보드에 다이의 하나의 단자를 전기적으로 결합시킨다. 바람직하게 플랜지(102)는 높은 전기적 및 열 전도성을 제공하고 다이-부착 온도에서 어닐링을 견딜 수 있도록 높은 구리 함량의 합금(high-copper alloy)(적어도 약 50%의 구리)으로 제조된다. 바람직하게 합금은 적어도 하나의 미량 금속(trace metal)을 포함한다. 바람직하게 플랜지(102)는 적어도 약 98%의 구리 및 약 0.05% 내지 약 1.5% 사이의 지르코늄을 포함하며, 다른 높은 구리 함량비가 사용될 수도 있다. 보다 바람직하게 플랜지(102)는 약 99.9%의 구리 및 약 0.1%의 지르코늄을 포함한다. 바람직하게 플랜지(102)는 확산 장벽층을 형성하기 위해 약 100-마이크로 인치의 니켈 및 플랜지에 다이(110)의 솔더링을 용이하게 하기 위해 약 65 마이크로-인치의 금으로 전기도금된다.
선택적으로, 플랜지(102)는 적어도 약 99.5%의 구리 및 약 0.085%의 은을 포함하지만, 다른 높은 구리 함량비가 사용될 수도 있다. 지르코늄이 은보다 바람직하며, 이는 지르코늄으로 구성된 합금은 보다 함량의 구리를 함유할 수 있어 은으로 제조되는 경우 보다 양호한 열 및 전기적 전도성을 제공할 수 있기 때문이다. 구리-지르코늄 합금은 종래의 구리-텅스텐 및 구리-몰리브덴-구리 플랜지보다 우수한 열 전도성을 갖는 플랜지를 제공하며, 이는 회로 패키지가 상기 플랜지 또는 상기 플랜지에 부착된 다이를 사용할 수 있게 하여, 종래 기술의 패키지보다 많은 전력을 소모시킬 수 있다. 또한, 구리-지르코늄 합금은 높은 구리 함량의 합금보다 높은 어닐링 온도를 가져 결과적으로 다이-부착 온도로 가열되는 경우 휨이 적다.
앞서 주목한 바와 같이, 프레임(104)은 바람직하게 사출성형에 의해 플랜지(102)에 주조된다. 이러한 주조의 결과로서, 프레임이 플랜지(102)에 부착되나, 이러한 부착은 전형적으로 불완전하여 다이의 솔더링 및 동작의 온도로 인해 손상될 수 있다. 이러한 문제를 극복하기 위해, 바람직하게 플랜지(102)는 기계적 피쳐를 포함하여 프레임(104)과 플랜지가 기계적으로 연동시킬 수 있다.
이러한 피쳐는 도 5a에 도시되며, 이는 도 1을 참조로 상기 설명된 회로 패키지(100) 일부의 절단도이다. 플랜지(102)는 프레임(104)과 플랜지를 기계적으로 연동시키는데 사용되는 프레임 유지 피쳐(500)를 한정한다. 프레임(104)이 플랜지(102)에 주조되는 경우, 프레임 재료의 일부가 프레임 유지 피쳐(500)로 흘러가 그 안에서 동결되어, 키(500)를 형성한다. 프레임 유지 피쳐(500)는 단면 프로파일을 가지며, 키(502)는 보안적(complementary) 프로파일을 취한다. 따라서, 동결 키(502)는 프레임 보유 피쳐(500)와 기계적으로 연동되어, 프레임과 플랜지 사이에 부가되는 접착제 없이 플랜지(102)로부터 프레임(104)이 분리되는 것을 방지할 수 있다.
프레임 보유 피쳐(500)는 적어도 하나의 언더컷 부분을 포함한다. 단면에서, 보유 피쳐(500)는 바람직하게 도브테일 형상으로, 2개의 언더컷 부분(504, 506)을 형성한다. T자, L자 또는 롤리팝(lollipop)과 같은 다른 단면 형상이 사용될 수도 있다.
도 5a에 도시된 프레임 보유 피쳐(500)는 플랜지(102)의 인접한 표면 아래에로 함몰되지만, 프레임 보유 피쳐는 선택적으로 도 5b에 도시된 것처럼, 인접한 표면에 세워질 수 있다. 선택적으로 플랜지(102A)는 인접한 표면에 세워진 프레임 보유 피쳐(500A)를 형성한다. 프레임(104A)이 플랜지(102A)에 주조되는 경우, 프레임 재료의 일부는 프레임 보유 피쳐(500A)의 언더컷 부분(504A, 506A) 부근으로 흘러 그아래에서 동결된다. 이 경우, 프레임(104A)은 프레임(104A) 내에 있는 키(502A)를 형성한다.
도 5a를 참조로, 프레임 보유 피쳐(500)는 일련의 프로그래시브 스탬핑(progressive stamping)에 의해 플랜지(102)내에 형성된다. 도 6a-c는 다양한 제조 스테이지에서 프레임 보유 피쳐(500)의 단면을 나타낸다. 도 6a는 프레임 보유 피쳐(500)가 형성되기 이전의 플랜지 블랭크(102B)를 나타낸다.
도 6b는 제 1 직사각형 단면의 그루브(600)가 플랜지 블랭크안에서 코이닝된 후의 플랜지 블랭크(102C)를 나타낸다. 이러한 코이닝(coining) 동작은 그루브(600) 벽(602, 604)을 형성한다. 바람직하게 그루브(600)는 약 0.02 인치 폭(치수 A) 및 바람직하게 약 0.02 인치 깊이(치수 B)이다.
도 6c는 제 1 그루브(600) 위에 제 2 직사각형 단면 그루브(606)가 코이닝된 이후 플랜지(102)를 나타낸다. 제 2 코이닝 동작은 벽(602, 604)을 변형시켜, 그루브 상부 부근이 약간 찌그러지게 한다. 변형된 벽(602A, 604A)은 도 5a를 참조로 상기 개시된 언더컷(504, 506)을 형성한다. 제 2 그루브(606)는 바람직하게 약 0.05인치 폭(치수 D)와 바람직하게 약 0.01 인치 깊이(치수 C)이다. 형성되는 도브테일 형상은 약 0.007 인치의 보다 작은 치수(치수 E)를 가지며, 약 0.0065 인치의 오버행을 남겨둔다(치수 F). 바람직하게 오버행(F)은 프레임(104)에 사용되는 액정 폴리머(하기 설명됨)에 대해 적어도 약 0.005인치이다.
이들 모든 치수는 플랜지(102)의 크기, 재료 및 온도, 프레임(104)의 크기, 재료 및 온도, 플랜지와 프레임 사이의 접합부의 원하는 세기, 통상의 기술 사업자에게 적합한 비용 및 다른 요인에 따라 변할 수 있다.
또한, 플랜지(102)는 플랜지와 히트 싱크 사이에 양호한 열 이송 접속을 가능케 하는 기계적 피쳐를 포함한다. 히드 싱크는 전형적으로 하나의 표면상에서 평탄하게 가공된다. 회로 패키지와 히트 싱크 사이에 우수한 열전도 접합부를 제공하기 위해, 회로 패키지는 상기 평탄 표면에 대해 평탄하게 위치되어야 하며, 이들 사이에는 갭이 없어야 한다.
프레임 보유 피쳐(500)를 형성하기 위해 수행되는 스탬핑 동작(상기 설명되었음)은 플랜지(102)의 하부를 변형시킬 수 있어, 회로 패키지가 히트 싱크에 대해 평탄하게 위치되는 것을 방지할 수 있다. 이러한 변형을 개선시키기 위해, 플랜지(102) 하부는 스탬핑 동작 이후 바람직하게 랩핑된다(lapped). 부가적으로 또는 선택적으로, 바람직하게 약 0.125 인치의 두께 증가는 스탬핑 동작에 의해 야기되는 변형 양을 감소시키고 플랜지(102) 하부를 랩핑하는 조건을 소거시킬 수 있다.
다이(110)와 플랜지(102) 사이의 열 팽창 계수(CTE)의 차는 다이가 플랜지에 솔더링되는 경우 플랜지를 변형시킬 수 있다. 도 7a-d는 이러한 환경을 개략적으로 도시한다. 도 7a는 플랜지에 아직 솔더링되지 않은 다이(110)와 평탄한 하부(700)를 갖는 플랜지(102D)를 나타낸다. 솔더 재료(114A)는 아직 주조되지 않는다. 구리/지르코늄 플랜지의 CTE는 약 17ppm/℃인 반면, 실리콘 다이의 CTE는 약 2.8ppm/℃이다. 다이(110)와 플랜지(102D)가 가열되어 다이가 플랜지에 솔더링되고, 다이 및 플랜지는 확장된다.
이후, 도 7b에 도시된 것처럼, 다이(110)와 플랜지(102D)가 냉각됨에 따라, 유테틱 솔더(114B)는 갑자기 경화되나, 플랜지와 다이는 냉각 및 수축을 지속한다. 유테틱 솔더(114B)는 매우 강성이며 연성이 아니다. 따라서, 플랜지(102D)의 상부 표면(702)의 수축은 플랜지의 CTE보다 훨씬 작은 CTE를 갖는 다이(110)에 의해 제한된다. 결과적으로, 플랜지(102D)의 상부 표면(702)은 하부 표면(700) 보다 덜 수축되어, 하부 표면은 오목한 형상을 취하게 되며, 플랜지가 히트 싱크에 장착되는 경우 갭을 남겨둘 수 있다.
솔더링 이후 오목한 형상을 취하는 플랜지(102)의 성향과 상반되게, 플랜지는 솔더링 이전에 바람직하게 약간 볼록한 형상을 취한다. 도 7c는 다이(110)가 솔더링되기 이전의 플랜지(102)를 나타낸다. 플랜지(102)의 하부 표면(704)은 솔더링에 의해 도입되는 요면(concavity)의 양보다 큰 볼록면(치수 H)을 갖는 형상을 취한다. 일 실시예에서, 하부 표면(704)은 플랜지의 길이에 대해 적어도 약 0.0001 인치 만큼 볼록하다. 또다른 실시예에서, 하부 표면(704)은 약 0.0005 인치 내지 약 0.0010 인치 사이 만큼 볼록하다. 이러한 양은 사용되는 솔더링 기술, 플랜지에 솔더링되는 다이의 개수, 크기 및 위치, 플랜지 및 플랜지 조성물의 길이, 폭 및 두께와 같이, 다양한 요인에 따라 변할 수 있다. 종래의 플랜지는 전형적으로 약 0.040 또는 0.062 인치의 두께를 갖는다. 바람직하게 약 0.125인치의 플랜지 두께(도 5a에서 치수 G)는 솔더링에 의해 야기되는 변형 양을 감소시킬 수 있다. 하부 표면 볼록면은 코이닝 프로스세에 의해 바람직하게 부여되지만, 샌딩(sanding), 벤딩(bending), 주조 또는 단조와 같은 다른 프로세스도 사용될 수 있다.
도 7d는 다이가 플랜지에 솔더링되고 냉각된 이후의 플랜지(102)를 나타낸다. 바람지하게 하부 표면(704)은 약각 볼록한 형상을 갖는다. 플랜지(102)가 히트 싱크에 장착되면, 플랜지에 나사를 장착함으로써 가해지는 힘(화살표 706, 708로 표시됨)은 히트 싱크에 대한 플랜지를 평탄화시켜 플랜지와 히트 싱크 사이에 양호한 열-이송 접합부를 형성한다.
앞서 주목된 바와 같이, 일반적으로 플랜지(102)는 다이가 솔더링되고, 에폭시 접착되거나 또는 다른 방식으로 부착되는 평면형 다이-부착 영역(112)을 포함한다. 다이-부착 영역(112)은 바람직하게 인치당 약 0.001 인치내로 평탄화되며, 보다 바람직하게는 인치당 약 0.0005 인치 내로 평탄화되어, 다이(110)와 다이-부착 영역 사이에 양호한 유테틱 솔더 결합을 용이하게 한다. 또한, 다이-부착 영역 표면 조도는 바람직하게 유테틱 솔더링에 대해 약 30 마이크로-인치 미만이다. 플랜지(102) 하부의 표면 조도는 바람직하게 약 64 마이크로-인치 미만이며 히트 싱크와의 양호한 헤드-전도 접촉 형성을 용이하게 한다. 에폭시와 같은 접착제가 다이-부착 영역(112)에 다이(110)를 부착하는데 사용되는 경우, 다이-부착 영역은 인치당 약 0.005 인치 내로 바람직하게 평탄화되며 약 64 마이크로 인치내로 평활화된다.
앞서 주목한 바와 같이, 플랜지(102)는 장착 슬롯(116, 118)을 포함한다. 선택적으로, 플랜지(102)는 나사형 또는 비나사형 장착 홀을 포함할 수 있다. 이러한 경우, 플랜지(102)는 히트 싱크 또는 다른 기판에 볼트에 의해 또는 이들 개구부를 통해 연장되는 다른 파스너에 의해 장착될 수 있다. 선택적으로, 플랜지(102)는 히트 싱크 또는 다른 기판에 솔더링되어, 슬롯 장착 조건이 생략된다.
리드
도 1을 참조로 앞서 주목한 바와 같이, 프레임(104)은 바람직하게 사출성형에 의해 플랜지(102)와 리드(106, 108)에 주조된다. 주조 작업 동안, 프레임(104)은 프레임의 측벽을 통해 프레임 외측으로부터 에어 캐비티 영역으로 연장되는 리드(106, 108) 부근에 바람직하게 주조된다. 이러한 주조 결과에 따라, 프레임이 리드(106, 108)에 접착되며, 이러한 접착은 전형적으로 불완전하며 다이의 솔더링 및 동작 열로 인해 손상될 수 있다. 이러한 문제를 해결하기 위해, 각각의 리드(106, 108)는 프레임(104)에 리드를 고정하기 위해, 바람직하게 하나 이상의 리드 보유 피쳐를 포함한다.
하나의 리드 보유 피쳐는 도 8에 도시된 것처럼 각각의 리드를 지나는 적어도 하나의 리드(310)를 포함한다. 앞서 주목한 것처럼, 홀(310)은 리드 프레임(300)(도 3)이 스탬프되거나 에칭되는 경우 리드(106, 108)에 형성된다. 바람직하게, 각각의 리드(106, 108)는 프레임(104)이 리드와 접촉하는 라인에 정렬된 다수의 바람직하게 직사각형 홀(310)을 포함한다. 주조 동안, 일부 프레임의 열가소성물질이 홀(310)속으로 흘러가 그안에서 동결되어 프레임(104) 내에 리드(106, 108)를 기계적으로 고정시키며 리드와 프레임 사이에 접착제를 부가하지 않고 리드가 프레임으로부터 분리되는 것을 방지한다. 도 5a에 도시된 것처럼, 홀(310)은 바람직하게 프레임(104)에 의해 완전히 커버된다.
리드(106, 108)의 전기적 전도성은 회로 패키지(100)의 전체 성능에 기여한다. 리드(106, 108)의 전도성은 측방, 즉, 리드를 통해 흐르는 전류의 방향에 대략 수직으로 리드의 단면적에 비례한다. 홀(310)은 이러한 단면적(도 8의 절단선 B-B참조)을 감소시키기 때문에, 홀의 개수, 위치, 크기 및 형상은 리드(106, 108)의 유효 전도성의 손실이 최소화되도록 선택될 수 있다. 바람직하게, 홀(310)은 리드 단면적을 최대 약 25%까지 감소시키지만, 이러한 감소는 형성되는 리드의 전도성이 설계 기준을 만족시키는 경우 더 클 수 있다.
직사각형 홀(310)은 리드(106, 108)를 동결시키고 고정시킬 수 있는 프레임의 열가소성물질의 양을 최대화시키는 반면, 리드의 전도성 감소는 최소화시킨다. 직사각형 홀(310)의 긴 치수는 바람직하게 리드(106, 108)를 통해 흐르는 전류의 방향에 평행하게 배열된다. 프레임(104) 측벽의 두께에 따라 홀(310)은 정사각형이 될 수 있다.
도 8에 도시된 또 다른 리드 보유 피쳐는 후크형 또는 굽은형(하기에서는 전체적으로 "후크형") 에지(800), 리지, 함몰부 또는 에어 캐비티 영역내에 제공되는 리드(106, 108)의 단부 상에 또는 단부 부근에 다른 구조물을 제공한다. 이러한 구조물은 리드와 공면이 아니다. 도 5a에 도시된 것처럼, 주조 동안, 일부 프레임의 열가소성물질은 이러한 구조물의 외측을 면하는 부분에 또는 상기 부분에 대해 동결되어, 리드(106)가 프레임(104)으로부터 분리되는 것을 방지하는 기계적 장벽을 형성한다. 후크형 에지(800), 리지 또는 다른 구조물은 리드 프레임(300)(도 3)이 스탬프되는 리드(106, 108)에 형성된다. 후크형 에지(800)는 리드 보유 피쳐에 대한 바람직한 실시예지만, 다른 형상이 사용될 수도 있다. 다른 이용가능한 형상의 예는 도 8b에서 800A-F로 도시된다.
도 1을 참조로 앞서 개시된 것처럼, 리드(106, 108)는 다이를 회로 보드 등에 전기적으로 접속하는데 사용된다. 리드(106, 108)는 양호한 전기적 전도성을 제공하고 프레임(104)의 CTE와 매칭되도록 구리 함량이 높은 합금(적어도 50% 구리)으로 제조된다. 구리 함량이 높은 리드는 전형적으로 42%의 니켈 및 55%의 철을 포함하는(통상적으로 합금 42으로 공지됨) 종래의 리드 보다 우수한 전기적 전도성을 제공한다. 또한, 리드(106, 108)는 확산 장벽층 형성을 위해 약 100 마이크로-인치의 니켈로 그리고 리드의 와이어본딩 또는 리드 솔더링을 용이하게하기 위해 약 65 마이크로-인치의 금으로 바람직하게 전기도금된다.
리드(106, 108)는 바람직하게 약 2.1% 내지 약 2.6% 사이의 철, 약 0.015% 내지 약 0.15% 사이의 인, 약 0.05% 내지 약 0.2%의 아연, 나머지는 구리를 갖는 합금으로 제조된다. 그러나 다른 비율의 상기 재료들이 사용될 수 있다. 보다 바람직하게 리드(106, 108)는 약 97.5%의 구리, 약 2.35%의 철, 약 0.3%의 인 및 약 0.12%의 아연으로 제조된다. 이러한 합금은 UNS 지정 C19400으로 Olin Corporation으로부터 이용가능하다.
리드(106, 108)에 대한 다양한 선택적인 조성물이 이용될 수 있다. 이러한 선택적 조성물중 하나는 약 99.9%의 구리 및 약 0.1%의 지르코늄을 포함한다. 이러한 합금은 UNS 지정 C15100으로 Olin Corporation으로부터 이용가능하다. 그러나, 이들 재료의 또다른 비율이 이용될 수 있다. 예를 들어, 약 0.05% 내지 약 0.15% 사이의 지르코늄, 나머지는 구리를 갖는 합금이 이용될 수 있다.
리드(106, 108)에 대한 또다른 선택적인 조성물은 약 1% 내지 약 2% 사이의 철, 약 0.01% 내지 약 0.35% 사이의 인, 약 0.3% 내지 약 1.3% 사이의 코발트, 약 0.1% 내지 약 1% 사이의 주석 및 나머지는 구리를 포함한다. 이러한 조성물에서 바람직한 구리의 양은 97%이다. 이러한 합금은 UNS 지정 C19500으로 Olin Corporation으로부터 이용가능하다.
리드(106, 108)에 대한 또다른 선택적인 조성물은 약 0.3% 내지 약 1.2% 사이의 철, 약 0.1% 내지 약 0.4% 사이의 인, 약 0.01% 내지 약 0.2% 사이의 마그네슘, 및 나머지는 구리를 포함한다. 이러한 조성물에서 바람직한 공식은 약 0.6%의 철, 약 0.2%의 인, 약 0.05%이 마그네슘 및 약 99%의 구리이다. 이러한 합금은 UNS 지정 C19700으로 Olin Corporation으로부터 이용가능하다.
리드(106, 108)에 대한 또다른 선택적인 조성물은 약 1.7% 내지 약 2.3%의 주석, 약 0.1% 내지 약 0.4%의 니켈, 약 0.15%에 이르는 인 및 나머지는 구리를 포함한다. 이러한 합금은 UNS 지정 C50710으로 Mitsubishi Electric Corporation으로부터 이용가능하다.
리드(106, 108)에 대한 또다른 선택적인 조성물은 약 0.5% 내지 약 1.5% 사이의 철, 약 0.025% 내지 약 0.04% 사이의 인 및 나머지는 구리를 포함한다. 이러한 합금은 UNS 지정 C19210으로 Kobe Steel, Ltd. 로부터 이용가능하다.
리드(106, 108)에 대한 또다른 선택적인 조성물은 약 0.5% 내지 약 0.15% 사이의 철, 약 0.5% 내지 약 1.5% 주석, 약 0.01% 내지 약 0.035% 사이의 인 및 나머지는 구리를 포함한다. 이러한 합금은 UNS 지정 C19520으로 Mitsubishi Shinto Company, Ltd.로부터 이용가능하다.
리드(106, 108)에 대한 또다른 선택적인 조성물은 약 0.15% 내지 약 0.4% 사이의 크롬, 약 0.01% 내지 약 0.4% 사이의 티타늄, 약 0.02% 내지 약 0.07%의 실리콘 및 나머지는 구리를 포함한다. 이러한 합금은 UNS 지정 C18070으로 Wieland Werke로부터 이용가능하다.
리드(106, 108)에 대한 또다른 선택적인 조성물은 약 0.8% 내지 약 1.8% 사이의 니켈, 약 0.15% 내지 약 0.35% 사이의 실리콘, 약 0.01% 내지 약 0.05%의 실리콘, 약 0.01% 내지 약 0.05%의 인 및 나머지는 구리를 포함한다. 이러한 합금은 UNS 지정 C19010으로 Poong San Metal Corporation으로부터 이용가능하다.
리드(106, 108)에 대한 또다른 선택적인 조성물은 약 2.0% 내지 약 4.8% 사이의 니켈, 약 0.2% 내지 약 1.4% 사이의 실리콘, 약 0.05% 내지 약 0.45%의 마그네슘 및 나머지는 구리를 포함한다. 이러한 선택적 조성물의 바람직한 식은 약 3.0%의 니켈, 약 0.65%의 실리콘, 약 0.15%의 마그네슘 및 약 96.2%의 구리이다. 이러한 합금은 UNS 지정 C70250으로 Olin Corporation으로부터 이용가능하다.
리드(106, 108)에 대한 또다른 선택적인 조성물은 약 0.3% 내지 약 0.4% 사이의 크롬, 약 0.2% 내지 약 0.3% 사이의 주석, 약 0.15% 내지 약 0.25%의 아연 및 나머지는 구리를 포함한다. 이러한 합금은 UNS 지정 EFTEC-64T으로 Furukawa Electric으로부터 이용가능하다.
리드(106, 108)에 대한 또다른 선택적인 조성물은 약 2.7% 내지 약 3.7% 사이의 니켈, 약 0.2% 내지 약 1.2% 사이의 실리콘, 약 0.1% 내지 약 0.5%의 아연 및 나머지는 구리를 포함한다. 이러한 합금은 UNS 지정 KLF-25으로 Kobe Steel, Ltd.로부터 이용가능하다.
리드(106, 108)에 대한 또다른 선택적인 조성물은 약 1.9% 내지 약 2.9% 사이의 니켈, 약 0.2% 내지 약 0.6% 사이의 실리콘, 약 0.1% 내지 약 0.2%의 인 및 나머지는 구리를 포함한다. 이러한 합금은 UNS 지정 MF224으로 Mitubishi Electric Corporation로부터 이용가능하다.
프레임
도 5a를 참조로, 상기 주목한 바와 같이, 프레임(104)은 사출성형된 열가소성물질로 제조되며 플랜지(102)와 리드(106, 108)에 주조된다. 바람직하게 플랜지(102) 재료는 다이-부착 온도(AuSn 솔더링에 대해 280-330℃ 또는 AuSi 솔더링에 대해 390-420℃)를 견딜 수 있는 액정 폴리머(LCP)를 포함한다. 종래의 LCP는 약 300℃ 내지 약 330℃ 사이의 온도에서 요융된다. 바람직하게 프레임(104)은 용융 온도를 상승시키고 열팽창 계수(CTE)를 조절하여 수분 침투성을 감소시키기 위해 베이스 수지 및 화합물을 포함한다. 편의상, 수지 및 화합물을 포함하는 프레임(104) 재료를 본 명세서에서는 "열가소성 화합물" 또는 "프레임 재료"라 칭한다.
이용가능한 수지의 예로는, 파라히드록시 벤조산, 비스페놀 및 프탈산을 포함하는 것중 하나이다. 또다른 이용가능한 식은 p-히드록시 벤조산(HBA) 및 6-히드록시-2-나프탈산(HNA)의 코폴리머를 포함한다. 다른 이용가능한 식은 HBA, 4-4-비스페놀(BP) 및 테레프탈산(TA)의 테라코폴리머를 포함한다.
도 9는 열가소성물질 화합물내의 소정의 화합물을 나타내는 프레임(104)의 개략적 단면도이다. 바람직하게 필러 입자가 LCP에 부가되어 리드(106, 108)의 CTE(약 17 ppm/℃)와 근접하게 매칭되고 프레임(102)의 열가소성물질의 화합물의 이방성이 차단된다. 프레임 재료의 CTE는 바람직하게 리드(106, 108)의 CTE의 약 60% 이내에서 조절된다. 바람직하게 약 2 내지 3 마이크론의 직경을 갖는 탤크(talc)와 같은 광물의 구형볼(900)이 약 30% 내지 약 40%의 농도로 LCP에 부가될 수 있다. 이러한 합성물은 약 7ppm/℃ 내지 22ppm/℃의 CTE를 갖는다.
바람직하게 수분 침투를 감소시키기 위해 LCP에 그래파이트가 첨가된다. 바람직하게, 이러한 그래파이트는 일반적으로 평면형 그래파이트 박편(904) 형태이나(도 9에서 에지상에 도시됨), 볼 또는 덩어리와 같이 다른 형태의 그래파이트도 이용될 수 있다. 또한, 그래파이트 박편(904)은 이들의 유효성을 크게 변화시키지 않게, 사출성형 동안 약간 휠 수 있다. "일반적으로 평면형 그래파이트 박편"이란 용어는 변형된 박편을 포함한다.
바람직하게 그래파이트 박편(904)은 프레임(104)의 외부 표면에 바람직하게 대체로 평행한 층을 형성하여, 수분 침투에 대한 구불구불한 경로를 형성한다. 층이 외부 표면에 평행하지 않더라도, 그래파이트 제공은 수분 침투를 방지한다. 또한, 그래파이트 박편(904)은 리드(106, 108)의 구리 합금과 매우 근접하게 매칭되도록 LCP의 CTE를 조절한다. 프레임 재료는 약 10% 내지 약 70% 사이, 바람직하게는 약 40% 내지 약 50% 사이의 그래파이트 박편을 포함한다.
선택적인 그래파이트 박편으로서, 유리 섬유(1202)가 LCP에 첨가되어 형성되는 열가소성 화합물의 CPE를 조절하고 강도를 증가시킬 수 있다. 본 실시예에서, 바람직하게 프레임 재료는 약 30% 내지 약 50%의 유리 섬유를 함유한다.
그래파이트 박편에 대한 또다른 선택으로, 또는 부가적으로, 철 분말에 기재한 흡수제, 분자체(molecular sieve) 필터(제올라이트) 및 칼슘 산화물(CaO)과 같은 다른 화합물이 LCP에 첨가될 수 있다. 적절한 제올라이트는 Sudchemie, Inc.로부터 이용가능하다.
프레임 재료는 사출성형 이전에 바람직하게 약 0.008% 미만의 수분 함량으로 바람직하게 예비건조된다. 또한, 사출 시간은 바람직하게 약 0.2초 미만으로 짧아야 한다. 사출 샷 크기는 바람직하게 약 2 그램 미만으로 작게 유지되어, 사출 몰더 배럴내에 열가소성물질 화합물의 잔류 시간을 최소화시켜야 한다. 사출 지점에서 게이트는 바람직하게 열가소성물질의 화합물 흐름을 제한하여, 폴리머 고리 및 그래파이트 박편이 배향되도록 열가소성물질 화합물상에 전단력이 증가된다. 바람직하게 열가소성 화합물은 프레임(104) 모서리에서 또는 리드(106, 108) 사이에서 사출된다. 형성되는 프레임에서의 스트레스 양을 최소화시키기 위해, 약 250℉의 최소 주조 온도가 바람직하게 주조 작업 동안 유지된다.
수분 장벽막이 바람직하게 프레임(104)의 외부 표면에 제공되어 수분 침투를 보다더 감소시킬 수 있다. 선택적으로, 막은 프레임(104)의 외부에 제공될 수 있다. 이용가능한 재료는 Bairocade란 명칭으로 PPG Industries로부터 입수가능한, 폴리머-Al 막 및 폴리머-세라믹 막과 같은 아민-기재 엑폭시를 포함한다.
시일
프레임 보유 피쳐(500)(도 5a) 및 리드 보유 피쳐(800)(도 8a)는 수분 및 대기 가스 침투를 방지하는 양호한 기계적 접속부를 제공한다. 또한, 바람직하게 프레임(104)은 이러한 침투를 감소시키기 위한 구성물(constituent) 및 외부 또는 내부 막을 포함한다. 도 10에 도시된 것처럼, 침투를 보다 더 감소시키기 위해, 시일(1000, 1002)은 프레임(104)의 에지를 따라 프레임(104) 안쪽에 제공되며, 프레임은 프레임이 플랜지(102)와 만나는 리드(106, 108)와 만난다. 도 11a에 도시된 것처럼, 시일(1002)은 플랜지(102)와 프레임(104) 사이의 침투 및 프레임(104)과 리드(108) 사이의 침투를 를 효율적으로 방지한다. 선택적으로, 도 11b에 도시된 것처럼, 2개의 시일(1002A, 1002B)이 한개의 시일(1002) 대신에 사용될 수 있다.
프레임 재료에 대한 밀봉제(sealant)의 접착력을 보다 양호하게 개선시키기 위해, 프레임 재료는 밀봉제를 제공하기 이전에 바람직하게 세정된다. 공지된 바와 같이, 플라즈마 세정은 산소가 우세한 매체인 경우, 이용가능한 결과를 산출한다. 선택적으로, 프레임 재료는 솔벤트르 사용하여 세정되거나 또는 에칭에 의해 세정될 수 있다. 0.008 인치의 내부-직경(ID) 니들이 시일(1000)에 대한 재료를 분배하는데 사용되며 0.010 인치 ID 니들은 시일(1002)에 대한 재료를 분배하는데 바람직하게 사용된다. 물론, 또다른 니들 크기가 원하는 비드(bead)의 크기에 따라 사용될 수 있다. 밀봉제내의 에어 버블을 최소화시키기 위해, 용적형(positive displacement), 오거 펌프가 니들에 대한 밀봉제를 펌프시키는데 사용된다.
바람직하게 밀봉제 재료는 초당 약 0.95의 전단율에서 약 58 Pa.S 내지 약 128 Pa.S 사이의 점도, 및 초당 약 9.5의 전단율에서 약 12 Pa.S 내지 약 30 Pa.S 사이의 점도를 가는다. 도 12는 점도와 전단율 사이의 바람직한 관계를 나타내는 그래프(1200)르 도시한다. 재료를 신속하게 분배하기 위해서는 높은 전단율에서 낮은 점도가 바람직하다. 그러나, 일단 재료가 분배되면, 움직이지 않도록, 낮은 전단율에서는 높은 점도가 바람직하다.
바람직하게 재료는 약 3 Pa.S 내지 약 7.4 Pa.S 사이의 캐손(cason) 점도를 갖는다. 재료의 요변도(thixotropic index)는 바람직하게 약 3.5 내지 약 4.6 사이이다.
시일(1000, 1002)에 대한 적절한 재료는 에폭시, 실리콘 및 컴포멀한 코팅을 포함한다. 적절한 밀봉제는 약 40% 내지 약 60% 사이의 솔벤트(2-부틸 아세테이트) 및 약 40% 내지 약 60% 사이의 에폭시 또는 실리콘 수지를 포함한다. 예를 들어, 에폭시가 비스-페놀 A 또는 고리형 지방족 에폭시드 수지일 수 있다. 적절한 경화제는 아민 경화제를 포함한다. 선택적으로, 시일은 Cookson Electronics로부터 이용가능한 파라린(Paralyne) D 도는 파라린 HT로 제조될 수 있다.
뚜껑(Lid)
뚜껑(200)은 다이(110)를 플랜지(102)에 부착하고 리드(106, 108)와 전기적으로 결합시킨 후 프레임(104)에 부착된다. 적절한 뚜껑(200)은 도 13a 및 13b에 도시된다. 뚜겅(200)은 약 50 kHz 내지 약 60 kHz 사이의 주파수 및 약 100 마이크론 미만(보다 바람지하게는 60 마이크론 미만)의 진폭을 갖는 용접 신호를 사용하여, 바람직하게 프레임(104)에 초음파적으로 용접된다. 선택적으로, 뚜껑(200)은 프레임(104)에 레이저 용접 또는 가열 용접될 수 있다.
종래의 초음파 플라스틱 용접 기술은 회로 패키지에 뚜껑을 밀봉하는데 사용될 수 없었으며, 이는 종래의 기술은 회로 패키지에 장착된 와이어본딩 조립체가 손상될 수 있는 높은 진폭이 야기시킬 수 있는 낮은 용접 주파수를 사용하기 때문이다. 본 발명의 높은 용접 주파수는 낮은 진폭을 야기시켜, 결과적으로 와이어본딩된 조립체가 손상되지 않는다. 통상적으로, 뚜껑은 에폭시 접착제를 이용하여 회로 패키지에 부착된다. 바람직하게, 초음파 용접은 에폭시 경화 시간(약 2시간) 보다 상당히 적은 시간(약 250 mSec.)에서 달성될 수 있다.
바람직하게, 리드(200)와 프레임(104) 사이는 끼워맞춤(interference fit)되어, 리드와 프레임 부분들이 초음파 용접동안 서로 용융되어 퓨징될 수 있다. 도 13b의 단면에 도시된 것처럼, 뚜껑(200)은 바람직하게 프레임(104)과 용융되고 퓨징되는 립(lip)(1300)을 포함한다. 뚜껑(200)은 상기 설명된 바와 같이, 바람직하게 프레임(104)과 동일한 재료로 제조된다. 또한, 수분 장벽막이 프레임(104)을 참조로 상기 설명된 것처럼, 뚜껑(1200)에 제공된다.
제조 설명
회로 패키지(100)의 플랜지(102), 프레임(104), 리드(106, 108) 및 뚜껑(200), 및 이들 부품들을 제조하는데 사용되는 재료 및 프로세스에 대한 상세한 설명은 앞서 개시되었다. 도 14는 회로 패키지(100)가 제조되고 이용될 수 있는 프로세스를 나타내는 간략화된 흐름도이다.
단계(1400)에서, 제 1 구리 함량이 높은 합금(high-copper alloy)이 리드(106, 108)를 위해 제조된다. 단계(1402)에서, 단계(1400)에서 제조된 제 1 구리 함량이 높은 합금으로 리드 프레임이 제조된다. 단계(1404)에서, 리드 보유 피쳐중 하나를 형성하기 위해 리드 프레임(300)에 홀(310)이 펀칭되고, 에칭되거나 또는 다른방식으로 형성된다. 단계(1406)에서, 리드(106, 108)의 단부가 또다른 리드 보유 피쳐(800)를 형성하도록 리드 프레임(300)상에 컬링, 구부러짐, 스템프 또는 에칭된다.
단계(1408)에서, 제 2 구리 함량이 높은 합금이 플랜지(102)를 위해 제조된다. 단계(1410)에서, 플랜지(102)는 단계(1408)에서 제조된 제 2 구리 함량이 높은 합금으로 제조된다. 단계(1412)에서, 프레임 보유 피쳐(500)는 프로그래시브 스탬핑 프로세스에 의해 플랜지(102)에 코이닝된다. 선택적으로, 단계(1414)에서, 플랜지(102) 하부는 랩핑된다. 단계(1416)에서, 플랜지(102) 하부는 볼록하다.
단계(1418)에서, 프레임 재료를 제조하도록 액정 폴리머에 그래파이트 박편, 탤크 및/또는 유리 섬유가 부가된다. 단계(1420)에서, 프레임 재료가 건조된다. 단계(1422)에서, 프레임(104)은 플랜지(102) 및 리드(106, 108)에 주조된다.
단계(1424)에서, 프레임(104) 및 플랜지(102)의 내부, 즉, 에어 캐비티 영역이 세정된다. 단계(1426)에서, 밀봉제가 프레임(104)과 플랜지(102) 사이 및 프레임과 리드(106, 108) 사이의 경계를 밀봉하도록 제공된다.
단계(1428)에서, 다이(110)는 플랜지(102)에 부착된다. 단계(1430)에서, 다이(110)는 리드(106, 108)에 초음파적으로 와이어본딩된다. 단계(1432)에서, 뚜껑(200)은 프레임(104)에 초음파적으로 용접된다.
본 발명은 바람직한 실시예를 참조로 개시되었지만, 당업자들은 첨부된 청구항에 개시된 바와 같이, 본 발명의 범주 및 정신내에서 다양한 변형이 이루어질 수 있다는 것을 알 수 있을 것이다. 예를 들어, 하부 전력 다이는 그와 솔더링되기 보다는 에폭시 또는 다른 접착제를 이용하여 플랜지에 부착될 수 있다. 또한, 공지된 것처럼, 합금은 소량의 불순물을 함유하며, 본 명세서에 개시된 구성물은 전체 100%일 필요는 없다.
프레임 보유 피쳐(500) 및 플랜지 하부의 볼록도(H)가 구리 함량이 높은 플랜지(102)와 관련하여 개시되었지만, 이들은 종래의 플랜지 및 다른 재료로 이루어진 플랜지에도 사용될 수 있다. 리드 보유 피쳐(310, 800) 및 이들 각각의 대안들은 구리 함량이 높은 리드와 관련하여 개시되었지만, 이들은 종래의 리드 및 다른 재료로 이루어진 리드에 사용될 수 있다. 프레임 재료는 회로 패지키(100)와 관련하여 개시되었지만, 이들 재료는 높은 온도를 견딜 수 있는 재료를 요구하는 다른 것들에도 바람직하게 사용될 수 있다. 프레임 재료의 다른 사용 예로는 인쇄 회로 보드(PCB) 및 전자 부품용 소켓, 케이블, PCB 등에서의 고온 라미네이트를 포함한다.

Claims (171)

  1. 플랜지;
    적어도 하나의 리드; 및
    상기 플랜지 및 상기 적어도 하나의 리드에 주조되는 프레임을 포함하며,
    상기 적어도 하나의 리드는 상기 프레임을 지나 연장되며, 상기 프레임은 약 340℃ 이상의 융점 온도를 갖는 열가소성 재료를 포함하는, 회로 패키지.
  2. 제 1 항에 있어서,
    상기 프레임은 키 프로파일을 갖는 키를 포함하며, 상기 플랜지는 상기 키 프로파일을 보완하는 연동(interlock) 프로파일을 갖는 연동 피쳐를 형성하며, 상기 키는 상기 연동 피쳐와 긴밀하게 접촉되는 것을 특징으로 하는 회로 패키지.
  3. 제 2 항에 있어서, 상기 연동 프로파일은 도브테일 형상인 것을 특징으로 하는 회로 패키지.
  4. 제 2 항에 있어서, 상기 연동 프로파일은 T자 형상인 것을 특징으로 하는 회로 패키지.
  5. 제 2 항에 있어서, 상기 연동 프로파일은 L자 형상인 것을 특징으로 하는 회로 패키지.
  6. 제 2 항에 있어서, 상기 연동 피쳐는 상기 플랜지내의 그루브인 것을 특징으로 하는 회로 패키지.
  7. 제 2 항에 있어서, 상기 연동 피쳐는 상기 플랜지의 표면에 위치되는 것을 특징으로 하는 회로 패키지.
  8. 제 1 항에 있어서, 상기 적어도 하나의 리드는 그를 관통하는 적어도 하나의 홀을 형성하며, 상기 프레임의 열가소성 재료의 일부는 상기 홀을 지나 연장되는 것을 특징으로 하는 회로 패키지.
  9. 제 8 항에 있어서, 상기 적어도 하나의 홀은 직사각형인 것을 특징으로 하는 회로 패키지.
  10. 제 8 항에 있어서, 상기 적어도 하나의 홀은 다수의 홀을 포함하는 것을 특징으로 하는 회로 패키지.
  11. 제 8 항에 있어서, 상기 적어도 하나의 홀을 지나는 상기 적어도 하나의 리드의 측방 단면에서, 상기 적어도 하나의 홀의 단면적은 적어도 하나의 리드 단면적의 약 25% 이하인 것을 특징으로 하는 회로 패키지.
  12. 제 1 항에 있어서, 상기 적어도 하나의 리드는 그의 하나의 단부 부근에 보유 피쳐를 포함하고, 상기 보유 피쳐는 바깥쪽을 면하는 부분을 포함하며, 상기 열가소성 프레임 재료의 일부는 상기 보유 피쳐의 상기 바깥쪽을 면하는 부분을 접하는 것을 특징으로 하는 회로 패키지.
  13. 제 12 항에 있어서, 상기 보유 피쳐는 후크형 에지를 포함하는 것을 특징으로 하는 회로 패키지.
  14. 제 12 항에 있어서, 상기 보유 피쳐는 리지를 포함하는 것을 특징으로 하는 회로 패키지.
  15. 제 12 항에 있어서, 상기 보유 피쳐는 그루브를 포함하는 것을 특징으로 하는 회로 패키지.
  16. 제 1 항에 있어서, 상기 적어도 하나의 리드는 그의 한쪽 단부 부근에 보유 피쳐를 포함하며, 상기 열가소성 프레임 재료의 일부는 상기 보유 피쳐와 접하는 것을 특징으로 하는 회로 패키지.
  17. 제 16 항에 있어서, 상기 보유 피쳐는 후크형 에지인 것을 특징으로 하는 회로 패키지.
  18. 제 16 항에 있어서, 상기 보유 피쳐는 리지인 것을 특징으로 하는 회로 패키지.
  19. 제 16 항에 있어서, 상기 보유 피쳐는 그루브인 것을 특징으로 하는 회로 패키지.
  20. 제 1 항에 있어서, 상기 플랜지는 볼록한 하부 표면을 포함하는 것을 특징으로 하는 회로 패키지.
  21. 제 20 항에 있어서, 상기 하부 표면의 볼록도는 적어도 약 0.0001 인치인 것을 특징으로 하는 회로 패키지.
  22. 제 20 항에 있어서, 상기 하부 표면의 볼록도는 약 0.0005 내지 약 0.0010 인치 사이인 것을 특징으로 하는 회로 패키지.
  23. 제 1 항에 있어서, 상기 플랜지는 적어도 50%의 구리를 포함하는 것을 특징으로 하는 회로 패키지.
  24. 제 1 항에 있어서, 상기 플랜지는 적어도 90%의 구리를 포함하는 것을 특징으로 하는 회로 패키지.
  25. 제 1 항에 있어서, 상기 플랜지는 적어도 약 98%의 구리를 포함하는 것을 특징으로 하는 회로 패키지.
  26. 제 1 항에 있어서, 상기 플랜지는 지르코늄 및 은을 포함하는 그룹에서 선택된 적어도 하나의 재료 및 구리의 합금을 포함하는 것을 특징으로 하는 회로 패키지.
  27. 제 26 항에 있어서, 상기 합금은 적어도 약 98%의 구리를 포함하는 것을 특징으로 하는 회로 패키지.
  28. 제 1 항에 있어서, 상기 플랜지는 약 0.05% 내지 약 1.5 사이의 지르코늄 및 적어도 약 98.5%의 구리를 포함하는 것을 특징으로 하는 회로 패키지.
  29. 제 1 항에 있어서, 상기 플랜지는 약 0.05% 내지 약 1.5% 사이의 지르코늄 및 나머지는 구리를 포함하는 것을 특징으로 하는 회로 패키지.
  30. 제 1 항에 있어서, 상기 플랜지는 약 0.085%의 은 및 적어도 약 99.9%의 구리를 포함하는 것을 특징으로 하는 회로 패키지.
  31. 제 1 항에 있어서, 상기 적어도 하나의 리드는 적어도 50%의 구리를 포함하는 것을 특징으로 하는 회로 패키지.
  32. 제 1 항에 있어서, 상기 적어도 하나의 리드는 적어도 97%의 구리를 포함하는 것을 특징으로 하는 회로 패키지.
  33. 제 1 항에 있어서, 상기 적어도 하나의 리드는 철, 인, 아연, 지르코늄, 코발트, 주석, 마그네슘, 니켈, 크롬, 티타늄 및 실리콘을 포함하는 그룹에서 선택된 적어도 하나의 재료 및 구리의 합금을 포함하는 것을 특징으로 하는 회로 패키지.
  34. 제 33 항에 있어서, 상기 합금은 적어도 97%의 구리를 함유하는 것을 특징으로 하는 회로 패키지.
  35. 제 1 항에 있어서, 상기 적어도 하나의 리드는, 약 2.1% 내지 약 2.6% 사이의 철; 약 0.015% 내지 약 0.15% 사이의 인; 약 0.05% 내지 약 0.2% 사이의 아연; 및 나머지는 구리를 포함하는 것을 특징으로 하는 회로 패키지.
  36. 제 1 항에 있어서, 상기 열가소성 재료는 액정 폴리머를 포함하는 것을 특징으로 하는 회로 패키지.
  37. 제 2 항에 있어서, 상기 액정 폴리머는 파라-히드록시벤조산, 비스페놀 및 프탈산을 포함하는 것을 특징으로 하는 회로 패키지.
  38. 제 2 항에 있어서, 상기 액정 폴리머는, p-히드록시벤조산 및 6-히드록시-2-나프탈산을 포함하는 것을 특징으로 하는 회로 패키지.
  39. 제 2 항에 있어서, 상기 액정 폴리머는 히드록시벤조산, 4-4-비스페놀 및 테레프탈산 식의 테라폴리머를 포함하는 것을 특징으로 하는 회로 패키지.
  40. 제 1 항에 있어서, 상기 열가소성 재료는 상기 적어도 하나의 리드의 열팽창 계수의 60% 이내의 열팽창 계수를 갖는 것을 특징으로 하는 회로 패키지.
  41. 제 1 항에 있어서, 상기 열가소성 재료는 약 7ppm/℃ 내지 22ppm/℃ 사이의 열팽창 계수를 갖는 것을 특징으로 하는 회로 패키지.
  42. 제 1 항에 있어서, 상기 열가소성 재료는 약 2 내지 약 3 마이크론 사이의 직경의 약 30% 내지 약 45% 사이의 탤크 볼을 포함하는 것을 특징으로 하는 회로 패키지.
  43. 제 1 항에 있어서, 상기 열가소성 재료는 약 30% 내지 약 50% 사이의 유리 섬유를 포함하는 것을 특징으로 하는 회로 패키지.
  44. 제 1 항에 있어서, 상기 열가소성 재료는 다수의 그래파이트 박편을 포함하는 것을 특징으로 하는 회로 패키지.
  45. 제 44 항에 있어서, 상기 열가소성 재료는 약 10% 내지 약 70% 사이의 그래파이트 박편을 포함하는 것을 특징으로 하는 회로 패키지.
  46. 제 44 항에 있어서, 상기 열가소성 재료는 약 40% 내지 약 50% 사이의 그래파이트를 포함하는 것을 특징으로 하는 회로 패키지.
  47. 제 44 항에 있어서, 상기 그래파이트 박편은 다수의 층을 형성하는 것을 특징으로 하는 회로 패키지.
  48. 제 47 항에 있어서, 상기 그래파이트 박편은 상기 프레임의 선택된 표면에 평행하게 배향되는 것을 특징으로 하는 회로 패키지.
  49. 제 1 항에 있어서, 상기 프레임에 부착된 열가소성 재료의 뚜껑을 더 포함하는 것을 특징으로 하는 회로 패키지.
  50. 제 49 항에 있어서, 상기 플랜지, 상기 프레임 및 상기 뚜껑은 에어 캐비티를 형성하는 것을 특징으로 하는 회로 패키지.
  51. 제 49 항에 있어서, 상기 뚜껑은 상기 프레임에 용접되는 것을 특징으로 하는 회로 패키지.
  52. 제 49 항에 있어서, 상기 열가소성 재료는 액정 폴리머를 포함하는 것을 특징으로 하는 회로 패키지.
  53. 제 52 항에 있어서, 상기 플랜지에 부착되며 상기 적어도 하나의 리드에 전기적으로 결합되는 반도체 다이를 더 포함하는 것을 특징으로 하는 회로 패키지.
  54. 제 52 항에 있어서, 상기 열가소성 재료는 다수의 그래파이트 박편을 포함하는 것을 특징으로 하는 회로 패키지.
  55. 제 54 항에 있어서, 상기 열가소성 재료는 약 10% 내지 약 70% 사이의 그래파이트 박편을 포함하는 것을 특징으로 하는 회로 패키지.
  56. 제 54 항에 있어서, 상기 열가소성 재료는 약 40% 내지 약 50% 사이의 그패파이트 박편을 포함하는 것을 특징으로 하는 회로 패키지.
  57. 제 1 항에 있어서, 상기 플랜지에 부착되고 상기 적어도 하나의 리드에 전기적으로 결합되는 반도체 다이를 더 포함하는 것을 특징으로 하는 회로 패키지.
  58. 제 1 항에 있어서, 상기 프레임은 상기 플랜지 표면에 인접한 에지를 포함하며, 상기 회로 패키지는 상기 에지의 적어도 일부를 따라 상기 프레임 및 상기 플랜지에 부착된 시일을 더 포함하는 것을 특징으로 하는 회로 패키지.
  59. 제 58 항에 있어서, 상기 시일은 에폭시를 포함하는 것을 특징으로 하는 회로 패키지.
  60. 제 58 항에 있어서, 상기 시일은 실리콘을 포함하는 것을 특징으로 하는 회로 패키지.
  61. 제 1 항에 있어서, 상기 프레임은 상기 적어도 하나의 리드의 제 1 표면에 인접한 제 1 에지를 포함하며, 상기 회로 패키지는 상기 제 1 에지의 적어도 일부를 따라 상기 적어도 하나의 리드 및 상기 프레임에 부착된 제 1 시일을 더 포함하는 것을 특징으로 하는 회로 패키지.
  62. 제 61 항에 있어서, 상기 프레임은 상기 적어도 하나의 리드의 제 2 표면에 인접한 제 2 에지를 포함하며, 상기 회로 패키지는 상기 제 2 에지의 적어도 일부를 따라 상기 적어도 하나의 리드 및 상기 프레임에 부착된 제 2 시일을 더 포함하는 것을 특징으로 하는 회로 패키지.
  63. 제 62 항에 있어서, 상기 프레임은 상기 플랜지의 표면에 인접한 제 3 에지를 포함하며, 상기 회로 패키지는 상기 제 3 에지의 적어도 일부를 따라 상기 프레임과 상기 플랜지에 부착된 제 3 시일을 더 포함하는 것을 특징으로 하는 회로 패키지.
  64. 제 63 항에 있어서, 상기 시일은 에폭시를 포함하는 것을 특징으로 하는 회로 패키지.
  65. 제 63 항에 있어서, 상기 시일은 실리콘을 포함하는 것을 특징으로 하는 회로 패키지.
  66. 제 63 항에 있어서, 상기 시일은, 3.5 내지 4.6 사이의 요변도; 7.4 내지 3 Pa.S 사이의 캐손 점도; 초당 0.95의 전단율에서 58 내지 125 Pa.S 사이의 점도; 및 초당 9.5의 전단율에서 12 내지 30 Pa.S 사이의 점도를 갖는 재료를 포함하는 것을 특징으로 하는 회로 패키지.
  67. 제 1 항에 있어서, 상기 프레임의 표면상에 수분 장벽막을 더 포함하는 것을 특징으로 하는 회로 패키지.
  68. 반도체 다이 장착용 플랜지로서,
    인치당 약 0.005 인치내에서 평탄하고 약 64 마이크로-인치 미만의 표면 조도를 가지며 그의 제 1 측면상에 있는 중심 평면형 다이-부착 영역; 및 약 64 마이크로-인치 미만의 표면 조도를 가지며 상기 제 1 측면에 상반되는 제 2 측면을 갖는 고체형 금속 바디를 포함하며,
    상기 금속 바디는 적어도 50%의 구리를 포함하는, 반도체 다이 장착용 플랜지.
  69. 제 68 항에 있어서, 상기 금속 바디는 기판에 상기 플랜지가 장착될 수 있도록 다수의 개구부를 형성하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  70. 제 68 항에 있어서, 상기 금속 바디는 적어도 90%의 구리를 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  71. 제 68 항에 있어서, 상기 금속 바디는 적어도 약 98%의 구리를 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  72. 제 68 항에 있어서, 상기 금속 바디는 지르코늄 및 은을 포함하는 그룹에서 선택된 적어도 하나의 재료 및 구리의 합금을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  73. 제 68 항에 있어서, 상기 금속 바디는 적어도 약 98%의 구리를 함유하는 합금을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  74. 제 73 항에 있어서, 상기 합금은 약 0.05% 내지 약 1.5% 사이의 지르코늄 및 적어도 약 98.5%의 구리를 함유하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  75. 제 73 항에 있어서, 상기 합금은 약 0.085%의 은 및 적어도 약 99.9%의 구리를 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  76. 제 68 항에 있어서, 상기 금속 바디는 적어도 하나의 언더컷 부분을 형성하는 리세스를 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  77. 제 76 항에 있어서, 상기 리세스는 도브테일-형상의 단면을 갖는 부분을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  78. 제 76 항에 있어서, 상기 리세스는 T-자형상 단면을 갖는 부분을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  79. 제 76 항에 있어서, 상기 리세스는 L-자형상 단면을 갖는 부분을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  80. 제 68 항에 있어서, 상기 금속 바디는 적어도 하나의 언더컷 부분을 형성하는 리지를 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  81. 제 80 항에 있어서, 상기 리지는 도브테일-형상 단면을 갖는 부분을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  82. 제 80 항에 있어서, 상기 리지는 T-자형상 단면을 갖는 부분을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  83. 제 80 항에 있어서, 상기 리지는 L-자형상 단면을 갖는 부분을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  84. 제 68 항에 있어서, 상기 바디의 제 2 측면은 볼록한 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  85. 제 84 항에 있어서, 상기 제 2 측면의 볼록도는 적어도 약 0.0001 인치인 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  86. 제 84 항에 있어서, 상기 제 2 측면의 볼록도는 약 0.0005 내지 약 0.0010 인치 사이인 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  87. 반도체 다이 장착용 플랜지로서,
    인치당 약 0.005 인치내에서 평탄하며 약 64 마이크로-인치 미만의 표면 조도를 가지며 그의 제 1 측면상에 있는 중심 평면형 다이 부착 영역; 및 상기 제 1 측면을 마주하며 약 64 마이크로-인치 미만의 표면 조도를 가지며 볼록한 제 2 측면을 포함하는, 고체 금속 바디를 포함하는, 반도체 다이 장착용 플랜지.
  88. 제 87 항에 있어서, 상기 금속 바디는 상기 플랜지가 기판에 장착될 수 있도록 다수의 개구부를 형성하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  89. 제 87 항에 있어서, 상기 제 2 측면의 볼록도는 적어도 약 0.0001 인치인 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  90. 제 87 항에 있어서, 상기 제 2 측면의 볼록도는 약 0.0005 내지 야 0.0010 인치 사이인 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  91. 제 87 항에 있어서, 상기 금속 바디는 적어도 50%의 구리를 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  92. 제 87 항에 있어서, 상기 금속 바디는 적어도 90%의 구리를 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  93. 제 87 항에 있어서, 상기 금속 바디는 적어도 약 98%의 구리를 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  94. 제 87 항에 있어서, 상기 금속 바디는 지르코늄 및 은을 포함하는 그룹에서 선택된 적어도 하나의 재료 및 구리의 합금을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  95. 제 87 항에 있어서, 상기 금속 바디는 적어도 약 98%의 구리를 함유하는 합금을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  96. 제 95 항에 있어서, 상기 합금은 약 0.05% 내지 약 1.5% 사이의 지르코늄 및 적어도 약 98.5%의 구리를 함유하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  97. 제 95 항에 있어서, 상기 합금은 약 0.085%의 은 및 적어도 약 99.9%의 구리를 함유하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  98. 반도체 다이 장착용 플랜지로서,
    인치당 약 0.005 인치내에서 평탄하며 약 64 마이크로-인치 미만의 표면 조도를 가지며 그의 제 1 측면상에 있는 중심 평면형 다이-부착 영역; 및 상기 제 1 측면을 마주하며 약 64 마이크로-인치 미만의 표면 조도를 갖는 제 2 측면을 포함하는 고체 금속 바디를 포함하며,
    상기 금속 바디는 적어도 하나의 언더컷 부분을 형성하는 리세스를 포함하는, 반도체 다이 장착용 플랜지.
  99. 제 98 항에 있어서, 상기 금속 바디는 상기 플랜지가 기판에 장착될 수 있도록 다수의 개구부를 형성하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  100. 제 98 항에 있어서, 상기 리세스는 도브-테일 형상의 단면을 갖는 부분을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  101. 제 98 항에 있어서, 상기 리세스는 T-자 형상 단면을 갖는 부분을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  102. 제 98 항에 있어서, 상기 리세스는 L-자 형상 단면을 갖는 부분을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  103. 제 98 항에 있어서, 상기 금속 바디는 적어도 50%의 구리를 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  104. 제 98 항에 있어서, 상기 금속 바디는 적어도 90%의 구리를 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  105. 제 98 항에 있어서, 상기 금속 바디는 적어도 약 98%의 구리를 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  106. 제 98 항에 있어서, 상기 금속 바디는 지르코늄 및 은을 포함하는 그룹에서 선택된 적어도 하나의 재료 및 구리의 합금을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  107. 제 98 항에 있어서, 상기 금속 바디는 적어도 약 98%의 구리를 함유하는 합금을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  108. 제 107 항에 있어서, 상기 합금은 약 0.05% 내지 약 1.5% 사이의 지르코늄 및 적어도 약 98.5%의 구리를 함유하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  109. 제 108 항에 있어서, 상기 합금은 약 0.085%의 은 및 적어도 약 99.9%의 구리를 함유하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  110. 반도체 다이 장착용 플랜지로서,
    인치당 약 0.005 인치 내에서 평탄하며 약 64 마이크로-인치 미만의 표면 조도를 가지며 그의 제 1 측면상에 있는 중심 평면형 다이-부착 영역; 및 약 64 마이크로-인치 미만의 표면 조도를 가지며 상기 제 1 측면을 마주하는 제 2 측면을 갖는 고체 금속 바디를 포함하며,
    상기 금속 바디는 적어도 하나의 언더컷 부분을 형성하는 리지를 포함하는, 반도체 다이 장착용 플랜지.
  111. 제 110 항에 있어서, 상기 금속 바디는 상기 플랜지가 기판에 장착될 수 있도록 다수의 개구부를 형성하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  112. 제 110 항에 있어서, 상기 리지는 도브테일-형상 단면을 갖는 부분을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  113. 제 110 항에 있어서, 상기 리지는 T자-형상 단면을 갖는 부분을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  114. 제 110 항에 있어서, 상기 리지는 L자-형상 단면을 갖는 부분을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  115. 제 110 항에 있어서, 상기 금속 바디는 적어도 50%의 구리를 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  116. 제 110 항에 있어서, 상기 금속 바디는 적어도 90%의 구리를 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  117. 제 110 항에 있어서, 상기 금속 바디는 적어도 약 98%의 구리를 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  118. 제 110 항에 있어서, 상기 금속 바디는 지르코늄 및 은을 포함하는 그룹에서 선택된 적어도 하나의 재료 및 구리의 합금을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  119. 제 110 항에 있어서, 상기 금속 바디는 적어도 약 98%의 구리를 함유하는 합금을 포함하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  120. 제 119 항에 있어서, 상기 합금은 약 0.05% 내지 약 1.5% 사이의 지르코늄 및 적어도 약 98.5%의 구리를 함유하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  121. 제 120 항에 있어서, 상기 합금은 약 0.085%의 은 및 적어도 약 99.9%의 구리를 함유하는 것을 특징으로 하는 반도체 다이 장착용 플랜지.
  122. 반도체 회로 패키지용 리드로서, 금속 도체를 포함하며 측방으로 이격된 다수의 홀을 포함하는, 반도체 회로 패키지용 리드.
  123. 제 122 항에 있어서, 상기 다수의 홀 각각은 직사각형인 것을 특징으로 하는 반도체 회로 패키지용 리드.
  124. 제 123 항에 있어서, 상기 다수의 홀을 통과하는 상기 리드의 측방 단면에서 상기 다수의 홀의 단면적은 상기 리드 단면적의 약 25% 이하인 것을 특징으로 하는 반도체 회로 패키지용 리드.
  125. 제 122 항에 있어서, 상기 리드에 주조되는 프레임을 더 포함하며, 상기 프레임의 일부는 상기 다수의 홀을 통해 연장되는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  126. 제 125 항에 있어서, 상기 프레임은 액정 폴리머를 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  127. 제 122 항에 있어서, 상기 리드는 적어도 50%의 구리를 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  128. 제 122 항에 있어서, 상기 리드는 적어도 97%의 구리를 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  129. 제 122 항에 있어서, 상기 리드는 철, 인, 아연, 지르코늄, 코발트, 주석, 마그네슘, 니켈, 크롬, 티타늄 및 실리콘을 포함하는 그룹에서 선택된 적어도 하나의 재료 및 구리의 합금을 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  130. 제 129 항에 있어서, 상기 합금은 적어도 97%의 구리를 함유하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  131. 제 122 항에 있어서, 상기 리드는, 약 2.1% 내지 약 2.6% 사이의 철; 약 0.015% 내지 약 0.15% 사이의 인; 약 0.05% 내지 0.2% 사이의 아연 및 나머지는 구리를 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  132. 반도체 회로 패키지용 리드로서, 하나의 단부 부근에 리드 보유 피쳐를 갖는 금속 도체를 포함하는, 반도체 회로 패키지용 리드.
  133. 제 132 항에 있어서, 상기 리드 보유 피쳐는 바깥을 면하는 부분을 포함하며, 상기 리드는 상기 금속 도체에 주조되며, 상기 프레임 일부는 상기 리드 보유 피쳐의 바깥을 면하는 부분에 접하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  134. 제 133 항에 있어서, 상기 프레임은 액정 폴리머를 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  135. 제 132 항에 있어서, 상기 보유 피쳐는 후크형 에지를 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  136. 제 132 항에 있어서, 상기 보유 피쳐는 리지를 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  137. 제 132 항에 있어서, 상기 보유 피쳐는 그루브를 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  138. 제 132 항에 있어서, 상기 리드는 적어도 50%의 구리를 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  139. 제 132 항에 있어서, 상기 리드는 적어도 97%의 구리를 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  140. 제 132 항에 있어서, 상기 리드는 철, 인, 아연, 지르코늄, 코발트, 주석, 마그네슘, 니켈, 크롬, 티타늄 및 실리콘을 포함하는 그룹에서 선택된 적어도 하나의 재료 및 구리의 합금을 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  141. 제 140 항에 있어서, 상기 합금은 적어도 97%의 구리를 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  142. 제 132 항에 있어서, 상기 리드는, 약 2.1% 내지 약 2.6% 사이의 철; 약 0.015% 내지 약 0.15% 사이의 인; 약 0.05% 내지 0.2% 사이의 아연 및 나머지는 구리를 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  143. 제 142 항에 있어서, 상기 보유 피쳐는 후크형 에지를 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  144. 제 142 항에 있어서, 상기 보유 피쳐는 리지를 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  145. 제 142 항에 있어서, 상기 보유 피쳐는 그루브를 포함하는 것을 특징으로 하는 반도체 회로 패키지용 리드.
  146. 회로 패키지 밀봉 방법으로서,
    약 50kHz 내지 약 60kHz 사이의 주파수 및 약 100 마이크론 미만의 진폭을 갖는 용접 신호를 이용하여 회로 패키지의 열가소성 재료의 프레임에 열가소성 재료의 뚜껑을 초음파적으로 용접하는 단계를 포함하는, 회로 패키지 밀봉 방법.
  147. 제 146 항에 있어서, 상기 진폭은 약 60 마이크론 미만인 것을 특징으로 하는 반도체 회로 패키지용 리드.
  148. 회로 패키지 밀봉 방법으로서, 회로 패키지의 열가소성 재료의 프레임에 열가소성 재료의 뚜껑을 레이저 용접하는 단계를 포함하는, 회로 패키지 밀봉 방법.
  149. 회로 패키지 밀봉 방법으로서, 회로 패키지의 열가소성 재료 프레임에 열가소성 재료의 뚜껑을 열 용접하는 단계를 포함하는, 회로 패키지 밀봉 방법.
  150. 회로 패키지의 플랜지 제조 방법으로서,
    적어도 약 50%의 구리를 포함하는 재료로부터 플랜지를 형성하는 단계를 포함하는, 회로 패키지의 플랜지 제조 방법.
  151. 제 150 항에 있어서, 상기 재료는 적어도 약 98%의 구리를 포함하는 것을 특징으로 하는 회로 패키지의 플랜지 제조 방법.
  152. 제 150 항에 잇어서, 상기 재료는 적어도 약 98%의 구리를 포함하는 것을 특징으로 하는 회로 패키지의 플랜지 제조 방법.
  153. 제 150 항에 있어서, 상기 재료는 지르코늄 및 은을 포함하는 그룹에서 선택된 적어도 하나의 재료 및 구리의 합금을 포함하는 것을 특징으로 하는 회로 패키지의 플랜지 제조 방법.
  154. 제 150 항에 있어서, 상기 재료는 약 0.05% 내지 약 1.5% 사이의 지르코늄 및 적어도 약 98.5%의 구리를 포함하는 것을 특징으로 하는 회로 패키지의 플랜지 제조 방법.
  155. 제 150 항에 있어서, 상기 플랜지의 제 1 표면에 프레임 보유 피쳐를 코이닝하는 단계를 더 포함하는 것을 특징으로 하는 회로 패키지의 플랜지 제조 방법.
  156. 제 155 항에 있어서, 상기 플랜지 보유 피쳐는 언더컷 부분을 포함하는 것을 특징으로 하는 회로 패키지의 플랜지 제조 방법.
  157. 제 156 항에 있어서, 상기 플랜지의 제 1 표면을 마주하는 제 2 표면에 볼록한 형상을 부여하는 단계를 더 포함하는 것을 특징으로 하는 회로 패키지의 플랜지 제조 방법.
  158. 제 157 항에 있어서, 상기 제 2 표면의 볼록도는 적어도 약 0.0001 인치인 것을 특징으로 하는 회로 패키지의 플랜지 제조 방법.
  159. 제 157 항에 있어서, 상기 제 2 표면의 볼록도는 약 0.0005 내지 약 0.0010 인치 사이인 것을 특징으로 하는 회로 패키지의 플랜지 제조 방법.
  160. 회로 패키지의 리드 제조 방법으로서,
    적어도 약 50%의 구리를 포함하는 재료로부터 리드 프레임을 스탬핑하는 단계를 포함하는, 회로 패키지의 리드 제조 방법.
  161. 액정 폴리머; 및 다수의 그래파이트 박편을 포함하는, 열가소성 재료.
  162. 제 161 항에 있어서, 상기 열가소성 재료는 약 10% 내지 약 70% 사이의 그래파이트 박편을 포함하는 것을 특징으로 하는 열가소성 재료.
  163. 제 161 항에 있어서, 상기 열가소성 재료는 약 40% 내지 약 50% 사이의 그래파이트 박편을 포함하는 것을 특징으로 하는 열가소성 재료.
  164. 제 162 항에 있어서, 상기 액정 폴리머는 파라-히드록시벤조산; 비스페놀 ; 및 프탈산을 포함하는 것을 특징으로 하는 열가소성 재료.
  165. 제 162 항에 있어서, 상기 액정 폴리머는 p-히드록시벤조산 및 6-히드록시-2-나프탈산을 포함하는 것을 특징으로 하는 열가소성 재료.
  166. 제 162 항에 있어서, 상기 액정 폴리머는 히드록시벤조산, 4-4-비스페놀 및 테레프탈산 식의 테라폴리머를 포함하는 것을 특징으로 하는 열가소성 재료.
  167. 액정 폴리머; 및 다수의 그래파이트 박편을 포함하는 물질의 조성물을 포함하며 표면을 가지며, 상기 다수의 그래파이트 박편은 상기 표면에 평행한, 구조물.
  168. 구조물 제조 방법으로서,
    액정 폴리머; 및 다수의 그래파이트 박편을 포함하는 물질의 조성물을 사출성형하는 단계를 포함하는, 구조물 제조 방법.
  169. 제 168 항에 있어서, 상기 물질의 조성물은 약 10% 내지 약 70% 사이의 그래파이트 박편을 포함하는 것을 특징으로 하는 구조물 제조 방법.
  170. 제 168 항에 있어서, 상기 물질의 조성물은 약 40% 내지 약 50% 사이의 그래파이트 박편을 포함하는 것을 특징으로 하는 구조물 제조 방법.
  171. 제 168 항에 있어서, 상기 구조물은 표면을 포함하며, 상기 조성물은 상기 다수의 그래파이트 박편을 사출한 후에 삽입되는 것을 특징으로 하는 구조물 제조 방법.
KR1020057013838A 2003-01-29 2004-01-29 집적 회로 다이 패키지 KR101025079B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US44347003P 2003-01-29 2003-01-29
US60/443,470 2003-01-29

Publications (2)

Publication Number Publication Date
KR20050108346A true KR20050108346A (ko) 2005-11-16
KR101025079B1 KR101025079B1 (ko) 2011-03-25

Family

ID=32825334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057013838A KR101025079B1 (ko) 2003-01-29 2004-01-29 집적 회로 다이 패키지

Country Status (8)

Country Link
US (6) US6867367B2 (ko)
EP (1) EP1627419A4 (ko)
JP (3) JP4780718B2 (ko)
KR (1) KR101025079B1 (ko)
CN (4) CN101434737B (ko)
CA (1) CA2514515C (ko)
SG (4) SG157957A1 (ko)
WO (1) WO2004068558A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951888B1 (ko) * 2008-06-18 2010-04-12 주식회사 다윈전자 반도체 패키지 구조체

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1685578B (zh) * 2002-09-30 2010-12-08 三洋电机株式会社 发光元件
US7298046B2 (en) * 2003-01-10 2007-11-20 Kyocera America, Inc. Semiconductor package having non-ceramic based window frame
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US20070164424A1 (en) * 2003-04-02 2007-07-19 Nancy Dean Thermal interconnect and interface systems, methods of production and uses thereof
WO2004109795A2 (en) * 2003-06-06 2004-12-16 Honeywell International Inc. Thermal interconnect system and method of production thereof
JP2005129735A (ja) * 2003-10-23 2005-05-19 Fujitsu Media Device Kk 電子部品
US7259460B1 (en) * 2004-06-18 2007-08-21 National Semiconductor Corporation Wire bonding on thinned portions of a lead-frame configured for use in a micro-array integrated circuit package
US20060145317A1 (en) * 2004-12-31 2006-07-06 Brennan John M Leadframe designs for plastic cavity transistor packages
DE102005006281B4 (de) * 2005-02-10 2014-07-17 Infineon Technologies Ag Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben
EP1864310A2 (en) * 2005-03-02 2007-12-12 Georgia Tech Research Corporation Packaging systems incorporating thin film liquid crystal polymer (lcp) and methods of manufacture
US7280181B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Liquid crystal polymer optical filter carrier
JP4797621B2 (ja) * 2005-06-30 2011-10-19 日亜化学工業株式会社 半導体装置およびその製造方法
US8944822B2 (en) * 2005-07-22 2015-02-03 Appareo Systems, Llc Synchronized video and synthetic visualization system and method
US7848698B2 (en) 2005-07-22 2010-12-07 Appareo Systems Llc Flight training and synthetic flight simulation system and method
US7336491B2 (en) * 2005-09-06 2008-02-26 Lear Corporation Heat sink
US8120153B1 (en) * 2005-09-16 2012-02-21 University Of Central Florida Research Foundation, Inc. High-temperature, wirebondless, injection-molded, ultra-compact hybrid power module
US7429790B2 (en) * 2005-10-24 2008-09-30 Freescale Semiconductor, Inc. Semiconductor structure and method of manufacture
US7446411B2 (en) * 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
US20070175660A1 (en) * 2006-01-27 2007-08-02 Yeung Betty H Warpage-reducing packaging design
US9202318B2 (en) 2006-09-25 2015-12-01 Appareo Systems, Llc Ground fleet operations quality management system
US7616449B2 (en) * 2006-09-25 2009-11-10 Appareo Systems, Llc Crash-hardened memory device and method of creating the same
US9047717B2 (en) 2006-09-25 2015-06-02 Appareo Systems, Llc Fleet operations quality management system and automatic multi-generational data caching and recovery
US8565943B2 (en) * 2006-09-25 2013-10-22 Appereo Systems, LLC Fleet operations quality management system
US8116922B2 (en) * 2006-09-25 2012-02-14 Appareo Systems, Llc Method for resolving ground level errors in simulations
US9172481B2 (en) 2012-07-20 2015-10-27 Appareo Systems, Llc Automatic multi-generational data caching and recovery
CN101578711A (zh) * 2006-11-09 2009-11-11 跃进封装公司 Led反射性封装体
CN101641785B (zh) 2006-11-09 2011-07-13 怡得乐Qlp公司 具有延展层的微电路封装体
EP2100323A4 (en) * 2006-12-12 2011-12-07 Interplex Qlp Inc ELECTRONIC PLASTIC COMPONENT CAPSULATION
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
US7874846B2 (en) * 2007-06-22 2011-01-25 Seagate Technology Llc Hermetically sealed liquid crystal polymer interconnect
US7715211B2 (en) * 2007-07-17 2010-05-11 Tellabs Operations, Inc. Configurable printed circuit board
US8014167B2 (en) * 2007-09-07 2011-09-06 Seagate Technology Llc Liquid crystal material sealed housing
US20090309199A1 (en) * 2008-06-12 2009-12-17 Keith Richard Barkley Chip package for semiconductor devices
US20100012354A1 (en) * 2008-07-14 2010-01-21 Logan Brook Hedin Thermally conductive polymer based printed circuit board
US20100092790A1 (en) * 2008-10-14 2010-04-15 Gm Global Technology Operations, Inc. Molded or extruded combinations of light metal alloys and high-temperature polymers
US8288845B2 (en) * 2008-11-14 2012-10-16 Triquint Semiconductor, Inc. Package including proximately-positioned lead frame
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8110445B2 (en) * 2009-05-06 2012-02-07 Infineon Technologies Ag High power ceramic on copper package
EP2467416B8 (en) * 2009-08-20 2015-08-26 Iqlp, Llc Ultra high-temperature plastic package and method of manufacture
TWI468446B (zh) * 2009-08-21 2015-01-11 Iqlp Llc 超高溫塑膠封裝及製造方法
US8853843B2 (en) 2009-10-14 2014-10-07 Stmicroelectronics, Inc. Modular low stress package technology
US8153474B2 (en) * 2009-10-14 2012-04-10 Stmicroelectronics, Inc. Modular low stress package technology
US8597984B2 (en) 2009-10-14 2013-12-03 Stmicroelectronics, Inc. Modular low stress package technology
US8314487B2 (en) * 2009-12-18 2012-11-20 Infineon Technologies Ag Flange for semiconductor die
US9728868B1 (en) * 2010-05-05 2017-08-08 Cree Fayetteville, Inc. Apparatus having self healing liquid phase power connects and method thereof
US9888558B2 (en) * 2010-06-03 2018-02-06 Yazaki Corporation Wiring substrate and manufacturing method thereof
US20130077256A1 (en) * 2010-06-09 2013-03-28 Sharp Kabushiki Kaisha Heat dissipation structure for electronic device
JP5679561B2 (ja) * 2011-02-23 2015-03-04 矢崎総業株式会社 樹脂成形品
DE102011004694A1 (de) * 2011-02-24 2012-08-30 Robert Bosch Gmbh Schaltungsanordnung, insbesondere ein Getriebesteuergerät, mit mindestens einem Deckel zur Kapselung eines Schaltungsträgers
CN102756456B (zh) * 2011-04-27 2015-04-22 无锡华润安盛科技有限公司 用于预塑封引线框的模具以及封装结构
WO2013003345A2 (en) * 2011-06-27 2013-01-03 Eaton Corporation Grounded circuit breaker panel electrical module and method for grounding same
US8916421B2 (en) * 2011-08-31 2014-12-23 Freescale Semiconductor, Inc. Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
US9142502B2 (en) 2011-08-31 2015-09-22 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
CA2850001A1 (en) 2011-09-30 2013-04-04 Saint-Gobain Performance Plastics Corporation Meltprocessed fluoropolymer article and method for melt-processing fluoropolymers
US8597983B2 (en) 2011-11-18 2013-12-03 Freescale Semiconductor, Inc. Semiconductor device packaging having substrate with pre-encapsulation through via formation
US8698291B2 (en) * 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
US8824151B2 (en) * 2012-02-13 2014-09-02 Ford Global Technologies, Llc Mounting system for an electronic control module housing in a vehicle
CN104204104A (zh) * 2012-03-27 2014-12-10 积水化学工业株式会社 树脂复合材料
US8906747B2 (en) 2012-05-23 2014-12-09 Freescale Semiconductor, Inc. Cavity-type semiconductor package and method of packaging same
US8803302B2 (en) 2012-05-31 2014-08-12 Freescale Semiconductor, Inc. System, method and apparatus for leadless surface mounted semiconductor package
DE102012022960B4 (de) * 2012-11-23 2021-12-30 Schott Ag Gehäusebauteil, insbesondere für ein Elektronikgehäuse, und Verfahren zur Herstellung eines Gehäusebauteils
EP2854162B1 (en) 2013-09-26 2019-11-27 Ampleon Netherlands B.V. Semiconductor device leadframe
EP2854161B1 (en) * 2013-09-26 2019-12-04 Ampleon Netherlands B.V. Semiconductor device leadframe
CN104797075B (zh) * 2014-01-17 2019-02-26 中兴通讯股份有限公司 拱形pcb及其设计方法
JP6305778B2 (ja) * 2014-01-30 2018-04-04 ローム株式会社 パワーモジュールおよびその製造方法
WO2015137489A1 (ja) * 2014-03-13 2015-09-17 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP6375584B2 (ja) * 2014-03-31 2018-08-22 住友電工デバイス・イノベーション株式会社 電子部品搭載用パッケージ
WO2015179733A1 (en) * 2014-05-23 2015-11-26 Materion Corporation Air cavity package
CN103978348A (zh) * 2014-05-28 2014-08-13 福清泳贸塑胶有限公司 一种电脑显示器背板左侧基板的加工方法及其结构
CN105990271B (zh) * 2015-02-26 2020-06-05 恩智浦美国有限公司 具有非水平管芯垫及相应引线框的ic封装
CN107534023B (zh) * 2015-05-20 2020-11-06 京瓷株式会社 半导体元件封装件、半导体装置以及安装构造体
CN106486426A (zh) * 2015-08-26 2017-03-08 比亚迪股份有限公司 用于焊接芯片的金属-陶瓷板和在其上焊接芯片的方法
JP6617490B2 (ja) * 2015-09-15 2019-12-11 富士電機株式会社 半導体装置
EP3380887A4 (en) * 2015-11-24 2019-06-26 Iqlp, Llc LIQUID CRYSTAL POLYMER PRODUCTS FOR HIGH TEMPERATURE SEMICONDUCTOR PROCESSES
DE102016107958A1 (de) * 2016-04-28 2017-11-02 Herrmann Ultraschalltechnik Gmbh & Co. Kg Stanz-Siegeleinheit und Ultraschallbearbeitungsvorrichtung mit einer solchen
US10163743B2 (en) * 2016-05-20 2018-12-25 Materion Corporation Copper flanged air cavity packages for high frequency devices
KR101663558B1 (ko) 2016-05-23 2016-10-07 제엠제코(주) 패키지 파괴 방지 구조를 갖는 반도체 칩 패키지
JP6612723B2 (ja) * 2016-12-07 2019-11-27 株式会社東芝 基板装置
US10199302B1 (en) 2017-08-07 2019-02-05 Nxp Usa, Inc. Molded air cavity packages and methods for the production thereof
WO2019034988A1 (en) * 2017-08-15 2019-02-21 Rjr Technologies, Inc. AIR CAVITY HOUSING WITH ENHANCED THERMAL CONDUCTIVITY
WO2019049213A1 (ja) * 2017-09-05 2019-03-14 新電元工業株式会社 半導体装置
US10629518B2 (en) 2018-08-29 2020-04-21 Nxp Usa, Inc. Internally-shielded microelectronic packages and methods for the fabrication thereof
US10899474B1 (en) * 2018-09-04 2021-01-26 Dynamic Autonomous Vehicle Technology LLC Portable fleet management system for autonomous aerial vehicles
CN113169074A (zh) * 2018-09-11 2021-07-23 Rjr技术公司 具有改善的部件之间连接的气腔封装
US10674647B1 (en) * 2018-12-10 2020-06-02 Microsoft Technology Licensing, Llc Device structural assemblies
NL2022759B1 (en) * 2019-03-18 2020-09-25 Ampleon Netherlands Bv Electronic package, electronic device, and lead frame
WO2020261731A1 (ja) * 2019-06-25 2020-12-30 Ｎｇｋエレクトロデバイス株式会社 パッケージ、および、パワー半導体モジュールの製造方法
CN111961913B (zh) * 2020-08-28 2022-01-07 河北临泰电子科技有限公司 一种键合引线及其加工工艺
US11574859B2 (en) * 2020-09-28 2023-02-07 Wolfspeed, Inc. Power module having an elevated power plane with an integrated signal board and process of implementing the same
DE102021107319A1 (de) 2021-03-24 2022-09-29 Nidec Motors & Actuators (Germany) Gmbh Abdichtung von elektrischen Durchführungen einer Motoranordnung
DE102021107317A1 (de) 2021-03-24 2022-09-29 Nidec Motors & Actuators (Germany) Gmbh Motoranordnung mit abgedichtetem Gehäusedeckel
DE102021107318A1 (de) 2021-03-24 2022-09-29 Nidec Motors & Actuators (Germany) Gmbh Motoranordnung mit Nut-Zungen-Deckel-Dichtung
KR20230035258A (ko) * 2021-08-30 2023-03-13 앱솔릭스 인코포레이티드 패키징용 기판, 반도체 패키지, 패키징용 기판의 제조방법 및 반도체 패키지의 제조방법
CN115547939B (zh) * 2022-12-02 2023-03-17 合肥圣达电子科技实业有限公司 一种小体积大电流功率型陶瓷一体化外壳及制备方法

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3698074A (en) * 1970-06-29 1972-10-17 Motorola Inc Contact bonding and packaging of integrated circuits
US4305897A (en) * 1978-12-28 1981-12-15 Hitachi Chemical Company, Ltd. Packaging process for semiconductors
JPS5826381B2 (ja) 1979-04-28 1983-06-02 信越ポリマ−株式会社 電磁気シ−ルドガスケットおよびその製造方法
US4291815B1 (en) * 1980-02-19 1998-09-29 Semiconductor Packaging Materi Ceramic lid assembly for hermetic sealing of a semiconductor chip
US4343376A (en) * 1980-03-18 1982-08-10 Pioneer Electronic Corporation Vibratory elements for audio equipment
JPS5910244A (ja) * 1982-07-09 1984-01-19 Hitachi Ltd 樹脂封止半導体装置
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US4736236A (en) * 1984-03-08 1988-04-05 Olin Corporation Tape bonding material and structure for electronic circuit fabrication
JPS6132452A (ja) * 1984-07-25 1986-02-15 Hitachi Ltd リ−ドフレ−ムとそれを用いた電子装置
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US4791472A (en) * 1985-09-23 1988-12-13 Hitachi, Ltd. Lead frame and semiconductor device using the same
US4767049A (en) * 1986-05-19 1988-08-30 Olin Corporation Special surfaces for wire bonding
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
US4942452A (en) * 1987-02-25 1990-07-17 Hitachi, Ltd. Lead frame and semiconductor device
US4820568A (en) * 1987-08-03 1989-04-11 Allied-Signal Inc. Composite and article using short length fibers
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US4880591A (en) * 1988-04-05 1989-11-14 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing speaker vibration member
US5151149A (en) * 1988-07-28 1992-09-29 The Entwistle Corporation Apparatus for bonding or melt fusing plastic and plastic matrix composite materials
MY104152A (en) * 1988-08-12 1994-02-28 Mitsui Chemicals Inc Processes for producing semiconductor devices.
US4916523A (en) * 1988-09-19 1990-04-10 Advanced Micro Devices, Inc. Electrical connections via unidirectional conductive elastomer for pin carrier outside lead bond
US4888499A (en) * 1988-10-19 1989-12-19 Ncr Corporation Three input exclusive OR-NOR gate circuit
US5001299A (en) * 1989-04-17 1991-03-19 Explosive Fabricators, Inc. Explosively formed electronic packages
DE4021871C2 (de) * 1990-07-09 1994-07-28 Lsi Logic Products Gmbh Hochintegriertes elektronisches Bauteil
ATE186795T1 (de) * 1990-07-21 1999-12-15 Mitsui Chemicals Inc Halbleiteranordnung mit einer packung
US5238638A (en) * 1990-08-16 1993-08-24 The University Of Akron Process for preparing a self-reinforced thermoplastic composite laminate
JP2971637B2 (ja) * 1991-06-17 1999-11-08 富士通株式会社 半導体装置
US5213748A (en) * 1991-06-27 1993-05-25 At&T Bell Laboratories Method of molding a thermoplastic ring onto a leadframe
EP0525644A1 (en) * 1991-07-24 1993-02-03 Denki Kagaku Kogyo Kabushiki Kaisha Circuit substrate for mounting a semiconductor element
US5343073A (en) * 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
EP0598914B1 (en) * 1992-06-05 2000-10-11 Mitsui Chemicals, Inc. Three-dimensional printed circuit board, electronic circuit package using this board, and method for manufacturing this board
TW332348B (en) * 1992-06-23 1998-05-21 Sony Co Ltd Manufacturing method for solid state motion picture device provides a highly accurate and low cost solid state motion picture device by use of empty package made of resin.
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
US5389739A (en) * 1992-12-15 1995-02-14 Hewlett-Packard Company Electronic device packaging assembly
US5436793A (en) * 1993-03-31 1995-07-25 Ncr Corporation Apparatus for containing and cooling an integrated circuit device having a thermally insulative positioning member
JPH0714962A (ja) * 1993-04-28 1995-01-17 Mitsubishi Shindoh Co Ltd リードフレーム材およびリードフレーム
TW270213B (ko) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
JP2936987B2 (ja) * 1993-12-28 1999-08-23 株式会社日立製作所 半導体装置とその製造方法並びに半導体素子搭載用金属支持板及び放熱板
US5830940A (en) * 1993-12-28 1998-11-03 Toray Industries, Inc. Shaped article of liquid crystalline polymer
US5461774A (en) * 1994-03-25 1995-10-31 Motorola, Inc. Apparatus and method of elastically bowing a base plate
US5700724A (en) * 1994-08-02 1997-12-23 Philips Electronic North America Corporation Hermetically sealed package for a high power hybrid circuit
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
US6320257B1 (en) * 1994-09-27 2001-11-20 Foster-Miller, Inc. Chip packaging technique
US5808354A (en) * 1994-11-21 1998-09-15 Samsung Electronics Co., Ltd. Lead frame for a semiconductor device comprising inner leads having a locking means for preventing the movement of molding compound against the inner lead surface
US5586214A (en) * 1994-12-29 1996-12-17 Energy Convertors, Inc. Immersion heating element with electric resistance heating material and polymeric layer disposed thereon
US5708295A (en) * 1995-04-28 1998-01-13 Matsushita Electronics Corporation Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same
JPH0922969A (ja) * 1995-05-02 1997-01-21 Nippon Petrochem Co Ltd 電子部品封止材
US5691689A (en) * 1995-08-11 1997-11-25 Eaton Corporation Electrical circuit protection devices comprising PTC conductive liquid crystal polymer compositions
JP3435925B2 (ja) * 1995-08-25 2003-08-11 ソニー株式会社 半導体装置
US5749746A (en) * 1995-09-26 1998-05-12 Hon Hai Precision Ind. Co., Ltd. Cable connector structure
JPH09107059A (ja) * 1995-10-11 1997-04-22 Toshiba Corp 半導体装置及びその製造方法
FR2741191B1 (fr) * 1995-11-14 1998-01-09 Sgs Thomson Microelectronics Procede de fabrication d'un micromodule, notamment pour cartes a puces
JP2842355B2 (ja) * 1996-02-01 1999-01-06 日本電気株式会社 パッケージ
DE19618631A1 (de) * 1996-05-09 1997-11-13 Teves Gmbh Alfred Vorrichtung zur Messung von Dreh- oder Winkelbewegungen und ein Verfahren zur Herstellung dieser Vorrichtung
US5731542A (en) * 1996-05-23 1998-03-24 Motorola, Inc. Apparatus and method for mounting an electronic component to a substrate and method for spray-cooling an electronic component mounted to a substrate
US5792984A (en) 1996-07-01 1998-08-11 Cts Corporation Molded aluminum nitride packages
US5886397A (en) * 1996-09-05 1999-03-23 International Rectifier Corporation Crushable bead on lead finger side surface to improve moldability
US5736432A (en) * 1996-09-20 1998-04-07 National Semiconductor Corporation Lead frame with lead finger locking feature and method for making same
JP2933036B2 (ja) * 1996-11-29 1999-08-09 日本電気株式会社 中空パッケージ
JP3036450B2 (ja) 1997-01-13 2000-04-24 東レ株式会社 液晶ポリエステル樹脂組成物
FR2764115B1 (fr) * 1997-06-02 2001-06-08 Sgs Thomson Microelectronics Dispositif semiconducteur et procede de connexion des fils internes de masse d'un tel dispositif
US5980656A (en) * 1997-07-22 1999-11-09 Olin Corporation Copper alloy with magnesium addition
US6078125A (en) * 1997-07-22 2000-06-20 Branson Ultrasonics Corp. Ultrasonic apparatus
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JP4058172B2 (ja) * 1997-12-02 2008-03-05 株式会社住友金属エレクトロデバイス 光半導体素子収納用パッケージ
US6211463B1 (en) * 1998-01-26 2001-04-03 Saint-Gobain Industrial Ceramics, Inc. Electronic circuit package with diamond film heat conductor
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
US6181006B1 (en) * 1998-05-28 2001-01-30 Ericsson Inc. Thermally conductive mounting arrangement for securing an integrated circuit package to a heat sink
JP2000007797A (ja) 1998-06-23 2000-01-11 Tsutsunaka Plast Ind Co Ltd 軟質ポリ塩化ビニル系防水シート
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6239480B1 (en) * 1998-07-06 2001-05-29 Clear Logic, Inc. Modified lead frame for improved parallelism of a die to package
JP3051376B2 (ja) * 1998-08-24 2000-06-12 松下電子工業株式会社 リードフレーム及びその製造方法並びにリードフレームを用いた半導体装置
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6521989B2 (en) * 1998-10-08 2003-02-18 Honeywell Inc. Methods and apparatus for hermetically sealing electronic packages
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
US6204448B1 (en) * 1998-12-04 2001-03-20 Kyocera America, Inc. High frequency microwave packaging having a dielectric gap
US6379795B1 (en) * 1999-01-19 2002-04-30 E. I. Du Pont De Nemours And Company Injection moldable conductive aromatic thermoplastic liquid crystalline polymeric compositions
US6214152B1 (en) 1999-03-22 2001-04-10 Rjr Polymers, Inc. Lead frame moisture barrier for molded plastic electronic packages
US6462413B1 (en) 1999-07-22 2002-10-08 Polese Company, Inc. LDMOS transistor heatsink package assembly and manufacturing method
US7394661B2 (en) * 2004-06-30 2008-07-01 Super Talent Electronics, Inc. System and method for providing a flash memory assembly
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
DE29921937U1 (de) * 1999-12-15 2000-03-09 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
US7173336B2 (en) * 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP2001237349A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Works Ltd 半導体素子収納用パッケージ
JP3429246B2 (ja) * 2000-03-21 2003-07-22 株式会社三井ハイテック リードフレームパターン及びこれを用いた半導体装置の製造方法
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6424031B1 (en) * 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
JP4494587B2 (ja) * 2000-05-11 2010-06-30 古河電気工業株式会社 光半導体素子用パッケージおよび前記パッケージを用いた光半導体素子モジュール
US6353257B1 (en) * 2000-05-19 2002-03-05 Siliconware Precision Industries Co., Ltd. Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention
US6483178B1 (en) * 2000-07-14 2002-11-19 Siliconware Precision Industries Co., Ltd. Semiconductor device package structure
TW521555B (en) * 2000-08-25 2003-02-21 Hitachi Aic Inc Electronic device sealing electronic element therein and manufacturing method thereof, and printed wiring board suitable for such electronic device
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP3533159B2 (ja) * 2000-08-31 2004-05-31 Ｎｅｃ化合物デバイス株式会社 半導体装置及びその製造方法
JP2002076170A (ja) * 2000-09-01 2002-03-15 Kyocera Corp 半導体素子収納用パッケージおよびその製造方法
JP3418373B2 (ja) * 2000-10-24 2003-06-23 エヌ・アール・エス・テクノロジー株式会社 弾性表面波装置及びその製造方法
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
US6663946B2 (en) * 2001-02-28 2003-12-16 Kyocera Corporation Multi-layer wiring substrate
JP3436253B2 (ja) * 2001-03-01 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP3436254B2 (ja) * 2001-03-01 2003-08-11 松下電器産業株式会社 リードフレームおよびその製造方法
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2002314030A (ja) * 2001-04-12 2002-10-25 Mitsubishi Electric Corp 半導体装置
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
US20020180018A1 (en) * 2001-05-29 2002-12-05 Shermer Charles A. Leadframe locking structures and method therefor
FR2825515B1 (fr) * 2001-05-31 2003-12-12 St Microelectronics Sa Boitier semi-conducteur a grille evidee et grille evidee
ATE285756T1 (de) * 2001-06-28 2005-01-15 Microchips Inc Verfahren zum hermetischen versiegeln von mikrochip-reservoir-vorrichtungen
US6511866B1 (en) 2001-07-12 2003-01-28 Rjr Polymers, Inc. Use of diverse materials in air-cavity packaging of electronic devices
US6657298B1 (en) * 2001-07-18 2003-12-02 Amkor Technology, Inc. Integrated circuit chip package having an internal lead
ITMI20011965A1 (it) * 2001-09-21 2003-03-21 St Microelectronics Srl Conduttori di un contenitore del tipo no-lead di un dispositivo semiconduttore
US20030178718A1 (en) * 2001-11-05 2003-09-25 Ehly Jonathan P. Hermetically enhanced plastic package for microelectronics and manufacturing process
US6630726B1 (en) * 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
DE10158770B4 (de) * 2001-11-29 2006-08-03 Infineon Technologies Ag Leiterrahmen und Bauelement mit einem Leiterrahmen
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US6955941B2 (en) * 2002-03-07 2005-10-18 Micron Technology, Inc. Methods and apparatus for packaging semiconductor devices
JP2004059702A (ja) * 2002-07-26 2004-02-26 Matsushita Electric Works Ltd 高周波用熱可塑性樹脂組成物及び成形品
US6794738B2 (en) * 2002-09-23 2004-09-21 Texas Instruments Incorporated Leadframe-to-plastic lock for IC package
JP3896324B2 (ja) * 2002-11-28 2007-03-22 ジャパンゴアテックス株式会社 液晶ポリマーブレンドフィルム
JP2004179584A (ja) * 2002-11-29 2004-06-24 Toyo Jushi Kk トランジスタパッケージ及びその製造方法
US7091602B2 (en) * 2002-12-13 2006-08-15 Freescale Semiconductor, Inc. Miniature moldlocks for heatsink or flag for an overmolded plastic package
US20040124505A1 (en) * 2002-12-27 2004-07-01 Mahle Richard L. Semiconductor device package with leadframe-to-plastic lock
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951888B1 (ko) * 2008-06-18 2010-04-12 주식회사 다윈전자 반도체 패키지 구조체

Also Published As

Publication number Publication date
SG157957A1 (en) 2010-01-29
CA2514515A1 (en) 2004-08-12
JP4780718B2 (ja) 2011-09-28
CN101436572B (zh) 2012-07-04
US20050012080A1 (en) 2005-01-20
EP1627419A2 (en) 2006-02-22
CN101434737B (zh) 2011-12-21
CA2514515C (en) 2010-08-03
WO2004068558B1 (en) 2006-06-01
WO2004068558A2 (en) 2004-08-12
JP5554635B2 (ja) 2014-07-23
JP2010239144A (ja) 2010-10-21
SG158738A1 (en) 2010-02-26
SG157956A1 (en) 2010-01-29
CN100461382C (zh) 2009-02-11
US20050012118A1 (en) 2005-01-20
KR101025079B1 (ko) 2011-03-25
CN101434737A (zh) 2009-05-20
WO2004068558A3 (en) 2006-04-20
US8728606B2 (en) 2014-05-20
CN1842911A (zh) 2006-10-04
US7736573B2 (en) 2010-06-15
EP1627419A4 (en) 2011-02-23
SG160192A1 (en) 2010-04-29
US6867367B2 (en) 2005-03-15
US20040184239A1 (en) 2004-09-23
JP2010226135A (ja) 2010-10-07
US20100203283A1 (en) 2010-08-12
JP5554634B2 (ja) 2014-07-23
CN101436572A (zh) 2009-05-20
CN101447439A (zh) 2009-06-03
US20050012186A1 (en) 2005-01-20
US7053299B2 (en) 2006-05-30
JP2006522466A (ja) 2006-09-28
US20050016750A1 (en) 2005-01-27

Similar Documents

Publication Publication Date Title
KR101025079B1 (ko) 집적 회로 다이 패키지
US7582964B2 (en) Semiconductor package having non-ceramic based window frame
US6849930B2 (en) Semiconductor device with uneven metal plate to improve adhesion to molding compound
US5578869A (en) Components for housing an integrated circuit device
KR100815740B1 (ko) 전자 소자의 에어 캐비티 패키지의 형성 방법
KR19990078062A (ko) 전자 조립체 및 그 제조 방법
WO1995028740A1 (en) Electronic package having improved wire bonding capability
CN106415827B (zh) 冷却器一体型半导体模块
WO2019034988A1 (en) AIR CAVITY HOUSING WITH ENHANCED THERMAL CONDUCTIVITY

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 10