JPS5910244A - 樹脂封止半導体装置 - Google Patents
樹脂封止半導体装置Info
- Publication number
- JPS5910244A JPS5910244A JP57118574A JP11857482A JPS5910244A JP S5910244 A JPS5910244 A JP S5910244A JP 57118574 A JP57118574 A JP 57118574A JP 11857482 A JP11857482 A JP 11857482A JP S5910244 A JPS5910244 A JP S5910244A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead
- sealed
- leads
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は樹脂成形体により封止された半導体装置に関す
る。
る。
小型のトランジスタ、ダイオード等の能動素子単体を樹
脂成形体で封止する場合、素子を固定したリードフレー
ムにそって樹脂のすきまから水分が浸入17、この水分
により素子の電極や配線であるアルミニウムが腐食断線
する事故が問題となっている。
脂成形体で封止する場合、素子を固定したリードフレー
ムにそって樹脂のすきまから水分が浸入17、この水分
により素子の電極や配線であるアルミニウムが腐食断線
する事故が問題となっている。
このような断線の一つの対策として、これまでは半導体
素子の形成されたチップから樹脂成形体の外側面までの
リードフレームの距離をできるだけ長くして水分の浸入
を遅らせるようにしている。
素子の形成されたチップから樹脂成形体の外側面までの
リードフレームの距離をできるだけ長くして水分の浸入
を遅らせるようにしている。
しかしリードフレームの距離はパッケージである樹脂成
形体の寸法により規定されるものであるから、自ら制限
があり、この方法では高い信頼性のある半導体装置を得
ることは困難である。
形体の寸法により規定されるものであるから、自ら制限
があり、この方法では高い信頼性のある半導体装置を得
ることは困難である。
本発明は上記の問題を解決するためになされたものであ
る。この発明の目的の一つは高信頼性のある半導体製品
の提供にあり、他の目的は高信頼性とともに表示効果を
有する樹脂封止半導体製品の提供にある。
る。この発明の目的の一つは高信頼性のある半導体製品
の提供にあり、他の目的は高信頼性とともに表示効果を
有する樹脂封止半導体製品の提供にある。
以下実施例にそって図面を参照し本発明を詳述する。
第1図、第2図は複合素子タイプのトランジスタに本発
明を適用した場合の一実施例を示すものである。同図に
おいて、1.1はトランジスタの形成された半導体ベレ
ツ゛ト、2はペレットを取付けた金属タブ、3はタブ2
に接続するタブリード。
明を適用した場合の一実施例を示すものである。同図に
おいて、1.1はトランジスタの形成された半導体ベレ
ツ゛ト、2はペレットを取付けた金属タブ、3はタブ2
に接続するタブリード。
4.4・・・・・は他のリード、5はトランジスタの電
極(ペース・エミッタ)とリードとの間を接続する金(
又はアルミニウム)のワイヤ、鎖線で示す6はリード間
を連結するフレーム、7は樹脂成形体である。本発明で
は樹脂成形体7で封止されるリード部分に切欠き8又は
及び、透孔9を形成することによシ樹脂成形体7による
リードの拘束性を大きくしてリードの樹脂成形体からの
ずれや脱落をなくシ、もって水分浸入による断線を防止
したものである。リード部分に設ける切欠き8や透孔9
は第1図に示すように一つのリードについて1個所又は
なるべく複数個所設けるものとし、その形状0寸法は自
由である。
極(ペース・エミッタ)とリードとの間を接続する金(
又はアルミニウム)のワイヤ、鎖線で示す6はリード間
を連結するフレーム、7は樹脂成形体である。本発明で
は樹脂成形体7で封止されるリード部分に切欠き8又は
及び、透孔9を形成することによシ樹脂成形体7による
リードの拘束性を大きくしてリードの樹脂成形体からの
ずれや脱落をなくシ、もって水分浸入による断線を防止
したものである。リード部分に設ける切欠き8や透孔9
は第1図に示すように一つのリードについて1個所又は
なるべく複数個所設けるものとし、その形状0寸法は自
由である。
第3図乃至第6図はリードにおける切欠き及び透孔の各
種の形状・配置を示す実施例である。このうち、第3図
はリードの内端が突出する切欠き8aを有し、大きい丸
孔9a、小さい丸孔9b2個所を配置した場合、第4図
は横長の切欠き8b、大きい丸孔9aを3個、小さい丸
孔9bを3個配置した場合、第5図は三角形の切欠き8
C5丸孔9aを4個、三角形孔9Cを2個配置した場合
、第6図は四角い切欠き8dを互い違いに対向させ、丸
孔9 a +四角孔9dを配置した場合をそれぞれ示す
。
種の形状・配置を示す実施例である。このうち、第3図
はリードの内端が突出する切欠き8aを有し、大きい丸
孔9a、小さい丸孔9b2個所を配置した場合、第4図
は横長の切欠き8b、大きい丸孔9aを3個、小さい丸
孔9bを3個配置した場合、第5図は三角形の切欠き8
C5丸孔9aを4個、三角形孔9Cを2個配置した場合
、第6図は四角い切欠き8dを互い違いに対向させ、丸
孔9 a +四角孔9dを配置した場合をそれぞれ示す
。
本発明の他の実施例は特に図示しないが、樹脂成形体に
透明な樹脂を使用する場合で、この場合、切欠きや透孔
の数、形状又は及び配置を変えることで封止された半導
体素子の種別、製造番号を樹脂成形体を通して表示させ
るようにしたものである。
透明な樹脂を使用する場合で、この場合、切欠きや透孔
の数、形状又は及び配置を変えることで封止された半導
体素子の種別、製造番号を樹脂成形体を通して表示させ
るようにしたものである。
以上実施例で述べた本発明によれば、(IIIJ−ド部
分に切欠きや透孔を設けることで、樹脂成形体とリード
との拘束性が向上し、水分の浸入を防止できることで高
信頼度製品が得られること、(2)透明な樹脂成形体を
用いる場合、リード部分の切欠きや透孔を樹脂を通して
見得るからその形状、数。
分に切欠きや透孔を設けることで、樹脂成形体とリード
との拘束性が向上し、水分の浸入を防止できることで高
信頼度製品が得られること、(2)透明な樹脂成形体を
用いる場合、リード部分の切欠きや透孔を樹脂を通して
見得るからその形状、数。
組合せを変えることで半導体素子の種別、製造番号等の
表示ができること等の効果がもたらされる。
表示ができること等の効果がもたらされる。
本発明は樹脂封止タイプの半導体装置一般に応用できる
。
。
第1図は本発明の一実施例を示す樹脂封止トランジスタ
の平面断面図、 第2図は第1図におけるA−A’視切断縦断面図である
。 第3図乃至第6図は本発明の各応用例を示すリード部分
の斜面図である。 1・・・半導体ペレット、2・・・金属タブ、3・・・
タフ゛リード、4・・・リード、5・・・ワイヤ、6・
・・フレーム、7・・樹脂成形体、8・・・切欠き、9
・・・透孔。 11 第 1 図 第 2 図 第 5 図 c 第 6 図 193−
の平面断面図、 第2図は第1図におけるA−A’視切断縦断面図である
。 第3図乃至第6図は本発明の各応用例を示すリード部分
の斜面図である。 1・・・半導体ペレット、2・・・金属タブ、3・・・
タフ゛リード、4・・・リード、5・・・ワイヤ、6・
・・フレーム、7・・樹脂成形体、8・・・切欠き、9
・・・透孔。 11 第 1 図 第 2 図 第 5 図 c 第 6 図 193−
Claims (1)
- 【特許請求の範囲】 1、半導体素子と複数のリードの部分とを樹脂成形体に
より封止して成る半導体装置において、樹体成形体で封
止されたリード部分に切欠き又は及び透孔を形成したこ
とを特徴とする樹脂封止半導体装置。 2、上記樹脂成形体が透明体であるとともに上記切欠き
、透孔の形状数・配列を変えることによって封止された
半導体素子の種別、製造番号等を表示するようにした特
許請求の範凹第1項に記載の樹脂封止半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57118574A JPS5910244A (ja) | 1982-07-09 | 1982-07-09 | 樹脂封止半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57118574A JPS5910244A (ja) | 1982-07-09 | 1982-07-09 | 樹脂封止半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5910244A true JPS5910244A (ja) | 1984-01-19 |
Family
ID=14739958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57118574A Pending JPS5910244A (ja) | 1982-07-09 | 1982-07-09 | 樹脂封止半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5910244A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61150247A (ja) * | 1984-12-24 | 1986-07-08 | Toshiba Corp | 樹脂封止型半導体装置 |
US6011303A (en) * | 1996-11-29 | 2000-01-04 | Nec Corporation | Electronic component |
JP2001189580A (ja) * | 1999-01-08 | 2001-07-10 | Aisin Aw Co Ltd | 電子部品 |
SG160192A1 (en) * | 2003-01-29 | 2010-04-29 | Quantum Leap Packaging Inc | Package for integrated circuit die |
WO2014020034A1 (de) * | 2012-07-30 | 2014-02-06 | Continental Teves Ag & Co. Ohg | Verdrahtungseinrichtung zum verdrahten einer elektronischen vorrichtung |
WO2019215806A1 (ja) * | 2018-05-08 | 2019-11-14 | 三菱電機株式会社 | 配線部材及びこれを備えた半導体モジュール |
-
1982
- 1982-07-09 JP JP57118574A patent/JPS5910244A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61150247A (ja) * | 1984-12-24 | 1986-07-08 | Toshiba Corp | 樹脂封止型半導体装置 |
JPH0329306B2 (ja) * | 1984-12-24 | 1991-04-23 | Tokyo Shibaura Electric Co | |
US6011303A (en) * | 1996-11-29 | 2000-01-04 | Nec Corporation | Electronic component |
JP2001189580A (ja) * | 1999-01-08 | 2001-07-10 | Aisin Aw Co Ltd | 電子部品 |
SG160192A1 (en) * | 2003-01-29 | 2010-04-29 | Quantum Leap Packaging Inc | Package for integrated circuit die |
WO2014020034A1 (de) * | 2012-07-30 | 2014-02-06 | Continental Teves Ag & Co. Ohg | Verdrahtungseinrichtung zum verdrahten einer elektronischen vorrichtung |
US9661775B2 (en) | 2012-07-30 | 2017-05-23 | Continental Teves Ag & Co. Ohg | Wiring device for wiring an electronic apparatus |
WO2019215806A1 (ja) * | 2018-05-08 | 2019-11-14 | 三菱電機株式会社 | 配線部材及びこれを備えた半導体モジュール |
JPWO2019215806A1 (ja) * | 2018-05-08 | 2021-02-12 | 三菱電機株式会社 | 配線部材及びこれを備えた半導体モジュール |
US11476224B2 (en) | 2018-05-08 | 2022-10-18 | Mitsubishi Electric Corporation | Wiring member and semiconductor module including same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8304866B1 (en) | Fusion quad flat semiconductor package | |
US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
US8441110B1 (en) | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package | |
US20010017410A1 (en) | Mounting multiple semiconductor dies in a package | |
KR980006178A (ko) | 칩 사이즈 반도체 패키지 및 그 제조 방법 | |
KR950030323A (ko) | 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈 | |
JPS5910244A (ja) | 樹脂封止半導体装置 | |
US4278991A (en) | IC Package with heat sink and minimal cross-sectional area | |
KR970024071A (ko) | 수지봉합형 반도체 장치 및 그 제조방법(Improved plastic encapsulated semiconductor device having wing leads and method for manufacturing the same) | |
KR960702178A (ko) | 플라스틱으로 캡슐봉입된 집적회로 패키지 및 그 제조방법(palstic encapsulated integrated circuit package and method of manufacturing the same) | |
KR950021455A (ko) | 수지 봉지형 반도체 장치 | |
KR910001949A (ko) | 무플래그 리드프레임, 피키지 및 방법 | |
KR910007117A (ko) | 수지밀봉형 반도체장치 | |
JPS5947748A (ja) | 半導体装置用リ−ドフレ−ム | |
KR950004479A (ko) | 이중 어태치된 메모리 장치용 반도체 패키지 | |
JPH0451487Y2 (ja) | ||
JPH0357253A (ja) | 半導体装置 | |
KR970030726A (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
KR940010298A (ko) | 반도체 패키지 및 그의 제조방법 | |
JPH06140551A (ja) | 半導体装置 | |
JPH0621329A (ja) | 樹脂封止型半導体装置 | |
JPS61194753A (ja) | 半導体装置 | |
JPH07106462A (ja) | 半導体装置 | |
JPS6244531Y2 (ja) | ||
KR950034719A (ko) | 리드 프레임 및 이 리드 프레임을 포함한 패키지 디바이스 제조 방법 |