KR950004479A - 이중 어태치된 메모리 장치용 반도체 패키지 - Google Patents

이중 어태치된 메모리 장치용 반도체 패키지 Download PDF

Info

Publication number
KR950004479A
KR950004479A KR1019930013279A KR930013279A KR950004479A KR 950004479 A KR950004479 A KR 950004479A KR 1019930013279 A KR1019930013279 A KR 1019930013279A KR 930013279 A KR930013279 A KR 930013279A KR 950004479 A KR950004479 A KR 950004479A
Authority
KR
South Korea
Prior art keywords
semiconductor
package
chip
semiconductor package
semiconductor chips
Prior art date
Application number
KR1019930013279A
Other languages
English (en)
Other versions
KR970005719B1 (ko
Inventor
김재현
송병석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930013279A priority Critical patent/KR970005719B1/ko
Publication of KR950004479A publication Critical patent/KR950004479A/ko
Application granted granted Critical
Publication of KR970005719B1 publication Critical patent/KR970005719B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

이 발명은 이중 어태치된 메모리 장치용 반도체 패키지에 관한 것으로서, 두개의 소자를 하나의 단위로 하는 반도체 칩을 전극패드가 마주보는 양측에 위치하도록 형성한 후 사각형상의 다이패드의 양측에 각각 상기 반도체 칩을 서로 90°엇갈리게 실장하였다. 그다음 각각의 반도체 칩을 각각 한방향의 리드들과 와이어 본딩하고, 상기 반도체 칩들과 와이어를 감싸 보호하는 패키지 몸체를 형성하였다. 따라서 하나의 반도체 패키지로 일반적인 1칩 패키지에 비해 4배의 메모리 용량을 가지며, 실장밀도의 향상은 물론이고, 하나의 단일 반도체 패키지로 소정의 메모리 용량을 갖는 메모리 모듈 또는 MCM을 대체할 수 있다. 또한 종래의 일반적인 반도체 제조 공정으로 형성하므로 와이어 단선등을 방지하여 반도체 패키지의 신뢰성을 향상시킬 수 있으며, 범프등을 형성하지 않아 제조 단가를 절감할 수 있다. 또한 이 발명의 부수적인 효과로는 상기 일체로 형성되어 있는 두개의 소자들중 어느 하나에 불량이 발생되어도 반도체 칩을 폐기 처리하지 않고, 다른 메모리 소자에 사용 가능하므로 반도체 제조 수율을 향상시킬 수 있다.

Description

이중 어태치된 메모리 장치용 반도체 패키지
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (4)

  1. 사각 형상의 다이패드 양측에 실장되어 있는 제1 및 제 2 반도체 칩과, 상기 다이패드의 네변의 주변에 일정간격으로 형성되어 있는 리드들과, 상기 다이패드의 양측 리드들과 제1 및 제 2 반도체 칩의 전극패드들을 연결하는 와이어들과, 상기 제1 및 제 2 반도체 칩과 와이어들을 감싸 보호하는 패키지 몸체를 구비하는 반도체 패키지에 있어서 ; 상기 제1 및 제 2 반도체 칩은 각각 두개의 수자를 하나의 단위로 일체로 형성되어 있으며, 각각의 단위 칩은 전극패드들이 서로 마주보도록 양측에 형성되어 있고, 상기 와이어가 네 방향의 리드들과 모두 연결될 수 있도록 상기 제1 및 제 2 반도체 칩이 서로 전극패드의 방향이 엇갈리게 실장되어 있는 이중 어태치된 메모리 장치용 반도체 패키지.
  2. 제 1 항에 있엇, 상기 제1 및 제 2 반도체 칩은 두개의 소자들중 적어도 하나에 불량이 발생되어 있는 이중 어태치된 메모리 장치용 반도체 패키지.
  3. 제 1 항에 있어서, 상기 제1 및 제 2 반도체 칩은 전극패드의 방향과 서로 엇갈리게 리드 온 칩 방식으로 실장되어 있는 이중 어태치된 메모리 장치용 반도체 패키지.
  4. 제 1 항에 있어서, 상기 제1 및 제 2 반도체 칩은 전극패드의 방향과 서로 엇갈리게 탭 방식으로 실장되어 있는 이중 어태치된 메모리 장치용 반도체 패키지.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930013279A 1993-07-13 1993-07-13 이중 어태치된 메모리 장치용 반도체 패키지 KR970005719B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930013279A KR970005719B1 (ko) 1993-07-13 1993-07-13 이중 어태치된 메모리 장치용 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930013279A KR970005719B1 (ko) 1993-07-13 1993-07-13 이중 어태치된 메모리 장치용 반도체 패키지

Publications (2)

Publication Number Publication Date
KR950004479A true KR950004479A (ko) 1995-02-18
KR970005719B1 KR970005719B1 (ko) 1997-04-19

Family

ID=19359277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013279A KR970005719B1 (ko) 1993-07-13 1993-07-13 이중 어태치된 메모리 장치용 반도체 패키지

Country Status (1)

Country Link
KR (1) KR970005719B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533865B1 (ko) * 2002-04-30 2005-12-06 마이크로파우더 주식회사 저융점 결정성 봉착용 프리트 유리의 제조 방법
US9805769B2 (en) 2014-07-09 2017-10-31 Samsung Electronics Co., Ltd. Semiconductor device having interconnection in package and method for manufacturing the same
US9899075B2 (en) 2014-07-09 2018-02-20 Samsung Electronics Co., Ltd. Multi channel semiconductor device having multi dies and operation method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552437B1 (en) * 1998-10-14 2003-04-22 Hitachi, Ltd. Semiconductor device and method of manufacture thereof

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533865B1 (ko) * 2002-04-30 2005-12-06 마이크로파우더 주식회사 저융점 결정성 봉착용 프리트 유리의 제조 방법
US9805769B2 (en) 2014-07-09 2017-10-31 Samsung Electronics Co., Ltd. Semiconductor device having interconnection in package and method for manufacturing the same
US9899075B2 (en) 2014-07-09 2018-02-20 Samsung Electronics Co., Ltd. Multi channel semiconductor device having multi dies and operation method thereof
US10062430B2 (en) 2014-07-09 2018-08-28 Samsung Electronics Co., Ltd. Multi channel semiconductor device having multi dies and operation method thereof
US10255969B2 (en) 2014-07-09 2019-04-09 Samsung Electronics Co., Ltd. Multi channel semiconductor device having multi dies and operation method thereof
US10418087B2 (en) 2014-07-09 2019-09-17 Samsung Electronics Co., Ltd. Semiconductor device having interconnection in package and method for manufacturing the same
US10734059B2 (en) 2014-07-09 2020-08-04 Samsung Electronics Co., Ltd. Semiconductor device having interconnection in package and method for manufacturing the same
US10971208B2 (en) 2014-07-09 2021-04-06 Samsung Electronics Co., Ltd. Semiconductor device having interconnection in package and method for manufacturing the same
US11328760B2 (en) 2014-07-09 2022-05-10 Samsung Electronics Co., Ltd. Semiconductor device having interconnection in package and method for manufacturing the same
US11417386B2 (en) 2014-07-09 2022-08-16 Samsung Electronics Co., Ltd. Semiconductor device having interconnection in package and method for manufacturing the same
US11443794B2 (en) 2014-07-09 2022-09-13 Samsung Electronics Co., Ltd. Multi channel semiconductor device having multi dies and operation method thereof
US11721391B2 (en) 2014-07-09 2023-08-08 Samsung Electronics Co., Ltd. Multi channel semiconductor device having multi dies and operation method thereof
US11837273B2 (en) 2014-07-09 2023-12-05 Samsung Electronics Co., Ltd. Semiconductor device having interconnection in package and method for manufacturing the same

Also Published As

Publication number Publication date
KR970005719B1 (ko) 1997-04-19

Similar Documents

Publication Publication Date Title
US5331200A (en) Lead-on-chip inner lead bonding lead frame method and apparatus
US5712507A (en) Semiconductor device mounted on die pad having central slit pattern and peripheral slit pattern for absorbing
JP2004363458A (ja) 半導体装置
KR970077398A (ko) 반도체장치
KR950004479A (ko) 이중 어태치된 메모리 장치용 반도체 패키지
KR20010022174A (ko) 반도체 장치 및 그 제조방법
KR950021455A (ko) 수지 봉지형 반도체 장치
JPS60150660A (ja) 半導体装置
KR100235108B1 (ko) 반도체 패키지
KR960032692A (ko) 멀티칩 실장을 위한 반도체 패키지
KR100352118B1 (ko) 반도체패키지구조
KR970077602A (ko) 칩접착부가 일체형으로 형성된 타이바를 갖는 패드리스 리드프레임과 이를 이용한 반도체 칩 패키지
KR100352117B1 (ko) 반도체패키지구조
KR960005965A (ko) 반도체 장치
KR100475340B1 (ko) 리드온칩패키지
JPH0621329A (ja) 樹脂封止型半導体装置
KR960032658A (ko) 반도체 패키지 디바이스
KR950002001A (ko) 반도체 패키지
JPH02280359A (ja) 半導体装置
KR960004090B1 (ko) 반도체 패키지
KR930018703A (ko) 반도체 리드 프레임
KR960015884A (ko) 리드 프레임
JPH07106462A (ja) 半導体装置
KR960015883A (ko) 반도체 패키지용 리드프레임
KR930017160A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060630

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee