KR960032658A - 반도체 패키지 디바이스 - Google Patents

반도체 패키지 디바이스 Download PDF

Info

Publication number
KR960032658A
KR960032658A KR1019950003133A KR19950003133A KR960032658A KR 960032658 A KR960032658 A KR 960032658A KR 1019950003133 A KR1019950003133 A KR 1019950003133A KR 19950003133 A KR19950003133 A KR 19950003133A KR 960032658 A KR960032658 A KR 960032658A
Authority
KR
South Korea
Prior art keywords
chip
bonding pad
package device
semiconductor package
inner lead
Prior art date
Application number
KR1019950003133A
Other languages
English (en)
Other versions
KR0161117B1 (ko
Inventor
허기록
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950003133A priority Critical patent/KR0161117B1/ko
Publication of KR960032658A publication Critical patent/KR960032658A/ko
Application granted granted Critical
Publication of KR0161117B1 publication Critical patent/KR0161117B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지 디바이스에 관한 것으로, 하나의 패키지 장치안에 복수개의 반도체 칩을 내장하여 용량 증대를 꾀한 것이다. 그 구조는 상부에 서로 평행하며 대칭적인 구조를 가지는 소정 복수개의 본딩 패드로 구성된 본딩패드 어레이를 형성시킨 2개의 칩과; 칩의 본딩 패드와 전기적으로 연결된 인너리드와, 인너리드에 연장 형성되어 외부의 전기적 접속되는 아웃리드로 이루어진 리드 프레임과; 칩과, 인너리드를 연결시키기 위하여 상기 본딩 패드 어레이로부터 외부 방향으로 상기 칩에 각각 대칭적으로 형성시킨 접착부와; 칩과, 상기 인너리드를 커버하도록 컴파운드로 형성된 몰딩부를 포함하여 구성되어, 특히 메모리 소자 모듈에 있어서 실장 면적의 축소를 통하여 실장의 용이성과, 동일 면적의 기판상에 용량의 증대를 기한 것을 특징으로 한다.

Description

반도체 패키지 디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 패키지 디바이스의 구조를 설명하기 위하여 도시한 도면

Claims (3)

  1. 반도체 패키지 디바이스에 있어서, 소정 절연거리를 두고 수평으로 마주하여 형성시키며, 그 상부에 서로 평행하며 대칭적인 구조를 가지는 소정 복수개의 본딩 패드로 구성된 본딩패드 어레이를 형성시킨 2개의 칩과, 상기 칩의 본딩 패드와 전기적으로 연결된 인너리드와, 상기 인너리드에 연장 형성되어 외부와 전기적 접속되는 아웃리드로 이루어진 리드 프레임과, 상기 칩과, 상기 인너리드를 연결시키기 위하여 상기 본딩 패드 어레이로부터 외부 방향으로 상기 칩에 각각 대칭적으로 형성시킨 접착부와, 상기 칩과, 상기 인너리드를 커버하도록 컴파운드로 형성된 몰딩부로 이루어지는 멀티 칩 패키지 구조를 특징으로 하는 반도체 패키지 디바이스
  2. 제1항에 있어서, 상기 본딩 패드 어레이가 상기 각 칩의 내측 장변에 대칭적으로 형성되어 이루어지는 것을 특징으로 하는 반도체 패키지 디바이스
  3. 제1항에 있어서, 상기 본딩 패드 어레이가 상기 각 칩의 중앙선 상에 센터 패드 구조로 서로 대칭되게 형성되어 이루어지는 것을 특징으로 하는 반도체 패키지 디바이스
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950003133A 1995-02-18 1995-02-18 반도체 패키지 디바이스 KR0161117B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950003133A KR0161117B1 (ko) 1995-02-18 1995-02-18 반도체 패키지 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950003133A KR0161117B1 (ko) 1995-02-18 1995-02-18 반도체 패키지 디바이스

Publications (2)

Publication Number Publication Date
KR960032658A true KR960032658A (ko) 1996-09-17
KR0161117B1 KR0161117B1 (ko) 1999-02-01

Family

ID=19408369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003133A KR0161117B1 (ko) 1995-02-18 1995-02-18 반도체 패키지 디바이스

Country Status (1)

Country Link
KR (1) KR0161117B1 (ko)

Also Published As

Publication number Publication date
KR0161117B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR890007410A (ko) 반도체 장치
US6664649B2 (en) Lead-on-chip type of semiconductor package with embedded heat sink
KR970077398A (ko) 반도체장치
KR20010022174A (ko) 반도체 장치 및 그 제조방법
KR960032658A (ko) 반도체 패키지 디바이스
US5811875A (en) Lead frames including extended tie-bars, and semiconductor chip packages using same
KR950004479A (ko) 이중 어태치된 메모리 장치용 반도체 패키지
KR970030725A (ko) 적층형 반도체 리드 프레임 및 그를 이용한 반도체 패키지
KR940022822A (ko) 반도체 패키지
KR20070028067A (ko) 반도체 패키지
KR930005170A (ko) 반도체 기억장치
KR930007920Y1 (ko) 양면 박막회로판을 갖는 이중 패키지 구조
KR200154510Y1 (ko) 리드 온 칩 패키지
KR940008052A (ko) 반도체 패키지
KR970024031A (ko) 복수개의 반도체 칩을 갖는 리드 온 칩 패키지(Lead On Chip Package)
KR970003906A (ko) 테이프 패드가 형성되어 있는 박막 테이프 및 이를 이용한 반도체 장치
JPH03250637A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装構造
JPH05226565A (ja) 半導体装置
KR970024101A (ko) 다이 패드의 슬릿(slit)내에 내부 리드가 설치된 리드 프레임
KR960015883A (ko) 반도체 패키지용 리드프레임
KR970077566A (ko) 스터드를 갖는 반도체 패키지
KR970013307A (ko) 개선된 패드 배치를 가진 반도체 장치
KR970024081A (ko) 리드프레임을 적용한 칩 스케일 패키지(chip scale package)
KR930017159A (ko) 반도체 리드프레임
KR940008056A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee