KR960015883A - 반도체 패키지용 리드프레임 - Google Patents

반도체 패키지용 리드프레임 Download PDF

Info

Publication number
KR960015883A
KR960015883A KR1019940025486A KR19940025486A KR960015883A KR 960015883 A KR960015883 A KR 960015883A KR 1019940025486 A KR1019940025486 A KR 1019940025486A KR 19940025486 A KR19940025486 A KR 19940025486A KR 960015883 A KR960015883 A KR 960015883A
Authority
KR
South Korea
Prior art keywords
lead frame
power
semiconductor package
pads
vss
Prior art date
Application number
KR1019940025486A
Other languages
English (en)
Other versions
KR0135672B1 (ko
Inventor
엄재철
홍형선
오진근
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940025486A priority Critical patent/KR0135672B1/ko
Publication of KR960015883A publication Critical patent/KR960015883A/ko
Application granted granted Critical
Publication of KR0135672B1 publication Critical patent/KR0135672B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지용 리드프레임에 관한 것으로, 종래 기술에 의하여 형성되고 전력전원용 패드가 여러개 형성된 LOC 형태의 일체형 전력전원용 리드프레임은 전기 인가시 상기 전력전원용 리드프레임에 연결된 다른 패드에게 노이즈를 발생시켜 칩의 특성을 저하시져 반도체 소자의 신뢰성을 저하시키는 문제점을 해결하기 위하여, 칩상부에 형성된 Vss 및 Vcc 전원용 패드의 수만큼 전원용 리드프레임을 형성하여 일대일로 대응시킴으로써 노이즈에 의한 칩의 특성변화를 방지하여 반도체소자의 신뢰성을 향상시키고 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체 패키지용 리드프레임
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3B도는 본 발명의 제1실시예에 의하여 형성된 반도체 패키지용 리드프레임을 도시한 상세도.

Claims (8)

  1. 칩 상부에 리드프레임이 중첩되는 LOC 형태의 반도체 패키지용 리드프레임에 있어서, Vcc 및 Vss 전원용 패드 중에서 사용용도가 같은 전원용 패드의 수만큼 형성된 전원용 리드프레임이 구비되는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  2. 제1항에 있어서, 상기 Vss 전원용 리드프레임파 Vss 전원용 패드가 일대일로 대응하여 하나의 전원용 회로부가 형성되는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  3. 제2항에 있어서, 상기 Vss 전원용 리드프레임 다수와 Vss 전원용 패드 다수가 일대일로 대응하여 다수의 전원용 회로부가 형성되는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  4. 제1항 또는 제3항에 있어서, 상기 다수의 Vss 전원용 리드프레임이 같은 곳으로 그라운드되는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  5. 제1항에 있어서, 상기 리드프레임은 칩 상부에 형성된 Vss 전원용 패드와, 상기 Vss 전원용 패드의 수만큼 일대일로 형성된 Vss 전원용 리드프레임이 구비되는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  6. 제5항에 있어서, 상기 vss 전원용 패드의 수만큼 형성된 다수의 Vss 전원용 리드프레임이 칩의 양측을 가로지르며 기준이 되는 Vss 전원용 리드프레임의 일측에 연결되는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  7. 제1항에 있어서, 상기 리드프레임을 칩 상부에 형성된 Vcc 전원용 패드와, 상기 Vcc 전원용 패드의 수만큼 일대일로 형성된 Vcc 전원용 리드프레임이 구비되는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  8. 제7항에 있어서, 상기 Vcc 전원용 패드의 수만큼 형성된 다수의 Vcc 진원용 리드프레임이 칩의 양측을 가로지르며 기준이 되는 Vcc 전원용 리드프레임의 일측에 연결되는 것을 특징으로 하는 반도체 패키지용 리드 프레임.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940025486A 1994-10-05 1994-10-05 반도체 패키지용 리드프레임 KR0135672B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940025486A KR0135672B1 (ko) 1994-10-05 1994-10-05 반도체 패키지용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940025486A KR0135672B1 (ko) 1994-10-05 1994-10-05 반도체 패키지용 리드프레임

Publications (2)

Publication Number Publication Date
KR960015883A true KR960015883A (ko) 1996-05-22
KR0135672B1 KR0135672B1 (ko) 1998-04-22

Family

ID=19394485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940025486A KR0135672B1 (ko) 1994-10-05 1994-10-05 반도체 패키지용 리드프레임

Country Status (1)

Country Link
KR (1) KR0135672B1 (ko)

Also Published As

Publication number Publication date
KR0135672B1 (ko) 1998-04-22

Similar Documents

Publication Publication Date Title
KR960012449A (ko) 반도체장치
KR930022527A (ko) 수지밀봉형 반도체장치
KR960002775A (ko) 수지-봉합(resin-sealed) 반도체 소자
KR940016723A (ko) 반도체 리이드 프레임
KR960015883A (ko) 반도체 패키지용 리드프레임
KR950004479A (ko) 이중 어태치된 메모리 장치용 반도체 패키지
KR960015884A (ko) 리드 프레임
KR970023917A (ko) 와이어의 단락을 방지하기 위한 반도체 패키지
KR930017159A (ko) 반도체 리드프레임
KR940022822A (ko) 반도체 패키지
KR970024101A (ko) 다이 패드의 슬릿(slit)내에 내부 리드가 설치된 리드 프레임
KR930005181A (ko) 반도체 리드프레임
KR970013288A (ko) 센터 패드(center pad)를 갖는 칩을 이용한 멀티칩 패키지
KR960032658A (ko) 반도체 패키지 디바이스
KR970023949A (ko) 롱와이어 본딩을 방지하기 위한 엑스트라 본딩패드가 형성된 테스트 칩
KR950025970A (ko) 반도체 패키지용 리드 프레임
KR920010863A (ko) 반도체장치
KR970030738A (ko) 지그재그 형상의 댐바를 갖는 리드프레임을 적용한 패킹 구조
KR930014949A (ko) 반도체 장치
KR970024075A (ko) 리드 프레임(Lead frame)
KR970023923A (ko) 본딩 와이어(bonding wire) 길이가 일정한 반도체 칩 패키지
KR920007152A (ko) 반도체 장치의 수지밀봉방법
KR970024120A (ko) 센터 패드들이 와이어 본딩된 반도체 칩 패키지
KR950015733A (ko) 반도체 장치용 패키지
KR970024106A (ko) 업셋 조정된 리드 프레임 및 그를 이용한 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee